#ifndef __QUSB_HWIO_DEPENDENCY_9X45_H__
#define __QUSB_HWIO_DEPENDENCY_9X45_H__
/*
===========================================================================
*/
/**
  @file qhsusb_hwio_dependency_9x45.h
  @brief Auto-generated HWIO interface include file.

  This file contains HWIO register definitions for the following modules:
    USB30_DWC_USB3
    USB30_GENERAL_PURPOSE_REGS
    USB30_QSCRATCH
    USB3PHY_CM_PCIE_USB3_SW
    USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON
    USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX
    USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX
    QUSB2PHY_CM_QUSB2_LQ_1EX
    USB3PHY_PCIE_USB3_PCS
    AHB2PHY_SWMAN
    APCS_F0_QTMR_V1
    QTMR_AC

  'Include' filters applied: 
  'Exclude' filters applied: RESERVED DUMMY 
*/
/*
  ===========================================================================

  Copyright (c) 2014 Qualcomm Technologies Incorporated.
  All Rights Reserved.
  Qualcomm Confidential and Proprietary

  Export of this technology or software is regulated by the U.S. Government.
  Diversion contrary to U.S. law prohibited.

  All ideas, data and information contained in or disclosed by
  this document are confidential and proprietary information of
  Qualcomm Technologies Incorporated and all rights therein are expressly reserved.
  By accepting this material the recipient agrees that this material
  and the information contained therein are held in confidence and in
  trust and will not be used, copied, reproduced in whole or in part,
  nor its contents revealed in any manner to others without the express
  written permission of Qualcomm Technologies Incorporated.

  ===========================================================================

  $Header: //components/rel/boot.bf/3.1.2.c3/boot_images/core/api/wiredconnectivity/qusb_hwio_dependency_9x45.h#1 $
  $DateTime: 2015/09/01 00:30:35 $
  $Author: pwbldsvc $

  ===========================================================================
*/

/******************************************************************************/
/*#includes from msm.h                                                  */
/******************************************************************************/
/*
 * Common types.
 */
#ifndef _ARM_ASM_
#include "comdef.h"
#endif

/*
 * HWIO access macros.
 */
#include "msmhwio.h"

/*
 * For now include private definitions here until drivers move to
 * include msmp.h directly.
 */
#ifdef FEATURE_LIBRARY_ONLY
#include "msmp.h"
#endif
/*******************************************************************************/
/* # includes which are needed by qhsusb register mapping                      */
/*******************************************************************************/
#include "msmhwiobase.h"

/*****************************************************************************/
/* #defines from msmhwioreg.h                                                */
/*****************************************************************************/
/*----------------------------------------------------------------------------
 * MODULE: USB30_DWC_USB3
 *--------------------------------------------------------------------------*/
#define USB30_USB30_PRIM_BASE                                                                       (0x08A00000)

#define USB30_DWC_USB3_REG_BASE                                                                     (USB30_USB30_PRIM_BASE      + 0x00000000)
#define USB30_DWC_USB3_REG_BASE_PHYS                                                                (USB30_USB30_PRIM_BASE_PHYS + 0x00000000)
#define USB30_DWC_USB3_REG_BASE_OFFS                                                                0x00000000

#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ADDR(p)                                           (USB30_DWC_USB3_REG_BASE      + 0x0000c200 + 0x4 * (p))
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_PHYS(p)                                           (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c200 + 0x4 * (p))
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_OFFS(p)                                           (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c200 + 0x4 * (p))
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_RMSK                                              0xfdffbfff
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_MAXp                                                       0
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_POR                                               0x00002500
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_INI(p)        \
        in_dword_masked(HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ADDR(p), HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_RMSK)
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ADDR(p), mask)
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_OUTI(p,val)    \
        out_dword(HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ADDR(p),val)
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ADDR(p),mask,val,HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_INI(p))
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_PHYSOFTRST_BMSK                                   0x80000000
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_PHYSOFTRST_SHFT                                         0x1f
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_U2_FREECLK_EXISTS_BMSK                            0x40000000
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_U2_FREECLK_EXISTS_SHFT                                  0x1e
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPI_LPM_WITH_OPMODE_CHK_BMSK                     0x20000000
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPI_LPM_WITH_OPMODE_CHK_SHFT                           0x1d
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_HSIC_CON_WIDTH_ADJ_BMSK                           0x18000000
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_HSIC_CON_WIDTH_ADJ_SHFT                                 0x1b
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_INV_SEL_HSIC_BMSK                                  0x4000000
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_INV_SEL_HSIC_SHFT                                       0x1a
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_LSTRD_BMSK                                         0x1c00000
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_LSTRD_SHFT                                              0x16
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_LSIPD_BMSK                                          0x380000
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_LSIPD_SHFT                                              0x13
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPIEXTVBUSINDIACTOR_BMSK                            0x40000
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPIEXTVBUSINDIACTOR_SHFT                               0x12
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPIEXTVBUSDRV_BMSK                                  0x20000
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPIEXTVBUSDRV_SHFT                                     0x11
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPICLKSUSM_BMSK                                     0x10000
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPICLKSUSM_SHFT                                        0x10
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPIAUTORES_BMSK                                      0x8000
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPIAUTORES_SHFT                                         0xf
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_USBTRDTIM_BMSK                                        0x3c00
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_USBTRDTIM_SHFT                                           0xa
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_XCVRDLY_BMSK                                           0x200
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_XCVRDLY_SHFT                                             0x9
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ENBLSLPM_BMSK                                          0x100
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ENBLSLPM_SHFT                                            0x8
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_PHYSEL_BMSK                                             0x80
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_PHYSEL_SHFT                                              0x7
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_SUSPENDUSB20_BMSK                                       0x40
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_SUSPENDUSB20_SHFT                                        0x6
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_FSINTF_BMSK                                             0x20
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_FSINTF_SHFT                                              0x5
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPI_UTMI_SEL_BMSK                                      0x10
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPI_UTMI_SEL_SHFT                                       0x4
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_PHYIF_BMSK                                               0x8
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_PHYIF_SHFT                                               0x3
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_B1L_BMSK                                                 0x7
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_B1L_SHFT                                                 0x0

#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_ADDR(p)                                           (USB30_DWC_USB3_REG_BASE      + 0x0000c240 + 0x4 * (p))
#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_PHYS(p)                                           (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c240 + 0x4 * (p))
#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_OFFS(p)                                           (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c240 + 0x4 * (p))
#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_RMSK                                              0xffffffff
#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_MAXp                                                       0
#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_POR                                               0x00000000
#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_INI(p)        \
        in_dword_masked(HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_ADDR(p), HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_RMSK)
#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_ADDR(p), mask)
#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_RSVD32_0_BMSK                                     0xffffffff
#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_RSVD32_0_SHFT                                            0x0

#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_ADDR(p)                                      (USB30_DWC_USB3_REG_BASE      + 0x0000c280 + 0x4 * (p))
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_PHYS(p)                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c280 + 0x4 * (p))
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_OFFS(p)                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c280 + 0x4 * (p))
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_RMSK                                          0x7ffffff
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_MAXp                                                  0
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_POR                                          0x00000000
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_INI(p)        \
        in_dword_masked(HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_ADDR(p), HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_RMSK)
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_ADDR(p), mask)
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_DISUIPIDRVR_BMSK                              0x4000000
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_DISUIPIDRVR_SHFT                                   0x1a
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_NEWREGREQ_BMSK                                0x2000000
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_NEWREGREQ_SHFT                                     0x19
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_VSTSDONE_BMSK                                 0x1000000
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_VSTSDONE_SHFT                                      0x18
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_VSTSBSY_BMSK                                   0x800000
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_VSTSBSY_SHFT                                       0x17
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_REGWR_BMSK                                     0x400000
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_REGWR_SHFT                                         0x16
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_REGADDR_BMSK                                   0x3f0000
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_REGADDR_SHFT                                       0x10
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_EXTREGADDR_BMSK                                  0xff00
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_EXTREGADDR_SHFT                                     0x8
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_REGDATA_BMSK                                       0xff
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_REGDATA_SHFT                                        0x0

#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ADDR(p)                                         (USB30_DWC_USB3_REG_BASE      + 0x0000c2c0 + 0x4 * (p))
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_PHYS(p)                                         (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c2c0 + 0x4 * (p))
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_OFFS(p)                                         (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c2c0 + 0x4 * (p))
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_RMSK                                            0xffffffff
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_MAXp                                                     0
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_POR                                             0x030c0002
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_INI(p)        \
        in_dword_masked(HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ADDR(p), HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_RMSK)
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ADDR(p), mask)
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_OUTI(p,val)    \
        out_dword(HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ADDR(p),val)
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ADDR(p),mask,val,HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_INI(p))
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_PHYSOFTRST_BMSK                                 0x80000000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_PHYSOFTRST_SHFT                                       0x1f
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_HSTPRTCMPL_BMSK                                 0x40000000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_HSTPRTCMPL_SHFT                                       0x1e
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_U2SSINACTP3OK_BMSK                              0x20000000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_U2SSINACTP3OK_SHFT                                    0x1d
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DISRXDETP3_BMSK                                 0x10000000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DISRXDETP3_SHFT                                       0x1c
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_UX_EXIT_IN_PX_BMSK                               0x8000000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_UX_EXIT_IN_PX_SHFT                                    0x1b
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_PING_ENHANCEMENT_EN_BMSK                         0x4000000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_PING_ENHANCEMENT_EN_SHFT                              0x1a
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_U1U2EXITFAIL_TO_RECOV_BMSK                       0x2000000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_U1U2EXITFAIL_TO_RECOV_SHFT                            0x19
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_REQUEST_P1P2P3_BMSK                              0x1000000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_REQUEST_P1P2P3_SHFT                                   0x18
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_STARTRXDETU3RXDET_BMSK                            0x800000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_STARTRXDETU3RXDET_SHFT                                0x17
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DISRXDETU3RXDET_BMSK                              0x400000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DISRXDETU3RXDET_SHFT                                  0x16
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DELAYP1P2P3_BMSK                                  0x380000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DELAYP1P2P3_SHFT                                      0x13
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DELAYP1TRANS_BMSK                                  0x40000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DELAYP1TRANS_SHFT                                     0x12
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_SUSPENDENABLE_BMSK                                 0x20000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_SUSPENDENABLE_SHFT                                    0x11
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DATWIDTH_BMSK                                      0x18000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DATWIDTH_SHFT                                          0xf
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ABORTRXDETINU2_BMSK                                 0x4000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ABORTRXDETINU2_SHFT                                    0xe
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_SKIPRXDET_BMSK                                      0x2000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_SKIPRXDET_SHFT                                         0xd
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_LFPSP0ALGN_BMSK                                     0x1000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_LFPSP0ALGN_SHFT                                        0xc
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_P3P2TRANOK_BMSK                                      0x800
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_P3P2TRANOK_SHFT                                        0xb
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_P3EXSIGP2_BMSK                                       0x400
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_P3EXSIGP2_SHFT                                         0xa
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_LFPSFILTER_BMSK                                      0x200
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_LFPSFILTER_SHFT                                        0x9
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_RX_DETECT_TO_POLLING_LFPS_CONTROL_BMSK               0x100
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_RX_DETECT_TO_POLLING_LFPS_CONTROL_SHFT                 0x8
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_SSICEN_BMSK                                           0x80
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_SSICEN_SHFT                                            0x7
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_TX_SWING_BMSK                                         0x40
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_TX_SWING_SHFT                                          0x6
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_TX_MARGIN_BMSK                                        0x38
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_TX_MARGIN_SHFT                                         0x3
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_TX_DE_EPPHASIS_BMSK                                    0x6
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_TX_DE_EPPHASIS_SHFT                                    0x1
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ELASTIC_BUFFER_MODE_BMSK                               0x1
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ELASTIC_BUFFER_MODE_SHFT                               0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c300 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c300 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c300 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_RMSK                                               0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_MAXp                                                        0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_POR                                                0x00000042
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_OUTI(p,val)    \
        out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_TXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_TXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c304 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c304 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c304 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_RMSK                                               0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_MAXp                                                        0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_POR                                                0x00420184
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_OUTI(p,val)    \
        out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_TXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_TXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c308 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c308 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c308 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_RMSK                                               0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_MAXp                                                        0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_POR                                                0x01c60082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_OUTI(p,val)    \
        out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_TXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_TXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c30c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c30c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c30c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_RMSK                                               0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_MAXp                                                        0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_POR                                                0x02480184
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_OUTI(p,val)    \
        out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_TXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_TXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c310 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c310 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c310 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_RMSK                                               0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_MAXp                                                        0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_POR                                                0x03cc0082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_OUTI(p,val)    \
        out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_TXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_TXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c314 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c314 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c314 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_RMSK                                               0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_MAXp                                                        0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_POR                                                0x044e0103
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_OUTI(p,val)    \
        out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_TXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_TXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c318 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c318 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c318 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_RMSK                                               0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_MAXp                                                        0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_POR                                                0x05510082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_OUTI(p,val)    \
        out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_TXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_TXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c31c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c31c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c31c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_RMSK                                               0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_MAXp                                                        0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_POR                                                0x05d30082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_OUTI(p,val)    \
        out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_TXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_TXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c320 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c320 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c320 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_RMSK                                               0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_MAXp                                                        0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_POR                                                0x06550082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_OUTI(p,val)    \
        out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_TXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_TXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c324 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c324 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c324 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_RMSK                                               0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_MAXp                                                        0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_POR                                                0x06d70082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_OUTI(p,val)    \
        out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_TXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_TXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_ADDR(p)                                           (USB30_DWC_USB3_REG_BASE      + 0x0000c328 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_PHYS(p)                                           (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c328 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_OFFS(p)                                           (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c328 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_RMSK                                              0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_MAXp                                                       0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_POR                                               0x07590082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_OUTI(p,val)    \
        out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_TXFSTADDR_N_BMSK                                  0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_TXFSTADDR_N_SHFT                                        0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_TXFDEP_N_BMSK                                         0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_TXFDEP_N_SHFT                                            0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_ADDR(p)                                           (USB30_DWC_USB3_REG_BASE      + 0x0000c32c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_PHYS(p)                                           (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c32c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_OFFS(p)                                           (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c32c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_RMSK                                              0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_MAXp                                                       0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_POR                                               0x07db0082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_OUTI(p,val)    \
        out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_TXFSTADDR_N_BMSK                                  0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_TXFSTADDR_N_SHFT                                        0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_TXFDEP_N_BMSK                                         0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_TXFDEP_N_SHFT                                            0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_ADDR(p)                                           (USB30_DWC_USB3_REG_BASE      + 0x0000c330 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_PHYS(p)                                           (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c330 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_OFFS(p)                                           (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c330 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_RMSK                                              0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_MAXp                                                       0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_POR                                               0x085d0082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_OUTI(p,val)    \
        out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_TXFSTADDR_N_BMSK                                  0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_TXFSTADDR_N_SHFT                                        0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_TXFDEP_N_BMSK                                         0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_TXFDEP_N_SHFT                                            0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_ADDR(p)                                           (USB30_DWC_USB3_REG_BASE      + 0x0000c334 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_PHYS(p)                                           (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c334 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_OFFS(p)                                           (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c334 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_RMSK                                              0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_MAXp                                                       0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_POR                                               0x08df0082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_OUTI(p,val)    \
        out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_TXFSTADDR_N_BMSK                                  0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_TXFSTADDR_N_SHFT                                        0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_TXFDEP_N_BMSK                                         0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_TXFDEP_N_SHFT                                            0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_ADDR(p)                                           (USB30_DWC_USB3_REG_BASE      + 0x0000c338 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_PHYS(p)                                           (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c338 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_OFFS(p)                                           (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c338 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_RMSK                                              0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_MAXp                                                       0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_POR                                               0x09610082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_OUTI(p,val)    \
        out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_TXFSTADDR_N_BMSK                                  0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_TXFSTADDR_N_SHFT                                        0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_TXFDEP_N_BMSK                                         0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_TXFDEP_N_SHFT                                            0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_ADDR(p)                                           (USB30_DWC_USB3_REG_BASE      + 0x0000c33c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_PHYS(p)                                           (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c33c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_OFFS(p)                                           (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c33c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_RMSK                                              0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_MAXp                                                       0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_POR                                               0x09e30082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_OUTI(p,val)    \
        out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_TXFSTADDR_N_BMSK                                  0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_TXFSTADDR_N_SHFT                                        0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_TXFDEP_N_BMSK                                         0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_TXFDEP_N_SHFT                                            0x0

#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c380 + 0x40 * (p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c380 + 0x40 * (p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c380 + 0x40 * (p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_RMSK                                               0xffffffff
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_MAXp                                                        0
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_POR                                                0x00000305
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_INI(p)        \
        in_dword_masked(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_ADDR(p), HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_RMSK)
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_ADDR(p), mask)
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_OUTI(p,val)    \
        out_dword(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_ADDR(p),val)
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_ADDR(p),mask,val,HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_INI(p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_RXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_RXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_RXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_RXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c384 + 0x40 * (p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c384 + 0x40 * (p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c384 + 0x40 * (p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_RMSK                                               0xffffffff
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_MAXp                                                        0
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_POR                                                0x03050000
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_INI(p)        \
        in_dword_masked(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_ADDR(p), HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_RMSK)
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_ADDR(p), mask)
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_OUTI(p,val)    \
        out_dword(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_ADDR(p),val)
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_ADDR(p),mask,val,HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_INI(p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_RXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_RXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_RXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_RXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c388 + 0x40 * (p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c388 + 0x40 * (p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c388 + 0x40 * (p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_RMSK                                               0xffffffff
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_MAXp                                                        0
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_POR                                                0x03050000
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_INI(p)        \
        in_dword_masked(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_ADDR(p), HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_RMSK)
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_ADDR(p), mask)
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_OUTI(p,val)    \
        out_dword(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_ADDR(p),val)
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_ADDR(p),mask,val,HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_INI(p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_RXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_RXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_RXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_RXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_ADDR(p)                                             (USB30_DWC_USB3_REG_BASE      + 0x0000c400 + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_PHYS(p)                                             (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c400 + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_OFFS(p)                                             (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c400 + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_RMSK                                                0xffffffff
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_MAXp                                                         1
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_POR                                                 0x00000000
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_INI(p)        \
        in_dword_masked(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_ADDR(p), HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_RMSK)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_ADDR(p), mask)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_OUTI(p,val)    \
        out_dword(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_ADDR(p),val)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_ADDR(p),mask,val,HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_INI(p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_EVNTADRLO_BMSK                                      0xffffffff
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_EVNTADRLO_SHFT                                             0x0

#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_ADDR(p)                                             (USB30_DWC_USB3_REG_BASE      + 0x0000c404 + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_PHYS(p)                                             (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c404 + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_OFFS(p)                                             (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c404 + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_RMSK                                                0xffffffff
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_MAXp                                                         1
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_POR                                                 0x00000000
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_INI(p)        \
        in_dword_masked(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_ADDR(p), HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_RMSK)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_ADDR(p), mask)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_OUTI(p,val)    \
        out_dword(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_ADDR(p),val)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_ADDR(p),mask,val,HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_INI(p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_EVNTADRHI_BMSK                                      0xffffffff
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_EVNTADRHI_SHFT                                             0x0

#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_ADDR(p)                                               (USB30_DWC_USB3_REG_BASE      + 0x0000c408 + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_PHYS(p)                                               (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c408 + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_OFFS(p)                                               (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c408 + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_RMSK                                                  0x8000ffff
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_MAXp                                                           1
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_POR                                                   0x00000000
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_INI(p)        \
        in_dword_masked(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_ADDR(p), HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_RMSK)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_ADDR(p), mask)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_OUTI(p,val)    \
        out_dword(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_ADDR(p),val)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_ADDR(p),mask,val,HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_INI(p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_EVNTINTRPTMASK_BMSK                                   0x80000000
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_EVNTINTRPTMASK_SHFT                                         0x1f
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_EVENTSIZ_BMSK                                             0xffff
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_EVENTSIZ_SHFT                                                0x0

#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_ADDR(p)                                             (USB30_DWC_USB3_REG_BASE      + 0x0000c40c + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_PHYS(p)                                             (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c40c + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_OFFS(p)                                             (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c40c + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_RMSK                                                    0xffff
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_MAXp                                                         1
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_POR                                                 0x00000000
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_INI(p)        \
        in_dword_masked(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_ADDR(p), HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_RMSK)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_ADDR(p), mask)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_OUTI(p,val)    \
        out_dword(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_ADDR(p),val)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_ADDR(p),mask,val,HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_INI(p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_EVNTCOUNT_BMSK                                          0xffff
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_EVNTCOUNT_SHFT                                             0x0

#define HWIO_USB30_GSBUSCFG0_ADDR                                                                   (USB30_DWC_USB3_REG_BASE      + 0x0000c100)
#define HWIO_USB30_GSBUSCFG0_PHYS                                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c100)
#define HWIO_USB30_GSBUSCFG0_OFFS                                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c100)
#define HWIO_USB30_GSBUSCFG0_RMSK                                                                        0xcff
#define HWIO_USB30_GSBUSCFG0_POR                                                                    0x0000000e
#define HWIO_USB30_GSBUSCFG0_IN          \
        in_dword_masked(HWIO_USB30_GSBUSCFG0_ADDR, HWIO_USB30_GSBUSCFG0_RMSK)
#define HWIO_USB30_GSBUSCFG0_INM(m)      \
        in_dword_masked(HWIO_USB30_GSBUSCFG0_ADDR, m)
#define HWIO_USB30_GSBUSCFG0_OUT(v)      \
        out_dword(HWIO_USB30_GSBUSCFG0_ADDR,v)
#define HWIO_USB30_GSBUSCFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_GSBUSCFG0_ADDR,m,v,HWIO_USB30_GSBUSCFG0_IN)
#define HWIO_USB30_GSBUSCFG0_DATBIGEND_BMSK                                                              0x800
#define HWIO_USB30_GSBUSCFG0_DATBIGEND_SHFT                                                                0xb
#define HWIO_USB30_GSBUSCFG0_DESBIGEND_BMSK                                                              0x400
#define HWIO_USB30_GSBUSCFG0_DESBIGEND_SHFT                                                                0xa
#define HWIO_USB30_GSBUSCFG0_INCR256BRSTENA_BMSK                                                          0x80
#define HWIO_USB30_GSBUSCFG0_INCR256BRSTENA_SHFT                                                           0x7
#define HWIO_USB30_GSBUSCFG0_INCR128BRSTENA_BMSK                                                          0x40
#define HWIO_USB30_GSBUSCFG0_INCR128BRSTENA_SHFT                                                           0x6
#define HWIO_USB30_GSBUSCFG0_INCR64BRSTENA_BMSK                                                           0x20
#define HWIO_USB30_GSBUSCFG0_INCR64BRSTENA_SHFT                                                            0x5
#define HWIO_USB30_GSBUSCFG0_INCR32BRSTENA_BMSK                                                           0x10
#define HWIO_USB30_GSBUSCFG0_INCR32BRSTENA_SHFT                                                            0x4
#define HWIO_USB30_GSBUSCFG0_INCR16BRSTENA_BMSK                                                            0x8
#define HWIO_USB30_GSBUSCFG0_INCR16BRSTENA_SHFT                                                            0x3
#define HWIO_USB30_GSBUSCFG0_INCR8BRSTENA_BMSK                                                             0x4
#define HWIO_USB30_GSBUSCFG0_INCR8BRSTENA_SHFT                                                             0x2
#define HWIO_USB30_GSBUSCFG0_INCR4BRSTENA_BMSK                                                             0x2
#define HWIO_USB30_GSBUSCFG0_INCR4BRSTENA_SHFT                                                             0x1
#define HWIO_USB30_GSBUSCFG0_INCRBRSTENA_BMSK                                                              0x1
#define HWIO_USB30_GSBUSCFG0_INCRBRSTENA_SHFT                                                              0x0

#define HWIO_USB30_GSBUSCFG1_ADDR                                                                   (USB30_DWC_USB3_REG_BASE      + 0x0000c104)
#define HWIO_USB30_GSBUSCFG1_PHYS                                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c104)
#define HWIO_USB30_GSBUSCFG1_OFFS                                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c104)
#define HWIO_USB30_GSBUSCFG1_RMSK                                                                       0x1fff
#define HWIO_USB30_GSBUSCFG1_POR                                                                    0x00001700
#define HWIO_USB30_GSBUSCFG1_IN          \
        in_dword_masked(HWIO_USB30_GSBUSCFG1_ADDR, HWIO_USB30_GSBUSCFG1_RMSK)
#define HWIO_USB30_GSBUSCFG1_INM(m)      \
        in_dword_masked(HWIO_USB30_GSBUSCFG1_ADDR, m)
#define HWIO_USB30_GSBUSCFG1_OUT(v)      \
        out_dword(HWIO_USB30_GSBUSCFG1_ADDR,v)
#define HWIO_USB30_GSBUSCFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_GSBUSCFG1_ADDR,m,v,HWIO_USB30_GSBUSCFG1_IN)
#define HWIO_USB30_GSBUSCFG1_EN1KPAGE_BMSK                                                              0x1000
#define HWIO_USB30_GSBUSCFG1_EN1KPAGE_SHFT                                                                 0xc
#define HWIO_USB30_GSBUSCFG1_PIPETRANSLIMIT_BMSK                                                         0xf00
#define HWIO_USB30_GSBUSCFG1_PIPETRANSLIMIT_SHFT                                                           0x8
#define HWIO_USB30_GSBUSCFG1_DATADRSPC_BMSK                                                               0xf0
#define HWIO_USB30_GSBUSCFG1_DATADRSPC_SHFT                                                                0x4
#define HWIO_USB30_GSBUSCFG1_DESADRSPC_BMSK                                                                0xf
#define HWIO_USB30_GSBUSCFG1_DESADRSPC_SHFT                                                                0x0

#define HWIO_USB30_GTXTHRCFG_ADDR                                                                   (USB30_DWC_USB3_REG_BASE      + 0x0000c108)
#define HWIO_USB30_GTXTHRCFG_PHYS                                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c108)
#define HWIO_USB30_GTXTHRCFG_OFFS                                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c108)
#define HWIO_USB30_GTXTHRCFG_RMSK                                                                   0xafff0000
#define HWIO_USB30_GTXTHRCFG_POR                                                                    0x00000000
#define HWIO_USB30_GTXTHRCFG_IN          \
        in_dword_masked(HWIO_USB30_GTXTHRCFG_ADDR, HWIO_USB30_GTXTHRCFG_RMSK)
#define HWIO_USB30_GTXTHRCFG_INM(m)      \
        in_dword_masked(HWIO_USB30_GTXTHRCFG_ADDR, m)
#define HWIO_USB30_GTXTHRCFG_OUT(v)      \
        out_dword(HWIO_USB30_GTXTHRCFG_ADDR,v)
#define HWIO_USB30_GTXTHRCFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_GTXTHRCFG_ADDR,m,v,HWIO_USB30_GTXTHRCFG_IN)
#define HWIO_USB30_GTXTHRCFG_USBISOTHREN_BMSK                                                       0x80000000
#define HWIO_USB30_GTXTHRCFG_USBISOTHREN_SHFT                                                             0x1f
#define HWIO_USB30_GTXTHRCFG_USBTXPKTCNTSEL_BMSK                                                    0x20000000
#define HWIO_USB30_GTXTHRCFG_USBTXPKTCNTSEL_SHFT                                                          0x1d
#define HWIO_USB30_GTXTHRCFG_USBTXPKTCNT_BMSK                                                        0xf000000
#define HWIO_USB30_GTXTHRCFG_USBTXPKTCNT_SHFT                                                             0x18
#define HWIO_USB30_GTXTHRCFG_USBMAXTXBURSTSIZE_BMSK                                                   0xff0000
#define HWIO_USB30_GTXTHRCFG_USBMAXTXBURSTSIZE_SHFT                                                       0x10

#define HWIO_USB30_GRXTHRCFG_ADDR                                                                   (USB30_DWC_USB3_REG_BASE      + 0x0000c10c)
#define HWIO_USB30_GRXTHRCFG_PHYS                                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c10c)
#define HWIO_USB30_GRXTHRCFG_OFFS                                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c10c)
#define HWIO_USB30_GRXTHRCFG_RMSK                                                                   0x2ff80000
#define HWIO_USB30_GRXTHRCFG_POR                                                                    0x00000000
#define HWIO_USB30_GRXTHRCFG_IN          \
        in_dword_masked(HWIO_USB30_GRXTHRCFG_ADDR, HWIO_USB30_GRXTHRCFG_RMSK)
#define HWIO_USB30_GRXTHRCFG_INM(m)      \
        in_dword_masked(HWIO_USB30_GRXTHRCFG_ADDR, m)
#define HWIO_USB30_GRXTHRCFG_OUT(v)      \
        out_dword(HWIO_USB30_GRXTHRCFG_ADDR,v)
#define HWIO_USB30_GRXTHRCFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_GRXTHRCFG_ADDR,m,v,HWIO_USB30_GRXTHRCFG_IN)
#define HWIO_USB30_GRXTHRCFG_USBRXPKTCNTSEL_BMSK                                                    0x20000000
#define HWIO_USB30_GRXTHRCFG_USBRXPKTCNTSEL_SHFT                                                          0x1d
#define HWIO_USB30_GRXTHRCFG_USBRXPKTCNT_BMSK                                                        0xf000000
#define HWIO_USB30_GRXTHRCFG_USBRXPKTCNT_SHFT                                                             0x18
#define HWIO_USB30_GRXTHRCFG_USBMAXRXBURSTSIZE_BMSK                                                   0xf80000
#define HWIO_USB30_GRXTHRCFG_USBMAXRXBURSTSIZE_SHFT                                                       0x13

#define HWIO_USB30_GCTL_ADDR                                                                        (USB30_DWC_USB3_REG_BASE      + 0x0000c110)
#define HWIO_USB30_GCTL_PHYS                                                                        (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c110)
#define HWIO_USB30_GCTL_OFFS                                                                        (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c110)
#define HWIO_USB30_GCTL_RMSK                                                                        0xffffffff
#define HWIO_USB30_GCTL_POR                                                                         0x00102000
#define HWIO_USB30_GCTL_IN          \
        in_dword_masked(HWIO_USB30_GCTL_ADDR, HWIO_USB30_GCTL_RMSK)
#define HWIO_USB30_GCTL_INM(m)      \
        in_dword_masked(HWIO_USB30_GCTL_ADDR, m)
#define HWIO_USB30_GCTL_OUT(v)      \
        out_dword(HWIO_USB30_GCTL_ADDR,v)
#define HWIO_USB30_GCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_GCTL_ADDR,m,v,HWIO_USB30_GCTL_IN)
#define HWIO_USB30_GCTL_PWRDNSCALE_BMSK                                                             0xfff80000
#define HWIO_USB30_GCTL_PWRDNSCALE_SHFT                                                                   0x13
#define HWIO_USB30_GCTL_MASTERFILTBYPASS_BMSK                                                          0x40000
#define HWIO_USB30_GCTL_MASTERFILTBYPASS_SHFT                                                             0x12
#define HWIO_USB30_GCTL_BYPSSETADDR_BMSK                                                               0x20000
#define HWIO_USB30_GCTL_BYPSSETADDR_SHFT                                                                  0x11
#define HWIO_USB30_GCTL_U2RSTECN_BMSK                                                                  0x10000
#define HWIO_USB30_GCTL_U2RSTECN_SHFT                                                                     0x10
#define HWIO_USB30_GCTL_FRMSCLDWN_BMSK                                                                  0xc000
#define HWIO_USB30_GCTL_FRMSCLDWN_SHFT                                                                     0xe
#define HWIO_USB30_GCTL_PRTCAPDIR_BMSK                                                                  0x3000
#define HWIO_USB30_GCTL_PRTCAPDIR_SHFT                                                                     0xc
#define HWIO_USB30_GCTL_CORESOFTRESET_BMSK                                                               0x800
#define HWIO_USB30_GCTL_CORESOFTRESET_SHFT                                                                 0xb
#define HWIO_USB30_GCTL_SOFITPSYNC_BMSK                                                                  0x400
#define HWIO_USB30_GCTL_SOFITPSYNC_SHFT                                                                    0xa
#define HWIO_USB30_GCTL_U1U2TIMERSCALE_BMSK                                                              0x200
#define HWIO_USB30_GCTL_U1U2TIMERSCALE_SHFT                                                                0x9
#define HWIO_USB30_GCTL_DEBUGATTACH_BMSK                                                                 0x100
#define HWIO_USB30_GCTL_DEBUGATTACH_SHFT                                                                   0x8
#define HWIO_USB30_GCTL_RAMCLKSEL_BMSK                                                                    0xc0
#define HWIO_USB30_GCTL_RAMCLKSEL_SHFT                                                                     0x6
#define HWIO_USB30_GCTL_SCALEDOWN_BMSK                                                                    0x30
#define HWIO_USB30_GCTL_SCALEDOWN_SHFT                                                                     0x4
#define HWIO_USB30_GCTL_DISSCRAMBLE_BMSK                                                                   0x8
#define HWIO_USB30_GCTL_DISSCRAMBLE_SHFT                                                                   0x3
#define HWIO_USB30_GCTL_U2EXIT_LFPS_BMSK                                                                   0x4
#define HWIO_USB30_GCTL_U2EXIT_LFPS_SHFT                                                                   0x2
#define HWIO_USB30_GCTL_GBLHIBERNATIONEN_BMSK                                                              0x2
#define HWIO_USB30_GCTL_GBLHIBERNATIONEN_SHFT                                                              0x1
#define HWIO_USB30_GCTL_DSBLCLKGTNG_BMSK                                                                   0x1
#define HWIO_USB30_GCTL_DSBLCLKGTNG_SHFT                                                                   0x0

#define HWIO_USB30_GPMSTS_ADDR                                                                      (USB30_DWC_USB3_REG_BASE      + 0x0000c114)
#define HWIO_USB30_GPMSTS_PHYS                                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c114)
#define HWIO_USB30_GPMSTS_OFFS                                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c114)
#define HWIO_USB30_GPMSTS_RMSK                                                                      0xf001f1ff
#define HWIO_USB30_GPMSTS_POR                                                                       0x00000000
#define HWIO_USB30_GPMSTS_IN          \
        in_dword_masked(HWIO_USB30_GPMSTS_ADDR, HWIO_USB30_GPMSTS_RMSK)
#define HWIO_USB30_GPMSTS_INM(m)      \
        in_dword_masked(HWIO_USB30_GPMSTS_ADDR, m)
#define HWIO_USB30_GPMSTS_OUT(v)      \
        out_dword(HWIO_USB30_GPMSTS_ADDR,v)
#define HWIO_USB30_GPMSTS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_GPMSTS_ADDR,m,v,HWIO_USB30_GPMSTS_IN)
#define HWIO_USB30_GPMSTS_PORTSEL_BMSK                                                              0xf0000000
#define HWIO_USB30_GPMSTS_PORTSEL_SHFT                                                                    0x1c
#define HWIO_USB30_GPMSTS_U3WAKEUP_BMSK                                                                0x1f000
#define HWIO_USB30_GPMSTS_U3WAKEUP_SHFT                                                                    0xc
#define HWIO_USB30_GPMSTS_U2WAKEUP_BMSK                                                                  0x1ff
#define HWIO_USB30_GPMSTS_U2WAKEUP_SHFT                                                                    0x0

#define HWIO_USB30_GSTS_ADDR                                                                        (USB30_DWC_USB3_REG_BASE      + 0x0000c118)
#define HWIO_USB30_GSTS_PHYS                                                                        (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c118)
#define HWIO_USB30_GSTS_OFFS                                                                        (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c118)
#define HWIO_USB30_GSTS_RMSK                                                                        0xfff00ff3
#define HWIO_USB30_GSTS_POR                                                                         0x3e800000
#define HWIO_USB30_GSTS_IN          \
        in_dword_masked(HWIO_USB30_GSTS_ADDR, HWIO_USB30_GSTS_RMSK)
#define HWIO_USB30_GSTS_INM(m)      \
        in_dword_masked(HWIO_USB30_GSTS_ADDR, m)
#define HWIO_USB30_GSTS_CBELT_BMSK                                                                  0xfff00000
#define HWIO_USB30_GSTS_CBELT_SHFT                                                                        0x14
#define HWIO_USB30_GSTS_SSIC_IP_BMSK                                                                     0x800
#define HWIO_USB30_GSTS_SSIC_IP_SHFT                                                                       0xb
#define HWIO_USB30_GSTS_OTG_IP_BMSK                                                                      0x400
#define HWIO_USB30_GSTS_OTG_IP_SHFT                                                                        0xa
#define HWIO_USB30_GSTS_BC_IP_BMSK                                                                       0x200
#define HWIO_USB30_GSTS_BC_IP_SHFT                                                                         0x9
#define HWIO_USB30_GSTS_ADP_IP_BMSK                                                                      0x100
#define HWIO_USB30_GSTS_ADP_IP_SHFT                                                                        0x8
#define HWIO_USB30_GSTS_HOST_IP_BMSK                                                                      0x80
#define HWIO_USB30_GSTS_HOST_IP_SHFT                                                                       0x7
#define HWIO_USB30_GSTS_DEVICE_IP_BMSK                                                                    0x40
#define HWIO_USB30_GSTS_DEVICE_IP_SHFT                                                                     0x6
#define HWIO_USB30_GSTS_CSRTIMEOUT_BMSK                                                                   0x20
#define HWIO_USB30_GSTS_CSRTIMEOUT_SHFT                                                                    0x5
#define HWIO_USB30_GSTS_BUSERRADDRVLD_BMSK                                                                0x10
#define HWIO_USB30_GSTS_BUSERRADDRVLD_SHFT                                                                 0x4
#define HWIO_USB30_GSTS_CURMOD_BMSK                                                                        0x3
#define HWIO_USB30_GSTS_CURMOD_SHFT                                                                        0x0

#define HWIO_USB30_GUCTL1_ADDR                                                                      (USB30_DWC_USB3_REG_BASE      + 0x0000c11c)
#define HWIO_USB30_GUCTL1_PHYS                                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c11c)
#define HWIO_USB30_GUCTL1_OFFS                                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c11c)
#define HWIO_USB30_GUCTL1_RMSK                                                                        0x1f81ff
#define HWIO_USB30_GUCTL1_POR                                                                       0x000c0002
#define HWIO_USB30_GUCTL1_IN          \
        in_dword_masked(HWIO_USB30_GUCTL1_ADDR, HWIO_USB30_GUCTL1_RMSK)
#define HWIO_USB30_GUCTL1_INM(m)      \
        in_dword_masked(HWIO_USB30_GUCTL1_ADDR, m)
#define HWIO_USB30_GUCTL1_OUT(v)      \
        out_dword(HWIO_USB30_GUCTL1_ADDR,v)
#define HWIO_USB30_GUCTL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_GUCTL1_ADDR,m,v,HWIO_USB30_GUCTL1_IN)
#define HWIO_USB30_GUCTL1_DEV_LSP_TAIL_LOCK_DIS_BMSK                                                  0x100000
#define HWIO_USB30_GUCTL1_DEV_LSP_TAIL_LOCK_DIS_SHFT                                                      0x14
#define HWIO_USB30_GUCTL1_NAK_PER_ENH_FS_BMSK                                                          0x80000
#define HWIO_USB30_GUCTL1_NAK_PER_ENH_FS_SHFT                                                             0x13
#define HWIO_USB30_GUCTL1_NAK_PER_ENH_HS_BMSK                                                          0x40000
#define HWIO_USB30_GUCTL1_NAK_PER_ENH_HS_SHFT                                                             0x12
#define HWIO_USB30_GUCTL1_PARKMODE_DISABLE_SS_BMSK                                                     0x20000
#define HWIO_USB30_GUCTL1_PARKMODE_DISABLE_SS_SHFT                                                        0x11
#define HWIO_USB30_GUCTL1_PARKMODE_DISABLE_HS_BMSK                                                     0x10000
#define HWIO_USB30_GUCTL1_PARKMODE_DISABLE_HS_SHFT                                                        0x10
#define HWIO_USB30_GUCTL1_PARKMODE_DISABLE_FSLS_BMSK                                                    0x8000
#define HWIO_USB30_GUCTL1_PARKMODE_DISABLE_FSLS_SHFT                                                       0xf
#define HWIO_USB30_GUCTL1_L1_SUSP_THRLD_EN_FOR_HOST_BMSK                                                 0x100
#define HWIO_USB30_GUCTL1_L1_SUSP_THRLD_EN_FOR_HOST_SHFT                                                   0x8
#define HWIO_USB30_GUCTL1_L1_SUSP_THRLD_FOR_HOST_BMSK                                                     0xf0
#define HWIO_USB30_GUCTL1_L1_SUSP_THRLD_FOR_HOST_SHFT                                                      0x4
#define HWIO_USB30_GUCTL1_HC_ERRATA_ENABLE_BMSK                                                            0x8
#define HWIO_USB30_GUCTL1_HC_ERRATA_ENABLE_SHFT                                                            0x3
#define HWIO_USB30_GUCTL1_HC_PARCHK_DISABLE_BMSK                                                           0x4
#define HWIO_USB30_GUCTL1_HC_PARCHK_DISABLE_SHFT                                                           0x2
#define HWIO_USB30_GUCTL1_OVRLD_L1_SUSP_COM_BMSK                                                           0x2
#define HWIO_USB30_GUCTL1_OVRLD_L1_SUSP_COM_SHFT                                                           0x1
#define HWIO_USB30_GUCTL1_LOA_FILTER_EN_BMSK                                                               0x1
#define HWIO_USB30_GUCTL1_LOA_FILTER_EN_SHFT                                                               0x0

#define HWIO_USB30_GSNPSID_ADDR                                                                     (USB30_DWC_USB3_REG_BASE      + 0x0000c120)
#define HWIO_USB30_GSNPSID_PHYS                                                                     (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c120)
#define HWIO_USB30_GSNPSID_OFFS                                                                     (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c120)
#define HWIO_USB30_GSNPSID_RMSK                                                                     0xffffffff
#define HWIO_USB30_GSNPSID_POR                                                                      0x5533270a
#define HWIO_USB30_GSNPSID_IN          \
        in_dword_masked(HWIO_USB30_GSNPSID_ADDR, HWIO_USB30_GSNPSID_RMSK)
#define HWIO_USB30_GSNPSID_INM(m)      \
        in_dword_masked(HWIO_USB30_GSNPSID_ADDR, m)
#define HWIO_USB30_GSNPSID_SYNOPSYSID_BMSK                                                          0xffffffff
#define HWIO_USB30_GSNPSID_SYNOPSYSID_SHFT                                                                 0x0

#define HWIO_USB30_GGPIO_ADDR                                                                       (USB30_DWC_USB3_REG_BASE      + 0x0000c124)
#define HWIO_USB30_GGPIO_PHYS                                                                       (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c124)
#define HWIO_USB30_GGPIO_OFFS                                                                       (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c124)
#define HWIO_USB30_GGPIO_RMSK                                                                       0xffffffff
#define HWIO_USB30_GGPIO_POR                                                                        0x00000000
#define HWIO_USB30_GGPIO_IN          \
        in_dword_masked(HWIO_USB30_GGPIO_ADDR, HWIO_USB30_GGPIO_RMSK)
#define HWIO_USB30_GGPIO_INM(m)      \
        in_dword_masked(HWIO_USB30_GGPIO_ADDR, m)
#define HWIO_USB30_GGPIO_OUT(v)      \
        out_dword(HWIO_USB30_GGPIO_ADDR,v)
#define HWIO_USB30_GGPIO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_GGPIO_ADDR,m,v,HWIO_USB30_GGPIO_IN)
#define HWIO_USB30_GGPIO_GPO_BMSK                                                                   0xffff0000
#define HWIO_USB30_GGPIO_GPO_SHFT                                                                         0x10
#define HWIO_USB30_GGPIO_GPI_BMSK                                                                       0xffff
#define HWIO_USB30_GGPIO_GPI_SHFT                                                                          0x0

#define HWIO_USB30_GUID_ADDR                                                                        (USB30_DWC_USB3_REG_BASE      + 0x0000c128)
#define HWIO_USB30_GUID_PHYS                                                                        (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c128)
#define HWIO_USB30_GUID_OFFS                                                                        (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c128)
#define HWIO_USB30_GUID_RMSK                                                                        0xffffffff
#define HWIO_USB30_GUID_POR                                                                         0x27013322
#define HWIO_USB30_GUID_IN          \
        in_dword_masked(HWIO_USB30_GUID_ADDR, HWIO_USB30_GUID_RMSK)
#define HWIO_USB30_GUID_INM(m)      \
        in_dword_masked(HWIO_USB30_GUID_ADDR, m)
#define HWIO_USB30_GUID_OUT(v)      \
        out_dword(HWIO_USB30_GUID_ADDR,v)
#define HWIO_USB30_GUID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_GUID_ADDR,m,v,HWIO_USB30_GUID_IN)
#define HWIO_USB30_GUID_USERID_BMSK                                                                 0xffffffff
#define HWIO_USB30_GUID_USERID_SHFT                                                                        0x0

#define HWIO_USB30_GUCTL_ADDR                                                                       (USB30_DWC_USB3_REG_BASE      + 0x0000c12c)
#define HWIO_USB30_GUCTL_PHYS                                                                       (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c12c)
#define HWIO_USB30_GUCTL_OFFS                                                                       (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c12c)
#define HWIO_USB30_GUCTL_RMSK                                                                       0xffe3ffff
#define HWIO_USB30_GUCTL_POR                                                                        0x0d00c010
#define HWIO_USB30_GUCTL_IN          \
        in_dword_masked(HWIO_USB30_GUCTL_ADDR, HWIO_USB30_GUCTL_RMSK)
#define HWIO_USB30_GUCTL_INM(m)      \
        in_dword_masked(HWIO_USB30_GUCTL_ADDR, m)
#define HWIO_USB30_GUCTL_OUT(v)      \
        out_dword(HWIO_USB30_GUCTL_ADDR,v)
#define HWIO_USB30_GUCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_GUCTL_ADDR,m,v,HWIO_USB30_GUCTL_IN)
#define HWIO_USB30_GUCTL_REFCLKPER_BMSK                                                             0xffc00000
#define HWIO_USB30_GUCTL_REFCLKPER_SHFT                                                                   0x16
#define HWIO_USB30_GUCTL_NOEXTRDL_BMSK                                                                0x200000
#define HWIO_USB30_GUCTL_NOEXTRDL_SHFT                                                                    0x15
#define HWIO_USB30_GUCTL_SPRSCTRLTRANSEN_BMSK                                                          0x20000
#define HWIO_USB30_GUCTL_SPRSCTRLTRANSEN_SHFT                                                             0x11
#define HWIO_USB30_GUCTL_RESBWHSEPS_BMSK                                                               0x10000
#define HWIO_USB30_GUCTL_RESBWHSEPS_SHFT                                                                  0x10
#define HWIO_USB30_GUCTL_CMDEVADDR_BMSK                                                                 0x8000
#define HWIO_USB30_GUCTL_CMDEVADDR_SHFT                                                                    0xf
#define HWIO_USB30_GUCTL_USBHSTINAUTORETRYEN_BMSK                                                       0x4000
#define HWIO_USB30_GUCTL_USBHSTINAUTORETRYEN_SHFT                                                          0xe
#define HWIO_USB30_GUCTL_ENOVERLAPCHK_BMSK                                                              0x2000
#define HWIO_USB30_GUCTL_ENOVERLAPCHK_SHFT                                                                 0xd
#define HWIO_USB30_GUCTL_EXTCAPSUPPTEN_BMSK                                                             0x1000
#define HWIO_USB30_GUCTL_EXTCAPSUPPTEN_SHFT                                                                0xc
#define HWIO_USB30_GUCTL_INSRTEXTRFSBODI_BMSK                                                            0x800
#define HWIO_USB30_GUCTL_INSRTEXTRFSBODI_SHFT                                                              0xb
#define HWIO_USB30_GUCTL_DTCT_BMSK                                                                       0x600
#define HWIO_USB30_GUCTL_DTCT_SHFT                                                                         0x9
#define HWIO_USB30_GUCTL_DTFT_BMSK                                                                       0x1ff
#define HWIO_USB30_GUCTL_DTFT_SHFT                                                                         0x0

#define HWIO_USB30_GBUSERRADDRLO_ADDR                                                               (USB30_DWC_USB3_REG_BASE      + 0x0000c130)
#define HWIO_USB30_GBUSERRADDRLO_PHYS                                                               (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c130)
#define HWIO_USB30_GBUSERRADDRLO_OFFS                                                               (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c130)
#define HWIO_USB30_GBUSERRADDRLO_RMSK                                                               0xffffffff
#define HWIO_USB30_GBUSERRADDRLO_POR                                                                0x00000000
#define HWIO_USB30_GBUSERRADDRLO_IN          \
        in_dword_masked(HWIO_USB30_GBUSERRADDRLO_ADDR, HWIO_USB30_GBUSERRADDRLO_RMSK)
#define HWIO_USB30_GBUSERRADDRLO_INM(m)      \
        in_dword_masked(HWIO_USB30_GBUSERRADDRLO_ADDR, m)
#define HWIO_USB30_GBUSERRADDRLO_BUSERRADDR_BMSK                                                    0xffffffff
#define HWIO_USB30_GBUSERRADDRLO_BUSERRADDR_SHFT                                                           0x0

#define HWIO_USB30_GBUSERRADDRHI_ADDR                                                               (USB30_DWC_USB3_REG_BASE      + 0x0000c134)
#define HWIO_USB30_GBUSERRADDRHI_PHYS                                                               (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c134)
#define HWIO_USB30_GBUSERRADDRHI_OFFS                                                               (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c134)
#define HWIO_USB30_GBUSERRADDRHI_RMSK                                                               0xffffffff
#define HWIO_USB30_GBUSERRADDRHI_POR                                                                0x00000000
#define HWIO_USB30_GBUSERRADDRHI_IN          \
        in_dword_masked(HWIO_USB30_GBUSERRADDRHI_ADDR, HWIO_USB30_GBUSERRADDRHI_RMSK)
#define HWIO_USB30_GBUSERRADDRHI_INM(m)      \
        in_dword_masked(HWIO_USB30_GBUSERRADDRHI_ADDR, m)
#define HWIO_USB30_GBUSERRADDRHI_BUSERRADDR_BMSK                                                    0xffffffff
#define HWIO_USB30_GBUSERRADDRHI_BUSERRADDR_SHFT                                                           0x0

#define HWIO_USB30_GPRTBIMAPLO_ADDR                                                                 (USB30_DWC_USB3_REG_BASE      + 0x0000c138)
#define HWIO_USB30_GPRTBIMAPLO_PHYS                                                                 (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c138)
#define HWIO_USB30_GPRTBIMAPLO_OFFS                                                                 (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c138)
#define HWIO_USB30_GPRTBIMAPLO_RMSK                                                                 0xffffffff
#define HWIO_USB30_GPRTBIMAPLO_POR                                                                  0x00000000
#define HWIO_USB30_GPRTBIMAPLO_IN          \
        in_dword_masked(HWIO_USB30_GPRTBIMAPLO_ADDR, HWIO_USB30_GPRTBIMAPLO_RMSK)
#define HWIO_USB30_GPRTBIMAPLO_INM(m)      \
        in_dword_masked(HWIO_USB30_GPRTBIMAPLO_ADDR, m)
#define HWIO_USB30_GPRTBIMAPLO_OUT(v)      \
        out_dword(HWIO_USB30_GPRTBIMAPLO_ADDR,v)
#define HWIO_USB30_GPRTBIMAPLO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_GPRTBIMAPLO_ADDR,m,v,HWIO_USB30_GPRTBIMAPLO_IN)
#define HWIO_USB30_GPRTBIMAPLO_BINUM8_BMSK                                                          0xf0000000
#define HWIO_USB30_GPRTBIMAPLO_BINUM8_SHFT                                                                0x1c
#define HWIO_USB30_GPRTBIMAPLO_BINUM7_BMSK                                                           0xf000000
#define HWIO_USB30_GPRTBIMAPLO_BINUM7_SHFT                                                                0x18
#define HWIO_USB30_GPRTBIMAPLO_BINUM6_BMSK                                                            0xf00000
#define HWIO_USB30_GPRTBIMAPLO_BINUM6_SHFT                                                                0x14
#define HWIO_USB30_GPRTBIMAPLO_BINUM5_BMSK                                                             0xf0000
#define HWIO_USB30_GPRTBIMAPLO_BINUM5_SHFT                                                                0x10
#define HWIO_USB30_GPRTBIMAPLO_BINUM4_BMSK                                                              0xf000
#define HWIO_USB30_GPRTBIMAPLO_BINUM4_SHFT                                                                 0xc
#define HWIO_USB30_GPRTBIMAPLO_BINUM3_BMSK                                                               0xf00
#define HWIO_USB30_GPRTBIMAPLO_BINUM3_SHFT                                                                 0x8
#define HWIO_USB30_GPRTBIMAPLO_BINUM2_BMSK                                                                0xf0
#define HWIO_USB30_GPRTBIMAPLO_BINUM2_SHFT                                                                 0x4
#define HWIO_USB30_GPRTBIMAPLO_BINUM1_BMSK                                                                 0xf
#define HWIO_USB30_GPRTBIMAPLO_BINUM1_SHFT                                                                 0x0

#define HWIO_USB30_GPRTBIMAPHI_ADDR                                                                 (USB30_DWC_USB3_REG_BASE      + 0x0000c13c)
#define HWIO_USB30_GPRTBIMAPHI_PHYS                                                                 (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c13c)
#define HWIO_USB30_GPRTBIMAPHI_OFFS                                                                 (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c13c)
#define HWIO_USB30_GPRTBIMAPHI_RMSK                                                                  0xfffffff
#define HWIO_USB30_GPRTBIMAPHI_POR                                                                  0x00000000
#define HWIO_USB30_GPRTBIMAPHI_IN          \
        in_dword_masked(HWIO_USB30_GPRTBIMAPHI_ADDR, HWIO_USB30_GPRTBIMAPHI_RMSK)
#define HWIO_USB30_GPRTBIMAPHI_INM(m)      \
        in_dword_masked(HWIO_USB30_GPRTBIMAPHI_ADDR, m)
#define HWIO_USB30_GPRTBIMAPHI_BINUM15_BMSK                                                          0xf000000
#define HWIO_USB30_GPRTBIMAPHI_BINUM15_SHFT                                                               0x18
#define HWIO_USB30_GPRTBIMAPHI_BINUM14_BMSK                                                           0xf00000
#define HWIO_USB30_GPRTBIMAPHI_BINUM14_SHFT                                                               0x14
#define HWIO_USB30_GPRTBIMAPHI_BINUM13_BMSK                                                            0xf0000
#define HWIO_USB30_GPRTBIMAPHI_BINUM13_SHFT                                                               0x10
#define HWIO_USB30_GPRTBIMAPHI_BINUM12_BMSK                                                             0xf000
#define HWIO_USB30_GPRTBIMAPHI_BINUM12_SHFT                                                                0xc
#define HWIO_USB30_GPRTBIMAPHI_BINUM11_BMSK                                                              0xf00
#define HWIO_USB30_GPRTBIMAPHI_BINUM11_SHFT                                                                0x8
#define HWIO_USB30_GPRTBIMAPHI_BINUM10_BMSK                                                               0xf0
#define HWIO_USB30_GPRTBIMAPHI_BINUM10_SHFT                                                                0x4
#define HWIO_USB30_GPRTBIMAPHI_BINUM9_BMSK                                                                 0xf
#define HWIO_USB30_GPRTBIMAPHI_BINUM9_SHFT                                                                 0x0

#define HWIO_USB30_GHWPARAMS0_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000c140)
#define HWIO_USB30_GHWPARAMS0_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c140)
#define HWIO_USB30_GHWPARAMS0_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c140)
#define HWIO_USB30_GHWPARAMS0_RMSK                                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS0_POR                                                                   0x4020400a
#define HWIO_USB30_GHWPARAMS0_IN          \
        in_dword_masked(HWIO_USB30_GHWPARAMS0_ADDR, HWIO_USB30_GHWPARAMS0_RMSK)
#define HWIO_USB30_GHWPARAMS0_INM(m)      \
        in_dword_masked(HWIO_USB30_GHWPARAMS0_ADDR, m)
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_31_24_BMSK                                                 0xff000000
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_31_24_SHFT                                                       0x18
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_23_16_BMSK                                                   0xff0000
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_23_16_SHFT                                                       0x10
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_15_8_BMSK                                                      0xff00
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_15_8_SHFT                                                         0x8
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_7_6_BMSK                                                         0xc0
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_7_6_SHFT                                                          0x6
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_5_3_BMSK                                                         0x38
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_5_3_SHFT                                                          0x3
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_2_0_BMSK                                                          0x7
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_2_0_SHFT                                                          0x0

#define HWIO_USB30_GHWPARAMS1_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000c144)
#define HWIO_USB30_GHWPARAMS1_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c144)
#define HWIO_USB30_GHWPARAMS1_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c144)
#define HWIO_USB30_GHWPARAMS1_RMSK                                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS1_POR                                                                   0x0161493b
#define HWIO_USB30_GHWPARAMS1_IN          \
        in_dword_masked(HWIO_USB30_GHWPARAMS1_ADDR, HWIO_USB30_GHWPARAMS1_RMSK)
#define HWIO_USB30_GHWPARAMS1_INM(m)      \
        in_dword_masked(HWIO_USB30_GHWPARAMS1_ADDR, m)
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_31_BMSK                                                    0x80000000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_31_SHFT                                                          0x1f
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_30_BMSK                                                    0x40000000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_30_SHFT                                                          0x1e
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_29_BMSK                                                    0x20000000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_29_SHFT                                                          0x1d
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_28_BMSK                                                    0x10000000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_28_SHFT                                                          0x1c
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_27_BMSK                                                     0x8000000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_27_SHFT                                                          0x1b
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_26_BMSK                                                     0x4000000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_26_SHFT                                                          0x1a
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_25_24_BMSK                                                  0x3000000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_25_24_SHFT                                                       0x18
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_23_BMSK                                                      0x800000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_23_SHFT                                                          0x17
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_22_21_BMSK                                                   0x600000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_22_21_SHFT                                                       0x15
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_20_15_BMSK                                                   0x1f8000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_20_15_SHFT                                                        0xf
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_14_12_BMSK                                                     0x7000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_14_12_SHFT                                                        0xc
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_11_9_BMSK                                                       0xe00
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_11_9_SHFT                                                         0x9
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_8_6_BMSK                                                        0x1c0
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_8_6_SHFT                                                          0x6
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_5_3_BMSK                                                         0x38
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_5_3_SHFT                                                          0x3
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_2_0_BMSK                                                          0x7
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_2_0_SHFT                                                          0x0

#define HWIO_USB30_GHWPARAMS2_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000c148)
#define HWIO_USB30_GHWPARAMS2_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c148)
#define HWIO_USB30_GHWPARAMS2_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c148)
#define HWIO_USB30_GHWPARAMS2_RMSK                                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS2_POR                                                                   0x27013322
#define HWIO_USB30_GHWPARAMS2_IN          \
        in_dword_masked(HWIO_USB30_GHWPARAMS2_ADDR, HWIO_USB30_GHWPARAMS2_RMSK)
#define HWIO_USB30_GHWPARAMS2_INM(m)      \
        in_dword_masked(HWIO_USB30_GHWPARAMS2_ADDR, m)
#define HWIO_USB30_GHWPARAMS2_GHWPARAMS2_31_0_BMSK                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS2_GHWPARAMS2_31_0_SHFT                                                         0x0

#define HWIO_USB30_GHWPARAMS3_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000c14c)
#define HWIO_USB30_GHWPARAMS3_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c14c)
#define HWIO_USB30_GHWPARAMS3_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c14c)
#define HWIO_USB30_GHWPARAMS3_RMSK                                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS3_POR                                                                   0x10420085
#define HWIO_USB30_GHWPARAMS3_IN          \
        in_dword_masked(HWIO_USB30_GHWPARAMS3_ADDR, HWIO_USB30_GHWPARAMS3_RMSK)
#define HWIO_USB30_GHWPARAMS3_INM(m)      \
        in_dword_masked(HWIO_USB30_GHWPARAMS3_ADDR, m)
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_31_BMSK                                                    0x80000000
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_31_SHFT                                                          0x1f
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_30_23_BMSK                                                 0x7f800000
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_30_23_SHFT                                                       0x17
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_22_18_BMSK                                                   0x7c0000
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_22_18_SHFT                                                       0x12
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_17_12_BMSK                                                    0x3f000
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_17_12_SHFT                                                        0xc
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_11_BMSK                                                         0x800
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_11_SHFT                                                           0xb
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_10_BMSK                                                         0x400
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_10_SHFT                                                           0xa
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_9_8_BMSK                                                        0x300
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_9_8_SHFT                                                          0x8
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_7_6_BMSK                                                         0xc0
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_7_6_SHFT                                                          0x6
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_5_4_BMSK                                                         0x30
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_5_4_SHFT                                                          0x4
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_3_2_BMSK                                                          0xc
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_3_2_SHFT                                                          0x2
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_1_0_BMSK                                                          0x3
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_1_0_SHFT                                                          0x0

#define HWIO_USB30_GHWPARAMS4_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000c150)
#define HWIO_USB30_GHWPARAMS4_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c150)
#define HWIO_USB30_GHWPARAMS4_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c150)
#define HWIO_USB30_GHWPARAMS4_RMSK                                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS4_POR                                                                   0x4782200c
#define HWIO_USB30_GHWPARAMS4_IN          \
        in_dword_masked(HWIO_USB30_GHWPARAMS4_ADDR, HWIO_USB30_GHWPARAMS4_RMSK)
#define HWIO_USB30_GHWPARAMS4_INM(m)      \
        in_dword_masked(HWIO_USB30_GHWPARAMS4_ADDR, m)
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_31_28_BMSK                                                 0xf0000000
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_31_28_SHFT                                                       0x1c
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_27_24_BMSK                                                  0xf000000
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_27_24_SHFT                                                       0x18
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_23_BMSK                                                      0x800000
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_23_SHFT                                                          0x17
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_22_BMSK                                                      0x400000
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_22_SHFT                                                          0x16
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_21_BMSK                                                      0x200000
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_21_SHFT                                                          0x15
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_20_17_BMSK                                                   0x1e0000
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_20_17_SHFT                                                       0x11
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_16_13_BMSK                                                    0x1e000
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_16_13_SHFT                                                        0xd
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_12_BMSK                                                        0x1000
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_12_SHFT                                                           0xc
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_11_BMSK                                                         0x800
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_11_SHFT                                                           0xb
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_10_9_BMSK                                                       0x600
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_10_9_SHFT                                                         0x9
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_8_7_BMSK                                                        0x180
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_8_7_SHFT                                                          0x7
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_6_BMSK                                                           0x40
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_6_SHFT                                                            0x6
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_5_0_BMSK                                                         0x3f
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_5_0_SHFT                                                          0x0

#define HWIO_USB30_GHWPARAMS5_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000c154)
#define HWIO_USB30_GHWPARAMS5_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c154)
#define HWIO_USB30_GHWPARAMS5_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c154)
#define HWIO_USB30_GHWPARAMS5_RMSK                                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS5_POR                                                                   0x04202088
#define HWIO_USB30_GHWPARAMS5_IN          \
        in_dword_masked(HWIO_USB30_GHWPARAMS5_ADDR, HWIO_USB30_GHWPARAMS5_RMSK)
#define HWIO_USB30_GHWPARAMS5_INM(m)      \
        in_dword_masked(HWIO_USB30_GHWPARAMS5_ADDR, m)
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_31_28_BMSK                                                 0xf0000000
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_31_28_SHFT                                                       0x1c
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_27_22_BMSK                                                  0xfc00000
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_27_22_SHFT                                                       0x16
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_21_16_BMSK                                                   0x3f0000
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_21_16_SHFT                                                       0x10
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_15_10_BMSK                                                     0xfc00
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_15_10_SHFT                                                        0xa
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_9_4_BMSK                                                        0x3f0
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_9_4_SHFT                                                          0x4
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_3_0_BMSK                                                          0xf
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_3_0_SHFT                                                          0x0

#define HWIO_USB30_GHWPARAMS6_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000c158)
#define HWIO_USB30_GHWPARAMS6_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c158)
#define HWIO_USB30_GHWPARAMS6_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c158)
#define HWIO_USB30_GHWPARAMS6_RMSK                                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS6_POR                                                                   0x07d80020
#define HWIO_USB30_GHWPARAMS6_IN          \
        in_dword_masked(HWIO_USB30_GHWPARAMS6_ADDR, HWIO_USB30_GHWPARAMS6_RMSK)
#define HWIO_USB30_GHWPARAMS6_INM(m)      \
        in_dword_masked(HWIO_USB30_GHWPARAMS6_ADDR, m)
#define HWIO_USB30_GHWPARAMS6_GHWPARAMS6_31_16_BMSK                                                 0xffff0000
#define HWIO_USB30_GHWPARAMS6_GHWPARAMS6_31_16_SHFT                                                       0x10
#define HWIO_USB30_GHWPARAMS6_BUSFLTRSSUPPORT_BMSK                                                      0x8000
#define HWIO_USB30_GHWPARAMS6_BUSFLTRSSUPPORT_SHFT                                                         0xf
#define HWIO_USB30_GHWPARAMS6_BCSUPPORT_BMSK                                                            0x4000
#define HWIO_USB30_GHWPARAMS6_BCSUPPORT_SHFT                                                               0xe
#define HWIO_USB30_GHWPARAMS6_OTG_SS_SUPPORT_BMSK                                                       0x2000
#define HWIO_USB30_GHWPARAMS6_OTG_SS_SUPPORT_SHFT                                                          0xd
#define HWIO_USB30_GHWPARAMS6_ADPSUPPORT_BMSK                                                           0x1000
#define HWIO_USB30_GHWPARAMS6_ADPSUPPORT_SHFT                                                              0xc
#define HWIO_USB30_GHWPARAMS6_HNPSUPPORT_BMSK                                                            0x800
#define HWIO_USB30_GHWPARAMS6_HNPSUPPORT_SHFT                                                              0xb
#define HWIO_USB30_GHWPARAMS6_SRPSUPPORT_BMSK                                                            0x400
#define HWIO_USB30_GHWPARAMS6_SRPSUPPORT_SHFT                                                              0xa
#define HWIO_USB30_GHWPARAMS6_GHWPARAMS6_9_8_BMSK                                                        0x300
#define HWIO_USB30_GHWPARAMS6_GHWPARAMS6_9_8_SHFT                                                          0x8
#define HWIO_USB30_GHWPARAMS6_GHWPARAMS6_7_BMSK                                                           0x80
#define HWIO_USB30_GHWPARAMS6_GHWPARAMS6_7_SHFT                                                            0x7
#define HWIO_USB30_GHWPARAMS6_GHWPARAMS6_6_BMSK                                                           0x40
#define HWIO_USB30_GHWPARAMS6_GHWPARAMS6_6_SHFT                                                            0x6
#define HWIO_USB30_GHWPARAMS6_GHWPARAMS6_5_0_BMSK                                                         0x3f
#define HWIO_USB30_GHWPARAMS6_GHWPARAMS6_5_0_SHFT                                                          0x0

#define HWIO_USB30_GHWPARAMS7_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000c15c)
#define HWIO_USB30_GHWPARAMS7_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c15c)
#define HWIO_USB30_GHWPARAMS7_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c15c)
#define HWIO_USB30_GHWPARAMS7_RMSK                                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS7_POR                                                                   0x03080a65
#define HWIO_USB30_GHWPARAMS7_IN          \
        in_dword_masked(HWIO_USB30_GHWPARAMS7_ADDR, HWIO_USB30_GHWPARAMS7_RMSK)
#define HWIO_USB30_GHWPARAMS7_INM(m)      \
        in_dword_masked(HWIO_USB30_GHWPARAMS7_ADDR, m)
#define HWIO_USB30_GHWPARAMS7_GHWPARAMS7_31_16_BMSK                                                 0xffff0000
#define HWIO_USB30_GHWPARAMS7_GHWPARAMS7_31_16_SHFT                                                       0x10
#define HWIO_USB30_GHWPARAMS7_GHWPARAMS7_15_0_BMSK                                                      0xffff
#define HWIO_USB30_GHWPARAMS7_GHWPARAMS7_15_0_SHFT                                                         0x0

#define HWIO_USB30_GDBGFIFOSPACE_ADDR                                                               (USB30_DWC_USB3_REG_BASE      + 0x0000c160)
#define HWIO_USB30_GDBGFIFOSPACE_PHYS                                                               (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c160)
#define HWIO_USB30_GDBGFIFOSPACE_OFFS                                                               (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c160)
#define HWIO_USB30_GDBGFIFOSPACE_RMSK                                                               0xffff00ff
#define HWIO_USB30_GDBGFIFOSPACE_POR                                                                0x00420000
#define HWIO_USB30_GDBGFIFOSPACE_IN          \
        in_dword_masked(HWIO_USB30_GDBGFIFOSPACE_ADDR, HWIO_USB30_GDBGFIFOSPACE_RMSK)
#define HWIO_USB30_GDBGFIFOSPACE_INM(m)      \
        in_dword_masked(HWIO_USB30_GDBGFIFOSPACE_ADDR, m)
#define HWIO_USB30_GDBGFIFOSPACE_OUT(v)      \
        out_dword(HWIO_USB30_GDBGFIFOSPACE_ADDR,v)
#define HWIO_USB30_GDBGFIFOSPACE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_GDBGFIFOSPACE_ADDR,m,v,HWIO_USB30_GDBGFIFOSPACE_IN)
#define HWIO_USB30_GDBGFIFOSPACE_SPACE_AVAILABLE_BMSK                                               0xffff0000
#define HWIO_USB30_GDBGFIFOSPACE_SPACE_AVAILABLE_SHFT                                                     0x10
#define HWIO_USB30_GDBGFIFOSPACE_FIFO_QUEUE_SELECT_BMSK                                                   0xff
#define HWIO_USB30_GDBGFIFOSPACE_FIFO_QUEUE_SELECT_SHFT                                                    0x0

#define HWIO_USB30_GDBGLTSSM_ADDR                                                                   (USB30_DWC_USB3_REG_BASE      + 0x0000c164)
#define HWIO_USB30_GDBGLTSSM_PHYS                                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c164)
#define HWIO_USB30_GDBGLTSSM_OFFS                                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c164)
#define HWIO_USB30_GDBGLTSSM_RMSK                                                                   0x7fffffff
#define HWIO_USB30_GDBGLTSSM_POR                                                                    0x41010440
#define HWIO_USB30_GDBGLTSSM_IN          \
        in_dword_masked(HWIO_USB30_GDBGLTSSM_ADDR, HWIO_USB30_GDBGLTSSM_RMSK)
#define HWIO_USB30_GDBGLTSSM_INM(m)      \
        in_dword_masked(HWIO_USB30_GDBGLTSSM_ADDR, m)
#define HWIO_USB30_GDBGLTSSM_RXELECIDLE_BMSK                                                        0x40000000
#define HWIO_USB30_GDBGLTSSM_RXELECIDLE_SHFT                                                              0x1e
#define HWIO_USB30_GDBGLTSSM_X3_XS_SWAPPING_BMSK                                                    0x20000000
#define HWIO_USB30_GDBGLTSSM_X3_XS_SWAPPING_SHFT                                                          0x1d
#define HWIO_USB30_GDBGLTSSM_X3_DS_HOST_SHUTDOWN_BMSK                                               0x10000000
#define HWIO_USB30_GDBGLTSSM_X3_DS_HOST_SHUTDOWN_SHFT                                                     0x1c
#define HWIO_USB30_GDBGLTSSM_PRTDIRECTION_BMSK                                                       0x8000000
#define HWIO_USB30_GDBGLTSSM_PRTDIRECTION_SHFT                                                            0x1b
#define HWIO_USB30_GDBGLTSSM_LTDBTIMEOUT_BMSK                                                        0x4000000
#define HWIO_USB30_GDBGLTSSM_LTDBTIMEOUT_SHFT                                                             0x1a
#define HWIO_USB30_GDBGLTSSM_LTDBLINKSTATE_BMSK                                                      0x3c00000
#define HWIO_USB30_GDBGLTSSM_LTDBLINKSTATE_SHFT                                                           0x16
#define HWIO_USB30_GDBGLTSSM_LTDBSUBSTATE_BMSK                                                        0x3c0000
#define HWIO_USB30_GDBGLTSSM_LTDBSUBSTATE_SHFT                                                            0x12
#define HWIO_USB30_GDBGLTSSM_ELASTICBUFFERMODE_BMSK                                                    0x20000
#define HWIO_USB30_GDBGLTSSM_ELASTICBUFFERMODE_SHFT                                                       0x11
#define HWIO_USB30_GDBGLTSSM_TXELECLDLE_BMSK                                                           0x10000
#define HWIO_USB30_GDBGLTSSM_TXELECLDLE_SHFT                                                              0x10
#define HWIO_USB30_GDBGLTSSM_RXPOLARITY_BMSK                                                            0x8000
#define HWIO_USB30_GDBGLTSSM_RXPOLARITY_SHFT                                                               0xf
#define HWIO_USB30_GDBGLTSSM_TXDETRXLOOPBACK_BMSK                                                       0x4000
#define HWIO_USB30_GDBGLTSSM_TXDETRXLOOPBACK_SHFT                                                          0xe
#define HWIO_USB30_GDBGLTSSM_LTDBPHYCMDSTATE_BMSK                                                       0x3800
#define HWIO_USB30_GDBGLTSSM_LTDBPHYCMDSTATE_SHFT                                                          0xb
#define HWIO_USB30_GDBGLTSSM_POWERDOWN_BMSK                                                              0x600
#define HWIO_USB30_GDBGLTSSM_POWERDOWN_SHFT                                                                0x9
#define HWIO_USB30_GDBGLTSSM_RXEQTRAIN_BMSK                                                              0x100
#define HWIO_USB30_GDBGLTSSM_RXEQTRAIN_SHFT                                                                0x8
#define HWIO_USB30_GDBGLTSSM_TXDEEMPHASIS_BMSK                                                            0xc0
#define HWIO_USB30_GDBGLTSSM_TXDEEMPHASIS_SHFT                                                             0x6
#define HWIO_USB30_GDBGLTSSM_LTDBCLKSTATE_BMSK                                                            0x38
#define HWIO_USB30_GDBGLTSSM_LTDBCLKSTATE_SHFT                                                             0x3
#define HWIO_USB30_GDBGLTSSM_TXSWING_BMSK                                                                  0x4
#define HWIO_USB30_GDBGLTSSM_TXSWING_SHFT                                                                  0x2
#define HWIO_USB30_GDBGLTSSM_RXTERMINATION_BMSK                                                            0x2
#define HWIO_USB30_GDBGLTSSM_RXTERMINATION_SHFT                                                            0x1
#define HWIO_USB30_GDBGLTSSM_TXONESZEROS_BMSK                                                              0x1
#define HWIO_USB30_GDBGLTSSM_TXONESZEROS_SHFT                                                              0x0

#define HWIO_USB30_GDBGLNMCC_ADDR                                                                   (USB30_DWC_USB3_REG_BASE      + 0x0000c168)
#define HWIO_USB30_GDBGLNMCC_PHYS                                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c168)
#define HWIO_USB30_GDBGLNMCC_OFFS                                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c168)
#define HWIO_USB30_GDBGLNMCC_RMSK                                                                        0x1ff
#define HWIO_USB30_GDBGLNMCC_POR                                                                    0x00000000
#define HWIO_USB30_GDBGLNMCC_IN          \
        in_dword_masked(HWIO_USB30_GDBGLNMCC_ADDR, HWIO_USB30_GDBGLNMCC_RMSK)
#define HWIO_USB30_GDBGLNMCC_INM(m)      \
        in_dword_masked(HWIO_USB30_GDBGLNMCC_ADDR, m)
#define HWIO_USB30_GDBGLNMCC_LNMCC_BERC_BMSK                                                             0x1ff
#define HWIO_USB30_GDBGLNMCC_LNMCC_BERC_SHFT                                                               0x0

#define HWIO_USB30_GDBGBMU_ADDR                                                                     (USB30_DWC_USB3_REG_BASE      + 0x0000c16c)
#define HWIO_USB30_GDBGBMU_PHYS                                                                     (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c16c)
#define HWIO_USB30_GDBGBMU_OFFS                                                                     (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c16c)
#define HWIO_USB30_GDBGBMU_RMSK                                                                     0xffffffff
#define HWIO_USB30_GDBGBMU_POR                                                                      0x00000000
#define HWIO_USB30_GDBGBMU_IN          \
        in_dword_masked(HWIO_USB30_GDBGBMU_ADDR, HWIO_USB30_GDBGBMU_RMSK)
#define HWIO_USB30_GDBGBMU_INM(m)      \
        in_dword_masked(HWIO_USB30_GDBGBMU_ADDR, m)
#define HWIO_USB30_GDBGBMU_BMU_BCU_BMSK                                                             0xffffff00
#define HWIO_USB30_GDBGBMU_BMU_BCU_SHFT                                                                    0x8
#define HWIO_USB30_GDBGBMU_BMU_DCU_BMSK                                                                   0xf0
#define HWIO_USB30_GDBGBMU_BMU_DCU_SHFT                                                                    0x4
#define HWIO_USB30_GDBGBMU_BMU_CCU_BMSK                                                                    0xf
#define HWIO_USB30_GDBGBMU_BMU_CCU_SHFT                                                                    0x0

#define HWIO_USB30_GDBGLSPMUX_HST_ADDR                                                              (USB30_DWC_USB3_REG_BASE      + 0x0000c170)
#define HWIO_USB30_GDBGLSPMUX_HST_PHYS                                                              (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c170)
#define HWIO_USB30_GDBGLSPMUX_HST_OFFS                                                              (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c170)
#define HWIO_USB30_GDBGLSPMUX_HST_RMSK                                                                0xff3fff
#define HWIO_USB30_GDBGLSPMUX_HST_POR                                                               0x003f0000
#define HWIO_USB30_GDBGLSPMUX_HST_IN          \
        in_dword_masked(HWIO_USB30_GDBGLSPMUX_HST_ADDR, HWIO_USB30_GDBGLSPMUX_HST_RMSK)
#define HWIO_USB30_GDBGLSPMUX_HST_INM(m)      \
        in_dword_masked(HWIO_USB30_GDBGLSPMUX_HST_ADDR, m)
#define HWIO_USB30_GDBGLSPMUX_HST_OUT(v)      \
        out_dword(HWIO_USB30_GDBGLSPMUX_HST_ADDR,v)
#define HWIO_USB30_GDBGLSPMUX_HST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_GDBGLSPMUX_HST_ADDR,m,v,HWIO_USB30_GDBGLSPMUX_HST_IN)
#define HWIO_USB30_GDBGLSPMUX_HST_LOGIC_ANALYZER_TRACE_BMSK                                           0xff0000
#define HWIO_USB30_GDBGLSPMUX_HST_LOGIC_ANALYZER_TRACE_SHFT                                               0x10
#define HWIO_USB30_GDBGLSPMUX_HST_HOSTSELECT_BMSK                                                       0x3fff
#define HWIO_USB30_GDBGLSPMUX_HST_HOSTSELECT_SHFT                                                          0x0

#define HWIO_USB30_GDBGLSP_ADDR                                                                     (USB30_DWC_USB3_REG_BASE      + 0x0000c174)
#define HWIO_USB30_GDBGLSP_PHYS                                                                     (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c174)
#define HWIO_USB30_GDBGLSP_OFFS                                                                     (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c174)
#define HWIO_USB30_GDBGLSP_RMSK                                                                     0xffffffff
#define HWIO_USB30_GDBGLSP_POR                                                                      0x00000000
#define HWIO_USB30_GDBGLSP_IN          \
        in_dword_masked(HWIO_USB30_GDBGLSP_ADDR, HWIO_USB30_GDBGLSP_RMSK)
#define HWIO_USB30_GDBGLSP_INM(m)      \
        in_dword_masked(HWIO_USB30_GDBGLSP_ADDR, m)
#define HWIO_USB30_GDBGLSP_LSPDEBUG_BMSK                                                            0xffffffff
#define HWIO_USB30_GDBGLSP_LSPDEBUG_SHFT                                                                   0x0

#define HWIO_USB30_GDBGEPINFO0_ADDR                                                                 (USB30_DWC_USB3_REG_BASE      + 0x0000c178)
#define HWIO_USB30_GDBGEPINFO0_PHYS                                                                 (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c178)
#define HWIO_USB30_GDBGEPINFO0_OFFS                                                                 (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c178)
#define HWIO_USB30_GDBGEPINFO0_RMSK                                                                 0xffffffff
#define HWIO_USB30_GDBGEPINFO0_POR                                                                  0x00000000
#define HWIO_USB30_GDBGEPINFO0_IN          \
        in_dword_masked(HWIO_USB30_GDBGEPINFO0_ADDR, HWIO_USB30_GDBGEPINFO0_RMSK)
#define HWIO_USB30_GDBGEPINFO0_INM(m)      \
        in_dword_masked(HWIO_USB30_GDBGEPINFO0_ADDR, m)
#define HWIO_USB30_GDBGEPINFO0_EPDEBUG_BMSK                                                         0xffffffff
#define HWIO_USB30_GDBGEPINFO0_EPDEBUG_SHFT                                                                0x0

#define HWIO_USB30_GDBGEPINFO1_ADDR                                                                 (USB30_DWC_USB3_REG_BASE      + 0x0000c17c)
#define HWIO_USB30_GDBGEPINFO1_PHYS                                                                 (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c17c)
#define HWIO_USB30_GDBGEPINFO1_OFFS                                                                 (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c17c)
#define HWIO_USB30_GDBGEPINFO1_RMSK                                                                 0xffffffff
#define HWIO_USB30_GDBGEPINFO1_POR                                                                  0x00800000
#define HWIO_USB30_GDBGEPINFO1_IN          \
        in_dword_masked(HWIO_USB30_GDBGEPINFO1_ADDR, HWIO_USB30_GDBGEPINFO1_RMSK)
#define HWIO_USB30_GDBGEPINFO1_INM(m)      \
        in_dword_masked(HWIO_USB30_GDBGEPINFO1_ADDR, m)
#define HWIO_USB30_GDBGEPINFO1_EPDEBUG_BMSK                                                         0xffffffff
#define HWIO_USB30_GDBGEPINFO1_EPDEBUG_SHFT                                                                0x0

#define HWIO_USB30_GPRTBIMAP_HSLO_ADDR                                                              (USB30_DWC_USB3_REG_BASE      + 0x0000c180)
#define HWIO_USB30_GPRTBIMAP_HSLO_PHYS                                                              (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c180)
#define HWIO_USB30_GPRTBIMAP_HSLO_OFFS                                                              (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c180)
#define HWIO_USB30_GPRTBIMAP_HSLO_RMSK                                                              0xffffffff
#define HWIO_USB30_GPRTBIMAP_HSLO_POR                                                               0x00000000
#define HWIO_USB30_GPRTBIMAP_HSLO_IN          \
        in_dword_masked(HWIO_USB30_GPRTBIMAP_HSLO_ADDR, HWIO_USB30_GPRTBIMAP_HSLO_RMSK)
#define HWIO_USB30_GPRTBIMAP_HSLO_INM(m)      \
        in_dword_masked(HWIO_USB30_GPRTBIMAP_HSLO_ADDR, m)
#define HWIO_USB30_GPRTBIMAP_HSLO_OUT(v)      \
        out_dword(HWIO_USB30_GPRTBIMAP_HSLO_ADDR,v)
#define HWIO_USB30_GPRTBIMAP_HSLO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_GPRTBIMAP_HSLO_ADDR,m,v,HWIO_USB30_GPRTBIMAP_HSLO_IN)
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM8_BMSK                                                       0xf0000000
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM8_SHFT                                                             0x1c
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM7_BMSK                                                        0xf000000
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM7_SHFT                                                             0x18
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM6_BMSK                                                         0xf00000
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM6_SHFT                                                             0x14
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM5_BMSK                                                          0xf0000
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM5_SHFT                                                             0x10
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM4_BMSK                                                           0xf000
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM4_SHFT                                                              0xc
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM3_BMSK                                                            0xf00
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM3_SHFT                                                              0x8
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM2_BMSK                                                             0xf0
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM2_SHFT                                                              0x4
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM1_BMSK                                                              0xf
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM1_SHFT                                                              0x0

#define HWIO_USB30_GPRTBIMAP_HSHI_ADDR                                                              (USB30_DWC_USB3_REG_BASE      + 0x0000c184)
#define HWIO_USB30_GPRTBIMAP_HSHI_PHYS                                                              (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c184)
#define HWIO_USB30_GPRTBIMAP_HSHI_OFFS                                                              (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c184)
#define HWIO_USB30_GPRTBIMAP_HSHI_RMSK                                                               0xfffffff
#define HWIO_USB30_GPRTBIMAP_HSHI_POR                                                               0x00000000
#define HWIO_USB30_GPRTBIMAP_HSHI_IN          \
        in_dword_masked(HWIO_USB30_GPRTBIMAP_HSHI_ADDR, HWIO_USB30_GPRTBIMAP_HSHI_RMSK)
#define HWIO_USB30_GPRTBIMAP_HSHI_INM(m)      \
        in_dword_masked(HWIO_USB30_GPRTBIMAP_HSHI_ADDR, m)
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM15_BMSK                                                       0xf000000
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM15_SHFT                                                            0x18
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM14_BMSK                                                        0xf00000
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM14_SHFT                                                            0x14
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM13_BMSK                                                         0xf0000
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM13_SHFT                                                            0x10
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM12_BMSK                                                          0xf000
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM12_SHFT                                                             0xc
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM11_BMSK                                                           0xf00
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM11_SHFT                                                             0x8
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM10_BMSK                                                            0xf0
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM10_SHFT                                                             0x4
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM9_BMSK                                                              0xf
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM9_SHFT                                                              0x0

#define HWIO_USB30_GPRTBIMAP_FSLO_ADDR                                                              (USB30_DWC_USB3_REG_BASE      + 0x0000c188)
#define HWIO_USB30_GPRTBIMAP_FSLO_PHYS                                                              (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c188)
#define HWIO_USB30_GPRTBIMAP_FSLO_OFFS                                                              (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c188)
#define HWIO_USB30_GPRTBIMAP_FSLO_RMSK                                                              0xffffffff
#define HWIO_USB30_GPRTBIMAP_FSLO_POR                                                               0x00000000
#define HWIO_USB30_GPRTBIMAP_FSLO_IN          \
        in_dword_masked(HWIO_USB30_GPRTBIMAP_FSLO_ADDR, HWIO_USB30_GPRTBIMAP_FSLO_RMSK)
#define HWIO_USB30_GPRTBIMAP_FSLO_INM(m)      \
        in_dword_masked(HWIO_USB30_GPRTBIMAP_FSLO_ADDR, m)
#define HWIO_USB30_GPRTBIMAP_FSLO_OUT(v)      \
        out_dword(HWIO_USB30_GPRTBIMAP_FSLO_ADDR,v)
#define HWIO_USB30_GPRTBIMAP_FSLO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_GPRTBIMAP_FSLO_ADDR,m,v,HWIO_USB30_GPRTBIMAP_FSLO_IN)
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM8_BMSK                                                       0xf0000000
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM8_SHFT                                                             0x1c
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM7_BMSK                                                        0xf000000
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM7_SHFT                                                             0x18
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM6_BMSK                                                         0xf00000
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM6_SHFT                                                             0x14
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM5_BMSK                                                          0xf0000
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM5_SHFT                                                             0x10
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM4_BMSK                                                           0xf000
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM4_SHFT                                                              0xc
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM3_BMSK                                                            0xf00
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM3_SHFT                                                              0x8
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM2_BMSK                                                             0xf0
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM2_SHFT                                                              0x4
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM1_BMSK                                                              0xf
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM1_SHFT                                                              0x0

#define HWIO_USB30_GPRTBIMAP_FSHI_ADDR                                                              (USB30_DWC_USB3_REG_BASE      + 0x0000c18c)
#define HWIO_USB30_GPRTBIMAP_FSHI_PHYS                                                              (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c18c)
#define HWIO_USB30_GPRTBIMAP_FSHI_OFFS                                                              (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c18c)
#define HWIO_USB30_GPRTBIMAP_FSHI_RMSK                                                               0xfffffff
#define HWIO_USB30_GPRTBIMAP_FSHI_POR                                                               0x00000000
#define HWIO_USB30_GPRTBIMAP_FSHI_IN          \
        in_dword_masked(HWIO_USB30_GPRTBIMAP_FSHI_ADDR, HWIO_USB30_GPRTBIMAP_FSHI_RMSK)
#define HWIO_USB30_GPRTBIMAP_FSHI_INM(m)      \
        in_dword_masked(HWIO_USB30_GPRTBIMAP_FSHI_ADDR, m)
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM15_BMSK                                                       0xf000000
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM15_SHFT                                                            0x18
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM14_BMSK                                                        0xf00000
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM14_SHFT                                                            0x14
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM13_BMSK                                                         0xf0000
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM13_SHFT                                                            0x10
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM12_BMSK                                                          0xf000
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM12_SHFT                                                             0xc
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM11_BMSK                                                           0xf00
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM11_SHFT                                                             0x8
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM10_BMSK                                                            0xf0
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM10_SHFT                                                             0x4
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM9_BMSK                                                              0xf
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM9_SHFT                                                              0x0

#define HWIO_USB30_GHWPARAMS8_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000c600)
#define HWIO_USB30_GHWPARAMS8_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c600)
#define HWIO_USB30_GHWPARAMS8_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c600)
#define HWIO_USB30_GHWPARAMS8_RMSK                                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS8_POR                                                                   0x000007d8
#define HWIO_USB30_GHWPARAMS8_IN          \
        in_dword_masked(HWIO_USB30_GHWPARAMS8_ADDR, HWIO_USB30_GHWPARAMS8_RMSK)
#define HWIO_USB30_GHWPARAMS8_INM(m)      \
        in_dword_masked(HWIO_USB30_GHWPARAMS8_ADDR, m)
#define HWIO_USB30_GHWPARAMS8_GHWPARAMS8_32_0_BMSK                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS8_GHWPARAMS8_32_0_SHFT                                                         0x0

#define HWIO_USB30_GTXFIFOPRIDEV_ADDR                                                               (USB30_DWC_USB3_REG_BASE      + 0x0000c610)
#define HWIO_USB30_GTXFIFOPRIDEV_PHYS                                                               (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c610)
#define HWIO_USB30_GTXFIFOPRIDEV_OFFS                                                               (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c610)
#define HWIO_USB30_GTXFIFOPRIDEV_RMSK                                                                   0xffff
#define HWIO_USB30_GTXFIFOPRIDEV_POR                                                                0x00000000
#define HWIO_USB30_GTXFIFOPRIDEV_IN          \
        in_dword_masked(HWIO_USB30_GTXFIFOPRIDEV_ADDR, HWIO_USB30_GTXFIFOPRIDEV_RMSK)
#define HWIO_USB30_GTXFIFOPRIDEV_INM(m)      \
        in_dword_masked(HWIO_USB30_GTXFIFOPRIDEV_ADDR, m)
#define HWIO_USB30_GTXFIFOPRIDEV_OUT(v)      \
        out_dword(HWIO_USB30_GTXFIFOPRIDEV_ADDR,v)
#define HWIO_USB30_GTXFIFOPRIDEV_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_GTXFIFOPRIDEV_ADDR,m,v,HWIO_USB30_GTXFIFOPRIDEV_IN)
#define HWIO_USB30_GTXFIFOPRIDEV_GTXFIFOPRIDEV_BMSK                                                     0xffff
#define HWIO_USB30_GTXFIFOPRIDEV_GTXFIFOPRIDEV_SHFT                                                        0x0

#define HWIO_USB30_GTXFIFOPRIHST_ADDR                                                               (USB30_DWC_USB3_REG_BASE      + 0x0000c618)
#define HWIO_USB30_GTXFIFOPRIHST_PHYS                                                               (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c618)
#define HWIO_USB30_GTXFIFOPRIHST_OFFS                                                               (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c618)
#define HWIO_USB30_GTXFIFOPRIHST_RMSK                                                                      0x7
#define HWIO_USB30_GTXFIFOPRIHST_POR                                                                0x00000000
#define HWIO_USB30_GTXFIFOPRIHST_IN          \
        in_dword_masked(HWIO_USB30_GTXFIFOPRIHST_ADDR, HWIO_USB30_GTXFIFOPRIHST_RMSK)
#define HWIO_USB30_GTXFIFOPRIHST_INM(m)      \
        in_dword_masked(HWIO_USB30_GTXFIFOPRIHST_ADDR, m)
#define HWIO_USB30_GTXFIFOPRIHST_OUT(v)      \
        out_dword(HWIO_USB30_GTXFIFOPRIHST_ADDR,v)
#define HWIO_USB30_GTXFIFOPRIHST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_GTXFIFOPRIHST_ADDR,m,v,HWIO_USB30_GTXFIFOPRIHST_IN)
#define HWIO_USB30_GTXFIFOPRIHST_GTXFIFOPRIHST_BMSK                                                        0x7
#define HWIO_USB30_GTXFIFOPRIHST_GTXFIFOPRIHST_SHFT                                                        0x0

#define HWIO_USB30_GRXFIFOPRIHST_ADDR                                                               (USB30_DWC_USB3_REG_BASE      + 0x0000c61c)
#define HWIO_USB30_GRXFIFOPRIHST_PHYS                                                               (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c61c)
#define HWIO_USB30_GRXFIFOPRIHST_OFFS                                                               (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c61c)
#define HWIO_USB30_GRXFIFOPRIHST_RMSK                                                                      0x7
#define HWIO_USB30_GRXFIFOPRIHST_POR                                                                0x00000000
#define HWIO_USB30_GRXFIFOPRIHST_IN          \
        in_dword_masked(HWIO_USB30_GRXFIFOPRIHST_ADDR, HWIO_USB30_GRXFIFOPRIHST_RMSK)
#define HWIO_USB30_GRXFIFOPRIHST_INM(m)      \
        in_dword_masked(HWIO_USB30_GRXFIFOPRIHST_ADDR, m)
#define HWIO_USB30_GRXFIFOPRIHST_OUT(v)      \
        out_dword(HWIO_USB30_GRXFIFOPRIHST_ADDR,v)
#define HWIO_USB30_GRXFIFOPRIHST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_GRXFIFOPRIHST_ADDR,m,v,HWIO_USB30_GRXFIFOPRIHST_IN)
#define HWIO_USB30_GRXFIFOPRIHST_GRXFIFOPRIHST_BMSK                                                        0x7
#define HWIO_USB30_GRXFIFOPRIHST_GRXFIFOPRIHST_SHFT                                                        0x0

#define HWIO_USB30_GDMAHLRATIO_ADDR                                                                 (USB30_DWC_USB3_REG_BASE      + 0x0000c624)
#define HWIO_USB30_GDMAHLRATIO_PHYS                                                                 (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c624)
#define HWIO_USB30_GDMAHLRATIO_OFFS                                                                 (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c624)
#define HWIO_USB30_GDMAHLRATIO_RMSK                                                                     0x1f1f
#define HWIO_USB30_GDMAHLRATIO_POR                                                                  0x00000404
#define HWIO_USB30_GDMAHLRATIO_IN          \
        in_dword_masked(HWIO_USB30_GDMAHLRATIO_ADDR, HWIO_USB30_GDMAHLRATIO_RMSK)
#define HWIO_USB30_GDMAHLRATIO_INM(m)      \
        in_dword_masked(HWIO_USB30_GDMAHLRATIO_ADDR, m)
#define HWIO_USB30_GDMAHLRATIO_OUT(v)      \
        out_dword(HWIO_USB30_GDMAHLRATIO_ADDR,v)
#define HWIO_USB30_GDMAHLRATIO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_GDMAHLRATIO_ADDR,m,v,HWIO_USB30_GDMAHLRATIO_IN)
#define HWIO_USB30_GDMAHLRATIO_HSTRXFIFO_BMSK                                                           0x1f00
#define HWIO_USB30_GDMAHLRATIO_HSTRXFIFO_SHFT                                                              0x8
#define HWIO_USB30_GDMAHLRATIO_HSTTXFIFO_BMSK                                                             0x1f
#define HWIO_USB30_GDMAHLRATIO_HSTTXFIFO_SHFT                                                              0x0

#define HWIO_USB30_GFLADJ_ADDR                                                                      (USB30_DWC_USB3_REG_BASE      + 0x0000c630)
#define HWIO_USB30_GFLADJ_PHYS                                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c630)
#define HWIO_USB30_GFLADJ_OFFS                                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c630)
#define HWIO_USB30_GFLADJ_RMSK                                                                      0xffbfffbf
#define HWIO_USB30_GFLADJ_POR                                                                       0x8c80c8a0
#define HWIO_USB30_GFLADJ_IN          \
        in_dword_masked(HWIO_USB30_GFLADJ_ADDR, HWIO_USB30_GFLADJ_RMSK)
#define HWIO_USB30_GFLADJ_INM(m)      \
        in_dword_masked(HWIO_USB30_GFLADJ_ADDR, m)
#define HWIO_USB30_GFLADJ_OUT(v)      \
        out_dword(HWIO_USB30_GFLADJ_ADDR,v)
#define HWIO_USB30_GFLADJ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_GFLADJ_ADDR,m,v,HWIO_USB30_GFLADJ_IN)
#define HWIO_USB30_GFLADJ_GFLADJ_REFCLK_240MHZDECR_PLS1_BMSK                                        0x80000000
#define HWIO_USB30_GFLADJ_GFLADJ_REFCLK_240MHZDECR_PLS1_SHFT                                              0x1f
#define HWIO_USB30_GFLADJ_GFLADJ_REFCLK_240MHZ_DECR_BMSK                                            0x7f000000
#define HWIO_USB30_GFLADJ_GFLADJ_REFCLK_240MHZ_DECR_SHFT                                                  0x18
#define HWIO_USB30_GFLADJ_GFLADJ_REFCLK_LPM_SEL_BMSK                                                  0x800000
#define HWIO_USB30_GFLADJ_GFLADJ_REFCLK_LPM_SEL_SHFT                                                      0x17
#define HWIO_USB30_GFLADJ_GFLADJ_REFCLK_FLADJ_BMSK                                                    0x3fff00
#define HWIO_USB30_GFLADJ_GFLADJ_REFCLK_FLADJ_SHFT                                                         0x8
#define HWIO_USB30_GFLADJ_GFLADJ_30MHZ_SDBND_SEL_BMSK                                                     0x80
#define HWIO_USB30_GFLADJ_GFLADJ_30MHZ_SDBND_SEL_SHFT                                                      0x7
#define HWIO_USB30_GFLADJ_GFLADJ_30MHZ_BMSK                                                               0x3f
#define HWIO_USB30_GFLADJ_GFLADJ_30MHZ_SHFT                                                                0x0

#define HWIO_USB30_RSVD_REGS_p_RSVD_ADDR(p)                                                         (USB30_DWC_USB3_REG_BASE      + 0x0000c780 + 0x4 * (p))
#define HWIO_USB30_RSVD_REGS_p_RSVD_PHYS(p)                                                         (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c780 + 0x4 * (p))
#define HWIO_USB30_RSVD_REGS_p_RSVD_OFFS(p)                                                         (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c780 + 0x4 * (p))
#define HWIO_USB30_RSVD_REGS_p_RSVD_RMSK                                                            0xffffffff
#define HWIO_USB30_RSVD_REGS_p_RSVD_MAXp                                                                    31
#define HWIO_USB30_RSVD_REGS_p_RSVD_POR                                                             0x00000000
#define HWIO_USB30_RSVD_REGS_p_RSVD_INI(p)        \
        in_dword_masked(HWIO_USB30_RSVD_REGS_p_RSVD_ADDR(p), HWIO_USB30_RSVD_REGS_p_RSVD_RMSK)
#define HWIO_USB30_RSVD_REGS_p_RSVD_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_RSVD_REGS_p_RSVD_ADDR(p), mask)
#define HWIO_USB30_RSVD_REGS_p_RSVD_RSVD32_0_BMSK                                                   0xffffffff
#define HWIO_USB30_RSVD_REGS_p_RSVD_RSVD32_0_SHFT                                                          0x0

#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_ADDR(p)                                             (USB30_DWC_USB3_REG_BASE      + 0x0000c800 + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_PHYS(p)                                             (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c800 + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_OFFS(p)                                             (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c800 + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_RMSK                                                0xffffffff
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_MAXp                                                        31
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_POR                                                 0x00000000
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_INI(p)        \
        in_dword_masked(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_ADDR(p), HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_RMSK)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_ADDR(p), mask)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_OUTI(p,val)    \
        out_dword(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_ADDR(p),val)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_ADDR(p),mask,val,HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_INI(p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_PARAMETER_BMSK                                      0xffffffff
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_PARAMETER_SHFT                                             0x0

#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_ADDR(p)                                             (USB30_DWC_USB3_REG_BASE      + 0x0000c804 + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_PHYS(p)                                             (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c804 + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_OFFS(p)                                             (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c804 + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_RMSK                                                0xffffffff
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_MAXp                                                        31
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_POR                                                 0x00000000
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_INI(p)        \
        in_dword_masked(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_ADDR(p), HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_RMSK)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_ADDR(p), mask)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_OUTI(p,val)    \
        out_dword(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_ADDR(p),val)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_ADDR(p),mask,val,HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_INI(p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_PARAMETER_BMSK                                      0xffffffff
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_PARAMETER_SHFT                                             0x0

#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_ADDR(p)                                             (USB30_DWC_USB3_REG_BASE      + 0x0000c808 + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_PHYS(p)                                             (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c808 + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_OFFS(p)                                             (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c808 + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_RMSK                                                0xffffffff
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_MAXp                                                        31
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_POR                                                 0x00000000
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_INI(p)        \
        in_dword_masked(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_ADDR(p), HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_RMSK)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_ADDR(p), mask)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_OUTI(p,val)    \
        out_dword(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_ADDR(p),val)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_ADDR(p),mask,val,HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_INI(p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_PARAMETER_BMSK                                      0xffffffff
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_PARAMETER_SHFT                                             0x0

#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_ADDR(p)                                                 (USB30_DWC_USB3_REG_BASE      + 0x0000c80c + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_PHYS(p)                                                 (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c80c + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_OFFS(p)                                                 (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c80c + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_RMSK                                                    0xfffffd0f
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_MAXp                                                            31
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_POR                                                     0x00000000
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_INI(p)        \
        in_dword_masked(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_ADDR(p), HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_RMSK)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_ADDR(p), mask)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_OUTI(p,val)    \
        out_dword(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_ADDR(p),val)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_ADDR(p),mask,val,HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_INI(p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_COMMANDPARAM_BMSK                                       0xffff0000
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_COMMANDPARAM_SHFT                                             0x10
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_CMDSTATUS_BMSK                                              0xf000
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_CMDSTATUS_SHFT                                                 0xc
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_HIPRI_FORCERM_BMSK                                           0x800
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_HIPRI_FORCERM_SHFT                                             0xb
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_CMDACT_BMSK                                                  0x400
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_CMDACT_SHFT                                                    0xa
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_CMDIOC_BMSK                                                  0x100
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_CMDIOC_SHFT                                                    0x8
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_CMDTYP_BMSK                                                    0xf
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_CMDTYP_SHFT                                                    0x0

#define HWIO_USB30_DCFG_ADDR                                                                        (USB30_DWC_USB3_REG_BASE      + 0x0000c700)
#define HWIO_USB30_DCFG_PHYS                                                                        (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c700)
#define HWIO_USB30_DCFG_OFFS                                                                        (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c700)
#define HWIO_USB30_DCFG_RMSK                                                                          0xffffff
#define HWIO_USB30_DCFG_POR                                                                         0x00080804
#define HWIO_USB30_DCFG_IN          \
        in_dword_masked(HWIO_USB30_DCFG_ADDR, HWIO_USB30_DCFG_RMSK)
#define HWIO_USB30_DCFG_INM(m)      \
        in_dword_masked(HWIO_USB30_DCFG_ADDR, m)
#define HWIO_USB30_DCFG_OUT(v)      \
        out_dword(HWIO_USB30_DCFG_ADDR,v)
#define HWIO_USB30_DCFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_DCFG_ADDR,m,v,HWIO_USB30_DCFG_IN)
#define HWIO_USB30_DCFG_IGNSTRMPP_BMSK                                                                0x800000
#define HWIO_USB30_DCFG_IGNSTRMPP_SHFT                                                                    0x17
#define HWIO_USB30_DCFG_LPMCAP_BMSK                                                                   0x400000
#define HWIO_USB30_DCFG_LPMCAP_SHFT                                                                       0x16
#define HWIO_USB30_DCFG_NUMP_BMSK                                                                     0x3e0000
#define HWIO_USB30_DCFG_NUMP_SHFT                                                                         0x11
#define HWIO_USB30_DCFG_INTRNUM_BMSK                                                                   0x1f000
#define HWIO_USB30_DCFG_INTRNUM_SHFT                                                                       0xc
#define HWIO_USB30_DCFG_PERFRINT_BMSK                                                                    0xc00
#define HWIO_USB30_DCFG_PERFRINT_SHFT                                                                      0xa
#define HWIO_USB30_DCFG_DEVADDR_BMSK                                                                     0x3f8
#define HWIO_USB30_DCFG_DEVADDR_SHFT                                                                       0x3
#define HWIO_USB30_DCFG_DEVSPD_BMSK                                                                        0x7
#define HWIO_USB30_DCFG_DEVSPD_SHFT                                                                        0x0

#define HWIO_USB30_DCTL_ADDR                                                                        (USB30_DWC_USB3_REG_BASE      + 0x0000c704)
#define HWIO_USB30_DCTL_PHYS                                                                        (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c704)
#define HWIO_USB30_DCTL_OFFS                                                                        (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c704)
#define HWIO_USB30_DCTL_RMSK                                                                        0xdff31ffe
#define HWIO_USB30_DCTL_POR                                                                         0x00000000
#define HWIO_USB30_DCTL_IN          \
        in_dword_masked(HWIO_USB30_DCTL_ADDR, HWIO_USB30_DCTL_RMSK)
#define HWIO_USB30_DCTL_INM(m)      \
        in_dword_masked(HWIO_USB30_DCTL_ADDR, m)
#define HWIO_USB30_DCTL_OUT(v)      \
        out_dword(HWIO_USB30_DCTL_ADDR,v)
#define HWIO_USB30_DCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_DCTL_ADDR,m,v,HWIO_USB30_DCTL_IN)
#define HWIO_USB30_DCTL_RUN_STOP_BMSK                                                               0x80000000
#define HWIO_USB30_DCTL_RUN_STOP_SHFT                                                                     0x1f
#define HWIO_USB30_DCTL_CSFTRST_BMSK                                                                0x40000000
#define HWIO_USB30_DCTL_CSFTRST_SHFT                                                                      0x1e
#define HWIO_USB30_DCTL_HIRDTHRES_BMSK                                                              0x1f000000
#define HWIO_USB30_DCTL_HIRDTHRES_SHFT                                                                    0x18
#define HWIO_USB30_DCTL_LPM_NYET_THRES_BMSK                                                           0xf00000
#define HWIO_USB30_DCTL_LPM_NYET_THRES_SHFT                                                               0x14
#define HWIO_USB30_DCTL_CRS_BMSK                                                                       0x20000
#define HWIO_USB30_DCTL_CRS_SHFT                                                                          0x11
#define HWIO_USB30_DCTL_CSS_BMSK                                                                       0x10000
#define HWIO_USB30_DCTL_CSS_SHFT                                                                          0x10
#define HWIO_USB30_DCTL_INITU2ENA_BMSK                                                                  0x1000
#define HWIO_USB30_DCTL_INITU2ENA_SHFT                                                                     0xc
#define HWIO_USB30_DCTL_ACCEPTU2ENA_BMSK                                                                 0x800
#define HWIO_USB30_DCTL_ACCEPTU2ENA_SHFT                                                                   0xb
#define HWIO_USB30_DCTL_INITU1ENA_BMSK                                                                   0x400
#define HWIO_USB30_DCTL_INITU1ENA_SHFT                                                                     0xa
#define HWIO_USB30_DCTL_ACCEPTU1ENA_BMSK                                                                 0x200
#define HWIO_USB30_DCTL_ACCEPTU1ENA_SHFT                                                                   0x9
#define HWIO_USB30_DCTL_ULSTCHNGREQ_BMSK                                                                 0x1e0
#define HWIO_USB30_DCTL_ULSTCHNGREQ_SHFT                                                                   0x5
#define HWIO_USB30_DCTL_TSTCTL_BMSK                                                                       0x1e
#define HWIO_USB30_DCTL_TSTCTL_SHFT                                                                        0x1

#define HWIO_USB30_DEVTEN_ADDR                                                                      (USB30_DWC_USB3_REG_BASE      + 0x0000c708)
#define HWIO_USB30_DEVTEN_PHYS                                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c708)
#define HWIO_USB30_DEVTEN_OFFS                                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c708)
#define HWIO_USB30_DEVTEN_RMSK                                                                          0x12ff
#define HWIO_USB30_DEVTEN_POR                                                                       0x00000000
#define HWIO_USB30_DEVTEN_IN          \
        in_dword_masked(HWIO_USB30_DEVTEN_ADDR, HWIO_USB30_DEVTEN_RMSK)
#define HWIO_USB30_DEVTEN_INM(m)      \
        in_dword_masked(HWIO_USB30_DEVTEN_ADDR, m)
#define HWIO_USB30_DEVTEN_OUT(v)      \
        out_dword(HWIO_USB30_DEVTEN_ADDR,v)
#define HWIO_USB30_DEVTEN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_DEVTEN_ADDR,m,v,HWIO_USB30_DEVTEN_IN)
#define HWIO_USB30_DEVTEN_VENDEVTSTRCVDEN_BMSK                                                          0x1000
#define HWIO_USB30_DEVTEN_VENDEVTSTRCVDEN_SHFT                                                             0xc
#define HWIO_USB30_DEVTEN_ERRTICERREVTEN_BMSK                                                            0x200
#define HWIO_USB30_DEVTEN_ERRTICERREVTEN_SHFT                                                              0x9
#define HWIO_USB30_DEVTEN_SOFTEVTEN_BMSK                                                                  0x80
#define HWIO_USB30_DEVTEN_SOFTEVTEN_SHFT                                                                   0x7
#define HWIO_USB30_DEVTEN_U3L2L1SUSPEN_BMSK                                                               0x40
#define HWIO_USB30_DEVTEN_U3L2L1SUSPEN_SHFT                                                                0x6
#define HWIO_USB30_DEVTEN_HIBERNATIONREQEVTEN_BMSK                                                        0x20
#define HWIO_USB30_DEVTEN_HIBERNATIONREQEVTEN_SHFT                                                         0x5
#define HWIO_USB30_DEVTEN_WKUPEVTEN_BMSK                                                                  0x10
#define HWIO_USB30_DEVTEN_WKUPEVTEN_SHFT                                                                   0x4
#define HWIO_USB30_DEVTEN_ULSTCNGEN_BMSK                                                                   0x8
#define HWIO_USB30_DEVTEN_ULSTCNGEN_SHFT                                                                   0x3
#define HWIO_USB30_DEVTEN_CONNECTDONEEVTEN_BMSK                                                            0x4
#define HWIO_USB30_DEVTEN_CONNECTDONEEVTEN_SHFT                                                            0x2
#define HWIO_USB30_DEVTEN_USBRSTEVTEN_BMSK                                                                 0x2
#define HWIO_USB30_DEVTEN_USBRSTEVTEN_SHFT                                                                 0x1
#define HWIO_USB30_DEVTEN_DISSCONNEVTEN_BMSK                                                               0x1
#define HWIO_USB30_DEVTEN_DISSCONNEVTEN_SHFT                                                               0x0

#define HWIO_USB30_DSTS_ADDR                                                                        (USB30_DWC_USB3_REG_BASE      + 0x0000c70c)
#define HWIO_USB30_DSTS_PHYS                                                                        (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c70c)
#define HWIO_USB30_DSTS_OFFS                                                                        (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c70c)
#define HWIO_USB30_DSTS_RMSK                                                                        0x2fffffff
#define HWIO_USB30_DSTS_POR                                                                         0x00520004
#define HWIO_USB30_DSTS_IN          \
        in_dword_masked(HWIO_USB30_DSTS_ADDR, HWIO_USB30_DSTS_RMSK)
#define HWIO_USB30_DSTS_INM(m)      \
        in_dword_masked(HWIO_USB30_DSTS_ADDR, m)
#define HWIO_USB30_DSTS_OUT(v)      \
        out_dword(HWIO_USB30_DSTS_ADDR,v)
#define HWIO_USB30_DSTS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_DSTS_ADDR,m,v,HWIO_USB30_DSTS_IN)
#define HWIO_USB30_DSTS_DCNRD_BMSK                                                                  0x20000000
#define HWIO_USB30_DSTS_DCNRD_SHFT                                                                        0x1d
#define HWIO_USB30_DSTS_PLC_BMSK                                                                     0x8000000
#define HWIO_USB30_DSTS_PLC_SHFT                                                                          0x1b
#define HWIO_USB30_DSTS_CSC_BMSK                                                                     0x4000000
#define HWIO_USB30_DSTS_CSC_SHFT                                                                          0x1a
#define HWIO_USB30_DSTS_RSS_BMSK                                                                     0x2000000
#define HWIO_USB30_DSTS_RSS_SHFT                                                                          0x19
#define HWIO_USB30_DSTS_SSS_BMSK                                                                     0x1000000
#define HWIO_USB30_DSTS_SSS_SHFT                                                                          0x18
#define HWIO_USB30_DSTS_COREIDLE_BMSK                                                                 0x800000
#define HWIO_USB30_DSTS_COREIDLE_SHFT                                                                     0x17
#define HWIO_USB30_DSTS_DEVCTRLHLT_BMSK                                                               0x400000
#define HWIO_USB30_DSTS_DEVCTRLHLT_SHFT                                                                   0x16
#define HWIO_USB30_DSTS_USBLNKST_BMSK                                                                 0x3c0000
#define HWIO_USB30_DSTS_USBLNKST_SHFT                                                                     0x12
#define HWIO_USB30_DSTS_RXFIFOEMPTY_BMSK                                                               0x20000
#define HWIO_USB30_DSTS_RXFIFOEMPTY_SHFT                                                                  0x11
#define HWIO_USB30_DSTS_SOFFN_BMSK                                                                     0x1fff8
#define HWIO_USB30_DSTS_SOFFN_SHFT                                                                         0x3
#define HWIO_USB30_DSTS_CONNECTSPD_BMSK                                                                    0x7
#define HWIO_USB30_DSTS_CONNECTSPD_SHFT                                                                    0x0

#define HWIO_USB30_DGCMDPAR_ADDR                                                                    (USB30_DWC_USB3_REG_BASE      + 0x0000c710)
#define HWIO_USB30_DGCMDPAR_PHYS                                                                    (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c710)
#define HWIO_USB30_DGCMDPAR_OFFS                                                                    (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c710)
#define HWIO_USB30_DGCMDPAR_RMSK                                                                    0xffffffff
#define HWIO_USB30_DGCMDPAR_POR                                                                     0x00000000
#define HWIO_USB30_DGCMDPAR_IN          \
        in_dword_masked(HWIO_USB30_DGCMDPAR_ADDR, HWIO_USB30_DGCMDPAR_RMSK)
#define HWIO_USB30_DGCMDPAR_INM(m)      \
        in_dword_masked(HWIO_USB30_DGCMDPAR_ADDR, m)
#define HWIO_USB30_DGCMDPAR_OUT(v)      \
        out_dword(HWIO_USB30_DGCMDPAR_ADDR,v)
#define HWIO_USB30_DGCMDPAR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_DGCMDPAR_ADDR,m,v,HWIO_USB30_DGCMDPAR_IN)
#define HWIO_USB30_DGCMDPAR_PARAMETER_BMSK                                                          0xffffffff
#define HWIO_USB30_DGCMDPAR_PARAMETER_SHFT                                                                 0x0

#define HWIO_USB30_DGCMD_ADDR                                                                       (USB30_DWC_USB3_REG_BASE      + 0x0000c714)
#define HWIO_USB30_DGCMD_PHYS                                                                       (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c714)
#define HWIO_USB30_DGCMD_OFFS                                                                       (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c714)
#define HWIO_USB30_DGCMD_RMSK                                                                           0xf5ff
#define HWIO_USB30_DGCMD_POR                                                                        0x00000000
#define HWIO_USB30_DGCMD_IN          \
        in_dword_masked(HWIO_USB30_DGCMD_ADDR, HWIO_USB30_DGCMD_RMSK)
#define HWIO_USB30_DGCMD_INM(m)      \
        in_dword_masked(HWIO_USB30_DGCMD_ADDR, m)
#define HWIO_USB30_DGCMD_OUT(v)      \
        out_dword(HWIO_USB30_DGCMD_ADDR,v)
#define HWIO_USB30_DGCMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_DGCMD_ADDR,m,v,HWIO_USB30_DGCMD_IN)
#define HWIO_USB30_DGCMD_CMDSTATUS_BMSK                                                                 0xf000
#define HWIO_USB30_DGCMD_CMDSTATUS_SHFT                                                                    0xc
#define HWIO_USB30_DGCMD_CMDACT_BMSK                                                                     0x400
#define HWIO_USB30_DGCMD_CMDACT_SHFT                                                                       0xa
#define HWIO_USB30_DGCMD_CMDIOC_BMSK                                                                     0x100
#define HWIO_USB30_DGCMD_CMDIOC_SHFT                                                                       0x8
#define HWIO_USB30_DGCMD_CMDTYP_BMSK                                                                      0xff
#define HWIO_USB30_DGCMD_CMDTYP_SHFT                                                                       0x0

#define HWIO_USB30_DALEPENA_ADDR                                                                    (USB30_DWC_USB3_REG_BASE      + 0x0000c720)
#define HWIO_USB30_DALEPENA_PHYS                                                                    (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c720)
#define HWIO_USB30_DALEPENA_OFFS                                                                    (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c720)
#define HWIO_USB30_DALEPENA_RMSK                                                                    0xffffffff
#define HWIO_USB30_DALEPENA_POR                                                                     0x00000000
#define HWIO_USB30_DALEPENA_IN          \
        in_dword_masked(HWIO_USB30_DALEPENA_ADDR, HWIO_USB30_DALEPENA_RMSK)
#define HWIO_USB30_DALEPENA_INM(m)      \
        in_dword_masked(HWIO_USB30_DALEPENA_ADDR, m)
#define HWIO_USB30_DALEPENA_OUT(v)      \
        out_dword(HWIO_USB30_DALEPENA_ADDR,v)
#define HWIO_USB30_DALEPENA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_DALEPENA_ADDR,m,v,HWIO_USB30_DALEPENA_IN)
#define HWIO_USB30_DALEPENA_USBACTEP_BMSK                                                           0xffffffff
#define HWIO_USB30_DALEPENA_USBACTEP_SHFT                                                                  0x0

#define HWIO_USB30_RSVD_HC_REGS_p_RSVD_HC_ADDR(p)                                                   (USB30_DWC_USB3_REG_BASE      + 0x0000001c + 0x4 * (p))
#define HWIO_USB30_RSVD_HC_REGS_p_RSVD_HC_PHYS(p)                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000001c + 0x4 * (p))
#define HWIO_USB30_RSVD_HC_REGS_p_RSVD_HC_OFFS(p)                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000001c + 0x4 * (p))
#define HWIO_USB30_RSVD_HC_REGS_p_RSVD_HC_RMSK                                                      0xffffffff
#define HWIO_USB30_RSVD_HC_REGS_p_RSVD_HC_MAXp                                                               0
#define HWIO_USB30_RSVD_HC_REGS_p_RSVD_HC_POR                                                       0x00000000
#define HWIO_USB30_RSVD_HC_REGS_p_RSVD_HC_INI(p)        \
        in_dword_masked(HWIO_USB30_RSVD_HC_REGS_p_RSVD_HC_ADDR(p), HWIO_USB30_RSVD_HC_REGS_p_RSVD_HC_RMSK)
#define HWIO_USB30_RSVD_HC_REGS_p_RSVD_HC_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_RSVD_HC_REGS_p_RSVD_HC_ADDR(p), mask)
#define HWIO_USB30_RSVD_HC_REGS_p_RSVD_HC_RSVD32_0_BMSK                                             0xffffffff
#define HWIO_USB30_RSVD_HC_REGS_p_RSVD_HC_RSVD32_0_SHFT                                                    0x0

#define HWIO_USB30_CAPLENGTH_ADDR                                                                   (USB30_DWC_USB3_REG_BASE      + 0x00000000)
#define HWIO_USB30_CAPLENGTH_PHYS                                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000000)
#define HWIO_USB30_CAPLENGTH_OFFS                                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000000)
#define HWIO_USB30_CAPLENGTH_RMSK                                                                   0xffff00ff
#define HWIO_USB30_CAPLENGTH_POR                                                                    0x01000020
#define HWIO_USB30_CAPLENGTH_IN          \
        in_dword_masked(HWIO_USB30_CAPLENGTH_ADDR, HWIO_USB30_CAPLENGTH_RMSK)
#define HWIO_USB30_CAPLENGTH_INM(m)      \
        in_dword_masked(HWIO_USB30_CAPLENGTH_ADDR, m)
#define HWIO_USB30_CAPLENGTH_HCIVERSION_BMSK                                                        0xffff0000
#define HWIO_USB30_CAPLENGTH_HCIVERSION_SHFT                                                              0x10
#define HWIO_USB30_CAPLENGTH_CAPLENGTH_BMSK                                                               0xff
#define HWIO_USB30_CAPLENGTH_CAPLENGTH_SHFT                                                                0x0

#define HWIO_USB30_HCSPARAMS1_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x00000004)
#define HWIO_USB30_HCSPARAMS1_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000004)
#define HWIO_USB30_HCSPARAMS1_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000004)
#define HWIO_USB30_HCSPARAMS1_RMSK                                                                  0xff07ffff
#define HWIO_USB30_HCSPARAMS1_POR                                                                   0x02000240
#define HWIO_USB30_HCSPARAMS1_IN          \
        in_dword_masked(HWIO_USB30_HCSPARAMS1_ADDR, HWIO_USB30_HCSPARAMS1_RMSK)
#define HWIO_USB30_HCSPARAMS1_INM(m)      \
        in_dword_masked(HWIO_USB30_HCSPARAMS1_ADDR, m)
#define HWIO_USB30_HCSPARAMS1_MAXPORTS_BMSK                                                         0xff000000
#define HWIO_USB30_HCSPARAMS1_MAXPORTS_SHFT                                                               0x18
#define HWIO_USB30_HCSPARAMS1_MAXINTRS_BMSK                                                            0x7ff00
#define HWIO_USB30_HCSPARAMS1_MAXINTRS_SHFT                                                                0x8
#define HWIO_USB30_HCSPARAMS1_MAXSLOTS_BMSK                                                               0xff
#define HWIO_USB30_HCSPARAMS1_MAXSLOTS_SHFT                                                                0x0

#define HWIO_USB30_HCSPARAMS2_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x00000008)
#define HWIO_USB30_HCSPARAMS2_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000008)
#define HWIO_USB30_HCSPARAMS2_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000008)
#define HWIO_USB30_HCSPARAMS2_RMSK                                                                  0xffe000ff
#define HWIO_USB30_HCSPARAMS2_POR                                                                   0x0c0000f1
#define HWIO_USB30_HCSPARAMS2_IN          \
        in_dword_masked(HWIO_USB30_HCSPARAMS2_ADDR, HWIO_USB30_HCSPARAMS2_RMSK)
#define HWIO_USB30_HCSPARAMS2_INM(m)      \
        in_dword_masked(HWIO_USB30_HCSPARAMS2_ADDR, m)
#define HWIO_USB30_HCSPARAMS2_MAXSCRATCHPADBUFS_BMSK                                                0xf8000000
#define HWIO_USB30_HCSPARAMS2_MAXSCRATCHPADBUFS_SHFT                                                      0x1b
#define HWIO_USB30_HCSPARAMS2_SPR_BMSK                                                               0x4000000
#define HWIO_USB30_HCSPARAMS2_SPR_SHFT                                                                    0x1a
#define HWIO_USB30_HCSPARAMS2_MAXSCRATCHPADBUFS_HI_BMSK                                              0x3e00000
#define HWIO_USB30_HCSPARAMS2_MAXSCRATCHPADBUFS_HI_SHFT                                                   0x15
#define HWIO_USB30_HCSPARAMS2_ERSTMAX_BMSK                                                                0xf0
#define HWIO_USB30_HCSPARAMS2_ERSTMAX_SHFT                                                                 0x4
#define HWIO_USB30_HCSPARAMS2_IST_BMSK                                                                     0xf
#define HWIO_USB30_HCSPARAMS2_IST_SHFT                                                                     0x0

#define HWIO_USB30_HCSPARAMS3_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000000c)
#define HWIO_USB30_HCSPARAMS3_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000000c)
#define HWIO_USB30_HCSPARAMS3_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000000c)
#define HWIO_USB30_HCSPARAMS3_RMSK                                                                  0xffff00ff
#define HWIO_USB30_HCSPARAMS3_POR                                                                   0x07ff000a
#define HWIO_USB30_HCSPARAMS3_IN          \
        in_dword_masked(HWIO_USB30_HCSPARAMS3_ADDR, HWIO_USB30_HCSPARAMS3_RMSK)
#define HWIO_USB30_HCSPARAMS3_INM(m)      \
        in_dword_masked(HWIO_USB30_HCSPARAMS3_ADDR, m)
#define HWIO_USB30_HCSPARAMS3_U2_DEVICE_EXIT_LAT_BMSK                                               0xffff0000
#define HWIO_USB30_HCSPARAMS3_U2_DEVICE_EXIT_LAT_SHFT                                                     0x10
#define HWIO_USB30_HCSPARAMS3_U1_DEVICE_EXIT_LAT_BMSK                                                     0xff
#define HWIO_USB30_HCSPARAMS3_U1_DEVICE_EXIT_LAT_SHFT                                                      0x0

#define HWIO_USB30_HCCPARAMS_ADDR                                                                   (USB30_DWC_USB3_REG_BASE      + 0x00000010)
#define HWIO_USB30_HCCPARAMS_PHYS                                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000010)
#define HWIO_USB30_HCCPARAMS_OFFS                                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000010)
#define HWIO_USB30_HCCPARAMS_RMSK                                                                   0xfffff7ff
#define HWIO_USB30_HCCPARAMS_POR                                                                    0x0228f665
#define HWIO_USB30_HCCPARAMS_IN          \
        in_dword_masked(HWIO_USB30_HCCPARAMS_ADDR, HWIO_USB30_HCCPARAMS_RMSK)
#define HWIO_USB30_HCCPARAMS_INM(m)      \
        in_dword_masked(HWIO_USB30_HCCPARAMS_ADDR, m)
#define HWIO_USB30_HCCPARAMS_XECP_BMSK                                                              0xffff0000
#define HWIO_USB30_HCCPARAMS_XECP_SHFT                                                                    0x10
#define HWIO_USB30_HCCPARAMS_MAXPSASIZE_BMSK                                                            0xf000
#define HWIO_USB30_HCCPARAMS_MAXPSASIZE_SHFT                                                               0xc
#define HWIO_USB30_HCCPARAMS_SEC_BMSK                                                                    0x400
#define HWIO_USB30_HCCPARAMS_SEC_SHFT                                                                      0xa
#define HWIO_USB30_HCCPARAMS_SPC_BMSK                                                                    0x200
#define HWIO_USB30_HCCPARAMS_SPC_SHFT                                                                      0x9
#define HWIO_USB30_HCCPARAMS_PAE_BMSK                                                                    0x100
#define HWIO_USB30_HCCPARAMS_PAE_SHFT                                                                      0x8
#define HWIO_USB30_HCCPARAMS_NSS_BMSK                                                                     0x80
#define HWIO_USB30_HCCPARAMS_NSS_SHFT                                                                      0x7
#define HWIO_USB30_HCCPARAMS_LTC_BMSK                                                                     0x40
#define HWIO_USB30_HCCPARAMS_LTC_SHFT                                                                      0x6
#define HWIO_USB30_HCCPARAMS_LHRC_BMSK                                                                    0x20
#define HWIO_USB30_HCCPARAMS_LHRC_SHFT                                                                     0x5
#define HWIO_USB30_HCCPARAMS_PIND_BMSK                                                                    0x10
#define HWIO_USB30_HCCPARAMS_PIND_SHFT                                                                     0x4
#define HWIO_USB30_HCCPARAMS_PPC_BMSK                                                                      0x8
#define HWIO_USB30_HCCPARAMS_PPC_SHFT                                                                      0x3
#define HWIO_USB30_HCCPARAMS_CSZ_BMSK                                                                      0x4
#define HWIO_USB30_HCCPARAMS_CSZ_SHFT                                                                      0x2
#define HWIO_USB30_HCCPARAMS_BNC_BMSK                                                                      0x2
#define HWIO_USB30_HCCPARAMS_BNC_SHFT                                                                      0x1
#define HWIO_USB30_HCCPARAMS_AC64_BMSK                                                                     0x1
#define HWIO_USB30_HCCPARAMS_AC64_SHFT                                                                     0x0

#define HWIO_USB30_DBOFF_ADDR                                                                       (USB30_DWC_USB3_REG_BASE      + 0x00000014)
#define HWIO_USB30_DBOFF_PHYS                                                                       (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000014)
#define HWIO_USB30_DBOFF_OFFS                                                                       (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000014)
#define HWIO_USB30_DBOFF_RMSK                                                                       0xfffffffc
#define HWIO_USB30_DBOFF_POR                                                                        0x000004a0
#define HWIO_USB30_DBOFF_IN          \
        in_dword_masked(HWIO_USB30_DBOFF_ADDR, HWIO_USB30_DBOFF_RMSK)
#define HWIO_USB30_DBOFF_INM(m)      \
        in_dword_masked(HWIO_USB30_DBOFF_ADDR, m)
#define HWIO_USB30_DBOFF_DOORBELL_ARRAY_OFFSET_BMSK                                                 0xfffffffc
#define HWIO_USB30_DBOFF_DOORBELL_ARRAY_OFFSET_SHFT                                                        0x2

#define HWIO_USB30_RTSOFF_ADDR                                                                      (USB30_DWC_USB3_REG_BASE      + 0x00000018)
#define HWIO_USB30_RTSOFF_PHYS                                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000018)
#define HWIO_USB30_RTSOFF_OFFS                                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000018)
#define HWIO_USB30_RTSOFF_RMSK                                                                      0xffffffe0
#define HWIO_USB30_RTSOFF_POR                                                                       0x00000440
#define HWIO_USB30_RTSOFF_IN          \
        in_dword_masked(HWIO_USB30_RTSOFF_ADDR, HWIO_USB30_RTSOFF_RMSK)
#define HWIO_USB30_RTSOFF_INM(m)      \
        in_dword_masked(HWIO_USB30_RTSOFF_ADDR, m)
#define HWIO_USB30_RTSOFF_RUNTIME_REG_SPACE_OFFSET_BMSK                                             0xffffffe0
#define HWIO_USB30_RTSOFF_RUNTIME_REG_SPACE_OFFSET_SHFT                                                    0x5

#define HWIO_USB30_USBCMD_ADDR                                                                      (USB30_DWC_USB3_REG_BASE      + 0x00000020)
#define HWIO_USB30_USBCMD_PHYS                                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000020)
#define HWIO_USB30_USBCMD_OFFS                                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000020)
#define HWIO_USB30_USBCMD_RMSK                                                                          0x1f8f
#define HWIO_USB30_USBCMD_POR                                                                       0x00000000
#define HWIO_USB30_USBCMD_IN          \
        in_dword_masked(HWIO_USB30_USBCMD_ADDR, HWIO_USB30_USBCMD_RMSK)
#define HWIO_USB30_USBCMD_INM(m)      \
        in_dword_masked(HWIO_USB30_USBCMD_ADDR, m)
#define HWIO_USB30_USBCMD_OUT(v)      \
        out_dword(HWIO_USB30_USBCMD_ADDR,v)
#define HWIO_USB30_USBCMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_USBCMD_ADDR,m,v,HWIO_USB30_USBCMD_IN)
#define HWIO_USB30_USBCMD_SPE_BMSK                                                                      0x1000
#define HWIO_USB30_USBCMD_SPE_SHFT                                                                         0xc
#define HWIO_USB30_USBCMD_EU3S_BMSK                                                                      0x800
#define HWIO_USB30_USBCMD_EU3S_SHFT                                                                        0xb
#define HWIO_USB30_USBCMD_EWE_BMSK                                                                       0x400
#define HWIO_USB30_USBCMD_EWE_SHFT                                                                         0xa
#define HWIO_USB30_USBCMD_CRS_BMSK                                                                       0x200
#define HWIO_USB30_USBCMD_CRS_SHFT                                                                         0x9
#define HWIO_USB30_USBCMD_CSS_BMSK                                                                       0x100
#define HWIO_USB30_USBCMD_CSS_SHFT                                                                         0x8
#define HWIO_USB30_USBCMD_LHCRST_BMSK                                                                     0x80
#define HWIO_USB30_USBCMD_LHCRST_SHFT                                                                      0x7
#define HWIO_USB30_USBCMD_HSEE_BMSK                                                                        0x8
#define HWIO_USB30_USBCMD_HSEE_SHFT                                                                        0x3
#define HWIO_USB30_USBCMD_INTE_BMSK                                                                        0x4
#define HWIO_USB30_USBCMD_INTE_SHFT                                                                        0x2
#define HWIO_USB30_USBCMD_HCRST_BMSK                                                                       0x2
#define HWIO_USB30_USBCMD_HCRST_SHFT                                                                       0x1
#define HWIO_USB30_USBCMD_R_S_BMSK                                                                         0x1
#define HWIO_USB30_USBCMD_R_S_SHFT                                                                         0x0

#define HWIO_USB30_USBSTS_ADDR                                                                      (USB30_DWC_USB3_REG_BASE      + 0x00000024)
#define HWIO_USB30_USBSTS_PHYS                                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000024)
#define HWIO_USB30_USBSTS_OFFS                                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000024)
#define HWIO_USB30_USBSTS_RMSK                                                                          0x1f1d
#define HWIO_USB30_USBSTS_POR                                                                       0x00000001
#define HWIO_USB30_USBSTS_IN          \
        in_dword_masked(HWIO_USB30_USBSTS_ADDR, HWIO_USB30_USBSTS_RMSK)
#define HWIO_USB30_USBSTS_INM(m)      \
        in_dword_masked(HWIO_USB30_USBSTS_ADDR, m)
#define HWIO_USB30_USBSTS_OUT(v)      \
        out_dword(HWIO_USB30_USBSTS_ADDR,v)
#define HWIO_USB30_USBSTS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_USBSTS_ADDR,m,v,HWIO_USB30_USBSTS_IN)
#define HWIO_USB30_USBSTS_HCE_BMSK                                                                      0x1000
#define HWIO_USB30_USBSTS_HCE_SHFT                                                                         0xc
#define HWIO_USB30_USBSTS_CNR_BMSK                                                                       0x800
#define HWIO_USB30_USBSTS_CNR_SHFT                                                                         0xb
#define HWIO_USB30_USBSTS_SRE_BMSK                                                                       0x400
#define HWIO_USB30_USBSTS_SRE_SHFT                                                                         0xa
#define HWIO_USB30_USBSTS_RSS_BMSK                                                                       0x200
#define HWIO_USB30_USBSTS_RSS_SHFT                                                                         0x9
#define HWIO_USB30_USBSTS_SSS_BMSK                                                                       0x100
#define HWIO_USB30_USBSTS_SSS_SHFT                                                                         0x8
#define HWIO_USB30_USBSTS_PCD_BMSK                                                                        0x10
#define HWIO_USB30_USBSTS_PCD_SHFT                                                                         0x4
#define HWIO_USB30_USBSTS_EINT_BMSK                                                                        0x8
#define HWIO_USB30_USBSTS_EINT_SHFT                                                                        0x3
#define HWIO_USB30_USBSTS_HSE_BMSK                                                                         0x4
#define HWIO_USB30_USBSTS_HSE_SHFT                                                                         0x2
#define HWIO_USB30_USBSTS_HCH_BMSK                                                                         0x1
#define HWIO_USB30_USBSTS_HCH_SHFT                                                                         0x0

#define HWIO_USB30_PAGESIZE_ADDR                                                                    (USB30_DWC_USB3_REG_BASE      + 0x00000028)
#define HWIO_USB30_PAGESIZE_PHYS                                                                    (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000028)
#define HWIO_USB30_PAGESIZE_OFFS                                                                    (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000028)
#define HWIO_USB30_PAGESIZE_RMSK                                                                        0xffff
#define HWIO_USB30_PAGESIZE_POR                                                                     0x00000001
#define HWIO_USB30_PAGESIZE_IN          \
        in_dword_masked(HWIO_USB30_PAGESIZE_ADDR, HWIO_USB30_PAGESIZE_RMSK)
#define HWIO_USB30_PAGESIZE_INM(m)      \
        in_dword_masked(HWIO_USB30_PAGESIZE_ADDR, m)
#define HWIO_USB30_PAGESIZE_PAGE_SIZE_BMSK                                                              0xffff
#define HWIO_USB30_PAGESIZE_PAGE_SIZE_SHFT                                                                 0x0

#define HWIO_USB30_DNCTRL_ADDR                                                                      (USB30_DWC_USB3_REG_BASE      + 0x00000034)
#define HWIO_USB30_DNCTRL_PHYS                                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000034)
#define HWIO_USB30_DNCTRL_OFFS                                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000034)
#define HWIO_USB30_DNCTRL_RMSK                                                                          0xffff
#define HWIO_USB30_DNCTRL_POR                                                                       0x00000000
#define HWIO_USB30_DNCTRL_IN          \
        in_dword_masked(HWIO_USB30_DNCTRL_ADDR, HWIO_USB30_DNCTRL_RMSK)
#define HWIO_USB30_DNCTRL_INM(m)      \
        in_dword_masked(HWIO_USB30_DNCTRL_ADDR, m)
#define HWIO_USB30_DNCTRL_OUT(v)      \
        out_dword(HWIO_USB30_DNCTRL_ADDR,v)
#define HWIO_USB30_DNCTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_DNCTRL_ADDR,m,v,HWIO_USB30_DNCTRL_IN)
#define HWIO_USB30_DNCTRL_N0_N15_BMSK                                                                   0xffff
#define HWIO_USB30_DNCTRL_N0_N15_SHFT                                                                      0x0

#define HWIO_USB30_CRCR_LO_ADDR                                                                     (USB30_DWC_USB3_REG_BASE      + 0x00000038)
#define HWIO_USB30_CRCR_LO_PHYS                                                                     (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000038)
#define HWIO_USB30_CRCR_LO_OFFS                                                                     (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000038)
#define HWIO_USB30_CRCR_LO_RMSK                                                                     0xffffffcf
#define HWIO_USB30_CRCR_LO_POR                                                                      0x00000000
#define HWIO_USB30_CRCR_LO_IN          \
        in_dword_masked(HWIO_USB30_CRCR_LO_ADDR, HWIO_USB30_CRCR_LO_RMSK)
#define HWIO_USB30_CRCR_LO_INM(m)      \
        in_dword_masked(HWIO_USB30_CRCR_LO_ADDR, m)
#define HWIO_USB30_CRCR_LO_OUT(v)      \
        out_dword(HWIO_USB30_CRCR_LO_ADDR,v)
#define HWIO_USB30_CRCR_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_CRCR_LO_ADDR,m,v,HWIO_USB30_CRCR_LO_IN)
#define HWIO_USB30_CRCR_LO_CMD_RING_PNTR_BMSK                                                       0xffffffc0
#define HWIO_USB30_CRCR_LO_CMD_RING_PNTR_SHFT                                                              0x6
#define HWIO_USB30_CRCR_LO_CRR_BMSK                                                                        0x8
#define HWIO_USB30_CRCR_LO_CRR_SHFT                                                                        0x3
#define HWIO_USB30_CRCR_LO_CA_BMSK                                                                         0x4
#define HWIO_USB30_CRCR_LO_CA_SHFT                                                                         0x2
#define HWIO_USB30_CRCR_LO_CS_BMSK                                                                         0x2
#define HWIO_USB30_CRCR_LO_CS_SHFT                                                                         0x1
#define HWIO_USB30_CRCR_LO_RCS_BMSK                                                                        0x1
#define HWIO_USB30_CRCR_LO_RCS_SHFT                                                                        0x0

#define HWIO_USB30_CRCR_HI_ADDR                                                                     (USB30_DWC_USB3_REG_BASE      + 0x0000003c)
#define HWIO_USB30_CRCR_HI_PHYS                                                                     (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000003c)
#define HWIO_USB30_CRCR_HI_OFFS                                                                     (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000003c)
#define HWIO_USB30_CRCR_HI_RMSK                                                                     0xffffffff
#define HWIO_USB30_CRCR_HI_POR                                                                      0x00000000
#define HWIO_USB30_CRCR_HI_IN          \
        in_dword_masked(HWIO_USB30_CRCR_HI_ADDR, HWIO_USB30_CRCR_HI_RMSK)
#define HWIO_USB30_CRCR_HI_INM(m)      \
        in_dword_masked(HWIO_USB30_CRCR_HI_ADDR, m)
#define HWIO_USB30_CRCR_HI_OUT(v)      \
        out_dword(HWIO_USB30_CRCR_HI_ADDR,v)
#define HWIO_USB30_CRCR_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_CRCR_HI_ADDR,m,v,HWIO_USB30_CRCR_HI_IN)
#define HWIO_USB30_CRCR_HI_CMD_RING_PNTR_BMSK                                                       0xffffffff
#define HWIO_USB30_CRCR_HI_CMD_RING_PNTR_SHFT                                                              0x0

#define HWIO_USB30_DCBAAP_LO_ADDR                                                                   (USB30_DWC_USB3_REG_BASE      + 0x00000050)
#define HWIO_USB30_DCBAAP_LO_PHYS                                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000050)
#define HWIO_USB30_DCBAAP_LO_OFFS                                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000050)
#define HWIO_USB30_DCBAAP_LO_RMSK                                                                   0xffffffc0
#define HWIO_USB30_DCBAAP_LO_POR                                                                    0x00000000
#define HWIO_USB30_DCBAAP_LO_IN          \
        in_dword_masked(HWIO_USB30_DCBAAP_LO_ADDR, HWIO_USB30_DCBAAP_LO_RMSK)
#define HWIO_USB30_DCBAAP_LO_INM(m)      \
        in_dword_masked(HWIO_USB30_DCBAAP_LO_ADDR, m)
#define HWIO_USB30_DCBAAP_LO_OUT(v)      \
        out_dword(HWIO_USB30_DCBAAP_LO_ADDR,v)
#define HWIO_USB30_DCBAAP_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_DCBAAP_LO_ADDR,m,v,HWIO_USB30_DCBAAP_LO_IN)
#define HWIO_USB30_DCBAAP_LO_DEVICE_CONTEXT_BAAP_BMSK                                               0xffffffc0
#define HWIO_USB30_DCBAAP_LO_DEVICE_CONTEXT_BAAP_SHFT                                                      0x6

#define HWIO_USB30_DCBAAP_HI_ADDR                                                                   (USB30_DWC_USB3_REG_BASE      + 0x00000054)
#define HWIO_USB30_DCBAAP_HI_PHYS                                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000054)
#define HWIO_USB30_DCBAAP_HI_OFFS                                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000054)
#define HWIO_USB30_DCBAAP_HI_RMSK                                                                   0xffffffff
#define HWIO_USB30_DCBAAP_HI_POR                                                                    0x00000000
#define HWIO_USB30_DCBAAP_HI_IN          \
        in_dword_masked(HWIO_USB30_DCBAAP_HI_ADDR, HWIO_USB30_DCBAAP_HI_RMSK)
#define HWIO_USB30_DCBAAP_HI_INM(m)      \
        in_dword_masked(HWIO_USB30_DCBAAP_HI_ADDR, m)
#define HWIO_USB30_DCBAAP_HI_OUT(v)      \
        out_dword(HWIO_USB30_DCBAAP_HI_ADDR,v)
#define HWIO_USB30_DCBAAP_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_DCBAAP_HI_ADDR,m,v,HWIO_USB30_DCBAAP_HI_IN)
#define HWIO_USB30_DCBAAP_HI_DEVICE_CONTEXT_BAAP_BMSK                                               0xffffffff
#define HWIO_USB30_DCBAAP_HI_DEVICE_CONTEXT_BAAP_SHFT                                                      0x0

#define HWIO_USB30_CONFIG_ADDR                                                                      (USB30_DWC_USB3_REG_BASE      + 0x00000058)
#define HWIO_USB30_CONFIG_PHYS                                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000058)
#define HWIO_USB30_CONFIG_OFFS                                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000058)
#define HWIO_USB30_CONFIG_RMSK                                                                            0xff
#define HWIO_USB30_CONFIG_POR                                                                       0x00000000
#define HWIO_USB30_CONFIG_IN          \
        in_dword_masked(HWIO_USB30_CONFIG_ADDR, HWIO_USB30_CONFIG_RMSK)
#define HWIO_USB30_CONFIG_INM(m)      \
        in_dword_masked(HWIO_USB30_CONFIG_ADDR, m)
#define HWIO_USB30_CONFIG_OUT(v)      \
        out_dword(HWIO_USB30_CONFIG_ADDR,v)
#define HWIO_USB30_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_CONFIG_ADDR,m,v,HWIO_USB30_CONFIG_IN)
#define HWIO_USB30_CONFIG_MAXSLOTSEN_BMSK                                                                 0xff
#define HWIO_USB30_CONFIG_MAXSLOTSEN_SHFT                                                                  0x0

#define HWIO_USB30_PORTSC_REGS_p_PORTSC_ADDR(p)                                                     (USB30_DWC_USB3_REG_BASE      + 0x00000420 + 0x10 * (p))
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_PHYS(p)                                                     (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000420 + 0x10 * (p))
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_OFFS(p)                                                     (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000420 + 0x10 * (p))
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_RMSK                                                        0xcffffffb
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_MAXp                                                                 1
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_POR                                                         0x000002a0
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_INI(p)        \
        in_dword_masked(HWIO_USB30_PORTSC_REGS_p_PORTSC_ADDR(p), HWIO_USB30_PORTSC_REGS_p_PORTSC_RMSK)
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_PORTSC_REGS_p_PORTSC_ADDR(p), mask)
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_OUTI(p,val)    \
        out_dword(HWIO_USB30_PORTSC_REGS_p_PORTSC_ADDR(p),val)
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_PORTSC_REGS_p_PORTSC_ADDR(p),mask,val,HWIO_USB30_PORTSC_REGS_p_PORTSC_INI(p))
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_WPR_BMSK                                                    0x80000000
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_WPR_SHFT                                                          0x1f
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_DR_BMSK                                                     0x40000000
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_DR_SHFT                                                           0x1e
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_WOE_BMSK                                                     0x8000000
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_WOE_SHFT                                                          0x1b
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_WDE_BMSK                                                     0x4000000
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_WDE_SHFT                                                          0x1a
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_WCE_BMSK                                                     0x2000000
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_WCE_SHFT                                                          0x19
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_CAS_BMSK                                                     0x1000000
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_CAS_SHFT                                                          0x18
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_CEC_BMSK                                                      0x800000
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_CEC_SHFT                                                          0x17
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_PLC_BMSK                                                      0x400000
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_PLC_SHFT                                                          0x16
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_PRC_BMSK                                                      0x200000
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_PRC_SHFT                                                          0x15
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_OCC_BMSK                                                      0x100000
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_OCC_SHFT                                                          0x14
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_WRC_BMSK                                                       0x80000
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_WRC_SHFT                                                          0x13
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_PEC_BMSK                                                       0x40000
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_PEC_SHFT                                                          0x12
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_CSC_BMSK                                                       0x20000
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_CSC_SHFT                                                          0x11
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_LWS_BMSK                                                       0x10000
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_LWS_SHFT                                                          0x10
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_PIC_BMSK                                                        0xc000
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_PIC_SHFT                                                           0xe
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_PORTSPEED_BMSK                                                  0x3c00
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_PORTSPEED_SHFT                                                     0xa
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_PP_BMSK                                                          0x200
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_PP_SHFT                                                            0x9
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_PLS_BMSK                                                         0x1e0
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_PLS_SHFT                                                           0x5
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_PR_BMSK                                                           0x10
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_PR_SHFT                                                            0x4
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_OCA_BMSK                                                           0x8
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_OCA_SHFT                                                           0x3
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_PED_BMSK                                                           0x2
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_PED_SHFT                                                           0x1
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_CCS_BMSK                                                           0x1
#define HWIO_USB30_PORTSC_REGS_p_PORTSC_CCS_SHFT                                                           0x0

#define HWIO_USB30_PORTSC_REGS_p_PORTPMSC_ADDR(p)                                                   (USB30_DWC_USB3_REG_BASE      + 0x00000424 + 0x10 * (p))
#define HWIO_USB30_PORTSC_REGS_p_PORTPMSC_PHYS(p)                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000424 + 0x10 * (p))
#define HWIO_USB30_PORTSC_REGS_p_PORTPMSC_OFFS(p)                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000424 + 0x10 * (p))
#define HWIO_USB30_PORTSC_REGS_p_PORTPMSC_RMSK                                                         0x1ffff
#define HWIO_USB30_PORTSC_REGS_p_PORTPMSC_MAXp                                                               1
#define HWIO_USB30_PORTSC_REGS_p_PORTPMSC_POR                                                       0x00000000
#define HWIO_USB30_PORTSC_REGS_p_PORTPMSC_INI(p)        \
        in_dword_masked(HWIO_USB30_PORTSC_REGS_p_PORTPMSC_ADDR(p), HWIO_USB30_PORTSC_REGS_p_PORTPMSC_RMSK)
#define HWIO_USB30_PORTSC_REGS_p_PORTPMSC_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_PORTSC_REGS_p_PORTPMSC_ADDR(p), mask)
#define HWIO_USB30_PORTSC_REGS_p_PORTPMSC_OUTI(p,val)    \
        out_dword(HWIO_USB30_PORTSC_REGS_p_PORTPMSC_ADDR(p),val)
#define HWIO_USB30_PORTSC_REGS_p_PORTPMSC_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_PORTSC_REGS_p_PORTPMSC_ADDR(p),mask,val,HWIO_USB30_PORTSC_REGS_p_PORTPMSC_INI(p))
#define HWIO_USB30_PORTSC_REGS_p_PORTPMSC_FLA_BMSK                                                     0x10000
#define HWIO_USB30_PORTSC_REGS_p_PORTPMSC_FLA_SHFT                                                        0x10
#define HWIO_USB30_PORTSC_REGS_p_PORTPMSC_U2_TIMEOUT_BMSK                                               0xff00
#define HWIO_USB30_PORTSC_REGS_p_PORTPMSC_U2_TIMEOUT_SHFT                                                  0x8
#define HWIO_USB30_PORTSC_REGS_p_PORTPMSC_U1_TIMEOUT_BMSK                                                 0xff
#define HWIO_USB30_PORTSC_REGS_p_PORTPMSC_U1_TIMEOUT_SHFT                                                  0x0

#define HWIO_USB30_PORTSC_REGS_p_PORTLI_ADDR(p)                                                     (USB30_DWC_USB3_REG_BASE      + 0x00000428 + 0x10 * (p))
#define HWIO_USB30_PORTSC_REGS_p_PORTLI_PHYS(p)                                                     (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000428 + 0x10 * (p))
#define HWIO_USB30_PORTSC_REGS_p_PORTLI_OFFS(p)                                                     (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000428 + 0x10 * (p))
#define HWIO_USB30_PORTSC_REGS_p_PORTLI_RMSK                                                            0xffff
#define HWIO_USB30_PORTSC_REGS_p_PORTLI_MAXp                                                                 1
#define HWIO_USB30_PORTSC_REGS_p_PORTLI_POR                                                         0x00000000
#define HWIO_USB30_PORTSC_REGS_p_PORTLI_INI(p)        \
        in_dword_masked(HWIO_USB30_PORTSC_REGS_p_PORTLI_ADDR(p), HWIO_USB30_PORTSC_REGS_p_PORTLI_RMSK)
#define HWIO_USB30_PORTSC_REGS_p_PORTLI_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_PORTSC_REGS_p_PORTLI_ADDR(p), mask)
#define HWIO_USB30_PORTSC_REGS_p_PORTLI_LINK_ERROR_COUNT_BMSK                                           0xffff
#define HWIO_USB30_PORTSC_REGS_p_PORTLI_LINK_ERROR_COUNT_SHFT                                              0x0

#define HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_ADDR(p)                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000042c + 0x10 * (p))
#define HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_PHYS(p)                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000042c + 0x10 * (p))
#define HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_OFFS(p)                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000042c + 0x10 * (p))
#define HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_RMSK                                                         0x3fff
#define HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_MAXp                                                              1
#define HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_POR                                                      0x00000000
#define HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_INI(p)        \
        in_dword_masked(HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_ADDR(p), HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_RMSK)
#define HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_ADDR(p), mask)
#define HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_OUTI(p,val)    \
        out_dword(HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_ADDR(p),val)
#define HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_ADDR(p),mask,val,HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_INI(p))
#define HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_HIRDD_BMSK                                                   0x3c00
#define HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_HIRDD_SHFT                                                      0xa
#define HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_L1_TIMEOUT_BMSK                                               0x3fc
#define HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_L1_TIMEOUT_SHFT                                                 0x2
#define HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_HIRDM_BMSK                                                      0x3
#define HWIO_USB30_PORTSC_REGS_p_PORTHLPMC_HIRDM_SHFT                                                      0x0

#define HWIO_USB30_MFINDEX_ADDR                                                                     (USB30_DWC_USB3_REG_BASE      + 0x00000440)
#define HWIO_USB30_MFINDEX_PHYS                                                                     (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000440)
#define HWIO_USB30_MFINDEX_OFFS                                                                     (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000440)
#define HWIO_USB30_MFINDEX_RMSK                                                                         0x3fff
#define HWIO_USB30_MFINDEX_POR                                                                      0x00000000
#define HWIO_USB30_MFINDEX_IN          \
        in_dword_masked(HWIO_USB30_MFINDEX_ADDR, HWIO_USB30_MFINDEX_RMSK)
#define HWIO_USB30_MFINDEX_INM(m)      \
        in_dword_masked(HWIO_USB30_MFINDEX_ADDR, m)
#define HWIO_USB30_MFINDEX_MICROFRAME_INDEX_BMSK                                                        0x3fff
#define HWIO_USB30_MFINDEX_MICROFRAME_INDEX_SHFT                                                           0x0

#define HWIO_USB30_RSVDZ_ADDR                                                                       (USB30_DWC_USB3_REG_BASE      + 0x00000444)
#define HWIO_USB30_RSVDZ_PHYS                                                                       (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000444)
#define HWIO_USB30_RSVDZ_OFFS                                                                       (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000444)
#define HWIO_USB30_RSVDZ_RMSK                                                                       0xffffffff
#define HWIO_USB30_RSVDZ_POR                                                                        0x00000000
#define HWIO_USB30_RSVDZ_IN          \
        in_dword_masked(HWIO_USB30_RSVDZ_ADDR, HWIO_USB30_RSVDZ_RMSK)
#define HWIO_USB30_RSVDZ_INM(m)      \
        in_dword_masked(HWIO_USB30_RSVDZ_ADDR, m)
#define HWIO_USB30_RSVDZ_RSVD32_0_BMSK                                                              0xffffffff
#define HWIO_USB30_RSVDZ_RSVD32_0_SHFT                                                                     0x0

#define HWIO_USB30_IMAN_REGS_p_IMAN_ADDR(p)                                                         (USB30_DWC_USB3_REG_BASE      + 0x00000460 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_IMAN_PHYS(p)                                                         (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000460 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_IMAN_OFFS(p)                                                         (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000460 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_IMAN_RMSK                                                                   0x3
#define HWIO_USB30_IMAN_REGS_p_IMAN_MAXp                                                                     1
#define HWIO_USB30_IMAN_REGS_p_IMAN_POR                                                             0x00000000
#define HWIO_USB30_IMAN_REGS_p_IMAN_INI(p)        \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_IMAN_ADDR(p), HWIO_USB30_IMAN_REGS_p_IMAN_RMSK)
#define HWIO_USB30_IMAN_REGS_p_IMAN_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_IMAN_ADDR(p), mask)
#define HWIO_USB30_IMAN_REGS_p_IMAN_OUTI(p,val)    \
        out_dword(HWIO_USB30_IMAN_REGS_p_IMAN_ADDR(p),val)
#define HWIO_USB30_IMAN_REGS_p_IMAN_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_IMAN_REGS_p_IMAN_ADDR(p),mask,val,HWIO_USB30_IMAN_REGS_p_IMAN_INI(p))
#define HWIO_USB30_IMAN_REGS_p_IMAN_IE_BMSK                                                                0x2
#define HWIO_USB30_IMAN_REGS_p_IMAN_IE_SHFT                                                                0x1
#define HWIO_USB30_IMAN_REGS_p_IMAN_IP_BMSK                                                                0x1
#define HWIO_USB30_IMAN_REGS_p_IMAN_IP_SHFT                                                                0x0

#define HWIO_USB30_IMAN_REGS_p_IMOD_ADDR(p)                                                         (USB30_DWC_USB3_REG_BASE      + 0x00000464 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_IMOD_PHYS(p)                                                         (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000464 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_IMOD_OFFS(p)                                                         (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000464 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_IMOD_RMSK                                                            0xffffffff
#define HWIO_USB30_IMAN_REGS_p_IMOD_MAXp                                                                     1
#define HWIO_USB30_IMAN_REGS_p_IMOD_POR                                                             0x00000fa0
#define HWIO_USB30_IMAN_REGS_p_IMOD_INI(p)        \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_IMOD_ADDR(p), HWIO_USB30_IMAN_REGS_p_IMOD_RMSK)
#define HWIO_USB30_IMAN_REGS_p_IMOD_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_IMOD_ADDR(p), mask)
#define HWIO_USB30_IMAN_REGS_p_IMOD_OUTI(p,val)    \
        out_dword(HWIO_USB30_IMAN_REGS_p_IMOD_ADDR(p),val)
#define HWIO_USB30_IMAN_REGS_p_IMOD_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_IMAN_REGS_p_IMOD_ADDR(p),mask,val,HWIO_USB30_IMAN_REGS_p_IMOD_INI(p))
#define HWIO_USB30_IMAN_REGS_p_IMOD_IMODC_BMSK                                                      0xffff0000
#define HWIO_USB30_IMAN_REGS_p_IMOD_IMODC_SHFT                                                            0x10
#define HWIO_USB30_IMAN_REGS_p_IMOD_IMODI_BMSK                                                          0xffff
#define HWIO_USB30_IMAN_REGS_p_IMOD_IMODI_SHFT                                                             0x0

#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_ADDR(p)                                                       (USB30_DWC_USB3_REG_BASE      + 0x00000468 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_PHYS(p)                                                       (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000468 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_OFFS(p)                                                       (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000468 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_RMSK                                                              0xffff
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_MAXp                                                                   1
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_POR                                                           0x00000000
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_INI(p)        \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_ERSTSZ_ADDR(p), HWIO_USB30_IMAN_REGS_p_ERSTSZ_RMSK)
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_ERSTSZ_ADDR(p), mask)
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_OUTI(p,val)    \
        out_dword(HWIO_USB30_IMAN_REGS_p_ERSTSZ_ADDR(p),val)
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_IMAN_REGS_p_ERSTSZ_ADDR(p),mask,val,HWIO_USB30_IMAN_REGS_p_ERSTSZ_INI(p))
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_ERS_TABLE_SIZE_BMSK                                               0xffff
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_ERS_TABLE_SIZE_SHFT                                                  0x0

#define HWIO_USB30_IMAN_REGS_p_RSVDP_ADDR(p)                                                        (USB30_DWC_USB3_REG_BASE      + 0x0000046c + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_RSVDP_PHYS(p)                                                        (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000046c + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_RSVDP_OFFS(p)                                                        (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000046c + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_RSVDP_RMSK                                                           0xffffffff
#define HWIO_USB30_IMAN_REGS_p_RSVDP_MAXp                                                                    1
#define HWIO_USB30_IMAN_REGS_p_RSVDP_POR                                                            0x00000000
#define HWIO_USB30_IMAN_REGS_p_RSVDP_INI(p)        \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_RSVDP_ADDR(p), HWIO_USB30_IMAN_REGS_p_RSVDP_RMSK)
#define HWIO_USB30_IMAN_REGS_p_RSVDP_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_RSVDP_ADDR(p), mask)
#define HWIO_USB30_IMAN_REGS_p_RSVDP_RSVD32_0_BMSK                                                  0xffffffff
#define HWIO_USB30_IMAN_REGS_p_RSVDP_RSVD32_0_SHFT                                                         0x0

#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_ADDR(p)                                                    (USB30_DWC_USB3_REG_BASE      + 0x00000470 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_PHYS(p)                                                    (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000470 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_OFFS(p)                                                    (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000470 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_RMSK                                                       0xffffffc0
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_MAXp                                                                1
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_POR                                                        0x00000000
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_INI(p)        \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_ADDR(p), HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_RMSK)
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_ADDR(p), mask)
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_OUTI(p,val)    \
        out_dword(HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_ADDR(p),val)
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_ADDR(p),mask,val,HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_INI(p))
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_ERS_TABLE_BAR_BMSK                                         0xffffffc0
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_ERS_TABLE_BAR_SHFT                                                0x6

#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_ADDR(p)                                                    (USB30_DWC_USB3_REG_BASE      + 0x00000474 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_PHYS(p)                                                    (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000474 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_OFFS(p)                                                    (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000474 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_RMSK                                                       0xffffffff
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_MAXp                                                                1
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_POR                                                        0x00000000
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_INI(p)        \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_ADDR(p), HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_RMSK)
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_ADDR(p), mask)
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_OUTI(p,val)    \
        out_dword(HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_ADDR(p),val)
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_ADDR(p),mask,val,HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_INI(p))
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_ERS_TABLE_BAR_BMSK                                         0xffffffff
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_ERS_TABLE_BAR_SHFT                                                0x0

#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_ADDR(p)                                                      (USB30_DWC_USB3_REG_BASE      + 0x00000478 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_PHYS(p)                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000478 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_OFFS(p)                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000478 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_RMSK                                                         0xffffffff
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_MAXp                                                                  1
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_POR                                                          0x00000000
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_INI(p)        \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_ERDP_LO_ADDR(p), HWIO_USB30_IMAN_REGS_p_ERDP_LO_RMSK)
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_ERDP_LO_ADDR(p), mask)
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_OUTI(p,val)    \
        out_dword(HWIO_USB30_IMAN_REGS_p_ERDP_LO_ADDR(p),val)
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_IMAN_REGS_p_ERDP_LO_ADDR(p),mask,val,HWIO_USB30_IMAN_REGS_p_ERDP_LO_INI(p))
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_ERD_PNTR_BMSK                                                0xfffffff0
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_ERD_PNTR_SHFT                                                       0x4
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_EHB_BMSK                                                            0x8
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_EHB_SHFT                                                            0x3
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_DESI_BMSK                                                           0x7
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_DESI_SHFT                                                           0x0

#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_ADDR(p)                                                      (USB30_DWC_USB3_REG_BASE      + 0x0000047c + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_PHYS(p)                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000047c + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_OFFS(p)                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000047c + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_RMSK                                                         0xffffffff
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_MAXp                                                                  1
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_POR                                                          0x00000000
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_INI(p)        \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_ERDP_HI_ADDR(p), HWIO_USB30_IMAN_REGS_p_ERDP_HI_RMSK)
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_ERDP_HI_ADDR(p), mask)
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_OUTI(p,val)    \
        out_dword(HWIO_USB30_IMAN_REGS_p_ERDP_HI_ADDR(p),val)
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_IMAN_REGS_p_ERDP_HI_ADDR(p),mask,val,HWIO_USB30_IMAN_REGS_p_ERDP_HI_INI(p))
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_ERD_PNTR_BMSK                                                0xffffffff
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_ERD_PNTR_SHFT                                                       0x0

#define HWIO_USB30_DB_REGS_p_DB_ADDR(p)                                                             (USB30_DWC_USB3_REG_BASE      + 0x000004a0 + 0x4 * (p))
#define HWIO_USB30_DB_REGS_p_DB_PHYS(p)                                                             (USB30_DWC_USB3_REG_BASE_PHYS + 0x000004a0 + 0x4 * (p))
#define HWIO_USB30_DB_REGS_p_DB_OFFS(p)                                                             (USB30_DWC_USB3_REG_BASE_OFFS + 0x000004a0 + 0x4 * (p))
#define HWIO_USB30_DB_REGS_p_DB_RMSK                                                                0xffff00ff
#define HWIO_USB30_DB_REGS_p_DB_MAXp                                                                        63
#define HWIO_USB30_DB_REGS_p_DB_POR                                                                 0x00000000
#define HWIO_USB30_DB_REGS_p_DB_INI(p)        \
        in_dword_masked(HWIO_USB30_DB_REGS_p_DB_ADDR(p), HWIO_USB30_DB_REGS_p_DB_RMSK)
#define HWIO_USB30_DB_REGS_p_DB_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_DB_REGS_p_DB_ADDR(p), mask)
#define HWIO_USB30_DB_REGS_p_DB_OUTI(p,val)    \
        out_dword(HWIO_USB30_DB_REGS_p_DB_ADDR(p),val)
#define HWIO_USB30_DB_REGS_p_DB_OUTMI(p,mask,val) \
        out_dword_masked_ns(HWIO_USB30_DB_REGS_p_DB_ADDR(p),mask,val,HWIO_USB30_DB_REGS_p_DB_INI(p))
#define HWIO_USB30_DB_REGS_p_DB_DB_STREAM_ID_BMSK                                                   0xffff0000
#define HWIO_USB30_DB_REGS_p_DB_DB_STREAM_ID_SHFT                                                         0x10
#define HWIO_USB30_DB_REGS_p_DB_DB_TARGET_BMSK                                                            0xff
#define HWIO_USB30_DB_REGS_p_DB_DB_TARGET_SHFT                                                             0x0

#define HWIO_USB30_USBLEGSUP_ADDR                                                                   (USB30_DWC_USB3_REG_BASE      + 0x000008a0)
#define HWIO_USB30_USBLEGSUP_PHYS                                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x000008a0)
#define HWIO_USB30_USBLEGSUP_OFFS                                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x000008a0)
#define HWIO_USB30_USBLEGSUP_RMSK                                                                    0x101ffff
#define HWIO_USB30_USBLEGSUP_POR                                                                    0x00000401
#define HWIO_USB30_USBLEGSUP_IN          \
        in_dword_masked(HWIO_USB30_USBLEGSUP_ADDR, HWIO_USB30_USBLEGSUP_RMSK)
#define HWIO_USB30_USBLEGSUP_INM(m)      \
        in_dword_masked(HWIO_USB30_USBLEGSUP_ADDR, m)
#define HWIO_USB30_USBLEGSUP_OUT(v)      \
        out_dword(HWIO_USB30_USBLEGSUP_ADDR,v)
#define HWIO_USB30_USBLEGSUP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_USBLEGSUP_ADDR,m,v,HWIO_USB30_USBLEGSUP_IN)
#define HWIO_USB30_USBLEGSUP_HC_OS_OWNED_BMSK                                                        0x1000000
#define HWIO_USB30_USBLEGSUP_HC_OS_OWNED_SHFT                                                             0x18
#define HWIO_USB30_USBLEGSUP_HC_BIOS_OWNED_BMSK                                                        0x10000
#define HWIO_USB30_USBLEGSUP_HC_BIOS_OWNED_SHFT                                                           0x10
#define HWIO_USB30_USBLEGSUP_NEXT_CAPABILITY_POINTER_BMSK                                               0xff00
#define HWIO_USB30_USBLEGSUP_NEXT_CAPABILITY_POINTER_SHFT                                                  0x8
#define HWIO_USB30_USBLEGSUP_CAPABILITY_ID_BMSK                                                           0xff
#define HWIO_USB30_USBLEGSUP_CAPABILITY_ID_SHFT                                                            0x0

#define HWIO_USB30_USBLEGCTLSTS_ADDR                                                                (USB30_DWC_USB3_REG_BASE      + 0x000008a4)
#define HWIO_USB30_USBLEGCTLSTS_PHYS                                                                (USB30_DWC_USB3_REG_BASE_PHYS + 0x000008a4)
#define HWIO_USB30_USBLEGCTLSTS_OFFS                                                                (USB30_DWC_USB3_REG_BASE_OFFS + 0x000008a4)
#define HWIO_USB30_USBLEGCTLSTS_RMSK                                                                0xe011e011
#define HWIO_USB30_USBLEGCTLSTS_POR                                                                 0x00000000
#define HWIO_USB30_USBLEGCTLSTS_IN          \
        in_dword_masked(HWIO_USB30_USBLEGCTLSTS_ADDR, HWIO_USB30_USBLEGCTLSTS_RMSK)
#define HWIO_USB30_USBLEGCTLSTS_INM(m)      \
        in_dword_masked(HWIO_USB30_USBLEGCTLSTS_ADDR, m)
#define HWIO_USB30_USBLEGCTLSTS_OUT(v)      \
        out_dword(HWIO_USB30_USBLEGCTLSTS_ADDR,v)
#define HWIO_USB30_USBLEGCTLSTS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_USBLEGCTLSTS_ADDR,m,v,HWIO_USB30_USBLEGCTLSTS_IN)
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_BAR_BMSK                                                     0x80000000
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_BAR_SHFT                                                           0x1f
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_PCI_BMSK                                                     0x40000000
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_PCI_SHFT                                                           0x1e
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_OS_BMSK                                                      0x20000000
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_OS_SHFT                                                            0x1d
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_HOST_BMSK                                                      0x100000
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_HOST_SHFT                                                          0x14
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_EVENT_BMSK                                                      0x10000
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_EVENT_SHFT                                                         0x10
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_BAR_E_BMSK                                                       0x8000
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_BAR_E_SHFT                                                          0xf
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_PCI_E_BMSK                                                       0x4000
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_PCI_E_SHFT                                                          0xe
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_OS_E_BMSK                                                        0x2000
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_OS_E_SHFT                                                           0xd
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_HOST_E_BMSK                                                        0x10
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_HOST_E_SHFT                                                         0x4
#define HWIO_USB30_USBLEGCTLSTS_USB_SMI_ENABLE_BMSK                                                        0x1
#define HWIO_USB30_USBLEGCTLSTS_USB_SMI_ENABLE_SHFT                                                        0x0

#define HWIO_USB30_SUPTPRT2_DW0_ADDR                                                                (USB30_DWC_USB3_REG_BASE      + 0x000008b0)
#define HWIO_USB30_SUPTPRT2_DW0_PHYS                                                                (USB30_DWC_USB3_REG_BASE_PHYS + 0x000008b0)
#define HWIO_USB30_SUPTPRT2_DW0_OFFS                                                                (USB30_DWC_USB3_REG_BASE_OFFS + 0x000008b0)
#define HWIO_USB30_SUPTPRT2_DW0_RMSK                                                                0xffffffff
#define HWIO_USB30_SUPTPRT2_DW0_POR                                                                 0x02000402
#define HWIO_USB30_SUPTPRT2_DW0_IN          \
        in_dword_masked(HWIO_USB30_SUPTPRT2_DW0_ADDR, HWIO_USB30_SUPTPRT2_DW0_RMSK)
#define HWIO_USB30_SUPTPRT2_DW0_INM(m)      \
        in_dword_masked(HWIO_USB30_SUPTPRT2_DW0_ADDR, m)
#define HWIO_USB30_SUPTPRT2_DW0_MAJOR_REVISION_BMSK                                                 0xff000000
#define HWIO_USB30_SUPTPRT2_DW0_MAJOR_REVISION_SHFT                                                       0x18
#define HWIO_USB30_SUPTPRT2_DW0_MINOR_REVISION_BMSK                                                   0xff0000
#define HWIO_USB30_SUPTPRT2_DW0_MINOR_REVISION_SHFT                                                       0x10
#define HWIO_USB30_SUPTPRT2_DW0_NEXT_CAPABILITY_POINTER_BMSK                                            0xff00
#define HWIO_USB30_SUPTPRT2_DW0_NEXT_CAPABILITY_POINTER_SHFT                                               0x8
#define HWIO_USB30_SUPTPRT2_DW0_CAPABILITY_ID_BMSK                                                        0xff
#define HWIO_USB30_SUPTPRT2_DW0_CAPABILITY_ID_SHFT                                                         0x0

#define HWIO_USB30_SUPTPRT2_DW1_ADDR                                                                (USB30_DWC_USB3_REG_BASE      + 0x000008b4)
#define HWIO_USB30_SUPTPRT2_DW1_PHYS                                                                (USB30_DWC_USB3_REG_BASE_PHYS + 0x000008b4)
#define HWIO_USB30_SUPTPRT2_DW1_OFFS                                                                (USB30_DWC_USB3_REG_BASE_OFFS + 0x000008b4)
#define HWIO_USB30_SUPTPRT2_DW1_RMSK                                                                0xffffffff
#define HWIO_USB30_SUPTPRT2_DW1_POR                                                                 0x20425355
#define HWIO_USB30_SUPTPRT2_DW1_IN          \
        in_dword_masked(HWIO_USB30_SUPTPRT2_DW1_ADDR, HWIO_USB30_SUPTPRT2_DW1_RMSK)
#define HWIO_USB30_SUPTPRT2_DW1_INM(m)      \
        in_dword_masked(HWIO_USB30_SUPTPRT2_DW1_ADDR, m)
#define HWIO_USB30_SUPTPRT2_DW1_NAME_STRING_BMSK                                                    0xffffffff
#define HWIO_USB30_SUPTPRT2_DW1_NAME_STRING_SHFT                                                           0x0

#define HWIO_USB30_SUPTPRT2_DW2_ADDR                                                                (USB30_DWC_USB3_REG_BASE      + 0x000008b8)
#define HWIO_USB30_SUPTPRT2_DW2_PHYS                                                                (USB30_DWC_USB3_REG_BASE_PHYS + 0x000008b8)
#define HWIO_USB30_SUPTPRT2_DW2_OFFS                                                                (USB30_DWC_USB3_REG_BASE_OFFS + 0x000008b8)
#define HWIO_USB30_SUPTPRT2_DW2_RMSK                                                                0xfe1effff
#define HWIO_USB30_SUPTPRT2_DW2_POR                                                                 0x00180101
#define HWIO_USB30_SUPTPRT2_DW2_IN          \
        in_dword_masked(HWIO_USB30_SUPTPRT2_DW2_ADDR, HWIO_USB30_SUPTPRT2_DW2_RMSK)
#define HWIO_USB30_SUPTPRT2_DW2_INM(m)      \
        in_dword_masked(HWIO_USB30_SUPTPRT2_DW2_ADDR, m)
#define HWIO_USB30_SUPTPRT2_DW2_PSIC_BMSK                                                           0xf0000000
#define HWIO_USB30_SUPTPRT2_DW2_PSIC_SHFT                                                                 0x1c
#define HWIO_USB30_SUPTPRT2_DW2_MHD_BMSK                                                             0xe000000
#define HWIO_USB30_SUPTPRT2_DW2_MHD_SHFT                                                                  0x19
#define HWIO_USB30_SUPTPRT2_DW2_BLC_BMSK                                                              0x100000
#define HWIO_USB30_SUPTPRT2_DW2_BLC_SHFT                                                                  0x14
#define HWIO_USB30_SUPTPRT2_DW2_HLC_BMSK                                                               0x80000
#define HWIO_USB30_SUPTPRT2_DW2_HLC_SHFT                                                                  0x13
#define HWIO_USB30_SUPTPRT2_DW2_IHI_BMSK                                                               0x40000
#define HWIO_USB30_SUPTPRT2_DW2_IHI_SHFT                                                                  0x12
#define HWIO_USB30_SUPTPRT2_DW2_HSO_BMSK                                                               0x20000
#define HWIO_USB30_SUPTPRT2_DW2_HSO_SHFT                                                                  0x11
#define HWIO_USB30_SUPTPRT2_DW2_COMPATIBLE_PORT_COUNT_BMSK                                              0xff00
#define HWIO_USB30_SUPTPRT2_DW2_COMPATIBLE_PORT_COUNT_SHFT                                                 0x8
#define HWIO_USB30_SUPTPRT2_DW2_COMPATIBLE_PORT_OFFSET_BMSK                                               0xff
#define HWIO_USB30_SUPTPRT2_DW2_COMPATIBLE_PORT_OFFSET_SHFT                                                0x0

#define HWIO_USB30_SUPTPRT2_DW3_ADDR                                                                (USB30_DWC_USB3_REG_BASE      + 0x000008bc)
#define HWIO_USB30_SUPTPRT2_DW3_PHYS                                                                (USB30_DWC_USB3_REG_BASE_PHYS + 0x000008bc)
#define HWIO_USB30_SUPTPRT2_DW3_OFFS                                                                (USB30_DWC_USB3_REG_BASE_OFFS + 0x000008bc)
#define HWIO_USB30_SUPTPRT2_DW3_RMSK                                                                      0x1f
#define HWIO_USB30_SUPTPRT2_DW3_POR                                                                 0x00000000
#define HWIO_USB30_SUPTPRT2_DW3_IN          \
        in_dword_masked(HWIO_USB30_SUPTPRT2_DW3_ADDR, HWIO_USB30_SUPTPRT2_DW3_RMSK)
#define HWIO_USB30_SUPTPRT2_DW3_INM(m)      \
        in_dword_masked(HWIO_USB30_SUPTPRT2_DW3_ADDR, m)
#define HWIO_USB30_SUPTPRT2_DW3_PROTCL_SLT_TY_BMSK                                                        0x1f
#define HWIO_USB30_SUPTPRT2_DW3_PROTCL_SLT_TY_SHFT                                                         0x0

#define HWIO_USB30_SUPTPRT3_DW0_ADDR                                                                (USB30_DWC_USB3_REG_BASE      + 0x000008c0)
#define HWIO_USB30_SUPTPRT3_DW0_PHYS                                                                (USB30_DWC_USB3_REG_BASE_PHYS + 0x000008c0)
#define HWIO_USB30_SUPTPRT3_DW0_OFFS                                                                (USB30_DWC_USB3_REG_BASE_OFFS + 0x000008c0)
#define HWIO_USB30_SUPTPRT3_DW0_RMSK                                                                0xffffffff
#define HWIO_USB30_SUPTPRT3_DW0_POR                                                                 0x03000002
#define HWIO_USB30_SUPTPRT3_DW0_IN          \
        in_dword_masked(HWIO_USB30_SUPTPRT3_DW0_ADDR, HWIO_USB30_SUPTPRT3_DW0_RMSK)
#define HWIO_USB30_SUPTPRT3_DW0_INM(m)      \
        in_dword_masked(HWIO_USB30_SUPTPRT3_DW0_ADDR, m)
#define HWIO_USB30_SUPTPRT3_DW0_MAJOR_REVISION_BMSK                                                 0xff000000
#define HWIO_USB30_SUPTPRT3_DW0_MAJOR_REVISION_SHFT                                                       0x18
#define HWIO_USB30_SUPTPRT3_DW0_MINOR_REVISION_BMSK                                                   0xff0000
#define HWIO_USB30_SUPTPRT3_DW0_MINOR_REVISION_SHFT                                                       0x10
#define HWIO_USB30_SUPTPRT3_DW0_NEXT_CAPABILITY_POINTER_BMSK                                            0xff00
#define HWIO_USB30_SUPTPRT3_DW0_NEXT_CAPABILITY_POINTER_SHFT                                               0x8
#define HWIO_USB30_SUPTPRT3_DW0_CAPABILITY_ID_BMSK                                                        0xff
#define HWIO_USB30_SUPTPRT3_DW0_CAPABILITY_ID_SHFT                                                         0x0

#define HWIO_USB30_SUPTPRT3_DW1_ADDR                                                                (USB30_DWC_USB3_REG_BASE      + 0x000008c4)
#define HWIO_USB30_SUPTPRT3_DW1_PHYS                                                                (USB30_DWC_USB3_REG_BASE_PHYS + 0x000008c4)
#define HWIO_USB30_SUPTPRT3_DW1_OFFS                                                                (USB30_DWC_USB3_REG_BASE_OFFS + 0x000008c4)
#define HWIO_USB30_SUPTPRT3_DW1_RMSK                                                                0xffffffff
#define HWIO_USB30_SUPTPRT3_DW1_POR                                                                 0x20425355
#define HWIO_USB30_SUPTPRT3_DW1_IN          \
        in_dword_masked(HWIO_USB30_SUPTPRT3_DW1_ADDR, HWIO_USB30_SUPTPRT3_DW1_RMSK)
#define HWIO_USB30_SUPTPRT3_DW1_INM(m)      \
        in_dword_masked(HWIO_USB30_SUPTPRT3_DW1_ADDR, m)
#define HWIO_USB30_SUPTPRT3_DW1_NAME_STRING_BMSK                                                    0xffffffff
#define HWIO_USB30_SUPTPRT3_DW1_NAME_STRING_SHFT                                                           0x0

#define HWIO_USB30_SUPTPRT3_DW2_ADDR                                                                (USB30_DWC_USB3_REG_BASE      + 0x000008c8)
#define HWIO_USB30_SUPTPRT3_DW2_PHYS                                                                (USB30_DWC_USB3_REG_BASE_PHYS + 0x000008c8)
#define HWIO_USB30_SUPTPRT3_DW2_OFFS                                                                (USB30_DWC_USB3_REG_BASE_OFFS + 0x000008c8)
#define HWIO_USB30_SUPTPRT3_DW2_RMSK                                                                0xfe00ffff
#define HWIO_USB30_SUPTPRT3_DW2_POR                                                                 0x00000102
#define HWIO_USB30_SUPTPRT3_DW2_IN          \
        in_dword_masked(HWIO_USB30_SUPTPRT3_DW2_ADDR, HWIO_USB30_SUPTPRT3_DW2_RMSK)
#define HWIO_USB30_SUPTPRT3_DW2_INM(m)      \
        in_dword_masked(HWIO_USB30_SUPTPRT3_DW2_ADDR, m)
#define HWIO_USB30_SUPTPRT3_DW2_PSIC_BMSK                                                           0xf0000000
#define HWIO_USB30_SUPTPRT3_DW2_PSIC_SHFT                                                                 0x1c
#define HWIO_USB30_SUPTPRT3_DW2_MHD_BMSK                                                             0xe000000
#define HWIO_USB30_SUPTPRT3_DW2_MHD_SHFT                                                                  0x19
#define HWIO_USB30_SUPTPRT3_DW2_COMPATIBLE_PORT_COUNT_BMSK                                              0xff00
#define HWIO_USB30_SUPTPRT3_DW2_COMPATIBLE_PORT_COUNT_SHFT                                                 0x8
#define HWIO_USB30_SUPTPRT3_DW2_COMPATIBLE_PORT_OFFSET_BMSK                                               0xff
#define HWIO_USB30_SUPTPRT3_DW2_COMPATIBLE_PORT_OFFSET_SHFT                                                0x0

#define HWIO_USB30_SUPTPRT3_DW3_ADDR                                                                (USB30_DWC_USB3_REG_BASE      + 0x000008cc)
#define HWIO_USB30_SUPTPRT3_DW3_PHYS                                                                (USB30_DWC_USB3_REG_BASE_PHYS + 0x000008cc)
#define HWIO_USB30_SUPTPRT3_DW3_OFFS                                                                (USB30_DWC_USB3_REG_BASE_OFFS + 0x000008cc)
#define HWIO_USB30_SUPTPRT3_DW3_RMSK                                                                      0x1f
#define HWIO_USB30_SUPTPRT3_DW3_POR                                                                 0x00000000
#define HWIO_USB30_SUPTPRT3_DW3_IN          \
        in_dword_masked(HWIO_USB30_SUPTPRT3_DW3_ADDR, HWIO_USB30_SUPTPRT3_DW3_RMSK)
#define HWIO_USB30_SUPTPRT3_DW3_INM(m)      \
        in_dword_masked(HWIO_USB30_SUPTPRT3_DW3_ADDR, m)
#define HWIO_USB30_SUPTPRT3_DW3_PROTCL_SLT_TY_BMSK                                                        0x1f
#define HWIO_USB30_SUPTPRT3_DW3_PROTCL_SLT_TY_SHFT                                                         0x0

/*----------------------------------------------------------------------------
 * MODULE: USB30_GENERAL_PURPOSE_REGS
 *--------------------------------------------------------------------------*/

#define USB30_GENERAL_PURPOSE_REGS_REG_BASE                   (USB30_USB30_PRIM_BASE      + 0x000f8400)
#define USB30_GENERAL_PURPOSE_REGS_REG_BASE_PHYS              (USB30_USB30_PRIM_BASE_PHYS + 0x000f8400)
#define USB30_GENERAL_PURPOSE_REGS_REG_BASE_OFFS              0x000f8400

#define HWIO_USB30_GP_REG_n_ADDR(n)                           (USB30_GENERAL_PURPOSE_REGS_REG_BASE      + 0x00000000 + 0x4 * (n))
#define HWIO_USB30_GP_REG_n_PHYS(n)                           (USB30_GENERAL_PURPOSE_REGS_REG_BASE_PHYS + 0x00000000 + 0x4 * (n))
#define HWIO_USB30_GP_REG_n_OFFS(n)                           (USB30_GENERAL_PURPOSE_REGS_REG_BASE_OFFS + 0x00000000 + 0x4 * (n))
#define HWIO_USB30_GP_REG_n_RMSK                              0xffffffff
#define HWIO_USB30_GP_REG_n_MAXn                                      63
#define HWIO_USB30_GP_REG_n_POR                               0x00000000
#define HWIO_USB30_GP_REG_n_INI(n)        \
        in_dword_masked(HWIO_USB30_GP_REG_n_ADDR(n), HWIO_USB30_GP_REG_n_RMSK)
#define HWIO_USB30_GP_REG_n_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_GP_REG_n_ADDR(n), mask)
#define HWIO_USB30_GP_REG_n_OUTI(n,val)    \
        out_dword(HWIO_USB30_GP_REG_n_ADDR(n),val)
#define HWIO_USB30_GP_REG_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_USB30_GP_REG_n_ADDR(n),mask,val,HWIO_USB30_GP_REG_n_INI(n))
#define HWIO_USB30_GP_REG_n_GENERAL_PURPOSE_REG_BMSK          0xffffffff
#define HWIO_USB30_GP_REG_n_GENERAL_PURPOSE_REG_SHFT                 0x0

/*----------------------------------------------------------------------------
 * MODULE: USB30_QSCRATCH
 *--------------------------------------------------------------------------*/

#define USB30_QSCRATCH_REG_BASE                                                       (USB30_USB30_PRIM_BASE      + 0x000f8800)
#define USB30_QSCRATCH_REG_BASE_PHYS                                                  (USB30_USB30_PRIM_BASE_PHYS + 0x000f8800)
#define USB30_QSCRATCH_REG_BASE_OFFS                                                  0x000f8800

#define HWIO_USB30_IPCAT_REG_ADDR                                                     (USB30_QSCRATCH_REG_BASE      + 0x00000000)
#define HWIO_USB30_IPCAT_REG_PHYS                                                     (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000000)
#define HWIO_USB30_IPCAT_REG_OFFS                                                     (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000000)
#define HWIO_USB30_IPCAT_REG_RMSK                                                     0xffffffff
#define HWIO_USB30_IPCAT_REG_POR                                                      0x10080000
#define HWIO_USB30_IPCAT_REG_IN          \
        in_dword_masked(HWIO_USB30_IPCAT_REG_ADDR, HWIO_USB30_IPCAT_REG_RMSK)
#define HWIO_USB30_IPCAT_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_IPCAT_REG_ADDR, m)
#define HWIO_USB30_IPCAT_REG_MAJOR_BMSK                                               0xf0000000
#define HWIO_USB30_IPCAT_REG_MAJOR_SHFT                                                     0x1c
#define HWIO_USB30_IPCAT_REG_MINOR_BMSK                                                0xfff0000
#define HWIO_USB30_IPCAT_REG_MINOR_SHFT                                                     0x10
#define HWIO_USB30_IPCAT_REG_STEP_BMSK                                                    0xffff
#define HWIO_USB30_IPCAT_REG_STEP_SHFT                                                       0x0

#define HWIO_USB30_CTRL_REG_ADDR                                                      (USB30_QSCRATCH_REG_BASE      + 0x00000004)
#define HWIO_USB30_CTRL_REG_PHYS                                                      (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000004)
#define HWIO_USB30_CTRL_REG_OFFS                                                      (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000004)
#define HWIO_USB30_CTRL_REG_RMSK                                                           0x3ff
#define HWIO_USB30_CTRL_REG_POR                                                       0x00000190
#define HWIO_USB30_CTRL_REG_IN          \
        in_dword_masked(HWIO_USB30_CTRL_REG_ADDR, HWIO_USB30_CTRL_REG_RMSK)
#define HWIO_USB30_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_CTRL_REG_ADDR, m)
#define HWIO_USB30_CTRL_REG_OUT(v)      \
        out_dword(HWIO_USB30_CTRL_REG_ADDR,v)
#define HWIO_USB30_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_CTRL_REG_ADDR,m,v,HWIO_USB30_CTRL_REG_IN)
#define HWIO_USB30_CTRL_REG_BC_XCVR_SELECT_BMSK                                            0x300
#define HWIO_USB30_CTRL_REG_BC_XCVR_SELECT_SHFT                                              0x8
#define HWIO_USB30_CTRL_REG_BC_TERM_SELECT_BMSK                                             0x80
#define HWIO_USB30_CTRL_REG_BC_TERM_SELECT_SHFT                                              0x7
#define HWIO_USB30_CTRL_REG_BC_TX_VALID_BMSK                                                0x40
#define HWIO_USB30_CTRL_REG_BC_TX_VALID_SHFT                                                 0x6
#define HWIO_USB30_CTRL_REG_BC_OPMODE_BMSK                                                  0x30
#define HWIO_USB30_CTRL_REG_BC_OPMODE_SHFT                                                   0x4
#define HWIO_USB30_CTRL_REG_BC_DMPULLDOWN_BMSK                                               0x8
#define HWIO_USB30_CTRL_REG_BC_DMPULLDOWN_SHFT                                               0x3
#define HWIO_USB30_CTRL_REG_BC_DPPULLDOWN_BMSK                                               0x4
#define HWIO_USB30_CTRL_REG_BC_DPPULLDOWN_SHFT                                               0x2
#define HWIO_USB30_CTRL_REG_BC_IDPULLUP_BMSK                                                 0x2
#define HWIO_USB30_CTRL_REG_BC_IDPULLUP_SHFT                                                 0x1
#define HWIO_USB30_CTRL_REG_BC_SEL_BMSK                                                      0x1
#define HWIO_USB30_CTRL_REG_BC_SEL_SHFT                                                      0x0

#define HWIO_USB30_GENERAL_CFG_ADDR                                                   (USB30_QSCRATCH_REG_BASE      + 0x00000008)
#define HWIO_USB30_GENERAL_CFG_PHYS                                                   (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000008)
#define HWIO_USB30_GENERAL_CFG_OFFS                                                   (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000008)
#define HWIO_USB30_GENERAL_CFG_RMSK                                                        0x30f
#define HWIO_USB30_GENERAL_CFG_POR                                                    0x00000004
#define HWIO_USB30_GENERAL_CFG_IN          \
        in_dword_masked(HWIO_USB30_GENERAL_CFG_ADDR, HWIO_USB30_GENERAL_CFG_RMSK)
#define HWIO_USB30_GENERAL_CFG_INM(m)      \
        in_dword_masked(HWIO_USB30_GENERAL_CFG_ADDR, m)
#define HWIO_USB30_GENERAL_CFG_OUT(v)      \
        out_dword(HWIO_USB30_GENERAL_CFG_ADDR,v)
#define HWIO_USB30_GENERAL_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_GENERAL_CFG_ADDR,m,v,HWIO_USB30_GENERAL_CFG_IN)
#define HWIO_USB30_GENERAL_CFG_PIPE3_SET_PHYSTATUS_SW_BMSK                                 0x200
#define HWIO_USB30_GENERAL_CFG_PIPE3_SET_PHYSTATUS_SW_SHFT                                   0x9
#define HWIO_USB30_GENERAL_CFG_PIPE_UTMI_CLK_DIS_BMSK                                      0x100
#define HWIO_USB30_GENERAL_CFG_PIPE_UTMI_CLK_DIS_SHFT                                        0x8
#define HWIO_USB30_GENERAL_CFG_PIPE3_PHYSTATUS_SW_BMSK                                       0x8
#define HWIO_USB30_GENERAL_CFG_PIPE3_PHYSTATUS_SW_SHFT                                       0x3
#define HWIO_USB30_GENERAL_CFG_QSRAM_EN_BMSK                                                 0x4
#define HWIO_USB30_GENERAL_CFG_QSRAM_EN_SHFT                                                 0x2
#define HWIO_USB30_GENERAL_CFG_DBM_EN_BMSK                                                   0x2
#define HWIO_USB30_GENERAL_CFG_DBM_EN_SHFT                                                   0x1
#define HWIO_USB30_GENERAL_CFG_PIPE_UTMI_CLK_SEL_BMSK                                        0x1
#define HWIO_USB30_GENERAL_CFG_PIPE_UTMI_CLK_SEL_SHFT                                        0x0

#define HWIO_USB30_RAM1_REG_ADDR                                                      (USB30_QSCRATCH_REG_BASE      + 0x0000000c)
#define HWIO_USB30_RAM1_REG_PHYS                                                      (USB30_QSCRATCH_REG_BASE_PHYS + 0x0000000c)
#define HWIO_USB30_RAM1_REG_OFFS                                                      (USB30_QSCRATCH_REG_BASE_OFFS + 0x0000000c)
#define HWIO_USB30_RAM1_REG_RMSK                                                             0x5
#define HWIO_USB30_RAM1_REG_POR                                                       0x00000000
#define HWIO_USB30_RAM1_REG_IN          \
        in_dword_masked(HWIO_USB30_RAM1_REG_ADDR, HWIO_USB30_RAM1_REG_RMSK)
#define HWIO_USB30_RAM1_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_RAM1_REG_ADDR, m)
#define HWIO_USB30_RAM1_REG_OUT(v)      \
        out_dword(HWIO_USB30_RAM1_REG_ADDR,v)
#define HWIO_USB30_RAM1_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_RAM1_REG_ADDR,m,v,HWIO_USB30_RAM1_REG_IN)
#define HWIO_USB30_RAM1_REG_RAM13_EN_BMSK                                                    0x4
#define HWIO_USB30_RAM1_REG_RAM13_EN_SHFT                                                    0x2
#define HWIO_USB30_RAM1_REG_RAM11_EN_BMSK                                                    0x1
#define HWIO_USB30_RAM1_REG_RAM11_EN_SHFT                                                    0x0

#define HWIO_USB30_HS_PHY_CTRL_ADDR                                                   (USB30_QSCRATCH_REG_BASE      + 0x00000010)
#define HWIO_USB30_HS_PHY_CTRL_PHYS                                                   (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000010)
#define HWIO_USB30_HS_PHY_CTRL_OFFS                                                   (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000010)
#define HWIO_USB30_HS_PHY_CTRL_RMSK                                                   0x10100000
#define HWIO_USB30_HS_PHY_CTRL_POR                                                    0x10000000
#define HWIO_USB30_HS_PHY_CTRL_IN          \
        in_dword_masked(HWIO_USB30_HS_PHY_CTRL_ADDR, HWIO_USB30_HS_PHY_CTRL_RMSK)
#define HWIO_USB30_HS_PHY_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB30_HS_PHY_CTRL_ADDR, m)
#define HWIO_USB30_HS_PHY_CTRL_OUT(v)      \
        out_dword(HWIO_USB30_HS_PHY_CTRL_ADDR,v)
#define HWIO_USB30_HS_PHY_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_HS_PHY_CTRL_ADDR,m,v,HWIO_USB30_HS_PHY_CTRL_IN)
#define HWIO_USB30_HS_PHY_CTRL_SW_SESSVLD_SEL_BMSK                                    0x10000000
#define HWIO_USB30_HS_PHY_CTRL_SW_SESSVLD_SEL_SHFT                                          0x1c
#define HWIO_USB30_HS_PHY_CTRL_UTMI_OTG_VBUS_VALID_BMSK                                 0x100000
#define HWIO_USB30_HS_PHY_CTRL_UTMI_OTG_VBUS_VALID_SHFT                                     0x14

#define HWIO_USB30_CHARGING_DET_OUTPUT_ADDR                                           (USB30_QSCRATCH_REG_BASE      + 0x0000001c)
#define HWIO_USB30_CHARGING_DET_OUTPUT_PHYS                                           (USB30_QSCRATCH_REG_BASE_PHYS + 0x0000001c)
#define HWIO_USB30_CHARGING_DET_OUTPUT_OFFS                                           (USB30_QSCRATCH_REG_BASE_OFFS + 0x0000001c)
#define HWIO_USB30_CHARGING_DET_OUTPUT_RMSK                                                0x300
#define HWIO_USB30_CHARGING_DET_OUTPUT_POR                                            0x00000000
#define HWIO_USB30_CHARGING_DET_OUTPUT_IN          \
        in_dword_masked(HWIO_USB30_CHARGING_DET_OUTPUT_ADDR, HWIO_USB30_CHARGING_DET_OUTPUT_RMSK)
#define HWIO_USB30_CHARGING_DET_OUTPUT_INM(m)      \
        in_dword_masked(HWIO_USB30_CHARGING_DET_OUTPUT_ADDR, m)
#define HWIO_USB30_CHARGING_DET_OUTPUT_LINESTATE_BMSK                                      0x300
#define HWIO_USB30_CHARGING_DET_OUTPUT_LINESTATE_SHFT                                        0x8

#define HWIO_USB30_ALT_INTERRUPT_EN_ADDR                                              (USB30_QSCRATCH_REG_BASE      + 0x00000020)
#define HWIO_USB30_ALT_INTERRUPT_EN_PHYS                                              (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000020)
#define HWIO_USB30_ALT_INTERRUPT_EN_OFFS                                              (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000020)
#define HWIO_USB30_ALT_INTERRUPT_EN_RMSK                                                  0x1000
#define HWIO_USB30_ALT_INTERRUPT_EN_POR                                               0x00000000
#define HWIO_USB30_ALT_INTERRUPT_EN_IN          \
        in_dword_masked(HWIO_USB30_ALT_INTERRUPT_EN_ADDR, HWIO_USB30_ALT_INTERRUPT_EN_RMSK)
#define HWIO_USB30_ALT_INTERRUPT_EN_INM(m)      \
        in_dword_masked(HWIO_USB30_ALT_INTERRUPT_EN_ADDR, m)
#define HWIO_USB30_ALT_INTERRUPT_EN_OUT(v)      \
        out_dword(HWIO_USB30_ALT_INTERRUPT_EN_ADDR,v)
#define HWIO_USB30_ALT_INTERRUPT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_ALT_INTERRUPT_EN_ADDR,m,v,HWIO_USB30_ALT_INTERRUPT_EN_IN)
#define HWIO_USB30_ALT_INTERRUPT_EN_LINESTATE_INTEN_BMSK                                  0x1000
#define HWIO_USB30_ALT_INTERRUPT_EN_LINESTATE_INTEN_SHFT                                     0xc

#define HWIO_USB30_HS_PHY_IRQ_STAT_ADDR                                               (USB30_QSCRATCH_REG_BASE      + 0x00000024)
#define HWIO_USB30_HS_PHY_IRQ_STAT_PHYS                                               (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000024)
#define HWIO_USB30_HS_PHY_IRQ_STAT_OFFS                                               (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000024)
#define HWIO_USB30_HS_PHY_IRQ_STAT_RMSK                                                   0x1000
#define HWIO_USB30_HS_PHY_IRQ_STAT_POR                                                0x00000000
#define HWIO_USB30_HS_PHY_IRQ_STAT_IN          \
        in_dword_masked(HWIO_USB30_HS_PHY_IRQ_STAT_ADDR, HWIO_USB30_HS_PHY_IRQ_STAT_RMSK)
#define HWIO_USB30_HS_PHY_IRQ_STAT_INM(m)      \
        in_dword_masked(HWIO_USB30_HS_PHY_IRQ_STAT_ADDR, m)
#define HWIO_USB30_HS_PHY_IRQ_STAT_OUT(v)      \
        out_dword(HWIO_USB30_HS_PHY_IRQ_STAT_ADDR,v)
#define HWIO_USB30_HS_PHY_IRQ_STAT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_HS_PHY_IRQ_STAT_ADDR,m,v,HWIO_USB30_HS_PHY_IRQ_STAT_IN)
#define HWIO_USB30_HS_PHY_IRQ_STAT_LINESTATE_INTLCH_BMSK                                  0x1000
#define HWIO_USB30_HS_PHY_IRQ_STAT_LINESTATE_INTLCH_SHFT                                     0xc

#define HWIO_USB30_CGCTL_REG_ADDR                                                     (USB30_QSCRATCH_REG_BASE      + 0x00000028)
#define HWIO_USB30_CGCTL_REG_PHYS                                                     (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000028)
#define HWIO_USB30_CGCTL_REG_OFFS                                                     (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000028)
#define HWIO_USB30_CGCTL_REG_RMSK                                                           0x1e
#define HWIO_USB30_CGCTL_REG_POR                                                      0x00000000
#define HWIO_USB30_CGCTL_REG_IN          \
        in_dword_masked(HWIO_USB30_CGCTL_REG_ADDR, HWIO_USB30_CGCTL_REG_RMSK)
#define HWIO_USB30_CGCTL_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_CGCTL_REG_ADDR, m)
#define HWIO_USB30_CGCTL_REG_OUT(v)      \
        out_dword(HWIO_USB30_CGCTL_REG_ADDR,v)
#define HWIO_USB30_CGCTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_CGCTL_REG_ADDR,m,v,HWIO_USB30_CGCTL_REG_IN)
#define HWIO_USB30_CGCTL_REG_RAM13_EN_BMSK                                                  0x10
#define HWIO_USB30_CGCTL_REG_RAM13_EN_SHFT                                                   0x4
#define HWIO_USB30_CGCTL_REG_RAM1112_EN_BMSK                                                 0x8
#define HWIO_USB30_CGCTL_REG_RAM1112_EN_SHFT                                                 0x3
#define HWIO_USB30_CGCTL_REG_BAM_NDP_EN_BMSK                                                 0x4
#define HWIO_USB30_CGCTL_REG_BAM_NDP_EN_SHFT                                                 0x2
#define HWIO_USB30_CGCTL_REG_DBM_FSM_EN_BMSK                                                 0x2
#define HWIO_USB30_CGCTL_REG_DBM_FSM_EN_SHFT                                                 0x1

#define HWIO_USB30_DBG_BUS_REG_ADDR                                                   (USB30_QSCRATCH_REG_BASE      + 0x0000002c)
#define HWIO_USB30_DBG_BUS_REG_PHYS                                                   (USB30_QSCRATCH_REG_BASE_PHYS + 0x0000002c)
#define HWIO_USB30_DBG_BUS_REG_OFFS                                                   (USB30_QSCRATCH_REG_BASE_OFFS + 0x0000002c)
#define HWIO_USB30_DBG_BUS_REG_RMSK                                                    0xf1ff001
#define HWIO_USB30_DBG_BUS_REG_POR                                                    0x00000000
#define HWIO_USB30_DBG_BUS_REG_IN          \
        in_dword_masked(HWIO_USB30_DBG_BUS_REG_ADDR, HWIO_USB30_DBG_BUS_REG_RMSK)
#define HWIO_USB30_DBG_BUS_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_DBG_BUS_REG_ADDR, m)
#define HWIO_USB30_DBG_BUS_REG_OUT(v)      \
        out_dword(HWIO_USB30_DBG_BUS_REG_ADDR,v)
#define HWIO_USB30_DBG_BUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_DBG_BUS_REG_ADDR,m,v,HWIO_USB30_DBG_BUS_REG_IN)
#define HWIO_USB30_DBG_BUS_REG_GENERAL_DBG_SEL_BMSK                                    0xf000000
#define HWIO_USB30_DBG_BUS_REG_GENERAL_DBG_SEL_SHFT                                         0x18
#define HWIO_USB30_DBG_BUS_REG_DBM_DBG_EN_BMSK                                          0x100000
#define HWIO_USB30_DBG_BUS_REG_DBM_DBG_EN_SHFT                                              0x14
#define HWIO_USB30_DBG_BUS_REG_DBM_DBG_SEL_BMSK                                          0xff000
#define HWIO_USB30_DBG_BUS_REG_DBM_DBG_SEL_SHFT                                              0xc
#define HWIO_USB30_DBG_BUS_REG_CTRL_DBG_SEL_BMSK                                             0x1
#define HWIO_USB30_DBG_BUS_REG_CTRL_DBG_SEL_SHFT                                             0x0

#define HWIO_USB30_SS_PHY_CTRL_ADDR                                                   (USB30_QSCRATCH_REG_BASE      + 0x00000030)
#define HWIO_USB30_SS_PHY_CTRL_PHYS                                                   (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000030)
#define HWIO_USB30_SS_PHY_CTRL_OFFS                                                   (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000030)
#define HWIO_USB30_SS_PHY_CTRL_RMSK                                                    0x1000000
#define HWIO_USB30_SS_PHY_CTRL_POR                                                    0x00000000
#define HWIO_USB30_SS_PHY_CTRL_IN          \
        in_dword_masked(HWIO_USB30_SS_PHY_CTRL_ADDR, HWIO_USB30_SS_PHY_CTRL_RMSK)
#define HWIO_USB30_SS_PHY_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB30_SS_PHY_CTRL_ADDR, m)
#define HWIO_USB30_SS_PHY_CTRL_OUT(v)      \
        out_dword(HWIO_USB30_SS_PHY_CTRL_ADDR,v)
#define HWIO_USB30_SS_PHY_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_SS_PHY_CTRL_ADDR,m,v,HWIO_USB30_SS_PHY_CTRL_IN)
#define HWIO_USB30_SS_PHY_CTRL_LANE0_PWR_PRESENT_BMSK                                  0x1000000
#define HWIO_USB30_SS_PHY_CTRL_LANE0_PWR_PRESENT_SHFT                                       0x18

#define HWIO_USB30_PWR_EVNT_IRQ_STAT_ADDR                                             (USB30_QSCRATCH_REG_BASE      + 0x00000058)
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_PHYS                                             (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000058)
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_OFFS                                             (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000058)
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_RMSK                                               0x7cf03c
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_POR                                              0x00000000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_IN          \
        in_dword_masked(HWIO_USB30_PWR_EVNT_IRQ_STAT_ADDR, HWIO_USB30_PWR_EVNT_IRQ_STAT_RMSK)
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_INM(m)      \
        in_dword_masked(HWIO_USB30_PWR_EVNT_IRQ_STAT_ADDR, m)
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_OUT(v)      \
        out_dword(HWIO_USB30_PWR_EVNT_IRQ_STAT_ADDR,v)
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_PWR_EVNT_IRQ_STAT_ADDR,m,v,HWIO_USB30_PWR_EVNT_IRQ_STAT_IN)
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_L1_SUSPEND_OUT_IRQ_STAT_BMSK                       0x400000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_L1_SUSPEND_OUT_IRQ_STAT_SHFT                           0x16
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_OUT_RX_ELECIDLE_ASYNC_IRQ_STAT_BMSK            0x200000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_OUT_RX_ELECIDLE_ASYNC_IRQ_STAT_SHFT                0x15
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_OUT_L2_ASYNC_IRQ_STAT_BMSK                     0x100000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_OUT_L2_ASYNC_IRQ_STAT_SHFT                         0x14
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_POWERDOWN_OUT_P3_ASYNC_IRQ_STAT_BMSK                0x80000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_POWERDOWN_OUT_P3_ASYNC_IRQ_STAT_SHFT                   0x13
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_USB30_LINESTATE_INTSTS_BMSK                         0x40000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_USB30_LINESTATE_INTSTS_SHFT                            0x12
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_DBM_EP_FIFO_OVERRUN_STAT_BMSK                        0x8000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_DBM_EP_FIFO_OVERRUN_STAT_SHFT                           0xf
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_PME_IRQ_STAT_BMSK                                    0x4000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_PME_IRQ_STAT_SHFT                                       0xe
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_OUT_L1_IRQ_STAT_BMSK                             0x2000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_OUT_L1_IRQ_STAT_SHFT                                0xd
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_OUT_RX_ELECIDLE_IRQ_STAT_BMSK                    0x1000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_OUT_RX_ELECIDLE_IRQ_STAT_SHFT                       0xc
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_OUT_L2_IRQ_STAT_BMSK                               0x20
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_OUT_L2_IRQ_STAT_SHFT                                0x5
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_IN_L2_IRQ_STAT_BMSK                                0x10
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_IN_L2_IRQ_STAT_SHFT                                 0x4
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_POWERDOWN_OUT_P3_IRQ_STAT_BMSK                          0x8
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_POWERDOWN_OUT_P3_IRQ_STAT_SHFT                          0x3
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_POWERDOWN_IN_P3_IRQ_STAT_BMSK                           0x4
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_POWERDOWN_IN_P3_IRQ_STAT_SHFT                           0x2

#define HWIO_USB30_PWR_EVNT_IRQ_MASK_ADDR                                             (USB30_QSCRATCH_REG_BASE      + 0x0000005c)
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_PHYS                                             (USB30_QSCRATCH_REG_BASE_PHYS + 0x0000005c)
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_OFFS                                             (USB30_QSCRATCH_REG_BASE_OFFS + 0x0000005c)
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_RMSK                                               0x7cf03c
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_POR                                              0x00000000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_IN          \
        in_dword_masked(HWIO_USB30_PWR_EVNT_IRQ_MASK_ADDR, HWIO_USB30_PWR_EVNT_IRQ_MASK_RMSK)
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_INM(m)      \
        in_dword_masked(HWIO_USB30_PWR_EVNT_IRQ_MASK_ADDR, m)
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_OUT(v)      \
        out_dword(HWIO_USB30_PWR_EVNT_IRQ_MASK_ADDR,v)
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_PWR_EVNT_IRQ_MASK_ADDR,m,v,HWIO_USB30_PWR_EVNT_IRQ_MASK_IN)
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_L1_SUSPEND_OUT_IRQ_MASK_BMSK                       0x400000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_L1_SUSPEND_OUT_IRQ_MASK_SHFT                           0x16
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_OUT_RX_ELECIDLE_ASYNC_IRQ_MASK_BMSK            0x200000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_OUT_RX_ELECIDLE_ASYNC_IRQ_MASK_SHFT                0x15
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_OUT_L2_ASYNC_IRQ_MASK_BMSK                     0x100000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_OUT_L2_ASYNC_IRQ_MASK_SHFT                         0x14
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_POWERDOWN_OUT_P3_ASYNC_IRQ_MASK_BMSK                0x80000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_POWERDOWN_OUT_P3_ASYNC_IRQ_MASK_SHFT                   0x13
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_USB30_LINESTATE_MASK_BMSK                           0x40000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_USB30_LINESTATE_MASK_SHFT                              0x12
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_DBM_EP_FIFO_OVERRUN_MASK_BMSK                        0x8000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_DBM_EP_FIFO_OVERRUN_MASK_SHFT                           0xf
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_PME_IRQ_MASK_BMSK                                    0x4000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_PME_IRQ_MASK_SHFT                                       0xe
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_OUT_L1_IRQ_MASK_BMSK                             0x2000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_OUT_L1_IRQ_MASK_SHFT                                0xd
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_OUT_RX_ELECIDLE_IRQ_MASK_BMSK                    0x1000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_OUT_RX_ELECIDLE_IRQ_MASK_SHFT                       0xc
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_OUT_L2_IRQ_MASK_BMSK                               0x20
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_OUT_L2_IRQ_MASK_SHFT                                0x5
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_IN_L2_IRQ_MASK_BMSK                                0x10
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_IN_L2_IRQ_MASK_SHFT                                 0x4
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_POWERDOWN_OUT_P3_IRQ_MASK_BMSK                          0x8
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_POWERDOWN_OUT_P3_IRQ_MASK_SHFT                          0x3
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_POWERDOWN_IN_P3_IRQ_MASK_BMSK                           0x4
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_POWERDOWN_IN_P3_IRQ_MASK_SHFT                           0x2

#define HWIO_USB30_HW_SW_EVT_CTRL_REG_ADDR                                            (USB30_QSCRATCH_REG_BASE      + 0x00000060)
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_PHYS                                            (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000060)
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_OFFS                                            (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000060)
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_RMSK                                                 0x131
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_POR                                             0x00000000
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_IN          \
        in_dword_masked(HWIO_USB30_HW_SW_EVT_CTRL_REG_ADDR, HWIO_USB30_HW_SW_EVT_CTRL_REG_RMSK)
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_HW_SW_EVT_CTRL_REG_ADDR, m)
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_OUT(v)      \
        out_dword(HWIO_USB30_HW_SW_EVT_CTRL_REG_ADDR,v)
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_HW_SW_EVT_CTRL_REG_ADDR,m,v,HWIO_USB30_HW_SW_EVT_CTRL_REG_IN)
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_SW_EVT_MUX_SEL_BMSK                                  0x100
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_SW_EVT_MUX_SEL_SHFT                                    0x8
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_HW_EVT_MUX_CTRL_BMSK                                  0x30
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_HW_EVT_MUX_CTRL_SHFT                                   0x4
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_EVENT_BUS_HALT_BMSK                                    0x1
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_EVENT_BUS_HALT_SHFT                                    0x0

#define HWIO_USB30_FLADJ_30MHZ_REG_ADDR                                               (USB30_QSCRATCH_REG_BASE      + 0x00000068)
#define HWIO_USB30_FLADJ_30MHZ_REG_PHYS                                               (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000068)
#define HWIO_USB30_FLADJ_30MHZ_REG_OFFS                                               (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000068)
#define HWIO_USB30_FLADJ_30MHZ_REG_RMSK                                                     0x3f
#define HWIO_USB30_FLADJ_30MHZ_REG_POR                                                0x00000020
#define HWIO_USB30_FLADJ_30MHZ_REG_IN          \
        in_dword_masked(HWIO_USB30_FLADJ_30MHZ_REG_ADDR, HWIO_USB30_FLADJ_30MHZ_REG_RMSK)
#define HWIO_USB30_FLADJ_30MHZ_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_FLADJ_30MHZ_REG_ADDR, m)
#define HWIO_USB30_FLADJ_30MHZ_REG_OUT(v)      \
        out_dword(HWIO_USB30_FLADJ_30MHZ_REG_ADDR,v)
#define HWIO_USB30_FLADJ_30MHZ_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_FLADJ_30MHZ_REG_ADDR,m,v,HWIO_USB30_FLADJ_30MHZ_REG_IN)
#define HWIO_USB30_FLADJ_30MHZ_REG_FLADJ_30MHZ_VALUE_BMSK                                   0x3f
#define HWIO_USB30_FLADJ_30MHZ_REG_FLADJ_30MHZ_VALUE_SHFT                                    0x0

#define HWIO_USB30_M_AW_USER_REG_ADDR                                                 (USB30_QSCRATCH_REG_BASE      + 0x0000006c)
#define HWIO_USB30_M_AW_USER_REG_PHYS                                                 (USB30_QSCRATCH_REG_BASE_PHYS + 0x0000006c)
#define HWIO_USB30_M_AW_USER_REG_OFFS                                                 (USB30_QSCRATCH_REG_BASE_OFFS + 0x0000006c)
#define HWIO_USB30_M_AW_USER_REG_RMSK                                                      0x97f
#define HWIO_USB30_M_AW_USER_REG_POR                                                  0x00000122
#define HWIO_USB30_M_AW_USER_REG_IN          \
        in_dword_masked(HWIO_USB30_M_AW_USER_REG_ADDR, HWIO_USB30_M_AW_USER_REG_RMSK)
#define HWIO_USB30_M_AW_USER_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_M_AW_USER_REG_ADDR, m)
#define HWIO_USB30_M_AW_USER_REG_OUT(v)      \
        out_dword(HWIO_USB30_M_AW_USER_REG_ADDR,v)
#define HWIO_USB30_M_AW_USER_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_M_AW_USER_REG_ADDR,m,v,HWIO_USB30_M_AW_USER_REG_IN)
#define HWIO_USB30_M_AW_USER_REG_AW_MEMTYPE_1_SEL_BMSK                                     0x800
#define HWIO_USB30_M_AW_USER_REG_AW_MEMTYPE_1_SEL_SHFT                                       0xb
#define HWIO_USB30_M_AW_USER_REG_AW_NOALLOACATE_BMSK                                       0x100
#define HWIO_USB30_M_AW_USER_REG_AW_NOALLOACATE_SHFT                                         0x8
#define HWIO_USB30_M_AW_USER_REG_AW_MEMTYPE_BMSK                                            0x70
#define HWIO_USB30_M_AW_USER_REG_AW_MEMTYPE_SHFT                                             0x4
#define HWIO_USB30_M_AW_USER_REG_AW_CACHE_BMSK                                               0xf
#define HWIO_USB30_M_AW_USER_REG_AW_CACHE_SHFT                                               0x0

#define HWIO_USB30_M_AR_USER_REG_ADDR                                                 (USB30_QSCRATCH_REG_BASE      + 0x00000070)
#define HWIO_USB30_M_AR_USER_REG_PHYS                                                 (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000070)
#define HWIO_USB30_M_AR_USER_REG_OFFS                                                 (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000070)
#define HWIO_USB30_M_AR_USER_REG_RMSK                                                      0x97f
#define HWIO_USB30_M_AR_USER_REG_POR                                                  0x00000122
#define HWIO_USB30_M_AR_USER_REG_IN          \
        in_dword_masked(HWIO_USB30_M_AR_USER_REG_ADDR, HWIO_USB30_M_AR_USER_REG_RMSK)
#define HWIO_USB30_M_AR_USER_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_M_AR_USER_REG_ADDR, m)
#define HWIO_USB30_M_AR_USER_REG_OUT(v)      \
        out_dword(HWIO_USB30_M_AR_USER_REG_ADDR,v)
#define HWIO_USB30_M_AR_USER_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_M_AR_USER_REG_ADDR,m,v,HWIO_USB30_M_AR_USER_REG_IN)
#define HWIO_USB30_M_AR_USER_REG_AR_MEMTYPE_1_SEL_BMSK                                     0x800
#define HWIO_USB30_M_AR_USER_REG_AR_MEMTYPE_1_SEL_SHFT                                       0xb
#define HWIO_USB30_M_AR_USER_REG_AR_NOALLOACATE_BMSK                                       0x100
#define HWIO_USB30_M_AR_USER_REG_AR_NOALLOACATE_SHFT                                         0x8
#define HWIO_USB30_M_AR_USER_REG_AR_MEMTYPE_BMSK                                            0x70
#define HWIO_USB30_M_AR_USER_REG_AR_MEMTYPE_SHFT                                             0x4
#define HWIO_USB30_M_AR_USER_REG_AR_CACHE_BMSK                                               0xf
#define HWIO_USB30_M_AR_USER_REG_AR_CACHE_SHFT                                               0x0

#define HWIO_USB30_QSCRTCH_REG_n_ADDR(n)                                              (USB30_QSCRATCH_REG_BASE      + 0x000000b4 + 0x4 * (n))
#define HWIO_USB30_QSCRTCH_REG_n_PHYS(n)                                              (USB30_QSCRATCH_REG_BASE_PHYS + 0x000000b4 + 0x4 * (n))
#define HWIO_USB30_QSCRTCH_REG_n_OFFS(n)                                              (USB30_QSCRATCH_REG_BASE_OFFS + 0x000000b4 + 0x4 * (n))
#define HWIO_USB30_QSCRTCH_REG_n_RMSK                                                 0xffffffff
#define HWIO_USB30_QSCRTCH_REG_n_MAXn                                                          4
#define HWIO_USB30_QSCRTCH_REG_n_POR                                                  0x00000000
#define HWIO_USB30_QSCRTCH_REG_n_INI(n)        \
        in_dword_masked(HWIO_USB30_QSCRTCH_REG_n_ADDR(n), HWIO_USB30_QSCRTCH_REG_n_RMSK)
#define HWIO_USB30_QSCRTCH_REG_n_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_QSCRTCH_REG_n_ADDR(n), mask)
#define HWIO_USB30_QSCRTCH_REG_n_OUTI(n,val)    \
        out_dword(HWIO_USB30_QSCRTCH_REG_n_ADDR(n),val)
#define HWIO_USB30_QSCRTCH_REG_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_USB30_QSCRTCH_REG_n_ADDR(n),mask,val,HWIO_USB30_QSCRTCH_REG_n_INI(n))
#define HWIO_USB30_QSCRTCH_REG_n_QSCRTCH_REG_BMSK                                     0xffffffff
#define HWIO_USB30_QSCRTCH_REG_n_QSCRTCH_REG_SHFT                                            0x0

#define HWIO_USB30_SS_QMP_PHY_CTRL_ADDR                                               (USB30_QSCRATCH_REG_BASE      + 0x000000f0)
#define HWIO_USB30_SS_QMP_PHY_CTRL_PHYS                                               (USB30_QSCRATCH_REG_BASE_PHYS + 0x000000f0)
#define HWIO_USB30_SS_QMP_PHY_CTRL_OFFS                                               (USB30_QSCRATCH_REG_BASE_OFFS + 0x000000f0)
#define HWIO_USB30_SS_QMP_PHY_CTRL_RMSK                                                      0x1
#define HWIO_USB30_SS_QMP_PHY_CTRL_POR                                                0x00000001
#define HWIO_USB30_SS_QMP_PHY_CTRL_IN          \
        in_dword_masked(HWIO_USB30_SS_QMP_PHY_CTRL_ADDR, HWIO_USB30_SS_QMP_PHY_CTRL_RMSK)
#define HWIO_USB30_SS_QMP_PHY_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB30_SS_QMP_PHY_CTRL_ADDR, m)
#define HWIO_USB30_SS_QMP_PHY_CTRL_OUT(v)      \
        out_dword(HWIO_USB30_SS_QMP_PHY_CTRL_ADDR,v)
#define HWIO_USB30_SS_QMP_PHY_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_SS_QMP_PHY_CTRL_ADDR,m,v,HWIO_USB30_SS_QMP_PHY_CTRL_IN)
#define HWIO_USB30_SS_QMP_PHY_CTRL_USB3QMP_PHY_RESET_EN_BMSK                                 0x1
#define HWIO_USB30_SS_QMP_PHY_CTRL_USB3QMP_PHY_RESET_EN_SHFT                                 0x0

#define HWIO_USB30_SNPS_CORE_CFG_ADDR                                                 (USB30_QSCRATCH_REG_BASE      + 0x000000f4)
#define HWIO_USB30_SNPS_CORE_CFG_PHYS                                                 (USB30_QSCRATCH_REG_BASE_PHYS + 0x000000f4)
#define HWIO_USB30_SNPS_CORE_CFG_OFFS                                                 (USB30_QSCRATCH_REG_BASE_OFFS + 0x000000f4)
#define HWIO_USB30_SNPS_CORE_CFG_RMSK                                                        0x1
#define HWIO_USB30_SNPS_CORE_CFG_POR                                                  0x00000000
#define HWIO_USB30_SNPS_CORE_CFG_IN          \
        in_dword_masked(HWIO_USB30_SNPS_CORE_CFG_ADDR, HWIO_USB30_SNPS_CORE_CFG_RMSK)
#define HWIO_USB30_SNPS_CORE_CFG_INM(m)      \
        in_dword_masked(HWIO_USB30_SNPS_CORE_CFG_ADDR, m)
#define HWIO_USB30_SNPS_CORE_CFG_OUT(v)      \
        out_dword(HWIO_USB30_SNPS_CORE_CFG_ADDR,v)
#define HWIO_USB30_SNPS_CORE_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB30_SNPS_CORE_CFG_ADDR,m,v,HWIO_USB30_SNPS_CORE_CFG_IN)
#define HWIO_USB30_SNPS_CORE_CFG_SNPS_CORE_PME_EN_BMSK                                       0x1
#define HWIO_USB30_SNPS_CORE_CFG_SNPS_CORE_PME_EN_SHFT                                       0x0

#define HWIO_USB30_USB30_STS_REG_ADDR                                                 (USB30_QSCRATCH_REG_BASE      + 0x000000f8)
#define HWIO_USB30_USB30_STS_REG_PHYS                                                 (USB30_QSCRATCH_REG_BASE_PHYS + 0x000000f8)
#define HWIO_USB30_USB30_STS_REG_OFFS                                                 (USB30_QSCRATCH_REG_BASE_OFFS + 0x000000f8)
#define HWIO_USB30_USB30_STS_REG_RMSK                                                       0x3f
#define HWIO_USB30_USB30_STS_REG_POR                                                  0x0000003d
#define HWIO_USB30_USB30_STS_REG_IN          \
        in_dword_masked(HWIO_USB30_USB30_STS_REG_ADDR, HWIO_USB30_USB30_STS_REG_RMSK)
#define HWIO_USB30_USB30_STS_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_STS_REG_ADDR, m)
#define HWIO_USB30_USB30_STS_REG_USB30_CTRL_SLEEP_N_BMSK                                    0x20
#define HWIO_USB30_USB30_STS_REG_USB30_CTRL_SLEEP_N_SHFT                                     0x5
#define HWIO_USB30_USB30_STS_REG_USB30_CTRL_SUSPEND_N_BMSK                                  0x10
#define HWIO_USB30_USB30_STS_REG_USB30_CTRL_SUSPEND_N_SHFT                                   0x4
#define HWIO_USB30_USB30_STS_REG_USB30_CTRL_L1_SUSPEND_N_BMSK                                0x8
#define HWIO_USB30_USB30_STS_REG_USB30_CTRL_L1_SUSPEND_N_SHFT                                0x3
#define HWIO_USB30_USB30_STS_REG_USB30_PHY_STATUS_BMSK                                       0x4
#define HWIO_USB30_USB30_STS_REG_USB30_PHY_STATUS_SHFT                                       0x2
#define HWIO_USB30_USB30_STS_REG_USB30_OPMODE_BMSK                                           0x3
#define HWIO_USB30_USB30_STS_REG_USB30_OPMODE_SHFT                                           0x0

/*----------------------------------------------------------------------------
 * MODULE: USB3PHY_CM_PCIE_USB3_SW
 *--------------------------------------------------------------------------*/
#define USB3PHY_AHB2PHY_BASE             (0x00078000)
#define USB3PHY_CM_PCIE_USB3_SW_REG_BASE (USB3PHY_AHB2PHY_BASE      + 0x00000000)
#define USB3PHY_CM_PCIE_USB3_SW_REG_BASE_PHYS (USB3PHY_AHB2PHY_BASE_PHYS + 0x00000000)
#define USB3PHY_CM_PCIE_USB3_SW_REG_BASE_OFFS 0x00000000

/*----------------------------------------------------------------------------
 * MODULE: USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON
 *--------------------------------------------------------------------------*/

#define USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE                              (USB3PHY_AHB2PHY_BASE      + 0x00000000)
#define USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS                         (USB3PHY_AHB2PHY_BASE_PHYS + 0x00000000)
#define USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS                         0x00000000

#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_ADDR                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000000)
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_PHYS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000000)
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_OFFS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000000)
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_ADDR, HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_IN)
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_PLACEHOLDER_CHAIN_INPUT_BMSK                           0x80
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_PLACEHOLDER_CHAIN_INPUT_SHFT                            0x7
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_RBLDO_EN_MUX_BMSK                               0x40
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_RBLDO_EN_MUX_SHFT                                0x6
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_RBLDO_EN_BMSK                                   0x20
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_RBLDO_EN_SHFT                                    0x5
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_CM_BMSK                                         0x10
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_CM_SHFT                                          0x4
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_BMSK                                   0x8
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_SHFT                                   0x3
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_GNDTERM_BMSK                                     0x4
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_GNDTERM_SHFT                                     0x2
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_TERM_SEL_BMSK                                    0x2
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_TERM_SEL_SHFT                                    0x1
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_BUF_EN_BMSK                                      0x1
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_BUF_EN_SHFT                                      0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000004)
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000004)
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000004)
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_RMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_POR                                            0x00000001
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_PLL_VCO_TAIL_MUX_BMSK                                0x80
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_PLL_VCO_TAIL_MUX_SHFT                                 0x7
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_PLL_VCO_TAIL_BMSK                                    0x7c
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_PLL_VCO_TAIL_SHFT                                     0x2
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_PLL_EN_MUX_BMSK                                       0x2
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_PLL_EN_MUX_SHFT                                       0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_PLL_EN_BMSK                                           0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCOTAIL_EN_PLL_EN_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_ADDR                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000008)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_PHYS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000008)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_OFFS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000008)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_RMSK                                                        0xf
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CMN_MODE_ADDR, HWIO_USB3PHY_QSERDES_COM_CMN_MODE_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CMN_MODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_CMN_MODE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_CMN_MODE_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_CMN_MODE_IN)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_CMN_MODE_BMSK                                               0xf
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_CMN_MODE_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_COM_IE_TRIM_ADDR                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x0000000c)
#define HWIO_USB3PHY_QSERDES_COM_IE_TRIM_PHYS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x0000000c)
#define HWIO_USB3PHY_QSERDES_COM_IE_TRIM_OFFS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x0000000c)
#define HWIO_USB3PHY_QSERDES_COM_IE_TRIM_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_COM_IE_TRIM_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_COM_IE_TRIM_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_IE_TRIM_ADDR, HWIO_USB3PHY_QSERDES_COM_IE_TRIM_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_IE_TRIM_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_IE_TRIM_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_IE_TRIM_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_IE_TRIM_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_IE_TRIM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_IE_TRIM_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_IE_TRIM_IN)
#define HWIO_USB3PHY_QSERDES_COM_IE_TRIM_IETRIM_BMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_COM_IE_TRIM_IETRIM_SHFT                                                  0x0

#define HWIO_USB3PHY_QSERDES_COM_IP_TRIM_ADDR                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000010)
#define HWIO_USB3PHY_QSERDES_COM_IP_TRIM_PHYS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000010)
#define HWIO_USB3PHY_QSERDES_COM_IP_TRIM_OFFS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000010)
#define HWIO_USB3PHY_QSERDES_COM_IP_TRIM_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_COM_IP_TRIM_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_COM_IP_TRIM_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_IP_TRIM_ADDR, HWIO_USB3PHY_QSERDES_COM_IP_TRIM_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_IP_TRIM_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_IP_TRIM_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_IP_TRIM_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_IP_TRIM_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_IP_TRIM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_IP_TRIM_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_IP_TRIM_IN)
#define HWIO_USB3PHY_QSERDES_COM_IP_TRIM_IPTRIM_BMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_COM_IP_TRIM_IPTRIM_SHFT                                                  0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_ADDR                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000014)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PHYS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000014)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_OFFS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000014)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_RMSK                                                      0xff
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_POR                                                 0x00000024
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PLL_CP_PROP_INSEL_BMSK                                    0x80
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PLL_CP_PROP_INSEL_SHFT                                     0x7
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PLL_IBOOST_BMSK                                           0x40
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PLL_IBOOST_SHFT                                            0x6
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_OCP_EN_BMSK                                               0x20
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_OCP_EN_SHFT                                                0x5
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PLL_SYSCLKD2_BMSK                                         0x10
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PLL_SYSCLKD2_SHFT                                          0x4
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PLL_CPLIN_BMSK                                             0x8
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PLL_CPLIN_SHFT                                             0x3
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PLL_DIV_FFEN_BMSK                                          0x4
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PLL_DIV_FFEN_SHFT                                          0x2
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PLL_DIV_ORD_BMSK                                           0x2
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PLL_DIV_ORD_SHFT                                           0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_VCO_SEL_BMSK                                               0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_VCO_SEL_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_CONTROL_ADDR                                        (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000018)
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_CONTROL_PHYS                                        (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000018)
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_CONTROL_OFFS                                        (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000018)
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_CONTROL_RMSK                                              0x3f
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_CONTROL_POR                                         0x00000004
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_CONTROL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_CONTROL_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_CONTROL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_CONTROL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_CONTROL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_CONTROL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_CONTROL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_CONTROL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_CONTROL_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_CONTROL_PLL_CLKOUT_SEL_BMSK                               0x3c
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_CONTROL_PLL_CLKOUT_SEL_SHFT                                0x2
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_CONTROL_PLL_FLIP_DIR_BMSK                                  0x2
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_CONTROL_PLL_FLIP_DIR_SHFT                                  0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_CONTROL_PLL_PHSEL_EN_BMSK                                  0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_CONTROL_PLL_PHSEL_EN_SHFT                                  0x0

#define HWIO_USB3PHY_QSERDES_COM_IPTAT_TRIM_VCCA_TX_SEL_ADDR                                   (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x0000001c)
#define HWIO_USB3PHY_QSERDES_COM_IPTAT_TRIM_VCCA_TX_SEL_PHYS                                   (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x0000001c)
#define HWIO_USB3PHY_QSERDES_COM_IPTAT_TRIM_VCCA_TX_SEL_OFFS                                   (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x0000001c)
#define HWIO_USB3PHY_QSERDES_COM_IPTAT_TRIM_VCCA_TX_SEL_RMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_COM_IPTAT_TRIM_VCCA_TX_SEL_POR                                    0x00000000
#define HWIO_USB3PHY_QSERDES_COM_IPTAT_TRIM_VCCA_TX_SEL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_IPTAT_TRIM_VCCA_TX_SEL_ADDR, HWIO_USB3PHY_QSERDES_COM_IPTAT_TRIM_VCCA_TX_SEL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_IPTAT_TRIM_VCCA_TX_SEL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_IPTAT_TRIM_VCCA_TX_SEL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_IPTAT_TRIM_VCCA_TX_SEL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_IPTAT_TRIM_VCCA_TX_SEL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_IPTAT_TRIM_VCCA_TX_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_IPTAT_TRIM_VCCA_TX_SEL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_IPTAT_TRIM_VCCA_TX_SEL_IN)
#define HWIO_USB3PHY_QSERDES_COM_IPTAT_TRIM_VCCA_TX_SEL_VCCA_TX_SEL_BMSK                             0xe0
#define HWIO_USB3PHY_QSERDES_COM_IPTAT_TRIM_VCCA_TX_SEL_VCCA_TX_SEL_SHFT                              0x5
#define HWIO_USB3PHY_QSERDES_COM_IPTAT_TRIM_VCCA_TX_SEL_IPTAT_TRIM_BMSK                              0x1f
#define HWIO_USB3PHY_QSERDES_COM_IPTAT_TRIM_VCCA_TX_SEL_IPTAT_TRIM_SHFT                               0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_DC_ADDR                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000020)
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_DC_PHYS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000020)
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_DC_OFFS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000020)
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_DC_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_DC_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_DC_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_DC_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_DC_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_DC_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_DC_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_DC_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_DC_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_DC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_DC_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_DC_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_DC_PLL_PHSEL_DC_BMSK                                      0xff
#define HWIO_USB3PHY_QSERDES_COM_PLL_PHSEL_DC_PLL_PHSEL_DC_SHFT                                       0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETI_ADDR                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000024)
#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETI_PHYS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000024)
#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETI_OFFS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000024)
#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETI_RMSK                                                    0x3f
#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETI_POR                                               0x00000016
#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETI_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETI_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETI_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETI_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETI_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETI_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETI_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETI_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETI_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETI_PLL_IPSETI_BMSK                                         0x3f
#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETI_PLL_IPSETI_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_IN_SYNC_SEL_ADDR                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000028)
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_IN_SYNC_SEL_PHYS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000028)
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_IN_SYNC_SEL_OFFS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000028)
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_IN_SYNC_SEL_RMSK                                            0x1
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_IN_SYNC_SEL_POR                                      0x00000000
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_IN_SYNC_SEL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CORE_CLK_IN_SYNC_SEL_ADDR, HWIO_USB3PHY_QSERDES_COM_CORE_CLK_IN_SYNC_SEL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_IN_SYNC_SEL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CORE_CLK_IN_SYNC_SEL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_IN_SYNC_SEL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_CORE_CLK_IN_SYNC_SEL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_IN_SYNC_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_CORE_CLK_IN_SYNC_SEL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_CORE_CLK_IN_SYNC_SEL_IN)
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_IN_SYNC_SEL_CORECLK_IN_SYNC_SEL_BMSK                        0x1
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_IN_SYNC_SEL_CORECLK_IN_SYNC_SEL_SHFT                        0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_ADDR                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x0000002c)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_PHYS                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x0000002c)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_OFFS                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x0000002c)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_RMSK                                            0x7f
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_POR                                       0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_INVERT_PLL_CAL_TUNE_CODE_BMSK                   0x40
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_INVERT_PLL_CAL_TUNE_CODE_SHFT                    0x6
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_KVCO_CAL_EN_MUX_BMSK                            0x20
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_KVCO_CAL_EN_MUX_SHFT                             0x5
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_KVCO_CAL_EN_BMSK                                0x10
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_KVCO_CAL_EN_SHFT                                 0x4
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_BKG_CAL_EN_MUX_BMSK                              0x8
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_BKG_CAL_EN_MUX_SHFT                              0x3
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_BKG_CAL_EN_BMSK                                  0x4
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_BKG_CAL_EN_SHFT                                  0x2
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_PLL_CAL_EN_MUX_BMSK                              0x2
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_PLL_CAL_EN_MUX_SHFT                              0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_PLL_CAL_EN_BMSK                                  0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKG_KVCO_CAL_EN_PLL_CAL_EN_SHFT                                  0x0

#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000030)
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_PHYS                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000030)
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OFFS                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000030)
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_RMSK                                            0x3f
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_POR                                       0x00000000
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR, HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_IN)
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_MUX_BMSK                            0x20
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_MUX_SHFT                             0x5
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_BMSK                                0x10
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_SHFT                                 0x4
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_MUX_BMSK                             0x8
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_MUX_SHFT                             0x3
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_BMSK                                 0x4
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_SHFT                                 0x2
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_BMSK                                 0x2
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_SHFT                                 0x1
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_BMSK                                     0x1
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETI_ADDR                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000034)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETI_PHYS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000034)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETI_OFFS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000034)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETI_RMSK                                                    0xff
#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETI_POR                                               0x0000002b
#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETI_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETI_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETI_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETI_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETI_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETI_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETI_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETI_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETI_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETI_PLL_CPSETI_BMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETI_PLL_CPSETI_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETP_ADDR                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000038)
#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETP_PHYS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000038)
#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETP_OFFS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000038)
#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETP_RMSK                                                    0x3f
#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETP_POR                                               0x00000005
#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETP_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETP_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETP_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETP_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETP_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETP_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETP_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETP_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETP_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETP_PLL_IPSETP_BMSK                                         0x3f
#define HWIO_USB3PHY_QSERDES_COM_PLL_IP_SETP_PLL_IPSETP_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETP_ADDR                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x0000003c)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETP_PHYS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x0000003c)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETP_OFFS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x0000003c)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETP_RMSK                                                    0x1f
#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETP_POR                                               0x00000004
#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETP_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETP_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETP_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETP_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETP_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETP_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETP_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETP_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETP_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETP_PLL_CPSETP_BMSK                                         0x1f
#define HWIO_USB3PHY_QSERDES_COM_PLL_CP_SETP_PLL_CPSETP_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_ADDR                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000040)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_PHYS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000040)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_OFFS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000040)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_ADDR, HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_IN)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_ATB_SEL1_BMSK                                              0xff
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_ATB_SEL1_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_ADDR                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000044)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_PHYS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000044)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_OFFS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000044)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_ADDR, HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_IN)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_DEBUGBUS_SEL_BMSK                                          0xf0
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_DEBUGBUS_SEL_SHFT                                           0x4
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_ATB_SEL2_BMSK                                               0xf
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_ATB_SEL2_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_ADDR                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000048)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_PHYS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000048)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_OFFS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000048)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_RMSK                                           0x7f
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_POR                                      0x00000000
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_ADDR, HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_IN)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_TX_BAND_MUX_BMSK                               0x40
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_TX_BAND_MUX_SHFT                                0x6
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_TX_BAND_BMSK                                   0x30
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_TX_BAND_SHFT                                    0x4
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_SYSCLK_SEL_BMSK                                 0xc
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_SYSCLK_SEL_SHFT                                 0x2
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_SYSCLK_EN_MUX_BMSK                              0x2
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_SYSCLK_EN_MUX_SHFT                              0x1
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_SYSCLK_EN_BMSK                                  0x1
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_TXBAND_SYSCLK_EN_SHFT                                  0x0

#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_ADDR                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x0000004c)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_PHYS                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x0000004c)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_OFFS                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x0000004c)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_RMSK                                                  0xff
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_POR                                             0x00000000
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_ADDR, HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_IN)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_BYPASS_KVCO_BMSK                                      0x80
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_BYPASS_KVCO_SHFT                                       0x7
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_DISABLE_CLKGATE_BMSK                                  0x40
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_DISABLE_CLKGATE_SHFT                                   0x6
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_PLL_UNLOCK_DET_BMSK                                   0x20
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_PLL_UNLOCK_DET_SHFT                                    0x5
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_FRQ_TUNE_MODE_BMSK                                    0x10
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_FRQ_TUNE_MODE_SHFT                                     0x4
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_BYPASS_VCOCAL_BMSK                                     0x8
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_BYPASS_VCOCAL_SHFT                                     0x3
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_BYPASS_RESTRIM_BMSK                                    0x4
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_BYPASS_RESTRIM_SHFT                                    0x2
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_BYPASS_PLLLOCK_BMSK                                    0x2
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_BYPASS_PLLLOCK_SHFT                                    0x1
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_FORCE_PLLLOCK_BMSK                                     0x1
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_FORCE_PLLLOCK_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000050)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000050)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000050)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_RMSK                                                  0xf
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_POR                                            0x00000000
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_ADDR, HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_IN)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_BYPASS_VCOCAL2_BMSK                                   0x8
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_BYPASS_VCOCAL2_SHFT                                   0x3
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RESTRIM2_BMSK                                  0x4
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RESTRIM2_SHFT                                  0x2
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_BYPASS_AMP_CAL_BMSK                                   0x2
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_BYPASS_AMP_CAL_SHFT                                   0x1
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_BYPASS_BKG_CAL_BMSK                                   0x1
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_BYPASS_BKG_CAL_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000054)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000054)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000054)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_RMSK                                                  0xf
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_POR                                            0x00000000
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_ADDR, HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_IN)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_RESETSM_RESET_BMSK                                    0x8
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_RESETSM_RESET_SHFT                                    0x3
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_CORE_RESET_CSR_BMSK                                   0x4
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_CORE_RESET_CSR_SHFT                                   0x2
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_START_MUX_BMSK                                        0x2
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_START_MUX_SHFT                                        0x1
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_START_BMSK                                            0x1
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL3_START_SHFT                                            0x0

#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT1_ADDR                                   (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000058)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT1_PHYS                                   (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000058)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT1_OFFS                                   (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000058)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT1_RMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT1_POR                                    0x00000000
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT1_ADDR, HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT1_IN)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT1_PLL_FAST_TUNE_COUNT_LOW_BMSK                 0xff
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT1_PLL_FAST_TUNE_COUNT_LOW_SHFT                  0x0

#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT2_ADDR                                   (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x0000005c)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT2_PHYS                                   (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x0000005c)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT2_OFFS                                   (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x0000005c)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT2_RMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT2_POR                                    0x00000010
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT2_ADDR, HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT2_IN)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT2_PLL_FAST_TUNE_COUNT_HIGH_BMSK                0xff
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_PLL_CAL_COUNT2_PLL_FAST_TUNE_COUNT_HIGH_SHFT                 0x0

#define HWIO_USB3PHY_QSERDES_COM_DIV_REF1_ADDR                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000060)
#define HWIO_USB3PHY_QSERDES_COM_DIV_REF1_PHYS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000060)
#define HWIO_USB3PHY_QSERDES_COM_DIV_REF1_OFFS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000060)
#define HWIO_USB3PHY_QSERDES_COM_DIV_REF1_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_COM_DIV_REF1_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_COM_DIV_REF1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_REF1_ADDR, HWIO_USB3PHY_QSERDES_COM_DIV_REF1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_DIV_REF1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_REF1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_DIV_REF1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_DIV_REF1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_DIV_REF1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_DIV_REF1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_DIV_REF1_IN)
#define HWIO_USB3PHY_QSERDES_COM_DIV_REF1_DIV_REF1_BMSK                                              0xff
#define HWIO_USB3PHY_QSERDES_COM_DIV_REF1_DIV_REF1_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_COM_DIV_REF2_ADDR                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000064)
#define HWIO_USB3PHY_QSERDES_COM_DIV_REF2_PHYS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000064)
#define HWIO_USB3PHY_QSERDES_COM_DIV_REF2_OFFS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000064)
#define HWIO_USB3PHY_QSERDES_COM_DIV_REF2_RMSK                                                        0x3
#define HWIO_USB3PHY_QSERDES_COM_DIV_REF2_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_COM_DIV_REF2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_REF2_ADDR, HWIO_USB3PHY_QSERDES_COM_DIV_REF2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_DIV_REF2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_REF2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_DIV_REF2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_DIV_REF2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_DIV_REF2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_DIV_REF2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_DIV_REF2_IN)
#define HWIO_USB3PHY_QSERDES_COM_DIV_REF2_DIV_REF2_BMSK                                               0x3
#define HWIO_USB3PHY_QSERDES_COM_DIV_REF2_DIV_REF2_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT1_ADDR                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000068)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT1_PHYS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000068)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT1_OFFS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000068)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT1_RMSK                                                    0xff
#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT1_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT1_ADDR, HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT1_IN)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT1_KVCO_COUNT1_BMSK                                        0xff
#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT1_KVCO_COUNT1_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT2_ADDR                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x0000006c)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT2_PHYS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x0000006c)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT2_OFFS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x0000006c)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT2_RMSK                                                     0x3
#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT2_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT2_ADDR, HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT2_IN)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT2_KVCO_COUNT2_BMSK                                         0x3
#define HWIO_USB3PHY_QSERDES_COM_KVCO_COUNT2_KVCO_COUNT2_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000070)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000070)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000070)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_RMSK                                                 0x7f
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_POR                                            0x00000000
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_ADDR, HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_IN)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_OPEN_LOOP_MUX_BMSK                                   0x40
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_OPEN_LOOP_MUX_SHFT                                    0x6
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_OPEN_LOOP_BMSK                                       0x20
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_OPEN_LOOP_SHFT                                        0x5
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_POS_KVSLP_BMSK                                       0x10
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_POS_KVSLP_SHFT                                        0x4
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_STARTUP_TIME_BMSK                                     0xc
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_STARTUP_TIME_SHFT                                     0x2
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_WAITTIME_BMSK                                         0x3
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CAL_CNTRL_WAITTIME_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_COM_KVCO_CODE_ADDR                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000074)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CODE_PHYS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000074)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CODE_OFFS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000074)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CODE_RMSK                                                      0x3f
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CODE_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_KVCO_CODE_ADDR, HWIO_USB3PHY_QSERDES_COM_KVCO_CODE_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_KVCO_CODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CODE_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_KVCO_CODE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_KVCO_CODE_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_KVCO_CODE_IN)
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CODE_KVCO_CODE_MUX_BMSK                                        0x20
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CODE_KVCO_CODE_MUX_SHFT                                         0x5
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CODE_KVCO_CODE_BMSK                                            0x1f
#define HWIO_USB3PHY_QSERDES_COM_KVCO_CODE_KVCO_CODE_SHFT                                             0x0

#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG1_ADDR                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000078)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG1_PHYS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000078)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG1_OFFS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000078)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG1_RMSK                                                      0xff
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG1_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VREF_CFG1_ADDR, HWIO_USB3PHY_QSERDES_COM_VREF_CFG1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VREF_CFG1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_VREF_CFG1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_VREF_CFG1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_VREF_CFG1_IN)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG1_VREF_CFG1_BMSK                                            0xff
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG1_VREF_CFG1_SHFT                                             0x0

#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG2_ADDR                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x0000007c)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG2_PHYS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x0000007c)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG2_OFFS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x0000007c)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG2_RMSK                                                       0x3
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG2_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VREF_CFG2_ADDR, HWIO_USB3PHY_QSERDES_COM_VREF_CFG2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VREF_CFG2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_VREF_CFG2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_VREF_CFG2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_VREF_CFG2_IN)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG2_VREF_CFG_MUX_BMSK                                          0x2
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG2_VREF_CFG_MUX_SHFT                                          0x1
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG2_VREF_CFG2_BMSK                                             0x1
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG2_VREF_CFG2_SHFT                                             0x0

#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG3_ADDR                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000080)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG3_PHYS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000080)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG3_OFFS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000080)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG3_RMSK                                                      0xff
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG3_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG3_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VREF_CFG3_ADDR, HWIO_USB3PHY_QSERDES_COM_VREF_CFG3_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VREF_CFG3_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG3_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_VREF_CFG3_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_VREF_CFG3_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_VREF_CFG3_IN)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG3_VREF_CFG3_BMSK                                            0xff
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG3_VREF_CFG3_SHFT                                             0x0

#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG4_ADDR                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000084)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG4_PHYS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000084)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG4_OFFS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000084)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG4_RMSK                                                       0x1
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG4_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG4_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VREF_CFG4_ADDR, HWIO_USB3PHY_QSERDES_COM_VREF_CFG4_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VREF_CFG4_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG4_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_VREF_CFG4_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_VREF_CFG4_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_VREF_CFG4_IN)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG4_VREF_CFG4_BMSK                                             0x1
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG4_VREF_CFG4_SHFT                                             0x0

#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG5_ADDR                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000088)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG5_PHYS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000088)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG5_OFFS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000088)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG5_RMSK                                                      0xff
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG5_POR                                                 0x00000010
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG5_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VREF_CFG5_ADDR, HWIO_USB3PHY_QSERDES_COM_VREF_CFG5_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG5_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VREF_CFG5_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG5_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_VREF_CFG5_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_VREF_CFG5_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_VREF_CFG5_IN)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG5_VREF_CFG5_BMSK                                            0xff
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG5_VREF_CFG5_SHFT                                             0x0

#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG6_ADDR                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x0000008c)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG6_PHYS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x0000008c)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG6_OFFS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x0000008c)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG6_RMSK                                                       0x1
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG6_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG6_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VREF_CFG6_ADDR, HWIO_USB3PHY_QSERDES_COM_VREF_CFG6_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG6_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VREF_CFG6_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG6_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_VREF_CFG6_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_VREF_CFG6_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_VREF_CFG6_IN)
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG6_VREF_CFG6_BMSK                                             0x1
#define HWIO_USB3PHY_QSERDES_COM_VREF_CFG6_VREF_CFG6_SHFT                                             0x0

#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP1_ADDR                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000090)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP1_PHYS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000090)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP1_OFFS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000090)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP1_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP1_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP1_ADDR, HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP1_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP1_PLLLOCK_CMP1_BMSK                                      0xff
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP1_PLLLOCK_CMP1_SHFT                                       0x0

#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP2_ADDR                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000094)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP2_PHYS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000094)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP2_OFFS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000094)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP2_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP2_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP2_ADDR, HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP2_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP2_PLLLOCK_CMP2_BMSK                                      0xff
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP2_PLLLOCK_CMP2_SHFT                                       0x0

#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP3_ADDR                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000098)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP3_PHYS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000098)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP3_OFFS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000098)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP3_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP3_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP3_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP3_ADDR, HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP3_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP3_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP3_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP3_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP3_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP3_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP3_PLLLOCK_CMP3_BMSK                                      0xff
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP3_PLLLOCK_CMP3_SHFT                                       0x0

#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x0000009c)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x0000009c)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x0000009c)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_RMSK                                                 0x7f
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_POR                                            0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_ADDR, HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_PLLLOCK_EN_MUX_BMSK                                  0x40
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_PLLLOCK_EN_MUX_SHFT                                   0x6
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_PLLLOCK_EN_BMSK                                      0x20
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_PLLLOCK_EN_SHFT                                       0x5
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_PLLLOCK_RNG_BMSK                                     0x18
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_PLLLOCK_RNG_SHFT                                      0x3
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_PLLLOCK_CNT_BMSK                                      0x6
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_PLLLOCK_CNT_SHFT                                      0x1
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_PLLLOCK_CMP_EN_BMSK                                   0x1
#define HWIO_USB3PHY_QSERDES_COM_PLLLOCK_CMP_EN_PLLLOCK_CMP_EN_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_COM_BGTC_ADDR                                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000a0)
#define HWIO_USB3PHY_QSERDES_COM_BGTC_PHYS                                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000a0)
#define HWIO_USB3PHY_QSERDES_COM_BGTC_OFFS                                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000a0)
#define HWIO_USB3PHY_QSERDES_COM_BGTC_RMSK                                                           0xff
#define HWIO_USB3PHY_QSERDES_COM_BGTC_POR                                                      0x0000000f
#define HWIO_USB3PHY_QSERDES_COM_BGTC_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_BGTC_ADDR, HWIO_USB3PHY_QSERDES_COM_BGTC_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_BGTC_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_BGTC_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_BGTC_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_BGTC_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_BGTC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_BGTC_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_BGTC_IN)
#define HWIO_USB3PHY_QSERDES_COM_BGTC_BGTC_BMSK                                                      0xff
#define HWIO_USB3PHY_QSERDES_COM_BGTC_BGTC_SHFT                                                       0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_TEST_UPDN_ADDR                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000a4)
#define HWIO_USB3PHY_QSERDES_COM_PLL_TEST_UPDN_PHYS                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000a4)
#define HWIO_USB3PHY_QSERDES_COM_PLL_TEST_UPDN_OFFS                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000a4)
#define HWIO_USB3PHY_QSERDES_COM_PLL_TEST_UPDN_RMSK                                                   0x3
#define HWIO_USB3PHY_QSERDES_COM_PLL_TEST_UPDN_POR                                             0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLL_TEST_UPDN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_TEST_UPDN_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_TEST_UPDN_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_TEST_UPDN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_TEST_UPDN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_TEST_UPDN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_TEST_UPDN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_TEST_UPDN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_TEST_UPDN_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_TEST_UPDN_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_TEST_UPDN_PLL_TESTDN_BMSK                                        0x2
#define HWIO_USB3PHY_QSERDES_COM_PLL_TEST_UPDN_PLL_TESTDN_SHFT                                        0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_TEST_UPDN_PLL_TESTUP_BMSK                                        0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_TEST_UPDN_PLL_TESTUP_SHFT                                        0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_TUNE_ADDR                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000a8)
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_TUNE_PHYS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000a8)
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_TUNE_OFFS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000a8)
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_TUNE_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_TUNE_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_TUNE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_VCO_TUNE_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_VCO_TUNE_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_TUNE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_VCO_TUNE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_TUNE_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_VCO_TUNE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_TUNE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_VCO_TUNE_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_VCO_TUNE_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_TUNE_PLL_VCO_TUNE_MUX_BMSK                                  0x80
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_TUNE_PLL_VCO_TUNE_MUX_SHFT                                   0x7
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_TUNE_PLL_VCO_TUNE_BMSK                                      0x7f
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_TUNE_PLL_VCO_TUNE_SHFT                                       0x0

#define HWIO_USB3PHY_QSERDES_COM_DEC_START1_ADDR                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000ac)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START1_PHYS                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000ac)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START1_OFFS                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000ac)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START1_RMSK                                                     0xff
#define HWIO_USB3PHY_QSERDES_COM_DEC_START1_POR                                                0x00000000
#define HWIO_USB3PHY_QSERDES_COM_DEC_START1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DEC_START1_ADDR, HWIO_USB3PHY_QSERDES_COM_DEC_START1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DEC_START1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_DEC_START1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_DEC_START1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_DEC_START1_IN)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START1_DEC_START1_MUX_BMSK                                      0x80
#define HWIO_USB3PHY_QSERDES_COM_DEC_START1_DEC_START1_MUX_SHFT                                       0x7
#define HWIO_USB3PHY_QSERDES_COM_DEC_START1_DEC_START1_BMSK                                          0x7f
#define HWIO_USB3PHY_QSERDES_COM_DEC_START1_DEC_START1_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_AMP_OS_ADDR                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000b0)
#define HWIO_USB3PHY_QSERDES_COM_PLL_AMP_OS_PHYS                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000b0)
#define HWIO_USB3PHY_QSERDES_COM_PLL_AMP_OS_OFFS                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000b0)
#define HWIO_USB3PHY_QSERDES_COM_PLL_AMP_OS_RMSK                                                     0x7f
#define HWIO_USB3PHY_QSERDES_COM_PLL_AMP_OS_POR                                                0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLL_AMP_OS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_AMP_OS_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_AMP_OS_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_AMP_OS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_AMP_OS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_AMP_OS_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_AMP_OS_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_AMP_OS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_AMP_OS_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_AMP_OS_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_AMP_OS_AMPSTART_MUX_BMSK                                        0x40
#define HWIO_USB3PHY_QSERDES_COM_PLL_AMP_OS_AMPSTART_MUX_SHFT                                         0x6
#define HWIO_USB3PHY_QSERDES_COM_PLL_AMP_OS_AMPSTART_BMSK                                            0x20
#define HWIO_USB3PHY_QSERDES_COM_PLL_AMP_OS_AMPSTART_SHFT                                             0x5
#define HWIO_USB3PHY_QSERDES_COM_PLL_AMP_OS_PLL_AMP_OS_BMSK                                          0x1f
#define HWIO_USB3PHY_QSERDES_COM_PLL_AMP_OS_PLL_AMP_OS_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_ADDR                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000b4)
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_PHYS                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000b4)
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_OFFS                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000b4)
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_RMSK                                                   0x3
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_POR                                             0x00000000
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_ADDR, HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_IN)
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_SSCCENTER_BMSK                                         0x2
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_SSCCENTER_SHFT                                         0x1
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_SSCEN_BMSK                                             0x1
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_SSCEN_SHFT                                             0x0

#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_ADDR                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000b8)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_PHYS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000b8)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_OFFS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000b8)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_ADDR, HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_IN)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_SSC_ADJPER1_BMSK                                       0xff
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_SSC_ADJPER1_SHFT                                        0x0

#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_ADDR                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000bc)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_PHYS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000bc)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_OFFS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000bc)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_RMSK                                                    0x3
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_ADDR, HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_IN)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_SSC_ADJPER2_BMSK                                        0x3
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_SSC_ADJPER2_SHFT                                        0x0

#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_ADDR                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000c0)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_PHYS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000c0)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_OFFS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000c0)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_PER1_ADDR, HWIO_USB3PHY_QSERDES_COM_SSC_PER1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_PER1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_SSC_PER1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_SSC_PER1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_SSC_PER1_IN)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_SSC_PER1_BMSK                                              0xff
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_SSC_PER1_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_ADDR                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000c4)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_PHYS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000c4)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_OFFS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000c4)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_PER2_ADDR, HWIO_USB3PHY_QSERDES_COM_SSC_PER2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_PER2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_SSC_PER2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_SSC_PER2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_SSC_PER2_IN)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_SSC_PER2_BMSK                                              0xff
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_SSC_PER2_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000c8)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000c8)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000c8)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_RMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_POR                                            0x00000000
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_ADDR, HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_IN)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_SSC_STEPSIZE1_BMSK                                   0xff
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_SSC_STEPSIZE1_SHFT                                    0x0

#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000cc)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000cc)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000cc)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_RMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_POR                                            0x00000000
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_ADDR, HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_IN)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_SSC_STEPSIZE2_BMSK                                   0xff
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_SSC_STEPSIZE2_SHFT                                    0x0

#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_ADDR                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000d0)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_PHYS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000d0)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_OFFS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000d0)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_RMSK                                                    0x3f
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_ADDR, HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_IN)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_RESCODEUP_MUX_BMSK                                      0x20
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_RESCODEUP_MUX_SHFT                                       0x5
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_RESCODE_UP_BMSK                                         0x1f
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_RESCODE_UP_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_ADDR                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000d4)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_PHYS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000d4)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_OFFS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000d4)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_RMSK                                                    0x3f
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_ADDR, HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_IN)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_RESCODEDN_MUX_BMSK                                      0x20
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_RESCODEDN_MUX_SHFT                                       0x5
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_RESCODE_DN_BMSK                                         0x1f
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_RESCODE_DN_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_OFFSET_ADDR                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000d8)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_OFFSET_PHYS                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000d8)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_OFFSET_OFFS                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000d8)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_OFFSET_RMSK                                             0x3f
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_OFFSET_POR                                        0x00000000
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_OFFSET_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_OFFSET_ADDR, HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_OFFSET_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_OFFSET_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_OFFSET_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_OFFSET_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_OFFSET_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_OFFSET_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_OFFSET_IN)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_OFFSET_RESCODEUP_OFFSET_BMSK                            0x3f
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_UP_OFFSET_RESCODEUP_OFFSET_SHFT                             0x0

#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_OFFSET_ADDR                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000dc)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_OFFSET_PHYS                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000dc)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_OFFSET_OFFS                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000dc)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_OFFSET_RMSK                                             0x3f
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_OFFSET_POR                                        0x00000000
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_OFFSET_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_OFFSET_ADDR, HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_OFFSET_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_OFFSET_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_OFFSET_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_OFFSET_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_OFFSET_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_OFFSET_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_OFFSET_IN)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_OFFSET_RESCODEDN_OFFSET_BMSK                            0x3f
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_DN_OFFSET_RESCODEDN_OFFSET_SHFT                             0x0

#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG1_ADDR                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000e0)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG1_PHYS                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000e0)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG1_OFFS                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000e0)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG1_RMSK                                            0x7f
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG1_POR                                       0x00000020
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG1_ADDR, HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG1_IN)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG1_RESTRIM_SENSESTATE_SEG1_BMSK                    0x40
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG1_RESTRIM_SENSESTATE_SEG1_SHFT                     0x6
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG1_RESTRIM_DIRECTION_SEG1_BMSK                     0x20
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG1_RESTRIM_DIRECTION_SEG1_SHFT                      0x5
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG1_RESCODE_START_SEG1_BMSK                         0x1f
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG1_RESCODE_START_SEG1_SHFT                          0x0

#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG2_ADDR                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000e4)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG2_PHYS                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000e4)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG2_OFFS                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000e4)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG2_RMSK                                            0x7f
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG2_POR                                       0x00000060
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG2_ADDR, HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG2_IN)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG2_RESTRIM_SENSESTATE_SEG2_BMSK                    0x40
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG2_RESTRIM_SENSESTATE_SEG2_SHFT                     0x6
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG2_RESTRIM_DIRECTION_SEG2_BMSK                     0x20
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG2_RESTRIM_DIRECTION_SEG2_SHFT                      0x5
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG2_RESCODE_START_SEG2_BMSK                         0x1f
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_START_SEG2_RESCODE_START_SEG2_SHFT                          0x0

#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_CAL_CSR_ADDR                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000e8)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_CAL_CSR_PHYS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000e8)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_CAL_CSR_OFFS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000e8)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_CAL_CSR_RMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_CAL_CSR_POR                                          0x00000043
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_CAL_CSR_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_CODE_CAL_CSR_ADDR, HWIO_USB3PHY_QSERDES_COM_RES_CODE_CAL_CSR_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_CAL_CSR_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_CODE_CAL_CSR_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_CAL_CSR_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_RES_CODE_CAL_CSR_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_CAL_CSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_RES_CODE_CAL_CSR_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_RES_CODE_CAL_CSR_IN)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_CAL_CSR_RESCODE_CSR_BMSK                                   0xf0
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_CAL_CSR_RESCODE_CSR_SHFT                                    0x4
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_CAL_CSR_RESCODE_CAL_BMSK                                    0xf
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_CAL_CSR_RESCODE_CAL_SHFT                                    0x0

#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_ADDR                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000ec)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_PHYS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000ec)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_OFFS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000ec)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_RMSK                                                       0x3f
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_CODE_ADDR, HWIO_USB3PHY_QSERDES_COM_RES_CODE_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_CODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_RES_CODE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_RES_CODE_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_RES_CODE_IN)
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_RESCODE_MUX_BMSK                                           0x20
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_RESCODE_MUX_SHFT                                            0x5
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_RESCODE_BMSK                                               0x1f
#define HWIO_USB3PHY_QSERDES_COM_RES_CODE_RESCODE_SHFT                                                0x0

#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_ADDR                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000f0)
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_PHYS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000f0)
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_OFFS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000f0)
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_RMSK                                               0x3f
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_POR                                          0x00000005
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_ADDR, HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_IN)
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_RESTRIM_SEGMENT2_BMSK                              0x30
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_RESTRIM_SEGMENT2_SHFT                               0x4
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_RESTRIM_SEGMENT_BMSK                                0xc
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_RESTRIM_SEGMENT_SHFT                                0x2
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_RESTRIM_FREEZE_BMSK                                 0x2
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_RESTRIM_FREEZE_SHFT                                 0x1
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_RESTRIM_SEARCH_BMSK                                 0x1
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL_RESTRIM_SEARCH_SHFT                                 0x0

#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL2_ADDR                                        (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000f4)
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL2_PHYS                                        (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000f4)
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL2_OFFS                                        (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000f4)
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL2_RMSK                                               0x7
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL2_POR                                         0x00000000
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL2_ADDR, HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL2_IN)
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL2_RESTRIM_STEP_BMSK                                  0x4
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL2_RESTRIM_STEP_SHFT                                  0x2
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL2_RESTRIM_START_MUX_BMSK                             0x2
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL2_RESTRIM_START_MUX_SHFT                             0x1
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL2_RESTRIM_START_BMSK                                 0x1
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_CONTROL2_RESTRIM_START_SHFT                                 0x0

#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_ADDR                                   (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000f8)
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_PHYS                                   (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000f8)
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_OFFS                                   (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000f8)
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_RMSK                                         0x3f
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_POR                                    0x00000000
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_ADDR, HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_IN)
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_SEEK_MUX_BMSK                                0x20
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_SEEK_MUX_SHFT                                 0x5
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_SEEK_BMSK                                    0x10
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_SEEK_SHFT                                     0x4
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_VCO_CAL_DONE_MUX_BMSK                         0x8
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_VCO_CAL_DONE_MUX_SHFT                         0x3
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_VCO_CAL_DONE_BMSK                             0x4
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_VCO_CAL_DONE_SHFT                             0x2
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_RESTRIM_EN_MUX_BMSK                           0x2
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_RESTRIM_EN_MUX_SHFT                           0x1
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_RESTRIM_EN_BMSK                               0x1
#define HWIO_USB3PHY_QSERDES_COM_RES_TRIM_EN_VCOCALDONE_RESTRIM_EN_SHFT                               0x0

#define HWIO_USB3PHY_QSERDES_COM_FAUX_EN_ADDR                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x000000fc)
#define HWIO_USB3PHY_QSERDES_COM_FAUX_EN_PHYS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x000000fc)
#define HWIO_USB3PHY_QSERDES_COM_FAUX_EN_OFFS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x000000fc)
#define HWIO_USB3PHY_QSERDES_COM_FAUX_EN_RMSK                                                        0x1f
#define HWIO_USB3PHY_QSERDES_COM_FAUX_EN_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_COM_FAUX_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_FAUX_EN_ADDR, HWIO_USB3PHY_QSERDES_COM_FAUX_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_FAUX_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_FAUX_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_FAUX_EN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_FAUX_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_FAUX_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_FAUX_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_FAUX_EN_IN)
#define HWIO_USB3PHY_QSERDES_COM_FAUX_EN_TEST_CLK_EN_BMSK                                            0x10
#define HWIO_USB3PHY_QSERDES_COM_FAUX_EN_TEST_CLK_EN_SHFT                                             0x4
#define HWIO_USB3PHY_QSERDES_COM_FAUX_EN_HR_OCLK3_EN_BMSK                                             0x8
#define HWIO_USB3PHY_QSERDES_COM_FAUX_EN_HR_OCLK3_EN_SHFT                                             0x3
#define HWIO_USB3PHY_QSERDES_COM_FAUX_EN_HR_OCLK2_EN_BMSK                                             0x4
#define HWIO_USB3PHY_QSERDES_COM_FAUX_EN_HR_OCLK2_EN_SHFT                                             0x2
#define HWIO_USB3PHY_QSERDES_COM_FAUX_EN_FAUX_SEL_BMSK                                                0x2
#define HWIO_USB3PHY_QSERDES_COM_FAUX_EN_FAUX_SEL_SHFT                                                0x1
#define HWIO_USB3PHY_QSERDES_COM_FAUX_EN_FAUX_EN_BMSK                                                 0x1
#define HWIO_USB3PHY_QSERDES_COM_FAUX_EN_FAUX_EN_SHFT                                                 0x0

#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_ADDR                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000100)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_PHYS                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000100)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_OFFS                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000100)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_RMSK                                                0xff
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_POR                                           0x00000000
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_ADDR, HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_IN)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_DIV_FRAC_START1_MUX_BMSK                            0x80
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_DIV_FRAC_START1_MUX_SHFT                             0x7
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_DIV_FRAC_START1_BMSK                                0x7f
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_DIV_FRAC_START1_SHFT                                 0x0

#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_ADDR                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000104)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_PHYS                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000104)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_OFFS                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000104)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_RMSK                                                0xff
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_POR                                           0x00000000
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_ADDR, HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_IN)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_DIV_FRAC_START2_MUX_BMSK                            0x80
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_DIV_FRAC_START2_MUX_SHFT                             0x7
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_DIV_FRAC_START2_BMSK                                0x7f
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_DIV_FRAC_START2_SHFT                                 0x0

#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_ADDR                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000108)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_PHYS                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000108)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_OFFS                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000108)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_RMSK                                                0x7f
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_POR                                           0x00000000
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_ADDR, HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_IN)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_DIV_FRAC_START3_MUX_BMSK                            0x40
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_DIV_FRAC_START3_MUX_SHFT                             0x6
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_DIV_FRAC_START3_BMSK                                0x3f
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_DIV_FRAC_START3_SHFT                                 0x0

#define HWIO_USB3PHY_QSERDES_COM_DEC_START2_ADDR                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x0000010c)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START2_PHYS                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x0000010c)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START2_OFFS                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x0000010c)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START2_RMSK                                                      0x3
#define HWIO_USB3PHY_QSERDES_COM_DEC_START2_POR                                                0x00000000
#define HWIO_USB3PHY_QSERDES_COM_DEC_START2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DEC_START2_ADDR, HWIO_USB3PHY_QSERDES_COM_DEC_START2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DEC_START2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_DEC_START2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_DEC_START2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_DEC_START2_IN)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START2_DEC_START2_MUX_BMSK                                       0x2
#define HWIO_USB3PHY_QSERDES_COM_DEC_START2_DEC_START2_MUX_SHFT                                       0x1
#define HWIO_USB3PHY_QSERDES_COM_DEC_START2_DEC_START2_BMSK                                           0x1
#define HWIO_USB3PHY_QSERDES_COM_DEC_START2_DEC_START2_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_ADDR                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000110)
#define HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_PHYS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000110)
#define HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_OFFS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000110)
#define HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_RMSK                                               0x3f
#define HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_POR                                          0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_CLK_EP_EN_FORCE_BMSK                               0x20
#define HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_CLK_EP_EN_FORCE_SHFT                                0x5
#define HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_CLK_EP_EN_BMSK                                     0x10
#define HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_CLK_EP_EN_SHFT                                      0x4
#define HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_PLL_TXCLK_EN_MUX_BMSK                               0x8
#define HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_PLL_TXCLK_EN_MUX_SHFT                               0x3
#define HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_PLL_TXCLK_EN_BMSK                                   0x4
#define HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_PLL_TXCLK_EN_SHFT                                   0x2
#define HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_PLL_RXCLK_EN_MUX_BMSK                               0x2
#define HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_PLL_RXCLK_EN_MUX_SHFT                               0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_PLL_RXCLK_EN_BMSK                                   0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_RXTXEPCLK_EN_PLL_RXCLK_EN_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_CRCTRL_ADDR                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000114)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CRCTRL_PHYS                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000114)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CRCTRL_OFFS                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000114)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CRCTRL_RMSK                                                     0xff
#define HWIO_USB3PHY_QSERDES_COM_PLL_CRCTRL_POR                                                0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLL_CRCTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_CRCTRL_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_CRCTRL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CRCTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_CRCTRL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CRCTRL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_CRCTRL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CRCTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_CRCTRL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_CRCTRL_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CRCTRL_PLL_RCTRL_BMSK                                           0xf0
#define HWIO_USB3PHY_QSERDES_COM_PLL_CRCTRL_PLL_RCTRL_SHFT                                            0x4
#define HWIO_USB3PHY_QSERDES_COM_PLL_CRCTRL_PLL_CCTRL_BMSK                                            0xf
#define HWIO_USB3PHY_QSERDES_COM_PLL_CRCTRL_PLL_CCTRL_SHFT                                            0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_CLKEPDIV_ADDR                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000118)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CLKEPDIV_PHYS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000118)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CLKEPDIV_OFFS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000118)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CLKEPDIV_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_COM_PLL_CLKEPDIV_POR                                              0x00000019
#define HWIO_USB3PHY_QSERDES_COM_PLL_CLKEPDIV_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_CLKEPDIV_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_CLKEPDIV_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CLKEPDIV_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_CLKEPDIV_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CLKEPDIV_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_CLKEPDIV_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CLKEPDIV_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_CLKEPDIV_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_CLKEPDIV_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CLKEPDIV_PLL_CLK_EP_DIV_BMSK                                    0xff
#define HWIO_USB3PHY_QSERDES_COM_PLL_CLKEPDIV_PLL_CLK_EP_DIV_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_FREQUPDATE_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x0000011c)
#define HWIO_USB3PHY_QSERDES_COM_PLL_FREQUPDATE_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x0000011c)
#define HWIO_USB3PHY_QSERDES_COM_PLL_FREQUPDATE_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x0000011c)
#define HWIO_USB3PHY_QSERDES_COM_PLL_FREQUPDATE_RMSK                                                  0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_FREQUPDATE_POR                                            0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLL_FREQUPDATE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_FREQUPDATE_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_FREQUPDATE_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_FREQUPDATE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_FREQUPDATE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_FREQUPDATE_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_FREQUPDATE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_FREQUPDATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_FREQUPDATE_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_FREQUPDATE_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_FREQUPDATE_PLL_FREQUPDATE_BMSK                                   0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_FREQUPDATE_PLL_FREQUPDATE_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_UP_ADDR                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000120)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_UP_PHYS                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000120)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_UP_OFFS                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000120)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_UP_RMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_UP_POR                                        0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_UP_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_UP_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_UP_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_UP_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_UP_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_UP_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_UP_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_UP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_UP_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_UP_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_UP_BKGCAL_TRIM_UP_BMSK                              0xff
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_UP_BKGCAL_TRIM_UP_SHFT                               0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_DN_ADDR                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000124)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_DN_PHYS                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000124)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_DN_OFFS                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000124)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_DN_RMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_DN_POR                                        0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_DN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_DN_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_DN_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_DN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_DN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_DN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_DN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_DN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_DN_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_DN_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_DN_BKGCAL_TRIM_DN_BMSK                              0xff
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_DN_BKGCAL_TRIM_DN_SHFT                               0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_MUX_ADDR                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000128)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_MUX_PHYS                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000128)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_MUX_OFFS                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000128)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_MUX_RMSK                                             0x3
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_MUX_POR                                       0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_MUX_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_MUX_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_MUX_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_MUX_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_MUX_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_MUX_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_MUX_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_MUX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_MUX_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_MUX_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_MUX_BKGCAL_TRIM_UP_MUX_BMSK                          0x2
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_MUX_BKGCAL_TRIM_UP_MUX_SHFT                          0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_MUX_BKGCAL_TRIM_DN_MUX_BMSK                          0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_TRIM_MUX_BKGCAL_TRIM_DN_MUX_SHFT                          0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_VREF_CFG_ADDR                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x0000012c)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_VREF_CFG_PHYS                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x0000012c)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_VREF_CFG_OFFS                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x0000012c)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_VREF_CFG_RMSK                                             0x3
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_VREF_CFG_POR                                       0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_VREF_CFG_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_VREF_CFG_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_VREF_CFG_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_VREF_CFG_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_VREF_CFG_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_VREF_CFG_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_VREF_CFG_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_VREF_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_VREF_CFG_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_VREF_CFG_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_VREF_CFG_BKGCAL_VREF_CFG_BMSK                             0x3
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_VREF_CFG_BKGCAL_VREF_CFG_SHFT                             0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF1_ADDR                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000130)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF1_PHYS                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000130)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF1_OFFS                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000130)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF1_RMSK                                            0xff
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF1_POR                                       0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF1_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF1_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF1_BKGCAL_DIV_REF1_BMSK                            0xff
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF1_BKGCAL_DIV_REF1_SHFT                             0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF2_ADDR                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000134)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF2_PHYS                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000134)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF2_OFFS                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000134)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF2_RMSK                                             0xf
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF2_POR                                       0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF2_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF2_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF2_BKGCAL_DIV_REF2_BMSK                             0xf
#define HWIO_USB3PHY_QSERDES_COM_PLL_BKGCAL_DIV_REF2_BKGCAL_DIV_REF2_SHFT                             0x0

#define HWIO_USB3PHY_QSERDES_COM_MUXADDR_ADDR                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000138)
#define HWIO_USB3PHY_QSERDES_COM_MUXADDR_PHYS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000138)
#define HWIO_USB3PHY_QSERDES_COM_MUXADDR_OFFS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000138)
#define HWIO_USB3PHY_QSERDES_COM_MUXADDR_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_COM_MUXADDR_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_COM_MUXADDR_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_MUXADDR_ADDR, HWIO_USB3PHY_QSERDES_COM_MUXADDR_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_MUXADDR_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_MUXADDR_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_MUXADDR_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_MUXADDR_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_MUXADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_MUXADDR_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_MUXADDR_IN)
#define HWIO_USB3PHY_QSERDES_COM_MUXADDR_MUXADDR_BMSK                                                0xff
#define HWIO_USB3PHY_QSERDES_COM_MUXADDR_MUXADDR_SHFT                                                 0x0

#define HWIO_USB3PHY_QSERDES_COM_LOW_POWER_RO_CONTROL_ADDR                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x0000013c)
#define HWIO_USB3PHY_QSERDES_COM_LOW_POWER_RO_CONTROL_PHYS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x0000013c)
#define HWIO_USB3PHY_QSERDES_COM_LOW_POWER_RO_CONTROL_OFFS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x0000013c)
#define HWIO_USB3PHY_QSERDES_COM_LOW_POWER_RO_CONTROL_RMSK                                            0xf
#define HWIO_USB3PHY_QSERDES_COM_LOW_POWER_RO_CONTROL_POR                                      0x00000000
#define HWIO_USB3PHY_QSERDES_COM_LOW_POWER_RO_CONTROL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_LOW_POWER_RO_CONTROL_ADDR, HWIO_USB3PHY_QSERDES_COM_LOW_POWER_RO_CONTROL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_LOW_POWER_RO_CONTROL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_LOW_POWER_RO_CONTROL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_LOW_POWER_RO_CONTROL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_LOW_POWER_RO_CONTROL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_LOW_POWER_RO_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_LOW_POWER_RO_CONTROL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_LOW_POWER_RO_CONTROL_IN)
#define HWIO_USB3PHY_QSERDES_COM_LOW_POWER_RO_CONTROL_LP_VCO_CTRL_BMSK                                0xf
#define HWIO_USB3PHY_QSERDES_COM_LOW_POWER_RO_CONTROL_LP_VCO_CTRL_SHFT                                0x0

#define HWIO_USB3PHY_QSERDES_COM_POST_DIVIDER_CONTROL_ADDR                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000140)
#define HWIO_USB3PHY_QSERDES_COM_POST_DIVIDER_CONTROL_PHYS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000140)
#define HWIO_USB3PHY_QSERDES_COM_POST_DIVIDER_CONTROL_OFFS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000140)
#define HWIO_USB3PHY_QSERDES_COM_POST_DIVIDER_CONTROL_RMSK                                           0xff
#define HWIO_USB3PHY_QSERDES_COM_POST_DIVIDER_CONTROL_POR                                      0x00000000
#define HWIO_USB3PHY_QSERDES_COM_POST_DIVIDER_CONTROL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_POST_DIVIDER_CONTROL_ADDR, HWIO_USB3PHY_QSERDES_COM_POST_DIVIDER_CONTROL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_POST_DIVIDER_CONTROL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_POST_DIVIDER_CONTROL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_POST_DIVIDER_CONTROL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_POST_DIVIDER_CONTROL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_POST_DIVIDER_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_POST_DIVIDER_CONTROL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_POST_DIVIDER_CONTROL_IN)
#define HWIO_USB3PHY_QSERDES_COM_POST_DIVIDER_CONTROL_LP_CLK_CTRL_BMSK                               0xff
#define HWIO_USB3PHY_QSERDES_COM_POST_DIVIDER_CONTROL_LP_CLK_CTRL_SHFT                                0x0

#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK2_DIVIDER_ADDR                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000144)
#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK2_DIVIDER_PHYS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000144)
#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK2_DIVIDER_OFFS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000144)
#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK2_DIVIDER_RMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK2_DIVIDER_POR                                          0x00000000
#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK2_DIVIDER_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_HR_OCLK2_DIVIDER_ADDR, HWIO_USB3PHY_QSERDES_COM_HR_OCLK2_DIVIDER_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK2_DIVIDER_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_HR_OCLK2_DIVIDER_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK2_DIVIDER_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_HR_OCLK2_DIVIDER_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK2_DIVIDER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_HR_OCLK2_DIVIDER_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_HR_OCLK2_DIVIDER_IN)
#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK2_DIVIDER_HR_OCLK2_DIV_BMSK                                  0xff
#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK2_DIVIDER_HR_OCLK2_DIV_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK3_DIVIDER_ADDR                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000148)
#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK3_DIVIDER_PHYS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000148)
#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK3_DIVIDER_OFFS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000148)
#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK3_DIVIDER_RMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK3_DIVIDER_POR                                          0x00000000
#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK3_DIVIDER_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_HR_OCLK3_DIVIDER_ADDR, HWIO_USB3PHY_QSERDES_COM_HR_OCLK3_DIVIDER_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK3_DIVIDER_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_HR_OCLK3_DIVIDER_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK3_DIVIDER_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_COM_HR_OCLK3_DIVIDER_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK3_DIVIDER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_HR_OCLK3_DIVIDER_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_HR_OCLK3_DIVIDER_IN)
#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK3_DIVIDER_HR_OCLK3_DIV_BMSK                                  0xff
#define HWIO_USB3PHY_QSERDES_COM_HR_OCLK3_DIVIDER_HR_OCLK3_DIV_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_HIGH_ADDR                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x0000014c)
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_HIGH_PHYS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x0000014c)
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_HIGH_OFFS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x0000014c)
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_HIGH_RMSK                                                    0xf
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_HIGH_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_HIGH_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_VCO_HIGH_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_VCO_HIGH_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_HIGH_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_VCO_HIGH_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_HIGH_PLACEHOLDER_CHAIN_OUTPUT_BMSK                           0x8
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_HIGH_PLACEHOLDER_CHAIN_OUTPUT_SHFT                           0x3
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_HIGH_PLL_FREQ_DONE_BMSK                                      0x4
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_HIGH_PLL_FREQ_DONE_SHFT                                      0x2
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_HIGH_AMP_DONE_BMSK                                           0x2
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_HIGH_AMP_DONE_SHFT                                           0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_HIGH_PLL_VCOHIGH_BMSK                                        0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_VCO_HIGH_PLL_VCOHIGH_SHFT                                        0x0

#define HWIO_USB3PHY_QSERDES_COM_RESET_SM_ADDR                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000150)
#define HWIO_USB3PHY_QSERDES_COM_RESET_SM_PHYS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000150)
#define HWIO_USB3PHY_QSERDES_COM_RESET_SM_OFFS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000150)
#define HWIO_USB3PHY_QSERDES_COM_RESET_SM_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_COM_RESET_SM_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_COM_RESET_SM_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RESET_SM_ADDR, HWIO_USB3PHY_QSERDES_COM_RESET_SM_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_RESET_SM_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RESET_SM_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_RESET_SM_RESETSM_BMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_COM_RESET_SM_RESETSM_SHFT                                                0x0

#define HWIO_USB3PHY_QSERDES_COM_MUXVAL_ADDR                                                   (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000154)
#define HWIO_USB3PHY_QSERDES_COM_MUXVAL_PHYS                                                   (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000154)
#define HWIO_USB3PHY_QSERDES_COM_MUXVAL_OFFS                                                   (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000154)
#define HWIO_USB3PHY_QSERDES_COM_MUXVAL_RMSK                                                         0xff
#define HWIO_USB3PHY_QSERDES_COM_MUXVAL_POR                                                    0x00000000
#define HWIO_USB3PHY_QSERDES_COM_MUXVAL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_MUXVAL_ADDR, HWIO_USB3PHY_QSERDES_COM_MUXVAL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_MUXVAL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_MUXVAL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_MUXVAL_MUXVAL_BMSK                                                  0xff
#define HWIO_USB3PHY_QSERDES_COM_MUXVAL_MUXVAL_SHFT                                                   0x0

#define HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_DN_ADDR                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000158)
#define HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_DN_PHYS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000158)
#define HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_DN_OFFS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000158)
#define HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_DN_RMSK                                               0x1f
#define HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_DN_POR                                          0x00000000
#define HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_DN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_DN_ADDR, HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_DN_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_DN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_DN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_DN_CORE_RES_CODE_DN_BMSK                              0x1f
#define HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_DN_CORE_RES_CODE_DN_SHFT                               0x0

#define HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_UP_ADDR                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x0000015c)
#define HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_UP_PHYS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x0000015c)
#define HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_UP_OFFS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x0000015c)
#define HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_UP_RMSK                                               0x1f
#define HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_UP_POR                                          0x00000000
#define HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_UP_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_UP_ADDR, HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_UP_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_UP_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_UP_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_UP_CORE_RES_CODE_UP_BMSK                              0x1f
#define HWIO_USB3PHY_QSERDES_COM_CORE_RES_CODE_UP_CORE_RES_CODE_UP_SHFT                               0x0

#define HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TUNE_ADDR                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000160)
#define HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TUNE_PHYS                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000160)
#define HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TUNE_OFFS                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000160)
#define HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TUNE_RMSK                                                  0x7f
#define HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TUNE_POR                                             0x00000000
#define HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TUNE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TUNE_ADDR, HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TUNE_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TUNE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TUNE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TUNE_CORE_VCO_TUNE_BMSK                                    0x7f
#define HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TUNE_CORE_VCO_TUNE_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TAIL_ADDR                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000164)
#define HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TAIL_PHYS                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000164)
#define HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TAIL_OFFS                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000164)
#define HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TAIL_RMSK                                                  0x1f
#define HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TAIL_POR                                             0x00000000
#define HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TAIL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TAIL_ADDR, HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TAIL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TAIL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TAIL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TAIL_CORE_VCO_TAIL_BMSK                                    0x1f
#define HWIO_USB3PHY_QSERDES_COM_CORE_VCO_TAIL_CORE_VCO_TAIL_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_COM_CORE_KVCO_CODE_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE      + 0x00000168)
#define HWIO_USB3PHY_QSERDES_COM_CORE_KVCO_CODE_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_PHYS + 0x00000168)
#define HWIO_USB3PHY_QSERDES_COM_CORE_KVCO_CODE_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_COMMON_REG_BASE_OFFS + 0x00000168)
#define HWIO_USB3PHY_QSERDES_COM_CORE_KVCO_CODE_RMSK                                                 0x1f
#define HWIO_USB3PHY_QSERDES_COM_CORE_KVCO_CODE_POR                                            0x00000000
#define HWIO_USB3PHY_QSERDES_COM_CORE_KVCO_CODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CORE_KVCO_CODE_ADDR, HWIO_USB3PHY_QSERDES_COM_CORE_KVCO_CODE_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CORE_KVCO_CODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CORE_KVCO_CODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CORE_KVCO_CODE_CORE_KVCO_CODE_BMSK                                  0x1f
#define HWIO_USB3PHY_QSERDES_COM_CORE_KVCO_CODE_CORE_KVCO_CODE_SHFT                                   0x0

/*----------------------------------------------------------------------------
 * MODULE: USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX
 *--------------------------------------------------------------------------*/

#define USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE                                       (USB3PHY_AHB2PHY_BASE      + 0x00000400)
#define USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS                                  (USB3PHY_AHB2PHY_BASE_PHYS + 0x00000400)
#define USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS                                  0x00000400

#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000000)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000000)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000000)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_POR                                                  0x000000a2
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_ADDR, HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_IN)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_HBW_PD_EN_BMSK                                             0x80
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_HBW_PD_EN_SHFT                                              0x7
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_SECONDORDERENABLE_BMSK                                     0x40
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_SECONDORDERENABLE_SHFT                                      0x6
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_FIRSTORDER_THRESH_BMSK                                     0x38
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_FIRSTORDER_THRESH_SHFT                                      0x3
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_SECONDORDERGAIN_BMSK                                        0x7
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL1_SECONDORDERGAIN_SHFT                                        0x0

#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000004)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000004)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000004)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_RMSK                                                       0x7f
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_ADDR, HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_IN)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_NEW_FEATURE_ENABLE_CE_BMSK                                 0x40
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_NEW_FEATURE_ENABLE_CE_SHFT                                  0x6
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_NEW_FEATURE_ENABLE_SO_BMSK                                 0x20
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_NEW_FEATURE_ENABLE_SO_SHFT                                  0x5
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_ALOG_FIRSTORDER_CARRY_EN_BMSK                              0x10
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_ALOG_FIRSTORDER_CARRY_EN_SHFT                               0x4
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_DIG_FIRSTORDER_CARRY_EN_BMSK                                0x8
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_DIG_FIRSTORDER_CARRY_EN_SHFT                                0x3
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_SECONDORDER_STEP_BY_THREE_BMSK                              0x4
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_SECONDORDER_STEP_BY_THREE_SHFT                              0x2
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_SECONDORDER_STEP_BY_TWO_BMSK                                0x2
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_SECONDORDER_STEP_BY_TWO_SHFT                                0x1
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_SECONDORDER_STEP_BY_ONE_BMSK                                0x1
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL2_SECONDORDER_STEP_BY_ONE_SHFT                                0x0

#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_HALF_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000008)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_HALF_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000008)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_HALF_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000008)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_HALF_RMSK                                                   0x3f
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_HALF_POR                                              0x00000022
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_HALF_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_HALF_ADDR, HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_HALF_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_HALF_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_HALF_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_HALF_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_HALF_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_HALF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_HALF_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_HALF_IN)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_HALF_FIRSTORDER_THRESH_HALF_BMSK                            0x38
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_HALF_FIRSTORDER_THRESH_HALF_SHFT                             0x3
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_HALF_SECONDORDERGAIN_HALF_BMSK                               0x7
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_HALF_SECONDORDERGAIN_HALF_SHFT                               0x0

#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_QUARTER_ADDR                                          (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x0000000c)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_QUARTER_PHYS                                          (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x0000000c)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_QUARTER_OFFS                                          (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x0000000c)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_QUARTER_RMSK                                                0x3f
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_QUARTER_POR                                           0x00000022
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_QUARTER_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_QUARTER_ADDR, HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_QUARTER_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_QUARTER_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_QUARTER_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_QUARTER_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_QUARTER_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_QUARTER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_QUARTER_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_QUARTER_IN)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_QUARTER_FIRSTORDER_THRESH_QUARTER_BMSK                      0x38
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_QUARTER_FIRSTORDER_THRESH_QUARTER_SHFT                       0x3
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_QUARTER_SECONDORDERGAIN_QUARTER_BMSK                         0x7
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_QUARTER_SECONDORDERGAIN_QUARTER_SHFT                         0x0

#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_EIGHTH_ADDR                                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000010)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_EIGHTH_PHYS                                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000010)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_EIGHTH_OFFS                                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000010)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_EIGHTH_RMSK                                                 0x3f
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_EIGHTH_POR                                            0x00000022
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_EIGHTH_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_EIGHTH_ADDR, HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_EIGHTH_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_EIGHTH_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_EIGHTH_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_EIGHTH_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_EIGHTH_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_EIGHTH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_EIGHTH_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_EIGHTH_IN)
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_EIGHTH_FIRSTORDER_THRESH_EIGHTH_BMSK                        0x38
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_EIGHTH_FIRSTORDER_THRESH_EIGHTH_SHFT                         0x3
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_EIGHTH_SECONDORDERGAIN_EIGHTH_BMSK                           0x7
#define HWIO_USB3PHY_QSERDES_RX_CDR_CONTROL_EIGHTH_SECONDORDERGAIN_EIGHTH_SHFT                           0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000014)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000014)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000014)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_RMSK                                                       0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_POR                                                  0x0000000a
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_UCDR_FO_GAIN_BMSK                                          0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_UCDR_FO_GAIN_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000018)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000018)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000018)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_RMSK                                                       0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_POR                                                  0x00000006
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_UCDR_SO_GAIN_BMSK                                          0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_UCDR_SO_GAIN_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ADDR                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x0000001c)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_PHYS                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x0000001c)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_OFFS                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x0000001c)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_RMSK                                      0xff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_POR                                 0x00000035
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_UCDR_CONTROL_PI_BMSK                      0x80
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_UCDR_CONTROL_PI_SHFT                       0x7
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_BMSK                          0x40
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_SHFT                           0x6
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_BMSK                   0x3f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_SHFT                    0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ADDR                                          (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000020)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_PHYS                                          (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000020)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_OFFS                                          (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000020)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_RMSK                                                0xff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_POR                                           0x00000000
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_BMSK                            0xff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_SHFT                             0x0

#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_ADDR                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000024)
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_PHYS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000024)
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_OFFS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000024)
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_ADDR, HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_IN)
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_AUXDATA_EN_BMSK                                             0x80
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_AUXDATA_EN_SHFT                                              0x7
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_AUXCLK_EN_BMSK                                              0x40
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_AUXCLK_EN_SHFT                                               0x6
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_AUX_OFFSET_BMSK                                             0x3f
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_AUX_OFFSET_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000028)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000028)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000028)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_ADDR, HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_IN)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_AUXDATA_TCOARSE_BMSK                                   0xff
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_AUXDATA_TCOARSE_SHFT                                    0x0

#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_LSB_ADDR                                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x0000002c)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_LSB_PHYS                                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x0000002c)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_LSB_OFFS                                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x0000002c)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_LSB_RMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_LSB_POR                                            0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_LSB_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_LSB_ADDR, HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_LSB_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_LSB_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_LSB_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_LSB_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_LSB_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_LSB_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_LSB_IN)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_LSB_AUXDATA_TFINE_LSB_BMSK                               0xff
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_LSB_AUXDATA_TFINE_LSB_SHFT                                0x0

#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_MSB_ADDR                                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000030)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_MSB_PHYS                                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000030)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_MSB_OFFS                                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000030)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_MSB_RMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_MSB_POR                                            0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_MSB_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_MSB_ADDR, HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_MSB_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_MSB_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_MSB_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_MSB_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_MSB_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_MSB_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_MSB_IN)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_MSB_AUXDATA_TFINE_MSB_BMSK                               0xff
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TFINE_MSB_AUXDATA_TFINE_MSB_SHFT                                0x0

#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000034)
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000034)
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000034)
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_RMSK                                                    0x3
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_ADDR, HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_IN)
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_AUXDATA_SEL_BMSK                                        0x2
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_AUXDATA_SEL_SHFT                                        0x1
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_RCLK_SEL_BMSK                                           0x1
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_RCLK_SEL_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_ADDR                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000038)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_PHYS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000038)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_OFFS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000038)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_RMSK                                                      0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_POR                                                0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_ADDR, HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_IN)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_AC_JTAG_EN_BMSK                                           0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_AC_JTAG_EN_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_ADDR                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x0000003c)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_PHYS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x0000003c)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_OFFS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x0000003c)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_RMSK                                                       0x3
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_ADDR, HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_IN)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_AC_JTAG_INITP_MUX_BMSK                                     0x2
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_AC_JTAG_INITP_MUX_SHFT                                     0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_AC_JTAG_INITP_BMSK                                         0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_AC_JTAG_INITP_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_ADDR                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000040)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_PHYS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000040)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_OFFS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000040)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_RMSK                                                       0x3
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_ADDR, HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_IN)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_AC_JTAG_INITN_MUX_BMSK                                     0x2
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_AC_JTAG_INITN_MUX_SHFT                                     0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_AC_JTAG_INITN_BMSK                                         0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_AC_JTAG_INITN_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_ADDR                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000044)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_PHYS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000044)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_OFFS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000044)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_RMSK                                                         0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_ADDR, HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_IN)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_AC_JTAG_LVL_BMSK                                             0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_AC_JTAG_LVL_SHFT                                             0x0

#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000048)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000048)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000048)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_RMSK                                                        0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_ADDR, HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_IN)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_AC_JTAG_MODE_BMSK                                           0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_AC_JTAG_MODE_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_ADDR                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x0000004c)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_PHYS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x0000004c)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_OFFS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x0000004c)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_RMSK                                                       0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_ADDR, HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_IN)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_AC_JTAG_RESET_BMSK                                         0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_AC_JTAG_RESET_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_ADDR                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000050)
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_PHYS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000050)
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_OFFS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000050)
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RMSK                                                      0x3f
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_POR                                                 0x00000011
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RX_Q_EN_MUX_BMSK                                          0x20
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RX_Q_EN_MUX_SHFT                                           0x5
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RX_Q_EN_BMSK                                              0x10
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RX_Q_EN_SHFT                                               0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RX_I_EN_MUX_BMSK                                           0x8
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RX_I_EN_MUX_SHFT                                           0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RX_I_EN_BMSK                                               0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RX_I_EN_SHFT                                               0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RCVR_EN_MUX_BMSK                                           0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RCVR_EN_MUX_SHFT                                           0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RCVR_EN_BMSK                                               0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RCVR_EN_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ADDR                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000054)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_PHYS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000054)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_OFFS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000054)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_RMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_POR                                          0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_IDAC_IB_BMSK                                       0xf0
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_IDAC_IB_SHFT                                        0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_IDAC_I_BMSK                                         0xf
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_IDAC_I_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ADDR                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000058)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_PHYS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000058)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_OFFS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000058)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_RMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_POR                                          0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_IDAC_QB_BMSK                                       0xf0
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_IDAC_QB_SHFT                                        0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_BMSK                                         0xf
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ADDR                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x0000005c)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_PHYS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x0000005c)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_OFFS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x0000005c)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_RMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_POR                                          0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_IDAC_AB_BMSK                                       0xf0
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_IDAC_AB_SHFT                                        0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_IDAC_A_BMSK                                         0xf
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_IDAC_A_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_ADDR                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000060)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_PHYS                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000060)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_OFFS                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000060)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_RMSK                                                         0x1f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_POR                                                    0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_BMSK                                    0x10
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_SHFT                                     0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_IDAC_MUX_BMSK                                                 0x8
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_IDAC_MUX_SHFT                                                 0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_BYPASS_BMSK                                          0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_BYPASS_SHFT                                          0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_EN_MUX_BMSK                                          0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_EN_MUX_SHFT                                          0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_EN_BMSK                                              0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_EN_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL0_ADDR                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000064)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL0_PHYS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000064)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL0_OFFS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000064)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL0_RMSK                                                      0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL0_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL0_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL0_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL0_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL0_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL0_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL0_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL0_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL0_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL0_IDAC_CTRL0_BMSK                                           0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL0_IDAC_CTRL0_SHFT                                            0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL1_ADDR                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000068)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL1_PHYS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000068)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL1_OFFS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000068)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL1_RMSK                                                      0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL1_POR                                                 0x0000003f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL1_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL1_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL1_IDAC_CTRL1_BMSK                                           0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CTRL1_IDAC_CTRL1_SHFT                                            0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_EN_ADDR                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x0000006c)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_EN_PHYS                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x0000006c)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_EN_OFFS                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x0000006c)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_EN_RMSK                                                           0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_EN_POR                                                     0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_EN_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EOM_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_EN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EOM_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EOM_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EOM_EN_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_EN_EOM_EN_BMSK                                                    0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_EN_EOM_EN_SHFT                                                    0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL0_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000070)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL0_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000070)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL0_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000070)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL0_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL0_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL0_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL0_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL0_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL0_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL0_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL0_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL0_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL0_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL0_EOM_CTRL0_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL0_EOM_CTRL0_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL1_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000074)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL1_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000074)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL1_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000074)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL1_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL1_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL1_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL1_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL1_EOM_CTRL1_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL1_EOM_CTRL1_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL2_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000078)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL2_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000078)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL2_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000078)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL2_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL2_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL2_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL2_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL2_EOM_CTRL2_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL2_EOM_CTRL2_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL3_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x0000007c)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL3_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x0000007c)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL3_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x0000007c)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL3_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL3_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL3_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL3_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL3_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL3_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL3_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL3_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL3_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL3_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL3_EOM_CTRL3_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL3_EOM_CTRL3_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL4_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000080)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL4_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000080)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL4_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000080)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL4_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL4_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL4_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL4_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL4_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL4_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL4_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL4_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL4_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL4_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL4_EOM_CTRL4_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL4_EOM_CTRL4_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL5_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000084)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL5_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000084)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL5_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000084)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL5_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL5_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL5_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL5_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL5_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL5_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL5_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL5_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL5_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL5_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL5_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL5_EOM_CTRL5_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL5_EOM_CTRL5_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL6_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000088)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL6_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000088)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL6_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000088)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL6_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL6_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL6_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL6_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL6_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL6_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL6_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL6_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL6_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL6_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL6_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL6_EOM_CTRL6_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL6_EOM_CTRL6_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL7_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x0000008c)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL7_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x0000008c)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL7_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x0000008c)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL7_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL7_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL7_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL7_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL7_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL7_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL7_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL7_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL7_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL7_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL7_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL7_EOM_CTRL7_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL7_EOM_CTRL7_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL8_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000090)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL8_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000090)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL8_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000090)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL8_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL8_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL8_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL8_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL8_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL8_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL8_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL8_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL8_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL8_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL8_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL8_EOM_CTRL8_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL8_EOM_CTRL8_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL9_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000094)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL9_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000094)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL9_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000094)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL9_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL9_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL9_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL9_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL9_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL9_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL9_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL9_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL9_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL9_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL9_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL9_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL9_EOM_CTRL9_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL9_EOM_CTRL9_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL10_ADDR                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000098)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL10_PHYS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000098)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL10_OFFS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000098)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL10_RMSK                                                      0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL10_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL10_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL10_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL10_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL10_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL10_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL10_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL10_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL10_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL10_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL10_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL10_EOM_CTRL10_BMSK                                           0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL10_EOM_CTRL10_SHFT                                            0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL11_ADDR                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x0000009c)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL11_PHYS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x0000009c)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL11_OFFS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x0000009c)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL11_RMSK                                                      0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL11_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL11_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL11_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL11_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL11_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL11_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL11_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL11_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL11_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL11_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL11_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL11_EOM_CTRL11_BMSK                                           0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EOM_CTRL11_EOM_CTRL11_SHFT                                            0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_ADDR                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000a0)
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_PHYS                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000a0)
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_OFFS                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000a0)
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_RMSK                                                   0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_POR                                             0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_BMSK                                      0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_SHFT                                      0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_RX_HIGHZ_BMSK                                          0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_RX_HIGHZ_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000a4)
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_PHYS                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000a4)
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OFFS                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000a4)
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RMSK                                 0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_POR                            0x00000040
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_BMSK                0x80
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_SHFT                 0x7
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_BMSK                    0x40
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_SHFT                     0x6
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_BYPASS_MUX_BMSK                0x20
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_BYPASS_MUX_SHFT                 0x5
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_BYPASS_BMSK                    0x10
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_BYPASS_SHFT                     0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_BMSK                 0x8
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_SHFT                 0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_BMSK                     0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_SHFT                     0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_BMSK                 0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_SHFT                 0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_BMSK                     0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_SHFT                     0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_LSB_ADDR                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000a8)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_LSB_PHYS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000a8)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_LSB_OFFS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000a8)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_LSB_RMSK                                                    0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_LSB_POR                                               0x00000007
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_LSB_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_LSB_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_LSB_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_LSB_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_LSB_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_LSB_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_LSB_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_LSB_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_LSB_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_LSB_RX_EQ_GAIN1_LSB_BMSK                                    0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_LSB_RX_EQ_GAIN1_LSB_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_MSB_ADDR                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000ac)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_MSB_PHYS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000ac)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_MSB_OFFS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000ac)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_MSB_RMSK                                                    0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_MSB_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_MSB_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_MSB_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_MSB_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_MSB_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_MSB_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_MSB_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_MSB_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_MSB_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_MSB_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_MSB_RX_EQ_GAIN1_MSB_BMSK                                    0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN1_MSB_RX_EQ_GAIN1_MSB_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_ADDR                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000b0)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_PHYS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000b0)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_OFFS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000b0)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_RMSK                                                    0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_POR                                               0x00000007
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_RX_EQ_GAIN2_LSB_BMSK                                    0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_RX_EQ_GAIN2_LSB_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_ADDR                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000b4)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_PHYS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000b4)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_OFFS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000b4)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_RMSK                                                    0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_RX_EQ_GAIN2_MSB_BMSK                                    0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_RX_EQ_GAIN2_MSB_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ADDR                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000b8)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_PHYS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000b8)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_OFFS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000b8)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_RMSK                                              0x7f
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_POR                                         0x00000010
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_RX_EQ_FIR_GEAR_BMSK                               0x70
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_RX_EQ_FIR_GEAR_SHFT                                0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_RX_EQ_FIR_EN_BMSK                                  0x8
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_RX_EQ_FIR_EN_SHFT                                  0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_RX_DCOFF_OBSV_BMSK                                 0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_RX_DCOFF_OBSV_SHFT                                 0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_RX_EQ_BYPASS2_BMSK                                 0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_RX_EQ_BYPASS2_SHFT                                 0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_RX_EQ_BYPASS1_BMSK                                 0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_RX_EQ_BYPASS1_SHFT                                 0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ADDR                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000bc)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_PHYS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000bc)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_OFFS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000bc)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_RMSK                                              0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_POR                                         0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_CORE_EQADP_FORCE_MASK_BMSK                        0x80
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_CORE_EQADP_FORCE_MASK_SHFT                         0x7
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_BMSK                                 0x40
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_SHFT                                  0x6
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_BMSK                                     0x20
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_SHFT                                      0x5
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQ_GAIN2_MUX_BMSK                                 0x10
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQ_GAIN2_MUX_SHFT                                  0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQ_GAIN1_MUX_BMSK                                  0x8
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQ_GAIN1_MUX_SHFT                                  0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_BMSK                                      0x6
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_SHFT                                      0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQHIGHN_BMSK                                       0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQHIGHN_SHFT                                       0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ADDR                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000c0)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_PHYS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000c0)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_OFFS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000c0)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_RMSK                                              0x7f
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_POR                                         0x00000004
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_KEQ_BMSK                                          0x70
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_KEQ_SHFT                                           0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_BMSK                               0x8
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_SHFT                               0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_BMSK                                    0x6
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_SHFT                                    0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQCODE_SEL_BMSK                                    0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQCODE_SEL_SHFT                                    0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ADDR                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000c4)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_PHYS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000c4)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_OFFS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000c4)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_RMSK                                              0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_POR                                         0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_EQCODE_FIXED_BMSK                                 0xf0
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_EQCODE_FIXED_SHFT                                  0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_BMSK                                0xf
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_SHFT                                0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_ADDR                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000c8)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_PHYS                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000c8)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_OFFS                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000c8)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_RMSK                                           0x7
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_POR                                     0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_RX_EQ_BYPASS_IDAC_CAL_MUX_BMSK                 0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_RX_EQ_BYPASS_IDAC_CAL_MUX_SHFT                 0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_RX_EQ_BYPASS2_IDAC_CAL_BMSK                    0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_RX_EQ_BYPASS2_IDAC_CAL_SHFT                    0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_RX_EQ_BYPASS1_IDAC_CAL_BMSK                    0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_RX_EQ_BYPASS1_IDAC_CAL_SHFT                    0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_2_ADDR                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000cc)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_2_PHYS                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000cc)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_2_OFFS                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000cc)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_2_RMSK                                        0x3f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_2_POR                                   0x00000003
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_2_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_2_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_2_IDAC_CAL_DONE_MASK_BMSK                     0x3f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_CAL_CONFIGURATION_2_IDAC_CAL_DONE_MASK_SHFT                      0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ADDR                                          (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000d0)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_PHYS                                          (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000d0)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_OFFS                                          (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000d0)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_RMSK                                                0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_POR                                           0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_BMSK                                    0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ADDR                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000d4)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_PHYS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000d4)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_OFFS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000d4)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_RMSK                                                0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_POR                                          0x00000003
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_BMSK                                   0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_LOW_ADDR                                          (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000d8)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_LOW_PHYS                                          (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000d8)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_LOW_OFFS                                          (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000d8)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_LOW_RMSK                                                0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_LOW_POR                                           0x0000007f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_LOW_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_LOW_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_LOW_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_LOW_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_LOW_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_LOW_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_LOW_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_LOW_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_LOW_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_LOW_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_LOW_ENDSAMP_LOW_BMSK                                    0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_LOW_ENDSAMP_LOW_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_HIGH_ADDR                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000dc)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_HIGH_PHYS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000dc)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_HIGH_OFFS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000dc)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_HIGH_RMSK                                                0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_HIGH_POR                                          0x00000003
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_HIGH_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_HIGH_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_HIGH_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_HIGH_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_HIGH_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_HIGH_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_HIGH_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_HIGH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_HIGH_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_HIGH_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_HIGH_ENDSAMP_HIGH_BMSK                                   0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENDSAMP_HIGH_ENDSAMP_HIGH_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_LOW_ADDR                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000e0)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_LOW_PHYS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000e0)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_LOW_OFFS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000e0)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_LOW_RMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_LOW_POR                                          0x00000040
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_LOW_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_LOW_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_LOW_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_LOW_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_LOW_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_LOW_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_LOW_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_LOW_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_LOW_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_LOW_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_LOW_MIDPOINT_LOW_BMSK                                  0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_LOW_MIDPOINT_LOW_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_HIGH_ADDR                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000e4)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_HIGH_PHYS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000e4)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_HIGH_OFFS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000e4)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_HIGH_RMSK                                               0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_HIGH_POR                                         0x00000001
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_HIGH_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_HIGH_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_HIGH_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_HIGH_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_HIGH_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_HIGH_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_HIGH_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_HIGH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_HIGH_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_HIGH_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_HIGH_MIDPOINT_HIGH_BMSK                                 0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MIDPOINT_HIGH_MIDPOINT_HIGH_SHFT                                 0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000e8)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000e8)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000e8)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_BMSK                                  0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000ec)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000ec)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000ec)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_BMSK                                  0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000f0)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_PHYS                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000f0)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFS                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000f0)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RMSK                                        0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_POR                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_BMSK                       0x80
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_SHFT                        0x7
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_BMSK                                0x70
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_SHFT                                 0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_BMSK                     0x8
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_SHFT                     0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_BMSK                          0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_SHFT                          0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_BMSK                        0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_SHFT                        0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_BMSK                            0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_SHFT                            0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ADDR                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000f4)
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_PHYS                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000f4)
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OFFS                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000f4)
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_RMSK                                           0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_POR                                      0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_CORE_DCOFFSET_FORCE_MASK_BMSK                  0x80
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_CORE_DCOFFSET_FORCE_MASK_SHFT                   0x7
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_CORE_DCOFFSET_MASK_BMSK                        0x40
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_CORE_DCOFFSET_MASK_SHFT                         0x6
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_CORE_EQADP_MASK_BMSK                           0x20
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_CORE_EQADP_MASK_SHFT                            0x5
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_BMSK                        0x1f
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_SHFT                         0x0

#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_ADDR                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000f8)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_PHYS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000f8)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_OFFS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000f8)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_RMSK                                                     0x7f
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_POR                                                0x00000000
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_ADDR, HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_IN)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_CAL_EN_MUX_BMSK                                   0x40
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_CAL_EN_MUX_SHFT                                    0x6
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_CAL_EN_BMSK                                       0x20
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_CAL_EN_SHFT                                        0x5
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_LP_EN_MUX_BMSK                                    0x10
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_LP_EN_MUX_SHFT                                     0x4
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_LP_EN_BMSK                                         0x8
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_LP_EN_SHFT                                         0x3
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_EN_MUX_BMSK                                        0x4
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_EN_MUX_SHFT                                        0x2
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_EN_BMSK                                            0x2
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_EN_SHFT                                            0x1
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_DIG_EN_BMSK                                        0x1
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_DIG_EN_SHFT                                        0x0

#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_2_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000000fc)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_2_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000000fc)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_2_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000000fc)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_2_RMSK                                                    0x3
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_2_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_2_ADDR, HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_2_IN)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_2_SIGDET_FLT_BYP_MUX_BMSK                                 0x2
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_2_SIGDET_FLT_BYP_MUX_SHFT                                 0x1
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_2_SIGDET_FLT_BYP_BMSK                                     0x1
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_2_SIGDET_FLT_BYP_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000100)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000100)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000100)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_POR                                                  0x00000080
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_ADDR, HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_IN)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_SIGDET_LVL_BMSK                                            0xe0
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_SIGDET_LVL_SHFT                                             0x5
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_SIGDET_BW_CTRL_MUX_BMSK                                    0x10
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_SIGDET_BW_CTRL_MUX_SHFT                                     0x4
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_SIGDET_BW_CTRL_BMSK                                         0xf
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_SIGDET_BW_CTRL_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ADDR                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000104)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_PHYS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000104)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_OFFS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000104)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_RMSK                                              0x1f
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_POR                                         0x00000000
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ADDR, HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_IN)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_BMSK                         0x1e
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_SHFT                          0x1
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_BMSK                           0x1
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_SHFT                           0x0

#define HWIO_USB3PHY_QSERDES_RX_SIGDET_TIMER_LIMIT_ADDR                                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000108)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_TIMER_LIMIT_PHYS                                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000108)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_TIMER_LIMIT_OFFS                                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000108)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_TIMER_LIMIT_RMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_TIMER_LIMIT_POR                                            0x00000096
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_TIMER_LIMIT_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGDET_TIMER_LIMIT_ADDR, HWIO_USB3PHY_QSERDES_RX_SIGDET_TIMER_LIMIT_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_TIMER_LIMIT_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGDET_TIMER_LIMIT_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_TIMER_LIMIT_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_SIGDET_TIMER_LIMIT_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_TIMER_LIMIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SIGDET_TIMER_LIMIT_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SIGDET_TIMER_LIMIT_IN)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_TIMER_LIMIT_TIMER_LIMIT_BMSK                                     0xff
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_TIMER_LIMIT_TIMER_LIMIT_SHFT                                      0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_ADDR                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x0000010c)
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_PHYS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x0000010c)
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_OFFS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x0000010c)
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_RMSK                                                             0x7
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_POR                                                       0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_BAND_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_BAND_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_BAND_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_BAND_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_BAND_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_BAND_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_RX_BAND_MUX_BMSK                                                 0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_RX_BAND_MUX_SHFT                                                 0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_RX_BAND_BMSK                                                     0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_RX_BAND_SHFT                                                     0x0

#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000110)
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000110)
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000110)
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_RMSK                                                    0x7
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_ADDR, HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_IN)
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_DN_BMSK                                             0x4
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_DN_SHFT                                             0x2
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_UP_BMSK                                             0x2
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_UP_SHFT                                             0x1
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_FREEZE_BMSK                                         0x1
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_FREEZE_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_ADDR                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000114)
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_PHYS                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000114)
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_OFFS                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000114)
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_RMSK                                                  0x1f
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_POR                                             0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_RXINTERFACE_MODE_BMSK                                 0x1f
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_RXINTERFACE_MODE_SHFT                                  0x0

#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_ADDR                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000118)
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_PHYS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000118)
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_OFFS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000118)
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_RMSK                                                    0xff
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_ADDR, HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_IN)
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_JITTERGENMODE_BMSK                                      0xff
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_JITTERGENMODE_SHFT                                       0x0

#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_ADDR                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x0000011c)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_PHYS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x0000011c)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_OFFS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x0000011c)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_RMSK                                                            0x1f
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_POR                                                       0x00000000
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_ADDR, HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_IN)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_BUJ_AMPLITUDE_BMSK                                              0x1f
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_BUJ_AMPLITUDE_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_ADDR                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000120)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_PHYS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000120)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_OFFS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000120)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_RMSK                                                            0xff
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_POR                                                       0x00000000
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_ADDR, HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_IN)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_SJ_AMPLITUDE1_BMSK                                              0xff
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_SJ_AMPLITUDE1_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_ADDR                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000124)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_PHYS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000124)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_OFFS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000124)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_RMSK                                                            0xff
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_POR                                                       0x00000000
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_ADDR, HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_IN)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_SJ_AMPLITUDE2_BMSK                                              0xff
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_SJ_AMPLITUDE2_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_ADDR                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000128)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_PHYS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000128)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_OFFS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000128)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_RMSK                                                            0xff
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_POR                                                       0x00000000
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SJ_PER1_ADDR, HWIO_USB3PHY_QSERDES_RX_SJ_PER1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SJ_PER1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_SJ_PER1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SJ_PER1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SJ_PER1_IN)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_SJ_PERIOD1_BMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_SJ_PERIOD1_SHFT                                                  0x0

#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_ADDR                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x0000012c)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_PHYS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x0000012c)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_OFFS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x0000012c)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_RMSK                                                            0xff
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_POR                                                       0x00000000
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SJ_PER2_ADDR, HWIO_USB3PHY_QSERDES_RX_SJ_PER2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SJ_PER2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_SJ_PER2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SJ_PER2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SJ_PER2_IN)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_SJ_PERIOD2_BMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_SJ_PERIOD2_SHFT                                                  0x0

#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_ADDR                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000130)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_PHYS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000130)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_OFFS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000130)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_RMSK                                                     0xff
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_POR                                                0x00000000
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_ADDR, HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_IN)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_BUJ_STEPFREQ1_BMSK                                       0xff
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_BUJ_STEPFREQ1_SHFT                                        0x0

#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_ADDR                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000134)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_PHYS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000134)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_OFFS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000134)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_RMSK                                                     0xff
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_POR                                                0x00000000
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_ADDR, HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_IN)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_BUJ_STEPFREQ2_BMSK                                       0xff
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_BUJ_STEPFREQ2_SHFT                                        0x0

#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_ADDR                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000138)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_PHYS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000138)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_OFFS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000138)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_ADDR, HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_IN)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_PPMOFFSET1_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_PPMOFFSET1_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_ADDR                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x0000013c)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_PHYS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x0000013c)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_OFFS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x0000013c)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_ADDR, HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_IN)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_PPMOFFSET2_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_PPMOFFSET2_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000140)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000140)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000140)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_ADDR, HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_IN)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_BMSK                                  0xff
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000144)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000144)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000144)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_ADDR, HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_IN)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_BMSK                                  0xff
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_RX_SSC_CTRL_ADDR                                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000148)
#define HWIO_USB3PHY_QSERDES_RX_SSC_CTRL_PHYS                                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000148)
#define HWIO_USB3PHY_QSERDES_RX_SSC_CTRL_OFFS                                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000148)
#define HWIO_USB3PHY_QSERDES_RX_SSC_CTRL_RMSK                                                            0x3
#define HWIO_USB3PHY_QSERDES_RX_SSC_CTRL_POR                                                      0x00000000
#define HWIO_USB3PHY_QSERDES_RX_SSC_CTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SSC_CTRL_ADDR, HWIO_USB3PHY_QSERDES_RX_SSC_CTRL_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SSC_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SSC_CTRL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SSC_CTRL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_SSC_CTRL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SSC_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SSC_CTRL_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SSC_CTRL_IN)
#define HWIO_USB3PHY_QSERDES_RX_SSC_CTRL_SSCDIRECTION_BMSK                                               0x2
#define HWIO_USB3PHY_QSERDES_RX_SSC_CTRL_SSCDIRECTION_SHFT                                               0x1
#define HWIO_USB3PHY_QSERDES_RX_SSC_CTRL_SSCON_BMSK                                                      0x1
#define HWIO_USB3PHY_QSERDES_RX_SSC_CTRL_SSCON_SHFT                                                      0x0

#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT1_ADDR                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x0000014c)
#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT1_PHYS                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x0000014c)
#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT1_OFFS                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x0000014c)
#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT1_RMSK                                                         0xff
#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT1_POR                                                    0x00000000
#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SSC_COUNT1_ADDR, HWIO_USB3PHY_QSERDES_RX_SSC_COUNT1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SSC_COUNT1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_SSC_COUNT1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SSC_COUNT1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SSC_COUNT1_IN)
#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT1_SSCCOUNT1_BMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT1_SSCCOUNT1_SHFT                                                0x0

#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT2_ADDR                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000150)
#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT2_PHYS                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000150)
#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT2_OFFS                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000150)
#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT2_RMSK                                                         0xff
#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT2_POR                                                    0x00000003
#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SSC_COUNT2_ADDR, HWIO_USB3PHY_QSERDES_RX_SSC_COUNT2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SSC_COUNT2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_SSC_COUNT2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SSC_COUNT2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SSC_COUNT2_IN)
#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT2_SSCCOUNT2_BMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_RX_SSC_COUNT2_SSCCOUNT2_SHFT                                                0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_CNTL_ADDR                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000154)
#define HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_CNTL_PHYS                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000154)
#define HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_CNTL_OFFS                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000154)
#define HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_CNTL_RMSK                                             0x1f
#define HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_CNTL_POR                                        0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_CNTL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_CNTL_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_CNTL_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_CNTL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_CNTL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_CNTL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_CNTL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_CNTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_CNTL_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_CNTL_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_CNTL_RX_ALOG_INTF_OBSV_CNTL_BMSK                      0x1f
#define HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_CNTL_RX_ALOG_INTF_OBSV_CNTL_SHFT                       0x0

#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_ADDR                                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000158)
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_PHYS                                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000158)
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_OFFS                                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000158)
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_RMSK                                                           0xff
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_POR                                                      0x00000000
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_ADDR, HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_PI_CTRL1_STATUS_BMSK                                           0xff
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_PI_CTRL1_STATUS_SHFT                                            0x0

#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_ADDR                                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x0000015c)
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_PHYS                                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x0000015c)
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_OFFS                                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x0000015c)
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_RMSK                                                           0xff
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_POR                                                      0x00000000
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_ADDR, HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_PI_CTRL2_STATUS_BMSK                                           0xff
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_PI_CTRL2_STATUS_SHFT                                            0x0

#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_ADDR                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000160)
#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_PHYS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000160)
#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_OFFS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000160)
#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_RMSK                                                            0xff
#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_POR                                                       0x00000001
#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_PI_QUAD_ADDR, HWIO_USB3PHY_QSERDES_RX_PI_QUAD_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_PI_QUAD_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_RSVD_STATUS_BMSK                                                0xfc
#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_RSVD_STATUS_SHFT                                                 0x2
#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_PI_QUAD_STATUS_BMSK                                              0x3
#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_PI_QUAD_STATUS_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_RX_IDATA1_ADDR                                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000164)
#define HWIO_USB3PHY_QSERDES_RX_IDATA1_PHYS                                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000164)
#define HWIO_USB3PHY_QSERDES_RX_IDATA1_OFFS                                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000164)
#define HWIO_USB3PHY_QSERDES_RX_IDATA1_RMSK                                                             0xff
#define HWIO_USB3PHY_QSERDES_RX_IDATA1_POR                                                        0x00000000
#define HWIO_USB3PHY_QSERDES_RX_IDATA1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDATA1_ADDR, HWIO_USB3PHY_QSERDES_RX_IDATA1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_IDATA1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDATA1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_IDATA1_IDATA1_STATUS_BMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_RX_IDATA1_IDATA1_STATUS_SHFT                                                0x0

#define HWIO_USB3PHY_QSERDES_RX_IDATA2_ADDR                                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000168)
#define HWIO_USB3PHY_QSERDES_RX_IDATA2_PHYS                                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000168)
#define HWIO_USB3PHY_QSERDES_RX_IDATA2_OFFS                                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000168)
#define HWIO_USB3PHY_QSERDES_RX_IDATA2_RMSK                                                             0xff
#define HWIO_USB3PHY_QSERDES_RX_IDATA2_POR                                                        0x00000000
#define HWIO_USB3PHY_QSERDES_RX_IDATA2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDATA2_ADDR, HWIO_USB3PHY_QSERDES_RX_IDATA2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_IDATA2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDATA2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_IDATA2_IDATA2_STATUS_BMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_RX_IDATA2_IDATA2_STATUS_SHFT                                                0x0

#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_ADDR                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x0000016c)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_PHYS                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x0000016c)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_OFFS                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x0000016c)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_RMSK                                                          0xff
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_POR                                                     0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_ADDR, HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_AUXDATA1_STATUS_BMSK                                          0xff
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_AUXDATA1_STATUS_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_ADDR                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000170)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_PHYS                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000170)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_OFFS                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000170)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_RMSK                                                          0xff
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_POR                                                     0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_ADDR, HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_RSVD_STATUS_BMSK                                              0xfc
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_RSVD_STATUS_SHFT                                               0x2
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_AUXDATA2_STATUS_BMSK                                           0x3
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_AUXDATA2_STATUS_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000174)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000174)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000174)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_ADDR, HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_RSVD_STATUS_BMSK                                           0xfe
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_RSVD_STATUS_SHFT                                            0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_AC_JTAG_OUTP_STATUS_BMSK                                    0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_AC_JTAG_OUTP_STATUS_SHFT                                    0x0

#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000178)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000178)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000178)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_ADDR, HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_RSVD_STATUS_BMSK                                           0xfe
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_RSVD_STATUS_SHFT                                            0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_AC_JTAG_OUTN_STATUS_BMSK                                    0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_AC_JTAG_OUTN_STATUS_SHFT                                    0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_ADDR                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x0000017c)
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_PHYS                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x0000017c)
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_OFFS                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x0000017c)
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_RMSK                                                          0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_POR                                                     0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_RSVD_STATUS_BMSK                                              0xf8
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_RSVD_STATUS_SHFT                                               0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_RX_SIGDET_CALIBRATED_STATUS_BMSK                               0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_RX_SIGDET_CALIBRATED_STATUS_SHFT                               0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_RX_SIGDET_OUT_STATUS_BMSK                                      0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_RX_SIGDET_OUT_STATUS_SHFT                                      0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_VDCOFF_ADDR                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000180)
#define HWIO_USB3PHY_QSERDES_RX_RX_VDCOFF_PHYS                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000180)
#define HWIO_USB3PHY_QSERDES_RX_RX_VDCOFF_OFFS                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000180)
#define HWIO_USB3PHY_QSERDES_RX_RX_VDCOFF_RMSK                                                          0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_VDCOFF_POR                                                     0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_VDCOFF_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_VDCOFF_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_VDCOFF_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_VDCOFF_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_VDCOFF_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_VDCOFF_RSVD_STATUS_BMSK                                              0xfe
#define HWIO_USB3PHY_QSERDES_RX_RX_VDCOFF_RSVD_STATUS_SHFT                                               0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_VDCOFF_VDCOFF_STATUS_BMSK                                             0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_VDCOFF_VDCOFF_STATUS_SHFT                                             0x0

#define HWIO_USB3PHY_QSERDES_RX_IDAC_CAL_ON_ADDR                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000184)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_CAL_ON_PHYS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000184)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_CAL_ON_OFFS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000184)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_CAL_ON_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_RX_IDAC_CAL_ON_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_IDAC_CAL_ON_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_CAL_ON_ADDR, HWIO_USB3PHY_QSERDES_RX_IDAC_CAL_ON_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_CAL_ON_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_CAL_ON_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_CAL_ON_RSVD_STATUS_BMSK                                            0xfc
#define HWIO_USB3PHY_QSERDES_RX_IDAC_CAL_ON_RSVD_STATUS_SHFT                                             0x2
#define HWIO_USB3PHY_QSERDES_RX_IDAC_CAL_ON_IDAC_CAL_DONE_STATUS_BMSK                                    0x2
#define HWIO_USB3PHY_QSERDES_RX_IDAC_CAL_ON_IDAC_CAL_DONE_STATUS_SHFT                                    0x1
#define HWIO_USB3PHY_QSERDES_RX_IDAC_CAL_ON_IDAC_CAL_ON_STATUS_BMSK                                      0x1
#define HWIO_USB3PHY_QSERDES_RX_IDAC_CAL_ON_IDAC_CAL_ON_STATUS_SHFT                                      0x0

#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_ADDR                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000188)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_PHYS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000188)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_OFFS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000188)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_RMSK                                                      0xff
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_ADDR, HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_IDAC_IB_STATUS_BMSK                                       0xf0
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_IDAC_IB_STATUS_SHFT                                        0x4
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_IDAC_I_STATUS_BMSK                                         0xf
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_IDAC_I_STATUS_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_ADDR                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x0000018c)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_PHYS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x0000018c)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_OFFS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x0000018c)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_RMSK                                                      0xff
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_ADDR, HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_IDAC_QB_STATUS_BMSK                                       0xf0
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_IDAC_QB_STATUS_SHFT                                        0x4
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_IDAC_Q_STATUS_BMSK                                         0xf
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_IDAC_Q_STATUS_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_ADDR                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000190)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_PHYS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000190)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_OFFS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000190)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_RMSK                                                      0xff
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_ADDR, HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_IDAC_AB_STATUS_BMSK                                       0xf0
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_IDAC_AB_STATUS_SHFT                                        0x4
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_IDAC_A_STATUS_BMSK                                         0xf
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_IDAC_A_STATUS_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_I_ADDR                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000194)
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_I_PHYS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000194)
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_I_OFFS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000194)
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_I_RMSK                                                     0xff
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_I_POR                                                0x00000000
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_I_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_I_ADDR, HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_I_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_I_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_I_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_I_RSVD_STATUS_BMSK                                         0xc0
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_I_RSVD_STATUS_SHFT                                          0x6
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_I_CALST_IB_STATUS_BMSK                                     0x38
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_I_CALST_IB_STATUS_SHFT                                      0x3
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_I_CALST_I_STATUS_BMSK                                       0x7
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_I_CALST_I_STATUS_SHFT                                       0x0

#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_Q_ADDR                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x00000198)
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_Q_PHYS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x00000198)
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_Q_OFFS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x00000198)
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_Q_RMSK                                                     0xff
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_Q_POR                                                0x00000000
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_Q_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_Q_ADDR, HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_Q_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_Q_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_Q_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_Q_RSVD_STATUS_BMSK                                         0xc0
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_Q_RSVD_STATUS_SHFT                                          0x6
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_Q_CALST_QB_STATUS_BMSK                                     0x38
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_Q_CALST_QB_STATUS_SHFT                                      0x3
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_Q_CALST_Q_STATUS_BMSK                                       0x7
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_Q_CALST_Q_STATUS_SHFT                                       0x0

#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_A_ADDR                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x0000019c)
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_A_PHYS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x0000019c)
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_A_OFFS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x0000019c)
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_A_RMSK                                                     0xff
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_A_POR                                                0x00000000
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_A_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_A_ADDR, HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_A_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_A_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_A_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_A_RSVD_STATUS_BMSK                                         0xc0
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_A_RSVD_STATUS_SHFT                                          0x6
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_A_CALST_AB_STATUS_BMSK                                     0x38
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_A_CALST_AB_STATUS_SHFT                                      0x3
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_A_CALST_A_STATUS_BMSK                                       0x7
#define HWIO_USB3PHY_QSERDES_RX_CALST_STATUS_A_CALST_A_STATUS_SHFT                                       0x0

#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS0_ADDR                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000001a0)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS0_PHYS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000001a0)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS0_OFFS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000001a0)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS0_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS0_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS0_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_EOM_STATUS0_ADDR, HWIO_USB3PHY_QSERDES_RX_EOM_STATUS0_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_EOM_STATUS0_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS0_EOM_STATUS0_RO_BMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS0_EOM_STATUS0_RO_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS1_ADDR                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000001a4)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS1_PHYS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000001a4)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS1_OFFS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000001a4)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS1_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS1_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_EOM_STATUS1_ADDR, HWIO_USB3PHY_QSERDES_RX_EOM_STATUS1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_EOM_STATUS1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS1_EOM_STATUS1_RO_BMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS1_EOM_STATUS1_RO_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS2_ADDR                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000001a8)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS2_PHYS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000001a8)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS2_OFFS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000001a8)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS2_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS2_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_EOM_STATUS2_ADDR, HWIO_USB3PHY_QSERDES_RX_EOM_STATUS2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_EOM_STATUS2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS2_EOM_STATUS2_RO_BMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS2_EOM_STATUS2_RO_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS3_ADDR                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000001ac)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS3_PHYS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000001ac)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS3_OFFS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000001ac)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS3_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS3_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS3_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_EOM_STATUS3_ADDR, HWIO_USB3PHY_QSERDES_RX_EOM_STATUS3_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_EOM_STATUS3_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS3_EOM_STATUS3_RO_BMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS3_EOM_STATUS3_RO_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS4_ADDR                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000001b0)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS4_PHYS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000001b0)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS4_OFFS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000001b0)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS4_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS4_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS4_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_EOM_STATUS4_ADDR, HWIO_USB3PHY_QSERDES_RX_EOM_STATUS4_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_EOM_STATUS4_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS4_EOM_STATUS4_RO_BMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS4_EOM_STATUS4_RO_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS5_ADDR                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000001b4)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS5_PHYS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000001b4)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS5_OFFS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000001b4)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS5_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS5_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS5_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_EOM_STATUS5_ADDR, HWIO_USB3PHY_QSERDES_RX_EOM_STATUS5_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS5_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_EOM_STATUS5_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS5_EOM_STATUS5_RO_BMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS5_EOM_STATUS5_RO_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS6_ADDR                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000001b8)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS6_PHYS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000001b8)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS6_OFFS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000001b8)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS6_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS6_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS6_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_EOM_STATUS6_ADDR, HWIO_USB3PHY_QSERDES_RX_EOM_STATUS6_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS6_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_EOM_STATUS6_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS6_EOM_STATUS6_RO_BMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS6_EOM_STATUS6_RO_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS7_ADDR                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000001bc)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS7_PHYS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000001bc)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS7_OFFS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000001bc)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS7_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS7_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS7_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_EOM_STATUS7_ADDR, HWIO_USB3PHY_QSERDES_RX_EOM_STATUS7_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS7_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_EOM_STATUS7_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS7_EOM_STATUS7_RO_BMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS7_EOM_STATUS7_RO_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS8_ADDR                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000001c0)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS8_PHYS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000001c0)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS8_OFFS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000001c0)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS8_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS8_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS8_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_EOM_STATUS8_ADDR, HWIO_USB3PHY_QSERDES_RX_EOM_STATUS8_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS8_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_EOM_STATUS8_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS8_EOM_STATUS8_RO_BMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS8_EOM_STATUS8_RO_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS9_ADDR                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000001c4)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS9_PHYS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000001c4)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS9_OFFS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000001c4)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS9_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS9_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS9_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_EOM_STATUS9_ADDR, HWIO_USB3PHY_QSERDES_RX_EOM_STATUS9_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS9_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_EOM_STATUS9_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS9_EOM_STATUS9_RO_BMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_RX_EOM_STATUS9_EOM_STATUS9_RO_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_ADDR                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000001c8)
#define HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_PHYS                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000001c8)
#define HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_OFFS                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000001c8)
#define HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_RMSK                                                  0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_POR                                             0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_RX_ALOG_INTF_OBSV_STATUS_BMSK                         0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_ALOG_INTF_OBSV_RX_ALOG_INTF_OBSV_STATUS_SHFT                          0x0

#define HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_ADDR                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000001cc)
#define HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_PHYS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000001cc)
#define HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_OFFS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000001cc)
#define HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_ADDR, HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_READ_EQCODE_STATUS_BMSK                                     0xff
#define HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_READ_EQCODE_STATUS_SHFT                                      0x0

#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_ADDR                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE      + 0x000001d0)
#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_PHYS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_PHYS + 0x000001d0)
#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_OFFS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_RX_REG_BASE_OFFS + 0x000001d0)
#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_RMSK                                                    0xff
#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_ADDR, HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_RSVD_STATUS_BMSK                                        0xe0
#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_RSVD_STATUS_SHFT                                         0x5
#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_BMSK                             0x1f
#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_SHFT                              0x0

/*----------------------------------------------------------------------------
 * MODULE: USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX
 *--------------------------------------------------------------------------*/

#define USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE                                            (USB3PHY_AHB2PHY_BASE      + 0x00000200)
#define USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS                                       (USB3PHY_AHB2PHY_BASE_PHYS + 0x00000200)
#define USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS                                       0x00000200

#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_ADDR                                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000000)
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_PHYS                                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000000)
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_OFFS                                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000000)
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_IN)
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_PLACEHOLDER_CHAIN_INPUT_BMSK                                0x80
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_PLACEHOLDER_CHAIN_INPUT_SHFT                                 0x7
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_BIST_LANE_NUMBER_BMSK                                       0x60
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_BIST_LANE_NUMBER_SHFT                                        0x5
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_BISTMODE_BMSK                                               0x1f
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_BISTMODE_SHFT                                                0x0

#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_ADDR                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000004)
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_PHYS                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000004)
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_OFFS                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000004)
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_RMSK                                                            0x3
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_POR                                                      0x00000001
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_ADDR, HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_IN)
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_MUX_BMSK                                              0x2
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_MUX_SHFT                                              0x1
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_BMSK                                                  0x1
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_SHFT                                                  0x0

#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_ADDR                                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000008)
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_PHYS                                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000008)
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_OFFS                                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000008)
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_RMSK                                                        0x3f
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_ADDR, HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_IN)
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_BMSK                                   0x20
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_SHFT                                    0x5
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_BMSK                                       0x1f
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_SHFT                                        0x0

#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_ADDR                                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x0000000c)
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_PHYS                                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x0000000c)
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OFFS                                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x0000000c)
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_RMSK                                                              0x1f
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_POR                                                         0x00000000
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_ADDR, HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_IN)
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_TX_DRV_LVL_MUX_BMSK                                               0x10
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_TX_DRV_LVL_MUX_SHFT                                                0x4
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_TX_DRV_LVL_BMSK                                                    0xf
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_TX_DRV_LVL_SHFT                                                    0x0

#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_ADDR                                                    (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000010)
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_PHYS                                                    (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000010)
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_OFFS                                                    (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000010)
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_RMSK                                                           0x3
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_POR                                                     0x00000001
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_ADDR, HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_IN)
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_BMSK                                        0x2
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_SHFT                                        0x1
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_RESET_TSYNC_EN_BMSK                                            0x1
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_RESET_TSYNC_EN_SHFT                                            0x0

#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_ADDR                                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000014)
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_PHYS                                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000014)
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_OFFS                                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000014)
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_RMSK                                                                  0x7f
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_POR                                                             0x00000000
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_LPB_EN_ADDR, HWIO_USB3PHY_QSERDES_TX_LPB_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_LPB_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_LPB_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_LPB_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_LPB_EN_IN)
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_LINE_LPB_EN_MUX_BMSK                                                  0x40
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_LINE_LPB_EN_MUX_SHFT                                                   0x6
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_LINE_LPB_EN_BMSK                                                      0x20
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_LINE_LPB_EN_SHFT                                                       0x5
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_TX_RCLK_LPB_EN_BMSK                                                   0x10
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_TX_RCLK_LPB_EN_SHFT                                                    0x4
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_SER_LPB_EN_MUX_BMSK                                                    0x8
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_SER_LPB_EN_MUX_SHFT                                                    0x3
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_SER_LPB_EN_BMSK                                                        0x4
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_SER_LPB_EN_SHFT                                                        0x2
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_PAR_LPB_EN_BMSK                                                        0x2
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_PAR_LPB_EN_SHFT                                                        0x1
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_RCLK_LPB_EN_BMSK                                                       0x1
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_RCLK_LPB_EN_SHFT                                                       0x0

#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_UP_ADDR                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000018)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_UP_PHYS                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000018)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_UP_OFFS                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000018)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_UP_RMSK                                                             0x3f
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_UP_POR                                                        0x00000000
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_UP_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RES_CODE_UP_ADDR, HWIO_USB3PHY_QSERDES_TX_RES_CODE_UP_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_UP_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RES_CODE_UP_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_UP_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_RES_CODE_UP_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_UP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_RES_CODE_UP_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_RES_CODE_UP_IN)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_UP_RES_CODE_UP_MUX_BMSK                                             0x20
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_UP_RES_CODE_UP_MUX_SHFT                                              0x5
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_UP_RES_CODE_UP_BMSK                                                 0x1f
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_UP_RES_CODE_UP_SHFT                                                  0x0

#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_DN_ADDR                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x0000001c)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_DN_PHYS                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x0000001c)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_DN_OFFS                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x0000001c)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_DN_RMSK                                                             0x3f
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_DN_POR                                                        0x00000000
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_DN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RES_CODE_DN_ADDR, HWIO_USB3PHY_QSERDES_TX_RES_CODE_DN_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_DN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RES_CODE_DN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_DN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_RES_CODE_DN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_DN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_RES_CODE_DN_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_RES_CODE_DN_IN)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_DN_RES_CODE_DN_MUX_BMSK                                             0x20
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_DN_RES_CODE_DN_MUX_SHFT                                              0x5
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_DN_RES_CODE_DN_BMSK                                                 0x1f
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_DN_RES_CODE_DN_SHFT                                                  0x0

#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_ADDR                                                      (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000020)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_PHYS                                                      (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000020)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_OFFS                                                      (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000020)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_RMSK                                                            0xff
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_POR                                                       0x00000000
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_ADDR, HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_IN)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_PERL_LENGTH1_BMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_PERL_LENGTH1_SHFT                                                0x0

#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_ADDR                                                      (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000024)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_PHYS                                                      (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000024)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_OFFS                                                      (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000024)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_RMSK                                                            0xff
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_POR                                                       0x00000000
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_ADDR, HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_IN)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_PERL_LENGTH2_BMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_PERL_LENGTH2_SHFT                                                0x0

#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_ADDR                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000028)
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_PHYS                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000028)
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_OFFS                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000028)
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_ADDR, HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_IN)
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_DEBUGBUS_SEL_BMSK                                          0xf0
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_DEBUGBUS_SEL_SHFT                                           0x4
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_BMSK                                     0x8
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_SHFT                                     0x3
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_BMSK                                         0x4
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_SHFT                                         0x2
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_EN_MUX_BMSK                                      0x2
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_EN_MUX_SHFT                                      0x1
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_EN_BMSK                                          0x1
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_EN_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_ADDR                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x0000002c)
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_PHYS                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x0000002c)
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_OFFS                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x0000002c)
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_RMSK                                        0x7f
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_POR                                   0x00000045
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_ADDR, HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_IN)
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_DRVR_EN_BMSK                                0x40
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_DRVR_EN_SHFT                                 0x6
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_HIGHZ_MUX_BMSK                           0x20
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_HIGHZ_MUX_SHFT                            0x5
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_HIGHZ_BMSK                               0x10
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_HIGHZ_SHFT                                0x4
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TRANSCEIVER_BIAS_EN_MUX_BMSK                 0x8
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TRANSCEIVER_BIAS_EN_MUX_SHFT                 0x3
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TRANSCEIVER_BIAS_EN_BMSK                     0x4
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TRANSCEIVER_BIAS_EN_SHFT                     0x2
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_EN_MUX_BMSK                               0x2
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_EN_MUX_SHFT                               0x1
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_EN_BMSK                                   0x1
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_EN_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ADDR                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000030)
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_PHYS                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000030)
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_OFFS                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000030)
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RMSK                                              0x7f
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_POR                                         0x00000000
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ADDR, HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IN)
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_BMSK                                 0x40
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_SHFT                                  0x6
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_BMSK                                     0x30
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_SHFT                                      0x4
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_BMSK                                   0x8
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_SHFT                                   0x3
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_BMSK                                       0x4
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_SHFT                                       0x2
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_BMSK                                0x2
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_SHFT                                0x1
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_BMSK                                    0x1
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_SHFT                                    0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_ADDR                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000034)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_PHYS                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000034)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_OFFS                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000034)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_RMSK                                                           0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_POR                                                      0x000000aa
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_IN)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_BIST_PATTERN1_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_BIST_PATTERN1_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_ADDR                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000038)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_PHYS                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000038)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_OFFS                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000038)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_RMSK                                                           0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_POR                                                      0x000000aa
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_IN)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_BIST_PATTERN2_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_BIST_PATTERN2_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_ADDR                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x0000003c)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_PHYS                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x0000003c)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_OFFS                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x0000003c)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_RMSK                                                           0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_POR                                                      0x000000aa
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_IN)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_BIST_PATTERN3_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_BIST_PATTERN3_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_ADDR                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000040)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_PHYS                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000040)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_OFFS                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000040)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_RMSK                                                           0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_POR                                                      0x000000aa
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_IN)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_BIST_PATTERN4_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_BIST_PATTERN4_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_ADDR                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000044)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_PHYS                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000044)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_OFFS                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000044)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_RMSK                                                           0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_POR                                                      0x000000aa
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_IN)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_BIST_PATTERN5_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_BIST_PATTERN5_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_ADDR                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000048)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_PHYS                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000048)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_OFFS                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000048)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_RMSK                                                           0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_POR                                                      0x000000aa
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_IN)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_BIST_PATTERN6_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_BIST_PATTERN6_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_ADDR                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x0000004c)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_PHYS                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x0000004c)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_OFFS                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x0000004c)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_RMSK                                                           0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_POR                                                      0x000000aa
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_IN)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_BIST_PATTERN7_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_BIST_PATTERN7_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_ADDR                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000050)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_PHYS                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000050)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_OFFS                                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000050)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_RMSK                                                           0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_POR                                                      0x000000aa
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_IN)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_BIST_PATTERN8_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_BIST_PATTERN8_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_ADDR                                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000054)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_PHYS                                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000054)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_OFFS                                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000054)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_RMSK                                                               0xff
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_POR                                                          0x00000000
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_LANE_MODE_ADDR, HWIO_USB3PHY_QSERDES_TX_LANE_MODE_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_LANE_MODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_LANE_MODE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_LANE_MODE_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_LANE_MODE_IN)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_LANE_MODE_BMSK                                                     0xff
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_LANE_MODE_SHFT                                                      0x0

#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_ADDR                                                (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000058)
#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_PHYS                                                (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000058)
#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_OFFS                                                (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000058)
#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_RMSK                                                      0xff
#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_ADDR, HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_IN)
#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_IDAC_CAL_LANE_MODE_BMSK                                   0xff
#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_IDAC_CAL_LANE_MODE_SHFT                                    0x0

#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_CONFIGURATION_ADDR                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x0000005c)
#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_CONFIGURATION_PHYS                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x0000005c)
#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_CONFIGURATION_OFFS                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x0000005c)
#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_CONFIGURATION_RMSK                                         0x1
#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_CONFIGURATION_POR                                   0x00000000
#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_CONFIGURATION_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_CONFIGURATION_ADDR, HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_CONFIGURATION_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_CONFIGURATION_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_CONFIGURATION_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_CONFIGURATION_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_CONFIGURATION_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_CONFIGURATION_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_CONFIGURATION_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_CONFIGURATION_IN)
#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_CONFIGURATION_LANE_MODE_MUX_BMSK                           0x1
#define HWIO_USB3PHY_QSERDES_TX_IDAC_CAL_LANE_MODE_CONFIGURATION_LANE_MODE_MUX_SHFT                           0x0

#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_ADDR                                                          (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000060)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_PHYS                                                          (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000060)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_OFFS                                                          (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000060)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_RMSK                                                                0xff
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_POR                                                           0x00000000
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_ADDR, HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_IN)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_ATB_SEL1_BMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_ATB_SEL1_SHFT                                                        0x0

#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_ADDR                                                          (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000064)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_PHYS                                                          (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000064)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_OFFS                                                          (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000064)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_RMSK                                                                 0x1
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_POR                                                           0x00000000
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_ADDR, HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_IN)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_ATB_SEL2_BMSK                                                        0x1
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_ATB_SEL2_SHFT                                                        0x0

#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_ADDR                                                    (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000068)
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_PHYS                                                    (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000068)
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_OFFS                                                    (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000068)
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_RMSK                                                           0x7
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_POR                                                     0x00000000
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_ADDR, HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_IN)
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_RCV_DET_LVL_BMSK                                               0x7
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_RCV_DET_LVL_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_ADDR                                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x0000006c)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_PHYS                                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x0000006c)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_OFFS                                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x0000006c)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_RMSK                                                              0xff
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_POR                                                         0x000000a5
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_ADDR, HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_IN)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_PRBS_SEED1_BMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_PRBS_SEED1_SHFT                                                    0x0

#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_ADDR                                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000070)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_PHYS                                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000070)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_OFFS                                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000070)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_RMSK                                                              0xff
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_POR                                                         0x0000005a
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_ADDR, HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_IN)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_PRBS_SEED2_BMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_PRBS_SEED2_SHFT                                                    0x0

#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_ADDR                                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000074)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_PHYS                                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000074)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_OFFS                                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000074)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_RMSK                                                              0xff
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_POR                                                         0x0000007f
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_ADDR, HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_IN)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_PRBS_SEED3_BMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_PRBS_SEED3_SHFT                                                    0x0

#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_ADDR                                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000078)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_PHYS                                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000078)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_OFFS                                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000078)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_RMSK                                                              0xff
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_POR                                                         0x00000013
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_ADDR, HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_IN)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_PRBS_SEED4_BMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_PRBS_SEED4_SHFT                                                    0x0

#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_ADDR                                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x0000007c)
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_PHYS                                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x0000007c)
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_OFFS                                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x0000007c)
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_RMSK                                                               0x7f
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_POR                                                          0x00000000
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RESET_GEN_ADDR, HWIO_USB3PHY_QSERDES_TX_RESET_GEN_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RESET_GEN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_RESET_GEN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_RESET_GEN_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_RESET_GEN_IN)
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_RESET_GEN_BMSK                                                     0x7f
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_RESET_GEN_SHFT                                                      0x0

#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_ADDR                                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000080)
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_PHYS                                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000080)
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_OFFS                                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000080)
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_RMSK                                                         0x3
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_ADDR, HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_IN)
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_EMP_EN_MUX_BMSK                                              0x2
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_EMP_EN_MUX_SHFT                                              0x1
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_EMP_EN_BMSK                                                  0x1
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_EMP_EN_SHFT                                                  0x0

#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_ADDR                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000084)
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_PHYS                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000084)
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_OFFS                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000084)
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_RMSK                                                        0xf
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_ADDR, HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_IN)
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_TXINTERFACE_MODE_BMSK                                       0xf
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_TXINTERFACE_MODE_SHFT                                       0x0

#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_ADDR                                                          (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000088)
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_PHYS                                                          (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000088)
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_OFFS                                                          (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000088)
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_RMSK                                                                0xff
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_POR                                                           0x00000000
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_ADDR, HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_IN)
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_PWM_ENC_DATA_MUX_BMSK                                               0x80
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_PWM_ENC_DATA_MUX_SHFT                                                0x7
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_PWM_ENC_DATA_BMSK                                                   0x40
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_PWM_ENC_DATA_SHFT                                                    0x6
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_DEC_RCLK_SETUP_TIMING_ADJ_BMSK                                      0x3c
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_DEC_RCLK_SETUP_TIMING_ADJ_SHFT                                       0x2
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_PWM_DEC_EN_BMSK                                                      0x2
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_PWM_DEC_EN_SHFT                                                      0x1
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_PWM_ENC_EN_BMSK                                                      0x1
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_PWM_ENC_EN_SHFT                                                      0x0

#define HWIO_USB3PHY_QSERDES_TX_PWM_DATA_ADDR                                                          (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x0000008c)
#define HWIO_USB3PHY_QSERDES_TX_PWM_DATA_PHYS                                                          (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x0000008c)
#define HWIO_USB3PHY_QSERDES_TX_PWM_DATA_OFFS                                                          (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x0000008c)
#define HWIO_USB3PHY_QSERDES_TX_PWM_DATA_RMSK                                                                 0xf
#define HWIO_USB3PHY_QSERDES_TX_PWM_DATA_POR                                                           0x00000000
#define HWIO_USB3PHY_QSERDES_TX_PWM_DATA_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_DATA_ADDR, HWIO_USB3PHY_QSERDES_TX_PWM_DATA_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PWM_DATA_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_DATA_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PWM_DATA_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_PWM_DATA_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PWM_DATA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PWM_DATA_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PWM_DATA_IN)
#define HWIO_USB3PHY_QSERDES_TX_PWM_DATA_PWM_DATAB_MUX_BMSK                                                   0x8
#define HWIO_USB3PHY_QSERDES_TX_PWM_DATA_PWM_DATAB_MUX_SHFT                                                   0x3
#define HWIO_USB3PHY_QSERDES_TX_PWM_DATA_PWM_DATAB_BMSK                                                       0x4
#define HWIO_USB3PHY_QSERDES_TX_PWM_DATA_PWM_DATAB_SHFT                                                       0x2
#define HWIO_USB3PHY_QSERDES_TX_PWM_DATA_PWM_DATA_MUX_BMSK                                                    0x2
#define HWIO_USB3PHY_QSERDES_TX_PWM_DATA_PWM_DATA_MUX_SHFT                                                    0x1
#define HWIO_USB3PHY_QSERDES_TX_PWM_DATA_PWM_DATA_BMSK                                                        0x1
#define HWIO_USB3PHY_QSERDES_TX_PWM_DATA_PWM_DATA_SHFT                                                        0x0

#define HWIO_USB3PHY_QSERDES_TX_PWM_ENC_DIV_CTRL_ADDR                                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000090)
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENC_DIV_CTRL_PHYS                                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000090)
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENC_DIV_CTRL_OFFS                                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000090)
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENC_DIV_CTRL_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENC_DIV_CTRL_POR                                                   0x00000004
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENC_DIV_CTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_ENC_DIV_CTRL_ADDR, HWIO_USB3PHY_QSERDES_TX_PWM_ENC_DIV_CTRL_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENC_DIV_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_ENC_DIV_CTRL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENC_DIV_CTRL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_PWM_ENC_DIV_CTRL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENC_DIV_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PWM_ENC_DIV_CTRL_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PWM_ENC_DIV_CTRL_IN)
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENC_DIV_CTRL_PWM_ENC_NDIV_BMSK                                           0xff
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENC_DIV_CTRL_PWM_ENC_NDIV_SHFT                                            0x0

#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_ADDR                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000094)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_PHYS                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000094)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_OFFS                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000094)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_RMSK                                                             0xff
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_POR                                                        0x00000000
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_ADDR, HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_IN)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_VMODE_CTRL1_BMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_VMODE_CTRL1_SHFT                                                  0x0

#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL2_ADDR                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x00000098)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL2_PHYS                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x00000098)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL2_OFFS                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x00000098)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL2_RMSK                                                             0xff
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL2_POR                                                        0x00000000
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL2_ADDR, HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL2_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL2_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL2_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL2_IN)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL2_VMODE_CTRL2_BMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL2_VMODE_CTRL2_SHFT                                                  0x0

#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL3_ADDR                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x0000009c)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL3_PHYS                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x0000009c)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL3_OFFS                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x0000009c)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL3_RMSK                                                             0xff
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL3_POR                                                        0x00000000
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL3_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL3_ADDR, HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL3_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL3_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL3_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL3_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL3_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL3_IN)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL3_VMODE_CTRL3_BMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL3_VMODE_CTRL3_SHFT                                                  0x0

#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL4_ADDR                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x000000a0)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL4_PHYS                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x000000a0)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL4_OFFS                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x000000a0)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL4_RMSK                                                             0xff
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL4_POR                                                        0x00000000
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL4_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL4_ADDR, HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL4_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL4_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL4_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL4_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL4_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL4_IN)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL4_VMODE_CTRL4_BMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL4_VMODE_CTRL4_SHFT                                                  0x0

#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL5_ADDR                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x000000a4)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL5_PHYS                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x000000a4)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL5_OFFS                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x000000a4)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL5_RMSK                                                             0xff
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL5_POR                                                        0x00000000
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL5_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL5_ADDR, HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL5_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL5_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL5_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL5_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL5_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL5_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL5_IN)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL5_VMODE_CTRL5_BMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL5_VMODE_CTRL5_SHFT                                                  0x0

#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL6_ADDR                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x000000a8)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL6_PHYS                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x000000a8)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL6_OFFS                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x000000a8)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL6_RMSK                                                             0xff
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL6_POR                                                        0x00000000
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL6_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL6_ADDR, HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL6_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL6_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL6_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL6_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL6_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL6_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL6_IN)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL6_VMODE_CTRL6_BMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL6_VMODE_CTRL6_SHFT                                                  0x0

#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL7_ADDR                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x000000ac)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL7_PHYS                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x000000ac)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL7_OFFS                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x000000ac)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL7_RMSK                                                              0x3
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL7_POR                                                        0x00000000
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL7_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL7_ADDR, HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL7_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL7_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL7_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL7_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL7_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL7_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL7_IN)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL7_VMODE_CTRL7_BMSK                                                  0x3
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL7_VMODE_CTRL7_SHFT                                                  0x0

#define HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_CNTL_ADDR                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x000000b0)
#define HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_CNTL_PHYS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x000000b0)
#define HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_CNTL_OFFS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x000000b0)
#define HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_CNTL_RMSK                                                  0x1f
#define HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_CNTL_POR                                             0x00000000
#define HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_CNTL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_CNTL_ADDR, HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_CNTL_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_CNTL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_CNTL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_CNTL_OUT(v)      \
        out_dword(HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_CNTL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_CNTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_CNTL_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_CNTL_IN)
#define HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_CNTL_TX_ALOG_INTF_OBSV_CNTL_BMSK                           0x1f
#define HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_CNTL_TX_ALOG_INTF_OBSV_CNTL_SHFT                            0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_ADDR                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x000000b4)
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_PHYS                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x000000b4)
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_OFFS                                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x000000b4)
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_RMSK                                                              0xf
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_POR                                                        0x00000000
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_PLACEHOLDER_CHAIN_OUTPUT_BMSK                                     0x8
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_PLACEHOLDER_CHAIN_OUTPUT_SHFT                                     0x3
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_BIST_STATUS_RO_BMSK                                               0x7
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_BIST_STATUS_RO_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_ADDR                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x000000b8)
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_PHYS                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x000000b8)
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_OFFS                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x000000b8)
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_BMSK                              0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_SHFT                               0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_ADDR                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x000000bc)
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_PHYS                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x000000bc)
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_OFFS                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x000000bc)
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_BMSK                              0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_SHFT                               0x0

#define HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_ADDR                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x000000c0)
#define HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_PHYS                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x000000c0)
#define HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_OFFS                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x000000c0)
#define HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_ADDR, HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_TX_ALOG_INTF_OBSV_STATUS_BMSK                              0xff
#define HWIO_USB3PHY_QSERDES_TX_TX_ALOG_INTF_OBSV_TX_ALOG_INTF_OBSV_STATUS_SHFT                               0x0

#define HWIO_USB3PHY_QSERDES_TX_PWM_DEC_STATUS_ADDR                                                    (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE      + 0x000000c4)
#define HWIO_USB3PHY_QSERDES_TX_PWM_DEC_STATUS_PHYS                                                    (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_PHYS + 0x000000c4)
#define HWIO_USB3PHY_QSERDES_TX_PWM_DEC_STATUS_OFFS                                                    (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_TX_REG_BASE_OFFS + 0x000000c4)
#define HWIO_USB3PHY_QSERDES_TX_PWM_DEC_STATUS_RMSK                                                           0x3
#define HWIO_USB3PHY_QSERDES_TX_PWM_DEC_STATUS_POR                                                     0x00000000
#define HWIO_USB3PHY_QSERDES_TX_PWM_DEC_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_DEC_STATUS_ADDR, HWIO_USB3PHY_QSERDES_TX_PWM_DEC_STATUS_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PWM_DEC_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_DEC_STATUS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PWM_DEC_STATUS_PWM_DEC_CLK_OUT_BMSK                                           0x2
#define HWIO_USB3PHY_QSERDES_TX_PWM_DEC_STATUS_PWM_DEC_CLK_OUT_SHFT                                           0x1
#define HWIO_USB3PHY_QSERDES_TX_PWM_DEC_STATUS_PWM_DEC_DATA_OUT_BMSK                                          0x1
#define HWIO_USB3PHY_QSERDES_TX_PWM_DEC_STATUS_PWM_DEC_DATA_OUT_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: QUSB2PHY_CM_QUSB2_LQ_1EX
 *--------------------------------------------------------------------------*/

#define QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE                                              (USB3PHY_AHB2PHY_BASE      + 0x00001000)
#define QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS                                         (USB3PHY_AHB2PHY_BASE_PHYS + 0x00001000)
#define QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS                                         0x00001000

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ADDR                                                (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000000)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PHYS                                                (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000000)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_OFFS                                                (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000000)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_RMSK                                                      0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_POR                                                 0x00000019
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_RSVD_7_6_BMSK                                             0xc0
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_RSVD_7_6_SHFT                                              0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_L_VAL_BMSK                                            0x3f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_L_VAL_SHFT                                             0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_ADDR                                          (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000004)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_PHYS                                          (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000004)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_OFFS                                          (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000004)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_RMSK                                                0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_POR                                           0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_CLK_REF_SEL_BMSK                                    0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_CLK_REF_SEL_SHFT                                     0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_RSVD_6_5_BMSK                                       0x60
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_RSVD_6_5_SHFT                                        0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_DESKEW_BMSK                                         0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_DESKEW_SHFT                                          0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_PLL_TEST_BMSK                                        0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_PLL_TEST_SHFT                                        0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_PLL_OUTCTRL_BMSK                                     0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_PLL_OUTCTRL_SHFT                                     0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_PLL_TEST_CTL_9_8_BMSK                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST1_PLL_TEST_CTL_9_8_SHFT                                0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST2_ADDR                                          (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000008)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST2_PHYS                                          (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000008)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST2_OFFS                                          (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000008)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST2_RMSK                                                0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST2_POR                                           0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST2_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST2_PLL_TEST_CTL_7_0_BMSK                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_TEST2_PLL_TEST_CTL_7_0_SHFT                                0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL1_ADDR                                      (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x0000000c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL1_PHYS                                      (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x0000000c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL1_OFFS                                      (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x0000000c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL1_RMSK                                            0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL1_POR                                       0x000000f9
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL1_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL1_PLL_USER_CTL_7_0_BMSK                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL1_PLL_USER_CTL_7_0_SHFT                            0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL2_ADDR                                      (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000010)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL2_PHYS                                      (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000010)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL2_OFFS                                      (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000010)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL2_RMSK                                            0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL2_POR                                       0x00000020
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL2_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL2_PLL_USER_CTL_15_8_BMSK                          0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_USER_CTL2_PLL_USER_CTL_15_8_SHFT                           0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CONFIG_CTL_ADDR                                     (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000014)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CONFIG_CTL_PHYS                                     (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000014)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CONFIG_CTL_OFFS                                     (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000014)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CONFIG_CTL_RMSK                                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CONFIG_CTL_POR                                      0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_CONFIG_CTL_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_CONFIG_CTL_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_CONFIG_CTL_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_CONFIG_CTL_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_CONFIG_CTL_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_CONFIG_CTL_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CONFIG_CTL_PLL_CONFIG_CTL_BMSK                            0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CONFIG_CTL_PLL_CONFIG_CTL_SHFT                             0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_ADDR                                        (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000018)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_PHYS                                        (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000018)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_OFFS                                        (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000018)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_RMSK                                              0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_POR                                         0x00000010
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_IBIAS_OPT_BMSK                                    0xe0
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_IBIAS_OPT_SHFT                                     0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_REXT_TRIM_BMSK                                    0x18
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_REXT_TRIM_SHFT                                     0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_BYPASSNL_BMSK                                      0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_BYPASSNL_SHFT                                      0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_REXT_EN_BMSK                                       0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_REXT_EN_SHFT                                       0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_REF_BUF_EN_BMSK                                    0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PWR_CTL_REF_BUF_EN_SHFT                                    0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_ADDR                                   (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x0000001c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_PHYS                                   (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x0000001c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_OFFS                                   (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x0000001c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_RMSK                                         0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_POR                                    0x00000095
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_PLL_AUTOPGM_EN_BMSK                          0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_PLL_AUTOPGM_EN_SHFT                           0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_RSVD_6_5_BMSK                                0x60
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_RSVD_6_5_SHFT                                 0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_PLL_RESET_N_BMSK                             0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_PLL_RESET_N_SHFT                              0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_PLL_RESET_N_CNT_BMSK                          0xf
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL1_PLL_RESET_N_CNT_SHFT                          0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL2_ADDR                                   (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000020)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL2_PHYS                                   (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000020)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL2_OFFS                                   (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000020)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL2_RMSK                                         0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL2_POR                                    0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL2_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL2_BYPASSNL_CNT_BMSK                            0xf0
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL2_BYPASSNL_CNT_SHFT                             0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL2_REXT_EN_CNT_BMSK                              0xf
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_AUTOPGM_CTL2_REXT_EN_CNT_SHFT                              0x0

#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL1_ADDR                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000024)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL1_PHYS                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000024)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL1_OFFS                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000024)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL1_RMSK                                             0xff
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL1_POR                                        0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL1_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL1_CORE_OE_OBSV_BMSK                                0xf0
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL1_CORE_OE_OBSV_SHFT                                 0x4
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL1_CORE_IE_OBSV_BMSK                                 0xf
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL1_CORE_IE_OBSV_SHFT                                 0x0

#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_ADDR                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000028)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_PHYS                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000028)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_OFFS                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000028)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_RMSK                                             0xff
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_POR                                        0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_RSVD_7_BMSK                                      0x80
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_RSVD_7_SHFT                                       0x7
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_HDRIVE_OBSV_B_BMSK                               0x70
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_HDRIVE_OBSV_B_SHFT                                0x4
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_RSVD_3_BMSK                                       0x8
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_RSVD_3_SHFT                                       0x3
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_HDRIVE_OBSV_A_BMSK                                0x7
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL2_HDRIVE_OBSV_A_SHFT                                0x0

#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_ADDR                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x0000002c)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_PHYS                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x0000002c)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_OFFS                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x0000002c)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_RMSK                                             0xff
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_POR                                        0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_ADDR, HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_RSVD_7_BMSK                                      0x80
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_RSVD_7_SHFT                                       0x7
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_HDRIVE_OBSV_D_BMSK                               0x70
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_HDRIVE_OBSV_D_SHFT                                0x4
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_RSVD_3_BMSK                                       0x8
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_RSVD_3_SHFT                                       0x3
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_HDRIVE_OBSV_C_BMSK                                0x7
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL3_HDRIVE_OBSV_C_SHFT                                0x0

#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_ADDR                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000030)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_PHYS                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000030)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_OFFS                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000030)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_RMSK                                             0xff
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_POR                                        0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_ADDR, HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_UTM_HS_BYP_TX_DAT_OBSV_EN_BMSK                   0x80
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_UTM_HS_BYP_TX_DAT_OBSV_EN_SHFT                    0x7
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_PORT_SEL_OBSV_BMSK                               0x40
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_PORT_SEL_OBSV_SHFT                                0x6
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_ATERESET_OBSV_EN_BMSK                            0x20
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_ATERESET_OBSV_EN_SHFT                             0x5
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_ATERESET_OBSV_SEL_BMSK                           0x10
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_ATERESET_OBSV_SEL_SHFT                            0x4
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_PADSIG_INT_EN_OBSV_BMSK                           0xf
#define HWIO_QUSB2PHY_QUSB2PHY_HM_OBSV_CTL4_PADSIG_INT_EN_OBSV_SHFT                           0x0

#define HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_WR_REG0_ADDR                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000034)
#define HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_WR_REG0_PHYS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000034)
#define HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_WR_REG0_OFFS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000034)
#define HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_WR_REG0_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_WR_REG0_POR                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_WR_REG0_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_WR_REG0_ADDR, HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_WR_REG0_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_WR_REG0_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_WR_REG0_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_WR_REG0_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_WR_REG0_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_WR_REG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_WR_REG0_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_WR_REG0_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_WR_REG0_COM_SPARE_WR_REG0_BMSK                      0xff
#define HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_WR_REG0_COM_SPARE_WR_REG0_SHFT                       0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_STATUS_ADDR                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000038)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_STATUS_PHYS                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000038)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_STATUS_OFFS                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000038)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_STATUS_RMSK                                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_STATUS_POR                                          0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_STATUS_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_STATUS_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_STATUS_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_STATUS_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_STATUS_PLL_STATUS_BMSK                                    0xe0
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_STATUS_PLL_STATUS_SHFT                                     0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_STATUS_QUSB2PHY_CLK_REF_BMSK                              0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_STATUS_QUSB2PHY_CLK_REF_SHFT                               0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_STATUS_RSVD_3_0_BMSK                                       0xf
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_STATUS_RSVD_3_0_SHFT                                       0x0

#define HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_RO_REG0_ADDR                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x0000003c)
#define HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_RO_REG0_PHYS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x0000003c)
#define HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_RO_REG0_OFFS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x0000003c)
#define HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_RO_REG0_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_RO_REG0_POR                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_RO_REG0_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_RO_REG0_ADDR, HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_RO_REG0_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_RO_REG0_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_RO_REG0_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_RO_REG0_COM_SPARE_RO_REG0_BMSK                      0xff
#define HWIO_QUSB2PHY_QUSB2PHY_COM_SPARE_RO_REG0_COM_SPARE_RO_REG0_SHFT                       0x0

#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_ADDR                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000040)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_PHYS                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000040)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_OFFS                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000040)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_RMSK                                             0xff
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_POR                                        0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_ADDR, HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_STEP_7_0_BMSK                                    0xff
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_STEP_7_0_SHFT                                     0x0

#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_ADDR                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000044)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_PHYS                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000044)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_OFFS                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000044)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_RMSK                                             0xff
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_POR                                        0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_STEP_15_8_BMSK                                   0xff
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_STEP_15_8_SHFT                                    0x0

#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_ADDR                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000048)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_PHYS                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000048)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_OFFS                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000048)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_RMSK                                             0xff
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_POR                                        0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_MINOR_7_0_BMSK                                   0xff
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_MINOR_7_0_SHFT                                    0x0

#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_ADDR                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x0000004c)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_PHYS                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x0000004c)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_OFFS                                       (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x0000004c)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_RMSK                                             0xff
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_POR                                        0x00000010
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_ADDR, HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_MAJOR_BMSK                                       0xf0
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_MAJOR_SHFT                                        0x4
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_MINOR_11_8_BMSK                                   0xf
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_MINOR_11_8_SHFT                                   0x0

#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS0_ADDR                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000050)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS0_PHYS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000050)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS0_OFFS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000050)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS0_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS0_POR                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS0_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS0_ADDR, HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS0_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS0_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS0_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS0_DEBUG_BUS_7_0_BMSK                          0xff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS0_DEBUG_BUS_7_0_SHFT                           0x0

#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS1_ADDR                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000054)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS1_PHYS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000054)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS1_OFFS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000054)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS1_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS1_POR                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS1_DEBUG_BUS_15_8_BMSK                         0xff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS1_DEBUG_BUS_15_8_SHFT                          0x0

#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS2_ADDR                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000058)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS2_PHYS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000058)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS2_OFFS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000058)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS2_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS2_POR                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS2_DEBUG_BUS_23_16_BMSK                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS2_DEBUG_BUS_23_16_SHFT                         0x0

#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS3_ADDR                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x0000005c)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS3_PHYS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x0000005c)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS3_OFFS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x0000005c)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS3_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS3_POR                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS3_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS3_ADDR, HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS3_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS3_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS3_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS3_DEBUG_BUS_31_24_BMSK                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS_STATUS3_DEBUG_BUS_31_24_SHFT                         0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_ADDR                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000070)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_PHYS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000070)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_OFFS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000070)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_POR                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_RSVD_7_BMSK                                 0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_RSVD_7_SHFT                                  0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_VDAT_COMP_SEL_DP_BMSK                       0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_VDAT_COMP_SEL_DP_SHFT                        0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_VDAT_COMP_EN_BMSK                           0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_VDAT_COMP_EN_SHFT                            0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_VDM_SRC_EN_BMSK                             0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_VDM_SRC_EN_SHFT                              0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_IDP_SRC_EN_BMSK                              0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_IDP_SRC_EN_SHFT                              0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_VDP_SRC_EN_BMSK                              0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_VDP_SRC_EN_SHFT                              0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_IDP_SINK_EN_BMSK                             0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_IDP_SINK_EN_SHFT                             0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_IDM_SINK_EN_BMSK                             0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE1_IDM_SINK_EN_SHFT                             0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_ADDR                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000074)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_PHYS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000074)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_OFFS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000074)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_POR                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_RSVD_7_4_BMSK                               0xf0
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_RSVD_7_4_SHFT                                0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_RDP_UP_EN_BMSK                               0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_RDP_UP_EN_SHFT                               0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_RDP_DWN_EN_BMSK                              0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_RDP_DWN_EN_SHFT                              0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_RDM_UP_EN_BMSK                               0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_RDM_UP_EN_SHFT                               0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_RDM_DWN_EN_BMSK                              0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_QUICKCHARGE2_RDM_DWN_EN_SHFT                              0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE1_ADDR                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000080)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE1_PHYS                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000080)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE1_OFFS                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000080)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE1_RMSK                                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE1_POR                                          0x00000024
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE1_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE1_HSTRIM_OFFSET_BMSK                                 0xc0
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE1_HSTRIM_OFFSET_SHFT                                  0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE1_UTM_SQ0_TRIM_BMSK                                  0x38
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE1_UTM_SQ0_TRIM_SHFT                                   0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE1_UTM_IMP_CODE_BMSK                                   0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE1_UTM_IMP_CODE_SHFT                                   0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE2_ADDR                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000084)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE2_PHYS                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000084)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE2_OFFS                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000084)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE2_RMSK                                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE2_POR                                          0x000000c5
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE2_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE2_UTM_HSTX_TRIM_BMSK                                 0xf0
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE2_UTM_HSTX_TRIM_SHFT                                  0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE2_UTM_HSTX_SR_BMSK                                    0xc
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE2_UTM_HSTX_SR_SHFT                                    0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE2_UTM_HSTX_CAL_BMSK                                   0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE2_UTM_HSTX_CAL_SHFT                                   0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_ADDR                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000088)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_PHYS                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000088)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_OFFS                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000088)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_RMSK                                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_POR                                          0x00000001
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_AUTOCAL_BIAS_DLY_BMSK                              0xc0
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_AUTOCAL_BIAS_DLY_SHFT                               0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_AUTOCAL_IMPCODE_DLY_BMSK                           0x30
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_AUTOCAL_IMPCODE_DLY_SHFT                            0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_CAL_HSTX_BMSK                                       0xc
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_CAL_HSTX_SHFT                                       0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_SQ_SEL_BMSK                                         0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_SQ_SEL_SHFT                                         0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_AUTOCAL_EN_BMSK                                     0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE3_AUTOCAL_EN_SHFT                                     0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_ADDR                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x0000008c)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_PHYS                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x0000008c)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_OFFS                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x0000008c)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_RMSK                                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_POR                                          0x00000010
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_SQ_EOP_DLY_BMSK                                    0xc0
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_SQ_EOP_DLY_SHFT                                     0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_CDR_SELECTOR_BMSK                                  0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_CDR_SELECTOR_SHFT                                   0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_MAN_SQRX_DIS_BMSK                                  0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_MAN_SQRX_DIS_SHFT                                   0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_SEL_EMPH_WIDTH_BMSK                                 0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_SEL_EMPH_WIDTH_SHFT                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_EN_EMPHASIS_2_BMSK                                  0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_EN_EMPHASIS_2_SHFT                                  0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_EN_EMPHASIS_1_BMSK                                  0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_EN_EMPHASIS_1_SHFT                                  0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_EN_EMPH_BIT_BMSK                                    0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TUNE4_EN_EMPH_BIT_SHFT                                    0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CHARGE_DET_ADDR                                    (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000090)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CHARGE_DET_PHYS                                    (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000090)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CHARGE_DET_OFFS                                    (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000090)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CHARGE_DET_RMSK                                          0xe7
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CHARGE_DET_POR                                     0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CHARGE_DET_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_CHARGE_DET_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_CHARGE_DET_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CHARGE_DET_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_CHARGE_DET_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CHARGE_DET_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_CHARGE_DET_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CHARGE_DET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_CHARGE_DET_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_CHARGE_DET_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CHARGE_DET_RSVD_7_3_BMSK                                 0xe0
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CHARGE_DET_RSVD_7_3_SHFT                                  0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CHARGE_DET_RSVD_2_0_BMSK                                  0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CHARGE_DET_RSVD_2_0_SHFT                                  0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_ADDR                                      (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000094)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_PHYS                                      (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000094)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_OFFS                                      (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000094)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_RMSK                                            0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_POR                                       0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_CDR_TEST_PHS_BMSK                               0xe0
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_CDR_TEST_PHS_SHFT                                0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_CDR_BIST_DIR_BMSK                               0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_CDR_BIST_DIR_SHFT                                0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_CDR_TEST_EN_BMSK                                 0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_CDR_TEST_EN_SHFT                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_CDR_TEST_DLY_BMSK                                0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_CDR_TEST_CDR_TEST_DLY_SHFT                                0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_ADDR                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x00000098)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_PHYS                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x00000098)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_OFFS                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x00000098)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_RMSK                                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_POR                                          0x00000001
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_DOUT_TEST_BMSK                                     0xc0
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_DOUT_TEST_SHFT                                      0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_MODE_1_TEST_BMSK                                   0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_MODE_1_TEST_SHFT                                    0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_OE_TEST_BMSK                                       0x18
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_OE_TEST_SHFT                                        0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_UTM_HS_BYP_TX_DAT_BMSK                              0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_UTM_HS_BYP_TX_DAT_SHFT                              0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_UTM_WIDE_BYP_BMSK                                   0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_UTM_WIDE_BYP_SHFT                                   0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_TESTN_BMSK                                          0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST1_TESTN_SHFT                                          0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_ADDR                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x0000009c)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_PHYS                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x0000009c)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_OFFS                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x0000009c)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_RMSK                                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_POR                                          0x00000008
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_HS_DATA_TEST_EN_BMSK                               0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_HS_DATA_TEST_EN_SHFT                                0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_HS_FAST_DISCON_BMSK                                0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_HS_FAST_DISCON_SHFT                                 0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_DAT_NOCDR_TEST_EN_BMSK                             0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_DAT_NOCDR_TEST_EN_SHFT                              0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_CDR_FREEZE_BMSK                                    0x1c
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_CDR_FREEZE_SHFT                                     0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_POR_N_CK_OK_SEL_BMSK                                0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_POR_N_CK_OK_SEL_SHFT                                0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_POR_N_CK_OK_BMSK                                    0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST2_POR_N_CK_OK_SHFT                                    0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_ADDR                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000a0)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_PHYS                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000a0)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_OFFS                                         (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000a0)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_RMSK                                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_POR                                          0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_BIST_XCVR_BMSK                                     0xc0
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_BIST_XCVR_SHFT                                      0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_BIST_EN_BMSK                                       0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_BIST_EN_SHFT                                        0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_BIST_RUN_BMSK                                      0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_BIST_RUN_SHFT                                       0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_STATUS_SEL_BMSK                                     0xf
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST3_STATUS_SEL_SHFT                                     0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_ADDR                                          (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000a4)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_PHYS                                          (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000a4)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_OFFS                                          (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000a4)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_RMSK                                                0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_POR                                           0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_BYP_EN_BMSK                                         0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_BYP_EN_SHFT                                          0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_BYP_HS_BMSK                                         0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_BYP_HS_SHFT                                          0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_HS_RX_NO_CDR_BMSK                                   0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_HS_RX_NO_CDR_SHFT                                    0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_NO_DISC_REC_BMSK                                    0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_NO_DISC_REC_SHFT                                     0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_BYP_FS_DAT_BMSK                                      0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_BYP_FS_DAT_SHFT                                      0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_BYP_FS_EN_BMSK                                       0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_BYP_FS_EN_SHFT                                       0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_BYP_FS_SE0_BMSK                                      0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_BYP_FS_SE0_SHFT                                      0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_BYP_FSTX_PWR_BMSK                                    0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP1_BYP_FSTX_PWR_SHFT                                    0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_ADDR                                          (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000a8)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_PHYS                                          (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000a8)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_OFFS                                          (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000a8)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_RMSK                                                0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_POR                                           0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_BYP_HS_DAT_BMSK                                     0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_BYP_HS_DAT_SHFT                                      0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_BYP_HS_EN_BMSK                                      0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_BYP_HS_EN_SHFT                                       0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_BYP_HS_CUR_BMSK                                     0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_BYP_HS_CUR_SHFT                                      0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_BYP_RPU_LOW_BMSK                                    0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_BYP_RPU_LOW_SHFT                                     0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_BYP_RPUP_EN_BMSK                                     0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_BYP_RPUP_EN_SHFT                                     0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_BYP_RPUM_EN_BMSK                                     0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_BYP_RPUM_EN_SHFT                                     0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_BYP_RPDP_EN_BMSK                                     0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_BYP_RPDP_EN_SHFT                                     0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_BYP_RPDM_EN_BMSK                                     0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP2_BYP_RPDM_EN_SHFT                                     0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_ADDR                                          (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000ac)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_PHYS                                          (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000ac)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_OFFS                                          (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000ac)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_RMSK                                                0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_POR                                           0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_BYP_HSRX_PWR_BMSK                                   0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_BYP_HSRX_PWR_SHFT                                    0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_BYP_FSRX_PWR_BMSK                                   0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_BYP_FSRX_PWR_SHFT                                    0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_BYP_SQ_PWR_BMSK                                     0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_BYP_SQ_PWR_SHFT                                      0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_BYP_DISC_PWR_BMSK                                   0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_BYP_DISC_PWR_SHFT                                    0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_BYP_FS_EDGE_BMSK                                     0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_BYP_FS_EDGE_SHFT                                     0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_BYP_ACT_EN_BMSK                                      0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_BYP_ACT_EN_SHFT                                      0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_RSVD_1_BMSK                                          0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_RSVD_1_SHFT                                          0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_STATUS_FREEZE_BMSK                                   0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_BYP3_STATUS_FREEZE_SHFT                                   0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG2_ADDR                                 (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000b0)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG2_PHYS                                 (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000b0)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG2_OFFS                                 (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000b0)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG2_RMSK                                       0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG2_POR                                  0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG2_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG2_RSVD_7_0_BMSK                              0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG2_RSVD_7_0_SHFT                               0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_ADDR                                     (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000b4)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_PHYS                                     (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000b4)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_OFFS                                     (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000b4)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_RMSK                                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_POR                                      0x00000022
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_CLK_TEST_EN_BMSK                               0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_CLK_TEST_EN_SHFT                                0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_RSVD_6_BMSK                                    0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_RSVD_6_SHFT                                     0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_CLAMP_N_EN_BMSK                                0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_CLAMP_N_EN_SHFT                                 0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_RETEN_EN_BMSK                                  0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_RETEN_EN_SHFT                                   0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_RSVD_3_2_BMSK                                   0xc
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_RSVD_3_2_SHFT                                   0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_FREEZIO_N_BMSK                                  0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_FREEZIO_N_SHFT                                  0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_POWER_DOWN_BMSK                                 0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_POWERDOWN_POWER_DOWN_SHFT                                 0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_ADDR                                     (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000b8)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_PHYS                                     (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000b8)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_OFFS                                     (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000b8)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_RMSK                                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_POR                                      0x00000004
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_CLK_TEST_SEL_BMSK                              0xc0
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_CLK_TEST_SEL_SHFT                               0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_RX_TEST_CSR_RST_BMSK                           0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_RX_TEST_CSR_RST_SHFT                            0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_RX_TEST_EN_BMSK                                0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_RX_TEST_EN_SHFT                                 0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_AUTORESUME_BMSK                                 0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_AUTORESUME_SHFT                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_IDDQ_N_BMSK                                     0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_IDDQ_N_SHFT                                     0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_ANA_TEST_BMSK                                   0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_TEST_CTRL_ANA_TEST_SHFT                                   0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_ADDR                                     (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000bc)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_PHYS                                     (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000bc)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_OFFS                                     (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000bc)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_RMSK                                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_POR                                      0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_RSVD_7_5_BMSK                                  0xe0
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_RSVD_7_5_SHFT                                   0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_CHG_DET_INTR_EN_BMSK                           0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_CHG_DET_INTR_EN_SHFT                            0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_DMSE_INTR_HIGH_SEL_BMSK                         0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_DMSE_INTR_HIGH_SEL_SHFT                         0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_DMSE_INTR_EN_BMSK                               0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_DMSE_INTR_EN_SHFT                               0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_DPSE_INTR_HIGH_SEL_BMSK                         0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_DPSE_INTR_HIGH_SEL_SHFT                         0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_DPSE_INTR_EN_BMSK                               0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_CTRL_DPSE_INTR_EN_SHFT                               0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_ADDR                                    (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000c0)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_PHYS                                    (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000c0)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_OFFS                                    (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000c0)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_RMSK                                          0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_POR                                     0x00000010
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_RSVD_7_6_BMSK                                 0xc0
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_RSVD_7_6_SHFT                                  0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_SUSPEND_N_BMSK                                0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_SUSPEND_N_SHFT                                 0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_TERM_SELECT_BMSK                              0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_TERM_SELECT_SHFT                               0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_XCVR_SELECT_BMSK                               0xc
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_XCVR_SELECT_SHFT                               0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_OP_MODE_BMSK                                   0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL1_OP_MODE_SHFT                                   0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_ADDR                                    (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000c4)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_PHYS                                    (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000c4)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_OFFS                                    (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000c4)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_RMSK                                          0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_POR                                     0x00000080
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_UTMI_ULPI_SEL_BMSK                            0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_UTMI_ULPI_SEL_SHFT                             0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_UTMI_TEST_MUX_SEL_BMSK                        0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_UTMI_TEST_MUX_SEL_SHFT                         0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_UTMI_SUSPEND_TEST_MUX_SEL_BMSK                0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_UTMI_SUSPEND_TEST_MUX_SEL_SHFT                 0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_RSVD_4_BMSK                                   0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_RSVD_4_SHFT                                    0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_DMPULLDOWN_BMSK                                0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_DMPULLDOWN_SHFT                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_DPPULLDOWN_BMSK                                0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_DPPULLDOWN_SHFT                                0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_TX_VALID_BMSK                                  0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_TX_VALID_SHFT                                  0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_UTMI_RESET_BMSK                                0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_CTRL2_UTMI_RESET_SHFT                                0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_TX_DATA_ADDR                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000c8)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_TX_DATA_PHYS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000c8)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_TX_DATA_OFFS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000c8)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_TX_DATA_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_TX_DATA_POR                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_TX_DATA_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_TX_DATA_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_TX_DATA_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_TX_DATA_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_TX_DATA_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_TX_DATA_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_TX_DATA_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_TX_DATA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_TX_DATA_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_TX_DATA_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_TX_DATA_UTMI_TX_DATA_BMSK                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_TX_DATA_UTMI_TX_DATA_SHFT                            0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE0_ADDR                                 (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000cc)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE0_PHYS                                 (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000cc)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE0_OFFS                                 (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000cc)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE0_RMSK                                       0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE0_POR                                  0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE0_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE0_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE0_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE0_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE0_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE0_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE0_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE0_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE0_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE0_RX_PKT_VALUE_7_0_BMSK                      0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE0_RX_PKT_VALUE_7_0_SHFT                       0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE1_ADDR                                 (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000d0)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE1_PHYS                                 (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000d0)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE1_OFFS                                 (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000d0)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE1_RMSK                                       0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE1_POR                                  0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE1_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE1_RX_PKT_VALUE_15_8_BMSK                     0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE1_RX_PKT_VALUE_15_8_SHFT                      0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE2_ADDR                                 (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000d4)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE2_PHYS                                 (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000d4)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE2_OFFS                                 (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000d4)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE2_RMSK                                       0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE2_POR                                  0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE2_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE2_RX_PKT_VALUE_23_16_BMSK                    0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_PKT_VALUE2_RX_PKT_VALUE_23_16_SHFT                     0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_DEBUG_BUS_SEL_ADDR                                 (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000d8)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_DEBUG_BUS_SEL_PHYS                                 (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000d8)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_DEBUG_BUS_SEL_OFFS                                 (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000d8)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_DEBUG_BUS_SEL_RMSK                                       0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_DEBUG_BUS_SEL_POR                                  0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_DEBUG_BUS_SEL_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_DEBUG_BUS_SEL_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_DEBUG_BUS_SEL_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_DEBUG_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_DEBUG_BUS_SEL_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_DEBUG_BUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_DEBUG_BUS_SEL_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_DEBUG_BUS_SEL_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_DEBUG_BUS_SEL_DEBUG_BUS_SEL_BMSK                         0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_DEBUG_BUS_SEL_DEBUG_BUS_SEL_SHFT                          0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_ANALOG_TEST_SEL_ADDR                               (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000dc)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_ANALOG_TEST_SEL_PHYS                               (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000dc)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_ANALOG_TEST_SEL_OFFS                               (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000dc)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_ANALOG_TEST_SEL_RMSK                                     0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_ANALOG_TEST_SEL_POR                                0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_ANALOG_TEST_SEL_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_ANALOG_TEST_SEL_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_ANALOG_TEST_SEL_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_ANALOG_TEST_SEL_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_ANALOG_TEST_SEL_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_ANALOG_TEST_SEL_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_ANALOG_TEST_SEL_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_ANALOG_TEST_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_ANALOG_TEST_SEL_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_ANALOG_TEST_SEL_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_ANALOG_TEST_SEL_RSVD_7_4_BMSK                            0xf0
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_ANALOG_TEST_SEL_RSVD_7_4_SHFT                             0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_ANALOG_TEST_SEL_ANALOG_TEST_SEL_BMSK                      0xf
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_ANALOG_TEST_SEL_ANALOG_TEST_SEL_SHFT                      0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG1_ADDR                                 (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000e0)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG1_PHYS                                 (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000e0)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG1_OFFS                                 (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000e0)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG1_RMSK                                       0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG1_POR                                  0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG1_OUT(v)      \
        out_dword(HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG1_PORT_SPARE_WR_REG1_BMSK                    0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_SPARE_WR_REG1_PORT_SPARE_WR_REG1_SHFT                     0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_OUTPUT_ADDR                                        (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000e4)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_OUTPUT_PHYS                                        (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000e4)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_OUTPUT_OFFS                                        (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000e4)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_OUTPUT_RMSK                                              0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_OUTPUT_POR                                         0x00000080
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_OUTPUT_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_OUTPUT_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_OUTPUT_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_OUTPUT_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_OUTPUT_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_OUTPUT_FS_EDGE_MODE_SEL_BMSK                             0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_OUTPUT_FS_EDGE_MODE_SEL_SHFT                              0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_OUTPUT_DIN_TEST_BMSK                                     0x60
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_OUTPUT_DIN_TEST_SHFT                                      0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_OUTPUT_SUSPEND_ACK_BMSK                                  0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_OUTPUT_SUSPEND_ACK_SHFT                                   0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_OUTPUT_IMPCODE_READ_ACAL_BMSK                             0xe
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_OUTPUT_IMPCODE_READ_ACAL_SHFT                             0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_OUTPUT_VDAT_COMPARE_BMSK                                  0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_OUTPUT_VDAT_COMPARE_SHFT                                  0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_STATUS_ADDR                                     (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000e8)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_STATUS_PHYS                                     (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000e8)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_STATUS_OFFS                                     (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000e8)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_STATUS_RMSK                                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_STATUS_POR                                      0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_STATUS_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_STATUS_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_STATUS_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_STATUS_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_STATUS_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_STATUS_RX_TESTER_STAT_BMSK                            0xf0
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_STATUS_RX_TESTER_STAT_SHFT                             0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_STATUS_RSVD_3_2_BMSK                                   0xc
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_STATUS_RSVD_3_2_SHFT                                   0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_STATUS_RX_ALL_BAD_BMSK                                 0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_STATUS_RX_ALL_BAD_SHFT                                 0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_STATUS_RX_ALL_GOOD_BMSK                                0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_RX_STATUS_RX_ALL_GOOD_SHFT                                0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_ADDR                               (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000ec)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_PHYS                               (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000ec)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_OFFS                               (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000ec)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_RMSK                                     0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_POR                                0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_BIAS_EN_INT_BMSK                         0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_BIAS_EN_INT_SHFT                          0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_SQ_EN_INT_BMSK                           0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_SQ_EN_INT_SHFT                            0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_HS_SOURCE_EN_INT_BMSK                    0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_HS_SOURCE_EN_INT_SHFT                     0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_HS_DRIVE_EN_INT_BMSK                     0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_HS_DRIVE_EN_INT_SHFT                      0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_HSBUF_EN_BMSK                             0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_HSBUF_EN_SHFT                             0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_HS_DISCONN_EN_INT_BMSK                    0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_HS_DISCONN_EN_INT_SHFT                    0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_FS_LS_RX_EN_INT_BMSK                      0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_FS_LS_RX_EN_INT_SHFT                      0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_FS_LS_DRV_EN_INT_BMSK                     0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTERNAL_STATUS_FS_LS_DRV_EN_INT_SHFT                     0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_ADDR                                   (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000f0)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_PHYS                                   (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000f0)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_OFFS                                   (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000f0)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_RMSK                                         0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_POR                                    0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_RSVD_7_5_BMSK                                0xe0
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_RSVD_7_5_SHFT                                 0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_CHG_DET_INTERRUPT_BMSK                       0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_CHG_DET_INTERRUPT_SHFT                        0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_RSVD_3_BMSK                                   0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_RSVD_3_SHFT                                   0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_DMSE_INTERRUPT_BMSK                           0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_DMSE_INTERRUPT_SHFT                           0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_RSVD_1_BMSK                                   0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_RSVD_1_SHFT                                   0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_DPSE_INTERRUPT_BMSK                           0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_INTR_STATUS_DPSE_INTERRUPT_SHFT                           0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_ADDR                                   (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000f4)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_PHYS                                   (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000f4)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_OFFS                                   (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000f4)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_RMSK                                         0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_POR                                    0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_RX_ERROR_BMSK                                0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_RX_ERROR_SHFT                                 0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_RX_VALID_BMSK                                0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_RX_VALID_SHFT                                 0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_TX_READY_BMSK                                0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_TX_READY_SHFT                                 0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_HOST_DISCONNECT_BMSK                         0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_HOST_DISCONNECT_SHFT                          0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_RX_ACTIVE_BMSK                                0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_RX_ACTIVE_SHFT                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_TX_VALID_BMSK                                 0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_TX_VALID_SHFT                                 0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_LINESTATE_BMSK                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_STATUS_LINESTATE_SHFT                                0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_RX_DATA_ADDR                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000f8)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_RX_DATA_PHYS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000f8)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_RX_DATA_OFFS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000f8)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_RX_DATA_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_RX_DATA_POR                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_RX_DATA_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_RX_DATA_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_RX_DATA_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_RX_DATA_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_RX_DATA_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_RX_DATA_UTMI_RX_DATA_BMSK                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_RX_DATA_UTMI_RX_DATA_SHFT                            0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_VSTATUS_ADDR                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE      + 0x000000fc)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_VSTATUS_PHYS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_PHYS + 0x000000fc)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_VSTATUS_OFFS                                  (QUSB2PHY_CM_QUSB2_LQ_1EX_REG_BASE_OFFS + 0x000000fc)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_VSTATUS_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_VSTATUS_POR                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_VSTATUS_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_VSTATUS_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_VSTATUS_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_VSTATUS_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_VSTATUS_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_VSTATUS_RSVD_7_6_BMSK                               0xc0
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_VSTATUS_RSVD_7_6_SHFT                                0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_VSTATUS_BIST_PASS_BMSK                              0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_VSTATUS_BIST_PASS_SHFT                               0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_VSTATUS_BIST_DONE_BMSK                              0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_VSTATUS_BIST_DONE_SHFT                               0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_VSTATUS_VSTATUS_BMSK                                 0xf
#define HWIO_QUSB2PHY_QUSB2PHY_PORT_UTMI_VSTATUS_VSTATUS_SHFT                                 0x0

/*----------------------------------------------------------------------------
 * MODULE: USB3PHY_PCIE_USB3_PCS
 *--------------------------------------------------------------------------*/

#define USB3PHY_PCIE_USB3_PCS_REG_BASE                                                                   (USB3PHY_AHB2PHY_BASE      + 0x00000600)
#define USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS                                                              (USB3PHY_AHB2PHY_BASE_PHYS + 0x00000600)
#define USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS                                                              0x00000600

#define HWIO_USB3PHY_PCIE_USB3_PHY_SW_RESET_ADDR                                                         (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000000)
#define HWIO_USB3PHY_PCIE_USB3_PHY_SW_RESET_PHYS                                                         (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000000)
#define HWIO_USB3PHY_PCIE_USB3_PHY_SW_RESET_OFFS                                                         (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000000)
#define HWIO_USB3PHY_PCIE_USB3_PHY_SW_RESET_RMSK                                                               0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_SW_RESET_POR                                                          0x00000001
#define HWIO_USB3PHY_PCIE_USB3_PHY_SW_RESET_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_SW_RESET_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_SW_RESET_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_SW_RESET_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_SW_RESET_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_SW_RESET_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_SW_RESET_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_SW_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_SW_RESET_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_SW_RESET_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_SW_RESET_RSVD_BMSK                                                          0xfe
#define HWIO_USB3PHY_PCIE_USB3_PHY_SW_RESET_RSVD_SHFT                                                           0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_SW_RESET_SW_RESET_BMSK                                                       0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_SW_RESET_SW_RESET_SHFT                                                       0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_DOWN_CONTROL_ADDR                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000004)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_DOWN_CONTROL_PHYS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000004)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_DOWN_CONTROL_OFFS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000004)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_DOWN_CONTROL_RMSK                                                     0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_DOWN_CONTROL_POR                                                0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_DOWN_CONTROL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_POWER_DOWN_CONTROL_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_POWER_DOWN_CONTROL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_DOWN_CONTROL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_POWER_DOWN_CONTROL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_DOWN_CONTROL_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_POWER_DOWN_CONTROL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_DOWN_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_POWER_DOWN_CONTROL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_POWER_DOWN_CONTROL_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_DOWN_CONTROL_RSVD_BMSK                                                0xfc
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_DOWN_CONTROL_RSVD_SHFT                                                 0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_DOWN_CONTROL_REFCLK_DRV_DSBL_B_BMSK                                    0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_DOWN_CONTROL_REFCLK_DRV_DSBL_B_SHFT                                    0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_DOWN_CONTROL_SW_PWRDN_B_BMSK                                           0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_DOWN_CONTROL_SW_PWRDN_B_SHFT                                           0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_START_ADDR                                                            (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000008)
#define HWIO_USB3PHY_PCIE_USB3_PHY_START_PHYS                                                            (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000008)
#define HWIO_USB3PHY_PCIE_USB3_PHY_START_OFFS                                                            (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000008)
#define HWIO_USB3PHY_PCIE_USB3_PHY_START_RMSK                                                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_START_POR                                                             0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_START_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_START_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_START_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_START_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_START_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_START_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_START_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_START_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_START_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_START_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_START_FAST_CAL_DIS_BMSK                                                     0x80
#define HWIO_USB3PHY_PCIE_USB3_PHY_START_FAST_CAL_DIS_SHFT                                                      0x7
#define HWIO_USB3PHY_PCIE_USB3_PHY_START_RSVD_BMSK                                                             0x7c
#define HWIO_USB3PHY_PCIE_USB3_PHY_START_RSVD_SHFT                                                              0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_START_PCS_START_BMSK                                                         0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_START_PCS_START_SHFT                                                         0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_START_SERDES_START_BMSK                                                      0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_START_SERDES_START_SHFT                                                      0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V1_V0_ADDR                                                      (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x0000000c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V1_V0_PHYS                                                      (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x0000000c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V1_V0_OFFS                                                      (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x0000000c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V1_V0_RMSK                                                            0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V1_V0_POR                                                       0x00000010
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V1_V0_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V1_V0_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V1_V0_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V1_V0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V1_V0_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V1_V0_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V1_V0_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V1_V0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V1_V0_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V1_V0_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V1_V0_TXMGN_V1_BMSK                                                   0xf0
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V1_V0_TXMGN_V1_SHFT                                                    0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V1_V0_TXMGN_V0_BMSK                                                    0xf
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V1_V0_TXMGN_V0_SHFT                                                    0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V3_V2_ADDR                                                      (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000010)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V3_V2_PHYS                                                      (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000010)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V3_V2_OFFS                                                      (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000010)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V3_V2_RMSK                                                            0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V3_V2_POR                                                       0x000000c8
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V3_V2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V3_V2_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V3_V2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V3_V2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V3_V2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V3_V2_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V3_V2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V3_V2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V3_V2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V3_V2_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V3_V2_TXMGN_V3_BMSK                                                   0xf0
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V3_V2_TXMGN_V3_SHFT                                                    0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V3_V2_TXMGN_V2_BMSK                                                    0xf
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_V3_V2_TXMGN_V2_SHFT                                                    0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_LS_V4_ADDR                                                      (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000014)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_LS_V4_PHYS                                                      (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000014)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_LS_V4_OFFS                                                      (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000014)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_LS_V4_RMSK                                                            0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_LS_V4_POR                                                       0x000000ff
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_LS_V4_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_LS_V4_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_LS_V4_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_LS_V4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_LS_V4_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_LS_V4_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_LS_V4_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_LS_V4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_LS_V4_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_LS_V4_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_LS_V4_TXMGN_LS_BMSK                                                   0xf0
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_LS_V4_TXMGN_LS_SHFT                                                    0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_LS_V4_TXMGN_V4_BMSK                                                    0xf
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXMGN_LS_V4_TXMGN_V4_SHFT                                                    0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V0_ADDR                                                 (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000018)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V0_PHYS                                                 (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000018)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V0_OFFS                                                 (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000018)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V0_RMSK                                                       0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V0_POR                                                  0x00000011
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V0_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V0_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V0_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V0_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V0_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V0_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V0_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V0_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V0_TXDEEMPH_M6DB_V0_BMSK                                      0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V0_TXDEEMPH_M6DB_V0_SHFT                                       0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V0_ADDR                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x0000001c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V0_PHYS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x0000001c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V0_OFFS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x0000001c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V0_RMSK                                                     0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V0_POR                                                0x0000000c
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V0_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V0_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V0_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V0_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V0_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V0_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V0_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V0_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V0_TXDEEMPH_M3P5DB_V0_BMSK                                  0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V0_TXDEEMPH_M3P5DB_V0_SHFT                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V1_ADDR                                                 (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000020)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V1_PHYS                                                 (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000020)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V1_OFFS                                                 (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000020)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V1_RMSK                                                       0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V1_POR                                                  0x00000010
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V1_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V1_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V1_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V1_TXDEEMPH_M6DB_V1_BMSK                                      0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V1_TXDEEMPH_M6DB_V1_SHFT                                       0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V1_ADDR                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000024)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V1_PHYS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000024)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V1_OFFS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000024)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V1_RMSK                                                     0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V1_POR                                                0x0000000b
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V1_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V1_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V1_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V1_TXDEEMPH_M3P5DB_V1_BMSK                                  0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V1_TXDEEMPH_M3P5DB_V1_SHFT                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V2_ADDR                                                 (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000028)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V2_PHYS                                                 (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000028)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V2_OFFS                                                 (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000028)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V2_RMSK                                                       0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V2_POR                                                  0x0000000e
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V2_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V2_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V2_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V2_TXDEEMPH_M6DB_V2_BMSK                                      0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V2_TXDEEMPH_M6DB_V2_SHFT                                       0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V2_ADDR                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x0000002c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V2_PHYS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x0000002c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V2_OFFS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x0000002c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V2_RMSK                                                     0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V2_POR                                                0x00000009
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V2_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V2_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V2_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V2_TXDEEMPH_M3P5DB_V2_BMSK                                  0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V2_TXDEEMPH_M3P5DB_V2_SHFT                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V3_ADDR                                                 (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000030)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V3_PHYS                                                 (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000030)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V3_OFFS                                                 (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000030)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V3_RMSK                                                       0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V3_POR                                                  0x0000000b
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V3_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V3_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V3_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V3_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V3_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V3_TXDEEMPH_M6DB_V3_BMSK                                      0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V3_TXDEEMPH_M6DB_V3_SHFT                                       0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V3_ADDR                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000034)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V3_PHYS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000034)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V3_OFFS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000034)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V3_RMSK                                                     0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V3_POR                                                0x00000008
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V3_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V3_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V3_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V3_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V3_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V3_TXDEEMPH_M3P5DB_V3_BMSK                                  0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V3_TXDEEMPH_M3P5DB_V3_SHFT                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V4_ADDR                                                 (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000038)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V4_PHYS                                                 (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000038)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V4_OFFS                                                 (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000038)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V4_RMSK                                                       0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V4_POR                                                  0x0000000a
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V4_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V4_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V4_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V4_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V4_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V4_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V4_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V4_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V4_TXDEEMPH_M6DB_V4_BMSK                                      0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_V4_TXDEEMPH_M6DB_V4_SHFT                                       0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V4_ADDR                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x0000003c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V4_PHYS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x0000003c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V4_OFFS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x0000003c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V4_RMSK                                                     0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V4_POR                                                0x00000007
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V4_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V4_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V4_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V4_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V4_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V4_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V4_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V4_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V4_TXDEEMPH_M3P5DB_V4_BMSK                                  0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_V4_TXDEEMPH_M3P5DB_V4_SHFT                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_LS_ADDR                                                 (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000040)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_LS_PHYS                                                 (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000040)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_LS_OFFS                                                 (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000040)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_LS_RMSK                                                       0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_LS_POR                                                  0x0000000a
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_LS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_LS_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_LS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_LS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_LS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_LS_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_LS_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_LS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_LS_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_LS_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_LS_TXDEEMPH_M6DB_LS_BMSK                                      0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M6DB_LS_TXDEEMPH_M6DB_LS_SHFT                                       0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_LS_ADDR                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000044)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_LS_PHYS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000044)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_LS_OFFS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000044)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_LS_RMSK                                                     0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_LS_POR                                                0x00000007
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_LS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_LS_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_LS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_LS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_LS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_LS_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_LS_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_LS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_LS_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_LS_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_LS_TXDEEMPH_M3P5DB_LS_BMSK                                  0x1f
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXDEEMPH_M3P5DB_LS_TXDEEMPH_M3P5DB_LS_SHFT                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_ADDR                                            (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000048)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_PHYS                                            (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000048)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_OFFS                                            (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000048)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_RMSK                                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_POR                                             0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_OFF_MODE_SEL_BMSK                          0x80
#define HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_OFF_MODE_SEL_SHFT                           0x7
#define HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_REFCLK_CAPSEL_BMSK                                    0x60
#define HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_REFCLK_CAPSEL_SHFT                                     0x5
#define HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_SW_EN_BMSK                                 0x10
#define HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_SW_EN_SHFT                                  0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_LVL_BMSK                                    0xf
#define HWIO_USB3PHY_PCIE_USB3_PHY_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_LVL_SHFT                                    0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_ADDR                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x0000004c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_PHYS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x0000004c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_OFFS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x0000004c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_RMSK                                                     0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_POR                                                0x0000004f
#define HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_RX_IDLE_LOW_COUNT_VAL_BMSK                               0xf0
#define HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_RX_IDLE_LOW_COUNT_VAL_SHFT                                0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_EIOS_DTCT_CFG_BMSK                                        0x8
#define HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_EIOS_DTCT_CFG_SHFT                                        0x3
#define HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_RX_IDLE_ON_EIOS_EN_BMSK                                   0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_RX_IDLE_ON_EIOS_EN_SHFT                                   0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_RX_IDLE_DTCT_G2S_EN_BMSK                                  0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_RX_IDLE_DTCT_G2S_EN_SHFT                                  0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_RX_IDLE_DTCT_G1S_EN_BMSK                                  0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_RX_IDLE_DTCT_CNTRL_RX_IDLE_DTCT_G1S_EN_SHFT                                  0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_ADDR                                              (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000050)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_PHYS                                              (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000050)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_OFFS                                              (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000050)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_RMSK                                                    0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_POR                                               0x00000023
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_SYSCLK_OFF_IN_L1SS_EN_BMSK                              0x80
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_SYSCLK_OFF_IN_L1SS_EN_SHFT                               0x7
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_PLL_ON_IN_L1P1_EN_BMSK                                  0x40
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_PLL_ON_IN_L1P1_EN_SHFT                                   0x6
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_RXELECIDLE_LOW_ON_L1SS_EXIT_EN_BMSK                     0x20
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_RXELECIDLE_LOW_ON_L1SS_EXIT_EN_SHFT                      0x5
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_PU0_P0SU1_RXCLKS_ON_BMSK                                0x10
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_PU0_P0SU1_RXCLKS_ON_SHFT                                 0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_SW_BEACON_RX_EN_BMSK                                     0x8
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_SW_BEACON_RX_EN_SHFT                                     0x3
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_SW_BEACON_TX_EN_BMSK                                     0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_SW_BEACON_TX_EN_SHFT                                     0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_P2U3_CM_CTRL_BMSK                                        0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_P2U3_CM_CTRL_SHFT                                        0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_PU0_P1U2P2U3_WO_IDLE_EN_BMSK                             0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG1_PU0_P1U2P2U3_WO_IDLE_EN_SHFT                             0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_ADDR                                              (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000054)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_PHYS                                              (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000054)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_OFFS                                              (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000054)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_RMSK                                                    0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_POR                                               0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_EP_REFCLK_WAKEUP_IN_P2_EN_BMSK                          0x80
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_EP_REFCLK_WAKEUP_IN_P2_EN_SHFT                           0x7
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_PHYCLK_REQ_N_CFG_BMSK                                   0x70
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_PHYCLK_REQ_N_CFG_SHFT                                    0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_SYSCLK_OFF_IN_P2U3_EN_BMSK                               0x8
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_SYSCLK_OFF_IN_P2U3_EN_SHFT                               0x3
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_PLL_ON_IN_P2_EN_BMSK                                     0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_PLL_ON_IN_P2_EN_SHFT                                     0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_P2U3_CLKREQ_SEL_BMSK                                     0x3
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG2_P2U3_CLKREQ_SEL_SHFT                                     0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_ADDR                                              (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000058)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_PHYS                                              (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000058)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_OFFS                                              (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000058)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_RMSK                                                    0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_POR                                               0x000000ff
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_EBM1_SKP_ADD_STS_EN_BMSK                                0x80
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_EBM1_SKP_ADD_STS_EN_SHFT                                 0x7
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_RX_CM_DSBL_ON_RXTERM_LOW_BMSK                           0x40
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_RX_CM_DSBL_ON_RXTERM_LOW_SHFT                            0x6
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_U2_CM_CTRL_BMSK                                         0x20
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_U2_CM_CTRL_SHFT                                          0x5
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_RX_SS_DET_EN_BMSK                                       0x10
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_RX_SS_DET_EN_SHFT                                        0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_RX_SS_WD_TIME_BMSK                                       0xf
#define HWIO_USB3PHY_PCIE_USB3_PHY_POWER_STATE_CONFIG3_RX_SS_WD_TIME_SHFT                                       0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_L_ADDR                                             (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x0000005c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_L_PHYS                                             (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x0000005c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_L_OFFS                                             (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x0000005c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_L_RMSK                                                   0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_L_POR                                              0x000000f1
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_L_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_L_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_L_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_L_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_L_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_L_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_L_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_L_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_L_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_L_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_L_RCVR_DTCT_DLY_P1U2_L_BMSK                              0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_L_RCVR_DTCT_DLY_P1U2_L_SHFT                               0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_H_ADDR                                             (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000060)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_H_PHYS                                             (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000060)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_H_OFFS                                             (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000060)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_H_RMSK                                                   0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_H_POR                                              0x00000001
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_H_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_H_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_H_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_H_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_H_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_H_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_H_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_H_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_H_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_H_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_H_RSVD_BMSK                                              0xf0
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_H_RSVD_SHFT                                               0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_H_RCVR_DTCT_DLY_P1U2_H_BMSK                               0xf
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_P1U2_H_RCVR_DTCT_DLY_P1U2_H_SHFT                               0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_L_ADDR                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000064)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_L_PHYS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000064)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_L_OFFS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000064)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_L_RMSK                                                     0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_L_POR                                                0x00000040
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_L_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_L_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_L_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_L_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_L_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_L_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_L_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_L_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_L_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_L_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_L_RCVR_DTCT_DLY_U3_L_BMSK                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_L_RCVR_DTCT_DLY_U3_L_SHFT                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_H_ADDR                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000068)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_H_PHYS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000068)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_H_OFFS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000068)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_H_RMSK                                                     0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_H_POR                                                0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_H_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_H_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_H_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_H_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_H_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_H_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_H_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_H_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_H_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_H_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_H_RSVD_BMSK                                                0xfc
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_H_RSVD_SHFT                                                 0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_H_RCVR_DTCT_DLY_U3_H_BMSK                                   0x3
#define HWIO_USB3PHY_PCIE_USB3_PHY_RCVR_DTCT_DLY_U3_H_RCVR_DTCT_DLY_U3_H_SHFT                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG1_ADDR                                              (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x0000006c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG1_PHYS                                              (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x0000006c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG1_OFFS                                              (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x0000006c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG1_RMSK                                                    0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG1_POR                                               0x00000080
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG1_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG1_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG1_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG1_LOCK_HOLDOFF_TIME_L_BMSK                                0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG1_LOCK_HOLDOFF_TIME_L_SHFT                                 0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG2_ADDR                                              (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000070)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG2_PHYS                                              (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000070)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG2_OFFS                                              (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000070)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG2_RMSK                                                    0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG2_POR                                               0x00000002
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG2_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG2_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG2_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG2_LOCK_COUNT_VAL_L_BMSK                                   0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG2_LOCK_COUNT_VAL_L_SHFT                                    0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_ADDR                                              (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000074)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_PHYS                                              (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000074)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_OFFS                                              (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000074)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_RMSK                                                    0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_POR                                               0x00000010
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_RSVD_BMSK                                               0xc0
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_RSVD_SHFT                                                0x6
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_LOCK_KEEP_VAL_BMSK                                      0x30
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_LOCK_KEEP_VAL_SHFT                                       0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_LOCK_COUNT_VAL_H_BMSK                                    0xc
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_LOCK_COUNT_VAL_H_SHFT                                    0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_LOCK_HOLDOFF_TIME_H_BMSK                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_PHY_LOCK_DETECT_CONFIG3_LOCK_HOLDOFF_TIME_H_SHFT                                 0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_TSYNC_RSYNC_TIME_ADDR                                                 (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000078)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TSYNC_RSYNC_TIME_PHYS                                                 (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000078)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TSYNC_RSYNC_TIME_OFFS                                                 (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000078)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TSYNC_RSYNC_TIME_RMSK                                                       0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_TSYNC_RSYNC_TIME_POR                                                  0x00000044
#define HWIO_USB3PHY_PCIE_USB3_PHY_TSYNC_RSYNC_TIME_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TSYNC_RSYNC_TIME_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_TSYNC_RSYNC_TIME_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TSYNC_RSYNC_TIME_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TSYNC_RSYNC_TIME_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TSYNC_RSYNC_TIME_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_TSYNC_RSYNC_TIME_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TSYNC_RSYNC_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_TSYNC_RSYNC_TIME_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_TSYNC_RSYNC_TIME_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TSYNC_RSYNC_TIME_TSYNC_DLY_TIME_BMSK                                        0xf0
#define HWIO_USB3PHY_PCIE_USB3_PHY_TSYNC_RSYNC_TIME_TSYNC_DLY_TIME_SHFT                                         0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_TSYNC_RSYNC_TIME_ACTIVE_RSYNC_TIME_BMSK                                      0xf
#define HWIO_USB3PHY_PCIE_USB3_PHY_TSYNC_RSYNC_TIME_ACTIVE_RSYNC_TIME_SHFT                                      0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_SIGDET_LOW_2_IDLE_TIME_ADDR                                           (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x0000007c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_SIGDET_LOW_2_IDLE_TIME_PHYS                                           (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x0000007c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_SIGDET_LOW_2_IDLE_TIME_OFFS                                           (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x0000007c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_SIGDET_LOW_2_IDLE_TIME_RMSK                                                 0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_SIGDET_LOW_2_IDLE_TIME_POR                                            0x00000008
#define HWIO_USB3PHY_PCIE_USB3_PHY_SIGDET_LOW_2_IDLE_TIME_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_SIGDET_LOW_2_IDLE_TIME_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_SIGDET_LOW_2_IDLE_TIME_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_SIGDET_LOW_2_IDLE_TIME_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_SIGDET_LOW_2_IDLE_TIME_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_SIGDET_LOW_2_IDLE_TIME_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_SIGDET_LOW_2_IDLE_TIME_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_SIGDET_LOW_2_IDLE_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_SIGDET_LOW_2_IDLE_TIME_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_SIGDET_LOW_2_IDLE_TIME_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_SIGDET_LOW_2_IDLE_TIME_SIGDET_LOW_2_IDLE_TIME_BMSK                          0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_SIGDET_LOW_2_IDLE_TIME_SIGDET_LOW_2_IDLE_TIME_SHFT                           0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_L_ADDR                                             (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000080)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_L_PHYS                                             (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000080)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_L_OFFS                                             (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000080)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_L_RMSK                                                   0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_L_POR                                              0x00000080
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_L_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_L_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_L_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_L_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_L_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_L_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_L_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_L_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_L_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_L_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_L_BEACON_2_IDLE_TIME_L_BMSK                              0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_L_BEACON_2_IDLE_TIME_L_SHFT                               0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_H_ADDR                                             (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000084)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_H_PHYS                                             (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000084)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_H_OFFS                                             (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000084)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_H_RMSK                                                   0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_H_POR                                              0x00000001
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_H_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_H_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_H_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_H_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_H_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_H_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_H_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_H_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_H_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_H_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_H_RSVD_BMSK                                              0xf0
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_H_RSVD_SHFT                                               0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_H_BEACON_2_IDLE_TIME_H_BMSK                               0xf
#define HWIO_USB3PHY_PCIE_USB3_PHY_BEACON_2_IDLE_TIME_H_BEACON_2_IDLE_TIME_H_SHFT                               0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_SYSCLK_ADDR                                      (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000088)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_SYSCLK_PHYS                                      (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000088)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_SYSCLK_OFFS                                      (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000088)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_SYSCLK_RMSK                                            0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_SYSCLK_POR                                       0x00000020
#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_SYSCLK_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_SYSCLK_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_SYSCLK_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_SYSCLK_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_SYSCLK_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_SYSCLK_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_SYSCLK_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_SYSCLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_SYSCLK_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_SYSCLK_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_SYSCLK_PWRUP_RESET_DLY_TIME_SYSCLK_BMSK                0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_SYSCLK_PWRUP_RESET_DLY_TIME_SYSCLK_SHFT                 0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR                                      (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x0000008c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_AUXCLK_PHYS                                      (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x0000008c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_AUXCLK_OFFS                                      (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x0000008c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_AUXCLK_RMSK                                            0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_AUXCLK_POR                                       0x00000004
#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_AUXCLK_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_AUXCLK_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_AUXCLK_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_AUXCLK_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_AUXCLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_AUXCLK_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_AUXCLK_PWRUP_RESET_DLY_TIME_AUXCLK_BMSK                0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_PWRUP_RESET_DLY_TIME_AUXCLK_PWRUP_RESET_DLY_TIME_AUXCLK_SHFT                 0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_DET_HIGH_COUNT_VAL_ADDR                                          (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000090)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_DET_HIGH_COUNT_VAL_PHYS                                          (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000090)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_DET_HIGH_COUNT_VAL_OFFS                                          (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000090)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_DET_HIGH_COUNT_VAL_RMSK                                                0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_DET_HIGH_COUNT_VAL_POR                                           0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_DET_HIGH_COUNT_VAL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_DET_HIGH_COUNT_VAL_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_DET_HIGH_COUNT_VAL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_DET_HIGH_COUNT_VAL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_DET_HIGH_COUNT_VAL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_DET_HIGH_COUNT_VAL_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_DET_HIGH_COUNT_VAL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_DET_HIGH_COUNT_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_DET_HIGH_COUNT_VAL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_DET_HIGH_COUNT_VAL_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_DET_HIGH_COUNT_VAL_RSVD_BMSK                                           0xf0
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_DET_HIGH_COUNT_VAL_RSVD_SHFT                                            0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_DET_HIGH_COUNT_VAL_LFPS_DET_HIGH_COUNT_VAL_BMSK                         0xf
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_DET_HIGH_COUNT_VAL_LFPS_DET_HIGH_COUNT_VAL_SHFT                         0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_ECSTART_EQTLOCK_ADDR                                          (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000094)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_ECSTART_EQTLOCK_PHYS                                          (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000094)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_ECSTART_EQTLOCK_OFFS                                          (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000094)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_ECSTART_EQTLOCK_RMSK                                                0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_ECSTART_EQTLOCK_POR                                           0x00000086
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_ECSTART_EQTLOCK_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_ECSTART_EQTLOCK_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_ECSTART_EQTLOCK_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_ECSTART_EQTLOCK_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_ECSTART_EQTLOCK_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_ECSTART_EQTLOCK_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_ECSTART_EQTLOCK_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_ECSTART_EQTLOCK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_ECSTART_EQTLOCK_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_ECSTART_EQTLOCK_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_ECSTART_EQTLOCK_RXEQTRAINING_LOCK_TIME_BMSK                         0xf0
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_ECSTART_EQTLOCK_RXEQTRAINING_LOCK_TIME_SHFT                          0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_ECSTART_EQTLOCK_LFPS_TX_END_CNT_START_BMSK                           0xf
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_ECSTART_EQTLOCK_LFPS_TX_END_CNT_START_SHFT                           0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_END_CNT_P2U3_START_ADDR                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000098)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_END_CNT_P2U3_START_PHYS                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000098)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_END_CNT_P2U3_START_OFFS                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000098)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_END_CNT_P2U3_START_RMSK                                             0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_END_CNT_P2U3_START_POR                                        0x00000020
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_END_CNT_P2U3_START_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_END_CNT_P2U3_START_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_END_CNT_P2U3_START_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_END_CNT_P2U3_START_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_END_CNT_P2U3_START_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_END_CNT_P2U3_START_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_END_CNT_P2U3_START_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_END_CNT_P2U3_START_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_END_CNT_P2U3_START_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_END_CNT_P2U3_START_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_END_CNT_P2U3_START_LFPS_TX_END_CNT_U3_START_BMSK                    0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_TX_END_CNT_P2U3_START_LFPS_TX_END_CNT_U3_START_SHFT                     0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_WAIT_TIME_ADDR                                           (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x0000009c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_WAIT_TIME_PHYS                                           (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x0000009c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_WAIT_TIME_OFFS                                           (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x0000009c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_WAIT_TIME_RMSK                                                 0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_WAIT_TIME_POR                                            0x00000075
#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_WAIT_TIME_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_WAIT_TIME_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_WAIT_TIME_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_WAIT_TIME_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_WAIT_TIME_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_WAIT_TIME_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_WAIT_TIME_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_WAIT_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_WAIT_TIME_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_WAIT_TIME_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_WAIT_TIME_RXEQTRAINING_WAIT_TIME_BMSK                          0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_WAIT_TIME_RXEQTRAINING_WAIT_TIME_SHFT                           0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_RUN_TIME_ADDR                                            (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000a0)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_RUN_TIME_PHYS                                            (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000a0)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_RUN_TIME_OFFS                                            (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000a0)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_RUN_TIME_RMSK                                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_RUN_TIME_POR                                             0x0000007a
#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_RUN_TIME_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_RUN_TIME_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_RUN_TIME_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_RUN_TIME_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_RUN_TIME_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_RUN_TIME_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_RUN_TIME_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_RUN_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_RUN_TIME_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_RUN_TIME_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_RUN_TIME_RXEQTRAINING_RUN_TIME_BMSK                            0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_RXEQTRAINING_RUN_TIME_RXEQTRAINING_RUN_TIME_SHFT                             0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_TXONESZEROS_RUN_LENGTH_ADDR                                           (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000a4)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXONESZEROS_RUN_LENGTH_PHYS                                           (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000a4)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXONESZEROS_RUN_LENGTH_OFFS                                           (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000a4)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXONESZEROS_RUN_LENGTH_RMSK                                                 0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXONESZEROS_RUN_LENGTH_POR                                            0x00000007
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXONESZEROS_RUN_LENGTH_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXONESZEROS_RUN_LENGTH_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_TXONESZEROS_RUN_LENGTH_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXONESZEROS_RUN_LENGTH_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TXONESZEROS_RUN_LENGTH_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXONESZEROS_RUN_LENGTH_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_TXONESZEROS_RUN_LENGTH_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXONESZEROS_RUN_LENGTH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_TXONESZEROS_RUN_LENGTH_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_TXONESZEROS_RUN_LENGTH_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXONESZEROS_RUN_LENGTH_RSVD_BMSK                                            0xf0
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXONESZEROS_RUN_LENGTH_RSVD_SHFT                                             0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXONESZEROS_RUN_LENGTH_TXONESZEROS_RUN_LENGTH_BMSK                           0xf
#define HWIO_USB3PHY_PCIE_USB3_PHY_TXONESZEROS_RUN_LENGTH_TXONESZEROS_RUN_LENGTH_SHFT                           0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_ADDR                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000a8)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_PHYS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000a8)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_OFFS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000a8)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_RMSK                                                             0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_POR                                                        0x00000002
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_FLL_ANA_CTRL_BMSK                                                0xf0
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_FLL_ANA_CTRL_SHFT                                                 0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_FLL_BYPASS_EN_BMSK                                                0x8
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_FLL_BYPASS_EN_SHFT                                                0x3
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_FLL_BKGRND_CAL_EN_BMSK                                            0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_FLL_BKGRND_CAL_EN_SHFT                                            0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_FLL_CAL_ON_STRTUP_EN_BMSK                                         0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_FLL_CAL_ON_STRTUP_EN_SHFT                                         0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_FLL_MAN_MODE_BMSK                                                 0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL1_FLL_MAN_MODE_SHFT                                                 0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL2_ADDR                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000ac)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL2_PHYS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000ac)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL2_OFFS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000ac)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL2_RMSK                                                             0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL2_POR                                                        0x00000001
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL2_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL2_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL2_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL2_RSVD_BMSK                                                        0xf8
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL2_RSVD_SHFT                                                         0x3
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL2_FLL_DIV_BMSK                                                      0x7
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNTRL2_FLL_DIV_SHFT                                                      0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_L_ADDR                                                    (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000b0)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_L_PHYS                                                    (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000b0)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_L_OFFS                                                    (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000b0)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_L_RMSK                                                          0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_L_POR                                                     0x00000009
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_L_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_L_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_L_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_L_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_L_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_L_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_L_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_L_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_L_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_L_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_L_FLL_CNT_VAL_L_BMSK                                            0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_L_FLL_CNT_VAL_L_SHFT                                             0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_H_TOL_ADDR                                                (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000b4)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_H_TOL_PHYS                                                (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000b4)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_H_TOL_OFFS                                                (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000b4)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_H_TOL_RMSK                                                      0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_H_TOL_POR                                                 0x00000042
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_H_TOL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_H_TOL_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_H_TOL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_H_TOL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_H_TOL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_H_TOL_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_H_TOL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_H_TOL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_H_TOL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_H_TOL_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_H_TOL_RSVD_BMSK                                                 0x80
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_H_TOL_RSVD_SHFT                                                  0x7
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_TOL_BMSK                                      0x70
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_TOL_SHFT                                       0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_H_BMSK                                         0xf
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_H_SHFT                                         0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_MAN_CODE_ADDR                                                     (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000b8)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_MAN_CODE_PHYS                                                     (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000b8)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_MAN_CODE_OFFS                                                     (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000b8)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_MAN_CODE_RMSK                                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_MAN_CODE_POR                                                      0x00000040
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_MAN_CODE_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_FLL_MAN_CODE_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_FLL_MAN_CODE_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_MAN_CODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_FLL_MAN_CODE_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_MAN_CODE_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_FLL_MAN_CODE_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_MAN_CODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_FLL_MAN_CODE_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_FLL_MAN_CODE_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_MAN_CODE_FLL_MAN_CODE_BMSK                                              0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_FLL_MAN_CODE_FLL_MAN_CODE_SHFT                                               0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_ADDR                                             (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000bc)
#define HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_PHYS                                             (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000bc)
#define HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_OFFS                                             (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000bc)
#define HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_RMSK                                                   0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_POR                                              0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_RSVD_BMSK                                              0xe0
#define HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_RSVD_SHFT                                               0x5
#define HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EVENT_SEL_BMSK                              0x10
#define HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EVENT_SEL_SHFT                               0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_CM_CTRL_BMSK                                 0x8
#define HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_CM_CTRL_SHFT                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_ALFPS_RCVR_DTCT_TEST_EN_BMSK                            0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_ALFPS_RCVR_DTCT_TEST_EN_SHFT                            0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_ALFPS_DTCT_EN_BMSK                                      0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_ALFPS_DTCT_EN_SHFT                                      0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EN_BMSK                                      0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EN_SHFT                                      0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_CLEAR_ADDR                                            (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000c0)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_CLEAR_PHYS                                            (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000c0)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_CLEAR_OFFS                                            (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000c0)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_CLEAR_RMSK                                                   0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_CLEAR_POR                                             0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_CLEAR_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_CLEAR_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_CLEAR_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_CLEAR_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_CLEAR_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_CLEAR_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_CLEAR_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_CLEAR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_CLEAR_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_CLEAR_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_CLEAR_LFPS_RXTERM_IRQ_CLEAR_BMSK                             0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_CLEAR_LFPS_RXTERM_IRQ_CLEAR_SHFT                             0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_EN_PERIOD_ADDR                                             (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000c4)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_EN_PERIOD_PHYS                                             (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000c4)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_EN_PERIOD_OFFS                                             (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000c4)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_EN_PERIOD_RMSK                                                   0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_EN_PERIOD_POR                                              0x00000064
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_EN_PERIOD_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_EN_PERIOD_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_EN_PERIOD_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_EN_PERIOD_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_EN_PERIOD_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_EN_PERIOD_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_EN_PERIOD_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_EN_PERIOD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_EN_PERIOD_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_EN_PERIOD_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_EN_PERIOD_ARCVR_DTCT_EN_PERIOD_BMSK                              0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_EN_PERIOD_ARCVR_DTCT_EN_PERIOD_SHFT                               0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_CM_DLY_ADDR                                                (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000c8)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_CM_DLY_PHYS                                                (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000c8)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_CM_DLY_OFFS                                                (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000c8)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_CM_DLY_RMSK                                                      0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_CM_DLY_POR                                                 0x00000008
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_CM_DLY_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_CM_DLY_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_CM_DLY_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_CM_DLY_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_CM_DLY_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_CM_DLY_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_CM_DLY_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_CM_DLY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_CM_DLY_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_CM_DLY_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_CM_DLY_RSVD_BMSK                                                 0xf0
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_CM_DLY_RSVD_SHFT                                                  0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_CM_DLY_ARCVR_DTCT_CM_DLY_BMSK                                     0xf
#define HWIO_USB3PHY_PCIE_USB3_PHY_ARCVR_DTCT_CM_DLY_ARCVR_DTCT_CM_DLY_SHFT                                     0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_ALFPS_DEGLITCH_VAL_ADDR                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000cc)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ALFPS_DEGLITCH_VAL_PHYS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000cc)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ALFPS_DEGLITCH_VAL_OFFS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000cc)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ALFPS_DEGLITCH_VAL_RMSK                                                     0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_ALFPS_DEGLITCH_VAL_POR                                                0x00000010
#define HWIO_USB3PHY_PCIE_USB3_PHY_ALFPS_DEGLITCH_VAL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_ALFPS_DEGLITCH_VAL_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_ALFPS_DEGLITCH_VAL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ALFPS_DEGLITCH_VAL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_ALFPS_DEGLITCH_VAL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ALFPS_DEGLITCH_VAL_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_ALFPS_DEGLITCH_VAL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ALFPS_DEGLITCH_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_ALFPS_DEGLITCH_VAL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_ALFPS_DEGLITCH_VAL_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_ALFPS_DEGLITCH_VAL_RSVD_BMSK                                                0xc0
#define HWIO_USB3PHY_PCIE_USB3_PHY_ALFPS_DEGLITCH_VAL_RSVD_SHFT                                                 0x6
#define HWIO_USB3PHY_PCIE_USB3_PHY_ALFPS_DEGLITCH_VAL_ALFPS_DEGLITCH_VAL_BMSK                                  0x3f
#define HWIO_USB3PHY_PCIE_USB3_PHY_ALFPS_DEGLITCH_VAL_ALFPS_DEGLITCH_VAL_SHFT                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_ADDR                                                   (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000d0)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_PHYS                                                   (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000d0)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_OFFS                                                   (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000d0)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_RMSK                                                         0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_POR                                                    0x00000006
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_SW_TXSWING_BMSK                                              0x80
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_SW_TXSWING_SHFT                                               0x7
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_SW_TXMARGIN_BMSK                                             0x70
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_SW_TXMARGIN_SHFT                                              0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_SW_TXDEEMPH_BMSK                                              0xc
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_SW_TXDEEMPH_SHFT                                              0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_SW_POWERDOWN_BMSK                                             0x3
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL1_SW_POWERDOWN_SHFT                                             0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_ADDR                                                   (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000d4)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_PHYS                                                   (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000d4)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_OFFS                                                   (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000d4)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_RMSK                                                         0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_POR                                                    0x00000001
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_SW_RATE_BMSK                                                 0x80
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_SW_RATE_SHFT                                                  0x7
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_SW_TXCM_DISABLE_BMSK                                         0x40
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_SW_TXCM_DISABLE_SHFT                                          0x6
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_SW_RXELECIDLE_DISABLE_BMSK                                   0x20
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_SW_RXELECIDLE_DISABLE_SHFT                                    0x5
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_SW_PCLKREQ_N_BMSK                                            0x10
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_SW_PCLKREQ_N_SHFT                                             0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_SW_TXCOMPLIANCE_BMSK                                          0x8
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_SW_TXCOMPLIANCE_SHFT                                          0x3
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_SW_TXDETECTRX_LOOPBACK_BMSK                                   0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_SW_TXDETECTRX_LOOPBACK_SHFT                                   0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_SW_RXPOLARITY_BMSK                                            0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_SW_RXPOLARITY_SHFT                                            0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_SW_TXELECIDLE_BMSK                                            0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL2_SW_TXELECIDLE_SHFT                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_ADDR                                                   (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000d8)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_PHYS                                                   (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000d8)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_OFFS                                                   (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000d8)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_RMSK                                                         0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_POR                                                    0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_RSVD_BMSK                                                    0xe0
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_RSVD_SHFT                                                     0x5
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_SW_RXTERMINATION_BMSK                                        0x10
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_SW_RXTERMINATION_SHFT                                         0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_SW_RXEQTRAINING_BMSK                                          0x8
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_SW_RXEQTRAINING_SHFT                                          0x3
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_SW_TXONESZEROS_BMSK                                           0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_SW_TXONESZEROS_SHFT                                           0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_SW_EBUFMODE_BMSK                                              0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_SW_EBUFMODE_SHFT                                              0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_SW_PHYMODE_BMSK                                               0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_SW_CTRL3_SW_PHYMODE_SHFT                                               0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_ADDR                                                   (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000dc)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_PHYS                                                   (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000dc)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_OFFS                                                   (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000dc)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_RMSK                                                         0x95
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_POR                                                    0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_SW_TXSWING_MX_BMSK                                           0x80
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_SW_TXSWING_MX_SHFT                                            0x7
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_SW_TXMGN_MX_BMSK                                             0x10
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_SW_TXMGN_MX_SHFT                                              0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_SW_TXDEEMPH_MX_BMSK                                           0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_SW_TXDEEMPH_MX_SHFT                                           0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_SW_POWERDOWN_MX_BMSK                                          0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL1_SW_POWERDOWN_MX_SHFT                                          0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_ADDR                                                   (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000e0)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_PHYS                                                   (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000e0)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_OFFS                                                   (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000e0)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_RMSK                                                         0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_POR                                                    0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_SW_RATE_MX_BMSK                                              0x80
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_SW_RATE_MX_SHFT                                               0x7
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_SW_TXCM_DISABLE_MX_BMSK                                      0x40
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_SW_TXCM_DISABLE_MX_SHFT                                       0x6
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_SW_RXELECIDLE_DISABLE_MX_BMSK                                0x20
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_SW_RXELECIDLE_DISABLE_MX_SHFT                                 0x5
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_SW_PCLKREQ_N_MX_BMSK                                         0x10
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_SW_PCLKREQ_N_MX_SHFT                                          0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_SW_TXCOMPLIANCE_MX_BMSK                                       0x8
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_SW_TXCOMPLIANCE_MX_SHFT                                       0x3
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_SW_TXDTCTRX_LPB_MX_BMSK                                       0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_SW_TXDTCTRX_LPB_MX_SHFT                                       0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_SW_RXPOLARITY_MX_BMSK                                         0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_SW_RXPOLARITY_MX_SHFT                                         0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_SW_TXELECIDLE_MX_BMSK                                         0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL2_SW_TXELECIDLE_MX_SHFT                                         0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_ADDR                                                   (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000e4)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_PHYS                                                   (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000e4)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_OFFS                                                   (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000e4)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_RMSK                                                         0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_POR                                                    0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_RSVD_BMSK                                                    0xe0
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_RSVD_SHFT                                                     0x5
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_SW_RXTERMINATION_MX_BMSK                                     0x10
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_SW_RXTERMINATION_MX_SHFT                                      0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_SW_RXEQTRAINING_MX_BMSK                                       0x8
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_SW_RXEQTRAINING_MX_SHFT                                       0x3
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_SW_TXONESZEROS_MX_BMSK                                        0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_SW_TXONESZEROS_MX_SHFT                                        0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_SW_EBUFMODE_MX_BMSK                                           0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_SW_EBUFMODE_MX_SHFT                                           0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_SW_PHYMODE_MX_BMSK                                            0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_INSIG_MX_CTRL3_SW_PHYMODE_MX_SHFT                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_ADDR                                                     (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000e8)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_PHYS                                                     (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000e8)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_OFFS                                                     (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000e8)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_RMSK                                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_POR                                                      0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_DEBUG_BUS_SEL_BMSK                                             0xf0
#define HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_DEBUG_BUS_SEL_SHFT                                              0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_FORCE_REC_DETECTED_BMSK                                         0x8
#define HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_FORCE_REC_DETECTED_SHFT                                         0x3
#define HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_PCS_PCLK_SEL_BMSK                                               0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_PCS_PCLK_SEL_SHFT                                               0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_BIST_MODE_BMSK                                                  0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_BIST_MODE_SHFT                                                  0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_FORCE_RX_SIGDET_BMSK                                            0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_TEST_CONTROL_FORCE_RX_SIGDET_SHFT                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_ADDR                                                        (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000ec)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_PHYS                                                        (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000ec)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_OFFS                                                        (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000ec)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_RMSK                                                              0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_POR                                                         0x00000008
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_RSVD_BMSK                                                         0xc0
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_RSVD_SHFT                                                          0x6
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_BIST_CHK_ERR_CNT_CLR_BMSK                                         0x20
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_BIST_CHK_ERR_CNT_CLR_SHFT                                          0x5
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_BIST_RX_ERR_EN_BMSK                                               0x10
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_BIST_RX_ERR_EN_SHFT                                                0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_BIST_GEN_SHORT_PATTERN_BMSK                                        0x8
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_BIST_GEN_SHORT_PATTERN_SHFT                                        0x3
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_BIST_PAT_SEL_BMSK                                                  0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_BIST_PAT_SEL_SHFT                                                  0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_BIST_TXRX_EN_BMSK                                                  0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_BIST_TXRX_EN_SHFT                                                  0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_BIST_TX_EN_BMSK                                                    0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CTRL_BIST_TX_EN_SHFT                                                    0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY0_ADDR                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000f0)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY0_PHYS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000f0)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY0_OFFS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000f0)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY0_RMSK                                                             0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY0_POR                                                        0x00000040
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY0_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY0_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY0_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY0_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY0_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY0_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY0_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY0_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY0_PRBS_POLY0_BMSK                                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY0_PRBS_POLY0_SHFT                                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY1_ADDR                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000f4)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY1_PHYS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000f4)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY1_OFFS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000f4)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY1_RMSK                                                             0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY1_POR                                                        0x00000002
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY1_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY1_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY1_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY1_PRBS_POLY1_BMSK                                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_POLY1_PRBS_POLY1_SHFT                                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED0_ADDR                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000f8)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED0_PHYS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000f8)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED0_OFFS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000f8)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED0_RMSK                                                             0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED0_POR                                                        0x000000ff
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED0_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED0_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED0_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED0_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED0_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED0_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED0_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED0_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED0_PRBS_SEED0_BMSK                                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED0_PRBS_SEED0_SHFT                                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED1_ADDR                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x000000fc)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED1_PHYS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x000000fc)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED1_OFFS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x000000fc)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED1_RMSK                                                             0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED1_POR                                                        0x00000003
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED1_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED1_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED1_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED1_PRBS_SEED1_BMSK                                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_PRBS_SEED1_PRBS_SEED1_SHFT                                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_ADDR                                                   (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000100)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_PHYS                                                   (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000100)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_OFFS                                                   (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000100)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_RMSK                                                         0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_POR                                                    0x00000005
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_RSVD_BMSK                                                    0xf0
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_RSVD_SHFT                                                     0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_FIXED_PAT3_K_BMSK                                             0x8
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_FIXED_PAT3_K_SHFT                                             0x3
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_FIXED_PAT2_K_BMSK                                             0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_FIXED_PAT2_K_SHFT                                             0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_FIXED_PAT1_K_BMSK                                             0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_FIXED_PAT1_K_SHFT                                             0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_FIXED_PAT0_K_BMSK                                             0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT_CTRL_FIXED_PAT0_K_SHFT                                             0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT0_ADDR                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000104)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT0_PHYS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000104)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT0_OFFS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000104)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT0_RMSK                                                             0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT0_POR                                                        0x000000bc
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT0_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT0_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT0_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT0_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT0_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT0_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT0_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT0_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT0_FIXED_PAT0_BMSK                                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT0_FIXED_PAT0_SHFT                                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT1_ADDR                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000108)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT1_PHYS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000108)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT1_OFFS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000108)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT1_RMSK                                                             0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT1_POR                                                        0x000000b5
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT1_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT1_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT1_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT1_FIXED_PAT1_BMSK                                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT1_FIXED_PAT1_SHFT                                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT2_ADDR                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x0000010c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT2_PHYS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x0000010c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT2_OFFS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x0000010c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT2_RMSK                                                             0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT2_POR                                                        0x000000bc
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT2_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT2_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT2_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT2_FIXED_PAT2_BMSK                                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT2_FIXED_PAT2_SHFT                                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT3_ADDR                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000110)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT3_PHYS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000110)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT3_OFFS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000110)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT3_RMSK                                                             0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT3_POR                                                        0x0000004a
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT3_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT3_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT3_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT3_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT3_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT3_FIXED_PAT3_BMSK                                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_FIXED_PAT3_FIXED_PAT3_SHFT                                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_SPARE1_ADDR                                                           (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000114)
#define HWIO_USB3PHY_PCIE_USB3_PHY_SPARE1_PHYS                                                           (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000114)
#define HWIO_USB3PHY_PCIE_USB3_PHY_SPARE1_OFFS                                                           (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000114)
#define HWIO_USB3PHY_PCIE_USB3_PHY_SPARE1_RMSK                                                                 0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_SPARE1_POR                                                            0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_SPARE1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_SPARE1_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_SPARE1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_SPARE1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_SPARE1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_SPARE1_OUT(v)      \
        out_dword(HWIO_USB3PHY_PCIE_USB3_PHY_SPARE1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_PHY_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_PHY_SPARE1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_PHY_SPARE1_IN)
#define HWIO_USB3PHY_PCIE_USB3_PHY_SPARE1_RSVD_BMSK                                                            0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_SPARE1_RSVD_SHFT                                                             0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_L_ADDR                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000118)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_L_PHYS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000118)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_L_OFFS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000118)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_L_RMSK                                                     0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_L_POR                                                0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_L_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_L_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_L_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_L_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_L_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_L_BIST_CHK_ERR_CNT_L_BMSK                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_L_BIST_CHK_ERR_CNT_L_SHFT                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_H_ADDR                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x0000011c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_H_PHYS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x0000011c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_H_OFFS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x0000011c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_H_RMSK                                                     0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_H_POR                                                0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_H_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_H_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_H_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_H_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_H_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_H_BIST_CHK_ERR_CNT_H_BMSK                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_ERR_CNT_H_BIST_CHK_ERR_CNT_H_SHFT                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_STATUS_ADDR                                                  (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000120)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_STATUS_PHYS                                                  (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000120)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_STATUS_OFFS                                                  (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000120)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_STATUS_RMSK                                                         0xf
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_STATUS_POR                                                   0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_STATUS_BIST_CHK_HEADER_SEL_BMSK                                     0x8
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_STATUS_BIST_CHK_HEADER_SEL_SHFT                                     0x3
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_STATUS_BIST_HEADER_NOT_FOUND_BMSK                                   0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_STATUS_BIST_HEADER_NOT_FOUND_SHFT                                   0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_STATUS_BIST_PAT_DATA_NOT_FOUND_BMSK                                 0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_STATUS_BIST_PAT_DATA_NOT_FOUND_SHFT                                 0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_STATUS_BIST_CHECK_DONE_BMSK                                         0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_BIST_CHK_STATUS_BIST_CHECK_DONE_SHFT                                         0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_SOURCE_ADDR                                           (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000124)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_SOURCE_PHYS                                           (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000124)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_SOURCE_OFFS                                           (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000124)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_SOURCE_RMSK                                                  0x3
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_SOURCE_POR                                            0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_SOURCE_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_SOURCE_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_SOURCE_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_SOURCE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_SOURCE_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_SOURCE_LFPS_DETECT_IRQ_BMSK                                  0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_SOURCE_LFPS_DETECT_IRQ_SHFT                                  0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_SOURCE_RCVR_DETECT_IRQ_BMSK                                  0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_LFPS_RXTERM_IRQ_SOURCE_RCVR_DETECT_IRQ_SHFT                                  0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS_ADDR                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000128)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS_PHYS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000128)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS_OFFS                                                       (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000128)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS_RMSK                                                             0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS_POR                                                        0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS_ACTIVE_STATE_STATUS_BMSK                                         0x80
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS_ACTIVE_STATE_STATUS_SHFT                                          0x7
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS_PHYSTATUS_BMSK                                                   0x40
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS_PHYSTATUS_SHFT                                                    0x6
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS_PCS_POWERDOWN_BMSK                                               0x30
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS_PCS_POWERDOWN_SHFT                                                0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS_FREEZE_POWERDOWN_BMSK                                             0x8
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS_FREEZE_POWERDOWN_SHFT                                             0x3
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS_POWER_STATE_BMSK                                                  0x7
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS_POWER_STATE_SHFT                                                  0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_ADDR                                                      (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x0000012c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_PHYS                                                      (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x0000012c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_OFFS                                                      (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x0000012c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_RMSK                                                            0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_POR                                                       0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_POWERPRESENT_BMSK                                               0x80
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_POWERPRESENT_SHFT                                                0x7
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_RX_EQUALIZATION_IN_PROGRESS_BMSK                                0x40
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_RX_EQUALIZATION_IN_PROGRESS_SHFT                                 0x6
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_PCS_LFPS_DET_BMSK                                               0x20
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_PCS_LFPS_DET_SHFT                                                0x5
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_FLL_CLK_EN_BMSK                                                 0x10
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_FLL_CLK_EN_SHFT                                                  0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_L1SS_MODE_BMSK                                                   0x8
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_L1SS_MODE_SHFT                                                   0x3
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_RX_SAMPLER_CAL_IN_PROGRESS_BMSK                                  0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_RX_SAMPLER_CAL_IN_PROGRESS_SHFT                                  0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_REC_DETECT_DONE_BMSK                                             0x2
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_REC_DETECT_DONE_SHFT                                             0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_REC_DETECT_OUTCOME_BMSK                                          0x1
#define HWIO_USB3PHY_PCIE_USB3_PHY_PCS_STATUS2_REC_DETECT_OUTCOME_SHFT                                          0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID0_ADDR                                                     (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000130)
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID0_PHYS                                                     (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000130)
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID0_OFFS                                                     (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000130)
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID0_RMSK                                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID0_POR                                                      0x00000001
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID0_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID0_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID0_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID0_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID0_STEP_7_0_BMSK                                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID0_STEP_7_0_SHFT                                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID1_ADDR                                                     (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000134)
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID1_PHYS                                                     (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000134)
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID1_OFFS                                                     (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000134)
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID1_RMSK                                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID1_POR                                                      0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID1_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID1_STEP_15_8_BMSK                                                 0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID1_STEP_15_8_SHFT                                                  0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID2_ADDR                                                     (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000138)
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID2_PHYS                                                     (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000138)
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID2_OFFS                                                     (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000138)
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID2_RMSK                                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID2_POR                                                      0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID2_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID2_MINOR_7_0_BMSK                                                 0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID2_MINOR_7_0_SHFT                                                  0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID3_ADDR                                                     (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x0000013c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID3_PHYS                                                     (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x0000013c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID3_OFFS                                                     (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x0000013c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID3_RMSK                                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID3_POR                                                      0x00000010
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID3_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID3_MAJOR_BMSK                                                     0xf0
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID3_MAJOR_SHFT                                                      0x4
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID3_MINOR_11_8_BMSK                                                 0xf
#define HWIO_USB3PHY_PCIE_USB3_PHY_REVISION_ID3_MINOR_11_8_SHFT                                                 0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_0_STATUS_ADDR                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000140)
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_0_STATUS_PHYS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000140)
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_0_STATUS_OFFS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000140)
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_0_STATUS_RMSK                                                     0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_0_STATUS_POR                                                0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_0_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_0_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_0_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_0_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_0_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_BMSK                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_SHFT                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_1_STATUS_ADDR                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000144)
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_1_STATUS_PHYS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000144)
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_1_STATUS_OFFS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000144)
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_1_STATUS_RMSK                                                     0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_1_STATUS_POR                                                0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_1_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_1_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_1_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_1_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_1_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_BMSK                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_SHFT                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_2_STATUS_ADDR                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x00000148)
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_2_STATUS_PHYS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x00000148)
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_2_STATUS_OFFS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x00000148)
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_2_STATUS_RMSK                                                     0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_2_STATUS_POR                                                0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_2_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_2_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_2_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_2_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_2_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_BMSK                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_SHFT                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_3_STATUS_ADDR                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE      + 0x0000014c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_3_STATUS_PHYS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_PHYS + 0x0000014c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_3_STATUS_OFFS                                               (USB3PHY_PCIE_USB3_PCS_REG_BASE_OFFS + 0x0000014c)
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_3_STATUS_RMSK                                                     0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_3_STATUS_POR                                                0x00000000
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_3_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_3_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_3_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_3_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_3_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_BMSK                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_PHY_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_SHFT                                   0x0

/*----------------------------------------------------------------------------
 * MODULE: GCC_CLK_CTL_REG
 *--------------------------------------------------------------------------*/

#define GCC_CLK_CTL_REG_REG_BASE                                                                  (CLK_CTL_BASE      + 0x00000000)
#define GCC_CLK_CTL_REG_REG_BASE_PHYS                                                             (CLK_CTL_BASE_PHYS + 0x00000000)
#define GCC_CLK_CTL_REG_REG_BASE_OFFS                                                             0x00000000

#define HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00029028)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029028)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029028)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_QDSS_ETR_USB_CBCR_POR                                                            0x80000000
#define HWIO_GCC_QDSS_ETR_USB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR, HWIO_GCC_QDSS_ETR_USB_CBCR_RMSK)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR,m,v,HWIO_GCC_QDSS_ETR_USB_CBCR_IN)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_QUSB2A_PHY_BCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00041028)
#define HWIO_GCC_QUSB2A_PHY_BCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041028)
#define HWIO_GCC_QUSB2A_PHY_BCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041028)
#define HWIO_GCC_QUSB2A_PHY_BCR_RMSK                                                                     0x1
#define HWIO_GCC_QUSB2A_PHY_BCR_POR                                                               0x00000000
#define HWIO_GCC_QUSB2A_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_QUSB2A_PHY_BCR_ADDR, HWIO_GCC_QUSB2A_PHY_BCR_RMSK)
#define HWIO_GCC_QUSB2A_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUSB2A_PHY_BCR_ADDR, m)
#define HWIO_GCC_QUSB2A_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QUSB2A_PHY_BCR_ADDR,v)
#define HWIO_GCC_QUSB2A_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUSB2A_PHY_BCR_ADDR,m,v,HWIO_GCC_QUSB2A_PHY_BCR_IN)
#define HWIO_GCC_QUSB2A_PHY_BCR_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_QUSB2A_PHY_BCR_BLK_ARES_SHFT                                                            0x0

#define HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00040000)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00040000)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00040000)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_RMSK                                                                 0x1
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_POR                                                           0x00000000
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_IN          \
        in_dword_masked(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR, HWIO_GCC_USB_BOOT_CLOCK_CTL_RMSK)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR, m)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OUT(v)      \
        out_dword(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR,v)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR,m,v,HWIO_GCC_USB_BOOT_CLOCK_CTL_IN)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_USB_SS_LDO_EN_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e07c)
#define HWIO_GCC_USB_SS_LDO_EN_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e07c)
#define HWIO_GCC_USB_SS_LDO_EN_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e07c)
#define HWIO_GCC_USB_SS_LDO_EN_RMSK                                                                      0x1
#define HWIO_GCC_USB_SS_LDO_EN_POR                                                                0x00000001
#define HWIO_GCC_USB_SS_LDO_EN_IN          \
        in_dword_masked(HWIO_GCC_USB_SS_LDO_EN_ADDR, HWIO_GCC_USB_SS_LDO_EN_RMSK)
#define HWIO_GCC_USB_SS_LDO_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_SS_LDO_EN_ADDR, m)
#define HWIO_GCC_USB_SS_LDO_EN_OUT(v)      \
        out_dword(HWIO_GCC_USB_SS_LDO_EN_ADDR,v)
#define HWIO_GCC_USB_SS_LDO_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_SS_LDO_EN_ADDR,m,v,HWIO_GCC_USB_SS_LDO_EN_IN)
#define HWIO_GCC_USB_SS_LDO_EN_LDO_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_USB_SS_LDO_EN_LDO_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e080)
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e080)
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e080)
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_RMSK                                                        0xf0008001
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_POR                                                         0x80008000
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB_PHY_CFG_AHB_CBCR_ADDR, HWIO_GCC_USB_PHY_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_PHY_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_PHY_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_PHY_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_USB_PHY_CFG_AHB_CBCR_IN)
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                               0x70000000
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                     0x1c
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                       0x8000
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                          0xf
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e084)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e084)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e084)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_POR                                                        0x80000000
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_USB_30_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e070)
#define HWIO_GCC_USB_30_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e070)
#define HWIO_GCC_USB_30_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e070)
#define HWIO_GCC_USB_30_BCR_RMSK                                                                         0x1
#define HWIO_GCC_USB_30_BCR_POR                                                                   0x00000000
#define HWIO_GCC_USB_30_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB_30_BCR_ADDR, HWIO_GCC_USB_30_BCR_RMSK)
#define HWIO_GCC_USB_30_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_30_BCR_ADDR, m)
#define HWIO_GCC_USB_30_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_30_BCR_ADDR,v)
#define HWIO_GCC_USB_30_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_30_BCR_ADDR,m,v,HWIO_GCC_USB_30_BCR_IN)
#define HWIO_GCC_USB_30_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_USB_30_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_USB_30_MISC_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e074)
#define HWIO_GCC_USB_30_MISC_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e074)
#define HWIO_GCC_USB_30_MISC_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e074)
#define HWIO_GCC_USB_30_MISC_RMSK                                                                        0x1
#define HWIO_GCC_USB_30_MISC_POR                                                                  0x00000000
#define HWIO_GCC_USB_30_MISC_IN          \
        in_dword_masked(HWIO_GCC_USB_30_MISC_ADDR, HWIO_GCC_USB_30_MISC_RMSK)
#define HWIO_GCC_USB_30_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_30_MISC_ADDR, m)
#define HWIO_GCC_USB_30_MISC_OUT(v)      \
        out_dword(HWIO_GCC_USB_30_MISC_ADDR,v)
#define HWIO_GCC_USB_30_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_30_MISC_ADDR,m,v,HWIO_GCC_USB_30_MISC_IN)
#define HWIO_GCC_USB_30_MISC_BLK_ARES_ALL_BMSK                                                           0x1
#define HWIO_GCC_USB_30_MISC_BLK_ARES_ALL_SHFT                                                           0x0

#define HWIO_GCC_USB30_MASTER_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e000)
#define HWIO_GCC_USB30_MASTER_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e000)
#define HWIO_GCC_USB30_MASTER_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e000)
#define HWIO_GCC_USB30_MASTER_CBCR_RMSK                                                           0xf000fff1
#define HWIO_GCC_USB30_MASTER_CBCR_POR                                                            0x8000cff0
#define HWIO_GCC_USB30_MASTER_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CBCR_ADDR, HWIO_GCC_USB30_MASTER_CBCR_RMSK)
#define HWIO_GCC_USB30_MASTER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CBCR_ADDR, m)
#define HWIO_GCC_USB30_MASTER_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_CBCR_ADDR,v)
#define HWIO_GCC_USB30_MASTER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_CBCR_ADDR,m,v,HWIO_GCC_USB30_MASTER_CBCR_IN)
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_SHFT                                                            0x4
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_USB30_SLEEP_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e004)
#define HWIO_GCC_USB30_SLEEP_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e004)
#define HWIO_GCC_USB30_SLEEP_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e004)
#define HWIO_GCC_USB30_SLEEP_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_USB30_SLEEP_CBCR_POR                                                             0x80000000
#define HWIO_GCC_USB30_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_SLEEP_CBCR_ADDR, HWIO_GCC_USB30_SLEEP_CBCR_RMSK)
#define HWIO_GCC_USB30_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_USB30_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_USB30_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_USB30_SLEEP_CBCR_IN)
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e008)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e008)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e008)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_RMSK                                                        0x80030001
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_POR                                                         0x80000000
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR, HWIO_GCC_USB30_MOCK_UTMI_CBCR_RMSK)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR, m)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR,v)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR,m,v,HWIO_GCC_USB30_MOCK_UTMI_CBCR_IN)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_DIV_BMSK                                                   0x30000
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_DIV_SHFT                                                      0x10
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e00c)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e00c)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e00c)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_RMSK                                                       0x800000f3
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_POR                                                        0x80000000
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR, HWIO_GCC_USB30_MASTER_CMD_RCGR_RMSK)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_MASTER_CMD_RCGR_IN)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_D_BMSK                                                     0x80
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_D_SHFT                                                      0x7
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_M_BMSK                                                     0x40
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_M_SHFT                                                      0x6
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_N_BMSK                                                     0x20
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_N_SHFT                                                      0x5
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e010)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e010)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e010)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_RMSK                                                           0x371f
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_POR                                                        0x00000000
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR, HWIO_GCC_USB30_MASTER_CFG_RCGR_RMSK)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_MASTER_CFG_RCGR_IN)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_MODE_BMSK                                                      0x3000
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_MODE_SHFT                                                         0xc
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_USB30_MASTER_M_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e014)
#define HWIO_GCC_USB30_MASTER_M_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e014)
#define HWIO_GCC_USB30_MASTER_M_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e014)
#define HWIO_GCC_USB30_MASTER_M_RMSK                                                                    0xff
#define HWIO_GCC_USB30_MASTER_M_POR                                                               0x00000000
#define HWIO_GCC_USB30_MASTER_M_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_M_ADDR, HWIO_GCC_USB30_MASTER_M_RMSK)
#define HWIO_GCC_USB30_MASTER_M_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_M_ADDR, m)
#define HWIO_GCC_USB30_MASTER_M_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_M_ADDR,v)
#define HWIO_GCC_USB30_MASTER_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_M_ADDR,m,v,HWIO_GCC_USB30_MASTER_M_IN)
#define HWIO_GCC_USB30_MASTER_M_M_BMSK                                                                  0xff
#define HWIO_GCC_USB30_MASTER_M_M_SHFT                                                                   0x0

#define HWIO_GCC_USB30_MASTER_N_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e018)
#define HWIO_GCC_USB30_MASTER_N_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e018)
#define HWIO_GCC_USB30_MASTER_N_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e018)
#define HWIO_GCC_USB30_MASTER_N_RMSK                                                                    0xff
#define HWIO_GCC_USB30_MASTER_N_POR                                                               0x00000000
#define HWIO_GCC_USB30_MASTER_N_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_N_ADDR, HWIO_GCC_USB30_MASTER_N_RMSK)
#define HWIO_GCC_USB30_MASTER_N_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_N_ADDR, m)
#define HWIO_GCC_USB30_MASTER_N_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_N_ADDR,v)
#define HWIO_GCC_USB30_MASTER_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_N_ADDR,m,v,HWIO_GCC_USB30_MASTER_N_IN)
#define HWIO_GCC_USB30_MASTER_N_NOT_N_MINUS_M_BMSK                                                      0xff
#define HWIO_GCC_USB30_MASTER_N_NOT_N_MINUS_M_SHFT                                                       0x0

#define HWIO_GCC_USB30_MASTER_D_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e01c)
#define HWIO_GCC_USB30_MASTER_D_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e01c)
#define HWIO_GCC_USB30_MASTER_D_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e01c)
#define HWIO_GCC_USB30_MASTER_D_RMSK                                                                    0xff
#define HWIO_GCC_USB30_MASTER_D_POR                                                               0x00000000
#define HWIO_GCC_USB30_MASTER_D_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_D_ADDR, HWIO_GCC_USB30_MASTER_D_RMSK)
#define HWIO_GCC_USB30_MASTER_D_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_D_ADDR, m)
#define HWIO_GCC_USB30_MASTER_D_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_D_ADDR,v)
#define HWIO_GCC_USB30_MASTER_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_D_ADDR,m,v,HWIO_GCC_USB30_MASTER_D_IN)
#define HWIO_GCC_USB30_MASTER_D_NOT_2D_BMSK                                                             0xff
#define HWIO_GCC_USB30_MASTER_D_NOT_2D_SHFT                                                              0x0

#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e020)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e020)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e020)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_POR                                                     0x80000000
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR, HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_RMSK)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_IN)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e024)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e024)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e024)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_RMSK                                                         0x71f
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_POR                                                     0x00000000
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR, HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_RMSK)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_IN)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_USB3_PHY_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e034)
#define HWIO_GCC_USB3_PHY_BCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e034)
#define HWIO_GCC_USB3_PHY_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e034)
#define HWIO_GCC_USB3_PHY_BCR_RMSK                                                                       0x1
#define HWIO_GCC_USB3_PHY_BCR_POR                                                                 0x00000001
#define HWIO_GCC_USB3_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_BCR_ADDR, HWIO_GCC_USB3_PHY_BCR_RMSK)
#define HWIO_GCC_USB3_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_BCR_ADDR, m)
#define HWIO_GCC_USB3_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PHY_BCR_ADDR,v)
#define HWIO_GCC_USB3_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PHY_BCR_ADDR,m,v,HWIO_GCC_USB3_PHY_BCR_IN)
#define HWIO_GCC_USB3_PHY_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_USB3_PHY_BCR_BLK_ARES_SHFT                                                              0x0

#define HWIO_GCC_USB3PHY_PHY_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e03c)
#define HWIO_GCC_USB3PHY_PHY_BCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e03c)
#define HWIO_GCC_USB3PHY_PHY_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e03c)
#define HWIO_GCC_USB3PHY_PHY_BCR_RMSK                                                                    0x1
#define HWIO_GCC_USB3PHY_PHY_BCR_POR                                                              0x00000001
#define HWIO_GCC_USB3PHY_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3PHY_PHY_BCR_ADDR, HWIO_GCC_USB3PHY_PHY_BCR_RMSK)
#define HWIO_GCC_USB3PHY_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3PHY_PHY_BCR_ADDR, m)
#define HWIO_GCC_USB3PHY_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3PHY_PHY_BCR_ADDR,v)
#define HWIO_GCC_USB3PHY_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3PHY_PHY_BCR_ADDR,m,v,HWIO_GCC_USB3PHY_PHY_BCR_IN)
#define HWIO_GCC_USB3PHY_PHY_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_USB3PHY_PHY_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_USB3_PIPE_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e040)
#define HWIO_GCC_USB3_PIPE_CBCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e040)
#define HWIO_GCC_USB3_PIPE_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e040)
#define HWIO_GCC_USB3_PIPE_CBCR_RMSK                                                              0x80000001
#define HWIO_GCC_USB3_PIPE_CBCR_POR                                                               0x80000000
#define HWIO_GCC_USB3_PIPE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PIPE_CBCR_ADDR, HWIO_GCC_USB3_PIPE_CBCR_RMSK)
#define HWIO_GCC_USB3_PIPE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_USB3_PIPE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_USB3_PIPE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PIPE_CBCR_ADDR,m,v,HWIO_GCC_USB3_PIPE_CBCR_IN)
#define HWIO_GCC_USB3_PIPE_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_USB3_PIPE_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_USB3_PIPE_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_USB3_PIPE_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_USB3_AUX_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e044)
#define HWIO_GCC_USB3_AUX_CBCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e044)
#define HWIO_GCC_USB3_AUX_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e044)
#define HWIO_GCC_USB3_AUX_CBCR_RMSK                                                               0x80000001
#define HWIO_GCC_USB3_AUX_CBCR_POR                                                                0x80000000
#define HWIO_GCC_USB3_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_AUX_CBCR_ADDR, HWIO_GCC_USB3_AUX_CBCR_RMSK)
#define HWIO_GCC_USB3_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AUX_CBCR_ADDR, m)
#define HWIO_GCC_USB3_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_AUX_CBCR_ADDR,v)
#define HWIO_GCC_USB3_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_AUX_CBCR_ADDR,m,v,HWIO_GCC_USB3_AUX_CBCR_IN)
#define HWIO_GCC_USB3_AUX_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_USB3_AUX_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_USB3_AUX_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_USB3_AUX_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_USB3_PIPE_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e048)
#define HWIO_GCC_USB3_PIPE_CMD_RCGR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e048)
#define HWIO_GCC_USB3_PIPE_CMD_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e048)
#define HWIO_GCC_USB3_PIPE_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_USB3_PIPE_CMD_RCGR_POR                                                           0x80000000
#define HWIO_GCC_USB3_PIPE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PIPE_CMD_RCGR_ADDR, HWIO_GCC_USB3_PIPE_CMD_RCGR_RMSK)
#define HWIO_GCC_USB3_PIPE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PIPE_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB3_PIPE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PIPE_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB3_PIPE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PIPE_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB3_PIPE_CMD_RCGR_IN)
#define HWIO_GCC_USB3_PIPE_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_USB3_PIPE_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_USB3_PIPE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_USB3_PIPE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_USB3_PIPE_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_USB3_PIPE_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_USB3_PIPE_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_USB3_PIPE_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_USB3_PIPE_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e04c)
#define HWIO_GCC_USB3_PIPE_CFG_RCGR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e04c)
#define HWIO_GCC_USB3_PIPE_CFG_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e04c)
#define HWIO_GCC_USB3_PIPE_CFG_RCGR_RMSK                                                               0x71f
#define HWIO_GCC_USB3_PIPE_CFG_RCGR_POR                                                           0x00000000
#define HWIO_GCC_USB3_PIPE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PIPE_CFG_RCGR_ADDR, HWIO_GCC_USB3_PIPE_CFG_RCGR_RMSK)
#define HWIO_GCC_USB3_PIPE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PIPE_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB3_PIPE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PIPE_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB3_PIPE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PIPE_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB3_PIPE_CFG_RCGR_IN)
#define HWIO_GCC_USB3_PIPE_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_USB3_PIPE_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_USB3_PIPE_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_USB3_PIPE_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_USB3_AUX_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e05c)
#define HWIO_GCC_USB3_AUX_CMD_RCGR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e05c)
#define HWIO_GCC_USB3_AUX_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e05c)
#define HWIO_GCC_USB3_AUX_CMD_RCGR_RMSK                                                           0x800000f3
#define HWIO_GCC_USB3_AUX_CMD_RCGR_POR                                                            0x80000000
#define HWIO_GCC_USB3_AUX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB3_AUX_CMD_RCGR_ADDR, HWIO_GCC_USB3_AUX_CMD_RCGR_RMSK)
#define HWIO_GCC_USB3_AUX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AUX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB3_AUX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_AUX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB3_AUX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_AUX_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB3_AUX_CMD_RCGR_IN)
#define HWIO_GCC_USB3_AUX_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_USB3_AUX_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_D_BMSK                                                         0x80
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_D_SHFT                                                          0x7
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_M_BMSK                                                         0x40
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_M_SHFT                                                          0x6
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_N_BMSK                                                         0x20
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_N_SHFT                                                          0x5
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_USB3_AUX_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_USB3_AUX_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_USB3_AUX_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_USB3_AUX_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_USB3_AUX_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e060)
#define HWIO_GCC_USB3_AUX_CFG_RCGR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e060)
#define HWIO_GCC_USB3_AUX_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e060)
#define HWIO_GCC_USB3_AUX_CFG_RCGR_RMSK                                                               0x371f
#define HWIO_GCC_USB3_AUX_CFG_RCGR_POR                                                            0x00000000
#define HWIO_GCC_USB3_AUX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB3_AUX_CFG_RCGR_ADDR, HWIO_GCC_USB3_AUX_CFG_RCGR_RMSK)
#define HWIO_GCC_USB3_AUX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AUX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB3_AUX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_AUX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB3_AUX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_AUX_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB3_AUX_CFG_RCGR_IN)
#define HWIO_GCC_USB3_AUX_CFG_RCGR_MODE_BMSK                                                          0x3000
#define HWIO_GCC_USB3_AUX_CFG_RCGR_MODE_SHFT                                                             0xc
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_USB3_AUX_M_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e064)
#define HWIO_GCC_USB3_AUX_M_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e064)
#define HWIO_GCC_USB3_AUX_M_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e064)
#define HWIO_GCC_USB3_AUX_M_RMSK                                                                      0xffff
#define HWIO_GCC_USB3_AUX_M_POR                                                                   0x00000000
#define HWIO_GCC_USB3_AUX_M_IN          \
        in_dword_masked(HWIO_GCC_USB3_AUX_M_ADDR, HWIO_GCC_USB3_AUX_M_RMSK)
#define HWIO_GCC_USB3_AUX_M_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AUX_M_ADDR, m)
#define HWIO_GCC_USB3_AUX_M_OUT(v)      \
        out_dword(HWIO_GCC_USB3_AUX_M_ADDR,v)
#define HWIO_GCC_USB3_AUX_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_AUX_M_ADDR,m,v,HWIO_GCC_USB3_AUX_M_IN)
#define HWIO_GCC_USB3_AUX_M_M_BMSK                                                                    0xffff
#define HWIO_GCC_USB3_AUX_M_M_SHFT                                                                       0x0

#define HWIO_GCC_USB3_AUX_N_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e068)
#define HWIO_GCC_USB3_AUX_N_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e068)
#define HWIO_GCC_USB3_AUX_N_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e068)
#define HWIO_GCC_USB3_AUX_N_RMSK                                                                      0xffff
#define HWIO_GCC_USB3_AUX_N_POR                                                                   0x00000000
#define HWIO_GCC_USB3_AUX_N_IN          \
        in_dword_masked(HWIO_GCC_USB3_AUX_N_ADDR, HWIO_GCC_USB3_AUX_N_RMSK)
#define HWIO_GCC_USB3_AUX_N_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AUX_N_ADDR, m)
#define HWIO_GCC_USB3_AUX_N_OUT(v)      \
        out_dword(HWIO_GCC_USB3_AUX_N_ADDR,v)
#define HWIO_GCC_USB3_AUX_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_AUX_N_ADDR,m,v,HWIO_GCC_USB3_AUX_N_IN)
#define HWIO_GCC_USB3_AUX_N_NOT_N_MINUS_M_BMSK                                                        0xffff
#define HWIO_GCC_USB3_AUX_N_NOT_N_MINUS_M_SHFT                                                           0x0

#define HWIO_GCC_USB3_AUX_D_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e06c)
#define HWIO_GCC_USB3_AUX_D_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e06c)
#define HWIO_GCC_USB3_AUX_D_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e06c)
#define HWIO_GCC_USB3_AUX_D_RMSK                                                                      0xffff
#define HWIO_GCC_USB3_AUX_D_POR                                                                   0x00000000
#define HWIO_GCC_USB3_AUX_D_IN          \
        in_dword_masked(HWIO_GCC_USB3_AUX_D_ADDR, HWIO_GCC_USB3_AUX_D_RMSK)
#define HWIO_GCC_USB3_AUX_D_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AUX_D_ADDR, m)
#define HWIO_GCC_USB3_AUX_D_OUT(v)      \
        out_dword(HWIO_GCC_USB3_AUX_D_ADDR,v)
#define HWIO_GCC_USB3_AUX_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_AUX_D_ADDR,m,v,HWIO_GCC_USB3_AUX_D_IN)
#define HWIO_GCC_USB3_AUX_D_NOT_2D_BMSK                                                               0xffff
#define HWIO_GCC_USB3_AUX_D_NOT_2D_SHFT                                                                  0x0

#define HWIO_GCC_USB_30_GDSCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e078)
#define HWIO_GCC_USB_30_GDSCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e078)
#define HWIO_GCC_USB_30_GDSCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e078)
#define HWIO_GCC_USB_30_GDSCR_RMSK                                                                0xf8ffffff
#define HWIO_GCC_USB_30_GDSCR_POR                                                                 0x00222001
#define HWIO_GCC_USB_30_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_USB_30_GDSCR_ADDR, HWIO_GCC_USB_30_GDSCR_RMSK)
#define HWIO_GCC_USB_30_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_30_GDSCR_ADDR, m)
#define HWIO_GCC_USB_30_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_30_GDSCR_ADDR,v)
#define HWIO_GCC_USB_30_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_30_GDSCR_ADDR,m,v,HWIO_GCC_USB_30_GDSCR_IN)
#define HWIO_GCC_USB_30_GDSCR_PWR_ON_BMSK                                                         0x80000000
#define HWIO_GCC_USB_30_GDSCR_PWR_ON_SHFT                                                               0x1f
#define HWIO_GCC_USB_30_GDSCR_GDSC_STATE_BMSK                                                     0x78000000
#define HWIO_GCC_USB_30_GDSCR_GDSC_STATE_SHFT                                                           0x1b
#define HWIO_GCC_USB_30_GDSCR_EN_REST_WAIT_BMSK                                                     0xf00000
#define HWIO_GCC_USB_30_GDSCR_EN_REST_WAIT_SHFT                                                         0x14
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_WAIT_BMSK                                                       0xf0000
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_WAIT_SHFT                                                          0x10
#define HWIO_GCC_USB_30_GDSCR_CLK_DIS_WAIT_BMSK                                                       0xf000
#define HWIO_GCC_USB_30_GDSCR_CLK_DIS_WAIT_SHFT                                                          0xc
#define HWIO_GCC_USB_30_GDSCR_RETAIN_FF_ENABLE_BMSK                                                    0x800
#define HWIO_GCC_USB_30_GDSCR_RETAIN_FF_ENABLE_SHFT                                                      0xb
#define HWIO_GCC_USB_30_GDSCR_RESTORE_BMSK                                                             0x400
#define HWIO_GCC_USB_30_GDSCR_RESTORE_SHFT                                                               0xa
#define HWIO_GCC_USB_30_GDSCR_SAVE_BMSK                                                                0x200
#define HWIO_GCC_USB_30_GDSCR_SAVE_SHFT                                                                  0x9
#define HWIO_GCC_USB_30_GDSCR_RETAIN_BMSK                                                              0x100
#define HWIO_GCC_USB_30_GDSCR_RETAIN_SHFT                                                                0x8
#define HWIO_GCC_USB_30_GDSCR_EN_REST_BMSK                                                              0x80
#define HWIO_GCC_USB_30_GDSCR_EN_REST_SHFT                                                               0x7
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_BMSK                                                               0x40
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_SHFT                                                                0x6
#define HWIO_GCC_USB_30_GDSCR_CLAMP_IO_BMSK                                                             0x20
#define HWIO_GCC_USB_30_GDSCR_CLAMP_IO_SHFT                                                              0x5
#define HWIO_GCC_USB_30_GDSCR_CLK_DISABLE_BMSK                                                          0x10
#define HWIO_GCC_USB_30_GDSCR_CLK_DISABLE_SHFT                                                           0x4
#define HWIO_GCC_USB_30_GDSCR_PD_ARES_BMSK                                                               0x8
#define HWIO_GCC_USB_30_GDSCR_PD_ARES_SHFT                                                               0x3
#define HWIO_GCC_USB_30_GDSCR_SW_OVERRIDE_BMSK                                                           0x4
#define HWIO_GCC_USB_30_GDSCR_SW_OVERRIDE_SHFT                                                           0x2
#define HWIO_GCC_USB_30_GDSCR_HW_CONTROL_BMSK                                                            0x2
#define HWIO_GCC_USB_30_GDSCR_HW_CONTROL_SHFT                                                            0x1
#define HWIO_GCC_USB_30_GDSCR_SW_COLLAPSE_BMSK                                                           0x1
#define HWIO_GCC_USB_30_GDSCR_SW_COLLAPSE_SHFT                                                           0x0

#define HWIO_GCC_USB3_AXI_TBU_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00012060)
#define HWIO_GCC_USB3_AXI_TBU_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012060)
#define HWIO_GCC_USB3_AXI_TBU_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012060)
#define HWIO_GCC_USB3_AXI_TBU_CBCR_RMSK                                                           0x80000000
#define HWIO_GCC_USB3_AXI_TBU_CBCR_POR                                                            0x80000000
#define HWIO_GCC_USB3_AXI_TBU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_AXI_TBU_CBCR_ADDR, HWIO_GCC_USB3_AXI_TBU_CBCR_RMSK)
#define HWIO_GCC_USB3_AXI_TBU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AXI_TBU_CBCR_ADDR, m)
#define HWIO_GCC_USB3_AXI_TBU_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_USB3_AXI_TBU_CBCR_CLK_OFF_SHFT                                                         0x1f

#define HWIO_GCC_USB3_AXI_TBU_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0006f000)
#define HWIO_GCC_USB3_AXI_TBU_BCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0006f000)
#define HWIO_GCC_USB3_AXI_TBU_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006f000)
#define HWIO_GCC_USB3_AXI_TBU_BCR_RMSK                                                                   0x1
#define HWIO_GCC_USB3_AXI_TBU_BCR_POR                                                             0x00000000
#define HWIO_GCC_USB3_AXI_TBU_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_AXI_TBU_BCR_ADDR, HWIO_GCC_USB3_AXI_TBU_BCR_RMSK)
#define HWIO_GCC_USB3_AXI_TBU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AXI_TBU_BCR_ADDR, m)
#define HWIO_GCC_USB3_AXI_TBU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_AXI_TBU_BCR_ADDR,v)
#define HWIO_GCC_USB3_AXI_TBU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_AXI_TBU_BCR_ADDR,m,v,HWIO_GCC_USB3_AXI_TBU_BCR_IN)
#define HWIO_GCC_USB3_AXI_TBU_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_USB3_AXI_TBU_BCR_BLK_ARES_SHFT                                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: AHB2PHY_SWMAN
 *--------------------------------------------------------------------------*/

#define AHB2PHY_SWMAN_REG_BASE                                               (USB3PHY_AHB2PHY_BASE      + 0x00006000)

#define HWIO_HW_VERSION_ADDR                                                 (AHB2PHY_SWMAN_REG_BASE      + 0x00000000)
#define HWIO_HW_VERSION_RMSK                                                   0xffffff
#define HWIO_HW_VERSION_IN          \
        in_dword_masked(HWIO_HW_VERSION_ADDR, HWIO_HW_VERSION_RMSK)
#define HWIO_HW_VERSION_INM(m)      \
        in_dword_masked(HWIO_HW_VERSION_ADDR, m)
#define HWIO_HW_VERSION_MAJOR_BMSK                                             0xff0000
#define HWIO_HW_VERSION_MAJOR_SHFT                                                 0x10
#define HWIO_HW_VERSION_MINOR_BMSK                                               0xff00
#define HWIO_HW_VERSION_MINOR_SHFT                                                  0x8
#define HWIO_HW_VERSION_STEP_BMSK                                                  0xff
#define HWIO_HW_VERSION_STEP_SHFT                                                   0x0

#define HWIO_HW_INFO_ADDR                                                    (AHB2PHY_SWMAN_REG_BASE      + 0x00000004)
#define HWIO_HW_INFO_RMSK                                                    0xffffffff
#define HWIO_HW_INFO_IN          \
        in_dword_masked(HWIO_HW_INFO_ADDR, HWIO_HW_INFO_RMSK)
#define HWIO_HW_INFO_INM(m)      \
        in_dword_masked(HWIO_HW_INFO_ADDR, m)
#define HWIO_HW_INFO_HW_MAJOR_BMSK                                           0xff000000
#define HWIO_HW_INFO_HW_MAJOR_SHFT                                                 0x18
#define HWIO_HW_INFO_HW_BRANCH_BMSK                                            0xff0000
#define HWIO_HW_INFO_HW_BRANCH_SHFT                                                0x10
#define HWIO_HW_INFO_HW_MINOR_BMSK                                               0xff00
#define HWIO_HW_INFO_HW_MINOR_SHFT                                                  0x8
#define HWIO_HW_INFO_HW_ECO_BMSK                                                   0xff
#define HWIO_HW_INFO_HW_ECO_SHFT                                                    0x0

#define HWIO_AHB2PHY_BROADCAST_EN_CFG_LOWER_ADDR                             (AHB2PHY_SWMAN_REG_BASE      + 0x00000008)
#define HWIO_AHB2PHY_BROADCAST_EN_CFG_LOWER_RMSK                             0xffffffff
#define HWIO_AHB2PHY_BROADCAST_EN_CFG_LOWER_IN          \
        in_dword_masked(HWIO_AHB2PHY_BROADCAST_EN_CFG_LOWER_ADDR, HWIO_AHB2PHY_BROADCAST_EN_CFG_LOWER_RMSK)
#define HWIO_AHB2PHY_BROADCAST_EN_CFG_LOWER_INM(m)      \
        in_dword_masked(HWIO_AHB2PHY_BROADCAST_EN_CFG_LOWER_ADDR, m)
#define HWIO_AHB2PHY_BROADCAST_EN_CFG_LOWER_OUT(v)      \
        out_dword(HWIO_AHB2PHY_BROADCAST_EN_CFG_LOWER_ADDR,v)
#define HWIO_AHB2PHY_BROADCAST_EN_CFG_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AHB2PHY_BROADCAST_EN_CFG_LOWER_ADDR,m,v,HWIO_AHB2PHY_BROADCAST_EN_CFG_LOWER_IN)
#define HWIO_AHB2PHY_BROADCAST_EN_CFG_LOWER_BROADCAST_EN_LOWER_BMSK          0xffffffff
#define HWIO_AHB2PHY_BROADCAST_EN_CFG_LOWER_BROADCAST_EN_LOWER_SHFT                 0x0

#define HWIO_AHB2PHY_BROADCAST_EN_CFG_UPPER_ADDR                             (AHB2PHY_SWMAN_REG_BASE      + 0x0000000c)
#define HWIO_AHB2PHY_BROADCAST_EN_CFG_UPPER_RMSK                             0x3fffffff
#define HWIO_AHB2PHY_BROADCAST_EN_CFG_UPPER_IN          \
        in_dword_masked(HWIO_AHB2PHY_BROADCAST_EN_CFG_UPPER_ADDR, HWIO_AHB2PHY_BROADCAST_EN_CFG_UPPER_RMSK)
#define HWIO_AHB2PHY_BROADCAST_EN_CFG_UPPER_INM(m)      \
        in_dword_masked(HWIO_AHB2PHY_BROADCAST_EN_CFG_UPPER_ADDR, m)
#define HWIO_AHB2PHY_BROADCAST_EN_CFG_UPPER_OUT(v)      \
        out_dword(HWIO_AHB2PHY_BROADCAST_EN_CFG_UPPER_ADDR,v)
#define HWIO_AHB2PHY_BROADCAST_EN_CFG_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AHB2PHY_BROADCAST_EN_CFG_UPPER_ADDR,m,v,HWIO_AHB2PHY_BROADCAST_EN_CFG_UPPER_IN)
#define HWIO_AHB2PHY_BROADCAST_EN_CFG_UPPER_BROADCAST_EN_UPPER_BMSK          0x3fffffff
#define HWIO_AHB2PHY_BROADCAST_EN_CFG_UPPER_BROADCAST_EN_UPPER_SHFT                 0x0

#define HWIO_AHB2PHY_TOP_CFG_ADDR                                            (AHB2PHY_SWMAN_REG_BASE      + 0x00000010)
#define HWIO_AHB2PHY_TOP_CFG_RMSK                                                  0x33
#define HWIO_AHB2PHY_TOP_CFG_IN          \
        in_dword_masked(HWIO_AHB2PHY_TOP_CFG_ADDR, HWIO_AHB2PHY_TOP_CFG_RMSK)
#define HWIO_AHB2PHY_TOP_CFG_INM(m)      \
        in_dword_masked(HWIO_AHB2PHY_TOP_CFG_ADDR, m)
#define HWIO_AHB2PHY_TOP_CFG_OUT(v)      \
        out_dword(HWIO_AHB2PHY_TOP_CFG_ADDR,v)
#define HWIO_AHB2PHY_TOP_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AHB2PHY_TOP_CFG_ADDR,m,v,HWIO_AHB2PHY_TOP_CFG_IN)
#define HWIO_AHB2PHY_TOP_CFG_WRITE_WAIT_STATES_BMSK                                0x30
#define HWIO_AHB2PHY_TOP_CFG_WRITE_WAIT_STATES_SHFT                                 0x4
#define HWIO_AHB2PHY_TOP_CFG_READ_WAIT_STATES_BMSK                                  0x3
#define HWIO_AHB2PHY_TOP_CFG_READ_WAIT_STATES_SHFT                                  0x0

#define HWIO_AHB2PHY_DEBUG_BUS_CFG_ADDR                                      (AHB2PHY_SWMAN_REG_BASE      + 0x00000014)
#define HWIO_AHB2PHY_DEBUG_BUS_CFG_RMSK                                             0x3
#define HWIO_AHB2PHY_DEBUG_BUS_CFG_IN          \
        in_dword_masked(HWIO_AHB2PHY_DEBUG_BUS_CFG_ADDR, HWIO_AHB2PHY_DEBUG_BUS_CFG_RMSK)
#define HWIO_AHB2PHY_DEBUG_BUS_CFG_INM(m)      \
        in_dword_masked(HWIO_AHB2PHY_DEBUG_BUS_CFG_ADDR, m)
#define HWIO_AHB2PHY_DEBUG_BUS_CFG_OUT(v)      \
        out_dword(HWIO_AHB2PHY_DEBUG_BUS_CFG_ADDR,v)
#define HWIO_AHB2PHY_DEBUG_BUS_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AHB2PHY_DEBUG_BUS_CFG_ADDR,m,v,HWIO_AHB2PHY_DEBUG_BUS_CFG_IN)
#define HWIO_AHB2PHY_DEBUG_BUS_CFG_DEBUG_BUS_SEL_BMSK                               0x3
#define HWIO_AHB2PHY_DEBUG_BUS_CFG_DEBUG_BUS_SEL_SHFT                               0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_F0_QTMR_V1
 *--------------------------------------------------------------------------*/

#define APCS_F0_QTMR_V1_REG_BASE                                     (A7SS_BASE      + 0x00021000)
#define APCS_F0_QTMR_V1_REG_BASE_PHYS                                (A7SS_BASE_PHYS + 0x00021000)
#define APCS_F0_QTMR_V1_REG_BASE_OFFS                                0x00021000

#define HWIO_APCS_F0_QTMR_V1_CNTPCT_LO_ADDR                          (APCS_F0_QTMR_V1_REG_BASE      + 0x00000000)
#define HWIO_APCS_F0_QTMR_V1_CNTPCT_LO_PHYS                          (APCS_F0_QTMR_V1_REG_BASE_PHYS + 0x00000000)
#define HWIO_APCS_F0_QTMR_V1_CNTPCT_LO_OFFS                          (APCS_F0_QTMR_V1_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_F0_QTMR_V1_CNTPCT_LO_RMSK                          0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTPCT_LO_POR                           0x00000000
#define HWIO_APCS_F0_QTMR_V1_CNTPCT_LO_POR_RMSK                      0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTPCT_LO_IN          \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTPCT_LO_ADDR, HWIO_APCS_F0_QTMR_V1_CNTPCT_LO_RMSK)
#define HWIO_APCS_F0_QTMR_V1_CNTPCT_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTPCT_LO_ADDR, m)
#define HWIO_APCS_F0_QTMR_V1_CNTPCT_LO_CNTPCT_LO_BMSK                0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTPCT_LO_CNTPCT_LO_SHFT                       0x0

#define HWIO_APCS_F0_QTMR_V1_CNTPCT_HI_ADDR                          (APCS_F0_QTMR_V1_REG_BASE      + 0x00000004)
#define HWIO_APCS_F0_QTMR_V1_CNTPCT_HI_PHYS                          (APCS_F0_QTMR_V1_REG_BASE_PHYS + 0x00000004)
#define HWIO_APCS_F0_QTMR_V1_CNTPCT_HI_OFFS                          (APCS_F0_QTMR_V1_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_F0_QTMR_V1_CNTPCT_HI_RMSK                            0xffffff
#define HWIO_APCS_F0_QTMR_V1_CNTPCT_HI_POR                           0x00000000
#define HWIO_APCS_F0_QTMR_V1_CNTPCT_HI_POR_RMSK                      0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTPCT_HI_IN          \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTPCT_HI_ADDR, HWIO_APCS_F0_QTMR_V1_CNTPCT_HI_RMSK)
#define HWIO_APCS_F0_QTMR_V1_CNTPCT_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTPCT_HI_ADDR, m)
#define HWIO_APCS_F0_QTMR_V1_CNTPCT_HI_CNTPCT_HI_BMSK                  0xffffff
#define HWIO_APCS_F0_QTMR_V1_CNTPCT_HI_CNTPCT_HI_SHFT                       0x0

#define HWIO_APCS_F0_QTMR_V1_CNTVCT_LO_ADDR                          (APCS_F0_QTMR_V1_REG_BASE      + 0x00000008)
#define HWIO_APCS_F0_QTMR_V1_CNTVCT_LO_PHYS                          (APCS_F0_QTMR_V1_REG_BASE_PHYS + 0x00000008)
#define HWIO_APCS_F0_QTMR_V1_CNTVCT_LO_OFFS                          (APCS_F0_QTMR_V1_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_F0_QTMR_V1_CNTVCT_LO_RMSK                          0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTVCT_LO_POR                           0x00000000
#define HWIO_APCS_F0_QTMR_V1_CNTVCT_LO_POR_RMSK                      0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTVCT_LO_IN          \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTVCT_LO_ADDR, HWIO_APCS_F0_QTMR_V1_CNTVCT_LO_RMSK)
#define HWIO_APCS_F0_QTMR_V1_CNTVCT_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTVCT_LO_ADDR, m)
#define HWIO_APCS_F0_QTMR_V1_CNTVCT_LO_CNTVCT_LO_BMSK                0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTVCT_LO_CNTVCT_LO_SHFT                       0x0

#define HWIO_APCS_F0_QTMR_V1_CNTVCT_HI_ADDR                          (APCS_F0_QTMR_V1_REG_BASE      + 0x0000000c)
#define HWIO_APCS_F0_QTMR_V1_CNTVCT_HI_PHYS                          (APCS_F0_QTMR_V1_REG_BASE_PHYS + 0x0000000c)
#define HWIO_APCS_F0_QTMR_V1_CNTVCT_HI_OFFS                          (APCS_F0_QTMR_V1_REG_BASE_OFFS + 0x0000000c)
#define HWIO_APCS_F0_QTMR_V1_CNTVCT_HI_RMSK                            0xffffff
#define HWIO_APCS_F0_QTMR_V1_CNTVCT_HI_POR                           0x00000000
#define HWIO_APCS_F0_QTMR_V1_CNTVCT_HI_POR_RMSK                      0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTVCT_HI_IN          \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTVCT_HI_ADDR, HWIO_APCS_F0_QTMR_V1_CNTVCT_HI_RMSK)
#define HWIO_APCS_F0_QTMR_V1_CNTVCT_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTVCT_HI_ADDR, m)
#define HWIO_APCS_F0_QTMR_V1_CNTVCT_HI_CNTVCT_HI_BMSK                  0xffffff
#define HWIO_APCS_F0_QTMR_V1_CNTVCT_HI_CNTVCT_HI_SHFT                       0x0

#define HWIO_APCS_F0_QTMR_V1_CNTFRQ_ADDR                             (APCS_F0_QTMR_V1_REG_BASE      + 0x00000010)
#define HWIO_APCS_F0_QTMR_V1_CNTFRQ_PHYS                             (APCS_F0_QTMR_V1_REG_BASE_PHYS + 0x00000010)
#define HWIO_APCS_F0_QTMR_V1_CNTFRQ_OFFS                             (APCS_F0_QTMR_V1_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_F0_QTMR_V1_CNTFRQ_RMSK                             0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTFRQ_POR                              0x00000000
#define HWIO_APCS_F0_QTMR_V1_CNTFRQ_POR_RMSK                         0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTFRQ_IN          \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTFRQ_ADDR, HWIO_APCS_F0_QTMR_V1_CNTFRQ_RMSK)
#define HWIO_APCS_F0_QTMR_V1_CNTFRQ_INM(m)      \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTFRQ_ADDR, m)
#define HWIO_APCS_F0_QTMR_V1_CNTFRQ_CNTFRQ_BMSK                      0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTFRQ_CNTFRQ_SHFT                             0x0

#define HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_ADDR                          (APCS_F0_QTMR_V1_REG_BASE      + 0x00000014)
#define HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_PHYS                          (APCS_F0_QTMR_V1_REG_BASE_PHYS + 0x00000014)
#define HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_OFFS                          (APCS_F0_QTMR_V1_REG_BASE_OFFS + 0x00000014)
#define HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_RMSK                               0x303
#define HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_POR                           0x00000000
#define HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_POR_RMSK                      0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_IN          \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_ADDR, HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_RMSK)
#define HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_INM(m)      \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_ADDR, m)
#define HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_OUT(v)      \
        out_dword(HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_ADDR,v)
#define HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_ADDR,m,v,HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_IN)
#define HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_PL0CTEN_BMSK                       0x200
#define HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_PL0CTEN_SHFT                         0x9
#define HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_PL0VTEN_BMSK                       0x100
#define HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_PL0VTEN_SHFT                         0x8
#define HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_PL0VCTEN_BMSK                        0x2
#define HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_PL0VCTEN_SHFT                        0x1
#define HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_PL0PCTEN_BMSK                        0x1
#define HWIO_APCS_F0_QTMR_V1_CNTPL0ACR_PL0PCTEN_SHFT                        0x0

#define HWIO_APCS_F0_QTMR_V1_CNTVOFF_LO_ADDR                         (APCS_F0_QTMR_V1_REG_BASE      + 0x00000018)
#define HWIO_APCS_F0_QTMR_V1_CNTVOFF_LO_PHYS                         (APCS_F0_QTMR_V1_REG_BASE_PHYS + 0x00000018)
#define HWIO_APCS_F0_QTMR_V1_CNTVOFF_LO_OFFS                         (APCS_F0_QTMR_V1_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_F0_QTMR_V1_CNTVOFF_LO_RMSK                         0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTVOFF_LO_POR                          0x00000000
#define HWIO_APCS_F0_QTMR_V1_CNTVOFF_LO_POR_RMSK                     0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTVOFF_LO_IN          \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTVOFF_LO_ADDR, HWIO_APCS_F0_QTMR_V1_CNTVOFF_LO_RMSK)
#define HWIO_APCS_F0_QTMR_V1_CNTVOFF_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTVOFF_LO_ADDR, m)
#define HWIO_APCS_F0_QTMR_V1_CNTVOFF_LO_CNTVOFF_L0_BMSK              0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTVOFF_LO_CNTVOFF_L0_SHFT                     0x0

#define HWIO_APCS_F0_QTMR_V1_CNTVOFF_HI_ADDR                         (APCS_F0_QTMR_V1_REG_BASE      + 0x0000001c)
#define HWIO_APCS_F0_QTMR_V1_CNTVOFF_HI_PHYS                         (APCS_F0_QTMR_V1_REG_BASE_PHYS + 0x0000001c)
#define HWIO_APCS_F0_QTMR_V1_CNTVOFF_HI_OFFS                         (APCS_F0_QTMR_V1_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_F0_QTMR_V1_CNTVOFF_HI_RMSK                           0xffffff
#define HWIO_APCS_F0_QTMR_V1_CNTVOFF_HI_POR                          0x00000000
#define HWIO_APCS_F0_QTMR_V1_CNTVOFF_HI_POR_RMSK                     0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTVOFF_HI_IN          \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTVOFF_HI_ADDR, HWIO_APCS_F0_QTMR_V1_CNTVOFF_HI_RMSK)
#define HWIO_APCS_F0_QTMR_V1_CNTVOFF_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTVOFF_HI_ADDR, m)
#define HWIO_APCS_F0_QTMR_V1_CNTVOFF_HI_CNTVOFF_HI_BMSK                0xffffff
#define HWIO_APCS_F0_QTMR_V1_CNTVOFF_HI_CNTVOFF_HI_SHFT                     0x0

#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_LO_ADDR                       (APCS_F0_QTMR_V1_REG_BASE      + 0x00000020)
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_LO_PHYS                       (APCS_F0_QTMR_V1_REG_BASE_PHYS + 0x00000020)
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_LO_OFFS                       (APCS_F0_QTMR_V1_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_LO_RMSK                       0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_LO_POR                        0x00000000
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_LO_POR_RMSK                   0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_LO_IN          \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_LO_ADDR, HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_LO_RMSK)
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_LO_ADDR, m)
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_LO_OUT(v)      \
        out_dword(HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_LO_ADDR,v)
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_LO_ADDR,m,v,HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_LO_IN)
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_LO_CNTP_CVAL_L0_BMSK          0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_LO_CNTP_CVAL_L0_SHFT                 0x0

#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_HI_ADDR                       (APCS_F0_QTMR_V1_REG_BASE      + 0x00000024)
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_HI_PHYS                       (APCS_F0_QTMR_V1_REG_BASE_PHYS + 0x00000024)
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_HI_OFFS                       (APCS_F0_QTMR_V1_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_HI_RMSK                         0xffffff
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_HI_POR                        0x00000000
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_HI_POR_RMSK                   0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_HI_IN          \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_HI_ADDR, HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_HI_RMSK)
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_HI_ADDR, m)
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_HI_OUT(v)      \
        out_dword(HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_HI_ADDR,v)
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_HI_ADDR,m,v,HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_HI_IN)
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_HI_CNTP_CVAL_HI_BMSK            0xffffff
#define HWIO_APCS_F0_QTMR_V1_CNTP_CVAL_HI_CNTP_CVAL_HI_SHFT                 0x0

#define HWIO_APCS_F0_QTMR_V1_CNTP_TVAL_ADDR                          (APCS_F0_QTMR_V1_REG_BASE      + 0x00000028)
#define HWIO_APCS_F0_QTMR_V1_CNTP_TVAL_PHYS                          (APCS_F0_QTMR_V1_REG_BASE_PHYS + 0x00000028)
#define HWIO_APCS_F0_QTMR_V1_CNTP_TVAL_OFFS                          (APCS_F0_QTMR_V1_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_F0_QTMR_V1_CNTP_TVAL_RMSK                          0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTP_TVAL_POR                           0x00000000
#define HWIO_APCS_F0_QTMR_V1_CNTP_TVAL_POR_RMSK                      0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTP_TVAL_IN          \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTP_TVAL_ADDR, HWIO_APCS_F0_QTMR_V1_CNTP_TVAL_RMSK)
#define HWIO_APCS_F0_QTMR_V1_CNTP_TVAL_INM(m)      \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTP_TVAL_ADDR, m)
#define HWIO_APCS_F0_QTMR_V1_CNTP_TVAL_OUT(v)      \
        out_dword(HWIO_APCS_F0_QTMR_V1_CNTP_TVAL_ADDR,v)
#define HWIO_APCS_F0_QTMR_V1_CNTP_TVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_F0_QTMR_V1_CNTP_TVAL_ADDR,m,v,HWIO_APCS_F0_QTMR_V1_CNTP_TVAL_IN)
#define HWIO_APCS_F0_QTMR_V1_CNTP_TVAL_CNTP_TVAL_BMSK                0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTP_TVAL_CNTP_TVAL_SHFT                       0x0

#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_ADDR                           (APCS_F0_QTMR_V1_REG_BASE      + 0x0000002c)
#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_PHYS                           (APCS_F0_QTMR_V1_REG_BASE_PHYS + 0x0000002c)
#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_OFFS                           (APCS_F0_QTMR_V1_REG_BASE_OFFS + 0x0000002c)
#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_RMSK                                  0x7
#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_POR                            0x00000000
#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_POR_RMSK                       0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_IN          \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTP_CTL_ADDR, HWIO_APCS_F0_QTMR_V1_CNTP_CTL_RMSK)
#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTP_CTL_ADDR, m)
#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_OUT(v)      \
        out_dword(HWIO_APCS_F0_QTMR_V1_CNTP_CTL_ADDR,v)
#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_F0_QTMR_V1_CNTP_CTL_ADDR,m,v,HWIO_APCS_F0_QTMR_V1_CNTP_CTL_IN)
#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_ISTAT_BMSK                            0x4
#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_ISTAT_SHFT                            0x2
#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_ISTAT_INTERRUPT_NOT_PENDING_FVAL        0x0
#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_ISTAT_INTERRUPT_PENDING_FVAL          0x1
#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_IMSK_BMSK                             0x2
#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_IMSK_SHFT                             0x1
#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_IMSK_UNMASK_INTERRUPT_FVAL            0x0
#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_IMSK_MASK_INTERRUPT_FVAL              0x1
#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_EN_BMSK                               0x1
#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_EN_SHFT                               0x0
#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_EN_DISABLED_FVAL                      0x0
#define HWIO_APCS_F0_QTMR_V1_CNTP_CTL_EN_ENABLED_FVAL                       0x1

#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_LO_ADDR                       (APCS_F0_QTMR_V1_REG_BASE      + 0x00000030)
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_LO_PHYS                       (APCS_F0_QTMR_V1_REG_BASE_PHYS + 0x00000030)
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_LO_OFFS                       (APCS_F0_QTMR_V1_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_LO_RMSK                       0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_LO_POR                        0x00000000
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_LO_POR_RMSK                   0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_LO_IN          \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_LO_ADDR, HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_LO_RMSK)
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_LO_ADDR, m)
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_LO_OUT(v)      \
        out_dword(HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_LO_ADDR,v)
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_LO_ADDR,m,v,HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_LO_IN)
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_LO_CNTV_CVAL_L0_BMSK          0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_LO_CNTV_CVAL_L0_SHFT                 0x0

#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_HI_ADDR                       (APCS_F0_QTMR_V1_REG_BASE      + 0x00000034)
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_HI_PHYS                       (APCS_F0_QTMR_V1_REG_BASE_PHYS + 0x00000034)
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_HI_OFFS                       (APCS_F0_QTMR_V1_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_HI_RMSK                         0xffffff
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_HI_POR                        0x00000000
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_HI_POR_RMSK                   0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_HI_IN          \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_HI_ADDR, HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_HI_RMSK)
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_HI_ADDR, m)
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_HI_OUT(v)      \
        out_dword(HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_HI_ADDR,v)
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_HI_ADDR,m,v,HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_HI_IN)
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_HI_CNTV_CVAL_HI_BMSK            0xffffff
#define HWIO_APCS_F0_QTMR_V1_CNTV_CVAL_HI_CNTV_CVAL_HI_SHFT                 0x0

#define HWIO_APCS_F0_QTMR_V1_CNTV_TVAL_ADDR                          (APCS_F0_QTMR_V1_REG_BASE      + 0x00000038)
#define HWIO_APCS_F0_QTMR_V1_CNTV_TVAL_PHYS                          (APCS_F0_QTMR_V1_REG_BASE_PHYS + 0x00000038)
#define HWIO_APCS_F0_QTMR_V1_CNTV_TVAL_OFFS                          (APCS_F0_QTMR_V1_REG_BASE_OFFS + 0x00000038)
#define HWIO_APCS_F0_QTMR_V1_CNTV_TVAL_RMSK                          0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTV_TVAL_POR                           0x00000000
#define HWIO_APCS_F0_QTMR_V1_CNTV_TVAL_POR_RMSK                      0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTV_TVAL_IN          \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTV_TVAL_ADDR, HWIO_APCS_F0_QTMR_V1_CNTV_TVAL_RMSK)
#define HWIO_APCS_F0_QTMR_V1_CNTV_TVAL_INM(m)      \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTV_TVAL_ADDR, m)
#define HWIO_APCS_F0_QTMR_V1_CNTV_TVAL_OUT(v)      \
        out_dword(HWIO_APCS_F0_QTMR_V1_CNTV_TVAL_ADDR,v)
#define HWIO_APCS_F0_QTMR_V1_CNTV_TVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_F0_QTMR_V1_CNTV_TVAL_ADDR,m,v,HWIO_APCS_F0_QTMR_V1_CNTV_TVAL_IN)
#define HWIO_APCS_F0_QTMR_V1_CNTV_TVAL_CNTV_TVAL_BMSK                0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTV_TVAL_CNTV_TVAL_SHFT                       0x0

#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_ADDR                           (APCS_F0_QTMR_V1_REG_BASE      + 0x0000003c)
#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_PHYS                           (APCS_F0_QTMR_V1_REG_BASE_PHYS + 0x0000003c)
#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_OFFS                           (APCS_F0_QTMR_V1_REG_BASE_OFFS + 0x0000003c)
#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_RMSK                                  0x7
#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_POR                            0x00000000
#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_POR_RMSK                       0xffffffff
#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_IN          \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTV_CTL_ADDR, HWIO_APCS_F0_QTMR_V1_CNTV_CTL_RMSK)
#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_CNTV_CTL_ADDR, m)
#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_OUT(v)      \
        out_dword(HWIO_APCS_F0_QTMR_V1_CNTV_CTL_ADDR,v)
#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_F0_QTMR_V1_CNTV_CTL_ADDR,m,v,HWIO_APCS_F0_QTMR_V1_CNTV_CTL_IN)
#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_ISTAT_BMSK                            0x4
#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_ISTAT_SHFT                            0x2
#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_ISTAT_INTERRUPT_NOT_PENDING_FVAL      0x0
#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_ISTAT_INTERRUPT_PENDING_FVAL          0x1
#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_IMSK_BMSK                             0x2
#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_IMSK_SHFT                             0x1
#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_IMSK_UNMASK_INTERRUPT_FVAL            0x0
#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_IMSK_MASK_INTERRUPT_FVAL              0x1
#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_EN_BMSK                               0x1
#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_EN_SHFT                               0x0
#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_EN_DISABLED_FVAL                      0x0
#define HWIO_APCS_F0_QTMR_V1_CNTV_CTL_EN_ENABLED_FVAL                       0x1

#define HWIO_APCS_F0_QTMR_V1_VERSION_ADDR                            (APCS_F0_QTMR_V1_REG_BASE      + 0x00000fd0)
#define HWIO_APCS_F0_QTMR_V1_VERSION_PHYS                            (APCS_F0_QTMR_V1_REG_BASE_PHYS + 0x00000fd0)
#define HWIO_APCS_F0_QTMR_V1_VERSION_OFFS                            (APCS_F0_QTMR_V1_REG_BASE_OFFS + 0x00000fd0)
#define HWIO_APCS_F0_QTMR_V1_VERSION_RMSK                            0xffffffff
#define HWIO_APCS_F0_QTMR_V1_VERSION_POR                             0x10010000
#define HWIO_APCS_F0_QTMR_V1_VERSION_POR_RMSK                        0xffffffff
#define HWIO_APCS_F0_QTMR_V1_VERSION_IN          \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_VERSION_ADDR, HWIO_APCS_F0_QTMR_V1_VERSION_RMSK)
#define HWIO_APCS_F0_QTMR_V1_VERSION_INM(m)      \
        in_dword_masked(HWIO_APCS_F0_QTMR_V1_VERSION_ADDR, m)
#define HWIO_APCS_F0_QTMR_V1_VERSION_MAJOR_BMSK                      0xf0000000
#define HWIO_APCS_F0_QTMR_V1_VERSION_MAJOR_SHFT                            0x1c
#define HWIO_APCS_F0_QTMR_V1_VERSION_MINOR_BMSK                       0xfff0000
#define HWIO_APCS_F0_QTMR_V1_VERSION_MINOR_SHFT                            0x10
#define HWIO_APCS_F0_QTMR_V1_VERSION_STEP_BMSK                           0xffff
#define HWIO_APCS_F0_QTMR_V1_VERSION_STEP_SHFT                              0x0

/*----------------------------------------------------------------------------
 * MODULE: QTMR_AC
 *--------------------------------------------------------------------------*/

#define QTMR_AC_REG_BASE                                   (A7SS_BASE      + 0x00020000)
#define QTMR_AC_REG_BASE_PHYS                              (A7SS_BASE_PHYS + 0x00020000)
#define QTMR_AC_REG_BASE_OFFS                              0x00020000

#define HWIO_QTMR_AC_CNTFRQ_ADDR                           (QTMR_AC_REG_BASE      + 0x00000000)
#define HWIO_QTMR_AC_CNTFRQ_PHYS                           (QTMR_AC_REG_BASE_PHYS + 0x00000000)
#define HWIO_QTMR_AC_CNTFRQ_OFFS                           (QTMR_AC_REG_BASE_OFFS + 0x00000000)
#define HWIO_QTMR_AC_CNTFRQ_RMSK                           0xffffffff
#define HWIO_QTMR_AC_CNTFRQ_POR                            0x00000000
#define HWIO_QTMR_AC_CNTFRQ_POR_RMSK                       0xffffffff
#define HWIO_QTMR_AC_CNTFRQ_IN          \
        in_dword_masked(HWIO_QTMR_AC_CNTFRQ_ADDR, HWIO_QTMR_AC_CNTFRQ_RMSK)
#define HWIO_QTMR_AC_CNTFRQ_INM(m)      \
        in_dword_masked(HWIO_QTMR_AC_CNTFRQ_ADDR, m)
#define HWIO_QTMR_AC_CNTFRQ_OUT(v)      \
        out_dword(HWIO_QTMR_AC_CNTFRQ_ADDR,v)
#define HWIO_QTMR_AC_CNTFRQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QTMR_AC_CNTFRQ_ADDR,m,v,HWIO_QTMR_AC_CNTFRQ_IN)
#define HWIO_QTMR_AC_CNTFRQ_CNTFRQ_BMSK                    0xffffffff
#define HWIO_QTMR_AC_CNTFRQ_CNTFRQ_SHFT                           0x0

#define HWIO_QTMR_AC_CNTSR_ADDR                            (QTMR_AC_REG_BASE      + 0x00000004)
#define HWIO_QTMR_AC_CNTSR_PHYS                            (QTMR_AC_REG_BASE_PHYS + 0x00000004)
#define HWIO_QTMR_AC_CNTSR_OFFS                            (QTMR_AC_REG_BASE_OFFS + 0x00000004)
#define HWIO_QTMR_AC_CNTSR_RMSK                                  0xff
#define HWIO_QTMR_AC_CNTSR_POR                             0x00000000
#define HWIO_QTMR_AC_CNTSR_POR_RMSK                        0xffffffff
#define HWIO_QTMR_AC_CNTSR_IN          \
        in_dword_masked(HWIO_QTMR_AC_CNTSR_ADDR, HWIO_QTMR_AC_CNTSR_RMSK)
#define HWIO_QTMR_AC_CNTSR_INM(m)      \
        in_dword_masked(HWIO_QTMR_AC_CNTSR_ADDR, m)
#define HWIO_QTMR_AC_CNTSR_OUT(v)      \
        out_dword(HWIO_QTMR_AC_CNTSR_ADDR,v)
#define HWIO_QTMR_AC_CNTSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QTMR_AC_CNTSR_ADDR,m,v,HWIO_QTMR_AC_CNTSR_IN)
#define HWIO_QTMR_AC_CNTSR_NSN_BMSK                              0xff
#define HWIO_QTMR_AC_CNTSR_NSN_SHFT                               0x0
#define HWIO_QTMR_AC_CNTSR_NSN_SECURE_ONLY_FVAL                   0x0
#define HWIO_QTMR_AC_CNTSR_NSN_SECURE_OR_NONSECURE_FVAL           0x1

#define HWIO_QTMR_AC_CNTTID_ADDR                           (QTMR_AC_REG_BASE      + 0x00000008)
#define HWIO_QTMR_AC_CNTTID_PHYS                           (QTMR_AC_REG_BASE_PHYS + 0x00000008)
#define HWIO_QTMR_AC_CNTTID_OFFS                           (QTMR_AC_REG_BASE_OFFS + 0x00000008)
#define HWIO_QTMR_AC_CNTTID_RMSK                           0xffffffff
#define HWIO_QTMR_AC_CNTTID_POR                            0x00000000
#define HWIO_QTMR_AC_CNTTID_POR_RMSK                       0xffffffff
#define HWIO_QTMR_AC_CNTTID_IN          \
        in_dword_masked(HWIO_QTMR_AC_CNTTID_ADDR, HWIO_QTMR_AC_CNTTID_RMSK)
#define HWIO_QTMR_AC_CNTTID_INM(m)      \
        in_dword_masked(HWIO_QTMR_AC_CNTTID_ADDR, m)
#define HWIO_QTMR_AC_CNTTID_F7_CFG_BMSK                    0xf0000000
#define HWIO_QTMR_AC_CNTTID_F7_CFG_SHFT                          0x1c
#define HWIO_QTMR_AC_CNTTID_F6_CFG_BMSK                     0xf000000
#define HWIO_QTMR_AC_CNTTID_F6_CFG_SHFT                          0x18
#define HWIO_QTMR_AC_CNTTID_F5_CFG_BMSK                      0xf00000
#define HWIO_QTMR_AC_CNTTID_F5_CFG_SHFT                          0x14
#define HWIO_QTMR_AC_CNTTID_F4_CFG_BMSK                       0xf0000
#define HWIO_QTMR_AC_CNTTID_F4_CFG_SHFT                          0x10
#define HWIO_QTMR_AC_CNTTID_F3_CFG_BMSK                        0xf000
#define HWIO_QTMR_AC_CNTTID_F3_CFG_SHFT                           0xc
#define HWIO_QTMR_AC_CNTTID_F2_CFG_BMSK                         0xf00
#define HWIO_QTMR_AC_CNTTID_F2_CFG_SHFT                           0x8
#define HWIO_QTMR_AC_CNTTID_F1_CFG_BMSK                          0xf0
#define HWIO_QTMR_AC_CNTTID_F1_CFG_SHFT                           0x4
#define HWIO_QTMR_AC_CNTTID_F0_CFG_BMSK                           0xf
#define HWIO_QTMR_AC_CNTTID_F0_CFG_SHFT                           0x0
#define HWIO_QTMR_AC_CNTTID_F0_CFG_FI_FVAL                        0x0
#define HWIO_QTMR_AC_CNTTID_F0_CFG_FVI_FVAL                       0x1
#define HWIO_QTMR_AC_CNTTID_F0_CFG_FPLO_FVAL                      0x2
#define HWIO_QTMR_AC_CNTTID_F0_CFG_RSVD_FVAL                      0x3

#define HWIO_QTMR_AC_CNTACR_n_ADDR(n)                      (QTMR_AC_REG_BASE      + 0x00000040 + 0x4 * (n))
#define HWIO_QTMR_AC_CNTACR_n_PHYS(n)                      (QTMR_AC_REG_BASE_PHYS + 0x00000040 + 0x4 * (n))
#define HWIO_QTMR_AC_CNTACR_n_OFFS(n)                      (QTMR_AC_REG_BASE_OFFS + 0x00000040 + 0x4 * (n))
#define HWIO_QTMR_AC_CNTACR_n_RMSK                               0x3f
#define HWIO_QTMR_AC_CNTACR_n_MAXn                                  7
#define HWIO_QTMR_AC_CNTACR_n_POR                          0x00000000
#define HWIO_QTMR_AC_CNTACR_n_POR_RMSK                     0xffffffff
#define HWIO_QTMR_AC_CNTACR_n_INI(n)        \
        in_dword_masked(HWIO_QTMR_AC_CNTACR_n_ADDR(n), HWIO_QTMR_AC_CNTACR_n_RMSK)
#define HWIO_QTMR_AC_CNTACR_n_INMI(n,mask)    \
        in_dword_masked(HWIO_QTMR_AC_CNTACR_n_ADDR(n), mask)
#define HWIO_QTMR_AC_CNTACR_n_OUTI(n,val)    \
        out_dword(HWIO_QTMR_AC_CNTACR_n_ADDR(n),val)
#define HWIO_QTMR_AC_CNTACR_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QTMR_AC_CNTACR_n_ADDR(n),mask,val,HWIO_QTMR_AC_CNTACR_n_INI(n))
#define HWIO_QTMR_AC_CNTACR_n_RWPT_BMSK                          0x20
#define HWIO_QTMR_AC_CNTACR_n_RWPT_SHFT                           0x5
#define HWIO_QTMR_AC_CNTACR_n_RWPT_ACCESS_DENIED_FVAL             0x0
#define HWIO_QTMR_AC_CNTACR_n_RWPT_ACCESS_ALLOWED_FVAL            0x1
#define HWIO_QTMR_AC_CNTACR_n_RWVT_BMSK                          0x10
#define HWIO_QTMR_AC_CNTACR_n_RWVT_SHFT                           0x4
#define HWIO_QTMR_AC_CNTACR_n_RWVT_ACCESS_DENIED_FVAL             0x0
#define HWIO_QTMR_AC_CNTACR_n_RWVT_ACCESS_ALLOWED_FVAL            0x1
#define HWIO_QTMR_AC_CNTACR_n_RVOFF_BMSK                          0x8
#define HWIO_QTMR_AC_CNTACR_n_RVOFF_SHFT                          0x3
#define HWIO_QTMR_AC_CNTACR_n_RVOFF_ACCESS_DENIED_FVAL            0x0
#define HWIO_QTMR_AC_CNTACR_n_RVOFF_ACCESS_ALLOWED_FVAL           0x1
#define HWIO_QTMR_AC_CNTACR_n_RFRQ_BMSK                           0x4
#define HWIO_QTMR_AC_CNTACR_n_RFRQ_SHFT                           0x2
#define HWIO_QTMR_AC_CNTACR_n_RFRQ_ACCESS_DENIED_FVAL             0x0
#define HWIO_QTMR_AC_CNTACR_n_RFRQ_ACCESS_ALLOWED_FVAL            0x1
#define HWIO_QTMR_AC_CNTACR_n_RPVCT_BMSK                          0x2
#define HWIO_QTMR_AC_CNTACR_n_RPVCT_SHFT                          0x1
#define HWIO_QTMR_AC_CNTACR_n_RPVCT_ACCESS_DENIED_FVAL            0x0
#define HWIO_QTMR_AC_CNTACR_n_RPVCT_ACCESS_ALLOWED_FVAL           0x1
#define HWIO_QTMR_AC_CNTACR_n_RPCT_BMSK                           0x1
#define HWIO_QTMR_AC_CNTACR_n_RPCT_SHFT                           0x0
#define HWIO_QTMR_AC_CNTACR_n_RPCT_ACCESS_DENIED_FVAL             0x0
#define HWIO_QTMR_AC_CNTACR_n_RPCT_ACCESS_ALLOWED_FVAL            0x1

#define HWIO_QTMR_AC_CNTVOFF_LO_n_ADDR(n)                  (QTMR_AC_REG_BASE      + 0x00000080 + 0x8 * (n))
#define HWIO_QTMR_AC_CNTVOFF_LO_n_PHYS(n)                  (QTMR_AC_REG_BASE_PHYS + 0x00000080 + 0x8 * (n))
#define HWIO_QTMR_AC_CNTVOFF_LO_n_OFFS(n)                  (QTMR_AC_REG_BASE_OFFS + 0x00000080 + 0x8 * (n))
#define HWIO_QTMR_AC_CNTVOFF_LO_n_RMSK                     0xffffffff
#define HWIO_QTMR_AC_CNTVOFF_LO_n_MAXn                              7
#define HWIO_QTMR_AC_CNTVOFF_LO_n_POR                      0x00000000
#define HWIO_QTMR_AC_CNTVOFF_LO_n_POR_RMSK                 0xffffffff
#define HWIO_QTMR_AC_CNTVOFF_LO_n_INI(n)        \
        in_dword_masked(HWIO_QTMR_AC_CNTVOFF_LO_n_ADDR(n), HWIO_QTMR_AC_CNTVOFF_LO_n_RMSK)
#define HWIO_QTMR_AC_CNTVOFF_LO_n_INMI(n,mask)    \
        in_dword_masked(HWIO_QTMR_AC_CNTVOFF_LO_n_ADDR(n), mask)
#define HWIO_QTMR_AC_CNTVOFF_LO_n_OUTI(n,val)    \
        out_dword(HWIO_QTMR_AC_CNTVOFF_LO_n_ADDR(n),val)
#define HWIO_QTMR_AC_CNTVOFF_LO_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QTMR_AC_CNTVOFF_LO_n_ADDR(n),mask,val,HWIO_QTMR_AC_CNTVOFF_LO_n_INI(n))
#define HWIO_QTMR_AC_CNTVOFF_LO_n_CNTVOFF_LO_BMSK          0xffffffff
#define HWIO_QTMR_AC_CNTVOFF_LO_n_CNTVOFF_LO_SHFT                 0x0

#define HWIO_QTMR_AC_CNTVOFF_HI_n_ADDR(n)                  (QTMR_AC_REG_BASE      + 0x00000084 + 0x8 * (n))
#define HWIO_QTMR_AC_CNTVOFF_HI_n_PHYS(n)                  (QTMR_AC_REG_BASE_PHYS + 0x00000084 + 0x8 * (n))
#define HWIO_QTMR_AC_CNTVOFF_HI_n_OFFS(n)                  (QTMR_AC_REG_BASE_OFFS + 0x00000084 + 0x8 * (n))
#define HWIO_QTMR_AC_CNTVOFF_HI_n_RMSK                       0xffffff
#define HWIO_QTMR_AC_CNTVOFF_HI_n_MAXn                              7
#define HWIO_QTMR_AC_CNTVOFF_HI_n_POR                      0x00000000
#define HWIO_QTMR_AC_CNTVOFF_HI_n_POR_RMSK                 0xffffffff
#define HWIO_QTMR_AC_CNTVOFF_HI_n_INI(n)        \
        in_dword_masked(HWIO_QTMR_AC_CNTVOFF_HI_n_ADDR(n), HWIO_QTMR_AC_CNTVOFF_HI_n_RMSK)
#define HWIO_QTMR_AC_CNTVOFF_HI_n_INMI(n,mask)    \
        in_dword_masked(HWIO_QTMR_AC_CNTVOFF_HI_n_ADDR(n), mask)
#define HWIO_QTMR_AC_CNTVOFF_HI_n_OUTI(n,val)    \
        out_dword(HWIO_QTMR_AC_CNTVOFF_HI_n_ADDR(n),val)
#define HWIO_QTMR_AC_CNTVOFF_HI_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QTMR_AC_CNTVOFF_HI_n_ADDR(n),mask,val,HWIO_QTMR_AC_CNTVOFF_HI_n_INI(n))
#define HWIO_QTMR_AC_CNTVOFF_HI_n_CNTVOFF_HI_BMSK            0xffffff
#define HWIO_QTMR_AC_CNTVOFF_HI_n_CNTVOFF_HI_SHFT                 0x0

#define HWIO_QTMR_AC_CFG_ADDR                              (QTMR_AC_REG_BASE      + 0x00000fc0)
#define HWIO_QTMR_AC_CFG_PHYS                              (QTMR_AC_REG_BASE_PHYS + 0x00000fc0)
#define HWIO_QTMR_AC_CFG_OFFS                              (QTMR_AC_REG_BASE_OFFS + 0x00000fc0)
#define HWIO_QTMR_AC_CFG_RMSK                                     0x1
#define HWIO_QTMR_AC_CFG_POR                               0x00000000
#define HWIO_QTMR_AC_CFG_POR_RMSK                          0xffffffff
#define HWIO_QTMR_AC_CFG_IN          \
        in_dword_masked(HWIO_QTMR_AC_CFG_ADDR, HWIO_QTMR_AC_CFG_RMSK)
#define HWIO_QTMR_AC_CFG_INM(m)      \
        in_dword_masked(HWIO_QTMR_AC_CFG_ADDR, m)
#define HWIO_QTMR_AC_CFG_OUT(v)      \
        out_dword(HWIO_QTMR_AC_CFG_ADDR,v)
#define HWIO_QTMR_AC_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QTMR_AC_CFG_ADDR,m,v,HWIO_QTMR_AC_CFG_IN)
#define HWIO_QTMR_AC_CFG_TEST_BUS_EN_BMSK                         0x1
#define HWIO_QTMR_AC_CFG_TEST_BUS_EN_SHFT                         0x0

#define HWIO_QTMR_AC_VERSION_ADDR                          (QTMR_AC_REG_BASE      + 0x00000fd0)
#define HWIO_QTMR_AC_VERSION_PHYS                          (QTMR_AC_REG_BASE_PHYS + 0x00000fd0)
#define HWIO_QTMR_AC_VERSION_OFFS                          (QTMR_AC_REG_BASE_OFFS + 0x00000fd0)
#define HWIO_QTMR_AC_VERSION_RMSK                          0xffffffff
#define HWIO_QTMR_AC_VERSION_POR                           0x10010000
#define HWIO_QTMR_AC_VERSION_POR_RMSK                      0xffffffff
#define HWIO_QTMR_AC_VERSION_IN          \
        in_dword_masked(HWIO_QTMR_AC_VERSION_ADDR, HWIO_QTMR_AC_VERSION_RMSK)
#define HWIO_QTMR_AC_VERSION_INM(m)      \
        in_dword_masked(HWIO_QTMR_AC_VERSION_ADDR, m)
#define HWIO_QTMR_AC_VERSION_MAJOR_BMSK                    0xf0000000
#define HWIO_QTMR_AC_VERSION_MAJOR_SHFT                          0x1c
#define HWIO_QTMR_AC_VERSION_MINOR_BMSK                     0xfff0000
#define HWIO_QTMR_AC_VERSION_MINOR_SHFT                          0x10
#define HWIO_QTMR_AC_VERSION_STEP_BMSK                         0xffff
#define HWIO_QTMR_AC_VERSION_STEP_SHFT                            0x0

/*----------------------------------------------------------------------------
 * MODULE: SECURITY_CONTROL_CORE
 *--------------------------------------------------------------------------*/

#define SECURITY_CONTROL_CORE_REG_BASE                                                         (SECURITY_CONTROL_BASE      + 0x00000000)
#define SECURITY_CONTROL_CORE_REG_BASE_PHYS                                                    (SECURITY_CONTROL_BASE_PHYS + 0x00000000)
#define SECURITY_CONTROL_CORE_REG_BASE_OFFS                                                    0x00000000

#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x000040d4)
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000040d4)
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000040d4)
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_POR                                                    0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_ATTR                                                          0x1
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW0_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW0_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_FEC_BMSK                                               0xff000000
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_FEC_SHFT                                                     0x18
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_USB_PHY_TUNING_BMSK                                      0xf00000
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_USB_PHY_TUNING_SHFT                                          0x14
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_SPARE_BMSK                                                0xff800
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_SPARE_SHFT                                                    0xb
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_TSENS_CAL_SEL_BMSK                                          0x700
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_TSENS_CAL_SEL_SHFT                                            0x8
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_TSENS4_POINT1_BMSK                                           0xf0
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_TSENS4_POINT1_SHFT                                            0x4
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_TSENS3_POINT1_BMSK                                            0xf
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_TSENS3_POINT1_SHFT                                            0x0


#define HWIO_FEATURE_CONFIG5_ADDR                                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006018)
#define HWIO_FEATURE_CONFIG5_PHYS                                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006018)
#define HWIO_FEATURE_CONFIG5_OFFS                                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006018)
#define HWIO_FEATURE_CONFIG5_RMSK                                                              0xffffffff
#define HWIO_FEATURE_CONFIG5_POR                                                               0x00000000
#define HWIO_FEATURE_CONFIG5_POR_RMSK                                                          0x00000000
#define HWIO_FEATURE_CONFIG5_ATTR                                                                     0x1
#define HWIO_FEATURE_CONFIG5_IN          \
        in_dword_masked(HWIO_FEATURE_CONFIG5_ADDR, HWIO_FEATURE_CONFIG5_RMSK)
#define HWIO_FEATURE_CONFIG5_INM(m)      \
        in_dword_masked(HWIO_FEATURE_CONFIG5_ADDR, m)
#define HWIO_FEATURE_CONFIG5_STACKED_MEMORY_ID_BMSK                                            0xf0000000
#define HWIO_FEATURE_CONFIG5_STACKED_MEMORY_ID_SHFT                                                  0x1c
#define HWIO_FEATURE_CONFIG5_APSS_BOOT_TRIGGER_DISABLE_BMSK                                     0x8000000
#define HWIO_FEATURE_CONFIG5_APSS_BOOT_TRIGGER_DISABLE_SHFT                                          0x1b
#define HWIO_FEATURE_CONFIG5_MODEM_PBL_PLL_CTRL_BMSK                                            0x7800000
#define HWIO_FEATURE_CONFIG5_MODEM_PBL_PLL_CTRL_SHFT                                                 0x17
#define HWIO_FEATURE_CONFIG5_APPS_PBL_PLL_CTRL_BMSK                                              0x780000
#define HWIO_FEATURE_CONFIG5_APPS_PBL_PLL_CTRL_SHFT                                                  0x13
#define HWIO_FEATURE_CONFIG5_APPS_BOOT_FSM_CFG_BMSK                                               0x40000
#define HWIO_FEATURE_CONFIG5_APPS_BOOT_FSM_CFG_SHFT                                                  0x12
#define HWIO_FEATURE_CONFIG5_APPS_BOOT_FSM_DELAY_BMSK                                             0x30000
#define HWIO_FEATURE_CONFIG5_APPS_BOOT_FSM_DELAY_SHFT                                                0x10
#define HWIO_FEATURE_CONFIG5_BOOT_ROM_PATCH_SEL_EN_USB_PHY_TUNE_BMSK                               0x8000
#define HWIO_FEATURE_CONFIG5_BOOT_ROM_PATCH_SEL_EN_USB_PHY_TUNE_SHFT                                  0xf
#define HWIO_FEATURE_CONFIG5_USB_SS_ENABLE_BMSK                                                    0x4000
#define HWIO_FEATURE_CONFIG5_USB_SS_ENABLE_SHFT                                                       0xe
#define HWIO_FEATURE_CONFIG5_APPS_PBL_BOOT_SPEED_BMSK                                              0x3000
#define HWIO_FEATURE_CONFIG5_APPS_PBL_BOOT_SPEED_SHFT                                                 0xc
#define HWIO_FEATURE_CONFIG5_APPS_PBL_BOOT_SPEED_XO_FVAL                                              0x0
#define HWIO_FEATURE_CONFIG5_APPS_PBL_BOOT_SPEED_ENUM_384_MHZ_FVAL                                    0x1
#define HWIO_FEATURE_CONFIG5_APPS_PBL_BOOT_SPEED_ENUM_614_4_MHZ_FVAL                                  0x2
#define HWIO_FEATURE_CONFIG5_APPS_PBL_BOOT_SPEED_ENUM_998_4_MHZ_FVAL                                  0x3
#define HWIO_FEATURE_CONFIG5_APPS_BOOT_FROM_ROM_BMSK                                                0x800
#define HWIO_FEATURE_CONFIG5_APPS_BOOT_FROM_ROM_SHFT                                                  0xb
#define HWIO_FEATURE_CONFIG5_MSA_ENA_BMSK                                                           0x400
#define HWIO_FEATURE_CONFIG5_MSA_ENA_SHFT                                                             0xa
#define HWIO_FEATURE_CONFIG5_FORCE_MSA_AUTH_EN_BMSK                                                 0x200
#define HWIO_FEATURE_CONFIG5_FORCE_MSA_AUTH_EN_SHFT                                                   0x9
#define HWIO_FEATURE_CONFIG5_FORCE_MSA_AUTH_EN_MODEM_IMAGE_NOT_AUTHENTICATED_FVAL                     0x0
#define HWIO_FEATURE_CONFIG5_FORCE_MSA_AUTH_EN_FORCE_MODEM_IMAGE_AUTHENTICATION_FVAL                  0x1
#define HWIO_FEATURE_CONFIG5_SPARE_8_7_BMSK                                                         0x180
#define HWIO_FEATURE_CONFIG5_SPARE_8_7_SHFT                                                           0x7
#define HWIO_FEATURE_CONFIG5_MODEM_BOOT_FROM_ROM_BMSK                                                0x40
#define HWIO_FEATURE_CONFIG5_MODEM_BOOT_FROM_ROM_SHFT                                                 0x6
#define HWIO_FEATURE_CONFIG5_BOOT_ROM_PATCH_DISABLE_BMSK                                             0x20
#define HWIO_FEATURE_CONFIG5_BOOT_ROM_PATCH_DISABLE_SHFT                                              0x5
#define HWIO_FEATURE_CONFIG5_BOOT_ROM_PATCH_DISABLE_ENABLE_PATCHING_FVAL                              0x0
#define HWIO_FEATURE_CONFIG5_BOOT_ROM_PATCH_DISABLE_DISABLE_PATCHING_FVAL                             0x1
#define HWIO_FEATURE_CONFIG5_TAP_GEN_SPARE_INSTR_DISABLE_36_32_BMSK                                  0x1f
#define HWIO_FEATURE_CONFIG5_TAP_GEN_SPARE_INSTR_DISABLE_36_32_SHFT                                   0x0


#endif /* __QUSB_HWIO_DEPENDENCY_9X45_H__ */
