Fitter report for clk_card
Mon Jan 08 12:52:28 2007
Quartus II Version 6.1 Build 201 11/27/2006 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Netlist Optimizations
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. PLL Summary
 13. PLL Usage
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter RAM Summary
 22. Fitter DSP Block Usage Summary
 23. DSP Block Details
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Advanced Data - General
 32. Advanced Data - Placement Preparation
 33. Advanced Data - Placement
 34. Advanced Data - Routing
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------+
; Fitter Summary                                                      ;
+--------------------------+------------------------------------------+
; Fitter Status            ; Successful - Mon Jan 08 12:52:28 2007    ;
; Quartus II Version       ; 6.1 Build 201 11/27/2006 SJ Full Version ;
; Revision Name            ; clk_card                                 ;
; Top-level Entity Name    ; clk_card                                 ;
; Family                   ; Stratix                                  ;
; Device                   ; EP1S30F780C5                             ;
; Timing Models            ; Final                                    ;
; Total logic elements     ; 9,960 / 32,470 ( 31 % )                  ;
; Total pins               ; 244 / 598 ( 41 % )                       ;
; Total virtual pins       ; 0                                        ;
; Total memory bits        ; 677,888 / 3,317,184 ( 20 % )             ;
; DSP block 9-bit elements ; 8 / 96 ( 8 % )                           ;
; Total PLLs               ; 1 / 6 ( 17 % )                           ;
; Total DLLs               ; 0 / 2 ( 0 % )                            ;
+--------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; EP1S30F780C5                   ;                                ;
; Fit Attempts to Skip                               ; 0                              ; 0.0                            ;
; Fitter Initial Placement Seed                      ; 2                              ; 1                              ;
; Perform Physical Synthesis for Combinational Logic ; On                             ; Off                            ;
; Perform Register Duplication                       ; On                             ; Off                            ;
; Perform Register Retiming                          ; On                             ; Off                            ;
; Fitter Effort                                      ; Standard Fit                   ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Extra                          ; Normal                         ;
; Router Timing Optimization Level                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                        ; Off                            ; Off                            ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations        ; Automatically                  ; Automatically                  ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix/Stratix GX        ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Asynchronous Signal Pipelining             ; Off                            ; Off                            ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
; Stop After Congestion Map Generation               ; Off                            ; Off                            ;
; Use smart compilation                              ; Off                            ; Off                            ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------+------------------+
; Node                                                                                                                                    ; Action           ; Operation          ; Reason              ; Node Port ; Destination Node                                                                                                      ; Destination Port ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------+------------------+
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector28~65                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector28~65_RESYN24_BDD25                                                           ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector60~79                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector66~188                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector68~188                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector70~219                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~4320                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~4320_RESYN22_BDD23                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~4328                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~4328_RESYN736_BDD737                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~4338                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~4338_RESYN738_BDD739                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|Add0~179                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|Equal2~123                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|Equal0~504                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|counter:bit_ctr|Add0~89                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|counter:bit_ctr|count~879                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|timeout_sync[0]~120                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|sync_number_plus_1[0]~64                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|Add1~485                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|current_seq_num_reg[0]            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|current_sync_num_reg[0]           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_glo1:auto_generated|alt_sync_fifo_fem:sync_fifo|cs10a[0]     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|Add1~274                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|Selector56~719                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|Selector56~720                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|Selector56~721                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|Selector56~722                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|Selector56~723                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|Selector56~723_RESYN42_BDD43                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|Selector56~725                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|Selector56~727                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|Selector56~728                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|Selector56~729                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|Selector56~729_RESYN58_BDD59                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|Selector56~729_RESYN58_RESYN454_BDD455                                               ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|Selector56~729_RESYN58_RESYN456_BDD457                                               ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|Selector56~730                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|Selector56~737                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|Selector74~116                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|Selector89~311                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28847                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28848                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28849                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28850                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28851                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28851_RESYN66_BDD67                              ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28851_RESYN68_BDD69                              ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28851_RESYN70_BDD71                              ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28851_RESYN72_BDD73                              ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28857                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28858                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28859                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28860                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28861                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28861_RESYN78_BDD79                              ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28861_RESYN80_BDD81                              ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28861_RESYN82_BDD83                              ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28861_RESYN84_BDD85                              ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28866                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28867                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28868                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28869                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28870                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28870_RESYN90_BDD91                              ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28870_RESYN92_BDD93                              ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28870_RESYN94_BDD95                              ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28870_RESYN96_BDD97                              ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28875                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28876                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28877                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28878                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28879                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28879_RESYN102_BDD103                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28879_RESYN104_BDD105                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28879_RESYN106_BDD107                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28879_RESYN108_BDD109                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28884                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28885                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28886                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28887                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28888                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28888_RESYN114_BDD115                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28888_RESYN116_BDD117                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28888_RESYN118_BDD119                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28888_RESYN120_BDD121                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28893                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28894                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28895                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28896                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28897                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28897_RESYN126_BDD127                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28897_RESYN128_BDD129                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28897_RESYN130_BDD131                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28897_RESYN132_BDD133                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28902                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28903                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28904                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28905                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28906                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28906_RESYN138_BDD139                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28906_RESYN140_BDD141                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28906_RESYN142_BDD143                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28906_RESYN144_BDD145                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28911                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28912                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28913                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28914                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28915                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28915_RESYN150_BDD151                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28915_RESYN152_BDD153                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28915_RESYN154_BDD155                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28915_RESYN156_BDD157                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28920                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28921                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28922                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28923                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28924                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28924_RESYN162_BDD163                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28924_RESYN164_BDD165                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28924_RESYN166_BDD167                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28924_RESYN168_BDD169                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28929                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28930                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28931                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28932                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28933                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28933_RESYN174_BDD175                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28933_RESYN176_BDD177                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28933_RESYN178_BDD179                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28933_RESYN180_BDD181                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28938                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28939                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28940                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28941                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28942                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28942_RESYN186_BDD187                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28942_RESYN188_BDD189                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28942_RESYN190_BDD191                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28942_RESYN192_BDD193                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28947                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28948                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28949                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28950                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28951                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28951_RESYN198_BDD199                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28951_RESYN200_BDD201                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28951_RESYN202_BDD203                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28951_RESYN204_BDD205                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28956                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28957                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28958                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28959                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28960                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28960_RESYN210_BDD211                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28960_RESYN212_BDD213                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28960_RESYN214_BDD215                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28960_RESYN216_BDD217                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28965                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28966                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28967                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28968                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28969                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28969_RESYN222_BDD223                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28969_RESYN224_BDD225                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28969_RESYN226_BDD227                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28969_RESYN228_BDD229                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28974                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28975                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28976                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28977                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28978                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28978_RESYN234_BDD235                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28978_RESYN236_BDD237                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28978_RESYN238_BDD239                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28978_RESYN240_BDD241                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28983                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28984                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28985                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28986                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28987                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28987_RESYN246_BDD247                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28987_RESYN248_BDD249                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28987_RESYN250_BDD251                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28987_RESYN252_BDD253                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28992                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28993                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28994                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28995                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28996                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28996_RESYN258_BDD259                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28996_RESYN260_BDD261                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28996_RESYN262_BDD263                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28996_RESYN264_BDD265                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29001                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29002                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29003                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29004                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29005                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29005_RESYN270_BDD271                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29005_RESYN272_BDD273                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29005_RESYN274_BDD275                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29005_RESYN276_BDD277                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29010                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29011                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29012                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29013                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29014                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29014_RESYN282_BDD283                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29014_RESYN284_BDD285                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29014_RESYN286_BDD287                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29014_RESYN288_BDD289                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29019                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29020                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29021                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29022                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29023                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29023_RESYN294_BDD295                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29023_RESYN296_BDD297                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29023_RESYN298_BDD299                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29023_RESYN300_BDD301                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29028                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29029                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29030                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29031                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29032                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29032_RESYN306_BDD307                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29032_RESYN308_BDD309                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29032_RESYN310_BDD311                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29032_RESYN312_BDD313                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29037                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29038                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29039                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29040                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29041                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29041_RESYN318_BDD319                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29041_RESYN320_BDD321                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29041_RESYN322_BDD323                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29041_RESYN324_BDD325                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29046                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29047                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29048                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29049                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29050                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29050_RESYN330_BDD331                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29050_RESYN332_BDD333                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29050_RESYN334_BDD335                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29050_RESYN336_BDD337                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29055                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29056                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29057                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29058                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29059                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29059_RESYN342_BDD343                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29059_RESYN344_BDD345                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29059_RESYN346_BDD347                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29059_RESYN348_BDD349                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29064                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29065                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29066                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29067                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29068                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29068_RESYN354_BDD355                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29068_RESYN356_BDD357                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29068_RESYN358_BDD359                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29068_RESYN360_BDD361                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29073                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29074                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29075                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29076                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29077                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29077_RESYN366_BDD367                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29077_RESYN368_BDD369                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29077_RESYN370_BDD371                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29077_RESYN372_BDD373                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29082                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29083                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29084                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29085                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29086                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29086_RESYN378_BDD379                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29086_RESYN380_BDD381                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29086_RESYN382_BDD383                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29086_RESYN384_BDD385                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29091                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29092                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29093                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29094                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29095                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29095_RESYN390_BDD391                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29095_RESYN392_BDD393                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29095_RESYN394_BDD395                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29095_RESYN396_BDD397                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29100                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29101                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29102                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29103                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29104                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29104_RESYN402_BDD403                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29104_RESYN404_BDD405                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29104_RESYN406_BDD407                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29104_RESYN408_BDD409                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29109                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29110                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29111                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29112                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29113                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29113_RESYN414_BDD415                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29113_RESYN416_BDD417                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29113_RESYN418_BDD419                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29113_RESYN420_BDD421                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29118                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29119                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29120                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29121                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29122                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29122_RESYN426_BDD427                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29122_RESYN428_BDD429                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29122_RESYN430_BDD431                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29122_RESYN432_BDD433                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Add1~741                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector18~130                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector20~138                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector22~662                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector22~663                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector22~664                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector22~664_RESYN702_BDD703                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector22~664_RESYN704_BDD705                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector22~664_RESYN706_BDD707                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector22~664_RESYN708_BDD709                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector23~662                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector23~663                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector23~664                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector23~664_RESYN670_BDD671                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector23~664_RESYN672_BDD673                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector23~664_RESYN674_BDD675                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector23~664_RESYN676_BDD677                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector24~714                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector24~715                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector24~716                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector24~716_RESYN638_BDD639                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector24~716_RESYN640_BDD641                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector24~716_RESYN642_BDD643                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector24~716_RESYN644_BDD645                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector25~674                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector25~675                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector25~676                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector25~676_RESYN606_BDD607                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector25~676_RESYN608_BDD609                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector25~676_RESYN610_BDD611                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector25~676_RESYN612_BDD613                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector26~674                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector26~675                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector26~676                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector26~676_RESYN574_BDD575                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector26~676_RESYN576_BDD577                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector26~676_RESYN578_BDD579                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector26~676_RESYN580_BDD581                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector27~674                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector27~675                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector27~676                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector27~676_RESYN542_BDD543                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector27~676_RESYN544_BDD545                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector27~676_RESYN546_BDD547                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector27~676_RESYN548_BDD549                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector28~674                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector28~675                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector28~676                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector28~676_RESYN510_BDD511                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector28~676_RESYN512_BDD513                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector28~676_RESYN514_BDD515                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector28~676_RESYN516_BDD517                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector29~687                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector29~688                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector29~689                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector29~689_RESYN478_BDD479                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector29~689_RESYN480_BDD481                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector29~689_RESYN482_BDD483                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector29~689_RESYN484_BDD485                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector30~674                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector30~675                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector30~676                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector30~676_RESYN710_BDD711                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector30~676_RESYN712_BDD713                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector30~676_RESYN714_BDD715                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector30~676_RESYN716_BDD717                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector31~674                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector31~675                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector31~676                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector31~676_RESYN678_BDD679                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector31~676_RESYN680_BDD681                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector31~676_RESYN682_BDD683                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector31~676_RESYN684_BDD685                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector32~681                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector32~682                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector32~683                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector32~683_RESYN646_BDD647                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector32~683_RESYN648_BDD649                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector32~683_RESYN650_BDD651                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector32~683_RESYN652_BDD653                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector33~674                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector33~675                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector33~676                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector33~676_RESYN614_BDD615                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector33~676_RESYN616_BDD617                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector33~676_RESYN618_BDD619                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector33~676_RESYN620_BDD621                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector34~674                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector34~675                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector34~676                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector34~676_RESYN582_BDD583                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector34~676_RESYN584_BDD585                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector34~676_RESYN586_BDD587                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector34~676_RESYN588_BDD589                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector35~674                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector35~675                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector35~676                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector35~676_RESYN550_BDD551                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector35~676_RESYN552_BDD553                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector35~676_RESYN554_BDD555                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector35~676_RESYN556_BDD557                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector36~674                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector36~675                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector36~676                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector36~676_RESYN518_BDD519                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector36~676_RESYN520_BDD521                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector36~676_RESYN522_BDD523                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector36~676_RESYN524_BDD525                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector37~684                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector37~685                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector37~686                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector37~686_RESYN486_BDD487                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector37~686_RESYN488_BDD489                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector37~686_RESYN490_BDD491                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector37~686_RESYN492_BDD493                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector38~674                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector38~675                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector38~676                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector38~676_RESYN694_BDD695                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector38~676_RESYN696_BDD697                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector38~676_RESYN698_BDD699                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector38~676_RESYN700_BDD701                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector39~701                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector39~702                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector39~703                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector39~703_RESYN662_BDD663                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector39~703_RESYN664_BDD665                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector39~703_RESYN666_BDD667                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector39~703_RESYN668_BDD669                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector40~674                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector40~675                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector40~676                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector40~676_RESYN630_BDD631                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector40~676_RESYN632_BDD633                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector40~676_RESYN634_BDD635                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector40~676_RESYN636_BDD637                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector41~689                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector41~690                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector41~691                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector41~691_RESYN598_BDD599                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector41~691_RESYN600_BDD601                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector41~691_RESYN602_BDD603                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector41~691_RESYN604_BDD605                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector42~681                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector42~682                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector42~683                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector42~683_RESYN566_BDD567                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector42~683_RESYN568_BDD569                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector42~683_RESYN570_BDD571                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector42~683_RESYN572_BDD573                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector43~690                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector43~691                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector43~692                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector43~692_RESYN534_BDD535                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector43~692_RESYN536_BDD537                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector43~692_RESYN538_BDD539                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector43~692_RESYN540_BDD541                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector44~743                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector44~744                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector44~745                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector44~745_RESYN502_BDD503                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector44~745_RESYN504_BDD505                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector44~745_RESYN506_BDD507                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector44~745_RESYN508_BDD509                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector45~714                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector45~715                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector45~716                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector45~716_RESYN470_BDD471                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector45~716_RESYN472_BDD473                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector45~716_RESYN474_BDD475                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector45~716_RESYN476_BDD477                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector46~674                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector46~675                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector46~676                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector46~676_RESYN686_BDD687                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector46~676_RESYN688_BDD689                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector46~676_RESYN690_BDD691                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector46~676_RESYN692_BDD693                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector47~691                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector47~692                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector47~693                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector47~693_RESYN654_BDD655                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector47~693_RESYN656_BDD657                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector47~693_RESYN658_BDD659                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector47~693_RESYN660_BDD661                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector48~674                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector48~675                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector48~676                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector48~676_RESYN622_BDD623                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector48~676_RESYN624_BDD625                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector48~676_RESYN626_BDD627                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector48~676_RESYN628_BDD629                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector49~692                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector49~693                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector49~694                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector49~694_RESYN590_BDD591                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector49~694_RESYN592_BDD593                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector49~694_RESYN594_BDD595                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector49~694_RESYN596_BDD597                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector50~681                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector50~682                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector50~683                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector50~683_RESYN558_BDD559                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector50~683_RESYN560_BDD561                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector50~683_RESYN562_BDD563                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector50~683_RESYN564_BDD565                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector51~662                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector51~663                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector51~664                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector51~664_RESYN526_BDD527                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector51~664_RESYN528_BDD529                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector51~664_RESYN530_BDD531                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector51~664_RESYN532_BDD533                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector52~674                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector52~675                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector52~676                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector52~676_RESYN494_BDD495                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector52~676_RESYN496_BDD497                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector52~676_RESYN498_BDD499                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector52~676_RESYN500_BDD501                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector53~257_RESYN458_BDD459                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector53~257_RESYN460_BDD461                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector53~257_RESYN464_BDD465                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector53~257_RESYN464_RESYN726_BDD727                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector53~257_RESYN464_RESYN728_BDD729                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector53~257_RESYN464_RESYN730_BDD731                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector53~257_RESYN464_RESYN732_BDD733                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector53~257_RESYN464_RESYN734_BDD735                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector53~257_RESYN466_BDD467                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector53~257_RESYN468_BDD469                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector53~257_RESYN468_RESYN744_BDD745                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector53~257_RESYN468_RESYN746_BDD747                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector53~257_RESYN468_RESYN748_BDD749                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|checksum[0]_RTM12                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|mop_ack_o~13                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; psu_ctrl:psu_ctrl_inst|counter:bit_ctr|Add0~154                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; psu_ctrl:psu_ctrl_inst|counter:bit_ctr|count~807                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|Add0~519                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|Selector0~203                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|current_state.send_bit0                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|current_state.send_bit0_RESYN446_BDD447                                                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|current_state.send_bit0_RESYN448_BDD449                                                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|current_state.send_bit0_RESYN450_BDD451                                                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|current_state.sync_low_RTM07                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|current_state.sync_low_RTM15                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|current_state.sync_low_RTM16_RTM09                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|current_state.sync_low_RTM16_RTM010                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|current_state.sync_low_RTM16_RTM111                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state.send_bit0~70                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~786                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~787                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~788                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~789                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~790                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~790_RESYN14_BDD15                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~790_RESYN16_BDD17                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~790_RESYN18_BDD19                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~796                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~797                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~798                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~800                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~800_RESYN440_BDD441                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~800_RESYN442_BDD443                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~800_RESYN444_BDD445                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~801                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~802                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~803                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~804                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~805                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~805_RESYN436_BDD437                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~805_RESYN436_RESYN740_BDD741                                                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~805_RESYN436_RESYN742_BDD743                                                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~805_RESYN438_BDD439                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~806_RESYN718_BDD719                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~806_RESYN720_BDD721                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux0~767                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux1~763                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux2~763                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux3~763                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux4~763                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux5~763                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux6~809                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux7~809                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux8~763                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux9~763                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux10~763                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux11~763                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux12~858                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux13~838                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux14~838                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux15~838                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux16~838                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux17~825                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux18~825                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux19~825                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux20~825                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux21~930                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux21~931                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux21~949                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux22~825                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux23~825                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux24~1178                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux24~1188                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux25~1144                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux26~1144                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux27~1144                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux28~1144                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux31~1092                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux31~1094                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux31~1095                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux31~1099                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux32~3059                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux32~3060                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux32~3063                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux32~3064                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux32~3067                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux32~3070                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux32~3074                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux33~1009                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux33~1011                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; Mux33~1012                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; clk_switchover:clk_switchover_inst|Equal0~505                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; clk_switchover:clk_switchover_inst|Equal0~508                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; clk_switchover:clk_switchover_inst|Equal0~511                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; clk_switchover:clk_switchover_inst|Equal0~514                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; clk_switchover:clk_switchover_inst|Selector3~77                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; clk_switchover:clk_switchover_inst|Selector4~48                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; clk_switchover:clk_switchover_inst|current_state.idle                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; clk_switchover:clk_switchover_inst|current_state.wr                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; config_fpga:config_fpga_inst|Equal1~57                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; config_fpga:config_fpga_inst|current_state.idle                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; config_fpga:config_fpga_inst|current_state.wr                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|Selector3~24                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|Selector3~25                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|Selector14~73                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|Selector21~461                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector42~215                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector46~217                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector46~219                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector48~215                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector50~215                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector52~217                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector52~219                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector54~215                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector58~80                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_ena~10                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_o[0]~344                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_o[1]~339                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_o[2]~338                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_o[3]~337                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_o[4]~342                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_o[5]~343                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_o[6]~340                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_o[7]~341                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|dat_o[1]~532                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state.done                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state.wb_cycle                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state.wb_cycle~110                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state.wb_cycle~111                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|tga_o[0]~220                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|tga_o[1]~221                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|tga_o[2]~222                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|tga_o[3]~223                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|tga_o[4]~224                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|tga_o[5]~225                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|tga_o[6]~226                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|tga_o[7]~227                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|tga_o[8]~228                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|tga_o[9]~229                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|tga_o[10]~230                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|timer_rst~28                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|reg:hdr0|reg_o[15]                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; dispatch:cmd0|reg:hdr0|reg_o[31]                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; fw_rev:fw_rev_slave|present_state.read                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.store_cmd_param                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[0]                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[1]                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[2]                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[3]                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[4]                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[5]                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[6]                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[7]                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[8]                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[9]                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[10]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[11]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[12]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[13]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[14]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[15]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[16]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[17]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[18]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[19]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[20]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[21]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[22]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[23]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[24]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[25]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[26]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[27]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[28]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[29]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[30]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[31]                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[0]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[1]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[2]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[3]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[4]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[5]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[6]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[7]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[8]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[9]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[10]                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:frame_seq_num_reg|reg_o[0]                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:frame_seq_num_reg|reg_o[1]                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:frame_seq_num_reg|reg_o[2]                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:frame_seq_num_reg|reg_o[3]                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:frame_seq_num_reg|reg_o[4]                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:frame_seq_num_reg|reg_o[5]                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:frame_seq_num_reg|reg_o[6]                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:frame_seq_num_reg|reg_o[7]                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:frame_seq_num_reg|reg_o[8]                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:frame_seq_num_reg|reg_o[9]                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:frame_seq_num_reg|reg_o[10]                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:frame_seq_num_reg|reg_o[11]                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:frame_seq_num_reg|reg_o[12]                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:frame_seq_num_reg|reg_o[15]                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:frame_seq_num_reg|reg_o[16]                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[0]                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[1]                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[2]                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[3]                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[4]                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[5]                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[6]                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[7]                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[8]                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[9]                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[10]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[11]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[12]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[14]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[15]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[16]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[17]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[18]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[19]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[20]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[22]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[24]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[25]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[26]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[27]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[28]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[29]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[30]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg|reg_o[31]                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:par_id_reg|reg_o[0]                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:par_id_reg|reg_o[1]                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:par_id_reg|reg_o[2]                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:par_id_reg|reg_o[3]                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:par_id_reg|reg_o[4]                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:par_id_reg|reg_o[5]                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:par_id_reg|reg_o[6]                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:par_id_reg|reg_o[7]                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|Selector6~107                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|Selector6~108                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[1]                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[2]                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[3]                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[5]                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[6]                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[7]                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[8]                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[9]                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[10]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[11]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[12]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[14]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[15]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[16]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[17]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[18]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[19]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[21]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[22]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[23]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[24]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[26]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|cmd_code_reg[31]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[2]                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[3]                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[4]                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[5]                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[6]                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[7]                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[8]                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[9]                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[10]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[11]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[12]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[13]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[14]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[15]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[16]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[17]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[18]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[19]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[20]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[21]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[22]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[23]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[24]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[25]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[26]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[27]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[28]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[29]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[30]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_reg[31]                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_size_reg[2]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_size_reg[3]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_size_reg[4]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_size_reg[5]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_size_reg[6]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_size_reg[7]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_size_reg[8]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_size_reg[9]                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_size_reg[10]                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_seq_num_reg[0]                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_seq_num_reg[1]                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_seq_num_reg[4]                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_seq_num_reg[5]                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_seq_num_reg[6]                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_seq_num_reg[7]                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_seq_num_reg[14]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_seq_num_reg[16]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_seq_num_reg[20]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_seq_num_reg[22]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_seq_num_reg[23]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_seq_num_reg[25]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_seq_num_reg[28]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_seq_num_reg[31]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[0]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[1]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[2]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[3]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[4]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[5]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[6]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[7]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[8]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[9]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[10]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[11]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[12]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[13]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[14]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[15]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[16]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[17]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[18]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[19]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[20]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[21]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[22]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[23]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[24]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[25]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[26]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[27]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[28]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[29]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[30]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|frame_sync_num_reg[31]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|last_frame_reg                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|parameter_id_reg[0]                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|parameter_id_reg[1]                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|parameter_id_reg[2]                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|parameter_id_reg[3]                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|parameter_id_reg[4]                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|parameter_id_reg[5]                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|parameter_id_reg[6]                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|parameter_id_reg[7]                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|current_state.return_data_idle    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|current_state.return_data_idle~15 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|Selector56~718                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|present_retire_state.latch_cmd~6                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|present_retire_state.received                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:card_addr_reg|reg_o[4]                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:card_addr_reg|reg_o[5]                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:card_addr_reg|reg_o[6]                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:card_addr_reg|reg_o[7]                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[0]                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[1]                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[2]                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[3]                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[4]                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[5]                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[6]                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[7]                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[8]                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[9]                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[10]                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[25]                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[26]                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[27]                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[28]                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[29]                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[30]                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[31]                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28851_RESYN66_BDD67                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28851_RESYN72_BDD73                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28861_RESYN78_BDD79                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28861_RESYN84_BDD85                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28864                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28870_RESYN90_BDD91                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28870_RESYN96_BDD97                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28873                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28874                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28879_RESYN102_BDD103                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28879_RESYN108_BDD109                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28888_RESYN114_BDD115                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28888_RESYN120_BDD121                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28897_RESYN126_BDD127                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28897_RESYN132_BDD133                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28900                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28906_RESYN138_BDD139                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28906_RESYN144_BDD145                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28906_RESYN144_BDD145_DUP_COMB ; COMBOUT          ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28906_RESYN144_BDD145                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28906_RESYN144_BDD145_DUP_COMB                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28909                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28915_RESYN150_BDD151                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28915_RESYN156_BDD157                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28918                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28919                                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28919_DUP_COMB                 ; COMBOUT          ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28919                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28924_RESYN162_BDD163                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28924_RESYN168_BDD169                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28927                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28933_RESYN174_BDD175                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28933_RESYN180_BDD181                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28942_RESYN186_BDD187                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28942_RESYN192_BDD193                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28951_RESYN198_BDD199                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28951_RESYN204_BDD205                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28960_RESYN210_BDD211                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28960_RESYN216_BDD217                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28972                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28973                                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28973_DUP_COMB                 ; COMBOUT          ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28973                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28978_RESYN234_BDD235                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28978_RESYN240_BDD241                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28987_RESYN246_BDD247                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28987_RESYN248_BDD249                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28987_RESYN248_BDD249_DUP_COMB ; COMBOUT          ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28987_RESYN248_BDD249                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28987_RESYN252_BDD253                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28990                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28996_RESYN258_BDD259                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~28999                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29000                                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29000_DUP_COMB                 ; COMBOUT          ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29000                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29005_RESYN270_BDD271                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29005_RESYN272_BDD273                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29005_RESYN272_BDD273_DUP_COMB ; COMBOUT          ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29005_RESYN272_BDD273                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29005_RESYN276_BDD277                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29014_RESYN282_BDD283                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29014_RESYN288_BDD289                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29023_RESYN294_BDD295                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29023_RESYN300_BDD301                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29032_RESYN306_BDD307                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29032_RESYN312_BDD313                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29041_RESYN318_BDD319                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29041_RESYN324_BDD325                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29041_RESYN324_BDD325_DUP_COMB ; COMBOUT          ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29041_RESYN324_BDD325                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29050_RESYN330_BDD331                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29050_RESYN336_BDD337                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29053                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29059_RESYN342_BDD343                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29059_RESYN348_BDD349                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29068_RESYN354_BDD355                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29068_RESYN360_BDD361                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29077_RESYN366_BDD367                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29077_RESYN372_BDD373                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29086_RESYN378_BDD379                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29089                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29095_RESYN390_BDD391                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29095_RESYN396_BDD397                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29104_RESYN402_BDD403                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29104_RESYN404_BDD405                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29104_RESYN404_BDD405_DUP_COMB ; COMBOUT          ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29104_RESYN404_BDD405                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29104_RESYN408_BDD409                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29122_RESYN426_BDD427                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29122_RESYN428_BDD429                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29122_RESYN428_BDD429_DUP_COMB ; COMBOUT          ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29122_RESYN428_BDD429                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector22~664                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector22~664_RESYN708_BDD709                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector24~716                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector24~716_RESYN644_BDD645                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector25~677                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector25~677_DUP_COMB                                  ; COMBOUT          ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector26~670                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector28~670                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector29~683                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector31~670                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector32~677                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector35~676                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector35~676_RESYN556_BDD557                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector36~670                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector37~680                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector41~685                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector42~683                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector42~683_RESYN572_BDD573                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector43~686                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector49~688                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector50~683                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector50~683_RESYN564_BDD565                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector51~658                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector53~257_RESYN466_BDD467                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector53~257_RESYN468_BDD469                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector53~257_RESYN468_RESYN746_BDD747                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|checksum[0]_RTM12                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply0|reply_translator:i_reply_translator|checksum[0]_RTM12~_DUP_COMB_1                            ; COMBOUT          ;
; leds:led0|read_cmd~77                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; leds:led0|read_cmd~78                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; psu_ctrl:psu_ctrl_inst|brst_mce_set~7                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; psu_ctrl:psu_ctrl_inst|current_state.rd1                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; psu_ctrl:psu_ctrl_inst|cut_pow_set~34                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; psu_ctrl:psu_ctrl_inst|cycle_pow_set~9                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; ret_dat_wbs:ret_dat_param|Equal0~75                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; ret_dat_wbs:ret_dat_param|Equal0~76                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; ret_dat_wbs:ret_dat_param|Equal1~158                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; ret_dat_wbs:ret_dat_param|Equal1~159                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; ret_dat_wbs:ret_dat_param|Equal1~160                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; ret_dat_wbs:ret_dat_param|Equal1~161                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; ret_dat_wbs:ret_dat_param|Equal2~62                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; ret_dat_wbs:ret_dat_param|Equal2~64                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; ret_dat_wbs:ret_dat_param|Selector2~62                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; ret_dat_wbs:ret_dat_param|data_rate_data[21]                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; ret_dat_wbs:ret_dat_param|data_rate_data[23]                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; ret_dat_wbs:ret_dat_param|data_rate_data[25]                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; ret_dat_wbs:ret_dat_param|data_rate_data[27]                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; ret_dat_wbs:ret_dat_param|data_rate_data[29]                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; ret_dat_wbs:ret_dat_param|data_rate_data[31]                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; ret_dat_wbs:ret_dat_param|reg:start_reg|reg_o[22]                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; ret_dat_wbs:ret_dat_param|reg:start_reg|reg_o[26]                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; ret_dat_wbs:ret_dat_param|reg:start_reg|reg_o[30]                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; ret_dat_wbs:ret_dat_param|reg:stop_reg|reg_o[27]                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|Selector0~148                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|\i_gen_ack:count[31]~36                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|ack_write                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|base_addr[0]                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|base_addr[1]                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|base_addr[2]                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|base_addr[3]                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|base_addr[4]                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|base_addr[5]                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|base_addr[6]                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|base_addr[7]                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|base_addr[8]                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|base_addr[9]                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|base_addr[10]                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|base_addr[11]                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|base_addr[12]                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|base_addr[13]                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|base_addr[14]                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|base_addr[15]                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|base_addr[16]                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|base_addr[17]                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|base_addr[18]                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|base_addr[19]                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|n_ce1_o                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|sram_rdata[24]                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|sram_rdata[25]                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|sram_wdata[22]                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|sram_wdata[24]                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|sram_wdata[26]                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|sram_wdata[27]                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|sram_wdata[29]                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|sram_wdata[30]                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|sram_wdata[31]                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sram_ctrl:sram_ctrl_inst|write_cmd~2                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|current_state.send_bit0                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|current_state.send_bit0_RESYN450_BDD451                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|current_state.sync_low_RTM16_RTM111                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~800                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~800_RESYN444_BDD445                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~806_RESYN718_BDD719                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|next_state~806_RESYN720_BDD721                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Equal0~53                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Equal3~35                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux0~978                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux1~978                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux2~978                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux3~978                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux4~978                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux5~978                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux6~979                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux7~979                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux8~978                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux9~978                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux10~978                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux11~978                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux24~978                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux25~978                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux26~978                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux27~978                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux28~978                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux31~893                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux31~894                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux31~897                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux31~901                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|Mux31~902                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|current_state.idle                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[1]                                                                                    ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[1]~_DUP_COMB_1042                                                   ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[1]                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[1]~_DUP_COMB_1042                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[2]                                                                                    ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[2]~_DUP_COMB_1044                                                   ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[2]                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[4]                                                                                    ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[4]~_DUP_COMB_1050                                                   ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[4]                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[6]                                                                                    ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[6]~_DUP_COMB_1094                                                   ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[6]                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[7]                                                                                    ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[7]~_DUP_COMB_1088                                                   ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[7]                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[8]                                                                                    ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[8]~_DUP_COMB_1080                                                   ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[8]                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[9]                                                                                    ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[9]~_DUP_COMB_1056                                                   ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[9]                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[10]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[10]~_DUP_COMB_1086                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[10]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[11]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[11]~_DUP_COMB_1074                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[11]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[12]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[12]~_DUP_COMB_1076                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[12]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[13]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[13]~_DUP_COMB_1052                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[13]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[14]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[14]~_DUP_COMB_1046                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[14]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[15]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[15]~_DUP_COMB_1072                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[15]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[16]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[16]~_DUP_COMB_1092                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[16]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[17]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[17]~_DUP_COMB_1058                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[17]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[18]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[18]~_DUP_COMB_1070                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[18]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[19]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[19]~_DUP_COMB_1062                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[19]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[20]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[20]~_DUP_COMB_1096                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[20]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[21]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[21]~_DUP_COMB_1090                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[21]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[22]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[22]~_DUP_COMB_1098                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[22]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[23]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[23]~_DUP_COMB_1084                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[23]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[24]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[24]~_DUP_COMB_1068                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[24]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[25]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[25]~_DUP_COMB_1078                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[25]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[26]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[26]~_DUP_COMB_1082                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[26]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[27]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[27]~_DUP_COMB_1060                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[27]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[28]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[28]~_DUP_COMB_1064                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[28]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[29]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[29]~_DUP_COMB_1066                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[29]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[30]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[30]~_DUP_COMB_1054                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[30]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[31]                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[31]~_DUP_COMB_1048                                                  ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_data[31]                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|reg:dv_en_reg|reg_o[21]                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|reg:dv_en_reg|reg_o[23]                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|reg:dv_en_reg|reg_o[26]                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|reg:dv_en_reg|reg_o[30]                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|reg:dv_en_reg|reg_o[31]                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|reg:sync_mode_reg|reg_o[21]                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|reg:sync_mode_reg|reg_o[30]                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[0]                                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[0]~_DUP_COMB_1042                                                 ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[0]                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[0]~_DUP_COMB_1042                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[3]                                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[3]~_DUP_COMB_1068                                                 ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[3]                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[5]                                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[5]~_DUP_COMB_1070                                                 ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[5]                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[20]                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[20]~_DUP_COMB_1054                                                ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[21]                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[21]~_DUP_COMB_1058                                                ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[21]                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[22]                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[22]~_DUP_COMB_1062                                                ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[22]                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[23]                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[23]~_DUP_COMB_1066                                                ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[23]                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[24]                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[24]~_DUP_COMB_1044                                                ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[24]                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[25]                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[25]~_DUP_COMB_1046                                                ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[25]                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[26]                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[26]~_DUP_COMB_1048                                                ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[26]                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[27]                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[27]~_DUP_COMB_1050                                                ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[27]                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[28]                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[28]~_DUP_COMB_1052                                                ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[28]                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[29]                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[29]~_DUP_COMB_1056                                                ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[29]                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[30]                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[30]~_DUP_COMB_1060                                                ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[30]                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[31]                                                                                 ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[31]~_DUP_COMB_1064                                                ; COMBOUT          ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_data[31]                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                       ;                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------+------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/scuba2_repository/cards/clk_card/clk_card/synth/clk_card.pin.


+----------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                              ;
+---------------------------------------------+------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                        ;
+---------------------------------------------+------------------------------------------------------------------------------+
; Total logic elements                        ; 9,960 / 32,470 ( 31 % )                                                      ;
;     -- Combinational with no register       ; 5256                                                                         ;
;     -- Register only                        ; 1298                                                                         ;
;     -- Combinational with a register        ; 3406                                                                         ;
;                                             ;                                                                              ;
; Logic element usage by number of LUT inputs ;                                                                              ;
;     -- 4 input functions                    ; 4850                                                                         ;
;     -- 3 input functions                    ; 1776                                                                         ;
;     -- 2 input functions                    ; 1987                                                                         ;
;     -- 1 input functions                    ; 711                                                                          ;
;     -- 0 input functions                    ; 636                                                                          ;
;                                             ;                                                                              ;
; Logic elements by mode                      ;                                                                              ;
;     -- normal mode                          ; 8398                                                                         ;
;     -- arithmetic mode                      ; 1562                                                                         ;
;     -- qfbk mode                            ; 576                                                                          ;
;     -- register cascade mode                ; 0                                                                            ;
;     -- synchronous clear/load mode          ; 2556                                                                         ;
;     -- asynchronous clear/load mode         ; 4590                                                                         ;
;                                             ;                                                                              ;
; Total registers                             ; 4,704 / 35,978 ( 13 % )                                                      ;
; Total LABs                                  ; 1,161 / 3,247 ( 36 % )                                                       ;
; Logic elements in carry chains              ; 1718                                                                         ;
; User inserted logic elements                ; 0                                                                            ;
; Virtual pins                                ; 0                                                                            ;
; I/O pins                                    ; 244 / 598 ( 41 % )                                                           ;
;     -- Clock pins                           ; 3 / 16 ( 19 % )                                                              ;
; Global signals                              ; 8                                                                            ;
; M512s                                       ; 14 / 295 ( 5 % )                                                             ;
; M4Ks                                        ; 171 / 171 ( 100 % )                                                          ;
; M-RAMs                                      ; 0 / 4 ( 0 % )                                                                ;
; Total memory bits                           ; 677,888 / 3,317,184 ( 20 % )                                                 ;
; Total RAM block bits                        ; 796,032 / 3,317,184 ( 24 % )                                                 ;
; DSP block 9-bit elements                    ; 8 / 96 ( 8 % )                                                               ;
; PLLs                                        ; 1 / 6 ( 17 % )                                                               ;
; Global clocks                               ; 8 / 16 ( 50 % )                                                              ;
; Regional clocks                             ; 0 / 16 ( 0 % )                                                               ;
; Fast regional clocks                        ; 0 / 16 ( 0 % )                                                               ;
; SERDES transmitters                         ; 0 / 82 ( 0 % )                                                               ;
; SERDES receivers                            ; 0 / 82 ( 0 % )                                                               ;
; Average interconnect usage                  ; 8%                                                                           ;
; Peak interconnect usage                     ; 24%                                                                          ;
; Maximum fan-out node                        ; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk0 ;
; Maximum fan-out                             ; 4827                                                                         ;
; Highest non-global fan-out signal           ; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state.wb_cycle~111             ;
; Highest non-global fan-out                  ; 270                                                                          ;
; Total fan-out                               ; 48570                                                                        ;
; Average fan-out                             ; 4.67                                                                         ;
+---------------------------------------------+------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                              ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ccssi             ; H22   ; 2        ; 0            ; 48           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw3           ; A8    ; 4        ; 68           ; 58           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw4           ; A9    ; 4        ; 66           ; 58           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dv_pulse_fibre    ; AG12  ; 7        ; 60           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; eeprom_si         ; AF16  ; 8        ; 29           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_clkr     ; R2    ; 6        ; 85           ; 25           ; 2           ; 69                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[0]  ; AG9   ; 7        ; 66           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[1]  ; AF9   ; 7        ; 68           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[2]  ; AE9   ; 7        ; 68           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[3]  ; AH8   ; 7        ; 68           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[4]  ; AH9   ; 7        ; 68           ; 0            ; 5           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[5]  ; AD8   ; 7        ; 71           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[6]  ; AF8   ; 7        ; 71           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[7]  ; AG8   ; 7        ; 71           ; 0            ; 5           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_rdy      ; AE14  ; 7        ; 47           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_rvs      ; AD10  ; 7        ; 66           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_sc_nd    ; AF10  ; 7        ; 64           ; 0            ; 4           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_status   ; AH10  ; 7        ; 64           ; 0            ; 5           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inclk14           ; K17   ; 3        ; 36           ; 58           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inclk15           ; M17   ; 3        ; 36           ; 58           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_ac_a   ; W26   ; 1        ; 0            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_ac_b   ; Y26   ; 1        ; 0            ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc1_a  ; U26   ; 1        ; 0            ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc1_b  ; V26   ; 1        ; 0            ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc2_a  ; W28   ; 1        ; 0            ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc2_b  ; Y28   ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc3_a  ; T28   ; 1        ; 0            ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc3_b  ; V27   ; 1        ; 0            ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc1_a  ; AB28  ; 1        ; 0            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc1_b  ; AA28  ; 1        ; 0            ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc2_a  ; AE28  ; 1        ; 0            ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc2_b  ; AC28  ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc3_a  ; AB26  ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc3_b  ; AA25  ; 1        ; 0            ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc4_a  ; AF28  ; 1        ; 0            ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc4_b  ; AD28  ; 1        ; 0            ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; manchester_data   ; E10   ; 4        ; 66           ; 58           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; manchester_sigdet ; A10   ; 4        ; 64           ; 58           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mosii             ; H21   ; 2        ; 0            ; 48           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rs232_rx          ; C12   ; 4        ; 60           ; 58           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst_n             ; AC9   ; 7        ; 62           ; 0            ; 5           ; 14                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sclki             ; E28   ; 2        ; 0            ; 47           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[0]        ; C28   ; 2        ; 0            ; 49           ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[1]        ; C27   ; 2        ; 0            ; 49           ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[2]        ; H23   ; 2        ; 0            ; 49           ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[3]        ; H24   ; 2        ; 0            ; 49           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ttl_nrx1          ; L24   ; 2        ; 0            ; 42           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ttl_nrx2          ; H26   ; 2        ; 0            ; 42           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ttl_nrx3          ; H25   ; 2        ; 0            ; 42           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                         ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; eeprom_cs        ; AG16  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; eeprom_sck       ; AE16  ; 8        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; eeprom_so        ; AD16  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_rx_a_nb    ; AF11  ; 7        ; 62           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_rx_bisten  ; AE11  ; 7        ; 62           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_rx_refclk  ; C15   ; 10       ; 38           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_rx_rf      ; AH11  ; 7        ; 62           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_bisten  ; AF7   ; 7        ; 76           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_clkw    ; K14   ; 9        ; 43           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[0] ; AF5   ; 7        ; 80           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[1] ; AH5   ; 7        ; 80           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[2] ; AF4   ; 7        ; 82           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[3] ; AG4   ; 7        ; 82           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[4] ; AG5   ; 7        ; 82           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[5] ; AG3   ; 7        ; 84           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[6] ; AE5   ; 7        ; 84           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[7] ; AH4   ; 7        ; 84           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_ena     ; AG6   ; 7        ; 78           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_enn     ; AD6   ; 7        ; 78           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_foto    ; AH7   ; 7        ; 76           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_sc_nd   ; AE6   ; 7        ; 80           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; grn_led          ; AC23  ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_clk         ; E15   ; 9        ; 43           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_cmd         ; G24   ; 2        ; 0            ; 50           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_spare       ; G23   ; 2        ; 0            ; 50           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_sync        ; F24   ; 2        ; 0            ; 51           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[0]     ; AD21  ; 8        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[10]    ; AE24  ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[11]    ; AG24  ; 8        ; 3            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[12]    ; AF25  ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[13]    ; AH25  ; 8        ; 1            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[14]    ; AG25  ; 8        ; 1            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[15]    ; AH26  ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[1]     ; AG22  ; 8        ; 9            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[2]     ; AH22  ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[3]     ; AF22  ; 8        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[4]     ; AE22  ; 8        ; 7            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[5]     ; AH23  ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[6]     ; AF23  ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[7]     ; AD23  ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[8]     ; AG23  ; 8        ; 5            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[9]     ; AH24  ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[0]     ; AE21  ; 8        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[10]    ; AG19  ; 8        ; 21           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[11]    ; AH19  ; 8        ; 21           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[12]    ; AD18  ; 8        ; 23           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[13]    ; AE18  ; 8        ; 23           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[14]    ; AG18  ; 8        ; 23           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[15]    ; AF17  ; 8        ; 25           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[1]     ; AG21  ; 8        ; 14           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[2]     ; AF21  ; 8        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[3]     ; AE20  ; 8        ; 17           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[4]     ; AF20  ; 8        ; 17           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[5]     ; AH21  ; 8        ; 19           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[6]     ; AH20  ; 8        ; 19           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[7]     ; AE19  ; 8        ; 19           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[8]     ; AD19  ; 8        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[9]     ; AF19  ; 8        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0clk_e     ; AG26  ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0clk_o     ; AG17  ; 8        ; 25           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[0]     ; AA18  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[10]    ; AH16  ; 8        ; 27           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[11]    ; AC21  ; 8        ; 19           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[12]    ; AC19  ; 8        ; 19           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[13]    ; AD17  ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[14]    ; AE17  ; 8        ; 25           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[15]    ; AE12  ; 7        ; 60           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[1]     ; Y18   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[2]     ; AA19  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[3]     ; W19   ; 8        ; 25           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[4]     ; Y19   ; 8        ; 25           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[5]     ; AA20  ; 8        ; 23           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[6]     ; AF24  ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[7]     ; AE23  ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[8]     ; AG20  ; 8        ; 17           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[9]     ; AF18  ; 8        ; 23           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[0]     ; V11   ; 7        ; 56           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[10]    ; AC5   ; 7        ; 84           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[11]    ; AC6   ; 7        ; 82           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[12]    ; AC7   ; 7        ; 76           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[13]    ; AD13  ; 7        ; 56           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[14]    ; AE13  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[15]    ; AF13  ; 7        ; 56           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[1]     ; Y9    ; 7        ; 80           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[2]     ; Y10   ; 7        ; 64           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[3]     ; Y11   ; 7        ; 58           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[4]     ; AA9   ; 7        ; 71           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[5]     ; AA10  ; 7        ; 66           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[6]     ; AB7   ; 7        ; 84           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[7]     ; AB8   ; 7        ; 76           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[8]     ; AB9   ; 7        ; 68           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[9]     ; AB12  ; 7        ; 58           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1clk_e     ; AG13  ; 7        ; 58           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1clk_o     ; AD12  ; 7        ; 58           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; misoo            ; F28   ; 2        ; 0            ; 45           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; nepc_sel         ; D19   ; 3        ; 19           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; nreconf          ; E19   ; 3        ; 21           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; red_led          ; AB22  ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; rs232_tx         ; B12   ; 4        ; 60           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; smb_clk          ; AB21  ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[0]    ; C1    ; 5        ; 85           ; 49           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[10]   ; G5    ; 5        ; 85           ; 50           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[11]   ; G6    ; 5        ; 85           ; 50           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[12]   ; H5    ; 5        ; 85           ; 49           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[13]   ; H6    ; 5        ; 85           ; 49           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[14]   ; H7    ; 5        ; 85           ; 48           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[15]   ; H8    ; 5        ; 85           ; 48           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[16]   ; J5    ; 5        ; 85           ; 47           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[17]   ; J6    ; 5        ; 85           ; 47           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[18]   ; K5    ; 5        ; 85           ; 46           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[19]   ; K6    ; 5        ; 85           ; 46           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[1]    ; C2    ; 5        ; 85           ; 49           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[2]    ; D1    ; 5        ; 85           ; 48           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[3]    ; D2    ; 5        ; 85           ; 48           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[4]    ; E1    ; 5        ; 85           ; 47           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[5]    ; E2    ; 5        ; 85           ; 47           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[6]    ; F3    ; 5        ; 85           ; 46           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[7]    ; F4    ; 5        ; 85           ; 46           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[8]    ; F5    ; 5        ; 85           ; 51           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[9]    ; F6    ; 5        ; 85           ; 51           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_ce2        ; G4    ; 5        ; 85           ; 44           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_nbhe       ; G3    ; 5        ; 85           ; 44           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_nble       ; J7    ; 5        ; 85           ; 45           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_nce1       ; F2    ; 5        ; 85           ; 45           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_noe        ; J8    ; 5        ; 85           ; 45           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_nwe        ; F1    ; 5        ; 85           ; 45           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[0]    ; T1    ; 6        ; 85           ; 24           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[10]   ; T9    ; 6        ; 85           ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[11]   ; T10   ; 6        ; 85           ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[12]   ; U9    ; 6        ; 85           ; 20           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[13]   ; U10   ; 6        ; 85           ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[14]   ; V1    ; 6        ; 85           ; 22           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[15]   ; V2    ; 6        ; 85           ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[16]   ; W1    ; 6        ; 85           ; 20           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[17]   ; W2    ; 6        ; 85           ; 20           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[18]   ; V3    ; 6        ; 85           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[19]   ; V4    ; 6        ; 85           ; 21           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[1]    ; U2    ; 6        ; 85           ; 24           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[2]    ; T3    ; 6        ; 85           ; 24           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[3]    ; T4    ; 6        ; 85           ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[4]    ; U3    ; 6        ; 85           ; 23           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[5]    ; U4    ; 6        ; 85           ; 23           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[6]    ; T5    ; 6        ; 85           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[7]    ; T6    ; 6        ; 85           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[8]    ; T7    ; 6        ; 85           ; 23           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[9]    ; T8    ; 6        ; 85           ; 23           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_ce2        ; V9    ; 6        ; 85           ; 17           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_nbhe       ; Y1    ; 6        ; 85           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_nble       ; U6    ; 6        ; 85           ; 19           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_nce1       ; W3    ; 6        ; 85           ; 19           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_noe        ; U5    ; 6        ; 85           ; 19           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_nwe        ; W4    ; 6        ; 85           ; 19           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sreqo            ; F27   ; 2        ; 0            ; 45           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_tx1          ; L21   ; 2        ; 0            ; 43           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_tx2          ; G27   ; 2        ; 0            ; 43           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_tx3          ; G28   ; 2        ; 0            ; 43           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_txena1       ; K22   ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_txena2       ; G26   ; 2        ; 0            ; 44           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_txena3       ; G25   ; 2        ; 0            ; 44           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; wdog             ; E6    ; 4        ; 80           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ylw_led          ; AC24  ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                               ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; card_id        ; AD24  ; 8        ; 5            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; smb_data       ; AB20  ; 8        ; 9            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[0]  ; G1    ; 5        ; 85           ; 43           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[10] ; L7    ; 5        ; 85           ; 43           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[11] ; L8    ; 5        ; 85           ; 43           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[12] ; M7    ; 5        ; 85           ; 40           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[13] ; M8    ; 5        ; 85           ; 40           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[14] ; L9    ; 5        ; 85           ; 41           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[15] ; L10   ; 5        ; 85           ; 41           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[1]  ; G2    ; 5        ; 85           ; 43           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[2]  ; H1    ; 5        ; 85           ; 41           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[3]  ; H2    ; 5        ; 85           ; 41           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[4]  ; H3    ; 5        ; 85           ; 42           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[5]  ; H4    ; 5        ; 85           ; 42           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[6]  ; J3    ; 5        ; 85           ; 40           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[7]  ; J4    ; 5        ; 85           ; 40           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[8]  ; L5    ; 5        ; 85           ; 42           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[9]  ; L6    ; 5        ; 85           ; 42           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[0]  ; V5    ; 6        ; 85           ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[10] ; AA4   ; 6        ; 85           ; 15           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[11] ; AB1   ; 6        ; 85           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[12] ; AB2   ; 6        ; 85           ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[13] ; AB4   ; 6        ; 85           ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[14] ; AB3   ; 6        ; 85           ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[15] ; AC1   ; 6        ; 85           ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[1]  ; V6    ; 6        ; 85           ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[2]  ; W5    ; 6        ; 85           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[3]  ; W6    ; 6        ; 85           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[4]  ; Y2    ; 6        ; 85           ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[5]  ; Y3    ; 6        ; 85           ; 17           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[6]  ; Y4    ; 6        ; 85           ; 17           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[7]  ; AA1   ; 6        ; 85           ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[8]  ; AA2   ; 6        ; 85           ; 16           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[9]  ; AA3   ; 6        ; 85           ; 15           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 16 / 70 ( 23 % ) ; 3.3V          ; --           ;
; 2        ; 21 / 74 ( 28 % ) ; 3.3V          ; --           ;
; 3        ; 4 / 70 ( 6 % )   ; 3.3V          ; --           ;
; 4        ; 8 / 74 ( 11 % )  ; 3.3V          ; --           ;
; 5        ; 42 / 74 ( 57 % ) ; 3.3V          ; --           ;
; 6        ; 43 / 70 ( 61 % ) ; 3.3V          ; --           ;
; 7        ; 49 / 74 ( 66 % ) ; 3.3V          ; --           ;
; 8        ; 59 / 71 ( 83 % ) ; 3.3V          ; --           ;
; 9        ; 2 / 6 ( 33 % )   ; 3.3V          ; --           ;
; 10       ; 1 / 4 ( 25 % )   ; 3.3V          ; --           ;
; 11       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 12       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                     ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; Termination ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; A2       ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A3       ; 579        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A4       ; 577        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A5       ; 588        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A6       ; 595        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A7       ; 601        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A8       ; 618        ; 4        ; dip_sw3                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A9       ; 621        ; 4        ; dip_sw4                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A10      ; 626        ; 4        ; manchester_sigdet        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A11      ; 633        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A12      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A13      ; 645        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A16      ; 706        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A17      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A18      ; 718        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A19      ; 724        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A20      ; 737        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A21      ; 741        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A22      ; 751        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A23      ; 757        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A24      ; 765        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A25      ; 769        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A26      ; 776        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A27      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AA1      ; 443        ; 6        ; sram1_data[7]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA2      ; 442        ; 6        ; sram1_data[8]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA3      ; 438        ; 6        ; sram1_data[9]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA4      ; 439        ; 6        ; sram1_data[10]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA5      ; 415        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA6      ; 416        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA7      ; 411        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA8      ; 412        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA9      ; 355        ; 7        ; mictor1_o[4]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA10     ; 343        ; 7        ; mictor1_o[5]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA11     ; 324        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA12     ; 301        ; 7        ; ^VCCSEL                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCG_PLL6                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AA14     ; 286        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA15     ; 285        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA16     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA17     ; 274        ; 8        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AA18     ; 268        ; 8        ; mictor1_e[0]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA19     ; 256        ; 8        ; mictor1_e[2]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA20     ; 245        ; 8        ; mictor1_e[5]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA21     ; 163        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA22     ; 164        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA23     ; 159        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA24     ; 160        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA25     ; 136        ; 1        ; lvds_reply_rc3_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA26     ; 137        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA27     ; 133        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA28     ; 132        ; 1        ; lvds_reply_rc1_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB1      ; 434        ; 6        ; sram1_data[11]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB2      ; 433        ; 6        ; sram1_data[12]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB3      ; 430        ; 6        ; sram1_data[14]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB4      ; 429        ; 6        ; sram1_data[13]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB5      ; 407        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB6      ; 408        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB7      ; 387        ; 7        ; mictor1_o[6]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB8      ; 359        ; 7        ; mictor1_o[7]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB9      ; 349        ; 7        ; mictor1_o[8]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB10     ; 346        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB11     ; 327        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB12     ; 321        ; 7        ; mictor1_o[9]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB13     ; 295        ; 7        ; ^nCE                     ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB14     ;            ;          ; GNDG_PLL6                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB15     ; 280        ; 8        ; ^MSEL2                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB16     ;            ; 12       ; VCC_PLL6_OUTB            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AB17     ; 275        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB18     ; 258        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB19     ; 240        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB20     ; 213        ; 8        ; smb_data                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB21     ; 207        ; 8        ; smb_clk                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB22     ; 192        ; 8        ; red_led                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB23     ; 167        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB24     ; 168        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB25     ; 146        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB26     ; 145        ; 1        ; lvds_reply_rc3_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB27     ; 142        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB28     ; 141        ; 1        ; lvds_reply_rc1_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AC1      ; 426        ; 6        ; sram1_data[15]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AC2      ; 425        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC3      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC4      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC5      ; 384        ; 7        ; mictor1_o[10]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC6      ; 378        ; 7        ; mictor1_o[11]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC7      ; 362        ; 7        ; mictor1_o[12]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC8      ; 345        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC9      ; 332        ; 7        ; rst_n                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC10     ; 326        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC11     ; 314        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC12     ; 302        ; 7        ; ^PORSEL                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC13     ; 296        ; 7        ; ^nCEO                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC14     ;            ; 11       ; VCC_PLL6_OUTA            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AC15     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC16     ; 278        ; 8        ; ^MSEL0                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC17     ; 276        ; 8        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AC18     ; 277        ; 8        ; PLL_ENA                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC19     ; 234        ; 8        ; mictor1_e[12]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC20     ; 228        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC21     ; 233        ; 8        ; mictor1_e[11]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC22     ; 222        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC23     ; 188        ; 8        ; grn_led                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC24     ; 186        ; 8        ; ylw_led                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC25     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC26     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC27     ; 150        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC28     ; 149        ; 1        ; lvds_reply_rc2_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AD1      ; 422        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD2      ; 421        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD3      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD4      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD5      ; 368        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD6      ; 366        ; 7        ; fibre_tx_enn             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD7      ; 371        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD8      ; 354        ; 7        ; fibre_rx_data[5]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD9      ; 340        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD10     ; 341        ; 7        ; fibre_rx_rvs             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD11     ; 309        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD12     ; 317        ; 7        ; mictor1clk_o             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD13     ; 312        ; 7        ; mictor1_o[13]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD14     ; 293        ; 7        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AD15     ; 290        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD16     ; 260        ; 8        ; eeprom_so                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD17     ; 255        ; 8        ; mictor1_e[13]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD18     ; 244        ; 8        ; mictor0_o[12]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD19     ; 236        ; 8        ; mictor0_o[8]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD20     ; 235        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD21     ; 218        ; 8        ; mictor0_e[0]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD22     ; 204        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD23     ; 205        ; 8        ; mictor0_e[7]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD24     ; 201        ; 8        ; card_id                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD25     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD26     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD27     ; 154        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD28     ; 153        ; 1        ; lvds_reply_rc4_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AE1      ; 418        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE2      ; 417        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE3      ; 402        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AE4      ; 376        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE5      ; 386        ; 7        ; fibre_tx_data[6]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE6      ; 372        ; 7        ; fibre_tx_sc_nd           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE7      ; 367        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE8      ; 353        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE9      ; 348        ; 7        ; fibre_rx_data[2]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE10     ; 334        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE11     ; 331        ; 7        ; fibre_rx_bisten          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE12     ; 322        ; 7        ; mictor1_e[15]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE13     ; 313        ; 7        ; mictor1_o[14]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE14     ; 294        ; 7        ; fibre_rx_rdy             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE15     ; 289        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE16     ; 263        ; 8        ; eeprom_sck               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE17     ; 253        ; 8        ; mictor1_e[14]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE18     ; 246        ; 8        ; mictor0_o[13]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE19     ; 232        ; 8        ; mictor0_o[7]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 8        ; mictor0_o[3]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE21     ; 220        ; 8        ; mictor0_o[0]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE22     ; 209        ; 8        ; mictor0_e[4]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE23     ; 211        ; 8        ; mictor1_e[7]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE24     ; 198        ; 8        ; mictor0_e[10]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE25     ; 197        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE26     ; 173        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AE27     ; 158        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE28     ; 157        ; 1        ; lvds_reply_rc2_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AF1      ; 414        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF2      ; 413        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF3      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF4      ; 379        ; 7        ; fibre_tx_data[2]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF5      ; 375        ; 7        ; fibre_tx_data[0]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF6      ; 360        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF7      ; 364        ; 7        ; fibre_tx_bisten          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF8      ; 356        ; 7        ; fibre_rx_data[6]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF9      ; 347        ; 7        ; fibre_rx_data[1]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF10     ; 339        ; 7        ; fibre_rx_sc_nd           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF11     ; 333        ; 7        ; fibre_rx_a_nb            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF12     ; 323        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF13     ; 315        ; 7        ; mictor1_o[15]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF14     ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF15     ; 284        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF16     ; 262        ; 8        ; eeprom_si                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF17     ; 250        ; 8        ; mictor0_o[15]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF18     ; 243        ; 8        ; mictor1_e[9]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF19     ; 237        ; 8        ; mictor0_o[9]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF20     ; 227        ; 8        ; mictor0_o[4]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF21     ; 223        ; 8        ; mictor0_o[2]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF22     ; 212        ; 8        ; mictor0_e[3]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF23     ; 206        ; 8        ; mictor0_e[6]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF24     ; 195        ; 8        ; mictor1_e[6]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF25     ; 193        ; 8        ; mictor0_e[12]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF26     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF27     ; 162        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF28     ; 161        ; 1        ; lvds_reply_rc4_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AG1      ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG3      ; 385        ; 7        ; fibre_tx_data[5]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG4      ; 380        ; 7        ; fibre_tx_data[3]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG5      ; 382        ; 7        ; fibre_tx_data[4]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG6      ; 370        ; 7        ; fibre_tx_ena             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG7      ; 361        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG8      ; 357        ; 7        ; fibre_rx_data[7]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG9      ; 344        ; 7        ; fibre_rx_data[0]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG10     ; 336        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG11     ; 328        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG12     ; 325        ; 7        ; dv_pulse_fibre           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG13     ; 318        ; 7        ; mictor1clk_e             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG14     ;            ;          ; VCCA_PLL6                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AG15     ; 283        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG16     ; 257        ; 8        ; eeprom_cs                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG17     ; 252        ; 8        ; mictor0clk_o             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG18     ; 247        ; 8        ; mictor0_o[14]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG19     ; 239        ; 8        ; mictor0_o[10]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG20     ; 226        ; 8        ; mictor1_e[8]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG21     ; 221        ; 8        ; mictor0_o[1]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG22     ; 215        ; 8        ; mictor0_e[1]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG23     ; 203        ; 8        ; mictor0_e[8]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG24     ; 196        ; 8        ; mictor0_e[11]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG25     ; 190        ; 8        ; mictor0_e[14]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG26     ; 187        ; 8        ; mictor0clk_e             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG28     ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH2      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH3      ; 383        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH4      ; 388        ; 7        ; fibre_tx_data[7]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH5      ; 377        ; 7        ; fibre_tx_data[1]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH6      ; 369        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH7      ; 363        ; 7        ; fibre_tx_foto            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH8      ; 350        ; 7        ; fibre_rx_data[3]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH9      ; 351        ; 7        ; fibre_rx_data[4]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH10     ; 338        ; 7        ; fibre_rx_status          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH11     ; 330        ; 7        ; fibre_rx_rf              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH12     ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH13     ; 320        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH14     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH15     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH16     ; 259        ; 8        ; mictor1_e[10]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH17     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH18     ; 272        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AH19     ; 241        ; 8        ; mictor0_o[11]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH20     ; 231        ; 8        ; mictor0_o[6]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH21     ; 229        ; 8        ; mictor0_o[5]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH22     ; 214        ; 8        ; mictor0_e[2]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH23     ; 208        ; 8        ; mictor0_e[5]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH24     ; 200        ; 8        ; mictor0_e[9]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH25     ; 191        ; 8        ; mictor0_e[13]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH26     ; 189        ; 8        ; mictor0_e[15]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH27     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B3       ; 580        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B4       ; 585        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B5       ; 583        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B6       ; 598        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B7       ; 596        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B8       ; 617        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B9       ; 616        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B10      ; 631        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B11      ; 637        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B12      ; 640        ; 4        ; rs232_tx                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B13      ; 647        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B14      ;            ;          ; TEMPDIODEp               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B15      ; 682        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B16      ; 708        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B17      ; 713        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B18      ; 722        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B19      ; 726        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B20      ; 736        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B21      ; 743        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B22      ; 750        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B23      ; 762        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B24      ; 774        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B25      ; 775        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B26      ; 778        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B27      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B28      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; C1       ; 553        ; 5        ; sram0_addr[0]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C2       ; 554        ; 5        ; sram0_addr[1]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C4       ; 586        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C5       ; 590        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C6       ; 605        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C7       ; 606        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C8       ; 610        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C9       ; 613        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C10      ; 628        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C11      ; 634        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C12      ; 642        ; 4        ; rs232_rx                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C13      ; 650        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C14      ;            ;          ; TEMPDIODEn               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C15      ; 681        ; 10       ; fibre_rx_refclk          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C16      ; 703        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C17      ; 715        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C18      ; 719        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C19      ; 728        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C20      ; 738        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C21      ; 744        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C22      ; 753        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C23      ; 759        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C24      ; 770        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C25      ; 767        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C26      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C27      ; 21         ; 2        ; slot_id[1]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C28      ; 22         ; 2        ; slot_id[0]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D1       ; 549        ; 5        ; sram0_addr[2]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D2       ; 550        ; 5        ; sram0_addr[3]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D3       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D5       ; 581        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D6       ; 600        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D7       ; 603        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D8       ; 609        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D9       ; 615        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D10      ; 630        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D11      ; 636        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D12      ; 643        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D13      ; 652        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D14      ;            ;          ; VCCG_PLL5                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; D15      ; 676        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D16      ; 702        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D17      ; 711        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D18      ; 721        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D19      ; 733        ; 3        ; nepc_sel                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D20      ; 740        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D21      ; 746        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D22      ; 756        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D23      ; 754        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D24      ; 772        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D25      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D26      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D27      ; 25         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; D28      ; 26         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E1       ; 545        ; 5        ; sram0_addr[4]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E2       ; 546        ; 5        ; sram0_addr[5]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E3       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E5       ; 559        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E6       ; 593        ; 4        ; wdog                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E7       ; 594        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E8       ; 612        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E9       ; 625        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E10      ; 624        ; 4        ; manchester_data          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E11      ; 656        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E12      ; 648        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E13      ; 653        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E14      ;            ;          ; GNDG_PLL5                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E15      ; 675        ; 9        ; lvds_clk                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E16      ; 705        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E17      ; 710        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E18      ; 693        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E19      ; 729        ; 3        ; nreconf                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E20      ; 730        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E21      ; 747        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E22      ; 761        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E23      ; 760        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E24      ; 16         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E25      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E26      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E27      ; 29         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E28      ; 30         ; 2        ; sclki                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F1       ; 537        ; 5        ; sram0_nwe                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F2       ; 538        ; 5        ; sram0_nce1               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F3       ; 541        ; 5        ; sram0_addr[6]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F4       ; 542        ; 5        ; sram0_addr[7]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F5       ; 561        ; 5        ; sram0_addr[8]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F6       ; 560        ; 5        ; sram0_addr[9]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F7       ; 582        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F8       ; 589        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F9       ; 607        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F10      ; 620        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F11      ; 627        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F12      ; 651        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F13      ; 663        ; 4        ; #TMS                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCA_PLL5                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; F15      ;            ; 9        ; VCC_PLL5_OUTA            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; F16      ; 687        ; 3        ; ^DCLK                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F17      ; 701        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F18      ; 712        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F19      ; 731        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F20      ; 763        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F21      ; 768        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F22      ; 777        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F23      ; 15         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F24      ; 14         ; 2        ; lvds_sync                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F25      ; 33         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F26      ; 34         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F27      ; 37         ; 2        ; sreqo                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F28      ; 38         ; 2        ; misoo                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G1       ; 529        ; 5        ; sram0_data[0]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G2       ; 530        ; 5        ; sram0_data[1]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G3       ; 534        ; 5        ; sram0_nbhe               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G4       ; 533        ; 5        ; sram0_ce2                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G5       ; 555        ; 5        ; sram0_addr[10]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G6       ; 556        ; 5        ; sram0_addr[11]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G7       ; 578        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G8       ; 587        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G9       ; 604        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G10      ; 619        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G11      ; 639        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G12      ; 644        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G13      ; 669        ; 4        ; #TDI                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G14      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G16      ;            ; 10       ; VCC_PLL5_OUTB            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; G17      ; 688        ; 3        ; ^CONF_DONE               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G18      ; 720        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G19      ; 732        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G20      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G21      ; 771        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G22      ; 773        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G23      ; 19         ; 2        ; lvds_spare               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G24      ; 20         ; 2        ; lvds_cmd                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G25      ; 42         ; 2        ; ttl_txena3               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G26      ; 41         ; 2        ; ttl_txena2               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G27      ; 45         ; 2        ; ttl_tx2                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G28      ; 46         ; 2        ; ttl_tx3                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H1       ; 520        ; 5        ; sram0_data[2]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H2       ; 521        ; 5        ; sram0_data[3]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H3       ; 524        ; 5        ; sram0_data[4]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H4       ; 525        ; 5        ; sram0_data[5]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H5       ; 552        ; 5        ; sram0_addr[12]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H6       ; 551        ; 5        ; sram0_addr[13]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H7       ; 548        ; 5        ; sram0_addr[14]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H8       ; 547        ; 5        ; sram0_addr[15]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H9       ; 599        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H10      ; 611        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H11      ; 638        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H12      ; 646        ; 4        ; ~DATA0~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; H13      ; 670        ; 4        ; #TDO                     ; output ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H14      ; 679        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H15      ; 680        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H17      ; 696        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H18      ; 709        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H19      ; 734        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H20      ; 748        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H21      ; 28         ; 2        ; mosii                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H22      ; 27         ; 2        ; ccssi                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H23      ; 24         ; 2        ; slot_id[2]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H24      ; 23         ; 2        ; slot_id[3]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H25      ; 51         ; 2        ; ttl_nrx3                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H26      ; 50         ; 2        ; ttl_nrx2                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H27      ; 54         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H28      ; 55         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J1       ; 512        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J2       ; 513        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J3       ; 516        ; 5        ; sram0_data[6]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J4       ; 517        ; 5        ; sram0_data[7]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J5       ; 544        ; 5        ; sram0_addr[16]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J6       ; 543        ; 5        ; sram0_addr[17]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J7       ; 535        ; 5        ; sram0_nble               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J8       ; 536        ; 5        ; sram0_noe                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J9       ; 592        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J10      ; 623        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J11      ; 635        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J12      ; 655        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J13      ; 671        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J14      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J16      ; 684        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J17      ; 690        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J18      ; 716        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J19      ; 725        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J20      ; 742        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J21      ; 39         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J22      ; 40         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J23      ; 32         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J24      ; 31         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J25      ; 58         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J26      ; 59         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J27      ; 62         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J28      ; 63         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K1       ; 504        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K2       ; 505        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K3       ; 509        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K4       ; 508        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K5       ; 539        ; 5        ; sram0_addr[18]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K6       ; 540        ; 5        ; sram0_addr[19]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K7       ; 531        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K8       ; 532        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K9       ; 526        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K10      ; 629        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K11      ; 641        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K12      ; 665        ; 4        ; #TCK                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K13      ; 672        ; 4        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; K14      ; 677        ; 9        ; fibre_tx_clkw            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K15      ; 678        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K16      ; 683        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K17      ; 689        ; 3        ; inclk14                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K18      ; 704        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K19      ; 717        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K20      ; 49         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K21      ; 43         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K22      ; 44         ; 2        ; ttl_txena1               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K23      ; 35         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K24      ; 36         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K25      ; 67         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K26      ; 66         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K27      ; 70         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K28      ; 71         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L1       ; 496        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L2       ; 497        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L3       ; 500        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L4       ; 501        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L5       ; 522        ; 5        ; sram0_data[8]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L6       ; 523        ; 5        ; sram0_data[9]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L7       ; 528        ; 5        ; sram0_data[10]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L8       ; 527        ; 5        ; sram0_data[11]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L9       ; 519        ; 5        ; sram0_data[14]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L10      ; 518        ; 5        ; sram0_data[15]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L11      ; 649        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L12      ; 664        ; 4        ; #TRST                    ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L13      ; 673        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L16      ; 686        ; 3        ; ^nCONFIG                 ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L17      ; 692        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L18      ; 697        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L19      ; 57         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L20      ; 56         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L21      ; 48         ; 2        ; ttl_tx1                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L22      ; 47         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L23      ; 52         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L24      ; 53         ; 2        ; ttl_nrx1                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L25      ; 74         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L26      ; 75         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L27      ; 78         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L28      ; 79         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; M2       ; 487        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M3       ; 491        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M4       ; 492        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M5       ; 511        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M6       ; 510        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M7       ; 515        ; 5        ; sram0_data[12]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M8       ; 514        ; 5        ; sram0_data[13]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M9       ; 507        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M10      ; 506        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M11      ; 654        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M12      ; 666        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M13      ; 674        ; 4        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M16      ; 685        ; 3        ; ^nSTATUS                 ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M17      ; 691        ; 3        ; inclk15                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; M18      ; 698        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M19      ; 69         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M20      ; 68         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M21      ; 61         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M22      ; 60         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M23      ; 65         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M24      ; 64         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M25      ; 83         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M26      ; 84         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M27      ; 87         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M28      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; N1       ; 488        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N2       ; 484        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N3       ; 503        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N4       ; 502        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N5       ; 494        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N6       ; 495        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N7       ; 498        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N8       ; 499        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N9       ; 490        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N10      ; 489        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N19      ; 86         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N20      ; 85         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N21      ; 81         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N22      ; 80         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N23      ; 77         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N24      ; 76         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N25      ; 73         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N26      ; 72         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N27      ; 91         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N28      ; 88         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P2       ; 483        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P3       ; 482        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P4       ; 481        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P5       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P6       ;            ;          ; VCCA_PLL4                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P7       ;            ;          ; GNDG_PLL4                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCG_PLL4                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P9       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P10      ; 493        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P19      ; 82         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P20      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P21      ;            ;          ; VCCG_PLL1                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P22      ;            ;          ; GNDG_PLL1                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P23      ;            ;          ; VCCA_PLL1                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P24      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P25      ; 94         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P26      ; 93         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P27      ; 92         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P28      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R2       ; 480        ; 6        ; fibre_rx_clkr            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; R3       ; 477        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R4       ; 478        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R5       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R6       ;            ;          ; VCCA_PLL3                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R7       ;            ;          ; GNDG_PLL3                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCG_PLL3                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R9       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R10      ; 468        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R19      ; 107        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R20      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R21      ;            ;          ; VCCG_PLL2                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R22      ;            ;          ; GNDG_PLL2                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R23      ;            ;          ; VCCA_PLL2                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R24      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R25      ; 97         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R26      ; 98         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R27      ; 95         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R28      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T1       ; 476        ; 6        ; sram1_addr[0]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T2       ; 479        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T3       ; 474        ; 6        ; sram1_addr[2]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T4       ; 473        ; 6        ; sram1_addr[3]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T5       ; 461        ; 6        ; sram1_addr[6]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T6       ; 460        ; 6        ; sram1_addr[7]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T7       ; 469        ; 6        ; sram1_addr[8]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T8       ; 470        ; 6        ; sram1_addr[9]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T9       ; 465        ; 6        ; sram1_addr[10]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T10      ; 464        ; 6        ; sram1_addr[11]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T18      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T19      ; 105        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T20      ; 106        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T21      ; 101        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T22      ; 102        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T23      ; 110        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T24      ; 111        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T25      ; 115        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T26      ; 114        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T27      ; 96         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T28      ; 99         ; 1        ; lvds_reply_bc3_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U1       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; U2       ; 475        ; 6        ; sram1_addr[1]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U3       ; 472        ; 6        ; sram1_addr[4]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U4       ; 471        ; 6        ; sram1_addr[5]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U5       ; 453        ; 6        ; sram1_noe                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U6       ; 452        ; 6        ; sram1_nble               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U7       ; 448        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U8       ; 449        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U9       ; 456        ; 6        ; sram1_addr[12]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U10      ; 457        ; 6        ; sram1_addr[13]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U19      ; 118        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U20      ; 119        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U21      ; 126        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U22      ; 127        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U23      ; 123        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U24      ; 122        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U25      ; 104        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U26      ; 103        ; 1        ; lvds_reply_bc1_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U27      ; 100        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U28      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; V1       ; 466        ; 6        ; sram1_addr[14]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V2       ; 467        ; 6        ; sram1_addr[15]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V3       ; 463        ; 6        ; sram1_addr[18]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V4       ; 462        ; 6        ; sram1_addr[19]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V5       ; 441        ; 6        ; sram1_data[0]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V6       ; 440        ; 6        ; sram1_data[1]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V7       ; 437        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V8       ; 436        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V9       ; 444        ; 6        ; sram1_ce2                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V10      ; 445        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V11      ; 311        ; 7        ; mictor1_o[0]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; V12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V18      ; 266        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V19      ; 130        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V20      ; 131        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V21      ; 139        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V22      ; 138        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V23      ; 135        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V24      ; 134        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V25      ; 113        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V26      ; 112        ; 1        ; lvds_reply_bc1_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V27      ; 108        ; 1        ; lvds_reply_bc3_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V28      ; 109        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W1       ; 459        ; 6        ; sram1_addr[16]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W2       ; 458        ; 6        ; sram1_addr[17]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W3       ; 455        ; 6        ; sram1_nce1               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W4       ; 454        ; 6        ; sram1_nwe                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W5       ; 431        ; 6        ; sram1_data[2]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W6       ; 432        ; 6        ; sram1_data[3]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W7       ; 427        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W8       ; 428        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W9       ; 435        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W10      ; 319        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W11      ; 310        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W12      ; 299        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W13      ; 291        ; 7        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; W14      ; 288        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W15      ; 287        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W16      ; 282        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W17      ; 279        ; 8        ; ^MSEL1                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W18      ; 267        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W19      ; 249        ; 8        ; mictor1_e[3]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; W20      ; 140        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W21      ; 147        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W22      ; 148        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W23      ; 143        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W24      ; 144        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W25      ; 121        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W26      ; 120        ; 1        ; lvds_reply_ac_a          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W27      ; 117        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W28      ; 116        ; 1        ; lvds_reply_bc2_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y1       ; 451        ; 6        ; sram1_nbhe               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y2       ; 450        ; 6        ; sram1_data[4]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y3       ; 447        ; 6        ; sram1_data[5]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y4       ; 446        ; 6        ; sram1_data[6]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y5       ; 420        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y6       ; 419        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y7       ; 423        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y8       ; 424        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y9       ; 373        ; 7        ; mictor1_o[1]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y10      ; 337        ; 7        ; mictor1_o[2]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y11      ; 316        ; 7        ; mictor1_o[3]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y12      ; 300        ; 7        ; ^nIO_PULLUP              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y13      ; 292        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y14      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y15      ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y16      ; 281        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y17      ; 273        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y18      ; 261        ; 8        ; mictor1_e[1]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y19      ; 248        ; 8        ; mictor1_e[4]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y20      ; 217        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y21      ; 151        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y22      ; 152        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y23      ; 156        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y24      ; 155        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y25      ; 129        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y26      ; 128        ; 1        ; lvds_reply_ac_b          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y27      ; 125        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y28      ; 124        ; 1        ; lvds_reply_bc2_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+


+----------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                              ;
+-----------------------------+----------------------------------------------------------------------------+
; Name                        ; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|pll ;
+-----------------------------+----------------------------------------------------------------------------+
; PLL type                    ; Enhanced                                                                   ;
; Scan chain                  ; None                                                                       ;
; PLL mode                    ; Normal                                                                     ;
; Feedback source             ; --                                                                         ;
; Compensate clock            ; clock0                                                                     ;
; Switchover on loss of clock ; On                                                                         ;
; Switchover counter          ; 11                                                                         ;
; Primary clock               ; inclk0                                                                     ;
; Input frequency 0           ; 25.0 MHz                                                                   ;
; Input frequency 1           ; 25.0 MHz                                                                   ;
; Nominal PFD frequency       ; 25.0 MHz                                                                   ;
; Nominal VCO frequency       ; 599.9 MHz                                                                  ;
; Freq min lock               ; 12.5 MHz                                                                   ;
; Freq max lock               ; 33.33 MHz                                                                  ;
; Clock Offset                ; 0 ps                                                                       ;
; M VCO Tap                   ; 0                                                                          ;
; M Initial                   ; 1                                                                          ;
; M value                     ; 24                                                                         ;
; N value                     ; 1                                                                          ;
; M counter delay             ; 0 ps                                                                       ;
; N counter delay             ; 0 ps                                                                       ;
; M2 value                    ; --                                                                         ;
; N2 value                    ; --                                                                         ;
; SS counter                  ; --                                                                         ;
; Downspread                  ; --                                                                         ;
; Spread frequency            ; --                                                                         ;
; Charge pump current         ; 50 uA                                                                      ;
; Loop filter resistance      ; 1.021000 KOhm                                                              ;
; Loop filter capacitance     ; 10 pF                                                                      ;
; Freq zero                   ; 0.240 MHz                                                                  ;
; Bandwidth                   ; 550 KHz                                                                    ;
; Freq pole                   ; 15.844 MHz                                                                 ;
; enable0 counter             ; --                                                                         ;
; enable1 counter             ; --                                                                         ;
; Real time reconfigurable    ; Off                                                                        ;
; Scan chain MIF file         ; --                                                                         ;
; Preserve counter order      ; Off                                                                        ;
; PLL location                ; PLL_5                                                                      ;
; Inclk0 signal               ; inclk14                                                                    ;
; Inclk1 signal               ; inclk15                                                                    ;
; Inclk0 signal type          ; Dedicated Pin                                                              ;
; Inclk1 signal type          ; Dedicated Pin                                                              ;
+-----------------------------+----------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk0    ; clock0       ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G3      ; 0 ps          ; 12            ; 6/6 Even   ; 1       ; 0       ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk1    ; clock1       ; 2    ; 1   ; 50.0 MHz         ; 180 (10000 ps) ; 0 ps  ; 50/50      ; G0      ; 0 ps          ; 12            ; 6/6 Even   ; 7       ; 0       ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk2    ; clock2       ; 4    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G2      ; 0 ps          ; 6             ; 3/3 Even   ; 1       ; 0       ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk3    ; clock3       ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G1      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_extclk0 ; extclock0    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; E0      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_extclk1 ; extclock1    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; E1      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_extclk2 ; extclock2    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; E2      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS                     ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 10 pF ; Not Available                      ;
; 1.8 V                            ; 10 pF ; Not Available                      ;
; 1.5 V                            ; 10 pF ; Not Available                      ;
; GTL                              ; 30 pF ; 25 Ohm (Parallel)                  ;
; GTL+                             ; 30 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 8 pF  ; 25 Ohm (Parallel)                  ;
; Compact PCI                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; AGP 1X                           ; 10 pF ; Not Available                      ;
; AGP 2X                           ; 10 pF ; Not Available                      ;
; CTT                              ; 30 pF ; 50 Ohm (Parallel)                  ;
; SSTL-3 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; LVDS                             ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 4 pF  ; 100 Ohm (Differential)             ;
; 3.3-V PCML                       ; 4 pF  ; 50 Ohm (Parallel)                  ;
; HyperTransport                   ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential 1.5-V HSTL Class I  ; 20 pF ; (See 1.5-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class I  ; 20 pF ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 20 pF ; (See 1.8-V HSTL Class II)          ;
; Differential SSTL-2              ; 30 pF ; (See SSTL-2)                       ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                                   ; Logic Cells ; LC Registers ; Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |clk_card                                                    ; 9960 (278)  ; 4704         ; 677888      ; 14    ; 171  ; 0      ; 8            ; 0       ; 0         ; 1         ; 244  ; 0            ; 5256 (278)   ; 1236 (0)          ; 3468 (0)         ; 1718 (0)        ; 507 (75)   ; |clk_card                                                                                                                                                                                                                                                           ;
;    |cc_reset:cc_reset0|                                      ; 15 (15)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 4 (4)            ; 0 (0)           ; 2 (2)      ; |clk_card|cc_reset:cc_reset0                                                                                                                                                                                                                                        ;
;    |clk_switchover:clk_switchover_inst|                      ; 27 (27)     ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|clk_switchover:clk_switchover_inst                                                                                                                                                                                                                        ;
;       |cc_pll:pll0|                                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|clk_switchover:clk_switchover_inst|cc_pll:pll0                                                                                                                                                                                                            ;
;          |altpll:altpll_component|                           ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component                                                                                                                                                                                    ;
;    |config_fpga:config_fpga_inst|                            ; 14 (14)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|config_fpga:config_fpga_inst                                                                                                                                                                                                                              ;
;    |dispatch:cmd0|                                           ; 1151 (127)  ; 387          ; 66560       ; 2     ; 17   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 764 (121)    ; 33 (0)            ; 354 (6)          ; 190 (0)         ; 44 (29)    ; |clk_card|dispatch:cmd0                                                                                                                                                                                                                                             ;
;       |altsyncram:buf|                                       ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|altsyncram:buf                                                                                                                                                                                                                              ;
;          |altsyncram_dkl3:auto_generated|                    ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|altsyncram:buf|altsyncram_dkl3:auto_generated                                                                                                                                                                                               ;
;       |dispatch_cmd_receive:receiver|                        ; 363 (52)    ; 154          ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 209 (45)     ; 33 (0)            ; 121 (7)          ; 54 (11)         ; 11 (11)    ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver                                                                                                                                                                                                               ;
;          |binary_counter:word_counter|                       ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|binary_counter:word_counter                                                                                                                                                                                   ;
;          |lvds_rx:cmd_rx|                                    ; 95 (11)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (5)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx                                                                                                                                                                                                ;
;             |binary_counter:sample_counter|                  ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter                                                                                                                                                                  ;
;             |dcfifo:data_buffer|                             ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer                                                                                                                                                                             ;
;                |dcfifo_bio1:auto_generated|                  ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                                                                                                  ;
;                   |alt_sync_fifo_aem:sync_fifo|              ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                                                                                      ;
;                      |add_sub_pf8:add_sub2|                  ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                                                                                                 ;
;                      |cntr_aua:cntr1|                        ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                                                                                       ;
;                      |dpram_iv01:dpram4|                     ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                                                                                                    ;
;                         |altsyncram_6rh1:altsyncram14|       ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14                                                                       ;
;             |shift_reg:rx_buffer|                            ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer                                                                                                                                                                            ;
;             |shift_reg:rx_sample|                            ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_sample                                                                                                                                                                            ;
;          |parallel_crc:crc_calc|                             ; 176 (176)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 144 (144)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc                                                                                                                                                                                         ;
;          |reg:hdr0|                                          ; 13 (13)     ; 13           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0                                                                                                                                                                                                      ;
;          |reg:hdr1|                                          ; 16 (16)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr1                                                                                                                                                                                                      ;
;       |dispatch_reply_transmit:transmitter|                  ; 505 (172)   ; 135          ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 370 (166)    ; 0 (0)             ; 135 (6)          ; 78 (20)         ; 1 (1)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter                                                                                                                                                                                                         ;
;          |binary_counter:word_counter|                       ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|binary_counter:word_counter                                                                                                                                                                             ;
;          |lvds_tx:reply_tx|                                  ; 74 (9)      ; 54           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (5)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx                                                                                                                                                                                        ;
;             |counter:bit_counter|                            ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|counter:bit_counter                                                                                                                                                                    ;
;             |fifo:data_buffer|                               ; 16 (8)      ; 9            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                     ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                               ;
;                   |altsyncram_tpb1:auto_generated|           ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                                                                                ;
;                |lpm_counter:read_pointer|                    ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                              ;
;                   |cntr_gvi:auto_generated|                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer|cntr_gvi:auto_generated                                                                                                                      ;
;                |lpm_counter:write_pointer|                   ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                             ;
;                   |cntr_gvi:auto_generated|                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer|cntr_gvi:auto_generated                                                                                                                     ;
;             |shift_reg:tx_buffer|                            ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|shift_reg:tx_buffer                                                                                                                                                                    ;
;          |parallel_crc:crc_calc|                             ; 248 (248)   ; 64           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 184 (184)    ; 0 (0)             ; 64 (64)          ; 32 (32)         ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc                                                                                                                                                                                   ;
;       |dispatch_wishbone:wishbone|                           ; 118 (65)    ; 54           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 64 (58)      ; 0 (0)             ; 54 (7)           ; 58 (11)         ; 3 (0)      ; |clk_card|dispatch:cmd0|dispatch_wishbone:wishbone                                                                                                                                                                                                                  ;
;          |binary_counter:addr_gen|                           ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_wishbone:wishbone|binary_counter:addr_gen                                                                                                                                                                                          ;
;          |us_timer:wdt|                                      ; 42 (42)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt                                                                                                                                                                                                     ;
;       |reg:hdr0|                                             ; 22 (22)     ; 22           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|reg:hdr0                                                                                                                                                                                                                                    ;
;       |reg:hdr1|                                             ; 16 (16)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|reg:hdr1                                                                                                                                                                                                                                    ;
;    |dv_rx:dv_rx_inst|                                        ; 137 (90)    ; 132          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 80 (41)           ; 52 (44)          ; 8 (0)           ; 2 (2)      ; |clk_card|dv_rx:dv_rx_inst                                                                                                                                                                                                                                          ;
;       |binary_counter:sample_counter|                        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|dv_rx:dv_rx_inst|binary_counter:sample_counter                                                                                                                                                                                                            ;
;       |shift_reg:rx_buffer|                                  ; 39 (39)     ; 39           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (39)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dv_rx:dv_rx_inst|shift_reg:rx_buffer                                                                                                                                                                                                                      ;
;    |fpga_thermo:fpga_thermo0|                                ; 107 (15)    ; 61           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 46 (5)       ; 7 (0)             ; 54 (10)          ; 17 (0)          ; 1 (1)      ; |clk_card|fpga_thermo:fpga_thermo0                                                                                                                                                                                                                                  ;
;       |reg:thermo_data|                                      ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo0|reg:thermo_data                                                                                                                                                                                                                  ;
;       |smb_master:master|                                    ; 84 (50)     ; 43           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (40)      ; 7 (0)             ; 36 (10)          ; 17 (0)          ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo0|smb_master:master                                                                                                                                                                                                                ;
;          |binary_counter:bit_counter|                        ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo0|smb_master:master|binary_counter:bit_counter                                                                                                                                                                                     ;
;          |binary_counter:timer_counter|                      ; 14 (14)     ; 13           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo0|smb_master:master|binary_counter:timer_counter                                                                                                                                                                                   ;
;          |shift_reg:rx_data_reg|                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo0|smb_master:master|shift_reg:rx_data_reg                                                                                                                                                                                          ;
;          |shift_reg:tx_data_reg|                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo0|smb_master:master|shift_reg:tx_data_reg                                                                                                                                                                                          ;
;    |frame_timing:frame_timing_slave|                         ; 41 (0)      ; 39           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 38 (0)           ; 31 (0)          ; 2 (0)      ; |clk_card|frame_timing:frame_timing_slave                                                                                                                                                                                                                           ;
;       |frame_timing_core:ftc|                                ; 41 (41)     ; 39           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 38 (38)          ; 31 (31)         ; 2 (2)      ; |clk_card|frame_timing:frame_timing_slave|frame_timing_core:ftc                                                                                                                                                                                                     ;
;    |fw_rev:fw_rev_slave|                                     ; 6 (6)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|fw_rev:fw_rev_slave                                                                                                                                                                                                                                       ;
;    |id_thermo:id_thermo0|                                    ; 186 (43)    ; 115          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 71 (25)      ; 22 (1)            ; 93 (17)          ; 18 (0)          ; 4 (2)      ; |clk_card|id_thermo:id_thermo0                                                                                                                                                                                                                                      ;
;       |counter:byte_counter|                                 ; 8 (8)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|counter:byte_counter                                                                                                                                                                                                                 ;
;       |one_wire_master:master|                               ; 87 (50)     ; 45           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (42)      ; 6 (0)             ; 39 (8)           ; 18 (0)          ; 2 (2)      ; |clk_card|id_thermo:id_thermo0|one_wire_master:master                                                                                                                                                                                                               ;
;          |binary_counter:bit_counter|                        ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|one_wire_master:master|binary_counter:bit_counter                                                                                                                                                                                    ;
;          |binary_counter:timer_counter|                      ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; 18 (18)         ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|one_wire_master:master|binary_counter:timer_counter                                                                                                                                                                                  ;
;          |shift_reg:rx_data_reg|                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|one_wire_master:master|shift_reg:rx_data_reg                                                                                                                                                                                         ;
;          |shift_reg:tx_data_reg|                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|one_wire_master:master|shift_reg:tx_data_reg                                                                                                                                                                                         ;
;       |reg:id_data0|                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|reg:id_data0                                                                                                                                                                                                                         ;
;       |reg:id_data1|                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|reg:id_data1                                                                                                                                                                                                                         ;
;       |reg:id_data2|                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|reg:id_data2                                                                                                                                                                                                                         ;
;       |reg:id_data3|                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|reg:id_data3                                                                                                                                                                                                                         ;
;       |reg:thermo_data0|                                     ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|reg:thermo_data0                                                                                                                                                                                                                     ;
;       |reg:thermo_data1|                                     ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|reg:thermo_data1                                                                                                                                                                                                                     ;
;    |issue_reply:issue_reply0|                                ; 7041 (0)    ; 3374         ; 609280      ; 12    ; 153  ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3667 (0)     ; 914 (0)           ; 2460 (0)         ; 1261 (0)        ; 275 (0)    ; |clk_card|issue_reply:issue_reply0                                                                                                                                                                                                                                  ;
;       |cmd_queue:i_cmd_queue|                                ; 689 (329)   ; 391          ; 8704        ; 0     ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 298 (219)    ; 117 (2)           ; 274 (108)        ; 246 (193)       ; 53 (52)    ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue                                                                                                                                                                                                            ;
;          |cmd_queue_tpram:cmd_queue_ram40_inst|              ; 0 (0)       ; 0            ; 8192        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst                                                                                                                                                                       ;
;             |alt3pram:alt3pram_component|                    ; 0 (0)       ; 0            ; 8192        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component                                                                                                                                           ;
;                |altdpram:altdpram_component1|                ; 0 (0)       ; 0            ; 8192        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                              ;
;                   |altsyncram:ram_block|                     ; 0 (0)       ; 0            ; 8192        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                                         ;
;                      |altsyncram_hoo1:auto_generated|        ; 0 (0)       ; 0            ; 8192        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_hoo1:auto_generated                                                          ;
;          |counter:bit_ctr|                                   ; 17 (17)     ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 5 (5)             ; 1 (1)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|counter:bit_ctr                                                                                                                                                                                            ;
;          |lvds_tx:cmd_tx2|                                   ; 74 (11)     ; 54           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (7)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2                                                                                                                                                                                            ;
;             |counter:bit_counter|                            ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|counter:bit_counter                                                                                                                                                                        ;
;             |fifo:data_buffer|                               ; 14 (6)      ; 9            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer                                                                                                                                                                           ;
;                |altsyncram:fifo_storage|                     ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                                   ;
;                   |altsyncram_tpb1:auto_generated|           ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                                                                                    ;
;                |lpm_counter:read_pointer|                    ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                                  ;
;                   |cntr_gvi:auto_generated|                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:read_pointer|cntr_gvi:auto_generated                                                                                                                          ;
;                |lpm_counter:write_pointer|                   ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                                 ;
;                   |cntr_gvi:auto_generated|                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:write_pointer|cntr_gvi:auto_generated                                                                                                                         ;
;             |shift_reg:tx_buffer|                            ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|shift_reg:tx_buffer                                                                                                                                                                        ;
;          |reg:bit_status_reg|                                ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:bit_status_reg                                                                                                                                                                                         ;
;          |reg:card_addr_reg|                                 ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:card_addr_reg                                                                                                                                                                                          ;
;          |reg:cmd_code_reg|                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg                                                                                                                                                                                           ;
;          |reg:data_size_reg_t|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:data_size_reg_t                                                                                                                                                                                        ;
;          |reg:frame_seq_num_reg|                             ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:frame_seq_num_reg                                                                                                                                                                                      ;
;          |reg:issue_sync_reg|                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg                                                                                                                                                                                         ;
;          |reg:par_id_reg|                                    ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:par_id_reg                                                                                                                                                                                             ;
;          |serial_crc:cmd_crc|                                ; 112 (112)   ; 64           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 64 (64)          ; 32 (32)         ; 1 (1)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|serial_crc:cmd_crc                                                                                                                                                                                         ;
;          |shift_reg:sh_reg|                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|shift_reg:sh_reg                                                                                                                                                                                           ;
;       |cmd_translator:i_cmd_translator|                      ; 635 (176)   ; 455          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 180 (13)     ; 206 (158)         ; 249 (5)          ; 128 (0)         ; 24 (5)     ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator                                                                                                                                                                                                  ;
;          |cmd_translator_arbiter:i_arbiter|                  ; 209 (209)   ; 167          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 167 (167)        ; 32 (32)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter                                                                                                                                                                 ;
;          |cmd_translator_ret_dat_fsm:i_return_data_cmd|      ; 250 (250)   ; 125          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 125 (125)    ; 48 (48)           ; 77 (77)          ; 96 (96)         ; 19 (19)    ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd                                                                                                                                                     ;
;       |fibre_rx:i_fibre_rx|                                  ; 501 (0)     ; 416          ; 4096        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 85 (0)       ; 245 (0)           ; 171 (0)          ; 73 (0)          ; 32 (0)     ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx                                                                                                                                                                                                              ;
;          |fibre_rx_control:I1|                               ; 1 (1)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_control:I1                                                                                                                                                                                          ;
;          |fibre_rx_fifo:I0|                                  ; 139 (0)     ; 128          ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 59 (0)            ; 69 (0)           ; 50 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0                                                                                                                                                                                             ;
;             |sync_fifo_rx:SFIFO|                             ; 139 (0)     ; 128          ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 59 (0)            ; 69 (0)           ; 50 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO                                                                                                                                                                          ;
;                |dcfifo:dcfifo_component|                     ; 139 (0)     ; 128          ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 59 (0)            ; 69 (0)           ; 50 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component                                                                                                                                                  ;
;                   |dcfifo_q8d1:auto_generated|               ; 139 (8)     ; 128          ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 59 (8)            ; 69 (0)           ; 50 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated                                                                                                                       ;
;                      |a_fefifo_c3d:read_state|               ; 12 (12)     ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|a_fefifo_c3d:read_state                                                                                               ;
;                      |a_fefifo_h3d:write_state|              ; 3 (3)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|a_fefifo_h3d:write_state                                                                                              ;
;                      |a_gray2bin_m5b:gray2bin_rs_nbwp|       ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|a_gray2bin_m5b:gray2bin_rs_nbwp                                                                                       ;
;                      |a_gray2bin_m5b:gray2bin_ws_nbrp|       ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|a_gray2bin_m5b:gray2bin_ws_nbrp                                                                                       ;
;                      |a_graycounter_v16:rdptr_g|             ; 9 (9)       ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|a_graycounter_v16:rdptr_g                                                                                             ;
;                      |a_graycounter_v16:wrptr_g|             ; 9 (9)       ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|a_graycounter_v16:wrptr_g                                                                                             ;
;                      |alt_synch_pipe_nc8:dffpipe_rs_dgwp|    ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp                                                                                    ;
;                         |dffpipe_hd9:dffpipe6|               ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp|dffpipe_hd9:dffpipe6                                                               ;
;                      |alt_synch_pipe_oc8:dffpipe_ws_dgrp|    ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 4 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp                                                                                    ;
;                         |dffpipe_id9:dffpipe10|              ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10                                                              ;
;                      |cntr_dua:rdptr_b|                      ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|cntr_dua:rdptr_b                                                                                                      ;
;                      |cntr_dua:wrptr_b|                      ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|cntr_dua:wrptr_b                                                                                                      ;
;                      |dffpipe_fd9:dffpipe_rdbuw|             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dffpipe_fd9:dffpipe_rdbuw                                                                                             ;
;                      |dffpipe_fd9:dffpipe_rs_dbwp|           ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dffpipe_fd9:dffpipe_rs_dbwp                                                                                           ;
;                      |dffpipe_fd9:dffpipe_wr_dbuw|           ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw                                                                                           ;
;                      |dffpipe_fd9:dffpipe_ws_nbrp|           ; 10 (10)     ; 10           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 4 (4)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp                                                                                           ;
;                      |dpram_7vr:fiforam|                     ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam                                                                                                     ;
;                         |altsyncram_9nf1:altsyncram3|        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3                                                                         ;
;          |fibre_rx_protocol:I2|                              ; 361 (351)   ; 288          ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 73 (72)      ; 186 (186)         ; 102 (93)         ; 23 (16)         ; 27 (27)    ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2                                                                                                                                                                                         ;
;             |altsyncram:mem0|                                ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|altsyncram:mem0                                                                                                                                                                         ;
;                |altsyncram_s0g3:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|altsyncram:mem0|altsyncram_s0g3:auto_generated                                                                                                                                          ;
;             |counter:byte_counter|                           ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:byte_counter                                                                                                                                                                    ;
;             |counter:word_counter|                           ; 8 (8)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:word_counter                                                                                                                                                                    ;
;       |fibre_tx:i_fibre_tx|                                  ; 81 (27)     ; 40           ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (22)      ; 21 (0)            ; 19 (5)           ; 32 (0)          ; 3 (3)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx                                                                                                                                                                                                              ;
;          |dcfifo:fibre_tx_buffer|                            ; 54 (0)      ; 35           ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 21 (0)            ; 14 (0)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer                                                                                                                                                                                       ;
;             |dcfifo_glo1:auto_generated|                     ; 54 (0)      ; 35           ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 21 (0)            ; 14 (0)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_glo1:auto_generated                                                                                                                                                            ;
;                |alt_sync_fifo_fem:sync_fifo|                 ; 54 (40)     ; 35           ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (12)      ; 21 (21)           ; 14 (7)           ; 32 (18)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_glo1:auto_generated|alt_sync_fifo_fem:sync_fifo                                                                                                                                ;
;                   |add_sub_rf8:add_sub2|                     ; 7 (7)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_glo1:auto_generated|alt_sync_fifo_fem:sync_fifo|add_sub_rf8:add_sub2                                                                                                           ;
;                   |cntr_cua:cntr1|                           ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_glo1:auto_generated|alt_sync_fifo_fem:sync_fifo|cntr_cua:cntr1                                                                                                                 ;
;                   |dpram_kv01:dpram4|                        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_glo1:auto_generated|alt_sync_fifo_fem:sync_fifo|dpram_kv01:dpram4                                                                                                              ;
;                      |altsyncram_arh1:altsyncram14|          ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_glo1:auto_generated|alt_sync_fifo_fem:sync_fifo|dpram_kv01:dpram4|altsyncram_arh1:altsyncram14                                                                                 ;
;       |reply_queue:i_reply_queue|                            ; 4519 (187)  ; 1849         ; 594432      ; 12    ; 147  ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2670 (136)   ; 271 (1)           ; 1578 (50)        ; 765 (64)        ; 92 (16)    ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue                                                                                                                                                                                                        ;
;          |reg:bit_status_reg|                                ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:bit_status_reg                                                                                                                                                                                     ;
;          |reg:card_addr_reg|                                 ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:card_addr_reg                                                                                                                                                                                      ;
;          |reg:cmd_code_reg|                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 10 (10)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:cmd_code_reg                                                                                                                                                                                       ;
;          |reg:data_size_reg_t|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:data_size_reg_t                                                                                                                                                                                    ;
;          |reg:frame_seq_num_reg|                             ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:frame_seq_num_reg                                                                                                                                                                                  ;
;          |reg:issue_sync_num_reg|                            ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:issue_sync_num_reg                                                                                                                                                                                 ;
;          |reg:par_id_reg|                                    ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:par_id_reg                                                                                                                                                                                         ;
;          |reg:status_reg|                                    ; 27 (27)     ; 27           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:status_reg                                                                                                                                                                                         ;
;          |reply_queue_sequencer:rq_seq|                      ; 4177 (537)  ; 1643         ; 594432      ; 12    ; 147  ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2534 (424)   ; 217 (1)           ; 1426 (112)       ; 701 (57)        ; 76 (8)     ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq                                                                                                                                                                           ;
;             |lpm_mult:Mult0|                                 ; 55 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; 23 (0)          ; 11 (0)     ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:Mult0                                                                                                                                                            ;
;                |multcore:mult_core|                          ; 55 (32)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (32)      ; 0 (0)             ; 0 (0)            ; 23 (0)          ; 11 (11)    ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:Mult0|multcore:mult_core                                                                                                                                         ;
;                   |mpar_add:padder|                          ; 23 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; 23 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                         ;
;                      |lpm_add_sub:adder[0]|                  ; 11 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                    ;
;                         |addcore:adder|                      ; 11 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                                                                      ;
;                            |a_csnbuffer:result_node|         ; 11 (11)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                                              ;
;                      |lpm_add_sub:adder[1]|                  ; 12 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                    ;
;                         |addcore:adder|                      ; 12 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                                                                      ;
;                            |a_csnbuffer:result_node|         ; 12 (12)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                                                              ;
;             |reply_queue_receive:rx_ac|                      ; 394 (35)    ; 166          ; 66048       ; 0     ; 17   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 228 (24)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac                                                                                                                                                 ;
;                |binary_counter:word_counter|                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|binary_counter:word_counter                                                                                                                     ;
;                |fifo:packet_buffer|                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer                                                                                                                              ;
;                   |altsyncram:fifo_storage|                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                      ;
;                      |altsyncram_psb1:auto_generated|        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                       ;
;                   |lpm_counter:read_pointer|                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                     ;
;                      |cntr_u0j:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                             ;
;                   |lpm_counter:write_pointer|                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                    ;
;                      |cntr_u0j:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                            ;
;                |lvds_rx:lvds_receiver|                       ; 94 (10)     ; 75           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver                                                                                                                           ;
;                   |binary_counter:sample_counter|            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                             ;
;                   |dcfifo:data_buffer|                       ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                        ;
;                      |dcfifo_bio1:auto_generated|            ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                             ;
;                         |alt_sync_fifo_aem:sync_fifo|        ; 40 (30)     ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                 ;
;                            |add_sub_pf8:add_sub2|            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                            ;
;                            |cntr_aua:cntr1|                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                  ;
;                            |dpram_iv01:dpram4|               ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                               ;
;                               |altsyncram_6rh1:altsyncram14| ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14  ;
;                   |shift_reg:rx_buffer|                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                       ;
;                   |shift_reg:rx_sample|                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                       ;
;                |parallel_crc:crc_calc|                       ; 207 (207)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 175 (175)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc                                                                                                                           ;
;                |reg:header0_reg|                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|reg:header0_reg                                                                                                                                 ;
;                |reg:header1_reg|                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|reg:header1_reg                                                                                                                                 ;
;             |reply_queue_receive:rx_bc1|                     ; 405 (35)    ; 166          ; 66048       ; 0     ; 17   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 239 (24)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1                                                                                                                                                ;
;                |binary_counter:word_counter|                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_u0j:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_u0j:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                       ; 94 (10)     ; 75           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                       ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_bio1:auto_generated|            ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|        ; 40 (30)     ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_aua:cntr1|                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                 ;
;                            |dpram_iv01:dpram4|               ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14| ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                       ; 218 (218)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 186 (186)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_bc2|                     ; 394 (35)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 228 (24)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2                                                                                                                                                ;
;                |binary_counter:word_counter|                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_u0j:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_u0j:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_bio1:auto_generated|            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_aua:cntr1|                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                 ;
;                            |dpram_iv01:dpram4|               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14| ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                       ; 207 (207)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 175 (175)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_bc3|                     ; 394 (35)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 228 (24)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3                                                                                                                                                ;
;                |binary_counter:word_counter|                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_u0j:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_u0j:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_bio1:auto_generated|            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_aua:cntr1|                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                 ;
;                            |dpram_iv01:dpram4|               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14| ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                       ; 207 (207)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 175 (175)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_cc|                      ; 380 (33)    ; 166          ; 66048       ; 0     ; 17   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 214 (22)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc                                                                                                                                                 ;
;                |binary_counter:word_counter|                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|binary_counter:word_counter                                                                                                                     ;
;                |fifo:packet_buffer|                          ; 32 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer                                                                                                                              ;
;                   |altsyncram:fifo_storage|                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                      ;
;                      |altsyncram_psb1:auto_generated|        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                       ;
;                   |lpm_counter:read_pointer|                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                     ;
;                      |cntr_u0j:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                             ;
;                   |lpm_counter:write_pointer|                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                    ;
;                      |cntr_u0j:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                            ;
;                |lvds_rx:lvds_receiver|                       ; 94 (10)     ; 75           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver                                                                                                                           ;
;                   |binary_counter:sample_counter|            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                             ;
;                   |dcfifo:data_buffer|                       ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                        ;
;                      |dcfifo_bio1:auto_generated|            ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                             ;
;                         |alt_sync_fifo_aem:sync_fifo|        ; 40 (30)     ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                 ;
;                            |add_sub_pf8:add_sub2|            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                            ;
;                            |cntr_aua:cntr1|                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                  ;
;                            |dpram_iv01:dpram4|               ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                               ;
;                               |altsyncram_6rh1:altsyncram14| ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14  ;
;                   |shift_reg:rx_buffer|                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                       ;
;                   |shift_reg:rx_sample|                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                       ;
;                |parallel_crc:crc_calc|                       ; 196 (196)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 164 (164)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc                                                                                                                           ;
;                |reg:header0_reg|                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|reg:header0_reg                                                                                                                                 ;
;                |reg:header1_reg|                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|reg:header1_reg                                                                                                                                 ;
;             |reply_queue_receive:rx_rc1|                     ; 394 (35)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 228 (24)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1                                                                                                                                                ;
;                |binary_counter:word_counter|                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_u0j:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_u0j:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_bio1:auto_generated|            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_aua:cntr1|                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                 ;
;                            |dpram_iv01:dpram4|               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14| ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                       ; 207 (207)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 175 (175)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_rc2|                     ; 394 (35)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 228 (24)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2                                                                                                                                                ;
;                |binary_counter:word_counter|                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_u0j:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_u0j:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_bio1:auto_generated|            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_aua:cntr1|                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                 ;
;                            |dpram_iv01:dpram4|               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14| ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                       ; 207 (207)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 175 (175)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_rc3|                     ; 394 (35)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 228 (24)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3                                                                                                                                                ;
;                |binary_counter:word_counter|                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_u0j:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_u0j:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_bio1:auto_generated|            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_aua:cntr1|                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                 ;
;                            |dpram_iv01:dpram4|               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14| ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                       ; 207 (207)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 175 (175)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_rc4|                     ; 394 (35)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 228 (24)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4                                                                                                                                                ;
;                |binary_counter:word_counter|                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_u0j:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_u0j:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_bio1:auto_generated|            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_aua:cntr1|                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                 ;
;                            |dpram_iv01:dpram4|               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14| ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                       ; 207 (207)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 175 (175)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|reg:header1_reg                                                                                                                                ;
;             |us_timer:timeout_timer|                         ; 42 (42)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer                                                                                                                                                    ;
;       |reply_translator:i_reply_translator|                  ; 616 (616)   ; 223          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 393 (393)    ; 54 (54)           ; 169 (169)        ; 17 (17)         ; 71 (71)    ; |clk_card|issue_reply:issue_reply0|reply_translator:i_reply_translator                                                                                                                                                                                              ;
;    |leds:led0|                                               ; 11 (11)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|leds:led0                                                                                                                                                                                                                                                 ;
;    |psu_ctrl:psu_ctrl_inst|                                  ; 224 (54)    ; 164          ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 60 (31)      ; 41 (1)            ; 123 (22)         ; 45 (0)          ; 9 (6)      ; |clk_card|psu_ctrl:psu_ctrl_inst                                                                                                                                                                                                                                    ;
;       |counter:bit_ctr|                                      ; 29 (29)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)      ; 7 (7)             ; 2 (2)            ; 9 (9)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_inst|counter:bit_ctr                                                                                                                                                                                                                    ;
;       |ram_32bit_x_64:status_ram|                            ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_inst|ram_32bit_x_64:status_ram                                                                                                                                                                                                          ;
;          |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_inst|ram_32bit_x_64:status_ram|altsyncram:altsyncram_component                                                                                                                                                                          ;
;             |altsyncram_kal1:auto_generated|                 ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_inst|ram_32bit_x_64:status_ram|altsyncram:altsyncram_component|altsyncram_kal1:auto_generated                                                                                                                                           ;
;       |shift_reg:sh_reg_rx|                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_inst|shift_reg:sh_reg_rx                                                                                                                                                                                                                ;
;       |shift_reg:sh_reg_tx|                                  ; 65 (65)     ; 64           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 64 (64)          ; 0 (0)           ; 1 (1)      ; |clk_card|psu_ctrl:psu_ctrl_inst|shift_reg:sh_reg_tx                                                                                                                                                                                                                ;
;       |us_timer:timeout_timer|                               ; 44 (44)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 35 (35)          ; 36 (36)         ; 2 (2)      ; |clk_card|psu_ctrl:psu_ctrl_inst|us_timer:timeout_timer                                                                                                                                                                                                             ;
;    |ret_dat_wbs:ret_dat_param|                               ; 135 (71)    ; 99           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 36 (36)      ; 16 (0)            ; 83 (35)          ; 0 (0)           ; 51 (51)    ; |clk_card|ret_dat_wbs:ret_dat_param                                                                                                                                                                                                                                 ;
;       |reg:start_reg|                                        ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_param|reg:start_reg                                                                                                                                                                                                                   ;
;       |reg:stop_reg|                                         ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_param|reg:stop_reg                                                                                                                                                                                                                    ;
;    |sram_ctrl:sram_ctrl_inst|                                ; 200 (200)   ; 125          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 75 (75)      ; 61 (61)           ; 64 (64)          ; 52 (52)         ; 3 (3)      ; |clk_card|sram_ctrl:sram_ctrl_inst                                                                                                                                                                                                                                  ;
;    |sync_gen:sync_gen0|                                      ; 387 (0)     ; 172          ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 215 (0)      ; 52 (0)            ; 120 (0)          ; 96 (0)          ; 39 (0)     ; |clk_card|sync_gen:sync_gen0                                                                                                                                                                                                                                        ;
;       |sync_gen_core:sgc|                                    ; 164 (164)   ; 42           ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 122 (122)    ; 5 (5)             ; 37 (37)          ; 96 (96)         ; 0 (0)      ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc                                                                                                                                                                                                                      ;
;          |lpm_mult:Mult0|                                    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:Mult0                                                                                                                                                                                                       ;
;             |mult_hh01:auto_generated|                       ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated                                                                                                                                                                              ;
;       |sync_gen_wbs:wbi|                                     ; 223 (159)   ; 130          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 93 (93)      ; 47 (47)           ; 83 (19)          ; 0 (0)           ; 39 (39)    ; |clk_card|sync_gen:sync_gen0|sync_gen_wbs:wbi                                                                                                                                                                                                                       ;
;          |reg:dv_en_reg|                                     ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen0|sync_gen_wbs:wbi|reg:dv_en_reg                                                                                                                                                                                                         ;
;          |reg:sync_mode_reg|                                 ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen0|sync_gen_wbs:wbi|reg:sync_mode_reg                                                                                                                                                                                                     ;
+--------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                  ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; lvds_reply_ac_b   ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc1_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc2_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc3_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc1_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc2_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc3_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc4_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx1          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx2          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx3          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; eeprom_si         ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw3           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw4           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rs232_rx          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rst_n             ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk14           ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk15           ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[1]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[2]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[3]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[0]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ccssi             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; sclki             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_clkr     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_status   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_rdy      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_rvs      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_sc_nd    ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[6]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[1]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[5]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[7]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[3]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[0]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[2]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[4]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dv_pulse_fibre    ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; manchester_sigdet ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; manchester_data   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mosii             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc1_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_ac_a   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc2_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc3_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc4_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc1_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc2_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc3_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_cmd          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_sync         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_spare        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx1           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena1        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx2           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena2        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx3           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena3        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_so         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_sck        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_cs         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; misoo             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sreqo             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[0]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[1]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[2]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[3]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[4]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[5]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[6]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[7]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[8]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[9]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[10]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[11]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[12]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[13]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[14]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[15]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[16]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[17]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[18]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[19]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_nbhe        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_nble        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_noe         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_nwe         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_nce1        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_ce2         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[0]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[1]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[2]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[3]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[4]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[5]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[6]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[7]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[8]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[9]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[10]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[11]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[12]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[13]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[14]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[15]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[16]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[17]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[18]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[19]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_nbhe        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_nble        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_noe         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_nwe         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_nce1        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_ce2         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; red_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ylw_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; grn_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; wdog              ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_clk           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[0]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0clk_o      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[0]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0clk_e      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[0]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1clk_o      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[0]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1clk_e      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; rs232_tx          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_refclk   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_a_nb     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_bisten   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_rf       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_clkw     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[0]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[1]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[2]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[3]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[4]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[5]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[6]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[7]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_ena      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_sc_nd    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_enn      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_bisten   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_foto     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; nreconf           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; nepc_sel          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[0]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[1]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[2]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[3]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[4]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[5]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[6]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[7]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[8]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[9]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[10]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[11]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[12]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[13]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[14]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[15]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[0]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[1]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[2]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[3]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[4]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[5]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[6]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[7]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[8]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[9]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[10]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[11]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[12]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[13]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[14]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[15]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; card_id           ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_data          ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; lvds_reply_ac_b                                                                                                                                                                                       ;                   ;         ;
; lvds_reply_bc1_b                                                                                                                                                                                      ;                   ;         ;
; lvds_reply_bc2_b                                                                                                                                                                                      ;                   ;         ;
; lvds_reply_bc3_b                                                                                                                                                                                      ;                   ;         ;
; lvds_reply_rc1_b                                                                                                                                                                                      ;                   ;         ;
; lvds_reply_rc2_b                                                                                                                                                                                      ;                   ;         ;
; lvds_reply_rc3_b                                                                                                                                                                                      ;                   ;         ;
; lvds_reply_rc4_b                                                                                                                                                                                      ;                   ;         ;
; ttl_nrx1                                                                                                                                                                                              ;                   ;         ;
; ttl_nrx2                                                                                                                                                                                              ;                   ;         ;
; ttl_nrx3                                                                                                                                                                                              ;                   ;         ;
; eeprom_si                                                                                                                                                                                             ;                   ;         ;
; dip_sw3                                                                                                                                                                                               ;                   ;         ;
; dip_sw4                                                                                                                                                                                               ;                   ;         ;
; rs232_rx                                                                                                                                                                                              ;                   ;         ;
; rst_n                                                                                                                                                                                                 ;                   ;         ;
;      - cc_reset:cc_reset0|reset_o                                                                                                                                                                     ; 0                 ; OFF     ;
;      - rst                                                                                                                                                                                            ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[4]                                                                                                                                                            ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[5]                                                                                                                                                            ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[6]                                                                                                                                                            ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[7]                                                                                                                                                            ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[8]                                                                                                                                                            ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[9]                                                                                                                                                            ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[2]                                                                                                                                                            ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[1]                                                                                                                                                            ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[0]                                                                                                                                                            ; 0                 ; OFF     ;
;      - issue_reply:issue_reply0|cmd_queue:i_cmd_queue|previous_state.header_a~1462                                                                                                                    ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[10]                                                                                                                                                           ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[3]                                                                                                                                                            ; 0                 ; OFF     ;
; inclk14                                                                                                                                                                                               ;                   ;         ;
; inclk15                                                                                                                                                                                               ;                   ;         ;
; slot_id[1]                                                                                                                                                                                            ;                   ;         ;
;      - dispatch:cmd0|Mux0~21                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux7~27                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux5~25                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux6~27                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux4~23                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr1|reg_o[26]                                                                                                                                 ; 0                 ; ON      ;
; slot_id[2]                                                                                                                                                                                            ;                   ;         ;
;      - dispatch:cmd0|Mux0~21                                                                                                                                                                          ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux7~27                                                                                                                                                                          ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux5~25                                                                                                                                                                          ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux6~27                                                                                                                                                                          ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux4~23                                                                                                                                                                          ; 1                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr1|reg_o[26]                                                                                                                                 ; 1                 ; ON      ;
; slot_id[3]                                                                                                                                                                                            ;                   ;         ;
;      - dispatch:cmd0|Mux0~21                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux7~27                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux5~25                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux6~27                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux4~23                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~1050                                                                                                                                     ; 0                 ; ON      ;
; slot_id[0]                                                                                                                                                                                            ;                   ;         ;
;      - dispatch:cmd0|Mux7~27                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux5~25                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux6~27                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux4~23                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr1|reg_o[26]                                                                                                                                 ; 0                 ; ON      ;
; ccssi                                                                                                                                                                                                 ;                   ;         ;
;      - psu_ctrl:psu_ctrl_inst|ccss_temp                                                                                                                                                               ; 0                 ; ON      ;
; sclki                                                                                                                                                                                                 ;                   ;         ;
;      - psu_ctrl:psu_ctrl_inst|sclk_temp                                                                                                                                                               ; 0                 ; ON      ;
; fibre_rx_clkr                                                                                                                                                                                         ;                   ;         ;
; fibre_rx_status                                                                                                                                                                                       ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~91                                                                                                                                                              ; 0                 ; ON      ;
; fibre_rx_rdy                                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~91                                                                                                                                                              ; 0                 ; ON      ;
; fibre_rx_rvs                                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~91                                                                                                                                                              ; 1                 ; ON      ;
; fibre_rx_sc_nd                                                                                                                                                                                        ;                   ;         ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_control:I1|rx_fw_o                                                                                                                       ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[0]                                                                                                                                                            ; 1                 ; ON      ;
; fibre_rx_data[6]                                                                                                                                                                                      ;                   ;         ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a6 ; 0                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~93                                                                                                                                                              ; 0                 ; ON      ;
; fibre_rx_data[1]                                                                                                                                                                                      ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~93                                                                                                                                                              ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a6 ; 0                 ; ON      ;
; fibre_rx_data[5]                                                                                                                                                                                      ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~93                                                                                                                                                              ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a6 ; 0                 ; ON      ;
; fibre_rx_data[7]                                                                                                                                                                                      ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~93                                                                                                                                                              ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a6 ; 1                 ; ON      ;
; fibre_rx_data[3]                                                                                                                                                                                      ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~92                                                                                                                                                              ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a6 ; 0                 ; ON      ;
; fibre_rx_data[0]                                                                                                                                                                                      ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~92                                                                                                                                                              ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a6 ; 0                 ; ON      ;
; fibre_rx_data[2]                                                                                                                                                                                      ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~92                                                                                                                                                              ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a6 ; 1                 ; ON      ;
; fibre_rx_data[4]                                                                                                                                                                                      ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~92                                                                                                                                                              ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a6 ; 1                 ; ON      ;
; dv_pulse_fibre                                                                                                                                                                                        ;                   ;         ;
;      - dv_rx:dv_rx_inst|dv_dat_temp                                                                                                                                                                   ; 0                 ; ON      ;
; manchester_sigdet                                                                                                                                                                                     ;                   ;         ;
;      - dv_rx:dv_rx_inst|manch_det_temp                                                                                                                                                                ; 1                 ; ON      ;
; manchester_data                                                                                                                                                                                       ;                   ;         ;
;      - dv_rx:dv_rx_inst|manch_dat_temp                                                                                                                                                                ; 1                 ; ON      ;
; mosii                                                                                                                                                                                                 ;                   ;         ;
;      - psu_ctrl:psu_ctrl_inst|mosi_temp                                                                                                                                                               ; 1                 ; ON      ;
; lvds_reply_bc1_a                                                                                                                                                                                      ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|lvds_temp                                                     ; 0                 ; ON      ;
; lvds_reply_ac_a                                                                                                                                                                                       ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|lvds_temp                                                      ; 0                 ; ON      ;
; lvds_reply_bc2_a                                                                                                                                                                                      ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|lvds_temp                                                     ; 1                 ; ON      ;
; lvds_reply_rc3_a                                                                                                                                                                                      ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|lvds_temp                                                     ; 0                 ; ON      ;
; lvds_reply_rc4_a                                                                                                                                                                                      ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|lvds_temp                                                     ; 1                 ; ON      ;
; lvds_reply_rc1_a                                                                                                                                                                                      ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|lvds_temp                                                     ; 0                 ; ON      ;
; lvds_reply_rc2_a                                                                                                                                                                                      ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|lvds_temp                                                     ; 1                 ; ON      ;
; lvds_reply_bc3_a                                                                                                                                                                                      ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|lvds_temp                                                     ; 1                 ; ON      ;
; sram0_data[0]                                                                                                                                                                                         ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[0]                                                                                                                                                         ; 1                 ; ON      ;
; sram0_data[1]                                                                                                                                                                                         ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[1]                                                                                                                                                         ; 1                 ; ON      ;
; sram0_data[2]                                                                                                                                                                                         ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[2]                                                                                                                                                         ; 0                 ; ON      ;
; sram0_data[3]                                                                                                                                                                                         ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[3]                                                                                                                                                         ; 0                 ; ON      ;
; sram0_data[4]                                                                                                                                                                                         ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[4]                                                                                                                                                         ; 1                 ; ON      ;
; sram0_data[5]                                                                                                                                                                                         ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[5]                                                                                                                                                         ; 0                 ; ON      ;
; sram0_data[6]                                                                                                                                                                                         ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[6]                                                                                                                                                         ; 1                 ; ON      ;
; sram0_data[7]                                                                                                                                                                                         ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[7]                                                                                                                                                         ; 0                 ; ON      ;
; sram0_data[8]                                                                                                                                                                                         ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[8]                                                                                                                                                         ; 0                 ; ON      ;
; sram0_data[9]                                                                                                                                                                                         ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[9]                                                                                                                                                         ; 0                 ; ON      ;
; sram0_data[10]                                                                                                                                                                                        ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[10]                                                                                                                                                        ; 0                 ; ON      ;
; sram0_data[11]                                                                                                                                                                                        ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[11]                                                                                                                                                        ; 0                 ; ON      ;
; sram0_data[12]                                                                                                                                                                                        ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[12]                                                                                                                                                        ; 0                 ; ON      ;
; sram0_data[13]                                                                                                                                                                                        ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[13]                                                                                                                                                        ; 1                 ; ON      ;
; sram0_data[14]                                                                                                                                                                                        ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[14]                                                                                                                                                        ; 0                 ; ON      ;
; sram0_data[15]                                                                                                                                                                                        ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[15]                                                                                                                                                        ; 0                 ; ON      ;
; sram1_data[0]                                                                                                                                                                                         ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[16]                                                                                                                                                        ; 1                 ; ON      ;
; sram1_data[1]                                                                                                                                                                                         ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[17]                                                                                                                                                        ; 0                 ; ON      ;
; sram1_data[2]                                                                                                                                                                                         ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[18]                                                                                                                                                        ; 0                 ; ON      ;
; sram1_data[3]                                                                                                                                                                                         ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[19]                                                                                                                                                        ; 0                 ; ON      ;
; sram1_data[4]                                                                                                                                                                                         ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[20]                                                                                                                                                        ; 1                 ; ON      ;
; sram1_data[5]                                                                                                                                                                                         ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[21]                                                                                                                                                        ; 0                 ; ON      ;
; sram1_data[6]                                                                                                                                                                                         ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[22]                                                                                                                                                        ; 1                 ; ON      ;
; sram1_data[7]                                                                                                                                                                                         ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[23]                                                                                                                                                        ; 0                 ; ON      ;
; sram1_data[8]                                                                                                                                                                                         ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[24]                                                                                                                                                        ; 0                 ; ON      ;
; sram1_data[9]                                                                                                                                                                                         ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[25]                                                                                                                                                        ; 0                 ; ON      ;
; sram1_data[10]                                                                                                                                                                                        ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[26]                                                                                                                                                        ; 0                 ; ON      ;
; sram1_data[11]                                                                                                                                                                                        ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[27]                                                                                                                                                        ; 0                 ; ON      ;
; sram1_data[12]                                                                                                                                                                                        ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[28]                                                                                                                                                        ; 1                 ; ON      ;
; sram1_data[13]                                                                                                                                                                                        ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[29]                                                                                                                                                        ; 1                 ; ON      ;
; sram1_data[14]                                                                                                                                                                                        ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[30]                                                                                                                                                        ; 0                 ; ON      ;
; sram1_data[15]                                                                                                                                                                                        ;                   ;         ;
;      - sram_ctrl:sram_ctrl_inst|sram_rdata[31]                                                                                                                                                        ; 0                 ; ON      ;
; card_id                                                                                                                                                                                               ;                   ;         ;
;      - id_thermo:id_thermo0|one_wire_master:master|shift_reg:rx_data_reg|reg[7]                                                                                                                       ; 1                 ; ON      ;
; smb_data                                                                                                                                                                                              ;                   ;         ;
;      - fpga_thermo:fpga_thermo0|smb_master:master|shift_reg:rx_data_reg|reg[0]                                                                                                                        ; 0                 ; ON      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                                                                ; Location      ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk0                                                                                                                                        ; PLL_5         ; 4155    ; Clock                     ; yes    ; Global Clock         ; GCLK12           ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk1                                                                                                                                        ; PLL_5         ; 7       ; Clock                     ; yes    ; Global Clock         ; GCLK13           ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk2                                                                                                                                        ; PLL_5         ; 657     ; Clock                     ; yes    ; Global Clock         ; GCLK15           ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk3                                                                                                                                        ; PLL_5         ; 20      ; Clock                     ; yes    ; Global Clock         ; GCLK14           ;
; dispatch:cmd0|Selector3~24                                                                                                                                                                                          ; LC_X71_Y45_N8 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|header0_ld~24                                                                                                                                                           ; LC_X66_Y47_N3 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]                                                                       ; LC_X56_Y48_N9 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13                                                                           ; LC_X57_Y48_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_receiving~81                                                                                                                                        ; LC_X55_Y47_N6 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|next_state.parse_hdr~19                                                                                                                                                 ; LC_X67_Y47_N3 ; 17      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[32]~1626                                                                                                                                  ; LC_X66_Y47_N1 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|pres_state.done                                                                                                                                                         ; LC_X67_Y46_N5 ; 41      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|pres_state.idle                                                                                                                                                         ; LC_X68_Y48_N2 ; 46      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector4~18                                                                                                                                                      ; LC_X71_Y52_N3 ; 11      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|Selector2~63                                                                                                                                     ; LC_X45_Y53_N7 ; 34      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|bit_count_ena~0                                                                                                                                  ; LC_X45_Y53_N2 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|write_ena~51                                                                                                                    ; LC_X61_Y53_N8 ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|pres_state.setup                                                                                                                                 ; LC_X45_Y53_N4 ; 35      ; Sync. load                ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg[32]~2791                                                                                                                            ; LC_X67_Y55_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|pres_state.idle                                                                                                                                                   ; LC_X68_Y52_N9 ; 69      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state.idle                                                                                                                                                            ; LC_X72_Y48_N7 ; 14      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt|Equal0~65                                                                                                                                                     ; LC_X56_Y32_N8 ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt|us_count[0]~1220                                                                                                                                              ; LC_X56_Y32_N0 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|pres_state.fetch                                                                                                                                                                                      ; LC_X72_Y48_N1 ; 53      ; Clock enable              ; no     ; --                   ; --               ;
; dv_rx:dv_rx_inst|Selector2~12                                                                                                                                                                                       ; LC_X71_Y25_N1 ; 41      ; Clock enable              ; no     ; --                   ; --               ;
; dv_rx:dv_rx_inst|current_m_state.done                                                                                                                                                                               ; LC_X71_Y25_N2 ; 13      ; Sync. clear               ; no     ; --                   ; --               ;
; dv_rx:dv_rx_inst|manch_reg_en~12                                                                                                                                                                                    ; LC_X71_Y25_N2 ; 35      ; Clock enable              ; no     ; --                   ; --               ;
; dv_rx:dv_rx_inst|reg_en~11                                                                                                                                                                                          ; LC_X73_Y24_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; fibre_rx_clkr                                                                                                                                                                                                       ; PIN_R2        ; 69      ; Clock                     ; yes    ; Global Clock         ; GCLK9            ;
; fpga_thermo:fpga_thermo0|smb_master:master|Selector10~11                                                                                                                                                            ; LC_X67_Y36_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|smb_master:master|Selector12~56                                                                                                                                                            ; LC_X66_Y36_N6 ; 4       ; Sync. clear               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|smb_master:master|Selector13~76                                                                                                                                                            ; LC_X68_Y38_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|smb_master:master|Selector9~85                                                                                                                                                             ; LC_X66_Y36_N7 ; 13      ; Sync. clear               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|thermo_ld~38                                                                                                                                                                               ; LC_X68_Y37_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|current_state.got_sync                                                                                                                                        ; LC_X64_Y30_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|Selector12~97                                                                                                                                                                                  ; LC_X52_Y37_N4 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|Selector2~44                                                                                                                                                                                   ; LC_X51_Y37_N8 ; 15      ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|id0_ld~29                                                                                                                                                                                      ; LC_X51_Y38_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|id1_ld~41                                                                                                                                                                                      ; LC_X52_Y38_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|id2_ld~29                                                                                                                                                                                      ; LC_X52_Y38_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|id3_ld~37                                                                                                                                                                                      ; LC_X52_Y38_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|one_wire_master:master|Selector5~11                                                                                                                                                            ; LC_X50_Y39_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|one_wire_master:master|Selector6~151                                                                                                                                                           ; LC_X50_Y38_N2 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|one_wire_master:master|Selector8~404                                                                                                                                                           ; LC_X49_Y38_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|one_wire_master:master|pres_state.idle                                                                                                                                                         ; LC_X50_Y37_N6 ; 16      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|thermo0_ld~22                                                                                                                                                                                  ; LC_X52_Y38_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|thermo1_ld~67                                                                                                                                                                                  ; LC_X52_Y37_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; inclk14                                                                                                                                                                                                             ; PIN_K17       ; 1       ; Clock                     ; no     ; --                   ; --               ;
; inclk15                                                                                                                                                                                                             ; PIN_M17       ; 1       ; Clock                     ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|Equal3~368                                                                                                                                                           ; LC_X64_Y14_N7 ; 11      ; Sync. load                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|Selector22~62                                                                                                                                                        ; LC_X64_Y15_N4 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|Selector4~28                                                                                                                                                         ; LC_X66_Y17_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|data_count_clr~0                                                                                                                                                     ; LC_X64_Y13_N5 ; 11      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|Selector2~63                                                                                                                                         ; LC_X72_Y17_N8 ; 34      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|bit_count_ena~0                                                                                                                                      ; LC_X72_Y17_N4 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|write_ena                                                                                                                           ; LC_X68_Y17_N8 ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|pres_state.setup                                                                                                                                     ; LC_X68_Y17_N5 ; 35      ; Sync. load                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx_word[0]~5316                                                                                                                                                 ; LC_X67_Y15_N2 ; 34      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.header_a                                                                                                                                               ; LC_X63_Y29_N5 ; 34      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.idle                                                                                                                                                   ; LC_X64_Y13_N2 ; 70      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.store_cmd_param                                                                                                                                        ; LC_X64_Y13_N4 ; 121     ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.store_cmd_param~6                                                                                                                                      ; LC_X64_Y13_N0 ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.wait_to_issue                                                                                                                                          ; LC_X63_Y29_N3 ; 16      ; Clock enable, Sync. clear ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|previous_state.header_a~1462                                                                                                                                         ; LC_X66_Y15_N8 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|serial_crc:cmd_crc|Equal0~480                                                                                                                                        ; LC_X64_Y14_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|serial_crc:cmd_crc|crc_reg[32]~2753                                                                                                                                  ; LC_X66_Y15_N7 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|Selector6~107                                                                                                             ; LC_X78_Y22_N7 ; 132     ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|Selector6~108                                                                                                             ; LC_X79_Y22_N2 ; 27      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|Selector11~42                                                                                                 ; LC_X79_Y29_N7 ; 64      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|cmd_code_o[1]~1                                                                                               ; LC_X79_Y23_N5 ; 55      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_control:I1|rx_fw_o                                                                                                                                            ; LC_X67_Y3_N5  ; 11      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Selector1~286                                                                                                                                     ; LC_X76_Y15_N8 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Selector7~11                                                                                                                                      ; LC_X76_Y14_N5 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Selector9~13                                                                                                                                      ; LC_X76_Y14_N4 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[0]~2145                                                                                                                                ; LC_X77_Y14_N0 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:word_counter|count~174                                                                                                                    ; LC_X77_Y14_N9 ; 7       ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.data_read                                                                                                                           ; LC_X77_Y16_N7 ; 39      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.idle                                                                                                                                ; LC_X77_Y16_N5 ; 52      ; Async. clear, Sync. clear ; yes    ; Global Clock         ; GCLK8            ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.rq_byte                                                                                                                             ; LC_X77_Y14_N6 ; 15      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6777                                                                                                                                   ; LC_X76_Y19_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6778                                                                                                                                   ; LC_X76_Y19_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6779                                                                                                                                   ; LC_X76_Y19_N5 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6781                                                                                                                                   ; LC_X79_Y14_N5 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6782                                                                                                                                   ; LC_X79_Y14_N0 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6783                                                                                                                                   ; LC_X79_Y14_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6784                                                                                                                                   ; LC_X76_Y19_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6785                                                                                                                                   ; LC_X76_Y15_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6786                                                                                                                                   ; LC_X78_Y16_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6787                                                                                                                                   ; LC_X78_Y16_N5 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6788                                                                                                                                   ; LC_X76_Y14_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6789                                                                                                                                   ; LC_X79_Y14_N3 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6790                                                                                                                                   ; LC_X79_Y14_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6791                                                                                                                                   ; LC_X76_Y19_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6792                                                                                                                                   ; LC_X76_Y19_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6793                                                                                                                                   ; LC_X76_Y15_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6794                                                                                                                                   ; LC_X76_Y15_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6795                                                                                                                                   ; LC_X76_Y15_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6796                                                                                                                                   ; LC_X76_Y19_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6797                                                                                                                                   ; LC_X79_Y14_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6798                                                                                                                                   ; LC_X76_Y15_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6799                                                                                                                                   ; LC_X76_Y14_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6800                                                                                                                                   ; LC_X76_Y19_N0 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6801                                                                                                                                   ; LC_X76_Y15_N5 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_glo1:auto_generated|alt_sync_fifo_fem:sync_fifo|cs10a[0]                                                                                 ; LC_X43_Y23_N0 ; 11      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_glo1:auto_generated|alt_sync_fifo_fem:sync_fifo|cs10a[1]                                                                                 ; LC_X43_Y23_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_glo1:auto_generated|alt_sync_fifo_fem:sync_fifo|cs13                                                                                     ; LC_X36_Y27_N7 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|present_retire_state.latch_cmd                                                                                                                                   ; LC_X49_Y20_N0 ; 9       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|present_retire_state.latch_cmd~6                                                                                                                                 ; LC_X51_Y19_N1 ; 123     ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|present_retire_state.wait_for_match                                                                                                                              ; LC_X51_Y17_N8 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|datasize_reg_en~21                                                                                                                  ; LC_X49_Y20_N1 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.done                                                                                                                     ; LC_X48_Y20_N9 ; 77      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.error_wait1                                                                                                              ; LC_X47_Y17_N2 ; 10      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.error_wait2                                                                                                              ; LC_X47_Y17_N5 ; 20      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.latch_error                                                                                                              ; LC_X47_Y17_N6 ; 19      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector7~13                                                                                              ; LC_X27_Y9_N4  ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector8~10                                                                                              ; LC_X28_Y10_N4 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector9~65                                                                                              ; LC_X27_Y9_N1  ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|error_o[0]~2135                                                                                           ; LC_X28_Y10_N5 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|write_ena~16                                                                           ; LC_X28_Y9_N2  ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]  ; LC_X13_Y8_N6  ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13      ; LC_X14_Y9_N6  ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|lvds_receiving~81                                                                   ; LC_X17_Y7_N5  ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|pres_state.rx_init                                                                                        ; LC_X33_Y16_N2 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector7~13                                                                                             ; LC_X18_Y19_N6 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector8~10                                                                                             ; LC_X17_Y20_N6 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector9~65                                                                                             ; LC_X18_Y19_N1 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|error_o[0]~2135                                                                                          ; LC_X19_Y20_N7 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|write_ena~16                                                                          ; LC_X18_Y20_N7 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X17_Y25_N7 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X17_Y24_N6 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X13_Y25_N3 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|pres_state.rx_init                                                                                       ; LC_X18_Y20_N2 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector7~13                                                                                             ; LC_X42_Y19_N3 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector8~10                                                                                             ; LC_X38_Y19_N3 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector9~65                                                                                             ; LC_X42_Y19_N2 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|error_o[0]~2135                                                                                          ; LC_X38_Y19_N5 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|write_ena~16                                                                          ; LC_X42_Y20_N2 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X46_Y17_N4 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X45_Y16_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X41_Y15_N6 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|pres_state.rx_init                                                                                       ; LC_X42_Y20_N8 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector7~13                                                                                             ; LC_X46_Y10_N2 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector8~10                                                                                             ; LC_X47_Y9_N6  ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector9~65                                                                                             ; LC_X46_Y10_N8 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|error_o[0]~2135                                                                                          ; LC_X47_Y9_N8  ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|write_ena~16                                                                          ; LC_X46_Y11_N5 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X42_Y7_N9  ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X43_Y8_N6  ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X41_Y6_N6  ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|pres_state.rx_init                                                                                       ; LC_X47_Y11_N1 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector7~22                                                                                              ; LC_X50_Y28_N8 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector8~10                                                                                              ; LC_X48_Y26_N9 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector9~59                                                                                              ; LC_X50_Y28_N2 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|error_o[0]~2126                                                                                           ; LC_X48_Y26_N5 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|write_ena~16                                                                           ; LC_X48_Y28_N6 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]  ; LC_X67_Y22_N7 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13      ; LC_X66_Y23_N6 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|lvds_receiving~81                                                                   ; LC_X68_Y21_N1 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|crc_reg[32]~3041                                                                    ; LC_X50_Y27_N9 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|pres_state.rx_init                                                                                        ; LC_X48_Y30_N2 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector7~13                                                                                             ; LC_X47_Y32_N2 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector8~10                                                                                             ; LC_X50_Y31_N7 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector9~65                                                                                             ; LC_X47_Y32_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|error_o[0]~2135                                                                                          ; LC_X48_Y31_N4 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|write_ena~16                                                                          ; LC_X50_Y30_N7 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X45_Y36_N7 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X46_Y35_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X42_Y35_N4 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|pres_state.rx_init                                                                                       ; LC_X48_Y27_N7 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector7~13                                                                                             ; LC_X21_Y47_N2 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector8~10                                                                                             ; LC_X22_Y48_N0 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector9~65                                                                                             ; LC_X21_Y47_N1 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|error_o[0]~2135                                                                                          ; LC_X22_Y48_N1 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|write_ena~16                                                                          ; LC_X17_Y47_N3 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X29_Y48_N4 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X28_Y49_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X28_Y50_N2 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|pres_state.rx_init                                                                                       ; LC_X18_Y47_N2 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector7~13                                                                                             ; LC_X38_Y35_N8 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector8~10                                                                                             ; LC_X37_Y34_N4 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector9~65                                                                                             ; LC_X41_Y35_N2 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|error_o[0]~2135                                                                                          ; LC_X41_Y35_N5 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|write_ena~16                                                                          ; LC_X38_Y34_N3 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X45_Y38_N4 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X46_Y37_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X42_Y37_N1 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|pres_state.rx_init                                                                                       ; LC_X42_Y34_N5 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector7~13                                                                                             ; LC_X43_Y43_N5 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector8~10                                                                                             ; LC_X45_Y44_N6 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector9~65                                                                                             ; LC_X45_Y43_N5 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|error_o[0]~2135                                                                                          ; LC_X45_Y44_N2 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|write_ena~16                                                                          ; LC_X38_Y43_N9 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X47_Y47_N2 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X46_Y45_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X48_Y46_N5 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|pres_state.rx_init                                                                                       ; LC_X45_Y43_N9 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|Equal0~57                                                                                                    ; LC_X47_Y15_N0 ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|us_count[0]~2965                                                                                             ; LC_X47_Y15_N7 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|ok_or_er[3]~3754                                                                                                                                       ; LC_X47_Y23_N6 ; 60      ; Clock enable, Sync. load  ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|ok_or_er[3]~3756                                                                                                                                       ; LC_X47_Y22_N1 ; 21      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|packet_size[0]~3017                                                                                                                                    ; LC_X48_Y21_N7 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|register_cmd_code~0                                                                                                                                    ; LC_X50_Y22_N1 ; 64      ; Clock enable              ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_inst|Selector1~68                                                                                                                                                                                 ; LC_X67_Y43_N7 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_inst|Selector5~146                                                                                                                                                                                ; LC_X66_Y42_N0 ; 73      ; Clock enable              ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_inst|bit_capture~33                                                                                                                                                                               ; LC_X66_Y42_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_inst|status_wren~73                                                                                                                                                                               ; LC_X67_Y41_N6 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_inst|us_timer:timeout_timer|Equal0~89                                                                                                                                                             ; LC_X58_Y52_N4 ; 34      ; Sync. clear               ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_inst|us_timer:timeout_timer|us_count[0]~2905                                                                                                                                                      ; LC_X58_Y52_N5 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_param|data_rate_wren~14                                                                                                                                                                         ; LC_X78_Y35_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_param|start_wren~14                                                                                                                                                                             ; LC_X78_Y35_N0 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_param|stop_wren~46                                                                                                                                                                              ; LC_X78_Y35_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; rst                                                                                                                                                                                                                 ; LC_X1_Y30_N1  ; 4566    ; Async. clear, Async. load ; yes    ; Global Clock         ; GCLK0            ;
; rst_n                                                                                                                                                                                                               ; PIN_AC9       ; 14      ; Async. clear              ; yes    ; Global Clock         ; GCLK4            ;
; sram_ctrl:sram_ctrl_inst|Mux32~345                                                                                                                                                                                  ; LC_X76_Y44_N7 ; 20      ; Clock enable              ; no     ; --                   ; --               ;
; sram_ctrl:sram_ctrl_inst|\i_gen_ack:count[31]~36                                                                                                                                                                    ; LC_X80_Y44_N9 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; sram_ctrl:sram_ctrl_inst|sram_rdata_wren~0                                                                                                                                                                          ; LC_X80_Y39_N4 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; sram_ctrl:sram_ctrl_inst|sram_wdata[30]~2623                                                                                                                                                                        ; LC_X80_Y39_N0 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; sram_ctrl:sram_ctrl_inst|write_cmd~2                                                                                                                                                                                ; LC_X80_Y44_N5 ; 33      ; Output enable             ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|dv_mode_wren~13                                                                                                                                                                 ; LC_X78_Y39_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_wren~15                                                                                                                                                                ; LC_X78_Y39_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_wren~14                                                                                                                                                              ; LC_X78_Y39_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|sync_mode_wren~16                                                                                                                                                               ; LC_X78_Y39_N9 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                              ;
+--------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                                                                 ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk0         ; PLL_5         ; 4155    ; Global Clock         ; GCLK12           ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk1         ; PLL_5         ; 7       ; Global Clock         ; GCLK13           ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk2         ; PLL_5         ; 657     ; Global Clock         ; GCLK15           ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk3         ; PLL_5         ; 20      ; Global Clock         ; GCLK14           ;
; fibre_rx_clkr                                                                        ; PIN_R2        ; 69      ; Global Clock         ; GCLK9            ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.idle ; LC_X77_Y16_N5 ; 52      ; Global Clock         ; GCLK8            ;
; rst                                                                                  ; LC_X1_Y30_N1  ; 4566    ; Global Clock         ; GCLK0            ;
; rst_n                                                                                ; PIN_AC9       ; 14      ; Global Clock         ; GCLK4            ;
+--------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                               ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state.wb_cycle~111                                                                                   ; 270     ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|current_state.return_data_idle~15            ; 132     ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|Selector6~107                                            ; 132     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|present_retire_state.latch_cmd~6                                                                ; 123     ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.store_cmd_param                                                                       ; 121     ;
; dispatch:cmd0|reg:hdr0|reg_o[11]                                                                                                                   ; 104     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|rc3_ack~26                                                         ; 97      ;
; ~GND                                                                                                                                               ; 93      ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|Selector77~249                               ; 91      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.done                                                    ; 77      ;
; psu_ctrl:psu_ctrl_inst|Selector5~146                                                                                                               ; 73      ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.idle                                                                                  ; 70      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|pres_state.idle                                                                                  ; 69      ;
; ret_dat_wbs:ret_dat_param|Equal0~77                                                                                                                ; 68      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|bc3_ack~26                                                         ; 66      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|bc2_ack~26                                                         ; 66      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|present_retire_state.tx_dv_num                                                                  ; 66      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|present_retire_state.tx_frame_sequence_num                                                      ; 66      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|present_retire_state.tx_num_rows                                                                ; 66      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|present_retire_state.tx_row_len                                                                 ; 66      ;
; dispatch:cmd0|reg:hdr1|reg_o[17]                                                                                                                   ; 65      ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|Selector11~42                                ; 64      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|WideOr16                                                                                        ; 64      ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|register_cmd_code~0                                                                   ; 64      ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_o[6]~340                                                                                             ; 62      ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|checksum[7]~4494                                                                      ; 62      ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|ok_or_er[3]~3754                                                                      ; 60      ;
; dispatch:cmd0|reg:hdr1|reg_o[16]                                                                                                                   ; 59      ;
; dispatch:cmd0|reg:hdr1|reg_o[20]                                                                                                                   ; 59      ;
; dispatch:cmd0|reg:hdr1|reg_o[19]                                                                                                                   ; 58      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector40~87                                                                                    ; 57      ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|cmd_code_o[1]~1                              ; 55      ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|fibre_current_state.reply_ok                                                          ; 54      ;
; dispatch:cmd0|pres_state.fetch                                                                                                                     ; 53      ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_o[5]~343                                                                                             ; 53      ;
; dispatch:cmd0|reg:hdr1|reg_o[23]                                                                                                                   ; 49      ;
; psu_ctrl:psu_ctrl_inst|current_out_state.clk_high                                                                                                  ; 47      ;
; psu_ctrl:psu_ctrl_inst|current_out_state.clk_low                                                                                                   ; 47      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|pres_state.idle                                                                                        ; 46      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|num_cards~380                                                      ; 44      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|num_cards~379                                                      ; 44      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|write_nread                                                    ; 44      ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.data_word                                                                             ; 43      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|Selector91~70                                                                                   ; 43      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|lvds_receiving~81 ; 42      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|lvds_receiving~81 ; 42      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|lvds_receiving~81 ; 42      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|lvds_receiving~81 ; 42      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|lvds_receiving~81  ; 42      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|lvds_receiving~81 ; 42      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                 ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF  ; Location                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; dispatch:cmd0|altsyncram:buf|altsyncram_dkl3:auto_generated|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y57, M4K_X69_Y49, M4K_X69_Y52, M4K_X69_Y46, M4K_X69_Y54, M4K_X69_Y44, M4K_X69_Y50, M4K_X69_Y42, M4K_X69_Y45, M4K_X69_Y47, M4K_X69_Y48, M4K_X69_Y43, M4K_X69_Y56, M4K_X69_Y53, M4K_X69_Y55, M4K_X69_Y51 ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X59_Y47, M512_X59_Y48                                                                                                                                                                                     ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X39_Y53                                                                                                                                                                                                    ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_hoo1:auto_generated|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 0     ; 2    ; 0      ; None ; M4K_X69_Y8, M4K_X69_Y12                                                                                                                                                                                        ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X69_Y16                                                                                                                                                                                                    ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X69_Y5                                                                                                                                                                                                     ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|altsyncram:mem0|altsyncram_s0g3:auto_generated|ALTSYNCRAM                                                                                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X69_Y14                                                                                                                                                                                                    ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_glo1:auto_generated|alt_sync_fifo_fem:sync_fifo|dpram_kv01:dpram4|altsyncram_arh1:altsyncram14|ALTSYNCRAM                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X39_Y30                                                                                                                                                                                                    ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y9, M4K_X15_Y3, M4K_X39_Y5, M4K_X15_Y5, M4K_X15_Y9, M4K_X15_Y14, M4K_X39_Y13, M4K_X15_Y2, M4K_X15_Y13, M4K_X15_Y1, M4K_X15_Y6, M4K_X15_Y4, M4K_X15_Y7, M4K_X15_Y10, M4K_X15_Y12, M4K_X15_Y11           ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X15_Y8                                                                                                                                                                                                     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y29, M4K_X15_Y16, M4K_X15_Y21, M4K_X15_Y20, M4K_X15_Y25, M4K_X15_Y27, M4K_X15_Y26, M4K_X15_Y18, M4K_X15_Y28, M4K_X15_Y17, M4K_X15_Y15, M4K_X15_Y19, M4K_X15_Y23, M4K_X15_Y30, M4K_X15_Y31, M4K_X15_Y22 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X15_Y24                                                                                                                                                                                                    ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y20, M4K_X69_Y13, M4K_X39_Y16, M4K_X69_Y18, M4K_X39_Y14, M4K_X69_Y9, M4K_X69_Y20, M4K_X39_Y18, M4K_X39_Y15, M4K_X69_Y10, M4K_X39_Y19, M4K_X39_Y11, M4K_X69_Y19, M4K_X69_Y17, M4K_X69_Y15, M4K_X39_Y17  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y17, M512_X44_Y16                                                                                                                                                                                     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y8, M4K_X69_Y3, M4K_X39_Y3, M4K_X69_Y2, M4K_X69_Y4, M4K_X69_Y11, M4K_X39_Y1, M4K_X69_Y6, M4K_X69_Y7, M4K_X39_Y7, M4K_X39_Y6, M4K_X39_Y4, M4K_X39_Y2, M4K_X69_Y1, M4K_X39_Y12, M4K_X39_Y10              ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y6, M512_X44_Y7                                                                                                                                                                                       ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y22, M4K_X69_Y24, M4K_X69_Y21, M4K_X69_Y31, M4K_X69_Y33, M4K_X39_Y23, M4K_X69_Y25, M4K_X69_Y26, M4K_X69_Y27, M4K_X39_Y24, M4K_X39_Y26, M4K_X39_Y21, M4K_X39_Y27, M4K_X39_Y25, M4K_X69_Y29, M4K_X69_Y22 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X69_Y23                                                                                                                                                                                                    ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y41, M4K_X69_Y34, M4K_X69_Y40, M4K_X39_Y37, M4K_X69_Y38, M4K_X39_Y29, M4K_X69_Y36, M4K_X69_Y39, M4K_X69_Y35, M4K_X39_Y28, M4K_X39_Y32, M4K_X39_Y31, M4K_X69_Y28, M4K_X69_Y37, M4K_X69_Y32, M4K_X69_Y30 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y35, M512_X44_Y34                                                                                                                                                                                     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y47, M4K_X15_Y40, M4K_X15_Y51, M4K_X15_Y50, M4K_X15_Y41, M4K_X15_Y56, M4K_X15_Y49, M4K_X15_Y54, M4K_X15_Y44, M4K_X15_Y57, M4K_X15_Y52, M4K_X15_Y53, M4K_X15_Y42, M4K_X15_Y43, M4K_X15_Y48, M4K_X15_Y55 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X26_Y49, M512_X26_Y48                                                                                                                                                                                     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y40, M4K_X15_Y36, M4K_X15_Y34, M4K_X15_Y39, M4K_X39_Y33, M4K_X39_Y35, M4K_X15_Y37, M4K_X15_Y38, M4K_X39_Y39, M4K_X15_Y32, M4K_X39_Y34, M4K_X15_Y33, M4K_X39_Y38, M4K_X15_Y35, M4K_X39_Y36, M4K_X39_Y42 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y37, M512_X44_Y38                                                                                                                                                                                     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y43, M4K_X15_Y45, M4K_X39_Y48, M4K_X39_Y51, M4K_X39_Y52, M4K_X39_Y56, M4K_X15_Y46, M4K_X39_Y46, M4K_X39_Y44, M4K_X39_Y57, M4K_X39_Y50, M4K_X39_Y54, M4K_X39_Y47, M4K_X39_Y49, M4K_X39_Y45, M4K_X39_Y55 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y47, M512_X44_Y46                                                                                                                                                                                     ;
; psu_ctrl:psu_ctrl_inst|ram_32bit_x_64:status_ram|altsyncram:altsyncram_component|altsyncram_kal1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X69_Y41                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                           ;
+----------------------------------+-------------+---------------------+-------------------+
; Statistic                        ; Number Used ; Available per Block ; Maximum Available ;
+----------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)       ; 0           ; 8                   ; 96                ;
; Simple Multipliers (18-bit)      ; 0           ; 4                   ; 48                ;
; Simple Multipliers (36-bit)      ; 1           ; 1                   ; 12                ;
; Multiply Accumulators (18-bit)   ; 0           ; 2                   ; 24                ;
; Two-Multipliers Adders (9-bit)   ; 0           ; 4                   ; 48                ;
; Two-Multipliers Adders (18-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (9-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (18-bit) ; 0           ; 1                   ; 12                ;
; DSP Blocks                       ; 1           ; --                  ; 12                ;
; DSP Block 9-bit Elements         ; 8           ; 8                   ; 96                ;
; Signed Multipliers               ; 1           ; --                  ; --                ;
; Unsigned Multipliers             ; 0           ; --                  ; --                ;
; Mixed Sign Multipliers           ; 0           ; --                  ; --                ;
; Variable Sign Multipliers        ; 0           ; --                  ; --                ;
; Dedicated Shift Register Chains  ; 0           ; --                  ; --                ;
+----------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                      ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X75_Y21_N0  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult1 ;                            ; DSPMULT_X74_Y27_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
;    sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult2 ;                            ; DSPMULT_X74_Y25_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
;    sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult3 ;                            ; DSPMULT_X74_Y23_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
;    sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult4 ;                            ; DSPMULT_X74_Y21_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+-----------------------------+-------------------------+
; Interconnect Resource Type  ; Usage                   ;
+-----------------------------+-------------------------+
; C16 interconnects           ; 613 / 5,872 ( 10 % )    ;
; C4 interconnects            ; 7,622 / 89,120 ( 9 % )  ;
; C8 interconnects            ; 2,226 / 19,904 ( 11 % ) ;
; DIFFIOCLKs                  ; 0 / 32 ( 0 % )          ;
; DQS bus muxes               ; 0 / 102 ( 0 % )         ;
; DQS-16 I/O buses            ; 0 / 8 ( 0 % )           ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )           ;
; DQS-8 I/O buses             ; 0 / 20 ( 0 % )          ;
; Direct links                ; 1,904 / 131,860 ( 1 % ) ;
; Fast regional clocks        ; 0 / 32 ( 0 % )          ;
; Global clocks               ; 8 / 16 ( 50 % )         ;
; I/O buses                   ; 44 / 364 ( 12 % )       ;
; LUT chains                  ; 411 / 29,223 ( 1 % )    ;
; Local routing interconnects ; 4,558 / 32,470 ( 14 % ) ;
; R24 interconnects           ; 850 / 6,156 ( 14 % )    ;
; R4 interconnects            ; 9,109 / 181,920 ( 5 % ) ;
; R8 interconnects            ; 2,848 / 29,904 ( 10 % ) ;
; Regional clocks             ; 0 / 16 ( 0 % )          ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+--------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 8.58) ; Number of LABs  (Total = 1161) ;
+--------------------------------------------+--------------------------------+
; 1                                          ; 38                             ;
; 2                                          ; 43                             ;
; 3                                          ; 26                             ;
; 4                                          ; 22                             ;
; 5                                          ; 31                             ;
; 6                                          ; 44                             ;
; 7                                          ; 34                             ;
; 8                                          ; 52                             ;
; 9                                          ; 113                            ;
; 10                                         ; 758                            ;
+--------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.99) ; Number of LABs  (Total = 1161) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 836                            ;
; 1 Async. load                      ; 16                             ;
; 1 Clock                            ; 813                            ;
; 1 Clock enable                     ; 249                            ;
; 1 Sync. clear                      ; 177                            ;
; 1 Sync. load                       ; 39                             ;
; 2 Async. clears                    ; 2                              ;
; 2 Clock enables                    ; 119                            ;
; 2 Clocks                           ; 55                             ;
+------------------------------------+--------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+---------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 8.57) ; Number of LABs  (Total = 1161) ;
+---------------------------------------------+--------------------------------+
; 0                                           ; 13                             ;
; 1                                           ; 38                             ;
; 2                                           ; 46                             ;
; 3                                           ; 29                             ;
; 4                                           ; 25                             ;
; 5                                           ; 36                             ;
; 6                                           ; 65                             ;
; 7                                           ; 36                             ;
; 8                                           ; 48                             ;
; 9                                           ; 106                            ;
; 10                                          ; 610                            ;
; 11                                          ; 46                             ;
; 12                                          ; 22                             ;
; 13                                          ; 12                             ;
; 14                                          ; 13                             ;
; 15                                          ; 6                              ;
; 16                                          ; 2                              ;
; 17                                          ; 4                              ;
; 18                                          ; 3                              ;
; 19                                          ; 1                              ;
+---------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 6.10) ; Number of LABs  (Total = 1161) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 13                             ;
; 1                                               ; 96                             ;
; 2                                               ; 76                             ;
; 3                                               ; 75                             ;
; 4                                               ; 103                            ;
; 5                                               ; 115                            ;
; 6                                               ; 150                            ;
; 7                                               ; 129                            ;
; 8                                               ; 117                            ;
; 9                                               ; 97                             ;
; 10                                              ; 157                            ;
; 11                                              ; 7                              ;
; 12                                              ; 8                              ;
; 13                                              ; 5                              ;
; 14                                              ; 3                              ;
; 15                                              ; 4                              ;
; 16                                              ; 1                              ;
; 17                                              ; 2                              ;
; 18                                              ; 2                              ;
; 19                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 13.19) ; Number of LABs  (Total = 1161) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 7                              ;
; 3                                            ; 30                             ;
; 4                                            ; 101                            ;
; 5                                            ; 37                             ;
; 6                                            ; 68                             ;
; 7                                            ; 44                             ;
; 8                                            ; 45                             ;
; 9                                            ; 33                             ;
; 10                                           ; 57                             ;
; 11                                           ; 68                             ;
; 12                                           ; 64                             ;
; 13                                           ; 61                             ;
; 14                                           ; 55                             ;
; 15                                           ; 41                             ;
; 16                                           ; 47                             ;
; 17                                           ; 44                             ;
; 18                                           ; 46                             ;
; 19                                           ; 58                             ;
; 20                                           ; 53                             ;
; 21                                           ; 58                             ;
; 22                                           ; 60                             ;
; 23                                           ; 33                             ;
; 24                                           ; 48                             ;
; 25                                           ; 2                              ;
+----------------------------------------------+--------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; Off                 ;
; Data[0]                                      ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+---------------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                         ;
+--------------------------------------------------------------------------------+------------------------------+
; Name                                                                           ; Value                        ;
+--------------------------------------------------------------------------------+------------------------------+
; Mid Wire Use - Fit Attempt 1                                                   ; 9                            ;
; Mid Slack - Fit Attempt 1                                                      ; 1824                         ;
; Internal Atom Count - Fit Attempt 1                                            ; 9938                         ;
; LE/ALM Count - Fit Attempt 1                                                   ; 9938                         ;
; LAB Count - Fit Attempt 1                                                      ; 1187                         ;
; Outputs per Lab - Fit Attempt 1                                                ; 5.477                        ;
; Inputs per LAB - Fit Attempt 1                                                 ; 11.139                       ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 1.399                        ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:1168;1:19                  ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:817;1:196;2:174            ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:670;1:293;2:207;3:17       ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:670;1:293;2:207;3:17       ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:376;1:295;2:306;3:194;4:16 ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:376;1:295;2:306;3:194;4:16 ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:992;1:195                  ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:1168;1:19                  ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:809;1:330;2:47;3:1         ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:371;1:14;2:741;3:60;4:1    ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:371;1:547;2:269            ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:1168;1:19                  ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:371;1:800;2:16             ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:768;1:419                  ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:172;1:1015                 ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:1014;1:173                 ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:1187                       ;
; LEs in Chains - Fit Attempt 1                                                  ; 1718                         ;
; LEs in Long Chains - Fit Attempt 1                                             ; 1209                         ;
; LABs with Chains - Fit Attempt 1                                               ; 251                          ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 11                           ;
; Time - Fit Attempt 1                                                           ; 49                           ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 2.999                        ;
+--------------------------------------------------------------------------------+------------------------------+


+-------------------------------------------------+
; Advanced Data - Placement                       ;
+--------------------------------------+----------+
; Name                                 ; Value    ;
+--------------------------------------+----------+
; Early Wire Use - Fit Attempt 1       ; 4        ;
; Early Slack - Fit Attempt 1          ; -32      ;
; Mid Wire Use - Fit Attempt 1         ; 8        ;
; Mid Slack - Fit Attempt 1            ; 506      ;
; Late Wire Use - Fit Attempt 1        ; 8        ;
; Late Slack - Fit Attempt 1           ; 888      ;
; Peak Regional Wire - Fit Attempt 1   ; 42.050   ;
; Time - Fit Attempt 1                 ; 1884     ;
; Time in fit_fsyn.dll - Fit Attempt 1 ; 1563.407 ;
; Time in tsm_tan.dll - Fit Attempt 1  ; 720.108  ;
+--------------------------------------+----------+


+----------------------------------------------+
; Advanced Data - Routing                      ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Slack - Fit Attempt 1         ; 1057   ;
; Early Wire Use - Fit Attempt 1      ; 9      ;
; Peak Regional Wire - Fit Attempt 1  ; 24     ;
; Mid Slack - Fit Attempt 1           ; 826    ;
; Late Slack - Fit Attempt 1          ; 896    ;
; Late Wire Use - Fit Attempt 1       ; 9      ;
; Time - Fit Attempt 1                ; 90     ;
; Time in tsm_dat.dll - Fit Attempt 1 ; 0.063  ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 40.467 ;
+-------------------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.1 Build 201 11/27/2006 SJ Full Version
    Info: Processing started: Mon Jan 08 12:13:44 2007
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off clk_card -c clk_card
Info: Selected device EP1S30F780C5 for design "clk_card"
Info: Implementing parameter values for PLL "clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 180 degrees (10000 ps) for clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk2 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk3 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_extclk0 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_extclk1 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_extclk2 port
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1S10F780C5 is compatible
    Info: Device EP1S10F780C5ES is compatible
    Info: Device EP1S20F780C5 is compatible
    Info: Device EP1S25F780C5 is compatible
    Info: Device EP1S30F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
    Info: Device EP1S40F780C5 is compatible
    Info: Device EP1S40F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~DATA0~ is reserved at location H12
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Completed User Assigned Global Signals Promotion Operation
Info: Promoted PLL clock signals
    Info: Promoted signal "clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk0" to use global clock
    Info: Promoted signal "clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk2" to use global clock
    Info: Promoted signal "clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk3" to use global clock
    Info: Promoted signal "clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk1" to use global clock
Info: Completed PLL Placement Operation
Info: Automatically promoted signal "fibre_rx_clkr" to use Global clock in PIN R2
Info: Automatically promoted signal "rst" to use Global clock
Info: Automatically promoted some destinations of signal "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.idle" to use Global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[0]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[1]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[2]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[3]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[4]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[5]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[6]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[7]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[8]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[9]" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted some destinations of signal "rst_n" to use Global clock
    Info: Destination "rst" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|cmd_queue:i_cmd_queue|previous_state.header_a~1462" may be non-global or may not use global clock
Info: Pin "rst_n" drives global clock, but is not placed in a dedicated clock pin position
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished register packing: elapsed time is 00:00:04
Info: Starting physical synthesis optimizations
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis 1
Info: Physical synthesis algorithm combinational resynthesis 1 complete: estimated slack improvement of 198 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis 1
Info: Physical synthesis algorithm combinational resynthesis 1 complete: estimated slack improvement of 2 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations complete: elapsed time is 00:02:59
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "array_id[0]" is assigned to location or region, but does not exist in design
    Warning: Node "array_id[1]" is assigned to location or region, but does not exist in design
    Warning: Node "array_id[2]" is assigned to location or region, but does not exist in design
    Warning: Node "box_id_ena" is assigned to location or region, but does not exist in design
    Warning: Node "box_id_in" is assigned to location or region, but does not exist in design
    Warning: Node "box_id_out" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw2" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw7" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw8" is assigned to location or region, but does not exist in design
    Warning: Node "dv_pulse_bnc" is assigned to location or region, but does not exist in design
    Warning: Node "epc_tdo" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_rx_ckr" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_rx_clk" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_tx_clk" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_tx_rp" is assigned to location or region, but does not exist in design
    Warning: Node "fpga_tck" is assigned to location or region, but does not exist in design
    Warning: Node "fpga_tdo" is assigned to location or region, but does not exist in design
    Warning: Node "fpga_tms" is assigned to location or region, but does not exist in design
    Warning: Node "inclk" is assigned to location or region, but does not exist in design
    Warning: Node "inclk0" is assigned to location or region, but does not exist in design
    Warning: Node "inclk1" is assigned to location or region, but does not exist in design
    Warning: Node "inclk10" is assigned to location or region, but does not exist in design
    Warning: Node "inclk11" is assigned to location or region, but does not exist in design
    Warning: Node "inclk2" is assigned to location or region, but does not exist in design
    Warning: Node "inclk3" is assigned to location or region, but does not exist in design
    Warning: Node "inclk4" is assigned to location or region, but does not exist in design
    Warning: Node "inclk5" is assigned to location or region, but does not exist in design
    Warning: Node "inclk8" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_sel" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[10]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[11]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[12]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[13]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[14]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[15]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[1]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[2]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[3]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[4]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[5]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[6]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[7]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[8]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[9]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[10]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[11]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[12]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[13]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[14]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[15]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[1]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[2]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[3]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[4]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[5]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[6]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[7]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[8]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[9]" is assigned to location or region, but does not exist in design
    Warning: Node "mictorclk_e" is assigned to location or region, but does not exist in design
    Warning: Node "mictorclk_o" is assigned to location or region, but does not exist in design
    Warning: Node "n5vok" is assigned to location or region, but does not exist in design
    Warning: Node "nbb_jtag" is assigned to location or region, but does not exist in design
    Warning: Node "psclki" is assigned to location or region, but does not exist in design
    Warning: Node "psclko" is assigned to location or region, but does not exist in design
    Warning: Node "pscsi" is assigned to location or region, but does not exist in design
    Warning: Node "pscso" is assigned to location or region, but does not exist in design
    Warning: Node "psdi" is assigned to location or region, but does not exist in design
    Warning: Node "psdo" is assigned to location or region, but does not exist in design
    Warning: Node "smb_nalert" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_ncs" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_ncs" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[3]" is assigned to location or region, but does not exist in design
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:49
Info: Fitter placement operations beginning
Info: Starting physical synthesis optimizations
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis 2
Info: Physical synthesis algorithm combinational resynthesis 2 complete: estimated slack improvement of 6 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register unpacking
Info: Physical synthesis algorithm register unpacking complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis 2
Info: Physical synthesis algorithm combinational resynthesis 2 complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register unpacking
Info: Physical synthesis algorithm register unpacking complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis 2
Info: Physical synthesis algorithm combinational resynthesis 2 complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis 1
Info: Physical synthesis algorithm combinational resynthesis 1 complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis 3
Info: Physical synthesis algorithm combinational resynthesis 3 complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations complete: elapsed time is 00:26:03
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:31:24
Info: Estimated most critical path is memory to memory delay of 8.444 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X69_Y22; Fanout = 1; MEM Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a31~portb_address_reg10'
    Info: 2: + IC(0.000 ns) + CELL(3.075 ns) = 3.075 ns; Loc. = M4K_X69_Y22; Fanout = 1; MEM Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|q_b[31]'
    Info: 3: + IC(2.119 ns) + CELL(0.280 ns) = 5.474 ns; Loc. = LAB_X43_Y26; Fanout = 1; COMB Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29113_RESYN420_BDD421'
    Info: 4: + IC(0.393 ns) + CELL(0.075 ns) = 5.942 ns; Loc. = LAB_X43_Y26; Fanout = 1; COMB Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~29113'
    Info: 5: + IC(0.188 ns) + CELL(0.280 ns) = 6.410 ns; Loc. = LAB_X43_Y26; Fanout = 1; COMB Node = 'issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector22~658'
    Info: 6: + IC(0.285 ns) + CELL(0.183 ns) = 6.878 ns; Loc. = LAB_X43_Y26; Fanout = 2; COMB Node = 'issue_reply:issue_reply0|reply_translator:i_reply_translator|Selector22~665'
    Info: 7: + IC(1.323 ns) + CELL(0.243 ns) = 8.444 ns; Loc. = M4K_X39_Y30; Fanout = 1; MEM Node = 'issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_glo1:auto_generated|alt_sync_fifo_fem:sync_fifo|dpram_kv01:dpram4|altsyncram_arh1:altsyncram14|ram_block15a31~porta_datain_reg0'
    Info: Total cell delay = 4.136 ns ( 48.98 % )
    Info: Total interconnect delay = 4.308 ns ( 51.02 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 8% of the available device resources. Peak interconnect usage is 24%
    Info: The peak interconnect region extends from location X36_Y23 to location X48_Y34
Info: Fitter routing operations ending: elapsed time is 00:01:30
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.idle uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|write_pointer[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|write_pointer[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|write_pointer[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|write_pointer[4] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|write_pointer[5] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|write_pointer[0] -- routed using non-global resources
Warning: Following 77 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin lvds_spare has GND driving its datain port
    Info: Pin ttl_txena1 has GND driving its datain port
    Info: Pin ttl_tx2 has GND driving its datain port
    Info: Pin ttl_txena2 has GND driving its datain port
    Info: Pin ttl_tx3 has GND driving its datain port
    Info: Pin ttl_txena3 has GND driving its datain port
    Info: Pin eeprom_so has GND driving its datain port
    Info: Pin eeprom_sck has GND driving its datain port
    Info: Pin eeprom_cs has GND driving its datain port
    Info: Pin sram0_nbhe has GND driving its datain port
    Info: Pin sram0_nble has GND driving its datain port
    Info: Pin sram0_noe has GND driving its datain port
    Info: Pin sram0_ce2 has GND driving its datain port
    Info: Pin sram1_nbhe has GND driving its datain port
    Info: Pin sram1_nble has GND driving its datain port
    Info: Pin sram1_noe has GND driving its datain port
    Info: Pin sram1_ce2 has GND driving its datain port
    Info: Pin mictor0_o[7] has GND driving its datain port
    Info: Pin mictor0_o[8] has GND driving its datain port
    Info: Pin mictor0_o[9] has GND driving its datain port
    Info: Pin mictor0_o[10] has GND driving its datain port
    Info: Pin mictor0_o[11] has GND driving its datain port
    Info: Pin mictor0_o[12] has GND driving its datain port
    Info: Pin mictor0_o[13] has GND driving its datain port
    Info: Pin mictor0_o[14] has GND driving its datain port
    Info: Pin mictor0_o[15] has GND driving its datain port
    Info: Pin mictor0clk_o has GND driving its datain port
    Info: Pin mictor0_e[9] has GND driving its datain port
    Info: Pin mictor0_e[10] has GND driving its datain port
    Info: Pin mictor0_e[11] has GND driving its datain port
    Info: Pin mictor0_e[12] has GND driving its datain port
    Info: Pin mictor0_e[13] has GND driving its datain port
    Info: Pin mictor0_e[14] has GND driving its datain port
    Info: Pin mictor0_e[15] has GND driving its datain port
    Info: Pin mictor0clk_e has GND driving its datain port
    Info: Pin mictor1_o[0] has GND driving its datain port
    Info: Pin mictor1_o[1] has GND driving its datain port
    Info: Pin mictor1_o[2] has GND driving its datain port
    Info: Pin mictor1_o[3] has GND driving its datain port
    Info: Pin mictor1_o[4] has GND driving its datain port
    Info: Pin mictor1_o[5] has GND driving its datain port
    Info: Pin mictor1_o[6] has GND driving its datain port
    Info: Pin mictor1_o[7] has GND driving its datain port
    Info: Pin mictor1_o[8] has GND driving its datain port
    Info: Pin mictor1_o[9] has GND driving its datain port
    Info: Pin mictor1_o[10] has GND driving its datain port
    Info: Pin mictor1_o[11] has GND driving its datain port
    Info: Pin mictor1_o[12] has GND driving its datain port
    Info: Pin mictor1_o[13] has GND driving its datain port
    Info: Pin mictor1_o[14] has GND driving its datain port
    Info: Pin mictor1_o[15] has GND driving its datain port
    Info: Pin mictor1clk_o has GND driving its datain port
    Info: Pin mictor1_e[0] has GND driving its datain port
    Info: Pin mictor1_e[1] has GND driving its datain port
    Info: Pin mictor1_e[2] has GND driving its datain port
    Info: Pin mictor1_e[3] has GND driving its datain port
    Info: Pin mictor1_e[4] has GND driving its datain port
    Info: Pin mictor1_e[5] has GND driving its datain port
    Info: Pin mictor1_e[6] has GND driving its datain port
    Info: Pin mictor1_e[7] has GND driving its datain port
    Info: Pin mictor1_e[8] has GND driving its datain port
    Info: Pin mictor1_e[9] has GND driving its datain port
    Info: Pin mictor1_e[10] has GND driving its datain port
    Info: Pin mictor1_e[11] has GND driving its datain port
    Info: Pin mictor1_e[12] has GND driving its datain port
    Info: Pin mictor1_e[13] has GND driving its datain port
    Info: Pin mictor1_e[14] has GND driving its datain port
    Info: Pin mictor1_e[15] has GND driving its datain port
    Info: Pin mictor1clk_e has GND driving its datain port
    Info: Pin rs232_tx has GND driving its datain port
    Info: Pin fibre_rx_a_nb has GND driving its datain port
    Info: Pin fibre_rx_bisten has GND driving its datain port
    Info: Pin fibre_rx_rf has GND driving its datain port
    Info: Pin fibre_tx_sc_nd has GND driving its datain port
    Info: Pin fibre_tx_enn has GND driving its datain port
    Info: Pin fibre_tx_bisten has GND driving its datain port
    Info: Pin fibre_tx_foto has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: sram_ctrl:sram_ctrl_inst|write_cmd~2
        Info: Type bidirectional pin sram0_data[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[8] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: id_thermo:id_thermo0|one_wire_master:master|Selector7~940 (inverted)
        Info: Type bidirectional pin card_id uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: fpga_thermo:fpga_thermo0|smb_master:master|Selector8~258 (inverted)
        Info: Type bidirectional pin smb_data uses the 3.3-V LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 83 warnings
    Info: Allocated 360 megabytes of memory during processing
    Info: Processing ended: Mon Jan 08 12:52:28 2007
    Info: Elapsed time: 00:38:44


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/scuba2_repository/cards/clk_card/clk_card/synth/clk_card.fit.smsg.


