# 🖥️ CPU_design 项目简介

欢迎来到 **CS202 计算机组成原理 Project**！

本仓库完整记录了一个基于 FPGA 平台的 CPU 设计与实验项目，内容涵盖 CPU 架构设计、汇编编程、仿真测试及项目答辩材料。

---

## 🗂️ 仓库结构

- `项目总结文档.docx`  
  📄 项目总结，详述设计思路、实现过程、关键技术与成果
- `Project要求.pdf`  
  📚 项目任务书，含目标、需求及评分标准
- `proj.asm`  
  📝 汇编源代码，CPU演示/测试程序
- `proj.coe`  
  💾 存储初始化文件，适用于 FPGA/ROM 初始化
- `Test_scenario2_tc2_3_4_5.py`  
  🧪 仿真测试脚本，验证 CPU 功能点
- `project_1.xpr`  
  🛠️ Vivado 工程主文件，管理整个设计项目
- `project_1.cache/`, `project_1.hw/`, `project_1.ip_user_files/`, `project_1.runs/`, `project_1.sim/`, `project_1.srcs/`  
  📂 Vivado 生成的缓存、硬件配置、IP核、仿真与源码目录
- `中期答辩/`  
  🎤 中期答辩相关材料
- `.gitattributes`, `README.md`  
  ⚙️ Git 配置与项目说明

---

## 🚀 快速开始

1. 阅读 `Project要求.pdf` 了解项目目标与要求
2. 浏览 `项目总结文档.docx` 获取设计思路与实现总结
3. 查看 `proj.asm`、`proj.coe` 理解汇编程序及存储初始化
4. 使用 Vivado 打开 `project_1.xpr` 进行工程管理与综合实现
5. 运行 `Test_scenario2_tc2_3_4_5.py` 进行仿真与验证

---

## 💡 项目亮点

- 🌟 覆盖 CPU 设计全流程，从架构到实现与测试
- 👨‍💻 包含完整的汇编程序与仿真验证脚本
- 📊 配套设计文档和答辩材料，便于理解与展示
- 🛠️ 丰富的 Vivado 工程配置和源码，助力硬件开发学习

---

> 📎 更多详情请参考各类文档及源码文件，欢迎学习与交流！
