<!DOCTYPE html><html><head><meta http-equiv="Content-Type" content="text/html; charset=utf-8" /><script type="text/javascript" src="https://file.bkxsj.com/skin/book/js/sk.js"></script><meta name="robots" content="index,follow"><title>Verilog HDL数字系统设计[PDF|Epub|txt|kindle电子书版本网盘下载]-灵感之桥</title><meta name="Keywords" content="Verilog HDL数字系统设计"/><meta name="description" content="Verilog HDL数字系统设计pdf下载文件大小为14MB,PDF页数为369页"/><meta http-equiv="X-UA-Compatible" content="IE=9; IE=8; IE=7; IE=EDGE;chrome=1"><link type="image/x-icon" rel="shortcut icon" href="https://www.shukui.net/skin/book/images/favicon.ico"><link type="text/css" rel="stylesheet" href="https://www.shukui.net/skin/book/css/style.css"><style>#main .d-main {margin-left: 0;width: 620px;}.down-btn {animation: myShake 2.5s linear .15s infinite}@keyframes myShake {0%, 66% {transform: translateZ(0)}67%, 73.6%, 83.6%, 93.6%, to {animation-timing-function: cubic-bezier(.215, .61, .355, 1);transform: translateZ(0)}80.3%, 81.4% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -4px, 0)}90.3% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -2px, 0)}97% {transform: translate3d(0, -.5px, 0)}}.copylink-btn {margin-right: 20px;}.copymd5-btn {margin-bottom: 25px;margin-left: 10px;}</style></head><body><div id="header"><div class="inner"><div class="logo"><a href="/"><img width="103" height="25" alt="灵感之桥"src="https://www.shukui.net/skin/book/images/logo.png"></a></div><div class="search"><form action="/so/search.php" target="_blank"><input type="text" autocomplete="off" id="bdcsMain" name="q" placeholder="书名 / 作者 / 出版社 / ISBN"class="inp-txt"><select class="inp-select" id="datasource" onchange="selectDatasource(this)"><option value="so">主库</option><option value="s">从库</option></select><input type="submit" value="搜索" class="inp-btn"></form></div></div></div><div id="main"><div class="d-main"><div class="tit"><h3>图书介绍</h3></div><h1 class="book-name">Verilog HDL数字系统设计PDF|Epub|txt|kindle电子书版本网盘下载</h1><div class="d-info"><div class="b-thumb"><img src="https://www.shukui.net/cover/33/33487234.jpg" alt="Verilog HDL数字系统设计"></div><div class="b-info"><ul><li>王建民，田晓华，江晓林编著 著</li><li>出版社： 哈尔滨：哈尔滨工业大学出版社</li><li>ISBN：9787560331690</li><li>出版时间：2011</li><li>标注页数：357页</li><li>文件大小：14MB</li><li>文件页数：369页</li><li>主题词：硬件描述语言，Verilog HDL－程序设计</li></ul></div></div><div class="tit"><h3>PDF下载</h3></div><div></br><a style="color:red;" rel="external nofollow" href="https://www.kjlm.net/ebook/2695420.html"target="_blank"><b>点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用</a></b></br><a class="down-btn" rel="external nofollow" href="https://down.trackerbk.com/bt/07/33487234.torrent"target="_blank">种子下载</a>[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）<a rel="nofollow" href="https://www.freedownloadmanager.org/zh/" target="_blank">软件下载地址页</a><a class="down-btn" rel="external nofollow" href="https://down.p2spdb.com/07/33487234.rar" target="_blank">直链下载</a>[便捷但速度慢]&nbsp;&nbsp;<a style="color:red;" rel="external nofollow" href="https://pdfyl.ertongbook.com/62/33487234.pdf" target="_blank"><b>[在线试读本书]</b></a>&nbsp;&nbsp;<b> <a style="color:red;" rel="external nofollow" href="https://web.jyjl.org/index/recovery.html" target="_blank">[在线获取解压码]</a></b><div class="copymd5-btn"><a href="javascript:copyToClip('27d1898a1fa0ef8e7dca7acf669c0ec6')">点击复制MD5值：27d1898a1fa0ef8e7dca7acf669c0ec6</a></div></div><div class="tit"><h3>下载说明</h3></div><div style="margin:20px 10px"><h2>Verilog HDL数字系统设计PDF格式电子书版下载</h2>下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。<br><br><div class="copymd5-btn"><a href="javascript:copyToClip('magnet:?xt=urn:btih:RX6G6JQ2LJW7PBBEDNUSCQM7ICDMHIWK')">点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载</a>&nbsp;&nbsp;<a rel="nofollow" target="_blank">详情点击-查看共享计划</a></div>建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！<br><br><b>（文件页数 要大于 标注页数，上中下等多册电子书除外）</b><br><br><p style="color:red;"> <b>注意：本站所有压缩包均有解压码：</b> <a rel="nofollow" target="_blank"><b>点击下载压缩包解压工具</b></a></p></div><div class="tit"><h3>图书目录</h3></div><div id="book-contents"><p>第1章 数字系统设计概述1</p><p>1.1 引言1</p><p>1.2 ASIC和FPGA2</p><p>1.3 数字设计的层次3</p><p>1.4 硬件描述语言5</p><p>1.5 典型设计流程7</p><p>本章小结8</p><p>习题与思考题18</p><p>第2章 组合逻辑电路设计回顾9</p><p>2.1 数字电路的基本概念9</p><p>2.2 布尔代数和逻辑门10</p><p>2.3 逻辑函数的化简14</p><p>2.4 组合逻辑电路的设计方法18</p><p>2.5 若干常用组合逻辑电路19</p><p>本章小结28</p><p>习题与思考题228</p><p>第3章 时序逻辑设计回顾29</p><p>3.1 时序逻辑电路29</p><p>3.2 基本存储元件30</p><p>3.3 时序逻辑电路的分析35</p><p>3.4 时序逻辑电路的设计38</p><p>3.5 若干常用的时序逻辑电路41</p><p>本章小结47</p><p>习题与思考题347</p><p>第4章 Verilog硬件描述语言49</p><p>4.1 引言49</p><p>4.2 第1个Verilog HDL实例49</p><p>4.3 基本词法规定50</p><p>4.4 数据类型52</p><p>4.5 程序框架55</p><p>4.6 结构级描述57</p><p>4.7 门级描述60</p><p>4.8 Tesbench64</p><p>本章小结66</p><p>习题与思考题466</p><p>第5章 组合逻辑电路68</p><p>5.1 引言68</p><p>5.2 连续赋值语句68</p><p>5.3 Verilog HDL操作符70</p><p>5.4 组合逻辑always块73</p><p>5.5 If语句76</p><p>5.6 case语句83</p><p>5.7 条件语句的综合86</p><p>5.8 可重用设计89</p><p>5.9 组合逻辑电路设计实例93</p><p>5.10 高效的HDL描述109</p><p>5.11 组合逻辑电路设计要点129</p><p>本章小结133</p><p>习题与思考题5133</p><p>第6章 基本时序逻辑电路135</p><p>6.1 引言135</p><p>6.2 时序逻辑电路135</p><p>6.3 同步时序逻辑电路138</p><p>6.4 基于原语的时序电路设计140</p><p>6.5 基本存储元件的Verilog HDL实现142</p><p>6.6 设计实例146</p><p>6.7 时序逻辑电路的Testbench159</p><p>6.8 时序逻辑电路设计要点162</p><p>本章小结170</p><p>习题与思考题6171</p><p>第7章 同步时序逻辑电路的时序分析172</p><p>7.1 引言172</p><p>7.2 Verilog HDL的抽象层次172</p><p>7.3 同步时序电路的时序分析方法174</p><p>7.4 组合逻辑的传播延迟177</p><p>7.5 时序逻辑电路的传播延迟179</p><p>7.6 提高电路的最高工作频率184</p><p>7.7 提高电路的建立时间和保持时间187</p><p>本章小结188</p><p>习题与思考题7188</p><p>第8章 有限状态机190</p><p>8.1 引言190</p><p>8.2 有限状态机190</p><p>8.3 米利状态机和摩尔状态机191</p><p>8.4 状态转换图和算法状态机图196</p><p>8.5 有限状态机的性能和时序201</p><p>8.6 状态赋值203</p><p>8.7 FSM的Verilog HDL实现208</p><p>8.8 输出缓冲器222</p><p>8.9 设计实例229</p><p>本章小结237</p><p>习题与思考题8237</p><p>第9章 数据通道（FSMD）239</p><p>9.1 引言239</p><p>9.2 寄存器传输级设计240</p><p>9.3 FSMD设计原理242</p><p>9.4 FSMD设计方法和步骤245</p><p>9.5 流水线设计259</p><p>9.6 FSMD设计实例273</p><p>本章小结279</p><p>习题与思考题9279</p><p>第10章 FSMD设计实践281</p><p>10.1 引言281</p><p>10.2 定点数的表示及饱和算术运算281</p><p>10.3 混合方程284</p><p>10.4 混合方程的直接实现286</p><p>10.5 输入寄存器和输出寄存器290</p><p>10.6 流水线设计和流水线执行单元291</p><p>10.7 资源共享数据通道的设计295</p><p>10.8 带有握手信号的数据通道299</p><p>10.9 具有输入总线的数据通道302</p><p>10.10 递归计算、初始化和计算307</p><p>10.11 复杂数据通道的设计方法311</p><p>10.12 寄存器的Schedule314</p><p>10.13 数据流图的等价变形320</p><p>本章小结321</p><p>习题与思考题10321</p><p>第11章 SPI主机接口设计322</p><p>11.1 引言322</p><p>11.2 SPI总线标准322</p><p>11.3 SPI主机功能描述324</p><p>11.4 微控制器接口模块327</p><p>11.5 SPI主机接口模块337</p><p>本章小结356</p><p>习题与思考题11356</p><p>参考文献357</p><p></p></div></div><div class="d-rt"><h3>热门推荐</h3><ul><li><a href="/book/3042901.html">3042901.html</a></li><li><a href="/book/1512756.html">1512756.html</a></li><li><a href="/book/781691.html">781691.html</a></li><li><a href="/book/2251897.html">2251897.html</a></li><li><a href="/book/124786.html">124786.html</a></li><li><a href="/book/1982042.html">1982042.html</a></li><li><a href="/book/1084978.html">1084978.html</a></li><li><a href="/book/1499597.html">1499597.html</a></li><li><a href="/book/1361134.html">1361134.html</a></li><li><a href="/book/2145435.html">2145435.html</a></li></ul></div></div><div id="footer"><p>Copyright&nbsp;&copy;&nbsp;2025&nbsp;&nbsp;<a href="/list/">最新更新</a></p><p>请使用FDM BitComet qBittorrent uTorrent等BT下载工具，下载本站电子书资源！首推Free Download Manager下载软件。文件页数>标注页数[分册图书除外]</p></div></body></html>