.idea
**/*~
**/*.vvp
**/*.swp
**/*.vcd
**/a.out

/verilog/_old/
/venv*/
