---
tags:
  - Note_done
  - Informatique
source: UMons - Fonctionnement des ordinateurs
---

Link :
_Fonctionnement des ordinateurs : Processeur_
1. [[5.4 - Architecture MIPS]]
2. [[5.4.2 - Registre d’usage général (GPR)]]
3. [[5.4.2.1 - Banque de registre (MIPS)]]
4. [[5.4.3 - Directives d'assemblage (MIPS)]]
5. [[5.4.4 - Etiquette (MIPS)]]
6. [[5.4.6.6.6 - Instructions Load & Store (MIPS)]]
7. [[5.4.6.6.5 - Adressage indirect indexé (MIPS)]]

# Définition
La mémoire d’un programme est typiquement organisée en différentes sections :
1. $\color{red}\text{code}$ (`.text`) – instructions
2. données en lecture seule (`.rodata`)
3. données statiques
	1. $\color{green}\text{initialisées}$ (`.data`)
	2. $\color{blue}\text{non-initialisée}$ (`.bss`)
4. données dynamiques
	1. $\color{orange}\text{tas}$ (`heap`)
	2. $\color{orange}\text{pile}$ (`stack`)

**Illustration** : ![[IMG_4603.jpeg]]
#### Exemple : Adressage indirect vs Adressage indirect indexé 
Soient 3 mots contigus en mémoires et qu’on va accéder.
```mips
		 .data
a:      .word 5
b:      .word 12
c:      .word 22
```
Ici, on a mis la directive `data`, qui place les données dans les segments de données. Et c’est l’assembleur qui stocke les mots de 32 bits (puisque `word`) dans la mémoire aléatoirement. 
\
**Illustration (Adressage indirect)** : ![[IMG_4604.jpeg]]
On voit qu’on a besoin de charger l’adresse de chaque mot.
**Illustration (Adressage indirect indexé)** :  ![[IMG_4605.jpeg]]
On charge l’adresse du premier mot, puis utilisation de décalages différents via l’offset, par conséquent, moins d’instructions 

##### Fonctionnement du circuit logique du processeur et de la banque de mémoire de l’adressage indirect indexé
**Illustration (initialisation)** : ![[IMG_4606.jpeg]]
**Illustration** : ![[IMG_4619.jpeg]]
On a charger une valeur immédiate `0x400` dans le registre `t0` grâce au pseudo-instruction `LI`. Donc la syntaxe est `li  rdest, imm` et la description est $$GPR\left[{\color{red}rd}\right]\leftarrow \color{blue}\text{imm}$$
**Illustration** : ![[IMG_4620.jpeg]]
Comme les instructions load et stores sont des adressages de type indirect indexé, on a fait `lw  rt, offset(base)` où 
1. `rt` est le registre de destination dans lequel la valeur chargée depuis la mémoire sera stockée, 
2. `offset` est un décalage (offset) par rapport au contenu du registre `base`, et 
3. `base` est le registre contenant l'adresse de base de la mémoire à laquelle accéder.

Ainsi, la formule correcte pour l'instruction `lw rt, offset(base)` est : $$GPR\left[{\color{red}rt}\right]\leftarrow \text{memory}\left[GPR\left[{\color{green}base}\right]+{\color{blue}\text{offset}}\right]$$
**Illustration** : ![[IMG_4621.jpeg]]
Même processus qu’avant mais on l’a fait avec le même d’encodage d’instructions sauf que c’est l'instruction suivant i.e. `lw  rt, offset(base)` i.e. $$GPR\left[{\color{red}rt}\right]\leftarrow \text{memory}\left[GPR\left[{\color{green}base}\right]+{\color{blue}\text{offset}}\right]$$
**Illustration** : ![[IMG_4623.jpeg]]
L'instruction `add rd, rs, rt` effectue une addition entre les contenus des registres `rs` et `rt`, puis stocke le résultat dans le registre `rd`.
\
La formule associée est : $$GPR\left[{\color{orange}rd}\right]\leftarrow GPR\left[{\color{red}rs}\right]+GPR\left[{\color{green}rt}\right]$$
**Illustration** : ![[IMG_4624.jpeg]]
Pour finir, on stocke le résultat obtenu de l’addition contenu du registre `rt` vers la mémoire à une adresse calculée en ajoutant l'offset au contenu du registre `base`,  grâce à la syntaxe suivante `sw  rt, offset(base)` i.e. $$\text{memory}\left[GPR\left[{\color{green}base}\right]+{\color{blue}\text{offset}}\right]\leftarrow GPR\left[{\color{red}rt}\right]$$
