TimeQuest Timing Analyzer report for top
Mon Oct  8 15:39:07 2012
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Minimum Pulse Width: 'CLOCK_50'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Fast Model Setup Summary
 18. Fast Model Hold Summary
 19. Fast Model Recovery Summary
 20. Fast Model Removal Summary
 21. Fast Model Minimum Pulse Width Summary
 22. Fast Model Setup: 'CLOCK_50'
 23. Fast Model Hold: 'CLOCK_50'
 24. Fast Model Minimum Pulse Width: 'CLOCK_50'
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Multicorner Timing Analysis Summary
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Web Edition ;
; Revision Name      ; top                                              ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F484C7                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; top.sdc       ; OK     ; Mon Oct  8 15:39:07 2012 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 102.51 MHz ; 102.51 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; 10.245 ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.445 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+-------+---------------------+
; Clock    ; Slack ; End Point TNS       ;
+----------+-------+---------------------+
; CLOCK_50 ; 8.889 ; 0.000               ;
+----------+-------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                           ;
+--------+-----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 10.245 ; counter:counter|Add0~4_OTERM117   ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.801      ;
; 10.314 ; counter:counter|Add0~4_OTERM117   ; counter:counter|Equal5~0_OTERM145   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 9.723      ;
; 10.325 ; counter:counter|Add0~4_OTERM117   ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.721      ;
; 10.363 ; counter:counter|Add0~20_OTERM101  ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.683      ;
; 10.379 ; counter:counter|Add0~16_OTERM105  ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.667      ;
; 10.405 ; counter:counter|Add0~4_OTERM117   ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.641      ;
; 10.418 ; counter:counter|Add0~24_OTERM97   ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.628      ;
; 10.432 ; counter:counter|Add0~20_OTERM101  ; counter:counter|Equal5~0_OTERM145   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 9.605      ;
; 10.443 ; counter:counter|Add0~20_OTERM101  ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.603      ;
; 10.448 ; counter:counter|Add0~16_OTERM105  ; counter:counter|Equal5~0_OTERM145   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 9.589      ;
; 10.459 ; counter:counter|Add0~16_OTERM105  ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.587      ;
; 10.479 ; counter:counter|Add0~44_OTERM77   ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.559      ;
; 10.485 ; counter:counter|Add0~4_OTERM117   ; counter:counter|Add0~52_OTERM69     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.561      ;
; 10.487 ; counter:counter|Add0~24_OTERM97   ; counter:counter|Equal5~0_OTERM145   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 9.550      ;
; 10.498 ; counter:counter|Add0~24_OTERM97   ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.548      ;
; 10.523 ; counter:counter|Add0~20_OTERM101  ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.523      ;
; 10.539 ; counter:counter|Add0~16_OTERM105  ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.507      ;
; 10.543 ; counter:counter|Add0~32_OTERM89   ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.495      ;
; 10.548 ; counter:counter|Add0~44_OTERM77   ; counter:counter|Equal5~0_OTERM145   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.009     ; 9.481      ;
; 10.557 ; counter:counter|Add0~42_OTERM79   ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.481      ;
; 10.559 ; counter:counter|Add0~44_OTERM77   ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.479      ;
; 10.565 ; counter:counter|Add0~4_OTERM117   ; counter:counter|Add0~50_OTERM71     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.481      ;
; 10.578 ; counter:counter|Add0~24_OTERM97   ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.468      ;
; 10.583 ; counter:counter|Add0~16_OTERM105  ; counter:counter|exponent[0]_OTERM47 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.455      ;
; 10.584 ; counter:counter|Add0~24_OTERM97   ; counter:counter|exponent[0]_OTERM47 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.454      ;
; 10.603 ; counter:counter|Add0~20_OTERM101  ; counter:counter|Add0~52_OTERM69     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.443      ;
; 10.612 ; counter:counter|Add0~4_OTERM117   ; counter:counter|Equal2~1_OTERM143   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.434      ;
; 10.612 ; counter:counter|Add0~32_OTERM89   ; counter:counter|Equal5~0_OTERM145   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.009     ; 9.417      ;
; 10.619 ; counter:counter|Add0~16_OTERM105  ; counter:counter|Add0~52_OTERM69     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.427      ;
; 10.623 ; counter:counter|Add0~32_OTERM89   ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.415      ;
; 10.626 ; counter:counter|Add0~42_OTERM79   ; counter:counter|Equal5~0_OTERM145   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.009     ; 9.403      ;
; 10.637 ; counter:counter|Add0~42_OTERM79   ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.401      ;
; 10.639 ; counter:counter|Add0~44_OTERM77   ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.399      ;
; 10.645 ; counter:counter|Add0~4_OTERM117   ; counter:counter|Add0~48_OTERM73     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.401      ;
; 10.658 ; counter:counter|Add0~24_OTERM97   ; counter:counter|Add0~52_OTERM69     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.388      ;
; 10.683 ; counter:counter|Add0~20_OTERM101  ; counter:counter|Add0~50_OTERM71     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.363      ;
; 10.688 ; counter:counter|Add0~4_OTERM117   ; counter:counter|Equal2~0_OTERM147   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 9.349      ;
; 10.699 ; counter:counter|Add0~16_OTERM105  ; counter:counter|Add0~50_OTERM71     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.347      ;
; 10.703 ; counter:counter|Add0~32_OTERM89   ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.335      ;
; 10.707 ; counter:counter|Add0~52_OTERM69   ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.331      ;
; 10.717 ; counter:counter|Add0~42_OTERM79   ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.321      ;
; 10.719 ; counter:counter|Add0~44_OTERM77   ; counter:counter|Add0~52_OTERM69     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.319      ;
; 10.725 ; counter:counter|Add0~4_OTERM117   ; counter:counter|Add0~46_OTERM75     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.321      ;
; 10.730 ; counter:counter|Add0~20_OTERM101  ; counter:counter|Equal2~1_OTERM143   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.316      ;
; 10.738 ; counter:counter|Add0~24_OTERM97   ; counter:counter|Add0~50_OTERM71     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.308      ;
; 10.746 ; counter:counter|Add0~16_OTERM105  ; counter:counter|Equal2~1_OTERM143   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.300      ;
; 10.753 ; counter:counter|Add0~50_OTERM71   ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.285      ;
; 10.763 ; counter:counter|Add0~20_OTERM101  ; counter:counter|Add0~48_OTERM73     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.283      ;
; 10.776 ; counter:counter|Add0~52_OTERM69   ; counter:counter|Equal5~0_OTERM145   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.009     ; 9.253      ;
; 10.779 ; counter:counter|Add0~16_OTERM105  ; counter:counter|Add0~48_OTERM73     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.267      ;
; 10.783 ; counter:counter|Add0~32_OTERM89   ; counter:counter|Add0~52_OTERM69     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.255      ;
; 10.785 ; counter:counter|Add0~24_OTERM97   ; counter:counter|Equal2~1_OTERM143   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.261      ;
; 10.787 ; counter:counter|Add0~52_OTERM69   ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.251      ;
; 10.790 ; counter:counter|Equal8~1_OTERM139 ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.009      ; 9.257      ;
; 10.797 ; counter:counter|Add0~42_OTERM79   ; counter:counter|Add0~52_OTERM69     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.241      ;
; 10.799 ; counter:counter|Add0~44_OTERM77   ; counter:counter|Add0~50_OTERM71     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.239      ;
; 10.806 ; counter:counter|Add0~20_OTERM101  ; counter:counter|Equal2~0_OTERM147   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 9.231      ;
; 10.818 ; counter:counter|Add0~24_OTERM97   ; counter:counter|Add0~48_OTERM73     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.228      ;
; 10.822 ; counter:counter|Add0~50_OTERM71   ; counter:counter|Equal5~0_OTERM145   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.009     ; 9.207      ;
; 10.822 ; counter:counter|Add0~16_OTERM105  ; counter:counter|Equal2~0_OTERM147   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 9.215      ;
; 10.833 ; counter:counter|Add0~50_OTERM71   ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.205      ;
; 10.837 ; counter:counter|Add0~22_OTERM99   ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.209      ;
; 10.843 ; counter:counter|Add0~20_OTERM101  ; counter:counter|Add0~46_OTERM75     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.203      ;
; 10.846 ; counter:counter|Add0~44_OTERM77   ; counter:counter|Equal2~1_OTERM143   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.192      ;
; 10.859 ; counter:counter|Equal8~1_OTERM139 ; counter:counter|Equal5~0_OTERM145   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.179      ;
; 10.859 ; counter:counter|Add0~16_OTERM105  ; counter:counter|Add0~46_OTERM75     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.187      ;
; 10.861 ; counter:counter|Add0~24_OTERM97   ; counter:counter|Equal2~0_OTERM147   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 9.176      ;
; 10.863 ; counter:counter|Add0~32_OTERM89   ; counter:counter|Add0~50_OTERM71     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.175      ;
; 10.867 ; counter:counter|Add0~52_OTERM69   ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.171      ;
; 10.870 ; counter:counter|Equal8~1_OTERM139 ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.009      ; 9.177      ;
; 10.877 ; counter:counter|Add0~42_OTERM79   ; counter:counter|Add0~50_OTERM71     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.161      ;
; 10.879 ; counter:counter|Add0~44_OTERM77   ; counter:counter|Add0~48_OTERM73     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.159      ;
; 10.893 ; counter:counter|Add0~34_OTERM87   ; counter:counter|exponent[0]_OTERM47 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 9.137      ;
; 10.898 ; counter:counter|Add0~24_OTERM97   ; counter:counter|Add0~46_OTERM75     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.148      ;
; 10.899 ; counter:counter|Add0~4_OTERM117   ; counter:counter|Add0~44_OTERM77     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.147      ;
; 10.902 ; counter:counter|base[0]_OTERM127  ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.144      ;
; 10.906 ; counter:counter|Add0~22_OTERM99   ; counter:counter|Equal5~0_OTERM145   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 9.131      ;
; 10.908 ; counter:counter|Add0~32_OTERM89   ; counter:counter|exponent[0]_OTERM47 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 9.122      ;
; 10.910 ; counter:counter|Add0~32_OTERM89   ; counter:counter|Equal2~1_OTERM143   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.128      ;
; 10.913 ; counter:counter|Add0~50_OTERM71   ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.125      ;
; 10.913 ; counter:counter|Add0~34_OTERM87   ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.125      ;
; 10.917 ; counter:counter|Add0~22_OTERM99   ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.129      ;
; 10.922 ; counter:counter|Add0~44_OTERM77   ; counter:counter|Equal2~0_OTERM147   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.009     ; 9.107      ;
; 10.924 ; counter:counter|Add0~42_OTERM79   ; counter:counter|Equal2~1_OTERM143   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.114      ;
; 10.943 ; counter:counter|Add0~32_OTERM89   ; counter:counter|Add0~48_OTERM73     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.095      ;
; 10.947 ; counter:counter|Add0~52_OTERM69   ; counter:counter|Add0~52_OTERM69     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.091      ;
; 10.949 ; counter:counter|Add0~48_OTERM73   ; counter:counter|exponent[0]_OTERM47 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 9.081      ;
; 10.950 ; counter:counter|Equal8~1_OTERM139 ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.009      ; 9.097      ;
; 10.957 ; counter:counter|Add0~42_OTERM79   ; counter:counter|Add0~48_OTERM73     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.081      ;
; 10.959 ; counter:counter|Add0~44_OTERM77   ; counter:counter|Add0~46_OTERM75     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.079      ;
; 10.961 ; counter:counter|base[1]_OTERM61   ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.085      ;
; 10.969 ; counter:counter|Add0~48_OTERM73   ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.069      ;
; 10.971 ; counter:counter|base[0]_OTERM127  ; counter:counter|Equal5~0_OTERM145   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 9.066      ;
; 10.971 ; counter:counter|Add0~6_OTERM115   ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.075      ;
; 10.979 ; counter:counter|Add0~4_OTERM117   ; counter:counter|Add0~42_OTERM79     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.067      ;
; 10.982 ; counter:counter|base[0]_OTERM127  ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.008      ; 9.064      ;
; 10.982 ; counter:counter|Add0~34_OTERM87   ; counter:counter|Equal5~0_OTERM145   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.009     ; 9.047      ;
; 10.986 ; counter:counter|Add0~32_OTERM89   ; counter:counter|Equal2~0_OTERM147   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.009     ; 9.043      ;
; 10.993 ; counter:counter|Add0~50_OTERM71   ; counter:counter|Add0~52_OTERM69     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.045      ;
; 10.993 ; counter:counter|Add0~34_OTERM87   ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 9.045      ;
+--------+-----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                    ;
+-------+-------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; counter:counter|exponent[2]_OTERM39 ; counter:counter|exponent[2]_OTERM39        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; counter:counter|exponent[1]_OTERM45 ; counter:counter|exponent[1]_OTERM45        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; counter:counter|exponent[3]_OTERM33 ; counter:counter|exponent[3]_OTERM33        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; counter:counter|exponent[1]_OTERM43 ; counter:counter|exponent[1]_OTERM43        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.621 ; sum_3:sum|value_0[6]                ; sum_3:sum|value_1[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.907      ;
; 0.628 ; LFSR:lfsr|lfsr[6]                   ; LFSR:lfsr|lfsr[7]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.914      ;
; 0.637 ; LFSR:lfsr|lfsr[4]                   ; LFSR:lfsr|lfsr[5]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.923      ;
; 0.638 ; LFSR:lfsr|lfsr[5]                   ; LFSR:lfsr|lfsr[6]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.924      ;
; 0.639 ; LFSR:lfsr|lfsr[4]                   ; LFSR:lfsr|lfsr[0]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.925      ;
; 0.644 ; counter:counter|exponent[0]_OTERM49 ; counter:counter|exponent[1]_OTERM45        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.930      ;
; 0.646 ; counter:counter|exponent[3]_OTERM35 ; counter:counter|exponent[3]_OTERM33        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.932      ;
; 0.658 ; LFSR:lfsr|lfsr[0]                   ; LFSR:lfsr|lfsr[1]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.944      ;
; 0.779 ; sum_3:sum|value_1[2]                ; sum_3:sum|value_2[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.065      ;
; 0.781 ; sum_3:sum|value_1[7]                ; sum_3:sum|value_2[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.783 ; sum_3:sum|value_1[4]                ; sum_3:sum|value_2[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.069      ;
; 0.807 ; LFSR:lfsr|lfsr[3]                   ; LFSR:lfsr|lfsr[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.093      ;
; 0.812 ; LFSR:lfsr|lfsr[3]                   ; LFSR:lfsr|lfsr[0]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.098      ;
; 0.828 ; LFSR:lfsr|lfsr[1]                   ; LFSR:lfsr|lfsr[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.114      ;
; 0.834 ; LFSR:lfsr|lfsr[2]                   ; LFSR:lfsr|lfsr[3]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.120      ;
; 0.845 ; div_3:div|mult_out[6]               ; sum_3:sum|value_0[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.130      ;
; 0.850 ; div_3:div|mult_out[13]              ; sum_3:sum|value_0[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.135      ;
; 0.857 ; div_3:div|mult_out[12]              ; sum_3:sum|value_0[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.142      ;
; 0.919 ; counter:counter|exponent[3]_OTERM31 ; counter:counter|exponent[2]_OTERM39        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.205      ;
; 0.943 ; div_3:div|mult_out[10]              ; sum_3:sum|value_0[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.228      ;
; 0.965 ; counter:counter|exponent[1]_OTERM45 ; counter:counter|exponent[1]_OTERM43        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.251      ;
; 0.967 ; sum_3:sum|value_0[1]                ; sum_3:sum|value_1[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.252      ;
; 0.986 ; LFSR:lfsr|lfsr[5]                   ; LFSR:lfsr|lfsr[0]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.272      ;
; 0.993 ; div_3:div|mult_out[7]               ; sum_3:sum|value_0[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.278      ;
; 0.993 ; div_3:div|mult_out[9]               ; sum_3:sum|value_0[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.278      ;
; 0.995 ; div_3:div|mult_out[8]               ; sum_3:sum|value_0[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.280      ;
; 0.997 ; div_3:div|mult_out[11]              ; sum_3:sum|value_0[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.282      ;
; 1.007 ; sum_3:sum|value_1[5]                ; sum_3:sum|value_2[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.293      ;
; 1.008 ; sum_3:sum|value_1[3]                ; sum_3:sum|value_2[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.014 ; sum_3:sum|value_1[1]                ; sum_3:sum|value_2[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.300      ;
; 1.014 ; counter:counter|exponent[0]_OTERM47 ; counter:counter|exponent[1]_OTERM45        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.300      ;
; 1.016 ; sum_3:sum|value_0[7]                ; sum_3:sum|value_1[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.301      ;
; 1.017 ; sum_3:sum|value_0[3]                ; sum_3:sum|value_1[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.302      ;
; 1.020 ; sum_3:sum|value_0[2]                ; sum_3:sum|value_1[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.305      ;
; 1.022 ; sum_3:sum|value_1[0]                ; sum_3:sum|value_2[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.308      ;
; 1.024 ; sum_3:sum|value_0[4]                ; sum_3:sum|value_1[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.309      ;
; 1.024 ; sum_3:sum|value_0[5]                ; sum_3:sum|value_1[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.309      ;
; 1.024 ; sum_3:sum|value_1[6]                ; sum_3:sum|value_2[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.309      ;
; 1.067 ; LFSR:lfsr|lfsr[7]                   ; LFSR:lfsr|lfsr[0]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.353      ;
; 1.090 ; counter:counter|base[6]_OTERM51     ; counter:counter|o_base[5]_OTERM7           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.376      ;
; 1.165 ; counter:counter|exponent[0]_OTERM47 ; counter:counter|exponent[1]_OTERM43        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.194 ; counter:counter|exponent[2]_OTERM41 ; counter:counter|exponent[2]_OTERM39        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.480      ;
; 1.269 ; sum_3:sum|value_0[0]                ; sum_3:sum|value_1[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.554      ;
; 1.280 ; LFSR:lfsr|lfsr[7]                   ; div_3:div|mult_out[12]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.566      ;
; 1.281 ; counter:counter|base[2]_OTERM57     ; counter:counter|exponent[1]_OTERM43        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.567      ;
; 1.306 ; counter:counter|exponent[3]_OTERM31 ; counter:counter|exponent[3]_OTERM33        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.592      ;
; 1.307 ; counter:counter|exponent[3]_OTERM31 ; counter:counter|exponent[1]_OTERM45        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.593      ;
; 1.309 ; counter:counter|exponent[3]_OTERM31 ; counter:counter|exponent[1]_OTERM43        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.595      ;
; 1.319 ; LFSR:lfsr|lfsr[7]                   ; div_3:div|mult_out[13]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.605      ;
; 1.333 ; counter:counter|exponent[3]_OTERM33 ; counter:counter|o_exponent[3]_OTERM23      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.620      ;
; 1.337 ; counter:counter|base[5]_OTERM53     ; counter:counter|o_base[5]_OTERM9           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.623      ;
; 1.345 ; counter:counter|exponent[2]_OTERM39 ; counter:counter|o_base[2]_OTERM3           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.631      ;
; 1.349 ; counter:counter|exponent[2]_OTERM39 ; counter:counter|o_exponent[2]_OTERM19      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.636      ;
; 1.349 ; counter:counter|base[4]_OTERM125    ; counter:counter|o_base[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.635      ;
; 1.365 ; counter:counter|base[1]_OTERM61     ; counter:counter|exponent[1]_OTERM43        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.651      ;
; 1.424 ; counter:counter|base[0]_OTERM127    ; counter:counter|exponent[1]_OTERM43        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.710      ;
; 1.478 ; counter:counter|exponent[0]_OTERM47 ; counter:counter|exponent[2]_OTERM39        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.764      ;
; 1.507 ; counter:counter|base[2]_OTERM57     ; counter:counter|o_base[2]_OTERM3           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.793      ;
; 1.514 ; counter:counter|exponent[0]_OTERM47 ; counter:counter|exponent[3]_OTERM33        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.800      ;
; 1.534 ; counter:counter|exponent[3]_OTERM35 ; counter:counter|o_exponent[3]_OTERM23      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.821      ;
; 1.544 ; counter:counter|base[0]_OTERM127    ; counter:counter|o_base[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.830      ;
; 1.594 ; counter:counter|base[2]_OTERM57     ; counter:counter|exponent[2]_OTERM39        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.880      ;
; 1.602 ; counter:counter|exponent[1]_OTERM43 ; counter:counter|o_exponent[1]_OTERM15      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.889      ;
; 1.626 ; counter:counter|base[1]_OTERM61     ; counter:counter|o_base[2]_OTERM5           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.912      ;
; 1.630 ; counter:counter|base[2]_OTERM57     ; counter:counter|exponent[3]_OTERM33        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.916      ;
; 1.650 ; LFSR:lfsr|lfsr[5]                   ; div_3:div|mult_out[6]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.936      ;
; 1.678 ; counter:counter|base[1]_OTERM61     ; counter:counter|exponent[2]_OTERM39        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.964      ;
; 1.692 ; LFSR:lfsr|lfsr[0]                   ; div_3:div|mult_out[8]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.978      ;
; 1.699 ; LFSR:lfsr|lfsr[0]                   ; div_3:div|mult_out[6]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.985      ;
; 1.714 ; counter:counter|base[1]_OTERM61     ; counter:counter|exponent[3]_OTERM33        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.000      ;
; 1.730 ; LFSR:lfsr|lfsr[5]                   ; div_3:div|mult_out[7]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.016      ;
; 1.737 ; counter:counter|base[0]_OTERM127    ; counter:counter|exponent[2]_OTERM39        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.023      ;
; 1.744 ; counter:counter|base[6]_OTERM51     ; counter:counter|base[6]_OTERM51            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.030      ;
; 1.744 ; LFSR:lfsr|lfsr[4]                   ; div_3:div|mult_out[7]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.030      ;
; 1.750 ; counter:counter|base[6]_OTERM51     ; counter:counter|o_base[2]_OTERM1           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.036      ;
; 1.758 ; LFSR:lfsr|lfsr[4]                   ; div_3:div|mult_out[9]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.044      ;
; 1.759 ; LFSR:lfsr|lfsr[4]                   ; div_3:div|mult_out[10]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.045      ;
; 1.759 ; LFSR:lfsr|lfsr[4]                   ; div_3:div|mult_out[11]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.045      ;
; 1.773 ; counter:counter|base[0]_OTERM127    ; counter:counter|exponent[3]_OTERM33        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.059      ;
; 1.784 ; LFSR:lfsr|lfsr[0]                   ; div_3:div|mult_out[7]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.070      ;
; 1.790 ; LFSR:lfsr|lfsr[4]                   ; div_3:div|mult_out[8]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.076      ;
; 1.800 ; LFSR:lfsr|lfsr[4]                   ; div_3:div|mult_out[6]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.086      ;
; 1.810 ; LFSR:lfsr|lfsr[5]                   ; div_3:div|mult_out[8]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.096      ;
; 1.819 ; counter:counter|exponent[3]_OTERM31 ; counter:counter|o_base[2]_OTERM3           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.105      ;
; 1.823 ; counter:counter|exponent[3]_OTERM31 ; counter:counter|o_exponent[2]_OTERM19      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.110      ;
; 1.829 ; counter:counter|base[4]_OTERM125    ; counter:counter|o_base[5]_OTERM13_OTERM129 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.115      ;
; 1.830 ; counter:counter|exponent[0]_OTERM49 ; counter:counter|o_base[2]_OTERM5           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.116      ;
; 1.832 ; counter:counter|Add0~18_OTERM103    ; counter:counter|Add0~18_OTERM103           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.118      ;
; 1.869 ; counter:counter|exponent[1]_OTERM43 ; counter:counter|o_exponent[3]_OTERM25      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.156      ;
; 1.872 ; LFSR:lfsr|lfsr[1]                   ; div_3:div|mult_out[8]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.158      ;
; 1.881 ; LFSR:lfsr|lfsr[1]                   ; div_3:div|mult_out[6]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.167      ;
; 1.888 ; LFSR:lfsr|lfsr[7]                   ; div_3:div|mult_out[7]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.174      ;
; 1.890 ; LFSR:lfsr|lfsr[5]                   ; div_3:div|mult_out[9]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.176      ;
; 1.903 ; LFSR:lfsr|lfsr[7]                   ; div_3:div|mult_out[9]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.189      ;
; 1.905 ; LFSR:lfsr|lfsr[7]                   ; div_3:div|mult_out[10]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.191      ;
; 1.906 ; counter:counter|exponent[1]_OTERM45 ; counter:counter|o_exponent[1]_OTERM17      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.193      ;
+-------+-------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                           ;
+-------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[0]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[0]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[1]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[1]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[2]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[2]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[3]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[3]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[4]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[4]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[5]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[5]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[6]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[6]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[7]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[7]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~0_OTERM121   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~0_OTERM121   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~10_OTERM111  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~10_OTERM111  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~12_OTERM109  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~12_OTERM109  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~14_OTERM107  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~14_OTERM107  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~16_OTERM105  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~16_OTERM105  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~18_OTERM103  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~18_OTERM103  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~20_OTERM101  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~20_OTERM101  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~22_OTERM99   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~22_OTERM99   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~24_OTERM97   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~24_OTERM97   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~26_OTERM95   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~26_OTERM95   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~28_OTERM93   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~28_OTERM93   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~2_OTERM119   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~2_OTERM119   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~30_OTERM91   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~30_OTERM91   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~32_OTERM89   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~32_OTERM89   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~34_OTERM87   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~34_OTERM87   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~36_OTERM85   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~36_OTERM85   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~38_OTERM83   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~38_OTERM83   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~40_OTERM81   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~40_OTERM81   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~42_OTERM79   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~42_OTERM79   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~44_OTERM77   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~44_OTERM77   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~46_OTERM75   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~46_OTERM75   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~48_OTERM73   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~48_OTERM73   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~4_OTERM117   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~4_OTERM117   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~50_OTERM71   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~50_OTERM71   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~52_OTERM69   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~52_OTERM69   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~54_OTERM67   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~54_OTERM67   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~56_OTERM65   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~56_OTERM65   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~58_OTERM63   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~58_OTERM63   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~6_OTERM115   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~6_OTERM115   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~8_OTERM113   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~8_OTERM113   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Equal2~0_OTERM147 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Equal2~0_OTERM147 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Equal2~1_OTERM143 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Equal2~1_OTERM143 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Equal4~1_OTERM137 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Equal4~1_OTERM137 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Equal5~0_OTERM145 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Equal5~0_OTERM145 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Equal8~1_OTERM139 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Equal8~1_OTERM139 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|base[0]_OTERM127  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|base[0]_OTERM127  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|base[1]_OTERM61   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|base[1]_OTERM61   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|base[2]_OTERM57   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|base[2]_OTERM57   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|base[2]_OTERM59   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|base[2]_OTERM59   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|base[3]_OTERM55   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|base[3]_OTERM55   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|base[4]_OTERM125  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|base[4]_OTERM125  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|base[5]_OTERM53   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|base[5]_OTERM53   ;
+-------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 11.489 ; 11.489 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 11.427 ; 11.427 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 10.631 ; 10.631 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 11.489 ; 11.489 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 10.981 ; 10.981 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 10.296 ; 10.296 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 10.540 ; 10.540 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 10.778 ; 10.778 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 15.610 ; 15.610 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 15.299 ; 15.299 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 15.280 ; 15.280 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 15.340 ; 15.340 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 15.336 ; 15.336 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 15.318 ; 15.318 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 15.303 ; 15.303 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 15.610 ; 15.610 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 16.131 ; 16.131 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 15.610 ; 15.610 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 16.118 ; 16.118 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 16.131 ; 16.131 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 15.556 ; 15.556 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 15.229 ; 15.229 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 15.617 ; 15.617 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 15.954 ; 15.954 ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 13.404 ; 13.404 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 11.025 ; 11.025 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 11.382 ; 11.382 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 12.477 ; 12.477 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 12.895 ; 12.895 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 12.785 ; 12.785 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 13.151 ; 13.151 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 13.158 ; 13.158 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 13.404 ; 13.404 ; Rise       ; CLOCK_50        ;
;  LEDR[8]  ; CLOCK_50   ; 12.897 ; 12.897 ; Rise       ; CLOCK_50        ;
;  LEDR[9]  ; CLOCK_50   ; 13.238 ; 13.238 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 8.877  ; 8.877  ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 10.003 ; 10.003 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 9.221  ; 9.221  ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 10.075 ; 10.075 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 9.563  ; 9.563  ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 8.877  ; 8.877  ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 9.126  ; 9.126  ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 9.351  ; 9.351  ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 9.582  ; 9.582  ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 9.616  ; 9.616  ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 9.582  ; 9.582  ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 9.649  ; 9.649  ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 9.652  ; 9.652  ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 9.625  ; 9.625  ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 9.611  ; 9.611  ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 9.925  ; 9.925  ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 10.476 ; 10.476 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 10.851 ; 10.851 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 11.362 ; 11.362 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 11.366 ; 11.366 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 10.796 ; 10.796 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 10.476 ; 10.476 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 10.852 ; 10.852 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 11.200 ; 11.200 ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 9.023  ; 9.023  ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 9.073  ; 9.073  ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 9.217  ; 9.217  ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 9.656  ; 9.656  ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 9.700  ; 9.700  ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 9.745  ; 9.745  ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 9.780  ; 9.780  ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 9.712  ; 9.712  ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 9.530  ; 9.530  ; Rise       ; CLOCK_50        ;
;  LEDR[8]  ; CLOCK_50   ; 9.023  ; 9.023  ; Rise       ; CLOCK_50        ;
;  LEDR[9]  ; CLOCK_50   ; 9.364  ; 9.364  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; 16.161 ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+-------+---------------------+
; Clock    ; Slack ; End Point TNS       ;
+----------+-------+---------------------+
; CLOCK_50 ; 9.000 ; 0.000               ;
+----------+-------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                             ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.161 ; counter:counter|Add0~4_OTERM117     ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.877      ;
; 16.196 ; counter:counter|Add0~4_OTERM117     ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.842      ;
; 16.224 ; counter:counter|Add0~20_OTERM101    ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.814      ;
; 16.231 ; counter:counter|Add0~4_OTERM117     ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.807      ;
; 16.257 ; counter:counter|Add0~24_OTERM97     ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.781      ;
; 16.259 ; counter:counter|Add0~20_OTERM101    ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.779      ;
; 16.266 ; counter:counter|Add0~4_OTERM117     ; counter:counter|Add0~52_OTERM69     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.772      ;
; 16.276 ; counter:counter|Add0~16_OTERM105    ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.762      ;
; 16.281 ; counter:counter|Add0~32_OTERM89     ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.751      ;
; 16.286 ; counter:counter|Add0~4_OTERM117     ; counter:counter|Equal5~0_OTERM145   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.746      ;
; 16.292 ; counter:counter|Add0~24_OTERM97     ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.746      ;
; 16.294 ; counter:counter|Add0~20_OTERM101    ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.744      ;
; 16.301 ; counter:counter|Add0~4_OTERM117     ; counter:counter|Add0~50_OTERM71     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.737      ;
; 16.311 ; counter:counter|Add0~16_OTERM105    ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.727      ;
; 16.316 ; counter:counter|Add0~32_OTERM89     ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.716      ;
; 16.327 ; counter:counter|Add0~24_OTERM97     ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.711      ;
; 16.329 ; counter:counter|Add0~20_OTERM101    ; counter:counter|Add0~52_OTERM69     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.709      ;
; 16.335 ; counter:counter|Add0~44_OTERM77     ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.697      ;
; 16.336 ; counter:counter|Add0~4_OTERM117     ; counter:counter|Add0~48_OTERM73     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.702      ;
; 16.346 ; counter:counter|Add0~16_OTERM105    ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.692      ;
; 16.349 ; counter:counter|Add0~20_OTERM101    ; counter:counter|Equal5~0_OTERM145   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.683      ;
; 16.351 ; counter:counter|Add0~32_OTERM89     ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.681      ;
; 16.362 ; counter:counter|Add0~24_OTERM97     ; counter:counter|Add0~52_OTERM69     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.676      ;
; 16.364 ; counter:counter|Add0~20_OTERM101    ; counter:counter|Add0~50_OTERM71     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.674      ;
; 16.369 ; counter:counter|Equal8~1_OTERM139   ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.669      ;
; 16.370 ; counter:counter|Add0~44_OTERM77     ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.662      ;
; 16.371 ; counter:counter|Add0~4_OTERM117     ; counter:counter|Add0~46_OTERM75     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.667      ;
; 16.381 ; counter:counter|Add0~16_OTERM105    ; counter:counter|Add0~52_OTERM69     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.657      ;
; 16.382 ; counter:counter|Add0~24_OTERM97     ; counter:counter|Equal5~0_OTERM145   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.650      ;
; 16.386 ; counter:counter|Add0~32_OTERM89     ; counter:counter|Add0~52_OTERM69     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.646      ;
; 16.395 ; counter:counter|Add0~42_OTERM79     ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.637      ;
; 16.397 ; counter:counter|Add0~24_OTERM97     ; counter:counter|Add0~50_OTERM71     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.641      ;
; 16.399 ; counter:counter|Add0~20_OTERM101    ; counter:counter|Add0~48_OTERM73     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.639      ;
; 16.401 ; counter:counter|Add0~16_OTERM105    ; counter:counter|Equal5~0_OTERM145   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.631      ;
; 16.404 ; counter:counter|Equal8~1_OTERM139   ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.634      ;
; 16.405 ; counter:counter|Add0~44_OTERM77     ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.627      ;
; 16.406 ; counter:counter|Add0~32_OTERM89     ; counter:counter|Equal5~0_OTERM145   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 3.620      ;
; 16.416 ; counter:counter|Add0~16_OTERM105    ; counter:counter|Add0~50_OTERM71     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.622      ;
; 16.417 ; counter:counter|base[0]_OTERM127    ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.005      ; 3.620      ;
; 16.421 ; counter:counter|Add0~32_OTERM89     ; counter:counter|Add0~50_OTERM71     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.611      ;
; 16.430 ; counter:counter|Add0~42_OTERM79     ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.602      ;
; 16.432 ; counter:counter|Add0~24_OTERM97     ; counter:counter|Add0~48_OTERM73     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.606      ;
; 16.434 ; counter:counter|Add0~20_OTERM101    ; counter:counter|Add0~46_OTERM75     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.604      ;
; 16.434 ; counter:counter|base[1]_OTERM61     ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.005      ; 3.603      ;
; 16.439 ; counter:counter|Equal8~1_OTERM139   ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.599      ;
; 16.440 ; counter:counter|Add0~44_OTERM77     ; counter:counter|Add0~52_OTERM69     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.592      ;
; 16.445 ; counter:counter|Add0~52_OTERM69     ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.587      ;
; 16.451 ; counter:counter|Add0~16_OTERM105    ; counter:counter|Add0~48_OTERM73     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.587      ;
; 16.452 ; counter:counter|base[0]_OTERM127    ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.005      ; 3.585      ;
; 16.456 ; counter:counter|Add0~4_OTERM117     ; counter:counter|Equal2~1_OTERM143   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.582      ;
; 16.456 ; counter:counter|Add0~32_OTERM89     ; counter:counter|Add0~48_OTERM73     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.576      ;
; 16.460 ; counter:counter|Add0~44_OTERM77     ; counter:counter|Equal5~0_OTERM145   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 3.566      ;
; 16.463 ; counter:counter|Add0~50_OTERM71     ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.569      ;
; 16.465 ; counter:counter|Add0~4_OTERM117     ; counter:counter|Add0~44_OTERM77     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.573      ;
; 16.465 ; counter:counter|Add0~42_OTERM79     ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.567      ;
; 16.466 ; counter:counter|Add0~4_OTERM117     ; counter:counter|Equal2~0_OTERM147   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.566      ;
; 16.467 ; counter:counter|Add0~24_OTERM97     ; counter:counter|Add0~46_OTERM75     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.571      ;
; 16.469 ; counter:counter|base[1]_OTERM61     ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.005      ; 3.568      ;
; 16.471 ; counter:counter|base[2]_OTERM57     ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.005      ; 3.566      ;
; 16.473 ; counter:counter|Add0~30_OTERM91     ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.559      ;
; 16.474 ; counter:counter|Equal8~1_OTERM139   ; counter:counter|Add0~52_OTERM69     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.564      ;
; 16.474 ; counter:counter|Add0~34_OTERM87     ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.558      ;
; 16.475 ; counter:counter|Add0~44_OTERM77     ; counter:counter|Add0~50_OTERM71     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.557      ;
; 16.480 ; counter:counter|Add0~52_OTERM69     ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.552      ;
; 16.484 ; counter:counter|Add0~22_OTERM99     ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.554      ;
; 16.486 ; counter:counter|Add0~16_OTERM105    ; counter:counter|Add0~46_OTERM75     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.552      ;
; 16.487 ; counter:counter|base[0]_OTERM127    ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.005      ; 3.550      ;
; 16.491 ; counter:counter|Add0~32_OTERM89     ; counter:counter|Add0~46_OTERM75     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.541      ;
; 16.494 ; counter:counter|Equal8~1_OTERM139   ; counter:counter|Equal5~0_OTERM145   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.538      ;
; 16.498 ; counter:counter|Add0~16_OTERM105    ; counter:counter|exponent[0]_OTERM47 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 3.535      ;
; 16.498 ; counter:counter|Add0~36_OTERM85     ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.534      ;
; 16.498 ; counter:counter|Add0~50_OTERM71     ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.534      ;
; 16.500 ; counter:counter|Add0~4_OTERM117     ; counter:counter|Add0~42_OTERM79     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.538      ;
; 16.500 ; counter:counter|Add0~46_OTERM75     ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.532      ;
; 16.500 ; counter:counter|Add0~42_OTERM79     ; counter:counter|Add0~52_OTERM69     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.532      ;
; 16.504 ; counter:counter|base[1]_OTERM61     ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.005      ; 3.533      ;
; 16.506 ; counter:counter|base[2]_OTERM57     ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.005      ; 3.531      ;
; 16.508 ; counter:counter|Add0~30_OTERM91     ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.524      ;
; 16.509 ; counter:counter|Equal8~1_OTERM139   ; counter:counter|Add0~50_OTERM71     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.529      ;
; 16.509 ; counter:counter|Add0~34_OTERM87     ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.523      ;
; 16.510 ; counter:counter|Add0~44_OTERM77     ; counter:counter|Add0~48_OTERM73     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.522      ;
; 16.515 ; counter:counter|Add0~52_OTERM69     ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.517      ;
; 16.519 ; counter:counter|Add0~22_OTERM99     ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.519      ;
; 16.519 ; counter:counter|Add0~20_OTERM101    ; counter:counter|Equal2~1_OTERM143   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.519      ;
; 16.520 ; counter:counter|Add0~42_OTERM79     ; counter:counter|Equal5~0_OTERM145   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 3.506      ;
; 16.521 ; counter:counter|Add0~48_OTERM73     ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.511      ;
; 16.522 ; counter:counter|Add0~58_OTERM63     ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.510      ;
; 16.522 ; counter:counter|base[0]_OTERM127    ; counter:counter|Add0~52_OTERM69     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.005      ; 3.515      ;
; 16.528 ; counter:counter|Add0~20_OTERM101    ; counter:counter|Add0~44_OTERM77     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.510      ;
; 16.529 ; counter:counter|Add0~20_OTERM101    ; counter:counter|Equal2~0_OTERM147   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.503      ;
; 16.532 ; counter:counter|exponent[0]_OTERM47 ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.005      ; 3.505      ;
; 16.533 ; counter:counter|Add0~36_OTERM85     ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.499      ;
; 16.533 ; counter:counter|Add0~50_OTERM71     ; counter:counter|Add0~54_OTERM67     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.499      ;
; 16.533 ; counter:counter|Add0~6_OTERM115     ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.505      ;
; 16.535 ; counter:counter|Add0~4_OTERM117     ; counter:counter|Add0~40_OTERM81     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.503      ;
; 16.535 ; counter:counter|Add0~46_OTERM75     ; counter:counter|Add0~56_OTERM65     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.497      ;
; 16.535 ; counter:counter|Add0~42_OTERM79     ; counter:counter|Add0~50_OTERM71     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 3.497      ;
; 16.539 ; counter:counter|base[1]_OTERM61     ; counter:counter|Add0~52_OTERM69     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.005      ; 3.498      ;
; 16.540 ; counter:counter|exponent[3]_OTERM31 ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.005      ; 3.497      ;
; 16.540 ; counter:counter|Add0~14_OTERM107    ; counter:counter|Add0~58_OTERM63     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 3.498      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                               ;
+-------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; counter:counter|exponent[2]_OTERM39 ; counter:counter|exponent[2]_OTERM39   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter|exponent[1]_OTERM45 ; counter:counter|exponent[1]_OTERM45   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter|exponent[3]_OTERM33 ; counter:counter|exponent[3]_OTERM33   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter|exponent[1]_OTERM43 ; counter:counter|exponent[1]_OTERM43   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; sum_3:sum|value_0[6]                ; sum_3:sum|value_1[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.248 ; LFSR:lfsr|lfsr[5]                   ; LFSR:lfsr|lfsr[6]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; LFSR:lfsr|lfsr[4]                   ; LFSR:lfsr|lfsr[0]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.401      ;
; 0.251 ; counter:counter|exponent[0]_OTERM49 ; counter:counter|exponent[1]_OTERM45   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.403      ;
; 0.256 ; counter:counter|exponent[3]_OTERM35 ; counter:counter|exponent[3]_OTERM33   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.408      ;
; 0.261 ; LFSR:lfsr|lfsr[0]                   ; LFSR:lfsr|lfsr[1]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.413      ;
; 0.262 ; LFSR:lfsr|lfsr[6]                   ; LFSR:lfsr|lfsr[7]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.414      ;
; 0.268 ; LFSR:lfsr|lfsr[4]                   ; LFSR:lfsr|lfsr[5]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.420      ;
; 0.312 ; LFSR:lfsr|lfsr[3]                   ; LFSR:lfsr|lfsr[0]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.464      ;
; 0.320 ; div_3:div|mult_out[6]               ; sum_3:sum|value_0[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.471      ;
; 0.322 ; LFSR:lfsr|lfsr[1]                   ; LFSR:lfsr|lfsr[2]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; div_3:div|mult_out[13]              ; sum_3:sum|value_0[7]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.474      ;
; 0.326 ; div_3:div|mult_out[12]              ; sum_3:sum|value_0[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.477      ;
; 0.328 ; LFSR:lfsr|lfsr[2]                   ; LFSR:lfsr|lfsr[3]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.480      ;
; 0.332 ; sum_3:sum|value_1[7]                ; sum_3:sum|value_2[7]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.484      ;
; 0.334 ; sum_3:sum|value_1[4]                ; sum_3:sum|value_2[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.486      ;
; 0.336 ; sum_3:sum|value_1[2]                ; sum_3:sum|value_2[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.488      ;
; 0.349 ; LFSR:lfsr|lfsr[3]                   ; LFSR:lfsr|lfsr[4]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.501      ;
; 0.359 ; counter:counter|exponent[3]_OTERM31 ; counter:counter|exponent[2]_OTERM39   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; counter:counter|exponent[1]_OTERM45 ; counter:counter|exponent[1]_OTERM43   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.366 ; LFSR:lfsr|lfsr[5]                   ; LFSR:lfsr|lfsr[0]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.385 ; counter:counter|exponent[0]_OTERM47 ; counter:counter|exponent[1]_OTERM45   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.537      ;
; 0.401 ; div_3:div|mult_out[10]              ; sum_3:sum|value_0[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.552      ;
; 0.402 ; LFSR:lfsr|lfsr[7]                   ; LFSR:lfsr|lfsr[0]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.554      ;
; 0.408 ; div_3:div|mult_out[7]               ; sum_3:sum|value_0[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.559      ;
; 0.408 ; div_3:div|mult_out[9]               ; sum_3:sum|value_0[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.559      ;
; 0.410 ; div_3:div|mult_out[8]               ; sum_3:sum|value_0[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.561      ;
; 0.411 ; div_3:div|mult_out[11]              ; sum_3:sum|value_0[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.562      ;
; 0.415 ; sum_3:sum|value_0[1]                ; sum_3:sum|value_1[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.566      ;
; 0.417 ; sum_3:sum|value_1[3]                ; sum_3:sum|value_2[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.569      ;
; 0.417 ; sum_3:sum|value_1[5]                ; sum_3:sum|value_2[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.569      ;
; 0.421 ; sum_3:sum|value_1[1]                ; sum_3:sum|value_2[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.573      ;
; 0.421 ; sum_3:sum|value_0[7]                ; sum_3:sum|value_1[7]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.572      ;
; 0.423 ; sum_3:sum|value_0[3]                ; sum_3:sum|value_1[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.574      ;
; 0.425 ; sum_3:sum|value_1[0]                ; sum_3:sum|value_2[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.577      ;
; 0.425 ; sum_3:sum|value_0[4]                ; sum_3:sum|value_1[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.576      ;
; 0.425 ; sum_3:sum|value_0[5]                ; sum_3:sum|value_1[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.576      ;
; 0.426 ; sum_3:sum|value_0[2]                ; sum_3:sum|value_1[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.577      ;
; 0.426 ; sum_3:sum|value_1[6]                ; sum_3:sum|value_2[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.577      ;
; 0.441 ; counter:counter|base[6]_OTERM51     ; counter:counter|o_base[5]_OTERM7      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.593      ;
; 0.442 ; counter:counter|exponent[0]_OTERM47 ; counter:counter|exponent[1]_OTERM43   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.594      ;
; 0.443 ; counter:counter|exponent[2]_OTERM41 ; counter:counter|exponent[2]_OTERM39   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.595      ;
; 0.492 ; counter:counter|exponent[3]_OTERM31 ; counter:counter|exponent[1]_OTERM45   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.644      ;
; 0.492 ; counter:counter|exponent[3]_OTERM31 ; counter:counter|exponent[3]_OTERM33   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.644      ;
; 0.496 ; LFSR:lfsr|lfsr[7]                   ; div_3:div|mult_out[12]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; LFSR:lfsr|lfsr[7]                   ; div_3:div|mult_out[13]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; counter:counter|exponent[3]_OTERM31 ; counter:counter|exponent[1]_OTERM43   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.503 ; counter:counter|base[2]_OTERM57     ; counter:counter|exponent[1]_OTERM43   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.512 ; sum_3:sum|value_0[0]                ; sum_3:sum|value_1[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.663      ;
; 0.526 ; counter:counter|base[5]_OTERM53     ; counter:counter|o_base[5]_OTERM9      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.678      ;
; 0.529 ; counter:counter|exponent[2]_OTERM39 ; counter:counter|o_base[2]_OTERM3      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.681      ;
; 0.535 ; counter:counter|base[4]_OTERM125    ; counter:counter|o_base[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.540 ; counter:counter|base[1]_OTERM61     ; counter:counter|exponent[1]_OTERM43   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.692      ;
; 0.557 ; counter:counter|base[0]_OTERM127    ; counter:counter|exponent[1]_OTERM43   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.709      ;
; 0.561 ; counter:counter|exponent[0]_OTERM47 ; counter:counter|exponent[2]_OTERM39   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.713      ;
; 0.564 ; counter:counter|exponent[0]_OTERM47 ; counter:counter|exponent[3]_OTERM33   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.716      ;
; 0.567 ; counter:counter|exponent[3]_OTERM33 ; counter:counter|o_exponent[3]_OTERM23 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.719      ;
; 0.576 ; counter:counter|exponent[2]_OTERM39 ; counter:counter|o_exponent[2]_OTERM19 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.728      ;
; 0.586 ; counter:counter|base[2]_OTERM57     ; counter:counter|o_base[2]_OTERM3      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.738      ;
; 0.595 ; counter:counter|base[0]_OTERM127    ; counter:counter|o_base[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.747      ;
; 0.608 ; LFSR:lfsr|lfsr[5]                   ; div_3:div|mult_out[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.760      ;
; 0.608 ; counter:counter|exponent[3]_OTERM35 ; counter:counter|o_exponent[3]_OTERM23 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.760      ;
; 0.617 ; LFSR:lfsr|lfsr[0]                   ; div_3:div|mult_out[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.769      ;
; 0.621 ; LFSR:lfsr|lfsr[0]                   ; div_3:div|mult_out[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.773      ;
; 0.622 ; counter:counter|base[2]_OTERM57     ; counter:counter|exponent[2]_OTERM39   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.774      ;
; 0.625 ; counter:counter|base[2]_OTERM57     ; counter:counter|exponent[3]_OTERM33   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.777      ;
; 0.643 ; LFSR:lfsr|lfsr[5]                   ; div_3:div|mult_out[7]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.648 ; LFSR:lfsr|lfsr[4]                   ; div_3:div|mult_out[7]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.650 ; counter:counter|base[1]_OTERM61     ; counter:counter|o_base[2]_OTERM5      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.802      ;
; 0.653 ; LFSR:lfsr|lfsr[4]                   ; div_3:div|mult_out[9]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.653 ; LFSR:lfsr|lfsr[4]                   ; div_3:div|mult_out[10]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.653 ; LFSR:lfsr|lfsr[4]                   ; div_3:div|mult_out[11]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.654 ; counter:counter|Add0~18_OTERM103    ; counter:counter|Add0~18_OTERM103      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.806      ;
; 0.659 ; counter:counter|base[1]_OTERM61     ; counter:counter|exponent[2]_OTERM39   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.811      ;
; 0.659 ; LFSR:lfsr|lfsr[4]                   ; div_3:div|mult_out[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.811      ;
; 0.661 ; LFSR:lfsr|lfsr[0]                   ; div_3:div|mult_out[7]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.813      ;
; 0.662 ; counter:counter|base[1]_OTERM61     ; counter:counter|exponent[3]_OTERM33   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.814      ;
; 0.662 ; LFSR:lfsr|lfsr[4]                   ; div_3:div|mult_out[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.814      ;
; 0.664 ; counter:counter|exponent[1]_OTERM43 ; counter:counter|o_exponent[1]_OTERM15 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.816      ;
; 0.673 ; counter:counter|exponent[3]_OTERM31 ; counter:counter|o_base[2]_OTERM3      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.825      ;
; 0.676 ; counter:counter|base[0]_OTERM127    ; counter:counter|exponent[2]_OTERM39   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.828      ;
; 0.678 ; LFSR:lfsr|lfsr[5]                   ; div_3:div|mult_out[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.830      ;
; 0.679 ; counter:counter|base[0]_OTERM127    ; counter:counter|exponent[3]_OTERM33   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.831      ;
; 0.689 ; LFSR:lfsr|lfsr[1]                   ; div_3:div|mult_out[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.841      ;
; 0.691 ; counter:counter|exponent[0]_OTERM49 ; counter:counter|o_base[2]_OTERM5      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.843      ;
; 0.696 ; LFSR:lfsr|lfsr[1]                   ; div_3:div|mult_out[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.848      ;
; 0.698 ; counter:counter|base[2]_OTERM59     ; counter:counter|o_base[2]_OTERM3      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.850      ;
; 0.698 ; LFSR:lfsr|lfsr[7]                   ; div_3:div|mult_out[7]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.850      ;
; 0.700 ; counter:counter|Add0~46_OTERM75     ; counter:counter|Add0~46_OTERM75       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.852      ;
; 0.704 ; LFSR:lfsr|lfsr[7]                   ; div_3:div|mult_out[9]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.856      ;
; 0.704 ; LFSR:lfsr|lfsr[7]                   ; div_3:div|mult_out[10]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.856      ;
; 0.705 ; counter:counter|base[6]_OTERM51     ; counter:counter|o_base[2]_OTERM1      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.857      ;
; 0.705 ; LFSR:lfsr|lfsr[7]                   ; div_3:div|mult_out[11]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.857      ;
; 0.709 ; LFSR:lfsr|lfsr[7]                   ; div_3:div|mult_out[8]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.861      ;
; 0.711 ; counter:counter|base[6]_OTERM51     ; counter:counter|base[6]_OTERM51       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.863      ;
; 0.713 ; LFSR:lfsr|lfsr[5]                   ; div_3:div|mult_out[9]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.865      ;
+-------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                           ;
+-------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[0]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[0]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[1]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[1]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[2]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[2]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[3]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[3]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[4]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[4]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[5]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[5]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[6]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[6]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[7]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LFSR:lfsr|lfsr[7]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~0_OTERM121   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~0_OTERM121   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~10_OTERM111  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~10_OTERM111  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~12_OTERM109  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~12_OTERM109  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~14_OTERM107  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~14_OTERM107  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~16_OTERM105  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~16_OTERM105  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~18_OTERM103  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~18_OTERM103  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~20_OTERM101  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~20_OTERM101  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~22_OTERM99   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~22_OTERM99   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~24_OTERM97   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~24_OTERM97   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~26_OTERM95   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~26_OTERM95   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~28_OTERM93   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~28_OTERM93   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~2_OTERM119   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~2_OTERM119   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~30_OTERM91   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~30_OTERM91   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~32_OTERM89   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~32_OTERM89   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~34_OTERM87   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~34_OTERM87   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~36_OTERM85   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~36_OTERM85   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~38_OTERM83   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~38_OTERM83   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~40_OTERM81   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~40_OTERM81   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~42_OTERM79   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~42_OTERM79   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~44_OTERM77   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~44_OTERM77   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~46_OTERM75   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~46_OTERM75   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~48_OTERM73   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~48_OTERM73   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~4_OTERM117   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~4_OTERM117   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~50_OTERM71   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~50_OTERM71   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~52_OTERM69   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~52_OTERM69   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~54_OTERM67   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~54_OTERM67   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~56_OTERM65   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~56_OTERM65   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~58_OTERM63   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~58_OTERM63   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~6_OTERM115   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~6_OTERM115   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Add0~8_OTERM113   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Add0~8_OTERM113   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Equal2~0_OTERM147 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Equal2~0_OTERM147 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Equal2~1_OTERM143 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Equal2~1_OTERM143 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Equal4~1_OTERM137 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Equal4~1_OTERM137 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Equal5~0_OTERM145 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Equal5~0_OTERM145 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|Equal8~1_OTERM139 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|Equal8~1_OTERM139 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|base[0]_OTERM127  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|base[0]_OTERM127  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|base[1]_OTERM61   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|base[1]_OTERM61   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|base[2]_OTERM57   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|base[2]_OTERM57   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|base[2]_OTERM59   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|base[2]_OTERM59   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|base[3]_OTERM55   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|base[3]_OTERM55   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|base[4]_OTERM125  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|base[4]_OTERM125  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter:counter|base[5]_OTERM53   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter:counter|base[5]_OTERM53   ;
+-------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 5.554 ; 5.554 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 5.507 ; 5.507 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 5.284 ; 5.284 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 5.554 ; 5.554 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 5.408 ; 5.408 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 5.148 ; 5.148 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 5.225 ; 5.225 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 5.307 ; 5.307 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 7.050 ; 7.050 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 6.922 ; 6.922 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 6.910 ; 6.910 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 6.960 ; 6.960 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 6.962 ; 6.962 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 6.944 ; 6.944 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 6.928 ; 6.928 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 7.050 ; 7.050 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 7.383 ; 7.383 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 7.091 ; 7.091 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 7.349 ; 7.349 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 7.383 ; 7.383 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 7.052 ; 7.052 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 6.922 ; 6.922 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 7.096 ; 7.096 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 7.230 ; 7.230 ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 6.300 ; 6.300 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 5.373 ; 5.373 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 5.494 ; 5.494 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 5.912 ; 5.912 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 6.048 ; 6.048 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 6.090 ; 6.090 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 6.157 ; 6.157 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 6.152 ; 6.152 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 6.300 ; 6.300 ; Rise       ; CLOCK_50        ;
;  LEDR[8]  ; CLOCK_50   ; 6.034 ; 6.034 ; Rise       ; CLOCK_50        ;
;  LEDR[9]  ; CLOCK_50   ; 6.165 ; 6.165 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 4.687 ; 4.687 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 5.035 ; 5.035 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 4.818 ; 4.818 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 5.091 ; 5.091 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 4.943 ; 4.943 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 4.687 ; 4.687 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 4.766 ; 4.766 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 4.833 ; 4.833 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 4.865 ; 4.865 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 4.887 ; 4.887 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 4.865 ; 4.865 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 4.922 ; 4.922 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 4.926 ; 4.926 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 4.898 ; 4.898 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 4.889 ; 4.889 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 5.015 ; 5.015 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 5.179 ; 5.179 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 5.340 ; 5.340 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 5.600 ; 5.600 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 5.602 ; 5.602 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 5.300 ; 5.300 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 5.179 ; 5.179 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 5.342 ; 5.342 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 5.483 ; 5.483 ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 4.655 ; 4.655 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 4.661 ; 4.661 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 4.725 ; 4.725 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 4.926 ; 4.926 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 4.924 ; 4.924 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 5.013 ; 5.013 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 4.966 ; 4.966 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 4.926 ; 4.926 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 4.921 ; 4.921 ; Rise       ; CLOCK_50        ;
;  LEDR[8]  ; CLOCK_50   ; 4.655 ; 4.655 ; Rise       ; CLOCK_50        ;
;  LEDR[9]  ; CLOCK_50   ; 4.786 ; 4.786 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 10.245 ; 0.215 ; N/A      ; N/A     ; 8.889               ;
;  CLOCK_50        ; 10.245 ; 0.215 ; N/A      ; N/A     ; 8.889               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50        ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 11.489 ; 11.489 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 11.427 ; 11.427 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 10.631 ; 10.631 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 11.489 ; 11.489 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 10.981 ; 10.981 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 10.296 ; 10.296 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 10.540 ; 10.540 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 10.778 ; 10.778 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 15.610 ; 15.610 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 15.299 ; 15.299 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 15.280 ; 15.280 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 15.340 ; 15.340 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 15.336 ; 15.336 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 15.318 ; 15.318 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 15.303 ; 15.303 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 15.610 ; 15.610 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 16.131 ; 16.131 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 15.610 ; 15.610 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 16.118 ; 16.118 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 16.131 ; 16.131 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 15.556 ; 15.556 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 15.229 ; 15.229 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 15.617 ; 15.617 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 15.954 ; 15.954 ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 13.404 ; 13.404 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 11.025 ; 11.025 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 11.382 ; 11.382 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 12.477 ; 12.477 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 12.895 ; 12.895 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 12.785 ; 12.785 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 13.151 ; 13.151 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 13.158 ; 13.158 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 13.404 ; 13.404 ; Rise       ; CLOCK_50        ;
;  LEDR[8]  ; CLOCK_50   ; 12.897 ; 12.897 ; Rise       ; CLOCK_50        ;
;  LEDR[9]  ; CLOCK_50   ; 13.238 ; 13.238 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 4.687 ; 4.687 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 5.035 ; 5.035 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 4.818 ; 4.818 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 5.091 ; 5.091 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 4.943 ; 4.943 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 4.687 ; 4.687 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 4.766 ; 4.766 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 4.833 ; 4.833 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 4.865 ; 4.865 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 4.887 ; 4.887 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 4.865 ; 4.865 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 4.922 ; 4.922 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 4.926 ; 4.926 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 4.898 ; 4.898 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 4.889 ; 4.889 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 5.015 ; 5.015 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 5.179 ; 5.179 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 5.340 ; 5.340 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 5.600 ; 5.600 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 5.602 ; 5.602 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 5.300 ; 5.300 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 5.179 ; 5.179 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 5.342 ; 5.342 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 5.483 ; 5.483 ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 4.655 ; 4.655 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 4.661 ; 4.661 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 4.725 ; 4.725 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 4.926 ; 4.926 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 4.924 ; 4.924 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 5.013 ; 5.013 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 4.966 ; 4.966 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 4.926 ; 4.926 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 4.921 ; 4.921 ; Rise       ; CLOCK_50        ;
;  LEDR[8]  ; CLOCK_50   ; 4.655 ; 4.655 ; Rise       ; CLOCK_50        ;
;  LEDR[9]  ; CLOCK_50   ; 4.786 ; 4.786 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 65059    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 65059    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 102   ; 102  ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 366   ; 366  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Web Edition
    Info: Copyright (C) 1991-2012 Altera Corporation. All rights reserved.
    Info: Your use of Altera Corporation's design tools, logic functions 
    Info: and other software and tools, and its AMPP partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Altera Program License 
    Info: Subscription Agreement, Altera MegaCore Function License 
    Info: Agreement, or other applicable license agreement, including, 
    Info: without limitation, that your use is for the sole purpose of 
    Info: programming logic devices manufactured by Altera and sold by 
    Info: Altera or its authorized distributors.  Please refer to the 
    Info: applicable agreement for further details.
    Info: Processing started: Mon Oct  8 15:39:06 2012
Info: Command: quartus_sta top
Info: qsta_default_script.tcl version: #4
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'top.sdc'
Warning (332060): Node: KEY[3] was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 10.245
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.245         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 8.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.889         0.000 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 10.245
    Info (332115): -to_clock [get_clocks {CLOCK_50}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 10.245 
    Info (332115): ===================================================================
    Info (332115): From Node    : counter:counter|Add0~4_OTERM117
    Info (332115): To Node      : counter:counter|Add0~58_OTERM63
    Info (332115): Launch Clock : CLOCK_50
    Info (332115): Latch Clock  : CLOCK_50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.836      2.836  R        clock network delay
    Info (332115):      3.113      0.277     uTco  counter:counter|Add0~4_OTERM117
    Info (332115):      3.113      0.000 RR  CELL  counter|Add0~4_NEW_REG116|regout
    Info (332115):      4.021      0.908 RR    IC  counter|Equal0~5|dataa
    Info (332115):      4.476      0.455 RF  CELL  counter|Equal0~5|combout
    Info (332115):      4.774      0.298 FF    IC  counter|Equal0~6|datac
    Info (332115):      5.096      0.322 FF  CELL  counter|Equal0~6|combout
    Info (332115):      5.389      0.293 FF    IC  counter|Equal0~7|datac
    Info (332115):      5.711      0.322 FF  CELL  counter|Equal0~7|combout
    Info (332115):      6.005      0.294 FF    IC  counter|Equal0~8|datab
    Info (332115):      6.496      0.491 FF  CELL  counter|Equal0~8|combout
    Info (332115):      7.654      1.158 FF    IC  counter|Mux33~0|datad
    Info (332115):      7.832      0.178 FR  CELL  counter|Mux33~0|combout
    Info (332115):      8.125      0.293 RR    IC  counter|Mux33~1|datac
    Info (332115):      8.447      0.322 RR  CELL  counter|Mux33~1|combout
    Info (332115):      9.319      0.872 RR    IC  counter|Add0~6|datab
    Info (332115):      9.814      0.495 RF  CELL  counter|Add0~6|cout
    Info (332115):      9.814      0.000 FF    IC  counter|Add0~8|cin
    Info (332115):      9.894      0.080 FR  CELL  counter|Add0~8|cout
    Info (332115):      9.894      0.000 RR    IC  counter|Add0~10|cin
    Info (332115):      9.974      0.080 RF  CELL  counter|Add0~10|cout
    Info (332115):      9.974      0.000 FF    IC  counter|Add0~12|cin
    Info (332115):     10.148      0.174 FR  CELL  counter|Add0~12|cout
    Info (332115):     10.148      0.000 RR    IC  counter|Add0~14|cin
    Info (332115):     10.228      0.080 RF  CELL  counter|Add0~14|cout
    Info (332115):     10.228      0.000 FF    IC  counter|Add0~16|cin
    Info (332115):     10.308      0.080 FR  CELL  counter|Add0~16|cout
    Info (332115):     10.308      0.000 RR    IC  counter|Add0~18|cin
    Info (332115):     10.388      0.080 RF  CELL  counter|Add0~18|cout
    Info (332115):     10.388      0.000 FF    IC  counter|Add0~20|cin
    Info (332115):     10.468      0.080 FR  CELL  counter|Add0~20|cout
    Info (332115):     10.468      0.000 RR    IC  counter|Add0~22|cin
    Info (332115):     10.548      0.080 RF  CELL  counter|Add0~22|cout
    Info (332115):     10.548      0.000 FF    IC  counter|Add0~24|cin
    Info (332115):     10.628      0.080 FR  CELL  counter|Add0~24|cout
    Info (332115):     10.628      0.000 RR    IC  counter|Add0~26|cin
    Info (332115):     10.708      0.080 RF  CELL  counter|Add0~26|cout
    Info (332115):     10.708      0.000 FF    IC  counter|Add0~28|cin
    Info (332115):     10.869      0.161 FR  CELL  counter|Add0~28|cout
    Info (332115):     10.869      0.000 RR    IC  counter|Add0~30|cin
    Info (332115):     10.949      0.080 RF  CELL  counter|Add0~30|cout
    Info (332115):     10.949      0.000 FF    IC  counter|Add0~32|cin
    Info (332115):     11.029      0.080 FR  CELL  counter|Add0~32|cout
    Info (332115):     11.029      0.000 RR    IC  counter|Add0~34|cin
    Info (332115):     11.109      0.080 RF  CELL  counter|Add0~34|cout
    Info (332115):     11.109      0.000 FF    IC  counter|Add0~36|cin
    Info (332115):     11.189      0.080 FR  CELL  counter|Add0~36|cout
    Info (332115):     11.189      0.000 RR    IC  counter|Add0~38|cin
    Info (332115):     11.269      0.080 RF  CELL  counter|Add0~38|cout
    Info (332115):     11.269      0.000 FF    IC  counter|Add0~40|cin
    Info (332115):     11.349      0.080 FR  CELL  counter|Add0~40|cout
    Info (332115):     11.349      0.000 RR    IC  counter|Add0~42|cin
    Info (332115):     11.429      0.080 RF  CELL  counter|Add0~42|cout
    Info (332115):     11.429      0.000 FF    IC  counter|Add0~44|cin
    Info (332115):     11.603      0.174 FR  CELL  counter|Add0~44|cout
    Info (332115):     11.603      0.000 RR    IC  counter|Add0~46|cin
    Info (332115):     11.683      0.080 RF  CELL  counter|Add0~46|cout
    Info (332115):     11.683      0.000 FF    IC  counter|Add0~48|cin
    Info (332115):     11.763      0.080 FR  CELL  counter|Add0~48|cout
    Info (332115):     11.763      0.000 RR    IC  counter|Add0~50|cin
    Info (332115):     11.843      0.080 RF  CELL  counter|Add0~50|cout
    Info (332115):     11.843      0.000 FF    IC  counter|Add0~52|cin
    Info (332115):     11.923      0.080 FR  CELL  counter|Add0~52|cout
    Info (332115):     11.923      0.000 RR    IC  counter|Add0~54|cin
    Info (332115):     12.003      0.080 RF  CELL  counter|Add0~54|cout
    Info (332115):     12.003      0.000 FF    IC  counter|Add0~56|cin
    Info (332115):     12.083      0.080 FR  CELL  counter|Add0~56|cout
    Info (332115):     12.083      0.000 RR    IC  counter|Add0~58|cin
    Info (332115):     12.541      0.458 RR  CELL  counter|Add0~58|combout
    Info (332115):     12.541      0.000 RR    IC  counter|Add0~58_NEW_REG62|datain
    Info (332115):     12.637      0.096 RR  CELL  counter:counter|Add0~58_OTERM63
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.844      2.844  R        clock network delay
    Info (332115):     22.882      0.038     uTsu  counter:counter|Add0~58_OTERM63
    Info (332115): 
    Info (332115): Data Arrival Time  :    12.637
    Info (332115): Data Required Time :    22.882
    Info (332115): Slack              :    10.245 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.445
    Info (332115): -to_clock [get_clocks {CLOCK_50}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.445 
    Info (332115): ===================================================================
    Info (332115): From Node    : counter:counter|exponent[2]_OTERM39
    Info (332115): To Node      : counter:counter|exponent[2]_OTERM39
    Info (332115): Launch Clock : CLOCK_50
    Info (332115): Latch Clock  : CLOCK_50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.836      2.836  R        clock network delay
    Info (332115):      3.113      0.277     uTco  counter:counter|exponent[2]_OTERM39
    Info (332115):      3.113      0.000 RR  CELL  counter|exponent[2]_NEW_REG38|regout
    Info (332115):      3.113      0.000 RR    IC  counter|exponent~5|datac
    Info (332115):      3.471      0.358 RR  CELL  counter|exponent~5|combout
    Info (332115):      3.471      0.000 RR    IC  counter|exponent[2]_NEW_REG38|datain
    Info (332115):      3.567      0.096 RR  CELL  counter:counter|exponent[2]_OTERM39
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.836      2.836  R        clock network delay
    Info (332115):      3.122      0.286      uTh  counter:counter|exponent[2]_OTERM39
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.567
    Info (332115): Data Required Time :     3.122
    Info (332115): Slack              :     0.445 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 8.889
    Info (332113): Targets: [get_clocks {CLOCK_50}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 8.889 
    Info (332113): ===================================================================
    Info (332113): Node             : LFSR:lfsr|lfsr[0]
    Info (332113): Clock            : CLOCK_50
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      1.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):      1.264      0.238 RR    IC  CLOCK_50~clkctrl|inclk[0]
    Info (332113):      1.264      0.000 RR  CELL  CLOCK_50~clkctrl|outclk
    Info (332113):      2.255      0.991 RR    IC  lfsr|lfsr[0]|clk
    Info (332113):      2.857      0.602 RR  CELL  LFSR:lfsr|lfsr[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           CLOCK_50
    Info (332113):     11.026      1.026 FF  CELL  CLOCK_50|combout
    Info (332113):     11.264      0.238 FF    IC  CLOCK_50~clkctrl|inclk[0]
    Info (332113):     11.264      0.000 FF  CELL  CLOCK_50~clkctrl|outclk
    Info (332113):     12.255      0.991 FF    IC  lfsr|lfsr[0]|clk
    Info (332113):     12.857      0.602 FF  CELL  LFSR:lfsr|lfsr[0]
    Info (332113): 
    Info (332113): Required Width   :     1.111
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     8.889
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332060): Node: KEY[3] was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 16.161
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.161         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 16.161
    Info (332115): -to_clock [get_clocks {CLOCK_50}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 16.161 
    Info (332115): ===================================================================
    Info (332115): From Node    : counter:counter|Add0~4_OTERM117
    Info (332115): To Node      : counter:counter|Add0~58_OTERM63
    Info (332115): Launch Clock : CLOCK_50
    Info (332115): Latch Clock  : CLOCK_50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.776      1.776  R        clock network delay
    Info (332115):      1.917      0.141     uTco  counter:counter|Add0~4_OTERM117
    Info (332115):      1.917      0.000 RR  CELL  counter|Add0~4_NEW_REG116|regout
    Info (332115):      2.273      0.356 RR    IC  counter|Equal0~5|dataa
    Info (332115):      2.460      0.187 RF  CELL  counter|Equal0~5|combout
    Info (332115):      2.567      0.107 FF    IC  counter|Equal0~6|datac
    Info (332115):      2.702      0.135 FF  CELL  counter|Equal0~6|combout
    Info (332115):      2.807      0.105 FF    IC  counter|Equal0~7|datac
    Info (332115):      2.940      0.133 FF  CELL  counter|Equal0~7|combout
    Info (332115):      3.046      0.106 FF    IC  counter|Equal0~8|datab
    Info (332115):      3.226      0.180 FF  CELL  counter|Equal0~8|combout
    Info (332115):      3.656      0.430 FF    IC  counter|Mux33~0|datad
    Info (332115):      3.715      0.059 FR  CELL  counter|Mux33~0|combout
    Info (332115):      3.818      0.103 RR    IC  counter|Mux33~1|datac
    Info (332115):      3.928      0.110 RR  CELL  counter|Mux33~1|combout
    Info (332115):      4.253      0.325 RR    IC  counter|Add0~6|datab
    Info (332115):      4.396      0.143 RF  CELL  counter|Add0~6|cout
    Info (332115):      4.396      0.000 FF    IC  counter|Add0~8|cin
    Info (332115):      4.431      0.035 FR  CELL  counter|Add0~8|cout
    Info (332115):      4.431      0.000 RR    IC  counter|Add0~10|cin
    Info (332115):      4.466      0.035 RF  CELL  counter|Add0~10|cout
    Info (332115):      4.466      0.000 FF    IC  counter|Add0~12|cin
    Info (332115):      4.560      0.094 FR  CELL  counter|Add0~12|cout
    Info (332115):      4.560      0.000 RR    IC  counter|Add0~14|cin
    Info (332115):      4.595      0.035 RF  CELL  counter|Add0~14|cout
    Info (332115):      4.595      0.000 FF    IC  counter|Add0~16|cin
    Info (332115):      4.630      0.035 FR  CELL  counter|Add0~16|cout
    Info (332115):      4.630      0.000 RR    IC  counter|Add0~18|cin
    Info (332115):      4.665      0.035 RF  CELL  counter|Add0~18|cout
    Info (332115):      4.665      0.000 FF    IC  counter|Add0~20|cin
    Info (332115):      4.700      0.035 FR  CELL  counter|Add0~20|cout
    Info (332115):      4.700      0.000 RR    IC  counter|Add0~22|cin
    Info (332115):      4.735      0.035 RF  CELL  counter|Add0~22|cout
    Info (332115):      4.735      0.000 FF    IC  counter|Add0~24|cin
    Info (332115):      4.770      0.035 FR  CELL  counter|Add0~24|cout
    Info (332115):      4.770      0.000 RR    IC  counter|Add0~26|cin
    Info (332115):      4.805      0.035 RF  CELL  counter|Add0~26|cout
    Info (332115):      4.805      0.000 FF    IC  counter|Add0~28|cin
    Info (332115):      4.892      0.087 FR  CELL  counter|Add0~28|cout
    Info (332115):      4.892      0.000 RR    IC  counter|Add0~30|cin
    Info (332115):      4.927      0.035 RF  CELL  counter|Add0~30|cout
    Info (332115):      4.927      0.000 FF    IC  counter|Add0~32|cin
    Info (332115):      4.962      0.035 FR  CELL  counter|Add0~32|cout
    Info (332115):      4.962      0.000 RR    IC  counter|Add0~34|cin
    Info (332115):      4.997      0.035 RF  CELL  counter|Add0~34|cout
    Info (332115):      4.997      0.000 FF    IC  counter|Add0~36|cin
    Info (332115):      5.032      0.035 FR  CELL  counter|Add0~36|cout
    Info (332115):      5.032      0.000 RR    IC  counter|Add0~38|cin
    Info (332115):      5.067      0.035 RF  CELL  counter|Add0~38|cout
    Info (332115):      5.067      0.000 FF    IC  counter|Add0~40|cin
    Info (332115):      5.102      0.035 FR  CELL  counter|Add0~40|cout
    Info (332115):      5.102      0.000 RR    IC  counter|Add0~42|cin
    Info (332115):      5.137      0.035 RF  CELL  counter|Add0~42|cout
    Info (332115):      5.137      0.000 FF    IC  counter|Add0~44|cin
    Info (332115):      5.231      0.094 FR  CELL  counter|Add0~44|cout
    Info (332115):      5.231      0.000 RR    IC  counter|Add0~46|cin
    Info (332115):      5.266      0.035 RF  CELL  counter|Add0~46|cout
    Info (332115):      5.266      0.000 FF    IC  counter|Add0~48|cin
    Info (332115):      5.301      0.035 FR  CELL  counter|Add0~48|cout
    Info (332115):      5.301      0.000 RR    IC  counter|Add0~50|cin
    Info (332115):      5.336      0.035 RF  CELL  counter|Add0~50|cout
    Info (332115):      5.336      0.000 FF    IC  counter|Add0~52|cin
    Info (332115):      5.371      0.035 FR  CELL  counter|Add0~52|cout
    Info (332115):      5.371      0.000 RR    IC  counter|Add0~54|cin
    Info (332115):      5.406      0.035 RF  CELL  counter|Add0~54|cout
    Info (332115):      5.406      0.000 FF    IC  counter|Add0~56|cin
    Info (332115):      5.441      0.035 FR  CELL  counter|Add0~56|cout
    Info (332115):      5.441      0.000 RR    IC  counter|Add0~58|cin
    Info (332115):      5.611      0.170 RR  CELL  counter|Add0~58|combout
    Info (332115):      5.611      0.000 RR    IC  counter|Add0~58_NEW_REG62|datain
    Info (332115):      5.653      0.042 RR  CELL  counter:counter|Add0~58_OTERM63
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.782      1.782  R        clock network delay
    Info (332115):     21.814      0.032     uTsu  counter:counter|Add0~58_OTERM63
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.653
    Info (332115): Data Required Time :    21.814
    Info (332115): Slack              :    16.161 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {CLOCK_50}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : counter:counter|exponent[2]_OTERM39
    Info (332115): To Node      : counter:counter|exponent[2]_OTERM39
    Info (332115): Launch Clock : CLOCK_50
    Info (332115): Latch Clock  : CLOCK_50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.777      1.777  R        clock network delay
    Info (332115):      1.918      0.141     uTco  counter:counter|exponent[2]_OTERM39
    Info (332115):      1.918      0.000 RR  CELL  counter|exponent[2]_NEW_REG38|regout
    Info (332115):      1.918      0.000 RR    IC  counter|exponent~5|datac
    Info (332115):      2.102      0.184 RR  CELL  counter|exponent~5|combout
    Info (332115):      2.102      0.000 RR    IC  counter|exponent[2]_NEW_REG38|datain
    Info (332115):      2.144      0.042 RR  CELL  counter:counter|exponent[2]_OTERM39
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.777      1.777  R        clock network delay
    Info (332115):      1.929      0.152      uTh  counter:counter|exponent[2]_OTERM39
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.144
    Info (332115): Data Required Time :     1.929
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {CLOCK_50}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : LFSR:lfsr|lfsr[0]
    Info (332113): Clock            : CLOCK_50
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):      0.757      0.186 RR    IC  CLOCK_50~clkctrl|inclk[0]
    Info (332113):      0.757      0.000 RR  CELL  CLOCK_50~clkctrl|outclk
    Info (332113):      1.471      0.714 RR    IC  lfsr|lfsr[0]|clk
    Info (332113):      1.793      0.322 RR  CELL  LFSR:lfsr|lfsr[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           CLOCK_50
    Info (332113):     10.571      0.571 FF  CELL  CLOCK_50|combout
    Info (332113):     10.757      0.186 FF    IC  CLOCK_50~clkctrl|inclk[0]
    Info (332113):     10.757      0.000 FF  CELL  CLOCK_50~clkctrl|outclk
    Info (332113):     11.471      0.714 FF    IC  lfsr|lfsr[0]|clk
    Info (332113):     11.793      0.322 FF  CELL  LFSR:lfsr|lfsr[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 313 megabytes
    Info: Processing ended: Mon Oct  8 15:39:07 2012
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


