{
    "line_num": [
        [
            147,
            150
        ],
        [
            110,
            145
        ],
        [
            99,
            109
        ],
        [
            84,
            92
        ],
        [
            81,
            82
        ],
        [
            75,
            78
        ],
        [
            69,
            72
        ],
        [
            28,
            54
        ],
        [
            20,
            22
        ],
        [
            18,
            20
        ],
        [
            16,
            18
        ]
    ],
    "blocks": [
        "\tassign out[3]=tempo1;\t\t\n\tassign out[2]=tempo2;\n\tassign out[1]=tempo3;\n\tassign out[0]=tempo4;",
        "always @(clk)     \n\tbegin\n\t\tif(enb==1'b1)\n\t\t\tbegin\n\t\t\t\tif(c1==1'b0 && c0==1'b0)\n\t\t\t\tbegin\n\n\t\t\t\tend\n\t\t\t\t\n\t\t\t\telse if(c1==1'b0 && c0==1'b1)\n\t\t\t\tbegin\n\t\t\t\t\ttempo1=sri;\n\t\t\t\t\ttempo2=in[3];\n\t\t\t\t\ttempo3=in[2];\n\t\t\t\t\ttempo4=in[1];\n\t\t\t\tend\n\t\t\t\t\n\t\t\t\telse if(c1==1'b1 && c0==1'b0) \n\t\t\t\tbegin\n\t\t\t\t\ttempo1=in[2];\n\t\t\t\t\ttempo2=in[1];\n\t\t\t\t\ttempo3=in[0];\n\t\t\t\t\ttempo4=sli;\n\t\t\t\tend\n\t\t\t\t\n\t\t\t\telse \n\t\t\t\tbegin\n\t\t\t\t\ttempo1=in[3];\n\t\t\t\t\ttempo2=in[2];\n\t\t\t\t\ttempo3=in[1];\n\t\t\t\t\ttempo4=in[0];\n\t\t\t\tend\n\t\t\t\t\n\t\t\tend\n\t\n\tend",
        "module four_bit_UniversalShiftRegister(out,in,c0,c1,clk,enb,sli,sri);        \n\ninput [3:0] in;    \ninput clk,enb,sli,sri,c0,c1;\noutput [3:0] out;\n\n\treg tempo1;   \n\treg tempo2;\n\treg tempo3;\n\treg tempo4;\n\t",
        "assign out[0]=out1[0];  \nassign out[1]=out1[1];\nassign out[2]=out1[2];\nassign out[3]=out1[3];\n\nassign out[4]=out2[0];\nassign out[5]=out2[1];\nassign out[6]=out2[2];\nassign out[7]=out2[3];",
        "four_bit_UniversalShiftRegister shift1(out1,in1,c0,c1,clk,enb,sli,in[4]);    \nfour_bit_UniversalShiftRegister shift2(out2,in2,c0,c1,clk,enb,in[3],sri);    ",
        "assign in2[0]=in[4];\nassign in2[1]=in[5];\nassign in2[2]=in[6];\nassign in2[3]=in[7];",
        "assign in1[0]=in[0];   \nassign in1[1]=in[1];\nassign in1[2]=in[2];\nassign in1[3]=in[3];",
        "\tinitial\n\tbegin\n\t\t\n\t\t#1 ENB=1; IN[7]=0; IN[6]=1; IN[5]=0; IN[4]=1; IN[3]=0; IN[2]=1; IN[1]=0; IN[0]=0; SLI=1; SRI=1;\n\t\t#1 $display(\"Enable=%b, IN[7]=%b, IN[6]=%b, IN[5]=%b, IN[4]=%b, IN[3]=%b, IN[2]=%b, IN[1]=%b, IN[0]=%b, SLI=%b, SRI=%b\\n\",ENB,IN[7],IN[6],IN[5],IN[4],IN[3],IN[2],IN[1],IN[0],SLI,SRI);\n\t\t\t\t\n\t\t\n\t\t#4 C1 =0; C0 =1;ENB=1; IN[7]=0; IN[6]=1; IN[5]=0; IN[4]=1; IN[3]=0; IN[2]=1; IN[1]=0; IN[0]=0; SLI=1; SRI=1;\n\t\t#1 $display(\"S1=%b, S0=%b, OUT[7]=%b, OUT[6]=%b, OUT[5]=%b, OUT[4]=%b, OUT[3]=%b, OUT[2]=%b, OUT[1]=%b, OUT[0]=%b\\n\", C1, C0,OUT[7],OUT[6],OUT[5],OUT[4],OUT[3],OUT[2],OUT[1],OUT[0]);\n\t\t\n\t\t\n\t\t#1 C1 =1; C0 =0;ENB=1; IN[7]=0; IN[6]=1; IN[5]=0; IN[4]=1; IN[3]=0; IN[2]=1; IN[1]=0; IN[0]=0; SLI=1; SRI=1;\n\t\t#1 $display(\"S1=%b, S0=%b, OUT[7]=%b, OUT[6]=%b, OUT[5]=%b, OUT[4]=%b, OUT[3]=%b, OUT[2]=%b, OUT[1]=%b, OUT[0]=%b\\n\", C1, C0,OUT[7],OUT[6],OUT[5],OUT[4],OUT[3],OUT[2],OUT[1],OUT[0]);\n\t\t\n\t\t\n\t\t#7 C1 =0; C0 =0;ENB=1; IN[7]=0; IN[6]=1; IN[5]=0; IN[4]=1; IN[3]=0; IN[2]=1; IN[1]=0; IN[0]=0; SLI=1; SRI=1;\n\t\t#1 $display(\"S1=%b, S0=%b, OUT[7]=%b, OUT[6]=%b, OUT[5]=%b, OUT[4]=%b, OUT[3]=%b, OUT[2]=%b, OUT[1]=%b, OUT[0]=%b\\n\", C1, C0,OUT[7],OUT[6],OUT[5],OUT[4],OUT[3],OUT[2],OUT[1],OUT[0]);\n\t\t\n\t\t\n\t\t#1 C1 =1; C0 =1;ENB=1; IN[7]=0; IN[6]=1; IN[5]=0; IN[4]=1; IN[3]=0; IN[2]=1; IN[1]=0; IN[0]=0; SLI=1; SRI=1;\n\t\t#1 $display(\"S1=%b, S0=%b, OUT[7]=%b, OUT[6]=%b, OUT[5]=%b, OUT[4]=%b, OUT[3]=%b, OUT[2]=%b, OUT[1]=%b, OUT[0]=%b\\n\", C1, C0,OUT[7],OUT[6],OUT[5],OUT[4],OUT[3],OUT[2],OUT[1],OUT[0]);\n\t\t\n\t\t\n\t\t#7 ENB=0; IN[7]=0; IN[6]=1; IN[5]=0; IN[4]=1; IN[3]=0; IN[2]=1; IN[1]=0; IN[0]=0; SLI=1; SRI=1;\n\t\t#1 $display(\"Enable=%b, S1=%b, S0=%b, OUT[7]=%b, OUT[6]=%b, OUT[5]=%b, OUT[4]=%b, OUT[3]=%b, OUT[2]=%b, OUT[1]=%b, OUT[0]=%b\\n\",ENB, C1, C0,OUT[7],OUT[6],OUT[5],OUT[4],OUT[3],OUT[2],OUT[1],OUT[0]);\n\t\t\n\tend",
        "initial\n\t#1000 $finish;\n\t",
        "always\n\t#5 CLK = ~CLK;\ninitial",
        "initial\n\tCLK = 1'b0;\nalways"
    ]
}