TimeQuest Timing Analyzer report for uart_rx_top
Fri Mar 23 09:08:28 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLOCK_50'
 24. Fast Model Hold: 'CLOCK_50'
 25. Fast Model Minimum Pulse Width: 'CLOCK_50'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; uart_rx_top                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 296.91 MHz ; 296.91 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -2.368 ; -69.555       ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.445 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.631 ; -51.733            ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                   ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.368 ; baud_tick_generator:b2v_inst2|tick             ; uart_rx_fsm:b2v_inst9|count[0]                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.406      ;
; -2.368 ; baud_tick_generator:b2v_inst2|tick             ; uart_rx_fsm:b2v_inst9|count[1]                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.406      ;
; -2.368 ; baud_tick_generator:b2v_inst2|tick             ; uart_rx_fsm:b2v_inst9|count[2]                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.406      ;
; -2.363 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.400      ;
; -2.363 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.400      ;
; -2.363 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.400      ;
; -2.363 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.400      ;
; -2.363 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.400      ;
; -2.363 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.400      ;
; -2.363 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.400      ;
; -2.363 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.400      ;
; -2.363 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.400      ;
; -2.363 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.400      ;
; -2.363 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.400      ;
; -2.340 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.378      ;
; -2.340 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.378      ;
; -2.340 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.378      ;
; -2.340 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.378      ;
; -2.340 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.378      ;
; -2.340 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.378      ;
; -2.340 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.378      ;
; -2.340 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.378      ;
; -2.340 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.378      ;
; -2.340 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.378      ;
; -2.340 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.378      ;
; -2.320 ; uart_rx_fsm:b2v_inst9|state.data_bits          ; uart_rx_fsm:b2v_inst9|count[0]                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.358      ;
; -2.320 ; uart_rx_fsm:b2v_inst9|state.data_bits          ; uart_rx_fsm:b2v_inst9|count[1]                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.358      ;
; -2.320 ; uart_rx_fsm:b2v_inst9|state.data_bits          ; uart_rx_fsm:b2v_inst9|count[2]                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.358      ;
; -2.306 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.344      ;
; -2.306 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.344      ;
; -2.306 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.344      ;
; -2.306 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.344      ;
; -2.306 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.344      ;
; -2.306 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.344      ;
; -2.306 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.344      ;
; -2.306 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.344      ;
; -2.306 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.344      ;
; -2.306 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.344      ;
; -2.306 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.344      ;
; -2.298 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.336      ;
; -2.298 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.336      ;
; -2.298 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.336      ;
; -2.298 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.336      ;
; -2.298 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.336      ;
; -2.298 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.336      ;
; -2.298 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.336      ;
; -2.298 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.336      ;
; -2.298 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.336      ;
; -2.298 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.336      ;
; -2.298 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.336      ;
; -2.206 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.244      ;
; -2.206 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.244      ;
; -2.206 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.244      ;
; -2.206 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.244      ;
; -2.206 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.244      ;
; -2.206 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.244      ;
; -2.206 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.244      ;
; -2.206 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.244      ;
; -2.206 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.244      ;
; -2.206 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.244      ;
; -2.206 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.244      ;
; -2.133 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.171      ;
; -2.133 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.171      ;
; -2.133 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.171      ;
; -2.133 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.171      ;
; -2.133 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.171      ;
; -2.133 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.171      ;
; -2.133 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.171      ;
; -2.133 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.171      ;
; -2.133 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.171      ;
; -2.133 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.171      ;
; -2.133 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.171      ;
; -2.128 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; uart_rx_fsm:b2v_inst9|count[0]                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.166      ;
; -2.128 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; uart_rx_fsm:b2v_inst9|count[1]                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.166      ;
; -2.128 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; uart_rx_fsm:b2v_inst9|count[2]                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.166      ;
; -2.105 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.143      ;
; -2.105 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.143      ;
; -2.105 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.143      ;
; -2.105 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.143      ;
; -2.105 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.143      ;
; -2.105 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.143      ;
; -2.105 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.143      ;
; -2.105 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.143      ;
; -2.105 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.143      ;
; -2.105 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.143      ;
; -2.105 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.143      ;
; -2.073 ; baud_tick_generator:b2v_inst2|tick             ; uart_rx_fsm:b2v_inst9|count[3]                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.111      ;
; -2.055 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.093      ;
; -2.055 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.093      ;
; -2.055 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.093      ;
; -2.055 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.093      ;
; -2.055 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.093      ;
; -2.055 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.093      ;
; -2.055 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.093      ;
; -2.055 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.093      ;
; -2.055 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.093      ;
; -2.055 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.093      ;
; -2.055 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.093      ;
; -2.054 ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.092      ;
; -2.054 ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.092      ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                   ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; uart_rx_fsm:b2v_inst9|state.start_bit          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart_rx_fsm:b2v_inst9|count[3]                 ; uart_rx_fsm:b2v_inst9|count[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart_rx_fsm:b2v_inst9|state.data_bits          ; uart_rx_fsm:b2v_inst9|state.data_bits          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart_rx_fsm:b2v_inst9|count[0]                 ; uart_rx_fsm:b2v_inst9|count[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart_rx_fsm:b2v_inst9|state.stop_bit           ; uart_rx_fsm:b2v_inst9|state.stop_bit           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.620 ; buffer_registers:b2v_inst3|reg[8]              ; buffer_registers:b2v_inst3|buf[7]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.906      ;
; 0.626 ; buffer_registers:b2v_inst3|reg[5]              ; buffer_registers:b2v_inst3|buf[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.912      ;
; 0.631 ; buffer_registers:b2v_inst3|reg[4]              ; buffer_registers:b2v_inst3|buf[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.917      ;
; 0.634 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.920      ;
; 0.772 ; buffer_registers:b2v_inst3|reg[2]              ; buffer_registers:b2v_inst3|buf[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.058      ;
; 0.774 ; buffer_registers:b2v_inst3|reg[2]              ; buffer_registers:b2v_inst3|reg[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.060      ;
; 0.776 ; buffer_registers:b2v_inst3|reg[1]              ; buffer_registers:b2v_inst3|buf[0]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.062      ;
; 0.780 ; buffer_registers:b2v_inst3|reg[3]              ; buffer_registers:b2v_inst3|reg[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.066      ;
; 0.780 ; buffer_registers:b2v_inst3|reg[3]              ; buffer_registers:b2v_inst3|buf[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.066      ;
; 0.798 ; uart_rx_fsm:b2v_inst9|count[2]                 ; uart_rx_fsm:b2v_inst9|count[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.084      ;
; 0.802 ; uart_rx_fsm:b2v_inst9|count[1]                 ; uart_rx_fsm:b2v_inst9|count[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.088      ;
; 0.835 ; uart_rx_fsm:b2v_inst9|state.stop_bit           ; uart_rx_fsm:b2v_inst9|state.check_save         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.121      ;
; 0.875 ; sync_n_edgeDetector:b2v_inst|shiftreg[2]       ; sync_n_edgeDetector:b2v_inst|shiftreg[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.161      ;
; 0.887 ; sync_n_edgeDetector:b2v_inst|shiftreg[1]       ; sync_n_edgeDetector:b2v_inst|shiftreg[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.173      ;
; 0.930 ; uart_rx_fsm:b2v_inst9|state.check_save         ; uart_rx_fsm:b2v_inst9|count[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.216      ;
; 0.931 ; uart_rx_fsm:b2v_inst9|state.check_save         ; uart_rx_fsm:b2v_inst9|count[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.217      ;
; 0.937 ; uart_rx_fsm:b2v_inst9|state.check_save         ; uart_rx_fsm:b2v_inst9|state.start_bit          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.223      ;
; 0.969 ; buffer_registers:b2v_inst3|reg[8]              ; buffer_registers:b2v_inst3|reg[7]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.975 ; buffer_registers:b2v_inst3|reg[9]              ; buffer_registers:b2v_inst3|reg[8]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.261      ;
; 0.977 ; buffer_registers:b2v_inst3|reg[4]              ; buffer_registers:b2v_inst3|reg[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.979 ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.265      ;
; 0.980 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.983 ; buffer_registers:b2v_inst3|reg[7]              ; buffer_registers:b2v_inst3|reg[6]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.269      ;
; 0.984 ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.270      ;
; 1.016 ; buffer_registers:b2v_inst3|reg[5]              ; buffer_registers:b2v_inst3|reg[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.018 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; buffer_registers:b2v_inst3|reg[6]              ; buffer_registers:b2v_inst3|reg[5]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.305      ;
; 1.023 ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.309      ;
; 1.218 ; uart_rx_fsm:b2v_inst9|state.check_save         ; uart_rx_fsm:b2v_inst9|state.stop_bit           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.504      ;
; 1.221 ; buffer_registers:b2v_inst3|reg[7]              ; buffer_registers:b2v_inst3|buf[6]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.509      ;
; 1.239 ; buffer_registers:b2v_inst3|reg[6]              ; buffer_registers:b2v_inst3|buf[5]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.527      ;
; 1.247 ; uart_rx_fsm:b2v_inst9|count[3]                 ; uart_rx_fsm:b2v_inst9|state.data_bits          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.533      ;
; 1.264 ; uart_rx_fsm:b2v_inst9|state.data_bits          ; uart_rx_fsm:b2v_inst9|count[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.550      ;
; 1.270 ; uart_rx_fsm:b2v_inst9|state.data_bits          ; uart_rx_fsm:b2v_inst9|count[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.556      ;
; 1.274 ; uart_rx_fsm:b2v_inst9|state.data_bits          ; uart_rx_fsm:b2v_inst9|count[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.560      ;
; 1.276 ; uart_rx_fsm:b2v_inst9|state.data_bits          ; uart_rx_fsm:b2v_inst9|count[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.562      ;
; 1.292 ; uart_rx_fsm:b2v_inst9|state.idle               ; uart_rx_fsm:b2v_inst9|state.idle               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.578      ;
; 1.293 ; uart_rx_fsm:b2v_inst9|count[3]                 ; uart_rx_fsm:b2v_inst9|state.stop_bit           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.579      ;
; 1.295 ; uart_rx_fsm:b2v_inst9|count[0]                 ; uart_rx_fsm:b2v_inst9|count[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.581      ;
; 1.314 ; uart_rx_fsm:b2v_inst9|count[0]                 ; uart_rx_fsm:b2v_inst9|count[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.600      ;
; 1.329 ; baud_tick_generator:b2v_inst2|tick             ; uart_rx_fsm:b2v_inst9|state.check_save         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.615      ;
; 1.345 ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; baud_tick_generator:b2v_inst2|tick             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.632      ;
; 1.405 ; uart_rx_fsm:b2v_inst9|state.check_save         ; uart_rx_fsm:b2v_inst9|state.idle               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.691      ;
; 1.411 ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.697      ;
; 1.412 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.698      ;
; 1.413 ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.699      ;
; 1.416 ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.702      ;
; 1.426 ; uart_rx_fsm:b2v_inst9|count[1]                 ; uart_rx_fsm:b2v_inst9|count[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.712      ;
; 1.451 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.737      ;
; 1.452 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.738      ;
; 1.452 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.738      ;
; 1.453 ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.739      ;
; 1.456 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.742      ;
; 1.458 ; uart_rx_fsm:b2v_inst9|count[2]                 ; uart_rx_fsm:b2v_inst9|count[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.744      ;
; 1.474 ; sync_n_edgeDetector:b2v_inst|shiftreg[0]       ; uart_rx_fsm:b2v_inst9|state.idle               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.760      ;
; 1.491 ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.777      ;
; 1.492 ; baud_tick_generator:b2v_inst2|tick             ; uart_rx_fsm:b2v_inst9|state.start_bit          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.778      ;
; 1.492 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.778      ;
; 1.496 ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.782      ;
; 1.504 ; uart_rx_fsm:b2v_inst9|state.idle               ; uart_rx_fsm:b2v_inst9|state.start_bit          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.790      ;
; 1.513 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.799      ;
; 1.524 ; uart_rx_fsm:b2v_inst9|state.check_save         ; uart_rx_fsm:b2v_inst9|count[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.810      ;
; 1.531 ; uart_rx_fsm:b2v_inst9|count[0]                 ; uart_rx_fsm:b2v_inst9|state.data_bits          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.817      ;
; 1.531 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.817      ;
; 1.532 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.818      ;
; 1.533 ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.819      ;
; 1.536 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.822      ;
; 1.568 ; uart_rx_fsm:b2v_inst9|state.check_save         ; buffer_registers:b2v_inst3|reg[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.008     ; 1.846      ;
; 1.568 ; uart_rx_fsm:b2v_inst9|state.check_save         ; buffer_registers:b2v_inst3|reg[8]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.008     ; 1.846      ;
; 1.569 ; uart_rx_fsm:b2v_inst9|state.check_save         ; buffer_registers:b2v_inst3|reg[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.008     ; 1.847      ;
; 1.570 ; uart_rx_fsm:b2v_inst9|state.check_save         ; buffer_registers:b2v_inst3|reg[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.008     ; 1.848      ;
; 1.570 ; uart_rx_fsm:b2v_inst9|state.check_save         ; buffer_registers:b2v_inst3|reg[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.008     ; 1.848      ;
; 1.571 ; uart_rx_fsm:b2v_inst9|state.check_save         ; buffer_registers:b2v_inst3|reg[9]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.008     ; 1.849      ;
; 1.571 ; uart_rx_fsm:b2v_inst9|state.check_save         ; buffer_registers:b2v_inst3|reg[7]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.008     ; 1.849      ;
; 1.571 ; uart_rx_fsm:b2v_inst9|state.check_save         ; buffer_registers:b2v_inst3|reg[5]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.008     ; 1.849      ;
; 1.571 ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.857      ;
; 1.572 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.858      ;
; 1.573 ; uart_rx_fsm:b2v_inst9|state.check_save         ; buffer_registers:b2v_inst3|reg[6]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.008     ; 1.851      ;
; 1.593 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.879      ;
; 1.603 ; sync_n_edgeDetector:b2v_inst|shiftreg[1]       ; buffer_registers:b2v_inst3|reg[9]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.008     ; 1.881      ;
; 1.611 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.897      ;
; 1.612 ; uart_rx_fsm:b2v_inst9|state.check_save         ; baud_tick_generator:b2v_inst2|tick             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.898      ;
; 1.612 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.898      ;
; 1.616 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.902      ;
; 1.626 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.912      ;
; 1.643 ; uart_rx_fsm:b2v_inst9|count[1]                 ; uart_rx_fsm:b2v_inst9|state.data_bits          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.929      ;
; 1.648 ; sync_n_edgeDetector:b2v_inst|shiftreg[0]       ; uart_rx_fsm:b2v_inst9|state.start_bit          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.934      ;
; 1.651 ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.937      ;
; 1.652 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.938      ;
; 1.673 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.959      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|tick             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|tick             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[0]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[0]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[1]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[1]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[2]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[2]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[3]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[3]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[4]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[4]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[5]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[5]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[6]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[6]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[7]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[7]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[1]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[1]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[2]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[2]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[3]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[3]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[4]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[4]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[5]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[5]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[6]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[6]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[7]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[7]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[8]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[8]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[9]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[9]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sync_n_edgeDetector:b2v_inst|shiftreg[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sync_n_edgeDetector:b2v_inst|shiftreg[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sync_n_edgeDetector:b2v_inst|shiftreg[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sync_n_edgeDetector:b2v_inst|shiftreg[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sync_n_edgeDetector:b2v_inst|shiftreg[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sync_n_edgeDetector:b2v_inst|shiftreg[2]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|count[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|count[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|count[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|count[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|count[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|count[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|count[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|count[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|state.check_save         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|state.check_save         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|state.data_bits          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|state.data_bits          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|state.idle               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|state.idle               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|state.start_bit          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|state.start_bit          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|state.stop_bit           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|state.stop_bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[10]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[10]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[4]|clk                  ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_1[*]  ; CLOCK_50   ; 4.754 ; 4.754 ; Rise       ; CLOCK_50        ;
;  GPIO_1[1] ; CLOCK_50   ; 4.754 ; 4.754 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; GPIO_1[*]  ; CLOCK_50   ; -4.506 ; -4.506 ; Rise       ; CLOCK_50        ;
;  GPIO_1[1] ; CLOCK_50   ; -4.506 ; -4.506 ; Rise       ; CLOCK_50        ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 9.696  ; 9.696  ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 9.535  ; 9.535  ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 9.667  ; 9.667  ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 9.352  ; 9.352  ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 9.347  ; 9.347  ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 9.696  ; 9.696  ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 9.674  ; 9.674  ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 9.589  ; 9.589  ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 10.015 ; 10.015 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 10.000 ; 10.000 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 9.632  ; 9.632  ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 9.630  ; 9.630  ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 9.640  ; 9.640  ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 9.653  ; 9.653  ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 10.015 ; 10.015 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 9.885  ; 9.885  ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 9.124  ; 9.124  ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 9.124  ; 9.124  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 9.132 ; 9.132 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 9.325 ; 9.325 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 9.443 ; 9.443 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 9.132 ; 9.132 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 9.134 ; 9.134 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 9.481 ; 9.481 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 9.480 ; 9.480 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 9.362 ; 9.362 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 9.180 ; 9.180 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 9.551 ; 9.551 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 9.181 ; 9.181 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 9.180 ; 9.180 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 9.190 ; 9.190 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 9.203 ; 9.203 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 9.565 ; 9.565 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 9.433 ; 9.433 ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 9.124 ; 9.124 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 9.124 ; 9.124 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -0.338 ; -6.582        ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -42.380            ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                   ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.338 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.370      ;
; -0.338 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.370      ;
; -0.338 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.370      ;
; -0.338 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.370      ;
; -0.338 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.370      ;
; -0.338 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.370      ;
; -0.338 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.370      ;
; -0.338 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.370      ;
; -0.338 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.370      ;
; -0.338 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.370      ;
; -0.338 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.370      ;
; -0.323 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.355      ;
; -0.323 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.355      ;
; -0.323 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.355      ;
; -0.323 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.355      ;
; -0.323 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.355      ;
; -0.323 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.355      ;
; -0.323 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.355      ;
; -0.323 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.355      ;
; -0.323 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.355      ;
; -0.323 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.355      ;
; -0.323 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.355      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.345      ;
; -0.312 ; baud_tick_generator:b2v_inst2|tick             ; uart_rx_fsm:b2v_inst9|count[0]                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.345      ;
; -0.312 ; baud_tick_generator:b2v_inst2|tick             ; uart_rx_fsm:b2v_inst9|count[1]                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.345      ;
; -0.312 ; baud_tick_generator:b2v_inst2|tick             ; uart_rx_fsm:b2v_inst9|count[2]                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.345      ;
; -0.302 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.334      ;
; -0.302 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.334      ;
; -0.302 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.334      ;
; -0.302 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.334      ;
; -0.302 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.334      ;
; -0.302 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.334      ;
; -0.302 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.334      ;
; -0.302 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.334      ;
; -0.302 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.334      ;
; -0.302 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.334      ;
; -0.302 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.334      ;
; -0.297 ; uart_rx_fsm:b2v_inst9|state.data_bits          ; uart_rx_fsm:b2v_inst9|count[0]                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.330      ;
; -0.297 ; uart_rx_fsm:b2v_inst9|state.data_bits          ; uart_rx_fsm:b2v_inst9|count[1]                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.330      ;
; -0.297 ; uart_rx_fsm:b2v_inst9|state.data_bits          ; uart_rx_fsm:b2v_inst9|count[2]                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.330      ;
; -0.271 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.303      ;
; -0.250 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.282      ;
; -0.237 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.269      ;
; -0.237 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.269      ;
; -0.237 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.269      ;
; -0.237 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.269      ;
; -0.237 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.269      ;
; -0.237 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.269      ;
; -0.237 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.269      ;
; -0.237 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.269      ;
; -0.237 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.269      ;
; -0.237 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.269      ;
; -0.237 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.269      ;
; -0.232 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; uart_rx_fsm:b2v_inst9|count[0]                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.265      ;
; -0.232 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; uart_rx_fsm:b2v_inst9|count[1]                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.265      ;
; -0.232 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; uart_rx_fsm:b2v_inst9|count[2]                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.265      ;
; -0.211 ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.243      ;
; -0.211 ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.243      ;
; -0.211 ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.243      ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                   ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; uart_rx_fsm:b2v_inst9|state.start_bit          ; uart_rx_fsm:b2v_inst9|state.start_bit          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx_fsm:b2v_inst9|count[3]                 ; uart_rx_fsm:b2v_inst9|count[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx_fsm:b2v_inst9|state.data_bits          ; uart_rx_fsm:b2v_inst9|state.data_bits          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx_fsm:b2v_inst9|count[0]                 ; uart_rx_fsm:b2v_inst9|count[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx_fsm:b2v_inst9|state.stop_bit           ; uart_rx_fsm:b2v_inst9|state.stop_bit           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.261 ; buffer_registers:b2v_inst3|reg[8]              ; buffer_registers:b2v_inst3|buf[7]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.413      ;
; 0.265 ; buffer_registers:b2v_inst3|reg[5]              ; buffer_registers:b2v_inst3|buf[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.417      ;
; 0.268 ; buffer_registers:b2v_inst3|reg[4]              ; buffer_registers:b2v_inst3|buf[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.420      ;
; 0.291 ; buffer_registers:b2v_inst3|reg[2]              ; buffer_registers:b2v_inst3|buf[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.443      ;
; 0.296 ; buffer_registers:b2v_inst3|reg[1]              ; buffer_registers:b2v_inst3|buf[0]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.448      ;
; 0.298 ; buffer_registers:b2v_inst3|reg[3]              ; buffer_registers:b2v_inst3|buf[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.450      ;
; 0.321 ; buffer_registers:b2v_inst3|reg[2]              ; buffer_registers:b2v_inst3|reg[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.473      ;
; 0.326 ; buffer_registers:b2v_inst3|reg[3]              ; buffer_registers:b2v_inst3|reg[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.478      ;
; 0.334 ; uart_rx_fsm:b2v_inst9|state.stop_bit           ; uart_rx_fsm:b2v_inst9|state.check_save         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.485      ;
; 0.336 ; sync_n_edgeDetector:b2v_inst|shiftreg[2]       ; sync_n_edgeDetector:b2v_inst|shiftreg[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.487      ;
; 0.336 ; sync_n_edgeDetector:b2v_inst|shiftreg[1]       ; sync_n_edgeDetector:b2v_inst|shiftreg[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.489      ;
; 0.344 ; uart_rx_fsm:b2v_inst9|count[1]                 ; uart_rx_fsm:b2v_inst9|count[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.496      ;
; 0.344 ; uart_rx_fsm:b2v_inst9|count[2]                 ; uart_rx_fsm:b2v_inst9|count[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.496      ;
; 0.360 ; uart_rx_fsm:b2v_inst9|state.check_save         ; uart_rx_fsm:b2v_inst9|count[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.513      ;
; 0.361 ; uart_rx_fsm:b2v_inst9|state.check_save         ; uart_rx_fsm:b2v_inst9|count[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.514      ;
; 0.363 ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; buffer_registers:b2v_inst3|reg[8]              ; buffer_registers:b2v_inst3|reg[7]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; buffer_registers:b2v_inst3|reg[9]              ; buffer_registers:b2v_inst3|reg[8]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; buffer_registers:b2v_inst3|reg[4]              ; buffer_registers:b2v_inst3|reg[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; buffer_registers:b2v_inst3|reg[7]              ; buffer_registers:b2v_inst3|reg[6]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.375 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; uart_rx_fsm:b2v_inst9|state.check_save         ; uart_rx_fsm:b2v_inst9|state.start_bit          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; buffer_registers:b2v_inst3|reg[6]              ; buffer_registers:b2v_inst3|reg[5]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; buffer_registers:b2v_inst3|reg[5]              ; buffer_registers:b2v_inst3|reg[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.455 ; uart_rx_fsm:b2v_inst9|count[3]                 ; uart_rx_fsm:b2v_inst9|state.data_bits          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.606      ;
; 0.480 ; uart_rx_fsm:b2v_inst9|state.data_bits          ; uart_rx_fsm:b2v_inst9|count[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.633      ;
; 0.480 ; uart_rx_fsm:b2v_inst9|state.data_bits          ; uart_rx_fsm:b2v_inst9|count[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.633      ;
; 0.480 ; uart_rx_fsm:b2v_inst9|state.check_save         ; uart_rx_fsm:b2v_inst9|state.stop_bit           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.633      ;
; 0.480 ; uart_rx_fsm:b2v_inst9|state.data_bits          ; uart_rx_fsm:b2v_inst9|count[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.633      ;
; 0.483 ; uart_rx_fsm:b2v_inst9|count[3]                 ; uart_rx_fsm:b2v_inst9|state.stop_bit           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.635      ;
; 0.484 ; uart_rx_fsm:b2v_inst9|state.data_bits          ; uart_rx_fsm:b2v_inst9|count[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.637      ;
; 0.486 ; uart_rx_fsm:b2v_inst9|state.idle               ; uart_rx_fsm:b2v_inst9|state.idle               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.638      ;
; 0.487 ; uart_rx_fsm:b2v_inst9|count[0]                 ; uart_rx_fsm:b2v_inst9|count[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.639      ;
; 0.496 ; buffer_registers:b2v_inst3|reg[7]              ; buffer_registers:b2v_inst3|buf[6]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.650      ;
; 0.497 ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; baud_tick_generator:b2v_inst2|tick             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; uart_rx_fsm:b2v_inst9|count[0]                 ; uart_rx_fsm:b2v_inst9|count[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.501 ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.506 ; buffer_registers:b2v_inst3|reg[6]              ; buffer_registers:b2v_inst3|buf[5]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.660      ;
; 0.515 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.530 ; baud_tick_generator:b2v_inst2|tick             ; uart_rx_fsm:b2v_inst9|state.check_save         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; uart_rx_fsm:b2v_inst9|state.check_save         ; uart_rx_fsm:b2v_inst9|state.idle               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.684      ;
; 0.536 ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.690      ;
; 0.541 ; sync_n_edgeDetector:b2v_inst|shiftreg[0]       ; uart_rx_fsm:b2v_inst9|state.idle               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.693      ;
; 0.550 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; uart_rx_fsm:b2v_inst9|count[1]                 ; uart_rx_fsm:b2v_inst9|count[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.706      ;
; 0.557 ; uart_rx_fsm:b2v_inst9|state.check_save         ; uart_rx_fsm:b2v_inst9|count[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.710      ;
; 0.558 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.710      ;
; 0.564 ; uart_rx_fsm:b2v_inst9|state.idle               ; uart_rx_fsm:b2v_inst9|state.start_bit          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.715      ;
; 0.571 ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.724      ;
; 0.573 ; uart_rx_fsm:b2v_inst9|count[2]                 ; uart_rx_fsm:b2v_inst9|count[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.725      ;
; 0.574 ; baud_tick_generator:b2v_inst2|tick             ; uart_rx_fsm:b2v_inst9|state.start_bit          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; uart_rx_fsm:b2v_inst9|count[0]                 ; uart_rx_fsm:b2v_inst9|state.data_bits          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.726      ;
; 0.585 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.586 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.738      ;
; 0.589 ; uart_rx_fsm:b2v_inst9|state.check_save         ; baud_tick_generator:b2v_inst2|tick             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.741      ;
; 0.593 ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.745      ;
; 0.606 ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.758      ;
; 0.607 ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.759      ;
; 0.610 ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.762      ;
; 0.614 ; sync_n_edgeDetector:b2v_inst|shiftreg[0]       ; uart_rx_fsm:b2v_inst9|state.start_bit          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.765      ;
; 0.615 ; uart_rx_fsm:b2v_inst9|state.idle               ; uart_rx_fsm:b2v_inst9|state.stop_bit           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.767      ;
; 0.617 ; uart_rx_fsm:b2v_inst9|count[0]                 ; uart_rx_fsm:b2v_inst9|count[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.769      ;
; 0.618 ; uart_rx_fsm:b2v_inst9|state.idle               ; baud_tick_generator:b2v_inst2|tick             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.769      ;
; 0.620 ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.772      ;
; 0.621 ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.773      ;
; 0.622 ; uart_rx_fsm:b2v_inst9|state.check_save         ; buffer_registers:b2v_inst3|reg[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 0.767      ;
; 0.623 ; uart_rx_fsm:b2v_inst9|state.check_save         ; buffer_registers:b2v_inst3|reg[8]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 0.768      ;
; 0.623 ; uart_rx_fsm:b2v_inst9|state.check_save         ; buffer_registers:b2v_inst3|reg[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 0.768      ;
; 0.624 ; uart_rx_fsm:b2v_inst9|state.check_save         ; buffer_registers:b2v_inst3|reg[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 0.769      ;
; 0.625 ; uart_rx_fsm:b2v_inst9|state.check_save         ; buffer_registers:b2v_inst3|reg[9]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 0.770      ;
; 0.625 ; uart_rx_fsm:b2v_inst9|state.check_save         ; buffer_registers:b2v_inst3|reg[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 0.770      ;
; 0.625 ; uart_rx_fsm:b2v_inst9|state.check_save         ; buffer_registers:b2v_inst3|reg[7]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 0.770      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|clks_por_bit[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|tick             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_tick_generator:b2v_inst2|tick             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|buf[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[9]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; buffer_registers:b2v_inst3|reg[9]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sync_n_edgeDetector:b2v_inst|shiftreg[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sync_n_edgeDetector:b2v_inst|shiftreg[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sync_n_edgeDetector:b2v_inst|shiftreg[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sync_n_edgeDetector:b2v_inst|shiftreg[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sync_n_edgeDetector:b2v_inst|shiftreg[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sync_n_edgeDetector:b2v_inst|shiftreg[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|count[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|count[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|count[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|count[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|count[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|count[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|count[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|count[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|state.check_save         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|state.check_save         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|state.data_bits          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|state.data_bits          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|state.idle               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|state.idle               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|state.start_bit          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|state.start_bit          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|state.stop_bit           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart_rx_fsm:b2v_inst9|state.stop_bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[10]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[10]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; b2v_inst2|clks_por_bit[4]|clk                  ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_1[*]  ; CLOCK_50   ; 2.174 ; 2.174 ; Rise       ; CLOCK_50        ;
;  GPIO_1[1] ; CLOCK_50   ; 2.174 ; 2.174 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; GPIO_1[*]  ; CLOCK_50   ; -2.054 ; -2.054 ; Rise       ; CLOCK_50        ;
;  GPIO_1[1] ; CLOCK_50   ; -2.054 ; -2.054 ; Rise       ; CLOCK_50        ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 4.817 ; 4.817 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 4.717 ; 4.717 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 4.795 ; 4.795 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 4.684 ; 4.684 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 4.676 ; 4.676 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 4.811 ; 4.811 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 4.817 ; 4.817 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 4.767 ; 4.767 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 4.952 ; 4.952 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 4.939 ; 4.939 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 4.780 ; 4.780 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 4.779 ; 4.779 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 4.790 ; 4.790 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 4.801 ; 4.801 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 4.952 ; 4.952 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 4.887 ; 4.887 ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 4.563 ; 4.563 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 4.563 ; 4.563 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 4.584 ; 4.584 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 4.630 ; 4.630 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 4.698 ; 4.698 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 4.584 ; 4.584 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 4.587 ; 4.587 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 4.721 ; 4.721 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 4.718 ; 4.718 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 4.667 ; 4.667 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 4.601 ; 4.601 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 4.761 ; 4.761 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 4.602 ; 4.602 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 4.601 ; 4.601 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 4.611 ; 4.611 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 4.623 ; 4.623 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 4.771 ; 4.771 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 4.709 ; 4.709 ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 4.563 ; 4.563 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 4.563 ; 4.563 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.368  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50        ; -2.368  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -69.555 ; 0.0   ; 0.0      ; 0.0     ; -51.733             ;
;  CLOCK_50        ; -69.555 ; 0.000 ; N/A      ; N/A     ; -51.733             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_1[*]  ; CLOCK_50   ; 4.754 ; 4.754 ; Rise       ; CLOCK_50        ;
;  GPIO_1[1] ; CLOCK_50   ; 4.754 ; 4.754 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; GPIO_1[*]  ; CLOCK_50   ; -2.054 ; -2.054 ; Rise       ; CLOCK_50        ;
;  GPIO_1[1] ; CLOCK_50   ; -2.054 ; -2.054 ; Rise       ; CLOCK_50        ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 9.696  ; 9.696  ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 9.535  ; 9.535  ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 9.667  ; 9.667  ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 9.352  ; 9.352  ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 9.347  ; 9.347  ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 9.696  ; 9.696  ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 9.674  ; 9.674  ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 9.589  ; 9.589  ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 10.015 ; 10.015 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 10.000 ; 10.000 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 9.632  ; 9.632  ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 9.630  ; 9.630  ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 9.640  ; 9.640  ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 9.653  ; 9.653  ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 10.015 ; 10.015 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 9.885  ; 9.885  ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 9.124  ; 9.124  ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 9.124  ; 9.124  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 4.584 ; 4.584 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 4.630 ; 4.630 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 4.698 ; 4.698 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 4.584 ; 4.584 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 4.587 ; 4.587 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 4.721 ; 4.721 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 4.718 ; 4.718 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 4.667 ; 4.667 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 4.601 ; 4.601 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 4.761 ; 4.761 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 4.602 ; 4.602 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 4.601 ; 4.601 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 4.611 ; 4.611 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 4.623 ; 4.623 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 4.771 ; 4.771 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 4.709 ; 4.709 ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 4.563 ; 4.563 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 4.563 ; 4.563 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 481      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 481      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 42    ; 42   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 57    ; 57   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Mar 23 09:08:27 2018
Info: Command: quartus_sta Uart_RX -c uart_rx_top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_rx_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.368
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.368       -69.555 CLOCK_50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -51.733 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.338
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.338        -6.582 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -42.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 461 megabytes
    Info: Processing ended: Fri Mar 23 09:08:28 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


