---
layout: post
title: "第10章 STM32系统时钟"
category: STM32
---
<center><font face = "楷体" size = 6 color = orange>第10章 STM32系统时钟</font></center>

### 一、时钟树
#### 什么是时钟，对单片机有什么作用
时钟是由电路产生的具有周期性的脉冲信号，相当于单片机的心脏，要想使用单片机的外设必须开启相应的时钟，驱动外设的本质是操作寄存器，所以要想操作寄存器必须开启对应外设的时钟。

#### 为什么要有时钟树
STM32时钟系统主要的目的就是给相对独立的外设模块提供时钟，主要也是为了降低整个芯片的功耗，所有外设时钟默认都是关闭状态，(disable)当我们使用某个外设就要开启这个外设的时钟(enable)，不同外设需要的时钟频率不同，没必要所有外设都用高速时钟造成浪费，而且有些外设也接受不了这么高的频率，这也是为什么STM32有四个时钟源的原因，就是兼容不同速度的外设，STM32的四个时钟源分别为：**HSE、LSE、HSI、LSI**

[![pAWIgm9.png](https://s21.ax1x.com/2024/11/21/pAWIgm9.png)](https://imgse.com/i/pAWIgm9)

1. HSE、HSI、PLL属于高速时钟，LSE、LSI属于低速时钟
2. 按照来源可以分为外部时钟源和内部时钟源，外部时钟源就是在STM32晶振引脚处接入外部的晶振来获取时钟源，如：HSE、LSE，其余为内部时钟源

#### HSI时钟
1. **HSI：** High Speed Internal Clock signal，高速的内部时钟，为RC振荡器，频率可以达到8M，可作为系统时钟或者PLL锁相环的输入。
2. **来源：** 芯片内部，大小为8M，当HSE故障时，系统时钟 会自动切换到HSI，直到HSE启动成功。
3. **作用：** 可直接作为系统时钟或在2分频后作为PLL输入。HSI RC振荡器能够在不需要任何外部器件的条件下提供系统时钟。它的启动时间比HSE晶体振荡器短。然而，即使在校准之后它的时钟频率精度仍较差

[![pAWIolD.png](https://s21.ax1x.com/2024/11/21/pAWIolD.png)](https://imgse.com/i/pAWIolD)

#### HSE时钟
1. **HSE：** High Speed External Clock signal，即高速的外部时钟，有两个引脚，可以接入外部高速晶振（4M-16M），为了方便计算，一般使用8M。
2. **来源：** 无源晶振（4-16M），通常使用8M。
3. **作用：** 可不分频或2分频(频率/2)作为PLL锁相环的输入，还可直接不分频作为系统时钟，128分频作为外设RTC时钟的输入

[![pAWIyy4.png](https://s21.ax1x.com/2024/11/21/pAWIyy4.png)](https://imgse.com/i/pAWIyy4)

#### LSI时钟
1. **LSI:**  low Speed Internal Clock signal，低速的内部时钟。
2. **来源：** 内部芯片，LSI RC担当一个低功耗时钟源的角色，它可以在停机和待机模式下保持运行，LSI时钟频率大约40kHz(在30kHz和60kHz之间)。
3. **作用：** 为独立看门狗和自动唤醒单元(RTC)提供时钟
4. 独立看门狗只能依靠LSI这个内部低速时钟作为它的时钟源

[![pAWIXkt.png](https://s21.ax1x.com/2024/11/21/pAWIXkt.png)](https://imgse.com/i/pAWIXkt)

#### LSE时钟
1. **LSE:**  low Speed External Clock signal，低速的外部时钟。
2. **来源：** 芯片内部，LSE晶体是一个32.768kHz的低速外部晶体或陶瓷谐振器。它为实时时钟或者其他定时功能提供一个低功耗且精确的时钟源。
3. **作用：** 直接作为RTC是时钟来源

[![pAWoDAI.png](https://s21.ax1x.com/2024/11/21/pAWoDAI.png)](https://imgse.com/i/pAWoDAI)

#### 锁相环时钟PLLCLK
1. **锁相环时钟：** PLLCLK
2. **来源：** 选择HIS振荡器除2或HSE振荡器为PLL的输入时钟，和选择倍频因子，必须在其被激活前完成。一旦PLL被激活，这些参数就不能被改动。
3. **作用：** 内部PLL可以用来倍频HSI RC的输出时钟或HSE晶体输出时钟(倍频数2~16倍)，而经过倍频变成PLLCLK可以作为系统时钟源

注意：PLL时钟源头使用HIS/2的时候，PLLMUL最大只能 是16，这个时候PLLCLK最大只能是64M，小于ST官方推 荐的最大时钟72M。如果需要在应用中使用USB接口，PLL必须被设置为输出48或72MHZ时钟，用于提供48MHz的USBCLK时钟。
 