LIBRARY ieee;
USE ieee.std_logic_1164.all;

-- creazione di multiplexer4to1 a 1 bit a partire da entity.

ENTITY multiplexer4to1_1bit IS

       
		 PORT(u, v, w, x: IN STD_LOGIC;                   -- ingressi del mu4to1.
							selettore: IN STD_LOGIC_VECTOR(1 DOWNTO 0); -- selettore, costituito da 2 bit.
				         f: OUT STD_LOGIC);                 -- uscita del mu4to1.

							
END 	multiplexer4to1_1bit;


-- definizione dell'architettura.

ARCHITECTURE behavior OF multiplexer4to1_1bit IS

-- richiamo il componente multiplexer2to1 della cartella.

            COMPONENT multiplexer2to1
				          PORT ( x, y, s : IN STD_LOGIC	; -- voglio un ingresso x,y a 1 bit
	                   m: OUT STD_LOGIC); -- voglio che l'uscita sia x o y
							 
							 
			   END COMPONENT;

-- definisco il segnale.

    
   SIGNAL output_1, output_0: STD_LOGIC; -- segnale di uscita di ciascun multiplexer2to1.
   
	
	BEGIN
	
	 mu1: multiplexer2to1 port map ( x=> u, y=> v, s=> selettore(0), m=> output_1); 
	 mu2: multiplexer2to1 port map ( x=> w, y=> x, s=> selettore(0), m=> output_0);
	 mu3: multiplexer2to1 port map ( x=> output_1, y=> output_0, s=> selettore(1), m=> f);

 END ARCHITECTURE;
