TimeQuest Timing Analyzer report for parte1
Fri Aug 10 16:12:00 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK_50'
 26. Fast Model Hold: 'CLOCK_50'
 27. Fast Model Minimum Pulse Width: 'CLOCK_50'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; parte1                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 343.17 MHz ; 235.07 MHz      ; CLOCK_50   ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -1.914 ; -15.312       ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 2.645 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.627 ; -89.238            ;
+----------+--------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.914 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a1~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a2~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a3~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg4 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a4~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg5 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a5~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg6 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a6~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg7 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a7~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 2.854      ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                               ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.645 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a1~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a2~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a3~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg4 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a4~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg5 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a5~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg6 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a6~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg7 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a7~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.025     ; 2.854      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram|altsyncram_component|auto_generated|ram_block1a0|clk0                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram|altsyncram_component|auto_generated|ram_block1a0|clk0                                                     ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 5.005  ; 5.005  ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 5.005  ; 5.005  ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 4.237  ; 4.237  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.696  ; 0.696  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.974  ; 0.974  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.822  ; 0.822  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.040  ; 0.040  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.062  ; 0.062  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.219 ; -0.219 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -0.004 ; -0.004 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.732  ; 0.732  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 1.593  ; 1.593  ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 0.871  ; 0.871  ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; 0.342  ; 0.342  ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; 0.292  ; 0.292  ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; 0.363  ; 0.363  ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; 3.988  ; 3.988  ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; 4.097  ; 4.097  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 4.227  ; 4.227  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 4.237  ; 4.237  ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; 4.079  ; 4.079  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -4.736 ; -4.736 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -4.736 ; -4.736 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.488  ; 0.488  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -0.427 ; -0.427 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -0.705 ; -0.705 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -0.553 ; -0.553 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.229  ; 0.229  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.207  ; 0.207  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.488  ; 0.488  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.273  ; 0.273  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.463 ; -0.463 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -1.324 ; -1.324 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; -0.602 ; -0.602 ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; -0.073 ; -0.073 ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; -0.023 ; -0.023 ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; -0.094 ; -0.094 ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; -3.719 ; -3.719 ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; -3.828 ; -3.828 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -3.958 ; -3.958 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.968 ; -3.968 ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; -3.810 ; -3.810 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX2[*]   ; CLOCK_50   ; 13.034 ; 13.034 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 13.034 ; 13.034 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 12.796 ; 12.796 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 12.819 ; 12.819 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 12.825 ; 12.825 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 12.807 ; 12.807 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 12.820 ; 12.820 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 12.832 ; 12.832 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 12.964 ; 12.964 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 12.964 ; 12.964 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 12.931 ; 12.931 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 12.948 ; 12.948 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 12.948 ; 12.948 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 12.953 ; 12.953 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 12.890 ; 12.890 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 12.652 ; 12.652 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX2[*]   ; CLOCK_50   ; 11.624 ; 11.624 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 11.866 ; 11.866 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 11.624 ; 11.624 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 11.660 ; 11.660 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 11.663 ; 11.663 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 11.652 ; 11.652 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 11.680 ; 11.680 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 11.675 ; 11.675 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 11.766 ; 11.766 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 12.067 ; 12.067 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 12.035 ; 12.035 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 12.053 ; 12.053 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 12.051 ; 12.051 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 12.067 ; 12.067 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 12.004 ; 12.004 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 11.766 ; 11.766 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX0[0]     ; 7.840  ; 7.840  ; 7.840  ; 7.840  ;
; SW[0]      ; HEX0[1]     ; 7.815  ; 7.815  ; 7.815  ; 7.815  ;
; SW[0]      ; HEX0[2]     ;        ; 7.769  ; 7.769  ;        ;
; SW[0]      ; HEX0[3]     ; 7.584  ; 7.584  ; 7.584  ; 7.584  ;
; SW[0]      ; HEX0[4]     ; 7.614  ;        ;        ; 7.614  ;
; SW[0]      ; HEX0[5]     ; 7.576  ;        ;        ; 7.576  ;
; SW[0]      ; HEX0[6]     ; 7.562  ; 7.562  ; 7.562  ; 7.562  ;
; SW[1]      ; HEX0[0]     ; 7.624  ; 7.624  ; 7.624  ; 7.624  ;
; SW[1]      ; HEX0[1]     ; 7.600  ; 7.600  ; 7.600  ; 7.600  ;
; SW[1]      ; HEX0[2]     ; 7.579  ;        ;        ; 7.579  ;
; SW[1]      ; HEX0[3]     ; 7.372  ; 7.372  ; 7.372  ; 7.372  ;
; SW[1]      ; HEX0[4]     ;        ; 7.396  ; 7.396  ;        ;
; SW[1]      ; HEX0[5]     ; 7.360  ; 7.360  ; 7.360  ; 7.360  ;
; SW[1]      ; HEX0[6]     ; 7.355  ; 7.355  ; 7.355  ; 7.355  ;
; SW[2]      ; HEX0[0]     ; 7.297  ; 7.297  ; 7.297  ; 7.297  ;
; SW[2]      ; HEX0[1]     ; 7.274  ;        ;        ; 7.274  ;
; SW[2]      ; HEX0[2]     ; 7.253  ; 7.253  ; 7.253  ; 7.253  ;
; SW[2]      ; HEX0[3]     ; 7.045  ; 7.045  ; 7.045  ; 7.045  ;
; SW[2]      ; HEX0[4]     ; 7.071  ; 7.071  ; 7.071  ; 7.071  ;
; SW[2]      ; HEX0[5]     ; 7.033  ; 7.033  ; 7.033  ; 7.033  ;
; SW[2]      ; HEX0[6]     ; 7.025  ; 7.025  ; 7.025  ; 7.025  ;
; SW[3]      ; HEX0[0]     ; 6.623  ; 6.623  ; 6.623  ; 6.623  ;
; SW[3]      ; HEX0[1]     ; 6.599  ; 6.599  ; 6.599  ; 6.599  ;
; SW[3]      ; HEX0[2]     ; 6.578  ; 6.578  ; 6.578  ; 6.578  ;
; SW[3]      ; HEX0[3]     ; 6.370  ; 6.370  ; 6.370  ; 6.370  ;
; SW[3]      ; HEX0[4]     ;        ; 6.397  ; 6.397  ;        ;
; SW[3]      ; HEX0[5]     ; 6.359  ; 6.359  ; 6.359  ; 6.359  ;
; SW[3]      ; HEX0[6]     ; 6.347  ; 6.347  ; 6.347  ; 6.347  ;
; SW[4]      ; HEX1[0]     ; 6.680  ; 6.680  ; 6.680  ; 6.680  ;
; SW[4]      ; HEX1[1]     ; 6.783  ; 6.783  ; 6.783  ; 6.783  ;
; SW[4]      ; HEX1[2]     ;        ; 6.381  ; 6.381  ;        ;
; SW[4]      ; HEX1[3]     ; 6.337  ; 6.337  ; 6.337  ; 6.337  ;
; SW[4]      ; HEX1[4]     ; 6.401  ;        ;        ; 6.401  ;
; SW[4]      ; HEX1[5]     ; 6.626  ;        ;        ; 6.626  ;
; SW[4]      ; HEX1[6]     ; 6.646  ; 6.646  ; 6.646  ; 6.646  ;
; SW[5]      ; HEX1[0]     ; 6.862  ; 6.862  ; 6.862  ; 6.862  ;
; SW[5]      ; HEX1[1]     ; 6.994  ; 6.994  ; 6.994  ; 6.994  ;
; SW[5]      ; HEX1[2]     ; 6.593  ;        ;        ; 6.593  ;
; SW[5]      ; HEX1[3]     ; 6.552  ; 6.552  ; 6.552  ; 6.552  ;
; SW[5]      ; HEX1[4]     ;        ; 6.584  ; 6.584  ;        ;
; SW[5]      ; HEX1[5]     ; 6.834  ; 6.834  ; 6.834  ; 6.834  ;
; SW[5]      ; HEX1[6]     ; 6.858  ; 6.858  ; 6.858  ; 6.858  ;
; SW[6]      ; HEX1[0]     ; 6.801  ; 6.801  ; 6.801  ; 6.801  ;
; SW[6]      ; HEX1[1]     ; 6.902  ;        ;        ; 6.902  ;
; SW[6]      ; HEX1[2]     ; 6.489  ; 6.489  ; 6.489  ; 6.489  ;
; SW[6]      ; HEX1[3]     ; 6.453  ; 6.453  ; 6.453  ; 6.453  ;
; SW[6]      ; HEX1[4]     ; 6.515  ; 6.515  ; 6.515  ; 6.515  ;
; SW[6]      ; HEX1[5]     ; 6.733  ; 6.733  ; 6.733  ; 6.733  ;
; SW[6]      ; HEX1[6]     ; 6.765  ; 6.765  ; 6.765  ; 6.765  ;
; SW[7]      ; HEX1[0]     ; 7.584  ; 7.584  ; 7.584  ; 7.584  ;
; SW[7]      ; HEX1[1]     ; 7.711  ; 7.711  ; 7.711  ; 7.711  ;
; SW[7]      ; HEX1[2]     ; 7.296  ; 7.296  ; 7.296  ; 7.296  ;
; SW[7]      ; HEX1[3]     ; 7.259  ; 7.259  ; 7.259  ; 7.259  ;
; SW[7]      ; HEX1[4]     ;        ; 7.293  ; 7.293  ;        ;
; SW[7]      ; HEX1[5]     ; 7.516  ; 7.516  ; 7.516  ; 7.516  ;
; SW[7]      ; HEX1[6]     ; 7.573  ; 7.573  ; 7.573  ; 7.573  ;
; SW[8]      ; HEX4[0]     ; 7.292  ; 7.292  ; 7.292  ; 7.292  ;
; SW[8]      ; HEX4[1]     ; 7.412  ; 7.412  ; 7.412  ; 7.412  ;
; SW[8]      ; HEX4[2]     ;        ; 7.390  ; 7.390  ;        ;
; SW[8]      ; HEX4[3]     ; 7.117  ; 7.117  ; 7.117  ; 7.117  ;
; SW[8]      ; HEX4[4]     ; 7.132  ;        ;        ; 7.132  ;
; SW[8]      ; HEX4[5]     ; 7.141  ;        ;        ; 7.141  ;
; SW[8]      ; HEX4[6]     ; 7.287  ; 7.287  ; 7.287  ; 7.287  ;
; SW[9]      ; HEX4[0]     ; 7.034  ; 7.034  ; 7.034  ; 7.034  ;
; SW[9]      ; HEX4[1]     ; 7.160  ; 7.160  ; 7.160  ; 7.160  ;
; SW[9]      ; HEX4[2]     ; 7.162  ;        ;        ; 7.162  ;
; SW[9]      ; HEX4[3]     ; 6.865  ; 6.865  ; 6.865  ; 6.865  ;
; SW[9]      ; HEX4[4]     ;        ; 6.876  ; 6.876  ;        ;
; SW[9]      ; HEX4[5]     ; 6.888  ; 6.888  ; 6.888  ; 6.888  ;
; SW[9]      ; HEX4[6]     ; 7.036  ; 7.036  ; 7.036  ; 7.036  ;
; SW[10]     ; HEX4[0]     ; 5.582  ; 5.582  ; 5.582  ; 5.582  ;
; SW[10]     ; HEX4[1]     ; 5.707  ;        ;        ; 5.707  ;
; SW[10]     ; HEX4[2]     ; 5.707  ; 5.707  ; 5.707  ; 5.707  ;
; SW[10]     ; HEX4[3]     ; 5.411  ; 5.411  ; 5.411  ; 5.411  ;
; SW[10]     ; HEX4[4]     ; 5.420  ; 5.420  ; 5.420  ; 5.420  ;
; SW[10]     ; HEX4[5]     ; 5.431  ; 5.431  ; 5.431  ; 5.431  ;
; SW[10]     ; HEX4[6]     ; 5.584  ; 5.584  ; 5.584  ; 5.584  ;
; SW[11]     ; HEX4[0]     ; 5.689  ; 5.689  ; 5.689  ; 5.689  ;
; SW[11]     ; HEX4[1]     ; 5.815  ; 5.815  ; 5.815  ; 5.815  ;
; SW[11]     ; HEX4[2]     ; 5.821  ; 5.821  ; 5.821  ; 5.821  ;
; SW[11]     ; HEX4[3]     ; 5.495  ; 5.495  ; 5.495  ; 5.495  ;
; SW[11]     ; HEX4[4]     ;        ; 5.529  ; 5.529  ;        ;
; SW[11]     ; HEX4[5]     ; 5.541  ; 5.541  ; 5.541  ; 5.541  ;
; SW[11]     ; HEX4[6]     ; 5.700  ; 5.700  ; 5.700  ; 5.700  ;
; SW[12]     ; HEX5[0]     ; 4.633  ;        ;        ; 4.633  ;
; SW[12]     ; HEX5[3]     ; 4.624  ;        ;        ; 4.624  ;
; SW[12]     ; HEX5[4]     ; 4.604  ;        ;        ; 4.604  ;
; SW[12]     ; HEX5[5]     ; 4.604  ;        ;        ; 4.604  ;
; SW[13]     ; HEX6[0]     ; 9.642  ; 9.642  ; 9.642  ; 9.642  ;
; SW[13]     ; HEX6[1]     ; 9.655  ; 9.655  ; 9.655  ; 9.655  ;
; SW[13]     ; HEX6[2]     ;        ; 9.646  ; 9.646  ;        ;
; SW[13]     ; HEX6[3]     ; 10.187 ; 10.187 ; 10.187 ; 10.187 ;
; SW[13]     ; HEX6[4]     ; 10.191 ;        ;        ; 10.191 ;
; SW[13]     ; HEX6[5]     ; 10.193 ;        ;        ; 10.193 ;
; SW[13]     ; HEX6[6]     ; 10.166 ; 10.166 ; 10.166 ; 10.166 ;
; SW[14]     ; HEX6[0]     ; 9.809  ; 9.809  ; 9.809  ; 9.809  ;
; SW[14]     ; HEX6[1]     ; 9.821  ; 9.821  ; 9.821  ; 9.821  ;
; SW[14]     ; HEX6[2]     ; 9.813  ;        ;        ; 9.813  ;
; SW[14]     ; HEX6[3]     ; 10.351 ; 10.351 ; 10.351 ; 10.351 ;
; SW[14]     ; HEX6[4]     ;        ; 10.356 ; 10.356 ;        ;
; SW[14]     ; HEX6[5]     ; 10.359 ; 10.359 ; 10.359 ; 10.359 ;
; SW[14]     ; HEX6[6]     ; 10.330 ; 10.330 ; 10.330 ; 10.330 ;
; SW[15]     ; HEX6[0]     ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; SW[15]     ; HEX6[1]     ; 9.501  ;        ;        ; 9.501  ;
; SW[15]     ; HEX6[2]     ; 9.489  ; 9.489  ; 9.489  ; 9.489  ;
; SW[15]     ; HEX6[3]     ; 10.035 ; 10.035 ; 10.035 ; 10.035 ;
; SW[15]     ; HEX6[4]     ; 10.038 ; 10.038 ; 10.038 ; 10.038 ;
; SW[15]     ; HEX6[5]     ; 10.040 ; 10.040 ; 10.040 ; 10.040 ;
; SW[15]     ; HEX6[6]     ; 10.012 ; 10.012 ; 10.012 ; 10.012 ;
; SW[16]     ; HEX6[0]     ; 9.790  ; 9.790  ; 9.790  ; 9.790  ;
; SW[16]     ; HEX6[1]     ; 9.806  ; 9.806  ; 9.806  ; 9.806  ;
; SW[16]     ; HEX6[2]     ; 9.760  ; 9.760  ; 9.760  ; 9.760  ;
; SW[16]     ; HEX6[3]     ; 10.341 ; 10.341 ; 10.341 ; 10.341 ;
; SW[16]     ; HEX6[4]     ;        ; 10.340 ; 10.340 ;        ;
; SW[16]     ; HEX6[5]     ; 10.316 ; 10.316 ; 10.316 ; 10.316 ;
; SW[16]     ; HEX6[6]     ; 10.318 ; 10.318 ; 10.318 ; 10.318 ;
; SW[17]     ; HEX7[0]     ; 9.179  ;        ;        ; 9.179  ;
; SW[17]     ; HEX7[3]     ; 9.149  ;        ;        ; 9.149  ;
; SW[17]     ; HEX7[4]     ; 9.149  ;        ;        ; 9.149  ;
; SW[17]     ; HEX7[5]     ; 9.465  ;        ;        ; 9.465  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX0[0]     ; 7.840  ; 7.840  ; 7.840  ; 7.840  ;
; SW[0]      ; HEX0[1]     ; 7.815  ; 7.815  ; 7.815  ; 7.815  ;
; SW[0]      ; HEX0[2]     ;        ; 7.769  ; 7.769  ;        ;
; SW[0]      ; HEX0[3]     ; 7.584  ; 7.584  ; 7.584  ; 7.584  ;
; SW[0]      ; HEX0[4]     ; 7.614  ;        ;        ; 7.614  ;
; SW[0]      ; HEX0[5]     ; 7.576  ;        ;        ; 7.576  ;
; SW[0]      ; HEX0[6]     ; 7.562  ; 7.562  ; 7.562  ; 7.562  ;
; SW[1]      ; HEX0[0]     ; 7.624  ; 7.624  ; 7.624  ; 7.624  ;
; SW[1]      ; HEX0[1]     ; 7.600  ; 7.600  ; 7.600  ; 7.600  ;
; SW[1]      ; HEX0[2]     ; 7.579  ;        ;        ; 7.579  ;
; SW[1]      ; HEX0[3]     ; 7.372  ; 7.372  ; 7.372  ; 7.372  ;
; SW[1]      ; HEX0[4]     ;        ; 7.396  ; 7.396  ;        ;
; SW[1]      ; HEX0[5]     ; 7.360  ; 7.360  ; 7.360  ; 7.360  ;
; SW[1]      ; HEX0[6]     ; 7.355  ; 7.355  ; 7.355  ; 7.355  ;
; SW[2]      ; HEX0[0]     ; 7.297  ; 7.297  ; 7.297  ; 7.297  ;
; SW[2]      ; HEX0[1]     ; 7.274  ;        ;        ; 7.274  ;
; SW[2]      ; HEX0[2]     ; 7.253  ; 7.253  ; 7.253  ; 7.253  ;
; SW[2]      ; HEX0[3]     ; 7.045  ; 7.045  ; 7.045  ; 7.045  ;
; SW[2]      ; HEX0[4]     ; 7.071  ; 7.071  ; 7.071  ; 7.071  ;
; SW[2]      ; HEX0[5]     ; 7.033  ; 7.033  ; 7.033  ; 7.033  ;
; SW[2]      ; HEX0[6]     ; 7.025  ; 7.025  ; 7.025  ; 7.025  ;
; SW[3]      ; HEX0[0]     ; 6.623  ; 6.623  ; 6.623  ; 6.623  ;
; SW[3]      ; HEX0[1]     ; 6.599  ; 6.599  ; 6.599  ; 6.599  ;
; SW[3]      ; HEX0[2]     ; 6.578  ; 6.578  ; 6.578  ; 6.578  ;
; SW[3]      ; HEX0[3]     ; 6.370  ; 6.370  ; 6.370  ; 6.370  ;
; SW[3]      ; HEX0[4]     ;        ; 6.397  ; 6.397  ;        ;
; SW[3]      ; HEX0[5]     ; 6.359  ; 6.359  ; 6.359  ; 6.359  ;
; SW[3]      ; HEX0[6]     ; 6.347  ; 6.347  ; 6.347  ; 6.347  ;
; SW[4]      ; HEX1[0]     ; 6.680  ; 6.680  ; 6.680  ; 6.680  ;
; SW[4]      ; HEX1[1]     ; 6.783  ; 6.783  ; 6.783  ; 6.783  ;
; SW[4]      ; HEX1[2]     ;        ; 6.381  ; 6.381  ;        ;
; SW[4]      ; HEX1[3]     ; 6.337  ; 6.337  ; 6.337  ; 6.337  ;
; SW[4]      ; HEX1[4]     ; 6.401  ;        ;        ; 6.401  ;
; SW[4]      ; HEX1[5]     ; 6.626  ;        ;        ; 6.626  ;
; SW[4]      ; HEX1[6]     ; 6.646  ; 6.646  ; 6.646  ; 6.646  ;
; SW[5]      ; HEX1[0]     ; 6.862  ; 6.862  ; 6.862  ; 6.862  ;
; SW[5]      ; HEX1[1]     ; 6.994  ; 6.994  ; 6.994  ; 6.994  ;
; SW[5]      ; HEX1[2]     ; 6.593  ;        ;        ; 6.593  ;
; SW[5]      ; HEX1[3]     ; 6.552  ; 6.552  ; 6.552  ; 6.552  ;
; SW[5]      ; HEX1[4]     ;        ; 6.584  ; 6.584  ;        ;
; SW[5]      ; HEX1[5]     ; 6.834  ; 6.834  ; 6.834  ; 6.834  ;
; SW[5]      ; HEX1[6]     ; 6.858  ; 6.858  ; 6.858  ; 6.858  ;
; SW[6]      ; HEX1[0]     ; 6.801  ; 6.801  ; 6.801  ; 6.801  ;
; SW[6]      ; HEX1[1]     ; 6.902  ;        ;        ; 6.902  ;
; SW[6]      ; HEX1[2]     ; 6.489  ; 6.489  ; 6.489  ; 6.489  ;
; SW[6]      ; HEX1[3]     ; 6.453  ; 6.453  ; 6.453  ; 6.453  ;
; SW[6]      ; HEX1[4]     ; 6.515  ; 6.515  ; 6.515  ; 6.515  ;
; SW[6]      ; HEX1[5]     ; 6.733  ; 6.733  ; 6.733  ; 6.733  ;
; SW[6]      ; HEX1[6]     ; 6.765  ; 6.765  ; 6.765  ; 6.765  ;
; SW[7]      ; HEX1[0]     ; 7.584  ; 7.584  ; 7.584  ; 7.584  ;
; SW[7]      ; HEX1[1]     ; 7.711  ; 7.711  ; 7.711  ; 7.711  ;
; SW[7]      ; HEX1[2]     ; 7.296  ; 7.296  ; 7.296  ; 7.296  ;
; SW[7]      ; HEX1[3]     ; 7.259  ; 7.259  ; 7.259  ; 7.259  ;
; SW[7]      ; HEX1[4]     ;        ; 7.293  ; 7.293  ;        ;
; SW[7]      ; HEX1[5]     ; 7.516  ; 7.516  ; 7.516  ; 7.516  ;
; SW[7]      ; HEX1[6]     ; 7.573  ; 7.573  ; 7.573  ; 7.573  ;
; SW[8]      ; HEX4[0]     ; 7.292  ; 7.292  ; 7.292  ; 7.292  ;
; SW[8]      ; HEX4[1]     ; 7.412  ; 7.412  ; 7.412  ; 7.412  ;
; SW[8]      ; HEX4[2]     ;        ; 7.390  ; 7.390  ;        ;
; SW[8]      ; HEX4[3]     ; 7.117  ; 7.117  ; 7.117  ; 7.117  ;
; SW[8]      ; HEX4[4]     ; 7.132  ;        ;        ; 7.132  ;
; SW[8]      ; HEX4[5]     ; 7.141  ;        ;        ; 7.141  ;
; SW[8]      ; HEX4[6]     ; 7.287  ; 7.287  ; 7.287  ; 7.287  ;
; SW[9]      ; HEX4[0]     ; 7.034  ; 7.034  ; 7.034  ; 7.034  ;
; SW[9]      ; HEX4[1]     ; 7.160  ; 7.160  ; 7.160  ; 7.160  ;
; SW[9]      ; HEX4[2]     ; 7.162  ;        ;        ; 7.162  ;
; SW[9]      ; HEX4[3]     ; 6.865  ; 6.865  ; 6.865  ; 6.865  ;
; SW[9]      ; HEX4[4]     ;        ; 6.876  ; 6.876  ;        ;
; SW[9]      ; HEX4[5]     ; 6.888  ; 6.888  ; 6.888  ; 6.888  ;
; SW[9]      ; HEX4[6]     ; 7.036  ; 7.036  ; 7.036  ; 7.036  ;
; SW[10]     ; HEX4[0]     ; 5.582  ; 5.582  ; 5.582  ; 5.582  ;
; SW[10]     ; HEX4[1]     ; 5.707  ;        ;        ; 5.707  ;
; SW[10]     ; HEX4[2]     ; 5.707  ; 5.707  ; 5.707  ; 5.707  ;
; SW[10]     ; HEX4[3]     ; 5.411  ; 5.411  ; 5.411  ; 5.411  ;
; SW[10]     ; HEX4[4]     ; 5.420  ; 5.420  ; 5.420  ; 5.420  ;
; SW[10]     ; HEX4[5]     ; 5.431  ; 5.431  ; 5.431  ; 5.431  ;
; SW[10]     ; HEX4[6]     ; 5.584  ; 5.584  ; 5.584  ; 5.584  ;
; SW[11]     ; HEX4[0]     ; 5.689  ; 5.689  ; 5.689  ; 5.689  ;
; SW[11]     ; HEX4[1]     ; 5.815  ; 5.815  ; 5.815  ; 5.815  ;
; SW[11]     ; HEX4[2]     ; 5.821  ; 5.821  ; 5.821  ; 5.821  ;
; SW[11]     ; HEX4[3]     ; 5.495  ; 5.495  ; 5.495  ; 5.495  ;
; SW[11]     ; HEX4[4]     ;        ; 5.529  ; 5.529  ;        ;
; SW[11]     ; HEX4[5]     ; 5.541  ; 5.541  ; 5.541  ; 5.541  ;
; SW[11]     ; HEX4[6]     ; 5.700  ; 5.700  ; 5.700  ; 5.700  ;
; SW[12]     ; HEX5[0]     ; 4.633  ;        ;        ; 4.633  ;
; SW[12]     ; HEX5[3]     ; 4.624  ;        ;        ; 4.624  ;
; SW[12]     ; HEX5[4]     ; 4.604  ;        ;        ; 4.604  ;
; SW[12]     ; HEX5[5]     ; 4.604  ;        ;        ; 4.604  ;
; SW[13]     ; HEX6[0]     ; 9.642  ; 9.642  ; 9.642  ; 9.642  ;
; SW[13]     ; HEX6[1]     ; 9.655  ; 9.655  ; 9.655  ; 9.655  ;
; SW[13]     ; HEX6[2]     ;        ; 9.646  ; 9.646  ;        ;
; SW[13]     ; HEX6[3]     ; 10.187 ; 10.187 ; 10.187 ; 10.187 ;
; SW[13]     ; HEX6[4]     ; 10.191 ;        ;        ; 10.191 ;
; SW[13]     ; HEX6[5]     ; 10.193 ;        ;        ; 10.193 ;
; SW[13]     ; HEX6[6]     ; 10.166 ; 10.166 ; 10.166 ; 10.166 ;
; SW[14]     ; HEX6[0]     ; 9.809  ; 9.809  ; 9.809  ; 9.809  ;
; SW[14]     ; HEX6[1]     ; 9.821  ; 9.821  ; 9.821  ; 9.821  ;
; SW[14]     ; HEX6[2]     ; 9.813  ;        ;        ; 9.813  ;
; SW[14]     ; HEX6[3]     ; 10.351 ; 10.351 ; 10.351 ; 10.351 ;
; SW[14]     ; HEX6[4]     ;        ; 10.356 ; 10.356 ;        ;
; SW[14]     ; HEX6[5]     ; 10.359 ; 10.359 ; 10.359 ; 10.359 ;
; SW[14]     ; HEX6[6]     ; 10.330 ; 10.330 ; 10.330 ; 10.330 ;
; SW[15]     ; HEX6[0]     ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; SW[15]     ; HEX6[1]     ; 9.501  ;        ;        ; 9.501  ;
; SW[15]     ; HEX6[2]     ; 9.489  ; 9.489  ; 9.489  ; 9.489  ;
; SW[15]     ; HEX6[3]     ; 10.035 ; 10.035 ; 10.035 ; 10.035 ;
; SW[15]     ; HEX6[4]     ; 10.038 ; 10.038 ; 10.038 ; 10.038 ;
; SW[15]     ; HEX6[5]     ; 10.040 ; 10.040 ; 10.040 ; 10.040 ;
; SW[15]     ; HEX6[6]     ; 10.012 ; 10.012 ; 10.012 ; 10.012 ;
; SW[16]     ; HEX6[0]     ; 9.790  ; 9.790  ; 9.790  ; 9.790  ;
; SW[16]     ; HEX6[1]     ; 9.806  ; 9.806  ; 9.806  ; 9.806  ;
; SW[16]     ; HEX6[2]     ; 9.760  ; 9.760  ; 9.760  ; 9.760  ;
; SW[16]     ; HEX6[3]     ; 10.341 ; 10.341 ; 10.341 ; 10.341 ;
; SW[16]     ; HEX6[4]     ;        ; 10.340 ; 10.340 ;        ;
; SW[16]     ; HEX6[5]     ; 10.316 ; 10.316 ; 10.316 ; 10.316 ;
; SW[16]     ; HEX6[6]     ; 10.318 ; 10.318 ; 10.318 ; 10.318 ;
; SW[17]     ; HEX7[0]     ; 9.179  ;        ;        ; 9.179  ;
; SW[17]     ; HEX7[3]     ; 9.149  ;        ;        ; 9.149  ;
; SW[17]     ; HEX7[4]     ; 9.149  ;        ;        ; 9.149  ;
; SW[17]     ; HEX7[5]     ; 9.465  ;        ;        ; 9.465  ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -1.460 ; -11.680       ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 2.321 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.627 ; -89.238            ;
+----------+--------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a1~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a2~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a3~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg4 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a4~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg5 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a5~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg6 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a6~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg7 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a7~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.442      ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                               ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.321 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a1~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a2~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a3~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg4 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a4~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg5 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a5~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg6 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a6~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg7 ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a7~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.017     ; 2.442      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram_2_port:ram|altsyncram:altsyncram_component|altsyncram_7to1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ram|altsyncram_component|auto_generated|ram_block1a0|clk0                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ram|altsyncram_component|auto_generated|ram_block1a0|clk0                                                     ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 2.704  ; 2.704  ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 2.704  ; 2.704  ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 2.276  ; 2.276  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.051  ; 0.051  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.181  ; 0.181  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.145  ; 0.145  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.312 ; -0.312 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.297 ; -0.297 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.424 ; -0.424 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -0.344 ; -0.344 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.150  ; 0.150  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.553  ; 0.553  ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 0.198  ; 0.198  ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; -0.116 ; -0.116 ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; -0.144 ; -0.144 ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; -0.097 ; -0.097 ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; 2.148  ; 2.148  ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; 2.192  ; 2.192  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 2.260  ; 2.260  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 2.276  ; 2.276  ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; 2.186  ; 2.186  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.565 ; -2.565 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.565 ; -2.565 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.563  ; 0.563  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.088  ; 0.088  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -0.042 ; -0.042 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -0.006 ; -0.006 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.451  ; 0.451  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.436  ; 0.436  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.563  ; 0.563  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.483  ; 0.483  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.011 ; -0.011 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.414 ; -0.414 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; -0.059 ; -0.059 ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; 0.255  ; 0.255  ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; 0.283  ; 0.283  ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; 0.236  ; 0.236  ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; -2.009 ; -2.009 ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; -2.053 ; -2.053 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -2.121 ; -2.121 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -2.137 ; -2.137 ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; -2.047 ; -2.047 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX2[*]   ; CLOCK_50   ; 7.303 ; 7.303 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 7.303 ; 7.303 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 7.180 ; 7.180 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.210 ; 7.210 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 7.217 ; 7.217 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 7.197 ; 7.197 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 7.219 ; 7.219 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 7.206 ; 7.206 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 7.310 ; 7.310 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 7.310 ; 7.310 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 7.293 ; 7.293 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 7.302 ; 7.302 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 7.300 ; 7.300 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 7.301 ; 7.301 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 7.247 ; 7.247 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 7.155 ; 7.155 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX2[*]   ; CLOCK_50   ; 6.700 ; 6.700 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 6.826 ; 6.826 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 6.700 ; 6.700 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 6.744 ; 6.744 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 6.746 ; 6.746 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 6.732 ; 6.732 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 6.743 ; 6.743 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 6.737 ; 6.737 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 6.758 ; 6.758 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 6.898 ; 6.898 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 6.886 ; 6.886 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 6.893 ; 6.893 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 6.889 ; 6.889 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 6.902 ; 6.902 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 6.849 ; 6.849 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 6.758 ; 6.758 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX0[0]     ; 4.183 ; 4.183 ; 4.183 ; 4.183 ;
; SW[0]      ; HEX0[1]     ; 4.157 ; 4.157 ; 4.157 ; 4.157 ;
; SW[0]      ; HEX0[2]     ;       ; 4.149 ; 4.149 ;       ;
; SW[0]      ; HEX0[3]     ; 4.064 ; 4.064 ; 4.064 ; 4.064 ;
; SW[0]      ; HEX0[4]     ; 4.079 ;       ;       ; 4.079 ;
; SW[0]      ; HEX0[5]     ; 4.060 ;       ;       ; 4.060 ;
; SW[0]      ; HEX0[6]     ; 4.045 ; 4.045 ; 4.045 ; 4.045 ;
; SW[1]      ; HEX0[0]     ; 4.100 ; 4.100 ; 4.100 ; 4.100 ;
; SW[1]      ; HEX0[1]     ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; SW[1]      ; HEX0[2]     ; 4.065 ;       ;       ; 4.065 ;
; SW[1]      ; HEX0[3]     ; 3.981 ; 3.981 ; 3.981 ; 3.981 ;
; SW[1]      ; HEX0[4]     ;       ; 3.995 ; 3.995 ;       ;
; SW[1]      ; HEX0[5]     ; 3.971 ; 3.971 ; 3.971 ; 3.971 ;
; SW[1]      ; HEX0[6]     ; 3.967 ; 3.967 ; 3.967 ; 3.967 ;
; SW[2]      ; HEX0[0]     ; 3.953 ; 3.953 ; 3.953 ; 3.953 ;
; SW[2]      ; HEX0[1]     ; 3.928 ;       ;       ; 3.928 ;
; SW[2]      ; HEX0[2]     ; 3.918 ; 3.918 ; 3.918 ; 3.918 ;
; SW[2]      ; HEX0[3]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; SW[2]      ; HEX0[4]     ; 3.847 ; 3.847 ; 3.847 ; 3.847 ;
; SW[2]      ; HEX0[5]     ; 3.824 ; 3.824 ; 3.824 ; 3.824 ;
; SW[2]      ; HEX0[6]     ; 3.817 ; 3.817 ; 3.817 ; 3.817 ;
; SW[3]      ; HEX0[0]     ; 3.530 ; 3.530 ; 3.530 ; 3.530 ;
; SW[3]      ; HEX0[1]     ; 3.504 ; 3.504 ; 3.504 ; 3.504 ;
; SW[3]      ; HEX0[2]     ; 3.499 ; 3.499 ; 3.499 ; 3.499 ;
; SW[3]      ; HEX0[3]     ; 3.411 ; 3.411 ; 3.411 ; 3.411 ;
; SW[3]      ; HEX0[4]     ;       ; 3.426 ; 3.426 ;       ;
; SW[3]      ; HEX0[5]     ; 3.402 ; 3.402 ; 3.402 ; 3.402 ;
; SW[3]      ; HEX0[6]     ; 3.391 ; 3.391 ; 3.391 ; 3.391 ;
; SW[4]      ; HEX1[0]     ; 3.582 ; 3.582 ; 3.582 ; 3.582 ;
; SW[4]      ; HEX1[1]     ; 3.632 ; 3.632 ; 3.632 ; 3.632 ;
; SW[4]      ; HEX1[2]     ;       ; 3.404 ; 3.404 ;       ;
; SW[4]      ; HEX1[3]     ; 3.378 ; 3.378 ; 3.378 ; 3.378 ;
; SW[4]      ; HEX1[4]     ; 3.423 ;       ;       ; 3.423 ;
; SW[4]      ; HEX1[5]     ; 3.514 ;       ;       ; 3.514 ;
; SW[4]      ; HEX1[6]     ; 3.531 ; 3.531 ; 3.531 ; 3.531 ;
; SW[5]      ; HEX1[0]     ; 3.665 ; 3.665 ; 3.665 ; 3.665 ;
; SW[5]      ; HEX1[1]     ; 3.715 ; 3.715 ; 3.715 ; 3.715 ;
; SW[5]      ; HEX1[2]     ; 3.492 ;       ;       ; 3.492 ;
; SW[5]      ; HEX1[3]     ; 3.461 ; 3.461 ; 3.461 ; 3.461 ;
; SW[5]      ; HEX1[4]     ;       ; 3.506 ; 3.506 ;       ;
; SW[5]      ; HEX1[5]     ; 3.597 ; 3.597 ; 3.597 ; 3.597 ;
; SW[5]      ; HEX1[6]     ; 3.614 ; 3.614 ; 3.614 ; 3.614 ;
; SW[6]      ; HEX1[0]     ; 3.639 ; 3.639 ; 3.639 ; 3.639 ;
; SW[6]      ; HEX1[1]     ; 3.690 ;       ;       ; 3.690 ;
; SW[6]      ; HEX1[2]     ; 3.453 ; 3.453 ; 3.453 ; 3.453 ;
; SW[6]      ; HEX1[3]     ; 3.432 ; 3.432 ; 3.432 ; 3.432 ;
; SW[6]      ; HEX1[4]     ; 3.476 ; 3.476 ; 3.476 ; 3.476 ;
; SW[6]      ; HEX1[5]     ; 3.560 ; 3.560 ; 3.560 ; 3.560 ;
; SW[6]      ; HEX1[6]     ; 3.590 ; 3.590 ; 3.590 ; 3.590 ;
; SW[7]      ; HEX1[0]     ; 4.137 ; 4.137 ; 4.137 ; 4.137 ;
; SW[7]      ; HEX1[1]     ; 4.188 ; 4.188 ; 4.188 ; 4.188 ;
; SW[7]      ; HEX1[2]     ; 3.954 ; 3.954 ; 3.954 ; 3.954 ;
; SW[7]      ; HEX1[3]     ; 3.929 ; 3.929 ; 3.929 ; 3.929 ;
; SW[7]      ; HEX1[4]     ;       ; 3.974 ; 3.974 ;       ;
; SW[7]      ; HEX1[5]     ; 4.056 ; 4.056 ; 4.056 ; 4.056 ;
; SW[7]      ; HEX1[6]     ; 4.087 ; 4.087 ; 4.087 ; 4.087 ;
; SW[8]      ; HEX4[0]     ; 3.893 ; 3.893 ; 3.893 ; 3.893 ;
; SW[8]      ; HEX4[1]     ; 3.948 ; 3.948 ; 3.948 ; 3.948 ;
; SW[8]      ; HEX4[2]     ;       ; 3.946 ; 3.946 ;       ;
; SW[8]      ; HEX4[3]     ; 3.805 ; 3.805 ; 3.805 ; 3.805 ;
; SW[8]      ; HEX4[4]     ; 3.827 ;       ;       ; 3.827 ;
; SW[8]      ; HEX4[5]     ; 3.824 ;       ;       ; 3.824 ;
; SW[8]      ; HEX4[6]     ; 3.891 ; 3.891 ; 3.891 ; 3.891 ;
; SW[9]      ; HEX4[0]     ; 3.804 ; 3.804 ; 3.804 ; 3.804 ;
; SW[9]      ; HEX4[1]     ; 3.865 ; 3.865 ; 3.865 ; 3.865 ;
; SW[9]      ; HEX4[2]     ; 3.863 ;       ;       ; 3.863 ;
; SW[9]      ; HEX4[3]     ; 3.721 ; 3.721 ; 3.721 ; 3.721 ;
; SW[9]      ; HEX4[4]     ;       ; 3.739 ; 3.739 ;       ;
; SW[9]      ; HEX4[5]     ; 3.742 ; 3.742 ; 3.742 ; 3.742 ;
; SW[9]      ; HEX4[6]     ; 3.805 ; 3.805 ; 3.805 ; 3.805 ;
; SW[10]     ; HEX4[0]     ; 3.000 ; 3.000 ; 3.000 ; 3.000 ;
; SW[10]     ; HEX4[1]     ; 3.060 ;       ;       ; 3.060 ;
; SW[10]     ; HEX4[2]     ; 3.059 ; 3.059 ; 3.059 ; 3.059 ;
; SW[10]     ; HEX4[3]     ; 2.915 ; 2.915 ; 2.915 ; 2.915 ;
; SW[10]     ; HEX4[4]     ; 2.933 ; 2.933 ; 2.933 ; 2.933 ;
; SW[10]     ; HEX4[5]     ; 2.936 ; 2.936 ; 2.936 ; 2.936 ;
; SW[10]     ; HEX4[6]     ; 3.002 ; 3.002 ; 3.002 ; 3.002 ;
; SW[11]     ; HEX4[0]     ; 3.053 ; 3.053 ; 3.053 ; 3.053 ;
; SW[11]     ; HEX4[1]     ; 3.107 ; 3.107 ; 3.107 ; 3.107 ;
; SW[11]     ; HEX4[2]     ; 3.109 ; 3.109 ; 3.109 ; 3.109 ;
; SW[11]     ; HEX4[3]     ; 2.965 ; 2.965 ; 2.965 ; 2.965 ;
; SW[11]     ; HEX4[4]     ;       ; 2.981 ; 2.981 ;       ;
; SW[11]     ; HEX4[5]     ; 2.984 ; 2.984 ; 2.984 ; 2.984 ;
; SW[11]     ; HEX4[6]     ; 3.056 ; 3.056 ; 3.056 ; 3.056 ;
; SW[12]     ; HEX5[0]     ; 2.585 ;       ;       ; 2.585 ;
; SW[12]     ; HEX5[3]     ; 2.577 ;       ;       ; 2.577 ;
; SW[12]     ; HEX5[4]     ; 2.557 ;       ;       ; 2.557 ;
; SW[12]     ; HEX5[5]     ; 2.557 ;       ;       ; 2.557 ;
; SW[13]     ; HEX6[0]     ; 5.486 ; 5.486 ; 5.486 ; 5.486 ;
; SW[13]     ; HEX6[1]     ; 5.489 ; 5.489 ; 5.489 ; 5.489 ;
; SW[13]     ; HEX6[2]     ;       ; 5.487 ; 5.487 ;       ;
; SW[13]     ; HEX6[3]     ; 5.763 ; 5.763 ; 5.763 ; 5.763 ;
; SW[13]     ; HEX6[4]     ; 5.764 ;       ;       ; 5.764 ;
; SW[13]     ; HEX6[5]     ; 5.758 ;       ;       ; 5.758 ;
; SW[13]     ; HEX6[6]     ; 5.745 ; 5.745 ; 5.745 ; 5.745 ;
; SW[14]     ; HEX6[0]     ; 5.551 ; 5.551 ; 5.551 ; 5.551 ;
; SW[14]     ; HEX6[1]     ; 5.555 ; 5.555 ; 5.555 ; 5.555 ;
; SW[14]     ; HEX6[2]     ; 5.552 ;       ;       ; 5.552 ;
; SW[14]     ; HEX6[3]     ; 5.828 ; 5.828 ; 5.828 ; 5.828 ;
; SW[14]     ; HEX6[4]     ;       ; 5.828 ; 5.828 ;       ;
; SW[14]     ; HEX6[5]     ; 5.820 ; 5.820 ; 5.820 ; 5.820 ;
; SW[14]     ; HEX6[6]     ; 5.811 ; 5.811 ; 5.811 ; 5.811 ;
; SW[15]     ; HEX6[0]     ; 5.411 ; 5.411 ; 5.411 ; 5.411 ;
; SW[15]     ; HEX6[1]     ; 5.416 ;       ;       ; 5.416 ;
; SW[15]     ; HEX6[2]     ; 5.412 ; 5.412 ; 5.412 ; 5.412 ;
; SW[15]     ; HEX6[3]     ; 5.691 ; 5.691 ; 5.691 ; 5.691 ;
; SW[15]     ; HEX6[4]     ; 5.693 ; 5.693 ; 5.693 ; 5.693 ;
; SW[15]     ; HEX6[5]     ; 5.681 ; 5.681 ; 5.681 ; 5.681 ;
; SW[15]     ; HEX6[6]     ; 5.672 ; 5.672 ; 5.672 ; 5.672 ;
; SW[16]     ; HEX6[0]     ; 5.553 ; 5.553 ; 5.553 ; 5.553 ;
; SW[16]     ; HEX6[1]     ; 5.560 ; 5.560 ; 5.560 ; 5.560 ;
; SW[16]     ; HEX6[2]     ; 5.553 ; 5.553 ; 5.553 ; 5.553 ;
; SW[16]     ; HEX6[3]     ; 5.837 ; 5.837 ; 5.837 ; 5.837 ;
; SW[16]     ; HEX6[4]     ;       ; 5.838 ; 5.838 ;       ;
; SW[16]     ; HEX6[5]     ; 5.830 ; 5.830 ; 5.830 ; 5.830 ;
; SW[16]     ; HEX6[6]     ; 5.819 ; 5.819 ; 5.819 ; 5.819 ;
; SW[17]     ; HEX7[0]     ; 5.346 ;       ;       ; 5.346 ;
; SW[17]     ; HEX7[3]     ; 5.316 ;       ;       ; 5.316 ;
; SW[17]     ; HEX7[4]     ; 5.316 ;       ;       ; 5.316 ;
; SW[17]     ; HEX7[5]     ; 5.472 ;       ;       ; 5.472 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX0[0]     ; 4.183 ; 4.183 ; 4.183 ; 4.183 ;
; SW[0]      ; HEX0[1]     ; 4.157 ; 4.157 ; 4.157 ; 4.157 ;
; SW[0]      ; HEX0[2]     ;       ; 4.149 ; 4.149 ;       ;
; SW[0]      ; HEX0[3]     ; 4.064 ; 4.064 ; 4.064 ; 4.064 ;
; SW[0]      ; HEX0[4]     ; 4.079 ;       ;       ; 4.079 ;
; SW[0]      ; HEX0[5]     ; 4.060 ;       ;       ; 4.060 ;
; SW[0]      ; HEX0[6]     ; 4.045 ; 4.045 ; 4.045 ; 4.045 ;
; SW[1]      ; HEX0[0]     ; 4.100 ; 4.100 ; 4.100 ; 4.100 ;
; SW[1]      ; HEX0[1]     ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; SW[1]      ; HEX0[2]     ; 4.065 ;       ;       ; 4.065 ;
; SW[1]      ; HEX0[3]     ; 3.981 ; 3.981 ; 3.981 ; 3.981 ;
; SW[1]      ; HEX0[4]     ;       ; 3.995 ; 3.995 ;       ;
; SW[1]      ; HEX0[5]     ; 3.971 ; 3.971 ; 3.971 ; 3.971 ;
; SW[1]      ; HEX0[6]     ; 3.967 ; 3.967 ; 3.967 ; 3.967 ;
; SW[2]      ; HEX0[0]     ; 3.953 ; 3.953 ; 3.953 ; 3.953 ;
; SW[2]      ; HEX0[1]     ; 3.928 ;       ;       ; 3.928 ;
; SW[2]      ; HEX0[2]     ; 3.918 ; 3.918 ; 3.918 ; 3.918 ;
; SW[2]      ; HEX0[3]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; SW[2]      ; HEX0[4]     ; 3.847 ; 3.847 ; 3.847 ; 3.847 ;
; SW[2]      ; HEX0[5]     ; 3.824 ; 3.824 ; 3.824 ; 3.824 ;
; SW[2]      ; HEX0[6]     ; 3.817 ; 3.817 ; 3.817 ; 3.817 ;
; SW[3]      ; HEX0[0]     ; 3.530 ; 3.530 ; 3.530 ; 3.530 ;
; SW[3]      ; HEX0[1]     ; 3.504 ; 3.504 ; 3.504 ; 3.504 ;
; SW[3]      ; HEX0[2]     ; 3.499 ; 3.499 ; 3.499 ; 3.499 ;
; SW[3]      ; HEX0[3]     ; 3.411 ; 3.411 ; 3.411 ; 3.411 ;
; SW[3]      ; HEX0[4]     ;       ; 3.426 ; 3.426 ;       ;
; SW[3]      ; HEX0[5]     ; 3.402 ; 3.402 ; 3.402 ; 3.402 ;
; SW[3]      ; HEX0[6]     ; 3.391 ; 3.391 ; 3.391 ; 3.391 ;
; SW[4]      ; HEX1[0]     ; 3.582 ; 3.582 ; 3.582 ; 3.582 ;
; SW[4]      ; HEX1[1]     ; 3.632 ; 3.632 ; 3.632 ; 3.632 ;
; SW[4]      ; HEX1[2]     ;       ; 3.404 ; 3.404 ;       ;
; SW[4]      ; HEX1[3]     ; 3.378 ; 3.378 ; 3.378 ; 3.378 ;
; SW[4]      ; HEX1[4]     ; 3.423 ;       ;       ; 3.423 ;
; SW[4]      ; HEX1[5]     ; 3.514 ;       ;       ; 3.514 ;
; SW[4]      ; HEX1[6]     ; 3.531 ; 3.531 ; 3.531 ; 3.531 ;
; SW[5]      ; HEX1[0]     ; 3.665 ; 3.665 ; 3.665 ; 3.665 ;
; SW[5]      ; HEX1[1]     ; 3.715 ; 3.715 ; 3.715 ; 3.715 ;
; SW[5]      ; HEX1[2]     ; 3.492 ;       ;       ; 3.492 ;
; SW[5]      ; HEX1[3]     ; 3.461 ; 3.461 ; 3.461 ; 3.461 ;
; SW[5]      ; HEX1[4]     ;       ; 3.506 ; 3.506 ;       ;
; SW[5]      ; HEX1[5]     ; 3.597 ; 3.597 ; 3.597 ; 3.597 ;
; SW[5]      ; HEX1[6]     ; 3.614 ; 3.614 ; 3.614 ; 3.614 ;
; SW[6]      ; HEX1[0]     ; 3.639 ; 3.639 ; 3.639 ; 3.639 ;
; SW[6]      ; HEX1[1]     ; 3.690 ;       ;       ; 3.690 ;
; SW[6]      ; HEX1[2]     ; 3.453 ; 3.453 ; 3.453 ; 3.453 ;
; SW[6]      ; HEX1[3]     ; 3.432 ; 3.432 ; 3.432 ; 3.432 ;
; SW[6]      ; HEX1[4]     ; 3.476 ; 3.476 ; 3.476 ; 3.476 ;
; SW[6]      ; HEX1[5]     ; 3.560 ; 3.560 ; 3.560 ; 3.560 ;
; SW[6]      ; HEX1[6]     ; 3.590 ; 3.590 ; 3.590 ; 3.590 ;
; SW[7]      ; HEX1[0]     ; 4.137 ; 4.137 ; 4.137 ; 4.137 ;
; SW[7]      ; HEX1[1]     ; 4.188 ; 4.188 ; 4.188 ; 4.188 ;
; SW[7]      ; HEX1[2]     ; 3.954 ; 3.954 ; 3.954 ; 3.954 ;
; SW[7]      ; HEX1[3]     ; 3.929 ; 3.929 ; 3.929 ; 3.929 ;
; SW[7]      ; HEX1[4]     ;       ; 3.974 ; 3.974 ;       ;
; SW[7]      ; HEX1[5]     ; 4.056 ; 4.056 ; 4.056 ; 4.056 ;
; SW[7]      ; HEX1[6]     ; 4.087 ; 4.087 ; 4.087 ; 4.087 ;
; SW[8]      ; HEX4[0]     ; 3.893 ; 3.893 ; 3.893 ; 3.893 ;
; SW[8]      ; HEX4[1]     ; 3.948 ; 3.948 ; 3.948 ; 3.948 ;
; SW[8]      ; HEX4[2]     ;       ; 3.946 ; 3.946 ;       ;
; SW[8]      ; HEX4[3]     ; 3.805 ; 3.805 ; 3.805 ; 3.805 ;
; SW[8]      ; HEX4[4]     ; 3.827 ;       ;       ; 3.827 ;
; SW[8]      ; HEX4[5]     ; 3.824 ;       ;       ; 3.824 ;
; SW[8]      ; HEX4[6]     ; 3.891 ; 3.891 ; 3.891 ; 3.891 ;
; SW[9]      ; HEX4[0]     ; 3.804 ; 3.804 ; 3.804 ; 3.804 ;
; SW[9]      ; HEX4[1]     ; 3.865 ; 3.865 ; 3.865 ; 3.865 ;
; SW[9]      ; HEX4[2]     ; 3.863 ;       ;       ; 3.863 ;
; SW[9]      ; HEX4[3]     ; 3.721 ; 3.721 ; 3.721 ; 3.721 ;
; SW[9]      ; HEX4[4]     ;       ; 3.739 ; 3.739 ;       ;
; SW[9]      ; HEX4[5]     ; 3.742 ; 3.742 ; 3.742 ; 3.742 ;
; SW[9]      ; HEX4[6]     ; 3.805 ; 3.805 ; 3.805 ; 3.805 ;
; SW[10]     ; HEX4[0]     ; 3.000 ; 3.000 ; 3.000 ; 3.000 ;
; SW[10]     ; HEX4[1]     ; 3.060 ;       ;       ; 3.060 ;
; SW[10]     ; HEX4[2]     ; 3.059 ; 3.059 ; 3.059 ; 3.059 ;
; SW[10]     ; HEX4[3]     ; 2.915 ; 2.915 ; 2.915 ; 2.915 ;
; SW[10]     ; HEX4[4]     ; 2.933 ; 2.933 ; 2.933 ; 2.933 ;
; SW[10]     ; HEX4[5]     ; 2.936 ; 2.936 ; 2.936 ; 2.936 ;
; SW[10]     ; HEX4[6]     ; 3.002 ; 3.002 ; 3.002 ; 3.002 ;
; SW[11]     ; HEX4[0]     ; 3.053 ; 3.053 ; 3.053 ; 3.053 ;
; SW[11]     ; HEX4[1]     ; 3.107 ; 3.107 ; 3.107 ; 3.107 ;
; SW[11]     ; HEX4[2]     ; 3.109 ; 3.109 ; 3.109 ; 3.109 ;
; SW[11]     ; HEX4[3]     ; 2.965 ; 2.965 ; 2.965 ; 2.965 ;
; SW[11]     ; HEX4[4]     ;       ; 2.981 ; 2.981 ;       ;
; SW[11]     ; HEX4[5]     ; 2.984 ; 2.984 ; 2.984 ; 2.984 ;
; SW[11]     ; HEX4[6]     ; 3.056 ; 3.056 ; 3.056 ; 3.056 ;
; SW[12]     ; HEX5[0]     ; 2.585 ;       ;       ; 2.585 ;
; SW[12]     ; HEX5[3]     ; 2.577 ;       ;       ; 2.577 ;
; SW[12]     ; HEX5[4]     ; 2.557 ;       ;       ; 2.557 ;
; SW[12]     ; HEX5[5]     ; 2.557 ;       ;       ; 2.557 ;
; SW[13]     ; HEX6[0]     ; 5.486 ; 5.486 ; 5.486 ; 5.486 ;
; SW[13]     ; HEX6[1]     ; 5.489 ; 5.489 ; 5.489 ; 5.489 ;
; SW[13]     ; HEX6[2]     ;       ; 5.487 ; 5.487 ;       ;
; SW[13]     ; HEX6[3]     ; 5.763 ; 5.763 ; 5.763 ; 5.763 ;
; SW[13]     ; HEX6[4]     ; 5.764 ;       ;       ; 5.764 ;
; SW[13]     ; HEX6[5]     ; 5.758 ;       ;       ; 5.758 ;
; SW[13]     ; HEX6[6]     ; 5.745 ; 5.745 ; 5.745 ; 5.745 ;
; SW[14]     ; HEX6[0]     ; 5.551 ; 5.551 ; 5.551 ; 5.551 ;
; SW[14]     ; HEX6[1]     ; 5.555 ; 5.555 ; 5.555 ; 5.555 ;
; SW[14]     ; HEX6[2]     ; 5.552 ;       ;       ; 5.552 ;
; SW[14]     ; HEX6[3]     ; 5.828 ; 5.828 ; 5.828 ; 5.828 ;
; SW[14]     ; HEX6[4]     ;       ; 5.828 ; 5.828 ;       ;
; SW[14]     ; HEX6[5]     ; 5.820 ; 5.820 ; 5.820 ; 5.820 ;
; SW[14]     ; HEX6[6]     ; 5.811 ; 5.811 ; 5.811 ; 5.811 ;
; SW[15]     ; HEX6[0]     ; 5.411 ; 5.411 ; 5.411 ; 5.411 ;
; SW[15]     ; HEX6[1]     ; 5.416 ;       ;       ; 5.416 ;
; SW[15]     ; HEX6[2]     ; 5.412 ; 5.412 ; 5.412 ; 5.412 ;
; SW[15]     ; HEX6[3]     ; 5.691 ; 5.691 ; 5.691 ; 5.691 ;
; SW[15]     ; HEX6[4]     ; 5.693 ; 5.693 ; 5.693 ; 5.693 ;
; SW[15]     ; HEX6[5]     ; 5.681 ; 5.681 ; 5.681 ; 5.681 ;
; SW[15]     ; HEX6[6]     ; 5.672 ; 5.672 ; 5.672 ; 5.672 ;
; SW[16]     ; HEX6[0]     ; 5.553 ; 5.553 ; 5.553 ; 5.553 ;
; SW[16]     ; HEX6[1]     ; 5.560 ; 5.560 ; 5.560 ; 5.560 ;
; SW[16]     ; HEX6[2]     ; 5.553 ; 5.553 ; 5.553 ; 5.553 ;
; SW[16]     ; HEX6[3]     ; 5.837 ; 5.837 ; 5.837 ; 5.837 ;
; SW[16]     ; HEX6[4]     ;       ; 5.838 ; 5.838 ;       ;
; SW[16]     ; HEX6[5]     ; 5.830 ; 5.830 ; 5.830 ; 5.830 ;
; SW[16]     ; HEX6[6]     ; 5.819 ; 5.819 ; 5.819 ; 5.819 ;
; SW[17]     ; HEX7[0]     ; 5.346 ;       ;       ; 5.346 ;
; SW[17]     ; HEX7[3]     ; 5.316 ;       ;       ; 5.316 ;
; SW[17]     ; HEX7[4]     ; 5.316 ;       ;       ; 5.316 ;
; SW[17]     ; HEX7[5]     ; 5.472 ;       ;       ; 5.472 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.914  ; 2.321 ; N/A      ; N/A     ; -1.627              ;
;  CLOCK_50        ; -1.914  ; 2.321 ; N/A      ; N/A     ; -1.627              ;
; Design-wide TNS  ; -15.312 ; 0.0   ; 0.0      ; 0.0     ; -89.238             ;
;  CLOCK_50        ; -15.312 ; 0.000 ; N/A      ; N/A     ; -89.238             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 5.005  ; 5.005  ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 5.005  ; 5.005  ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 4.237  ; 4.237  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.696  ; 0.696  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.974  ; 0.974  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.822  ; 0.822  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.040  ; 0.040  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.062  ; 0.062  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.219 ; -0.219 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -0.004 ; -0.004 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.732  ; 0.732  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 1.593  ; 1.593  ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 0.871  ; 0.871  ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; 0.342  ; 0.342  ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; 0.292  ; 0.292  ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; 0.363  ; 0.363  ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; 3.988  ; 3.988  ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; 4.097  ; 4.097  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 4.227  ; 4.227  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 4.237  ; 4.237  ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; 4.079  ; 4.079  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.565 ; -2.565 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.565 ; -2.565 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.563  ; 0.563  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.088  ; 0.088  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -0.042 ; -0.042 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -0.006 ; -0.006 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.451  ; 0.451  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.436  ; 0.436  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.563  ; 0.563  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.483  ; 0.483  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.011 ; -0.011 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.414 ; -0.414 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; -0.059 ; -0.059 ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; 0.255  ; 0.255  ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; 0.283  ; 0.283  ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; 0.236  ; 0.236  ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; -2.009 ; -2.009 ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; -2.053 ; -2.053 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -2.121 ; -2.121 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -2.137 ; -2.137 ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; -2.047 ; -2.047 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX2[*]   ; CLOCK_50   ; 13.034 ; 13.034 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 13.034 ; 13.034 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 12.796 ; 12.796 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 12.819 ; 12.819 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 12.825 ; 12.825 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 12.807 ; 12.807 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 12.820 ; 12.820 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 12.832 ; 12.832 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 12.964 ; 12.964 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 12.964 ; 12.964 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 12.931 ; 12.931 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 12.948 ; 12.948 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 12.948 ; 12.948 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 12.953 ; 12.953 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 12.890 ; 12.890 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 12.652 ; 12.652 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX2[*]   ; CLOCK_50   ; 6.700 ; 6.700 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 6.826 ; 6.826 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 6.700 ; 6.700 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 6.744 ; 6.744 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 6.746 ; 6.746 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 6.732 ; 6.732 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 6.743 ; 6.743 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 6.737 ; 6.737 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 6.758 ; 6.758 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 6.898 ; 6.898 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 6.886 ; 6.886 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 6.893 ; 6.893 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 6.889 ; 6.889 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 6.902 ; 6.902 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 6.849 ; 6.849 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 6.758 ; 6.758 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX0[0]     ; 7.840  ; 7.840  ; 7.840  ; 7.840  ;
; SW[0]      ; HEX0[1]     ; 7.815  ; 7.815  ; 7.815  ; 7.815  ;
; SW[0]      ; HEX0[2]     ;        ; 7.769  ; 7.769  ;        ;
; SW[0]      ; HEX0[3]     ; 7.584  ; 7.584  ; 7.584  ; 7.584  ;
; SW[0]      ; HEX0[4]     ; 7.614  ;        ;        ; 7.614  ;
; SW[0]      ; HEX0[5]     ; 7.576  ;        ;        ; 7.576  ;
; SW[0]      ; HEX0[6]     ; 7.562  ; 7.562  ; 7.562  ; 7.562  ;
; SW[1]      ; HEX0[0]     ; 7.624  ; 7.624  ; 7.624  ; 7.624  ;
; SW[1]      ; HEX0[1]     ; 7.600  ; 7.600  ; 7.600  ; 7.600  ;
; SW[1]      ; HEX0[2]     ; 7.579  ;        ;        ; 7.579  ;
; SW[1]      ; HEX0[3]     ; 7.372  ; 7.372  ; 7.372  ; 7.372  ;
; SW[1]      ; HEX0[4]     ;        ; 7.396  ; 7.396  ;        ;
; SW[1]      ; HEX0[5]     ; 7.360  ; 7.360  ; 7.360  ; 7.360  ;
; SW[1]      ; HEX0[6]     ; 7.355  ; 7.355  ; 7.355  ; 7.355  ;
; SW[2]      ; HEX0[0]     ; 7.297  ; 7.297  ; 7.297  ; 7.297  ;
; SW[2]      ; HEX0[1]     ; 7.274  ;        ;        ; 7.274  ;
; SW[2]      ; HEX0[2]     ; 7.253  ; 7.253  ; 7.253  ; 7.253  ;
; SW[2]      ; HEX0[3]     ; 7.045  ; 7.045  ; 7.045  ; 7.045  ;
; SW[2]      ; HEX0[4]     ; 7.071  ; 7.071  ; 7.071  ; 7.071  ;
; SW[2]      ; HEX0[5]     ; 7.033  ; 7.033  ; 7.033  ; 7.033  ;
; SW[2]      ; HEX0[6]     ; 7.025  ; 7.025  ; 7.025  ; 7.025  ;
; SW[3]      ; HEX0[0]     ; 6.623  ; 6.623  ; 6.623  ; 6.623  ;
; SW[3]      ; HEX0[1]     ; 6.599  ; 6.599  ; 6.599  ; 6.599  ;
; SW[3]      ; HEX0[2]     ; 6.578  ; 6.578  ; 6.578  ; 6.578  ;
; SW[3]      ; HEX0[3]     ; 6.370  ; 6.370  ; 6.370  ; 6.370  ;
; SW[3]      ; HEX0[4]     ;        ; 6.397  ; 6.397  ;        ;
; SW[3]      ; HEX0[5]     ; 6.359  ; 6.359  ; 6.359  ; 6.359  ;
; SW[3]      ; HEX0[6]     ; 6.347  ; 6.347  ; 6.347  ; 6.347  ;
; SW[4]      ; HEX1[0]     ; 6.680  ; 6.680  ; 6.680  ; 6.680  ;
; SW[4]      ; HEX1[1]     ; 6.783  ; 6.783  ; 6.783  ; 6.783  ;
; SW[4]      ; HEX1[2]     ;        ; 6.381  ; 6.381  ;        ;
; SW[4]      ; HEX1[3]     ; 6.337  ; 6.337  ; 6.337  ; 6.337  ;
; SW[4]      ; HEX1[4]     ; 6.401  ;        ;        ; 6.401  ;
; SW[4]      ; HEX1[5]     ; 6.626  ;        ;        ; 6.626  ;
; SW[4]      ; HEX1[6]     ; 6.646  ; 6.646  ; 6.646  ; 6.646  ;
; SW[5]      ; HEX1[0]     ; 6.862  ; 6.862  ; 6.862  ; 6.862  ;
; SW[5]      ; HEX1[1]     ; 6.994  ; 6.994  ; 6.994  ; 6.994  ;
; SW[5]      ; HEX1[2]     ; 6.593  ;        ;        ; 6.593  ;
; SW[5]      ; HEX1[3]     ; 6.552  ; 6.552  ; 6.552  ; 6.552  ;
; SW[5]      ; HEX1[4]     ;        ; 6.584  ; 6.584  ;        ;
; SW[5]      ; HEX1[5]     ; 6.834  ; 6.834  ; 6.834  ; 6.834  ;
; SW[5]      ; HEX1[6]     ; 6.858  ; 6.858  ; 6.858  ; 6.858  ;
; SW[6]      ; HEX1[0]     ; 6.801  ; 6.801  ; 6.801  ; 6.801  ;
; SW[6]      ; HEX1[1]     ; 6.902  ;        ;        ; 6.902  ;
; SW[6]      ; HEX1[2]     ; 6.489  ; 6.489  ; 6.489  ; 6.489  ;
; SW[6]      ; HEX1[3]     ; 6.453  ; 6.453  ; 6.453  ; 6.453  ;
; SW[6]      ; HEX1[4]     ; 6.515  ; 6.515  ; 6.515  ; 6.515  ;
; SW[6]      ; HEX1[5]     ; 6.733  ; 6.733  ; 6.733  ; 6.733  ;
; SW[6]      ; HEX1[6]     ; 6.765  ; 6.765  ; 6.765  ; 6.765  ;
; SW[7]      ; HEX1[0]     ; 7.584  ; 7.584  ; 7.584  ; 7.584  ;
; SW[7]      ; HEX1[1]     ; 7.711  ; 7.711  ; 7.711  ; 7.711  ;
; SW[7]      ; HEX1[2]     ; 7.296  ; 7.296  ; 7.296  ; 7.296  ;
; SW[7]      ; HEX1[3]     ; 7.259  ; 7.259  ; 7.259  ; 7.259  ;
; SW[7]      ; HEX1[4]     ;        ; 7.293  ; 7.293  ;        ;
; SW[7]      ; HEX1[5]     ; 7.516  ; 7.516  ; 7.516  ; 7.516  ;
; SW[7]      ; HEX1[6]     ; 7.573  ; 7.573  ; 7.573  ; 7.573  ;
; SW[8]      ; HEX4[0]     ; 7.292  ; 7.292  ; 7.292  ; 7.292  ;
; SW[8]      ; HEX4[1]     ; 7.412  ; 7.412  ; 7.412  ; 7.412  ;
; SW[8]      ; HEX4[2]     ;        ; 7.390  ; 7.390  ;        ;
; SW[8]      ; HEX4[3]     ; 7.117  ; 7.117  ; 7.117  ; 7.117  ;
; SW[8]      ; HEX4[4]     ; 7.132  ;        ;        ; 7.132  ;
; SW[8]      ; HEX4[5]     ; 7.141  ;        ;        ; 7.141  ;
; SW[8]      ; HEX4[6]     ; 7.287  ; 7.287  ; 7.287  ; 7.287  ;
; SW[9]      ; HEX4[0]     ; 7.034  ; 7.034  ; 7.034  ; 7.034  ;
; SW[9]      ; HEX4[1]     ; 7.160  ; 7.160  ; 7.160  ; 7.160  ;
; SW[9]      ; HEX4[2]     ; 7.162  ;        ;        ; 7.162  ;
; SW[9]      ; HEX4[3]     ; 6.865  ; 6.865  ; 6.865  ; 6.865  ;
; SW[9]      ; HEX4[4]     ;        ; 6.876  ; 6.876  ;        ;
; SW[9]      ; HEX4[5]     ; 6.888  ; 6.888  ; 6.888  ; 6.888  ;
; SW[9]      ; HEX4[6]     ; 7.036  ; 7.036  ; 7.036  ; 7.036  ;
; SW[10]     ; HEX4[0]     ; 5.582  ; 5.582  ; 5.582  ; 5.582  ;
; SW[10]     ; HEX4[1]     ; 5.707  ;        ;        ; 5.707  ;
; SW[10]     ; HEX4[2]     ; 5.707  ; 5.707  ; 5.707  ; 5.707  ;
; SW[10]     ; HEX4[3]     ; 5.411  ; 5.411  ; 5.411  ; 5.411  ;
; SW[10]     ; HEX4[4]     ; 5.420  ; 5.420  ; 5.420  ; 5.420  ;
; SW[10]     ; HEX4[5]     ; 5.431  ; 5.431  ; 5.431  ; 5.431  ;
; SW[10]     ; HEX4[6]     ; 5.584  ; 5.584  ; 5.584  ; 5.584  ;
; SW[11]     ; HEX4[0]     ; 5.689  ; 5.689  ; 5.689  ; 5.689  ;
; SW[11]     ; HEX4[1]     ; 5.815  ; 5.815  ; 5.815  ; 5.815  ;
; SW[11]     ; HEX4[2]     ; 5.821  ; 5.821  ; 5.821  ; 5.821  ;
; SW[11]     ; HEX4[3]     ; 5.495  ; 5.495  ; 5.495  ; 5.495  ;
; SW[11]     ; HEX4[4]     ;        ; 5.529  ; 5.529  ;        ;
; SW[11]     ; HEX4[5]     ; 5.541  ; 5.541  ; 5.541  ; 5.541  ;
; SW[11]     ; HEX4[6]     ; 5.700  ; 5.700  ; 5.700  ; 5.700  ;
; SW[12]     ; HEX5[0]     ; 4.633  ;        ;        ; 4.633  ;
; SW[12]     ; HEX5[3]     ; 4.624  ;        ;        ; 4.624  ;
; SW[12]     ; HEX5[4]     ; 4.604  ;        ;        ; 4.604  ;
; SW[12]     ; HEX5[5]     ; 4.604  ;        ;        ; 4.604  ;
; SW[13]     ; HEX6[0]     ; 9.642  ; 9.642  ; 9.642  ; 9.642  ;
; SW[13]     ; HEX6[1]     ; 9.655  ; 9.655  ; 9.655  ; 9.655  ;
; SW[13]     ; HEX6[2]     ;        ; 9.646  ; 9.646  ;        ;
; SW[13]     ; HEX6[3]     ; 10.187 ; 10.187 ; 10.187 ; 10.187 ;
; SW[13]     ; HEX6[4]     ; 10.191 ;        ;        ; 10.191 ;
; SW[13]     ; HEX6[5]     ; 10.193 ;        ;        ; 10.193 ;
; SW[13]     ; HEX6[6]     ; 10.166 ; 10.166 ; 10.166 ; 10.166 ;
; SW[14]     ; HEX6[0]     ; 9.809  ; 9.809  ; 9.809  ; 9.809  ;
; SW[14]     ; HEX6[1]     ; 9.821  ; 9.821  ; 9.821  ; 9.821  ;
; SW[14]     ; HEX6[2]     ; 9.813  ;        ;        ; 9.813  ;
; SW[14]     ; HEX6[3]     ; 10.351 ; 10.351 ; 10.351 ; 10.351 ;
; SW[14]     ; HEX6[4]     ;        ; 10.356 ; 10.356 ;        ;
; SW[14]     ; HEX6[5]     ; 10.359 ; 10.359 ; 10.359 ; 10.359 ;
; SW[14]     ; HEX6[6]     ; 10.330 ; 10.330 ; 10.330 ; 10.330 ;
; SW[15]     ; HEX6[0]     ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; SW[15]     ; HEX6[1]     ; 9.501  ;        ;        ; 9.501  ;
; SW[15]     ; HEX6[2]     ; 9.489  ; 9.489  ; 9.489  ; 9.489  ;
; SW[15]     ; HEX6[3]     ; 10.035 ; 10.035 ; 10.035 ; 10.035 ;
; SW[15]     ; HEX6[4]     ; 10.038 ; 10.038 ; 10.038 ; 10.038 ;
; SW[15]     ; HEX6[5]     ; 10.040 ; 10.040 ; 10.040 ; 10.040 ;
; SW[15]     ; HEX6[6]     ; 10.012 ; 10.012 ; 10.012 ; 10.012 ;
; SW[16]     ; HEX6[0]     ; 9.790  ; 9.790  ; 9.790  ; 9.790  ;
; SW[16]     ; HEX6[1]     ; 9.806  ; 9.806  ; 9.806  ; 9.806  ;
; SW[16]     ; HEX6[2]     ; 9.760  ; 9.760  ; 9.760  ; 9.760  ;
; SW[16]     ; HEX6[3]     ; 10.341 ; 10.341 ; 10.341 ; 10.341 ;
; SW[16]     ; HEX6[4]     ;        ; 10.340 ; 10.340 ;        ;
; SW[16]     ; HEX6[5]     ; 10.316 ; 10.316 ; 10.316 ; 10.316 ;
; SW[16]     ; HEX6[6]     ; 10.318 ; 10.318 ; 10.318 ; 10.318 ;
; SW[17]     ; HEX7[0]     ; 9.179  ;        ;        ; 9.179  ;
; SW[17]     ; HEX7[3]     ; 9.149  ;        ;        ; 9.149  ;
; SW[17]     ; HEX7[4]     ; 9.149  ;        ;        ; 9.149  ;
; SW[17]     ; HEX7[5]     ; 9.465  ;        ;        ; 9.465  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX0[0]     ; 4.183 ; 4.183 ; 4.183 ; 4.183 ;
; SW[0]      ; HEX0[1]     ; 4.157 ; 4.157 ; 4.157 ; 4.157 ;
; SW[0]      ; HEX0[2]     ;       ; 4.149 ; 4.149 ;       ;
; SW[0]      ; HEX0[3]     ; 4.064 ; 4.064 ; 4.064 ; 4.064 ;
; SW[0]      ; HEX0[4]     ; 4.079 ;       ;       ; 4.079 ;
; SW[0]      ; HEX0[5]     ; 4.060 ;       ;       ; 4.060 ;
; SW[0]      ; HEX0[6]     ; 4.045 ; 4.045 ; 4.045 ; 4.045 ;
; SW[1]      ; HEX0[0]     ; 4.100 ; 4.100 ; 4.100 ; 4.100 ;
; SW[1]      ; HEX0[1]     ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; SW[1]      ; HEX0[2]     ; 4.065 ;       ;       ; 4.065 ;
; SW[1]      ; HEX0[3]     ; 3.981 ; 3.981 ; 3.981 ; 3.981 ;
; SW[1]      ; HEX0[4]     ;       ; 3.995 ; 3.995 ;       ;
; SW[1]      ; HEX0[5]     ; 3.971 ; 3.971 ; 3.971 ; 3.971 ;
; SW[1]      ; HEX0[6]     ; 3.967 ; 3.967 ; 3.967 ; 3.967 ;
; SW[2]      ; HEX0[0]     ; 3.953 ; 3.953 ; 3.953 ; 3.953 ;
; SW[2]      ; HEX0[1]     ; 3.928 ;       ;       ; 3.928 ;
; SW[2]      ; HEX0[2]     ; 3.918 ; 3.918 ; 3.918 ; 3.918 ;
; SW[2]      ; HEX0[3]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; SW[2]      ; HEX0[4]     ; 3.847 ; 3.847 ; 3.847 ; 3.847 ;
; SW[2]      ; HEX0[5]     ; 3.824 ; 3.824 ; 3.824 ; 3.824 ;
; SW[2]      ; HEX0[6]     ; 3.817 ; 3.817 ; 3.817 ; 3.817 ;
; SW[3]      ; HEX0[0]     ; 3.530 ; 3.530 ; 3.530 ; 3.530 ;
; SW[3]      ; HEX0[1]     ; 3.504 ; 3.504 ; 3.504 ; 3.504 ;
; SW[3]      ; HEX0[2]     ; 3.499 ; 3.499 ; 3.499 ; 3.499 ;
; SW[3]      ; HEX0[3]     ; 3.411 ; 3.411 ; 3.411 ; 3.411 ;
; SW[3]      ; HEX0[4]     ;       ; 3.426 ; 3.426 ;       ;
; SW[3]      ; HEX0[5]     ; 3.402 ; 3.402 ; 3.402 ; 3.402 ;
; SW[3]      ; HEX0[6]     ; 3.391 ; 3.391 ; 3.391 ; 3.391 ;
; SW[4]      ; HEX1[0]     ; 3.582 ; 3.582 ; 3.582 ; 3.582 ;
; SW[4]      ; HEX1[1]     ; 3.632 ; 3.632 ; 3.632 ; 3.632 ;
; SW[4]      ; HEX1[2]     ;       ; 3.404 ; 3.404 ;       ;
; SW[4]      ; HEX1[3]     ; 3.378 ; 3.378 ; 3.378 ; 3.378 ;
; SW[4]      ; HEX1[4]     ; 3.423 ;       ;       ; 3.423 ;
; SW[4]      ; HEX1[5]     ; 3.514 ;       ;       ; 3.514 ;
; SW[4]      ; HEX1[6]     ; 3.531 ; 3.531 ; 3.531 ; 3.531 ;
; SW[5]      ; HEX1[0]     ; 3.665 ; 3.665 ; 3.665 ; 3.665 ;
; SW[5]      ; HEX1[1]     ; 3.715 ; 3.715 ; 3.715 ; 3.715 ;
; SW[5]      ; HEX1[2]     ; 3.492 ;       ;       ; 3.492 ;
; SW[5]      ; HEX1[3]     ; 3.461 ; 3.461 ; 3.461 ; 3.461 ;
; SW[5]      ; HEX1[4]     ;       ; 3.506 ; 3.506 ;       ;
; SW[5]      ; HEX1[5]     ; 3.597 ; 3.597 ; 3.597 ; 3.597 ;
; SW[5]      ; HEX1[6]     ; 3.614 ; 3.614 ; 3.614 ; 3.614 ;
; SW[6]      ; HEX1[0]     ; 3.639 ; 3.639 ; 3.639 ; 3.639 ;
; SW[6]      ; HEX1[1]     ; 3.690 ;       ;       ; 3.690 ;
; SW[6]      ; HEX1[2]     ; 3.453 ; 3.453 ; 3.453 ; 3.453 ;
; SW[6]      ; HEX1[3]     ; 3.432 ; 3.432 ; 3.432 ; 3.432 ;
; SW[6]      ; HEX1[4]     ; 3.476 ; 3.476 ; 3.476 ; 3.476 ;
; SW[6]      ; HEX1[5]     ; 3.560 ; 3.560 ; 3.560 ; 3.560 ;
; SW[6]      ; HEX1[6]     ; 3.590 ; 3.590 ; 3.590 ; 3.590 ;
; SW[7]      ; HEX1[0]     ; 4.137 ; 4.137 ; 4.137 ; 4.137 ;
; SW[7]      ; HEX1[1]     ; 4.188 ; 4.188 ; 4.188 ; 4.188 ;
; SW[7]      ; HEX1[2]     ; 3.954 ; 3.954 ; 3.954 ; 3.954 ;
; SW[7]      ; HEX1[3]     ; 3.929 ; 3.929 ; 3.929 ; 3.929 ;
; SW[7]      ; HEX1[4]     ;       ; 3.974 ; 3.974 ;       ;
; SW[7]      ; HEX1[5]     ; 4.056 ; 4.056 ; 4.056 ; 4.056 ;
; SW[7]      ; HEX1[6]     ; 4.087 ; 4.087 ; 4.087 ; 4.087 ;
; SW[8]      ; HEX4[0]     ; 3.893 ; 3.893 ; 3.893 ; 3.893 ;
; SW[8]      ; HEX4[1]     ; 3.948 ; 3.948 ; 3.948 ; 3.948 ;
; SW[8]      ; HEX4[2]     ;       ; 3.946 ; 3.946 ;       ;
; SW[8]      ; HEX4[3]     ; 3.805 ; 3.805 ; 3.805 ; 3.805 ;
; SW[8]      ; HEX4[4]     ; 3.827 ;       ;       ; 3.827 ;
; SW[8]      ; HEX4[5]     ; 3.824 ;       ;       ; 3.824 ;
; SW[8]      ; HEX4[6]     ; 3.891 ; 3.891 ; 3.891 ; 3.891 ;
; SW[9]      ; HEX4[0]     ; 3.804 ; 3.804 ; 3.804 ; 3.804 ;
; SW[9]      ; HEX4[1]     ; 3.865 ; 3.865 ; 3.865 ; 3.865 ;
; SW[9]      ; HEX4[2]     ; 3.863 ;       ;       ; 3.863 ;
; SW[9]      ; HEX4[3]     ; 3.721 ; 3.721 ; 3.721 ; 3.721 ;
; SW[9]      ; HEX4[4]     ;       ; 3.739 ; 3.739 ;       ;
; SW[9]      ; HEX4[5]     ; 3.742 ; 3.742 ; 3.742 ; 3.742 ;
; SW[9]      ; HEX4[6]     ; 3.805 ; 3.805 ; 3.805 ; 3.805 ;
; SW[10]     ; HEX4[0]     ; 3.000 ; 3.000 ; 3.000 ; 3.000 ;
; SW[10]     ; HEX4[1]     ; 3.060 ;       ;       ; 3.060 ;
; SW[10]     ; HEX4[2]     ; 3.059 ; 3.059 ; 3.059 ; 3.059 ;
; SW[10]     ; HEX4[3]     ; 2.915 ; 2.915 ; 2.915 ; 2.915 ;
; SW[10]     ; HEX4[4]     ; 2.933 ; 2.933 ; 2.933 ; 2.933 ;
; SW[10]     ; HEX4[5]     ; 2.936 ; 2.936 ; 2.936 ; 2.936 ;
; SW[10]     ; HEX4[6]     ; 3.002 ; 3.002 ; 3.002 ; 3.002 ;
; SW[11]     ; HEX4[0]     ; 3.053 ; 3.053 ; 3.053 ; 3.053 ;
; SW[11]     ; HEX4[1]     ; 3.107 ; 3.107 ; 3.107 ; 3.107 ;
; SW[11]     ; HEX4[2]     ; 3.109 ; 3.109 ; 3.109 ; 3.109 ;
; SW[11]     ; HEX4[3]     ; 2.965 ; 2.965 ; 2.965 ; 2.965 ;
; SW[11]     ; HEX4[4]     ;       ; 2.981 ; 2.981 ;       ;
; SW[11]     ; HEX4[5]     ; 2.984 ; 2.984 ; 2.984 ; 2.984 ;
; SW[11]     ; HEX4[6]     ; 3.056 ; 3.056 ; 3.056 ; 3.056 ;
; SW[12]     ; HEX5[0]     ; 2.585 ;       ;       ; 2.585 ;
; SW[12]     ; HEX5[3]     ; 2.577 ;       ;       ; 2.577 ;
; SW[12]     ; HEX5[4]     ; 2.557 ;       ;       ; 2.557 ;
; SW[12]     ; HEX5[5]     ; 2.557 ;       ;       ; 2.557 ;
; SW[13]     ; HEX6[0]     ; 5.486 ; 5.486 ; 5.486 ; 5.486 ;
; SW[13]     ; HEX6[1]     ; 5.489 ; 5.489 ; 5.489 ; 5.489 ;
; SW[13]     ; HEX6[2]     ;       ; 5.487 ; 5.487 ;       ;
; SW[13]     ; HEX6[3]     ; 5.763 ; 5.763 ; 5.763 ; 5.763 ;
; SW[13]     ; HEX6[4]     ; 5.764 ;       ;       ; 5.764 ;
; SW[13]     ; HEX6[5]     ; 5.758 ;       ;       ; 5.758 ;
; SW[13]     ; HEX6[6]     ; 5.745 ; 5.745 ; 5.745 ; 5.745 ;
; SW[14]     ; HEX6[0]     ; 5.551 ; 5.551 ; 5.551 ; 5.551 ;
; SW[14]     ; HEX6[1]     ; 5.555 ; 5.555 ; 5.555 ; 5.555 ;
; SW[14]     ; HEX6[2]     ; 5.552 ;       ;       ; 5.552 ;
; SW[14]     ; HEX6[3]     ; 5.828 ; 5.828 ; 5.828 ; 5.828 ;
; SW[14]     ; HEX6[4]     ;       ; 5.828 ; 5.828 ;       ;
; SW[14]     ; HEX6[5]     ; 5.820 ; 5.820 ; 5.820 ; 5.820 ;
; SW[14]     ; HEX6[6]     ; 5.811 ; 5.811 ; 5.811 ; 5.811 ;
; SW[15]     ; HEX6[0]     ; 5.411 ; 5.411 ; 5.411 ; 5.411 ;
; SW[15]     ; HEX6[1]     ; 5.416 ;       ;       ; 5.416 ;
; SW[15]     ; HEX6[2]     ; 5.412 ; 5.412 ; 5.412 ; 5.412 ;
; SW[15]     ; HEX6[3]     ; 5.691 ; 5.691 ; 5.691 ; 5.691 ;
; SW[15]     ; HEX6[4]     ; 5.693 ; 5.693 ; 5.693 ; 5.693 ;
; SW[15]     ; HEX6[5]     ; 5.681 ; 5.681 ; 5.681 ; 5.681 ;
; SW[15]     ; HEX6[6]     ; 5.672 ; 5.672 ; 5.672 ; 5.672 ;
; SW[16]     ; HEX6[0]     ; 5.553 ; 5.553 ; 5.553 ; 5.553 ;
; SW[16]     ; HEX6[1]     ; 5.560 ; 5.560 ; 5.560 ; 5.560 ;
; SW[16]     ; HEX6[2]     ; 5.553 ; 5.553 ; 5.553 ; 5.553 ;
; SW[16]     ; HEX6[3]     ; 5.837 ; 5.837 ; 5.837 ; 5.837 ;
; SW[16]     ; HEX6[4]     ;       ; 5.838 ; 5.838 ;       ;
; SW[16]     ; HEX6[5]     ; 5.830 ; 5.830 ; 5.830 ; 5.830 ;
; SW[16]     ; HEX6[6]     ; 5.819 ; 5.819 ; 5.819 ; 5.819 ;
; SW[17]     ; HEX7[0]     ; 5.346 ;       ;       ; 5.346 ;
; SW[17]     ; HEX7[3]     ; 5.316 ;       ;       ; 5.316 ;
; SW[17]     ; HEX7[4]     ; 5.316 ;       ;       ; 5.316 ;
; SW[17]     ; HEX7[5]     ; 5.472 ;       ;       ; 5.472 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 139   ; 139  ;
; Unconstrained Output Ports      ; 50    ; 50   ;
; Unconstrained Output Port Paths ; 190   ; 190  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Aug 10 16:11:58 2018
Info: Command: quartus_sta parte1 -c parte1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'parte1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.914
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.914       -15.312 CLOCK_50 
Info (332146): Worst-case hold slack is 2.645
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.645         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627       -89.238 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.460       -11.680 CLOCK_50 
Info (332146): Worst-case hold slack is 2.321
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.321         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627       -89.238 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 400 megabytes
    Info: Processing ended: Fri Aug 10 16:12:00 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


