# cursoverilog
Repositorio con ejercicios en Verilog HDL para aprender diseño digital con FPGA. Cada carpeta incluye código fuente y testbench. La dificultad aumenta progresivamente. Ideal para estudiantes, autodidactas e ingenieros que usan Vivado y la placa Nexys A7.
