<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN"
        "http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd">
<html>
<head>
<title>Jednotky pro správu pamìti (MMU) na mikroprocesorech ARM</title>
<meta name="Author" content="Pavel Tisnovsky" />
<meta name="Generator" content="vim" />
<meta http-equiv="content-type" content="text/html; charset=iso-8859-2" />
<style type="text/css">
         body {color:#000000; background:#ffffff;}
         h1  {font-family: arial, helvetica, sans-serif; color:#ffffff; background-color:#c00000; text-align:center; padding-left:1em}
         h2  {font-family: arial, helvetica, sans-serif; color:#ffffff; background-color:#0000c0; padding-left:1em; text-align:left}
         h3  {font-family: arial, helvetica, sans-serif; color:#000000; background-color:#c0c0c0; padding-left:1em; text-align:left}
         h4  {font-family: arial, helvetica, sans-serif; color:#000000; background-color:#e0e0e0; padding-left:1em; text-align:left}
         a   {font-family: arial, helvetica, sans-serif;}
         li  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         ol  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         ul  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         p   {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify;}
         pre {background:#e0e0e0}
</style>
</head>

<body>

<h1>Jednotky pro správu pamìti (MMU) na mikroprocesorech ARM</h1>

<h3>Pavel Ti¹novský</h3>

<p></p>

<h1>Úvodník</h1>

<p>V&nbsp;dne¹ní èásti seriálu o architekturách poèítaèù se budeme zabývat popisem jednotek pro správu pamìti (Memory Management Unit &ndash; MMU) implementovaných na nìkterých mikroprocesorech s&nbsp;architekturou ARM. MMU je samozøejmì dùle¾itou souèástí tìchto procesorù, proto¾e zaji¹»uje ochranu pamìti i vyu¾ití virtuálního adresního prostoru.</p>



<h2>Obsah</h2>

<p><a href="#k01">1. Jednotky pro správu pamìti (MMU) na mikroprocesorech ARM</a></p>
<p><a href="#k02">2. Rozdìlení virtuální pamìti na stránky a sekce</a></p>
<p><a href="#k03">3. Mapování (pøeklad) mezi virtuálními adresami a adresami fyzické pamìti</a></p>
<p><a href="#k04">4. Struktura záznamù v&nbsp;primární pøekladové tabulce</a></p>
<p><a href="#k05">5. Deskriptory pro sekundární pøekladové tabulky</a></p>
<p><a href="#k06">6. Pøeklad virtuální adresy na adresu fyzickou</a></p>
<p><a href="#k07">7. Øídicí registry urèené pro konfiguraci MMU</a></p>
<p><a href="#k08">8. Registry <strong>c1</strong>, <strong>c2</strong> a <strong>c3</strong></a></p>
<p><a href="#k09">9. Odkazy na Internetu</a></p>



<p><a name="k01"></a></p>
<h2 id="k01">1. Jednotky pro správu pamìti (MMU) na mikroprocesorech ARM</h2>

<p><a href="http://www.root.cz/serialy/co-se-deje-v-pocitaci/">V&nbsp;seriálu o
architekturách poèítaèù</a> jsme si ji¾ popsali jak základní programátorský
model mikroprocesorù s&nbsp;architekturou <i>ARM</i>, tak i nìkteré moduly,
které mohou obohacovat pùvodní èistì RISCové procesorové jádro tìchto èipù
napøíklad o operace s&nbsp;hodnotami reprezentovanými ve formátu plovoucí
øádové èárky (<i>FP &ndash; Floating Point</i>) èi o operace provádìné nad
vektory dat a nikoli pouze se skalárními operandy. Ov¹em prozatím jsme se jen
velmi okrajovì zmiòovali o dal¹ím dùle¾itém modulu, kterým jsou nìkteré
mikroprocesory <i>ARM</i> vybaveny. Jedná se o modul/jednotku urèenou pro
<i>správu pamìti</i>: <i>Memory Management Unit (MMU)</i>. Pod tímto pojmem se
u moderních mikroprocesorù skrývají pøedev¹ím dvì hardwarovì podporované
operace: ochrana pamìti (napøíklad zákaz zápisu do sekce s&nbsp;binárním
programovým kódem &ndash; jde o kódový èi té¾ textový segment) a s&nbsp;ní
èásteènì související virtualizace pamìti.</p>

<p>Samotná virtualizace má v&nbsp;praxi takté¾ dva významy, proto¾e se
s&nbsp;jejím vyu¾itím mohou od sebe izolovat adresové prostory jednotlivých
procesù (to je vyu¾íváno v&nbsp;nìkterých operaèních systémech) a souèasnì je
umo¾nìno, aby se jednotlivé stránky virtuální pamìti mohly odlo¾it napøíklad na
pevný disk do swapovacího souboru èi do swapovacího oddílu. Zpùsob vyu¾ití
jednotky <i>MMU</i> je do znaèné míry závislý na pou¾itém operaèním systému a
vìt¹ina dnes pou¾ívaných operaèních systémù bì¾ících na mikroprocesorech
<i>ARM</i> skuteènì tuto jednotku nìjakým zpùsobem vyu¾ívá (èi ji dokonce pro
svou èinnost pøímo vy¾aduje), a» ji¾ se jedná o <i>Linux</i> (té¾
<i>Android</i> pou¾ívající linuxové jádro), <i>Symbian</i> èi <i>WindowsCE</i>.
V&nbsp;nìkterých pøípadech je <i>MMU</i> vyu¾ita pøedev¹ím pro ochranu pamìti
mezi bì¾ícími procesy a takté¾ pro vytvoøení izolovaných adresních prostorù pro
tyto procesy, v&nbsp;ostatních operaèních systémech je implementováno i
odkládání pamì»ových stránek do swapovacího prostoru.</p>

<p>V&nbsp;pøípadì, ¾e je funkce <i>MMU</i> povolena, zaène se na hardwarové
úrovni s&nbsp;vyu¾itím nìkolika tabulek (ulo¾ených v&nbsp;operaèní pamìti) a
speciálních øídicích registrù provádìt mapování (té¾ pøeklad) virtuálních adres
pou¾ívaných v&nbsp;bì¾ících procesech na adresy fyzické s&nbsp;tím, ¾e je mo¾né
&ndash; opìt na hardwarové úrovni &ndash; provádìt kontrolu pøístupu do
jednotlivých oblastí virtuálního adresového prostoru.</p>



<p><a name="k02"></a></p>
<h2 id="k02">2. Rozdìlení virtuální pamìti na stránky a sekce</h2>

<p>Aby bylo pou¾ití virtuální pamìti po technické stránce vùbec proveditelné,
není samozøejmì mo¾né mapovat <i>ka¾dou</i> virtuální adresu na
<i>libovolnou</i> adresu fyzickou, proto¾e by pøekladová tabulka musela mít
minimálnì stejnou velikost, jakou má virtuální adresní prostor. Namísto toho je
proto ka¾dá virtuální adresa rozdìlena na dvì èásti: horních <i>m</i> bitù je
skuteènì transformováno (pøekládáno) na bázovou adresu fyzické stránky (a to
rùzným zpùsobem &ndash; jednou, dvìma a v&nbsp;nìkterých pøípadech dokonce i
trojúrovòovou strukturou pøekladových tabulek), zatímco spodních <i>n</i> bitù
pøedstavuje offset, který je posléze jednodu¹e pøièten k&nbsp;vypoètené fyzické
bázové adrese. Zpùsobem rozdìlení adresy na horních <i>m</i> bitù a spodních
<i>n</i> bitù urèuje výrobce mikroprocesorù velikost pamì»ových stránek.</p>

<p>U nìkterých architektur mikroprocesorù je toto rozdìlení konstantní, co¾ má
kromì implementaèní jednoduchosti ale i své nevýhody, proto¾e to nemusí zcela
vyhovovat potøebám v¹ech aplikací. Napøíklad pro bìh virtuálních strojù (a» ji¾
se jedná o virtuální stroje programovacích jazykù èi o celé virtualizované
poèítaèe) je vhodné pou¾ívat vìt¹í stránky, proto¾e virtuální stroj si pamì»
doká¾e spravovat sám a navíc se sni¾ují pamì»ové nároky pøekladových tabulek a
zlep¹uje se i vyu¾ití <i>TLB</i> &ndash; pro více informací o <i>TLB</i> viz
dal¹í èást seriálu. Z&nbsp;tohoto dùvodu jsou u mikroprocesorù <i>ARM</i> kromì
klasických &bdquo;malých&ldquo; stránek pou¾ívány i stránky &bdquo;velké&ldquo;
a dokonce i takzvané sekce o velikosti 1MB a na nìkterých mikroprocesorech i
&bdquo;supersekce&ldquo; o velikosti 16MB.</p>

<p>Zatímco pro pøeklad mezi virtuální adresou a fyzickou adresou se
v&nbsp;pøípadì sekcí a supersekcí pou¾ívá pouze jednoúrovòová mapovací tabulka,
u stránek (nezávisle na velikosti tìchto stránek) se vyu¾ívá struktura tabulek
majících dvì úrovnì. Pou¾ití dvouúrovòových tabulek je nutné pøedev¹ím
z&nbsp;toho dùvodu, aby nebyla jediná mapovací tabulka pøíli¹ rozsáhlá. Pod
tímto odstavcem jsou vypsány typické velikosti stránek a sekcí u mikroprocesorù
<i>ARM</i>. Na tomto místì je vhodné upozornit na to, ¾e ne v¹echny
mikroprocesory je¹tì podporují <i>tiny</i> stránky a na druhou stranu
&bdquo;supersekce&ldquo; jsou dostupné jen u modernìj¹ích mikroprocesorových
jader:</p>

<table>
<tr><th>#</th><th>Velikost regionu</th><th>Název (terminologie ARM)</th></tr>
<tr><td>1</td><td> 1 kB</td><td>tiny page</td></tr>
<tr><td>2</td><td> 4 kB</td><td>small page</td></tr>
<tr><td>3</td><td>64 kB</td><td>large page</td></tr>
<tr><td>4</td><td> 1 MB</td><td>sekce (section)</td></tr>
<tr><td>5</td><td>16 MB</td><td>supersekce (supersection)</td></tr>
</table>



<p><a name="k03"></a></p>
<h2 id="k03">3. Mapování (pøeklad) mezi virtuálními adresami a adresami fyzické pamìti</h2>

<p>V&nbsp;této kapitole si øekneme základní informace o zpùsobu transformace
virtuálních adres, tj.&nbsp;adres pou¾ívaných v&nbsp;programech, na adresy
fyzické, tj.&nbsp;na adresy, které lze zjistit na externí adresové sbìrnici
mikroprocesoru. V&nbsp;pøípadì, ¾e je jednotka <i>MMU</i> na mikroprocesoru
<i>ARM</i> pøítomna a její èinnost je povolena, je ka¾dá virtuální adresa
pøevádìna na adresu fyzickou na základì informací ulo¾ených v&nbsp;nìkolika
tabulkách. Nejprve je virtuální adresa rozdìlena do dvou èástí: horní bity
s&nbsp;indexy 20 a¾ 31 tvoøí index do primární mapovací (pøekladové) tabulky a
význam bitù s&nbsp;indexy 0 a¾ 19 se li¹í podle toho, zda se pro pøeklad
vyu¾ívají stránky èi sekce. Nejdøíve se podívejme na to, co se stane
s&nbsp;horními bity s&nbsp;indexy 20 a¾ 31. Tyto bity jsou spojeny s&nbsp;bity
14 a¾ 31 ulo¾enými v&nbsp;øídicím registru <strong>c2</strong>, jeho¾ plný
název je <i>Translation Table Base Register</i> (viz té¾ <a href="#k08">osmou
kapitolu</a>). Zpùsob vzájemného zkombinování horních bitù virtuální adresy a
obsahu registru <strong>c2</strong> je zobrazen na následujících schématu:</p>

<pre>
&nbsp;
                   31         20 19                   0
                   +------------+---------------------+
                   |   index    |                     | &lt;--- 32bitová virtuální adresa
                   +------------+---------------------+
                          |
                          |
31               14 13    v        0
+------------------+------|--------+
| translation base | 00000|0000000 | &lt;---------------------- øídicí registr c2
+------------------+------|--------+                            (Translation Table Base Register)
         |                |
         |                |
31       v       14 13    v        0
+------------------+-----------+-+-+
| translation base | index     |0|0|
+------------------+-----------+-+-+
                  |                  
                  |                  
31                v                0
+----------------------------------+
| deskriptor pro sekce nebo stránky|
+----------------------------------+
&nbsp;
</pre>

<p>Pov¹imnìte si zejména toho, ¾e vytvoøená adresa ukazující do primární
pøekladové tabulky je v¾dy zarovnána na adresu dìlitelnou ètyømi, proto¾e
spodní dva bity vytvoøené adresy jsou v¾dy nulové. To samozøejmì není náhoda,
proto¾e ka¾dý záznam má v&nbsp;této tabulce velikost právì ètyøi bajty (viz té¾
následující kapitoly). Vzhledem k&nbsp;tomu, ¾e indexová èást adresy má ¹íøku
dvanácti bitù (bity s&nbsp;indexy 20 a¾ 31), mù¾e primární pøekladová tabulka
obsahovat maximálnì 2<sup>12</sup>=4096 záznamù a její celková velikost tedy
nepøesáhne ¹estnáct kilobajtù, co¾ mj.&nbsp;znamená, ¾e je velká ¹ance na to,
aby byla celá tato tabulka umístìna ve vyrovnávací pamìti:</p>

<pre>
&nbsp;
Translation table base
+---------------+
|  záznam 0     | 4 bajty
+---------------+
|  záznam 1     | 4 bajty
+---------------+
|      ...      |
|      ...      |
|      ...      |
|      ...      |
|      ...      |
|      ...      |
+---------------+
|  záznam 4095  | 4 bajty
+---------------+
&nbsp;
</pre>



<p><a name="k04"></a></p>
<h2 id="k04">4. Struktura záznamù v&nbsp;primární pøekladové tabulce</h2>

<p>V&nbsp;závìru pøedchozí kapitoly jsme si øekli, ¾e primární pøekladová
tabulka mù¾e obsahovat a¾ 4096 záznamù, z&nbsp;nich¾ ka¾dý má ¹íøku ètyøi
bajty. Obsah tìchto ètyø bajtù se li¹í podle toho, jaký typ záznamu &ndash;
lépe øeèeno jaký <i>deskriptor</i> &ndash; je zde ulo¾en. Typ deskriptoru lze
získat ze spodních dvou bitù ka¾dého záznamu:</p>

<table>
<tr><th>Bit 1</th><th>Bit 0</th><th>Typ deskriptoru</th></tr>
<tr><td>0</td><td>0</td><td>pøístup na tento deskriptor vygeneruje výjimku</td></tr>
<tr><td>0</td><td>1</td><td>deskriptor pro &bdquo;hrubì&ldquo; dìlenou stránku (<i>coarse page</i>)</td></tr>
<tr><td>1</td><td>0</td><td>deskriptor pro sekci (<i>section</i>)</td></tr>
<tr><td>1</td><td>1</td><td>deskriptor pro &bdquo;jemnì&ldquo; dìlenou stránku (<i>fine page</i>)</td></tr>
</table>

<p>Nejjednodu¹¹í je formát záznamu pro deskriptor obsahující
v&nbsp;nejspodnìj¹ích dvou bitech nulu. Pøístup k&nbsp;tomuto typu deskriptoru
vyvolá výjimku a samozøejmì se neprovede pøeklad adresy:</p>

<pre>
&nbsp;
 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
+-----------------------------------------------------------------------------------------+--+--+
|                                                                                         | 0| 0|
+-----------------------------------------------------------------------------------------+--+--+
&nbsp;
</pre>

<p>Mnohem zajímavìj¹í je formát záznamu s&nbsp;deskriptorem pro sekci
(<i>section</i>). V&nbsp;tomto pøípadì je 32bitový záznam rozdìlen do nìkolika
bitových polí, pøièem¾ nejdùle¾itìj¹í je èást, v&nbsp;ní¾ je ulo¾ena bázová
fyzická adresa sekce, která je pøidána ke spodním dvaceti bitùm adresy
virtuální (víme ji¾, ¾e horních dvanáct bitù virtuální adresy je pou¾ito pro
pøístup k&nbsp;deskriptoru). Není tì¾ké vypoèítat, ¾e velikost sekce je
skuteènì rovna 2<sup>20</sup>=1 MB. Dal¹í bity deskriptoru urèují takzvanou
<i>doménu</i> (bude vysvìtlena dále), dvojici pøístupových bitù
<strong>AC</strong> a bity <strong>B</strong> a <strong>C</strong> urèující
zpùsob vyu¾ití vyrovnávací pamìti (write-back, write-through atd.):</p>

<pre>
&nbsp;
 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
+-----------------------------------+-----------------------+-----+--+-----------+--+--+--+--+--+
|    bázová fyzická adresa sekce    | tyto bity jsou nulové | AC  | 0|  doména   | 1| C| B| 1| 0|
+-----------------------------------+-----------------------+-----+--+-----------+--+--+--+--+--+
&nbsp;
</pre>

<p>Dal¹í dva typy deskriptorù korespondují se sekundárními pøekladovými
tabulkami adres a budou popsány v&nbsp;navazující kapitole.</p>



<p><a name="k05"></a></p>
<h2 id="k05">5. Deskriptory pro sekundární pøekladové tabulky</h2>

<p>Tøetí typ deskriptoru ulo¾ený v&nbsp;primární pøekladové tabulce obsahuje
adresu sekundární pøekladové tabulky s&nbsp;informacemi o &bdquo;hrubì&ldquo;
rozdìlených stránkách (<i>coarse pages</i>). Tato sekundární tabulka obsahuje
256 záznamù a mù¾e být naplnìna informacemi o pamì»ovém regionu o velikosti
1MB, který je rozdìlen do blokù/stránek o velikosti ètyøi kilobajty
(4096&times;256=1MB), Deskriptor je v&nbsp;tomto pøípadì opìt rozdìlen do
bitových polí, pøedev¹ím na informace o <i>doménì</i> (ètyøi bity) a informace
o bázové adrese sekundární tabulky (22 bitù):</p>

<pre>
&nbsp;
 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
+-----------------------------------------------------------------+--+-----------+--+--+--+--+--+
|   bázová adresa tabulky stránek                                 | 0|  doména   | 1| 0| 0| 0| 1|
+-----------------------------------------------------------------+--+-----------+--+--+--+--+--+
&nbsp;
</pre>

<p>Tento deskriptor lze pou¾ít i pro adresování stránek o velikosti 64 kB,
ov¹em sekundární tabulka musí v&nbsp;tomto pøípadì obsahovat v¾dy 16&times;
stejný záznam za sebou.</p>

<p>Následuje poslední typ deskriptoru pou¾itý pro ulo¾ení informací o
sekundární pøekladové tabulce obsahující 1024 záznamù, pøièem¾ ka¾dý záznam
odpovídá pamì»ovému regionu o velikosti jeden kilobajt: 1024&times;1024=1MB.
Pov¹imnìte si, ¾e v&nbsp;tomto pøípadì má bázová adresa sekundární tabulky
¹íøku pouze 20 bitù:</p>

<pre>
&nbsp;
 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
+-----------------------------------------------------------+--+--+--+-----------+--+--+--+--+--+
|   bázová adresa tabulky stránek                           | 0| 0| 0|  doména   | 1| 0| 0| 1| 1|
+-----------------------------------------------------------+--+--+--+-----------+--+--+--+--+--+
&nbsp;
</pre>

<p>I tento deskriptor lze pou¾ít pro adresování stránek o velikosti 64 kB,
ov¹em sekundární tabulka musí v&nbsp;tomto pøípadì obsahovat stejný záznam
zkopírovaný 64&times; za sebou.</p>



<p><a name="k06"></a></p>
<h2 id="k06">6. Pøeklad virtuální adresy na adresu fyzickou</h2>

<p>Pøeklad mezi virtuální adresou a adresou fyzickou se provádí odli¹nì podle
obsahu deskriptorù ulo¾ených v&nbsp;primární pøekladové tabulce. Situace je
nejjednodu¹¹í v&nbsp;pøípadì sekcí, proto¾e tam je pouze provedena náhrada
horních dvaceti bitù adresy za hodnotu ulo¾enou v&nbsp;primární pøekladové
tabulce. Zpùsob pøekladu je ukázán na následujícím schématu, s&nbsp;jeho¾ horní
èástí jsme se seznámili ji¾ ve tøetí kapitole:</p>

<pre>
&nbsp;
                   31         20 19                   0
                   +------------+---------------------+
                   |   index    |        offset       | &lt;--- 32bitová virtuální adresa
                   +------------+---------------------+
                          |                  |
                          |                  |
31               14 13    v        0         |
+------------------+------|--------+         |
| translation base | 00000|0000000 | &lt;-------|----------------- øídicí registr c2
+------------------+------|--------+         |                  (Translation Table Base Register)
         |                |                  |
         |                |                  |
31       v       14 13    v        0         |
+------------------+-----------+-+-+         |
| translation base | index     |0|0|         |
+------------------+-----------+-+-+         |
                  |                          |
                  |                          |
31                v                0         |
+----------------------------------+         |
| deskriptor pro sekce nebo stránky|         |
+----------------------------------+         |
                         |                   |
                         |                   |
                   31    v    20 19          v      0
                   +------------+---------------------+
                   |    báze    |       offset        | &lt;--- 32bitová fyzická adresa
                   +------------+---------------------+
&nbsp;
</pre>

<p>V&nbsp;pøípadì, ¾e se namísto sekcí pou¾ívají stránky (<i>large page</i>,
<i>small page</i>, <i>tiny page</i>), je nutné pøi výpoètu fyzické adresy navíc
je¹tì získat záznam ze sekundární pøekladové tabulky. Sekundární pøekladové
tabulky jsou navr¾eny takovým zpùsobem, aby v¾dy popisovaly region o velikosti
1MB, ov¹em rozdìlený na stránky o rùzné velikosti: 1kB (<i>tiny page</i>), 4kB
(<i>small page</i>) èi 64kB (<i>large page</i>). Víme ji¾, ¾e lze pou¾ít
&bdquo;hrubì rozdìlenou&ldquo; sekundární tabulku s&nbsp;256 záznamy
popisujícími stránky o velikosti 4KB, nebo &bdquo;jemnì rozdìlenou&ldquo;
sekundární tabulku s&nbsp;1024 záznamy popisujícími stránky o velikosti
1KB:</p>

<p>Hrubì rozdìlená sekundární tabulka stránek:</p>

<pre>
+---------------+
|  záznam 0     | ----&gt; odkaz na large page (bity adresy 0 a¾ 15, velikost stránky 64kB)
+---------------+ ----&gt; odkaz na small page (bity adresy 0 a¾ 11, velikost stránky 4kB)
|  záznam 1     |
+---------------+
|      ...      |
|      ...      |
|      ...      |
|      ...      |
|      ...      |
|      ...      |
+---------------+
|  záznam 255   |
+---------------+
</pre>

<p>Jemnì rozdìlená tabulka stránek:</p>

<pre>
+---------------+
|  záznam 0     | ----&gt; odkaz na large page (bity adresy 0 a¾ 15, velikost stránky 64kB)
+---------------+ ----&gt; odkaz na small page (bity adresy 0 a¾ 11, velikost stránky 4kB)
|  záznam 1     | ----&gt; odkaz na tiny page (bity adresy 0 a¾ 9, velikost stránky 1kB)
+---------------+
|      ...      |
|      ...      |
|      ...      |
|      ...      |
|      ...      |
|      ...      |
+---------------+
|  záznam 1024  |
+---------------+
</pre>

<p>Pøeklad adresy pak vypadá následovnì (pùvodní virtuální adresa obsahuje dva
indexy a offset):</p>

<pre>
&nbsp;
                         31         20 19       12 11       0
                         +------------+-----------+---------+
                         |   index    | 2nd index | offset  | &lt;--- 32bitová virtuální adresa
                         +------------+-----------+---------+
                          |                  |        |
                          |                  |        |
31               14 13    v        0         |        |
+------------------+------|--------+         |        |
| translation base | 00000|0000000 | &lt;-------|--------|--------- øídicí registr c2
+------------------+------|--------+         |        |          (Translation Table Base Register)
         |                |                  |        |
         |                |                  |        |
31       v       14 13    v        0         |        |
+------------------+-----------+-+-+         |        |
| translation base | index     |0|0|         |        |
+------------------+-----------+-+-+         |        |
                  |                          |        |
                  |                          |        |
31                v                0         |        |
+----------------------------------+         |        |
| deskriptor pro sekce nebo stránky|         |        |
+----------------------------------+         |        |
                  |                          |        |
                  |                          |        |
                  |                          |        |
                  |        +---------------+ |        |
                  +--------|  záznam 0     | |        |
                           +---------------+ |        |
                         +-|  záznam 1     |&lt;+        |
                         | +---------------+          |
                         | |      ...      |          |
                         | |      ...      |          |
                         | |      ...      |          |
                         | |      ...      |          |
                         | |      ...      |          |
                         | |      ...      |          |
                         | +---------------+          |
                         | |  záznam 255   |          |
                         | +---------------+          |
                         |                            |
                         |                            |
                         |                            |
                         |                            |
                         |                            |
                         |                            |
                         |                            |
                      31 v                 12 11      v  0
                      +----------------------+-----------+
                      |    báze              |  offset   | &lt;--- 32bitová fyzická adresa
                      +----------------------+-----------+
&nbsp;
</pre>

<p>V&nbsp;pøípadì <i>tiny</i> stránek se pouze zmìní velikost offsetu (má jen
10 bitù pro adresaci v&nbsp;rámci jednoho kilobajtu) a souèasnì se zvìt¹í
velikost druhého indexu, který musí mít takté¾ ¹íøku 10 bitù pro výbìr jednoho
z&nbsp;1024 záznamù ze sekundární tabulky:</p>

<pre>
&nbsp;
                         31         20 19       10 9        0
                         +------------+-----------+---------+
                         |   index    | 2nd index | offset  | &lt;--- 32bitová virtuální adresa
                         +------------+-----------+---------+
                          |                  |        |
                          |                  |        |
31               14 13    v        0         |        |
+------------------+------|--------+         |        |
| translation base | 00000|0000000 | &lt;-------|--------|--------- øídicí registr c2
+------------------+------|--------+         |        |          (Translation Table Base Register)
         |                |                  |        |
         |                |                  |        |
31       v       14 13    v        0         |        |
+------------------+-----------+-+-+         |        |
| translation base | index     |0|0|         |        |
+------------------+-----------+-+-+         |        |
                  |                          |        |
                  |                          |        |
31                v                0         |        |
+----------------------------------+         |        |
| deskriptor pro sekce nebo stránky|         |        |
+----------------------------------+         |        |
                  |                          |        |
                  |                          |        |
                  |                          |        |
                  |        +---------------+ |        |
                  +--------|  záznam 0     | |        |
                           +---------------+ |        |
                         +-|  záznam 1     |&lt;+        |
                         | +---------------+          |
                         | |      ...      |          |
                         | |      ...      |          |
                         | |      ...      |          |
                         | |      ...      |          |
                         | |      ...      |          |
                         | |      ...      |          |
                         | +---------------+          |
                         | |  záznam 1023  |          |
                         | +---------------+          |
                         |                            |
                         |                            |
                         |                            |
                         |                            |
                         |                            |
                         |                            |
                         |                            |
                      31 v                 10 9       v  0
                      +----------------------+-----------+
                      |    báze              |  offset   | &lt;--- 32bitová fyzická adresa
                      +----------------------+-----------+
&nbsp;
</pre>


<p><a name="k07"></a></p>
<h2 id="k07">7. Øídicí registry urèené pro konfiguraci MMU</h2>

<p>Konfigurace jednotky pro správu pamìti (<i>MMU</i>) je ulo¾ena
v&nbsp;nìkolika øídicích registrech, z&nbsp;nich¾ nìkteré jsou urèeny pouze pro
ètení, jiné pro zápis (napøíklad se jedná o registr <strong>c8</strong>) a u
dal¹ích registrù je mo¾né provádìt jak jejich ètení, tak i zápis (navíc se
chování mù¾e mìnit v&nbsp;závislosti na pou¾itém adresovacím re¾imu, to v¹ak
ji¾ zabíháme do pøíli¹ velkých podrobností). Pro ètení èi zápis dat do øídicích
registrù se pou¾ívají instrukce nazvané <strong>MRC</strong> a
<strong>MCR</strong> v&nbsp;následujícím tvaru:</p>

<pre>
&nbsp;
; ètení registru c2 - Translation Table Base Register
MRC p15, 0, R0, c2, c0, 0
&nbsp;
; zápis do registru c2 - Translation Table Base Register 
MCR p15, 0, R0, c2, c0, 0
&nbsp;
</pre>

<p>V&nbsp;následující tabulce jsou vypsána jména ¹estnácti øídicích registrù
urèených pro øízení <i>MMU</i>. Funkce jednotlivých øídicích registrù se mù¾e u
nìkterých procesorových jader odli¹ovat, tak¾e ní¾e uvedená tabulka v¹ech
øídicích registrù mù¾e být roz¹íøena èi naopak zmen¹ena (resp.&nbsp;nìkteré
registry nemusí být v¾dy vyu¾ity):</p>

<table>
<tr><th>#</th><th>Registr</th><th>Plné jméno</th><th>Poznámka</th></tr>
<tr><td> 1</td><td>c0 </td><td>ID Code, Cache Type, and TCM Status Registers</td><td>obsahuje kód architektury, èíslo revize èipu, kód výrobce èipu, ....</td></tr>
<tr><td> 2</td><td>c1 </td><td>Control Register</td><td><a href="#k08">viz kapitolu èíslo 8</a></td></tr>
<tr><td> 3</td><td>c2 </td><td>Translation Table Base Register</td><td><a href="#k08">viz kapitolu èíslo 8</a></td></tr>
<tr><td> 4</td><td>c3 </td><td>Domain Access Control Register</td><td><a href="#k08">viz kapitolu èíslo 8</a></td></tr>
<tr><td> 5</td><td>c4 </td><td>Register c4</td><td>nevyu¾ito</td></tr>
<tr><td> 6</td><td>c5 </td><td>Fault Status Registers</td><td>obsahuje èíslo domény D0-D15 a typ výjimky pøi pøístupu do pamìti (pou¾ito pøi zji¹»ování pøíèiny výjimky)</td></tr>
<tr><td> 7</td><td>c6 </td><td>Fault Address Register</td><td>obsahuje virtuální adresu, kde do¹lo k&nbsp;výjimce pøi pøístupu do pamìti (pou¾ito pøi zji¹»ování pøíèiny výjimky)</td></tr>
<tr><td> 8</td><td>c7 </td><td>Cache Operations Register</td><td>øízení vyrovnávací pamìti a zápisového bufferu</td></tr>
<tr><td> 9</td><td>c8 </td><td>TLB Operations Register</td><td>øízení zneplatnìní vybrané èásti TLB èi pouze jednoho záznamu (viz navazující èlánek)</td></tr>
<tr><td>10</td><td>c9 </td><td>Cache Lockdown and TCM Region Registers</td><td>øízení zpùsobu vyu¾ití obou èástí TBL (viz navazující èlánek)</td></tr>
<tr><td>11</td><td>c10</td><td>TLB Lockdown Register</td><td>øízení zpùsobu vyu¾ití obou èástí TBL (viz navazující èlánek)</td></tr>
<tr><td>12</td><td>c11</td><td>Register c11</td><td>nevyu¾ito</td></tr>
<tr><td>13</td><td>c12</td><td>Register c12</td><td>nevyu¾ito</td></tr>
<tr><td>14</td><td>c13</td><td>Process ID Register</td><td>pou¾it pro dva úèely: rychlé pøepnutí kontextu a zmìnu kontextu</td></tr>
<tr><td>15</td><td>c14</td><td>Register c14</td><td>nevyu¾ito</td></tr>
<tr><td>16</td><td>c15</td><td>Test and Debug Register</td><td>pou¾it pro testování, rozdílné chování pro rùzná jádra</td></tr>
</table>



<p><a name="k08"></a></p>
<h2 id="k08">8. Registry <strong>c1</strong>, <strong>c2</strong> a <strong>c3</strong></h2>

<p>Registr <strong>c1</strong> má prostý název <i>Control Register</i>. Tento
32bitový registr obsahuje nìkolik øídicích bitù umístìných do registru
<strong>c1</strong> následujícím zpùsobem:</p>

<pre>
&nbsp;
 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
+--------------------------------------+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+
|              vynulováno              | 1| 0| 1|L4|RR| V| I| 0| 0| R| S| B| 1| 1| 1| 1| C| A| M|
+--------------------------------------+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+
&nbsp;
</pre>

<p>Význam jednotlivých bitù registru <strong>c1</strong>:</p>

<table>
<tr><th>Bit</th><th>Oznaèení</th><th>Význam</th></tr>
<tr><td> 0</td><td> M</td><td>globální povolení èi zákaz funkce <i>MMU</i></td></tr>
<tr><td> 1</td><td> A</td><td>povolení èi zákaz kontroly zarovnání dat</td></tr>
<tr><td> 2</td><td> C</td><td>povolení èi zákaz datové vyrovnávací pamìti</td></tr>
<tr><td> 7</td><td> B</td><td>pøepínání little endian/big endian</td></tr>
<tr><td> 8</td><td> S</td><td>zapnutí/vypnutí ochrany systému (bude vysvìtleno pøí¹tì)</td></tr>
<tr><td> 9</td><td> R</td><td>zapnutí/vypnutí ochrany ROM (bude vysvìtleno pøí¹tì)</td></tr>
<tr><td>12</td><td> I</td><td>povolení èi zákaz instrukèní vyrovnávací pamìti</td></tr>
<tr><td>13</td><td> V</td><td>øídí umístìní vektorù výjimek</td></tr>
<tr><td>14</td><td>RR</td><td>øízení funkce datové i instrukèní vyrovnávací pamìti</td></tr>
<tr><td>15</td><td>L4</td><td>zmìna funkce T-bitu</td></tr>
</table>

<p>Plné jméno øídicího registru <strong>c2</strong> je <i>Translation Table
Base Register</i>. S&nbsp;tímto registrem jsme se vlastnì ji¾ seznámili <a
href="#k03">ve tøetí kapitole</a>, proto¾e tento registr je pou¾it pro ulo¾ení
poèáteèní adresy primární pøekladové tabulky. Adresa je ve skuteènosti ulo¾ena
pouze v&nbsp;horních osmnácti bitech, proto¾e spodních 14 bitù má být nulových.
Dùvod je jednoduchý &ndash; bázovou adresu není nutné sèítat s&nbsp;indexem do
primární tabulky, ale lze namísto toho pou¾ít mnohem rychlej¹í skládání
bitù:</p>

<pre>
&nbsp;
 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
+-----------------------------------------------------+-----------------------------------------+
|            translation table base                   |                vynulováno               |
+-----------------------------------------------------+-----------------------------------------+
&nbsp;
</pre>

<p>Øídicí registr <strong>c3</strong> s&nbsp;plným názvem <i>Domain Access
Control Register</i> je rozdìlen do ¹estnácti dvoubitových polí. Ka¾dé
z&nbsp;tìchto bitových polí slou¾í k&nbsp;nastavení pøístupových práv pro jednu
ze ¹estnácti <i>domén</i> <strong>d0</strong> a¾ <strong>d15</strong>:</p>

<pre>
&nbsp;
 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
+-----+-----+-----+-----+-----+-----+-----+-----+-----+-----+-----+-----+-----+-----+-----+-----+
| d15 | d14 | d13 | d12 | d11 | d10 | d9  | d8  | d7  | d6  | d5  | d4  | d3  | d2  | d1  | d0  |
+-----+-----+-----+-----+-----+-----+-----+-----+-----+-----+-----+-----+-----+-----+-----+-----+
&nbsp;
</pre>

<p>Význam v¹ech ètyø mo¾ných bitových kombinací je vypsán v&nbsp;následující
tabulce:</p>

<table>
<tr><th>bit 1</th><th>bit 0</th><th>Význam</th></tr>
<tr><td>0</td><td>0</td><td>zákaz pøístupu do stránek s&nbsp;touto nastavenou doménou</td></tr>
<tr><td>0</td><td>1</td><td>pøístup do stránek/sekcí s&nbsp;touto doménou je testován podle jejich AC bitù</td></tr>
<tr><td>1</td><td>0</td><td>rezervováno (podobnì jako kombinace 00)</td></tr>
<tr><td>1</td><td>1</td><td>pøístup do stránek/sekcí s&nbsp;touto doménou není testován na základì jejich AC bitù</td></tr>
</table>



<p><a name="k09"></a></p>
<h2 id="k09">9. Odkazy na Internetu</h2>

<ol>

<li>The VFP architecture<br />
<a href="http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.dui0056d/Bcfibfha.html">http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.dui0056d/Bcfibfha.html</a>
</li>

<li>NEON<br />
<a href="http://www.arm.com/products/processors/technologies/neon.php">http://www.arm.com/products/processors/technologies/neon.php</a>
</li>

<li>ARM Floating Point Accelerator (ARM FPA)<br />
<a href="http://vswww.kaist.ac.kr/ver4.0/index.php/research/past-research/arm-fpa.html">http://vswww.kaist.ac.kr/ver4.0/index.php/research/past-research/arm-fpa.html</a>
</li>

<li>Coding for NEON - Part 1: Load and Stores<br />
<a href="http://blogs.arm.com/software-enablement/161-coding-for-neon-part-1-load-and-stores/">http://blogs.arm.com/software-enablement/161-coding-for-neon-part-1-load-and-stores/</a>
</li>

<li>Coding for NEON - Part 2: Dealing With Leftovers<br />
<a href="http://blogs.arm.com/software-enablement/196-coding-for-neon-part-2-dealing-with-leftovers/">http://blogs.arm.com/software-enablement/196-coding-for-neon-part-2-dealing-with-leftovers/</a>
</li>

<li>Coding for NEON - Part 3: Matrix Multiplication<br />
<a href="http://blogs.arm.com/software-enablement/241-coding-for-neon-part-3-matrix-multiplication/">http://blogs.arm.com/software-enablement/241-coding-for-neon-part-3-matrix-multiplication/</a>
</li>

<li>Coding for NEON - Part 4: Shifting Left and Right<br />
<a href="http://blogs.arm.com/software-enablement/277-coding-for-neon-part-4-shifting-left-and-right/">http://blogs.arm.com/software-enablement/277-coding-for-neon-part-4-shifting-left-and-right/</a>
</li>

<li>DSP &amp; SIMD<br />
<a href="http://www.arm.com/products/processors/technologies/dsp-simd.php">http://www.arm.com/products/processors/technologies/dsp-simd.php</a>
</li>

<li>Improving ARM Code Density and Performance<br />
<a href="New Thumb Extensions to the ARM Architecture Richard Phelan">New Thumb Extensions to the ARM Architecture Richard Phelan</a>
</li>

<li>The ARM Processor Architecture<br />
<a href="http://www.arm.com/products/processors/technologies/instruction-set-architectures.php">http://www.arm.com/products/processors/technologies/instruction-set-architectures.php</a>
</li>

<li>Thumb-2 instruction set<br />
<a href="http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0344c/Beiiegaf.html">http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0344c/Beiiegaf.html</a>
</li>

<li>Introduction to ARM thumb<br />
<a href="http://www.eetimes.com/discussion/other/4024632/Introduction-to-ARM-thumb">http://www.eetimes.com/discussion/other/4024632/Introduction-to-ARM-thumb</a>
</li>

<li>ARM, Thumb, and ThumbEE instruction sets<br />
<a href="http://www.keil.com/support/man/docs/armasm/armasm_CEGBEIJB.htm">http://www.keil.com/support/man/docs/armasm/armasm_CEGBEIJB.htm</a>
</li>

<li>An Introduction to ARM Assembly Language<br />
<a href="http://dev.emcelettronica.com/introduction-to-arm-assembly-language">http://dev.emcelettronica.com/introduction-to-arm-assembly-language</a>
</li>

<li>Processors - ARM<br />
<a href="http://www.arm.com/products/processors/index.php">http://www.arm.com/products/processors/index.php</a>
</li>

<li>The ARM Instruction Set<br />
<a href="http://simplemachines.it/doc/arm_inst.pdf">http://simplemachines.it/doc/arm_inst.pdf</a>
</li>

<li>ARM Architecture (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/ARM_architecture">http://en.wikipedia.org/wiki/ARM_architecture</a>
</li>

<li>BBC BASIC<br />
<a href="http://www.bbcbasic.co.uk/bbcbasic.html">http://www.bbcbasic.co.uk/bbcbasic.html</a>
</li>

<li>BBC BASIC<br />
<a href="http://mdfs.net/Software/BBCBasic/">http://mdfs.net/Software/BBCBasic/</a>
</li>

<li>BBC BASIC (Z80) for the ZX Spectrum<br />
<a href="http://mdfs.net/Software/BBCBasic/Spectrum/">http://mdfs.net/Software/BBCBasic/Spectrum/</a>
</li>

<li>BBC BASIC (Wikipedia CZ)<br />
<a href="http://en.wikipedia.org/wiki/BBC_BASIC">http://en.wikipedia.org/wiki/BBC_BASIC</a>
</li>

<li>MIPS-3D(r) ASE<br />
<a href="http://www.mips.com/products/architectures/mips-3d-ase/">http://www.mips.com/products/architectures/mips-3d-ase/</a>
</li>

<li>An introduction to SPARC's SIMD offerings<br />
<a href="http://mikeburrell.wordpress.com/2007/12/14/an-introduction-to-sparcs-simd-offerings/">http://mikeburrell.wordpress.com/2007/12/14/an-introduction-to-sparcs-simd-offerings/</a>
</li>

<li>MIPS64<sup>TM</sup> Architecture for Programmers Volume IV-c: The MIPS-3D<sup>TM</sup> Application-Specific Extension to the MIPS64<sup>TM</sup><br />
<a href="http://www.weblearn.hs-bremen.de/risse/RST/docs/MIPS/MD00099-2B-MIPS3D64-AFP-01.11.pdf">http://www.weblearn.hs-bremen.de/risse/RST/docs/MIPS/MD00099-2B-MIPS3D64-AFP-01.11.pdf</a>
</li>

<li>Visual Instruction Set<br />
<a href="http://www.enotes.com/topic/Visual_Instruction_Set">http://www.enotes.com/topic/Visual_Instruction_Set</a>
</li>

<li>NEON<br />
<a href="http://www.arm.com/products/processors/technologies/neon.php">http://www.arm.com/products/processors/technologies/neon.php</a>
</li>

<li>Architecture and Implementation of the ARM Cortex-A8 Microprocessor<br />
<a href="http://www.design-reuse.com/articles/11580/architecture-and-implementation-of-the-arm-cortex-a8-microprocessor.html">http://www.design-reuse.com/articles/11580/architecture-and-implementation-of-the-arm-cortex-a8-microprocessor.html</a>
</li>

<li>Multimedia Acceleration eXtensions (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Multimedia_Acceleration_eXtensions">http://en.wikipedia.org/wiki/Multimedia_Acceleration_eXtensions</a>
</li>

<li>AltiVec (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/AltiVec">http://en.wikipedia.org/wiki/AltiVec</a>
</li>

<li>Visual Instruction Set (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Visual_Instruction_Set">http://en.wikipedia.org/wiki/Visual_Instruction_Set</a>
</li>

<li>MAJC (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/MAJC">http://en.wikipedia.org/wiki/MAJC</a>
</li>

<li>MDMX (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/MDMX">http://en.wikipedia.org/wiki/MDMX</a>
</li>

<li>MIPS Multiply Unit<br />
<a href="http://programmedlessons.org/AssemblyTutorial/Chapter-14/ass14_3.html">http://programmedlessons.org/AssemblyTutorial/Chapter-14/ass14_3.html</a>
</li>

<li>Silicon Graphics Introduces Enhanced MIPS Architecture<br />
<a href="http://bwrc.eecs.berkeley.edu/CIC/otherpr/enhanced_mips.html">http://bwrc.eecs.berkeley.edu/CIC/otherpr/enhanced_mips.html</a>
</li>

<li>MIPS-3D (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/MIPS-3D">http://en.wikipedia.org/wiki/MIPS-3D</a>
</li>

<li>MIPS Technologies, Inc. announces new MIPS-3D technology to provide silicon-efficient 3D graphics acceleration<br />
<a href="http://www.design-reuse.com/news/2057/mips-mips-3d-technology-silicon-efficient-3d-graphics-acceleration.html">http://www.design-reuse.com/news/2057/mips-mips-3d-technology-silicon-efficient-3d-graphics-acceleration.html</a>
</li>

<li>MIPS-3D Built-in Function (gcc.gnu.org)<br />
<a href="http://gcc.gnu.org/onlinedocs/gcc/MIPS_002d3D-Built_002din-Functions.html">http://gcc.gnu.org/onlinedocs/gcc/MIPS_002d3D-Built_002din-Functions.html</a>
</li>

<li>Baha Guclu Dundar:<br />
Intel MMX, SSE, SSE2, SSE3/SSSE3/SSE4 Architectures
</li>

<li>SSE (Streaming SIMD Extentions)<br />
<a href="http://www.songho.ca/misc/sse/sse.html">http://www.songho.ca/misc/sse/sse.html</a>
</li>

<li>Timothy A. Chagnon: SSE and SSE2<br />
<a href="http://www.cs.drexel.edu/~tc365/mpi-wht/sse.pdf">http://www.cs.drexel.edu/~tc365/mpi-wht/sse.pdf</a>
</li>

<li>Intel corporation: Extending the Worldr's Most Popular Processor Architecture<br />
<a href="http://download.intel.com/technology/architecture/new-instructions-paper.pdf">http://download.intel.com/technology/architecture/new-instructions-paper.pdf</a>
</li>

<li>SIMD architectures:<br />
<a href="http://arstechnica.com/old/content/2000/03/simd.ars/">http://arstechnica.com/old/content/2000/03/simd.ars/</a>
</li>

<li>Intel MMX<sup>TM</sup> Technology Overview<br />
Intel corporation, 1996</li>

<li>MultiMedia eXtensions<br />
<a href="http://softpixel.com/~cwright/programming/simd/mmx.php">http://softpixel.com/~cwright/programming/simd/mmx.php</a>
</li>

<li>AMD K5 ("K5" / "5k86")<br />
<a href="http://www.pcguide.com/ref/cpu/fam/g5K5-c.html">http://www.pcguide.com/ref/cpu/fam/g5K5-c.html</a>
</li>

<li>Sixth Generation Processors<br />
<a href="http://www.pcguide.com/ref/cpu/fam/g6.htm">http://www.pcguide.com/ref/cpu/fam/g6.htm</a>
</li>

<li>Great Microprocessors of the Past and Present<br />
<a href="http://www.cpushack.com/CPU/cpu1.html">http://www.cpushack.com/CPU/cpu1.html</a>
</li>

<li>Very long instruction word (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Very_long_instruction_word">http://en.wikipedia.org/wiki/Very_long_instruction_word</a>
</li>

<li>Tour of the Black Holes of Computing!: Floating Point<br />
<a href="http://www.cs.hmc.edu/~geoff/classes/hmc.cs105.../slides/class02_floats.ppt">http://www.cs.hmc.edu/~geoff/classes/hmc.cs105.../slides/class02_floats.ppt</a>
</li>

<li>3Dnow! Technology Manual<br />
AMD Inc., 2000</li>

<li>CPU design (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/CPU_design">http://en.wikipedia.org/wiki/CPU_design</a>
</li>

<li>Control unit (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Control_unit">http://en.wikipedia.org/wiki/Control_unit</a>
</li>

<li>Cray History<br />
<a href="http://www.cray.com/About/History.aspx?404;http://www.cray.com:80/about_cray/history.html">http://www.cray.com/About/History.aspx?404;http://www.cray.com:80/about_cray/history.html</a>
</li>

<li>Cray Historical Timeline<br />
<a href="http://www.cray.com/Assets/PDF/about/CrayTimeline.pdf">http://www.cray.com/Assets/PDF/about/CrayTimeline.pdf</a>
</li>

<li>Computer Speed Claims 1980 to 1996<br />
<a href="http://homepage.virgin.net/roy.longbottom/mips.htm">http://homepage.virgin.net/roy.longbottom/mips.htm</a>
</li>

<li>Superpoèítaèe Cray<br />
<a href="http://www.root.cz/clanky/superpocitace-cray/">http://www.root.cz/clanky/superpocitace-cray/</a>
</li>

<li>Superpoèítaèe Cray (druhá èást)<br />
<a href="http://www.root.cz/clanky/superpocitace-cray-druha-cast/">http://www.root.cz/clanky/superpocitace-cray-druha-cast/</a>
</li>

<li>Superpoèítaèe Cray (tøetí èást)<br />
<a href="http://www.root.cz/clanky/superpocitace-cray-treti-cast/">http://www.root.cz/clanky/superpocitace-cray-treti-cast/</a>
</li>

<li>Superpoèítaèe Cray (ètvrtá èást)<br />
<a href="http://www.root.cz/clanky/superpocitace-cray-ctvrta-cast/">http://www.root.cz/clanky/superpocitace-cray-ctvrta-cast/</a>
</li>

<li>Superpoèítaèe Cray (pátá èást): architektura Cray X-MP<br />
<a href="http://www.root.cz/clanky/superpocitace-cray-pata-cast-architektura-pocitace-cray-x-mp-a-jeho-pouziti-ve-filmovem-prumyslu/">http://www.root.cz/clanky/superpocitace-cray-pata-cast-architektura-pocitace-cray-x-mp-a-jeho-pouziti-ve-filmovem-prumyslu/</a>
</li>

</ol>



<p></p><p></p>
<p><small>Autor: <a href="http://www.fit.vutbr.cz/~tisnovpa">Pavel Ti¹novský</a> &nbsp; 2012</small></p>
</body>
</html>

