中文摘要
本實驗是在低溫下使用液相沉積(liquid-phase deposition，LPD)的方法在 SiGe 表面上成
長 SiO2 薄膜。LPD 是使用 H2SiF6 與 H3BO3 來進行，我們採用沉積條件為溫度 30oC、
H2SiF6=0.4M、H3BO3 =0.01M，從實驗發現 SiO2 的沉積速率會隨著溫度或硼酸的濃度而提
升。我們利用了歐傑電子能譜儀(Auger electron spectrometer，AES)觀察到在 SiGe 與 SiO2
的介面上是沒有 Ge 原子堆積在上面；另外我們也利用了化學分析電子儀 (electron
spectroscopy for chemical analysis，ESCA) 有個 Si 2p的峯值被量測到鍵結能(binding energy)
為 103.4eV，半高寬的寬度為 1.48eV；我們還利用傅利葉轉換紅外光譜儀（Fourier transform
infrared spectroscopy，FTIR）來測量 LPD-SiO2 之紅外吸收光譜，我們量測到峯值在波數
810 與 1100 ㎝-1 分別為 Si-O-Si 鍵的彎曲(bending)、延伸(stretching)與振動(vibrations)模態，
另外在波數 933 ㎝-1有個峯值被量測出，其為 Si-F 鍵存在的關係 。
利用同沉積條件下，我們製作未退火 LPD- SiO2 製成的 MOS 元件，在電性實驗發現在
電場為 2 MV/㎝時，漏電流密度為 8.69×10-9 A/㎝ 2。隨著退火溫度上升至 400oC 時，SiO2
的固定氧化層電荷密度與介面缺陷密度從未退火的 3.82×1010 cm-2與 3.25×1011 eV-1㎝-2下降
到 4.77×109 cm-2 與 1.15×1011 eV-1 ㎝-2，因此可顯示退火後 LPD- SiO2 再製備矽鍺 MOS 元件
上有良好的表現。
關鍵字：液相沉積法、矽鍺、金氧半
第一章 緒論
近年來以矽鍺(SiGe-based)所發展出的微電子固態和光電元件儼然成為最重要的材
料，國內外產學業界都致力於研發，隨著研究發現，以矽鍺為基板的材料相對以矽為基板
的材料，擁有較高載子遷移率，並且藉由調整矽鍺(Si1-xGex)中鍺的含量能夠在 0.7 eV 和
1.12eV 之間改變其能帶值，進而可得到光波長介於 1.1~1.8 m 的紅外光光電元件。Si1-xGex
的諸多光檢測器中，尤以金氧半(MOS)結構受到最多人的喜愛，主要因為 MOS 仍然是目前
固態電子元件的主流結構，所以可和矽的製程匹配，製成光電積體電路。然而目前在矽鍺
材料上成長二氧化矽的方法中，電漿氧化(Plasma oxidation)法的二氧化矽會受到電漿的衝
擊，而在矽鍺表面上造成缺陷；低壓化學氣相沉積(LPCVD)的高溫製程會導致鍺離析或堆
積(Ge segregation or pileup)在 SiO2/SiGe 介面的問題，使得 MOS 元件的漏電流變大、容易
崩潰、可靠度變差等。所以如何在一個低溫、沒有電漿衝擊的環境中在矽鍺上方製備出高
品質的二氧化矽層對於 MOS 的光檢測器而言，變得非常重要。
液相沉積法(LPD)成長 SiO2 具有低溫、設備簡單、低成本等優點，目前文獻上採用此方法
在矽基元件或是氮化物元件上都有相當不錯的呈現[1-7]；然而在矽鍺元件上直到目前尚未
發現有人做液相沉積法相關材料及電特性分析，所以我們第一年先將提出實驗計畫，實現
製備出良好特性的矽鍺金氧半元件。
像分子束磊晶(molecular beam epitaxy；MBE)有 Si 微粒子現象。而我們使用了霍爾量測系
統測量本形變層矽鍺樣品載子濃度為 3×1016cm-3。
2.2 MOS 元件製作過程
2.2.1 基板的清洗步驟
有關 LPD 將所需使用到的 SiGe 基材要沉積前，需要預先清洗處理，否則會影響其品
質和介面的附著力。我們將樣品依下列方法清洗：
(1) SiGe 基板先浸泡於異丙醇(IPA)，在處理的同時以超音波震盪器震盪 10 分鐘，用以去
除基板上面的油脂。
(2) 接下來再將基板浸泡於丙酮(ACE)，以超音波震盪器震盪 10 分鐘，用以去除基板上面
的有機物。
(3) 以去離子水(D. I. water)沖洗 10 分鐘，用以去除殘餘溶液。
(4) 再以稀釋的氫氟酸溶液(HF：H2O = 1：5)浸泡 30 秒，去除基材上的原生氧化層(Native
oxide) 。
最後再一次以 D.I. water 沖洗 10 分鐘，以去除殘留的 HF，並以氮
氣吹乾。
2.2.2 歐姆電極的製程
將基板置入熱蒸鍍機，基板背面鍍上鋁金屬 200nm，接著將樣品放入爐管退火進行退
火(annealing)，以行成歐姆電極(ohmic contact)之後，在進行液相沉積法時，會產生 HF，為
了避免 HF 侵蝕鋁金屬，在歐姆電極均勻塗上光阻並置入烤箱以溫度 120 oC 、30 分鐘將光
阻軟烤乾，以防止 HF 侵蝕鋁金屬。
2.2.3 氧化層的沉積與爐管退火
在利用液相沉積二氧化矽具有選擇性沉積的特性在矽鍺薄膜上成長 60-nm 二氧化矽
層。接著我們使用爐管退火, 通入氮氣，其流量由氣體流量控制系統控制其進氣之流量，我
們將流量控制在 20sccm，退火溫度分別為 200 oC、300 oC、400 oC 與未退火，接著將基板置
入丙銅中，利用丙酮將光阻去除並以氮氣吹乾。
第三章 儀器介紹
3.1 蒸鍍機系統(Thermal Evaporator System)
蒸鍍是一種直接將靶(Target)上的材料轉移到基板上，其原理就是將欲蒸鍍的物質放在
晶舟承載器(boat loader)上加溫，利用瞬間通入高電流，將靶上的材料融化蒸發到基板上，
為了讓欲鍍物氣化分解進而擴散到達基材，必須要有一個高真空的幫浦。在蒸鍍的反應腔
體中，腔體壓力必需抽至 10-6Torr 以下，可預防腔體內部雜質或氧化物在高溫運作時成長
於基板表面而造成污染。本實驗蒸鍍之金屬為鋁(aluminum) ，鋁的成長厚度為 200nm，使
用鎢舟承載器，反應腔體壓力抽到 2×10-6Torr。
3.2 爐管退火（Furnace Annealing System）
爐管退火系統包含熱爐體、溫度控制器及氣體控制系統等三大部份(圖 3-1)。其中爐管
為試片燒結放置處，燒結溫度由溫度控制系統控制。而送進爐管的氣體，我們是使用氮氣，
其流量由氣體流量控制系統控制其進氣之流量，我們將流量控制在 20sccm。
圖 3-1 爐管退火系統
3.3 液相沉積(Liquid-Phase Deposition,LPD)
3.3.1 液相沉積(Liquid-Phase Deposition,LPD)二氧化矽之製作
在這個章節裡面，我們將使用一個在室溫環境下就可以進行沉積二氧化矽的技術。
二氧化矽在微電子中是非常重要的介電材料，被廣泛的使用於金氧半場效電晶體
(MOSFET)作為閘極絕緣層，元件與元件之間的隔離層，而在 VLSI 的固態光電元件上更有
相當多應用。
對於 MOS 來說，閘極氧化層的成長是一個非常關鍵的方法，因為氧化層所生成的技術
條件會影響其品質，進而影響元件操作。現階段氧化層有很多的成長方式，例如熱氧化或
(H3BO3) 。為了成長出高品質又薄的氧化層來獲得較低的漏電流和較高的崩潰電場，必須
要嚴加處裡液相沉積(LPD)二氧化矽的成長方式。為了實驗成長二氧化矽的液相沉積(LPD)
系統所需要的設備有：加熱器，燒杯，攪拌轉子，和一個磁性轉子控制器，如圖 3.2。LPD
的製程如下：
1. 所使用的是購買回來的六氟矽酸濃度為 3.09mol/L 為我們所使用的初始溶液。
2. 加入一定比率的二氧化矽粉末(SiO2：xH2O)於六氟矽酸的初始溶液裡，再攪拌三個小
時，以讓二氧化矽粉末可以充分的溶解於六氟矽酸溶液中。
3. 攪拌過後，用1μm的過濾紙將未溶解的粉末過濾出，以獲得我們所需的過飽和六氟矽
酸溶液。
4. 再加入適量的去離子水和適量的過飽和六氟矽酸溶液混合攪拌 30 分鐘，在攪拌完後
停置五分鐘。
5. 再加入適量預先調配好的 0.1M 硼酸溶液，繼續攪拌 30 分鐘，攪拌完成後再靜置五分
鐘。
6. 接下來將欲沉積 SiO2的 SiGe 基板投入調配好的溶液裡。
而整個 LPD 配置流程如圖 3-3;本實驗所需的溫度在 30oC，實驗中我們選定了六氟矽酸濃度
為 0.4M 及硼酸濃度 0.01M 來進行沉積。在將 SiGe 浸泡的期間，二氧化矽就在 SiGe 基板上
成長出來了。當沉積完成，就用去離子水做清潔的步驟，再以氮氣吹乾。
的六氟矽酸以及溫度 30℃的情況下，不同的硼酸濃度與沉積一小時的氧化層厚度關係圖。
我們可以發現氧化層的厚度隨著硼酸的濃度上升而上升，其原因為硼酸中和了 LPD 溶液中
所產生的 HF。
圖 3-4 不同的硼酸濃度在沉積一小時的氧化層厚度
圖 3-5 沉積速率與溫度的關係
0.005 0.010
20
30
40
50
60
70
80
90
100
0.0025
G
ro
w
th
th
ic
kn
es
s
(n
m
)
H
3
BO
3
concentration (M)
Temperature 30 0C
H
2
SiF
6
0.4 M
Deposition Time 1 hr
第四章 結果與討論
4.1 MOS 之材料分析:
4.1.1 化學分析電子儀
我們藉由 ESCA 來了解 LPD-SiO2 薄膜的成分，圖 4.1 為其 LPD-SiO2 之 ESCA 分析圖。
在 binding energy 為 103.4eV 有個 Si 2p的峯值被量測到，其半高寬的寬度為 1.48eV。
圖 4-1 未退火 LPD-SiO2 之 XRD 分析圖
4.1.2 傅利葉轉換紅外光譜儀（Fourier transform infrared spectroscopy，FTIR）
我們利用 FTIR 來測量 LPD-SiO2 之紅外吸收光譜，如圖 4.4 所示。在圖中，我們量測
的波數範圍在 700 到 1400 ㎝-1 之間，可以看出主要有三個峯值在波數 810、933 與 1100 ㎝
-1的地方。其中峯值在波數 810與 1100㎝-1分別為Si-O-Si鍵的彎曲(bending)、延伸(stretching)
與振動(vibrations)模態，值得注意的是在波數 1100 ㎝-1是比較陡峭的峯值，表示在 LPD-SiO2
中有許多且致密 Si-O-Si 的鍵。另外在波數 933 ㎝-1有個峯值被量測出，其為 Si-F 鍵存在的
關係，而 F 是因為在液相沉積法中使用了 H2SiF6 的關係所造成。但隨著退火溫度升高，Si-F
鍵逐漸消失，到了退火溫度 400℃ 時，Si-F 鍵已經消失了。因此我們觀察出在高溫退火後，
LPD-SiO2 釋放 Si-F 的 F 原子，使其氧化層結構品質變得更好，具有強化氧化層的功能[13]。
4.1.3 AES 縱深分析
圖 4-4 為未退火之 LPD-SiO2 的 AES 圖，我們來探討在 LPD-SiO2/SiGe 介面中，Si、Ge
和 O 原子的分布情形。在圖中，可看出在越接近 SiO2/SiGe 的界面中，Si 與 Ge 的成分逐漸
減少，這顯示在 SiO2/SiGe 的過度區(transition region)有 SiOx 與 GeOx 的存在，而此過度區
大約為 20nm。在過度區外，在 SiO2 之厚度的 40nm 中，Si、O 原子的比例是個常數。SiO2
與 SiGe 界面的平坦度會影響過度區的厚度。粗糙的表面和不平坦的界面會產生較大的過度
區。從圖上我們知道在 SiO2 與 SiGe 的界面上是沒有 Ge 原子的堆疊，也發現 Ge 原子並沒
有擴散，在沉積 LPD-SiO2 的過程中，都是在室溫 30℃下，使得 Ge 原子沒有足夠的能量去
移動到 SiO2/SiGe 的表面。圖 4-5 為退火 400℃之 LPD-SiO2 之的 AES 圖，可以看出 Ge 在
退火溫度 400℃的條件下，同樣也沒有離析到 SiO2 與 SiGe 界面。
4.2 MOS 之電流-電壓分析
圖 4-6 顯示在室溫下，我們所製作的 Al/LPD-SiO2/p-SiGe MOS 元件，在逆偏壓下的 I-V
曲線量測結果，在電場為 2 MV/㎝時，漏電流為 8.69×10-9 A/㎝ 2 且趨近飽和。另外，我們
比 較 了 文 獻 [14] 所 使 用 的 低 溫 直 接 光 化 學 氣 相 沉 績 技 術 (direct
photochemical-vapor-deposition ， DPCVD) 在 矽 鍺 上 沉 積 二 氧 化 矽 層 所 製 備 出 的
Al/SiO2/p-SiGe MOS 元件，其結果在同樣電場為 2 MV/㎝時之漏電流為 3×10-9 A/㎝ 2 雖是比
我們所作出的 LPD-SiO2 之漏電流小，但 LPD-SiO2 所花費設備比較低廉，且也可成長出高
品質的二氧化矽，所以選擇液相沉積法來沉積 SiO2 是一個可靠且實用的技術。
圖 4-5 未退火之電流密度-電壓圖
4.3 MOS 之電容-電壓分析
4.3.1 簡介
氧化層電荷
影響氧化層電性之電荷來源主要有如圖 4-7 所示之下列幾種依電荷在氧化層之相對位
置。
0 2 4 6 8 10
10-10
10-9
10-8
C
ur
re
nt
D
en
si
ty
,J
(A
/c
m
2 )
Electric Field, E (MV/cm)
（4）介面缺陷（Interface Trap，Dit）
此電荷是由基板－氧化層介面處化學鍵結所造成。這些陷阱（Trap）位於氧化層－基
板介面處。介面陷阱密度（即每單位面積與每電子伏特之介面陷阱數目），與晶體方向有關。
我們都可知道 SiO2 氧化層裡的缺陷電荷有 4 種，因為近年來技術較進步，不管是水質
潔淨度(D.I.Water)以及暴露在黃光室裡空氣中的雜質大大減少的因素，移動性離子電荷與氧
化層阻陷電荷已可忽略，故我們只需要探討固定氧化層電荷與表面缺陷電荷密度。
本實驗我們選擇以 G－V method(Conductance Method)去分析我們的介面狀況，以便能
快速得知其好壞，而進行製程的改良。使用量測高頻 C－V 曲線時，可外求得電導對電壓
的圖形（G－V curve），而透過此曲線的變化，即可得到介面態密度的大小，此方法即稱為
G－V method。
G－V method 起源於 1980 年，由 W. A. Hill 所提出[13]，他利用量測高頻的電容－電
壓以及電導－電壓曲線，藉以獲得介面態密度，與 Nicollian－Goetzberger 的 Admittance
method 類似，不過 G－V method 是直接利用實驗所獲得的電導（Gm）來替代基板的電導
（Gs），並加以計算來求出介面態密度（Dit）的一個方法。G－V method 是利用 G－V 曲
線在空乏區所出現的峰值，來決定介面態密度的大小。至於為何要取決在空乏區的原因，
主要是在堆積區時，由於載子密度非常大，根據 Shockley－read－hall theory 可知，陷阱能
階（Trap level）的捕獲速率會非常的快速，假使介面能態的捕獲速率比量測交流頻率快很
多，將會來不及反應導致 G－V 曲線無峰值出現。而在反轉區時，主要載子的密度會變的
非常小，捕獲速率也會變慢，以致於無法使交流訊號響應，而無載子在介面間發生變化
（Exchange），導致 G－V 曲線無峰值出現。然而，在空乏區時，介面間主要載子的濃度會
慢慢減少或增加，致使介面能態與交流訊號有一個相位差（Phase difference），導致能量損
失，產生 G－V 曲線的峰值，因此在空乏區可以充分表現出介面能態密度的影響，故選擇
在此區域進行計算。
根據文獻[14]，當用 G－V 量測後再將數據帶入式 4-2 便可得到介面缺陷密度數值。
  2max
max
)1(/
/2
OXmoxm
m
CCCG
G
qA
Dit




(式 4-2)
圖 4-12 不同退火溫度的界面缺陷密度
4.4 不同退火溫度之電流-電壓
本實驗我們對 LPD-SiO2 進行 200℃、300℃、400℃氮氣退火 30min，與未退火來作比
較。圖 4-13 為進行 200℃、300℃、400℃氮氧退火 30min，與未退火和無氧化層之暗電流
比較。其中我們可以看出在未退火到退火溫度 400℃時，漏電流由 3.25×10-8A 下降到
4.46×10-9A，其原因是因為退火可以使 Si-F 鍵結強度減弱和使 Si-O-Si 鍵結增強，導致薄膜
更緻密。
圖 4-13 不同退火溫度之電流-電壓圖
0 100 200 300 400
1.0x1011
1.5x1011
2.0x1011
2.5x1011
3.0x1011
3.5x1011
D
it(
eV
-1
cm
-1
)
Annealing Temperature
0 2 4 6 8 10
10-11
10-10
10-9
10-8
10-7
10-6
C
ur
re
nt
(A
)
Vlotage(V)
non-annealing
200C
300C
400C
no oxide
