TimeQuest Timing Analyzer report for Datapath
Tue Dec 03 10:56:21 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Datapath                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 160.49 MHz ; 160.49 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -5.231 ; -522.339      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.512 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.880 ; -907.020              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -5.231 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.027     ; 6.240      ;
; -5.213 ; regE:Registrador_E|ALUSrcE                                                               ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; 0.007      ; 6.256      ;
; -5.204 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.027     ; 6.213      ;
; -5.198 ; regE:Registrador_E|ALUSrcE                                                               ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.234      ;
; -5.189 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.191      ;
; -5.177 ; regE:Registrador_E|ALUSrcE                                                               ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; 0.007      ; 6.220      ;
; -5.168 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.027     ; 6.177      ;
; -5.147 ; regW:Registrador_W|ALUOutW[0]                                                            ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; 0.007      ; 6.190      ;
; -5.143 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.027     ; 6.152      ;
; -5.132 ; regW:Registrador_W|ALUOutW[0]                                                            ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.168      ;
; -5.123 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; -0.026     ; 6.133      ;
; -5.111 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a4  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.027     ; 6.120      ;
; -5.111 ; regW:Registrador_W|ALUOutW[0]                                                            ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; 0.007      ; 6.154      ;
; -5.101 ; regW:Registrador_W|ALUOutW[4]                                                            ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; 0.009      ; 6.146      ;
; -5.085 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.087      ;
; -5.084 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a7  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.027     ; 6.093      ;
; -5.082 ; regE:Registrador_E|ALUSrcE                                                               ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; 0.008      ; 6.126      ;
; -5.073 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; -0.026     ; 6.083      ;
; -5.069 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a7  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.071      ;
; -5.050 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 6.059      ;
; -5.048 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a7  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.027     ; 6.057      ;
; -5.041 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a5  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.027     ; 6.050      ;
; -5.036 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.018     ; 6.054      ;
; -5.023 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a4  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.027     ; 6.032      ;
; -5.017 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a4  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.018     ; 6.035      ;
; -5.016 ; regW:Registrador_W|ALUOutW[0]                                                            ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; 0.008      ; 6.060      ;
; -5.013 ; regW:Registrador_W|ALUOutW[4]                                                            ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; 0.009      ; 6.058      ;
; -5.003 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a4  ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; -0.026     ; 6.013      ;
; -4.993 ; regW:Registrador_W|ALUOutW[2]                                                            ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; 0.008      ; 6.037      ;
; -4.993 ; regW:Registrador_W|ALUOutW[4]                                                            ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; 0.010      ; 6.039      ;
; -4.990 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a1  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.027     ; 5.999      ;
; -4.981 ; regE:Registrador_E|ALUSrcE                                                               ; regW:Registrador_W|ALUOutW[26] ; clk          ; clk         ; 1.000        ; 0.007      ; 6.024      ;
; -4.975 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a1  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.977      ;
; -4.973 ; regE:Registrador_E|ALUSrcE                                                               ; regW:Registrador_W|ALUOutW[27] ; clk          ; clk         ; 1.000        ; 0.007      ; 6.016      ;
; -4.972 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[26] ; clk          ; clk         ; 1.000        ; -0.027     ; 5.981      ;
; -4.971 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a5  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.973      ;
; -4.965 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a4  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.967      ;
; -4.955 ; regW:Registrador_W|ALUOutW[4]                                                            ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; 0.002      ; 5.993      ;
; -4.954 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a1  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.027     ; 5.963      ;
; -4.953 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a7  ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; -0.026     ; 5.963      ;
; -4.953 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a5  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.027     ; 5.962      ;
; -4.948 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.018     ; 5.966      ;
; -4.933 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a5  ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; -0.026     ; 5.943      ;
; -4.932 ; regW:Registrador_W|ALUOutW[1]                                                            ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; 0.007      ; 5.975      ;
; -4.930 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a4  ; regW:Registrador_W|ALUOutW[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 5.939      ;
; -4.929 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a4  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.018     ; 5.947      ;
; -4.928 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; -0.017     ; 5.947      ;
; -4.925 ; regE:Registrador_E|ALUSrcE                                                               ; regW:Registrador_W|ALUOutW[25] ; clk          ; clk         ; 1.000        ; 0.008      ; 5.969      ;
; -4.925 ; regW:Registrador_W|ALUOutW[6]                                                            ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; 0.009      ; 5.970      ;
; -4.920 ; regW:Registrador_W|ALUOutW[4]                                                            ; regW:Registrador_W|ALUOutW[27] ; clk          ; clk         ; 1.000        ; 0.009      ; 5.965      ;
; -4.917 ; regW:Registrador_W|ALUOutW[1]                                                            ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.953      ;
; -4.916 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[25] ; clk          ; clk         ; 1.000        ; -0.026     ; 5.926      ;
; -4.915 ; regW:Registrador_W|ALUOutW[0]                                                            ; regW:Registrador_W|ALUOutW[26] ; clk          ; clk         ; 1.000        ; 0.007      ; 5.958      ;
; -4.911 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.018     ; 5.929      ;
; -4.909 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a4  ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; -0.017     ; 5.928      ;
; -4.905 ; regW:Registrador_W|ALUOutW[2]                                                            ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; 0.008      ; 5.949      ;
; -4.900 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a6  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.027     ; 5.909      ;
; -4.896 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.025     ; 5.907      ;
; -4.896 ; regW:Registrador_W|ALUOutW[1]                                                            ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; 0.007      ; 5.939      ;
; -4.890 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.025     ; 5.901      ;
; -4.885 ; regW:Registrador_W|ALUOutW[2]                                                            ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; 0.009      ; 5.930      ;
; -4.882 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a1  ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; -0.026     ; 5.892      ;
; -4.875 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.018     ; 5.893      ;
; -4.871 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a4  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.025     ; 5.882      ;
; -4.863 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[26] ; clk          ; clk         ; 1.000        ; -0.027     ; 5.872      ;
; -4.860 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a5  ; regW:Registrador_W|ALUOutW[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 5.869      ;
; -4.859 ; regE:Registrador_E|ALUSrcE                                                               ; regW:Registrador_W|ALUOutW[24] ; clk          ; clk         ; 1.000        ; 0.008      ; 5.903      ;
; -4.859 ; regW:Registrador_W|ALUOutW[0]                                                            ; regW:Registrador_W|ALUOutW[25] ; clk          ; clk         ; 1.000        ; 0.008      ; 5.903      ;
; -4.855 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[27] ; clk          ; clk         ; 1.000        ; -0.018     ; 5.873      ;
; -4.853 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a12 ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.027     ; 5.862      ;
; -4.852 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a7  ; regW:Registrador_W|ALUOutW[26] ; clk          ; clk         ; 1.000        ; -0.027     ; 5.861      ;
; -4.850 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[24] ; clk          ; clk         ; 1.000        ; -0.026     ; 5.860      ;
; -4.849 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a9  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.027     ; 5.858      ;
; -4.847 ; regW:Registrador_W|ALUOutW[2]                                                            ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; 0.001      ; 5.884      ;
; -4.843 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a1  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.018     ; 5.861      ;
; -4.838 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a12 ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.840      ;
; -4.837 ; regW:Registrador_W|ALUOutW[6]                                                            ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; 0.009      ; 5.882      ;
; -4.836 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a4  ; regW:Registrador_W|ALUOutW[27] ; clk          ; clk         ; 1.000        ; -0.018     ; 5.854      ;
; -4.828 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a1  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.025     ; 5.839      ;
; -4.824 ; regW:Registrador_W|ALUOutW[1]                                                            ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; 0.008      ; 5.868      ;
; -4.824 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a3  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.027     ; 5.833      ;
; -4.818 ; regW:Registrador_W|ALUOutW[3]                                                            ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; 0.007      ; 5.861      ;
; -4.817 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a12 ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.027     ; 5.826      ;
; -4.817 ; regW:Registrador_W|ALUOutW[6]                                                            ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; 0.010      ; 5.863      ;
; -4.812 ; regW:Registrador_W|ALUOutW[2]                                                            ; regW:Registrador_W|ALUOutW[27] ; clk          ; clk         ; 1.000        ; 0.008      ; 5.856      ;
; -4.812 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a6  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.027     ; 5.821      ;
; -4.809 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a3  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.811      ;
; -4.809 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a1  ; regW:Registrador_W|ALUOutW[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 5.818      ;
; -4.807 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a1  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.018     ; 5.825      ;
; -4.807 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 5.816      ;
; -4.803 ; regW:Registrador_W|ALUOutW[3]                                                            ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.839      ;
; -4.796 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a7  ; regW:Registrador_W|ALUOutW[25] ; clk          ; clk         ; 1.000        ; -0.026     ; 5.806      ;
; -4.793 ; regW:Registrador_W|ALUOutW[0]                                                            ; regW:Registrador_W|ALUOutW[24] ; clk          ; clk         ; 1.000        ; 0.008      ; 5.837      ;
; -4.792 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a6  ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; -0.026     ; 5.802      ;
; -4.788 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a3  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.027     ; 5.797      ;
; -4.786 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a5  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.018     ; 5.804      ;
; -4.782 ; regW:Registrador_W|ALUOutW[3]                                                            ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; 0.007      ; 5.825      ;
; -4.780 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; -0.017     ; 5.799      ;
; -4.779 ; regW:Registrador_W|ALUOutW[6]                                                            ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; 0.002      ; 5.817      ;
; -4.771 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a5  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.025     ; 5.782      ;
+--------+------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-----------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.512 ; regE:Registrador_E|RegWriteE      ; regW:Registrador_W|RegWriteW                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.778      ;
; 0.512 ; regD:Registrador_D|InstrD[22]     ; regE:Registrador_E|RsE[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.778      ;
; 0.512 ; regD:Registrador_D|InstrD[24]     ; regE:Registrador_E|RsE[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.778      ;
; 0.512 ; regD:Registrador_D|InstrD[25]     ; regE:Registrador_E|RsE[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.778      ;
; 0.515 ; regD:Registrador_D|InstrD[19]     ; regE:Registrador_E|RtE[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.781      ;
; 0.515 ; regD:Registrador_D|InstrD[21]     ; regE:Registrador_E|RsE[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.781      ;
; 0.515 ; regD:Registrador_D|InstrD[23]     ; regE:Registrador_E|RsE[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.781      ;
; 0.516 ; regD:Registrador_D|InstrD[13]     ; regE:Registrador_E|SignImmE[13]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; regD:Registrador_D|InstrD[20]     ; regE:Registrador_E|RtE[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; regD:Registrador_D|InstrD[18]     ; regE:Registrador_E|RtE[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.519 ; regD:Registrador_D|InstrD[16]     ; regE:Registrador_E|RtE[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.653 ; regD:Registrador_D|InstrD[17]     ; regE:Registrador_E|RtE[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.919      ;
; 0.661 ; regD:Registrador_D|InstrD[12]     ; regE:Registrador_E|SignImmE[12]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.927      ;
; 0.662 ; regD:Registrador_D|InstrD[8]      ; regE:Registrador_E|SignImmE[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.928      ;
; 0.664 ; regD:Registrador_D|InstrD[15]     ; regE:Registrador_E|SignImmE[15]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.666 ; regD:Registrador_D|InstrD[7]      ; regE:Registrador_E|SignImmE[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.798 ; regE:Registrador_E|RtE[4]         ; regW:Registrador_W|WriteRegW[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; regE:Registrador_E|SignImmE[12]   ; regW:Registrador_W|WriteRegW[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.801 ; regE:Registrador_E|RtE[0]         ; regW:Registrador_W|WriteRegW[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.807 ; regD:Registrador_D|InstrD[14]     ; regE:Registrador_E|SignImmE[14]                                                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 1.074      ;
; 0.807 ; regE:Registrador_E|RegDstE        ; regW:Registrador_W|WriteRegW[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.831 ; regE:Registrador_E|RtE[2]         ; regW:Registrador_W|WriteRegW[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.837 ; regE:Registrador_E|RtE[3]         ; regW:Registrador_W|WriteRegW[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.103      ;
; 0.934 ; regE:Registrador_E|SignImmE[13]   ; regW:Registrador_W|WriteRegW[2]                                                                            ; clk          ; clk         ; 0.000        ; -0.003     ; 1.197      ;
; 0.945 ; regE:Registrador_E|RegDstE        ; regW:Registrador_W|WriteRegW[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.003      ; 1.214      ;
; 0.995 ; regE:Registrador_E|SignImmE[11]   ; regW:Registrador_W|WriteRegW[0]                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 1.260      ;
; 1.081 ; regE:Registrador_E|RegDstE        ; regW:Registrador_W|WriteRegW[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.003      ; 1.350      ;
; 1.081 ; regE:Registrador_E|RegDstE        ; regW:Registrador_W|WriteRegW[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 1.348      ;
; 1.084 ; regE:Registrador_E|RegDstE        ; regW:Registrador_W|WriteRegW[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 1.351      ;
; 1.099 ; regD:Registrador_D|InstrD[11]     ; regE:Registrador_E|SignImmE[11]                                                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 1.366      ;
; 1.129 ; regE:Registrador_E|SignImmE[15]   ; regW:Registrador_W|WriteRegW[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.009      ; 1.404      ;
; 1.133 ; regD:Registrador_D|InstrD[10]     ; regE:Registrador_E|SignImmE[10]                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 1.398      ;
; 1.146 ; regD:Registrador_D|InstrD[9]      ; regE:Registrador_E|SignImmE[9]                                                                             ; clk          ; clk         ; 0.000        ; -0.009     ; 1.403      ;
; 1.157 ; regW:Registrador_W|ALUOutW[1]     ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk          ; clk         ; -0.500       ; 0.058      ; 0.949      ;
; 1.163 ; regW:Registrador_W|ALUOutW[0]     ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; 0.058      ; 0.955      ;
; 1.171 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[30]                                                                             ; clk          ; clk         ; 0.000        ; 0.001      ; 1.438      ;
; 1.172 ; regW:Registrador_W|ALUOutW[3]     ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; -0.500       ; 0.058      ; 0.964      ;
; 1.193 ; regE:Registrador_E|RtE[1]         ; regW:Registrador_W|WriteRegW[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.459      ;
; 1.264 ; regE:Registrador_E|SignImmE[14]   ; regW:Registrador_W|WriteRegW[3]                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 1.529      ;
; 1.276 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[2]                                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 1.535      ;
; 1.300 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[26]                                                                             ; clk          ; clk         ; 0.000        ; 0.001      ; 1.567      ;
; 1.306 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[17]                                                                             ; clk          ; clk         ; 0.000        ; 0.001      ; 1.573      ;
; 1.307 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[21]                                                                             ; clk          ; clk         ; 0.000        ; 0.001      ; 1.574      ;
; 1.350 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[29]                                                                             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.618      ;
; 1.361 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[25]                                                                             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.629      ;
; 1.362 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[24]                                                                             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.630      ;
; 1.363 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[22]                                                                             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.631      ;
; 1.364 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[20]                                                                             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.632      ;
; 1.368 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[23]                                                                             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.636      ;
; 1.409 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[31]                                                                             ; clk          ; clk         ; 0.000        ; 0.001      ; 1.676      ;
; 1.414 ; regW:Registrador_W|ALUOutW[8]     ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; -0.500       ; 0.055      ; 1.203      ;
; 1.415 ; regW:Registrador_W|ALUOutW[10]    ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; -0.500       ; 0.055      ; 1.204      ;
; 1.415 ; regW:Registrador_W|ALUOutW[5]     ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; -0.500       ; 0.055      ; 1.204      ;
; 1.421 ; regW:Registrador_W|ALUOutW[7]     ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk          ; clk         ; -0.500       ; 0.059      ; 1.214      ;
; 1.431 ; regW:Registrador_W|ALUOutW[16]    ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg16 ; clk          ; clk         ; -0.500       ; 0.059      ; 1.224      ;
; 1.432 ; regW:Registrador_W|ALUOutW[18]    ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg18 ; clk          ; clk         ; -0.500       ; 0.059      ; 1.225      ;
; 1.441 ; regW:Registrador_W|ALUOutW[25]    ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg25 ; clk          ; clk         ; -0.500       ; 0.050      ; 1.225      ;
; 1.455 ; regW:Registrador_W|ALUOutW[3]     ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; -0.500       ; 0.049      ; 1.238      ;
; 1.459 ; regW:Registrador_W|ALUOutW[24]    ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg24 ; clk          ; clk         ; -0.500       ; 0.050      ; 1.243      ;
; 1.461 ; regW:Registrador_W|ALUOutW[23]    ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; -0.500       ; 0.050      ; 1.245      ;
; 1.462 ; regW:Registrador_W|ALUOutW[20]    ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg20 ; clk          ; clk         ; -0.500       ; 0.050      ; 1.246      ;
; 1.466 ; regW:Registrador_W|ALUOutW[22]    ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg22 ; clk          ; clk         ; -0.500       ; 0.050      ; 1.250      ;
; 1.468 ; regW:Registrador_W|ALUOutW[29]    ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; -0.500       ; 0.050      ; 1.252      ;
; 1.469 ; regW:Registrador_W|ALUOutW[0]     ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; 0.049      ; 1.252      ;
; 1.483 ; regW:Registrador_W|ALUOutW[24]    ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg24 ; clk          ; clk         ; -0.500       ; 0.041      ; 1.258      ;
; 1.488 ; regW:Registrador_W|ALUOutW[20]    ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg20 ; clk          ; clk         ; -0.500       ; 0.041      ; 1.263      ;
; 1.493 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[15]                                                                             ; clk          ; clk         ; 0.000        ; -0.015     ; 1.744      ;
; 1.493 ; regW:Registrador_W|ALUOutW[29]    ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; -0.500       ; 0.041      ; 1.268      ;
; 1.494 ; regW:Registrador_W|ALUOutW[23]    ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; -0.500       ; 0.041      ; 1.269      ;
; 1.502 ; regE:Registrador_E|SignImmE[4]    ; regW:Registrador_W|ALUOutW[4]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 1.767      ;
; 1.536 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[19]                                                                             ; clk          ; clk         ; 0.000        ; 0.005      ; 1.807      ;
; 1.556 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[12]                                                                             ; clk          ; clk         ; 0.000        ; -0.006     ; 1.816      ;
; 1.578 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[14]                                                                             ; clk          ; clk         ; 0.000        ; -0.007     ; 1.837      ;
; 1.579 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[11]                                                                             ; clk          ; clk         ; 0.000        ; -0.007     ; 1.838      ;
; 1.589 ; regE:Registrador_E|SignImmE[12]   ; regW:Registrador_W|ALUOutW[12]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.855      ;
; 1.608 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[6]                                                                              ; clk          ; clk         ; 0.000        ; -0.008     ; 1.866      ;
; 1.615 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[7]                                                                              ; clk          ; clk         ; 0.000        ; -0.016     ; 1.865      ;
; 1.616 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[16]                                                                             ; clk          ; clk         ; 0.000        ; -0.016     ; 1.866      ;
; 1.616 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[18]                                                                             ; clk          ; clk         ; 0.000        ; -0.016     ; 1.866      ;
; 1.624 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[4]                                                                              ; clk          ; clk         ; 0.000        ; -0.008     ; 1.882      ;
; 1.625 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[27]                                                                             ; clk          ; clk         ; 0.000        ; 0.001      ; 1.892      ;
; 1.627 ; regE:Registrador_E|SignImmE[7]    ; regW:Registrador_W|ALUOutW[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.893      ;
; 1.629 ; regW:Registrador_W|ALUOutW[4]     ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; -0.500       ; 0.060      ; 1.423      ;
; 1.632 ; regW:Registrador_W|ALUOutW[19]    ; regW:Registrador_W|ALUOutW[19]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.898      ;
; 1.637 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[13]                                                                             ; clk          ; clk         ; 0.000        ; -0.006     ; 1.897      ;
; 1.639 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[9]                                                                              ; clk          ; clk         ; 0.000        ; -0.015     ; 1.890      ;
; 1.641 ; regW:Registrador_W|ALUOutW[6]     ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; -0.500       ; 0.060      ; 1.435      ;
; 1.642 ; regE:Registrador_E|ALUControlE[1] ; regW:Registrador_W|ALUOutW[28]                                                                             ; clk          ; clk         ; 0.000        ; -0.006     ; 1.902      ;
; 1.648 ; regW:Registrador_W|ALUOutW[2]     ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; -0.500       ; 0.059      ; 1.441      ;
; 1.650 ; regW:Registrador_W|ALUOutW[4]     ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; -0.500       ; 0.051      ; 1.435      ;
; 1.657 ; regE:Registrador_E|ALUControlE[0] ; regW:Registrador_W|ALUOutW[13]                                                                             ; clk          ; clk         ; 0.000        ; -0.004     ; 1.919      ;
; 1.660 ; regE:Registrador_E|ALUControlE[0] ; regW:Registrador_W|ALUOutW[12]                                                                             ; clk          ; clk         ; 0.000        ; -0.004     ; 1.922      ;
; 1.663 ; regD:Registrador_D|InstrD[6]      ; regE:Registrador_E|SignImmE[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.001      ; 1.930      ;
; 1.671 ; regE:Registrador_E|SignImmE[0]    ; regW:Registrador_W|ALUOutW[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.937      ;
; 1.683 ; regW:Registrador_W|ALUOutW[11]    ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk          ; clk         ; -0.500       ; 0.059      ; 1.476      ;
; 1.691 ; regW:Registrador_W|ALUOutW[1]     ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk          ; clk         ; -0.500       ; 0.049      ; 1.474      ;
; 1.702 ; regW:Registrador_W|ALUOutW[21]    ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg21 ; clk          ; clk         ; -0.500       ; 0.051      ; 1.487      ;
; 1.702 ; regW:Registrador_W|ALUOutW[16]    ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg16 ; clk          ; clk         ; -0.500       ; 0.068      ; 1.504      ;
; 1.705 ; regW:Registrador_W|ALUOutW[12]    ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; -0.500       ; 0.049      ; 1.488      ;
; 1.707 ; regW:Registrador_W|ALUOutW[8]     ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; -0.500       ; 0.046      ; 1.487      ;
+-------+-----------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a1                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a1                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a10                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a10                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a11                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a11                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a11~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ALUControl[*]  ; clk        ; 3.984  ; 3.984  ; Rise       ; clk             ;
;  ALUControl[0] ; clk        ; 3.531  ; 3.531  ; Rise       ; clk             ;
;  ALUControl[1] ; clk        ; 3.984  ; 3.984  ; Rise       ; clk             ;
; ALUSrc         ; clk        ; 3.638  ; 3.638  ; Rise       ; clk             ;
; FowardAE       ; clk        ; 8.797  ; 8.797  ; Rise       ; clk             ;
; FowardBE       ; clk        ; 9.413  ; 9.413  ; Rise       ; clk             ;
; Instr[*]       ; clk        ; 4.246  ; 4.246  ; Rise       ; clk             ;
;  Instr[0]      ; clk        ; 3.379  ; 3.379  ; Rise       ; clk             ;
;  Instr[1]      ; clk        ; 3.373  ; 3.373  ; Rise       ; clk             ;
;  Instr[2]      ; clk        ; 3.374  ; 3.374  ; Rise       ; clk             ;
;  Instr[3]      ; clk        ; 2.859  ; 2.859  ; Rise       ; clk             ;
;  Instr[4]      ; clk        ; 3.200  ; 3.200  ; Rise       ; clk             ;
;  Instr[5]      ; clk        ; 3.521  ; 3.521  ; Rise       ; clk             ;
;  Instr[6]      ; clk        ; 3.577  ; 3.577  ; Rise       ; clk             ;
;  Instr[7]      ; clk        ; 3.585  ; 3.585  ; Rise       ; clk             ;
;  Instr[8]      ; clk        ; 3.664  ; 3.664  ; Rise       ; clk             ;
;  Instr[9]      ; clk        ; 3.754  ; 3.754  ; Rise       ; clk             ;
;  Instr[10]     ; clk        ; 3.734  ; 3.734  ; Rise       ; clk             ;
;  Instr[11]     ; clk        ; 3.628  ; 3.628  ; Rise       ; clk             ;
;  Instr[12]     ; clk        ; 3.671  ; 3.671  ; Rise       ; clk             ;
;  Instr[13]     ; clk        ; 3.682  ; 3.682  ; Rise       ; clk             ;
;  Instr[14]     ; clk        ; 3.532  ; 3.532  ; Rise       ; clk             ;
;  Instr[15]     ; clk        ; 3.644  ; 3.644  ; Rise       ; clk             ;
;  Instr[16]     ; clk        ; 3.893  ; 3.893  ; Rise       ; clk             ;
;  Instr[17]     ; clk        ; 4.075  ; 4.075  ; Rise       ; clk             ;
;  Instr[18]     ; clk        ; 3.945  ; 3.945  ; Rise       ; clk             ;
;  Instr[19]     ; clk        ; 3.977  ; 3.977  ; Rise       ; clk             ;
;  Instr[20]     ; clk        ; 4.246  ; 4.246  ; Rise       ; clk             ;
;  Instr[21]     ; clk        ; 3.532  ; 3.532  ; Rise       ; clk             ;
;  Instr[22]     ; clk        ; 3.759  ; 3.759  ; Rise       ; clk             ;
;  Instr[23]     ; clk        ; 4.021  ; 4.021  ; Rise       ; clk             ;
;  Instr[24]     ; clk        ; 3.481  ; 3.481  ; Rise       ; clk             ;
;  Instr[25]     ; clk        ; 3.531  ; 3.531  ; Rise       ; clk             ;
;  Instr[26]     ; clk        ; -0.886 ; -0.886 ; Rise       ; clk             ;
;  Instr[27]     ; clk        ; -0.890 ; -0.890 ; Rise       ; clk             ;
;  Instr[28]     ; clk        ; 2.769  ; 2.769  ; Rise       ; clk             ;
;  Instr[29]     ; clk        ; 2.807  ; 2.807  ; Rise       ; clk             ;
;  Instr[30]     ; clk        ; 2.850  ; 2.850  ; Rise       ; clk             ;
;  Instr[31]     ; clk        ; 2.832  ; 2.832  ; Rise       ; clk             ;
; RegDst         ; clk        ; 3.558  ; 3.558  ; Rise       ; clk             ;
; RegWrite       ; clk        ; 3.498  ; 3.498  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ALUControl[*]  ; clk        ; -3.301 ; -3.301 ; Rise       ; clk             ;
;  ALUControl[0] ; clk        ; -3.301 ; -3.301 ; Rise       ; clk             ;
;  ALUControl[1] ; clk        ; -3.754 ; -3.754 ; Rise       ; clk             ;
; ALUSrc         ; clk        ; -3.408 ; -3.408 ; Rise       ; clk             ;
; FowardAE       ; clk        ; -4.498 ; -4.498 ; Rise       ; clk             ;
; FowardBE       ; clk        ; -4.733 ; -4.733 ; Rise       ; clk             ;
; Instr[*]       ; clk        ; 1.120  ; 1.120  ; Rise       ; clk             ;
;  Instr[0]      ; clk        ; -3.149 ; -3.149 ; Rise       ; clk             ;
;  Instr[1]      ; clk        ; -3.143 ; -3.143 ; Rise       ; clk             ;
;  Instr[2]      ; clk        ; -3.144 ; -3.144 ; Rise       ; clk             ;
;  Instr[3]      ; clk        ; -2.629 ; -2.629 ; Rise       ; clk             ;
;  Instr[4]      ; clk        ; -2.970 ; -2.970 ; Rise       ; clk             ;
;  Instr[5]      ; clk        ; -3.291 ; -3.291 ; Rise       ; clk             ;
;  Instr[6]      ; clk        ; -3.347 ; -3.347 ; Rise       ; clk             ;
;  Instr[7]      ; clk        ; -3.355 ; -3.355 ; Rise       ; clk             ;
;  Instr[8]      ; clk        ; -3.434 ; -3.434 ; Rise       ; clk             ;
;  Instr[9]      ; clk        ; -3.524 ; -3.524 ; Rise       ; clk             ;
;  Instr[10]     ; clk        ; -3.504 ; -3.504 ; Rise       ; clk             ;
;  Instr[11]     ; clk        ; -3.398 ; -3.398 ; Rise       ; clk             ;
;  Instr[12]     ; clk        ; -3.441 ; -3.441 ; Rise       ; clk             ;
;  Instr[13]     ; clk        ; -3.452 ; -3.452 ; Rise       ; clk             ;
;  Instr[14]     ; clk        ; -3.302 ; -3.302 ; Rise       ; clk             ;
;  Instr[15]     ; clk        ; -3.414 ; -3.414 ; Rise       ; clk             ;
;  Instr[16]     ; clk        ; -3.622 ; -3.622 ; Rise       ; clk             ;
;  Instr[17]     ; clk        ; -3.380 ; -3.380 ; Rise       ; clk             ;
;  Instr[18]     ; clk        ; -3.632 ; -3.632 ; Rise       ; clk             ;
;  Instr[19]     ; clk        ; -3.608 ; -3.608 ; Rise       ; clk             ;
;  Instr[20]     ; clk        ; -3.603 ; -3.603 ; Rise       ; clk             ;
;  Instr[21]     ; clk        ; -3.166 ; -3.166 ; Rise       ; clk             ;
;  Instr[22]     ; clk        ; -2.920 ; -2.920 ; Rise       ; clk             ;
;  Instr[23]     ; clk        ; -3.267 ; -3.267 ; Rise       ; clk             ;
;  Instr[24]     ; clk        ; -2.692 ; -2.692 ; Rise       ; clk             ;
;  Instr[25]     ; clk        ; -3.042 ; -3.042 ; Rise       ; clk             ;
;  Instr[26]     ; clk        ; 1.116  ; 1.116  ; Rise       ; clk             ;
;  Instr[27]     ; clk        ; 1.120  ; 1.120  ; Rise       ; clk             ;
;  Instr[28]     ; clk        ; -2.539 ; -2.539 ; Rise       ; clk             ;
;  Instr[29]     ; clk        ; -2.577 ; -2.577 ; Rise       ; clk             ;
;  Instr[30]     ; clk        ; -2.620 ; -2.620 ; Rise       ; clk             ;
;  Instr[31]     ; clk        ; -2.602 ; -2.602 ; Rise       ; clk             ;
; RegDst         ; clk        ; -3.328 ; -3.328 ; Rise       ; clk             ;
; RegWrite       ; clk        ; -3.268 ; -3.268 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; AluOutW[*]    ; clk        ; 7.512 ; 7.512 ; Rise       ; clk             ;
;  AluOutW[0]   ; clk        ; 7.032 ; 7.032 ; Rise       ; clk             ;
;  AluOutW[1]   ; clk        ; 7.230 ; 7.230 ; Rise       ; clk             ;
;  AluOutW[2]   ; clk        ; 7.027 ; 7.027 ; Rise       ; clk             ;
;  AluOutW[3]   ; clk        ; 7.512 ; 7.512 ; Rise       ; clk             ;
;  AluOutW[4]   ; clk        ; 6.495 ; 6.495 ; Rise       ; clk             ;
;  AluOutW[5]   ; clk        ; 7.253 ; 7.253 ; Rise       ; clk             ;
;  AluOutW[6]   ; clk        ; 6.842 ; 6.842 ; Rise       ; clk             ;
;  AluOutW[7]   ; clk        ; 7.115 ; 7.115 ; Rise       ; clk             ;
;  AluOutW[8]   ; clk        ; 6.993 ; 6.993 ; Rise       ; clk             ;
;  AluOutW[9]   ; clk        ; 6.943 ; 6.943 ; Rise       ; clk             ;
;  AluOutW[10]  ; clk        ; 7.026 ; 7.026 ; Rise       ; clk             ;
;  AluOutW[11]  ; clk        ; 6.970 ; 6.970 ; Rise       ; clk             ;
;  AluOutW[12]  ; clk        ; 6.731 ; 6.731 ; Rise       ; clk             ;
;  AluOutW[13]  ; clk        ; 6.774 ; 6.774 ; Rise       ; clk             ;
;  AluOutW[14]  ; clk        ; 7.010 ; 7.010 ; Rise       ; clk             ;
;  AluOutW[15]  ; clk        ; 7.010 ; 7.010 ; Rise       ; clk             ;
;  AluOutW[16]  ; clk        ; 7.219 ; 7.219 ; Rise       ; clk             ;
;  AluOutW[17]  ; clk        ; 6.797 ; 6.797 ; Rise       ; clk             ;
;  AluOutW[18]  ; clk        ; 7.042 ; 7.042 ; Rise       ; clk             ;
;  AluOutW[19]  ; clk        ; 7.254 ; 7.254 ; Rise       ; clk             ;
;  AluOutW[20]  ; clk        ; 7.262 ; 7.262 ; Rise       ; clk             ;
;  AluOutW[21]  ; clk        ; 6.966 ; 6.966 ; Rise       ; clk             ;
;  AluOutW[22]  ; clk        ; 7.022 ; 7.022 ; Rise       ; clk             ;
;  AluOutW[23]  ; clk        ; 6.764 ; 6.764 ; Rise       ; clk             ;
;  AluOutW[24]  ; clk        ; 7.255 ; 7.255 ; Rise       ; clk             ;
;  AluOutW[25]  ; clk        ; 6.741 ; 6.741 ; Rise       ; clk             ;
;  AluOutW[26]  ; clk        ; 6.820 ; 6.820 ; Rise       ; clk             ;
;  AluOutW[27]  ; clk        ; 6.712 ; 6.712 ; Rise       ; clk             ;
;  AluOutW[28]  ; clk        ; 6.755 ; 6.755 ; Rise       ; clk             ;
;  AluOutW[29]  ; clk        ; 7.388 ; 7.388 ; Rise       ; clk             ;
;  AluOutW[30]  ; clk        ; 6.782 ; 6.782 ; Rise       ; clk             ;
;  AluOutW[31]  ; clk        ; 6.720 ; 6.720 ; Rise       ; clk             ;
; Funct[*]      ; clk        ; 6.679 ; 6.679 ; Rise       ; clk             ;
;  Funct[0]     ; clk        ; 6.339 ; 6.339 ; Rise       ; clk             ;
;  Funct[1]     ; clk        ; 6.529 ; 6.529 ; Rise       ; clk             ;
;  Funct[2]     ; clk        ; 6.348 ; 6.348 ; Rise       ; clk             ;
;  Funct[3]     ; clk        ; 6.066 ; 6.066 ; Rise       ; clk             ;
;  Funct[4]     ; clk        ; 6.679 ; 6.679 ; Rise       ; clk             ;
;  Funct[5]     ; clk        ; 6.062 ; 6.062 ; Rise       ; clk             ;
; Op[*]         ; clk        ; 6.406 ; 6.406 ; Rise       ; clk             ;
;  Op[0]        ; clk        ; 6.359 ; 6.359 ; Rise       ; clk             ;
;  Op[1]        ; clk        ; 6.371 ; 6.371 ; Rise       ; clk             ;
;  Op[2]        ; clk        ; 6.103 ; 6.103 ; Rise       ; clk             ;
;  Op[3]        ; clk        ; 6.406 ; 6.406 ; Rise       ; clk             ;
;  Op[4]        ; clk        ; 6.102 ; 6.102 ; Rise       ; clk             ;
;  Op[5]        ; clk        ; 6.088 ; 6.088 ; Rise       ; clk             ;
; RegWriteW     ; clk        ; 6.964 ; 6.964 ; Rise       ; clk             ;
; RsE[*]        ; clk        ; 6.538 ; 6.538 ; Rise       ; clk             ;
;  RsE[0]       ; clk        ; 6.538 ; 6.538 ; Rise       ; clk             ;
;  RsE[1]       ; clk        ; 6.335 ; 6.335 ; Rise       ; clk             ;
;  RsE[2]       ; clk        ; 6.364 ; 6.364 ; Rise       ; clk             ;
;  RsE[3]       ; clk        ; 6.326 ; 6.326 ; Rise       ; clk             ;
;  RsE[4]       ; clk        ; 6.504 ; 6.504 ; Rise       ; clk             ;
; RtE[*]        ; clk        ; 6.952 ; 6.952 ; Rise       ; clk             ;
;  RtE[0]       ; clk        ; 6.952 ; 6.952 ; Rise       ; clk             ;
;  RtE[1]       ; clk        ; 6.942 ; 6.942 ; Rise       ; clk             ;
;  RtE[2]       ; clk        ; 6.724 ; 6.724 ; Rise       ; clk             ;
;  RtE[3]       ; clk        ; 6.876 ; 6.876 ; Rise       ; clk             ;
;  RtE[4]       ; clk        ; 6.700 ; 6.700 ; Rise       ; clk             ;
; WriteRegW[*]  ; clk        ; 7.018 ; 7.018 ; Rise       ; clk             ;
;  WriteRegW[0] ; clk        ; 6.783 ; 6.783 ; Rise       ; clk             ;
;  WriteRegW[1] ; clk        ; 7.018 ; 7.018 ; Rise       ; clk             ;
;  WriteRegW[2] ; clk        ; 6.773 ; 6.773 ; Rise       ; clk             ;
;  WriteRegW[3] ; clk        ; 6.843 ; 6.843 ; Rise       ; clk             ;
;  WriteRegW[4] ; clk        ; 6.767 ; 6.767 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; AluOutW[*]    ; clk        ; 6.495 ; 6.495 ; Rise       ; clk             ;
;  AluOutW[0]   ; clk        ; 7.032 ; 7.032 ; Rise       ; clk             ;
;  AluOutW[1]   ; clk        ; 7.230 ; 7.230 ; Rise       ; clk             ;
;  AluOutW[2]   ; clk        ; 7.027 ; 7.027 ; Rise       ; clk             ;
;  AluOutW[3]   ; clk        ; 7.512 ; 7.512 ; Rise       ; clk             ;
;  AluOutW[4]   ; clk        ; 6.495 ; 6.495 ; Rise       ; clk             ;
;  AluOutW[5]   ; clk        ; 7.253 ; 7.253 ; Rise       ; clk             ;
;  AluOutW[6]   ; clk        ; 6.842 ; 6.842 ; Rise       ; clk             ;
;  AluOutW[7]   ; clk        ; 7.115 ; 7.115 ; Rise       ; clk             ;
;  AluOutW[8]   ; clk        ; 6.993 ; 6.993 ; Rise       ; clk             ;
;  AluOutW[9]   ; clk        ; 6.943 ; 6.943 ; Rise       ; clk             ;
;  AluOutW[10]  ; clk        ; 7.026 ; 7.026 ; Rise       ; clk             ;
;  AluOutW[11]  ; clk        ; 6.970 ; 6.970 ; Rise       ; clk             ;
;  AluOutW[12]  ; clk        ; 6.731 ; 6.731 ; Rise       ; clk             ;
;  AluOutW[13]  ; clk        ; 6.774 ; 6.774 ; Rise       ; clk             ;
;  AluOutW[14]  ; clk        ; 7.010 ; 7.010 ; Rise       ; clk             ;
;  AluOutW[15]  ; clk        ; 7.010 ; 7.010 ; Rise       ; clk             ;
;  AluOutW[16]  ; clk        ; 7.219 ; 7.219 ; Rise       ; clk             ;
;  AluOutW[17]  ; clk        ; 6.797 ; 6.797 ; Rise       ; clk             ;
;  AluOutW[18]  ; clk        ; 7.042 ; 7.042 ; Rise       ; clk             ;
;  AluOutW[19]  ; clk        ; 7.254 ; 7.254 ; Rise       ; clk             ;
;  AluOutW[20]  ; clk        ; 7.262 ; 7.262 ; Rise       ; clk             ;
;  AluOutW[21]  ; clk        ; 6.966 ; 6.966 ; Rise       ; clk             ;
;  AluOutW[22]  ; clk        ; 7.022 ; 7.022 ; Rise       ; clk             ;
;  AluOutW[23]  ; clk        ; 6.764 ; 6.764 ; Rise       ; clk             ;
;  AluOutW[24]  ; clk        ; 7.255 ; 7.255 ; Rise       ; clk             ;
;  AluOutW[25]  ; clk        ; 6.741 ; 6.741 ; Rise       ; clk             ;
;  AluOutW[26]  ; clk        ; 6.820 ; 6.820 ; Rise       ; clk             ;
;  AluOutW[27]  ; clk        ; 6.712 ; 6.712 ; Rise       ; clk             ;
;  AluOutW[28]  ; clk        ; 6.755 ; 6.755 ; Rise       ; clk             ;
;  AluOutW[29]  ; clk        ; 7.388 ; 7.388 ; Rise       ; clk             ;
;  AluOutW[30]  ; clk        ; 6.782 ; 6.782 ; Rise       ; clk             ;
;  AluOutW[31]  ; clk        ; 6.720 ; 6.720 ; Rise       ; clk             ;
; Funct[*]      ; clk        ; 6.062 ; 6.062 ; Rise       ; clk             ;
;  Funct[0]     ; clk        ; 6.339 ; 6.339 ; Rise       ; clk             ;
;  Funct[1]     ; clk        ; 6.529 ; 6.529 ; Rise       ; clk             ;
;  Funct[2]     ; clk        ; 6.348 ; 6.348 ; Rise       ; clk             ;
;  Funct[3]     ; clk        ; 6.066 ; 6.066 ; Rise       ; clk             ;
;  Funct[4]     ; clk        ; 6.679 ; 6.679 ; Rise       ; clk             ;
;  Funct[5]     ; clk        ; 6.062 ; 6.062 ; Rise       ; clk             ;
; Op[*]         ; clk        ; 6.088 ; 6.088 ; Rise       ; clk             ;
;  Op[0]        ; clk        ; 6.359 ; 6.359 ; Rise       ; clk             ;
;  Op[1]        ; clk        ; 6.371 ; 6.371 ; Rise       ; clk             ;
;  Op[2]        ; clk        ; 6.103 ; 6.103 ; Rise       ; clk             ;
;  Op[3]        ; clk        ; 6.406 ; 6.406 ; Rise       ; clk             ;
;  Op[4]        ; clk        ; 6.102 ; 6.102 ; Rise       ; clk             ;
;  Op[5]        ; clk        ; 6.088 ; 6.088 ; Rise       ; clk             ;
; RegWriteW     ; clk        ; 6.964 ; 6.964 ; Rise       ; clk             ;
; RsE[*]        ; clk        ; 6.326 ; 6.326 ; Rise       ; clk             ;
;  RsE[0]       ; clk        ; 6.538 ; 6.538 ; Rise       ; clk             ;
;  RsE[1]       ; clk        ; 6.335 ; 6.335 ; Rise       ; clk             ;
;  RsE[2]       ; clk        ; 6.364 ; 6.364 ; Rise       ; clk             ;
;  RsE[3]       ; clk        ; 6.326 ; 6.326 ; Rise       ; clk             ;
;  RsE[4]       ; clk        ; 6.504 ; 6.504 ; Rise       ; clk             ;
; RtE[*]        ; clk        ; 6.700 ; 6.700 ; Rise       ; clk             ;
;  RtE[0]       ; clk        ; 6.952 ; 6.952 ; Rise       ; clk             ;
;  RtE[1]       ; clk        ; 6.942 ; 6.942 ; Rise       ; clk             ;
;  RtE[2]       ; clk        ; 6.724 ; 6.724 ; Rise       ; clk             ;
;  RtE[3]       ; clk        ; 6.876 ; 6.876 ; Rise       ; clk             ;
;  RtE[4]       ; clk        ; 6.700 ; 6.700 ; Rise       ; clk             ;
; WriteRegW[*]  ; clk        ; 6.767 ; 6.767 ; Rise       ; clk             ;
;  WriteRegW[0] ; clk        ; 6.783 ; 6.783 ; Rise       ; clk             ;
;  WriteRegW[1] ; clk        ; 7.018 ; 7.018 ; Rise       ; clk             ;
;  WriteRegW[2] ; clk        ; 6.773 ; 6.773 ; Rise       ; clk             ;
;  WriteRegW[3] ; clk        ; 6.843 ; 6.843 ; Rise       ; clk             ;
;  WriteRegW[4] ; clk        ; 6.767 ; 6.767 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.914 ; -237.798      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.235 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.880 ; -907.020              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.914 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.903      ;
; -1.911 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.900      ;
; -1.896 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.049     ; 2.879      ;
; -1.886 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.875      ;
; -1.871 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.860      ;
; -1.856 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a4  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.845      ;
; -1.855 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.846      ;
; -1.851 ; regE:Registrador_E|ALUSrcE                                                               ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.888      ;
; -1.850 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.049     ; 2.833      ;
; -1.849 ; regW:Registrador_W|ALUOutW[0]                                                            ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.886      ;
; -1.843 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.834      ;
; -1.839 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a5  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.828      ;
; -1.839 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a7  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.828      ;
; -1.836 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.834      ;
; -1.834 ; regW:Registrador_W|ALUOutW[0]                                                            ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.865      ;
; -1.833 ; regE:Registrador_E|ALUSrcE                                                               ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.864      ;
; -1.824 ; regW:Registrador_W|ALUOutW[0]                                                            ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.861      ;
; -1.824 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a7  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.049     ; 2.807      ;
; -1.823 ; regE:Registrador_E|ALUSrcE                                                               ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.860      ;
; -1.816 ; regW:Registrador_W|ALUOutW[4]                                                            ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; 0.009      ; 2.857      ;
; -1.814 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a1  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.803      ;
; -1.814 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a7  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.803      ;
; -1.813 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a4  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.802      ;
; -1.810 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[27] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.799      ;
; -1.810 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a4  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.808      ;
; -1.805 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a5  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.049     ; 2.788      ;
; -1.799 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a1  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.049     ; 2.782      ;
; -1.797 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a4  ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.788      ;
; -1.796 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a5  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.785      ;
; -1.793 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.791      ;
; -1.792 ; regE:Registrador_E|ALUSrcE                                                               ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; 0.007      ; 2.831      ;
; -1.792 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a4  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.049     ; 2.775      ;
; -1.790 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.788      ;
; -1.789 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a1  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.778      ;
; -1.787 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a6  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.776      ;
; -1.781 ; regW:Registrador_W|ALUOutW[0]                                                            ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; 0.007      ; 2.820      ;
; -1.780 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a5  ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.771      ;
; -1.778 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[26] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.767      ;
; -1.777 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.777      ;
; -1.775 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.767      ;
; -1.773 ; regW:Registrador_W|ALUOutW[4]                                                            ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; 0.009      ; 2.814      ;
; -1.772 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.764      ;
; -1.771 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a7  ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.762      ;
; -1.767 ; regW:Registrador_W|ALUOutW[2]                                                            ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; 0.008      ; 2.807      ;
; -1.767 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a4  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.765      ;
; -1.765 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.763      ;
; -1.759 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a1  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.757      ;
; -1.757 ; regW:Registrador_W|ALUOutW[4]                                                            ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; 0.011      ; 2.800      ;
; -1.753 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a1  ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.744      ;
; -1.752 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a4  ; regW:Registrador_W|ALUOutW[27] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.741      ;
; -1.752 ; regW:Registrador_W|ALUOutW[4]                                                            ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; 0.003      ; 2.787      ;
; -1.751 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[25] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.742      ;
; -1.751 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a4  ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.751      ;
; -1.747 ; regE:Registrador_E|ALUSrcE                                                               ; regW:Registrador_W|ALUOutW[27] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.784      ;
; -1.746 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a4  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.738      ;
; -1.745 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a3  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.734      ;
; -1.744 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a1  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.736      ;
; -1.744 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a6  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.733      ;
; -1.737 ; regW:Registrador_W|ALUOutW[1]                                                            ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.774      ;
; -1.735 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a5  ; regW:Registrador_W|ALUOutW[27] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.724      ;
; -1.734 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a12 ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.723      ;
; -1.734 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a1  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.732      ;
; -1.734 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[26] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.723      ;
; -1.733 ; regW:Registrador_W|ALUOutW[6]                                                            ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; 0.009      ; 2.774      ;
; -1.732 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a2  ; regW:Registrador_W|ALUOutW[27] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.730      ;
; -1.730 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a3  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.049     ; 2.713      ;
; -1.728 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a6  ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.719      ;
; -1.725 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a5  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.723      ;
; -1.724 ; regW:Registrador_W|ALUOutW[2]                                                            ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; 0.008      ; 2.764      ;
; -1.723 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[24] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.714      ;
; -1.723 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a6  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.049     ; 2.706      ;
; -1.722 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.722      ;
; -1.722 ; regW:Registrador_W|ALUOutW[1]                                                            ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.753      ;
; -1.720 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a3  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.709      ;
; -1.719 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a12 ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.049     ; 2.702      ;
; -1.716 ; regW:Registrador_W|ALUOutW[0]                                                            ; regW:Registrador_W|ALUOutW[26] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.753      ;
; -1.715 ; regE:Registrador_E|ALUSrcE                                                               ; regW:Registrador_W|ALUOutW[26] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.752      ;
; -1.714 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a9  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.703      ;
; -1.712 ; regW:Registrador_W|ALUOutW[1]                                                            ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.749      ;
; -1.712 ; regW:Registrador_W|ALUOutW[4]                                                            ; regW:Registrador_W|ALUOutW[27] ; clk          ; clk         ; 1.000        ; 0.009      ; 2.753      ;
; -1.710 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a5  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.702      ;
; -1.709 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a12 ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.698      ;
; -1.708 ; regW:Registrador_W|ALUOutW[2]                                                            ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; 0.010      ; 2.750      ;
; -1.708 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0  ; regW:Registrador_W|ALUOutW[27] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.697      ;
; -1.708 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a1  ; regW:Registrador_W|ALUOutW[27] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.697      ;
; -1.706 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a4  ; regW:Registrador_W|ALUOutW[27] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.704      ;
; -1.706 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a7  ; regW:Registrador_W|ALUOutW[26] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.695      ;
; -1.705 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a3  ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.703      ;
; -1.703 ; regW:Registrador_W|ALUOutW[2]                                                            ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.737      ;
; -1.700 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a5  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.698      ;
; -1.691 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a1  ; regW:Registrador_W|ALUOutW[29] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.691      ;
; -1.690 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a3  ; regW:Registrador_W|ALUOutW[28] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.682      ;
; -1.690 ; regW:Registrador_W|ALUOutW[6]                                                            ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; 0.009      ; 2.731      ;
; -1.689 ; regW:Registrador_W|ALUOutW[0]                                                            ; regW:Registrador_W|ALUOutW[25] ; clk          ; clk         ; 1.000        ; 0.007      ; 2.728      ;
; -1.688 ; regE:Registrador_E|ALUSrcE                                                               ; regW:Registrador_W|ALUOutW[25] ; clk          ; clk         ; 1.000        ; 0.007      ; 2.727      ;
; -1.687 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a5  ; regW:Registrador_W|ALUOutW[26] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.676      ;
; -1.685 ; regW:Registrador_W|ALUOutW[3]                                                            ; regW:Registrador_W|ALUOutW[31] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.722      ;
; -1.683 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a6  ; regW:Registrador_W|ALUOutW[27] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.672      ;
; -1.681 ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a1  ; regW:Registrador_W|ALUOutW[26] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.670      ;
; -1.680 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a3  ; regW:Registrador_W|ALUOutW[30] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.678      ;
+--------+------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.235 ; regE:Registrador_E|RegWriteE                                                             ; regW:Registrador_W|RegWriteW                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.387      ;
; 0.235 ; regD:Registrador_D|InstrD[22]                                                            ; regE:Registrador_E|RsE[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.387      ;
; 0.235 ; regD:Registrador_D|InstrD[24]                                                            ; regE:Registrador_E|RsE[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.387      ;
; 0.235 ; regD:Registrador_D|InstrD[25]                                                            ; regE:Registrador_E|RsE[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.387      ;
; 0.236 ; regD:Registrador_D|InstrD[19]                                                            ; regE:Registrador_E|RtE[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; regD:Registrador_D|InstrD[21]                                                            ; regE:Registrador_E|RsE[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; regD:Registrador_D|InstrD[23]                                                            ; regE:Registrador_E|RsE[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; regD:Registrador_D|InstrD[13]                                                            ; regE:Registrador_E|SignImmE[13]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; regD:Registrador_D|InstrD[20]                                                            ; regE:Registrador_E|RtE[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; regD:Registrador_D|InstrD[18]                                                            ; regE:Registrador_E|RtE[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.239 ; regD:Registrador_D|InstrD[16]                                                            ; regE:Registrador_E|RtE[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.309 ; regD:Registrador_D|InstrD[12]                                                            ; regE:Registrador_E|SignImmE[12]                                                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.462      ;
; 0.322 ; regD:Registrador_D|InstrD[17]                                                            ; regE:Registrador_E|RtE[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.327 ; regD:Registrador_D|InstrD[15]                                                            ; regE:Registrador_E|SignImmE[15]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; regD:Registrador_D|InstrD[8]                                                             ; regE:Registrador_E|SignImmE[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; regD:Registrador_D|InstrD[7]                                                             ; regE:Registrador_E|SignImmE[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.357 ; regE:Registrador_E|RtE[4]                                                                ; regW:Registrador_W|WriteRegW[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; regE:Registrador_E|SignImmE[12]                                                          ; regW:Registrador_W|WriteRegW[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; regE:Registrador_E|RtE[0]                                                                ; regW:Registrador_W|WriteRegW[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.368 ; regE:Registrador_E|RegDstE                                                               ; regW:Registrador_W|WriteRegW[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.372 ; regE:Registrador_E|RtE[3]                                                                ; regW:Registrador_W|WriteRegW[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; regE:Registrador_E|RtE[2]                                                                ; regW:Registrador_W|WriteRegW[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.399 ; regD:Registrador_D|InstrD[14]                                                            ; regE:Registrador_E|SignImmE[14]                                                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.552      ;
; 0.424 ; regE:Registrador_E|SignImmE[13]                                                          ; regW:Registrador_W|WriteRegW[2]                                                                            ; clk          ; clk         ; 0.000        ; -0.004     ; 0.572      ;
; 0.427 ; regE:Registrador_E|RegDstE                                                               ; regW:Registrador_W|WriteRegW[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.003      ; 0.582      ;
; 0.454 ; regE:Registrador_E|SignImmE[11]                                                          ; regW:Registrador_W|WriteRegW[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.480 ; regE:Registrador_E|RegDstE                                                               ; regW:Registrador_W|WriteRegW[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.004      ; 0.636      ;
; 0.484 ; regE:Registrador_E|RegDstE                                                               ; regW:Registrador_W|WriteRegW[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.002      ; 0.638      ;
; 0.484 ; regE:Registrador_E|RegDstE                                                               ; regW:Registrador_W|WriteRegW[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.002      ; 0.638      ;
; 0.503 ; regE:Registrador_E|SignImmE[15]                                                          ; regW:Registrador_W|WriteRegW[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.008      ; 0.663      ;
; 0.525 ; regD:Registrador_D|InstrD[11]                                                            ; regE:Registrador_E|SignImmE[11]                                                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.678      ;
; 0.533 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[30]                                                                             ; clk          ; clk         ; 0.000        ; 0.001      ; 0.686      ;
; 0.538 ; regE:Registrador_E|RtE[1]                                                                ; regW:Registrador_W|WriteRegW[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.541 ; regD:Registrador_D|InstrD[10]                                                            ; regE:Registrador_E|SignImmE[10]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.693      ;
; 0.548 ; regD:Registrador_D|InstrD[9]                                                             ; regE:Registrador_E|SignImmE[9]                                                                             ; clk          ; clk         ; 0.000        ; -0.009     ; 0.691      ;
; 0.571 ; regE:Registrador_E|SignImmE[14]                                                          ; regW:Registrador_W|WriteRegW[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.723      ;
; 0.580 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[2]                                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 0.725      ;
; 0.599 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[17]                                                                             ; clk          ; clk         ; 0.000        ; 0.001      ; 0.752      ;
; 0.600 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[29]                                                                             ; clk          ; clk         ; 0.000        ; 0.003      ; 0.755      ;
; 0.601 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[26]                                                                             ; clk          ; clk         ; 0.000        ; 0.001      ; 0.754      ;
; 0.604 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[21]                                                                             ; clk          ; clk         ; 0.000        ; 0.001      ; 0.757      ;
; 0.611 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[31]                                                                             ; clk          ; clk         ; 0.000        ; 0.001      ; 0.764      ;
; 0.616 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[24]                                                                             ; clk          ; clk         ; 0.000        ; 0.003      ; 0.771      ;
; 0.618 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[20]                                                                             ; clk          ; clk         ; 0.000        ; 0.003      ; 0.773      ;
; 0.618 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[22]                                                                             ; clk          ; clk         ; 0.000        ; 0.003      ; 0.773      ;
; 0.618 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[25]                                                                             ; clk          ; clk         ; 0.000        ; 0.003      ; 0.773      ;
; 0.622 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[23]                                                                             ; clk          ; clk         ; 0.000        ; 0.003      ; 0.777      ;
; 0.678 ; regE:Registrador_E|SignImmE[4]                                                           ; regW:Registrador_W|ALUOutW[4]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 0.829      ;
; 0.686 ; regE:Registrador_E|SignImmE[12]                                                          ; regW:Registrador_W|ALUOutW[12]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.838      ;
; 0.692 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[15]                                                                             ; clk          ; clk         ; 0.000        ; -0.014     ; 0.830      ;
; 0.700 ; regW:Registrador_W|ALUOutW[19]                                                           ; regW:Registrador_W|ALUOutW[19]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.852      ;
; 0.706 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[11]                                                                             ; clk          ; clk         ; 0.000        ; -0.007     ; 0.851      ;
; 0.708 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[14]                                                                             ; clk          ; clk         ; 0.000        ; -0.007     ; 0.853      ;
; 0.710 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[12]                                                                             ; clk          ; clk         ; 0.000        ; -0.005     ; 0.857      ;
; 0.711 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[19]                                                                             ; clk          ; clk         ; 0.000        ; 0.005      ; 0.868      ;
; 0.728 ; regE:Registrador_E|SignImmE[7]                                                           ; regW:Registrador_W|ALUOutW[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.880      ;
; 0.732 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[27]                                                                             ; clk          ; clk         ; 0.000        ; 0.001      ; 0.885      ;
; 0.736 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[6]                                                                              ; clk          ; clk         ; 0.000        ; -0.008     ; 0.880      ;
; 0.744 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[4]                                                                              ; clk          ; clk         ; 0.000        ; -0.008     ; 0.888      ;
; 0.746 ; regE:Registrador_E|ALUControlE[0]                                                        ; regW:Registrador_W|ALUOutW[13]                                                                             ; clk          ; clk         ; 0.000        ; -0.003     ; 0.895      ;
; 0.750 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[18]                                                                             ; clk          ; clk         ; 0.000        ; -0.014     ; 0.888      ;
; 0.750 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[13]                                                                             ; clk          ; clk         ; 0.000        ; -0.005     ; 0.897      ;
; 0.752 ; regE:Registrador_E|ALUControlE[0]                                                        ; regW:Registrador_W|ALUOutW[12]                                                                             ; clk          ; clk         ; 0.000        ; -0.003     ; 0.901      ;
; 0.752 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[7]                                                                              ; clk          ; clk         ; 0.000        ; -0.014     ; 0.890      ;
; 0.753 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[28]                                                                             ; clk          ; clk         ; 0.000        ; -0.005     ; 0.900      ;
; 0.755 ; regW:Registrador_W|ALUOutW[16]                                                           ; regW:Registrador_W|ALUOutW[16]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.756 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[16]                                                                             ; clk          ; clk         ; 0.000        ; -0.014     ; 0.894      ;
; 0.762 ; regW:Registrador_W|ALUOutW[1]                                                            ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk          ; clk         ; -0.500       ; 0.063      ; 0.463      ;
; 0.764 ; regE:Registrador_E|SignImmE[0]                                                           ; regW:Registrador_W|ALUOutW[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.767 ; regW:Registrador_W|ALUOutW[30]                                                           ; regW:Registrador_W|ALUOutW[30]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.919      ;
; 0.767 ; regW:Registrador_W|ALUOutW[0]                                                            ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; -0.500       ; 0.063      ; 0.468      ;
; 0.769 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[9]                                                                              ; clk          ; clk         ; 0.000        ; -0.014     ; 0.907      ;
; 0.771 ; regW:Registrador_W|ALUOutW[3]                                                            ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; -0.500       ; 0.063      ; 0.472      ;
; 0.774 ; regD:Registrador_D|InstrD[6]                                                             ; regE:Registrador_E|SignImmE[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.001      ; 0.927      ;
; 0.791 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[5]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 0.941      ;
; 0.801 ; regE:Registrador_E|SignImmE[8]                                                           ; regW:Registrador_W|ALUOutW[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.953      ;
; 0.802 ; regE:Registrador_E|SignImmE[5]                                                           ; regW:Registrador_W|ALUOutW[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.954      ;
; 0.805 ; regW:Registrador_W|ALUOutW[23]                                                           ; regW:Registrador_W|ALUOutW[23]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.957      ;
; 0.811 ; regW:Registrador_W|ALUOutW[18]                                                           ; regW:Registrador_W|ALUOutW[18]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.963      ;
; 0.812 ; regE:Registrador_E|SignImmE[9]                                                           ; regW:Registrador_W|ALUOutW[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.964      ;
; 0.829 ; regD:Registrador_D|InstrD[4]                                                             ; regE:Registrador_E|SignImmE[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.010      ; 0.991      ;
; 0.830 ; regD:Registrador_D|InstrD[3]                                                             ; regE:Registrador_E|SignImmE[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.014      ; 0.996      ;
; 0.833 ; regW:Registrador_W|ALUOutW[12]                                                           ; regW:Registrador_W|ALUOutW[12]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.985      ;
; 0.835 ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a18 ; regW:Registrador_W|ALUOutW[18]                                                                             ; clk          ; clk         ; 0.000        ; -0.049     ; 0.938      ;
; 0.840 ; regW:Registrador_W|ALUOutW[1]                                                            ; regW:Registrador_W|ALUOutW[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.992      ;
; 0.843 ; regD:Registrador_D|InstrD[0]                                                             ; regE:Registrador_E|SignImmE[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.006      ; 1.001      ;
; 0.849 ; regW:Registrador_W|ALUOutW[10]                                                           ; regW:Registrador_W|ALUOutW[10]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.001      ;
; 0.855 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[8]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.005      ;
; 0.858 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[3]                                                                              ; clk          ; clk         ; 0.000        ; -0.004     ; 1.006      ;
; 0.859 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[1]                                                                              ; clk          ; clk         ; 0.000        ; -0.004     ; 1.007      ;
; 0.860 ; regE:Registrador_E|SignImmE[11]                                                          ; regW:Registrador_W|ALUOutW[11]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.012      ;
; 0.862 ; regE:Registrador_E|ALUControlE[1]                                                        ; regW:Registrador_W|ALUOutW[10]                                                                             ; clk          ; clk         ; 0.000        ; -0.002     ; 1.012      ;
; 0.870 ; regW:Registrador_W|ALUOutW[5]                                                            ; regW:Registrador_W|ALUOutW[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.022      ;
; 0.874 ; regW:Registrador_W|ALUOutW[15]                                                           ; regW:Registrador_W|ALUOutW[15]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.026      ;
; 0.876 ; regD:Registrador_D|InstrD[2]                                                             ; regE:Registrador_E|SignImmE[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.003      ; 1.031      ;
; 0.883 ; regD:Registrador_D|InstrD[5]                                                             ; regE:Registrador_E|SignImmE[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.016      ; 1.051      ;
; 0.884 ; regW:Registrador_W|ALUOutW[10]                                                           ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; -0.500       ; 0.061      ; 0.583      ;
; 0.885 ; regW:Registrador_W|ALUOutW[5]                                                            ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; -0.500       ; 0.061      ; 0.584      ;
; 0.886 ; regW:Registrador_W|ALUOutW[8]                                                            ; register_file:RF|altsyncram:registers_rtl_1|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; -0.500       ; 0.061      ; 0.585      ;
; 0.889 ; regW:Registrador_W|ALUOutW[7]                                                            ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk          ; clk         ; -0.500       ; 0.064      ; 0.591      ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a1                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a1                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a10                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a10                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a11                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a11                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; register_file:RF|altsyncram:registers_rtl_0|altsyncram_dfh1:auto_generated|ram_block1a11~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ALUControl[*]  ; clk        ; 2.177  ; 2.177  ; Rise       ; clk             ;
;  ALUControl[0] ; clk        ; 1.918  ; 1.918  ; Rise       ; clk             ;
;  ALUControl[1] ; clk        ; 2.177  ; 2.177  ; Rise       ; clk             ;
; ALUSrc         ; clk        ; 2.005  ; 2.005  ; Rise       ; clk             ;
; FowardAE       ; clk        ; 4.384  ; 4.384  ; Rise       ; clk             ;
; FowardBE       ; clk        ; 4.657  ; 4.657  ; Rise       ; clk             ;
; Instr[*]       ; clk        ; 2.298  ; 2.298  ; Rise       ; clk             ;
;  Instr[0]      ; clk        ; 1.892  ; 1.892  ; Rise       ; clk             ;
;  Instr[1]      ; clk        ; 1.889  ; 1.889  ; Rise       ; clk             ;
;  Instr[2]      ; clk        ; 1.889  ; 1.889  ; Rise       ; clk             ;
;  Instr[3]      ; clk        ; 1.611  ; 1.611  ; Rise       ; clk             ;
;  Instr[4]      ; clk        ; 1.793  ; 1.793  ; Rise       ; clk             ;
;  Instr[5]      ; clk        ; 1.952  ; 1.952  ; Rise       ; clk             ;
;  Instr[6]      ; clk        ; 1.990  ; 1.990  ; Rise       ; clk             ;
;  Instr[7]      ; clk        ; 1.979  ; 1.979  ; Rise       ; clk             ;
;  Instr[8]      ; clk        ; 2.007  ; 2.007  ; Rise       ; clk             ;
;  Instr[9]      ; clk        ; 2.024  ; 2.024  ; Rise       ; clk             ;
;  Instr[10]     ; clk        ; 1.990  ; 1.990  ; Rise       ; clk             ;
;  Instr[11]     ; clk        ; 1.962  ; 1.962  ; Rise       ; clk             ;
;  Instr[12]     ; clk        ; 2.010  ; 2.010  ; Rise       ; clk             ;
;  Instr[13]     ; clk        ; 2.014  ; 2.014  ; Rise       ; clk             ;
;  Instr[14]     ; clk        ; 1.939  ; 1.939  ; Rise       ; clk             ;
;  Instr[15]     ; clk        ; 2.002  ; 2.002  ; Rise       ; clk             ;
;  Instr[16]     ; clk        ; 2.114  ; 2.114  ; Rise       ; clk             ;
;  Instr[17]     ; clk        ; 2.195  ; 2.195  ; Rise       ; clk             ;
;  Instr[18]     ; clk        ; 2.158  ; 2.158  ; Rise       ; clk             ;
;  Instr[19]     ; clk        ; 2.164  ; 2.164  ; Rise       ; clk             ;
;  Instr[20]     ; clk        ; 2.298  ; 2.298  ; Rise       ; clk             ;
;  Instr[21]     ; clk        ; 1.925  ; 1.925  ; Rise       ; clk             ;
;  Instr[22]     ; clk        ; 1.995  ; 1.995  ; Rise       ; clk             ;
;  Instr[23]     ; clk        ; 2.187  ; 2.187  ; Rise       ; clk             ;
;  Instr[24]     ; clk        ; 1.909  ; 1.909  ; Rise       ; clk             ;
;  Instr[25]     ; clk        ; 1.946  ; 1.946  ; Rise       ; clk             ;
;  Instr[26]     ; clk        ; -0.764 ; -0.764 ; Rise       ; clk             ;
;  Instr[27]     ; clk        ; -0.769 ; -0.769 ; Rise       ; clk             ;
;  Instr[28]     ; clk        ; 1.556  ; 1.556  ; Rise       ; clk             ;
;  Instr[29]     ; clk        ; 1.563  ; 1.563  ; Rise       ; clk             ;
;  Instr[30]     ; clk        ; 1.603  ; 1.603  ; Rise       ; clk             ;
;  Instr[31]     ; clk        ; 1.585  ; 1.585  ; Rise       ; clk             ;
; RegDst         ; clk        ; 1.961  ; 1.961  ; Rise       ; clk             ;
; RegWrite       ; clk        ; 1.887  ; 1.887  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ALUControl[*]  ; clk        ; -1.798 ; -1.798 ; Rise       ; clk             ;
;  ALUControl[0] ; clk        ; -1.798 ; -1.798 ; Rise       ; clk             ;
;  ALUControl[1] ; clk        ; -2.057 ; -2.057 ; Rise       ; clk             ;
; ALUSrc         ; clk        ; -1.885 ; -1.885 ; Rise       ; clk             ;
; FowardAE       ; clk        ; -2.344 ; -2.344 ; Rise       ; clk             ;
; FowardBE       ; clk        ; -2.431 ; -2.431 ; Rise       ; clk             ;
; Instr[*]       ; clk        ; 0.889  ; 0.889  ; Rise       ; clk             ;
;  Instr[0]      ; clk        ; -1.772 ; -1.772 ; Rise       ; clk             ;
;  Instr[1]      ; clk        ; -1.769 ; -1.769 ; Rise       ; clk             ;
;  Instr[2]      ; clk        ; -1.769 ; -1.769 ; Rise       ; clk             ;
;  Instr[3]      ; clk        ; -1.491 ; -1.491 ; Rise       ; clk             ;
;  Instr[4]      ; clk        ; -1.673 ; -1.673 ; Rise       ; clk             ;
;  Instr[5]      ; clk        ; -1.832 ; -1.832 ; Rise       ; clk             ;
;  Instr[6]      ; clk        ; -1.870 ; -1.870 ; Rise       ; clk             ;
;  Instr[7]      ; clk        ; -1.859 ; -1.859 ; Rise       ; clk             ;
;  Instr[8]      ; clk        ; -1.887 ; -1.887 ; Rise       ; clk             ;
;  Instr[9]      ; clk        ; -1.904 ; -1.904 ; Rise       ; clk             ;
;  Instr[10]     ; clk        ; -1.870 ; -1.870 ; Rise       ; clk             ;
;  Instr[11]     ; clk        ; -1.842 ; -1.842 ; Rise       ; clk             ;
;  Instr[12]     ; clk        ; -1.890 ; -1.890 ; Rise       ; clk             ;
;  Instr[13]     ; clk        ; -1.894 ; -1.894 ; Rise       ; clk             ;
;  Instr[14]     ; clk        ; -1.819 ; -1.819 ; Rise       ; clk             ;
;  Instr[15]     ; clk        ; -1.882 ; -1.882 ; Rise       ; clk             ;
;  Instr[16]     ; clk        ; -1.969 ; -1.969 ; Rise       ; clk             ;
;  Instr[17]     ; clk        ; -1.857 ; -1.857 ; Rise       ; clk             ;
;  Instr[18]     ; clk        ; -2.005 ; -2.005 ; Rise       ; clk             ;
;  Instr[19]     ; clk        ; -1.962 ; -1.962 ; Rise       ; clk             ;
;  Instr[20]     ; clk        ; -1.959 ; -1.959 ; Rise       ; clk             ;
;  Instr[21]     ; clk        ; -1.740 ; -1.740 ; Rise       ; clk             ;
;  Instr[22]     ; clk        ; -1.575 ; -1.575 ; Rise       ; clk             ;
;  Instr[23]     ; clk        ; -1.803 ; -1.803 ; Rise       ; clk             ;
;  Instr[24]     ; clk        ; -1.545 ; -1.545 ; Rise       ; clk             ;
;  Instr[25]     ; clk        ; -1.723 ; -1.723 ; Rise       ; clk             ;
;  Instr[26]     ; clk        ; 0.884  ; 0.884  ; Rise       ; clk             ;
;  Instr[27]     ; clk        ; 0.889  ; 0.889  ; Rise       ; clk             ;
;  Instr[28]     ; clk        ; -1.436 ; -1.436 ; Rise       ; clk             ;
;  Instr[29]     ; clk        ; -1.443 ; -1.443 ; Rise       ; clk             ;
;  Instr[30]     ; clk        ; -1.483 ; -1.483 ; Rise       ; clk             ;
;  Instr[31]     ; clk        ; -1.465 ; -1.465 ; Rise       ; clk             ;
; RegDst         ; clk        ; -1.841 ; -1.841 ; Rise       ; clk             ;
; RegWrite       ; clk        ; -1.767 ; -1.767 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; AluOutW[*]    ; clk        ; 4.189 ; 4.189 ; Rise       ; clk             ;
;  AluOutW[0]   ; clk        ; 3.965 ; 3.965 ; Rise       ; clk             ;
;  AluOutW[1]   ; clk        ; 4.052 ; 4.052 ; Rise       ; clk             ;
;  AluOutW[2]   ; clk        ; 3.937 ; 3.937 ; Rise       ; clk             ;
;  AluOutW[3]   ; clk        ; 4.189 ; 4.189 ; Rise       ; clk             ;
;  AluOutW[4]   ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  AluOutW[5]   ; clk        ; 4.060 ; 4.060 ; Rise       ; clk             ;
;  AluOutW[6]   ; clk        ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  AluOutW[7]   ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
;  AluOutW[8]   ; clk        ; 3.944 ; 3.944 ; Rise       ; clk             ;
;  AluOutW[9]   ; clk        ; 3.906 ; 3.906 ; Rise       ; clk             ;
;  AluOutW[10]  ; clk        ; 3.961 ; 3.961 ; Rise       ; clk             ;
;  AluOutW[11]  ; clk        ; 3.870 ; 3.870 ; Rise       ; clk             ;
;  AluOutW[12]  ; clk        ; 3.803 ; 3.803 ; Rise       ; clk             ;
;  AluOutW[13]  ; clk        ; 3.785 ; 3.785 ; Rise       ; clk             ;
;  AluOutW[14]  ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
;  AluOutW[15]  ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
;  AluOutW[16]  ; clk        ; 4.032 ; 4.032 ; Rise       ; clk             ;
;  AluOutW[17]  ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  AluOutW[18]  ; clk        ; 3.896 ; 3.896 ; Rise       ; clk             ;
;  AluOutW[19]  ; clk        ; 4.071 ; 4.071 ; Rise       ; clk             ;
;  AluOutW[20]  ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  AluOutW[21]  ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
;  AluOutW[22]  ; clk        ; 3.899 ; 3.899 ; Rise       ; clk             ;
;  AluOutW[23]  ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  AluOutW[24]  ; clk        ; 4.058 ; 4.058 ; Rise       ; clk             ;
;  AluOutW[25]  ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  AluOutW[26]  ; clk        ; 3.804 ; 3.804 ; Rise       ; clk             ;
;  AluOutW[27]  ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  AluOutW[28]  ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  AluOutW[29]  ; clk        ; 4.143 ; 4.143 ; Rise       ; clk             ;
;  AluOutW[30]  ; clk        ; 3.767 ; 3.767 ; Rise       ; clk             ;
;  AluOutW[31]  ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
; Funct[*]      ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
;  Funct[0]     ; clk        ; 3.567 ; 3.567 ; Rise       ; clk             ;
;  Funct[1]     ; clk        ; 3.657 ; 3.657 ; Rise       ; clk             ;
;  Funct[2]     ; clk        ; 3.570 ; 3.570 ; Rise       ; clk             ;
;  Funct[3]     ; clk        ; 3.447 ; 3.447 ; Rise       ; clk             ;
;  Funct[4]     ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
;  Funct[5]     ; clk        ; 3.445 ; 3.445 ; Rise       ; clk             ;
; Op[*]         ; clk        ; 3.683 ; 3.683 ; Rise       ; clk             ;
;  Op[0]        ; clk        ; 3.645 ; 3.645 ; Rise       ; clk             ;
;  Op[1]        ; clk        ; 3.655 ; 3.655 ; Rise       ; clk             ;
;  Op[2]        ; clk        ; 3.491 ; 3.491 ; Rise       ; clk             ;
;  Op[3]        ; clk        ; 3.683 ; 3.683 ; Rise       ; clk             ;
;  Op[4]        ; clk        ; 3.492 ; 3.492 ; Rise       ; clk             ;
;  Op[5]        ; clk        ; 3.482 ; 3.482 ; Rise       ; clk             ;
; RegWriteW     ; clk        ; 3.932 ; 3.932 ; Rise       ; clk             ;
; RsE[*]        ; clk        ; 3.666 ; 3.666 ; Rise       ; clk             ;
;  RsE[0]       ; clk        ; 3.666 ; 3.666 ; Rise       ; clk             ;
;  RsE[1]       ; clk        ; 3.621 ; 3.621 ; Rise       ; clk             ;
;  RsE[2]       ; clk        ; 3.592 ; 3.592 ; Rise       ; clk             ;
;  RsE[3]       ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
;  RsE[4]       ; clk        ; 3.634 ; 3.634 ; Rise       ; clk             ;
; RtE[*]        ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
;  RtE[0]       ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
;  RtE[1]       ; clk        ; 3.913 ; 3.913 ; Rise       ; clk             ;
;  RtE[2]       ; clk        ; 3.810 ; 3.810 ; Rise       ; clk             ;
;  RtE[3]       ; clk        ; 3.848 ; 3.848 ; Rise       ; clk             ;
;  RtE[4]       ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
; WriteRegW[*]  ; clk        ; 3.883 ; 3.883 ; Rise       ; clk             ;
;  WriteRegW[0] ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  WriteRegW[1] ; clk        ; 3.883 ; 3.883 ; Rise       ; clk             ;
;  WriteRegW[2] ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
;  WriteRegW[3] ; clk        ; 3.830 ; 3.830 ; Rise       ; clk             ;
;  WriteRegW[4] ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; AluOutW[*]    ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  AluOutW[0]   ; clk        ; 3.965 ; 3.965 ; Rise       ; clk             ;
;  AluOutW[1]   ; clk        ; 4.052 ; 4.052 ; Rise       ; clk             ;
;  AluOutW[2]   ; clk        ; 3.937 ; 3.937 ; Rise       ; clk             ;
;  AluOutW[3]   ; clk        ; 4.189 ; 4.189 ; Rise       ; clk             ;
;  AluOutW[4]   ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  AluOutW[5]   ; clk        ; 4.060 ; 4.060 ; Rise       ; clk             ;
;  AluOutW[6]   ; clk        ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  AluOutW[7]   ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
;  AluOutW[8]   ; clk        ; 3.944 ; 3.944 ; Rise       ; clk             ;
;  AluOutW[9]   ; clk        ; 3.906 ; 3.906 ; Rise       ; clk             ;
;  AluOutW[10]  ; clk        ; 3.961 ; 3.961 ; Rise       ; clk             ;
;  AluOutW[11]  ; clk        ; 3.870 ; 3.870 ; Rise       ; clk             ;
;  AluOutW[12]  ; clk        ; 3.803 ; 3.803 ; Rise       ; clk             ;
;  AluOutW[13]  ; clk        ; 3.785 ; 3.785 ; Rise       ; clk             ;
;  AluOutW[14]  ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
;  AluOutW[15]  ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
;  AluOutW[16]  ; clk        ; 4.032 ; 4.032 ; Rise       ; clk             ;
;  AluOutW[17]  ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  AluOutW[18]  ; clk        ; 3.896 ; 3.896 ; Rise       ; clk             ;
;  AluOutW[19]  ; clk        ; 4.071 ; 4.071 ; Rise       ; clk             ;
;  AluOutW[20]  ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  AluOutW[21]  ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
;  AluOutW[22]  ; clk        ; 3.899 ; 3.899 ; Rise       ; clk             ;
;  AluOutW[23]  ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  AluOutW[24]  ; clk        ; 4.058 ; 4.058 ; Rise       ; clk             ;
;  AluOutW[25]  ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  AluOutW[26]  ; clk        ; 3.804 ; 3.804 ; Rise       ; clk             ;
;  AluOutW[27]  ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  AluOutW[28]  ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  AluOutW[29]  ; clk        ; 4.143 ; 4.143 ; Rise       ; clk             ;
;  AluOutW[30]  ; clk        ; 3.767 ; 3.767 ; Rise       ; clk             ;
;  AluOutW[31]  ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
; Funct[*]      ; clk        ; 3.445 ; 3.445 ; Rise       ; clk             ;
;  Funct[0]     ; clk        ; 3.567 ; 3.567 ; Rise       ; clk             ;
;  Funct[1]     ; clk        ; 3.657 ; 3.657 ; Rise       ; clk             ;
;  Funct[2]     ; clk        ; 3.570 ; 3.570 ; Rise       ; clk             ;
;  Funct[3]     ; clk        ; 3.447 ; 3.447 ; Rise       ; clk             ;
;  Funct[4]     ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
;  Funct[5]     ; clk        ; 3.445 ; 3.445 ; Rise       ; clk             ;
; Op[*]         ; clk        ; 3.482 ; 3.482 ; Rise       ; clk             ;
;  Op[0]        ; clk        ; 3.645 ; 3.645 ; Rise       ; clk             ;
;  Op[1]        ; clk        ; 3.655 ; 3.655 ; Rise       ; clk             ;
;  Op[2]        ; clk        ; 3.491 ; 3.491 ; Rise       ; clk             ;
;  Op[3]        ; clk        ; 3.683 ; 3.683 ; Rise       ; clk             ;
;  Op[4]        ; clk        ; 3.492 ; 3.492 ; Rise       ; clk             ;
;  Op[5]        ; clk        ; 3.482 ; 3.482 ; Rise       ; clk             ;
; RegWriteW     ; clk        ; 3.932 ; 3.932 ; Rise       ; clk             ;
; RsE[*]        ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
;  RsE[0]       ; clk        ; 3.666 ; 3.666 ; Rise       ; clk             ;
;  RsE[1]       ; clk        ; 3.621 ; 3.621 ; Rise       ; clk             ;
;  RsE[2]       ; clk        ; 3.592 ; 3.592 ; Rise       ; clk             ;
;  RsE[3]       ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
;  RsE[4]       ; clk        ; 3.634 ; 3.634 ; Rise       ; clk             ;
; RtE[*]        ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  RtE[0]       ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
;  RtE[1]       ; clk        ; 3.913 ; 3.913 ; Rise       ; clk             ;
;  RtE[2]       ; clk        ; 3.810 ; 3.810 ; Rise       ; clk             ;
;  RtE[3]       ; clk        ; 3.848 ; 3.848 ; Rise       ; clk             ;
;  RtE[4]       ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
; WriteRegW[*]  ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  WriteRegW[0] ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  WriteRegW[1] ; clk        ; 3.883 ; 3.883 ; Rise       ; clk             ;
;  WriteRegW[2] ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
;  WriteRegW[3] ; clk        ; 3.830 ; 3.830 ; Rise       ; clk             ;
;  WriteRegW[4] ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.231   ; 0.235 ; N/A      ; N/A     ; -1.880              ;
;  clk             ; -5.231   ; 0.235 ; N/A      ; N/A     ; -1.880              ;
; Design-wide TNS  ; -522.339 ; 0.0   ; 0.0      ; 0.0     ; -907.02             ;
;  clk             ; -522.339 ; 0.000 ; N/A      ; N/A     ; -907.020            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ALUControl[*]  ; clk        ; 3.984  ; 3.984  ; Rise       ; clk             ;
;  ALUControl[0] ; clk        ; 3.531  ; 3.531  ; Rise       ; clk             ;
;  ALUControl[1] ; clk        ; 3.984  ; 3.984  ; Rise       ; clk             ;
; ALUSrc         ; clk        ; 3.638  ; 3.638  ; Rise       ; clk             ;
; FowardAE       ; clk        ; 8.797  ; 8.797  ; Rise       ; clk             ;
; FowardBE       ; clk        ; 9.413  ; 9.413  ; Rise       ; clk             ;
; Instr[*]       ; clk        ; 4.246  ; 4.246  ; Rise       ; clk             ;
;  Instr[0]      ; clk        ; 3.379  ; 3.379  ; Rise       ; clk             ;
;  Instr[1]      ; clk        ; 3.373  ; 3.373  ; Rise       ; clk             ;
;  Instr[2]      ; clk        ; 3.374  ; 3.374  ; Rise       ; clk             ;
;  Instr[3]      ; clk        ; 2.859  ; 2.859  ; Rise       ; clk             ;
;  Instr[4]      ; clk        ; 3.200  ; 3.200  ; Rise       ; clk             ;
;  Instr[5]      ; clk        ; 3.521  ; 3.521  ; Rise       ; clk             ;
;  Instr[6]      ; clk        ; 3.577  ; 3.577  ; Rise       ; clk             ;
;  Instr[7]      ; clk        ; 3.585  ; 3.585  ; Rise       ; clk             ;
;  Instr[8]      ; clk        ; 3.664  ; 3.664  ; Rise       ; clk             ;
;  Instr[9]      ; clk        ; 3.754  ; 3.754  ; Rise       ; clk             ;
;  Instr[10]     ; clk        ; 3.734  ; 3.734  ; Rise       ; clk             ;
;  Instr[11]     ; clk        ; 3.628  ; 3.628  ; Rise       ; clk             ;
;  Instr[12]     ; clk        ; 3.671  ; 3.671  ; Rise       ; clk             ;
;  Instr[13]     ; clk        ; 3.682  ; 3.682  ; Rise       ; clk             ;
;  Instr[14]     ; clk        ; 3.532  ; 3.532  ; Rise       ; clk             ;
;  Instr[15]     ; clk        ; 3.644  ; 3.644  ; Rise       ; clk             ;
;  Instr[16]     ; clk        ; 3.893  ; 3.893  ; Rise       ; clk             ;
;  Instr[17]     ; clk        ; 4.075  ; 4.075  ; Rise       ; clk             ;
;  Instr[18]     ; clk        ; 3.945  ; 3.945  ; Rise       ; clk             ;
;  Instr[19]     ; clk        ; 3.977  ; 3.977  ; Rise       ; clk             ;
;  Instr[20]     ; clk        ; 4.246  ; 4.246  ; Rise       ; clk             ;
;  Instr[21]     ; clk        ; 3.532  ; 3.532  ; Rise       ; clk             ;
;  Instr[22]     ; clk        ; 3.759  ; 3.759  ; Rise       ; clk             ;
;  Instr[23]     ; clk        ; 4.021  ; 4.021  ; Rise       ; clk             ;
;  Instr[24]     ; clk        ; 3.481  ; 3.481  ; Rise       ; clk             ;
;  Instr[25]     ; clk        ; 3.531  ; 3.531  ; Rise       ; clk             ;
;  Instr[26]     ; clk        ; -0.764 ; -0.764 ; Rise       ; clk             ;
;  Instr[27]     ; clk        ; -0.769 ; -0.769 ; Rise       ; clk             ;
;  Instr[28]     ; clk        ; 2.769  ; 2.769  ; Rise       ; clk             ;
;  Instr[29]     ; clk        ; 2.807  ; 2.807  ; Rise       ; clk             ;
;  Instr[30]     ; clk        ; 2.850  ; 2.850  ; Rise       ; clk             ;
;  Instr[31]     ; clk        ; 2.832  ; 2.832  ; Rise       ; clk             ;
; RegDst         ; clk        ; 3.558  ; 3.558  ; Rise       ; clk             ;
; RegWrite       ; clk        ; 3.498  ; 3.498  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ALUControl[*]  ; clk        ; -1.798 ; -1.798 ; Rise       ; clk             ;
;  ALUControl[0] ; clk        ; -1.798 ; -1.798 ; Rise       ; clk             ;
;  ALUControl[1] ; clk        ; -2.057 ; -2.057 ; Rise       ; clk             ;
; ALUSrc         ; clk        ; -1.885 ; -1.885 ; Rise       ; clk             ;
; FowardAE       ; clk        ; -2.344 ; -2.344 ; Rise       ; clk             ;
; FowardBE       ; clk        ; -2.431 ; -2.431 ; Rise       ; clk             ;
; Instr[*]       ; clk        ; 1.120  ; 1.120  ; Rise       ; clk             ;
;  Instr[0]      ; clk        ; -1.772 ; -1.772 ; Rise       ; clk             ;
;  Instr[1]      ; clk        ; -1.769 ; -1.769 ; Rise       ; clk             ;
;  Instr[2]      ; clk        ; -1.769 ; -1.769 ; Rise       ; clk             ;
;  Instr[3]      ; clk        ; -1.491 ; -1.491 ; Rise       ; clk             ;
;  Instr[4]      ; clk        ; -1.673 ; -1.673 ; Rise       ; clk             ;
;  Instr[5]      ; clk        ; -1.832 ; -1.832 ; Rise       ; clk             ;
;  Instr[6]      ; clk        ; -1.870 ; -1.870 ; Rise       ; clk             ;
;  Instr[7]      ; clk        ; -1.859 ; -1.859 ; Rise       ; clk             ;
;  Instr[8]      ; clk        ; -1.887 ; -1.887 ; Rise       ; clk             ;
;  Instr[9]      ; clk        ; -1.904 ; -1.904 ; Rise       ; clk             ;
;  Instr[10]     ; clk        ; -1.870 ; -1.870 ; Rise       ; clk             ;
;  Instr[11]     ; clk        ; -1.842 ; -1.842 ; Rise       ; clk             ;
;  Instr[12]     ; clk        ; -1.890 ; -1.890 ; Rise       ; clk             ;
;  Instr[13]     ; clk        ; -1.894 ; -1.894 ; Rise       ; clk             ;
;  Instr[14]     ; clk        ; -1.819 ; -1.819 ; Rise       ; clk             ;
;  Instr[15]     ; clk        ; -1.882 ; -1.882 ; Rise       ; clk             ;
;  Instr[16]     ; clk        ; -1.969 ; -1.969 ; Rise       ; clk             ;
;  Instr[17]     ; clk        ; -1.857 ; -1.857 ; Rise       ; clk             ;
;  Instr[18]     ; clk        ; -2.005 ; -2.005 ; Rise       ; clk             ;
;  Instr[19]     ; clk        ; -1.962 ; -1.962 ; Rise       ; clk             ;
;  Instr[20]     ; clk        ; -1.959 ; -1.959 ; Rise       ; clk             ;
;  Instr[21]     ; clk        ; -1.740 ; -1.740 ; Rise       ; clk             ;
;  Instr[22]     ; clk        ; -1.575 ; -1.575 ; Rise       ; clk             ;
;  Instr[23]     ; clk        ; -1.803 ; -1.803 ; Rise       ; clk             ;
;  Instr[24]     ; clk        ; -1.545 ; -1.545 ; Rise       ; clk             ;
;  Instr[25]     ; clk        ; -1.723 ; -1.723 ; Rise       ; clk             ;
;  Instr[26]     ; clk        ; 1.116  ; 1.116  ; Rise       ; clk             ;
;  Instr[27]     ; clk        ; 1.120  ; 1.120  ; Rise       ; clk             ;
;  Instr[28]     ; clk        ; -1.436 ; -1.436 ; Rise       ; clk             ;
;  Instr[29]     ; clk        ; -1.443 ; -1.443 ; Rise       ; clk             ;
;  Instr[30]     ; clk        ; -1.483 ; -1.483 ; Rise       ; clk             ;
;  Instr[31]     ; clk        ; -1.465 ; -1.465 ; Rise       ; clk             ;
; RegDst         ; clk        ; -1.841 ; -1.841 ; Rise       ; clk             ;
; RegWrite       ; clk        ; -1.767 ; -1.767 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; AluOutW[*]    ; clk        ; 7.512 ; 7.512 ; Rise       ; clk             ;
;  AluOutW[0]   ; clk        ; 7.032 ; 7.032 ; Rise       ; clk             ;
;  AluOutW[1]   ; clk        ; 7.230 ; 7.230 ; Rise       ; clk             ;
;  AluOutW[2]   ; clk        ; 7.027 ; 7.027 ; Rise       ; clk             ;
;  AluOutW[3]   ; clk        ; 7.512 ; 7.512 ; Rise       ; clk             ;
;  AluOutW[4]   ; clk        ; 6.495 ; 6.495 ; Rise       ; clk             ;
;  AluOutW[5]   ; clk        ; 7.253 ; 7.253 ; Rise       ; clk             ;
;  AluOutW[6]   ; clk        ; 6.842 ; 6.842 ; Rise       ; clk             ;
;  AluOutW[7]   ; clk        ; 7.115 ; 7.115 ; Rise       ; clk             ;
;  AluOutW[8]   ; clk        ; 6.993 ; 6.993 ; Rise       ; clk             ;
;  AluOutW[9]   ; clk        ; 6.943 ; 6.943 ; Rise       ; clk             ;
;  AluOutW[10]  ; clk        ; 7.026 ; 7.026 ; Rise       ; clk             ;
;  AluOutW[11]  ; clk        ; 6.970 ; 6.970 ; Rise       ; clk             ;
;  AluOutW[12]  ; clk        ; 6.731 ; 6.731 ; Rise       ; clk             ;
;  AluOutW[13]  ; clk        ; 6.774 ; 6.774 ; Rise       ; clk             ;
;  AluOutW[14]  ; clk        ; 7.010 ; 7.010 ; Rise       ; clk             ;
;  AluOutW[15]  ; clk        ; 7.010 ; 7.010 ; Rise       ; clk             ;
;  AluOutW[16]  ; clk        ; 7.219 ; 7.219 ; Rise       ; clk             ;
;  AluOutW[17]  ; clk        ; 6.797 ; 6.797 ; Rise       ; clk             ;
;  AluOutW[18]  ; clk        ; 7.042 ; 7.042 ; Rise       ; clk             ;
;  AluOutW[19]  ; clk        ; 7.254 ; 7.254 ; Rise       ; clk             ;
;  AluOutW[20]  ; clk        ; 7.262 ; 7.262 ; Rise       ; clk             ;
;  AluOutW[21]  ; clk        ; 6.966 ; 6.966 ; Rise       ; clk             ;
;  AluOutW[22]  ; clk        ; 7.022 ; 7.022 ; Rise       ; clk             ;
;  AluOutW[23]  ; clk        ; 6.764 ; 6.764 ; Rise       ; clk             ;
;  AluOutW[24]  ; clk        ; 7.255 ; 7.255 ; Rise       ; clk             ;
;  AluOutW[25]  ; clk        ; 6.741 ; 6.741 ; Rise       ; clk             ;
;  AluOutW[26]  ; clk        ; 6.820 ; 6.820 ; Rise       ; clk             ;
;  AluOutW[27]  ; clk        ; 6.712 ; 6.712 ; Rise       ; clk             ;
;  AluOutW[28]  ; clk        ; 6.755 ; 6.755 ; Rise       ; clk             ;
;  AluOutW[29]  ; clk        ; 7.388 ; 7.388 ; Rise       ; clk             ;
;  AluOutW[30]  ; clk        ; 6.782 ; 6.782 ; Rise       ; clk             ;
;  AluOutW[31]  ; clk        ; 6.720 ; 6.720 ; Rise       ; clk             ;
; Funct[*]      ; clk        ; 6.679 ; 6.679 ; Rise       ; clk             ;
;  Funct[0]     ; clk        ; 6.339 ; 6.339 ; Rise       ; clk             ;
;  Funct[1]     ; clk        ; 6.529 ; 6.529 ; Rise       ; clk             ;
;  Funct[2]     ; clk        ; 6.348 ; 6.348 ; Rise       ; clk             ;
;  Funct[3]     ; clk        ; 6.066 ; 6.066 ; Rise       ; clk             ;
;  Funct[4]     ; clk        ; 6.679 ; 6.679 ; Rise       ; clk             ;
;  Funct[5]     ; clk        ; 6.062 ; 6.062 ; Rise       ; clk             ;
; Op[*]         ; clk        ; 6.406 ; 6.406 ; Rise       ; clk             ;
;  Op[0]        ; clk        ; 6.359 ; 6.359 ; Rise       ; clk             ;
;  Op[1]        ; clk        ; 6.371 ; 6.371 ; Rise       ; clk             ;
;  Op[2]        ; clk        ; 6.103 ; 6.103 ; Rise       ; clk             ;
;  Op[3]        ; clk        ; 6.406 ; 6.406 ; Rise       ; clk             ;
;  Op[4]        ; clk        ; 6.102 ; 6.102 ; Rise       ; clk             ;
;  Op[5]        ; clk        ; 6.088 ; 6.088 ; Rise       ; clk             ;
; RegWriteW     ; clk        ; 6.964 ; 6.964 ; Rise       ; clk             ;
; RsE[*]        ; clk        ; 6.538 ; 6.538 ; Rise       ; clk             ;
;  RsE[0]       ; clk        ; 6.538 ; 6.538 ; Rise       ; clk             ;
;  RsE[1]       ; clk        ; 6.335 ; 6.335 ; Rise       ; clk             ;
;  RsE[2]       ; clk        ; 6.364 ; 6.364 ; Rise       ; clk             ;
;  RsE[3]       ; clk        ; 6.326 ; 6.326 ; Rise       ; clk             ;
;  RsE[4]       ; clk        ; 6.504 ; 6.504 ; Rise       ; clk             ;
; RtE[*]        ; clk        ; 6.952 ; 6.952 ; Rise       ; clk             ;
;  RtE[0]       ; clk        ; 6.952 ; 6.952 ; Rise       ; clk             ;
;  RtE[1]       ; clk        ; 6.942 ; 6.942 ; Rise       ; clk             ;
;  RtE[2]       ; clk        ; 6.724 ; 6.724 ; Rise       ; clk             ;
;  RtE[3]       ; clk        ; 6.876 ; 6.876 ; Rise       ; clk             ;
;  RtE[4]       ; clk        ; 6.700 ; 6.700 ; Rise       ; clk             ;
; WriteRegW[*]  ; clk        ; 7.018 ; 7.018 ; Rise       ; clk             ;
;  WriteRegW[0] ; clk        ; 6.783 ; 6.783 ; Rise       ; clk             ;
;  WriteRegW[1] ; clk        ; 7.018 ; 7.018 ; Rise       ; clk             ;
;  WriteRegW[2] ; clk        ; 6.773 ; 6.773 ; Rise       ; clk             ;
;  WriteRegW[3] ; clk        ; 6.843 ; 6.843 ; Rise       ; clk             ;
;  WriteRegW[4] ; clk        ; 6.767 ; 6.767 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; AluOutW[*]    ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  AluOutW[0]   ; clk        ; 3.965 ; 3.965 ; Rise       ; clk             ;
;  AluOutW[1]   ; clk        ; 4.052 ; 4.052 ; Rise       ; clk             ;
;  AluOutW[2]   ; clk        ; 3.937 ; 3.937 ; Rise       ; clk             ;
;  AluOutW[3]   ; clk        ; 4.189 ; 4.189 ; Rise       ; clk             ;
;  AluOutW[4]   ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  AluOutW[5]   ; clk        ; 4.060 ; 4.060 ; Rise       ; clk             ;
;  AluOutW[6]   ; clk        ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  AluOutW[7]   ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
;  AluOutW[8]   ; clk        ; 3.944 ; 3.944 ; Rise       ; clk             ;
;  AluOutW[9]   ; clk        ; 3.906 ; 3.906 ; Rise       ; clk             ;
;  AluOutW[10]  ; clk        ; 3.961 ; 3.961 ; Rise       ; clk             ;
;  AluOutW[11]  ; clk        ; 3.870 ; 3.870 ; Rise       ; clk             ;
;  AluOutW[12]  ; clk        ; 3.803 ; 3.803 ; Rise       ; clk             ;
;  AluOutW[13]  ; clk        ; 3.785 ; 3.785 ; Rise       ; clk             ;
;  AluOutW[14]  ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
;  AluOutW[15]  ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
;  AluOutW[16]  ; clk        ; 4.032 ; 4.032 ; Rise       ; clk             ;
;  AluOutW[17]  ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  AluOutW[18]  ; clk        ; 3.896 ; 3.896 ; Rise       ; clk             ;
;  AluOutW[19]  ; clk        ; 4.071 ; 4.071 ; Rise       ; clk             ;
;  AluOutW[20]  ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  AluOutW[21]  ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
;  AluOutW[22]  ; clk        ; 3.899 ; 3.899 ; Rise       ; clk             ;
;  AluOutW[23]  ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  AluOutW[24]  ; clk        ; 4.058 ; 4.058 ; Rise       ; clk             ;
;  AluOutW[25]  ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  AluOutW[26]  ; clk        ; 3.804 ; 3.804 ; Rise       ; clk             ;
;  AluOutW[27]  ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  AluOutW[28]  ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  AluOutW[29]  ; clk        ; 4.143 ; 4.143 ; Rise       ; clk             ;
;  AluOutW[30]  ; clk        ; 3.767 ; 3.767 ; Rise       ; clk             ;
;  AluOutW[31]  ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
; Funct[*]      ; clk        ; 3.445 ; 3.445 ; Rise       ; clk             ;
;  Funct[0]     ; clk        ; 3.567 ; 3.567 ; Rise       ; clk             ;
;  Funct[1]     ; clk        ; 3.657 ; 3.657 ; Rise       ; clk             ;
;  Funct[2]     ; clk        ; 3.570 ; 3.570 ; Rise       ; clk             ;
;  Funct[3]     ; clk        ; 3.447 ; 3.447 ; Rise       ; clk             ;
;  Funct[4]     ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
;  Funct[5]     ; clk        ; 3.445 ; 3.445 ; Rise       ; clk             ;
; Op[*]         ; clk        ; 3.482 ; 3.482 ; Rise       ; clk             ;
;  Op[0]        ; clk        ; 3.645 ; 3.645 ; Rise       ; clk             ;
;  Op[1]        ; clk        ; 3.655 ; 3.655 ; Rise       ; clk             ;
;  Op[2]        ; clk        ; 3.491 ; 3.491 ; Rise       ; clk             ;
;  Op[3]        ; clk        ; 3.683 ; 3.683 ; Rise       ; clk             ;
;  Op[4]        ; clk        ; 3.492 ; 3.492 ; Rise       ; clk             ;
;  Op[5]        ; clk        ; 3.482 ; 3.482 ; Rise       ; clk             ;
; RegWriteW     ; clk        ; 3.932 ; 3.932 ; Rise       ; clk             ;
; RsE[*]        ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
;  RsE[0]       ; clk        ; 3.666 ; 3.666 ; Rise       ; clk             ;
;  RsE[1]       ; clk        ; 3.621 ; 3.621 ; Rise       ; clk             ;
;  RsE[2]       ; clk        ; 3.592 ; 3.592 ; Rise       ; clk             ;
;  RsE[3]       ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
;  RsE[4]       ; clk        ; 3.634 ; 3.634 ; Rise       ; clk             ;
; RtE[*]        ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  RtE[0]       ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
;  RtE[1]       ; clk        ; 3.913 ; 3.913 ; Rise       ; clk             ;
;  RtE[2]       ; clk        ; 3.810 ; 3.810 ; Rise       ; clk             ;
;  RtE[3]       ; clk        ; 3.848 ; 3.848 ; Rise       ; clk             ;
;  RtE[4]       ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
; WriteRegW[*]  ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  WriteRegW[0] ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  WriteRegW[1] ; clk        ; 3.883 ; 3.883 ; Rise       ; clk             ;
;  WriteRegW[2] ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
;  WriteRegW[3] ; clk        ; 3.830 ; 3.830 ; Rise       ; clk             ;
;  WriteRegW[4] ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 8074     ; 0        ; 152      ; 64       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 8074     ; 0        ; 152      ; 64       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 39    ; 39   ;
; Unconstrained Input Port Paths  ; 111   ; 111  ;
; Unconstrained Output Ports      ; 60    ; 60   ;
; Unconstrained Output Port Paths ; 60    ; 60   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 03 10:56:14 2019
Info: Command: quartus_sta Datapath -c Datapath
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Datapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.231
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.231      -522.339 clk 
Info (332146): Worst-case hold slack is 0.512
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.512         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.880      -907.020 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.914
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.914      -237.798 clk 
Info (332146): Worst-case hold slack is 0.235
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.235         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.880      -907.020 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 398 megabytes
    Info: Processing ended: Tue Dec 03 10:56:21 2019
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:03


