Timing Analyzer report for UART_OKBE
Fri Jan 19 23:15:06 2024
Quartus Prime Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; UART_OKBE                                              ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 227.89 MHz ; 227.89 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.388 ; -68.180            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -38.688                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                       ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.388 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.308      ;
; -3.388 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.308      ;
; -3.388 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.308      ;
; -3.388 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.308      ;
; -3.388 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.308      ;
; -3.388 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.308      ;
; -3.388 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.308      ;
; -3.388 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.308      ;
; -3.388 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.308      ;
; -3.388 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.308      ;
; -3.388 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.308      ;
; -3.388 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.308      ;
; -3.388 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.308      ;
; -3.285 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.205      ;
; -3.285 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.205      ;
; -3.285 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.205      ;
; -3.285 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.205      ;
; -3.285 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.205      ;
; -3.285 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.205      ;
; -3.285 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.205      ;
; -3.285 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.205      ;
; -3.285 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.205      ;
; -3.285 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.205      ;
; -3.285 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.205      ;
; -3.285 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.205      ;
; -3.285 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.205      ;
; -3.193 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.541     ; 3.653      ;
; -3.193 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.541     ; 3.653      ;
; -3.193 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.541     ; 3.653      ;
; -3.193 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.541     ; 3.653      ;
; -3.193 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.541     ; 3.653      ;
; -3.193 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.541     ; 3.653      ;
; -3.193 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.541     ; 3.653      ;
; -3.193 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.541     ; 3.653      ;
; -3.193 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.541     ; 3.653      ;
; -3.193 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.541     ; 3.653      ;
; -3.193 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.541     ; 3.653      ;
; -3.193 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.541     ; 3.653      ;
; -3.193 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.541     ; 3.653      ;
; -3.161 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.081      ;
; -3.161 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.081      ;
; -3.161 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.081      ;
; -3.161 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.081      ;
; -3.161 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.081      ;
; -3.161 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.081      ;
; -3.161 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.081      ;
; -3.161 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.081      ;
; -3.161 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.081      ;
; -3.161 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.081      ;
; -3.161 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.081      ;
; -3.161 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.081      ;
; -3.161 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.081      ;
; -3.107 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.027      ;
; -3.107 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.027      ;
; -3.107 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.027      ;
; -3.107 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.027      ;
; -3.107 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.027      ;
; -3.107 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.027      ;
; -3.107 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.027      ;
; -3.107 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.027      ;
; -3.107 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.027      ;
; -3.107 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.027      ;
; -3.107 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.027      ;
; -3.107 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.027      ;
; -3.107 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.027      ;
; -3.030 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.950      ;
; -3.030 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.950      ;
; -3.030 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.950      ;
; -3.030 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.950      ;
; -3.030 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.950      ;
; -3.030 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.950      ;
; -3.030 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.950      ;
; -3.030 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.950      ;
; -3.030 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.950      ;
; -3.030 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.950      ;
; -3.030 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.950      ;
; -3.030 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.950      ;
; -3.030 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.950      ;
; -3.027 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.027 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.027 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.027 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.027 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.027 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.027 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.027 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.027 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.027 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.027 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.027 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.027 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.023 ; uart_rx:i_uart_rx|cycle_counter[10] ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
; -3.023 ; uart_rx:i_uart_rx|cycle_counter[10] ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
; -3.023 ; uart_rx:i_uart_rx|cycle_counter[10] ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
; -3.023 ; uart_rx:i_uart_rx|cycle_counter[10] ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
; -3.023 ; uart_rx:i_uart_rx|cycle_counter[10] ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
; -3.023 ; uart_rx:i_uart_rx|cycle_counter[10] ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
; -3.023 ; uart_rx:i_uart_rx|cycle_counter[10] ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
; -3.023 ; uart_rx:i_uart_rx|cycle_counter[10] ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
; -3.023 ; uart_rx:i_uart_rx|cycle_counter[10] ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                           ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; uart_rx:i_uart_rx|fsm_state.FSM_START ; uart_rx:i_uart_rx|fsm_state.FSM_START ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.452 ; uart_rx:i_uart_rx|fsm_state.FSM_STOP  ; uart_rx:i_uart_rx|fsm_state.FSM_STOP  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:i_uart_rx|bit_counter[1]      ; uart_rx:i_uart_rx|bit_counter[1]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:i_uart_rx|bit_counter[2]      ; uart_rx:i_uart_rx|bit_counter[2]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.465 ; uart_rx:i_uart_rx|bit_counter[0]      ; uart_rx:i_uart_rx|bit_counter[0]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.481 ; uart_rx:i_uart_rx|rxd_reg_0           ; uart_rx:i_uart_rx|rxd_reg             ; clk          ; clk         ; 0.000        ; 0.101      ; 0.794      ;
; 0.490 ; uart_rx:i_uart_rx|rxd_reg             ; uart_rx:i_uart_rx|fsm_state.FSM_START ; clk          ; clk         ; 0.000        ; 0.101      ; 0.803      ;
; 0.564 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|fsm_state.FSM_START ; clk          ; clk         ; 0.000        ; 0.582      ; 1.358      ;
; 0.667 ; uart_rx:i_uart_rx|cycle_counter[12]   ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.541      ; 1.420      ;
; 0.710 ; uart_rx:i_uart_rx|bit_counter[0]      ; uart_rx:i_uart_rx|bit_counter[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.003      ;
; 0.728 ; uart_rx:i_uart_rx|cycle_counter[13]   ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.100      ; 1.040      ;
; 0.743 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[3]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.749 ; uart_rx:i_uart_rx|cycle_counter[8]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.759 ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; uart_rx:i_uart_rx|bit_counter[3]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.053      ;
; 0.759 ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; uart_rx:i_uart_rx|bit_counter[0]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.053      ;
; 0.762 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; uart_rx:i_uart_rx|cycle_counter[11]   ; uart_rx:i_uart_rx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:i_uart_rx|cycle_counter[9]    ; uart_rx:i_uart_rx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[4]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; uart_rx:i_uart_rx|cycle_counter[12]   ; uart_rx:i_uart_rx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_rx:i_uart_rx|cycle_counter[10]   ; uart_rx:i_uart_rx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.782 ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; uart_rx:i_uart_rx|bit_counter[1]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.076      ;
; 0.782 ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; uart_rx:i_uart_rx|fsm_state.FSM_STOP  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.076      ;
; 0.789 ; uart_rx:i_uart_rx|cycle_counter[11]   ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.541      ; 1.542      ;
; 0.807 ; uart_rx:i_uart_rx|cycle_counter[10]   ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.541      ; 1.560      ;
; 0.929 ; uart_rx:i_uart_rx|cycle_counter[9]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.541      ; 1.682      ;
; 0.930 ; uart_rx:i_uart_rx|cycle_counter[8]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.541      ; 1.683      ;
; 0.962 ; uart_rx:i_uart_rx|bit_counter[1]      ; uart_rx:i_uart_rx|bit_counter[2]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.256      ;
; 0.963 ; uart_rx:i_uart_rx|bit_counter[0]      ; uart_rx:i_uart_rx|bit_counter[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.256      ;
; 0.968 ; uart_rx:i_uart_rx|cycle_counter[7]    ; uart_rx:i_uart_rx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.261      ;
; 0.997 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|cycle_counter[0]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.289      ;
; 1.010 ; uart_rx:i_uart_rx|cycle_counter[0]    ; uart_rx:i_uart_rx|cycle_counter[0]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.303      ;
; 1.085 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.541      ; 1.838      ;
; 1.097 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.390      ;
; 1.098 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[4]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.110 ; uart_rx:i_uart_rx|cycle_counter[8]    ; uart_rx:i_uart_rx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.117 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; uart_rx:i_uart_rx|cycle_counter[11]   ; uart_rx:i_uart_rx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; uart_rx:i_uart_rx|cycle_counter[9]    ; uart_rx:i_uart_rx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.119 ; uart_rx:i_uart_rx|cycle_counter[8]    ; uart_rx:i_uart_rx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.412      ;
; 1.125 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[3]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; uart_rx:i_uart_rx|cycle_counter[10]   ; uart_rx:i_uart_rx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.134 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[4]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; uart_rx:i_uart_rx|cycle_counter[10]   ; uart_rx:i_uart_rx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.150 ; uart_rx:i_uart_rx|fsm_state.FSM_STOP  ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.444      ;
; 1.186 ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; uart_rx:i_uart_rx|bit_counter[2]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.480      ;
; 1.208 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.541      ; 1.961      ;
; 1.216 ; uart_rx:i_uart_rx|cycle_counter[7]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.541      ; 1.969      ;
; 1.223 ; uart_rx:i_uart_rx|bit_counter[0]      ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.516      ;
; 1.226 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.541      ; 1.979      ;
; 1.228 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[3]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.521      ;
; 1.229 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.522      ;
; 1.237 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[4]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.530      ;
; 1.238 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.531      ;
; 1.248 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; uart_rx:i_uart_rx|cycle_counter[9]    ; uart_rx:i_uart_rx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.250 ; uart_rx:i_uart_rx|cycle_counter[8]    ; uart_rx:i_uart_rx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.543      ;
; 1.257 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; uart_rx:i_uart_rx|cycle_counter[9]    ; uart_rx:i_uart_rx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.551      ;
; 1.259 ; uart_rx:i_uart_rx|cycle_counter[8]    ; uart_rx:i_uart_rx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.552      ;
; 1.265 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.558      ;
; 1.265 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.558      ;
; 1.266 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.559      ;
; 1.274 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.567      ;
; 1.274 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.567      ;
; 1.275 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.568      ;
; 1.303 ; uart_rx:i_uart_rx|bit_counter[0]      ; uart_rx:i_uart_rx|bit_counter[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.596      ;
; 1.318 ; uart_rx:i_uart_rx|bit_counter[1]      ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.612      ;
; 1.323 ; uart_rx:i_uart_rx|cycle_counter[7]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.616      ;
; 1.324 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|cycle_counter[1]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.616      ;
; 1.329 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.541      ; 2.082      ;
; 1.343 ; uart_rx:i_uart_rx|cycle_counter[0]    ; uart_rx:i_uart_rx|cycle_counter[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.636      ;
; 1.365 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.541      ; 2.118      ;
; 1.368 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.661      ;
; 1.369 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.662      ;
; 1.377 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.670      ;
; 1.378 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.671      ;
; 1.383 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|cycle_counter[2]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.675      ;
; 1.388 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.681      ;
; 1.388 ; uart_rx:i_uart_rx|bit_counter[3]      ; uart_rx:i_uart_rx|bit_counter[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.681      ;
; 1.390 ; uart_rx:i_uart_rx|cycle_counter[0]    ; uart_rx:i_uart_rx|cycle_counter[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.683      ;
; 1.391 ; uart_rx:i_uart_rx|bit_counter[1]      ; uart_rx:i_uart_rx|bit_counter[3]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.685      ;
; 1.396 ; uart_rx:i_uart_rx|cycle_counter[7]    ; uart_rx:i_uart_rx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.689      ;
; 1.397 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.690      ;
; 1.405 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.698      ;
; 1.405 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.698      ;
; 1.406 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.699      ;
; 1.410 ; uart_rx:i_uart_rx|fsm_state.FSM_STOP  ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.540      ; 2.162      ;
; 1.414 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.707      ;
; 1.414 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.707      ;
; 1.415 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.708      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 243.96 MHz ; 243.96 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.099 ; -62.185           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.382 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -38.688                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.099 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.028      ;
; -3.099 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.028      ;
; -3.099 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.028      ;
; -3.099 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.028      ;
; -3.099 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.028      ;
; -3.099 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.028      ;
; -3.099 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.028      ;
; -3.099 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.028      ;
; -3.099 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.028      ;
; -3.099 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.028      ;
; -3.099 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.028      ;
; -3.099 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.028      ;
; -3.099 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.028      ;
; -3.041 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.970      ;
; -3.041 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.970      ;
; -3.041 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.970      ;
; -3.041 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.970      ;
; -3.041 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.970      ;
; -3.041 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.970      ;
; -3.041 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.970      ;
; -3.041 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.970      ;
; -3.041 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.970      ;
; -3.041 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.970      ;
; -3.041 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.970      ;
; -3.041 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.970      ;
; -3.041 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.970      ;
; -2.931 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.502     ; 3.431      ;
; -2.931 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.502     ; 3.431      ;
; -2.931 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.502     ; 3.431      ;
; -2.931 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.502     ; 3.431      ;
; -2.931 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.502     ; 3.431      ;
; -2.931 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.502     ; 3.431      ;
; -2.931 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.502     ; 3.431      ;
; -2.931 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.502     ; 3.431      ;
; -2.931 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.502     ; 3.431      ;
; -2.931 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.502     ; 3.431      ;
; -2.931 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.502     ; 3.431      ;
; -2.931 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.502     ; 3.431      ;
; -2.931 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.502     ; 3.431      ;
; -2.907 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.836      ;
; -2.907 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.836      ;
; -2.907 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.836      ;
; -2.907 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.836      ;
; -2.907 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.836      ;
; -2.907 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.836      ;
; -2.907 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.836      ;
; -2.907 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.836      ;
; -2.907 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.836      ;
; -2.907 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.836      ;
; -2.907 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.836      ;
; -2.907 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.836      ;
; -2.907 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.836      ;
; -2.883 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.812      ;
; -2.883 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.812      ;
; -2.883 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.812      ;
; -2.883 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.812      ;
; -2.883 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.812      ;
; -2.883 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.812      ;
; -2.883 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.812      ;
; -2.883 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.812      ;
; -2.883 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.812      ;
; -2.883 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.812      ;
; -2.883 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.812      ;
; -2.883 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.812      ;
; -2.883 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.812      ;
; -2.791 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.720      ;
; -2.791 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.720      ;
; -2.791 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.720      ;
; -2.791 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.720      ;
; -2.791 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.720      ;
; -2.791 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.720      ;
; -2.791 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.720      ;
; -2.791 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.720      ;
; -2.791 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.720      ;
; -2.791 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.720      ;
; -2.791 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.720      ;
; -2.791 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.720      ;
; -2.791 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.720      ;
; -2.784 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.713      ;
; -2.784 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.713      ;
; -2.784 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.713      ;
; -2.784 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.713      ;
; -2.784 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.713      ;
; -2.784 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.713      ;
; -2.784 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.713      ;
; -2.784 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.713      ;
; -2.784 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.713      ;
; -2.784 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.713      ;
; -2.784 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.713      ;
; -2.784 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.713      ;
; -2.784 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.713      ;
; -2.754 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.683      ;
; -2.754 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.683      ;
; -2.754 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.683      ;
; -2.754 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.683      ;
; -2.754 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.683      ;
; -2.754 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.683      ;
; -2.754 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.683      ;
; -2.754 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.683      ;
; -2.754 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.683      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; uart_rx:i_uart_rx|fsm_state.FSM_START ; uart_rx:i_uart_rx|fsm_state.FSM_START ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.401 ; uart_rx:i_uart_rx|fsm_state.FSM_STOP  ; uart_rx:i_uart_rx|fsm_state.FSM_STOP  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:i_uart_rx|bit_counter[1]      ; uart_rx:i_uart_rx|bit_counter[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:i_uart_rx|bit_counter[2]      ; uart_rx:i_uart_rx|bit_counter[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; uart_rx:i_uart_rx|bit_counter[0]      ; uart_rx:i_uart_rx|bit_counter[0]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.451 ; uart_rx:i_uart_rx|rxd_reg_0           ; uart_rx:i_uart_rx|rxd_reg             ; clk          ; clk         ; 0.000        ; 0.092      ; 0.738      ;
; 0.451 ; uart_rx:i_uart_rx|rxd_reg             ; uart_rx:i_uart_rx|fsm_state.FSM_START ; clk          ; clk         ; 0.000        ; 0.092      ; 0.738      ;
; 0.485 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|fsm_state.FSM_START ; clk          ; clk         ; 0.000        ; 0.546      ; 1.226      ;
; 0.600 ; uart_rx:i_uart_rx|cycle_counter[12]   ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.502      ; 1.297      ;
; 0.640 ; uart_rx:i_uart_rx|bit_counter[0]      ; uart_rx:i_uart_rx|bit_counter[1]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.907      ;
; 0.675 ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; uart_rx:i_uart_rx|bit_counter[3]      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.944      ;
; 0.675 ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; uart_rx:i_uart_rx|bit_counter[0]      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.944      ;
; 0.677 ; uart_rx:i_uart_rx|cycle_counter[13]   ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.962      ;
; 0.691 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[3]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.692 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; uart_rx:i_uart_rx|cycle_counter[11]   ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.502      ; 1.390      ;
; 0.699 ; uart_rx:i_uart_rx|cycle_counter[8]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.967      ;
; 0.705 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; uart_rx:i_uart_rx|cycle_counter[11]   ; uart_rx:i_uart_rx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.708 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; uart_rx:i_uart_rx|cycle_counter[9]    ; uart_rx:i_uart_rx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[4]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; uart_rx:i_uart_rx|cycle_counter[12]   ; uart_rx:i_uart_rx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; uart_rx:i_uart_rx|cycle_counter[10]   ; uart_rx:i_uart_rx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.723 ; uart_rx:i_uart_rx|cycle_counter[10]   ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.502      ; 1.420      ;
; 0.726 ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; uart_rx:i_uart_rx|bit_counter[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.994      ;
; 0.727 ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; uart_rx:i_uart_rx|fsm_state.FSM_STOP  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.995      ;
; 0.821 ; uart_rx:i_uart_rx|cycle_counter[9]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.502      ; 1.518      ;
; 0.833 ; uart_rx:i_uart_rx|cycle_counter[8]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.502      ; 1.530      ;
; 0.849 ; uart_rx:i_uart_rx|bit_counter[1]      ; uart_rx:i_uart_rx|bit_counter[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.117      ;
; 0.875 ; uart_rx:i_uart_rx|cycle_counter[7]    ; uart_rx:i_uart_rx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.143      ;
; 0.883 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|cycle_counter[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.151      ;
; 0.896 ; uart_rx:i_uart_rx|cycle_counter[0]    ; uart_rx:i_uart_rx|cycle_counter[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.164      ;
; 0.903 ; uart_rx:i_uart_rx|bit_counter[0]      ; uart_rx:i_uart_rx|bit_counter[2]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.170      ;
; 0.964 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.502      ; 1.661      ;
; 1.013 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[4]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.281      ;
; 1.016 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.018 ; uart_rx:i_uart_rx|cycle_counter[8]    ; uart_rx:i_uart_rx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.027 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[3]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; uart_rx:i_uart_rx|cycle_counter[11]   ; uart_rx:i_uart_rx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; uart_rx:i_uart_rx|cycle_counter[10]   ; uart_rx:i_uart_rx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.033 ; uart_rx:i_uart_rx|cycle_counter[9]    ; uart_rx:i_uart_rx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.301      ;
; 1.033 ; uart_rx:i_uart_rx|cycle_counter[8]    ; uart_rx:i_uart_rx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.301      ;
; 1.042 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.310      ;
; 1.044 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[4]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.312      ;
; 1.045 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.046 ; uart_rx:i_uart_rx|cycle_counter[10]   ; uart_rx:i_uart_rx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.314      ;
; 1.058 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.502      ; 1.755      ;
; 1.065 ; uart_rx:i_uart_rx|cycle_counter[7]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.502      ; 1.762      ;
; 1.071 ; uart_rx:i_uart_rx|fsm_state.FSM_STOP  ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.339      ;
; 1.088 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.502      ; 1.785      ;
; 1.110 ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; uart_rx:i_uart_rx|bit_counter[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.378      ;
; 1.110 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.378      ;
; 1.113 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[3]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.381      ;
; 1.114 ; uart_rx:i_uart_rx|bit_counter[0]      ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.381      ;
; 1.121 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.389      ;
; 1.128 ; uart_rx:i_uart_rx|cycle_counter[9]    ; uart_rx:i_uart_rx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.396      ;
; 1.135 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.403      ;
; 1.138 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[4]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.406      ;
; 1.140 ; uart_rx:i_uart_rx|cycle_counter[8]    ; uart_rx:i_uart_rx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.408      ;
; 1.149 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.150 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.418      ;
; 1.151 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.419      ;
; 1.155 ; uart_rx:i_uart_rx|cycle_counter[9]    ; uart_rx:i_uart_rx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.423      ;
; 1.155 ; uart_rx:i_uart_rx|cycle_counter[8]    ; uart_rx:i_uart_rx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.423      ;
; 1.164 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.432      ;
; 1.166 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.434      ;
; 1.167 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.435      ;
; 1.169 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.502      ; 1.866      ;
; 1.179 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|cycle_counter[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.447      ;
; 1.188 ; uart_rx:i_uart_rx|bit_counter[0]      ; uart_rx:i_uart_rx|bit_counter[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.456      ;
; 1.200 ; uart_rx:i_uart_rx|cycle_counter[0]    ; uart_rx:i_uart_rx|cycle_counter[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.468      ;
; 1.209 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.502      ; 1.906      ;
; 1.221 ; uart_rx:i_uart_rx|bit_counter[1]      ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.489      ;
; 1.232 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.500      ;
; 1.235 ; uart_rx:i_uart_rx|cycle_counter[7]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.503      ;
; 1.235 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.503      ;
; 1.243 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.511      ;
; 1.247 ; uart_rx:i_uart_rx|bit_counter[1]      ; uart_rx:i_uart_rx|bit_counter[3]      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.516      ;
; 1.250 ; uart_rx:i_uart_rx|cycle_counter[7]    ; uart_rx:i_uart_rx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.518      ;
; 1.257 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.525      ;
; 1.260 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.528      ;
; 1.271 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.539      ;
; 1.271 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.539      ;
; 1.272 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.540      ;
; 1.273 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.541      ;
; 1.286 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|cycle_counter[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.554      ;
; 1.286 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.554      ;
; 1.288 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.556      ;
; 1.289 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.557      ;
; 1.294 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.502      ; 1.991      ;
; 1.298 ; uart_rx:i_uart_rx|bit_counter[3]      ; uart_rx:i_uart_rx|bit_counter[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.566      ;
; 1.301 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|cycle_counter[3]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.569      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.843 ; -16.173           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -28.632                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.843 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.793      ;
; -0.843 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.793      ;
; -0.843 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.793      ;
; -0.843 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.793      ;
; -0.843 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.793      ;
; -0.843 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.793      ;
; -0.843 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.793      ;
; -0.843 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.793      ;
; -0.843 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.793      ;
; -0.843 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.793      ;
; -0.843 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.793      ;
; -0.843 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.793      ;
; -0.843 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.793      ;
; -0.805 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.755      ;
; -0.805 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.755      ;
; -0.805 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.755      ;
; -0.805 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.755      ;
; -0.805 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.755      ;
; -0.805 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.755      ;
; -0.805 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.755      ;
; -0.805 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.755      ;
; -0.805 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.755      ;
; -0.805 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.755      ;
; -0.805 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.755      ;
; -0.805 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.755      ;
; -0.805 ; uart_rx:i_uart_rx|cycle_counter[1]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.755      ;
; -0.765 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.715      ;
; -0.765 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.715      ;
; -0.765 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.715      ;
; -0.765 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.715      ;
; -0.765 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.715      ;
; -0.765 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.715      ;
; -0.765 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.715      ;
; -0.765 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.715      ;
; -0.765 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.715      ;
; -0.765 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.715      ;
; -0.765 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.715      ;
; -0.765 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.715      ;
; -0.765 ; uart_rx:i_uart_rx|cycle_counter[9]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.715      ;
; -0.732 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.682      ;
; -0.732 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.682      ;
; -0.732 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.682      ;
; -0.732 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.682      ;
; -0.732 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.682      ;
; -0.732 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.682      ;
; -0.732 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.682      ;
; -0.732 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.682      ;
; -0.732 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.682      ;
; -0.732 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.682      ;
; -0.732 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.682      ;
; -0.732 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.682      ;
; -0.732 ; uart_rx:i_uart_rx|cycle_counter[11] ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.682      ;
; -0.723 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.225     ; 1.485      ;
; -0.723 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.225     ; 1.485      ;
; -0.723 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.225     ; 1.485      ;
; -0.723 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.225     ; 1.485      ;
; -0.723 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.225     ; 1.485      ;
; -0.723 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.225     ; 1.485      ;
; -0.723 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.225     ; 1.485      ;
; -0.723 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.225     ; 1.485      ;
; -0.723 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.225     ; 1.485      ;
; -0.723 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.225     ; 1.485      ;
; -0.723 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.225     ; 1.485      ;
; -0.723 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.225     ; 1.485      ;
; -0.723 ; uart_rx:i_uart_rx|cycle_counter[13] ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.225     ; 1.485      ;
; -0.720 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.670      ;
; -0.720 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.670      ;
; -0.720 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.670      ;
; -0.720 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.670      ;
; -0.720 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.670      ;
; -0.720 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.670      ;
; -0.720 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.670      ;
; -0.720 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.670      ;
; -0.720 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.670      ;
; -0.720 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.670      ;
; -0.720 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.670      ;
; -0.720 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.670      ;
; -0.720 ; uart_rx:i_uart_rx|cycle_counter[2]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.670      ;
; -0.712 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; uart_rx:i_uart_rx|cycle_counter[7]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.662      ;
; -0.703 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|bit_counter[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.654      ;
; -0.703 ; uart_rx:i_uart_rx|cycle_counter[3]  ; uart_rx:i_uart_rx|bit_counter[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.654      ;
; -0.693 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.643      ;
; -0.693 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.643      ;
; -0.693 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.643      ;
; -0.693 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.643      ;
; -0.693 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.643      ;
; -0.693 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.643      ;
; -0.693 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.643      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; uart_rx:i_uart_rx|fsm_state.FSM_START ; uart_rx:i_uart_rx|fsm_state.FSM_START ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.185 ; uart_rx:i_uart_rx|rxd_reg_0           ; uart_rx:i_uart_rx|rxd_reg             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; uart_rx:i_uart_rx|fsm_state.FSM_STOP  ; uart_rx:i_uart_rx|fsm_state.FSM_STOP  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:i_uart_rx|bit_counter[1]      ; uart_rx:i_uart_rx|bit_counter[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:i_uart_rx|bit_counter[2]      ; uart_rx:i_uart_rx|bit_counter[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.194 ; uart_rx:i_uart_rx|bit_counter[0]      ; uart_rx:i_uart_rx|bit_counter[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.201 ; uart_rx:i_uart_rx|rxd_reg             ; uart_rx:i_uart_rx|fsm_state.FSM_START ; clk          ; clk         ; 0.000        ; 0.045      ; 0.330      ;
; 0.212 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|fsm_state.FSM_START ; clk          ; clk         ; 0.000        ; 0.240      ; 0.536      ;
; 0.276 ; uart_rx:i_uart_rx|bit_counter[0]      ; uart_rx:i_uart_rx|bit_counter[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.396      ;
; 0.277 ; uart_rx:i_uart_rx|cycle_counter[12]   ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.225      ; 0.586      ;
; 0.287 ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; uart_rx:i_uart_rx|bit_counter[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.408      ;
; 0.288 ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; uart_rx:i_uart_rx|bit_counter[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.409      ;
; 0.290 ; uart_rx:i_uart_rx|cycle_counter[13]   ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.419      ;
; 0.297 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.299 ; uart_rx:i_uart_rx|cycle_counter[8]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.304 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_rx:i_uart_rx|cycle_counter[11]   ; uart_rx:i_uart_rx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_rx:i_uart_rx|cycle_counter[9]    ; uart_rx:i_uart_rx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; uart_rx:i_uart_rx|cycle_counter[12]   ; uart_rx:i_uart_rx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; uart_rx:i_uart_rx|cycle_counter[10]   ; uart_rx:i_uart_rx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.315 ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; uart_rx:i_uart_rx|fsm_state.FSM_STOP  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; uart_rx:i_uart_rx|bit_counter[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.328 ; uart_rx:i_uart_rx|cycle_counter[11]   ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.225      ; 0.637      ;
; 0.343 ; uart_rx:i_uart_rx|cycle_counter[10]   ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.225      ; 0.652      ;
; 0.372 ; uart_rx:i_uart_rx|cycle_counter[7]    ; uart_rx:i_uart_rx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.493      ;
; 0.375 ; uart_rx:i_uart_rx|bit_counter[0]      ; uart_rx:i_uart_rx|bit_counter[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.495      ;
; 0.379 ; uart_rx:i_uart_rx|bit_counter[1]      ; uart_rx:i_uart_rx|bit_counter[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.500      ;
; 0.392 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|cycle_counter[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.513      ;
; 0.394 ; uart_rx:i_uart_rx|cycle_counter[0]    ; uart_rx:i_uart_rx|cycle_counter[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.515      ;
; 0.396 ; uart_rx:i_uart_rx|cycle_counter[9]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.225      ; 0.705      ;
; 0.401 ; uart_rx:i_uart_rx|cycle_counter[8]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.225      ; 0.710      ;
; 0.446 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.453 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; uart_rx:i_uart_rx|cycle_counter[11]   ; uart_rx:i_uart_rx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.455 ; uart_rx:i_uart_rx|cycle_counter[9]    ; uart_rx:i_uart_rx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.457 ; uart_rx:i_uart_rx|cycle_counter[8]    ; uart_rx:i_uart_rx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.460 ; uart_rx:i_uart_rx|cycle_counter[8]    ; uart_rx:i_uart_rx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.463 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; uart_rx:i_uart_rx|fsm_state.FSM_STOP  ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; uart_rx:i_uart_rx|cycle_counter[10]   ; uart_rx:i_uart_rx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; uart_rx:i_uart_rx|cycle_counter[10]   ; uart_rx:i_uart_rx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.473 ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; uart_rx:i_uart_rx|bit_counter[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.594      ;
; 0.473 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.225      ; 0.782      ;
; 0.509 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.512 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.516 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; uart_rx:i_uart_rx|bit_counter[0]      ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; uart_rx:i_uart_rx|cycle_counter[9]    ; uart_rx:i_uart_rx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.521 ; uart_rx:i_uart_rx|cycle_counter[7]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; uart_rx:i_uart_rx|cycle_counter[9]    ; uart_rx:i_uart_rx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.523 ; uart_rx:i_uart_rx|cycle_counter[8]    ; uart_rx:i_uart_rx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.526 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.225      ; 0.835      ;
; 0.526 ; uart_rx:i_uart_rx|cycle_counter[8]    ; uart_rx:i_uart_rx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.647      ;
; 0.528 ; uart_rx:i_uart_rx|bit_counter[0]      ; uart_rx:i_uart_rx|bit_counter[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.648      ;
; 0.528 ; uart_rx:i_uart_rx|cycle_counter[7]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.225      ; 0.837      ;
; 0.529 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.651      ;
; 0.532 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.654      ;
; 0.540 ; uart_rx:i_uart_rx|bit_counter[1]      ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.661      ;
; 0.540 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.225      ; 0.849      ;
; 0.542 ; uart_rx:i_uart_rx|bit_counter[1]      ; uart_rx:i_uart_rx|bit_counter[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.663      ;
; 0.545 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|cycle_counter[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.666      ;
; 0.546 ; uart_rx:i_uart_rx|cycle_counter[0]    ; uart_rx:i_uart_rx|cycle_counter[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.667      ;
; 0.548 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|cycle_counter[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.669      ;
; 0.549 ; uart_rx:i_uart_rx|cycle_counter[0]    ; uart_rx:i_uart_rx|cycle_counter[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.670      ;
; 0.555 ; uart_rx:i_uart_rx|fsm_state.FSM_STOP  ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.225      ; 0.864      ;
; 0.556 ; uart_rx:i_uart_rx|fsm_state.FSM_START ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; clk          ; clk         ; 0.000        ; -0.158     ; 0.482      ;
; 0.558 ; uart_rx:i_uart_rx|bit_counter[3]      ; uart_rx:i_uart_rx|bit_counter[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.678      ;
; 0.565 ; uart_rx:i_uart_rx|bit_counter[3]      ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.685      ;
; 0.575 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.696      ;
; 0.575 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.696      ;
; 0.578 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.699      ;
; 0.578 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.699      ;
; 0.582 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.703      ;
; 0.584 ; uart_rx:i_uart_rx|cycle_counter[7]    ; uart_rx:i_uart_rx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.705      ;
; 0.585 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.706      ;
; 0.585 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.225      ; 0.894      ;
; 0.587 ; uart_rx:i_uart_rx|cycle_counter[7]    ; uart_rx:i_uart_rx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.708      ;
; 0.595 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.716      ;
; 0.596 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.717      ;
; 0.596 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.717      ;
; 0.598 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.719      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.388  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.388  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -68.18  ; 0.0   ; 0.0      ; 0.0     ; -38.688             ;
;  clk             ; -68.180 ; 0.000 ; N/A      ; N/A     ; -38.688             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; RX            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TX            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 702      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 702      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 24    ; 24   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition
    Info: Processing started: Fri Jan 19 23:15:04 2024
Info: Command: quartus_sta UART_OKBE -c UART_OKBE
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART_OKBE.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.388
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.388             -68.180 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.688 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.099
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.099             -62.185 clk 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.688 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.843
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.843             -16.173 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.632 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4772 megabytes
    Info: Processing ended: Fri Jan 19 23:15:06 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


