## Home task 2.

Во втором домашнем задании необходимо написать реализации SR-Latch, D-Latch, D-FlipFlop, а так же D-FlipFlop Test Banch на языке Verilog.
Для компиляции модулей используется компилятор Icarus Verolog (iverilog). Для визуализации временных диаграм инструмент gtkwave.

### SR-Latch

Первый рассматриваемый элемент -- SR-защелка. Это последовательное устройство, предназначенное для записи и хранения информации. Устройство SR-защелки показано на рисунке.

<p align="center">
    <img src="https://github.com/pavel-collab/FPGA_MIPT_HT/blob/master/HT2/images/SR_Latch.png" alt="caption" width="300"/>
</p>

Устройство имеет 2 входа: S и R, и 2 выхода: Q и -Q (сигналы на этих выходах всегда противоположны). Вход S (Set) отвечает за запись и хранение однобитового значения на выходе Q, вход R (Reset) отвечает за сброс значения на выходе Q.   
Изначально на входах S и R подается значение 0, при этом Q = 0, -Q = 1 -- защелка находится в стабильном состоянии. При подаче на S сигнала 1 на выход Q записывается значение 1 (запись информации). После того, как значение на входе S снова станет равным 0, значение на выходе Q останется равным 1 (хранение записанной ранее информации). При подаче на вход R сигнала 1, значение на выходе Q станет равным 0 (удаление сохраненной информации).   
Заметим, что нельзя одновременно подать сигнал 1 на входы S и R, такое состояние в SR-защелке является запрещенным.

Модуль SR-защелки описан в файле SR_OR_Latch.v    
(В книге А. Л. Ларина "Основы цифровой электроники" писаны 2 варианта реализации SR защелок --
на логическом "И" и на логическом "ИЛИ". Так как временные диаграммы приведены для защелки на 
логическом "ИЛИ", а в составе D защелок используется реализация на логическом "И",
в текущей дериктории представлены две реализации SR защелки
SR_OR_Latch.v -- на логическом "ИЛИ"
SR_Latch.v -- на логическом "И"),   
код тестирующего модуля для SR-защелки находится в файле SR_Latch_TB.v.

How to build test bench:
```
iverilog SR_Latch_TB.v SR_OR_Latch.v -o out
./out
gtkwave dump.vcd
```

Полученная временная диаграмма:

<p align="center">
    <img src="" alt="caption" width="600"/>
</p>

### D-Latch

Второй элемент -- D-защелка. Схема этого элемента изображена на рисунке базируется на использовании SR-защелки, поэтому при написании этого модуля, мы подключим в него ранее написанный модуль SR_Latch.

<p align="center">
    <img src="https://github.com/pavel-collab/FPGA_MIPT_HT/blob/master/HT2/images/D_Latch.png" alt="caption" width="300"/>
</p>

В отличие от SR-защелки D-защелка искллючает ситуацию, при которой на 2 входа одновременно подаются сигналы 1.   
Будем считать, что вход D -- Data, а вход C -- Condition. При подаче на вход C сигнала 1 защетка находится в состоянии записи, то есть на выход Q дублируется сигнал, подаваемый на вход D. При подаче на вход C сигнала 0 защелка находится в состоянии хранения информации, то есть на выходе D все сохраняется последнее записанное значение.

Модуль D-защелки описан в файле D_Latch.v, при это в коде мы подключаем ранее написанный модуль SR_Latch.v. Тестирующий модуль для защелки описан в файле D_Latch_TB.v.

How to build test bench:
```
iverilog D_Latch_TB.v D_Latch.v SR_Latch.v -o out
./out
gtkwave dump.vcd
```

Полученная временная диаграмма:

<p align="center">
    <img src="" alt="caption" width="600"/>
</p>

### D-FlipFlop

Последний описанный элемент -- D-Триггер, базируется на двух D-защелках, при этом первая защелка называется master, вторая защелка называется slave. Схема изображена на рисунке.

<p align="center">
    <img src="https://github.com/pavel-collab/FPGA_MIPT_HT/blob/master/HT2/images/D_FlipFlop.png" alt="caption" width="300"/>
</p>

Прнцип работы D-Триггера состоит в том, что сигнал на выходе Q меняется только по фронту сигнала C в соответствии с сигналом D (если в момент фронта сигнала C на входе D было значение 1, то на выход Q подается значение 1, если в момент фронта сигнала C на входе D было значение 0, то на выход Q подается значение 0).

How to build test bench:
```
iverilog D_FlipFlop_TB.v D_FlipFlop.v D_Latch.v SR_Latch.v -o out
./out
gtkwave dump.vcd
```

Полученная временная диаграмма:

<p align="center">
    <img src="" alt="caption" width="600"/>
</p>