Analysis & Synthesis report for alu
Fri Sep 30 23:32:00 2022
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. General Register Statistics
  9. Multiplexer Restructuring Statistics (Restructuring Performed)
 10. Port Connectivity Checks: "mux_8_to_1:mux1"
 11. Port Connectivity Checks: "LLS:sll|mux_2_to_1:label5[0].mux_5"
 12. Port Connectivity Checks: "LLS:sll|mux_2_to_1:label4[0].mux_4"
 13. Port Connectivity Checks: "LLS:sll|mux_2_to_1:label3[0].mux_3"
 14. Port Connectivity Checks: "LLS:sll|mux_2_to_1:label2[0].mux_2"
 15. Port Connectivity Checks: "LLS:sll|mux_2_to_1:label1[0].mux_1"
 16. Port Connectivity Checks: "add_subtract:add_2"
 17. Port Connectivity Checks: "add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_1"
 18. Port Connectivity Checks: "add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_0"
 19. Port Connectivity Checks: "add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca15_8_1"
 20. Port Connectivity Checks: "add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca15_8_0"
 21. Port Connectivity Checks: "add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca7_0"
 22. Port Connectivity Checks: "add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0"
 23. Port Connectivity Checks: "add_subtract:add_1"
 24. Post-Synthesis Netlist Statistics for Top Partition
 25. Elapsed Time Per Partition
 26. Analysis & Synthesis Messages
 27. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Fri Sep 30 23:31:59 2022       ;
; Quartus Prime Version              ; 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Revision Name                      ; alu                                         ;
; Top-level Entity Name              ; alu                                         ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 644                                         ;
;     Total combinational functions  ; 644                                         ;
;     Dedicated logic registers      ; 0                                           ;
; Total registers                    ; 0                                           ;
; Total pins                         ; 109                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0                                           ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP4CE115F29C7      ;                    ;
; Top-level entity name                                                      ; alu                ; alu                ;
; Family name                                                                ; Cyclone IV E       ; Cyclone V          ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; OpenCore Plus hardware evaluation                                          ; Enable             ; Enable             ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; On                 ; On                 ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                ;
+----------------------------------+-----------------+------------------------+---------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type              ; File Name with Absolute Path                                  ; Library ;
+----------------------------------+-----------------+------------------------+---------------------------------------------------------------+---------+
; mux_8_to_1.v                     ; yes             ; User Verilog HDL File  ; C:/Users/adolf/Desktop/master/550D/project2/mux_8_to_1.v      ;         ;
; alu.v                            ; yes             ; User Verilog HDL File  ; C:/Users/adolf/Desktop/master/550D/project2/alu.v             ;         ;
; adder.v                          ; yes             ; User Verilog HDL File  ; C:/Users/adolf/Desktop/master/550D/project2/adder.v           ;         ;
; add_substract.v                  ; yes             ; User Verilog HDL File  ; C:/Users/adolf/Desktop/master/550D/project2/add_substract.v   ;         ;
; CSA_16bit.v                      ; yes             ; User Verilog HDL File  ; C:/Users/adolf/Desktop/master/550D/project2/CSA_16bit.v       ;         ;
; CSA_32bit.v                      ; yes             ; User Verilog HDL File  ; C:/Users/adolf/Desktop/master/550D/project2/CSA_32bit.v       ;         ;
; RCA_8bit.v                       ; yes             ; User Verilog HDL File  ; C:/Users/adolf/Desktop/master/550D/project2/RCA_8bit.v        ;         ;
; or_array.v                       ; yes             ; User Verilog HDL File  ; C:/Users/adolf/Desktop/master/550D/project2/or_array.v        ;         ;
; and_array.v                      ; yes             ; User Verilog HDL File  ; C:/Users/adolf/Desktop/master/550D/project2/and_array.v       ;         ;
; isEqualOrNot.v                   ; yes             ; User Verilog HDL File  ; C:/Users/adolf/Desktop/master/550D/project2/isEqualOrNot.v    ;         ;
; LLS.v                            ; yes             ; User Verilog HDL File  ; C:/Users/adolf/Desktop/master/550D/project2/LLS.v             ;         ;
; ARS.v                            ; yes             ; User Verilog HDL File  ; C:/Users/adolf/Desktop/master/550D/project2/ARS.v             ;         ;
; mux_2_to_1.v                     ; yes             ; User Verilog HDL File  ; C:/Users/adolf/Desktop/master/550D/project2/mux_2_to_1.v      ;         ;
; isLessThanOrNot.v                ; yes             ; User Verilog HDL File  ; C:/Users/adolf/Desktop/master/550D/project2/isLessThanOrNot.v ;         ;
+----------------------------------+-----------------+------------------------+---------------------------------------------------------------+---------+


+----------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                          ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Estimated Total logic elements              ; 644                    ;
;                                             ;                        ;
; Total combinational functions               ; 644                    ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 360                    ;
;     -- 3 input functions                    ; 227                    ;
;     -- <=2 input functions                  ; 57                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 644                    ;
;     -- arithmetic mode                      ; 0                      ;
;                                             ;                        ;
; Total registers                             ; 0                      ;
;     -- Dedicated logic registers            ; 0                      ;
;     -- I/O registers                        ; 0                      ;
;                                             ;                        ;
; I/O pins                                    ; 109                    ;
;                                             ;                        ;
; Embedded Multiplier 9-bit elements          ; 0                      ;
;                                             ;                        ;
; Maximum fan-out node                        ; ctrl_shiftamt[1]~input ;
; Maximum fan-out                             ; 77                     ;
; Total fan-out                               ; 2379                   ;
; Average fan-out                             ; 2.76                   ;
+---------------------------------------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                        ;
+-------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node          ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                      ; Entity Name     ; Library Name ;
+-------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------+-----------------+--------------+
; |alu                                ; 644 (2)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 109  ; 0            ; |alu                                                                                     ; alu             ; work         ;
;    |ARS:sra|                        ; 105 (6)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra                                                                             ; ARS             ; work         ;
;       |mux_2_to_1:label1[30].mux_1| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label1[30].mux_1                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label1[3].mux_1|  ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label1[3].mux_1                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label1[4].mux_1|  ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label1[4].mux_1                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label1[5].mux_1|  ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label1[5].mux_1                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label1[6].mux_1|  ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label1[6].mux_1                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[10].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[10].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[11].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[11].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[12].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[12].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[13].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[13].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[14].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[14].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[15].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[15].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[16].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[16].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[17].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[17].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[18].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[18].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[19].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[19].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[20].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[20].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[21].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[21].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[22].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[22].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[23].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[23].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[24].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[24].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[25].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[25].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[26].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[26].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[27].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[27].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[28].mux_2| ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[28].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[29].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[29].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[30].mux_2| ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[30].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[6].mux_2|  ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[6].mux_2                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[7].mux_2|  ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[7].mux_2                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[8].mux_2|  ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[8].mux_2                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[9].mux_2|  ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label2[9].mux_2                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[13].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label3[13].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[14].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label3[14].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[15].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label3[15].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[16].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label3[16].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[17].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label3[17].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[18].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label3[18].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[19].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label3[19].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[21].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label3[21].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[22].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label3[22].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[23].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label3[23].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[24].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label3[24].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[25].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label3[25].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[26].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label3[26].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[27].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label3[27].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[29].mux_3| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label3[29].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[30].mux_3| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label3[30].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[16].mux_4| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label4[16].mux_4                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[24].mux_4| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label4[24].mux_4                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[25].mux_4| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label4[25].mux_4                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[26].mux_4| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label4[26].mux_4                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[27].mux_4| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label4[27].mux_4                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[28].mux_4| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label4[28].mux_4                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[29].mux_4| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label4[29].mux_4                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[30].mux_4| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label4[30].mux_4                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[31].mux_4| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label4[31].mux_4                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[32].mux_4| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label4[32].mux_4                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[8].mux_4|  ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label4[8].mux_4                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[9].mux_4|  ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|ARS:sra|mux_2_to_1:label4[9].mux_4                                                  ; mux_2_to_1      ; work         ;
;    |LLS:sll|                        ; 104 (8)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll                                                                             ; LLS             ; work         ;
;       |mux_2_to_1:label1[1].mux_1|  ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label1[1].mux_1                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label1[26].mux_1| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label1[26].mux_1                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label1[27].mux_1| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label1[27].mux_1                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label1[28].mux_1| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label1[28].mux_1                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label1[29].mux_1| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label1[29].mux_1                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[10].mux_2| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[10].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[11].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[11].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[12].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[12].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[13].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[13].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[14].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[14].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[15].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[15].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[16].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[16].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[17].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[17].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[18].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[18].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[19].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[19].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[1].mux_2|  ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[1].mux_2                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[20].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[20].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[21].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[21].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[22].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[22].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[23].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[23].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[24].mux_2| ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[24].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[25].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[25].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[26].mux_2| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[26].mux_2                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[2].mux_2|  ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[2].mux_2                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[3].mux_2|  ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[3].mux_2                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[4].mux_2|  ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[4].mux_2                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[5].mux_2|  ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[5].mux_2                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[6].mux_2|  ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[6].mux_2                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[7].mux_2|  ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[7].mux_2                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[8].mux_2|  ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[8].mux_2                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label2[9].mux_2|  ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label2[9].mux_2                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[10].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label3[10].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[11].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label3[11].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[12].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label3[12].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[14].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label3[14].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[15].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label3[15].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[16].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label3[16].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[17].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label3[17].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[18].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label3[18].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[19].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label3[19].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[1].mux_3|  ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label3[1].mux_3                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[20].mux_3| ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label3[20].mux_3                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[2].mux_3|  ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label3[2].mux_3                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[3].mux_3|  ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label3[3].mux_3                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[4].mux_3|  ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label3[4].mux_3                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[6].mux_3|  ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label3[6].mux_3                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[7].mux_3|  ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label3[7].mux_3                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[8].mux_3|  ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label3[8].mux_3                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label3[9].mux_3|  ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label3[9].mux_3                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[0].mux_4|  ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label4[0].mux_4                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[17].mux_4| ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label4[17].mux_4                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[1].mux_4|  ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label4[1].mux_4                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[23].mux_4| ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label4[23].mux_4                                                 ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[2].mux_4|  ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label4[2].mux_4                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[3].mux_4|  ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label4[3].mux_4                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[4].mux_4|  ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label4[4].mux_4                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[5].mux_4|  ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label4[5].mux_4                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[6].mux_4|  ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label4[6].mux_4                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[7].mux_4|  ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label4[7].mux_4                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[8].mux_4|  ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label4[8].mux_4                                                  ; mux_2_to_1      ; work         ;
;       |mux_2_to_1:label4[9].mux_4|  ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|LLS:sll|mux_2_to_1:label4[9].mux_4                                                  ; mux_2_to_1      ; work         ;
;    |add_subtract:add_1|             ; 64 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1                                                                  ; add_subtract    ; work         ;
;       |CSA_32bit:csa_1|             ; 64 (9)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1                                                  ; CSA_32bit       ; work         ;
;          |CSA_16bit:csa15_0|        ; 27 (6)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0                                ; CSA_16bit       ; work         ;
;             |RCA_8bit:rca15_8_0|    ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca15_8_0             ; RCA_8bit        ; work         ;
;                |adder:p1|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca15_8_0|adder:p1    ; adder           ; work         ;
;                |adder:p2|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca15_8_0|adder:p2    ; adder           ; work         ;
;                |adder:p3|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca15_8_0|adder:p3    ; adder           ; work         ;
;                |adder:p4|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca15_8_0|adder:p4    ; adder           ; work         ;
;                |adder:p5|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca15_8_0|adder:p5    ; adder           ; work         ;
;                |adder:p7|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca15_8_0|adder:p7    ; adder           ; work         ;
;             |RCA_8bit:rca15_8_1|    ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca15_8_1             ; RCA_8bit        ; work         ;
;                |adder:p1|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca15_8_1|adder:p1    ; adder           ; work         ;
;                |adder:p2|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca15_8_1|adder:p2    ; adder           ; work         ;
;                |adder:p3|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca15_8_1|adder:p3    ; adder           ; work         ;
;                |adder:p4|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca15_8_1|adder:p4    ; adder           ; work         ;
;                |adder:p5|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca15_8_1|adder:p5    ; adder           ; work         ;
;                |adder:p7|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca15_8_1|adder:p7    ; adder           ; work         ;
;             |RCA_8bit:rca7_0|       ; 9 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca7_0                ; RCA_8bit        ; work         ;
;                |adder:p1|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca7_0|adder:p1       ; adder           ; work         ;
;                |adder:p3|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca7_0|adder:p3       ; adder           ; work         ;
;                |adder:p4|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca7_0|adder:p4       ; adder           ; work         ;
;                |adder:p5|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca7_0|adder:p5       ; adder           ; work         ;
;                |adder:p6|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca7_0|adder:p6       ; adder           ; work         ;
;                |adder:p7|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca7_0|adder:p7       ; adder           ; work         ;
;          |CSA_16bit:csa31_16_0|     ; 21 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_0                             ; CSA_16bit       ; work         ;
;             |RCA_8bit:rca15_8_0|    ; 7 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca15_8_0          ; RCA_8bit        ; work         ;
;                |adder:p1|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca15_8_0|adder:p1 ; adder           ; work         ;
;                |adder:p2|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca15_8_0|adder:p2 ; adder           ; work         ;
;                |adder:p3|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca15_8_0|adder:p3 ; adder           ; work         ;
;                |adder:p4|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca15_8_0|adder:p4 ; adder           ; work         ;
;                |adder:p5|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca15_8_0|adder:p5 ; adder           ; work         ;
;             |RCA_8bit:rca15_8_1|    ; 7 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca15_8_1          ; RCA_8bit        ; work         ;
;                |adder:p1|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca15_8_1|adder:p1 ; adder           ; work         ;
;                |adder:p2|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca15_8_1|adder:p2 ; adder           ; work         ;
;                |adder:p3|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca15_8_1|adder:p3 ; adder           ; work         ;
;                |adder:p4|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca15_8_1|adder:p4 ; adder           ; work         ;
;                |adder:p5|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca15_8_1|adder:p5 ; adder           ; work         ;
;             |RCA_8bit:rca7_0|       ; 7 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca7_0             ; RCA_8bit        ; work         ;
;                |adder:p1|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca7_0|adder:p1    ; adder           ; work         ;
;                |adder:p3|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca7_0|adder:p3    ; adder           ; work         ;
;                |adder:p4|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca7_0|adder:p4    ; adder           ; work         ;
;                |adder:p6|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca7_0|adder:p6    ; adder           ; work         ;
;                |adder:p7|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca7_0|adder:p7    ; adder           ; work         ;
;          |CSA_16bit:csa31_16_1|     ; 7 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_1                             ; CSA_16bit       ; work         ;
;             |RCA_8bit:rca7_0|       ; 7 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_1|RCA_8bit:rca7_0             ; RCA_8bit        ; work         ;
;                |adder:p1|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_1|RCA_8bit:rca7_0|adder:p1    ; adder           ; work         ;
;                |adder:p3|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_1|RCA_8bit:rca7_0|adder:p3    ; adder           ; work         ;
;                |adder:p4|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_1|RCA_8bit:rca7_0|adder:p4    ; adder           ; work         ;
;                |adder:p6|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_1|RCA_8bit:rca7_0|adder:p6    ; adder           ; work         ;
;                |adder:p7|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_1|RCA_8bit:rca7_0|adder:p7    ; adder           ; work         ;
;    |add_subtract:add_2|             ; 82 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2                                                                  ; add_subtract    ; work         ;
;       |CSA_32bit:csa_1|             ; 82 (34)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1                                                  ; CSA_32bit       ; work         ;
;          |CSA_16bit:csa15_0|        ; 33 (15)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa15_0                                ; CSA_16bit       ; work         ;
;             |RCA_8bit:rca15_8_0|    ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca15_8_0             ; RCA_8bit        ; work         ;
;                |adder:p3|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca15_8_0|adder:p3    ; adder           ; work         ;
;                |adder:p7|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca15_8_0|adder:p7    ; adder           ; work         ;
;             |RCA_8bit:rca7_0|       ; 15 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca7_0                ; RCA_8bit        ; work         ;
;                |adder:p1|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca7_0|adder:p1       ; adder           ; work         ;
;                |adder:p2|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca7_0|adder:p2       ; adder           ; work         ;
;                |adder:p3|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca7_0|adder:p3       ; adder           ; work         ;
;                |adder:p4|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca7_0|adder:p4       ; adder           ; work         ;
;                |adder:p5|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca7_0|adder:p5       ; adder           ; work         ;
;                |adder:p6|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca7_0|adder:p6       ; adder           ; work         ;
;                |adder:p7|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca7_0|adder:p7       ; adder           ; work         ;
;          |CSA_16bit:csa31_16_0|     ; 12 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa31_16_0                             ; CSA_16bit       ; work         ;
;             |RCA_8bit:rca15_8_0|    ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca15_8_0          ; RCA_8bit        ; work         ;
;                |adder:p3|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca15_8_0|adder:p3 ; adder           ; work         ;
;                |adder:p4|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca15_8_0|adder:p4 ; adder           ; work         ;
;                |adder:p5|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca15_8_0|adder:p5 ; adder           ; work         ;
;                |adder:p6|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca15_8_0|adder:p6 ; adder           ; work         ;
;                |adder:p7|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca15_8_0|adder:p7 ; adder           ; work         ;
;             |RCA_8bit:rca7_0|       ; 7 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca7_0             ; RCA_8bit        ; work         ;
;                |adder:p1|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca7_0|adder:p1    ; adder           ; work         ;
;                |adder:p3|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca7_0|adder:p3    ; adder           ; work         ;
;                |adder:p6|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca7_0|adder:p6    ; adder           ; work         ;
;                |adder:p7|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa31_16_0|RCA_8bit:rca7_0|adder:p7    ; adder           ; work         ;
;          |CSA_16bit:csa31_16_1|     ; 3 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa31_16_1                             ; CSA_16bit       ; work         ;
;             |RCA_8bit:rca7_0|       ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa31_16_1|RCA_8bit:rca7_0             ; RCA_8bit        ; work         ;
;                |adder:p6|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|add_subtract:add_2|CSA_32bit:csa_1|CSA_16bit:csa31_16_1|RCA_8bit:rca7_0|adder:p6    ; adder           ; work         ;
;    |and_array:and_bus|              ; 13 (13)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|and_array:and_bus                                                                   ; and_array       ; work         ;
;    |isEqualOrNot:equal|             ; 11 (11)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|isEqualOrNot:equal                                                                  ; isEqualOrNot    ; work         ;
;    |isLessThanOrNot:lessthan|       ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|isLessThanOrNot:lessthan                                                            ; isLessThanOrNot ; work         ;
;    |mux_8_to_1:mux1|                ; 246 (221)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|mux_8_to_1:mux1                                                                     ; mux_8_to_1      ; work         ;
;       |mux_4_to_1:mux_1|            ; 13 (13)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|mux_8_to_1:mux1|mux_4_to_1:mux_1                                                    ; mux_4_to_1      ; work         ;
;       |mux_4_to_1:mux_2|            ; 12 (12)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|mux_8_to_1:mux1|mux_4_to_1:mux_2                                                    ; mux_4_to_1      ; work         ;
;    |or_array:or_bus|                ; 16 (16)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |alu|or_array:or_bus                                                                     ; or_array        ; work         ;
+-------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 0     ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                    ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                          ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------+
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |alu|add_subtract:add_1|CSA_32bit:csa_1|overflow_ci ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |alu|add_subtract:add_2|CSA_32bit:csa_1|S[28]       ;
; 11:1               ; 4 bits    ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; No         ; |alu|mux_8_to_1:mux1|out[7]                         ;
; 11:1               ; 7 bits    ; 49 LEs        ; 42 LEs               ; 7 LEs                  ; No         ; |alu|mux_8_to_1:mux1|out[14]                        ;
; 11:1               ; 7 bits    ; 49 LEs        ; 49 LEs               ; 0 LEs                  ; No         ; |alu|mux_8_to_1:mux1|out[19]                        ;
; 12:1               ; 2 bits    ; 16 LEs        ; 12 LEs               ; 4 LEs                  ; No         ; |alu|mux_8_to_1:mux1|out[3]                         ;
; 14:1               ; 3 bits    ; 27 LEs        ; 21 LEs               ; 6 LEs                  ; No         ; |alu|mux_8_to_1:mux1|out[25]                        ;
; 15:1               ; 2 bits    ; 20 LEs        ; 16 LEs               ; 4 LEs                  ; No         ; |alu|mux_8_to_1:mux1|out[28]                        ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mux_8_to_1:mux1"                                                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; d6   ; Input ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; d7   ; Input ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------+
; Port Connectivity Checks: "LLS:sll|mux_2_to_1:label5[0].mux_5" ;
+------+-------+----------+--------------------------------------+
; Port ; Type  ; Severity ; Details                              ;
+------+-------+----------+--------------------------------------+
; a    ; Input ; Info     ; Stuck at GND                         ;
+------+-------+----------+--------------------------------------+


+----------------------------------------------------------------+
; Port Connectivity Checks: "LLS:sll|mux_2_to_1:label4[0].mux_4" ;
+------+-------+----------+--------------------------------------+
; Port ; Type  ; Severity ; Details                              ;
+------+-------+----------+--------------------------------------+
; a    ; Input ; Info     ; Stuck at GND                         ;
+------+-------+----------+--------------------------------------+


+----------------------------------------------------------------+
; Port Connectivity Checks: "LLS:sll|mux_2_to_1:label3[0].mux_3" ;
+------+-------+----------+--------------------------------------+
; Port ; Type  ; Severity ; Details                              ;
+------+-------+----------+--------------------------------------+
; a    ; Input ; Info     ; Stuck at GND                         ;
+------+-------+----------+--------------------------------------+


+----------------------------------------------------------------+
; Port Connectivity Checks: "LLS:sll|mux_2_to_1:label2[0].mux_2" ;
+------+-------+----------+--------------------------------------+
; Port ; Type  ; Severity ; Details                              ;
+------+-------+----------+--------------------------------------+
; a    ; Input ; Info     ; Stuck at GND                         ;
+------+-------+----------+--------------------------------------+


+----------------------------------------------------------------+
; Port Connectivity Checks: "LLS:sll|mux_2_to_1:label1[0].mux_1" ;
+------+-------+----------+--------------------------------------+
; Port ; Type  ; Severity ; Details                              ;
+------+-------+----------+--------------------------------------+
; a    ; Input ; Info     ; Stuck at GND                         ;
+------+-------+----------+--------------------------------------+


+------------------------------------------------+
; Port Connectivity Checks: "add_subtract:add_2" ;
+------+-------+----------+----------------------+
; Port ; Type  ; Severity ; Details              ;
+------+-------+----------+----------------------+
; sel  ; Input ; Info     ; Stuck at VCC         ;
+------+-------+----------+----------------------+


+-------------------------------------------------------------------------------------+
; Port Connectivity Checks: "add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_1" ;
+------+-------+----------+-----------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                   ;
+------+-------+----------+-----------------------------------------------------------+
; Ci   ; Input ; Info     ; Stuck at VCC                                              ;
+------+-------+----------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Port Connectivity Checks: "add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa31_16_0" ;
+------+-------+----------+-----------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                   ;
+------+-------+----------+-----------------------------------------------------------+
; Ci   ; Input ; Info     ; Stuck at GND                                              ;
+------+-------+----------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca15_8_1" ;
+------+-------+----------+---------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                   ;
+------+-------+----------+---------------------------------------------------------------------------+
; ci   ; Input ; Info     ; Stuck at VCC                                                              ;
+------+-------+----------+---------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca15_8_0" ;
+------+-------+----------+---------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                   ;
+------+-------+----------+---------------------------------------------------------------------------+
; ci   ; Input ; Info     ; Stuck at GND                                                              ;
+------+-------+----------+---------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca7_0"                                        ;
+----------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                                                  ;
+----------+--------+----------+----------------------------------------------------------------------------------------------------------+
; overflow ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0"                                                        ;
+----------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                                                  ;
+----------+--------+----------+----------------------------------------------------------------------------------------------------------+
; overflow ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------+
; Port Connectivity Checks: "add_subtract:add_1" ;
+------+-------+----------+----------------------+
; Port ; Type  ; Severity ; Details              ;
+------+-------+----------+----------------------+
; sel  ; Input ; Info     ; Stuck at GND         ;
+------+-------+----------+----------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 109                         ;
; cycloneiii_lcell_comb ; 644                         ;
;     normal            ; 644                         ;
;         2 data inputs ; 57                          ;
;         3 data inputs ; 227                         ;
;         4 data inputs ; 360                         ;
;                       ;                             ;
; Max LUT depth         ; 28.00                       ;
; Average LUT depth     ; 12.21                       ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:05     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition
    Info: Processing started: Fri Sep 30 23:31:30 2022
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off alu -c alu
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (12021): Found 2 design units, including 2 entities, in source file mux_8_to_1.v
    Info (12023): Found entity 1: mux_8_to_1 File: C:/Users/adolf/Desktop/master/550D/project2/mux_8_to_1.v Line: 1
    Info (12023): Found entity 2: mux_4_to_1 File: C:/Users/adolf/Desktop/master/550D/project2/mux_8_to_1.v Line: 16
Info (12021): Found 1 design units, including 1 entities, in source file alu.v
    Info (12023): Found entity 1: alu File: C:/Users/adolf/Desktop/master/550D/project2/alu.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file adder.v
    Info (12023): Found entity 1: adder File: C:/Users/adolf/Desktop/master/550D/project2/adder.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file add_substract.v
    Info (12023): Found entity 1: add_subtract File: C:/Users/adolf/Desktop/master/550D/project2/add_substract.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file csa_16bit.v
    Info (12023): Found entity 1: CSA_16bit File: C:/Users/adolf/Desktop/master/550D/project2/CSA_16bit.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file csa_32bit.v
    Info (12023): Found entity 1: CSA_32bit File: C:/Users/adolf/Desktop/master/550D/project2/CSA_32bit.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file rca_8bit.v
    Info (12023): Found entity 1: RCA_8bit File: C:/Users/adolf/Desktop/master/550D/project2/RCA_8bit.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file or_array.v
    Info (12023): Found entity 1: or_array File: C:/Users/adolf/Desktop/master/550D/project2/or_array.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file and_array.v
    Info (12023): Found entity 1: and_array File: C:/Users/adolf/Desktop/master/550D/project2/and_array.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file isequalornot.v
    Info (12023): Found entity 1: isEqualOrNot File: C:/Users/adolf/Desktop/master/550D/project2/isEqualOrNot.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file lls.v
    Info (12023): Found entity 1: LLS File: C:/Users/adolf/Desktop/master/550D/project2/LLS.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file ars.v
    Info (12023): Found entity 1: ARS File: C:/Users/adolf/Desktop/master/550D/project2/ARS.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mux_2_to_1.v
    Info (12023): Found entity 1: mux_2_to_1 File: C:/Users/adolf/Desktop/master/550D/project2/mux_2_to_1.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file alu_tb.v
    Info (12023): Found entity 1: alu_tb File: C:/Users/adolf/Desktop/master/550D/project2/alu_tb.v Line: 3
Info (12021): Found 1 design units, including 1 entities, in source file islessthanornot.v
    Info (12023): Found entity 1: isLessThanOrNot File: C:/Users/adolf/Desktop/master/550D/project2/isLessThanOrNot.v Line: 1
Info (12127): Elaborating entity "alu" for the top level hierarchy
Info (12128): Elaborating entity "add_subtract" for hierarchy "add_subtract:add_1" File: C:/Users/adolf/Desktop/master/550D/project2/alu.v Line: 12
Info (12128): Elaborating entity "CSA_32bit" for hierarchy "add_subtract:add_1|CSA_32bit:csa_1" File: C:/Users/adolf/Desktop/master/550D/project2/add_substract.v Line: 18
Info (12128): Elaborating entity "CSA_16bit" for hierarchy "add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0" File: C:/Users/adolf/Desktop/master/550D/project2/CSA_32bit.v Line: 13
Info (12128): Elaborating entity "RCA_8bit" for hierarchy "add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca7_0" File: C:/Users/adolf/Desktop/master/550D/project2/CSA_16bit.v Line: 13
Info (12128): Elaborating entity "adder" for hierarchy "add_subtract:add_1|CSA_32bit:csa_1|CSA_16bit:csa15_0|RCA_8bit:rca7_0|adder:p0" File: C:/Users/adolf/Desktop/master/550D/project2/RCA_8bit.v Line: 12
Info (12128): Elaborating entity "isEqualOrNot" for hierarchy "isEqualOrNot:equal" File: C:/Users/adolf/Desktop/master/550D/project2/alu.v Line: 21
Info (12128): Elaborating entity "isLessThanOrNot" for hierarchy "isLessThanOrNot:lessthan" File: C:/Users/adolf/Desktop/master/550D/project2/alu.v Line: 25
Info (12128): Elaborating entity "or_array" for hierarchy "or_array:or_bus" File: C:/Users/adolf/Desktop/master/550D/project2/alu.v Line: 28
Info (12128): Elaborating entity "and_array" for hierarchy "and_array:and_bus" File: C:/Users/adolf/Desktop/master/550D/project2/alu.v Line: 31
Info (12128): Elaborating entity "LLS" for hierarchy "LLS:sll" File: C:/Users/adolf/Desktop/master/550D/project2/alu.v Line: 34
Info (12128): Elaborating entity "mux_2_to_1" for hierarchy "LLS:sll|mux_2_to_1:label1[0].mux_1" File: C:/Users/adolf/Desktop/master/550D/project2/LLS.v Line: 17
Info (12128): Elaborating entity "ARS" for hierarchy "ARS:sra" File: C:/Users/adolf/Desktop/master/550D/project2/alu.v Line: 37
Info (12128): Elaborating entity "mux_8_to_1" for hierarchy "mux_8_to_1:mux1" File: C:/Users/adolf/Desktop/master/550D/project2/alu.v Line: 40
Info (12128): Elaborating entity "mux_4_to_1" for hierarchy "mux_8_to_1:mux1|mux_4_to_1:mux_1" File: C:/Users/adolf/Desktop/master/550D/project2/mux_8_to_1.v Line: 9
Warning (12241): 3 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Info (286030): Timing-Driven Synthesis is running
Info (144001): Generated suppressed messages file C:/Users/adolf/Desktop/master/550D/project2/output_files/alu.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 2 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "ctrl_ALUopcode[3]" File: C:/Users/adolf/Desktop/master/550D/project2/alu.v Line: 3
    Warning (15610): No output dependent on input pin "ctrl_ALUopcode[4]" File: C:/Users/adolf/Desktop/master/550D/project2/alu.v Line: 3
Info (21057): Implemented 753 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 74 input pins
    Info (21059): Implemented 35 output pins
    Info (21061): Implemented 644 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4778 megabytes
    Info: Processing ended: Fri Sep 30 23:32:00 2022
    Info: Elapsed time: 00:00:30
    Info: Total CPU time (on all processors): 00:01:04


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in C:/Users/adolf/Desktop/master/550D/project2/output_files/alu.map.smsg.


