## 7.7

### 记录

1. 先用C语言写程序，之后将C语言改写成并行结构描述的C程序，保证运行结果正确之后，将关键字替换为Verilog的关键字，进入Verilog环境。
	在使用C语言替换为Verilog时可能会遇到很多问题，因为C语言是顺序结构，而Verilog是同时执行的并行结构，两者之间会有较大的冲突。
	注意Verilog的语法规则，较为死板。
	
1. 可综合的概念

1. ”always“模块内的变量定义用reg型，用于时序逻辑。

    wire型变量用于组合逻辑。



### 疑问

1. 表示数字常量时的z（高阻值）表示什么？
2. reg和wire的具体区别？

