Fitter report for fpgaproject
Thu Apr 18 13:50:31 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Apr 18 13:50:31 2024           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; fpgaproject                                     ;
; Top-level Entity Name              ; fpgaproject                                     ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16F484C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 6,465 / 15,408 ( 42 % )                         ;
;     Total combinational functions  ; 6,465 / 15,408 ( 42 % )                         ;
;     Dedicated logic registers      ; 76 / 15,408 ( < 1 % )                           ;
; Total registers                    ; 76                                              ;
; Total pins                         ; 31 / 347 ( 9 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+-----------------+--------------------------------------+
; Pin Name        ; Reason                               ;
+-----------------+--------------------------------------+
; Count_LED_S1[0] ; Missing drive strength and slew rate ;
; Count_LED_S1[1] ; Missing drive strength and slew rate ;
; Count_LED_S1[2] ; Missing drive strength and slew rate ;
; Count_LED_S1[3] ; Missing drive strength and slew rate ;
; Count_LED_S1[4] ; Missing drive strength and slew rate ;
; Count_LED_S1[5] ; Missing drive strength and slew rate ;
; Count_LED_S1[6] ; Missing drive strength and slew rate ;
; Count_LED_S2[0] ; Missing drive strength and slew rate ;
; Count_LED_S2[1] ; Missing drive strength and slew rate ;
; Count_LED_S2[2] ; Missing drive strength and slew rate ;
; Count_LED_S2[3] ; Missing drive strength and slew rate ;
; Count_LED_S2[4] ; Missing drive strength and slew rate ;
; Count_LED_S2[5] ; Missing drive strength and slew rate ;
; Count_LED_S2[6] ; Missing drive strength and slew rate ;
; Count_LED_M1[0] ; Missing drive strength and slew rate ;
; Count_LED_M1[1] ; Missing drive strength and slew rate ;
; Count_LED_M1[2] ; Missing drive strength and slew rate ;
; Count_LED_M1[3] ; Missing drive strength and slew rate ;
; Count_LED_M1[4] ; Missing drive strength and slew rate ;
; Count_LED_M1[5] ; Missing drive strength and slew rate ;
; Count_LED_M1[6] ; Missing drive strength and slew rate ;
; Count_LED_M2[0] ; Missing drive strength and slew rate ;
; Count_LED_M2[1] ; Missing drive strength and slew rate ;
; Count_LED_M2[2] ; Missing drive strength and slew rate ;
; Count_LED_M2[3] ; Missing drive strength and slew rate ;
; Count_LED_M2[4] ; Missing drive strength and slew rate ;
; Count_LED_M2[5] ; Missing drive strength and slew rate ;
; Count_LED_M2[6] ; Missing drive strength and slew rate ;
+-----------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 6619 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 6619 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 6609    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/17205/Downloads/FPGA Project/output_files/fpgaproject.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 6,465 / 15,408 ( 42 % ) ;
;     -- Combinational with no register       ; 6389                    ;
;     -- Register only                        ; 0                       ;
;     -- Combinational with a register        ; 76                      ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1902                    ;
;     -- 3 input functions                    ; 2061                    ;
;     -- <=2 input functions                  ; 2502                    ;
;     -- Register only                        ; 0                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 4355                    ;
;     -- arithmetic mode                      ; 2110                    ;
;                                             ;                         ;
; Total registers*                            ; 76 / 17,068 ( < 1 % )   ;
;     -- Dedicated logic registers            ; 76 / 15,408 ( < 1 % )   ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 518 / 963 ( 54 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 31 / 347 ( 9 % )        ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 5                       ;
; M9Ks                                        ; 0 / 56 ( 0 % )          ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 5 / 20 ( 25 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 16% / 16% / 15%         ;
; Peak interconnect usage (total/H/V)         ; 37% / 37% / 38%         ;
; Maximum fan-out                             ; 210                     ;
; Highest non-global fan-out                  ; 210                     ;
; Total fan-out                               ; 18793                   ;
; Average fan-out                             ; 2.84                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 6465 / 15408 ( 42 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 6389                  ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;     -- Combinational with a register        ; 76                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1902                  ; 0                              ;
;     -- 3 input functions                    ; 2061                  ; 0                              ;
;     -- <=2 input functions                  ; 2502                  ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 4355                  ; 0                              ;
;     -- arithmetic mode                      ; 2110                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 76                    ; 0                              ;
;     -- Dedicated logic registers            ; 76 / 15408 ( < 1 % )  ; 0 / 15408 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 518 / 963 ( 54 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 31                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 5 / 24 ( 20 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 18788                 ; 5                              ;
;     -- Registered Connections               ; 263                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 3                     ; 0                              ;
;     -- Output Ports                         ; 28                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk  ; B12   ; 7        ; 19           ; 29           ; 7            ; 28                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst  ; J6    ; 1        ; 0            ; 24           ; 0            ; 28                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; stop ; H5    ; 1        ; 0            ; 27           ; 0            ; 48                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Count_LED_M1[0] ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_M1[1] ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_M1[2] ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_M1[3] ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_M1[4] ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_M1[5] ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_M1[6] ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_M2[0] ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_M2[1] ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_M2[2] ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_M2[3] ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_M2[4] ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_M2[5] ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_M2[6] ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_S1[0] ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_S1[1] ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_S1[2] ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_S1[3] ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_S1[4] ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_S1[5] ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_S1[6] ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_S2[0] ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_S2[1] ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_S2[2] ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_S2[3] ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_S2[4] ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_S2[5] ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Count_LED_S2[6] ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                     ; Use as regular IO        ; Count_LED_M2[6]         ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; Count_LED_M1[2]         ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; Count_LED_M1[1]         ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; Count_LED_S2[1]         ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; Count_LED_S1[0]         ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; Count_LED_S2[0]         ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; Count_LED_S2[4]         ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; Count_LED_S2[3]         ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; Count_LED_S2[2]         ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; Count_LED_S2[6]         ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; Count_LED_S2[5]         ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; Count_LED_S1[6]         ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; Count_LED_S1[5]         ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 33 ( 18 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 43 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 29 / 47 ( 62 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; Count_LED_S2[6]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; Count_LED_S2[3]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; Count_LED_S2[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; Count_LED_M1[5]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; Count_LED_M1[2]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; Count_LED_M2[4]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; clk                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 315        ; 7        ; Count_LED_S2[5]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; Count_LED_S2[2]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; Count_LED_M1[4]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; Count_LED_M1[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; Count_LED_M2[6]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; Count_LED_M2[3]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; Count_LED_S2[4]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; Count_LED_M2[2]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; Count_LED_M1[6]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; Count_LED_M2[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; Count_LED_S1[6]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; Count_LED_S2[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; Count_LED_M1[3]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; Count_LED_S1[5]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; Count_LED_S1[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; Count_LED_S1[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; Count_LED_M1[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; Count_LED_M2[5]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; Count_LED_S1[2]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; Count_LED_M2[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; stop                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; Count_LED_S1[4]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; Count_LED_S1[3]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                       ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+--------------+
; |fpgaproject                          ; 6465 (308)  ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 31   ; 0            ; 6389 (232)   ; 0 (0)             ; 76 (66)          ; |fpgaproject                                                                                              ; work         ;
;    |lpm_divide:Div0|                  ; 494 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 490 (0)      ; 0 (0)             ; 4 (0)            ; |fpgaproject|lpm_divide:Div0                                                                              ; work         ;
;       |lpm_divide_gvo:auto_generated| ; 494 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 490 (0)      ; 0 (0)             ; 4 (0)            ; |fpgaproject|lpm_divide:Div0|lpm_divide_gvo:auto_generated                                                ; work         ;
;          |abs_divider_kbg:divider|    ; 494 (8)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 490 (4)      ; 0 (0)             ; 4 (4)            ; |fpgaproject|lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider                        ; work         ;
;             |alt_u_div_0bf:divider|   ; 449 (449)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 449 (449)    ; 0 (0)             ; 0 (0)            ; |fpgaproject|lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider  ; work         ;
;             |lpm_abs_c4a:my_abs_num|  ; 37 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 0 (0)            ; |fpgaproject|lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num ; work         ;
;    |lpm_divide:Div1|                  ; 631 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 631 (0)      ; 0 (0)             ; 0 (0)            ; |fpgaproject|lpm_divide:Div1                                                                              ; work         ;
;       |lpm_divide_ivo:auto_generated| ; 631 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 631 (0)      ; 0 (0)             ; 0 (0)            ; |fpgaproject|lpm_divide:Div1|lpm_divide_ivo:auto_generated                                                ; work         ;
;          |abs_divider_mbg:divider|    ; 631 (60)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 631 (60)     ; 0 (0)             ; 0 (0)            ; |fpgaproject|lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider                        ; work         ;
;             |alt_u_div_4bf:divider|   ; 571 (571)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 571 (571)    ; 0 (0)             ; 0 (0)            ; |fpgaproject|lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider  ; work         ;
;    |lpm_divide:Div2|                  ; 436 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 432 (0)      ; 0 (0)             ; 4 (0)            ; |fpgaproject|lpm_divide:Div2                                                                              ; work         ;
;       |lpm_divide_gvo:auto_generated| ; 436 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 432 (0)      ; 0 (0)             ; 4 (0)            ; |fpgaproject|lpm_divide:Div2|lpm_divide_gvo:auto_generated                                                ; work         ;
;          |abs_divider_kbg:divider|    ; 436 (8)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 432 (4)      ; 0 (0)             ; 4 (4)            ; |fpgaproject|lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider                        ; work         ;
;             |alt_u_div_0bf:divider|   ; 405 (405)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 405 (405)    ; 0 (0)             ; 0 (0)            ; |fpgaproject|lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider  ; work         ;
;             |lpm_abs_c4a:my_abs_num|  ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; |fpgaproject|lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num ; work         ;
;    |lpm_divide:Mod0|                  ; 1574 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1574 (0)     ; 0 (0)             ; 0 (0)            ; |fpgaproject|lpm_divide:Mod0                                                                              ; work         ;
;       |lpm_divide_3po:auto_generated| ; 1574 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1574 (0)     ; 0 (0)             ; 0 (0)            ; |fpgaproject|lpm_divide:Mod0|lpm_divide_3po:auto_generated                                                ; work         ;
;          |abs_divider_4dg:divider|    ; 1574 (64)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1574 (64)    ; 0 (0)             ; 0 (0)            ; |fpgaproject|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider                        ; work         ;
;             |alt_u_div_0ef:divider|   ; 1461 (1461) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1461 (1461)  ; 0 (0)             ; 0 (0)            ; |fpgaproject|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider  ; work         ;
;             |lpm_abs_c4a:my_abs_num|  ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 0 (0)            ; |fpgaproject|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num ; work         ;
;    |lpm_divide:Mod1|                  ; 1544 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1543 (0)     ; 0 (0)             ; 1 (0)            ; |fpgaproject|lpm_divide:Mod1                                                                              ; work         ;
;       |lpm_divide_3po:auto_generated| ; 1544 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1543 (0)     ; 0 (0)             ; 1 (0)            ; |fpgaproject|lpm_divide:Mod1|lpm_divide_3po:auto_generated                                                ; work         ;
;          |abs_divider_4dg:divider|    ; 1544 (9)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1543 (8)     ; 0 (0)             ; 1 (1)            ; |fpgaproject|lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider                        ; work         ;
;             |alt_u_div_0ef:divider|   ; 1511 (1511) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1511 (1511)  ; 0 (0)             ; 0 (0)            ; |fpgaproject|lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider  ; work         ;
;             |lpm_abs_c4a:my_abs_num|  ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; |fpgaproject|lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num ; work         ;
;    |lpm_divide:Mod2|                  ; 1488 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1487 (0)     ; 0 (0)             ; 1 (0)            ; |fpgaproject|lpm_divide:Mod2                                                                              ; work         ;
;       |lpm_divide_3po:auto_generated| ; 1488 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1487 (0)     ; 0 (0)             ; 1 (0)            ; |fpgaproject|lpm_divide:Mod2|lpm_divide_3po:auto_generated                                                ; work         ;
;          |abs_divider_4dg:divider|    ; 1488 (8)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1487 (7)     ; 0 (0)             ; 1 (1)            ; |fpgaproject|lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider                        ; work         ;
;             |alt_u_div_0ef:divider|   ; 1463 (1463) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1463 (1463)  ; 0 (0)             ; 0 (0)            ; |fpgaproject|lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider  ; work         ;
;             |lpm_abs_c4a:my_abs_num|  ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |fpgaproject|lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num ; work         ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Count_LED_S1[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_S1[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_S1[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_S1[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_S1[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_S1[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_S1[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_S2[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_S2[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_S2[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_S2[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_S2[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_S2[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_S2[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_M1[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_M1[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_M1[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_M1[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_M1[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_M1[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_M1[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_M2[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_M2[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_M2[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_M2[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_M2[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_M2[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_LED_M2[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; stop            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst             ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                     ;
+--------------------------------------+-------------------+---------+
; Source Pin / Fanout                  ; Pad To Core Index ; Setting ;
+--------------------------------------+-------------------+---------+
; stop                                 ;                   ;         ;
;      - \Slow_Clock_Count:seconds[0]  ; 0                 ; 6       ;
;      - q_s1[3]                       ; 0                 ; 6       ;
;      - q_s1[2]                       ; 0                 ; 6       ;
;      - q_s1[1]                       ; 0                 ; 6       ;
;      - q_s1[0]                       ; 0                 ; 6       ;
;      - q_s2[3]                       ; 0                 ; 6       ;
;      - q_s2[2]                       ; 0                 ; 6       ;
;      - q_s2[1]                       ; 0                 ; 6       ;
;      - q_m1[3]                       ; 0                 ; 6       ;
;      - q_m1[2]                       ; 0                 ; 6       ;
;      - q_m1[1]                       ; 0                 ; 6       ;
;      - q_m2[3]                       ; 0                 ; 6       ;
;      - q_m2[2]                       ; 0                 ; 6       ;
;      - q_m2[1]                       ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[31] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[30] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[29] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[28] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[27] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[26] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[25] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[24] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[23] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[22] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[21] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[20] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[19] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[18] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[17] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[16] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[15] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[14] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[13] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[12] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[11] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[10] ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[9]  ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[8]  ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[7]  ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[6]  ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[5]  ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[4]  ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[3]  ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[2]  ; 0                 ; 6       ;
;      - \Slow_Clock_Count:seconds[1]  ; 0                 ; 6       ;
;      - q_s2[0]                       ; 0                 ; 6       ;
;      - q_m1[0]                       ; 0                 ; 6       ;
;      - q_m2[0]                       ; 0                 ; 6       ;
; clk                                  ;                   ;         ;
; rst                                  ;                   ;         ;
;      - srst                          ; 1                 ; 6       ;
;      - sclk                          ; 1                 ; 6       ;
;      - temp[24]                      ; 1                 ; 6       ;
;      - temp[25]                      ; 1                 ; 6       ;
;      - temp[23]                      ; 1                 ; 6       ;
;      - temp[22]                      ; 1                 ; 6       ;
;      - temp[21]                      ; 1                 ; 6       ;
;      - temp[20]                      ; 1                 ; 6       ;
;      - temp[19]                      ; 1                 ; 6       ;
;      - temp[18]                      ; 1                 ; 6       ;
;      - temp[17]                      ; 1                 ; 6       ;
;      - temp[16]                      ; 1                 ; 6       ;
;      - temp[15]                      ; 1                 ; 6       ;
;      - temp[14]                      ; 1                 ; 6       ;
;      - temp[13]                      ; 1                 ; 6       ;
;      - temp[12]                      ; 1                 ; 6       ;
;      - temp[11]                      ; 1                 ; 6       ;
;      - temp[10]                      ; 1                 ; 6       ;
;      - temp[9]                       ; 1                 ; 6       ;
;      - temp[8]                       ; 1                 ; 6       ;
;      - temp[7]                       ; 1                 ; 6       ;
;      - temp[6]                       ; 1                 ; 6       ;
;      - temp[5]                       ; 1                 ; 6       ;
;      - temp[4]                       ; 1                 ; 6       ;
;      - temp[3]                       ; 1                 ; 6       ;
;      - temp[2]                       ; 1                 ; 6       ;
;      - temp[1]                       ; 1                 ; 6       ;
;      - temp[0]                       ; 1                 ; 6       ;
+--------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                               ;
+---------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name    ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Mux24~0 ; LCCOMB_X22_Y7_N6   ; 7       ; Latch enable                          ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; Mux24~1 ; LCCOMB_X5_Y23_N4   ; 7       ; Latch enable                          ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; Mux24~2 ; LCCOMB_X20_Y23_N24 ; 7       ; Latch enable                          ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; clk     ; PIN_B12            ; 28      ; Clock                                 ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; rst     ; PIN_J6             ; 28      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; sclk    ; FF_X22_Y7_N7       ; 7       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; sclk    ; FF_X22_Y7_N7       ; 42      ; Clock                                 ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; srst    ; FF_X22_Y10_N29     ; 49      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; stop    ; PIN_H5             ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+---------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                         ;
+---------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name    ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Mux24~0 ; LCCOMB_X22_Y7_N6   ; 7       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; Mux24~1 ; LCCOMB_X5_Y23_N4   ; 7       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; Mux24~2 ; LCCOMB_X20_Y23_N24 ; 7       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; clk     ; PIN_B12            ; 28      ; 10                                   ; Global Clock         ; GCLK12           ; --                        ;
; sclk    ; FF_X22_Y7_N7       ; 42      ; 4                                    ; Global Clock         ; GCLK15           ; --                        ;
+---------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; Add1~62                                                                                                                  ; 210     ;
; Add3~58                                                                                                                  ; 148     ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_29_result_int[30]~58 ; 89      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_29_result_int[30]~58 ; 89      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_30_result_int[31]~58 ; 89      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_28_result_int[29]~56 ; 86      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_28_result_int[29]~56 ; 86      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_29_result_int[30]~56 ; 86      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_27_result_int[28]~54 ; 83      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_27_result_int[28]~54 ; 83      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_28_result_int[29]~54 ; 83      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_26_result_int[27]~52 ; 80      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_26_result_int[27]~52 ; 80      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_27_result_int[28]~52 ; 80      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_25_result_int[26]~50 ; 77      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_25_result_int[26]~50 ; 77      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_26_result_int[27]~50 ; 77      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_24_result_int[25]~48 ; 74      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_24_result_int[25]~48 ; 74      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_25_result_int[26]~48 ; 74      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_23_result_int[24]~46 ; 71      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_23_result_int[24]~46 ; 71      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_24_result_int[25]~46 ; 71      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_22_result_int[23]~44 ; 68      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_22_result_int[23]~44 ; 68      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_23_result_int[24]~44 ; 68      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_21_result_int[22]~42 ; 65      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_21_result_int[22]~42 ; 65      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_31_result_int[32]~60 ; 65      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_22_result_int[23]~42 ; 65      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|_~0                                                ; 64      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_30_result_int[31]~60 ; 64      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_30_result_int[31]~60 ; 64      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_20_result_int[21]~40 ; 62      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_20_result_int[21]~40 ; 62      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_21_result_int[22]~40 ; 62      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_19_result_int[20]~38 ; 59      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_19_result_int[20]~38 ; 59      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_20_result_int[21]~38 ; 59      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_18_result_int[19]~36 ; 56      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_18_result_int[19]~36 ; 56      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_19_result_int[20]~36 ; 56      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_17_result_int[18]~34 ; 53      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_17_result_int[18]~34 ; 53      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_18_result_int[19]~34 ; 53      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_16_result_int[17]~32 ; 50      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_16_result_int[17]~32 ; 50      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_17_result_int[18]~32 ; 50      ;
; srst                                                                                                                     ; 49      ;
; stop~input                                                                                                               ; 48      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_15_result_int[16]~30 ; 47      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_15_result_int[16]~30 ; 47      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_16_result_int[17]~30 ; 47      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_14_result_int[15]~28 ; 44      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_14_result_int[15]~28 ; 44      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_15_result_int[16]~28 ; 44      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_13_result_int[14]~26 ; 41      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_13_result_int[14]~26 ; 41      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_14_result_int[15]~26 ; 41      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_12_result_int[13]~24 ; 38      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_12_result_int[13]~24 ; 38      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_13_result_int[14]~24 ; 38      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_11_result_int[12]~22 ; 35      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_11_result_int[12]~22 ; 35      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_12_result_int[13]~22 ; 35      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_10_result_int[11]~20 ; 32      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_10_result_int[11]~20 ; 32      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_11_result_int[12]~20 ; 32      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_9_result_int[10]~18  ; 29      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_9_result_int[10]~18  ; 29      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_10_result_int[11]~18 ; 29      ;
; rst~input                                                                                                                ; 28      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_8_result_int[9]~16   ; 26      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_8_result_int[9]~16   ; 26      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_9_result_int[10]~16  ; 26      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_7_result_int[8]~14   ; 23      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_7_result_int[8]~14   ; 23      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_8_result_int[9]~14   ; 23      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|op_1~56                                            ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_29_result_int[8]~12  ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_28_result_int[8]~12  ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_27_result_int[8]~12  ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_26_result_int[8]~12  ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_25_result_int[8]~12  ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_24_result_int[8]~12  ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_23_result_int[8]~12  ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_22_result_int[8]~12  ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_21_result_int[8]~12  ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_20_result_int[8]~12  ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_19_result_int[8]~12  ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_18_result_int[8]~12  ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_17_result_int[8]~12  ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_16_result_int[8]~12  ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_15_result_int[8]~12  ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_14_result_int[8]~12  ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_13_result_int[8]~12  ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_12_result_int[8]~12  ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_11_result_int[8]~12  ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_10_result_int[8]~12  ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_9_result_int[8]~12   ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_8_result_int[8]~12   ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_7_result_int[8]~12   ; 21      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_6_result_int[7]~10   ; 21      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_6_result_int[7]~12   ; 20      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_7_result_int[8]~12   ; 20      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_5_result_int[6]~8    ; 18      ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_6_result_int[7]~12   ; 17      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_5_result_int[6]~10   ; 17      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_6_result_int[7]~10   ; 17      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_29_result_int[6]~10  ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_28_result_int[6]~10  ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_29_result_int[6]~10  ; 15      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_28_result_int[6]~10  ; 15      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_30_result_int[8]~12  ; 14      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_4_result_int[5]~8    ; 14      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_5_result_int[6]~8    ; 14      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_27_result_int[6]~10  ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_26_result_int[6]~10  ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_25_result_int[6]~10  ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_24_result_int[6]~10  ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_23_result_int[6]~10  ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_22_result_int[6]~10  ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_21_result_int[6]~10  ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_20_result_int[6]~10  ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_19_result_int[6]~10  ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_18_result_int[6]~10  ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_17_result_int[6]~10  ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_16_result_int[6]~10  ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_15_result_int[6]~10  ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_14_result_int[6]~10  ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_13_result_int[6]~10  ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_12_result_int[6]~10  ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_11_result_int[6]~10  ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_10_result_int[6]~10  ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_9_result_int[6]~10   ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_8_result_int[6]~10   ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_7_result_int[6]~10   ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_27_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_26_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_25_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_24_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_23_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_22_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_21_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_20_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_19_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_18_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_17_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_16_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_15_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_14_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_13_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_12_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_11_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_10_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_9_result_int[6]~10   ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_8_result_int[6]~10   ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_7_result_int[6]~10   ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_6_result_int[6]~10   ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_5_result_int[6]~10   ; 13      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_4_result_int[5]~8    ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_30_result_int[6]~10  ; 12      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_6_result_int[6]~10   ; 12      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_30_result_int[6]~10  ; 12      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[8]~31                  ; 11      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[0]~0                                     ; 11      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_3_result_int[4]~6    ; 11      ;
; Add3~14                                                                                                                  ; 11      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[23]~34                 ; 10      ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[20]~33                 ; 10      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[17]~33                 ; 10      ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[14]~32                 ; 10      ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[1]~31                                    ; 10      ;
; Add3~50                                                                                                                  ; 10      ;
; Add3~44                                                                                                                  ; 10      ;
; Add3~38                                                                                                                  ; 10      ;
; Add3~32                                                                                                                  ; 10      ;
; Add3~26                                                                                                                  ; 10      ;
; Add3~10                                                                                                                  ; 10      ;
; Add3~6                                                                                                                   ; 10      ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[3]~3                                      ; 9       ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[26]~34                 ; 9       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[6]~30                  ; 9       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[4]~29                  ; 9       ;
; seconds~4                                                                                                                ; 9       ;
; seconds~2                                                                                                                ; 9       ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_31_result_int[32]~62 ; 9       ;
; Add3~2                                                                                                                   ; 9       ;
; Add1~50                                                                                                                  ; 9       ;
; Add1~44                                                                                                                  ; 9       ;
; Add1~38                                                                                                                  ; 9       ;
; Add1~32                                                                                                                  ; 9       ;
; Add1~26                                                                                                                  ; 9       ;
; Add1~14                                                                                                                  ; 9       ;
; Add1~10                                                                                                                  ; 9       ;
; Add1~6                                                                                                                   ; 9       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[13]~49                 ; 8       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[16]~48                 ; 8       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[19]~47                 ; 8       ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[22]~50                 ; 8       ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[25]~49                 ; 8       ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[28]~48                 ; 8       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[14]~78                 ; 8       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[17]~77                 ; 8       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[20]~76                 ; 8       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[23]~75                 ; 8       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[26]~74                 ; 8       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[5]~32                  ; 8       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[7]~31                  ; 8       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[9]~32                  ; 8       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[11]~31                 ; 8       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[13]~30                 ; 8       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[15]~30                 ; 8       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[17]~29                 ; 8       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[19]~29                 ; 8       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[21]~28                 ; 8       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[23]~28                 ; 8       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[25]~27                 ; 8       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[4]~27                  ; 8       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[6]~26                  ; 8       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[8]~25                  ; 8       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[10]~22                 ; 8       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[12]~24                 ; 8       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[14]~23                 ; 8       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[16]~22                 ; 8       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[18]~21                 ; 8       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[20]~20                 ; 8       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[22]~19                 ; 8       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[24]~21                 ; 8       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[2]~16                  ; 8       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[4]~44                  ; 8       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[6]~43                  ; 8       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[8]~42                  ; 8       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[10]~40                 ; 8       ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[11]~38                 ; 8       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[12]~39                 ; 8       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[14]~37                 ; 8       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[17]~36                 ; 8       ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[20]~37                 ; 8       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[23]~35                 ; 8       ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[26]~36                 ; 8       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[4]~72                  ; 8       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[6]~71                  ; 8       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[8]~70                  ; 8       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[10]~69                 ; 8       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[12]~68                 ; 8       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[15]~67                 ; 8       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[18]~66                 ; 8       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[21]~65                 ; 8       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[24]~64                 ; 8       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[27]~63                 ; 8       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[24]~57                 ; 8       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[21]~56                 ; 8       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[18]~55                 ; 8       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[15]~54                 ; 8       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[12]~53                 ; 8       ;
; Equal0~9                                                                                                                 ; 8       ;
; Equal0~4                                                                                                                 ; 8       ;
; q_m2[1]                                                                                                                  ; 8       ;
; q_m2[2]                                                                                                                  ; 8       ;
; q_m1[1]                                                                                                                  ; 8       ;
; q_m1[2]                                                                                                                  ; 8       ;
; q_s2[1]                                                                                                                  ; 8       ;
; q_s2[2]                                                                                                                  ; 8       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|add_sub_31_result_int[32]~62 ; 8       ;
; q_m2[0]                                                                                                                  ; 7       ;
; q_m1[0]                                                                                                                  ; 7       ;
; q_s2[0]                                                                                                                  ; 7       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[2]~23                  ; 7       ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[2]~42                  ; 7       ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[2]~41                  ; 7       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[10]~52                 ; 7       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[8]~51                  ; 7       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[6]~50                  ; 7       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[4]~49                  ; 7       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[2]~48                  ; 7       ;
; Mux24~2                                                                                                                  ; 7       ;
; Mux24~1                                                                                                                  ; 7       ;
; Mux24~0                                                                                                                  ; 7       ;
; q_s1[3]                                                                                                                  ; 7       ;
; q_s1[2]                                                                                                                  ; 7       ;
; q_s1[1]                                                                                                                  ; 7       ;
; q_s1[0]                                                                                                                  ; 7       ;
; Add1~56                                                                                                                  ; 7       ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[29]~52                 ; 6       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[27]~26                 ; 6       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[27]~25                 ; 6       ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[30]~45                 ; 6       ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[30]~44                 ; 6       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[26]~20                 ; 6       ;
; sclk                                                                                                                     ; 6       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[2]~73                  ; 6       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[29]~61                 ; 6       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[30]~60                 ; 6       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[30]~59                 ; 6       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[27]~58                 ; 6       ;
; seconds~0                                                                                                                ; 6       ;
; q_m2[3]                                                                                                                  ; 6       ;
; q_m1[3]                                                                                                                  ; 6       ;
; q_s2[3]                                                                                                                  ; 6       ;
; Add1~2                                                                                                                   ; 6       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[1]~24                  ; 5       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|add_sub_31_result_int[8]~12  ; 5       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[25]~26                                    ; 4       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[23]~23                                    ; 4       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[21]~21                                    ; 4       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[19]~19                                    ; 4       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[17]~17                                    ; 4       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[15]~15                                    ; 4       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[13]~13                                    ; 4       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[11]~11                                    ; 4       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[9]~9                                      ; 4       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[7]~7                                      ; 4       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[5]~5                                      ; 4       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[1]~1                                      ; 4       ;
; q_s1~2                                                                                                                   ; 4       ;
; seconds~3                                                                                                                ; 4       ;
; seconds~1                                                                                                                ; 4       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|op_1~0                                             ; 4       ;
; Add3~54                                                                                                                  ; 4       ;
; Add3~52                                                                                                                  ; 4       ;
; Add3~20                                                                                                                  ; 4       ;
; Add3~16                                                                                                                  ; 4       ;
; Add3~0                                                                                                                   ; 4       ;
; Add1~58                                                                                                                  ; 4       ;
; Add1~52                                                                                                                  ; 4       ;
; Add1~46                                                                                                                  ; 4       ;
; Add1~40                                                                                                                  ; 4       ;
; Add1~34                                                                                                                  ; 4       ;
; Add1~28                                                                                                                  ; 4       ;
; Add1~24                                                                                                                  ; 4       ;
; Add1~16                                                                                                                  ; 4       ;
; Add1~12                                                                                                                  ; 4       ;
; Add1~4                                                                                                                   ; 4       ;
; Add1~0                                                                                                                   ; 4       ;
; q_m1~8                                                                                                                   ; 3       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[1]~1                                     ; 3       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[26]~25                                    ; 3       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[24]~18                 ; 3       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[24]~24                                    ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[22]~18                 ; 3       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[22]~22                                    ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[20]~17                 ; 3       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[20]~20                                    ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[18]~16                 ; 3       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[18]~18                                    ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[16]~15                 ; 3       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[16]~16                                    ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[14]~14                 ; 3       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[14]~14                                    ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[12]~13                 ; 3       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[12]~12                                    ; 3       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[10]~17                 ; 3       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[10]~10                                    ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[8]~12                  ; 3       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[8]~8                                      ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[6]~11                  ; 3       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[6]~6                                      ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_c4a:my_abs_num|cs1a[4]~10                  ; 3       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[4]~4                                      ; 3       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[2]~2                                      ; 3       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[0]~0                                      ; 3       ;
; q_s1~4                                                                                                                   ; 3       ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[11]~32                 ; 3       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_c4a:my_abs_num|cs1a[28]~62                 ; 3       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|op_1~54                                            ; 3       ;
; Add3~56                                                                                                                  ; 3       ;
; Add3~46                                                                                                                  ; 3       ;
; Add3~40                                                                                                                  ; 3       ;
; Add3~34                                                                                                                  ; 3       ;
; Add3~28                                                                                                                  ; 3       ;
; Add3~22                                                                                                                  ; 3       ;
; Add3~18                                                                                                                  ; 3       ;
; Add3~12                                                                                                                  ; 3       ;
; Add3~8                                                                                                                   ; 3       ;
; Add3~4                                                                                                                   ; 3       ;
; Add1~60                                                                                                                  ; 3       ;
; Add1~54                                                                                                                  ; 3       ;
; Add1~48                                                                                                                  ; 3       ;
; Add1~42                                                                                                                  ; 3       ;
; Add1~36                                                                                                                  ; 3       ;
; Add1~30                                                                                                                  ; 3       ;
; Count_LED_M2[6]$latch                                                                                                    ; 2       ;
; Count_LED_M2[5]$latch                                                                                                    ; 2       ;
; Count_LED_M2[4]$latch                                                                                                    ; 2       ;
; Count_LED_M2[3]$latch                                                                                                    ; 2       ;
; Count_LED_M2[2]$latch                                                                                                    ; 2       ;
; Count_LED_M2[1]$latch                                                                                                    ; 2       ;
; Count_LED_M2[0]$latch                                                                                                    ; 2       ;
; Count_LED_M1[6]$latch                                                                                                    ; 2       ;
; Count_LED_M1[5]$latch                                                                                                    ; 2       ;
; Count_LED_M1[4]$latch                                                                                                    ; 2       ;
; Count_LED_M1[3]$latch                                                                                                    ; 2       ;
; Count_LED_M1[2]$latch                                                                                                    ; 2       ;
; Count_LED_M1[1]$latch                                                                                                    ; 2       ;
; Count_LED_M1[0]$latch                                                                                                    ; 2       ;
; Count_LED_S2[6]$latch                                                                                                    ; 2       ;
; Count_LED_S2[5]$latch                                                                                                    ; 2       ;
; Count_LED_S2[4]$latch                                                                                                    ; 2       ;
; Count_LED_S2[3]$latch                                                                                                    ; 2       ;
; Count_LED_S2[2]$latch                                                                                                    ; 2       ;
; Count_LED_S2[1]$latch                                                                                                    ; 2       ;
; Count_LED_S2[0]$latch                                                                                                    ; 2       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[963]~2017           ; 2       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[899]~2016           ; 2       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[835]~2015           ; 2       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[771]~2014           ; 2       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[707]~2013           ; 2       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[643]~2012           ; 2       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[611]~2011           ; 2       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[547]~2010           ; 2       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[515]~2009           ; 2       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[451]~2008           ; 2       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[419]~2007           ; 2       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[355]~2006           ; 2       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[323]~2005           ; 2       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[259]~2004           ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[176]~542            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[170]~541            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[164]~540            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[158]~539            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[152]~538            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[146]~537            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[140]~536            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[134]~535            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[128]~534            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[122]~533            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[116]~532            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[110]~531            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[104]~530            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[98]~529             ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[92]~528             ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[86]~527             ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[80]~526             ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[74]~525             ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[68]~524             ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[62]~523             ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[56]~522             ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[50]~521             ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[44]~520             ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[45]~519             ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[994]~1956           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[930]~1955           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[898]~1954           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[866]~1953           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[834]~1952           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[802]~1951           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[770]~1950           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[738]~1949           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[706]~1948           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[674]~1947           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[642]~1946           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[610]~1945           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[578]~1944           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[546]~1943           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[514]~1942           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[482]~1941           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[450]~1940           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[418]~1939           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[386]~1938           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[354]~1937           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[322]~1936           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[290]~1935           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[258]~1934           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[226]~1933           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[227]~1932           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[228]~1931           ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[234]~771            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[218]~770            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[202]~769            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[186]~768            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[170]~767            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[154]~766            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[146]~765            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[130]~764            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[122]~763            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[106]~762            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[98]~761             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[82]~760             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[74]~759             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[58]~758             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[59]~757             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[52]~756             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[53]~755             ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[176]~611            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[164]~610            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[152]~609            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[140]~608            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[134]~607            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[128]~606            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[122]~605            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[116]~604            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[104]~603            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[98]~602             ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[86]~601             ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[80]~600             ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[68]~599             ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[62]~598             ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[50]~597             ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[44]~596             ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[32]~595             ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[26]~594             ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[27]~593             ; 2       ;
; lpm_divide:Mod1|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[132]~1862           ; 2       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[994]~2003           ; 2       ;
; lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[198]~1988           ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[177]~514            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[171]~512            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[165]~510            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[159]~508            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[153]~506            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[147]~504            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[141]~502            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[135]~500            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[129]~498            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[123]~496            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[117]~494            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[111]~492            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[105]~490            ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[99]~488             ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[93]~486             ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[87]~484             ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[81]~482             ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[75]~480             ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[69]~478             ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[63]~476             ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[57]~474             ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[51]~472             ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[995]~1930           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[992]~1929           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[962]~1928           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[931]~1899           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[932]~1898           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[933]~1897           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[934]~1896           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[935]~1895           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[936]~1894           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[937]~1893           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[938]~1892           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[939]~1891           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[940]~1890           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[941]~1889           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[942]~1888           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[943]~1887           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[944]~1886           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[945]~1885           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[946]~1884           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[947]~1883           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[948]~1882           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[949]~1881           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[950]~1880           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[951]~1879           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[952]~1878           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[953]~1877           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[954]~1876           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[955]~1875           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[956]~1874           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[957]~1873           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[899]~1872           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[900]~1871           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[901]~1870           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[902]~1869           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[903]~1868           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[904]~1867           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[905]~1866           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[906]~1865           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[907]~1864           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[908]~1863           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[909]~1862           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[910]~1861           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[911]~1860           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[912]~1859           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[913]~1858           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[914]~1857           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[915]~1856           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[916]~1855           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[917]~1854           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[918]~1853           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[919]~1852           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[920]~1851           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[921]~1850           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[922]~1849           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[923]~1848           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[924]~1847           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[867]~1846           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[868]~1845           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[869]~1844           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[870]~1843           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[871]~1842           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[872]~1841           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[873]~1840           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[874]~1839           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[875]~1838           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[876]~1837           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[877]~1836           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[878]~1835           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[879]~1834           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[880]~1833           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[881]~1832           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[882]~1831           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[883]~1830           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[884]~1829           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[885]~1828           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[886]~1827           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[887]~1826           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[888]~1825           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[889]~1824           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[890]~1823           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[891]~1822           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[835]~1821           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[836]~1820           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[837]~1819           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[838]~1818           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[839]~1817           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[840]~1816           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[841]~1815           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[842]~1814           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[843]~1813           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[844]~1812           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[845]~1811           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[846]~1810           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[847]~1809           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[848]~1808           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[849]~1807           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[850]~1806           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[851]~1805           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[852]~1804           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[853]~1803           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[854]~1802           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[855]~1801           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[856]~1800           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[857]~1799           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[858]~1798           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[803]~1797           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[804]~1796           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[805]~1795           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[806]~1794           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[807]~1793           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[808]~1792           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[809]~1791           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[810]~1790           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[811]~1789           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[812]~1788           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[813]~1787           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[814]~1786           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[815]~1785           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[816]~1784           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[817]~1783           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[818]~1782           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[819]~1781           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[820]~1780           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[821]~1779           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[822]~1778           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[823]~1777           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[824]~1776           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[825]~1775           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[771]~1774           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[772]~1773           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[773]~1772           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[774]~1771           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[775]~1770           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[776]~1769           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[777]~1768           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[778]~1767           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[779]~1766           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[780]~1765           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[781]~1764           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[782]~1763           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[783]~1762           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[784]~1761           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[785]~1760           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[786]~1759           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[787]~1758           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[788]~1757           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[789]~1756           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[790]~1755           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[791]~1754           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[792]~1753           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[739]~1752           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[740]~1751           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[741]~1750           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[742]~1749           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[743]~1748           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[744]~1747           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[745]~1746           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[746]~1745           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[747]~1744           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[748]~1743           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[749]~1742           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[750]~1741           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[751]~1740           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[752]~1739           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[753]~1738           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[754]~1737           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[755]~1736           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[756]~1735           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[757]~1734           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[758]~1733           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[759]~1732           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[707]~1731           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[708]~1730           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[709]~1729           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[710]~1728           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[711]~1727           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[712]~1726           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[713]~1725           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[714]~1724           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[715]~1723           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[716]~1722           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[717]~1721           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[718]~1720           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[719]~1719           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[720]~1718           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[721]~1717           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[722]~1716           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[723]~1715           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[724]~1714           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[725]~1713           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[726]~1712           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[675]~1711           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[676]~1710           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[677]~1709           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[678]~1708           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[679]~1707           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[680]~1706           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[681]~1705           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[682]~1704           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[683]~1703           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[684]~1702           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[685]~1701           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[686]~1700           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[687]~1699           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[688]~1698           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[689]~1697           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[690]~1696           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[691]~1695           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[692]~1694           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[693]~1693           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[643]~1692           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[644]~1691           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[645]~1690           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[646]~1689           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[647]~1688           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[648]~1687           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[649]~1686           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[650]~1685           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[651]~1684           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[652]~1683           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[653]~1682           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[654]~1681           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[655]~1680           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[656]~1679           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[657]~1678           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[658]~1677           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[659]~1676           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[660]~1675           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[611]~1674           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[612]~1673           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[613]~1672           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[614]~1671           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[615]~1670           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[616]~1669           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[617]~1668           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[618]~1667           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[619]~1666           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[620]~1665           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[621]~1664           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[622]~1663           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[623]~1662           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[624]~1661           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[625]~1660           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[626]~1659           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[627]~1658           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[579]~1657           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[580]~1656           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[581]~1655           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[582]~1654           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[583]~1653           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[584]~1652           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[585]~1651           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[586]~1650           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[587]~1649           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[588]~1648           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[589]~1647           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[590]~1646           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[591]~1645           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[592]~1644           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[593]~1643           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[594]~1642           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[547]~1641           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[548]~1640           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[549]~1639           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[550]~1638           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[551]~1637           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[552]~1636           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[553]~1635           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[554]~1634           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[555]~1633           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[556]~1632           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[557]~1631           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[558]~1630           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[559]~1629           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[560]~1628           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[561]~1627           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[515]~1626           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[516]~1625           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[517]~1624           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[518]~1623           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[519]~1622           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[520]~1621           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[521]~1620           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[522]~1619           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[523]~1618           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[524]~1617           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[525]~1616           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[526]~1615           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[527]~1614           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[528]~1613           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[483]~1612           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[484]~1611           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[485]~1610           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[486]~1609           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[487]~1608           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[488]~1607           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[489]~1606           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[490]~1605           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[491]~1604           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[492]~1603           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[493]~1602           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[494]~1601           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[495]~1600           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[451]~1599           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[452]~1598           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[453]~1597           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[454]~1596           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[455]~1595           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[456]~1594           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[457]~1593           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[458]~1592           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[459]~1591           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[460]~1590           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[461]~1589           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[462]~1588           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[419]~1587           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[420]~1586           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[421]~1585           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[422]~1584           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[423]~1583           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[424]~1582           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[425]~1581           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[426]~1580           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[427]~1579           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[428]~1578           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[429]~1577           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[387]~1576           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[388]~1575           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[389]~1574           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[390]~1573           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[391]~1572           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[392]~1571           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[393]~1570           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[394]~1569           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[395]~1568           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[396]~1567           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[355]~1566           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[356]~1565           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[357]~1564           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[358]~1563           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[359]~1562           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[360]~1561           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[361]~1560           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[362]~1559           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[363]~1558           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[323]~1557           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[324]~1556           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[325]~1555           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[326]~1554           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[327]~1553           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[328]~1552           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[329]~1551           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[330]~1550           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[291]~1549           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[292]~1548           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[293]~1547           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[294]~1546           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[295]~1545           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[296]~1544           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[297]~1543           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[259]~1542           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[260]~1541           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[261]~1540           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[262]~1539           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[263]~1538           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[264]~1537           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[229]~1536           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[230]~1535           ; 2       ;
; lpm_divide:Mod2|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_0ef:divider|StageOut[231]~1534           ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[235]~748            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[236]~747            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[237]~746            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[226]~744            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[227]~743            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[228]~742            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[229]~741            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[217]~737            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[219]~736            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[220]~735            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[221]~734            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[210]~732            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[211]~731            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[212]~730            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[213]~729            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[201]~725            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[203]~724            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[204]~723            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[205]~722            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[194]~720            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[195]~719            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[196]~718            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[197]~717            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[185]~713            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[187]~712            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[188]~711            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[189]~710            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[178]~708            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[179]~707            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[180]~706            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[181]~705            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[169]~701            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[171]~700            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[172]~699            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[173]~698            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[162]~696            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[163]~695            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[164]~694            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[165]~693            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[153]~689            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[155]~688            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[156]~687            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[157]~686            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[147]~684            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[148]~683            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[149]~682            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[138]~680            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[139]~679            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[140]~678            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[141]~677            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[129]~673            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[131]~672            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[132]~671            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[133]~670            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[123]~668            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[124]~667            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[125]~666            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[114]~664            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[115]~663            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[116]~662            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[117]~661            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[105]~657            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[107]~656            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[108]~655            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[109]~654            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[99]~652             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[100]~651            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[101]~650            ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[90]~648             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[91]~647             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[92]~646             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[93]~645             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[81]~641             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[83]~640             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[84]~639             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[85]~638             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[75]~636             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[76]~635             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[77]~634             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[66]~632             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[67]~631             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[68]~630             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[69]~629             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[57]~625             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[60]~624             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[61]~623             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[51]~621             ; 2       ;
; lpm_divide:Div1|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_4bf:divider|StageOut[42]~620             ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[177]~586            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[170]~584            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[171]~583            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[163]~581            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[165]~580            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[158]~576            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[159]~575            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[151]~573            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[153]~572            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[146]~568            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[147]~567            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[139]~565            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[141]~564            ; 2       ;
; lpm_divide:Div0|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_0bf:divider|StageOut[135]~560            ; 2       ;
+--------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 9,894 / 47,787 ( 21 % ) ;
; C16 interconnects           ; 86 / 1,804 ( 5 % )      ;
; C4 interconnects            ; 5,029 / 31,272 ( 16 % ) ;
; Direct links                ; 1,613 / 47,787 ( 3 % )  ;
; Global clocks               ; 5 / 20 ( 25 % )         ;
; Local interconnects         ; 2,454 / 15,408 ( 16 % ) ;
; R24 interconnects           ; 203 / 1,775 ( 11 % )    ;
; R4 interconnects            ; 6,193 / 41,310 ( 15 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.48) ; Number of LABs  (Total = 518) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 29                            ;
; 2                                           ; 20                            ;
; 3                                           ; 18                            ;
; 4                                           ; 13                            ;
; 5                                           ; 12                            ;
; 6                                           ; 17                            ;
; 7                                           ; 6                             ;
; 8                                           ; 13                            ;
; 9                                           ; 7                             ;
; 10                                          ; 9                             ;
; 11                                          ; 7                             ;
; 12                                          ; 8                             ;
; 13                                          ; 16                            ;
; 14                                          ; 14                            ;
; 15                                          ; 12                            ;
; 16                                          ; 317                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.07) ; Number of LABs  (Total = 518) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 10                            ;
; 1 Clock                            ; 11                            ;
; 1 Clock enable                     ; 9                             ;
; 1 Sync. clear                      ; 2                             ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 1                             ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 12.34) ; Number of LABs  (Total = 518) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 31                            ;
; 2                                            ; 20                            ;
; 3                                            ; 20                            ;
; 4                                            ; 13                            ;
; 5                                            ; 11                            ;
; 6                                            ; 18                            ;
; 7                                            ; 6                             ;
; 8                                            ; 12                            ;
; 9                                            ; 7                             ;
; 10                                           ; 12                            ;
; 11                                           ; 7                             ;
; 12                                           ; 10                            ;
; 13                                           ; 11                            ;
; 14                                           ; 19                            ;
; 15                                           ; 76                            ;
; 16                                           ; 236                           ;
; 17                                           ; 1                             ;
; 18                                           ; 4                             ;
; 19                                           ; 0                             ;
; 20                                           ; 0                             ;
; 21                                           ; 0                             ;
; 22                                           ; 0                             ;
; 23                                           ; 0                             ;
; 24                                           ; 0                             ;
; 25                                           ; 0                             ;
; 26                                           ; 2                             ;
; 27                                           ; 0                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.51) ; Number of LABs  (Total = 518) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 1                             ;
; 1                                                ; 35                            ;
; 2                                                ; 24                            ;
; 3                                                ; 22                            ;
; 4                                                ; 15                            ;
; 5                                                ; 13                            ;
; 6                                                ; 18                            ;
; 7                                                ; 20                            ;
; 8                                                ; 35                            ;
; 9                                                ; 28                            ;
; 10                                               ; 22                            ;
; 11                                               ; 21                            ;
; 12                                               ; 25                            ;
; 13                                               ; 31                            ;
; 14                                               ; 37                            ;
; 15                                               ; 51                            ;
; 16                                               ; 118                           ;
; 17                                               ; 0                             ;
; 18                                               ; 0                             ;
; 19                                               ; 0                             ;
; 20                                               ; 0                             ;
; 21                                               ; 0                             ;
; 22                                               ; 0                             ;
; 23                                               ; 0                             ;
; 24                                               ; 0                             ;
; 25                                               ; 0                             ;
; 26                                               ; 0                             ;
; 27                                               ; 0                             ;
; 28                                               ; 0                             ;
; 29                                               ; 0                             ;
; 30                                               ; 0                             ;
; 31                                               ; 0                             ;
; 32                                               ; 2                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.96) ; Number of LABs  (Total = 518) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 25                            ;
; 3                                            ; 9                             ;
; 4                                            ; 15                            ;
; 5                                            ; 9                             ;
; 6                                            ; 10                            ;
; 7                                            ; 15                            ;
; 8                                            ; 13                            ;
; 9                                            ; 13                            ;
; 10                                           ; 13                            ;
; 11                                           ; 12                            ;
; 12                                           ; 22                            ;
; 13                                           ; 10                            ;
; 14                                           ; 12                            ;
; 15                                           ; 16                            ;
; 16                                           ; 18                            ;
; 17                                           ; 22                            ;
; 18                                           ; 22                            ;
; 19                                           ; 17                            ;
; 20                                           ; 20                            ;
; 21                                           ; 22                            ;
; 22                                           ; 19                            ;
; 23                                           ; 20                            ;
; 24                                           ; 25                            ;
; 25                                           ; 12                            ;
; 26                                           ; 23                            ;
; 27                                           ; 16                            ;
; 28                                           ; 20                            ;
; 29                                           ; 20                            ;
; 30                                           ; 21                            ;
; 31                                           ; 16                            ;
; 32                                           ; 10                            ;
; 33                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 31        ; 0            ; 31        ; 0            ; 0            ; 31        ; 31        ; 0            ; 31        ; 31        ; 0            ; 28           ; 0            ; 0            ; 3            ; 0            ; 28           ; 3            ; 0            ; 0            ; 0            ; 28           ; 0            ; 0            ; 0            ; 0            ; 0            ; 31        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 31           ; 0         ; 31           ; 31           ; 0         ; 0         ; 31           ; 0         ; 0         ; 31           ; 3            ; 31           ; 31           ; 28           ; 31           ; 3            ; 28           ; 31           ; 31           ; 31           ; 3            ; 31           ; 31           ; 31           ; 31           ; 31           ; 0         ; 31           ; 31           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Count_LED_S1[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_S1[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_S1[2]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_S1[3]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_S1[4]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_S1[5]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_S1[6]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_S2[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_S2[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_S2[2]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_S2[3]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_S2[4]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_S2[5]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_S2[6]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_M1[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_M1[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_M1[2]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_M1[3]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_M1[4]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_M1[5]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_M1[6]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_M2[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_M2[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_M2[2]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_M2[3]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_M2[4]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_M2[5]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_LED_M2[6]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stop               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; sclk            ; q_s2[1]              ; 32.9              ;
; sclk            ; q_m1[1]              ; 20.2              ;
; sclk            ; q_m2[1]              ; 17.4              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details               ;
+-----------------+-----------------------+-------------------+
; Source Register ; Destination Register  ; Delay Added in ns ;
+-----------------+-----------------------+-------------------+
; q_m1[1]         ; Count_LED_M1[2]$latch ; 2.455             ;
; q_s2[1]         ; Count_LED_S2[2]$latch ; 1.901             ;
; q_s2[3]         ; Count_LED_S2[6]$latch ; 1.854             ;
; q_m2[1]         ; Count_LED_M2[2]$latch ; 1.713             ;
; q_s2[2]         ; Count_LED_S2[4]$latch ; 1.544             ;
; q_m1[2]         ; Count_LED_M1[1]$latch ; 0.610             ;
; q_m1[3]         ; Count_LED_M1[6]$latch ; 0.591             ;
; q_m2[2]         ; Count_LED_M2[5]$latch ; 0.516             ;
; q_m2[3]         ; Count_LED_M2[0]$latch ; 0.482             ;
; q_m1[0]         ; Count_LED_M1[3]$latch ; 0.404             ;
+-----------------+-----------------------+-------------------+
Note: This table only shows the top 10 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "fpgaproject"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 21 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fpgaproject.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN B12 (CLK9, DIFFCLK_5p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info (176353): Automatically promoted node sclk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node q_m2[2]
        Info (176357): Destination node q_m2[3]
        Info (176357): Destination node q_m1[2]
        Info (176357): Destination node q_m1[3]
        Info (176357): Destination node q_s2[2]
        Info (176357): Destination node q_s2[3]
Info (176353): Automatically promoted node Mux24~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Mux27~0
        Info (176357): Destination node Mux26~0
        Info (176357): Destination node Mux25~0
        Info (176357): Destination node Mux24~3
        Info (176357): Destination node Mux23~1
        Info (176357): Destination node Mux22~0
        Info (176357): Destination node Mux21~0
Info (176353): Automatically promoted node Mux24~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Mux27~0
        Info (176357): Destination node Mux26~0
        Info (176357): Destination node Mux25~0
        Info (176357): Destination node Mux24~3
        Info (176357): Destination node Mux23~1
        Info (176357): Destination node Mux22~0
        Info (176357): Destination node Mux21~0
Info (176353): Automatically promoted node Mux24~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Mux27~0
        Info (176357): Destination node Mux26~0
        Info (176357): Destination node Mux25~0
        Info (176357): Destination node Mux24~3
        Info (176357): Destination node Mux23~1
        Info (176357): Destination node Mux22~0
        Info (176357): Destination node Mux21~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:37
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 13% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 33% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:15
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 4.94 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/17205/Downloads/FPGA Project/output_files/fpgaproject.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4880 megabytes
    Info: Processing ended: Thu Apr 18 13:50:32 2024
    Info: Elapsed time: 00:01:20
    Info: Total CPU time (on all processors): 00:01:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/17205/Downloads/FPGA Project/output_files/fpgaproject.fit.smsg.


