<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:14:50.1450</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.02.06</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7030538</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2024.10.15</openDate><openNumber>10-2024-0149947</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.09.11</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/66</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 미세화 또는 고집적화가 가능한 반도체 장치를 제공한다. 제 1 메모리 셀과, 제 1 메모리 셀 위의 제 2 메모리 셀과, 제 1 도전체와, 제 1 도전체 위의 제 2 도전체를 갖는 반도체 장치이다. 제 1 메모리 셀 및 제 2 메모리 셀은 각각 트랜지스터 및 용량 소자를 갖는다. 트랜지스터의 소스 및 드레인 중 한쪽은 용량 소자의 하부 전극과 전기적으로 접속된다. 제 1 도전체는 제 1 메모리 셀이 갖는 트랜지스터의 소스 및 드레인 중 다른 쪽과 접촉하는 부분을 갖고, 제 1 도전체의 상면은 제 2 도전체의 하면과 접촉하는 부분을 갖고, 제 2 도전체는 제 2 메모리 셀이 갖는 트랜지스터의 소스 및 드레인 중 다른 쪽과 접촉하는 부분을 갖는다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.08.24</internationOpenDate><internationOpenNumber>WO2023156877</internationOpenNumber><internationalApplicationDate>2023.02.06</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/051027</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 메모리 셀과, 상기 제 1 메모리 셀 위의 제 2 메모리 셀과, 제 1 도전체와, 상기 제 1 도전체 위의 제 2 도전체를 갖고,상기 제 1 메모리 셀 및 상기 제 2 메모리 셀은 각각 트랜지스터, 용량 소자, 제 1 절연체, 및 제 2 절연체를 갖고,상기 트랜지스터는 상기 제 1 절연체 위의 금속 산화물과, 상기 금속 산화물 위의 제 3 도전체, 제 4 도전체, 및 제 3 절연체와, 상기 제 3 절연체 위의 제 5 도전체를 갖고,상기 용량 소자는 제 6 도전체와, 상기 제 6 도전체 위의 제 4 절연체와, 상기 제 4 절연체 위의 제 7 도전체를 갖고,상기 제 2 절연체는 상기 트랜지스터 위에 위치하고,상기 제 6 도전체, 상기 제 4 절연체, 및 상기 제 7 도전체가 중첩되는 부분이 상기 제 2 절연체 위에 위치하고,상기 제 2 절연체에 제공된 개구를 통하여 상기 제 3 도전체와 상기 제 6 도전체가 전기적으로 접속되고,상기 제 1 도전체는 상기 제 1 메모리 셀이 갖는 상기 제 4 도전체와 접촉하는 부분을 갖고,상기 제 1 도전체의 상면은 상기 제 2 도전체의 하면과 접촉하는 부분을 갖고,상기 제 2 도전체는 상기 제 2 메모리 셀이 갖는 상기 제 4 도전체와 접촉하는 부분을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 도전체는 상기 제 1 메모리 셀이 갖는 상기 제 4 도전체의 상면의 일부 및 측면의 일부와 접촉하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제 1 도전체는 상기 제 1 메모리 셀이 갖는 상기 제 4 도전체의 상면의 일부, 측면의 일부, 및 하면의 일부와 접촉하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 제 4 도전체는 상기 제 1 절연체의 단부보다 외측에 위치하는 부분을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 2 메모리 셀이 갖는 상기 제 1 절연체, 상기 금속 산화물, 상기 제 3 절연체, 및 상기 제 5 도전체가 중첩되는 부분이 상기 제 1 메모리 셀이 갖는 상기 제 7 도전체 위에 위치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 4 절연체는 산화 지르코늄 및 산화 알루미늄 중 한쪽 또는 양쪽을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 7 도전체의 일부는 상기 제 2 절연체에 제공된 상기 개구에 위치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 2 메모리 셀이 갖는 상기 트랜지스터는 제 8 도전체를 갖고,상기 제 8 도전체는 상기 제 1 메모리 셀이 갖는 상기 제 2 절연체 위에 위치하고,상기 제 8 도전체는 상기 제 7 도전체와 동일한 재료를 갖고,상기 제 2 메모리 셀이 갖는 상기 제 1 절연체, 상기 금속 산화물, 상기 제 3 절연체, 및 상기 제 5 도전체가 중첩되는 부분이 상기 제 8 도전체 위에 위치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 6 도전체의 단부는 상기 제 4 절연체로 덮여 있는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 6 도전체의 단부는 상기 제 7 도전체의 단부와 일치하거나 실질적으로 일치하는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시 ...</address><code> </code><country> </country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 슌페이</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시 ...</address><code> </code><country> </country><engName>ONUKI, Tatsuya</engName><name>오누키 다츠야</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시 ...</address><code> </code><country> </country><engName>KUNITAKE, Hitoshi</engName><name>구니타케 히토시</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시 ...</address><code> </code><country> </country><engName>HODO, Ryota</engName><name>호도 료타</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.02.18</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-023822</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.03.08</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-035017</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.09.02</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-140309</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.09.11</receiptDate><receiptNumber>1-1-2024-0999221-68</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.09.20</receiptDate><receiptNumber>1-5-2024-0152412-98</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247030538.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c934cb379fa631e130760146ce9f03cd3c0692d73d2bb0f25b2e0566e88d4506b1eaf37ca2bccd4a7129e1034b5126050728a853e79b620fc58</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfcb7e719508a7bbaf12659598308689f98ea1fa76d28830d331a9b1811ef0393ddfd8741417f7e209f9902d26e36555b2d28700690dc163d1</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>