TimeQuest Timing Analyzer report for udp_read_top
Tue Nov 10 23:01:09 2015
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'input_clk'
 13. Slow 1200mV 85C Model Setup: 'internal_clk'
 14. Slow 1200mV 85C Model Hold: 'internal_clk'
 15. Slow 1200mV 85C Model Hold: 'input_clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'internal_clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'input_clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'output_clk'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Slow 1200mV 85C Model Metastability Summary
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'input_clk'
 31. Slow 1200mV 0C Model Setup: 'internal_clk'
 32. Slow 1200mV 0C Model Hold: 'internal_clk'
 33. Slow 1200mV 0C Model Hold: 'input_clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'internal_clk'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'input_clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'output_clk'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Slow 1200mV 0C Model Metastability Summary
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'input_clk'
 48. Fast 1200mV 0C Model Setup: 'internal_clk'
 49. Fast 1200mV 0C Model Hold: 'internal_clk'
 50. Fast 1200mV 0C Model Hold: 'input_clk'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'internal_clk'
 52. Fast 1200mV 0C Model Minimum Pulse Width: 'input_clk'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'output_clk'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Fast 1200mV 0C Model Metastability Summary
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Board Trace Model Assignments
 65. Input Transition Times
 66. Signal Integrity Metrics (Slow 1200mv 0c Model)
 67. Signal Integrity Metrics (Slow 1200mv 85c Model)
 68. Signal Integrity Metrics (Fast 1200mv 0c Model)
 69. Setup Transfers
 70. Hold Transfers
 71. Report TCCS
 72. Report RSKM
 73. Unconstrained Paths
 74. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name      ; udp_read_top                                       ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                     ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; Clock Name   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets          ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; input_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { input_clk }    ;
; internal_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { internal_clk } ;
; output_clk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { output_clk }   ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                 ;
+------------+-----------------+--------------+------+
; Fmax       ; Restricted Fmax ; Clock Name   ; Note ;
+------------+-----------------+--------------+------+
; 181.85 MHz ; 181.85 MHz      ; input_clk    ;      ;
; 225.78 MHz ; 225.78 MHz      ; internal_clk ;      ;
+------------+-----------------+--------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------+
; Slow 1200mV 85C Model Setup Summary   ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; input_clk    ; -4.499 ; -43.477       ;
; internal_clk ; -3.429 ; -68.133       ;
+--------------+--------+---------------+


+--------------------------------------+
; Slow 1200mV 85C Model Hold Summary   ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; internal_clk ; 0.402 ; 0.000         ;
; input_clk    ; 0.625 ; 0.000         ;
+--------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------+--------+---------------------------+
; Clock        ; Slack  ; End Point TNS             ;
+--------------+--------+---------------------------+
; internal_clk ; -3.000 ; -41.673                   ;
; input_clk    ; -3.000 ; -18.420                   ;
; output_clk   ; -3.000 ; -8.386                    ;
+--------------+--------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'input_clk'                                                                                                      ;
+--------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.499 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; 0.337      ; 5.834      ;
; -4.262 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; 0.337      ; 5.597      ;
; -4.242 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.295      ; 5.515      ;
; -4.225 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; -0.091     ; 5.132      ;
; -4.219 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; -0.091     ; 5.126      ;
; -4.203 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.295      ; 5.476      ;
; -4.202 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.295      ; 5.475      ;
; -4.109 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; -0.091     ; 5.016      ;
; -4.073 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; -0.126     ; 4.945      ;
; -4.067 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.295      ; 5.340      ;
; -4.065 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.295      ; 5.338      ;
; -3.993 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.081     ; 4.910      ;
; -3.952 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; -0.091     ; 4.859      ;
; -3.950 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; 0.330      ; 5.278      ;
; -3.936 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.295      ; 5.209      ;
; -3.918 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.295      ; 5.191      ;
; -3.910 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.295      ; 5.183      ;
; -3.906 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; 0.337      ; 5.241      ;
; -3.886 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; 0.337      ; 5.221      ;
; -3.877 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.295      ; 5.150      ;
; -3.808 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 1.000        ; 0.364      ; 5.170      ;
; -3.808 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 1.000        ; -0.081     ; 4.725      ;
; -3.775 ; fifo:input_fifo|read_addr[8]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; -0.126     ; 4.647      ;
; -3.756 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.081     ; 4.673      ;
; -3.736 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.123     ; 4.591      ;
; -3.719 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.509     ; 4.208      ;
; -3.713 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.509     ; 4.202      ;
; -3.713 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; 0.330      ; 5.041      ;
; -3.697 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.123     ; 4.552      ;
; -3.696 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.123     ; 4.551      ;
; -3.693 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.288      ; 4.959      ;
; -3.676 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; -0.098     ; 4.576      ;
; -3.670 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; -0.098     ; 4.570      ;
; -3.654 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.288      ; 4.920      ;
; -3.654 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 1.000        ; 0.330      ; 4.982      ;
; -3.653 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.288      ; 4.919      ;
; -3.626 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[1]  ; input_clk    ; input_clk   ; 1.000        ; 0.330      ; 4.954      ;
; -3.623 ; fifo:input_fifo|read_addr[10]  ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; 0.337      ; 4.958      ;
; -3.610 ; fifo:input_fifo|write_addr[9]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.295      ; 4.883      ;
; -3.603 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.509     ; 4.092      ;
; -3.571 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 1.000        ; 0.364      ; 4.933      ;
; -3.571 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 1.000        ; -0.081     ; 4.488      ;
; -3.568 ; fifo:input_fifo|write_addr[10] ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.295      ; 4.841      ;
; -3.567 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.544     ; 4.021      ;
; -3.561 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.123     ; 4.416      ;
; -3.560 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; -0.098     ; 4.460      ;
; -3.559 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.123     ; 4.414      ;
; -3.551 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[9]  ; internal_clk ; input_clk   ; 1.000        ; 0.322      ; 4.851      ;
; -3.551 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[6]  ; internal_clk ; input_clk   ; 1.000        ; -0.123     ; 4.406      ;
; -3.537 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 1.000        ; -0.081     ; 4.454      ;
; -3.534 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 1.000        ; -0.064     ; 4.468      ;
; -3.534 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 1.000        ; -0.509     ; 4.023      ;
; -3.528 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 1.000        ; -0.064     ; 4.462      ;
; -3.528 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 1.000        ; -0.509     ; 4.017      ;
; -3.524 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; -0.133     ; 4.389      ;
; -3.518 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.288      ; 4.784      ;
; -3.518 ; fifo:input_fifo|empty          ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; -0.098     ; 4.418      ;
; -3.516 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.288      ; 4.782      ;
; -3.512 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[9]  ; internal_clk ; input_clk   ; 1.000        ; 0.322      ; 4.812      ;
; -3.512 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[6]  ; internal_clk ; input_clk   ; 1.000        ; -0.123     ; 4.367      ;
; -3.511 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[9]  ; internal_clk ; input_clk   ; 1.000        ; 0.322      ; 4.811      ;
; -3.511 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[6]  ; internal_clk ; input_clk   ; 1.000        ; -0.123     ; 4.366      ;
; -3.510 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 1.000        ; 0.364      ; 4.872      ;
; -3.508 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[2]  ; input_clk    ; input_clk   ; 1.000        ; 0.330      ; 4.836      ;
; -3.446 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.509     ; 3.935      ;
; -3.430 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.123     ; 4.285      ;
; -3.418 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 1.000        ; -0.064     ; 4.352      ;
; -3.418 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 1.000        ; -0.509     ; 3.907      ;
; -3.417 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 1.000        ; 0.330      ; 4.745      ;
; -3.412 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.123     ; 4.267      ;
; -3.404 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.123     ; 4.259      ;
; -3.403 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; -0.098     ; 4.303      ;
; -3.400 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.081     ; 4.317      ;
; -3.397 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[4]  ; internal_clk ; input_clk   ; 1.000        ; 0.288      ; 4.663      ;
; -3.389 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[1]  ; input_clk    ; input_clk   ; 1.000        ; 0.330      ; 4.717      ;
; -3.387 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.288      ; 4.653      ;
; -3.382 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 1.000        ; -0.099     ; 4.281      ;
; -3.382 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 1.000        ; -0.544     ; 3.836      ;
; -3.380 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.081     ; 4.297      ;
; -3.380 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 1.000        ; -0.098     ; 4.280      ;
; -3.376 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|read_addr[9]  ; internal_clk ; input_clk   ; 1.000        ; 0.322      ; 4.676      ;
; -3.376 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|read_addr[6]  ; internal_clk ; input_clk   ; 1.000        ; -0.123     ; 4.231      ;
; -3.374 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|read_addr[9]  ; internal_clk ; input_clk   ; 1.000        ; 0.322      ; 4.674      ;
; -3.374 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|read_addr[6]  ; internal_clk ; input_clk   ; 1.000        ; -0.123     ; 4.229      ;
; -3.374 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 1.000        ; -0.098     ; 4.274      ;
; -3.371 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.123     ; 4.226      ;
; -3.369 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[1]  ; internal_clk ; input_clk   ; 1.000        ; 0.288      ; 4.635      ;
; -3.369 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.288      ; 4.635      ;
; -3.361 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.288      ; 4.627      ;
; -3.358 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[4]  ; internal_clk ; input_clk   ; 1.000        ; 0.288      ; 4.624      ;
; -3.357 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[4]  ; internal_clk ; input_clk   ; 1.000        ; 0.288      ; 4.623      ;
; -3.357 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; 0.330      ; 4.685      ;
; -3.352 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[1]  ; input_clk    ; input_clk   ; 1.000        ; -0.098     ; 4.252      ;
; -3.346 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[1]  ; input_clk    ; input_clk   ; 1.000        ; -0.098     ; 4.246      ;
; -3.337 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; 0.330      ; 4.665      ;
; -3.330 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[1]  ; internal_clk ; input_clk   ; 1.000        ; 0.288      ; 4.596      ;
; -3.329 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[1]  ; internal_clk ; input_clk   ; 1.000        ; 0.288      ; 4.595      ;
; -3.328 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.288      ; 4.594      ;
; -3.300 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 1.000        ; -0.081     ; 4.217      ;
; -3.280 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[10] ; internal_clk ; input_clk   ; 1.000        ; -0.123     ; 4.135      ;
+--------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'internal_clk'                                                                                                                                                                                ;
+--------+--------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                                                                   ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -3.429 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.333      ; 4.760      ;
; -3.410 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.333      ; 4.741      ;
; -3.408 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.333      ; 4.739      ;
; -3.315 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.332      ; 4.645      ;
; -3.314 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.332      ; 4.644      ;
; -3.138 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 4.055      ;
; -3.122 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.332      ; 4.452      ;
; -3.117 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 4.034      ;
; -3.114 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.333      ; 4.445      ;
; -3.109 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 4.026      ;
; -3.100 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.333      ; 4.431      ;
; -3.043 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.208      ; 4.289      ;
; -3.039 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.082     ; 3.955      ;
; -3.032 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.082     ; 3.948      ;
; -3.024 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.208      ; 4.270      ;
; -3.022 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.208      ; 4.268      ;
; -3.005 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.332      ; 4.335      ;
; -2.950 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.333      ; 4.281      ;
; -2.933 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.333      ; 4.264      ;
; -2.929 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.207      ; 4.174      ;
; -2.928 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.207      ; 4.173      ;
; -2.921 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.839      ;
; -2.912 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.830      ;
; -2.903 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.821      ;
; -2.902 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.820      ;
; -2.900 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.818      ;
; -2.891 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.809      ;
; -2.883 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.801      ;
; -2.882 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.800      ;
; -2.882 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.800      ;
; -2.874 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.792      ;
; -2.863 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.781      ;
; -2.861 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.779      ;
; -2.849 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.082     ; 3.765      ;
; -2.820 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.737      ;
; -2.813 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.730      ;
; -2.807 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.724      ;
; -2.806 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.723      ;
; -2.806 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.723      ;
; -2.804 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.721      ;
; -2.797 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.714      ;
; -2.792 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.709      ;
; -2.768 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.685      ;
; -2.767 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.684      ;
; -2.732 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.082     ; 3.648      ;
; -2.730 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.207      ; 3.975      ;
; -2.728 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.208      ; 3.974      ;
; -2.714 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.208      ; 3.960      ;
; -2.660 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.577      ;
; -2.628 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.545      ;
; -2.623 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.540      ;
; -2.614 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.531      ;
; -2.608 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.525      ;
; -2.606 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.524      ;
; -2.604 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.207      ; 3.849      ;
; -2.595 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.512      ;
; -2.594 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.512      ;
; -2.592 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.510      ;
; -2.585 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.503      ;
; -2.576 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.493      ;
; -2.574 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.491      ;
; -2.572 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.489      ;
; -2.569 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.486      ;
; -2.567 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.485      ;
; -2.564 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.208      ; 3.810      ;
; -2.557 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.475      ;
; -2.553 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.471      ;
; -2.553 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.470      ;
; -2.551 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.468      ;
; -2.536 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.208      ; 3.782      ;
; -2.535 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.453      ;
; -2.506 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.423      ;
; -2.497 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.414      ;
; -2.486 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[10]                                                                            ; input_clk    ; internal_clk ; 1.000        ; -0.102     ; 3.362      ;
; -2.486 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[9]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.102     ; 3.362      ;
; -2.486 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[1]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.102     ; 3.362      ;
; -2.486 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[2]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.102     ; 3.362      ;
; -2.486 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[3]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.102     ; 3.362      ;
; -2.486 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[4]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.102     ; 3.362      ;
; -2.486 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[5]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.102     ; 3.362      ;
; -2.486 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[6]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.102     ; 3.362      ;
; -2.486 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[7]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.102     ; 3.362      ;
; -2.486 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[8]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.102     ; 3.362      ;
; -2.482 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.399      ;
; -2.481 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.082     ; 3.397      ;
; -2.480 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.082     ; 3.396      ;
; -2.459 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.376      ;
; -2.458 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.082     ; 3.374      ;
; -2.457 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.082     ; 3.373      ;
; -2.443 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.360      ;
; -2.442 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.360      ;
; -2.440 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[7]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.357      ;
; -2.438 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.355      ;
; -2.434 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.352      ;
; -2.430 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.347      ;
; -2.425 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.343      ;
; -2.421 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[7]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.338      ;
; -2.419 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[7]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.081     ; 3.336      ;
; -2.414 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.332      ;
; -2.403 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.080     ; 3.321      ;
+--------+--------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'internal_clk'                                                                                                                                                                                ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                                                                                   ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.402 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|write_addr[0]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.081      ; 0.669      ;
; 0.642 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.081      ; 0.911      ;
; 0.659 ; fifo:input_fifo|write_addr[9]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 0.926      ;
; 0.665 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 0.931      ;
; 0.665 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|write_addr[4]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 0.931      ;
; 0.666 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 0.932      ;
; 0.667 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|write_addr[6]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 0.933      ;
; 0.670 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|write_addr[5]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 0.936      ;
; 0.683 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[1]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 0.949      ;
; 0.685 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|write_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 0.951      ;
; 0.816 ; fifo:input_fifo|write_addr[10] ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.082      ;
; 0.852 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|write_addr[1]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.081      ; 1.119      ;
; 0.909 ; fifo:length_fifo|read_addr[3]  ; fifo:length_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.175      ;
; 0.961 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.081      ; 1.228      ;
; 0.970 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.081      ; 1.237      ;
; 0.977 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.243      ;
; 0.983 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.249      ;
; 0.983 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|write_addr[5]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.249      ;
; 0.984 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|write_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.250      ;
; 0.986 ; fifo:input_fifo|write_addr[9]  ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.252      ;
; 0.992 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[4]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.258      ;
; 0.993 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.259      ;
; 0.994 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 0.000        ; 0.364      ; 1.580      ;
; 0.997 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|write_addr[6]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.263      ;
; 0.997 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[5]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.263      ;
; 0.998 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.264      ;
; 1.002 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|write_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.268      ;
; 1.012 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.278      ;
; 1.017 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.283      ;
; 1.071 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 0.000        ; 0.364      ; 1.657      ;
; 1.072 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.081      ; 1.339      ;
; 1.078 ; fifo:length_fifo|read_addr[0]  ; fifo:length_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.344      ;
; 1.079 ; fifo:length_fifo|read_addr[0]  ; fifo:length_fifo|read_addr[0]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.345      ;
; 1.082 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.081      ; 1.349      ;
; 1.098 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.364      ;
; 1.099 ; fifo:length_fifo|read_addr[1]  ; fifo:length_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.365      ;
; 1.099 ; fifo:length_fifo|read_addr[2]  ; fifo:length_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.365      ;
; 1.100 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 0.000        ; 0.364      ; 1.686      ;
; 1.104 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[4]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.370      ;
; 1.104 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|write_addr[6]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.370      ;
; 1.105 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.371      ;
; 1.105 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 0.000        ; 0.364      ; 1.691      ;
; 1.109 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[5]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.375      ;
; 1.109 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|write_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.375      ;
; 1.110 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.376      ;
; 1.118 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[6]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.384      ;
; 1.119 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[4]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.385      ;
; 1.123 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.389      ;
; 1.123 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.389      ;
; 1.124 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[5]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.390      ;
; 1.126 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|read_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.081      ; 1.393      ;
; 1.127 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.081      ; 1.394      ;
; 1.128 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.394      ;
; 1.138 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.404      ;
; 1.159 ; fifo:length_fifo|read_addr[0]  ; fifo:length_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.425      ;
; 1.165 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|write_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.081      ; 1.432      ;
; 1.167 ; fifo:length_fifo|read_addr[0]  ; fifo:length_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.433      ;
; 1.170 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|write_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.081      ; 1.437      ;
; 1.175 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.441      ;
; 1.176 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 0.000        ; 0.512      ; 1.874      ;
; 1.181 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 0.000        ; 0.512      ; 1.879      ;
; 1.188 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.454      ;
; 1.189 ; fifo:length_fifo|read_addr[0]  ; fifo:length_fifo|read_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.455      ;
; 1.197 ; fifo:length_fifo|read_addr[2]  ; fifo:length_fifo|read_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.463      ;
; 1.202 ; fifo:length_fifo|read_addr[3]  ; fifo:length_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.468      ;
; 1.221 ; fifo:length_fifo|read_addr[1]  ; fifo:length_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.487      ;
; 1.221 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.081      ; 1.488      ;
; 1.225 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 0.000        ; 0.364      ; 1.811      ;
; 1.226 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.081      ; 1.493      ;
; 1.230 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[6]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.496      ;
; 1.230 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.496      ;
; 1.231 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.497      ;
; 1.235 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.501      ;
; 1.235 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.501      ;
; 1.237 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 0.000        ; 0.363      ; 1.822      ;
; 1.244 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.510      ;
; 1.245 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[6]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.511      ;
; 1.249 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.515      ;
; 1.249 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.515      ;
; 1.250 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.516      ;
; 1.268 ; fifo:length_fifo|read_addr[3]  ; fifo:length_fifo|read_addr[0]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.534      ;
; 1.268 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.534      ;
; 1.273 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.539      ;
; 1.280 ; fifo:length_fifo|read_addr[3]  ; fifo:length_fifo|read_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.546      ;
; 1.291 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|write_addr[4]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.081      ; 1.558      ;
; 1.296 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|write_addr[5]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.081      ; 1.563      ;
; 1.301 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.567      ;
; 1.347 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.081      ; 1.614      ;
; 1.350 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.081      ; 1.617      ;
; 1.356 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.622      ;
; 1.356 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.622      ;
; 1.361 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.627      ;
; 1.370 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.636      ;
; 1.371 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.637      ;
; 1.376 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.642      ;
; 1.378 ; fifo:length_fifo|read_addr[1]  ; fifo:length_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.644      ;
; 1.390 ; fifo:length_fifo|read_addr[2]  ; fifo:length_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 0.000        ; 0.080      ; 1.656      ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'input_clk'                                                                                                      ;
+-------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.625 ; fifo:input_fifo|write_addr[10] ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.537      ; 1.388      ;
; 0.654 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; 0.081      ; 0.921      ;
; 0.663 ; fifo:input_fifo|read_addr[10]  ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; 0.081      ; 0.930      ;
; 1.009 ; fifo:input_fifo|read_addr[10]  ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.516      ; 1.711      ;
; 1.043 ; fifo:input_fifo|write_addr[9]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.537      ; 1.806      ;
; 1.046 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.537      ; 1.809      ;
; 1.058 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.544      ; 1.788      ;
; 1.109 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[3]  ; input_clk    ; input_clk   ; 0.000        ; 0.081      ; 1.376      ;
; 1.116 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[3]  ; input_clk    ; input_clk   ; 0.000        ; 0.081      ; 1.383      ;
; 1.120 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; 0.081      ; 1.387      ;
; 1.146 ; fifo:input_fifo|read_addr[8]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.099      ; 1.431      ;
; 1.181 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 0.000        ; 0.081      ; 1.448      ;
; 1.243 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.537      ; 2.006      ;
; 1.310 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.544      ; 2.040      ;
; 1.312 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.099      ; 1.597      ;
; 1.328 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.544      ; 2.058      ;
; 1.351 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.537      ; 2.114      ;
; 1.372 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; 0.081      ; 1.639      ;
; 1.379 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.537      ; 2.142      ;
; 1.407 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.537      ; 2.170      ;
; 1.408 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; -0.364     ; 1.230      ;
; 1.414 ; fifo:input_fifo|read_addr[8]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; -0.364     ; 1.236      ;
; 1.430 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.544      ; 2.160      ;
; 1.434 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.537      ; 2.197      ;
; 1.444 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 0.000        ; 0.509      ; 2.139      ;
; 1.456 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.537      ; 2.219      ;
; 1.456 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.538      ; 2.220      ;
; 1.467 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.516      ; 2.169      ;
; 1.485 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[2]  ; input_clk    ; input_clk   ; 0.000        ; 0.509      ; 2.180      ;
; 1.491 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 0.000        ; 0.081      ; 1.758      ;
; 1.492 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; 0.081      ; 1.759      ;
; 1.505 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[1]  ; input_clk    ; input_clk   ; 0.000        ; 0.509      ; 2.200      ;
; 1.521 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.537      ; 2.284      ;
; 1.580 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.544      ; 2.310      ;
; 1.620 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 0.000        ; 0.509      ; 2.315      ;
; 1.622 ; fifo:input_fifo|read_addr[8]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.099      ; 1.907      ;
; 1.639 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 0.000        ; 0.081      ; 1.906      ;
; 1.675 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[3]  ; input_clk    ; input_clk   ; 0.000        ; -0.330     ; 1.531      ;
; 1.696 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 0.000        ; 0.509      ; 2.391      ;
; 1.700 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.544      ; 2.430      ;
; 1.719 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.516      ; 2.421      ;
; 1.749 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.544      ; 2.479      ;
; 1.755 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.071      ; 2.012      ;
; 1.758 ; fifo:input_fifo|write_addr[10] ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.102      ; 2.086      ;
; 1.759 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 0.000        ; 0.081      ; 2.026      ;
; 1.761 ; fifo:input_fifo|read_addr[8]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.071      ; 2.018      ;
; 1.799 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[1]  ; input_clk    ; input_clk   ; 0.000        ; 0.098      ; 2.083      ;
; 1.806 ; fifo:input_fifo|write_addr[9]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.102      ; 2.134      ;
; 1.811 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; 0.081      ; 2.078      ;
; 1.816 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 0.000        ; 0.509      ; 2.511      ;
; 1.832 ; fifo:input_fifo|empty          ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; -0.337     ; 1.681      ;
; 1.839 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.516      ; 2.541      ;
; 1.877 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.133      ; 2.196      ;
; 1.883 ; fifo:input_fifo|read_addr[10]  ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; 0.081      ; 2.150      ;
; 1.917 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 0.000        ; 0.081      ; 2.184      ;
; 1.939 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; -0.330     ; 1.795      ;
; 1.939 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 0.000        ; 0.509      ; 2.634      ;
; 1.946 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[3]  ; input_clk    ; input_clk   ; 0.000        ; -0.330     ; 1.802      ;
; 1.971 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 0.000        ; 0.098      ; 2.255      ;
; 1.981 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 0.000        ; 0.098      ; 2.265      ;
; 1.989 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.102      ; 2.317      ;
; 2.002 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.544      ; 2.732      ;
; 2.004 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.133      ; 2.323      ;
; 2.016 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.133      ; 2.335      ;
; 2.056 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.102      ; 2.384      ;
; 2.059 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.102      ; 2.387      ;
; 2.063 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.102      ; 2.391      ;
; 2.066 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; -0.330     ; 1.922      ;
; 2.070 ; fifo:input_fifo|read_addr[8]   ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; -0.364     ; 1.892      ;
; 2.071 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[2]  ; input_clk    ; input_clk   ; 0.000        ; 0.098      ; 2.355      ;
; 2.078 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; -0.330     ; 1.934      ;
; 2.078 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 0.000        ; 0.081      ; 2.345      ;
; 2.083 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.516      ; 2.785      ;
; 2.119 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[2]  ; input_clk    ; input_clk   ; 0.000        ; 0.098      ; 2.403      ;
; 2.127 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.133      ; 2.446      ;
; 2.135 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 0.000        ; 0.509      ; 2.830      ;
; 2.181 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.102      ; 2.509      ;
; 2.201 ; fifo:input_fifo|write_addr[10] ; fifo:input_fifo|read_addr[3]  ; internal_clk ; input_clk   ; 0.000        ; 0.102      ; 2.529      ;
; 2.203 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; 0.081      ; 2.470      ;
; 2.206 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 0.000        ; 0.098      ; 2.490      ;
; 2.217 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 0.000        ; 0.081      ; 2.484      ;
; 2.230 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.103      ; 2.559      ;
; 2.249 ; fifo:input_fifo|write_addr[9]  ; fifo:input_fifo|read_addr[3]  ; internal_clk ; input_clk   ; 0.000        ; 0.102      ; 2.577      ;
; 2.260 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; 0.081      ; 2.527      ;
; 2.267 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.133      ; 2.586      ;
; 2.268 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.102      ; 2.596      ;
; 2.268 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.105      ; 2.559      ;
; 2.269 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.102      ; 2.597      ;
; 2.272 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; -0.330     ; 2.128      ;
; 2.274 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.133      ; 2.593      ;
; 2.278 ; fifo:input_fifo|empty          ; fifo:input_fifo|read_addr[3]  ; input_clk    ; input_clk   ; 0.000        ; -0.337     ; 2.127      ;
; 2.287 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.133      ; 2.606      ;
; 2.307 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; -0.364     ; 2.129      ;
; 2.326 ; fifo:input_fifo|read_addr[10]  ; fifo:input_fifo|read_addr[3]  ; input_clk    ; input_clk   ; 0.000        ; 0.081      ; 2.593      ;
; 2.333 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 0.000        ; -0.330     ; 2.189      ;
; 2.345 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 0.000        ; -0.330     ; 2.201      ;
; 2.349 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; -0.330     ; 2.205      ;
; 2.353 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.102      ; 2.681      ;
; 2.390 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 0.000        ; 0.098      ; 2.674      ;
; 2.390 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.105      ; 2.681      ;
+-------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'internal_clk'                                                                                                                                         ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; internal_clk ; Rise       ; internal_clk                                                                                              ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[0]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[10]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[1]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[2]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[3]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[4]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[5]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[6]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[7]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[8]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[9]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:length_fifo|empty                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[0]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[1]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[2]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[3]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|empty                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[0]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[10]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[1]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[2]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[3]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[4]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[5]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[6]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[7]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[8]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[9]                                                                             ;
; 0.151  ; 0.386        ; 0.235          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:length_fifo|empty                                                                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[0]                                                                             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[1]                                                                             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[2]                                                                             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[3]                                                                             ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[10]                                                                            ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[1]                                                                             ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[2]                                                                             ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[3]                                                                             ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[4]                                                                             ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[5]                                                                             ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[6]                                                                             ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[7]                                                                             ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[8]                                                                             ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[9]                                                                             ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[0]                                                                             ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[10]                                                                            ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[1]                                                                             ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[2]                                                                             ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[3]                                                                             ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[4]                                                                             ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[5]                                                                             ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[6]                                                                             ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[7]                                                                             ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[8]                                                                             ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[9]                                                                             ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[0]                                                                             ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|empty                                                                                    ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|empty                                                                                    ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[0]                                                                             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[10]                                                                            ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[1]                                                                             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[2]                                                                             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[3]                                                                             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[4]                                                                             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[5]                                                                             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[6]                                                                             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[7]                                                                             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[8]                                                                             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[9]                                                                             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[0]                                                                             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[10]                                                                            ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[1]                                                                             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[2]                                                                             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[3]                                                                             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[4]                                                                             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[5]                                                                             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[6]                                                                             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[7]                                                                             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[8]                                                                             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[9]                                                                             ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:length_fifo|empty                                                                                    ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[0]                                                                             ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[1]                                                                             ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[2]                                                                             ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[3]                                                                             ;
; 0.372  ; 0.607        ; 0.235          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; internal_clk~input|o                                                                                      ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; internal_clk~inputclkctrl|inclk[0]                                                                        ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; internal_clk~inputclkctrl|outclk                                                                          ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; length_fifo|empty|clk                                                                                     ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; length_fifo|read_addr[0]|clk                                                                              ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; length_fifo|read_addr[1]|clk                                                                              ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; length_fifo|read_addr[2]|clk                                                                              ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; length_fifo|read_addr[3]|clk                                                                              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; input_fifo|write_addr[0]|clk                                                                              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; input_fifo|write_addr[10]|clk                                                                             ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; input_fifo|write_addr[1]|clk                                                                              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; input_fifo|write_addr[2]|clk                                                                              ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'input_clk'                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; input_clk ; Rise       ; input_clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|empty           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[10]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[8]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[9]    ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|empty           ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[0]    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[10]   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[3]    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[5]    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[6]    ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[8]    ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[9]    ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[1]    ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[2]    ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[4]    ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[7]    ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[1]    ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[2]    ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[4]    ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[7]    ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[8]    ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[9]    ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[0]    ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[10]   ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[3]    ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[5]    ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[6]    ;
; 0.338  ; 0.558        ; 0.220          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|empty           ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_clk~input|o               ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|empty|clk            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_clk~inputclkctrl|inclk[0] ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_clk~inputclkctrl|outclk   ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[0]|clk     ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[10]|clk    ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[3]|clk     ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[5]|clk     ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[6]|clk     ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[8]|clk     ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[9]|clk     ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[1]|clk     ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[2]|clk     ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[4]|clk     ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_clk~input|i               ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[1]|clk     ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[2]|clk     ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[4]|clk     ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[7]|clk     ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[8]|clk     ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[9]|clk     ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[0]|clk     ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[10]|clk    ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[3]|clk     ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[5]|clk     ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[6]|clk     ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_clk~inputclkctrl|inclk[0] ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_clk~inputclkctrl|outclk   ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|empty|clk            ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_clk~input|o               ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'output_clk'                                                                                                                                         ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; output_clk ; Rise       ; output_clk                                                                                                ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; output_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; output_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.133  ; 0.368        ; 0.235          ; Low Pulse Width  ; output_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.135  ; 0.370        ; 0.235          ; Low Pulse Width  ; output_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.373  ; 0.608        ; 0.235          ; High Pulse Width ; output_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.375  ; 0.610        ; 0.235          ; High Pulse Width ; output_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; output_clk ; Rise       ; output_clk~input|o                                                                                        ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; output_clk ; Rise       ; output_clk~inputclkctrl|inclk[0]                                                                          ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; output_clk ; Rise       ; output_clk~inputclkctrl|outclk                                                                            ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; output_clk ; Rise       ; output_fifo|fifo_buf_rtl_0|auto_generated|ram_block1a0|clk0                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; output_clk ; Rise       ; output_clk~input|i                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; output_clk ; Rise       ; output_clk~input|i                                                                                        ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; output_clk ; Rise       ; output_fifo|fifo_buf_rtl_0|auto_generated|ram_block1a0|clk0                                               ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; output_clk ; Rise       ; output_clk~inputclkctrl|inclk[0]                                                                          ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; output_clk ; Rise       ; output_clk~inputclkctrl|outclk                                                                            ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; output_clk ; Rise       ; output_clk~input|o                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; input_wr_en  ; internal_clk ; 2.394 ; 2.751 ; Rise       ; internal_clk    ;
; len_rd_en    ; internal_clk ; 2.138 ; 2.483 ; Rise       ; internal_clk    ;
; output_rd_en ; internal_clk ; 3.812 ; 4.144 ; Rise       ; internal_clk    ;
+--------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; input_wr_en  ; internal_clk ; -1.545 ; -1.872 ; Rise       ; internal_clk    ;
; len_rd_en    ; internal_clk ; -1.091 ; -1.446 ; Rise       ; internal_clk    ;
; output_rd_en ; internal_clk ; -1.528 ; -1.867 ; Rise       ; internal_clk    ;
+--------------+--------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; input_full   ; input_clk    ; 10.107 ; 10.052 ; Rise       ; input_clk       ;
; dout[*]      ; internal_clk ; 10.434 ; 10.362 ; Rise       ; internal_clk    ;
;  dout[0]     ; internal_clk ; 10.326 ; 10.247 ; Rise       ; internal_clk    ;
;  dout[1]     ; internal_clk ; 10.320 ; 10.221 ; Rise       ; internal_clk    ;
;  dout[2]     ; internal_clk ; 10.434 ; 10.362 ; Rise       ; internal_clk    ;
;  dout[3]     ; internal_clk ; 10.352 ; 10.246 ; Rise       ; internal_clk    ;
;  dout[4]     ; internal_clk ; 10.381 ; 10.279 ; Rise       ; internal_clk    ;
;  dout[5]     ; internal_clk ; 10.360 ; 10.255 ; Rise       ; internal_clk    ;
;  dout[6]     ; internal_clk ; 10.042 ; 9.962  ; Rise       ; internal_clk    ;
;  dout[7]     ; internal_clk ; 10.030 ; 9.954  ; Rise       ; internal_clk    ;
; input_full   ; internal_clk ; 9.835  ; 9.743  ; Rise       ; internal_clk    ;
; len_empty    ; internal_clk ; 8.144  ; 8.081  ; Rise       ; internal_clk    ;
; output_empty ; internal_clk ; 7.307  ; 7.329  ; Rise       ; internal_clk    ;
+--------------+--------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; input_full   ; input_clk    ; 7.990  ; 7.914  ; Rise       ; input_clk       ;
; dout[*]      ; internal_clk ; 9.688  ; 9.613  ; Rise       ; internal_clk    ;
;  dout[0]     ; internal_clk ; 9.972  ; 9.895  ; Rise       ; internal_clk    ;
;  dout[1]     ; internal_clk ; 9.969  ; 9.872  ; Rise       ; internal_clk    ;
;  dout[2]     ; internal_clk ; 10.079 ; 10.008 ; Rise       ; internal_clk    ;
;  dout[3]     ; internal_clk ; 9.999  ; 9.897  ; Rise       ; internal_clk    ;
;  dout[4]     ; internal_clk ; 10.027 ; 9.928  ; Rise       ; internal_clk    ;
;  dout[5]     ; internal_clk ; 10.008 ; 9.905  ; Rise       ; internal_clk    ;
;  dout[6]     ; internal_clk ; 9.700  ; 9.622  ; Rise       ; internal_clk    ;
;  dout[7]     ; internal_clk ; 9.688  ; 9.613  ; Rise       ; internal_clk    ;
; input_full   ; internal_clk ; 7.870  ; 7.794  ; Rise       ; internal_clk    ;
; len_empty    ; internal_clk ; 7.921  ; 7.858  ; Rise       ; internal_clk    ;
; output_empty ; internal_clk ; 7.062  ; 7.085  ; Rise       ; internal_clk    ;
+--------------+--------------+--------+--------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                  ;
+------------+-----------------+--------------+------+
; Fmax       ; Restricted Fmax ; Clock Name   ; Note ;
+------------+-----------------+--------------+------+
; 200.36 MHz ; 200.36 MHz      ; input_clk    ;      ;
; 247.77 MHz ; 247.77 MHz      ; internal_clk ;      ;
+------------+-----------------+--------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow 1200mV 0C Model Setup Summary    ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; input_clk    ; -3.991 ; -38.212       ;
; internal_clk ; -3.036 ; -59.362       ;
+--------------+--------+---------------+


+--------------------------------------+
; Slow 1200mV 0C Model Hold Summary    ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; internal_clk ; 0.354 ; 0.000         ;
; input_clk    ; 0.556 ; 0.000         ;
+--------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------+--------+--------------------------+
; Clock        ; Slack  ; End Point TNS            ;
+--------------+--------+--------------------------+
; internal_clk ; -3.000 ; -41.629                  ;
; input_clk    ; -3.000 ; -18.420                  ;
; output_clk   ; -3.000 ; -8.298                   ;
+--------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'input_clk'                                                                                                       ;
+--------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.991 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; 0.312      ; 5.302      ;
; -3.772 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; 0.312      ; 5.083      ;
; -3.761 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.274      ; 5.014      ;
; -3.711 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; -0.079     ; 4.631      ;
; -3.705 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; -0.079     ; 4.625      ;
; -3.692 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.274      ; 4.945      ;
; -3.691 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.274      ; 4.944      ;
; -3.613 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; -0.079     ; 4.533      ;
; -3.600 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; -0.115     ; 4.484      ;
; -3.585 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.274      ; 4.838      ;
; -3.561 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.275      ; 4.815      ;
; -3.527 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.073     ; 4.453      ;
; -3.488 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; 0.304      ; 4.791      ;
; -3.470 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; -0.079     ; 4.390      ;
; -3.457 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.274      ; 4.710      ;
; -3.442 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.274      ; 4.695      ;
; -3.438 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.274      ; 4.691      ;
; -3.438 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; 0.312      ; 4.749      ;
; -3.424 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.274      ; 4.677      ;
; -3.407 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; 0.312      ; 4.718      ;
; -3.346 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 1.000        ; 0.337      ; 4.682      ;
; -3.340 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 1.000        ; -0.073     ; 4.266      ;
; -3.318 ; fifo:input_fifo|read_addr[8]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; -0.115     ; 4.202      ;
; -3.308 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.073     ; 4.234      ;
; -3.297 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.111     ; 4.165      ;
; -3.269 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; 0.304      ; 4.572      ;
; -3.258 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.266      ; 4.503      ;
; -3.247 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.464     ; 3.782      ;
; -3.241 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.464     ; 3.776      ;
; -3.228 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.111     ; 4.096      ;
; -3.227 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.111     ; 4.095      ;
; -3.215 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 1.000        ; 0.304      ; 4.518      ;
; -3.208 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[1]  ; input_clk    ; input_clk   ; 1.000        ; 0.304      ; 4.511      ;
; -3.208 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; -0.087     ; 4.120      ;
; -3.202 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; -0.087     ; 4.114      ;
; -3.189 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.266      ; 4.434      ;
; -3.188 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.266      ; 4.433      ;
; -3.183 ; fifo:input_fifo|read_addr[10]  ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; 0.312      ; 4.494      ;
; -3.159 ; fifo:input_fifo|write_addr[9]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.274      ; 4.412      ;
; -3.149 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.464     ; 3.684      ;
; -3.136 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.500     ; 3.635      ;
; -3.132 ; fifo:input_fifo|write_addr[10] ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.274      ; 4.385      ;
; -3.127 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 1.000        ; 0.337      ; 4.463      ;
; -3.121 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.111     ; 3.989      ;
; -3.121 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 1.000        ; -0.073     ; 4.047      ;
; -3.116 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[9]  ; internal_clk ; input_clk   ; 1.000        ; 0.299      ; 4.394      ;
; -3.116 ; fifo:input_fifo|empty          ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; -0.089     ; 4.026      ;
; -3.110 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[6]  ; internal_clk ; input_clk   ; 1.000        ; -0.111     ; 3.978      ;
; -3.110 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; -0.087     ; 4.022      ;
; -3.097 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.110     ; 3.966      ;
; -3.097 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; -0.123     ; 3.973      ;
; -3.094 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[2]  ; input_clk    ; input_clk   ; 1.000        ; 0.304      ; 4.397      ;
; -3.082 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.266      ; 4.327      ;
; -3.078 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 1.000        ; -0.073     ; 4.004      ;
; -3.066 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 1.000        ; -0.054     ; 4.011      ;
; -3.060 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 1.000        ; 0.337      ; 4.396      ;
; -3.060 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 1.000        ; -0.054     ; 4.005      ;
; -3.060 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 1.000        ; -0.464     ; 3.595      ;
; -3.058 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.267      ; 4.304      ;
; -3.054 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 1.000        ; -0.464     ; 3.589      ;
; -3.047 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[9]  ; internal_clk ; input_clk   ; 1.000        ; 0.299      ; 4.325      ;
; -3.046 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[9]  ; internal_clk ; input_clk   ; 1.000        ; 0.299      ; 4.324      ;
; -3.041 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[6]  ; internal_clk ; input_clk   ; 1.000        ; -0.111     ; 3.909      ;
; -3.040 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[6]  ; internal_clk ; input_clk   ; 1.000        ; -0.111     ; 3.908      ;
; -3.006 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.464     ; 3.541      ;
; -2.999 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[4]  ; internal_clk ; input_clk   ; 1.000        ; 0.266      ; 4.244      ;
; -2.996 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 1.000        ; 0.304      ; 4.299      ;
; -2.993 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.111     ; 3.861      ;
; -2.989 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[1]  ; input_clk    ; input_clk   ; 1.000        ; 0.304      ; 4.292      ;
; -2.978 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[1]  ; internal_clk ; input_clk   ; 1.000        ; 0.266      ; 4.223      ;
; -2.978 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.111     ; 3.846      ;
; -2.974 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.111     ; 3.842      ;
; -2.974 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.073     ; 3.900      ;
; -2.968 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 1.000        ; -0.054     ; 3.913      ;
; -2.967 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; -0.087     ; 3.879      ;
; -2.962 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 1.000        ; -0.464     ; 3.497      ;
; -2.961 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 1.000        ; -0.500     ; 3.460      ;
; -2.960 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.111     ; 3.828      ;
; -2.957 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|read_addr[6]  ; internal_clk ; input_clk   ; 1.000        ; -0.111     ; 3.825      ;
; -2.955 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[4]  ; internal_clk ; input_clk   ; 1.000        ; 0.266      ; 4.200      ;
; -2.955 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 1.000        ; -0.090     ; 3.864      ;
; -2.954 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.266      ; 4.199      ;
; -2.943 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.073     ; 3.869      ;
; -2.942 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[4]  ; internal_clk ; input_clk   ; 1.000        ; 0.266      ; 4.187      ;
; -2.940 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|read_addr[9]  ; internal_clk ; input_clk   ; 1.000        ; 0.299      ; 4.218      ;
; -2.939 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.266      ; 4.184      ;
; -2.935 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.266      ; 4.180      ;
; -2.935 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 1.000        ; -0.087     ; 3.847      ;
; -2.935 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; 0.304      ; 4.238      ;
; -2.929 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 1.000        ; -0.087     ; 3.841      ;
; -2.928 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[1]  ; input_clk    ; input_clk   ; 1.000        ; -0.087     ; 3.840      ;
; -2.922 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[1]  ; input_clk    ; input_clk   ; 1.000        ; -0.087     ; 3.834      ;
; -2.921 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.266      ; 4.166      ;
; -2.916 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|read_addr[9]  ; internal_clk ; input_clk   ; 1.000        ; 0.300      ; 4.195      ;
; -2.910 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|read_addr[6]  ; internal_clk ; input_clk   ; 1.000        ; -0.110     ; 3.779      ;
; -2.909 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[1]  ; internal_clk ; input_clk   ; 1.000        ; 0.266      ; 4.154      ;
; -2.908 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[1]  ; internal_clk ; input_clk   ; 1.000        ; 0.266      ; 4.153      ;
; -2.904 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; 0.304      ; 4.207      ;
; -2.882 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 1.000        ; -0.123     ; 3.758      ;
; -2.878 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[2]  ; internal_clk ; input_clk   ; 1.000        ; 0.266      ; 4.123      ;
+--------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'internal_clk'                                                                                                                                                                                 ;
+--------+--------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                                                                   ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -3.036 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.305      ; 4.340      ;
; -3.000 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.305      ; 4.304      ;
; -2.999 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.305      ; 4.303      ;
; -2.915 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.304      ; 4.218      ;
; -2.915 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.304      ; 4.218      ;
; -2.746 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.304      ; 4.049      ;
; -2.721 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.647      ;
; -2.717 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.180      ; 3.927      ;
; -2.716 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.305      ; 4.020      ;
; -2.714 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.305      ; 4.018      ;
; -2.699 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.625      ;
; -2.692 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.618      ;
; -2.681 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.180      ; 3.891      ;
; -2.680 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.180      ; 3.890      ;
; -2.640 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.074     ; 3.565      ;
; -2.636 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.304      ; 3.939      ;
; -2.635 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.074     ; 3.560      ;
; -2.596 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.179      ; 3.805      ;
; -2.596 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.179      ; 3.805      ;
; -2.587 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.514      ;
; -2.576 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.305      ; 3.880      ;
; -2.562 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.305      ; 3.866      ;
; -2.551 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.478      ;
; -2.550 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.477      ;
; -2.544 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.471      ;
; -2.531 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.458      ;
; -2.529 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.456      ;
; -2.519 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.446      ;
; -2.517 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.444      ;
; -2.512 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.439      ;
; -2.510 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.437      ;
; -2.508 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.435      ;
; -2.507 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.434      ;
; -2.479 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.074     ; 3.404      ;
; -2.466 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.392      ;
; -2.466 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.392      ;
; -2.460 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.386      ;
; -2.458 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.384      ;
; -2.455 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.381      ;
; -2.453 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.379      ;
; -2.438 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.364      ;
; -2.423 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.349      ;
; -2.423 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.349      ;
; -2.411 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.179      ; 3.620      ;
; -2.401 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.327      ;
; -2.397 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.180      ; 3.607      ;
; -2.395 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.180      ; 3.605      ;
; -2.369 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.074     ; 3.294      ;
; -2.299 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.225      ;
; -2.297 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.223      ;
; -2.296 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.179      ; 3.505      ;
; -2.292 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.218      ;
; -2.281 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.207      ;
; -2.275 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.201      ;
; -2.267 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.194      ;
; -2.265 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.192      ;
; -2.261 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.187      ;
; -2.258 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.185      ;
; -2.257 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.180      ; 3.467      ;
; -2.256 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.183      ;
; -2.243 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.180      ; 3.453      ;
; -2.239 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.165      ;
; -2.238 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.164      ;
; -2.238 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.164      ;
; -2.238 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.164      ;
; -2.224 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.151      ;
; -2.222 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.149      ;
; -2.202 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.128      ;
; -2.201 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.127      ;
; -2.190 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[10]                                                                            ; input_clk    ; internal_clk ; 1.000        ; -0.090     ; 3.079      ;
; -2.190 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[9]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.090     ; 3.079      ;
; -2.190 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[1]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.090     ; 3.079      ;
; -2.190 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[2]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.090     ; 3.079      ;
; -2.190 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[3]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.090     ; 3.079      ;
; -2.190 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[4]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.090     ; 3.079      ;
; -2.190 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[5]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.090     ; 3.079      ;
; -2.190 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[6]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.090     ; 3.079      ;
; -2.190 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[7]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.090     ; 3.079      ;
; -2.190 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[8]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.090     ; 3.079      ;
; -2.189 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.115      ;
; -2.187 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.113      ;
; -2.178 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.105      ;
; -2.176 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.103      ;
; -2.166 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.092      ;
; -2.154 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.074     ; 3.079      ;
; -2.154 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.074     ; 3.079      ;
; -2.127 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.054      ;
; -2.123 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.049      ;
; -2.122 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[7]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.048      ;
; -2.117 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.074     ; 3.042      ;
; -2.117 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.074     ; 3.042      ;
; -2.113 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.040      ;
; -2.112 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.039      ;
; -2.110 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.037      ;
; -2.097 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.023      ;
; -2.086 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[7]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.012      ;
; -2.085 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.011      ;
; -2.085 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[7]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.011      ;
; -2.084 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.072     ; 3.011      ;
; -2.078 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.073     ; 3.004      ;
+--------+--------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'internal_clk'                                                                                                                                                                                 ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                                                                                   ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.354 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|write_addr[0]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.586 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.073      ; 0.830      ;
; 0.587 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.073      ; 0.831      ;
; 0.589 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.073      ; 0.833      ;
; 0.601 ; fifo:input_fifo|write_addr[9]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 0.844      ;
; 0.604 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 0.847      ;
; 0.607 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 0.850      ;
; 0.608 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|write_addr[4]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 0.851      ;
; 0.609 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 0.852      ;
; 0.610 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|write_addr[6]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 0.853      ;
; 0.612 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|write_addr[5]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 0.855      ;
; 0.624 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|write_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 0.867      ;
; 0.628 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[1]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 0.871      ;
; 0.756 ; fifo:input_fifo|write_addr[10] ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 0.999      ;
; 0.787 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|write_addr[1]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.073      ; 1.031      ;
; 0.821 ; fifo:length_fifo|read_addr[3]  ; fifo:length_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.064      ;
; 0.875 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.073      ; 1.119      ;
; 0.876 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.073      ; 1.120      ;
; 0.889 ; fifo:input_fifo|write_addr[9]  ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.132      ;
; 0.891 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.134      ;
; 0.894 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|write_addr[5]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.137      ;
; 0.895 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[4]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.138      ;
; 0.896 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.139      ;
; 0.896 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.139      ;
; 0.897 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|write_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.140      ;
; 0.900 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|write_addr[6]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.143      ;
; 0.906 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[5]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.149      ;
; 0.907 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.150      ;
; 0.911 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|write_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.154      ;
; 0.912 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.155      ;
; 0.923 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.166      ;
; 0.936 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 0.000        ; 0.321      ; 1.458      ;
; 0.969 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.073      ; 1.213      ;
; 0.975 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.073      ; 1.219      ;
; 0.987 ; fifo:length_fifo|read_addr[0]  ; fifo:length_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.230      ;
; 0.987 ; fifo:length_fifo|read_addr[0]  ; fifo:length_fifo|read_addr[0]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.230      ;
; 0.990 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.233      ;
; 0.993 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|write_addr[6]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.236      ;
; 0.995 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[4]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.238      ;
; 0.996 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.239      ;
; 1.004 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|write_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.247      ;
; 1.004 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 0.000        ; 0.321      ; 1.526      ;
; 1.005 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[6]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.248      ;
; 1.006 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[5]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.249      ;
; 1.006 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[4]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.249      ;
; 1.007 ; fifo:length_fifo|read_addr[2]  ; fifo:length_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.250      ;
; 1.007 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.250      ;
; 1.008 ; fifo:length_fifo|read_addr[1]  ; fifo:length_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.251      ;
; 1.010 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.253      ;
; 1.016 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.259      ;
; 1.017 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[5]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.260      ;
; 1.018 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 0.000        ; 0.321      ; 1.540      ;
; 1.021 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.264      ;
; 1.022 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.265      ;
; 1.032 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 0.000        ; 0.321      ; 1.554      ;
; 1.036 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|read_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.073      ; 1.280      ;
; 1.037 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.073      ; 1.281      ;
; 1.043 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 0.000        ; 0.466      ; 1.680      ;
; 1.049 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.292      ;
; 1.051 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|write_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.073      ; 1.295      ;
; 1.052 ; fifo:length_fifo|read_addr[0]  ; fifo:length_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.295      ;
; 1.061 ; fifo:length_fifo|read_addr[0]  ; fifo:length_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.304      ;
; 1.075 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|write_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.073      ; 1.319      ;
; 1.081 ; fifo:length_fifo|read_addr[3]  ; fifo:length_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.324      ;
; 1.083 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 0.000        ; 0.466      ; 1.720      ;
; 1.090 ; fifo:length_fifo|read_addr[2]  ; fifo:length_fifo|read_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.333      ;
; 1.094 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.337      ;
; 1.094 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.073      ; 1.338      ;
; 1.099 ; fifo:length_fifo|read_addr[0]  ; fifo:length_fifo|read_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.342      ;
; 1.103 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.346      ;
; 1.105 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[6]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.348      ;
; 1.105 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.073      ; 1.349      ;
; 1.106 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.349      ;
; 1.114 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.357      ;
; 1.115 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.358      ;
; 1.116 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.359      ;
; 1.116 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[6]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.359      ;
; 1.120 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.363      ;
; 1.126 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.369      ;
; 1.127 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.370      ;
; 1.129 ; fifo:length_fifo|read_addr[1]  ; fifo:length_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.372      ;
; 1.132 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 0.000        ; 0.321      ; 1.654      ;
; 1.138 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.381      ;
; 1.147 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 0.000        ; 0.320      ; 1.668      ;
; 1.150 ; fifo:length_fifo|read_addr[3]  ; fifo:length_fifo|read_addr[0]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.393      ;
; 1.159 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.402      ;
; 1.161 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|write_addr[4]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.073      ; 1.405      ;
; 1.164 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.407      ;
; 1.180 ; fifo:length_fifo|read_addr[3]  ; fifo:length_fifo|read_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.423      ;
; 1.185 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|write_addr[5]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.073      ; 1.429      ;
; 1.204 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.073      ; 1.448      ;
; 1.213 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.456      ;
; 1.215 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.458      ;
; 1.225 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.468      ;
; 1.226 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.469      ;
; 1.226 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.469      ;
; 1.236 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 0.000        ; 0.466      ; 1.873      ;
; 1.237 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.480      ;
; 1.242 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 0.000        ; 0.466      ; 1.879      ;
; 1.244 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|read_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.072      ; 1.487      ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'input_clk'                                                                                                       ;
+-------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.556 ; fifo:input_fifo|write_addr[10] ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.491      ; 1.258      ;
; 0.597 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; 0.073      ; 0.841      ;
; 0.605 ; fifo:input_fifo|read_addr[10]  ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; 0.073      ; 0.849      ;
; 0.897 ; fifo:input_fifo|read_addr[10]  ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.474      ; 1.542      ;
; 0.942 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.491      ; 1.644      ;
; 0.957 ; fifo:input_fifo|write_addr[9]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.491      ; 1.659      ;
; 0.959 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.500      ; 1.630      ;
; 0.996 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[3]  ; input_clk    ; input_clk   ; 0.000        ; 0.073      ; 1.240      ;
; 1.011 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[3]  ; input_clk    ; input_clk   ; 0.000        ; 0.073      ; 1.255      ;
; 1.014 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; 0.073      ; 1.258      ;
; 1.046 ; fifo:input_fifo|read_addr[8]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.090      ; 1.307      ;
; 1.079 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 0.000        ; 0.073      ; 1.323      ;
; 1.125 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.491      ; 1.827      ;
; 1.191 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.500      ; 1.862      ;
; 1.195 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.500      ; 1.866      ;
; 1.212 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.090      ; 1.473      ;
; 1.250 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; 0.073      ; 1.494      ;
; 1.253 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.491      ; 1.955      ;
; 1.280 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.491      ; 1.982      ;
; 1.282 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.500      ; 1.953      ;
; 1.288 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; -0.337     ; 1.122      ;
; 1.290 ; fifo:input_fifo|read_addr[8]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; -0.337     ; 1.124      ;
; 1.291 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.491      ; 1.993      ;
; 1.298 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.474      ; 1.943      ;
; 1.304 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 0.000        ; 0.464      ; 1.939      ;
; 1.327 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.491      ; 2.029      ;
; 1.334 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[2]  ; input_clk    ; input_clk   ; 0.000        ; 0.464      ; 1.969      ;
; 1.337 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; 0.073      ; 1.581      ;
; 1.342 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.491      ; 2.044      ;
; 1.343 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.492      ; 2.046      ;
; 1.353 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[1]  ; input_clk    ; input_clk   ; 0.000        ; 0.464      ; 1.988      ;
; 1.380 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 0.000        ; 0.073      ; 1.624      ;
; 1.403 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.491      ; 2.105      ;
; 1.421 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.500      ; 2.092      ;
; 1.455 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 0.000        ; 0.464      ; 2.090      ;
; 1.467 ; fifo:input_fifo|read_addr[8]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.090      ; 1.728      ;
; 1.501 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[3]  ; input_clk    ; input_clk   ; 0.000        ; -0.304     ; 1.368      ;
; 1.504 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 0.000        ; 0.073      ; 1.748      ;
; 1.514 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.500      ; 2.185      ;
; 1.534 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.474      ; 2.179      ;
; 1.534 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 0.000        ; 0.464      ; 2.169      ;
; 1.572 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.064      ; 1.807      ;
; 1.574 ; fifo:input_fifo|read_addr[8]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.064      ; 1.809      ;
; 1.591 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 0.000        ; 0.073      ; 1.835      ;
; 1.600 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.500      ; 2.271      ;
; 1.608 ; fifo:input_fifo|write_addr[10] ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.090      ; 1.909      ;
; 1.621 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.474      ; 2.266      ;
; 1.627 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 0.000        ; 0.464      ; 2.262      ;
; 1.634 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[1]  ; input_clk    ; input_clk   ; 0.000        ; 0.087      ; 1.892      ;
; 1.655 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; 0.073      ; 1.899      ;
; 1.661 ; fifo:input_fifo|empty          ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; -0.312     ; 1.520      ;
; 1.663 ; fifo:input_fifo|write_addr[9]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.090      ; 1.964      ;
; 1.717 ; fifo:input_fifo|read_addr[10]  ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; 0.073      ; 1.961      ;
; 1.725 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 0.000        ; 0.073      ; 1.969      ;
; 1.731 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.123      ; 2.025      ;
; 1.746 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[3]  ; input_clk    ; input_clk   ; 0.000        ; -0.304     ; 1.613      ;
; 1.769 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 0.000        ; 0.087      ; 2.027      ;
; 1.773 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 0.000        ; 0.464      ; 2.408      ;
; 1.780 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 0.000        ; 0.087      ; 2.038      ;
; 1.781 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.500      ; 2.452      ;
; 1.786 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; -0.304     ; 1.653      ;
; 1.836 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.123      ; 2.130      ;
; 1.840 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.090      ; 2.141      ;
; 1.843 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.123      ; 2.137      ;
; 1.873 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.474      ; 2.518      ;
; 1.885 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.090      ; 2.186      ;
; 1.888 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.090      ; 2.189      ;
; 1.888 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[2]  ; input_clk    ; input_clk   ; 0.000        ; 0.087      ; 2.146      ;
; 1.891 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; -0.304     ; 1.758      ;
; 1.891 ; fifo:input_fifo|read_addr[8]   ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; -0.337     ; 1.725      ;
; 1.894 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 0.000        ; 0.464      ; 2.529      ;
; 1.895 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[2]  ; input_clk    ; input_clk   ; 0.000        ; 0.087      ; 2.153      ;
; 1.898 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; -0.304     ; 1.765      ;
; 1.904 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.090      ; 2.205      ;
; 1.908 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.123      ; 2.202      ;
; 1.909 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 0.000        ; 0.073      ; 2.153      ;
; 1.992 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 0.000        ; 0.073      ; 2.236      ;
; 2.005 ; fifo:input_fifo|write_addr[10] ; fifo:input_fifo|read_addr[3]  ; internal_clk ; input_clk   ; 0.000        ; 0.090      ; 2.306      ;
; 2.009 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.090      ; 2.310      ;
; 2.009 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 0.000        ; 0.087      ; 2.267      ;
; 2.017 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; 0.073      ; 2.261      ;
; 2.032 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; 0.073      ; 2.276      ;
; 2.034 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.123      ; 2.328      ;
; 2.036 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.123      ; 2.330      ;
; 2.037 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; -0.304     ; 1.904      ;
; 2.046 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.091      ; 2.348      ;
; 2.056 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.097      ; 2.324      ;
; 2.058 ; fifo:input_fifo|empty          ; fifo:input_fifo|read_addr[3]  ; input_clk    ; input_clk   ; 0.000        ; -0.312     ; 1.917      ;
; 2.076 ; fifo:input_fifo|write_addr[9]  ; fifo:input_fifo|read_addr[3]  ; internal_clk ; input_clk   ; 0.000        ; 0.090      ; 2.377      ;
; 2.086 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.090      ; 2.387      ;
; 2.088 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.090      ; 2.389      ;
; 2.102 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.123      ; 2.396      ;
; 2.114 ; fifo:input_fifo|read_addr[10]  ; fifo:input_fifo|read_addr[3]  ; input_clk    ; input_clk   ; 0.000        ; 0.073      ; 2.358      ;
; 2.125 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; -0.337     ; 1.959      ;
; 2.145 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 0.000        ; -0.304     ; 2.012      ;
; 2.147 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 0.000        ; 0.087      ; 2.405      ;
; 2.148 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.097      ; 2.416      ;
; 2.149 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 0.000        ; 0.087      ; 2.407      ;
; 2.152 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 0.000        ; -0.304     ; 2.019      ;
; 2.157 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; -0.304     ; 2.024      ;
+-------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'internal_clk'                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; internal_clk ; Rise       ; internal_clk                                                                                              ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[0]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[10]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[1]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[2]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[3]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[4]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[5]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[6]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[7]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[8]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[9]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:length_fifo|empty                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[0]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[1]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[2]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[3]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|empty                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[0]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[10]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[1]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[2]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[3]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[4]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[5]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[6]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[7]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[8]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[9]                                                                             ;
; 0.163  ; 0.396        ; 0.233          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:length_fifo|empty                                                                                    ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[0]                                                                             ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[1]                                                                             ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[2]                                                                             ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[3]                                                                             ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[0]                                                                             ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[10]                                                                            ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[1]                                                                             ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[2]                                                                             ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[7]                                                                             ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[8]                                                                             ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[9]                                                                             ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[0]                                                                             ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[10]                                                                            ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[1]                                                                             ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[2]                                                                             ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[3]                                                                             ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[4]                                                                             ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[5]                                                                             ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[6]                                                                             ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[7]                                                                             ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[8]                                                                             ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[9]                                                                             ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[3]                                                                             ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[4]                                                                             ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[5]                                                                             ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[6]                                                                             ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|empty                                                                                    ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|empty                                                                                    ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[0]                                                                             ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[10]                                                                            ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[1]                                                                             ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[2]                                                                             ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[3]                                                                             ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[4]                                                                             ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[5]                                                                             ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[6]                                                                             ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[7]                                                                             ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[8]                                                                             ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[9]                                                                             ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[0]                                                                             ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[10]                                                                            ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[1]                                                                             ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[2]                                                                             ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[3]                                                                             ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[4]                                                                             ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[5]                                                                             ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[6]                                                                             ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[7]                                                                             ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[8]                                                                             ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[9]                                                                             ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:length_fifo|empty                                                                                    ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[0]                                                                             ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[1]                                                                             ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[2]                                                                             ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[3]                                                                             ;
; 0.371  ; 0.604        ; 0.233          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; internal_clk~input|o                                                                                      ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; internal_clk~inputclkctrl|inclk[0]                                                                        ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; internal_clk~inputclkctrl|outclk                                                                          ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; length_fifo|empty|clk                                                                                     ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; length_fifo|read_addr[0]|clk                                                                              ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; length_fifo|read_addr[1]|clk                                                                              ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; length_fifo|read_addr[2]|clk                                                                              ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; length_fifo|read_addr[3]|clk                                                                              ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; output_fifo|fifo_buf_rtl_0|auto_generated|ram_block1a0|clk1                                               ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; output_fifo|read_addr[0]|clk                                                                              ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; output_fifo|read_addr[10]|clk                                                                             ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; output_fifo|read_addr[1]|clk                                                                              ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'input_clk'                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; input_clk ; Rise       ; input_clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|empty           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[10]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[8]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[9]    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[0]    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[10]   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[3]    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[5]    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[6]    ;
; 0.292  ; 0.478        ; 0.186          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|empty           ;
; 0.293  ; 0.511        ; 0.218          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[8]    ;
; 0.293  ; 0.511        ; 0.218          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[9]    ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[1]    ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[2]    ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[4]    ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[7]    ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[8]    ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[9]    ;
; 0.300  ; 0.486        ; 0.186          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[1]    ;
; 0.300  ; 0.486        ; 0.186          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[2]    ;
; 0.300  ; 0.486        ; 0.186          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[4]    ;
; 0.300  ; 0.486        ; 0.186          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[7]    ;
; 0.301  ; 0.519        ; 0.218          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|empty           ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[0]    ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[10]   ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[3]    ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[5]    ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[6]    ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_clk~input|o               ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_clk~inputclkctrl|inclk[0] ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_clk~inputclkctrl|outclk   ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[0]|clk     ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[10]|clk    ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[3]|clk     ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[5]|clk     ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[6]|clk     ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|empty|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[8]|clk     ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[9]|clk     ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[1]|clk     ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[2]|clk     ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[4]|clk     ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_clk~input|i               ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[8]|clk     ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[9]|clk     ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[1]|clk     ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[2]|clk     ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[4]|clk     ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[7]|clk     ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|empty|clk            ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[0]|clk     ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[10]|clk    ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[3]|clk     ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[5]|clk     ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[6]|clk     ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_clk~inputclkctrl|inclk[0] ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_clk~inputclkctrl|outclk   ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_clk~input|o               ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'output_clk'                                                                                                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; output_clk ; Rise       ; output_clk                                                                                                ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; output_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; output_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.151  ; 0.384        ; 0.233          ; Low Pulse Width  ; output_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.152  ; 0.385        ; 0.233          ; Low Pulse Width  ; output_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.380  ; 0.613        ; 0.233          ; High Pulse Width ; output_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.381  ; 0.614        ; 0.233          ; High Pulse Width ; output_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; output_clk ; Rise       ; output_clk~input|o                                                                                        ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; output_clk ; Rise       ; output_clk~inputclkctrl|inclk[0]                                                                          ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; output_clk ; Rise       ; output_clk~inputclkctrl|outclk                                                                            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; output_clk ; Rise       ; output_fifo|fifo_buf_rtl_0|auto_generated|ram_block1a0|clk0                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; output_clk ; Rise       ; output_clk~input|i                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; output_clk ; Rise       ; output_clk~input|i                                                                                        ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; output_clk ; Rise       ; output_fifo|fifo_buf_rtl_0|auto_generated|ram_block1a0|clk0                                               ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; output_clk ; Rise       ; output_clk~inputclkctrl|inclk[0]                                                                          ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; output_clk ; Rise       ; output_clk~inputclkctrl|outclk                                                                            ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; output_clk ; Rise       ; output_clk~input|o                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; input_wr_en  ; internal_clk ; 2.115 ; 2.351 ; Rise       ; internal_clk    ;
; len_rd_en    ; internal_clk ; 1.870 ; 2.134 ; Rise       ; internal_clk    ;
; output_rd_en ; internal_clk ; 3.373 ; 3.593 ; Rise       ; internal_clk    ;
+--------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; input_wr_en  ; internal_clk ; -1.351 ; -1.537 ; Rise       ; internal_clk    ;
; len_rd_en    ; internal_clk ; -0.919 ; -1.160 ; Rise       ; internal_clk    ;
; output_rd_en ; internal_clk ; -1.328 ; -1.554 ; Rise       ; internal_clk    ;
+--------------+--------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; input_full   ; input_clk    ; 9.169 ; 9.041 ; Rise       ; input_clk       ;
; dout[*]      ; internal_clk ; 9.422 ; 9.325 ; Rise       ; internal_clk    ;
;  dout[0]     ; internal_clk ; 9.314 ; 9.215 ; Rise       ; internal_clk    ;
;  dout[1]     ; internal_clk ; 9.308 ; 9.198 ; Rise       ; internal_clk    ;
;  dout[2]     ; internal_clk ; 9.422 ; 9.325 ; Rise       ; internal_clk    ;
;  dout[3]     ; internal_clk ; 9.338 ; 9.221 ; Rise       ; internal_clk    ;
;  dout[4]     ; internal_clk ; 9.364 ; 9.250 ; Rise       ; internal_clk    ;
;  dout[5]     ; internal_clk ; 9.340 ; 9.228 ; Rise       ; internal_clk    ;
;  dout[6]     ; internal_clk ; 9.044 ; 8.960 ; Rise       ; internal_clk    ;
;  dout[7]     ; internal_clk ; 9.030 ; 8.952 ; Rise       ; internal_clk    ;
; input_full   ; internal_clk ; 8.925 ; 8.763 ; Rise       ; internal_clk    ;
; len_empty    ; internal_clk ; 7.247 ; 7.238 ; Rise       ; internal_clk    ;
; output_empty ; internal_clk ; 6.575 ; 6.606 ; Rise       ; internal_clk    ;
+--------------+--------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; input_full   ; input_clk    ; 7.210 ; 7.113 ; Rise       ; input_clk       ;
; dout[*]      ; internal_clk ; 8.705 ; 8.629 ; Rise       ; internal_clk    ;
;  dout[0]     ; internal_clk ; 8.977 ; 8.882 ; Rise       ; internal_clk    ;
;  dout[1]     ; internal_clk ; 8.975 ; 8.867 ; Rise       ; internal_clk    ;
;  dout[2]     ; internal_clk ; 9.084 ; 8.990 ; Rise       ; internal_clk    ;
;  dout[3]     ; internal_clk ; 9.003 ; 8.890 ; Rise       ; internal_clk    ;
;  dout[4]     ; internal_clk ; 9.028 ; 8.917 ; Rise       ; internal_clk    ;
;  dout[5]     ; internal_clk ; 9.006 ; 8.897 ; Rise       ; internal_clk    ;
;  dout[6]     ; internal_clk ; 8.719 ; 8.637 ; Rise       ; internal_clk    ;
;  dout[7]     ; internal_clk ; 8.705 ; 8.629 ; Rise       ; internal_clk    ;
; input_full   ; internal_clk ; 7.128 ; 6.994 ; Rise       ; internal_clk    ;
; len_empty    ; internal_clk ; 7.031 ; 7.020 ; Rise       ; internal_clk    ;
; output_empty ; internal_clk ; 6.339 ; 6.370 ; Rise       ; internal_clk    ;
+--------------+--------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------+
; Fast 1200mV 0C Model Setup Summary    ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; input_clk    ; -1.676 ; -15.049       ;
; internal_clk ; -1.114 ; -18.095       ;
+--------------+--------+---------------+


+--------------------------------------+
; Fast 1200mV 0C Model Hold Summary    ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; internal_clk ; 0.181 ; 0.000         ;
; input_clk    ; 0.246 ; 0.000         ;
+--------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------+--------+--------------------------+
; Clock        ; Slack  ; End Point TNS            ;
+--------------+--------+--------------------------+
; internal_clk ; -3.000 ; -33.853                  ;
; input_clk    ; -3.000 ; -15.882                  ;
; output_clk   ; -3.000 ; -5.250                   ;
+--------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'input_clk'                                                                                                       ;
+--------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.676 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; 0.156      ; 2.819      ;
; -1.577 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.126      ; 2.670      ;
; -1.568 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; 0.156      ; 2.711      ;
; -1.561 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.126      ; 2.654      ;
; -1.558 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.126      ; 2.651      ;
; -1.536 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; -0.043     ; 2.480      ;
; -1.535 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; -0.043     ; 2.479      ;
; -1.502 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.127      ; 2.596      ;
; -1.488 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.126      ; 2.581      ;
; -1.471 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; -0.043     ; 2.415      ;
; -1.460 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; -0.058     ; 2.389      ;
; -1.428 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.126      ; 2.521      ;
; -1.420 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.126      ; 2.513      ;
; -1.419 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.126      ; 2.512      ;
; -1.415 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.042     ; 2.360      ;
; -1.409 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; 0.156      ; 2.552      ;
; -1.402 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; -0.043     ; 2.346      ;
; -1.401 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.126      ; 2.494      ;
; -1.399 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; 0.149      ; 2.535      ;
; -1.383 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; 0.156      ; 2.526      ;
; -1.343 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 1.000        ; 0.164      ; 2.494      ;
; -1.338 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 1.000        ; -0.042     ; 2.283      ;
; -1.316 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.072     ; 2.211      ;
; -1.307 ; fifo:input_fifo|read_addr[8]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; -0.058     ; 2.236      ;
; -1.307 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.042     ; 2.252      ;
; -1.300 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.119      ; 2.386      ;
; -1.300 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.072     ; 2.195      ;
; -1.297 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.072     ; 2.192      ;
; -1.291 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; 0.149      ; 2.427      ;
; -1.287 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 1.000        ; 0.149      ; 2.423      ;
; -1.284 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.119      ; 2.370      ;
; -1.281 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.119      ; 2.367      ;
; -1.275 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.241     ; 2.021      ;
; -1.274 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.241     ; 2.020      ;
; -1.270 ; fifo:input_fifo|write_addr[9]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.126      ; 2.363      ;
; -1.259 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; -0.050     ; 2.196      ;
; -1.258 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; -0.050     ; 2.195      ;
; -1.244 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[9]  ; internal_clk ; input_clk   ; 1.000        ; 0.134      ; 2.345      ;
; -1.241 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.071     ; 2.137      ;
; -1.239 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[6]  ; internal_clk ; input_clk   ; 1.000        ; -0.072     ; 2.134      ;
; -1.235 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 1.000        ; -0.042     ; 2.180      ;
; -1.235 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 1.000        ; 0.164      ; 2.386      ;
; -1.234 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[1]  ; input_clk    ; input_clk   ; 1.000        ; 0.149      ; 2.370      ;
; -1.234 ; fifo:input_fifo|read_addr[10]  ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; 0.156      ; 2.377      ;
; -1.230 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 1.000        ; -0.042     ; 2.175      ;
; -1.228 ; fifo:input_fifo|write_addr[10] ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 1.000        ; 0.126      ; 2.321      ;
; -1.228 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[9]  ; internal_clk ; input_clk   ; 1.000        ; 0.134      ; 2.329      ;
; -1.227 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.072     ; 2.122      ;
; -1.225 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.120      ; 2.312      ;
; -1.225 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[9]  ; internal_clk ; input_clk   ; 1.000        ; 0.134      ; 2.326      ;
; -1.223 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[6]  ; internal_clk ; input_clk   ; 1.000        ; -0.072     ; 2.118      ;
; -1.220 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[6]  ; internal_clk ; input_clk   ; 1.000        ; -0.072     ; 2.115      ;
; -1.212 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[2]  ; input_clk    ; input_clk   ; 1.000        ; 0.149      ; 2.348      ;
; -1.211 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.119      ; 2.297      ;
; -1.210 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.241     ; 1.956      ;
; -1.209 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 1.000        ; 0.164      ; 2.360      ;
; -1.203 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 1.000        ; -0.035     ; 2.155      ;
; -1.202 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 1.000        ; -0.035     ; 2.154      ;
; -1.199 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.256     ; 1.930      ;
; -1.198 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 1.000        ; -0.241     ; 1.944      ;
; -1.197 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 1.000        ; -0.241     ; 1.943      ;
; -1.194 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; -0.050     ; 2.131      ;
; -1.188 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[4]  ; internal_clk ; input_clk   ; 1.000        ; 0.119      ; 2.274      ;
; -1.183 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; -0.065     ; 2.105      ;
; -1.179 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 1.000        ; 0.149      ; 2.315      ;
; -1.172 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[4]  ; internal_clk ; input_clk   ; 1.000        ; 0.119      ; 2.258      ;
; -1.169 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|read_addr[9]  ; internal_clk ; input_clk   ; 1.000        ; 0.135      ; 2.271      ;
; -1.169 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[4]  ; internal_clk ; input_clk   ; 1.000        ; 0.119      ; 2.255      ;
; -1.167 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.072     ; 2.062      ;
; -1.164 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|read_addr[6]  ; internal_clk ; input_clk   ; 1.000        ; -0.071     ; 2.060      ;
; -1.162 ; fifo:input_fifo|empty          ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 1.000        ; -0.050     ; 2.099      ;
; -1.159 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.072     ; 2.054      ;
; -1.158 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.072     ; 2.053      ;
; -1.155 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|read_addr[9]  ; internal_clk ; input_clk   ; 1.000        ; 0.134      ; 2.256      ;
; -1.151 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.119      ; 2.237      ;
; -1.150 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|read_addr[6]  ; internal_clk ; input_clk   ; 1.000        ; -0.072     ; 2.045      ;
; -1.148 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.042     ; 2.093      ;
; -1.147 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 1.000        ; -0.050     ; 2.084      ;
; -1.146 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 1.000        ; -0.050     ; 2.083      ;
; -1.143 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.119      ; 2.229      ;
; -1.142 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.119      ; 2.228      ;
; -1.141 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.241     ; 1.887      ;
; -1.140 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|read_addr[5]  ; internal_clk ; input_clk   ; 1.000        ; -0.072     ; 2.035      ;
; -1.138 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 1.000        ; -0.035     ; 2.090      ;
; -1.136 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[10] ; internal_clk ; input_clk   ; 1.000        ; -0.072     ; 2.031      ;
; -1.135 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[1]  ; internal_clk ; input_clk   ; 1.000        ; 0.119      ; 2.221      ;
; -1.133 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 1.000        ; -0.241     ; 1.879      ;
; -1.132 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; 0.149      ; 2.268      ;
; -1.127 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 1.000        ; -0.050     ; 2.064      ;
; -1.127 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 1.000        ; -0.042     ; 2.072      ;
; -1.126 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[1]  ; input_clk    ; input_clk   ; 1.000        ; 0.149      ; 2.262      ;
; -1.125 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 1.000        ; -0.050     ; 2.062      ;
; -1.124 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|read_addr[7]  ; internal_clk ; input_clk   ; 1.000        ; 0.119      ; 2.210      ;
; -1.122 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 1.000        ; -0.256     ; 1.853      ;
; -1.122 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 1.000        ; -0.042     ; 2.067      ;
; -1.120 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[10] ; internal_clk ; input_clk   ; 1.000        ; -0.072     ; 2.015      ;
; -1.119 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[1]  ; internal_clk ; input_clk   ; 1.000        ; 0.119      ; 2.205      ;
; -1.117 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[10] ; internal_clk ; input_clk   ; 1.000        ; -0.072     ; 2.012      ;
; -1.116 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[1]  ; internal_clk ; input_clk   ; 1.000        ; 0.119      ; 2.202      ;
; -1.113 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[2]  ; internal_clk ; input_clk   ; 1.000        ; 0.119      ; 2.199      ;
+--------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'internal_clk'                                                                                                                                                                                 ;
+--------+--------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                                                                   ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -1.114 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.152      ; 2.253      ;
; -1.114 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.152      ; 2.253      ;
; -1.112 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.152      ; 2.251      ;
; -1.069 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.151      ; 2.207      ;
; -1.068 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.151      ; 2.206      ;
; -1.002 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.947      ;
; -0.986 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.152      ; 2.125      ;
; -0.981 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.151      ; 2.119      ;
; -0.977 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.922      ;
; -0.976 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.152      ; 2.115      ;
; -0.971 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.916      ;
; -0.964 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.096      ; 2.069      ;
; -0.964 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.096      ; 2.069      ;
; -0.952 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.096      ; 2.057      ;
; -0.934 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.043     ; 1.878      ;
; -0.929 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.043     ; 1.873      ;
; -0.924 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.151      ; 2.062      ;
; -0.919 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.095      ; 2.023      ;
; -0.918 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.095      ; 2.022      ;
; -0.903 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.849      ;
; -0.900 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.846      ;
; -0.889 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.152      ; 2.028      ;
; -0.878 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.824      ;
; -0.875 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.821      ;
; -0.873 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 1.000        ; 0.152      ; 2.012      ;
; -0.872 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.818      ;
; -0.869 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.815      ;
; -0.866 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.812      ;
; -0.866 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.812      ;
; -0.854 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.800      ;
; -0.840 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.786      ;
; -0.840 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.786      ;
; -0.836 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.096      ; 1.941      ;
; -0.835 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.780      ;
; -0.832 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.777      ;
; -0.831 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.095      ; 1.935      ;
; -0.830 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.043     ; 1.774      ;
; -0.830 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.775      ;
; -0.828 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.773      ;
; -0.828 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.774      ;
; -0.827 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.772      ;
; -0.827 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.772      ;
; -0.826 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.096      ; 1.931      ;
; -0.821 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.766      ;
; -0.820 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.765      ;
; -0.795 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.740      ;
; -0.794 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.739      ;
; -0.779 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.043     ; 1.723      ;
; -0.774 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.095      ; 1.878      ;
; -0.751 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.696      ;
; -0.739 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.096      ; 1.844      ;
; -0.738 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.684      ;
; -0.733 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.678      ;
; -0.731 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.676      ;
; -0.730 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.675      ;
; -0.729 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.675      ;
; -0.728 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.674      ;
; -0.728 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.674      ;
; -0.728 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.673      ;
; -0.726 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.672      ;
; -0.725 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.671      ;
; -0.723 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 1.000        ; 0.096      ; 1.828      ;
; -0.712 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.658      ;
; -0.707 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.652      ;
; -0.703 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.648      ;
; -0.703 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.648      ;
; -0.702 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.648      ;
; -0.691 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.636      ;
; -0.689 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[10]                                                                            ; input_clk    ; internal_clk ; 1.000        ; -0.052     ; 1.604      ;
; -0.689 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[9]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.052     ; 1.604      ;
; -0.689 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[1]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.052     ; 1.604      ;
; -0.689 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[2]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.052     ; 1.604      ;
; -0.689 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[3]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.052     ; 1.604      ;
; -0.689 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[4]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.052     ; 1.604      ;
; -0.689 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[5]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.052     ; 1.604      ;
; -0.689 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[6]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.052     ; 1.604      ;
; -0.689 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[7]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.052     ; 1.604      ;
; -0.689 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|write_addr[8]                                                                             ; input_clk    ; internal_clk ; 1.000        ; -0.052     ; 1.604      ;
; -0.686 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.631      ;
; -0.682 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.627      ;
; -0.682 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.627      ;
; -0.680 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.625      ;
; -0.677 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.622      ;
; -0.676 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.621      ;
; -0.670 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.615      ;
; -0.661 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.606      ;
; -0.658 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.043     ; 1.602      ;
; -0.657 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.043     ; 1.601      ;
; -0.655 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.600      ;
; -0.652 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.598      ;
; -0.650 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[5]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.595      ;
; -0.649 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.595      ;
; -0.641 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.587      ;
; -0.637 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.043     ; 1.581      ;
; -0.636 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.043     ; 1.580      ;
; -0.635 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[7]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.580      ;
; -0.635 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[7]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.042     ; 1.580      ;
; -0.631 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|read_addr[4]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.577      ;
; -0.628 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.574      ;
; -0.625 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 1.000        ; -0.041     ; 1.571      ;
+--------+--------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'internal_clk'                                                                                                                                                                                 ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                                                                                   ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.181 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|write_addr[0]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.292 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.418      ;
; 0.294 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.420      ;
; 0.300 ; fifo:input_fifo|write_addr[9]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.427      ;
; 0.304 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.430      ;
; 0.304 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.430      ;
; 0.304 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|write_addr[4]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.430      ;
; 0.305 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|write_addr[6]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.431      ;
; 0.306 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|write_addr[5]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.432      ;
; 0.311 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[1]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.437      ;
; 0.313 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|write_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.439      ;
; 0.364 ; fifo:input_fifo|write_addr[10] ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.490      ;
; 0.381 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|write_addr[1]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.043      ; 0.508      ;
; 0.415 ; fifo:length_fifo|read_addr[3]  ; fifo:length_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.041      ; 0.540      ;
; 0.443 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.569      ;
; 0.450 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.576      ;
; 0.452 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.578      ;
; 0.453 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.579      ;
; 0.453 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|write_addr[5]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|write_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.580      ;
; 0.458 ; fifo:input_fifo|write_addr[9]  ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 0.000        ; 0.178      ; 0.741      ;
; 0.462 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[4]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.589      ;
; 0.464 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|write_addr[6]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.590      ;
; 0.465 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[5]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.591      ;
; 0.466 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.592      ;
; 0.467 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|write_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.593      ;
; 0.471 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.597      ;
; 0.474 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.600      ;
; 0.476 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.602      ;
; 0.482 ; fifo:length_fifo|read_addr[0]  ; fifo:length_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 0.000        ; 0.041      ; 0.607      ;
; 0.482 ; fifo:length_fifo|read_addr[0]  ; fifo:length_fifo|read_addr[0]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.041      ; 0.607      ;
; 0.488 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 0.000        ; 0.178      ; 0.770      ;
; 0.491 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 0.000        ; 0.178      ; 0.773      ;
; 0.492 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 0.000        ; 0.178      ; 0.774      ;
; 0.503 ; fifo:length_fifo|read_addr[2]  ; fifo:length_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.041      ; 0.628      ;
; 0.505 ; fifo:length_fifo|read_addr[1]  ; fifo:length_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.041      ; 0.630      ;
; 0.506 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.632      ;
; 0.512 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.638      ;
; 0.513 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.639      ;
; 0.515 ; fifo:output_fifo|read_addr[0]  ; fifo:output_fifo|read_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.641      ;
; 0.516 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[4]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.642      ;
; 0.516 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|write_addr[6]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.642      ;
; 0.517 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.643      ;
; 0.519 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[5]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.645      ;
; 0.519 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|write_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.645      ;
; 0.520 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.646      ;
; 0.521 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 0.000        ; 0.243      ; 0.848      ;
; 0.528 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[6]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.654      ;
; 0.529 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[4]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.655      ;
; 0.530 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.656      ;
; 0.531 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.657      ;
; 0.532 ; fifo:length_fifo|read_addr[0]  ; fifo:length_fifo|read_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.041      ; 0.657      ;
; 0.532 ; fifo:length_fifo|read_addr[0]  ; fifo:length_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.041      ; 0.657      ;
; 0.532 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[5]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.658      ;
; 0.533 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.659      ;
; 0.533 ; fifo:length_fifo|read_addr[2]  ; fifo:length_fifo|read_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.041      ; 0.658      ;
; 0.533 ; fifo:output_fifo|read_addr[8]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 0.000        ; 0.243      ; 0.860      ;
; 0.534 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|write_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.043      ; 0.661      ;
; 0.537 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|write_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.043      ; 0.664      ;
; 0.537 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.663      ;
; 0.538 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.041      ; 0.663      ;
; 0.541 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.041      ; 0.666      ;
; 0.543 ; fifo:length_fifo|read_addr[3]  ; fifo:length_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 0.000        ; 0.041      ; 0.668      ;
; 0.547 ; fifo:length_fifo|read_addr[1]  ; fifo:length_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.041      ; 0.672      ;
; 0.551 ; fifo:length_fifo|read_addr[0]  ; fifo:length_fifo|read_addr[3]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.041      ; 0.676      ;
; 0.562 ; fifo:output_fifo|read_addr[3]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 0.000        ; 0.177      ; 0.843      ;
; 0.567 ; fifo:output_fifo|read_addr[7]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 0.000        ; 0.178      ; 0.849      ;
; 0.574 ; fifo:length_fifo|read_addr[3]  ; fifo:length_fifo|read_addr[0]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.041      ; 0.699      ;
; 0.575 ; fifo:length_fifo|read_addr[3]  ; fifo:length_fifo|read_addr[2]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.041      ; 0.700      ;
; 0.582 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[6]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.708      ;
; 0.582 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.708      ;
; 0.582 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.708      ;
; 0.583 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.709      ;
; 0.585 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|write_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.711      ;
; 0.585 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.711      ;
; 0.585 ; fifo:output_fifo|read_addr[2]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.711      ;
; 0.590 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.041      ; 0.715      ;
; 0.593 ; fifo:output_fifo|read_addr[4]  ; fifo:output_fifo|read_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.041      ; 0.718      ;
; 0.594 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[8]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.720      ;
; 0.595 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[6]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.721      ;
; 0.596 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|write_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.722      ;
; 0.597 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|write_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.723      ;
; 0.598 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|write_addr[7]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.724      ;
; 0.600 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|write_addr[4]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.043      ; 0.727      ;
; 0.602 ; fifo:output_fifo|read_addr[1]  ; fifo:output_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.728      ;
; 0.603 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|write_addr[5]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.043      ; 0.730      ;
; 0.604 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[9]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.041      ; 0.729      ;
; 0.605 ; fifo:output_fifo|read_addr[10] ; fifo:output_fifo|read_addr[10]                                                                            ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.731      ;
; 0.618 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 0.000        ; 0.243      ; 0.945      ;
; 0.622 ; fifo:length_fifo|read_addr[1]  ; fifo:length_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 0.000        ; 0.041      ; 0.747      ;
; 0.625 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|read_addr[6]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.042      ; 0.751      ;
; 0.631 ; fifo:length_fifo|read_addr[2]  ; fifo:length_fifo|empty                                                                                    ; internal_clk ; internal_clk ; 0.000        ; 0.041      ; 0.756      ;
; 0.637 ; fifo:length_fifo|read_addr[3]  ; fifo:length_fifo|read_addr[1]                                                                             ; internal_clk ; internal_clk ; 0.000        ; 0.041      ; 0.762      ;
; 0.640 ; fifo:output_fifo|read_addr[5]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 0.000        ; 0.177      ; 0.921      ;
; 0.645 ; fifo:output_fifo|read_addr[6]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 0.000        ; 0.177      ; 0.926      ;
; 0.647 ; fifo:output_fifo|read_addr[9]  ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ; internal_clk ; internal_clk ; 0.000        ; 0.178      ; 0.929      ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'input_clk'                                                                                                       ;
+-------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.246 ; fifo:input_fifo|write_addr[10] ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.258      ; 0.628      ;
; 0.298 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; 0.042      ; 0.424      ;
; 0.303 ; fifo:input_fifo|read_addr[10]  ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; 0.042      ; 0.429      ;
; 0.430 ; fifo:input_fifo|write_addr[9]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.258      ; 0.812      ;
; 0.437 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.258      ; 0.819      ;
; 0.444 ; fifo:input_fifo|read_addr[10]  ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.248      ; 0.776      ;
; 0.482 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.256      ; 0.822      ;
; 0.492 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[3]  ; input_clk    ; input_clk   ; 0.000        ; 0.042      ; 0.618      ;
; 0.514 ; fifo:input_fifo|read_addr[8]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.050      ; 0.648      ;
; 0.520 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.258      ; 0.902      ;
; 0.523 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[3]  ; input_clk    ; input_clk   ; 0.000        ; 0.042      ; 0.649      ;
; 0.530 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 0.000        ; 0.042      ; 0.656      ;
; 0.530 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; 0.042      ; 0.656      ;
; 0.580 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.258      ; 0.962      ;
; 0.586 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.050      ; 0.720      ;
; 0.591 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.258      ; 0.973      ;
; 0.594 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.256      ; 0.934      ;
; 0.595 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.258      ; 0.977      ;
; 0.610 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.256      ; 0.950      ;
; 0.620 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.258      ; 1.002      ;
; 0.627 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.259      ; 1.010      ;
; 0.632 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.258      ; 1.014      ;
; 0.642 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; 0.042      ; 0.768      ;
; 0.652 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; -0.164     ; 0.572      ;
; 0.657 ; fifo:input_fifo|read_addr[8]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; -0.164     ; 0.577      ;
; 0.659 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|empty         ; internal_clk ; input_clk   ; 0.000        ; 0.258      ; 1.041      ;
; 0.659 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 0.000        ; 0.042      ; 0.785      ;
; 0.661 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 0.000        ; 0.241      ; 0.986      ;
; 0.667 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[2]  ; input_clk    ; input_clk   ; 0.000        ; 0.241      ; 0.992      ;
; 0.671 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.248      ; 1.003      ;
; 0.676 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.256      ; 1.016      ;
; 0.682 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[1]  ; input_clk    ; input_clk   ; 0.000        ; 0.241      ; 1.007      ;
; 0.722 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.256      ; 1.062      ;
; 0.724 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; 0.042      ; 0.850      ;
; 0.735 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 0.000        ; 0.241      ; 1.060      ;
; 0.737 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 0.000        ; 0.042      ; 0.863      ;
; 0.737 ; fifo:input_fifo|read_addr[8]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.050      ; 0.871      ;
; 0.773 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 0.000        ; 0.241      ; 1.098      ;
; 0.776 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[3]  ; input_clk    ; input_clk   ; 0.000        ; -0.149     ; 0.711      ;
; 0.782 ; fifo:input_fifo|write_addr[9]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.052      ; 0.958      ;
; 0.783 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.248      ; 1.115      ;
; 0.789 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[1]  ; input_clk    ; input_clk   ; 0.000        ; 0.050      ; 0.923      ;
; 0.791 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.256      ; 1.131      ;
; 0.793 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.042      ; 0.919      ;
; 0.796 ; fifo:input_fifo|write_addr[10] ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.052      ; 0.972      ;
; 0.798 ; fifo:input_fifo|read_addr[8]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.042      ; 0.924      ;
; 0.804 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.256      ; 1.144      ;
; 0.819 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 0.000        ; 0.042      ; 0.945      ;
; 0.839 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.065      ; 0.988      ;
; 0.839 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; 0.042      ; 0.965      ;
; 0.846 ; fifo:input_fifo|empty          ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; -0.156     ; 0.774      ;
; 0.850 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 0.000        ; 0.241      ; 1.175      ;
; 0.851 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.248      ; 1.183      ;
; 0.855 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 0.000        ; 0.241      ; 1.180      ;
; 0.872 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 0.000        ; 0.050      ; 1.006      ;
; 0.873 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 0.000        ; 0.050      ; 1.007      ;
; 0.874 ; fifo:input_fifo|write_addr[8]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.052      ; 1.050      ;
; 0.886 ; fifo:input_fifo|read_addr[10]  ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; 0.042      ; 1.012      ;
; 0.887 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; -0.149     ; 0.822      ;
; 0.887 ; fifo:input_fifo|read_addr[0]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 0.000        ; 0.042      ; 1.013      ;
; 0.899 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[3]  ; input_clk    ; input_clk   ; 0.000        ; -0.149     ; 0.834      ;
; 0.903 ; fifo:input_fifo|write_addr[3]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.052      ; 1.079      ;
; 0.906 ; fifo:input_fifo|write_addr[4]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.052      ; 1.082      ;
; 0.907 ; fifo:input_fifo|write_addr[5]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.052      ; 1.083      ;
; 0.909 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.065      ; 1.058      ;
; 0.917 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.248      ; 1.249      ;
; 0.919 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.256      ; 1.259      ;
; 0.920 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[2]  ; input_clk    ; input_clk   ; 0.000        ; 0.050      ; 1.054      ;
; 0.929 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.065      ; 1.078      ;
; 0.934 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 0.000        ; 0.042      ; 1.060      ;
; 0.936 ; fifo:input_fifo|read_addr[8]   ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; -0.164     ; 0.856      ;
; 0.948 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[2]  ; input_clk    ; input_clk   ; 0.000        ; 0.050      ; 1.082      ;
; 0.957 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; -0.149     ; 0.892      ;
; 0.962 ; fifo:input_fifo|write_addr[6]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.052      ; 1.138      ;
; 0.967 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.065      ; 1.116      ;
; 0.970 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 0.000        ; 0.241      ; 1.295      ;
; 0.977 ; fifo:input_fifo|write_addr[0]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.053      ; 1.154      ;
; 0.977 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[10] ; input_clk    ; input_clk   ; 0.000        ; -0.149     ; 0.912      ;
; 0.980 ; fifo:input_fifo|read_addr[6]   ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; 0.042      ; 1.106      ;
; 0.988 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[4]  ; input_clk    ; input_clk   ; 0.000        ; 0.050      ; 1.122      ;
; 0.997 ; fifo:input_fifo|write_addr[9]  ; fifo:input_fifo|read_addr[3]  ; internal_clk ; input_clk   ; 0.000        ; 0.052      ; 1.173      ;
; 1.002 ; fifo:input_fifo|read_addr[3]   ; fifo:input_fifo|read_addr[5]  ; input_clk    ; input_clk   ; 0.000        ; 0.042      ; 1.128      ;
; 1.005 ; fifo:input_fifo|write_addr[2]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.052      ; 1.181      ;
; 1.007 ; fifo:input_fifo|write_addr[1]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.052      ; 1.183      ;
; 1.007 ; fifo:input_fifo|read_addr[5]   ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; 0.042      ; 1.133      ;
; 1.011 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.057      ; 1.152      ;
; 1.013 ; fifo:input_fifo|write_addr[10] ; fifo:input_fifo|read_addr[3]  ; internal_clk ; input_clk   ; 0.000        ; 0.052      ; 1.189      ;
; 1.023 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; -0.149     ; 0.958      ;
; 1.033 ; fifo:input_fifo|write_addr[7]  ; fifo:input_fifo|read_addr[0]  ; internal_clk ; input_clk   ; 0.000        ; 0.052      ; 1.209      ;
; 1.037 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.065      ; 1.186      ;
; 1.048 ; fifo:input_fifo|read_addr[9]   ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; -0.164     ; 0.968      ;
; 1.052 ; fifo:input_fifo|read_addr[2]   ; fifo:input_fifo|read_addr[8]  ; input_clk    ; input_clk   ; 0.000        ; 0.065      ; 1.201      ;
; 1.052 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 0.000        ; -0.149     ; 0.987      ;
; 1.057 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[9]  ; input_clk    ; input_clk   ; 0.000        ; 0.065      ; 1.206      ;
; 1.058 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.057      ; 1.199      ;
; 1.072 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|read_addr[6]  ; input_clk    ; input_clk   ; 0.000        ; -0.149     ; 1.007      ;
; 1.076 ; fifo:input_fifo|read_addr[1]   ; fifo:input_fifo|empty         ; input_clk    ; input_clk   ; 0.000        ; 0.057      ; 1.217      ;
; 1.079 ; fifo:input_fifo|read_addr[7]   ; fifo:input_fifo|read_addr[0]  ; input_clk    ; input_clk   ; 0.000        ; -0.149     ; 1.014      ;
; 1.085 ; fifo:input_fifo|empty          ; fifo:input_fifo|read_addr[3]  ; input_clk    ; input_clk   ; 0.000        ; -0.156     ; 1.013      ;
; 1.088 ; fifo:input_fifo|read_addr[4]   ; fifo:input_fifo|read_addr[7]  ; input_clk    ; input_clk   ; 0.000        ; 0.050      ; 1.222      ;
+-------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'internal_clk'                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; internal_clk ; Rise       ; internal_clk                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[10]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[7]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[8]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[9]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:length_fifo|empty                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|empty                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[10]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[7]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[8]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[9]                                                                             ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|empty                                                                                    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[3]                                                                             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[4]                                                                             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[5]                                                                             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[6]                                                                             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[10]                                                                            ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[1]                                                                             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[2]                                                                             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[3]                                                                             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[4]                                                                             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[5]                                                                             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[6]                                                                             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[7]                                                                             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[8]                                                                             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[9]                                                                             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[0]                                                                             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[10]                                                                            ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[1]                                                                             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[2]                                                                             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[7]                                                                             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[8]                                                                             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:output_fifo|read_addr[9]                                                                             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[0]                                                                             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:length_fifo|empty                                                                                    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[0]                                                                             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[1]                                                                             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[2]                                                                             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[3]                                                                             ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; output_fifo|empty|clk                                                                                     ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; input_fifo|write_addr[10]|clk                                                                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; input_fifo|write_addr[1]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; input_fifo|write_addr[2]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; input_fifo|write_addr[3]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; input_fifo|write_addr[4]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; input_fifo|write_addr[5]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; input_fifo|write_addr[6]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; input_fifo|write_addr[7]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; input_fifo|write_addr[8]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; input_fifo|write_addr[9]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; output_fifo|fifo_buf_rtl_0|auto_generated|ram_block1a0|clk1                                               ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; output_fifo|read_addr[0]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; output_fifo|read_addr[10]|clk                                                                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; output_fifo|read_addr[1]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; output_fifo|read_addr[2]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; output_fifo|read_addr[3]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; output_fifo|read_addr[4]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; output_fifo|read_addr[5]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; output_fifo|read_addr[6]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; output_fifo|read_addr[7]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; output_fifo|read_addr[8]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; output_fifo|read_addr[9]|clk                                                                              ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; input_fifo|write_addr[0]|clk                                                                              ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; length_fifo|empty|clk                                                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; length_fifo|read_addr[0]|clk                                                                              ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; length_fifo|read_addr[1]|clk                                                                              ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; length_fifo|read_addr[2]|clk                                                                              ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; length_fifo|read_addr[3]|clk                                                                              ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; internal_clk~input|o                                                                                      ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; internal_clk~inputclkctrl|inclk[0]                                                                        ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; internal_clk~inputclkctrl|outclk                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; internal_clk ; Rise       ; internal_clk~input|i                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; internal_clk ; Rise       ; internal_clk~input|i                                                                                      ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; internal_clk ; Rise       ; fifo:input_fifo|write_addr[0]                                                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; internal_clk ; Rise       ; fifo:length_fifo|empty                                                                                    ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[0]                                                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[1]                                                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[2]                                                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; internal_clk ; Rise       ; fifo:length_fifo|read_addr[3]                                                                             ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; internal_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~portb_address_reg0 ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'input_clk'                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; input_clk ; Rise       ; input_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|empty           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; input_clk ; Rise       ; fifo:input_fifo|read_addr[9]    ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|empty           ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[8]    ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[9]    ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[1]    ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[2]    ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[4]    ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[7]    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[0]    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[10]   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[3]    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[5]    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; input_clk ; Rise       ; fifo:input_fifo|read_addr[6]    ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|empty|clk            ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[8]|clk     ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[9]|clk     ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[1]|clk     ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[2]|clk     ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[4]|clk     ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[7]|clk     ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[0]|clk     ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[10]|clk    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[3]|clk     ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[5]|clk     ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_fifo|read_addr[6]|clk     ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_clk~input|o               ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_clk~inputclkctrl|inclk[0] ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; input_clk ; Rise       ; input_clk~input|i               ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[0]    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[10]   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[3]    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[5]    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[6]    ;
; 0.677  ; 0.893        ; 0.216          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[1]    ;
; 0.677  ; 0.893        ; 0.216          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[2]    ;
; 0.677  ; 0.893        ; 0.216          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[4]    ;
; 0.677  ; 0.893        ; 0.216          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[7]    ;
; 0.684  ; 0.900        ; 0.216          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[8]    ;
; 0.684  ; 0.900        ; 0.216          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|read_addr[9]    ;
; 0.685  ; 0.901        ; 0.216          ; High Pulse Width ; input_clk ; Rise       ; fifo:input_fifo|empty           ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_clk~inputclkctrl|inclk[0] ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_clk~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_clk~input|o               ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[0]|clk     ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[10]|clk    ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[3]|clk     ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[5]|clk     ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[6]|clk     ;
; 0.899  ; 0.899        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[1]|clk     ;
; 0.899  ; 0.899        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[2]|clk     ;
; 0.899  ; 0.899        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[4]|clk     ;
; 0.899  ; 0.899        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[7]|clk     ;
; 0.906  ; 0.906        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[8]|clk     ;
; 0.906  ; 0.906        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|read_addr[9]|clk     ;
; 0.907  ; 0.907        ; 0.000          ; High Pulse Width ; input_clk ; Rise       ; input_fifo|empty|clk            ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'output_clk'                                                                                                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; output_clk ; Rise       ; output_clk                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; output_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; output_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width  ; output_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.124 ; 0.106        ; 0.230          ; Low Pulse Width  ; output_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; output_clk ; Rise       ; output_fifo|fifo_buf_rtl_0|auto_generated|ram_block1a0|clk0                                               ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; output_clk ; Rise       ; output_clk~input|o                                                                                        ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; output_clk ; Rise       ; output_clk~inputclkctrl|inclk[0]                                                                          ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; output_clk ; Rise       ; output_clk~inputclkctrl|outclk                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; output_clk ; Rise       ; output_clk~input|i                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; output_clk ; Rise       ; output_clk~input|i                                                                                        ;
; 0.662  ; 0.892        ; 0.230          ; High Pulse Width ; output_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.662  ; 0.892        ; 0.230          ; High Pulse Width ; output_clk ; Rise       ; fifo:output_fifo|altsyncram:fifo_buf_rtl_0|altsyncram_qgc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; output_clk ; Rise       ; output_clk~inputclkctrl|inclk[0]                                                                          ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; output_clk ; Rise       ; output_clk~inputclkctrl|outclk                                                                            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; output_clk ; Rise       ; output_clk~input|o                                                                                        ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; output_clk ; Rise       ; output_fifo|fifo_buf_rtl_0|auto_generated|ram_block1a0|clk0                                               ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; input_wr_en  ; internal_clk ; 1.083 ; 1.682 ; Rise       ; internal_clk    ;
; len_rd_en    ; internal_clk ; 1.004 ; 1.546 ; Rise       ; internal_clk    ;
; output_rd_en ; internal_clk ; 1.781 ; 2.321 ; Rise       ; internal_clk    ;
+--------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; input_wr_en  ; internal_clk ; -0.656 ; -1.265 ; Rise       ; internal_clk    ;
; len_rd_en    ; internal_clk ; -0.476 ; -1.046 ; Rise       ; internal_clk    ;
; output_rd_en ; internal_clk ; -0.654 ; -1.265 ; Rise       ; internal_clk    ;
+--------------+--------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; input_full   ; input_clk    ; 5.176 ; 5.303 ; Rise       ; input_clk       ;
; dout[*]      ; internal_clk ; 5.194 ; 5.250 ; Rise       ; internal_clk    ;
;  dout[0]     ; internal_clk ; 5.103 ; 5.154 ; Rise       ; internal_clk    ;
;  dout[1]     ; internal_clk ; 5.114 ; 5.155 ; Rise       ; internal_clk    ;
;  dout[2]     ; internal_clk ; 5.194 ; 5.250 ; Rise       ; internal_clk    ;
;  dout[3]     ; internal_clk ; 5.125 ; 5.171 ; Rise       ; internal_clk    ;
;  dout[4]     ; internal_clk ; 5.143 ; 5.190 ; Rise       ; internal_clk    ;
;  dout[5]     ; internal_clk ; 5.136 ; 5.177 ; Rise       ; internal_clk    ;
;  dout[6]     ; internal_clk ; 4.959 ; 4.993 ; Rise       ; internal_clk    ;
;  dout[7]     ; internal_clk ; 4.952 ; 4.985 ; Rise       ; internal_clk    ;
; input_full   ; internal_clk ; 5.036 ; 5.164 ; Rise       ; internal_clk    ;
; len_empty    ; internal_clk ; 4.583 ; 4.486 ; Rise       ; internal_clk    ;
; output_empty ; internal_clk ; 3.953 ; 3.900 ; Rise       ; internal_clk    ;
+--------------+--------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; input_full   ; input_clk    ; 4.145 ; 4.202 ; Rise       ; input_clk       ;
; dout[*]      ; internal_clk ; 4.749 ; 4.780 ; Rise       ; internal_clk    ;
;  dout[0]     ; internal_clk ; 4.893 ; 4.943 ; Rise       ; internal_clk    ;
;  dout[1]     ; internal_clk ; 4.907 ; 4.947 ; Rise       ; internal_clk    ;
;  dout[2]     ; internal_clk ; 4.984 ; 5.038 ; Rise       ; internal_clk    ;
;  dout[3]     ; internal_clk ; 4.918 ; 4.962 ; Rise       ; internal_clk    ;
;  dout[4]     ; internal_clk ; 4.935 ; 4.980 ; Rise       ; internal_clk    ;
;  dout[5]     ; internal_clk ; 4.928 ; 4.968 ; Rise       ; internal_clk    ;
;  dout[6]     ; internal_clk ; 4.757 ; 4.788 ; Rise       ; internal_clk    ;
;  dout[7]     ; internal_clk ; 4.749 ; 4.780 ; Rise       ; internal_clk    ;
; input_full   ; internal_clk ; 4.096 ; 4.157 ; Rise       ; internal_clk    ;
; len_empty    ; internal_clk ; 4.465 ; 4.370 ; Rise       ; internal_clk    ;
; output_empty ; internal_clk ; 3.825 ; 3.774 ; Rise       ; internal_clk    ;
+--------------+--------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.499  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  input_clk       ; -4.499  ; 0.246 ; N/A      ; N/A     ; -3.000              ;
;  internal_clk    ; -3.429  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  output_clk      ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -111.61 ; 0.0   ; 0.0      ; 0.0     ; -68.479             ;
;  input_clk       ; -43.477 ; 0.000 ; N/A      ; N/A     ; -18.420             ;
;  internal_clk    ; -68.133 ; 0.000 ; N/A      ; N/A     ; -41.673             ;
;  output_clk      ; N/A     ; N/A   ; N/A      ; N/A     ; -8.386              ;
+------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; input_wr_en  ; internal_clk ; 2.394 ; 2.751 ; Rise       ; internal_clk    ;
; len_rd_en    ; internal_clk ; 2.138 ; 2.483 ; Rise       ; internal_clk    ;
; output_rd_en ; internal_clk ; 3.812 ; 4.144 ; Rise       ; internal_clk    ;
+--------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; input_wr_en  ; internal_clk ; -0.656 ; -1.265 ; Rise       ; internal_clk    ;
; len_rd_en    ; internal_clk ; -0.476 ; -1.046 ; Rise       ; internal_clk    ;
; output_rd_en ; internal_clk ; -0.654 ; -1.265 ; Rise       ; internal_clk    ;
+--------------+--------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; input_full   ; input_clk    ; 10.107 ; 10.052 ; Rise       ; input_clk       ;
; dout[*]      ; internal_clk ; 10.434 ; 10.362 ; Rise       ; internal_clk    ;
;  dout[0]     ; internal_clk ; 10.326 ; 10.247 ; Rise       ; internal_clk    ;
;  dout[1]     ; internal_clk ; 10.320 ; 10.221 ; Rise       ; internal_clk    ;
;  dout[2]     ; internal_clk ; 10.434 ; 10.362 ; Rise       ; internal_clk    ;
;  dout[3]     ; internal_clk ; 10.352 ; 10.246 ; Rise       ; internal_clk    ;
;  dout[4]     ; internal_clk ; 10.381 ; 10.279 ; Rise       ; internal_clk    ;
;  dout[5]     ; internal_clk ; 10.360 ; 10.255 ; Rise       ; internal_clk    ;
;  dout[6]     ; internal_clk ; 10.042 ; 9.962  ; Rise       ; internal_clk    ;
;  dout[7]     ; internal_clk ; 10.030 ; 9.954  ; Rise       ; internal_clk    ;
; input_full   ; internal_clk ; 9.835  ; 9.743  ; Rise       ; internal_clk    ;
; len_empty    ; internal_clk ; 8.144  ; 8.081  ; Rise       ; internal_clk    ;
; output_empty ; internal_clk ; 7.307  ; 7.329  ; Rise       ; internal_clk    ;
+--------------+--------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; input_full   ; input_clk    ; 4.145 ; 4.202 ; Rise       ; input_clk       ;
; dout[*]      ; internal_clk ; 4.749 ; 4.780 ; Rise       ; internal_clk    ;
;  dout[0]     ; internal_clk ; 4.893 ; 4.943 ; Rise       ; internal_clk    ;
;  dout[1]     ; internal_clk ; 4.907 ; 4.947 ; Rise       ; internal_clk    ;
;  dout[2]     ; internal_clk ; 4.984 ; 5.038 ; Rise       ; internal_clk    ;
;  dout[3]     ; internal_clk ; 4.918 ; 4.962 ; Rise       ; internal_clk    ;
;  dout[4]     ; internal_clk ; 4.935 ; 4.980 ; Rise       ; internal_clk    ;
;  dout[5]     ; internal_clk ; 4.928 ; 4.968 ; Rise       ; internal_clk    ;
;  dout[6]     ; internal_clk ; 4.757 ; 4.788 ; Rise       ; internal_clk    ;
;  dout[7]     ; internal_clk ; 4.749 ; 4.780 ; Rise       ; internal_clk    ;
; input_full   ; internal_clk ; 4.096 ; 4.157 ; Rise       ; internal_clk    ;
; len_empty    ; internal_clk ; 4.465 ; 4.370 ; Rise       ; internal_clk    ;
; output_empty ; internal_clk ; 3.825 ; 3.774 ; Rise       ; internal_clk    ;
+--------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dout[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; length[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; length[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; length[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; length[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; length[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; length[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; length[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; length[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; length[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; length[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; length[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; length[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; length[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; length[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; length[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; length[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; input_full    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_empty  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; len_empty     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; din[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[5]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[6]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[7]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; output_clk              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; internal_clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; output_rd_en            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input_clk               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input_wr_en             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; len_rd_en               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dout[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dout[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dout[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dout[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dout[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; length[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; length[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; length[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; length[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; length[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; length[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; length[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; length[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; length[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; length[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; length[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; length[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; length[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; length[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; length[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; length[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; input_full    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; output_empty  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; len_empty     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dout[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dout[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dout[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dout[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dout[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; length[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; length[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; length[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; length[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; length[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; length[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; length[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; length[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; length[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; length[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; length[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; length[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; length[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; length[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; length[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; length[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; input_full    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; output_empty  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; len_empty     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; length[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; length[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; length[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; length[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; length[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; length[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; length[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; length[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; length[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; length[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; length[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; length[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; length[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; length[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; length[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; length[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; input_full    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; output_empty  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; len_empty     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Transfers                                                         ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; input_clk    ; input_clk    ; 396      ; 0        ; 0        ; 0        ;
; internal_clk ; input_clk    ; 253      ; 0        ; 0        ; 0        ;
; input_clk    ; internal_clk ; 121      ; 0        ; 0        ; 0        ;
; internal_clk ; internal_clk ; 772      ; 0        ; 0        ; 0        ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Hold Transfers                                                          ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; input_clk    ; input_clk    ; 396      ; 0        ; 0        ; 0        ;
; internal_clk ; input_clk    ; 253      ; 0        ; 0        ; 0        ;
; input_clk    ; internal_clk ; 121      ; 0        ; 0        ; 0        ;
; internal_clk ; internal_clk ; 772      ; 0        ; 0        ; 0        ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 69    ; 69   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Web Edition
    Info: Processing started: Tue Nov 10 23:01:03 2015
Info: Command: quartus_sta udp_read_top -c udp_read_top
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'udp_read_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name output_clk output_clk
    Info (332105): create_clock -period 1.000 -name internal_clk internal_clk
    Info (332105): create_clock -period 1.000 -name input_clk input_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.499
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.499             -43.477 input_clk 
    Info (332119):    -3.429             -68.133 internal_clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 internal_clk 
    Info (332119):     0.625               0.000 input_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.673 internal_clk 
    Info (332119):    -3.000             -18.420 input_clk 
    Info (332119):    -3.000              -8.386 output_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.991
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.991             -38.212 input_clk 
    Info (332119):    -3.036             -59.362 internal_clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 internal_clk 
    Info (332119):     0.556               0.000 input_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.629 internal_clk 
    Info (332119):    -3.000             -18.420 input_clk 
    Info (332119):    -3.000              -8.298 output_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.676
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.676             -15.049 input_clk 
    Info (332119):    -1.114             -18.095 internal_clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 internal_clk 
    Info (332119):     0.246               0.000 input_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -33.853 internal_clk 
    Info (332119):    -3.000             -15.882 input_clk 
    Info (332119):    -3.000              -5.250 output_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 963 megabytes
    Info: Processing ended: Tue Nov 10 23:01:08 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


