<?xml version="1.0" encoding="UTF-8"?><oai_dc:dc xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/oai_dc/ http://www.openarchives.org/OAI/2.0/oai_dc.xsd" xmlns:oai_dc="http://www.openarchives.org/OAI/2.0/oai_dc/">
    <dc:contributor>Navarro Tabernero, Denis</dc:contributor>
    <dc:contributor>Resano Ezcaray, Jesús Javier</dc:contributor>
    <dc:creator>López Azcona, Lucas</dc:creator>
    <dc:date>2016</dc:date>
    <dc:description>Realización de un proyecto para la empresa BSH consistente en generar la verificación automática de un sistema de bancos de registros implementados en VHDL.</dc:description>
    <dc:identifier>http://zaguan.unizar.es/record/61115</dc:identifier>
    <dc:language>spa</dc:language>
    <dc:publisher>Universidad de Zaragoza; Departamento de Informática e Ingeniería de Sistemas; Área de Arquitectura y Tecnología de Computadores</dc:publisher>
    <dc:relation>http://zaguan.unizar.es/record/61115/files/TAZ-TFG-2016-4301.pdf</dc:relation>
    <dc:rights>http://creativecommons.org/licenses/by-nc-sa/3.0/</dc:rights>
    <dc:subject>Graduado en Ingeniería Informática</dc:subject>
    <dc:title>Generación automática de verificación en System Verilog de un banco de registros VHDL</dc:title>
    <dc:type>TAZ-TFG</dc:type>
    <dc:title xml:lang="en">Automatic generation of System Verilog verification of VHDL register bank</dc:title>
</oai_dc:dc>
