TimeQuest Timing Analyzer report for MIPS32
Thu Sep 11 01:29:28 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clock1'
 13. Slow Model Hold: 'clock1'
 14. Slow Model Minimum Pulse Width: 'clock1'
 15. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock1'
 24. Fast Model Hold: 'clock1'
 25. Fast Model Minimum Pulse Width: 'clock1'
 26. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Multicorner Timing Analysis Summary
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Setup Transfers
 33. Hold Transfers
 34. Report TCCS
 35. Report RSKM
 36. Unconstrained Paths
 37. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; MIPS32                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C70F672C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; MIPS32.sdc    ; OK     ; Thu Sep 11 01:29:27 2014 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                    ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
; clock1              ; Base ; 80.000  ; 12.5 MHz  ; 0.000 ; 40.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }            ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 65.02 MHz ; 65.02 MHz       ; clock1     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clock1 ; 64.621 ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clock1 ; 0.391 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Slow Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock1              ; 37.620 ; 0.000         ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock1'                                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 64.621 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 15.411     ;
; 64.624 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 15.408     ;
; 64.679 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 15.353     ;
; 64.682 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 15.350     ;
; 65.214 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.003     ; 14.819     ;
; 65.217 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.003     ; 14.816     ;
; 65.258 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 14.774     ;
; 65.261 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 14.771     ;
; 65.426 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.003     ; 14.607     ;
; 65.429 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.003     ; 14.604     ;
; 65.453 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 14.579     ;
; 65.456 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 14.576     ;
; 65.496 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 14.536     ;
; 65.498 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 14.534     ;
; 65.499 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 14.533     ;
; 65.501 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 14.531     ;
; 65.518 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.003     ; 14.515     ;
; 65.521 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.003     ; 14.512     ;
; 65.532 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 14.500     ;
; 65.535 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 14.497     ;
; 65.604 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.003     ; 14.429     ;
; 65.607 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.003     ; 14.426     ;
; 65.695 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 14.337     ;
; 65.698 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 14.334     ;
; 65.766 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.003     ; 14.267     ;
; 65.769 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.003     ; 14.264     ;
; 66.058 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.974     ;
; 66.061 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.971     ;
; 66.084 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; clock1       ; clock1      ; 80.000       ; 0.005      ; 13.957     ;
; 66.093 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.939     ;
; 66.142 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; clock1       ; clock1      ; 80.000       ; 0.005      ; 13.899     ;
; 66.151 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.881     ;
; 66.196 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.836     ;
; 66.199 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.833     ;
; 66.204 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.003     ; 13.829     ;
; 66.207 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.003     ; 13.826     ;
; 66.298 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.003     ; 13.735     ;
; 66.301 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.003     ; 13.732     ;
; 66.390 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.642     ;
; 66.428 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.604     ;
; 66.431 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.601     ;
; 66.439 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.593     ;
; 66.446 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.010     ; 13.580     ;
; 66.448 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.584     ;
; 66.449 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.010     ; 13.577     ;
; 66.454 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.578     ;
; 66.464 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; clock1       ; clock1      ; 80.000       ; -0.003     ; 13.569     ;
; 66.497 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.535     ;
; 66.512 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.520     ;
; 66.522 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; clock1       ; clock1      ; 80.000       ; -0.003     ; 13.511     ;
; 66.598 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.434     ;
; 66.656 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.376     ;
; 66.656 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.376     ;
; 66.659 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.373     ;
; 66.677 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; clock1       ; clock1      ; 80.000       ; 0.006      ; 13.365     ;
; 66.686 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; clock1       ; clock1      ; 80.000       ; -0.003     ; 13.347     ;
; 66.707 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23]                                                               ; clock1       ; clock1      ; 80.000       ; -0.007     ; 13.322     ;
; 66.721 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; clock1       ; clock1      ; 80.000       ; 0.005      ; 13.320     ;
; 66.730 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.302     ;
; 66.742 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.290     ;
; 66.765 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23]                                                               ; clock1       ; clock1      ; 80.000       ; -0.007     ; 13.264     ;
; 66.783 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.003     ; 13.250     ;
; 66.786 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.003     ; 13.247     ;
; 66.800 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.232     ;
; 66.889 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; clock1       ; clock1      ; 80.000       ; 0.006      ; 13.153     ;
; 66.891 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]                                                               ; clock1       ; clock1      ; 80.000       ; 0.001      ; 13.146     ;
; 66.898 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; clock1       ; clock1      ; 80.000       ; -0.003     ; 13.135     ;
; 66.901 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a9~portb_address_reg0  ; clock1       ; clock1      ; 80.000       ; 0.055      ; 13.119     ;
; 66.904 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.128     ;
; 66.911 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a0~portb_address_reg0  ; clock1       ; clock1      ; 80.000       ; 0.062      ; 13.116     ;
; 66.916 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; clock1       ; clock1      ; 80.000       ; 0.005      ; 13.125     ;
; 66.924 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20]                                                               ; clock1       ; clock1      ; 80.000       ; -0.007     ; 13.105     ;
; 66.925 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.107     ;
; 66.939 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[1]    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; 0.020      ; 13.117     ;
; 66.942 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[1]    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; 0.020      ; 13.114     ;
; 66.944 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]                                                               ; clock1       ; clock1      ; 80.000       ; 0.001      ; 13.093     ;
; 66.954 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a18~portb_address_reg0 ; clock1       ; clock1      ; 80.000       ; 0.067      ; 13.078     ;
; 66.959 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; clock1       ; clock1      ; 80.000       ; 0.005      ; 13.082     ;
; 66.959 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a9~portb_address_reg0  ; clock1       ; clock1      ; 80.000       ; 0.055      ; 13.061     ;
; 66.961 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; clock1       ; clock1      ; 80.000       ; 0.005      ; 13.080     ;
; 66.962 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.070     ;
; 66.964 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.068     ;
; 66.967 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.065     ;
; 66.968 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.064     ;
; 66.969 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a0~portb_address_reg0  ; clock1       ; clock1      ; 80.000       ; 0.062      ; 13.058     ;
; 66.970 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.062     ;
; 66.977 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20]                                                               ; clock1       ; clock1      ; 80.000       ; -0.007     ; 13.052     ;
; 66.981 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; clock1       ; clock1      ; 80.000       ; 0.006      ; 13.061     ;
; 66.983 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; clock1       ; clock1      ; 80.000       ; -0.003     ; 13.050     ;
; 66.990 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; clock1       ; clock1      ; 80.000       ; -0.003     ; 13.043     ;
; 66.995 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; clock1       ; clock1      ; 80.000       ; 0.005      ; 13.046     ;
; 67.004 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.028     ;
; 67.012 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a18~portb_address_reg0 ; clock1       ; clock1      ; 80.000       ; 0.067      ; 13.020     ;
; 67.027 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; clock1       ; clock1      ; 80.000       ; -0.004     ; 13.005     ;
; 67.032 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; clock1       ; clock1      ; 80.000       ; -0.003     ; 13.001     ;
; 67.047 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; -0.003     ; 12.986     ;
; 67.057 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; clock1       ; clock1      ; 80.000       ; -0.002     ; 12.977     ;
; 67.067 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; clock1       ; clock1      ; 80.000       ; 0.006      ; 12.975     ;
; 67.076 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; clock1       ; clock1      ; 80.000       ; -0.004     ; 12.956     ;
; 67.076 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; clock1       ; clock1      ; 80.000       ; -0.003     ; 12.957     ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock1'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                                            ; To Node                                                                                                                                                                                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                                                                                                                                                                                         ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                                                                                                                                                                                           ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                                      ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                      ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.512 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][27]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][27]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.778      ;
; 0.513 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][11]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][11]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.779      ;
; 0.515 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[30]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][30]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.781      ;
; 0.515 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][15]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][15]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.781      ;
; 0.516 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[22]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][22]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][16]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][16]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][16]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][16]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][15]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][15]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[8]                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][8]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][7]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][7]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][30]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][30]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][24]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][24]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][22]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][22]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][12]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][12]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][11]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][11]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[5]                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][5]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][31]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][31]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][18]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][18]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][14]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][14]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][4]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][4]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][4]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][4]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][3]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][2]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][0]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][0]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.784      ;
; 0.519 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][29]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][29]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[28]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][28]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][27]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][27]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][23]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][23]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][22]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][22]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][19]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][19]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][17]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][17]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][6]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][6]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][3]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][2]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|holdff ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|regoutff ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][26]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][26]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][25]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][25]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][21]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][21]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[6]                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][6]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[1]                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[2]                                                                                                                                                                                                            ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[2]                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                                                            ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][30]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][30]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][28]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][28]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[26]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][26]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][23]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][23]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][18]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][18]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][5]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][5]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][26]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][26]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][25]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][25]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][20]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][20]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][14]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][14]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[11]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][11]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][7]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][7]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][6]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][6]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][27]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][27]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][24]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][24]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][19]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][19]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][14]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][14]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][6]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][6]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|holdff  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|regoutff  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][31]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][31]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][25]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][25]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][21]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][21]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][20]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][20]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][13]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][13]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][8]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][8]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][1]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[9]                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][9]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|holdff  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|regoutff  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|segment_wrapped_delayed                                                                                                                                                                                                           ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.792      ;
; 0.528 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var                                                                                                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.794      ;
; 0.530 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                                                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.796      ;
; 0.532 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                                                                                                                                                                                                       ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[24]                                                                                                                                                                                                                                          ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]                                                                                                                                                                                                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                                                                                                                                                                                                         ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|holdff ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|regoutff ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.800      ;
; 0.536 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|run                                                                                                                                                                                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.802      ;
; 0.539 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]                                                                                                                                                                                                                                       ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]                                                                                                                                                                                                                                          ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.805      ;
; 0.654 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][24]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][24]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.920      ;
; 0.655 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|holdff ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|regoutff ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.921      ;
; 0.656 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][11]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][11]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.922      ;
; 0.657 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|holdff  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|regoutff  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.923      ;
; 0.657 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][29]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][29]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.923      ;
; 0.657 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][7]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][7]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.923      ;
; 0.657 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][4]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][4]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.923      ;
; 0.657 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.923      ;
; 0.657 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[7]                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|regoutff  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.923      ;
; 0.658 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][12]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][12]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.924      ;
; 0.658 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][9]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][9]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.924      ;
; 0.660 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]                                                                                                                                                                                                                                       ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[43]                                                                                                                                                                                                                                           ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[21]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][21]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][21]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][21]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.926      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock1'                                                                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg4 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg4 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg5 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg5 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg6 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg6 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg32 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg32 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 13.191 ; 13.191 ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 11.693 ; 11.693 ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 13.191 ; 13.191 ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 14.134 ; 14.134 ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 11.670 ; 11.670 ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 11.137 ; 11.137 ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 11.670 ; 11.670 ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 10.780 ; 10.780 ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 10.876 ; 10.876 ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 15.058 ; 15.058 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 13.732 ; 13.732 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 13.576 ; 13.576 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 13.854 ; 13.854 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 14.007 ; 14.007 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 13.807 ; 13.807 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 13.530 ; 13.530 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 13.120 ; 13.120 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 12.671 ; 12.671 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 13.844 ; 13.844 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 13.371 ; 13.371 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 13.085 ; 13.085 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 14.172 ; 14.172 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 14.073 ; 14.073 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 13.861 ; 13.861 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 14.051 ; 14.051 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 13.325 ; 13.325 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 14.263 ; 14.263 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 13.691 ; 13.691 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 12.737 ; 12.737 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 15.058 ; 15.058 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 12.986 ; 12.986 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 12.912 ; 12.912 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 14.513 ; 14.513 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 14.820 ; 14.820 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 14.233 ; 14.233 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 14.331 ; 14.331 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 13.791 ; 13.791 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 13.087 ; 13.087 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 14.572 ; 14.572 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 14.473 ; 14.473 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 14.293 ; 14.293 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 14.586 ; 14.586 ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 23.332 ; 23.332 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 19.522 ; 19.522 ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 18.747 ; 18.747 ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 19.425 ; 19.425 ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 18.464 ; 18.464 ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 18.113 ; 18.113 ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 19.005 ; 19.005 ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 19.564 ; 19.564 ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 18.721 ; 18.721 ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 18.719 ; 18.719 ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 19.856 ; 19.856 ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 17.820 ; 17.820 ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 18.427 ; 18.427 ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 19.999 ; 19.999 ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 19.878 ; 19.878 ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 20.057 ; 20.057 ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 19.688 ; 19.688 ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 20.751 ; 20.751 ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 20.116 ; 20.116 ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 21.356 ; 21.356 ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 20.932 ; 20.932 ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 22.414 ; 22.414 ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 21.605 ; 21.605 ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 21.735 ; 21.735 ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 20.871 ; 20.871 ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 23.332 ; 23.332 ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 21.363 ; 21.363 ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 22.868 ; 22.868 ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 22.934 ; 22.934 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 20.694 ; 20.694 ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 23.028 ; 23.028 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 22.675 ; 22.675 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 22.141 ; 22.141 ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 10.967 ; 10.967 ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 10.100 ; 10.100 ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 9.061  ; 9.061  ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 8.797  ; 8.797  ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 8.379  ; 8.379  ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 9.783  ; 9.783  ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 7.943  ; 7.943  ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 9.658  ; 9.658  ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 8.402  ; 8.402  ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 8.241  ; 8.241  ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 9.270  ; 9.270  ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 9.643  ; 9.643  ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 9.409  ; 9.409  ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 8.556  ; 8.556  ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 8.687  ; 8.687  ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 7.790  ; 7.790  ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 9.223  ; 9.223  ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 8.458  ; 8.458  ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 10.373 ; 10.373 ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 9.006  ; 9.006  ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 9.192  ; 9.192  ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 8.626  ; 8.626  ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 10.967 ; 10.967 ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 9.754  ; 9.754  ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 10.821 ; 10.821 ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 9.745  ; 9.745  ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 7.815  ; 7.815  ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 8.596  ; 8.596  ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 7.923  ; 7.923  ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 9.513  ; 9.513  ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 8.660  ; 8.660  ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 8.663  ; 8.663  ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 8.515  ; 8.515  ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 14.288 ; 14.288 ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 9.223  ; 9.223  ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 9.223  ; 9.223  ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 9.662  ; 9.662  ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 11.180 ; 11.180 ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 10.754 ; 10.754 ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 11.837 ; 11.837 ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 11.250 ; 11.250 ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 12.040 ; 12.040 ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 11.370 ; 11.370 ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 10.835 ; 10.835 ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 10.644 ; 10.644 ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 11.604 ; 11.604 ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 10.684 ; 10.684 ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 12.089 ; 12.089 ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 11.887 ; 11.887 ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 12.965 ; 12.965 ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 12.162 ; 12.162 ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 11.838 ; 11.838 ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 12.478 ; 12.478 ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 10.732 ; 10.732 ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 12.987 ; 12.987 ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 12.866 ; 12.866 ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 13.140 ; 13.140 ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 12.923 ; 12.923 ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 14.288 ; 14.288 ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 12.153 ; 12.153 ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 13.602 ; 13.602 ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 12.316 ; 12.316 ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 13.661 ; 13.661 ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 13.010 ; 13.010 ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 12.847 ; 12.847 ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 12.998 ; 12.998 ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 11.693 ; 11.693 ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 17.141 ; 17.141 ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 12.042 ; 12.042 ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 12.042 ; 12.042 ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 11.096 ; 11.096 ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 12.009 ; 12.009 ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 12.009 ; 12.009 ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 11.998 ; 11.998 ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 12.234 ; 12.234 ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 12.463 ; 12.463 ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 14.176 ; 14.176 ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 12.257 ; 12.257 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 12.257 ; 12.257 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 11.892 ; 11.892 ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 20.236 ; 20.236 ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 18.795 ; 18.795 ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 19.150 ; 19.150 ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 18.969 ; 18.969 ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 18.533 ; 18.533 ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 19.049 ; 19.049 ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 18.763 ; 18.763 ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 18.285 ; 18.285 ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 20.236 ; 20.236 ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 19.571 ; 19.571 ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 19.733 ; 19.733 ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 18.646 ; 18.646 ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 18.945 ; 18.945 ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 19.601 ; 19.601 ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 19.733 ; 19.733 ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 18.723 ; 18.723 ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 18.882 ; 18.882 ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 18.716 ; 18.716 ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 19.974 ; 19.974 ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 18.330 ; 18.330 ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 18.579 ; 18.579 ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 19.964 ; 19.964 ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 12.721 ; 12.721 ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 12.711 ; 12.711 ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 20.906 ; 20.906 ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 19.702 ; 19.702 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 19.565 ; 19.565 ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 18.998 ; 18.998 ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 18.570 ; 18.570 ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 18.930 ; 18.930 ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 20.277 ; 20.277 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 18.890 ; 18.890 ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 19.829 ; 19.829 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 19.289 ; 19.289 ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 19.111 ; 19.111 ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 19.443 ; 19.443 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 20.083 ; 20.083 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 18.847 ; 18.847 ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 18.019 ; 18.019 ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 18.603 ; 18.603 ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 19.416 ; 19.416 ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 19.591 ; 19.591 ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 20.906 ; 20.906 ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 20.598 ; 20.598 ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 19.018 ; 19.018 ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 18.487 ; 18.487 ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 19.471 ; 19.471 ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 18.811 ; 18.811 ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 18.687 ; 18.687 ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 20.352 ; 20.352 ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 19.216 ; 19.216 ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 18.937 ; 18.937 ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 19.265 ; 19.265 ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 20.696 ; 20.696 ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 18.774 ; 18.774 ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 18.704 ; 18.704 ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 20.366 ; 20.366 ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 18.029 ; 18.029 ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 14.176 ; 14.176 ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 15.199 ; 15.199 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 9.473  ; 9.473  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 9.473  ; 9.473  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 10.502 ; 10.502 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 10.240 ; 10.240 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 11.854 ; 11.854 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 10.456 ; 10.456 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 10.478 ; 10.478 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 10.863 ; 10.863 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 11.105 ; 11.105 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 12.414 ; 12.414 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 11.251 ; 11.251 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 10.892 ; 10.892 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 11.950 ; 11.950 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 12.440 ; 12.440 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 12.105 ; 12.105 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 11.617 ; 11.617 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 11.568 ; 11.568 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 12.096 ; 12.096 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 13.048 ; 13.048 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 12.740 ; 12.740 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 14.413 ; 14.413 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 13.143 ; 13.143 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 12.343 ; 12.343 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 12.513 ; 12.513 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 11.978 ; 11.978 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 15.199 ; 15.199 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 13.538 ; 13.538 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 12.931 ; 12.931 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 13.240 ; 13.240 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 13.055 ; 13.055 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 12.706 ; 12.706 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 12.708 ; 12.708 ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 13.612 ; 13.612 ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 12.571 ; 12.571 ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 10.275 ; 10.275 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 8.992  ; 8.992  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 9.230  ; 9.230  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 8.682  ; 8.682  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 9.155  ; 9.155  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 10.275 ; 10.275 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 9.456  ; 9.456  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 9.067  ; 9.067  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 9.689  ; 9.689  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 8.961  ; 8.961  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 8.858  ; 8.858  ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 11.387 ; 11.387 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 8.214  ; 8.214  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 8.225  ; 8.225  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 8.612  ; 8.612  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 8.438  ; 8.438  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 8.744  ; 8.744  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 8.801  ; 8.801  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 8.231  ; 8.231  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 8.196  ; 8.196  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 8.603  ; 8.603  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 8.504  ; 8.504  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 8.430  ; 8.430  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 8.120  ; 8.120  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 8.901  ; 8.901  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 9.778  ; 9.778  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 9.554  ; 9.554  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 9.277  ; 9.277  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 9.314  ; 9.314  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 11.387 ; 11.387 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 10.198 ; 10.198 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 8.948  ; 8.948  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 9.118  ; 9.118  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 9.680  ; 9.680  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 9.800  ; 9.800  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 9.569  ; 9.569  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 9.702  ; 9.702  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 8.896  ; 8.896  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 9.750  ; 9.750  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 8.622  ; 8.622  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 10.212 ; 10.212 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 8.920  ; 8.920  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 9.720  ; 9.720  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 9.424  ; 9.424  ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 12.364 ; 12.364 ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 12.364 ; 12.364 ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 10.748 ; 10.748 ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 10.476 ; 10.476 ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 8.862  ; 8.862  ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 23.866 ; 23.866 ; Rise       ; clock1          ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 10.436 ; 10.436 ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 11.467 ; 11.467 ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 10.436 ; 10.436 ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 10.660 ; 10.660 ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 8.957  ; 8.957  ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 10.085 ; 10.085 ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 10.483 ; 10.483 ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 9.634  ; 9.634  ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 8.957  ; 8.957  ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 8.791  ; 8.791  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 9.483  ; 9.483  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 10.385 ; 10.385 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 8.874  ; 8.874  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 11.003 ; 11.003 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 8.840  ; 8.840  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 10.532 ; 10.532 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 9.073  ; 9.073  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 8.791  ; 8.791  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 8.852  ; 8.852  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 8.804  ; 8.804  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 9.117  ; 9.117  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 9.866  ; 9.866  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 9.504  ; 9.504  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 9.956  ; 9.956  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 9.486  ; 9.486  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 9.713  ; 9.713  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 10.080 ; 10.080 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 9.231  ; 9.231  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 9.090  ; 9.090  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 11.440 ; 11.440 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 9.278  ; 9.278  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 8.973  ; 8.973  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 10.695 ; 10.695 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 10.463 ; 10.463 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 10.160 ; 10.160 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 10.323 ; 10.323 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 9.377  ; 9.377  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 9.411  ; 9.411  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 10.605 ; 10.605 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 10.273 ; 10.273 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 10.782 ; 10.782 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 10.741 ; 10.741 ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 10.234 ; 10.234 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 11.026 ; 11.026 ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 10.937 ; 10.937 ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 11.559 ; 11.559 ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 10.876 ; 10.876 ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 10.526 ; 10.526 ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 10.913 ; 10.913 ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 11.482 ; 11.482 ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 10.620 ; 10.620 ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 10.609 ; 10.609 ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 11.990 ; 11.990 ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 10.234 ; 10.234 ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 10.851 ; 10.851 ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 12.416 ; 12.416 ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 11.955 ; 11.955 ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 12.312 ; 12.312 ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 12.132 ; 12.132 ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 12.751 ; 12.751 ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 12.222 ; 12.222 ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 12.278 ; 12.278 ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 11.543 ; 11.543 ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 12.658 ; 12.658 ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 11.333 ; 11.333 ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 11.440 ; 11.440 ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 10.945 ; 10.945 ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 12.316 ; 12.316 ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 10.766 ; 10.766 ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 12.315 ; 12.315 ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 12.216 ; 12.216 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 10.754 ; 10.754 ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 12.164 ; 12.164 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 11.628 ; 11.628 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 11.132 ; 11.132 ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 7.790  ; 7.790  ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 10.100 ; 10.100 ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 9.061  ; 9.061  ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 8.797  ; 8.797  ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 8.379  ; 8.379  ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 9.783  ; 9.783  ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 7.943  ; 7.943  ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 9.658  ; 9.658  ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 8.402  ; 8.402  ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 8.241  ; 8.241  ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 9.270  ; 9.270  ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 9.643  ; 9.643  ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 9.409  ; 9.409  ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 8.556  ; 8.556  ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 8.687  ; 8.687  ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 7.790  ; 7.790  ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 9.223  ; 9.223  ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 8.458  ; 8.458  ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 10.373 ; 10.373 ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 9.006  ; 9.006  ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 9.192  ; 9.192  ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 8.626  ; 8.626  ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 10.967 ; 10.967 ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 9.754  ; 9.754  ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 10.821 ; 10.821 ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 9.745  ; 9.745  ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 7.815  ; 7.815  ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 8.596  ; 8.596  ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 7.923  ; 7.923  ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 9.513  ; 9.513  ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 8.660  ; 8.660  ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 8.663  ; 8.663  ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 8.515  ; 8.515  ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 8.230  ; 8.230  ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 9.223  ; 9.223  ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 9.223  ; 9.223  ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 9.143  ; 9.143  ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 10.229 ; 10.229 ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 9.746  ; 9.746  ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 10.536 ; 10.536 ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 9.880  ; 9.880  ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 10.602 ; 10.602 ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 9.868  ; 9.868  ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 9.124  ; 9.124  ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 8.870  ; 8.870  ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 9.780  ; 9.780  ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 8.763  ; 8.763  ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 10.099 ; 10.099 ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 10.071 ; 10.071 ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 10.824 ; 10.824 ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 10.203 ; 10.203 ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 9.506  ; 9.506  ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 10.090 ; 10.090 ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 8.230  ; 8.230  ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 10.415 ; 10.415 ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 10.264 ; 10.264 ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 10.467 ; 10.467 ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 10.172 ; 10.172 ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 11.476 ; 11.476 ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 9.135  ; 9.135  ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 10.527 ; 10.527 ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 9.200  ; 9.200  ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 10.442 ; 10.442 ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 9.728  ; 9.728  ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 9.494  ; 9.494  ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 9.293  ; 9.293  ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 11.467 ; 11.467 ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 11.282 ; 11.282 ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 9.436  ; 9.436  ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 9.983  ; 9.983  ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 9.436  ; 9.436  ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 9.442  ; 9.442  ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 9.536  ; 9.536  ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 9.442  ; 9.442  ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 9.422  ; 9.422  ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 9.749  ; 9.749  ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 10.702 ; 10.702 ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 9.648  ; 9.648  ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 10.283 ; 10.283 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 9.648  ; 9.648  ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 9.660  ; 9.660  ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 10.256 ; 10.256 ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 9.999  ; 9.999  ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 10.298 ; 10.298 ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 9.779  ; 9.779  ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 10.024 ; 10.024 ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 10.133 ; 10.133 ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 9.660  ; 9.660  ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 11.090 ; 11.090 ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 10.816 ; 10.816 ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 10.979 ; 10.979 ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 11.084 ; 11.084 ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 10.318 ; 10.318 ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 10.846 ; 10.846 ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 10.979 ; 10.979 ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 10.093 ; 10.093 ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 11.107 ; 11.107 ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 9.962  ; 9.962  ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 11.223 ; 11.223 ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 10.454 ; 10.454 ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 9.825  ; 9.825  ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 11.213 ; 11.213 ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 9.251  ; 9.251  ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 9.241  ; 9.241  ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 9.294  ; 9.294  ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 10.052 ; 10.052 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 9.915  ; 9.915  ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 10.408 ; 10.408 ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 10.160 ; 10.160 ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 10.251 ; 10.251 ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 11.787 ; 11.787 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 10.602 ; 10.602 ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 11.448 ; 11.448 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 11.093 ; 11.093 ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 10.888 ; 10.888 ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 11.205 ; 11.205 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 11.274 ; 11.274 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 10.528 ; 10.528 ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 9.730  ; 9.730  ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 10.073 ; 10.073 ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 10.319 ; 10.319 ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 10.942 ; 10.942 ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 12.351 ; 12.351 ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 11.976 ; 11.976 ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 10.389 ; 10.389 ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 9.294  ; 9.294  ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 10.817 ; 10.817 ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 10.500 ; 10.500 ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 10.106 ; 10.106 ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 12.449 ; 12.449 ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 10.996 ; 10.996 ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 10.093 ; 10.093 ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 11.067 ; 11.067 ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 12.149 ; 12.149 ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 10.313 ; 10.313 ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 9.732  ; 9.732  ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 12.116 ; 12.116 ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 10.616 ; 10.616 ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 10.702 ; 10.702 ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 9.023  ; 9.023  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 9.473  ; 9.473  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 9.473  ; 9.473  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 10.502 ; 10.502 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 9.026  ; 9.026  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 10.570 ; 10.570 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 9.331  ; 9.331  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 9.306  ; 9.306  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 9.891  ; 9.891  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 10.088 ; 10.088 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 11.204 ; 11.204 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 9.978  ; 9.978  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 9.023  ; 9.023  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 10.043 ; 10.043 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 10.848 ; 10.848 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 10.275 ; 10.275 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 10.014 ; 10.014 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 9.880  ; 9.880  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 10.272 ; 10.272 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 10.847 ; 10.847 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 10.475 ; 10.475 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 12.460 ; 12.460 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 10.699 ; 10.699 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 9.869  ; 9.869  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 10.354 ; 10.354 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 9.819  ; 9.819  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 12.684 ; 12.684 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 10.985 ; 10.985 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 9.788  ; 9.788  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 9.996  ; 9.996  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 9.739  ; 9.739  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 9.319  ; 9.319  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 9.467  ; 9.467  ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 10.857 ; 10.857 ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 9.097  ; 9.097  ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 8.682  ; 8.682  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 8.992  ; 8.992  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 9.230  ; 9.230  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 8.682  ; 8.682  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 9.155  ; 9.155  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 10.275 ; 10.275 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 9.456  ; 9.456  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 9.067  ; 9.067  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 9.689  ; 9.689  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 8.961  ; 8.961  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 8.858  ; 8.858  ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 8.120  ; 8.120  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 8.214  ; 8.214  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 8.225  ; 8.225  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 8.612  ; 8.612  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 8.438  ; 8.438  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 8.744  ; 8.744  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 8.801  ; 8.801  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 8.231  ; 8.231  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 8.196  ; 8.196  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 8.603  ; 8.603  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 8.504  ; 8.504  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 8.430  ; 8.430  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 8.120  ; 8.120  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 8.901  ; 8.901  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 9.778  ; 9.778  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 9.554  ; 9.554  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 9.277  ; 9.277  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 9.314  ; 9.314  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 11.387 ; 11.387 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 10.198 ; 10.198 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 8.948  ; 8.948  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 9.118  ; 9.118  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 9.680  ; 9.680  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 9.800  ; 9.800  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 9.569  ; 9.569  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 9.702  ; 9.702  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 8.896  ; 8.896  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 9.750  ; 9.750  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 8.622  ; 8.622  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 10.212 ; 10.212 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 8.920  ; 8.920  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 9.720  ; 9.720  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 9.424  ; 9.424  ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 8.862  ; 8.862  ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 11.547 ; 11.547 ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 9.678  ; 9.678  ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 10.476 ; 10.476 ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 8.862  ; 8.862  ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 12.504 ; 12.504 ; Rise       ; clock1          ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clock1 ; 73.710 ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clock1 ; 0.215 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Fast Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock1              ; 37.620 ; 0.000         ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock1'                                                                                                                                                                                                                                                                                                            ;
+--------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                               ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 73.710 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 6.318      ;
; 73.713 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 6.315      ;
; 73.725 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 6.303      ;
; 73.728 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 6.300      ;
; 73.976 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]                                                          ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a9~portb_address_reg0  ; clock1       ; clock1      ; 80.000       ; 0.038      ; 6.061      ;
; 73.983 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 6.045      ;
; 73.986 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]                                                          ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a0~portb_address_reg0  ; clock1       ; clock1      ; 80.000       ; 0.043      ; 6.056      ;
; 73.986 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 6.042      ;
; 73.994 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]                                                         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a9~portb_address_reg0  ; clock1       ; clock1      ; 80.000       ; 0.038      ; 6.043      ;
; 74.003 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.003     ; 6.026      ;
; 74.004 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]                                                         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a0~portb_address_reg0  ; clock1       ; clock1      ; 80.000       ; 0.043      ; 6.038      ;
; 74.006 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.003     ; 6.023      ;
; 74.023 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]                                                          ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a18~portb_address_reg0 ; clock1       ; clock1      ; 80.000       ; 0.048      ; 6.024      ;
; 74.041 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]                                                         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a18~portb_address_reg0 ; clock1       ; clock1      ; 80.000       ; 0.048      ; 6.006      ;
; 74.085 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.003     ; 5.944      ;
; 74.088 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.003     ; 5.941      ;
; 74.107 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.921      ;
; 74.110 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.918      ;
; 74.110 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.918      ;
; 74.113 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.915      ;
; 74.125 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.903      ;
; 74.128 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.900      ;
; 74.132 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.003     ; 5.897      ;
; 74.135 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.003     ; 5.894      ;
; 74.140 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.888      ;
; 74.143 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.885      ;
; 74.148 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.003     ; 5.881      ;
; 74.151 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.003     ; 5.878      ;
; 74.183 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.845      ;
; 74.186 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.842      ;
; 74.193 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]                                                          ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a27~portb_address_reg0 ; clock1       ; clock1      ; 80.000       ; 0.051      ; 5.857      ;
; 74.211 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]                                                         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a27~portb_address_reg0 ; clock1       ; clock1      ; 80.000       ; 0.051      ; 5.839      ;
; 74.220 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[15]                                  ; clock1       ; clock1      ; 80.000       ; -0.060     ; 5.752      ;
; 74.220 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[15]                                  ; clock1       ; clock1      ; 80.000       ; -0.060     ; 5.752      ;
; 74.220 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[15]                                  ; clock1       ; clock1      ; 80.000       ; -0.060     ; 5.752      ;
; 74.220 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[15]                                  ; clock1       ; clock1      ; 80.000       ; -0.060     ; 5.752      ;
; 74.237 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.003     ; 5.792      ;
; 74.240 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.003     ; 5.789      ;
; 74.252 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a9~portb_address_reg0  ; clock1       ; clock1      ; 80.000       ; 0.038      ; 5.785      ;
; 74.259 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[7]                                   ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.703      ;
; 74.259 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[7]                                   ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.703      ;
; 74.259 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[7]                                   ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.703      ;
; 74.259 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[7]                                   ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.703      ;
; 74.262 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a0~portb_address_reg0  ; clock1       ; clock1      ; 80.000       ; 0.043      ; 5.780      ;
; 74.269 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]                                                          ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a9~portb_address_reg0  ; clock1       ; clock1      ; 80.000       ; 0.039      ; 5.769      ;
; 74.272 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[8]                                   ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.690      ;
; 74.272 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[8]                                   ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.690      ;
; 74.272 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[8]                                   ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.690      ;
; 74.272 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[8]                                   ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.690      ;
; 74.274 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[8]                                      ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.688      ;
; 74.274 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[8]                                      ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.688      ;
; 74.274 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[8]                                      ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.688      ;
; 74.274 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[8]                                      ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.688      ;
; 74.279 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]                                                          ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a0~portb_address_reg0  ; clock1       ; clock1      ; 80.000       ; 0.044      ; 5.764      ;
; 74.284 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[12]                                     ; clock1       ; clock1      ; 80.000       ; -0.056     ; 5.692      ;
; 74.284 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[12]                                     ; clock1       ; clock1      ; 80.000       ; -0.056     ; 5.692      ;
; 74.284 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[12]                                     ; clock1       ; clock1      ; 80.000       ; -0.056     ; 5.692      ;
; 74.284 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[12]                                     ; clock1       ; clock1      ; 80.000       ; -0.056     ; 5.692      ;
; 74.287 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[12]                                  ; clock1       ; clock1      ; 80.000       ; -0.056     ; 5.689      ;
; 74.287 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[30]                                     ; clock1       ; clock1      ; 80.000       ; -0.067     ; 5.678      ;
; 74.287 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[12]                                  ; clock1       ; clock1      ; 80.000       ; -0.056     ; 5.689      ;
; 74.287 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[12]                                  ; clock1       ; clock1      ; 80.000       ; -0.056     ; 5.689      ;
; 74.287 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[12]                                  ; clock1       ; clock1      ; 80.000       ; -0.056     ; 5.689      ;
; 74.287 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[30]                                     ; clock1       ; clock1      ; 80.000       ; -0.067     ; 5.678      ;
; 74.287 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[30]                                     ; clock1       ; clock1      ; 80.000       ; -0.067     ; 5.678      ;
; 74.287 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[30]                                     ; clock1       ; clock1      ; 80.000       ; -0.067     ; 5.678      ;
; 74.299 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a18~portb_address_reg0 ; clock1       ; clock1      ; 80.000       ; 0.048      ; 5.748      ;
; 74.303 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[6]                                      ; clock1       ; clock1      ; 80.000       ; -0.056     ; 5.673      ;
; 74.303 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[6]                                      ; clock1       ; clock1      ; 80.000       ; -0.056     ; 5.673      ;
; 74.303 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[6]                                      ; clock1       ; clock1      ; 80.000       ; -0.056     ; 5.673      ;
; 74.303 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[6]                                      ; clock1       ; clock1      ; 80.000       ; -0.056     ; 5.673      ;
; 74.304 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[6]                                   ; clock1       ; clock1      ; 80.000       ; -0.056     ; 5.672      ;
; 74.304 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[6]                                   ; clock1       ; clock1      ; 80.000       ; -0.056     ; 5.672      ;
; 74.304 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[6]                                   ; clock1       ; clock1      ; 80.000       ; -0.056     ; 5.672      ;
; 74.304 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[6]                                   ; clock1       ; clock1      ; 80.000       ; -0.056     ; 5.672      ;
; 74.316 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]                                                          ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a18~portb_address_reg0 ; clock1       ; clock1      ; 80.000       ; 0.049      ; 5.732      ;
; 74.339 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[1]                                      ; clock1       ; clock1      ; 80.000       ; -0.059     ; 5.634      ;
; 74.339 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[1]                                      ; clock1       ; clock1      ; 80.000       ; -0.059     ; 5.634      ;
; 74.339 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[1]                                      ; clock1       ; clock1      ; 80.000       ; -0.059     ; 5.634      ;
; 74.339 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[1]                                      ; clock1       ; clock1      ; 80.000       ; -0.059     ; 5.634      ;
; 74.348 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                  ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.680      ;
; 74.351 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[19]                                     ; clock1       ; clock1      ; 80.000       ; -0.066     ; 5.615      ;
; 74.351 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]                                                         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a9~portb_address_reg0  ; clock1       ; clock1      ; 80.000       ; 0.039      ; 5.687      ;
; 74.351 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                     ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.677      ;
; 74.351 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[19]                                     ; clock1       ; clock1      ; 80.000       ; -0.066     ; 5.615      ;
; 74.351 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[19]                                     ; clock1       ; clock1      ; 80.000       ; -0.066     ; 5.615      ;
; 74.351 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[19]                                     ; clock1       ; clock1      ; 80.000       ; -0.066     ; 5.615      ;
; 74.353 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[18]                                     ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.609      ;
; 74.353 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[18]                                     ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.609      ;
; 74.353 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[18]                                     ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.609      ;
; 74.353 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[18]                                     ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.609      ;
; 74.354 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[29]                                     ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.608      ;
; 74.354 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[29]                                     ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.608      ;
; 74.354 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[29]                                     ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.608      ;
; 74.354 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[29]                                     ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.608      ;
; 74.356 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[29]                                  ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.606      ;
; 74.356 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[29]                                  ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.606      ;
; 74.356 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[29]                                  ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.606      ;
; 74.356 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[29]                                  ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.606      ;
; 74.358 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[18]                                  ; clock1       ; clock1      ; 80.000       ; -0.070     ; 5.604      ;
+--------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock1'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                                            ; To Node                                                                                                                                                                                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                                                                                                                                                                                         ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                                                                                                                                                                                           ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                                      ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                      ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][27]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][27]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.387      ;
; 0.236 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][11]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][11]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[30]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][30]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][16]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][16]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][15]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][15]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][7]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][7]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[22]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][22]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][22]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][22]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][17]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][17]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][16]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][16]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][15]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][15]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[8]                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][8]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][4]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][4]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][4]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][4]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|holdff ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|regoutff ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][31]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][31]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][30]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][30]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[28]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][28]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][24]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][24]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][23]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][23]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][22]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][22]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][19]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][19]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][18]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][18]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][14]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][14]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][12]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][12]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][11]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][11]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][6]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][6]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[5]                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][5]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][3]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][3]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][2]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][2]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][0]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][0]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][30]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][30]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][29]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][29]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][27]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][27]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[26]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][26]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][26]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][26]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][21]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][21]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[6]                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][6]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[1]                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[2]                                                                                                                                                                                                            ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[2]                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                                                            ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][28]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][28]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][26]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][26]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][25]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][25]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][25]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][25]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][23]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][23]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][20]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][20]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][18]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][18]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[11]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][11]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][7]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][7]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][6]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][6]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|segment_wrapped_delayed                                                                                                                                                                                                           ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|holdff  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|regoutff  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][27]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][27]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][24]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][24]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][19]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][19]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][14]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][14]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][14]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][14]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][13]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][13]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][6]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][6]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][5]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][5]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var                                                                                                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][31]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][31]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][25]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][25]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][21]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][21]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][20]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][20]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][8]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][8]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][1]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                                                                                                                                                                                                       ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[24]                                                                                                                                                                                                                                          ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|holdff  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|regoutff  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[9]                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][9]                                                                                                                                                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                                                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]                                                                                                                                                                                                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                                                                                                                                                                                                         ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|holdff ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|regoutff ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]                                                                                                                                                                                                                                       ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]                                                                                                                                                                                                                                          ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|run                                                                                                                                                                                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.402      ;
; 0.290 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|holdff ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|regoutff ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.442      ;
; 0.291 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|holdff  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|regoutff  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[7]                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|regoutff  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.444      ;
; 0.295 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|holdff ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|regoutff ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.447      ;
; 0.297 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|holdff ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|regoutff ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.449      ;
; 0.298 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[4]                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|regoutff  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.450      ;
; 0.300 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[31]                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|regoutff ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.452      ;
; 0.310 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][32]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][32]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.462      ;
; 0.310 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][10]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][10]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.001      ; 0.463      ;
; 0.311 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|holdff ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|regoutff ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.463      ;
; 0.311 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][10]                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][10]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; -0.001     ; 0.462      ;
; 0.312 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[3]                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|regoutff  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.464      ;
; 0.312 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[17]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][17]                                                                                                                                                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.464      ;
; 0.313 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|holdff ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|regoutff ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.465      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock1'                                                                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg4 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg4 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg5 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg5 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg6 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg6 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg32 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg32 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; clock1 ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 6.795  ; 6.795  ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 6.302  ; 6.302  ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 6.795  ; 6.795  ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 7.217  ; 7.217  ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 6.090  ; 6.090  ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 5.861  ; 5.861  ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 6.090  ; 6.090  ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 5.818  ; 5.818  ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 5.815  ; 5.815  ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 7.716  ; 7.716  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 7.008  ; 7.008  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 6.972  ; 6.972  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 7.066  ; 7.066  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 7.162  ; 7.162  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 7.027  ; 7.027  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 6.973  ; 6.973  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 6.748  ; 6.748  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 6.561  ; 6.561  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 7.061  ; 7.061  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 6.849  ; 6.849  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 6.723  ; 6.723  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 7.203  ; 7.203  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 7.166  ; 7.166  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 7.054  ; 7.054  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 7.264  ; 7.264  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 6.881  ; 6.881  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 7.190  ; 7.190  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 7.023  ; 7.023  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 6.545  ; 6.545  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 7.716  ; 7.716  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 6.733  ; 6.733  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 6.659  ; 6.659  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 7.523  ; 7.523  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 7.611  ; 7.611  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 7.247  ; 7.247  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 7.302  ; 7.302  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 7.103  ; 7.103  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 6.805  ; 6.805  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 7.452  ; 7.452  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 7.390  ; 7.390  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 7.341  ; 7.341  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 7.562  ; 7.562  ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 10.822 ; 10.822 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 9.772  ; 9.772  ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 8.527  ; 8.527  ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 8.844  ; 8.844  ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 8.600  ; 8.600  ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 8.578  ; 8.578  ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 9.202  ; 9.202  ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 9.330  ; 9.330  ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 9.029  ; 9.029  ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 9.001  ; 9.001  ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 9.467  ; 9.467  ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 8.799  ; 8.799  ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 8.997  ; 8.997  ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 9.657  ; 9.657  ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 9.817  ; 9.817  ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 9.805  ; 9.805  ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 9.694  ; 9.694  ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 10.249 ; 10.249 ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 9.859  ; 9.859  ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 10.136 ; 10.136 ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 9.730  ; 9.730  ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 10.252 ; 10.252 ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 9.926  ; 9.926  ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 10.122 ; 10.122 ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 9.686  ; 9.686  ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 10.822 ; 10.822 ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 9.686  ; 9.686  ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 10.595 ; 10.595 ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 10.636 ; 10.636 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 9.531  ; 9.531  ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 10.560 ; 10.560 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 10.330 ; 10.330 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 10.395 ; 10.395 ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 5.890  ; 5.890  ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 5.492  ; 5.492  ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 4.932  ; 4.932  ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 4.899  ; 4.899  ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 4.656  ; 4.656  ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 5.291  ; 5.291  ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 4.444  ; 4.444  ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 5.183  ; 5.183  ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 4.666  ; 4.666  ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 4.583  ; 4.583  ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 5.029  ; 5.029  ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 5.249  ; 5.249  ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 5.067  ; 5.067  ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 4.829  ; 4.829  ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 4.785  ; 4.785  ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 4.340  ; 4.340  ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 5.059  ; 5.059  ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 4.654  ; 4.654  ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 5.611  ; 5.611  ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 4.987  ; 4.987  ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 4.989  ; 4.989  ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 4.725  ; 4.725  ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 5.890  ; 5.890  ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 5.420  ; 5.420  ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 5.854  ; 5.854  ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 5.343  ; 5.343  ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 4.399  ; 4.399  ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 4.695  ; 4.695  ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 4.441  ; 4.441  ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 5.232  ; 5.232  ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 4.830  ; 4.830  ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 4.866  ; 4.866  ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 4.852  ; 4.852  ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 7.451  ; 7.451  ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 5.126  ; 5.126  ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 5.126  ; 5.126  ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 5.286  ; 5.286  ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 5.821  ; 5.821  ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 5.719  ; 5.719  ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 6.254  ; 6.254  ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 5.862  ; 5.862  ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 6.334  ; 6.334  ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 5.963  ; 5.963  ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 5.776  ; 5.776  ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 5.666  ; 5.666  ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 6.187  ; 6.187  ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 5.690  ; 5.690  ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 6.386  ; 6.386  ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 6.182  ; 6.182  ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 6.871  ; 6.871  ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 6.374  ; 6.374  ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 6.314  ; 6.314  ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 6.638  ; 6.638  ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 5.726  ; 5.726  ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 6.796  ; 6.796  ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 6.787  ; 6.787  ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 6.869  ; 6.869  ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 6.718  ; 6.718  ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 7.451  ; 7.451  ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 6.463  ; 6.463  ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 7.096  ; 7.096  ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 6.534  ; 6.534  ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 7.121  ; 7.121  ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 6.848  ; 6.848  ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 6.732  ; 6.732  ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 6.829  ; 6.829  ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 6.302  ; 6.302  ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 8.992  ; 8.992  ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 6.287  ; 6.287  ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 6.287  ; 6.287  ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 5.864  ; 5.864  ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 6.306  ; 6.306  ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 6.296  ; 6.296  ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 6.306  ; 6.306  ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 6.413  ; 6.413  ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 6.515  ; 6.515  ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 7.442  ; 7.442  ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 6.394  ; 6.394  ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 6.394  ; 6.394  ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 6.285  ; 6.285  ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 10.515 ; 10.515 ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 9.799  ; 9.799  ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 9.942  ; 9.942  ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 9.805  ; 9.805  ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 9.643  ; 9.643  ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 9.980  ; 9.980  ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 9.784  ; 9.784  ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 9.565  ; 9.565  ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 10.515 ; 10.515 ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 10.140 ; 10.140 ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 10.227 ; 10.227 ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 9.696  ; 9.696  ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 9.718  ; 9.718  ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 10.170 ; 10.170 ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 10.227 ; 10.227 ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 9.744  ; 9.744  ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 9.686  ; 9.686  ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 9.789  ; 9.789  ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 10.413 ; 10.413 ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 9.549  ; 9.549  ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 9.689  ; 9.689  ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 10.403 ; 10.403 ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 6.757  ; 6.757  ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 6.747  ; 6.747  ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 10.799 ; 10.799 ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 10.246 ; 10.246 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 10.146 ; 10.146 ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 9.737  ; 9.737  ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 9.700  ; 9.700  ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 9.818  ; 9.818  ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 10.427 ; 10.427 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 9.820  ; 9.820  ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 10.288 ; 10.288 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 9.980  ; 9.980  ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 9.777  ; 9.777  ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 10.048 ; 10.048 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 10.493 ; 10.493 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 9.742  ; 9.742  ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 9.368  ; 9.368  ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 9.648  ; 9.648  ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 10.017 ; 10.017 ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 10.128 ; 10.128 ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 10.799 ; 10.799 ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 10.610 ; 10.610 ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 9.829  ; 9.829  ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 9.665  ; 9.665  ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 10.049 ; 10.049 ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 9.734  ; 9.734  ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 9.710  ; 9.710  ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 10.521 ; 10.521 ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 9.875  ; 9.875  ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 9.862  ; 9.862  ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 9.965  ; 9.965  ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 10.713 ; 10.713 ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 9.814  ; 9.814  ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 9.758  ; 9.758  ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 10.417 ; 10.417 ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 9.391  ; 9.391  ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 7.442  ; 7.442  ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 7.949  ; 7.949  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 5.247  ; 5.247  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 5.247  ; 5.247  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 5.552  ; 5.552  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 5.477  ; 5.477  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 6.247  ; 6.247  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 5.539  ; 5.539  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 5.628  ; 5.628  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 5.794  ; 5.794  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 5.850  ; 5.850  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 6.517  ; 6.517  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 5.952  ; 5.952  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 5.738  ; 5.738  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 6.288  ; 6.288  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 6.536  ; 6.536  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 6.370  ; 6.370  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 6.204  ; 6.204  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 6.188  ; 6.188  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 6.310  ; 6.310  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 6.729  ; 6.729  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 6.652  ; 6.652  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 7.552  ; 7.552  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 6.819  ; 6.819  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 6.585  ; 6.585  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 6.596  ; 6.596  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 6.371  ; 6.371  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 7.949  ; 7.949  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 7.008  ; 7.008  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 6.909  ; 6.909  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 6.922  ; 6.922  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 6.837  ; 6.837  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 6.757  ; 6.757  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 6.672  ; 6.672  ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 6.957  ; 6.957  ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 6.631  ; 6.631  ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 5.587  ; 5.587  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 4.947  ; 4.947  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 5.073  ; 5.073  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 4.789  ; 4.789  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 5.005  ; 5.005  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 5.587  ; 5.587  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 5.072  ; 5.072  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 5.041  ; 5.041  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 5.286  ; 5.286  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 4.931  ; 4.931  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 4.887  ; 4.887  ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 6.086  ; 6.086  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 4.606  ; 4.606  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 4.568  ; 4.568  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 4.774  ; 4.774  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 4.632  ; 4.632  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 4.774  ; 4.774  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 4.810  ; 4.810  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 4.579  ; 4.579  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 4.583  ; 4.583  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 4.732  ; 4.732  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 4.790  ; 4.790  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 4.700  ; 4.700  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 4.596  ; 4.596  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 4.810  ; 4.810  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 5.224  ; 5.224  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 5.248  ; 5.248  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 5.099  ; 5.099  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 5.072  ; 5.072  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 6.086  ; 6.086  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 5.523  ; 5.523  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 4.914  ; 4.914  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 4.962  ; 4.962  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 5.337  ; 5.337  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 5.263  ; 5.263  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 5.147  ; 5.147  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 5.355  ; 5.355  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 4.928  ; 4.928  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 5.209  ; 5.209  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 4.832  ; 4.832  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 5.451  ; 5.451  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 4.818  ; 4.818  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 5.345  ; 5.345  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 5.169  ; 5.169  ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 6.469  ; 6.469  ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 6.469  ; 6.469  ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 5.736  ; 5.736  ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 5.733  ; 5.733  ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 4.940  ; 4.940  ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 11.061 ; 11.061 ; Rise       ; clock1          ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 5.591 ; 5.591 ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 6.196 ; 6.196 ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 5.591 ; 5.591 ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 5.642 ; 5.642 ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 4.892 ; 4.892 ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 5.353 ; 5.353 ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 5.538 ; 5.538 ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 5.291 ; 5.291 ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 4.892 ; 4.892 ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 4.802 ; 4.802 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 5.190 ; 5.190 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 5.568 ; 5.568 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 4.886 ; 4.886 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 5.850 ; 5.850 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 4.874 ; 4.874 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 5.679 ; 5.679 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 4.944 ; 4.944 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 4.802 ; 4.802 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 4.879 ; 4.879 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 4.823 ; 4.823 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 4.958 ; 4.958 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 5.304 ; 5.304 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 5.173 ; 5.173 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 5.361 ; 5.361 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 5.252 ; 5.252 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 5.342 ; 5.342 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 5.359 ; 5.359 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 5.080 ; 5.080 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 4.943 ; 4.943 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 6.131 ; 6.131 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 5.093 ; 5.093 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 4.933 ; 4.933 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 5.819 ; 5.819 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 5.698 ; 5.698 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 5.405 ; 5.405 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 5.532 ; 5.532 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 5.159 ; 5.159 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 5.166 ; 5.166 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 5.678 ; 5.678 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 5.514 ; 5.514 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 5.760 ; 5.760 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 5.835 ; 5.835 ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 5.528 ; 5.528 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 5.837 ; 5.837 ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 5.805 ; 5.805 ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 6.098 ; 6.098 ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 5.775 ; 5.775 ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 5.587 ; 5.587 ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 5.809 ; 5.809 ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 6.064 ; 6.064 ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 5.657 ; 5.657 ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 5.633 ; 5.633 ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 6.316 ; 6.316 ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 5.528 ; 5.528 ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 5.747 ; 5.747 ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 6.381 ; 6.381 ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 6.296 ; 6.296 ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 6.428 ; 6.428 ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 6.373 ; 6.373 ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 6.704 ; 6.704 ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 6.375 ; 6.375 ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 6.504 ; 6.504 ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 6.122 ; 6.122 ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 6.567 ; 6.567 ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 5.930 ; 5.930 ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 6.023 ; 6.023 ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 5.902 ; 5.902 ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 6.501 ; 6.501 ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 5.705 ; 5.705 ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 6.501 ; 6.501 ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 6.438 ; 6.438 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 5.695 ; 5.695 ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 6.370 ; 6.370 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 6.189 ; 6.189 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 5.993 ; 5.993 ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 4.340 ; 4.340 ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 5.492 ; 5.492 ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 4.932 ; 4.932 ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 4.899 ; 4.899 ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 4.656 ; 4.656 ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 5.291 ; 5.291 ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 4.444 ; 4.444 ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 5.183 ; 5.183 ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 4.666 ; 4.666 ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 4.583 ; 4.583 ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 5.029 ; 5.029 ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 5.249 ; 5.249 ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 5.067 ; 5.067 ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 4.829 ; 4.829 ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 4.785 ; 4.785 ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 4.340 ; 4.340 ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 5.059 ; 5.059 ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 4.654 ; 4.654 ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 5.611 ; 5.611 ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 4.987 ; 4.987 ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 4.989 ; 4.989 ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 4.725 ; 4.725 ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 5.890 ; 5.890 ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 5.420 ; 5.420 ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 5.854 ; 5.854 ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 5.343 ; 5.343 ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 4.399 ; 4.399 ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 4.695 ; 4.695 ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 4.441 ; 4.441 ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 5.232 ; 5.232 ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 4.830 ; 4.830 ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 4.866 ; 4.866 ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 4.852 ; 4.852 ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 4.524 ; 4.524 ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 5.126 ; 5.126 ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 5.126 ; 5.126 ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 5.038 ; 5.038 ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 5.421 ; 5.421 ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 5.264 ; 5.264 ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 5.672 ; 5.672 ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 5.247 ; 5.247 ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 5.686 ; 5.686 ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 5.283 ; 5.283 ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 4.977 ; 4.977 ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 4.838 ; 4.838 ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 5.330 ; 5.330 ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 4.792 ; 4.792 ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 5.456 ; 5.456 ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 5.329 ; 5.329 ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 5.866 ; 5.866 ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 5.445 ; 5.445 ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 5.189 ; 5.189 ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 5.486 ; 5.486 ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 4.524 ; 4.524 ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 5.560 ; 5.560 ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 5.532 ; 5.532 ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 5.580 ; 5.580 ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 5.390 ; 5.390 ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 6.093 ; 6.093 ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 4.990 ; 4.990 ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 5.596 ; 5.596 ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 5.010 ; 5.010 ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 5.551 ; 5.551 ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 5.248 ; 5.248 ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 5.097 ; 5.097 ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 5.038 ; 5.038 ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 6.196 ; 6.196 ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 5.918 ; 5.918 ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 5.105 ; 5.105 ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 5.387 ; 5.387 ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 5.105 ; 5.105 ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 5.194 ; 5.194 ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 5.224 ; 5.224 ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 5.194 ; 5.194 ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 5.151 ; 5.151 ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 5.252 ; 5.252 ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 5.867 ; 5.867 ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 5.232 ; 5.232 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 5.524 ; 5.524 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 5.232 ; 5.232 ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 5.294 ; 5.294 ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 5.576 ; 5.576 ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 5.440 ; 5.440 ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 5.524 ; 5.524 ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 5.335 ; 5.335 ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 5.507 ; 5.507 ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 5.509 ; 5.509 ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 5.294 ; 5.294 ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 5.984 ; 5.984 ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 5.833 ; 5.833 ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 5.918 ; 5.918 ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 5.921 ; 5.921 ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 5.446 ; 5.446 ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 5.863 ; 5.863 ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 5.918 ; 5.918 ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 5.469 ; 5.469 ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 5.824 ; 5.824 ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 5.481 ; 5.481 ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 6.106 ; 6.106 ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 5.585 ; 5.585 ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 5.381 ; 5.381 ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 6.096 ; 6.096 ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 5.184 ; 5.184 ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 5.174 ; 5.174 ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 5.104 ; 5.104 ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 5.545 ; 5.545 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 5.445 ; 5.445 ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 5.454 ; 5.454 ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 5.497 ; 5.497 ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 5.492 ; 5.492 ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 6.213 ; 6.213 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 5.653 ; 5.653 ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 6.112 ; 6.112 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 5.862 ; 5.862 ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 5.645 ; 5.645 ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 5.924 ; 5.924 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 6.102 ; 6.102 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 5.566 ; 5.566 ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 5.228 ; 5.228 ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 5.408 ; 5.408 ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 5.503 ; 5.503 ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 5.831 ; 5.831 ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 6.522 ; 6.522 ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 6.297 ; 6.297 ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 5.537 ; 5.537 ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 5.104 ; 5.104 ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 5.747 ; 5.747 ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 5.558 ; 5.558 ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 5.462 ; 5.462 ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 6.544 ; 6.544 ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 5.777 ; 5.777 ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 5.460 ; 5.460 ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 5.829 ; 5.829 ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 6.426 ; 6.426 ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 5.573 ; 5.573 ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 5.299 ; 5.299 ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 6.269 ; 6.269 ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 5.659 ; 5.659 ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 5.867 ; 5.867 ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 4.875 ; 4.875 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 5.247 ; 5.247 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 5.247 ; 5.247 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 5.552 ; 5.552 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 4.953 ; 4.953 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 5.687 ; 5.687 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 5.047 ; 5.047 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 5.106 ; 5.106 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 5.337 ; 5.337 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 5.392 ; 5.392 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 5.956 ; 5.956 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 5.363 ; 5.363 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 4.875 ; 4.875 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 5.401 ; 5.401 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 5.754 ; 5.754 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 5.510 ; 5.510 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 5.422 ; 5.422 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 5.383 ; 5.383 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 5.426 ; 5.426 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 5.669 ; 5.669 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 5.570 ; 5.570 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 6.573 ; 6.573 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 5.646 ; 5.646 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 5.392 ; 5.392 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 5.508 ; 5.508 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 5.283 ; 5.283 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 6.714 ; 6.714 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 5.750 ; 5.750 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 5.378 ; 5.378 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 5.352 ; 5.352 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 5.228 ; 5.228 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 5.114 ; 5.114 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 5.089 ; 5.089 ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 5.753 ; 5.753 ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 5.056 ; 5.056 ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 4.789 ; 4.789 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 4.947 ; 4.947 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 5.073 ; 5.073 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 4.789 ; 4.789 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 5.005 ; 5.005 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 5.587 ; 5.587 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 5.072 ; 5.072 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 5.041 ; 5.041 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 5.286 ; 5.286 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 4.931 ; 4.931 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 4.887 ; 4.887 ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 4.568 ; 4.568 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 4.606 ; 4.606 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 4.568 ; 4.568 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 4.774 ; 4.774 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 4.632 ; 4.632 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 4.774 ; 4.774 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 4.810 ; 4.810 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 4.579 ; 4.579 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 4.583 ; 4.583 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 4.732 ; 4.732 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 4.790 ; 4.790 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 4.700 ; 4.700 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 4.596 ; 4.596 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 4.810 ; 4.810 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 5.224 ; 5.224 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 5.248 ; 5.248 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 5.099 ; 5.099 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 5.072 ; 5.072 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 6.086 ; 6.086 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 5.523 ; 5.523 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 4.914 ; 4.914 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 4.962 ; 4.962 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 5.337 ; 5.337 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 5.263 ; 5.263 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 5.147 ; 5.147 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 5.355 ; 5.355 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 4.928 ; 4.928 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 5.209 ; 5.209 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 4.832 ; 4.832 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 5.451 ; 5.451 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 4.818 ; 4.818 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 5.345 ; 5.345 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 5.169 ; 5.169 ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 4.940 ; 4.940 ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 6.094 ; 6.094 ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 5.234 ; 5.234 ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 5.733 ; 5.733 ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 4.940 ; 4.940 ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 6.558 ; 6.558 ; Rise       ; clock1          ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+----------------------+--------+-------+----------+---------+---------------------+
; Clock                ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack     ; 64.621 ; 0.215 ; N/A      ; N/A     ; 37.620              ;
;  altera_reserved_tck ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
;  clock1              ; 64.621 ; 0.215 ; N/A      ; N/A     ; 37.620              ;
; Design-wide TNS      ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clock1              ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 13.191 ; 13.191 ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 11.693 ; 11.693 ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 13.191 ; 13.191 ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 14.134 ; 14.134 ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 11.670 ; 11.670 ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 11.137 ; 11.137 ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 11.670 ; 11.670 ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 10.780 ; 10.780 ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 10.876 ; 10.876 ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 15.058 ; 15.058 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 13.732 ; 13.732 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 13.576 ; 13.576 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 13.854 ; 13.854 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 14.007 ; 14.007 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 13.807 ; 13.807 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 13.530 ; 13.530 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 13.120 ; 13.120 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 12.671 ; 12.671 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 13.844 ; 13.844 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 13.371 ; 13.371 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 13.085 ; 13.085 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 14.172 ; 14.172 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 14.073 ; 14.073 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 13.861 ; 13.861 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 14.051 ; 14.051 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 13.325 ; 13.325 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 14.263 ; 14.263 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 13.691 ; 13.691 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 12.737 ; 12.737 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 15.058 ; 15.058 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 12.986 ; 12.986 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 12.912 ; 12.912 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 14.513 ; 14.513 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 14.820 ; 14.820 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 14.233 ; 14.233 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 14.331 ; 14.331 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 13.791 ; 13.791 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 13.087 ; 13.087 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 14.572 ; 14.572 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 14.473 ; 14.473 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 14.293 ; 14.293 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 14.586 ; 14.586 ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 23.332 ; 23.332 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 19.522 ; 19.522 ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 18.747 ; 18.747 ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 19.425 ; 19.425 ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 18.464 ; 18.464 ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 18.113 ; 18.113 ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 19.005 ; 19.005 ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 19.564 ; 19.564 ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 18.721 ; 18.721 ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 18.719 ; 18.719 ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 19.856 ; 19.856 ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 17.820 ; 17.820 ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 18.427 ; 18.427 ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 19.999 ; 19.999 ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 19.878 ; 19.878 ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 20.057 ; 20.057 ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 19.688 ; 19.688 ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 20.751 ; 20.751 ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 20.116 ; 20.116 ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 21.356 ; 21.356 ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 20.932 ; 20.932 ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 22.414 ; 22.414 ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 21.605 ; 21.605 ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 21.735 ; 21.735 ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 20.871 ; 20.871 ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 23.332 ; 23.332 ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 21.363 ; 21.363 ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 22.868 ; 22.868 ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 22.934 ; 22.934 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 20.694 ; 20.694 ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 23.028 ; 23.028 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 22.675 ; 22.675 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 22.141 ; 22.141 ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 10.967 ; 10.967 ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 10.100 ; 10.100 ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 9.061  ; 9.061  ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 8.797  ; 8.797  ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 8.379  ; 8.379  ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 9.783  ; 9.783  ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 7.943  ; 7.943  ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 9.658  ; 9.658  ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 8.402  ; 8.402  ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 8.241  ; 8.241  ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 9.270  ; 9.270  ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 9.643  ; 9.643  ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 9.409  ; 9.409  ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 8.556  ; 8.556  ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 8.687  ; 8.687  ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 7.790  ; 7.790  ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 9.223  ; 9.223  ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 8.458  ; 8.458  ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 10.373 ; 10.373 ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 9.006  ; 9.006  ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 9.192  ; 9.192  ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 8.626  ; 8.626  ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 10.967 ; 10.967 ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 9.754  ; 9.754  ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 10.821 ; 10.821 ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 9.745  ; 9.745  ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 7.815  ; 7.815  ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 8.596  ; 8.596  ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 7.923  ; 7.923  ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 9.513  ; 9.513  ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 8.660  ; 8.660  ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 8.663  ; 8.663  ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 8.515  ; 8.515  ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 14.288 ; 14.288 ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 9.223  ; 9.223  ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 9.223  ; 9.223  ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 9.662  ; 9.662  ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 11.180 ; 11.180 ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 10.754 ; 10.754 ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 11.837 ; 11.837 ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 11.250 ; 11.250 ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 12.040 ; 12.040 ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 11.370 ; 11.370 ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 10.835 ; 10.835 ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 10.644 ; 10.644 ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 11.604 ; 11.604 ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 10.684 ; 10.684 ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 12.089 ; 12.089 ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 11.887 ; 11.887 ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 12.965 ; 12.965 ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 12.162 ; 12.162 ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 11.838 ; 11.838 ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 12.478 ; 12.478 ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 10.732 ; 10.732 ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 12.987 ; 12.987 ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 12.866 ; 12.866 ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 13.140 ; 13.140 ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 12.923 ; 12.923 ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 14.288 ; 14.288 ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 12.153 ; 12.153 ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 13.602 ; 13.602 ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 12.316 ; 12.316 ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 13.661 ; 13.661 ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 13.010 ; 13.010 ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 12.847 ; 12.847 ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 12.998 ; 12.998 ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 11.693 ; 11.693 ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 17.141 ; 17.141 ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 12.042 ; 12.042 ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 12.042 ; 12.042 ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 11.096 ; 11.096 ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 12.009 ; 12.009 ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 12.009 ; 12.009 ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 11.998 ; 11.998 ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 12.234 ; 12.234 ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 12.463 ; 12.463 ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 14.176 ; 14.176 ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 12.257 ; 12.257 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 12.257 ; 12.257 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 11.892 ; 11.892 ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 20.236 ; 20.236 ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 18.795 ; 18.795 ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 19.150 ; 19.150 ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 18.969 ; 18.969 ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 18.533 ; 18.533 ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 19.049 ; 19.049 ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 18.763 ; 18.763 ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 18.285 ; 18.285 ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 20.236 ; 20.236 ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 19.571 ; 19.571 ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 19.733 ; 19.733 ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 18.646 ; 18.646 ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 18.945 ; 18.945 ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 19.601 ; 19.601 ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 19.733 ; 19.733 ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 18.723 ; 18.723 ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 18.882 ; 18.882 ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 18.716 ; 18.716 ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 19.974 ; 19.974 ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 18.330 ; 18.330 ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 18.579 ; 18.579 ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 19.964 ; 19.964 ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 12.721 ; 12.721 ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 12.711 ; 12.711 ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 20.906 ; 20.906 ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 19.702 ; 19.702 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 19.565 ; 19.565 ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 18.998 ; 18.998 ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 18.570 ; 18.570 ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 18.930 ; 18.930 ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 20.277 ; 20.277 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 18.890 ; 18.890 ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 19.829 ; 19.829 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 19.289 ; 19.289 ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 19.111 ; 19.111 ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 19.443 ; 19.443 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 20.083 ; 20.083 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 18.847 ; 18.847 ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 18.019 ; 18.019 ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 18.603 ; 18.603 ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 19.416 ; 19.416 ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 19.591 ; 19.591 ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 20.906 ; 20.906 ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 20.598 ; 20.598 ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 19.018 ; 19.018 ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 18.487 ; 18.487 ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 19.471 ; 19.471 ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 18.811 ; 18.811 ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 18.687 ; 18.687 ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 20.352 ; 20.352 ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 19.216 ; 19.216 ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 18.937 ; 18.937 ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 19.265 ; 19.265 ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 20.696 ; 20.696 ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 18.774 ; 18.774 ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 18.704 ; 18.704 ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 20.366 ; 20.366 ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 18.029 ; 18.029 ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 14.176 ; 14.176 ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 15.199 ; 15.199 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 9.473  ; 9.473  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 9.473  ; 9.473  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 10.502 ; 10.502 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 10.240 ; 10.240 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 11.854 ; 11.854 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 10.456 ; 10.456 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 10.478 ; 10.478 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 10.863 ; 10.863 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 11.105 ; 11.105 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 12.414 ; 12.414 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 11.251 ; 11.251 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 10.892 ; 10.892 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 11.950 ; 11.950 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 12.440 ; 12.440 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 12.105 ; 12.105 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 11.617 ; 11.617 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 11.568 ; 11.568 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 12.096 ; 12.096 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 13.048 ; 13.048 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 12.740 ; 12.740 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 14.413 ; 14.413 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 13.143 ; 13.143 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 12.343 ; 12.343 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 12.513 ; 12.513 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 11.978 ; 11.978 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 15.199 ; 15.199 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 13.538 ; 13.538 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 12.931 ; 12.931 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 13.240 ; 13.240 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 13.055 ; 13.055 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 12.706 ; 12.706 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 12.708 ; 12.708 ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 13.612 ; 13.612 ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 12.571 ; 12.571 ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 10.275 ; 10.275 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 8.992  ; 8.992  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 9.230  ; 9.230  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 8.682  ; 8.682  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 9.155  ; 9.155  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 10.275 ; 10.275 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 9.456  ; 9.456  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 9.067  ; 9.067  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 9.689  ; 9.689  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 8.961  ; 8.961  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 8.858  ; 8.858  ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 11.387 ; 11.387 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 8.214  ; 8.214  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 8.225  ; 8.225  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 8.612  ; 8.612  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 8.438  ; 8.438  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 8.744  ; 8.744  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 8.801  ; 8.801  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 8.231  ; 8.231  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 8.196  ; 8.196  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 8.603  ; 8.603  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 8.504  ; 8.504  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 8.430  ; 8.430  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 8.120  ; 8.120  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 8.901  ; 8.901  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 9.778  ; 9.778  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 9.554  ; 9.554  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 9.277  ; 9.277  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 9.314  ; 9.314  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 11.387 ; 11.387 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 10.198 ; 10.198 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 8.948  ; 8.948  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 9.118  ; 9.118  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 9.680  ; 9.680  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 9.800  ; 9.800  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 9.569  ; 9.569  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 9.702  ; 9.702  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 8.896  ; 8.896  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 9.750  ; 9.750  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 8.622  ; 8.622  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 10.212 ; 10.212 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 8.920  ; 8.920  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 9.720  ; 9.720  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 9.424  ; 9.424  ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 12.364 ; 12.364 ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 12.364 ; 12.364 ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 10.748 ; 10.748 ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 10.476 ; 10.476 ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 8.862  ; 8.862  ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 23.866 ; 23.866 ; Rise       ; clock1          ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 5.591 ; 5.591 ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 6.196 ; 6.196 ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 5.591 ; 5.591 ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 5.642 ; 5.642 ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 4.892 ; 4.892 ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 5.353 ; 5.353 ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 5.538 ; 5.538 ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 5.291 ; 5.291 ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 4.892 ; 4.892 ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 4.802 ; 4.802 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 5.190 ; 5.190 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 5.568 ; 5.568 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 4.886 ; 4.886 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 5.850 ; 5.850 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 4.874 ; 4.874 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 5.679 ; 5.679 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 4.944 ; 4.944 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 4.802 ; 4.802 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 4.879 ; 4.879 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 4.823 ; 4.823 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 4.958 ; 4.958 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 5.304 ; 5.304 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 5.173 ; 5.173 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 5.361 ; 5.361 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 5.252 ; 5.252 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 5.342 ; 5.342 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 5.359 ; 5.359 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 5.080 ; 5.080 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 4.943 ; 4.943 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 6.131 ; 6.131 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 5.093 ; 5.093 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 4.933 ; 4.933 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 5.819 ; 5.819 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 5.698 ; 5.698 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 5.405 ; 5.405 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 5.532 ; 5.532 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 5.159 ; 5.159 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 5.166 ; 5.166 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 5.678 ; 5.678 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 5.514 ; 5.514 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 5.760 ; 5.760 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 5.835 ; 5.835 ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 5.528 ; 5.528 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 5.837 ; 5.837 ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 5.805 ; 5.805 ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 6.098 ; 6.098 ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 5.775 ; 5.775 ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 5.587 ; 5.587 ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 5.809 ; 5.809 ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 6.064 ; 6.064 ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 5.657 ; 5.657 ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 5.633 ; 5.633 ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 6.316 ; 6.316 ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 5.528 ; 5.528 ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 5.747 ; 5.747 ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 6.381 ; 6.381 ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 6.296 ; 6.296 ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 6.428 ; 6.428 ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 6.373 ; 6.373 ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 6.704 ; 6.704 ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 6.375 ; 6.375 ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 6.504 ; 6.504 ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 6.122 ; 6.122 ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 6.567 ; 6.567 ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 5.930 ; 5.930 ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 6.023 ; 6.023 ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 5.902 ; 5.902 ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 6.501 ; 6.501 ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 5.705 ; 5.705 ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 6.501 ; 6.501 ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 6.438 ; 6.438 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 5.695 ; 5.695 ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 6.370 ; 6.370 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 6.189 ; 6.189 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 5.993 ; 5.993 ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 4.340 ; 4.340 ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 5.492 ; 5.492 ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 4.932 ; 4.932 ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 4.899 ; 4.899 ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 4.656 ; 4.656 ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 5.291 ; 5.291 ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 4.444 ; 4.444 ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 5.183 ; 5.183 ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 4.666 ; 4.666 ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 4.583 ; 4.583 ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 5.029 ; 5.029 ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 5.249 ; 5.249 ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 5.067 ; 5.067 ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 4.829 ; 4.829 ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 4.785 ; 4.785 ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 4.340 ; 4.340 ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 5.059 ; 5.059 ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 4.654 ; 4.654 ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 5.611 ; 5.611 ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 4.987 ; 4.987 ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 4.989 ; 4.989 ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 4.725 ; 4.725 ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 5.890 ; 5.890 ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 5.420 ; 5.420 ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 5.854 ; 5.854 ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 5.343 ; 5.343 ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 4.399 ; 4.399 ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 4.695 ; 4.695 ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 4.441 ; 4.441 ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 5.232 ; 5.232 ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 4.830 ; 4.830 ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 4.866 ; 4.866 ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 4.852 ; 4.852 ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 4.524 ; 4.524 ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 5.126 ; 5.126 ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 5.126 ; 5.126 ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 5.038 ; 5.038 ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 5.421 ; 5.421 ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 5.264 ; 5.264 ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 5.672 ; 5.672 ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 5.247 ; 5.247 ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 5.686 ; 5.686 ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 5.283 ; 5.283 ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 4.977 ; 4.977 ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 4.838 ; 4.838 ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 5.330 ; 5.330 ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 4.792 ; 4.792 ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 5.456 ; 5.456 ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 5.329 ; 5.329 ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 5.866 ; 5.866 ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 5.445 ; 5.445 ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 5.189 ; 5.189 ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 5.486 ; 5.486 ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 4.524 ; 4.524 ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 5.560 ; 5.560 ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 5.532 ; 5.532 ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 5.580 ; 5.580 ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 5.390 ; 5.390 ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 6.093 ; 6.093 ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 4.990 ; 4.990 ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 5.596 ; 5.596 ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 5.010 ; 5.010 ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 5.551 ; 5.551 ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 5.248 ; 5.248 ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 5.097 ; 5.097 ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 5.038 ; 5.038 ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 6.196 ; 6.196 ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 5.918 ; 5.918 ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 5.105 ; 5.105 ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 5.387 ; 5.387 ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 5.105 ; 5.105 ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 5.194 ; 5.194 ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 5.224 ; 5.224 ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 5.194 ; 5.194 ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 5.151 ; 5.151 ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 5.252 ; 5.252 ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 5.867 ; 5.867 ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 5.232 ; 5.232 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 5.524 ; 5.524 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 5.232 ; 5.232 ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 5.294 ; 5.294 ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 5.576 ; 5.576 ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 5.440 ; 5.440 ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 5.524 ; 5.524 ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 5.335 ; 5.335 ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 5.507 ; 5.507 ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 5.509 ; 5.509 ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 5.294 ; 5.294 ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 5.984 ; 5.984 ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 5.833 ; 5.833 ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 5.918 ; 5.918 ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 5.921 ; 5.921 ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 5.446 ; 5.446 ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 5.863 ; 5.863 ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 5.918 ; 5.918 ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 5.469 ; 5.469 ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 5.824 ; 5.824 ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 5.481 ; 5.481 ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 6.106 ; 6.106 ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 5.585 ; 5.585 ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 5.381 ; 5.381 ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 6.096 ; 6.096 ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 5.184 ; 5.184 ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 5.174 ; 5.174 ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 5.104 ; 5.104 ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 5.545 ; 5.545 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 5.445 ; 5.445 ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 5.454 ; 5.454 ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 5.497 ; 5.497 ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 5.492 ; 5.492 ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 6.213 ; 6.213 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 5.653 ; 5.653 ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 6.112 ; 6.112 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 5.862 ; 5.862 ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 5.645 ; 5.645 ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 5.924 ; 5.924 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 6.102 ; 6.102 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 5.566 ; 5.566 ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 5.228 ; 5.228 ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 5.408 ; 5.408 ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 5.503 ; 5.503 ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 5.831 ; 5.831 ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 6.522 ; 6.522 ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 6.297 ; 6.297 ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 5.537 ; 5.537 ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 5.104 ; 5.104 ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 5.747 ; 5.747 ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 5.558 ; 5.558 ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 5.462 ; 5.462 ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 6.544 ; 6.544 ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 5.777 ; 5.777 ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 5.460 ; 5.460 ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 5.829 ; 5.829 ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 6.426 ; 6.426 ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 5.573 ; 5.573 ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 5.299 ; 5.299 ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 6.269 ; 6.269 ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 5.659 ; 5.659 ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 5.867 ; 5.867 ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 4.875 ; 4.875 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 5.247 ; 5.247 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 5.247 ; 5.247 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 5.552 ; 5.552 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 4.953 ; 4.953 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 5.687 ; 5.687 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 5.047 ; 5.047 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 5.106 ; 5.106 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 5.337 ; 5.337 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 5.392 ; 5.392 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 5.956 ; 5.956 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 5.363 ; 5.363 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 4.875 ; 4.875 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 5.401 ; 5.401 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 5.754 ; 5.754 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 5.510 ; 5.510 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 5.422 ; 5.422 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 5.383 ; 5.383 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 5.426 ; 5.426 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 5.669 ; 5.669 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 5.570 ; 5.570 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 6.573 ; 6.573 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 5.646 ; 5.646 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 5.392 ; 5.392 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 5.508 ; 5.508 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 5.283 ; 5.283 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 6.714 ; 6.714 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 5.750 ; 5.750 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 5.378 ; 5.378 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 5.352 ; 5.352 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 5.228 ; 5.228 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 5.114 ; 5.114 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 5.089 ; 5.089 ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 5.753 ; 5.753 ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 5.056 ; 5.056 ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 4.789 ; 4.789 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 4.947 ; 4.947 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 5.073 ; 5.073 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 4.789 ; 4.789 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 5.005 ; 5.005 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 5.587 ; 5.587 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 5.072 ; 5.072 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 5.041 ; 5.041 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 5.286 ; 5.286 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 4.931 ; 4.931 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 4.887 ; 4.887 ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 4.568 ; 4.568 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 4.606 ; 4.606 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 4.568 ; 4.568 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 4.774 ; 4.774 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 4.632 ; 4.632 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 4.774 ; 4.774 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 4.810 ; 4.810 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 4.579 ; 4.579 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 4.583 ; 4.583 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 4.732 ; 4.732 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 4.790 ; 4.790 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 4.700 ; 4.700 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 4.596 ; 4.596 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 4.810 ; 4.810 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 5.224 ; 5.224 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 5.248 ; 5.248 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 5.099 ; 5.099 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 5.072 ; 5.072 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 6.086 ; 6.086 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 5.523 ; 5.523 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 4.914 ; 4.914 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 4.962 ; 4.962 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 5.337 ; 5.337 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 5.263 ; 5.263 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 5.147 ; 5.147 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 5.355 ; 5.355 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 4.928 ; 4.928 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 5.209 ; 5.209 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 4.832 ; 4.832 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 5.451 ; 5.451 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 4.818 ; 4.818 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 5.345 ; 5.345 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 5.169 ; 5.169 ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 4.940 ; 4.940 ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 6.094 ; 6.094 ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 5.234 ; 5.234 ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 5.733 ; 5.733 ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 4.940 ; 4.940 ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 6.558 ; 6.558 ; Rise       ; clock1          ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock1     ; clock1   ; 4589149  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock1     ; clock1   ; 4589149  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 1     ; 1     ;
; Unconstrained Input Ports       ; 0     ; 0     ;
; Unconstrained Input Port Paths  ; 0     ; 0     ;
; Unconstrained Output Ports      ; 316   ; 316   ;
; Unconstrained Output Port Paths ; 21520 ; 21520 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Thu Sep 11 01:29:24 2014
Info: Command: quartus_sta MIPS32 -c MIPS32
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'MIPS32.sdc'
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 64.621
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    64.621         0.000 clock1 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clock1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 37.620
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    37.620         0.000 clock1 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 64.621
    Info (332115): -to_clock [get_clocks {clock1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 64.621 
    Info (332115): ===================================================================
    Info (332115): From Node    : MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]
    Info (332115): To Node      : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]
    Info (332115): Launch Clock : clock1
    Info (332115): Latch Clock  : clock1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.900      2.900  R        clock network delay
    Info (332115):      3.150      0.250     uTco  MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]
    Info (332115):      3.150      0.000 RR  CELL  MEM_WB_Pipeline_Stage|Instruction_WB[12]|regout
    Info (332115):      4.298      1.148 RR    IC  EX_Forward_Unit|Data_Hazard_temp_2~0|datab
    Info (332115):      4.718      0.420 RR  CELL  EX_Forward_Unit|Data_Hazard_temp_2~0|combout
    Info (332115):      5.397      0.679 RR    IC  EX_Forward_Unit|ForwardB_EX~1|datab
    Info (332115):      5.816      0.419 RR  CELL  EX_Forward_Unit|ForwardB_EX~1|combout
    Info (332115):      6.079      0.263 RR    IC  EX_Forward_Unit|ForwardB_EX[0]|datac
    Info (332115):      6.350      0.271 RR  CELL  EX_Forward_Unit|ForwardB_EX[0]|combout
    Info (332115):      6.629      0.279 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[1]~1|datad
    Info (332115):      6.779      0.150 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[1]~1|combout
    Info (332115):      7.617      0.838 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[2]~7|dataa
    Info (332115):      8.054      0.437 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[2]~7|combout
    Info (332115):      8.296      0.242 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[2]~8|datad
    Info (332115):      8.446      0.150 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[2]~8|combout
    Info (332115):      9.184      0.738 RR    IC  EX_ALU|Mult0|auto_generated|mac_mult5|dataa[2]
    Info (332115):     11.847      2.663 RR  CELL  EX_ALU|Mult0|auto_generated|mac_mult5|dataout[6]
    Info (332115):     11.847      0.000 RR    IC  EX_ALU|Mult0|auto_generated|mac_out6|dataa[6]
    Info (332115):     12.071      0.224 RR  CELL  EX_ALU|Mult0|auto_generated|mac_out6|dataout[6]
    Info (332115):     12.784      0.713 RR    IC  EX_ALU|Mult0|auto_generated|op_2~4|dataa
    Info (332115):     13.198      0.414 RR  CELL  EX_ALU|Mult0|auto_generated|op_2~4|cout
    Info (332115):     13.198      0.000 RR    IC  EX_ALU|Mult0|auto_generated|op_2~6|cin
    Info (332115):     13.269      0.071 RF  CELL  EX_ALU|Mult0|auto_generated|op_2~6|cout
    Info (332115):     13.269      0.000 FF    IC  EX_ALU|Mult0|auto_generated|op_2~8|cin
    Info (332115):     13.340      0.071 FR  CELL  EX_ALU|Mult0|auto_generated|op_2~8|cout
    Info (332115):     13.340      0.000 RR    IC  EX_ALU|Mult0|auto_generated|op_2~10|cin
    Info (332115):     13.499      0.159 RF  CELL  EX_ALU|Mult0|auto_generated|op_2~10|cout
    Info (332115):     13.499      0.000 FF    IC  EX_ALU|Mult0|auto_generated|op_2~12|cin
    Info (332115):     13.909      0.410 FF  CELL  EX_ALU|Mult0|auto_generated|op_2~12|combout
    Info (332115):     14.368      0.459 FF    IC  EX_ALU|Mult0|auto_generated|op_1~12|dataa
    Info (332115):     14.872      0.504 FF  CELL  EX_ALU|Mult0|auto_generated|op_1~12|cout
    Info (332115):     14.872      0.000 FF    IC  EX_ALU|Mult0|auto_generated|op_1~14|cin
    Info (332115):     15.282      0.410 FF  CELL  EX_ALU|Mult0|auto_generated|op_1~14|combout
    Info (332115):     15.736      0.454 FF    IC  EX_ALU|Mux6~2|datac
    Info (332115):     16.007      0.271 FF  CELL  EX_ALU|Mux6~2|combout
    Info (332115):     16.488      0.481 FF    IC  EX_ALU|Equal0~8|dataa
    Info (332115):     16.886      0.398 FR  CELL  EX_ALU|Equal0~8|combout
    Info (332115):     17.138      0.252 RR    IC  EX_ALU|Equal0~9|datad
    Info (332115):     17.288      0.150 RR  CELL  EX_ALU|Equal0~9|combout
    Info (332115):     17.540      0.252 RR    IC  EX_ALU|Equal0~10|datac
    Info (332115):     17.815      0.275 RR  CELL  EX_ALU|Equal0~10|combout
    Info (332115):     18.078      0.263 RR    IC  auto_signaltap_0|sld_signaltap_body|acq_trigger_in_reg[32]~feeder|datad
    Info (332115):     18.227      0.149 RR  CELL  auto_signaltap_0|sld_signaltap_body|acq_trigger_in_reg[32]~feeder|combout
    Info (332115):     18.227      0.000 RR    IC  auto_signaltap_0|sld_signaltap_body|acq_trigger_in_reg[32]|datain
    Info (332115):     18.311      0.084 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     82.896      2.896  R        clock network delay
    Info (332115):     82.932      0.036     uTsu  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.311
    Info (332115): Data Required Time :    82.932
    Info (332115): Slack              :    64.621 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.391
    Info (332115): -to_clock [get_clocks {clock1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.391 
    Info (332115): ===================================================================
    Info (332115): From Node    : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): To Node      : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): Launch Clock : clock1
    Info (332115): Latch Clock  : clock1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.899      2.899  R        clock network delay
    Info (332115):      3.149      0.250     uTco  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115):      3.149      0.000 RR  CELL  IF_PC_Reg|PC_IF[0]|regout
    Info (332115):      3.149      0.000 RR    IC  IF_PC_Mux|Mux31~0|datac
    Info (332115):      3.472      0.323 RR  CELL  IF_PC_Mux|Mux31~0|combout
    Info (332115):      3.472      0.000 RR    IC  IF_PC_Reg|PC_IF[0]|datain
    Info (332115):      3.556      0.084 RR  CELL  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.899      2.899  R        clock network delay
    Info (332115):      3.165      0.266      uTh  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.556
    Info (332115): Data Required Time :     3.165
    Info (332115): Slack              :     0.391 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 37.620
    Info (332113): Targets: [get_clocks {clock1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 37.620 
    Info (332113): ===================================================================
    Info (332113): Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : clock1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.989      0.989 RR  CELL  CLOCK_50|combout
    Info (332113):      1.103      0.114 RR    IC  CLOCK_50~clkctrl|inclk[0]
    Info (332113):      1.103      0.000 RR  CELL  CLOCK_50~clkctrl|outclk
    Info (332113):      2.289      1.186 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):      2.950      0.661 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           CLOCK_50
    Info (332113):     40.989      0.989 FF  CELL  CLOCK_50|combout
    Info (332113):     41.103      0.114 FF    IC  CLOCK_50~clkctrl|inclk[0]
    Info (332113):     41.103      0.000 FF  CELL  CLOCK_50~clkctrl|outclk
    Info (332113):     42.289      1.186 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):     42.950      0.661 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.380
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    37.620
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 97.778
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 97.778 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.222
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    97.778
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 73.710
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    73.710         0.000 clock1 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 37.620
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    37.620         0.000 clock1 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 73.710
    Info (332115): -to_clock [get_clocks {clock1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 73.710 
    Info (332115): ===================================================================
    Info (332115): From Node    : MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]
    Info (332115): To Node      : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]
    Info (332115): Launch Clock : clock1
    Info (332115): Latch Clock  : clock1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.814      1.814  R        clock network delay
    Info (332115):      1.955      0.141     uTco  MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]
    Info (332115):      1.955      0.000 RR  CELL  MEM_WB_Pipeline_Stage|Instruction_WB[12]|regout
    Info (332115):      2.511      0.556 RR    IC  EX_Forward_Unit|Data_Hazard_temp_2~0|datab
    Info (332115):      2.686      0.175 RR  CELL  EX_Forward_Unit|Data_Hazard_temp_2~0|combout
    Info (332115):      2.982      0.296 RR    IC  EX_Forward_Unit|ForwardB_EX~1|datab
    Info (332115):      3.162      0.180 RR  CELL  EX_Forward_Unit|ForwardB_EX~1|combout
    Info (332115):      3.275      0.113 RR    IC  EX_Forward_Unit|ForwardB_EX[0]|datac
    Info (332115):      3.382      0.107 RR  CELL  EX_Forward_Unit|ForwardB_EX[0]|combout
    Info (332115):      3.506      0.124 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[1]~0|datad
    Info (332115):      3.565      0.059 RF  CELL  EX_ALU_Mux|ALU_Data_2_EX[1]~0|combout
    Info (332115):      3.938      0.373 FF    IC  EX_ALU_Mux|ALU_Data_2_EX[4]~12|dataa
    Info (332115):      4.118      0.180 FF  CELL  EX_ALU_Mux|ALU_Data_2_EX[4]~12|combout
    Info (332115):      4.226      0.108 FF    IC  EX_ALU_Mux|ALU_Data_2_EX[4]~13|datad
    Info (332115):      4.285      0.059 FF  CELL  EX_ALU_Mux|ALU_Data_2_EX[4]~13|combout
    Info (332115):      4.852      0.567 FF    IC  EX_ALU|Add0~8|datab
    Info (332115):      4.995      0.143 FF  CELL  EX_ALU|Add0~8|cout
    Info (332115):      4.995      0.000 FF    IC  EX_ALU|Add0~10|cin
    Info (332115):      5.030      0.035 FR  CELL  EX_ALU|Add0~10|cout
    Info (332115):      5.030      0.000 RR    IC  EX_ALU|Add0~12|cin
    Info (332115):      5.065      0.035 RF  CELL  EX_ALU|Add0~12|cout
    Info (332115):      5.065      0.000 FF    IC  EX_ALU|Add0~14|cin
    Info (332115):      5.159      0.094 FR  CELL  EX_ALU|Add0~14|cout
    Info (332115):      5.159      0.000 RR    IC  EX_ALU|Add0~16|cin
    Info (332115):      5.194      0.035 RF  CELL  EX_ALU|Add0~16|cout
    Info (332115):      5.194      0.000 FF    IC  EX_ALU|Add0~18|cin
    Info (332115):      5.229      0.035 FR  CELL  EX_ALU|Add0~18|cout
    Info (332115):      5.229      0.000 RR    IC  EX_ALU|Add0~20|cin
    Info (332115):      5.264      0.035 RF  CELL  EX_ALU|Add0~20|cout
    Info (332115):      5.264      0.000 FF    IC  EX_ALU|Add0~22|cin
    Info (332115):      5.299      0.035 FR  CELL  EX_ALU|Add0~22|cout
    Info (332115):      5.299      0.000 RR    IC  EX_ALU|Add0~24|cin
    Info (332115):      5.334      0.035 RF  CELL  EX_ALU|Add0~24|cout
    Info (332115):      5.334      0.000 FF    IC  EX_ALU|Add0~26|cin
    Info (332115):      5.369      0.035 FR  CELL  EX_ALU|Add0~26|cout
    Info (332115):      5.369      0.000 RR    IC  EX_ALU|Add0~28|cin
    Info (332115):      5.404      0.035 RF  CELL  EX_ALU|Add0~28|cout
    Info (332115):      5.404      0.000 FF    IC  EX_ALU|Add0~30|cin
    Info (332115):      5.491      0.087 FR  CELL  EX_ALU|Add0~30|cout
    Info (332115):      5.491      0.000 RR    IC  EX_ALU|Add0~32|cin
    Info (332115):      5.526      0.035 RF  CELL  EX_ALU|Add0~32|cout
    Info (332115):      5.526      0.000 FF    IC  EX_ALU|Add0~34|cin
    Info (332115):      5.561      0.035 FR  CELL  EX_ALU|Add0~34|cout
    Info (332115):      5.561      0.000 RR    IC  EX_ALU|Add0~36|cin
    Info (332115):      5.596      0.035 RF  CELL  EX_ALU|Add0~36|cout
    Info (332115):      5.596      0.000 FF    IC  EX_ALU|Add0~38|cin
    Info (332115):      5.631      0.035 FR  CELL  EX_ALU|Add0~38|cout
    Info (332115):      5.631      0.000 RR    IC  EX_ALU|Add0~40|cin
    Info (332115):      5.666      0.035 RF  CELL  EX_ALU|Add0~40|cout
    Info (332115):      5.666      0.000 FF    IC  EX_ALU|Add0~42|cin
    Info (332115):      5.701      0.035 FR  CELL  EX_ALU|Add0~42|cout
    Info (332115):      5.701      0.000 RR    IC  EX_ALU|Add0~44|cin
    Info (332115):      5.736      0.035 RF  CELL  EX_ALU|Add0~44|cout
    Info (332115):      5.736      0.000 FF    IC  EX_ALU|Add0~46|cin
    Info (332115):      5.830      0.094 FR  CELL  EX_ALU|Add0~46|cout
    Info (332115):      5.830      0.000 RR    IC  EX_ALU|Add0~48|cin
    Info (332115):      5.865      0.035 RF  CELL  EX_ALU|Add0~48|cout
    Info (332115):      5.865      0.000 FF    IC  EX_ALU|Add0~50|cin
    Info (332115):      5.900      0.035 FR  CELL  EX_ALU|Add0~50|cout
    Info (332115):      5.900      0.000 RR    IC  EX_ALU|Add0~52|cin
    Info (332115):      5.935      0.035 RF  CELL  EX_ALU|Add0~52|cout
    Info (332115):      5.935      0.000 FF    IC  EX_ALU|Add0~54|cin
    Info (332115):      5.970      0.035 FR  CELL  EX_ALU|Add0~54|cout
    Info (332115):      5.970      0.000 RR    IC  EX_ALU|Add0~56|cin
    Info (332115):      6.005      0.035 RF  CELL  EX_ALU|Add0~56|cout
    Info (332115):      6.005      0.000 FF    IC  EX_ALU|Add0~58|cin
    Info (332115):      6.040      0.035 FR  CELL  EX_ALU|Add0~58|cout
    Info (332115):      6.040      0.000 RR    IC  EX_ALU|Add0~60|cin
    Info (332115):      6.075      0.035 RF  CELL  EX_ALU|Add0~60|cout
    Info (332115):      6.075      0.000 FF    IC  EX_ALU|Add0~62|cin
    Info (332115):      6.245      0.170 FF  CELL  EX_ALU|Add0~62|combout
    Info (332115):      6.691      0.446 FF    IC  EX_ALU|Mux0~0|datac
    Info (332115):      6.798      0.107 FF  CELL  EX_ALU|Mux0~0|combout
    Info (332115):      6.903      0.105 FF    IC  EX_ALU|Mux0~1|datad
    Info (332115):      6.962      0.059 FF  CELL  EX_ALU|Mux0~1|combout
    Info (332115):      7.282      0.320 FF    IC  EX_ALU|Mux0~2|datac
    Info (332115):      7.389      0.107 FF  CELL  EX_ALU|Mux0~2|combout
    Info (332115):      7.502      0.113 FF    IC  EX_ALU|Equal0~9|datab
    Info (332115):      7.677      0.175 FR  CELL  EX_ALU|Equal0~9|combout
    Info (332115):      7.783      0.106 RR    IC  EX_ALU|Equal0~10|datac
    Info (332115):      7.916      0.133 RR  CELL  EX_ALU|Equal0~10|combout
    Info (332115):      8.031      0.115 RR    IC  auto_signaltap_0|sld_signaltap_body|acq_trigger_in_reg[32]~feeder|datad
    Info (332115):      8.090      0.059 RR  CELL  auto_signaltap_0|sld_signaltap_body|acq_trigger_in_reg[32]~feeder|combout
    Info (332115):      8.090      0.000 RR    IC  auto_signaltap_0|sld_signaltap_body|acq_trigger_in_reg[32]|datain
    Info (332115):      8.132      0.042 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     81.810      1.810  R        clock network delay
    Info (332115):     81.842      0.032     uTsu  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.132
    Info (332115): Data Required Time :    81.842
    Info (332115): Slack              :    73.710 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {clock1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): To Node      : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): Launch Clock : clock1
    Info (332115): Latch Clock  : clock1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.814      1.814  R        clock network delay
    Info (332115):      1.955      0.141     uTco  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115):      1.955      0.000 RR  CELL  IF_PC_Reg|PC_IF[0]|regout
    Info (332115):      1.955      0.000 RR    IC  IF_PC_Mux|Mux31~0|datac
    Info (332115):      2.139      0.184 RR  CELL  IF_PC_Mux|Mux31~0|combout
    Info (332115):      2.139      0.000 RR    IC  IF_PC_Reg|PC_IF[0]|datain
    Info (332115):      2.181      0.042 RR  CELL  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.814      1.814  R        clock network delay
    Info (332115):      1.966      0.152      uTh  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.181
    Info (332115): Data Required Time :     1.966
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 37.620
    Info (332113): Targets: [get_clocks {clock1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 37.620 
    Info (332113): ===================================================================
    Info (332113): Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : clock1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):      0.640      0.069 RR    IC  CLOCK_50~clkctrl|inclk[0]
    Info (332113):      0.640      0.000 RR  CELL  CLOCK_50~clkctrl|outclk
    Info (332113):      1.439      0.799 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):      1.866      0.427 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           CLOCK_50
    Info (332113):     40.571      0.571 FF  CELL  CLOCK_50|combout
    Info (332113):     40.640      0.069 FF    IC  CLOCK_50~clkctrl|inclk[0]
    Info (332113):     40.640      0.000 FF  CELL  CLOCK_50~clkctrl|outclk
    Info (332113):     41.439      0.799 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):     41.866      0.427 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qp14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.380
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    37.620
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 97.778
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 97.778 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.222
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    97.778
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 425 megabytes
    Info: Processing ended: Thu Sep 11 01:29:28 2014
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:01


