Fitter report for A_ESTF
Sat Oct 31 19:42:15 2020
Quartus Prime Version 16.1.2 Build 203 01/18/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Fitter RAM Summary
 27. |A_ESTF|Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|altsyncram:ram_symbol3_rtl_0|altsyncram_jlj1:auto_generated|ALTSYNCRAM
 28. |A_ESTF|Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|altsyncram:ram_symbol2_rtl_0|altsyncram_ilj1:auto_generated|ALTSYNCRAM
 29. |A_ESTF|Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|altsyncram:ram_symbol0_rtl_0|altsyncram_glj1:auto_generated|ALTSYNCRAM
 30. |A_ESTF|Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|altsyncram:ram_symbol1_rtl_0|altsyncram_hlj1:auto_generated|ALTSYNCRAM
 31. Fitter DSP Block Usage Summary
 32. DSP Block Details
 33. Routing Usage Summary
 34. LAB Logic Elements
 35. LAB-wide Signals
 36. LAB Signals Sourced
 37. LAB Signals Sourced Out
 38. LAB Distinct Inputs
 39. I/O Rules Summary
 40. I/O Rules Details
 41. I/O Rules Matrix
 42. Fitter Device Options
 43. Operating Settings and Conditions
 44. Estimated Delay Added for Hold Timing Summary
 45. Estimated Delay Added for Hold Timing Details
 46. Fitter Messages
 47. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sat Oct 31 19:42:15 2020           ;
; Quartus Prime Version              ; 16.1.2 Build 203 01/18/2017 SJ Standard Edition ;
; Revision Name                      ; A_ESTF                                          ;
; Top-level Entity Name              ; A_ESTF                                          ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE15F17C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 5,411 / 15,408 ( 35 % )                         ;
;     Total combinational functions  ; 4,472 / 15,408 ( 29 % )                         ;
;     Dedicated logic registers      ; 3,071 / 15,408 ( 20 % )                         ;
; Total registers                    ; 3071                                            ;
; Total pins                         ; 155 / 166 ( 93 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 106,752 / 516,096 ( 21 % )                      ;
; Embedded Multiplier 9-bit elements ; 8 / 112 ( 7 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE15F17C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 24          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.48        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.1%      ;
;     Processor 3            ;   3.9%      ;
;     Processor 4            ;   3.8%      ;
;     Processor 5            ;   3.7%      ;
;     Processor 6            ;   3.6%      ;
;     Processor 7            ;   3.4%      ;
;     Processor 8            ;   3.3%      ;
;     Processors 9-16        ;   2.6%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                              ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                         ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[0]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a0           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[1]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a1           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[2]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a2           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[3]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a3           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[4]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a4           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[5]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a5           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[6]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a6           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[7]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a7           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[8]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a0           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[9]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a1           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[10]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a2           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[11]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a3           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[12]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a4           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[13]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a5           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[14]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a6           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[15]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a7           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[16]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a0           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[17]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a1           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[18]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a2           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[19]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a3           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[20]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a4           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[21]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a5           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[22]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a6           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[23]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a7           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[24]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a0           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[25]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a1           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[26]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a2           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[27]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a3           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[28]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a4           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[29]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a5           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[30]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a6           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|stageB_dataReadRsp_0[31]                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_6vd1:auto_generated|ram_block1a7           ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_address[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a2  ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_address[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a3  ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_address[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a4  ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_address[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a5  ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_address[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a6  ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_address[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a7  ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_address[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a8  ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_address[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a9  ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_address[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a10 ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_address[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a11 ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_address[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a12 ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_address[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a13 ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_address[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a14 ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_address[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a15 ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_address[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a16 ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_address[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a17 ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_address[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a18 ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_address[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a19 ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_address[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a20 ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_address[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a21 ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_error       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a1  ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|decodeStage_hit_tags_0_valid       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ram_block1a0  ; PORTBDATAOUT     ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|lpm_mult:Mult0|mult_76t:auto_generated|mac_out2                                                                   ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[1]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[2]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[3]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[4]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[5]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[6]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[7]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[8]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[9]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[10]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[11]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[12]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[13]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[14]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[15]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[16]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[17]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[18]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[19]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[20]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[21]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[22]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[23]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[24]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[25]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[26]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[27]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[28]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[29]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[30]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[31]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|lpm_mult:Mult1|mult_76t:auto_generated|mac_out2                                                                   ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[1]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[2]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[3]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[4]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[5]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[6]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[7]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[8]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[9]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[10]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[11]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[12]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[13]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[14]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[15]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[16]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[17]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[18]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[19]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[20]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[21]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[22]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[23]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[24]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[25]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[26]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[27]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[28]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[29]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[30]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[31]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[32]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[33]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|lpm_mult:Mult2|mult_76t:auto_generated|mac_out2                                                                   ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[1]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[2]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[3]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[4]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[5]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[6]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[7]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[8]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[9]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[10]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[11]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[12]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[13]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[14]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[15]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[16]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[17]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[18]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[19]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[20]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[21]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[22]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[23]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[24]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[25]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[26]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[27]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[28]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[29]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[30]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[31]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[32]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[33]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|lpm_mult:Mult3|mult_7dt:auto_generated|mac_out2                                                                   ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[1]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[2]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[3]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[4]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[5]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[6]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[7]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[8]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[9]                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[10]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[11]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[12]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[13]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[14]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[15]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[16]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[17]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[18]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[19]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[20]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[21]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[22]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[23]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[24]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[25]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[26]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[27]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[28]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[29]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[30]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[31]                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                                                                                       ; DATAOUT          ;                       ;
+-------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8380 ) ; 0.00 % ( 0 / 8380 )        ; 0.00 % ( 0 / 8380 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8380 ) ; 0.00 % ( 0 / 8380 )        ; 0.00 % ( 0 / 8380 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8366 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 14 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/romu4/Source/soc/A-ESTF/output_files/A_ESTF.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 5,411 / 15,408 ( 35 % )    ;
;     -- Combinational with no register       ; 2340                       ;
;     -- Register only                        ; 939                        ;
;     -- Combinational with a register        ; 2132                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2412                       ;
;     -- 3 input functions                    ; 1259                       ;
;     -- <=2 input functions                  ; 801                        ;
;     -- Register only                        ; 939                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3796                       ;
;     -- arithmetic mode                      ; 676                        ;
;                                             ;                            ;
; Total registers*                            ; 3,071 / 16,166 ( 19 % )    ;
;     -- Dedicated logic registers            ; 3,071 / 15,408 ( 20 % )    ;
;     -- I/O registers                        ; 0 / 758 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 432 / 963 ( 45 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 155 / 166 ( 93 % )         ;
;     -- Clock pins                           ; 5 / 7 ( 71 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; M9Ks                                        ; 19 / 56 ( 34 % )           ;
; Total block memory bits                     ; 106,752 / 516,096 ( 21 % ) ;
; Total block memory implementation bits      ; 175,104 / 516,096 ( 34 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 112 ( 7 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global signals                              ; 5                          ;
;     -- Global clocks                        ; 5 / 20 ( 25 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 14.5% / 14.0% / 15.2%      ;
; Peak interconnect usage (total/H/V)         ; 39.8% / 36.4% / 44.5%      ;
; Maximum fan-out                             ; 2930                       ;
; Highest non-global fan-out                  ; 291                        ;
; Total fan-out                               ; 26683                      ;
; Average fan-out                             ; 3.07                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 5411 / 15408 ( 35 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 2340                  ; 0                              ;
;     -- Register only                        ; 939                   ; 0                              ;
;     -- Combinational with a register        ; 2132                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2412                  ; 0                              ;
;     -- 3 input functions                    ; 1259                  ; 0                              ;
;     -- <=2 input functions                  ; 801                   ; 0                              ;
;     -- Register only                        ; 939                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3796                  ; 0                              ;
;     -- arithmetic mode                      ; 676                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 3071                  ; 0                              ;
;     -- Dedicated logic registers            ; 3071 / 15408 ( 20 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 432 / 963 ( 45 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 155                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 112 ( 7 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 106752                ; 0                              ;
; Total RAM block bits                        ; 175104                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 19 / 56 ( 33 % )      ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 3 / 24 ( 12 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 3113                  ; 2                              ;
;     -- Registered Input Connections         ; 2990                  ; 0                              ;
;     -- Output Connections                   ; 100                   ; 3015                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 26907                 ; 3026                           ;
;     -- Registered Connections               ; 12662                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 196                   ; 3017                           ;
;     -- hard_block:auto_generated_inst       ; 3017                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 17                    ; 2                              ;
;     -- Output Ports                         ; 40                    ; 3                              ;
;     -- Bidir Ports                          ; 98                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ADC_SDAT     ; B8    ; 8        ; 19           ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; CLOCK_50     ; E1    ; 1        ; 0            ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; EPCS_DATA0   ; A8    ; 8        ; 19           ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; GPIO_0_IN[0] ; L8    ; 3        ; 19           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; GPIO_0_IN[1] ; T12   ; 4        ; 28           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; GPIO_1_IN[0] ; A9    ; 7        ; 19           ; 29           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; GPIO_1_IN[1] ; B9    ; 7        ; 19           ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; GPIO_2_IN[0] ; N15   ; 5        ; 41           ; 5            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; GPIO_2_IN[1] ; P8    ; 3        ; 21           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; GPIO_2_IN[2] ; N9    ; 4        ; 23           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; KEY[0]       ; J15   ; 5        ; 41           ; 13           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[1]       ; J16   ; 5        ; 41           ; 13           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[0]        ; M16   ; 5        ; 41           ; 15           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; SW[1]        ; E16   ; 6        ; 41           ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; SW[2]        ; M15   ; 5        ; 41           ; 15           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; SW[3]        ; E15   ; 6        ; 41           ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; UART_RXD     ; T5    ; 3        ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CS_N      ; L11   ; 4        ; 39           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ADC_SADDR     ; P6    ; 3        ; 14           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ADC_SCLK      ; J14   ; 5        ; 41           ; 14           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; BELL          ; C15   ; 6        ; 41           ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; B10   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; A10   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; C8    ; 8        ; 14           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; C6    ; 8        ; 11           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; A11   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; B11   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; A12   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; D14   ; 7        ; 39           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; D12   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; D11   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; C14   ; 7        ; 39           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; C11   ; 7        ; 37           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; C9    ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; E9    ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; D9    ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; A7    ; 8        ; 11           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; A15   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; B14   ; 7        ; 35           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; E8    ; 8        ; 14           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; A6    ; 8        ; 9            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; E11   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; D8    ; 8        ; 14           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; B7    ; 8        ; 11           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_ASDO     ; E10   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; EPCS_DCLK     ; L9    ; 4        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; EPCS_NCSO     ; L6    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; I2C_SCLK      ; R5    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]        ; J13   ; 5        ; 41           ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]        ; F8    ; 8        ; 14           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[2]        ; G15   ; 6        ; 41           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]        ; D16   ; 6        ; 41           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]        ; F15   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]        ; C16   ; 6        ; 41           ; 27           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]        ; D15   ; 6        ; 41           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]        ; B16   ; 6        ; 41           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD      ; T6    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                       ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------+
; DRAM_DQ[0]   ; A2    ; 8        ; 3            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_writeEnable[0] (inverted) ;
; DRAM_DQ[10]  ; A13   ; 7        ; 28           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_writeEnable[0] (inverted) ;
; DRAM_DQ[11]  ; B12   ; 7        ; 32           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_writeEnable[0] (inverted) ;
; DRAM_DQ[12]  ; D6    ; 8        ; 5            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_writeEnable[0] (inverted) ;
; DRAM_DQ[13]  ; D5    ; 8        ; 3            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_writeEnable[0] (inverted) ;
; DRAM_DQ[14]  ; C3    ; 8        ; 1            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_writeEnable[0] (inverted) ;
; DRAM_DQ[15]  ; D3    ; 8        ; 1            ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_writeEnable[0] (inverted) ;
; DRAM_DQ[1]   ; B3    ; 8        ; 1            ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_writeEnable[0] (inverted) ;
; DRAM_DQ[2]   ; A3    ; 8        ; 3            ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_writeEnable[0] (inverted) ;
; DRAM_DQ[3]   ; B4    ; 8        ; 3            ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_writeEnable[0] (inverted) ;
; DRAM_DQ[4]   ; A4    ; 8        ; 3            ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_writeEnable[0] (inverted) ;
; DRAM_DQ[5]   ; B5    ; 8        ; 5            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_writeEnable[0] (inverted) ;
; DRAM_DQ[6]   ; A5    ; 8        ; 5            ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_writeEnable[0] (inverted) ;
; DRAM_DQ[7]   ; B6    ; 8        ; 9            ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_writeEnable[0] (inverted) ;
; DRAM_DQ[8]   ; A14   ; 7        ; 35           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_writeEnable[0] (inverted) ;
; DRAM_DQ[9]   ; B13   ; 7        ; 37           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_writeEnable[0] (inverted) ;
; GPIO_0_D[0]  ; N6    ; 3        ; 7            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[10] ; N12   ; 4        ; 30           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[11] ; T11   ; 4        ; 26           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[12] ; R6    ; 3        ; 16           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[13] ; N1    ; 2        ; 0            ; 5            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[14] ; N16   ; 5        ; 41           ; 5            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[15] ; T3    ; 3        ; 3            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[16] ; C2    ; 1        ; 0            ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[17] ; T7    ; 3        ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[18] ; P16   ; 5        ; 41           ; 3            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[19] ; N3    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[1]  ; L7    ; 3        ; 16           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[20] ; L2    ; 2        ; 0            ; 10           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[21] ; P11   ; 4        ; 37           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[22] ; F3    ; 1        ; 0            ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[23] ; F2    ; 1        ; 0            ; 22           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[24] ; R13   ; 4        ; 30           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[25] ; G11   ; 6        ; 41           ; 26           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[26] ; R11   ; 4        ; 26           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[27] ; E7    ; 8        ; 7            ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[28] ; B1    ; 1        ; 0            ; 26           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[29] ; F9    ; 7        ; 26           ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[2]  ; P9    ; 4        ; 30           ; 0            ; 21           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[30] ; K10   ; 4        ; 28           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[31] ; F1    ; 1        ; 0            ; 22           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[32] ; G1    ; 1        ; 0            ; 21           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[33] ; T2    ; 3        ; 5            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[3]  ; L10   ; 4        ; 30           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[4]  ; T13   ; 4        ; 30           ; 0            ; 0            ; 16                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[5]  ; F13   ; 6        ; 41           ; 18           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[6]  ; G2    ; 1        ; 0            ; 21           ; 0            ; 95                    ; 0                  ; yes    ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[7]  ; N5    ; 3        ; 7            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[8]  ; R12   ; 4        ; 26           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_0_D[9]  ; M10   ; 4        ; 35           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[0]  ; K9    ; 4        ; 23           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[10] ; N8    ; 3        ; 19           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[11] ; M8    ; 3        ; 19           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[12] ; K16   ; 5        ; 41           ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[13] ; T14   ; 4        ; 35           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[14] ; M9    ; 4        ; 23           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[15] ; P1    ; 2        ; 0            ; 3            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[16] ; L3    ; 2        ; 0            ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[17] ; P3    ; 3        ; 3            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[18] ; R4    ; 3        ; 5            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[19] ; M11   ; 4        ; 39           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[1]  ; K12   ; 5        ; 41           ; 2            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[20] ; L13   ; 5        ; 41           ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[21] ; F14   ; 6        ; 41           ; 23           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[22] ; R10   ; 4        ; 26           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[23] ; P15   ; 5        ; 41           ; 3            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[24] ; E6    ; 8        ; 7            ; 29           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[25] ; N14   ; 5        ; 41           ; 2            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[26] ; J12   ; 5        ; 41           ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[27] ; M7    ; 3        ; 14           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[28] ; N11   ; 4        ; 35           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[29] ; K15   ; 5        ; 41           ; 13           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[2]  ; G16   ; 6        ; 41           ; 18           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[30] ; M6    ; 3        ; 7            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[31] ; K1    ; 2        ; 0            ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[32] ; G5    ; 1        ; 0            ; 22           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[33] ; R3    ; 3        ; 3            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[3]  ; T10   ; 4        ; 26           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[4]  ; L15   ; 5        ; 41           ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[5]  ; K5    ; 2        ; 0            ; 5            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[6]  ; R1    ; 2        ; 0            ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[7]  ; N2    ; 2        ; 0            ; 5            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[8]  ; L14   ; 5        ; 41           ; 6            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_1_D[9]  ; D1    ; 1        ; 0            ; 24           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_2[0]    ; K2    ; 2        ; 0            ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_2[10]   ; J2    ; 2        ; 0            ; 13           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_2[11]   ; L16   ; 5        ; 41           ; 9            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_2[12]   ; L1    ; 2        ; 0            ; 9            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_2[1]    ; R14   ; 4        ; 37           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_2[2]    ; K6    ; 2        ; 0            ; 12           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_2[3]    ; R7    ; 3        ; 16           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_2[4]    ; T15   ; 4        ; 35           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_2[5]    ; J1    ; 2        ; 0            ; 13           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_2[6]    ; L4    ; 2        ; 0            ; 4            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_2[7]    ; P2    ; 2        ; 0            ; 3            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_2[8]    ; P14   ; 4        ; 37           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; GPIO_2[9]    ; R16   ; 5        ; 41           ; 3            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                         ;
; I2C_SDAT     ; T4    ; 3        ; 7            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                         ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R21n, DEV_OE                      ; Use as regular IO        ; KEY[1]                  ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R21p, DEV_CLRn                    ; Use as regular IO        ; KEY[0]                  ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R17n, INIT_DONE                   ; Use as regular IO        ; GPIO_1_D[2]             ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R17p, CRC_ERROR                   ; Use as regular IO        ; LED[2]                  ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R16p, CLKUSR                      ; Use as regular IO        ; LED[4]                  ; Dual Purpose Pin          ;
; G11      ; DIFFIO_R3p, PADD21                       ; Use as regular IO        ; GPIO_0_D[25]            ; Dual Purpose Pin          ;
; C16      ; DIFFIO_R2n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; LED[5]                  ; Dual Purpose Pin          ;
; A12      ; DIFFIO_T27p, PADD0                       ; Use as regular IO        ; DRAM_ADDR[3]            ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, PADD1                       ; Use as regular IO        ; DRAM_ADDR[1]            ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, PADD2                       ; Use as regular IO        ; DRAM_ADDR[2]            ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T23n, PADD3                       ; Use as regular IO        ; DRAM_CKE                ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; GPIO_0_D[29]            ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T20n, PADD5                       ; Use as regular IO        ; DRAM_ADDR[10]           ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T20p, PADD6                       ; Use as regular IO        ; DRAM_ADDR[0]            ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T19n, PADD7                       ; Use as regular IO        ; DRAM_ADDR[9]            ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T19p, PADD8                       ; Use as regular IO        ; DRAM_BA[1]              ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; DRAM_BA[0]              ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; DRAM_ADDR[11]           ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO        ; DRAM_CS_N               ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO        ; LED[1]                  ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO        ; DRAM_CAS_N              ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO        ; DRAM_WE_N               ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T9n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; DRAM_DQM[0]             ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T9p, DATA13                       ; Use as regular IO        ; DRAM_DQ[7]              ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO        ; GPIO_0_D[27]            ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; GPIO_1_D[24]            ; Dual Purpose Pin          ;
; A5       ; DATA7                                    ; Use as regular IO        ; DRAM_DQ[6]              ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                        ; Use as regular IO        ; DRAM_DQ[5]              ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; DRAM_DQ[12]             ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                       ; Use as regular IO        ; DRAM_DQ[4]              ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                       ; Use as regular IO        ; DRAM_DQ[3]              ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T2p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO        ; DRAM_DQ[1]              ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 14 / 14 ( 100 % ) ; 2.5V          ; --           ;
; 2        ; 16 / 18 ( 89 % )  ; 2.5V          ; --           ;
; 3        ; 23 / 25 ( 92 % )  ; 2.5V          ; --           ;
; 4        ; 25 / 27 ( 93 % )  ; 2.5V          ; --           ;
; 5        ; 20 / 20 ( 100 % ) ; 2.5V          ; --           ;
; 6        ; 14 / 14 ( 100 % ) ; 2.5V          ; --           ;
; 7        ; 24 / 24 ( 100 % ) ; 2.5V          ; --           ;
; 8        ; 24 / 24 ( 100 % ) ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 356        ; 8        ; DRAM_DQ[0]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 358        ; 8        ; DRAM_DQ[2]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 354        ; 8        ; DRAM_DQ[4]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 349        ; 8        ; DRAM_DQ[6]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 339        ; 8        ; DRAM_DQM[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 334        ; 8        ; DRAM_CAS_N                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 321        ; 8        ; EPCS_DATA0                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 319        ; 7        ; GPIO_1_IN[0]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 307        ; 7        ; DRAM_ADDR[10]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 296        ; 7        ; DRAM_ADDR[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 292        ; 7        ; DRAM_ADDR[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 300        ; 7        ; DRAM_DQ[10]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 284        ; 7        ; DRAM_DQ[8]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 301        ; 7        ; DRAM_CKE                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 6          ; 1        ; GPIO_0_D[28]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 359        ; 8        ; DRAM_DQ[1]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 355        ; 8        ; DRAM_DQ[3]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 351        ; 8        ; DRAM_DQ[5]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 340        ; 8        ; DRAM_DQ[7]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 335        ; 8        ; DRAM_WE_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 322        ; 8        ; ADC_SDAT                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 320        ; 7        ; GPIO_1_IN[1]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 308        ; 7        ; DRAM_ADDR[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 297        ; 7        ; DRAM_ADDR[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 293        ; 7        ; DRAM_DQ[11]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 282        ; 7        ; DRAM_DQ[9]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 285        ; 7        ; DRAM_CLK                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 241        ; 6        ; LED[7]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 8          ; 1        ; GPIO_0_D[16]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 362        ; 8        ; DRAM_DQ[14]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 338        ; 8        ; DRAM_ADDR[12]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 329        ; 8        ; DRAM_ADDR[11]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 309        ; 7        ; DRAM_ADDR[9]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 281        ; 7        ; DRAM_ADDR[8]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 274        ; 7        ; DRAM_ADDR[7]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 271        ; 6        ; BELL                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 270        ; 6        ; LED[5]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 14         ; 1        ; GPIO_1_D[9]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 363        ; 8        ; DRAM_DQ[15]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 357        ; 8        ; DRAM_DQ[13]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 352        ; 8        ; DRAM_DQ[12]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 330        ; 8        ; DRAM_RAS_N                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 310        ; 7        ; DRAM_BA[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 278        ; 7        ; DRAM_ADDR[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 279        ; 7        ; DRAM_ADDR[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 275        ; 7        ; DRAM_ADDR[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 261        ; 6        ; LED[6]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 260        ; 6        ; LED[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 39         ; 1        ; CLOCK_50                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 348        ; 8        ; GPIO_1_D[24]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 345        ; 8        ; GPIO_0_D[27]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 332        ; 8        ; DRAM_CS_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 315        ; 7        ; DRAM_BA[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 290        ; 7        ; EPCS_ASDO                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 289        ; 7        ; DRAM_DQM[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 226        ; 6        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 225        ; 6        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 23         ; 1        ; GPIO_0_D[31]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 22         ; 1        ; GPIO_0_D[23]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 10         ; 1        ; GPIO_0_D[22]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 333        ; 8        ; LED[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 306        ; 7        ; GPIO_0_D[29]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 237        ; 6        ; GPIO_0_D[5]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F14      ; 257        ; 6        ; GPIO_1_D[21]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F15      ; 240        ; 6        ; LED[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 27         ; 1        ; GPIO_0_D[32]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 24         ; 1        ; GPIO_0_D[6]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 21         ; 1        ; GPIO_1_D[32]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 269        ; 6        ; GPIO_0_D[25]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G12      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 235        ; 6        ; LED[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 234        ; 6        ; GPIO_1_D[2]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 45         ; 2        ; GPIO_2[5]                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 44         ; 2        ; GPIO_2[10]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 221        ; 5        ; GPIO_1_D[26]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J13      ; 222        ; 5        ; LED[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 220        ; 5        ; ADC_SCLK                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J15      ; 217        ; 5        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 216        ; 5        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 55         ; 2        ; GPIO_1_D[31]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 72         ; 2        ; GPIO_2[0]                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 77         ; 2        ; GPIO_1_D[5]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 48         ; 2        ; GPIO_2[2]                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ; 138        ; 4        ; GPIO_1_D[0]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K10      ; 150        ; 4        ; GPIO_0_D[30]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ; 179        ; 5        ; GPIO_1_D[1]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 215        ; 5        ; GPIO_1_D[29]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 214        ; 5        ; GPIO_1_D[12]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 58         ; 2        ; GPIO_2[12]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 57         ; 2        ; GPIO_0_D[20]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 51         ; 2        ; GPIO_1_D[16]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 78         ; 2        ; GPIO_2[6]                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 49         ; 2        ; EPCS_NCSO                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 125        ; 3        ; GPIO_0_D[1]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 128        ; 3        ; GPIO_0_IN[0]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ; 139        ; 4        ; EPCS_DCLK                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ; 153        ; 4        ; GPIO_0_D[3]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L11      ; 173        ; 4        ; ADC_CS_N                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 203        ; 5        ; GPIO_1_D[20]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L14      ; 194        ; 5        ; GPIO_1_D[8]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 208        ; 5        ; GPIO_1_D[4]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 204        ; 5        ; GPIO_2[11]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 106        ; 3        ; GPIO_1_D[30]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M7       ; 120        ; 3        ; GPIO_1_D[27]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ; 131        ; 3        ; GPIO_1_D[11]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M9       ; 140        ; 4        ; GPIO_1_D[14]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ; 164        ; 4        ; GPIO_0_D[9]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ; 174        ; 4        ; GPIO_1_D[19]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 224        ; 5        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ; 223        ; 5        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 76         ; 2        ; GPIO_0_D[13]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 75         ; 2        ; GPIO_1_D[7]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 92         ; 3        ; GPIO_0_D[19]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 104        ; 3        ; GPIO_0_D[7]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 105        ; 3        ; GPIO_0_D[0]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 132        ; 3        ; GPIO_1_D[10]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 141        ; 4        ; GPIO_2_IN[2]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 165        ; 4        ; GPIO_1_D[28]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N12      ; 155        ; 4        ; GPIO_0_D[10]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 181        ; 5        ; GPIO_1_D[25]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 191        ; 5        ; GPIO_2_IN[0]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 190        ; 5        ; GPIO_0_D[14]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 83         ; 2        ; GPIO_1_D[15]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 82         ; 2        ; GPIO_2[7]                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 93         ; 3        ; GPIO_1_D[17]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 119        ; 3        ; ADC_SADDR                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 133        ; 3        ; GPIO_2_IN[1]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 154        ; 4        ; GPIO_0_D[2]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 168        ; 4        ; GPIO_0_D[21]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 171        ; 4        ; GPIO_2[8]                                                 ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P15      ; 182        ; 5        ; GPIO_1_D[23]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 183        ; 5        ; GPIO_0_D[18]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 81         ; 2        ; GPIO_1_D[6]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 95         ; 3        ; GPIO_1_D[33]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R4       ; 102        ; 3        ; GPIO_1_D[18]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R5       ; 121        ; 3        ; I2C_SCLK                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 123        ; 3        ; GPIO_0_D[12]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 126        ; 3        ; GPIO_2[3]                                                 ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 143        ; 4        ; GPIO_1_D[22]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 145        ; 4        ; GPIO_0_D[26]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 147        ; 4        ; GPIO_0_D[8]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 156        ; 4        ; GPIO_0_D[24]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 172        ; 4        ; GPIO_2[1]                                                 ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 184        ; 5        ; GPIO_2[9]                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 101        ; 3        ; GPIO_0_D[33]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T3       ; 96         ; 3        ; GPIO_0_D[15]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T4       ; 103        ; 3        ; I2C_SDAT                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 122        ; 3        ; UART_RXD                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 124        ; 3        ; UART_TXD                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 127        ; 3        ; GPIO_0_D[17]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 144        ; 4        ; GPIO_1_D[3]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 146        ; 4        ; GPIO_0_D[11]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 149        ; 4        ; GPIO_0_IN[1]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 157        ; 4        ; GPIO_0_D[4]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 166        ; 4        ; GPIO_1_D[13]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ; 167        ; 4        ; GPIO_2[4]                                                 ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; pll_inst|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                            ;
; Nominal VCO frequency         ; 500.0 MHz                                                           ;
; VCO post scale K counter      ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 250 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 30.0 MHz                                                            ;
; Freq max lock                 ; 65.02 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 10                                                                  ;
; N value                       ; 1                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 27                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_1                                                               ;
; Inclk0 signal                 ; CLOCK_50                                                            ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+--------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift  ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+--------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)     ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; 36 (2000 ps) ; 4.50 (250 ps)    ; 50/50      ; C2      ; 10            ; 5/5 Even   ; --            ; 2       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)     ; 2.25 (250 ps)    ; 50/50      ; C1      ; 20            ; 10/10 Even ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+--------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; LED[0]        ; Incomplete set of assignments ;
; LED[1]        ; Incomplete set of assignments ;
; LED[2]        ; Incomplete set of assignments ;
; LED[3]        ; Incomplete set of assignments ;
; LED[4]        ; Incomplete set of assignments ;
; LED[5]        ; Incomplete set of assignments ;
; LED[6]        ; Incomplete set of assignments ;
; LED[7]        ; Incomplete set of assignments ;
; BELL          ; Incomplete set of assignments ;
; UART_TXD      ; Incomplete set of assignments ;
; DRAM_ADDR[0]  ; Incomplete set of assignments ;
; DRAM_ADDR[1]  ; Incomplete set of assignments ;
; DRAM_ADDR[2]  ; Incomplete set of assignments ;
; DRAM_ADDR[3]  ; Incomplete set of assignments ;
; DRAM_ADDR[4]  ; Incomplete set of assignments ;
; DRAM_ADDR[5]  ; Incomplete set of assignments ;
; DRAM_ADDR[6]  ; Incomplete set of assignments ;
; DRAM_ADDR[7]  ; Incomplete set of assignments ;
; DRAM_ADDR[8]  ; Incomplete set of assignments ;
; DRAM_ADDR[9]  ; Incomplete set of assignments ;
; DRAM_ADDR[10] ; Incomplete set of assignments ;
; DRAM_ADDR[11] ; Incomplete set of assignments ;
; DRAM_ADDR[12] ; Incomplete set of assignments ;
; DRAM_BA[0]    ; Incomplete set of assignments ;
; DRAM_BA[1]    ; Incomplete set of assignments ;
; DRAM_CAS_N    ; Incomplete set of assignments ;
; DRAM_CKE      ; Incomplete set of assignments ;
; DRAM_CLK      ; Incomplete set of assignments ;
; DRAM_CS_N     ; Incomplete set of assignments ;
; DRAM_DQM[0]   ; Incomplete set of assignments ;
; DRAM_DQM[1]   ; Incomplete set of assignments ;
; DRAM_RAS_N    ; Incomplete set of assignments ;
; DRAM_WE_N     ; Incomplete set of assignments ;
; EPCS_ASDO     ; Incomplete set of assignments ;
; EPCS_DATA0    ; Incomplete set of assignments ;
; EPCS_DCLK     ; Incomplete set of assignments ;
; EPCS_NCSO     ; Incomplete set of assignments ;
; I2C_SCLK      ; Incomplete set of assignments ;
; ADC_CS_N      ; Incomplete set of assignments ;
; ADC_SADDR     ; Incomplete set of assignments ;
; ADC_SCLK      ; Incomplete set of assignments ;
; ADC_SDAT      ; Incomplete set of assignments ;
; GPIO_2_IN[0]  ; Incomplete set of assignments ;
; GPIO_2_IN[1]  ; Incomplete set of assignments ;
; GPIO_2_IN[2]  ; Incomplete set of assignments ;
; GPIO_0_IN[0]  ; Incomplete set of assignments ;
; GPIO_0_IN[1]  ; Incomplete set of assignments ;
; GPIO_1_IN[0]  ; Incomplete set of assignments ;
; GPIO_1_IN[1]  ; Incomplete set of assignments ;
; I2C_SDAT      ; Incomplete set of assignments ;
; GPIO_2[0]     ; Incomplete set of assignments ;
; GPIO_2[1]     ; Incomplete set of assignments ;
; GPIO_2[2]     ; Incomplete set of assignments ;
; GPIO_2[3]     ; Incomplete set of assignments ;
; GPIO_2[4]     ; Incomplete set of assignments ;
; GPIO_2[5]     ; Incomplete set of assignments ;
; GPIO_2[6]     ; Incomplete set of assignments ;
; GPIO_2[7]     ; Incomplete set of assignments ;
; GPIO_2[8]     ; Incomplete set of assignments ;
; GPIO_2[9]     ; Incomplete set of assignments ;
; GPIO_2[10]    ; Incomplete set of assignments ;
; GPIO_2[11]    ; Incomplete set of assignments ;
; GPIO_2[12]    ; Incomplete set of assignments ;
; GPIO_0_D[12]  ; Incomplete set of assignments ;
; GPIO_0_D[14]  ; Incomplete set of assignments ;
; GPIO_0_D[16]  ; Incomplete set of assignments ;
; GPIO_0_D[17]  ; Incomplete set of assignments ;
; GPIO_0_D[18]  ; Incomplete set of assignments ;
; GPIO_0_D[19]  ; Incomplete set of assignments ;
; GPIO_0_D[20]  ; Incomplete set of assignments ;
; GPIO_0_D[21]  ; Incomplete set of assignments ;
; GPIO_0_D[22]  ; Incomplete set of assignments ;
; GPIO_0_D[23]  ; Incomplete set of assignments ;
; GPIO_0_D[24]  ; Incomplete set of assignments ;
; GPIO_0_D[25]  ; Incomplete set of assignments ;
; GPIO_0_D[26]  ; Incomplete set of assignments ;
; GPIO_0_D[27]  ; Incomplete set of assignments ;
; GPIO_0_D[28]  ; Incomplete set of assignments ;
; GPIO_0_D[29]  ; Incomplete set of assignments ;
; GPIO_0_D[30]  ; Incomplete set of assignments ;
; GPIO_0_D[31]  ; Incomplete set of assignments ;
; GPIO_0_D[32]  ; Incomplete set of assignments ;
; GPIO_0_D[33]  ; Incomplete set of assignments ;
; GPIO_1_D[0]   ; Incomplete set of assignments ;
; GPIO_1_D[1]   ; Incomplete set of assignments ;
; GPIO_1_D[2]   ; Incomplete set of assignments ;
; GPIO_1_D[3]   ; Incomplete set of assignments ;
; GPIO_1_D[4]   ; Incomplete set of assignments ;
; GPIO_1_D[5]   ; Incomplete set of assignments ;
; GPIO_1_D[6]   ; Incomplete set of assignments ;
; GPIO_1_D[7]   ; Incomplete set of assignments ;
; GPIO_1_D[8]   ; Incomplete set of assignments ;
; GPIO_1_D[9]   ; Incomplete set of assignments ;
; GPIO_1_D[10]  ; Incomplete set of assignments ;
; GPIO_1_D[11]  ; Incomplete set of assignments ;
; GPIO_1_D[12]  ; Incomplete set of assignments ;
; GPIO_1_D[13]  ; Incomplete set of assignments ;
; GPIO_1_D[14]  ; Incomplete set of assignments ;
; GPIO_1_D[15]  ; Incomplete set of assignments ;
; GPIO_1_D[16]  ; Incomplete set of assignments ;
; GPIO_1_D[17]  ; Incomplete set of assignments ;
; GPIO_1_D[18]  ; Incomplete set of assignments ;
; GPIO_1_D[19]  ; Incomplete set of assignments ;
; GPIO_1_D[20]  ; Incomplete set of assignments ;
; GPIO_1_D[21]  ; Incomplete set of assignments ;
; GPIO_1_D[22]  ; Incomplete set of assignments ;
; GPIO_1_D[23]  ; Incomplete set of assignments ;
; GPIO_1_D[24]  ; Incomplete set of assignments ;
; GPIO_1_D[25]  ; Incomplete set of assignments ;
; GPIO_1_D[26]  ; Incomplete set of assignments ;
; GPIO_1_D[27]  ; Incomplete set of assignments ;
; GPIO_1_D[28]  ; Incomplete set of assignments ;
; GPIO_1_D[29]  ; Incomplete set of assignments ;
; GPIO_1_D[30]  ; Incomplete set of assignments ;
; GPIO_1_D[31]  ; Incomplete set of assignments ;
; GPIO_1_D[32]  ; Incomplete set of assignments ;
; GPIO_1_D[33]  ; Incomplete set of assignments ;
; DRAM_DQ[0]    ; Incomplete set of assignments ;
; DRAM_DQ[1]    ; Incomplete set of assignments ;
; DRAM_DQ[2]    ; Incomplete set of assignments ;
; DRAM_DQ[3]    ; Incomplete set of assignments ;
; DRAM_DQ[4]    ; Incomplete set of assignments ;
; DRAM_DQ[5]    ; Incomplete set of assignments ;
; DRAM_DQ[6]    ; Incomplete set of assignments ;
; DRAM_DQ[7]    ; Incomplete set of assignments ;
; DRAM_DQ[8]    ; Incomplete set of assignments ;
; DRAM_DQ[9]    ; Incomplete set of assignments ;
; DRAM_DQ[10]   ; Incomplete set of assignments ;
; DRAM_DQ[11]   ; Incomplete set of assignments ;
; DRAM_DQ[12]   ; Incomplete set of assignments ;
; DRAM_DQ[13]   ; Incomplete set of assignments ;
; DRAM_DQ[14]   ; Incomplete set of assignments ;
; DRAM_DQ[15]   ; Incomplete set of assignments ;
; GPIO_0_D[0]   ; Incomplete set of assignments ;
; GPIO_0_D[1]   ; Incomplete set of assignments ;
; GPIO_0_D[2]   ; Incomplete set of assignments ;
; GPIO_0_D[3]   ; Incomplete set of assignments ;
; GPIO_0_D[4]   ; Incomplete set of assignments ;
; GPIO_0_D[5]   ; Incomplete set of assignments ;
; GPIO_0_D[6]   ; Incomplete set of assignments ;
; GPIO_0_D[7]   ; Incomplete set of assignments ;
; GPIO_0_D[8]   ; Incomplete set of assignments ;
; GPIO_0_D[9]   ; Incomplete set of assignments ;
; GPIO_0_D[10]  ; Incomplete set of assignments ;
; GPIO_0_D[11]  ; Incomplete set of assignments ;
; GPIO_0_D[13]  ; Incomplete set of assignments ;
; GPIO_0_D[15]  ; Incomplete set of assignments ;
; KEY[0]        ; Incomplete set of assignments ;
; CLOCK_50      ; Incomplete set of assignments ;
; UART_RXD      ; Incomplete set of assignments ;
; KEY[1]        ; Incomplete set of assignments ;
; SW[0]         ; Incomplete set of assignments ;
; SW[2]         ; Incomplete set of assignments ;
; SW[1]         ; Incomplete set of assignments ;
; SW[3]         ; Incomplete set of assignments ;
; LED[1]        ; Missing location assignment   ;
; EPCS_ASDO     ; Missing location assignment   ;
; EPCS_DATA0    ; Missing location assignment   ;
; EPCS_DCLK     ; Missing location assignment   ;
; EPCS_NCSO     ; Missing location assignment   ;
; ADC_CS_N      ; Missing location assignment   ;
; ADC_SADDR     ; Missing location assignment   ;
; ADC_SCLK      ; Missing location assignment   ;
; ADC_SDAT      ; Missing location assignment   ;
; GPIO_2_IN[0]  ; Missing location assignment   ;
; GPIO_2_IN[1]  ; Missing location assignment   ;
; GPIO_2_IN[2]  ; Missing location assignment   ;
; GPIO_0_IN[0]  ; Missing location assignment   ;
; GPIO_0_IN[1]  ; Missing location assignment   ;
; GPIO_1_IN[0]  ; Missing location assignment   ;
; GPIO_1_IN[1]  ; Missing location assignment   ;
; GPIO_2[0]     ; Missing location assignment   ;
; GPIO_2[1]     ; Missing location assignment   ;
; GPIO_2[2]     ; Missing location assignment   ;
; GPIO_2[3]     ; Missing location assignment   ;
; GPIO_2[4]     ; Missing location assignment   ;
; GPIO_2[5]     ; Missing location assignment   ;
; GPIO_2[6]     ; Missing location assignment   ;
; GPIO_2[7]     ; Missing location assignment   ;
; GPIO_2[8]     ; Missing location assignment   ;
; GPIO_2[9]     ; Missing location assignment   ;
; GPIO_2[10]    ; Missing location assignment   ;
; GPIO_2[11]    ; Missing location assignment   ;
; GPIO_2[12]    ; Missing location assignment   ;
; GPIO_0_D[12]  ; Missing location assignment   ;
; GPIO_0_D[14]  ; Missing location assignment   ;
; GPIO_0_D[16]  ; Missing location assignment   ;
; GPIO_0_D[17]  ; Missing location assignment   ;
; GPIO_0_D[18]  ; Missing location assignment   ;
; GPIO_0_D[19]  ; Missing location assignment   ;
; GPIO_0_D[20]  ; Missing location assignment   ;
; GPIO_0_D[21]  ; Missing location assignment   ;
; GPIO_0_D[22]  ; Missing location assignment   ;
; GPIO_0_D[23]  ; Missing location assignment   ;
; GPIO_0_D[24]  ; Missing location assignment   ;
; GPIO_0_D[25]  ; Missing location assignment   ;
; GPIO_0_D[26]  ; Missing location assignment   ;
; GPIO_0_D[27]  ; Missing location assignment   ;
; GPIO_0_D[28]  ; Missing location assignment   ;
; GPIO_0_D[29]  ; Missing location assignment   ;
; GPIO_0_D[30]  ; Missing location assignment   ;
; GPIO_0_D[31]  ; Missing location assignment   ;
; GPIO_0_D[32]  ; Missing location assignment   ;
; GPIO_0_D[33]  ; Missing location assignment   ;
; GPIO_1_D[0]   ; Missing location assignment   ;
; GPIO_1_D[1]   ; Missing location assignment   ;
; GPIO_1_D[2]   ; Missing location assignment   ;
; GPIO_1_D[3]   ; Missing location assignment   ;
; GPIO_1_D[4]   ; Missing location assignment   ;
; GPIO_1_D[5]   ; Missing location assignment   ;
; GPIO_1_D[6]   ; Missing location assignment   ;
; GPIO_1_D[7]   ; Missing location assignment   ;
; GPIO_1_D[8]   ; Missing location assignment   ;
; GPIO_1_D[9]   ; Missing location assignment   ;
; GPIO_1_D[10]  ; Missing location assignment   ;
; GPIO_1_D[11]  ; Missing location assignment   ;
; GPIO_1_D[12]  ; Missing location assignment   ;
; GPIO_1_D[13]  ; Missing location assignment   ;
; GPIO_1_D[14]  ; Missing location assignment   ;
; GPIO_1_D[15]  ; Missing location assignment   ;
; GPIO_1_D[16]  ; Missing location assignment   ;
; GPIO_1_D[17]  ; Missing location assignment   ;
; GPIO_1_D[18]  ; Missing location assignment   ;
; GPIO_1_D[19]  ; Missing location assignment   ;
; GPIO_1_D[20]  ; Missing location assignment   ;
; GPIO_1_D[21]  ; Missing location assignment   ;
; GPIO_1_D[22]  ; Missing location assignment   ;
; GPIO_1_D[23]  ; Missing location assignment   ;
; GPIO_1_D[24]  ; Missing location assignment   ;
; GPIO_1_D[25]  ; Missing location assignment   ;
; GPIO_1_D[26]  ; Missing location assignment   ;
; GPIO_1_D[27]  ; Missing location assignment   ;
; GPIO_1_D[28]  ; Missing location assignment   ;
; GPIO_1_D[29]  ; Missing location assignment   ;
; GPIO_1_D[30]  ; Missing location assignment   ;
; GPIO_1_D[31]  ; Missing location assignment   ;
; GPIO_1_D[32]  ; Missing location assignment   ;
; GPIO_1_D[33]  ; Missing location assignment   ;
; GPIO_0_D[0]   ; Missing location assignment   ;
; GPIO_0_D[1]   ; Missing location assignment   ;
; GPIO_0_D[2]   ; Missing location assignment   ;
; GPIO_0_D[3]   ; Missing location assignment   ;
; GPIO_0_D[4]   ; Missing location assignment   ;
; GPIO_0_D[5]   ; Missing location assignment   ;
; GPIO_0_D[6]   ; Missing location assignment   ;
; GPIO_0_D[7]   ; Missing location assignment   ;
; GPIO_0_D[8]   ; Missing location assignment   ;
; GPIO_0_D[9]   ; Missing location assignment   ;
; GPIO_0_D[10]  ; Missing location assignment   ;
; GPIO_0_D[11]  ; Missing location assignment   ;
; GPIO_0_D[13]  ; Missing location assignment   ;
; GPIO_0_D[15]  ; Missing location assignment   ;
; SW[0]         ; Missing location assignment   ;
; SW[2]         ; Missing location assignment   ;
; SW[1]         ; Missing location assignment   ;
; SW[3]         ; Missing location assignment   ;
+---------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
; Compilation Hierarchy Node                                                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                      ; Entity Name               ; Library Name ;
+--------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
; |A_ESTF                                                                              ; 5411 (2)    ; 3071 (0)                  ; 0 (0)         ; 106752      ; 19   ; 8            ; 0       ; 4         ; 155  ; 0            ; 2340 (2)     ; 939 (0)           ; 2132 (0)         ; |A_ESTF                                                                                                                                                                  ; A_ESTF                    ; work         ;
;    |Briey:briey_inst|                                                                ; 5409 (552)  ; 3071 (529)                ; 0 (0)         ; 106752      ; 19   ; 8            ; 0       ; 4         ; 0    ; 0            ; 2338 (27)    ; 939 (291)         ; 2132 (177)       ; |A_ESTF|Briey:briey_inst                                                                                                                                                 ; Briey                     ; work         ;
;       |Apb3Decoder:io_apb_decoder|                                                   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |A_ESTF|Briey:briey_inst|Apb3Decoder:io_apb_decoder                                                                                                                      ; Apb3Decoder               ; work         ;
;       |Apb3Gpio:axi_gpioACtrl|                                                       ; 75 (67)     ; 72 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 33 (29)           ; 39 (37)          ; |A_ESTF|Briey:briey_inst|Apb3Gpio:axi_gpioACtrl                                                                                                                          ; Apb3Gpio                  ; work         ;
;          |BufferCC_6_:io_gpio_read_buffercc|                                         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |A_ESTF|Briey:briey_inst|Apb3Gpio:axi_gpioACtrl|BufferCC_6_:io_gpio_read_buffercc                                                                                        ; BufferCC_6_               ; work         ;
;       |Apb3Gpio:axi_gpioBCtrl|                                                       ; 66 (66)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 27 (27)           ; 37 (37)          ; |A_ESTF|Briey:briey_inst|Apb3Gpio:axi_gpioBCtrl                                                                                                                          ; Apb3Gpio                  ; work         ;
;       |Apb3Router:apb3Router_1_|                                                     ; 208 (208)   ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 1 (1)             ; 126 (126)        ; |A_ESTF|Briey:briey_inst|Apb3Router:apb3Router_1_                                                                                                                        ; Apb3Router                ; work         ;
;       |Apb3UartCtrl:axi_uartCtrl|                                                    ; 236 (57)    ; 122 (33)                  ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (24)     ; 30 (24)           ; 98 (6)           ; |A_ESTF|Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl                                                                                                                       ; Apb3UartCtrl              ; work         ;
;          |StreamFifo:bridge_write_streamUnbuffered_queueWithOccupancy|               ; 25 (25)     ; 10 (10)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 2 (2)             ; 8 (8)            ; |A_ESTF|Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|StreamFifo:bridge_write_streamUnbuffered_queueWithOccupancy                                                           ; StreamFifo                ; work         ;
;             |altsyncram:logic_ram_rtl_0|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|StreamFifo:bridge_write_streamUnbuffered_queueWithOccupancy|altsyncram:logic_ram_rtl_0                                ; altsyncram                ; work         ;
;                |altsyncram_mpg1:auto_generated|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|StreamFifo:bridge_write_streamUnbuffered_queueWithOccupancy|altsyncram:logic_ram_rtl_0|altsyncram_mpg1:auto_generated ; altsyncram_mpg1           ; work         ;
;          |StreamFifo:uartCtrl_1__io_read_queueWithOccupancy|                         ; 36 (36)     ; 10 (10)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 16 (16)          ; |A_ESTF|Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|StreamFifo:uartCtrl_1__io_read_queueWithOccupancy                                                                     ; StreamFifo                ; work         ;
;             |altsyncram:logic_ram_rtl_0|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|StreamFifo:uartCtrl_1__io_read_queueWithOccupancy|altsyncram:logic_ram_rtl_0                                          ; altsyncram                ; work         ;
;                |altsyncram_mpg1:auto_generated|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|StreamFifo:uartCtrl_1__io_read_queueWithOccupancy|altsyncram:logic_ram_rtl_0|altsyncram_mpg1:auto_generated           ; altsyncram_mpg1           ; work         ;
;          |UartCtrl:uartCtrl_1_|                                                      ; 121 (27)    ; 69 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (7)       ; 4 (0)             ; 68 (20)          ; |A_ESTF|Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|UartCtrl:uartCtrl_1_                                                                                                  ; UartCtrl                  ; work         ;
;             |UartCtrlRx:rx|                                                          ; 64 (62)     ; 36 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 4 (2)             ; 33 (33)          ; |A_ESTF|Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|UartCtrl:uartCtrl_1_|UartCtrlRx:rx                                                                                    ; UartCtrlRx                ; work         ;
;                |BufferCC:io_rxd_buffercc|                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|UartCtrl:uartCtrl_1_|UartCtrlRx:rx|BufferCC:io_rxd_buffercc                                                           ; BufferCC                  ; work         ;
;             |UartCtrlTx:tx|                                                          ; 30 (30)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 15 (15)          ; |A_ESTF|Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|UartCtrl:uartCtrl_1_|UartCtrlTx:tx                                                                                    ; UartCtrlTx                ; work         ;
;       |Axi4ReadOnlyDecoder:axi4ReadOnlyDecoder_2_|                                   ; 71 (57)     ; 15 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (48)      ; 0 (0)             ; 18 (9)           ; |A_ESTF|Briey:briey_inst|Axi4ReadOnlyDecoder:axi4ReadOnlyDecoder_2_                                                                                                      ; Axi4ReadOnlyDecoder       ; work         ;
;          |Axi4ReadOnlyErrorSlave:errorSlave|                                         ; 14 (14)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (9)            ; |A_ESTF|Briey:briey_inst|Axi4ReadOnlyDecoder:axi4ReadOnlyDecoder_2_|Axi4ReadOnlyErrorSlave:errorSlave                                                                    ; Axi4ReadOnlyErrorSlave    ; work         ;
;       |Axi4ReadOnlyDecoder_1_:axi_vgaCtrl_io_axi_decoder|                            ; 28 (15)     ; 14 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (10)      ; 0 (0)             ; 14 (5)           ; |A_ESTF|Briey:briey_inst|Axi4ReadOnlyDecoder_1_:axi_vgaCtrl_io_axi_decoder                                                                                               ; Axi4ReadOnlyDecoder_1_    ; work         ;
;          |Axi4ReadOnlyErrorSlave_1_:errorSlave|                                      ; 13 (13)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (9)            ; |A_ESTF|Briey:briey_inst|Axi4ReadOnlyDecoder_1_:axi_vgaCtrl_io_axi_decoder|Axi4ReadOnlyErrorSlave_1_:errorSlave                                                          ; Axi4ReadOnlyErrorSlave_1_ ; work         ;
;       |Axi4SharedArbiter:axi_ram_io_axi_arbiter|                                     ; 33 (2)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (1)       ; 0 (0)             ; 16 (1)           ; |A_ESTF|Briey:briey_inst|Axi4SharedArbiter:axi_ram_io_axi_arbiter                                                                                                        ; Axi4SharedArbiter         ; work         ;
;          |StreamArbiter:cmdArbiter|                                                  ; 17 (17)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |A_ESTF|Briey:briey_inst|Axi4SharedArbiter:axi_ram_io_axi_arbiter|StreamArbiter:cmdArbiter                                                                               ; StreamArbiter             ; work         ;
;          |StreamFifoLowLatency_1_:streamFork_4__io_outputs_1_thrown_translated_fifo| ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |A_ESTF|Briey:briey_inst|Axi4SharedArbiter:axi_ram_io_axi_arbiter|StreamFifoLowLatency_1_:streamFork_4__io_outputs_1_thrown_translated_fifo                              ; StreamFifoLowLatency_1_   ; work         ;
;          |StreamFork:streamFork_4_|                                                  ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |A_ESTF|Briey:briey_inst|Axi4SharedArbiter:axi_ram_io_axi_arbiter|StreamFork:streamFork_4_                                                                               ; StreamFork                ; work         ;
;       |Axi4SharedArbiter_1_:axi_sdramCtrl_io_axi_arbiter|                            ; 46 (5)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (3)       ; 0 (0)             ; 17 (2)           ; |A_ESTF|Briey:briey_inst|Axi4SharedArbiter_1_:axi_sdramCtrl_io_axi_arbiter                                                                                               ; Axi4SharedArbiter_1_      ; work         ;
;          |StreamArbiter_1_:cmdArbiter|                                               ; 24 (24)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 8 (8)            ; |A_ESTF|Briey:briey_inst|Axi4SharedArbiter_1_:axi_sdramCtrl_io_axi_arbiter|StreamArbiter_1_:cmdArbiter                                                                   ; StreamArbiter_1_          ; work         ;
;          |StreamFifoLowLatency_1_:streamFork_4__io_outputs_1_thrown_translated_fifo| ; 11 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; |A_ESTF|Briey:briey_inst|Axi4SharedArbiter_1_:axi_sdramCtrl_io_axi_arbiter|StreamFifoLowLatency_1_:streamFork_4__io_outputs_1_thrown_translated_fifo                     ; StreamFifoLowLatency_1_   ; work         ;
;          |StreamFork_1_:streamFork_4_|                                               ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |A_ESTF|Briey:briey_inst|Axi4SharedArbiter_1_:axi_sdramCtrl_io_axi_arbiter|StreamFork_1_:streamFork_4_                                                                   ; StreamFork_1_             ; work         ;
;       |Axi4SharedArbiter_2_:axi_apbBridge_io_axi_arbiter|                            ; 16 (1)      ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (1)        ; 0 (0)             ; 8 (0)            ; |A_ESTF|Briey:briey_inst|Axi4SharedArbiter_2_:axi_apbBridge_io_axi_arbiter                                                                                               ; Axi4SharedArbiter_2_      ; work         ;
;          |StreamFifoLowLatency_1_:streamFork_4__io_outputs_1_thrown_translated_fifo| ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |A_ESTF|Briey:briey_inst|Axi4SharedArbiter_2_:axi_apbBridge_io_axi_arbiter|StreamFifoLowLatency_1_:streamFork_4__io_outputs_1_thrown_translated_fifo                     ; StreamFifoLowLatency_1_   ; work         ;
;          |StreamFork_2_:streamFork_4_|                                               ; 7 (7)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |A_ESTF|Briey:briey_inst|Axi4SharedArbiter_2_:axi_apbBridge_io_axi_arbiter|StreamFork_2_:streamFork_4_                                                                   ; StreamFork_2_             ; work         ;
;       |Axi4SharedDecoder:axi4SharedDecoder_1_|                                       ; 119 (89)    ; 22 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (72)      ; 1 (0)             ; 28 (17)          ; |A_ESTF|Briey:briey_inst|Axi4SharedDecoder:axi4SharedDecoder_1_                                                                                                          ; Axi4SharedDecoder         ; work         ;
;          |Axi4SharedErrorSlave:errorSlave|                                           ; 30 (30)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 1 (1)             ; 11 (11)          ; |A_ESTF|Briey:briey_inst|Axi4SharedDecoder:axi4SharedDecoder_1_|Axi4SharedErrorSlave:errorSlave                                                                          ; Axi4SharedErrorSlave      ; work         ;
;       |Axi4SharedOnChipRam:axi_ram|                                                  ; 56 (56)     ; 25 (25)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 3 (3)             ; 22 (22)          ; |A_ESTF|Briey:briey_inst|Axi4SharedOnChipRam:axi_ram                                                                                                                     ; Axi4SharedOnChipRam       ; work         ;
;          |altsyncram:ram_symbol0_rtl_0|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|altsyncram:ram_symbol0_rtl_0                                                                                        ; altsyncram                ; work         ;
;             |altsyncram_glj1:auto_generated|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|altsyncram:ram_symbol0_rtl_0|altsyncram_glj1:auto_generated                                                         ; altsyncram_glj1           ; work         ;
;          |altsyncram:ram_symbol1_rtl_0|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|altsyncram:ram_symbol1_rtl_0                                                                                        ; altsyncram                ; work         ;
;             |altsyncram_hlj1:auto_generated|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|altsyncram:ram_symbol1_rtl_0|altsyncram_hlj1:auto_generated                                                         ; altsyncram_hlj1           ; work         ;
;          |altsyncram:ram_symbol2_rtl_0|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|altsyncram:ram_symbol2_rtl_0                                                                                        ; altsyncram                ; work         ;
;             |altsyncram_ilj1:auto_generated|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|altsyncram:ram_symbol2_rtl_0|altsyncram_ilj1:auto_generated                                                         ; altsyncram_ilj1           ; work         ;
;          |altsyncram:ram_symbol3_rtl_0|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|altsyncram:ram_symbol3_rtl_0                                                                                        ; altsyncram                ; work         ;
;             |altsyncram_jlj1:auto_generated|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|altsyncram:ram_symbol3_rtl_0|altsyncram_jlj1:auto_generated                                                         ; altsyncram_jlj1           ; work         ;
;       |Axi4SharedSdramCtrl:axi_sdramCtrl|                                            ; 463 (69)    ; 313 (54)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (20)     ; 104 (14)          ; 209 (54)         ; |A_ESTF|Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl                                                                                                               ; Axi4SharedSdramCtrl       ; work         ;
;          |SdramCtrl:ctrl|                                                            ; 398 (340)   ; 259 (219)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (123)    ; 90 (72)           ; 178 (142)        ; |A_ESTF|Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl                                                                                                ; SdramCtrl                 ; work         ;
;             |StreamFifoLowLatency:chip_backupIn_fifo|                                ; 61 (61)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 18 (18)           ; 36 (36)          ; |A_ESTF|Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|StreamFifoLowLatency:chip_backupIn_fifo                                                        ; StreamFifoLowLatency      ; work         ;
;       |Axi4SharedToApb3Bridge:axi_apbBridge|                                         ; 73 (73)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 2 (2)             ; 36 (36)          ; |A_ESTF|Briey:briey_inst|Axi4SharedToApb3Bridge:axi_apbBridge                                                                                                            ; Axi4SharedToApb3Bridge    ; work         ;
;       |Axi4VgaCtrl:axi_vgaCtrl|                                                      ; 391 (168)   ; 318 (145)                 ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (23)      ; 122 (82)          ; 196 (4)          ; |A_ESTF|Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl                                                                                                                         ; Axi4VgaCtrl               ; work         ;
;          |BufferCC_9_:run_buffercc|                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |A_ESTF|Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|BufferCC_9_:run_buffercc                                                                                                ; BufferCC_9_               ; work         ;
;          |PulseCCByToggle:pulseCCByToggle_1_|                                        ; 4 (2)       ; 4 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (2)            ; |A_ESTF|Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|PulseCCByToggle:pulseCCByToggle_1_                                                                                      ; PulseCCByToggle           ; work         ;
;             |BufferCC:inArea_target_buffercc|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|PulseCCByToggle:pulseCCByToggle_1_|BufferCC:inArea_target_buffercc                                                      ; BufferCC                  ; work         ;
;          |VgaCtrl:vga_ctrl|                                                          ; 90 (90)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 76 (76)          ; |A_ESTF|Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VgaCtrl:vga_ctrl                                                                                                        ; VgaCtrl                   ; work         ;
;          |VideoDma:dma|                                                              ; 188 (83)    ; 141 (49)                  ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (24)      ; 37 (0)            ; 115 (66)         ; |A_ESTF|Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma                                                                                                            ; VideoDma                  ; work         ;
;             |BufferCC_3_:rspArea_frameClockArea_popCmdGray_buffercc|                 ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 7 (7)            ; |A_ESTF|Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|BufferCC_3_:rspArea_frameClockArea_popCmdGray_buffercc                                                     ; BufferCC_3_               ; work         ;
;             |StreamFifoCC:rspArea_fifo|                                              ; 91 (51)     ; 78 (38)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 30 (0)            ; 49 (49)          ; |A_ESTF|Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|StreamFifoCC:rspArea_fifo                                                                                  ; StreamFifoCC              ; work         ;
;                |BufferCC_1_:popToPushGray_buffercc|                                  ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |A_ESTF|Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|StreamFifoCC:rspArea_fifo|BufferCC_1_:popToPushGray_buffercc                                               ; BufferCC_1_               ; work         ;
;                |BufferCC_2_:pushToPopGray_buffercc|                                  ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |A_ESTF|Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|StreamFifoCC:rspArea_fifo|BufferCC_2_:pushToPopGray_buffercc                                               ; BufferCC_2_               ; work         ;
;                |altsyncram:ram_rtl_0|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|StreamFifoCC:rspArea_fifo|altsyncram:ram_rtl_0                                                             ; altsyncram                ; work         ;
;                   |altsyncram_qvc1:auto_generated|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|StreamFifoCC:rspArea_fifo|altsyncram:ram_rtl_0|altsyncram_qvc1:auto_generated                              ; altsyncram_qvc1           ; work         ;
;       |BufferCC_10_:io_asyncReset_buffercc|                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |A_ESTF|Briey:briey_inst|BufferCC_10_:io_asyncReset_buffercc                                                                                                             ; BufferCC_10_              ; work         ;
;       |BufferCC_10_:resetCtrl_axiReset_buffercc|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|BufferCC_10_:resetCtrl_axiReset_buffercc                                                                                                        ; BufferCC_10_              ; work         ;
;       |BufferCC_12_:io_coreInterrupt_buffercc|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |A_ESTF|Briey:briey_inst|BufferCC_12_:io_coreInterrupt_buffercc                                                                                                          ; BufferCC_12_              ; work         ;
;       |JtagBridge:jtagBridge_1_|                                                     ; 147 (137)   ; 134 (125)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (12)      ; 41 (34)           ; 93 (92)          ; |A_ESTF|Briey:briey_inst|JtagBridge:jtagBridge_1_                                                                                                                        ; JtagBridge                ; work         ;
;          |FlowCCByToggle:flowCCByToggle_1_|                                          ; 10 (8)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (5)             ; 2 (2)            ; |A_ESTF|Briey:briey_inst|JtagBridge:jtagBridge_1_|FlowCCByToggle:flowCCByToggle_1_                                                                                       ; FlowCCByToggle            ; work         ;
;             |BufferCC_5_:inputArea_target_buffercc|                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|JtagBridge:jtagBridge_1_|FlowCCByToggle:flowCCByToggle_1_|BufferCC_5_:inputArea_target_buffercc                                                 ; BufferCC_5_               ; work         ;
;       |PinsecTimerCtrl:axi_timerCtrl|                                                ; 309 (169)   ; 222 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (51)      ; 13 (13)           ; 210 (63)         ; |A_ESTF|Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl                                                                                                                   ; PinsecTimerCtrl           ; work         ;
;          |InterruptCtrl:interruptCtrl_1_|                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |A_ESTF|Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|InterruptCtrl:interruptCtrl_1_                                                                                    ; InterruptCtrl             ; work         ;
;          |Prescaler:prescaler_1_|                                                    ; 28 (28)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 20 (20)          ; |A_ESTF|Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|Prescaler:prescaler_1_                                                                                            ; Prescaler                 ; work         ;
;          |Timer:timerA|                                                              ; 57 (57)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 49 (49)          ; |A_ESTF|Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|Timer:timerA                                                                                                      ; Timer                     ; work         ;
;          |Timer_1_:timerB|                                                           ; 31 (31)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 25 (25)          ; |A_ESTF|Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|Timer_1_:timerB                                                                                                   ; Timer_1_                  ; work         ;
;          |Timer_1_:timerC|                                                           ; 31 (31)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 24 (24)          ; |A_ESTF|Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|Timer_1_:timerC                                                                                                   ; Timer_1_                  ; work         ;
;          |Timer_1_:timerD|                                                           ; 31 (31)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 25 (25)          ; |A_ESTF|Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|Timer_1_:timerD                                                                                                   ; Timer_1_                  ; work         ;
;       |StreamFork_3_:streamFork_4_|                                                  ; 8 (8)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |A_ESTF|Briey:briey_inst|StreamFork_3_:streamFork_4_                                                                                                                     ; StreamFork_3_             ; work         ;
;       |SystemDebugger:systemDebugger_1_|                                             ; 83 (83)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 64 (64)           ; 15 (15)          ; |A_ESTF|Briey:briey_inst|SystemDebugger:systemDebugger_1_                                                                                                                ; SystemDebugger            ; work         ;
;       |VexRiscv:axi_core_cpu|                                                        ; 2613 (2234) ; 1068 (874)                ; 0 (0)         ; 73216       ; 12   ; 8            ; 0       ; 4         ; 0    ; 0            ; 1501 (1355)  ; 203 (164)         ; 909 (729)        ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu                                                                                                                           ; VexRiscv                  ; work         ;
;          |DataCache:dataCache_1_|                                                    ; 276 (276)   ; 119 (119)                 ; 0 (0)         ; 35584       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (117)    ; 17 (17)           ; 142 (142)        ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_                                                                                                    ; DataCache                 ; work         ;
;             |altsyncram:ways_0_data_symbol0_rtl_0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0                                                               ; altsyncram                ; work         ;
;                |altsyncram_6vd1:auto_generated|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_6vd1:auto_generated                                ; altsyncram_6vd1           ; work         ;
;             |altsyncram:ways_0_data_symbol1_rtl_0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0                                                               ; altsyncram                ; work         ;
;                |altsyncram_6vd1:auto_generated|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_6vd1:auto_generated                                ; altsyncram_6vd1           ; work         ;
;             |altsyncram:ways_0_data_symbol2_rtl_0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0                                                               ; altsyncram                ; work         ;
;                |altsyncram_6vd1:auto_generated|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_6vd1:auto_generated                                ; altsyncram_6vd1           ; work         ;
;             |altsyncram:ways_0_data_symbol3_rtl_0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0                                                               ; altsyncram                ; work         ;
;                |altsyncram_6vd1:auto_generated|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_6vd1:auto_generated                                ; altsyncram_6vd1           ; work         ;
;             |altsyncram:ways_0_tags_rtl_0|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2816        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0                                                                       ; altsyncram                ; work         ;
;                |altsyncram_isd1:auto_generated|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2816        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated                                        ; altsyncram_isd1           ; work         ;
;          |InstructionCache:IBusCachedPlugin_cache|                                   ; 109 (109)   ; 75 (75)                   ; 0 (0)         ; 35584       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 22 (22)           ; 58 (58)          ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache                                                                                   ; InstructionCache          ; work         ;
;             |altsyncram:ways_0_datas_rtl_0|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_datas_rtl_0                                                     ; altsyncram                ; work         ;
;                |altsyncram_02e1:auto_generated|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_datas_rtl_0|altsyncram_02e1:auto_generated                      ; altsyncram_02e1           ; work         ;
;             |altsyncram:ways_0_tags_rtl_0|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2816        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0                                                      ; altsyncram                ; work         ;
;                |altsyncram_isd1:auto_generated|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2816        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated                       ; altsyncram_isd1           ; work         ;
;          |altsyncram:RegFilePlugin_regFile_rtl_0|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|altsyncram:RegFilePlugin_regFile_rtl_0                                                                                    ; altsyncram                ; work         ;
;             |altsyncram_esg1:auto_generated|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|altsyncram:RegFilePlugin_regFile_rtl_0|altsyncram_esg1:auto_generated                                                     ; altsyncram_esg1           ; work         ;
;          |altsyncram:RegFilePlugin_regFile_rtl_1|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|altsyncram:RegFilePlugin_regFile_rtl_1                                                                                    ; altsyncram                ; work         ;
;             |altsyncram_esg1:auto_generated|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|altsyncram:RegFilePlugin_regFile_rtl_1|altsyncram_esg1:auto_generated                                                     ; altsyncram_esg1           ; work         ;
;          |lpm_mult:Mult0|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|lpm_mult:Mult0                                                                                                            ; lpm_mult                  ; work         ;
;             |mult_76t:auto_generated|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|lpm_mult:Mult0|mult_76t:auto_generated                                                                                    ; mult_76t                  ; work         ;
;          |lpm_mult:Mult1|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|lpm_mult:Mult1                                                                                                            ; lpm_mult                  ; work         ;
;             |mult_76t:auto_generated|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|lpm_mult:Mult1|mult_76t:auto_generated                                                                                    ; mult_76t                  ; work         ;
;          |lpm_mult:Mult2|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|lpm_mult:Mult2                                                                                                            ; lpm_mult                  ; work         ;
;             |mult_76t:auto_generated|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|lpm_mult:Mult2|mult_76t:auto_generated                                                                                    ; mult_76t                  ; work         ;
;          |lpm_mult:Mult3|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|lpm_mult:Mult3                                                                                                            ; lpm_mult                  ; work         ;
;             |mult_7dt:auto_generated|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|Briey:briey_inst|VexRiscv:axi_core_cpu|lpm_mult:Mult3|mult_7dt:auto_generated                                                                                    ; mult_7dt                  ; work         ;
;    |pll:pll_inst|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|pll:pll_inst                                                                                                                                                     ; pll                       ; work         ;
;       |altpll:altpll_component|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|pll:pll_inst|altpll:altpll_component                                                                                                                             ; altpll                    ; work         ;
;          |pll_altpll:auto_generated|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A_ESTF|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated                                                                                                   ; pll_altpll                ; work         ;
+--------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; LED[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BELL          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EPCS_ASDO     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EPCS_DATA0    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; EPCS_DCLK     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EPCS_NCSO     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_CS_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_SADDR     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_SCLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_SDAT      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2_IN[0]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2_IN[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2_IN[2]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_IN[0]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_IN[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_IN[0]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_IN[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SDAT      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[0]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[1]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[2]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[3]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[4]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[5]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[6]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[7]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[8]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[9]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[10]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[11]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[12]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[12]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[14]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[16]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[17]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[18]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[19]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[20]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[21]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[22]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[23]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[24]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[25]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[26]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[27]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[28]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[29]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[30]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[31]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[32]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[33]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[0]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[1]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[2]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[3]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[4]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[5]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[6]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[7]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[8]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[9]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[10]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[11]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[12]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[13]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[14]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[15]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[16]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[17]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[18]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[19]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[20]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[21]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[22]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[23]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[24]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[25]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[26]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[27]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[28]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[29]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[30]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[31]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[32]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[33]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[0]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[1]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[2]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[3]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[4]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[5]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[6]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[7]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[8]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[9]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[10]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[11]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[12]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[13]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[14]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[15]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[0]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[1]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[2]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[3]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[4]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[5]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[6]   ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[7]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[8]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[9]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[10]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[11]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[13]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[15]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[0]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; UART_RXD      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; KEY[1]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[0]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW[2]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW[1]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW[3]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                            ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; EPCS_DATA0                                                                                                                     ;                   ;         ;
; ADC_SDAT                                                                                                                       ;                   ;         ;
; GPIO_2_IN[0]                                                                                                                   ;                   ;         ;
; GPIO_2_IN[1]                                                                                                                   ;                   ;         ;
; GPIO_2_IN[2]                                                                                                                   ;                   ;         ;
; GPIO_0_IN[0]                                                                                                                   ;                   ;         ;
; GPIO_0_IN[1]                                                                                                                   ;                   ;         ;
; GPIO_1_IN[0]                                                                                                                   ;                   ;         ;
; GPIO_1_IN[1]                                                                                                                   ;                   ;         ;
; I2C_SDAT                                                                                                                       ;                   ;         ;
; GPIO_2[0]                                                                                                                      ;                   ;         ;
; GPIO_2[1]                                                                                                                      ;                   ;         ;
; GPIO_2[2]                                                                                                                      ;                   ;         ;
; GPIO_2[3]                                                                                                                      ;                   ;         ;
; GPIO_2[4]                                                                                                                      ;                   ;         ;
; GPIO_2[5]                                                                                                                      ;                   ;         ;
; GPIO_2[6]                                                                                                                      ;                   ;         ;
; GPIO_2[7]                                                                                                                      ;                   ;         ;
; GPIO_2[8]                                                                                                                      ;                   ;         ;
; GPIO_2[9]                                                                                                                      ;                   ;         ;
; GPIO_2[10]                                                                                                                     ;                   ;         ;
; GPIO_2[11]                                                                                                                     ;                   ;         ;
; GPIO_2[12]                                                                                                                     ;                   ;         ;
; GPIO_0_D[12]                                                                                                                   ;                   ;         ;
; GPIO_0_D[14]                                                                                                                   ;                   ;         ;
; GPIO_0_D[16]                                                                                                                   ;                   ;         ;
; GPIO_0_D[17]                                                                                                                   ;                   ;         ;
; GPIO_0_D[18]                                                                                                                   ;                   ;         ;
; GPIO_0_D[19]                                                                                                                   ;                   ;         ;
; GPIO_0_D[20]                                                                                                                   ;                   ;         ;
; GPIO_0_D[21]                                                                                                                   ;                   ;         ;
; GPIO_0_D[22]                                                                                                                   ;                   ;         ;
; GPIO_0_D[23]                                                                                                                   ;                   ;         ;
; GPIO_0_D[24]                                                                                                                   ;                   ;         ;
; GPIO_0_D[25]                                                                                                                   ;                   ;         ;
; GPIO_0_D[26]                                                                                                                   ;                   ;         ;
; GPIO_0_D[27]                                                                                                                   ;                   ;         ;
; GPIO_0_D[28]                                                                                                                   ;                   ;         ;
; GPIO_0_D[29]                                                                                                                   ;                   ;         ;
; GPIO_0_D[30]                                                                                                                   ;                   ;         ;
; GPIO_0_D[31]                                                                                                                   ;                   ;         ;
; GPIO_0_D[32]                                                                                                                   ;                   ;         ;
; GPIO_0_D[33]                                                                                                                   ;                   ;         ;
; GPIO_1_D[0]                                                                                                                    ;                   ;         ;
; GPIO_1_D[1]                                                                                                                    ;                   ;         ;
; GPIO_1_D[2]                                                                                                                    ;                   ;         ;
; GPIO_1_D[3]                                                                                                                    ;                   ;         ;
; GPIO_1_D[4]                                                                                                                    ;                   ;         ;
; GPIO_1_D[5]                                                                                                                    ;                   ;         ;
; GPIO_1_D[6]                                                                                                                    ;                   ;         ;
; GPIO_1_D[7]                                                                                                                    ;                   ;         ;
; GPIO_1_D[8]                                                                                                                    ;                   ;         ;
; GPIO_1_D[9]                                                                                                                    ;                   ;         ;
; GPIO_1_D[10]                                                                                                                   ;                   ;         ;
; GPIO_1_D[11]                                                                                                                   ;                   ;         ;
; GPIO_1_D[12]                                                                                                                   ;                   ;         ;
; GPIO_1_D[13]                                                                                                                   ;                   ;         ;
; GPIO_1_D[14]                                                                                                                   ;                   ;         ;
; GPIO_1_D[15]                                                                                                                   ;                   ;         ;
; GPIO_1_D[16]                                                                                                                   ;                   ;         ;
; GPIO_1_D[17]                                                                                                                   ;                   ;         ;
; GPIO_1_D[18]                                                                                                                   ;                   ;         ;
; GPIO_1_D[19]                                                                                                                   ;                   ;         ;
; GPIO_1_D[20]                                                                                                                   ;                   ;         ;
; GPIO_1_D[21]                                                                                                                   ;                   ;         ;
; GPIO_1_D[22]                                                                                                                   ;                   ;         ;
; GPIO_1_D[23]                                                                                                                   ;                   ;         ;
; GPIO_1_D[24]                                                                                                                   ;                   ;         ;
; GPIO_1_D[25]                                                                                                                   ;                   ;         ;
; GPIO_1_D[26]                                                                                                                   ;                   ;         ;
; GPIO_1_D[27]                                                                                                                   ;                   ;         ;
; GPIO_1_D[28]                                                                                                                   ;                   ;         ;
; GPIO_1_D[29]                                                                                                                   ;                   ;         ;
; GPIO_1_D[30]                                                                                                                   ;                   ;         ;
; GPIO_1_D[31]                                                                                                                   ;                   ;         ;
; GPIO_1_D[32]                                                                                                                   ;                   ;         ;
; GPIO_1_D[33]                                                                                                                   ;                   ;         ;
; DRAM_DQ[0]                                                                                                                     ;                   ;         ;
;      - Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_read[0]~feeder                          ; 1                 ; 6       ;
; DRAM_DQ[1]                                                                                                                     ;                   ;         ;
;      - Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_read[1]                                 ; 0                 ; 6       ;
; DRAM_DQ[2]                                                                                                                     ;                   ;         ;
;      - Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_read[2]                                 ; 0                 ; 6       ;
; DRAM_DQ[3]                                                                                                                     ;                   ;         ;
;      - Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_read[3]~feeder                          ; 0                 ; 6       ;
; DRAM_DQ[4]                                                                                                                     ;                   ;         ;
;      - Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_read[4]~feeder                          ; 1                 ; 6       ;
; DRAM_DQ[5]                                                                                                                     ;                   ;         ;
;      - Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_read[5]                                 ; 1                 ; 6       ;
; DRAM_DQ[6]                                                                                                                     ;                   ;         ;
;      - Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_read[6]~feeder                          ; 1                 ; 6       ;
; DRAM_DQ[7]                                                                                                                     ;                   ;         ;
;      - Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_read[7]~feeder                          ; 0                 ; 6       ;
; DRAM_DQ[8]                                                                                                                     ;                   ;         ;
;      - Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_read[8]~feeder                          ; 1                 ; 6       ;
; DRAM_DQ[9]                                                                                                                     ;                   ;         ;
;      - Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_read[9]~feeder                          ; 0                 ; 6       ;
; DRAM_DQ[10]                                                                                                                    ;                   ;         ;
;      - Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_read[10]~feeder                         ; 1                 ; 6       ;
; DRAM_DQ[11]                                                                                                                    ;                   ;         ;
;      - Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_read[11]~feeder                         ; 1                 ; 6       ;
; DRAM_DQ[12]                                                                                                                    ;                   ;         ;
;      - Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_read[12]~feeder                         ; 0                 ; 6       ;
; DRAM_DQ[13]                                                                                                                    ;                   ;         ;
;      - Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_read[13]~feeder                         ; 0                 ; 6       ;
; DRAM_DQ[14]                                                                                                                    ;                   ;         ;
;      - Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_read[14]~feeder                         ; 0                 ; 6       ;
; DRAM_DQ[15]                                                                                                                    ;                   ;         ;
;      - Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_read[15]~feeder                         ; 0                 ; 6       ;
; GPIO_0_D[0]                                                                                                                    ;                   ;         ;
; GPIO_0_D[1]                                                                                                                    ;                   ;         ;
; GPIO_0_D[2]                                                                                                                    ;                   ;         ;
;      - Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_tap_bypass                                                               ; 0                 ; 6       ;
;      - Briey:briey_inst|JtagBridge:jtagBridge_1_|Selector11~0                                                                  ; 0                 ; 6       ;
;      - Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_idcodeArea_shifter~33                                                    ; 0                 ; 6       ;
;      - Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter~34                                                      ; 0                 ; 6       ;
;      - Briey:briey_inst|JtagBridge:jtagBridge_1_|FlowCCByToggle:flowCCByToggle_1_|inputArea_data_fragment[0]~feeder            ; 0                 ; 6       ;
; GPIO_0_D[3]                                                                                                                    ;                   ;         ;
; GPIO_0_D[4]                                                                                                                    ;                   ;         ;
;      - Briey:briey_inst|JtagBridge:jtagBridge_1_|Selector2~0                                                                   ; 0                 ; 6       ;
;      - Briey:briey_inst|JtagBridge:jtagBridge_1_|_zz_1_.1010~0                                                                 ; 0                 ; 6       ;
;      - Briey:briey_inst|JtagBridge:jtagBridge_1_|Selector0~0                                                                   ; 0                 ; 6       ;
;      - Briey:briey_inst|JtagBridge:jtagBridge_1_|Selector5~0                                                                   ; 0                 ; 6       ;
;      - Briey:briey_inst|JtagBridge:jtagBridge_1_|_zz_1_.0011~0                                                                 ; 0                 ; 6       ;
;      - Briey:briey_inst|JtagBridge:jtagBridge_1_|_zz_1_.0111~0                                                                 ; 0                 ; 6       ;
;      - Briey:briey_inst|JtagBridge:jtagBridge_1_|_zz_1_.1110~0                                                                 ; 0                 ; 6       ;
;      - Briey:briey_inst|JtagBridge:jtagBridge_1_|Selector6~0                                                                   ; 0                 ; 6       ;
;      - Briey:briey_inst|JtagBridge:jtagBridge_1_|_zz_1_.0010~0                                                                 ; 0                 ; 6       ;
;      - Briey:briey_inst|JtagBridge:jtagBridge_1_|Selector3~0                                                                   ; 0                 ; 6       ;
;      - Briey:briey_inst|JtagBridge:jtagBridge_1_|Selector4~0                                                                   ; 0                 ; 6       ;
;      - Briey:briey_inst|JtagBridge:jtagBridge_1_|Selector9~0                                                                   ; 0                 ; 6       ;
;      - Briey:briey_inst|JtagBridge:jtagBridge_1_|Selector1~0                                                                   ; 0                 ; 6       ;
;      - Briey:briey_inst|JtagBridge:jtagBridge_1_|Selector10~0                                                                  ; 0                 ; 6       ;
;      - Briey:briey_inst|JtagBridge:jtagBridge_1_|Selector8~0                                                                   ; 0                 ; 6       ;
;      - Briey:briey_inst|JtagBridge:jtagBridge_1_|FlowCCByToggle:flowCCByToggle_1_|inputArea_data_last~feeder                   ; 0                 ; 6       ;
; GPIO_0_D[5]                                                                                                                    ;                   ;         ;
; GPIO_0_D[6]                                                                                                                    ;                   ;         ;
; GPIO_0_D[7]                                                                                                                    ;                   ;         ;
; GPIO_0_D[8]                                                                                                                    ;                   ;         ;
; GPIO_0_D[9]                                                                                                                    ;                   ;         ;
; GPIO_0_D[10]                                                                                                                   ;                   ;         ;
; GPIO_0_D[11]                                                                                                                   ;                   ;         ;
; GPIO_0_D[13]                                                                                                                   ;                   ;         ;
; GPIO_0_D[15]                                                                                                                   ;                   ;         ;
; KEY[0]                                                                                                                         ;                   ;         ;
;      - Briey:briey_inst|BufferCC_10_:io_asyncReset_buffercc|buffers_0~0                                                        ; 0                 ; 6       ;
;      - pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1                                                     ; 0                 ; 6       ;
; CLOCK_50                                                                                                                       ;                   ;         ;
; UART_RXD                                                                                                                       ;                   ;         ;
;      - Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|UartCtrl:uartCtrl_1_|UartCtrlRx:rx|BufferCC:io_rxd_buffercc|buffers_0~feeder ; 0                 ; 6       ;
; KEY[1]                                                                                                                         ;                   ;         ;
;      - Briey:briey_inst|BufferCC_12_:io_coreInterrupt_buffercc|buffers_0~0                                                     ; 0                 ; 6       ;
; SW[0]                                                                                                                          ;                   ;         ;
; SW[2]                                                                                                                          ;                   ;         ;
; SW[1]                                                                                                                          ;                   ;         ;
; SW[3]                                                                                                                          ;                   ;         ;
+--------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                     ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Briey:briey_inst|Apb3Gpio:axi_gpioACtrl|io_gpio_writeEnable_driver[24]~0                                                 ; LCCOMB_X15_Y17_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Apb3Gpio:axi_gpioACtrl|io_gpio_write_driver[0]~0                                                        ; LCCOMB_X15_Y17_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Apb3Gpio:axi_gpioBCtrl|io_gpio_writeEnable_driver[24]~0                                                 ; LCCOMB_X15_Y17_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Apb3Gpio:axi_gpioBCtrl|io_gpio_write_driver[24]~0                                                       ; LCCOMB_X15_Y17_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Apb3Router:apb3Router_1_|selIndex[1]                                                                    ; FF_X19_Y15_N31     ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|StreamFifo:bridge_write_streamUnbuffered_queueWithOccupancy|logic_pushing~0   ; LCCOMB_X16_Y14_N2  ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|StreamFifo:uartCtrl_1__io_read_queueWithOccupancy|logic_pushing               ; LCCOMB_X12_Y15_N30 ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|UartCtrl:uartCtrl_1_|Equal0~6                                                 ; LCCOMB_X11_Y11_N22 ; 28      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|UartCtrl:uartCtrl_1_|UartCtrlRx:rx|bitTimer_tick~0                            ; LCCOMB_X14_Y11_N22 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|UartCtrl:uartCtrl_1_|UartCtrlRx:rx|break_counter[0]~15                        ; LCCOMB_X12_Y11_N28 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|UartCtrl:uartCtrl_1_|UartCtrlRx:rx|sampler_tick                               ; FF_X12_Y12_N13     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|UartCtrl:uartCtrl_1_|UartCtrlRx:rx|sampler_value                              ; FF_X12_Y12_N17     ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|UartCtrl:uartCtrl_1_|UartCtrlTx:tx|clockDivider_counter_willOverflow          ; LCCOMB_X11_Y11_N20 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|bridge_interruptCtrl_writeIntEnable~0                                         ; LCCOMB_X16_Y15_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|bridge_uartConfigReg_clockDivider[0]~2                                        ; LCCOMB_X16_Y15_N0  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|bridge_uartConfigReg_frame_dataLength[0]~2                                    ; LCCOMB_X16_Y14_N4  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4ReadOnlyDecoder:axi4ReadOnlyDecoder_2_|Axi4ReadOnlyErrorSlave:errorSlave|remaining~10               ; LCCOMB_X22_Y19_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4ReadOnlyDecoder:axi4ReadOnlyDecoder_2_|Axi4ReadOnlyErrorSlave:errorSlave|sendRsp                    ; FF_X22_Y19_N3      ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4ReadOnlyDecoder:axi4ReadOnlyDecoder_2_|io_input_ar_ready~4                                          ; LCCOMB_X23_Y19_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4ReadOnlyDecoder:axi4ReadOnlyDecoder_2_|io_input_r_valid~1                                           ; LCCOMB_X16_Y21_N6  ; 10      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4ReadOnlyDecoder_1_:axi_vgaCtrl_io_axi_decoder|Axi4ReadOnlyErrorSlave_1_:errorSlave|remaining~10     ; LCCOMB_X12_Y22_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4ReadOnlyDecoder_1_:axi_vgaCtrl_io_axi_decoder|Axi4ReadOnlyErrorSlave_1_:errorSlave|sendRsp          ; FF_X12_Y22_N9      ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4ReadOnlyDecoder_1_:axi_vgaCtrl_io_axi_decoder|io_input_ar_ready~1                                   ; LCCOMB_X12_Y22_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4ReadOnlyDecoder_1_:axi_vgaCtrl_io_axi_decoder|io_input_r_valid~0                                    ; LCCOMB_X12_Y21_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedArbiter:axi_ram_io_axi_arbiter|StreamArbiter:cmdArbiter|io_chosenOH[0]~2                      ; LCCOMB_X20_Y21_N28 ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedArbiter_1_:axi_sdramCtrl_io_axi_arbiter|StreamArbiter_1_:cmdArbiter|Selector14~0              ; LCCOMB_X20_Y24_N26 ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedArbiter_1_:axi_sdramCtrl_io_axi_arbiter|StreamArbiter_1_:cmdArbiter|maskLocked_2~0            ; LCCOMB_X20_Y24_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedDecoder:axi4SharedDecoder_1_|Axi4SharedErrorSlave:errorSlave|remaining[2]~2                   ; LCCOMB_X23_Y20_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedDecoder:axi4SharedDecoder_1_|Axi4SharedErrorSlave:errorSlave|sendReadRsp                      ; FF_X22_Y21_N31     ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedDecoder:axi4SharedDecoder_1_|cmdAllowedStart~1                                                ; LCCOMB_X23_Y20_N26 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedDecoder:axi4SharedDecoder_1_|pendingSels[2]                                                   ; FF_X22_Y20_N5      ; 69      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|_zz_2_~0                                                                    ; LCCOMB_X19_Y20_N8  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|always2~0                                                                   ; LCCOMB_X16_Y20_N14 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|always2~1                                                                   ; LCCOMB_X16_Y20_N24 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|always2~2                                                                   ; LCCOMB_X16_Y20_N26 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|always2~3                                                                   ; LCCOMB_X16_Y20_N20 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|stage0_valid~0                                                              ; LCCOMB_X19_Y21_N30 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|unburstify_buffer_transaction_addr~20                                       ; LCCOMB_X19_Y21_N2  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|unburstify_buffer_transaction_write~0                                       ; LCCOMB_X19_Y20_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|StreamFifoLowLatency:chip_backupIn_fifo|io_pop_valid~0 ; LCCOMB_X20_Y17_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|StreamFifoLowLatency:chip_backupIn_fifo|ram~38         ; LCCOMB_X15_Y18_N28 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|StreamFifoLowLatency:chip_backupIn_fifo|ram~39         ; LCCOMB_X16_Y18_N30 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|bubbleInserter_insertBubble~0                          ; LCCOMB_X16_Y26_N30 ; 75      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|bubbleInserter_rsp_valid                               ; LCCOMB_X16_Y26_N20 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_ADDR[4]~0                                   ; LCCOMB_X19_Y27_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|chip_sdram_DQ_writeEnable[0]                           ; FF_X19_Y27_N25     ; 16      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|frontend_banks_0_row[12]~0                             ; LCCOMB_X21_Y26_N6  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|frontend_banks_1_row[12]~0                             ; LCCOMB_X21_Y26_N18 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|frontend_banks_2_row[12]~0                             ; LCCOMB_X21_Y26_N16 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|frontend_banks_3_row[12]~0                             ; LCCOMB_X21_Y26_N20 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|frontend_rsp_payload_rowColumn[12]~7                   ; LCCOMB_X16_Y25_N10 ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|SdramCtrl:ctrl|powerup_done                                           ; FF_X15_Y27_N21     ; 18      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|unburstify_buffer_transaction_addr[12]~21                             ; LCCOMB_X19_Y25_N8  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|unburstify_buffer_transaction_addr~20                                 ; LCCOMB_X20_Y22_N30 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedSdramCtrl:axi_sdramCtrl|unburstify_result_ready~0                                             ; LCCOMB_X19_Y25_N12 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedToApb3Bridge:axi_apbBridge|phase.01                                                           ; FF_X22_Y21_N13     ; 54      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4SharedToApb3Bridge:axi_apbBridge|readedData[27]~7                                                   ; LCCOMB_X12_Y17_N14 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VgaCtrl:vga_ctrl|h_counter[0]~16                                                ; LCCOMB_X7_Y10_N26  ; 24      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VgaCtrl:vga_ctrl|v_counter[4]~16                                                ; LCCOMB_X4_Y10_N4   ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|StreamFifoCC:rspArea_fifo|_zz_25_                                  ; LCCOMB_X11_Y9_N28  ; 20      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|always3~0                                                          ; LCCOMB_X10_Y18_N8  ; 29      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|memCmdCounter[1]~32                                                ; LCCOMB_X10_Y18_N0  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|_zz_10_[11]~0                                                                   ; LCCOMB_X10_Y13_N30 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|_zz_11_[11]~0                                                                   ; LCCOMB_X10_Y13_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|_zz_12_[11]~0                                                                   ; LCCOMB_X12_Y16_N8  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|_zz_13_[11]~0                                                                   ; LCCOMB_X10_Y13_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|_zz_1_[17]~0                                                                    ; LCCOMB_X10_Y16_N22 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|_zz_2_[26]~1                                                                    ; LCCOMB_X16_Y13_N12 ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|_zz_6_[11]~0                                                                    ; LCCOMB_X16_Y13_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|_zz_7_[11]~0                                                                    ; LCCOMB_X14_Y16_N16 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|_zz_8_[11]~0                                                                    ; LCCOMB_X14_Y16_N28 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|_zz_9_[11]~1                                                                    ; LCCOMB_X16_Y13_N8  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|always6~0                                                                       ; LCCOMB_X10_Y9_N4   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|BufferCC_10_:io_asyncReset_buffercc|buffers_1                                                           ; FF_X16_Y12_N25     ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|BufferCC_10_:resetCtrl_axiReset_buffercc|buffers_1                                                      ; FF_X16_Y12_N9      ; 80      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|Equal2~0                                                                       ; LCCOMB_X26_Y2_N20  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|FlowCCByToggle:flowCCByToggle_1_|outputArea_flow_regNext_valid                 ; FF_X30_Y5_N21      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|WideOr1~0                                                                      ; LCCOMB_X27_Y2_N8   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_idcodeArea_shifter[10]~2                                                  ; LCCOMB_X27_Y2_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[0]~1                                                     ; LCCOMB_X29_Y2_N14  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_tap_fsm_state.1011                                                        ; FF_X28_Y2_N17      ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_tap_instructionShift~0                                                    ; LCCOMB_X27_Y2_N12  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_writeArea_source_valid~1                                                  ; LCCOMB_X30_Y5_N26  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|Prescaler:prescaler_1_|always0~0                                          ; LCCOMB_X10_Y16_N8  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|Timer:timerA|counter[6]~99                                                ; LCCOMB_X11_Y13_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|Timer_1_:timerB|counter[9]~51                                             ; LCCOMB_X10_Y13_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|Timer_1_:timerC|counter[6]~51                                             ; LCCOMB_X14_Y13_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|Timer_1_:timerD|counter[15]~51                                            ; LCCOMB_X14_Y13_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|_zz_12_~1                                                                 ; LCCOMB_X11_Y16_N0  ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|_zz_14_~2                                                                 ; LCCOMB_X10_Y13_N24 ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|_zz_16_~2                                                                 ; LCCOMB_X14_Y13_N12 ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|_zz_18_~0                                                                 ; LCCOMB_X14_Y13_N8  ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|_zz_1_[8]~0                                                               ; LCCOMB_X10_Y16_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|interruptCtrl_1__io_masks_driver[0]~0                                     ; LCCOMB_X15_Y14_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|timerABridge_clearsEnable[0]~0                                            ; LCCOMB_X15_Y13_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|timerA_io_limit_driver[24]~2                                              ; LCCOMB_X14_Y16_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|timerBBridge_clearsEnable[0]~0                                            ; LCCOMB_X10_Y13_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|timerB_io_limit_driver[8]~0                                               ; LCCOMB_X10_Y13_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|timerCBridge_clearsEnable[0]~1                                            ; LCCOMB_X15_Y13_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|timerC_io_limit_driver[8]~1                                               ; LCCOMB_X9_Y13_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|timerDBridge_clearsEnable[0]~1                                            ; LCCOMB_X15_Y13_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|PinsecTimerCtrl:axi_timerCtrl|timerD_io_limit_driver[8]~0                                               ; LCCOMB_X9_Y13_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|SystemDebugger:systemDebugger_1_|dispatcher_dataShifter[24]~0                                           ; LCCOMB_X29_Y5_N6   ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|SystemDebugger:systemDebugger_1_|dispatcher_headerShifter[1]~0                                          ; LCCOMB_X29_Y5_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|CsrPlugin_exceptionPortCtrl_exceptionContext_badAddr[12]~2                        ; LCCOMB_X32_Y15_N22 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|CsrPlugin_hadException                                                            ; FF_X28_Y15_N23     ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|CsrPlugin_interrupt_valid~1                                                       ; LCCOMB_X37_Y15_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|CsrPlugin_mepc[5]~35                                                              ; LCCOMB_X35_Y15_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|CsrPlugin_mepc~30                                                                 ; LCCOMB_X35_Y15_N4  ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|CsrPlugin_mie_MTIE~0                                                              ; LCCOMB_X35_Y15_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|CsrPlugin_mstatus_MIE~0                                                           ; LCCOMB_X28_Y16_N24 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|CsrPlugin_mstatus_MPP[1]~2                                                        ; LCCOMB_X35_Y15_N22 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|_zz_3_~0                                                   ; LCCOMB_X27_Y13_N28 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|always37~0                                                 ; LCCOMB_X26_Y15_N8  ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|always4~10                                                 ; LCCOMB_X27_Y15_N12 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|always4~11                                                 ; LCCOMB_X27_Y15_N24 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|always4~8                                                  ; LCCOMB_X27_Y15_N14 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|always4~9                                                  ; LCCOMB_X27_Y15_N30 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|io_cpu_writeBack_haltIt~2                                  ; LCCOMB_X26_Y15_N6  ; 194     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|tagsWriteCmd_valid~0                                       ; LCCOMB_X24_Y14_N30 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DebugPlugin_busReadDataReg[1]~79                                                  ; LCCOMB_X29_Y17_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DebugPlugin_haltedByBreak~2                                                       ; LCCOMB_X27_Y5_N4   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|Equal94~0                                                                         ; LCCOMB_X32_Y16_N4  ; 31      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|IBusCachedPlugin_fetchPc_pcReg[25]~19                                             ; LCCOMB_X32_Y16_N14 ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|IBusCachedPlugin_iBusRsp_stages_2_input_ready                                     ; LCCOMB_X30_Y17_N26 ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|_zz_10_[27]~34                            ; LCCOMB_X29_Y17_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|lineLoader_flushCounter[1]~15             ; LCCOMB_X26_Y18_N10 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|lineLoader_write_tag_0_valid              ; LCCOMB_X26_Y20_N4  ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|Mux122~1                                                                          ; LCCOMB_X33_Y12_N16 ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|ShiftRight0~180                                                                   ; LCCOMB_X35_Y8_N2   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|_zz_182_~0                                                                        ; LCCOMB_X30_Y17_N14 ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|_zz_186_                                                                          ; LCCOMB_X29_Y17_N26 ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|always203~0                                                                       ; LCCOMB_X30_Y17_N6  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|always204~0                                                                       ; LCCOMB_X28_Y15_N4  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|decode_RS1[31]~9                                                                  ; LCCOMB_X28_Y12_N18 ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|decode_RS2[31]~5                                                                  ; LCCOMB_X28_Y12_N30 ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|decode_to_execute_INSTRUCTION[13]                                                 ; FF_X36_Y11_N19     ; 66      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_arbitration_isStuck~1                                                     ; LCCOMB_X27_Y13_N22 ; 159     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|lastStageRegFileWrite_valid~0                                                     ; LCCOMB_X28_Y15_N20 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|memory_DivPlugin_div_counter_value[1]~19                                          ; LCCOMB_X32_Y9_N28  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|memory_DivPlugin_div_result[0]~35                                                 ; LCCOMB_X32_Y9_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|memory_DivPlugin_rs1[28]~99                                                       ; LCCOMB_X33_Y9_N6   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|memory_arbitration_isStuck                                                        ; LCCOMB_X33_Y9_N4   ; 291     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|_zz_41_                                                                                                 ; LCCOMB_X23_Y16_N30 ; 71      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|_zz_81_                                                                                                 ; LCCOMB_X24_Y18_N2  ; 68      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|_zz_84_                                                                                                 ; LCCOMB_X15_Y20_N18 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|_zz_86_                                                                                                 ; LCCOMB_X14_Y23_N8  ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|_zz_8_                                                                                                  ; FF_X29_Y5_N15      ; 33      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|axi_apbBridge_io_axi_arbiter_io_output_arw_halfPipe_regs_valid                                          ; FF_X22_Y23_N17     ; 21      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|axi_apbBridge_io_axi_arbiter_io_output_w_halfPipe_regs_valid                                            ; FF_X21_Y23_N13     ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|axi_core_cpu_dBus_cmd_m2sPipe_ready                                                                     ; LCCOMB_X23_Y16_N2  ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|axi_ram_io_axi_arbiter_io_output_arw_halfPipe_regs_valid                                                ; FF_X21_Y21_N11     ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|axi_ram_io_axi_arbiter_io_output_w_s2mPipe_rValid                                                       ; FF_X16_Y20_N9      ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|axi_ram_io_axi_arbiter_io_output_w_s2mPipe_ready~0                                                      ; LCCOMB_X19_Y20_N30 ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|axi_sdramCtrl_io_axi_arbiter_io_output_arw_halfPipe_regs_ready                                          ; FF_X21_Y22_N25     ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|axi_sdramCtrl_io_axi_arbiter_io_output_w_s2mPipe_ready~1                                                ; LCCOMB_X19_Y23_N30 ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|axi_vgaCtrl_io_axi_ar_halfPipe_regs_valid                                                               ; FF_X10_Y18_N21     ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|resetCtrl_axiReset                                                                                      ; FF_X17_Y12_N25     ; 520     ; Async. clear                          ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; Briey:briey_inst|resetCtrl_systemReset                                                                                   ; FF_X17_Y12_N31     ; 12      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; Briey:briey_inst|resetCtrl_systemResetCounter[5]~8                                                                       ; LCCOMB_X17_Y12_N0  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                 ; PIN_E1             ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; GPIO_0_D[6]                                                                                                              ; PIN_G2             ; 95      ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; KEY[0]                                                                                                                   ; PIN_J15            ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                          ; PLL_1              ; 2916    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2]                                          ; PLL_1              ; 84      ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Briey:briey_inst|resetCtrl_axiReset                                             ; FF_X17_Y12_N25 ; 520     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; GPIO_0_D[6]                                                                     ; PIN_G2         ; 95      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1          ; 2916    ; 10                                   ; Global Clock         ; GCLK3            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1          ; 1       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] ; PLL_1          ; 84      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+---------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                                 ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|StreamFifo:bridge_write_streamUnbuffered_queueWithOccupancy|altsyncram:logic_ram_rtl_0|altsyncram_mpg1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128   ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None                                                ; M9K_X13_Y10_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Briey:briey_inst|Apb3UartCtrl:axi_uartCtrl|StreamFifo:uartCtrl_1__io_read_queueWithOccupancy|altsyncram:logic_ram_rtl_0|altsyncram_mpg1:auto_generated|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128   ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None                                                ; M9K_X13_Y15_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|altsyncram:ram_symbol0_rtl_0|altsyncram_glj1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; db/A_ESTF.ram0_Axi4SharedOnChipRam_b806f7b6.hdl.mif ; M9K_X13_Y18_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|altsyncram:ram_symbol1_rtl_0|altsyncram_hlj1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; db/A_ESTF.ram1_Axi4SharedOnChipRam_b806f7b6.hdl.mif ; M9K_X13_Y19_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|altsyncram:ram_symbol2_rtl_0|altsyncram_ilj1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; db/A_ESTF.ram2_Axi4SharedOnChipRam_b806f7b6.hdl.mif ; M9K_X13_Y20_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|altsyncram:ram_symbol3_rtl_0|altsyncram_jlj1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; db/A_ESTF.ram3_Axi4SharedOnChipRam_b806f7b6.hdl.mif ; M9K_X13_Y21_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|StreamFifoCC:rspArea_fifo|altsyncram:ram_rtl_0|altsyncram_qvc1:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 1            ; 512          ; 1            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 512                         ; 1                           ; 512                         ; 1                           ; 512                 ; 1    ; None                                                ; M9K_X13_Y9_N0                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_6vd1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                                ; M9K_X25_Y12_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_6vd1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                                ; M9K_X25_Y11_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_6vd1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                                ; M9K_X25_Y15_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_6vd1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                                ; M9K_X25_Y13_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 22           ; 128          ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 2816  ; 128                         ; 22                          ; 128                         ; 22                          ; 2816                ; 1    ; None                                                ; M9K_X25_Y14_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_datas_rtl_0|altsyncram_02e1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                                ; M9K_X25_Y16_N0, M9K_X25_Y17_N0, M9K_X25_Y19_N0, M9K_X25_Y18_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_isd1:auto_generated|ALTSYNCRAM                       ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 22           ; 128          ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 2816  ; 128                         ; 22                          ; 128                         ; 22                          ; 2816                ; 1    ; None                                                ; M9K_X25_Y20_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|altsyncram:RegFilePlugin_regFile_rtl_0|altsyncram_esg1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                                ; M9K_X25_Y9_N0                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|altsyncram:RegFilePlugin_regFile_rtl_1|altsyncram_esg1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                                ; M9K_X25_Y8_N0                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |A_ESTF|Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|altsyncram:ram_symbol3_rtl_0|altsyncram_jlj1:auto_generated|ALTSYNCRAM                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(11000011) (303) (195) (C3)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00101001) (51) (41) (29)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;
;8;(00000010) (2) (2) (02)    ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;
;16;(00000010) (2) (2) (02)    ;(00000000) (0) (0) (00)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(00000010) (2) (2) (02)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;
;24;(00000010) (2) (2) (02)    ;(00000000) (0) (0) (00)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(00000010) (2) (2) (02)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;
;32;(11111110) (376) (254) (FE)    ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;(00000000) (0) (0) (00)   ;(11111110) (376) (254) (FE)   ;
;40;(00000000) (0) (0) (00)    ;(00000010) (2) (2) (02)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00001111) (17) (15) (0F)   ;(00000000) (0) (0) (00)   ;
;48;(00000001) (1) (1) (01)    ;(00000010) (2) (2) (02)   ;(00000000) (0) (0) (00)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(00000010) (2) (2) (02)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;
;56;(00000000) (0) (0) (00)    ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;(00000000) (0) (0) (00)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000010) (2) (2) (02)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(11111110) (376) (254) (FE)   ;(11111000) (370) (248) (F8)   ;(00000000) (0) (0) (00)   ;
;72;(11111110) (376) (254) (FE)    ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;
;80;(00000000) (0) (0) (00)    ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(00000010) (2) (2) (02)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;
;88;(11111110) (376) (254) (FE)    ;(00000000) (0) (0) (00)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000001) (1) (1) (01)    ;(00000010) (2) (2) (02)   ;(00000000) (0) (0) (00)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(00000010) (2) (2) (02)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00001111) (17) (15) (0F)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;(00000000) (0) (0) (00)   ;
;120;(11111110) (376) (254) (FE)    ;(00000000) (0) (0) (00)   ;(00000010) (2) (2) (02)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(00000001) (1) (1) (01)    ;(00000010) (2) (2) (02)   ;(00000000) (0) (0) (00)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000010) (2) (2) (02)   ;(11111110) (376) (254) (FE)   ;
;136;(11111110) (376) (254) (FE)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111110) (376) (254) (FE)   ;(11110111) (367) (247) (F7)   ;(00000000) (0) (0) (00)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;(00000000) (0) (0) (00)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000010) (2) (2) (02)    ;(11111110) (376) (254) (FE)   ;(00000010) (2) (2) (02)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(11110000) (360) (240) (F0)    ;(11100111) (347) (231) (E7)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(11111100) (374) (252) (FC)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;
;168;(00000001) (1) (1) (01)    ;(00000010) (2) (2) (02)   ;(00000000) (0) (0) (00)   ;(11111101) (375) (253) (FD)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000011) (3) (3) (03)   ;(00000000) (0) (0) (00)   ;
;176;(11111100) (374) (252) (FC)    ;(11111100) (374) (252) (FC)   ;(11111100) (374) (252) (FC)   ;(00000011) (3) (3) (03)   ;(11111110) (376) (254) (FE)   ;(11111101) (375) (253) (FD)   ;(00000000) (0) (0) (00)   ;(11110000) (360) (240) (F0)   ;
;184;(11100110) (346) (230) (E6)    ;(00000000) (0) (0) (00)   ;(00010001) (21) (17) (11)   ;(11110110) (366) (246) (F6)   ;(00000011) (3) (3) (03)   ;(11111110) (376) (254) (FE)   ;(00000001) (1) (1) (01)   ;(11111110) (376) (254) (FE)   ;
;192;(11110000) (360) (240) (F0)    ;(11011111) (337) (223) (DF)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(00000011) (3) (3) (03)   ;(11111110) (376) (254) (FE)   ;
;200;(00000110) (6) (6) (06)    ;(11111110) (376) (254) (FE)   ;(00000001) (1) (1) (01)   ;(11111110) (376) (254) (FE)   ;(11110000) (360) (240) (F0)   ;(11011100) (334) (220) (DC)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;
;208;(11111110) (376) (254) (FE)    ;(11111110) (376) (254) (FE)   ;(00000111) (7) (7) (07)   ;(11111110) (376) (254) (FE)   ;(00000100) (4) (4) (04)   ;(11111110) (376) (254) (FE)   ;(00000001) (1) (1) (01)   ;(11111110) (376) (254) (FE)   ;
;216;(11110000) (360) (240) (F0)    ;(11011001) (331) (217) (D9)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(00000101) (5) (5) (05)   ;(11111110) (376) (254) (FE)   ;
;224;(11110111) (367) (247) (F7)    ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;256;(01101100) (154) (108) (6C)    ;(00001010) (12) (10) (0A)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000111) (7) (7) (07)   ;
;264;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;272;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;280;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;288;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;296;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;304;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;312;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;320;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;328;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;336;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;344;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;352;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;360;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;368;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;376;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;384;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;392;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;400;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;408;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;416;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;424;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;432;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;440;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;448;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;456;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;464;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;472;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;480;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;488;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;496;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;504;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;512;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;520;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;528;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;536;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;544;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;552;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;560;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;568;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;576;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;584;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;592;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;600;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;608;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;616;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;624;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;632;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;640;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;648;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;656;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;664;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;672;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;680;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;688;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;696;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;704;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;712;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;720;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;728;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;736;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;744;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;752;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;760;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;768;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;776;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;784;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;792;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;800;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;808;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;816;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;824;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;832;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;840;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;848;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;856;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;864;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;872;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;880;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;888;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;896;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;904;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;912;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;920;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;928;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;936;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;944;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;952;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;960;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;968;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;976;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;984;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;992;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1000;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1008;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1016;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |A_ESTF|Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|altsyncram:ram_symbol2_rtl_0|altsyncram_ilj1:auto_generated|ALTSYNCRAM                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(10000001) (201) (129) (81)   ;(00000000) (0) (0) (00)   ;(10000001) (201) (129) (81)   ;(00000001) (1) (1) (01)   ;(10000000) (200) (128) (80)   ;(00000001) (1) (1) (01)   ;(10000001) (201) (129) (81)   ;
;8;(00000001) (1) (1) (01)    ;(10100100) (244) (164) (A4)   ;(11000100) (304) (196) (C4)   ;(00000111) (7) (7) (07)   ;(11000100) (304) (196) (C4)   ;(00000111) (7) (7) (07)   ;(00000000) (0) (0) (00)   ;(11000001) (301) (193) (C1)   ;
;16;(00000001) (1) (1) (01)    ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(10000001) (201) (129) (81)   ;(00000001) (1) (1) (01)   ;(10100100) (244) (164) (A4)   ;(00000000) (0) (0) (00)   ;(11000001) (301) (193) (C1)   ;
;24;(00000001) (1) (1) (01)    ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(10000001) (201) (129) (81)   ;(00000001) (1) (1) (01)   ;(10100100) (244) (164) (A4)   ;(11000100) (304) (196) (C4)   ;(00000111) (7) (7) (07)   ;
;32;(11000100) (304) (196) (C4)    ;(11110000) (360) (240) (F0)   ;(11100111) (347) (231) (E7)   ;(00000000) (0) (0) (00)   ;(11000001) (301) (193) (C1)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;
;40;(10000001) (201) (129) (81)    ;(00000001) (1) (1) (01)   ;(10100100) (244) (164) (A4)   ;(11000100) (304) (196) (C4)   ;(01000111) (107) (71) (47)   ;(00000111) (7) (7) (07)   ;(11110111) (367) (247) (F7)   ;(00000111) (7) (7) (07)   ;
;48;(11000001) (301) (193) (C1)    ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(10000001) (201) (129) (81)   ;(00000001) (1) (1) (01)   ;(10100100) (244) (164) (A4)   ;(11000100) (304) (196) (C4)   ;
;56;(01000111) (107) (71) (47)    ;(10000111) (207) (135) (87)   ;(00000111) (7) (7) (07)   ;(11000001) (301) (193) (C1)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00010001) (21) (17) (11)   ;
;64;(10000001) (201) (129) (81)    ;(00000001) (1) (1) (01)   ;(10100100) (244) (164) (A4)   ;(10110100) (264) (180) (B4)   ;(00000000) (0) (0) (00)   ;(11000100) (304) (196) (C4)   ;(01011111) (137) (95) (5F)   ;(00000101) (5) (5) (05)   ;
;72;(00000111) (7) (7) (07)    ;(11000100) (304) (196) (C4)   ;(10000100) (204) (132) (84)   ;(11100111) (347) (231) (E7)   ;(00000000) (0) (0) (00)   ;(11000001) (301) (193) (C1)   ;(10000001) (201) (129) (81)   ;(00000001) (1) (1) (01)   ;
;80;(00000000) (0) (0) (00)    ;(00000001) (1) (1) (01)   ;(10000001) (201) (129) (81)   ;(00000001) (1) (1) (01)   ;(10100100) (244) (164) (A4)   ;(10110100) (264) (180) (B4)   ;(10000100) (204) (132) (84)   ;(11000111) (307) (199) (C7)   ;
;88;(11000100) (304) (196) (C4)    ;(11100111) (347) (231) (E7)   ;(10000100) (204) (132) (84)   ;(00000111) (7) (7) (07)   ;(11110111) (367) (247) (F7)   ;(10000100) (204) (132) (84)   ;(01000111) (107) (71) (47)   ;(10000111) (207) (135) (87)   ;
;96;(11110111) (367) (247) (F7)    ;(10000100) (204) (132) (84)   ;(10000111) (207) (135) (87)   ;(00000111) (7) (7) (07)   ;(11110111) (367) (247) (F7)   ;(11000100) (304) (196) (C4)   ;(11100111) (347) (231) (E7)   ;(00000000) (0) (0) (00)   ;
;104;(11000001) (301) (193) (C1)    ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(10000001) (201) (129) (81)   ;(00000001) (1) (1) (01)   ;(10100100) (244) (164) (A4)   ;(11000100) (304) (196) (C4)   ;
;112;(00000111) (7) (7) (07)    ;(00100111) (47) (39) (27)   ;(11110000) (360) (240) (F0)   ;(11110111) (367) (247) (F7)   ;(00000111) (7) (7) (07)   ;(11000001) (301) (193) (C1)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;
;120;(00000001) (1) (1) (01)    ;(10000001) (201) (129) (81)   ;(00000001) (1) (1) (01)   ;(10100100) (244) (164) (A4)   ;(11000100) (304) (196) (C4)   ;(00010000) (20) (16) (10)   ;(11100111) (347) (231) (E7)   ;(00000000) (0) (0) (00)   ;
;128;(11000001) (301) (193) (C1)    ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00010001) (21) (17) (11)   ;(10000001) (201) (129) (81)   ;(00000001) (1) (1) (01)   ;(10100100) (244) (164) (A4)   ;
;136;(11000100) (304) (196) (C4)    ;(00000111) (7) (7) (07)   ;(00000000) (0) (0) (00)   ;(11000100) (304) (196) (C4)   ;(11011111) (337) (223) (DF)   ;(00000101) (5) (5) (05)   ;(00000111) (7) (7) (07)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(11000001) (301) (193) (C1)   ;(10000001) (201) (129) (81)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00010001) (21) (17) (11)   ;(10000001) (201) (129) (81)   ;
;152;(00000001) (1) (1) (01)    ;(10100100) (244) (164) (A4)   ;(00000000) (0) (0) (00)   ;(11000100) (304) (196) (C4)   ;(00010111) (27) (23) (17)   ;(11100100) (344) (228) (E4)   ;(00000111) (7) (7) (07)   ;(00000111) (7) (7) (07)   ;
;160;(00000001) (1) (1) (01)    ;(01011111) (137) (95) (5F)   ;(11000100) (304) (196) (C4)   ;(00000111) (7) (7) (07)   ;(00000111) (7) (7) (07)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11000001) (301) (193) (C1)   ;
;168;(10000001) (201) (129) (81)    ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00010001) (21) (17) (11)   ;(10000001) (201) (129) (81)   ;(00000001) (1) (1) (01)   ;(10000000) (200) (128) (80)   ;
;176;(11110100) (364) (244) (F4)    ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(01010000) (120) (80) (50)   ;(11110100) (364) (244) (F4)   ;(01000100) (104) (68) (44)   ;(00000111) (7) (7) (07)   ;(00000001) (1) (1) (01)   ;
;184;(01011111) (137) (95) (5F)    ;(00000000) (0) (0) (00)   ;(11000101) (305) (197) (C5)   ;(10011111) (237) (159) (9F)   ;(00000000) (0) (0) (00)   ;(11110100) (364) (244) (F4)   ;(11000000) (300) (192) (C0)   ;(11000100) (304) (196) (C4)   ;
;192;(00000001) (1) (1) (01)    ;(01011111) (137) (95) (5F)   ;(11000100) (304) (196) (C4)   ;(00010111) (27) (23) (17)   ;(11110100) (364) (244) (F4)   ;(11000100) (304) (196) (C4)   ;(10010000) (220) (144) (90)   ;(11100111) (347) (231) (E7)   ;
;200;(00010000) (20) (16) (10)    ;(11110100) (364) (244) (F4)   ;(11000000) (300) (192) (C0)   ;(10000100) (204) (132) (84)   ;(00000001) (1) (1) (01)   ;(01011111) (137) (95) (5F)   ;(10000100) (204) (132) (84)   ;(00010111) (27) (23) (17)   ;
;208;(11110100) (364) (244) (F4)    ;(10000100) (204) (132) (84)   ;(10100000) (240) (160) (A0)   ;(11100111) (347) (231) (E7)   ;(00010000) (20) (16) (10)   ;(11110100) (364) (244) (F4)   ;(11000000) (300) (192) (C0)   ;(01000100) (104) (68) (44)   ;
;216;(00000001) (1) (1) (01)    ;(01011111) (137) (95) (5F)   ;(01000100) (104) (68) (44)   ;(00010111) (27) (23) (17)   ;(11110100) (364) (244) (F4)   ;(01000100) (104) (68) (44)   ;(10100000) (240) (160) (A0)   ;(11100111) (347) (231) (E7)   ;
;224;(00011111) (37) (31) (1F)    ;(00000001) (1) (1) (01)   ;(10000001) (201) (129) (81)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(11000001) (301) (193) (C1)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;256;(01101100) (154) (108) (6C)    ;(00100001) (41) (33) (21)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01010010) (122) (82) (52)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;
;264;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;272;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;280;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;288;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;296;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;304;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;312;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;320;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;328;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;336;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;344;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;352;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;360;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;368;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;376;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;384;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;392;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;400;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;408;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;416;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;424;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;432;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;440;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;448;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;456;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;464;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;472;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;480;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;488;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;496;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;504;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;512;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;520;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;528;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;536;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;544;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;552;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;560;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;568;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;576;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;584;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;592;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;600;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;608;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;616;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;624;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;632;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;640;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;648;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;656;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;664;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;672;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;680;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;688;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;696;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;704;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;712;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;720;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;728;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;736;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;744;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;752;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;760;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;768;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;776;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;784;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;792;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;800;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;808;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;816;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;824;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;832;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;840;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;848;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;856;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;864;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;872;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;880;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;888;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;896;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;904;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;912;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;920;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;928;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;936;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;944;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;952;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;960;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;968;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;976;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;984;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;992;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1000;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1008;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1016;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |A_ESTF|Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|altsyncram:ram_symbol0_rtl_0|altsyncram_glj1:auto_generated|ALTSYNCRAM                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10010111) (227) (151) (97)    ;(10010011) (223) (147) (93)   ;(00010111) (27) (23) (17)   ;(00010011) (23) (19) (13)   ;(00110011) (63) (51) (33)   ;(01101111) (157) (111) (6F)   ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;
;8;(00010011) (23) (19) (13)    ;(00100011) (43) (35) (23)   ;(10000011) (203) (131) (83)   ;(00100011) (43) (35) (23)   ;(10000011) (203) (131) (83)   ;(00100011) (43) (35) (23)   ;(00010011) (23) (19) (13)   ;(00000011) (3) (3) (03)   ;
;16;(00010011) (23) (19) (13)    ;(01100111) (147) (103) (67)   ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;(00010011) (23) (19) (13)   ;(00000011) (3) (3) (03)   ;
;24;(00010011) (23) (19) (13)    ;(01100111) (147) (103) (67)   ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;(10000011) (203) (131) (83)   ;(00100011) (43) (35) (23)   ;
;32;(10000011) (203) (131) (83)    ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;(00010011) (23) (19) (13)   ;(00000011) (3) (3) (03)   ;(00010011) (23) (19) (13)   ;(01100111) (147) (103) (67)   ;(00010011) (23) (19) (13)   ;
;40;(00100011) (43) (35) (23)    ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;(10000011) (203) (131) (83)   ;(10000011) (203) (131) (83)   ;(10010011) (223) (147) (93)   ;(10010011) (223) (147) (93)   ;(00010011) (23) (19) (13)   ;
;48;(00000011) (3) (3) (03)    ;(00010011) (23) (19) (13)   ;(01100111) (147) (103) (67)   ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;(10000011) (203) (131) (83)   ;
;56;(10000011) (203) (131) (83)    ;(10010011) (223) (147) (93)   ;(00010011) (23) (19) (13)   ;(00000011) (3) (3) (03)   ;(00010011) (23) (19) (13)   ;(01100111) (147) (103) (67)   ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;
;64;(00100011) (43) (35) (23)    ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;(00100011) (43) (35) (23)   ;(00010011) (23) (19) (13)   ;(00000011) (3) (3) (03)   ;(11101111) (357) (239) (EF)   ;(10010011) (223) (147) (93)   ;
;72;(11100011) (343) (227) (E3)    ;(10000011) (203) (131) (83)   ;(00000011) (3) (3) (03)   ;(00100011) (43) (35) (23)   ;(00010011) (23) (19) (13)   ;(10000011) (203) (131) (83)   ;(00000011) (3) (3) (03)   ;(00010011) (23) (19) (13)   ;
;80;(01100111) (147) (103) (67)    ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;(00100011) (43) (35) (23)   ;(10000011) (203) (131) (83)   ;(00000011) (3) (3) (03)   ;
;88;(10000011) (203) (131) (83)    ;(00100011) (43) (35) (23)   ;(10000011) (203) (131) (83)   ;(10000011) (203) (131) (83)   ;(00010011) (23) (19) (13)   ;(10000011) (203) (131) (83)   ;(10000011) (203) (131) (83)   ;(10010011) (223) (147) (93)   ;
;96;(00110011) (63) (51) (33)    ;(10000011) (203) (131) (83)   ;(10000011) (203) (131) (83)   ;(10010011) (223) (147) (93)   ;(00110011) (63) (51) (33)   ;(10000011) (203) (131) (83)   ;(00100011) (43) (35) (23)   ;(00010011) (23) (19) (13)   ;
;104;(00000011) (3) (3) (03)    ;(00010011) (23) (19) (13)   ;(01100111) (147) (103) (67)   ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;(10000011) (203) (131) (83)   ;
;112;(10000011) (203) (131) (83)    ;(10010011) (223) (147) (93)   ;(10110011) (263) (179) (B3)   ;(10010011) (223) (147) (93)   ;(00010011) (23) (19) (13)   ;(00000011) (3) (3) (03)   ;(00010011) (23) (19) (13)   ;(01100111) (147) (103) (67)   ;
;120;(00010011) (23) (19) (13)    ;(00100011) (43) (35) (23)   ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;(10000011) (203) (131) (83)   ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;(00010011) (23) (19) (13)   ;
;128;(00000011) (3) (3) (03)    ;(00010011) (23) (19) (13)   ;(01100111) (147) (103) (67)   ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;(00100011) (43) (35) (23)   ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;
;136;(10000011) (203) (131) (83)    ;(00100011) (43) (35) (23)   ;(00010011) (23) (19) (13)   ;(00000011) (3) (3) (03)   ;(11101111) (357) (239) (EF)   ;(10010011) (223) (147) (93)   ;(11100011) (343) (227) (E3)   ;(00010011) (23) (19) (13)   ;
;144;(00010011) (23) (19) (13)    ;(10000011) (203) (131) (83)   ;(00000011) (3) (3) (03)   ;(00010011) (23) (19) (13)   ;(01100111) (147) (103) (67)   ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;(00100011) (43) (35) (23)   ;
;152;(00010011) (23) (19) (13)    ;(00100011) (43) (35) (23)   ;(01101111) (157) (111) (6F)   ;(10000011) (203) (131) (83)   ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;(10000011) (203) (131) (83)   ;(10010011) (223) (147) (93)   ;
;160;(00110111) (67) (55) (37)    ;(11101111) (357) (239) (EF)   ;(10000011) (203) (131) (83)   ;(10000011) (203) (131) (83)   ;(11100011) (343) (227) (E3)   ;(00010011) (23) (19) (13)   ;(00010011) (23) (19) (13)   ;(10000011) (203) (131) (83)   ;
;168;(00000011) (3) (3) (03)    ;(00010011) (23) (19) (13)   ;(01100111) (147) (103) (67)   ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;(00100011) (43) (35) (23)   ;(00010011) (23) (19) (13)   ;(10010011) (223) (147) (93)   ;
;176;(00100011) (43) (35) (23)    ;(00100011) (43) (35) (23)   ;(00100011) (43) (35) (23)   ;(10010011) (223) (147) (93)   ;(00100011) (43) (35) (23)   ;(10010011) (223) (147) (93)   ;(10010011) (223) (147) (93)   ;(00110111) (67) (55) (37)   ;
;184;(11101111) (357) (239) (EF)    ;(00010111) (27) (23) (17)   ;(00010011) (23) (19) (13)   ;(11101111) (357) (239) (EF)   ;(10010011) (223) (147) (93)   ;(00100011) (43) (35) (23)   ;(01101111) (157) (111) (6F)   ;(10000011) (203) (131) (83)   ;
;192;(00110111) (67) (55) (37)    ;(11101111) (357) (239) (EF)   ;(10000011) (203) (131) (83)   ;(10010011) (223) (147) (93)   ;(00100011) (43) (35) (23)   ;(00000011) (3) (3) (03)   ;(10010011) (223) (147) (93)   ;(11100011) (343) (227) (E3)   ;
;200;(10010011) (223) (147) (93)    ;(00100011) (43) (35) (23)   ;(01101111) (157) (111) (6F)   ;(10000011) (203) (131) (83)   ;(00110111) (67) (55) (37)   ;(11101111) (357) (239) (EF)   ;(10000011) (203) (131) (83)   ;(10010011) (223) (147) (93)   ;
;208;(00100011) (43) (35) (23)    ;(00000011) (3) (3) (03)   ;(10010011) (223) (147) (93)   ;(11100011) (343) (227) (E3)   ;(10010011) (223) (147) (93)   ;(00100011) (43) (35) (23)   ;(01101111) (157) (111) (6F)   ;(10000011) (203) (131) (83)   ;
;216;(00110111) (67) (55) (37)    ;(11101111) (357) (239) (EF)   ;(10000011) (203) (131) (83)   ;(10010011) (223) (147) (93)   ;(00100011) (43) (35) (23)   ;(00000011) (3) (3) (03)   ;(10010011) (223) (147) (93)   ;(11100011) (343) (227) (E3)   ;
;224;(01101111) (157) (111) (6F)    ;(00010011) (23) (19) (13)   ;(00100011) (43) (35) (23)   ;(00010011) (23) (19) (13)   ;(00010011) (23) (19) (13)   ;(00000011) (3) (3) (03)   ;(00010011) (23) (19) (13)   ;(01100111) (147) (103) (67)   ;
;232;(01100000) (140) (96) (60)    ;(00100000) (40) (32) (20)   ;(01110000) (160) (112) (70)   ;(11110000) (360) (240) (F0)   ;(00000010) (2) (2) (02)   ;(00001101) (15) (13) (0D)   ;(00001100) (14) (12) (0C)   ;(11101100) (354) (236) (EC)   ;
;240;(00001000) (10) (8) (08)    ;(01000110) (106) (70) (46)   ;(00010000) (20) (16) (10)   ;(01000000) (100) (64) (40)   ;(00000010) (2) (2) (02)   ;(00110000) (60) (48) (30)   ;(00001000) (10) (8) (08)   ;(00101000) (50) (40) (28)   ;
;248;(00001000) (10) (8) (08)    ;(10111000) (270) (184) (B8)   ;(00010000) (20) (16) (10)   ;(10110000) (260) (176) (B0)   ;(00000010) (2) (2) (02)   ;(10000010) (202) (130) (82)   ;(00000110) (6) (6) (06)   ;(01111110) (176) (126) (7E)   ;
;256;(01001000) (110) (72) (48)    ;(01101111) (157) (111) (6F)   ;(00000000) (0) (0) (00)   ;(00010100) (24) (20) (14)   ;(00000000) (0) (0) (00)   ;(00000011) (3) (3) (03)   ;(00000001) (1) (1) (01)   ;(00011011) (33) (27) (1B)   ;
;264;(00000001) (1) (1) (01)    ;(00010000) (20) (16) (10)   ;(00011100) (34) (28) (1C)   ;(11010100) (324) (212) (D4)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;272;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;280;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;288;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;296;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;304;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;312;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;320;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;328;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;336;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;344;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;352;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;360;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;368;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;376;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;384;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;392;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;400;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;408;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;416;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;424;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;432;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;440;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;448;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;456;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;464;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;472;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;480;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;488;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;496;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;504;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;512;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;520;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;528;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;536;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;544;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;552;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;560;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;568;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;576;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;584;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;592;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;600;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;608;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;616;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;624;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;632;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;640;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;648;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;656;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;664;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;672;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;680;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;688;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;696;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;704;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;712;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;720;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;728;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;736;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;744;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;752;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;760;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;768;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;776;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;784;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;792;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;800;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;808;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;816;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;824;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;832;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;840;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;848;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;856;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;864;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;872;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;880;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;888;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;896;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;904;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;912;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;920;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;928;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;936;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;944;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;952;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;960;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;968;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;976;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;984;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;992;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1000;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1008;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1016;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |A_ESTF|Briey:briey_inst|Axi4SharedOnChipRam:axi_ram|altsyncram:ram_symbol1_rtl_0|altsyncram_hlj1:auto_generated|ALTSYNCRAM                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00100001) (41) (33) (21)    ;(10000001) (201) (129) (81)   ;(00010001) (21) (17) (11)   ;(00000001) (1) (1) (01)   ;(00000100) (4) (4) (04)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00101110) (56) (46) (2E)   ;
;8;(00000100) (4) (4) (04)    ;(00100110) (46) (38) (26)   ;(00100111) (47) (39) (27)   ;(10100000) (240) (160) (A0)   ;(00100111) (47) (39) (27)   ;(10100100) (244) (164) (A4)   ;(00000000) (0) (0) (00)   ;(00100100) (44) (36) (24)   ;
;16;(00000001) (1) (1) (01)    ;(10000000) (200) (128) (80)   ;(00000001) (1) (1) (01)   ;(00101110) (56) (46) (2E)   ;(00000100) (4) (4) (04)   ;(00100110) (46) (38) (26)   ;(00000000) (0) (0) (00)   ;(00100100) (44) (36) (24)   ;
;24;(00000001) (1) (1) (01)    ;(10000000) (200) (128) (80)   ;(00000001) (1) (1) (01)   ;(00101110) (56) (46) (2E)   ;(00000100) (4) (4) (04)   ;(00100110) (46) (38) (26)   ;(00100111) (47) (39) (27)   ;(10100010) (242) (162) (A2)   ;
;32;(00100111) (47) (39) (27)    ;(00000111) (7) (7) (07)   ;(10100000) (240) (160) (A0)   ;(00000000) (0) (0) (00)   ;(00100100) (44) (36) (24)   ;(00000001) (1) (1) (01)   ;(10000000) (200) (128) (80)   ;(00000001) (1) (1) (01)   ;
;40;(00101110) (56) (46) (2E)    ;(00000100) (4) (4) (04)   ;(00100110) (46) (38) (26)   ;(00100111) (47) (39) (27)   ;(10100111) (247) (167) (A7)   ;(11010111) (327) (215) (D7)   ;(11110111) (367) (247) (F7)   ;(10000101) (205) (133) (85)   ;
;48;(00100100) (44) (36) (24)    ;(00000001) (1) (1) (01)   ;(10000000) (200) (128) (80)   ;(00000001) (1) (1) (01)   ;(00101110) (56) (46) (2E)   ;(00000100) (4) (4) (04)   ;(00100110) (46) (38) (26)   ;(00100111) (47) (39) (27)   ;
;56;(10100111) (247) (167) (A7)    ;(11010111) (327) (215) (D7)   ;(10000101) (205) (133) (85)   ;(00100100) (44) (36) (24)   ;(00000001) (1) (1) (01)   ;(10000000) (200) (128) (80)   ;(00000001) (1) (1) (01)   ;(00101110) (56) (46) (2E)   ;
;64;(00101100) (54) (44) (2C)    ;(00000100) (4) (4) (04)   ;(00100110) (46) (38) (26)   ;(00100100) (44) (36) (24)   ;(00000000) (0) (0) (00)   ;(00100101) (45) (37) (25)   ;(11110000) (360) (240) (F0)   ;(00000111) (7) (7) (07)   ;
;72;(10001010) (212) (138) (8A)    ;(00100111) (47) (39) (27)   ;(00100111) (47) (39) (27)   ;(10100000) (240) (160) (A0)   ;(00000000) (0) (0) (00)   ;(00100000) (40) (32) (20)   ;(00100100) (44) (36) (24)   ;(00000001) (1) (1) (01)   ;
;80;(10000000) (200) (128) (80)    ;(00000001) (1) (1) (01)   ;(00101110) (56) (46) (2E)   ;(00000100) (4) (4) (04)   ;(00100110) (46) (38) (26)   ;(00100100) (44) (36) (24)   ;(00100111) (47) (39) (27)   ;(10100111) (247) (167) (A7)   ;
;88;(00100111) (47) (39) (27)    ;(10100100) (244) (164) (A4)   ;(00100111) (47) (39) (27)   ;(10100111) (247) (167) (A7)   ;(10000111) (207) (135) (87)   ;(00100111) (47) (39) (27)   ;(10100111) (247) (167) (A7)   ;(10010111) (227) (151) (97)   ;
;96;(01100111) (147) (103) (67)    ;(00100111) (47) (39) (27)   ;(10100111) (247) (167) (A7)   ;(10010111) (227) (151) (97)   ;(01100111) (147) (103) (67)   ;(00100111) (47) (39) (27)   ;(10100110) (246) (166) (A6)   ;(00000000) (0) (0) (00)   ;
;104;(00100100) (44) (36) (24)    ;(00000001) (1) (1) (01)   ;(10000000) (200) (128) (80)   ;(00000001) (1) (1) (01)   ;(00101110) (56) (46) (2E)   ;(00000100) (4) (4) (04)   ;(00100110) (46) (38) (26)   ;(00100111) (47) (39) (27)   ;
;112;(10100111) (247) (167) (A7)    ;(11110111) (367) (247) (F7)   ;(00110111) (67) (55) (37)   ;(11110111) (367) (247) (F7)   ;(10000101) (205) (133) (85)   ;(00100100) (44) (36) (24)   ;(00000001) (1) (1) (01)   ;(10000000) (200) (128) (80)   ;
;120;(00000001) (1) (1) (01)    ;(00101110) (56) (46) (2E)   ;(00000100) (4) (4) (04)   ;(00100110) (46) (38) (26)   ;(00100111) (47) (39) (27)   ;(00000111) (7) (7) (07)   ;(10100000) (240) (160) (A0)   ;(00000000) (0) (0) (00)   ;
;128;(00100100) (44) (36) (24)    ;(00000001) (1) (1) (01)   ;(10000000) (200) (128) (80)   ;(00000001) (1) (1) (01)   ;(00101110) (56) (46) (2E)   ;(00101100) (54) (44) (2C)   ;(00000100) (4) (4) (04)   ;(00100110) (46) (38) (26)   ;
;136;(00100111) (47) (39) (27)    ;(10100000) (240) (160) (A0)   ;(00000000) (0) (0) (00)   ;(00100101) (45) (37) (25)   ;(11110000) (360) (240) (F0)   ;(00000111) (7) (7) (07)   ;(10011010) (232) (154) (9A)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00100000) (40) (32) (20)   ;(00100100) (44) (36) (24)   ;(00000001) (1) (1) (01)   ;(10000000) (200) (128) (80)   ;(00000001) (1) (1) (01)   ;(00101110) (56) (46) (2E)   ;(00101100) (54) (44) (2C)   ;
;152;(00000100) (4) (4) (04)    ;(00100110) (46) (38) (26)   ;(00000000) (0) (0) (00)   ;(00100111) (47) (39) (27)   ;(10000111) (207) (135) (87)   ;(00100110) (46) (38) (26)   ;(11000111) (307) (199) (C7)   ;(10000101) (205) (133) (85)   ;
;160;(00000101) (5) (5) (05)    ;(11110000) (360) (240) (F0)   ;(00100111) (47) (39) (27)   ;(11000111) (307) (199) (C7)   ;(10011110) (236) (158) (9E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00100000) (40) (32) (20)   ;
;168;(00100100) (44) (36) (24)    ;(00000001) (1) (1) (01)   ;(10000000) (200) (128) (80)   ;(00000001) (1) (1) (01)   ;(00100110) (46) (38) (26)   ;(00100100) (44) (36) (24)   ;(00000100) (4) (4) (04)   ;(00000111) (7) (7) (07)   ;
;176;(00101010) (52) (42) (2A)    ;(00101100) (54) (44) (2C)   ;(00101110) (56) (46) (2E)   ;(00000111) (7) (7) (07)   ;(00100000) (40) (32) (20)   ;(00000111) (7) (7) (07)   ;(10000101) (205) (133) (85)   ;(00000101) (5) (5) (05)   ;
;184;(11110000) (360) (240) (F0)    ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(11110000) (360) (240) (F0)   ;(00000111) (7) (7) (07)   ;(00100110) (46) (38) (26)   ;(00000000) (0) (0) (00)   ;(00100101) (45) (37) (25)   ;
;192;(00000101) (5) (5) (05)    ;(11110000) (360) (240) (F0)   ;(00100111) (47) (39) (27)   ;(10000111) (207) (135) (87)   ;(00100110) (46) (38) (26)   ;(00100111) (47) (39) (27)   ;(00000111) (7) (7) (07)   ;(11110000) (360) (240) (F0)   ;
;200;(00000111) (7) (7) (07)    ;(00100100) (44) (36) (24)   ;(00000000) (0) (0) (00)   ;(00100101) (45) (37) (25)   ;(00000101) (5) (5) (05)   ;(11110000) (360) (240) (F0)   ;(00100111) (47) (39) (27)   ;(10000111) (207) (135) (87)   ;
;208;(00100100) (44) (36) (24)    ;(00100111) (47) (39) (27)   ;(00000111) (7) (7) (07)   ;(11110000) (360) (240) (F0)   ;(00000111) (7) (7) (07)   ;(00100010) (42) (34) (22)   ;(00000000) (0) (0) (00)   ;(00100101) (45) (37) (25)   ;
;216;(00000101) (5) (5) (05)    ;(11110000) (360) (240) (F0)   ;(00100111) (47) (39) (27)   ;(10000111) (207) (135) (87)   ;(00100010) (42) (34) (22)   ;(00100111) (47) (39) (27)   ;(00000111) (7) (7) (07)   ;(11110000) (360) (240) (F0)   ;
;224;(11110000) (360) (240) (F0)    ;(00000001) (1) (1) (01)   ;(00100110) (46) (38) (26)   ;(00000100) (4) (4) (04)   ;(00000000) (0) (0) (00)   ;(00100100) (44) (36) (24)   ;(00000001) (1) (1) (01)   ;(10000000) (200) (128) (80)   ;
;232;(00000000) (0) (0) (00)    ;(00000011) (3) (3) (03)   ;(00000000) (0) (0) (00)   ;(00000010) (2) (2) (02)   ;(00000000) (0) (0) (00)   ;(00000010) (2) (2) (02)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;256;(01100101) (145) (101) (65)    ;(00100000) (40) (32) (20)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01111010) (172) (122) (7A)   ;(01111100) (174) (124) (7C)   ;(00001101) (15) (13) (0D)   ;
;264;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111011) (373) (251) (FB)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;272;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;280;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;288;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;296;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;304;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;312;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;320;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;328;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;336;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;344;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;352;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;360;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;368;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;376;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;384;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;392;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;400;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;408;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;416;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;424;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;432;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;440;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;448;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;456;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;464;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;472;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;480;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;488;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;496;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;504;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;512;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;520;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;528;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;536;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;544;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;552;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;560;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;568;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;576;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;584;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;592;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;600;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;608;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;616;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;624;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;632;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;640;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;648;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;656;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;664;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;672;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;680;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;688;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;696;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;704;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;712;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;720;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;728;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;736;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;744;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;752;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;760;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;768;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;776;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;784;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;792;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;800;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;808;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;816;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;824;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;832;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;840;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;848;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;856;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;864;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;872;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;880;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;888;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;896;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;904;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;912;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;920;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;928;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;936;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;944;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;952;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;960;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;968;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;976;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;984;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;992;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1000;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1008;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1016;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 3           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                       ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HH[0]                         ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Briey:briey_inst|VexRiscv:axi_core_cpu|lpm_mult:Mult0|mult_76t:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y8_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LH[0]                         ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Briey:briey_inst|VexRiscv:axi_core_cpu|lpm_mult:Mult2|mult_76t:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y6_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_LL[0]                         ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Briey:briey_inst|VexRiscv:axi_core_cpu|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y9_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; Briey:briey_inst|VexRiscv:axi_core_cpu|execute_to_memory_MUL_HL[0]                         ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Briey:briey_inst|VexRiscv:axi_core_cpu|lpm_mult:Mult1|mult_76t:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y10_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 8,271 / 47,787 ( 17 % ) ;
; C16 interconnects     ; 82 / 1,804 ( 5 % )      ;
; C4 interconnects      ; 4,843 / 31,272 ( 15 % ) ;
; Direct links          ; 1,093 / 47,787 ( 2 % )  ;
; Global clocks         ; 5 / 20 ( 25 % )         ;
; Local interconnects   ; 2,660 / 15,408 ( 17 % ) ;
; R24 interconnects     ; 118 / 1,775 ( 7 % )     ;
; R4 interconnects      ; 5,790 / 41,310 ( 14 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.53) ; Number of LABs  (Total = 432) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 32                            ;
; 2                                           ; 12                            ;
; 3                                           ; 6                             ;
; 4                                           ; 11                            ;
; 5                                           ; 6                             ;
; 6                                           ; 6                             ;
; 7                                           ; 6                             ;
; 8                                           ; 8                             ;
; 9                                           ; 9                             ;
; 10                                          ; 12                            ;
; 11                                          ; 9                             ;
; 12                                          ; 15                            ;
; 13                                          ; 23                            ;
; 14                                          ; 26                            ;
; 15                                          ; 38                            ;
; 16                                          ; 213                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.17) ; Number of LABs  (Total = 432) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 127                           ;
; 1 Clock                            ; 389                           ;
; 1 Clock enable                     ; 182                           ;
; 1 Sync. clear                      ; 22                            ;
; 1 Sync. load                       ; 62                            ;
; 2 Async. clears                    ; 6                             ;
; 2 Clock enables                    ; 137                           ;
; 2 Clocks                           ; 13                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.09) ; Number of LABs  (Total = 432) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 13                            ;
; 2                                            ; 19                            ;
; 3                                            ; 7                             ;
; 4                                            ; 7                             ;
; 5                                            ; 6                             ;
; 6                                            ; 2                             ;
; 7                                            ; 5                             ;
; 8                                            ; 8                             ;
; 9                                            ; 5                             ;
; 10                                           ; 2                             ;
; 11                                           ; 9                             ;
; 12                                           ; 6                             ;
; 13                                           ; 3                             ;
; 14                                           ; 5                             ;
; 15                                           ; 7                             ;
; 16                                           ; 19                            ;
; 17                                           ; 17                            ;
; 18                                           ; 14                            ;
; 19                                           ; 15                            ;
; 20                                           ; 33                            ;
; 21                                           ; 32                            ;
; 22                                           ; 39                            ;
; 23                                           ; 25                            ;
; 24                                           ; 33                            ;
; 25                                           ; 22                            ;
; 26                                           ; 13                            ;
; 27                                           ; 10                            ;
; 28                                           ; 11                            ;
; 29                                           ; 5                             ;
; 30                                           ; 8                             ;
; 31                                           ; 4                             ;
; 32                                           ; 28                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.78) ; Number of LABs  (Total = 432) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 41                            ;
; 2                                               ; 19                            ;
; 3                                               ; 17                            ;
; 4                                               ; 36                            ;
; 5                                               ; 15                            ;
; 6                                               ; 27                            ;
; 7                                               ; 20                            ;
; 8                                               ; 30                            ;
; 9                                               ; 26                            ;
; 10                                              ; 45                            ;
; 11                                              ; 26                            ;
; 12                                              ; 22                            ;
; 13                                              ; 25                            ;
; 14                                              ; 13                            ;
; 15                                              ; 8                             ;
; 16                                              ; 38                            ;
; 17                                              ; 15                            ;
; 18                                              ; 3                             ;
; 19                                              ; 2                             ;
; 20                                              ; 1                             ;
; 21                                              ; 2                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.19) ; Number of LABs  (Total = 432) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 12                            ;
; 3                                            ; 17                            ;
; 4                                            ; 24                            ;
; 5                                            ; 8                             ;
; 6                                            ; 11                            ;
; 7                                            ; 8                             ;
; 8                                            ; 11                            ;
; 9                                            ; 16                            ;
; 10                                           ; 11                            ;
; 11                                           ; 13                            ;
; 12                                           ; 12                            ;
; 13                                           ; 17                            ;
; 14                                           ; 19                            ;
; 15                                           ; 17                            ;
; 16                                           ; 20                            ;
; 17                                           ; 8                             ;
; 18                                           ; 12                            ;
; 19                                           ; 18                            ;
; 20                                           ; 13                            ;
; 21                                           ; 13                            ;
; 22                                           ; 9                             ;
; 23                                           ; 17                            ;
; 24                                           ; 18                            ;
; 25                                           ; 13                            ;
; 26                                           ; 14                            ;
; 27                                           ; 16                            ;
; 28                                           ; 5                             ;
; 29                                           ; 14                            ;
; 30                                           ; 6                             ;
; 31                                           ; 5                             ;
; 32                                           ; 9                             ;
; 33                                           ; 4                             ;
; 34                                           ; 11                            ;
; 35                                           ; 6                             ;
; 36                                           ; 3                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 54           ; 54           ; 0            ; 0            ; 155       ; 54           ; 0            ; 0            ; 0            ; 0            ; 80           ; 138          ; 0            ; 0            ; 0            ; 0            ; 115          ; 138          ; 0            ; 115          ; 0            ; 0            ; 138          ; 0            ; 155       ; 155       ; 155       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 155          ; 101          ; 101          ; 155          ; 155          ; 0         ; 101          ; 155          ; 155          ; 155          ; 155          ; 75           ; 17           ; 155          ; 155          ; 155          ; 155          ; 40           ; 17           ; 155          ; 40           ; 155          ; 155          ; 17           ; 155          ; 0         ; 0         ; 0         ; 155          ; 155          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; LED[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BELL               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TXD           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_ASDO          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_DATA0         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_DCLK          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_NCSO          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CS_N           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SADDR          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SCLK           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SDAT           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2_IN[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2_IN[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2_IN[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_IN[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_IN[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_IN[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_IN[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[16]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[17]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[18]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[19]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[20]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[21]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[22]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[23]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[24]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[25]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[26]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[27]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[28]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[29]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[30]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[31]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[32]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[33]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[16]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[17]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[18]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[19]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[20]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[21]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[22]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[23]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[24]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[25]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[26]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[27]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[28]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[29]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[30]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[31]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[32]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[33]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RXD           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                   ;
+----------------------------------------------------------------------+------------------------------------------------------+-------------------+
; Source Clock(s)                                                      ; Destination Clock(s)                                 ; Delay Added in ns ;
+----------------------------------------------------------------------+------------------------------------------------------+-------------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0],GPIO_0_D[6]     ; GPIO_0_D[6]                                          ; 145.6             ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0]                 ; GPIO_0_D[6]                                          ; 12.2              ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0]                 ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.9              ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0],GPIO_0_D[6],I/O ; GPIO_0_D[6]                                          ; 4.8               ;
; pll_inst|altpll_component|auto_generated|pll1|clk[2]                 ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 3.8               ;
+----------------------------------------------------------------------+------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                       ; Destination Register                                                                                                            ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[19]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[21]                                                             ; 5.135             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[17]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[19]                                                             ; 5.135             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[33]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[32]                                                             ; 5.072             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[30]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[32]                                                             ; 5.072             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[32]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[31]                                                             ; 5.072             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[29]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[31]                                                             ; 5.072             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[31]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[30]                                                             ; 5.072             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[28]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[30]                                                             ; 5.072             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[19]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[18]                                                             ; 5.072             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[16]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[18]                                                             ; 5.072             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[15]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[14]                                                             ; 5.072             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[12]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[14]                                                             ; 5.072             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[14]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[13]                                                             ; 5.072             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[11]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[13]                                                             ; 5.072             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[13]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[12]                                                             ; 5.072             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[10]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[12]                                                             ; 5.072             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[11]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[10]                                                             ; 5.072             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[8]                                  ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[10]                                                             ; 5.072             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[9]                                    ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[8]                                                              ; 5.072             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[6]                                  ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[8]                                                              ; 5.072             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_tap_fsm_state.1011                                     ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[32]                                                             ; 5.072             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[30]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[29]                                                             ; 5.070             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[27]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[29]                                                             ; 5.070             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[29]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[28]                                                             ; 5.070             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[26]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[28]                                                             ; 5.070             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[28]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[27]                                                             ; 5.070             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[25]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[27]                                                             ; 5.070             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[27]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[26]                                                             ; 5.070             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[24]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[26]                                                             ; 5.070             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[26]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[25]                                                             ; 5.070             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[23]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[25]                                                             ; 5.070             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[25]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[24]                                                             ; 5.070             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[22]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[24]                                                             ; 5.070             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[24]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[23]                                                             ; 5.070             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[21]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[23]                                                             ; 5.070             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[15]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[17]                                                             ; 4.936             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[18]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[20]                                                             ; 4.819             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[6]                                    ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[5]                                                              ; 4.816             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[3]                                  ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[5]                                                              ; 4.816             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[4]                                    ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[3]                                                              ; 4.816             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[1]                                  ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[3]                                                              ; 4.816             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[10]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[9]                                                              ; 4.793             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[7]                                  ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[9]                                                              ; 4.793             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[31]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[33]                                                             ; 4.786             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[23]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[22]                                                             ; 4.786             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[20]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[22]                                                             ; 4.786             ;
; GPIO_0_D[2]                                                                                           ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[33]                                                             ; 4.786             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[16]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[15]                                                             ; 4.785             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[13]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[15]                                                             ; 4.785             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[12]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[11]                                                             ; 4.785             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[9]                                  ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[11]                                                             ; 4.785             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[8]                                    ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[7]                                                              ; 4.785             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[5]                                  ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[7]                                                              ; 4.785             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[7]                                    ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[6]                                                              ; 4.768             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[4]                                  ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[6]                                                              ; 4.768             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[5]                                    ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[4]                                                              ; 4.768             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[2]                                  ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[4]                                                              ; 4.768             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[3]                                    ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[2]                                                              ; 4.768             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[0]                                  ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[2]                                                              ; 4.768             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[17]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[16]                                                             ; 4.408             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_payload_data[14]                                 ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[16]                                                             ; 4.408             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|system_rsp_valid                                            ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[0]                                                              ; 4.356             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[22]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[21]                                                             ; 2.567             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[20]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[19]                                                             ; 2.567             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[18]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[17]                                                             ; 2.468             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[21]                                   ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[20]                                                             ; 2.410             ;
; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[1]                                    ; Briey:briey_inst|JtagBridge:jtagBridge_1_|jtag_readArea_shifter[0]                                                              ; 2.178             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|StreamFifoCC:rspArea_fifo|pushCC_pushPtrGray[0] ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|StreamFifoCC:rspArea_fifo|BufferCC_2_:pushToPopGray_buffercc|buffers_0[0] ; 0.488             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|StreamFifoCC:rspArea_fifo|pushCC_pushPtrGray[4] ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|StreamFifoCC:rspArea_fifo|BufferCC_2_:pushToPopGray_buffercc|buffers_0[4] ; 0.488             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|StreamFifoCC:rspArea_fifo|pushCC_pushPtrGray[5] ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|StreamFifoCC:rspArea_fifo|BufferCC_2_:pushToPopGray_buffercc|buffers_0[5] ; 0.488             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|rspArea_frameClockArea_popCmdGray[5]            ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|BufferCC_3_:rspArea_frameClockArea_popCmdGray_buffercc|buffers_0[5]       ; 0.483             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|rspArea_frameClockArea_popCmdGray[6]            ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|BufferCC_3_:rspArea_frameClockArea_popCmdGray_buffercc|buffers_0[6]       ; 0.483             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|rspArea_frameClockArea_popCmdGray[3]            ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|BufferCC_3_:rspArea_frameClockArea_popCmdGray_buffercc|buffers_0[3]       ; 0.483             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|rspArea_frameClockArea_popCmdGray[4]            ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|BufferCC_3_:rspArea_frameClockArea_popCmdGray_buffercc|buffers_0[4]       ; 0.483             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|_zz_6_[0]                                                    ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|PulseCCByToggle:pulseCCByToggle_1_|inArea_target                                       ; 0.409             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|_zz_6_[1]                                                    ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|PulseCCByToggle:pulseCCByToggle_1_|inArea_target                                       ; 0.409             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|_zz_6_[2]                                                    ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|PulseCCByToggle:pulseCCByToggle_1_|inArea_target                                       ; 0.409             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|_zz_6_[3]                                                    ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|PulseCCByToggle:pulseCCByToggle_1_|inArea_target                                       ; 0.409             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|_zz_6_[4]                                                    ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|PulseCCByToggle:pulseCCByToggle_1_|inArea_target                                       ; 0.409             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|_zz_6_[5]                                                    ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|PulseCCByToggle:pulseCCByToggle_1_|inArea_target                                       ; 0.409             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|_zz_6_[6]                                                    ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|PulseCCByToggle:pulseCCByToggle_1_|inArea_target                                       ; 0.409             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|_zz_6_[7]                                                    ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|PulseCCByToggle:pulseCCByToggle_1_|inArea_target                                       ; 0.409             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VgaCtrl:vga_ctrl|h_counter[7]                                ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|PulseCCByToggle:pulseCCByToggle_1_|inArea_target                                       ; 0.409             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VgaCtrl:vga_ctrl|h_counter[6]                                ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|PulseCCByToggle:pulseCCByToggle_1_|inArea_target                                       ; 0.409             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VgaCtrl:vga_ctrl|h_counter[5]                                ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|PulseCCByToggle:pulseCCByToggle_1_|inArea_target                                       ; 0.409             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VgaCtrl:vga_ctrl|h_counter[4]                                ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|PulseCCByToggle:pulseCCByToggle_1_|inArea_target                                       ; 0.409             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VgaCtrl:vga_ctrl|h_counter[3]                                ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|PulseCCByToggle:pulseCCByToggle_1_|inArea_target                                       ; 0.409             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VgaCtrl:vga_ctrl|h_counter[2]                                ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|PulseCCByToggle:pulseCCByToggle_1_|inArea_target                                       ; 0.409             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VgaCtrl:vga_ctrl|h_counter[1]                                ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|PulseCCByToggle:pulseCCByToggle_1_|inArea_target                                       ; 0.409             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VgaCtrl:vga_ctrl|h_counter[0]                                ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|PulseCCByToggle:pulseCCByToggle_1_|inArea_target                                       ; 0.409             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|rspArea_frameClockArea_popCmdGray[0]            ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|BufferCC_3_:rspArea_frameClockArea_popCmdGray_buffercc|buffers_0[0]       ; 0.281             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|rspArea_frameClockArea_popCmdGray[1]            ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|BufferCC_3_:rspArea_frameClockArea_popCmdGray_buffercc|buffers_0[1]       ; 0.281             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|StreamFifoCC:rspArea_fifo|popCC_popPtrGray[1]   ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|StreamFifoCC:rspArea_fifo|BufferCC_1_:popToPushGray_buffercc|buffers_0[1] ; 0.262             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|StreamFifoCC:rspArea_fifo|popCC_popPtrGray[0]   ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|StreamFifoCC:rspArea_fifo|BufferCC_1_:popToPushGray_buffercc|buffers_0[0] ; 0.262             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|StreamFifoCC:rspArea_fifo|popCC_popPtrGray[5]   ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|StreamFifoCC:rspArea_fifo|BufferCC_1_:popToPushGray_buffercc|buffers_0[5] ; 0.262             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|StreamFifoCC:rspArea_fifo|popCC_popPtrGray[4]   ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|StreamFifoCC:rspArea_fifo|BufferCC_1_:popToPushGray_buffercc|buffers_0[4] ; 0.262             ;
; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|rspArea_frameClockArea_popCmdGray[2]            ; Briey:briey_inst|Axi4VgaCtrl:axi_vgaCtrl|VideoDma:dma|BufferCC_3_:rspArea_frameClockArea_popCmdGray_buffercc|buffers_0[2]       ; 0.224             ;
; Briey:briey_inst|axi_sdramCtrl_io_axi_arbiter_io_output_w_s2mPipe_rData_strb[3]                       ; Briey:briey_inst|axi_sdramCtrl_io_axi_arbiter_io_output_w_s2mPipe_m2sPipe_rData_strb[3]                                         ; 0.138             ;
; Briey:briey_inst|axi_sdramCtrl_io_axi_arbiter_io_output_w_s2mPipe_rData_strb[1]                       ; Briey:briey_inst|axi_sdramCtrl_io_axi_arbiter_io_output_w_s2mPipe_m2sPipe_rData_strb[1]                                         ; 0.138             ;
; Briey:briey_inst|axi_sdramCtrl_io_axi_arbiter_io_output_w_s2mPipe_rData_strb[2]                       ; Briey:briey_inst|axi_sdramCtrl_io_axi_arbiter_io_output_w_s2mPipe_m2sPipe_rData_strb[2]                                         ; 0.138             ;
+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 24 processors detected
Info (119006): Selected device EP4CE15F17C8 for design "A_ESTF"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: /home/romu4/Source/soc/A-ESTF/db/pll_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port File: /home/romu4/Source/soc/A-ESTF/db/pll_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 36 degrees (2000 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] port File: /home/romu4/Source/soc/A-ESTF/db/pll_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] port File: /home/romu4/Source/soc/A-ESTF/db/pll_altpll.v Line: 51
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 101 pins of 155 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'A_ESTF.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: /home/romu4/Source/soc/A-ESTF/db/pll_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C2 of PLL_1) File: /home/romu4/Source/soc/A-ESTF/db/pll_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C1 of PLL_1) File: /home/romu4/Source/soc/A-ESTF/db/pll_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node GPIO_0_D[6]~input (placed in PIN G2 (DQS0L/CQ1L,DPCLK0)) File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node Briey:briey_inst|resetCtrl_axiReset  File: /home/romu4/Source/soc/A-ESTF/src/Briey.v Line: 15276
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Briey:briey_inst|BufferCC_10_:resetCtrl_axiReset_buffercc|buffers_0 File: /home/romu4/Source/soc/A-ESTF/src/Briey.v Line: 5142
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 54 registers into blocks of type Block RAM
    Extra Info (176218): Packed 132 registers into blocks of type Embedded multiplier output
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 100 (unused VREF, 2.5V VCCIO, 13 input, 7 output, 80 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 6 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 4 total pin(s) used --  21 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 3 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 8 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 20 total pin(s) used --  4 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 19 total pin(s) used --  5 pins available
Warning (15064): PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: /home/romu4/Source/soc/A-ESTF/db/pll_altpll.v Line: 51
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 12% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 34% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 3.01 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (169064): Following 82 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 43
    Info (169065): Pin GPIO_2[0] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 52
    Info (169065): Pin GPIO_2[1] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 52
    Info (169065): Pin GPIO_2[2] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 52
    Info (169065): Pin GPIO_2[3] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 52
    Info (169065): Pin GPIO_2[4] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 52
    Info (169065): Pin GPIO_2[5] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 52
    Info (169065): Pin GPIO_2[6] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 52
    Info (169065): Pin GPIO_2[7] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 52
    Info (169065): Pin GPIO_2[8] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 52
    Info (169065): Pin GPIO_2[9] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 52
    Info (169065): Pin GPIO_2[10] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 52
    Info (169065): Pin GPIO_2[11] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 52
    Info (169065): Pin GPIO_2[12] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 52
    Info (169065): Pin GPIO_0_D[12] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[14] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[16] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[17] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[18] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[19] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[20] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[21] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[22] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[23] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[24] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[25] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[26] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[27] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[28] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[29] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[30] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[31] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[32] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[33] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_1_D[0] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[1] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[2] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[3] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[4] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[5] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[6] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[7] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[8] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[9] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[10] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[11] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[12] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[13] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[14] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[15] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[16] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[17] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[18] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[19] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[20] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[21] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[22] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[23] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[24] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[25] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[26] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[27] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[28] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[29] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[30] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[31] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[32] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_1_D[33] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 60
    Info (169065): Pin GPIO_0_D[0] has a permanently enabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[1] has a permanently enabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[2] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[3] has a permanently enabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[4] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[5] has a permanently enabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[6] has a permanently disabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[7] has a permanently enabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[8] has a permanently enabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[9] has a permanently enabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[10] has a permanently enabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[11] has a permanently enabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[13] has a permanently enabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
    Info (169065): Pin GPIO_0_D[15] has a permanently enabled output enable File: /home/romu4/Source/soc/A-ESTF/src/A-ESTF.v Line: 56
Info (144001): Generated suppressed messages file /home/romu4/Source/soc/A-ESTF/output_files/A_ESTF.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 1564 megabytes
    Info: Processing ended: Sat Oct 31 19:42:16 2020
    Info: Elapsed time: 00:00:23
    Info: Total CPU time (on all processors): 00:00:50


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/romu4/Source/soc/A-ESTF/output_files/A_ESTF.fit.smsg.


