---
title: "Research :: Pipeline"
date: 2020-03-17 15:01:00 -0400
categories: Study
tags: Study Pipeline Architecture
---
H&P textbook Appendix C를 읽고 정리했다.  

# C.1 : the basic five-stage RISC pipeline

## What is Pipelining?

- Pipelining is an implementation technique whereby multiple instructions are overlapped in execution.
- `pipe stage`/`pipe segment`라 불리는 각 단계에서 서로 다른 instruction의 서로 다른 부분을 병렬적으로 완료함
- `processor cycle`이란 instruction이 파이프라인의 다음 단계로 가는데 걸리는 시간이며, 가장 느린 `pipe stage`에 의해 정해진다. 모든 `pipe stage`들이 완벽히 균형을 이루면, `speedup`은 `pipe stage`의 개수와 같다.
- pipeline은 `clock cycles per instruction (CPI)`도 줄여준다.
- pipeline은 다른 speedup techniques와 달리 프로그래머에게 보이지 않는다.

## The Basics of a RISC (reduced instruction set computer) Instruction Set

- RISC architecture의 특징
  - data에 대한 모든 operation은 레지스터 내의 데이터에 적용되며, 보통 모든 레지스터를 변경시킨다.
  - 메모리에 영향을 끼치는 operation은 `load`와 `store`뿐이다. 레지스터 하나의 크기보다 작은 양을 l/s 하는 것도 가능할 수 있다.
  - instruction format은 보통 하나의 크기이며, 그 형식이 거의 통일되어 있다.

- MIPS instruction set은 32개의 레지스터 제공(0번 레지스터는 항상 0의 값을 가짐)
- 64비트 instruction을 보이기 위해 맨 앞이나 맨 뒤에 `D`가 추가됨

- MIPS의 instruction 클래스 3가지
  - ALU instructions : 1~2개의 레지스터와 1개의 sign-extended immediate를 받아 계산후 결과를 세 번째 레지스터에 저장함.
    - add (DADD), subtract (DSUB), logical operation(AND, OR).
    - **unsigned form은 overflow exceptions X.** DADDU처럼 맨 뒤에 U가 붙음.
  - Load and Store instructions : 1개의 레지스터와 *offset*이라 불리는 1개의 immediate field을 받음. 두 개의 합 (effective address)이 memory address가 된다. load는 data가 memory->register, store는 register->memory.
  - Branches and jumps
    - Branch : conditional transfers of control
      - with a set of condition bit
      - by comparing a pair of register or a register and zero
      - 목적지는 current PC에 sign-extended offset을 더해서 결정
    - jump : unconditional

## A simple Implementation of a RISC Instruction Set
RISC subset의 모든 instruction이 최대 5 clock cycles 안에 실행되는 경우를 예로 듦
1. Instruction fetch cycle (IF)
  - program counter(PC)를 메모리에 보내 메모리부터 current instruction을 fetch해옴. PC에 4를 더해 다음 PC로 업데이트 함
1. Instruction decode/register fetc cycle (ID)
  - decode the instruction, read the registers
  - branch면 register끼리 같은지 비교 후, 같다면 PC에 sign-extended offset을 더해 target address 계산. 참인 경우에는 그 값을 PC에 저장하여 ID stage에서 끝남
  - decoding과 reading register는 병렬적으로 가능 (register specifier가 RISC 아키텍쳐의 고정된 위치에 있기 때문)
1. Execution/effective address cycle (EX)
  - 메모리 참조 : ALU가 base register과 offset 더해 목적 주소 계산
  - 레지스터-레지스터 ALU : ALU가 레지스터 파일로부터 읽은 값들을 기준으로 계산
  - 레지스터-immediate ALU : 레지스터 파일로부터 읽은 값에 immediate를 더함
  - load-store에서 effective address와 execution cycles는 하나의 clock cycle에 묶일 수 있음.
1. Memory access (MEM)
  - 앞에서 얻은 목적주소를 대상으로 load/store
1. Write-back cycle (WB)
  - 결과를 레지스터파일에 기록함
- 이렇게 구현하면 branch는 2개, store은 4개, 나머지는 5개의 cycle만에 실행된다.

## The Classic Five-Stage Pipeline for a RISC Processor
- 위의 각 사이클이 하나의 `pipe stage`가 됨
  - Instruction Fetch와 Data Memory Access에서 하나의 메모리를 이용하면 충돌이 날 수 있기 떄문에, 별개의 instruction and data caches 사용
  - 메모리 시스템은 unpipelined보다 5배 큰 bandwidth 가져야함
- 레지스터 파일은 ID(읽기), WB(쓰기) 두 단계에서만 사용됨.
  - 한 사이클에 동시에 읽기 2번, 쓰기 1번이 가능한데, 한 레지스터에서 겹치는 경우를 생각해 각 단계의 앞의 절반에 쓰고 뒤의 절반에 읽는다.
- 각 단계의 사이마다 `pipeline register`를 두어, 앞 단계의 결과가 다음 단계의 input으로 들어가기 전까지 저장함. 각각 IF/ID, ID/EX, EX/MEM, MEM/WB로 칭함.

## Basic Performance Issues in Pipelining
- pipeline을 사용해도 하나의 instruction 실행 시간은 줄지 않음. 오히려 pipeline을 통제하는 overhead때문에 커지기도 함. 따라서 pipeline의 깊이를 늘리는 것이 제한됨.
- 또한 pipe stages간의 불균형과 (가장 오래 걸리는 pipe stage에 의해 실행 시간 결정) pipeline register에 값을 쓰고 읽는 시간 때문에 깊이 늘리기 제한됨

# C.2 : The Major Hurdle of Pipelining - Pipeline Hazards

- *hazards* : 다음 Instruction(I)이 정해진 사이클에 실행되지 못하는 상황
  - Structural hazards : HW가 동시에 여러 I를 다루지 못함
  - Data hazards - 이전 I의 결과를 input으로 필요로 하는 경우
  - Control hazards : PC를 바꾸는 I 때문
- *stall* : earlier I 때문에 뒤의 I들도 진행 못하는 상황

## Performance of Pipelines with Stalls

- 소요시간 = CPI X Clock cycle이다.
  - `CPI pipelined` = Ideal CPI + Pipeline stall clock cycles per I이다. Pipeline으로 CPI를 개선한다고 생각하면 `speedup=(CPI unpipelined)/(CPI pipelined)=(CPI unpipelined)/(1+Pipeline stall cycles per I)`이다. 이 때 clock cycle은 pipeline의 유무와 관계 없이 같다고 가정한다?
  - `Pipeline depth = (Clock cycle unpipelined)/(Clock cycle pipelined)`이므로, Pipeline으로 clock cycle을 개선한다고 생각하면 `speedup=Pipeline depth/(1+Pipeline stall cycles per instruction)`이다. 이 때 CPI unpipelined==1로 가정한다.

## Structural hazards

- Resource 제한 때문에 겹치는 I를 동시에 실행 못하는 경우
  - 예 : pipeline의 일부분이 not fully pipelined인 경우 - one per clock cycle로 I를 실행하지 못함
  - 예 : 하나의 register-file write port 있지만 동시에 2개 써야하는 경우
- `stall(bubble)`로 해결 - CPI가 이상적인 값인 1보다 더 커짐
- I cache, D cache로 나뉘지 않으면 data memory reference(MEM)와 instruction refernce(IF)가 겹침

## Data hazards

- 앞 I의 결과를 뒤의 I의 input으로 이용하는 경우
  - bypassing(forwarding)으로 해결 : 꼭 ALU 혹은 MEM stage의 input을 register에서 읽어올 필요가 없다.  EX/MEM, MEM/WB pipeline registers에서 즉각적으로 받아와서 input으로 사용해도 무방

- load 바로 뒤에 ALU에서 메모리부터 읽어온 값을 필요로 하는 경우, bypassing으로 해결 불가
  - pipeline interlock이 hazard감지하여 stall 삽입

## Branch prediction
- PC가 target address로 바뀌는 지에 따라 taken/untaken
- addr이 계산될때까지 정확한 PC 모름. compare는 ID에서 확인됨
- How to handle branches
  - freeze or flush : PC+4 fetch했다가, taken이면 그 I를 무시함
  - branch 다음 I를 IF 두 번: 매 branch마다 stall 1 발생
  - predict taken schene : target이 EX에서 정해진 뒤 예측해도 빨라지지 않으니 예측의 의미가 없음 (HW가 지원되면 미리 target address 알 수 있음)
  - delayed branch :일단 다음 I fetch후 taken이면 target으로감, 하지만 branch의 바로 뒤PC가 역시 branch면 애매해짐. canceled branch : branch slot의 예측이 부정확하면 no op으로 바꿈

- Dynamic branch prediction :Branch history table / Branch prediction buffer