[Scintilla]
VHDL\style0\color=F8F8F8
VHDL\style0\eolfill=false
VHDL\style0\font=Courier New, 12, 0, 0, 0
VHDL\style0\paper=0B161D
VHDL\style1\color=ffff00
VHDL\style1\eolfill=false
VHDL\style1\font=Courier New, 12, 0, 0, 0
VHDL\style1\paper=0B161D
VHDL\style2\color=ffff00
VHDL\style2\eolfill=false
VHDL\style2\font=Courier New, 12, 0, 0, 0
VHDL\style2\paper=0B161D
VHDL\style3\color=FF3A83
VHDL\style3\eolfill=false
VHDL\style3\font=Courier New, 12, 0, 0, 0
VHDL\style3\paper=0B161D
VHDL\style4\color=55E439
VHDL\style4\eolfill=false
VHDL\style4\font=Courier New, 12, 0, 0, 0
VHDL\style4\paper=0B161D
VHDL\style5\color=FFAA00
VHDL\style5\eolfill=false
VHDL\style5\font=Courier New, 12, 0, 0, 0
VHDL\style5\paper=0B161D
VHDL\style6\color=EB939A
VHDL\style6\eolfill=false
VHDL\style6\font=Courier New, 12, 0, 0, 0
VHDL\style6\paper=0B161D
VHDL\style7\color=55E439
VHDL\style7\eolfill=false
VHDL\style7\font=Courier New, 12, 0, 0, 0
VHDL\style7\paper=0B161D
VHDL\style8\color=FFAA00
VHDL\style8\eolfill=false
VHDL\style8\font=Courier New, 12, 0, 0, 0
VHDL\style8\paper=0B161D
VHDL\style9\color=FFAA00
VHDL\style9\eolfill=false
VHDL\style9\font=Courier New, 12, 0, 0, 0
VHDL\style9\paper=0B161D
VHDL\style10\color=F8F8F8
VHDL\style10\eolfill=false
VHDL\style10\font=Courier New, 12, 0, 0, 0
VHDL\style10\paper=0B161D
VHDL\style11\color=F8F8F8
VHDL\style11\eolfill=false
VHDL\style11\font=Courier New, 12, 0, 0, 0
VHDL\style11\paper=0B161D
VHDL\style12\color=F8F8F8
VHDL\style12\eolfill=false
VHDL\style12\font=Courier New, 12, 0, 0, 0
VHDL\style12\paper=0B161D
VHDL\style13\color=F8F8F8
VHDL\style13\eolfill=false
VHDL\style13\font=Courier New, 12, 0, 0, 0
VHDL\style13\paper=0B161D
VHDL\style14\color=F8F8F8
VHDL\style14\eolfill=false
VHDL\style14\font=Courier New, 12, 0, 0, 0
VHDL\style14\paper=0B161D
VHDL\defaultcolor=F8F8F8
VHDL\defaultpaper=0B161D
VHDL\defaultfont=Courier New, 12, 0, 0, 0
VHDL\autoindentstyle=-1