tgz解凍
 tar xvzf tmips.tgz

zip解凍
 unzip tmips.zip

Verilog-HDLファイルのコンパイル
 iverilog -s testbench -o testbench *.v
 ※testbenchファイルに出力している

シミュレーションを行う
 vvp testbench

波形表示
 gtkwave testb.vcd
 ※既にGTKWave起動済み䛾場合(Macなど)䛿「File」→「Open New Tab」でtestb.vcdファイルを開く





基本知識
　・Verilog
　　テキストでデジタル回路を記述するために使用するハードウェア記述言語(HDL)
　　これで記述された言語の拡張子は ".v"。

　・Icarus Verilog
　　Verilogのシミュレータ。
　　　






#ANDモジュール
	module AND2 (A,B,X);
	input A,B;
	output X;
	and AAA(X,A,B);
	endmodule


#ORモジュール
	module OR2 (A,B,X);
	input A,B;
	output X;
	or AAA(X,A,B);
	endmodule
