kviz:
- 1. levo TTL, desno CMOS (desni ima kondenzatorje in je manjši, levi ima samo tranzistorje)
- 4. na stikalu bi moralo biti 9V
- 5. so NAND vrata
- pri velikih hitrostih nam sinhronizacija dela probleme, ampak ne tako velikih kot več toplote

---

- danes večino vezij dela sinhronsko - glede na urin signal se ob fronti začne nekaj dogajati in če počakamo dovolj časa, so vsi izhodi pomnilnih celic v pravilnem stanju
- namesto da daljšamo periodo, uravnotežimo sistem tako, da v eni urini periodi vsi delil naredijo približno enako, ampak ne vsega, kar rabijo
- od česa je odvisna urina perioda:
	- hitrost vezij (preklopov) - če imajo vsa vrata kratke čase, potem bo tudiura krajša
	- št. vezij
	- zakasnitve v povezavah (signal rabi nekaj časa, da gre po žici, je večji problem kot zakasnitev preklopa tranzistorja)
- želimo odzivnost na fronte, ker če bi bilo odzivno na nivo, bi morali dalj časa čakati
- dve vezji ne bosta nikoli čisto identitično reagirali na fronto

Sprememba stanja:
- vzpostavitveni ($t_S$ oz. time setup) in držalni ($t_H$ oz. time hold) čas - v tem intervalu mora biti stanje vhodov konstantno - koliko časa pred in po fronti morajo biti vhodi še stabilni
- ![300](../../Images2/Pasted%20image%2020241105112835.png)
- ![500](../../Images2/Pasted%20image%2020241105113216.png)
- $t_{CPE}$ vedno naredimo z malo rezerve