TimeQuest Timing Analyzer report for de2_cyclone2
Thu May 26 17:03:17 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'
 12. Slow Model Setup: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'
 13. Slow Model Hold: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'
 14. Slow Model Hold: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'LVDS_OUTCLK'
 17. Slow Model Minimum Pulse Width: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'
 28. Fast Model Setup: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'
 29. Fast Model Hold: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'
 30. Fast Model Hold: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'
 31. Fast Model Minimum Pulse Width: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'
 32. Fast Model Minimum Pulse Width: 'LVDS_OUTCLK'
 33. Fast Model Minimum Pulse Width: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; de2_cyclone2                                                       ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------+-----------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-----------------------------------------------------------------+-------------------------------------------------------------------+
; Clock Name                                                    ; Type      ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master      ; Source                                                          ; Targets                                                           ;
+---------------------------------------------------------------+-----------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-----------------------------------------------------------------+-------------------------------------------------------------------+
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Generated ; 2.500  ; 400.0 MHz ; 0.000 ; 1.250 ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; LVDS_OUTCLK ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|inclk[0] ; { inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] } ;
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Generated ; 12.500 ; 80.0 MHz  ; 0.000 ; 6.250 ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; LVDS_OUTCLK ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|inclk[0] ; { inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] } ;
; LVDS_OUTCLK                                                   ; Base      ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                                 ; { LVDS_OUTCLK }                                                   ;
+---------------------------------------------------------------+-----------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-----------------------------------------------------------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                             ;
+------------+-----------------+---------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                    ; Note ;
+------------+-----------------+---------------------------------------------------------------+------+
; 317.76 MHz ; 317.76 MHz      ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;      ;
; 481.7 MHz  ; 481.7 MHz       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;      ;
+------------+-----------------+---------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                               ;
+---------------------------------------------------------------+--------+---------------+
; Clock                                                         ; Slack  ; End Point TNS ;
+---------------------------------------------------------------+--------+---------------+
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; -0.647 ; -16.236       ;
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.905  ; 0.000         ;
+---------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                               ;
+---------------------------------------------------------------+-------+---------------+
; Clock                                                         ; Slack ; End Point TNS ;
+---------------------------------------------------------------+-------+---------------+
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.514 ; 0.000         ;
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.515 ; 0.000         ;
+---------------------------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                ;
+---------------------------------------------------------------+-------+---------------+
; Clock                                                         ; Slack ; End Point TNS ;
+---------------------------------------------------------------+-------+---------------+
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.250 ; 0.000         ;
; LVDS_OUTCLK                                                   ; 5.000 ; 0.000         ;
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 5.250 ; 0.000         ;
+---------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                              ; To Node                                                                                                                                                ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; -0.647 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.002     ; 3.181      ;
; -0.590 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.002     ; 3.124      ;
; -0.573 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg38a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.003     ; 3.106      ;
; -0.563 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.019     ; 3.080      ;
; -0.556 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.011     ; 3.081      ;
; -0.541 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.002     ; 3.075      ;
; -0.525 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.013     ; 3.048      ;
; -0.520 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.013     ; 3.043      ;
; -0.519 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 3.055      ;
; -0.519 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 3.055      ;
; -0.519 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 3.055      ;
; -0.519 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 3.055      ;
; -0.514 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.002     ; 3.048      ;
; -0.505 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.002     ; 3.039      ;
; -0.504 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.007     ; 3.033      ;
; -0.501 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg38a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.003     ; 3.034      ;
; -0.499 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.019     ; 3.016      ;
; -0.497 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.003      ; 3.036      ;
; -0.489 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.011     ; 3.014      ;
; -0.485 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.003      ; 3.024      ;
; -0.483 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.013     ; 3.006      ;
; -0.480 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.003      ; 3.019      ;
; -0.453 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.019     ; 2.970      ;
; -0.448 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.013     ; 2.971      ;
; -0.446 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.019     ; 2.963      ;
; -0.444 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.003      ; 2.983      ;
; -0.438 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 2.974      ;
; -0.438 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 2.974      ;
; -0.438 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 2.974      ;
; -0.438 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 2.974      ;
; -0.433 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.013     ; 2.956      ;
; -0.431 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.007     ; 2.960      ;
; -0.429 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.013     ; 2.952      ;
; -0.418 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.011     ; 2.943      ;
; -0.418 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.011     ; 2.943      ;
; -0.416 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.013     ; 2.939      ;
; -0.415 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.008     ; 2.943      ;
; -0.414 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.002     ; 2.948      ;
; -0.414 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.002     ; 2.948      ;
; -0.411 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.003      ; 2.950      ;
; -0.405 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.019     ; 2.922      ;
; -0.404 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.011     ; 2.929      ;
; -0.398 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.011     ; 2.923      ;
; -0.387 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.013     ; 2.910      ;
; -0.384 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.003      ; 2.923      ;
; -0.381 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.003      ; 2.920      ;
; -0.381 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.019     ; 2.898      ;
; -0.380 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.004      ; 2.920      ;
; -0.376 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg38a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.003     ; 2.909      ;
; -0.374 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[0]                                                 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[1]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.002     ; 2.908      ;
; -0.372 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.003     ; 2.905      ;
; -0.372 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.003      ; 2.911      ;
; -0.372 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.002     ; 2.906      ;
; -0.371 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.003      ; 2.910      ;
; -0.371 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.007     ; 2.900      ;
; -0.366 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.003      ; 2.905      ;
; -0.363 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.013     ; 2.886      ;
; -0.363 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.003      ; 2.902      ;
; -0.357 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.019     ; 2.874      ;
; -0.353 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg86a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.001     ; 2.888      ;
; -0.352 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.007     ; 2.881      ;
; -0.352 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.008     ; 2.880      ;
; -0.350 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.003      ; 2.889      ;
; -0.348 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.002     ; 2.882      ;
; -0.347 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.007     ; 2.876      ;
; -0.345 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.003     ; 2.878      ;
; -0.339 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg37a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.003     ; 2.872      ;
; -0.330 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.003     ; 2.863      ;
; -0.324 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.013     ; 2.847      ;
; -0.322 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.003     ; 2.855      ;
; -0.318 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.008     ; 2.846      ;
; -0.317 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 2.853      ;
; -0.317 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 2.853      ;
; -0.317 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 2.853      ;
; -0.317 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 2.853      ;
; -0.316 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.008     ; 2.844      ;
; -0.315 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.013     ; 2.838      ;
; -0.313 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.019     ; 2.830      ;
; -0.307 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.008     ; 2.835      ;
; -0.291 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.013     ; 2.814      ;
; -0.283 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.013     ; 2.806      ;
; -0.281 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg32a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.002      ; 2.819      ;
; -0.280 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg44a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.004      ; 2.820      ;
; -0.267 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg37a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.003     ; 2.800      ;
; -0.262 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[0]                                                 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[1]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.002      ; 2.800      ;
; -0.261 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.011     ; 2.786      ;
; -0.259 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.013     ; 2.782      ;
; -0.258 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.003     ; 2.791      ;
; -0.256 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.002     ; 2.790      ;
; -0.247 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.004      ; 2.787      ;
; -0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 2.781      ;
; -0.239 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.007     ; 2.768      ;
; -0.239 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.013     ; 2.762      ;
; -0.234 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.013     ; 2.757      ;
; -0.228 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.003     ; 2.761      ;
; -0.228 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.008     ; 2.756      ;
; -0.227 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg32a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.002      ; 2.765      ;
; -0.223 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.004      ; 2.763      ;
; -0.223 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.003      ; 2.762      ;
; -0.222 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.002     ; 2.756      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'                                                                                                                                                                                                                                                                                                           ;
+-------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                              ; To Node                                                                                           ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; 0.905 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg38a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[60]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.010     ; 1.621      ;
; 0.915 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[40]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 1.622      ;
; 0.989 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[131] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.003     ; 1.544      ;
; 1.040 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg32a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[52]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.011     ; 1.485      ;
; 1.046 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[132] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.026      ; 1.516      ;
; 1.054 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[133] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.026      ; 1.508      ;
; 1.073 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[0]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[10]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.006     ; 1.457      ;
; 1.074 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg91a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[151] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.004     ; 1.458      ;
; 1.077 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[161] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.006      ; 1.465      ;
; 1.085 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg37a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[63]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.013     ; 1.438      ;
; 1.093 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[120] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.006     ; 1.437      ;
; 1.093 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[92]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.009     ; 1.434      ;
; 1.102 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[32]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.013     ; 1.421      ;
; 1.118 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[22]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.004      ; 1.422      ;
; 1.200 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg37a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[61]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 1.337      ;
; 1.218 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg38a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[62]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.027     ; 1.291      ;
; 1.270 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[160] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.006      ; 1.272      ;
; 1.303 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[0]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[11]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.004      ; 1.237      ;
; 1.303 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[73]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.013     ; 1.220      ;
; 1.306 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[0]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[0]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.005      ; 1.235      ;
; 1.311 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[75]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.013     ; 1.212      ;
; 1.318 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg31a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[51]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.005      ; 1.223      ;
; 1.320 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[110] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 1.217      ;
; 1.326 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[130] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.011     ; 1.199      ;
; 1.328 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg44a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[70]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.013     ; 1.195      ;
; 1.332 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg44a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[72]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 1.205      ;
; 1.338 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg85a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[141] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.002     ; 1.196      ;
; 1.338 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg86a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[140] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.002     ; 1.196      ;
; 1.339 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[0]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[1]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.000      ; 1.197      ;
; 1.341 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[113] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.007     ; 1.188      ;
; 1.344 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[81]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.008      ; 1.200      ;
; 1.347 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[85]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.006      ; 1.195      ;
; 1.360 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[4]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[18]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.006      ; 1.182      ;
; 1.389 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[71]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.014     ; 1.133      ;
; 1.415 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[111] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 1.122      ;
; 1.421 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[121] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 1.116      ;
; 1.421 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[82]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.000      ; 1.115      ;
; 1.430 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[152] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.002      ; 1.108      ;
; 1.430 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[87]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.003      ; 1.109      ;
; 1.553 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[80]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.002      ; 0.985      ;
; 1.555 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[43]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.982      ;
; 1.556 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[33]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.003     ; 0.977      ;
; 1.559 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[122] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.003     ; 0.974      ;
; 1.560 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[112] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.003     ; 0.973      ;
; 1.560 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg85a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[143] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.001     ; 0.975      ;
; 1.560 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg44a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[78]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.977      ;
; 1.564 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[104] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.003     ; 0.969      ;
; 1.566 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg91a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[157] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.971      ;
; 1.566 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg91a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[153] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.002      ; 0.972      ;
; 1.566 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[45]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.971      ;
; 1.567 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[164] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.003      ; 0.972      ;
; 1.567 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[3]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[7]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.003      ; 0.972      ;
; 1.569 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[162] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.003      ; 0.970      ;
; 1.569 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[47]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.002      ; 0.969      ;
; 1.570 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[95]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.003      ; 0.969      ;
; 1.571 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[97]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.003      ; 0.968      ;
; 1.572 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[109] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.002      ; 0.966      ;
; 1.573 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg91a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[159] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.964      ;
; 1.574 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[108] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.003      ; 0.965      ;
; 1.589 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg44a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[76]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.948      ;
; 1.590 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg44a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[74]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.947      ;
; 1.597 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[25]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.940      ;
; 1.597 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[23]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.940      ;
; 1.597 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[30]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.940      ;
; 1.597 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[41]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.940      ;
; 1.597 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[1]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[3]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.940      ;
; 1.598 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[100] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.939      ;
; 1.598 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[90]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.939      ;
; 1.599 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg32a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[50]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.938      ;
; 1.600 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[101] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.937      ;
; 1.600 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[31]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.937      ;
; 1.601 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[156] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.936      ;
; 1.601 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[166] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.936      ;
; 1.601 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[21]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.936      ;
; 1.601 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[20]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.936      ;
; 1.601 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[93]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.936      ;
; 1.601 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[91]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.936      ;
; 1.601 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[1]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[2]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.936      ;
; 1.602 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[126] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.935      ;
; 1.602 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[150] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.935      ;
; 1.602 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[3]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[6]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.003      ; 0.937      ;
; 1.604 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[115] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.933      ;
; 1.604 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[124] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.933      ;
; 1.605 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[128] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.932      ;
; 1.605 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[42]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.932      ;
; 1.606 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[37]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.931      ;
; 1.606 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[46]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.002      ; 0.932      ;
; 1.606 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg31a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[55]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.931      ;
; 1.606 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[77]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.931      ;
; 1.607 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[1]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[12]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.003      ; 0.932      ;
; 1.608 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[137] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.929      ;
; 1.608 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[49]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.929      ;
; 1.609 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg85a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[149] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.928      ;
; 1.609 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[168] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.928      ;
; 1.610 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[3]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[16]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.003      ; 0.929      ;
; 1.610 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[103] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.002      ; 0.928      ;
; 1.610 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[158] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.002      ; 0.928      ;
; 1.611 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[4]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[9]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.926      ;
; 1.611 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg86a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[146] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.003      ; 0.928      ;
; 1.612 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[163] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.003      ; 0.927      ;
+-------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'                                                                                                                                                                                                                                                                                                            ;
+-------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                              ; To Node                                                                                           ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; 0.514 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[89]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.781      ;
; 0.515 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg37a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[69]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.782      ;
; 0.515 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[99]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.782      ;
; 0.516 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[129] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.783      ;
; 0.516 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg86a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[148] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.783      ;
; 0.516 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[48]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.783      ;
; 0.517 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[79]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.784      ;
; 0.518 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[107] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.785      ;
; 0.518 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[28]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.785      ;
; 0.518 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg38a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[68]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.785      ;
; 0.519 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[4]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[8]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.786      ;
; 0.519 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[29]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.786      ;
; 0.519 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg31a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[59]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.786      ;
; 0.519 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg31a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[57]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.786      ;
; 0.520 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[86]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.787      ;
; 0.521 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[2]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[14]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.788      ;
; 0.521 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[114] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.788      ;
; 0.521 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[123] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.788      ;
; 0.521 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg85a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[145] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.788      ;
; 0.521 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg37a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[67]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.788      ;
; 0.521 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg38a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[64]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.788      ;
; 0.522 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[105] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.789      ;
; 0.522 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg86a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[144] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.789      ;
; 0.522 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg86a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[142] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.789      ;
; 0.522 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[169] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.789      ;
; 0.522 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg31a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[53]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.789      ;
; 0.523 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[4]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[19]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.790      ;
; 0.523 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[1]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[13]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.790      ;
; 0.523 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[118] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.790      ;
; 0.523 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[117] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.790      ;
; 0.523 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[136] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.790      ;
; 0.523 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[24]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.790      ;
; 0.523 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[36]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.790      ;
; 0.523 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[35]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.790      ;
; 0.524 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[3]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[17]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.791      ;
; 0.524 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[165] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.791      ;
; 0.524 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[88]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.791      ;
; 0.524 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[83]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.791      ;
; 0.524 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[2]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[5]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.791      ;
; 0.525 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[139] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.792      ;
; 0.525 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[135] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.792      ;
; 0.525 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg85a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[147] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.792      ;
; 0.525 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[154] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.792      ;
; 0.525 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[38]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.792      ;
; 0.525 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[2]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[4]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.792      ;
; 0.526 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[116] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.793      ;
; 0.526 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[34]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.793      ;
; 0.526 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg37a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[65]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.793      ;
; 0.527 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[102] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.794      ;
; 0.527 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[138] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.794      ;
; 0.527 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg91a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[155] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.794      ;
; 0.527 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[167] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.794      ;
; 0.527 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[44]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.794      ;
; 0.527 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[84]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.794      ;
; 0.528 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[125] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.795      ;
; 0.528 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[94]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.795      ;
; 0.529 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[134] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.796      ;
; 0.529 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[26]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.796      ;
; 0.529 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg32a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[54]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.796      ;
; 0.531 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[106] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.798      ;
; 0.531 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[127] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.798      ;
; 0.531 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[27]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.798      ;
; 0.531 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg32a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[56]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.798      ;
; 0.532 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg38a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[66]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.799      ;
; 0.532 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[96]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.799      ;
; 0.533 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[2]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[15]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.800      ;
; 0.652 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[98]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.003      ; 0.921      ;
; 0.656 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[119] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.923      ;
; 0.656 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg32a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[58]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.923      ;
; 0.657 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[39]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.924      ;
; 0.658 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[163] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.003      ; 0.927      ;
; 0.659 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[4]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[9]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.926      ;
; 0.659 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg86a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[146] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.003      ; 0.928      ;
; 0.660 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[3]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[16]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.003      ; 0.929      ;
; 0.660 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[103] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.002      ; 0.928      ;
; 0.660 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[158] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.002      ; 0.928      ;
; 0.661 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg85a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[149] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.928      ;
; 0.661 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[168] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.928      ;
; 0.662 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[137] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.929      ;
; 0.662 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[49]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.929      ;
; 0.663 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[1]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[12]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.003      ; 0.932      ;
; 0.664 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[37]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.931      ;
; 0.664 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[46]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.002      ; 0.932      ;
; 0.664 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg31a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[55]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.931      ;
; 0.664 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[77]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.931      ;
; 0.665 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[128] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.932      ;
; 0.665 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[42]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.932      ;
; 0.666 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[115] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.933      ;
; 0.666 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[124] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.933      ;
; 0.668 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[126] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.935      ;
; 0.668 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[150] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.935      ;
; 0.668 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[3]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[6]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.003      ; 0.937      ;
; 0.669 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[156] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.936      ;
; 0.669 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[166] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.936      ;
; 0.669 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[21]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.936      ;
; 0.669 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[20]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.936      ;
; 0.669 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[93]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.936      ;
; 0.669 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[91]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.936      ;
; 0.669 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[1]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[2]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.936      ;
; 0.670 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[101] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.937      ;
+-------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                        ; To Node                                                                                                                          ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; 0.515 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[12]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[12] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.781      ;
; 0.515 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[6]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[6]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.781      ;
; 0.516 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[0]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[0]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_h_reg[1]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[1]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_h_reg[12]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[12] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[5]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[5]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_h_reg[5]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[5]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[8]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[8]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[9]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[9]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[1]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[1]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_h_reg[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[3]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_h_reg[8]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[8]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_h_reg[16]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[16] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_h_reg[4]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[4]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.784      ;
; 0.520 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg86a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg86a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[2]                            ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[3]                            ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[1]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[2]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg85a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg85a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[1]                            ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg31a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg31a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg37a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg37a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg38a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg38a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[1]                            ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[2]                            ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg85a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg85a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg33a[1]                       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg33a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[1]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[2]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[2]                            ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[3]                            ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[2]                            ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[3]                            ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[3]                            ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[4]                            ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg37a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg37a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg75a[1]                       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg75a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg87a[1]                       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg87a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg63a[2]                       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg63a[3]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg93a[1]                       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg93a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg91a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg91a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg44a[1]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg44a[2]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[2]                            ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[3]                            ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[1]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[2]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[1]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[2]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg32a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg32a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg32a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg32a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[1]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[2]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg44a[0]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg44a[1]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg75a[2]                       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg75a[3]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg63a[1]                       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg63a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg27a[1]                       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg27a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[0]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[1]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg15a[1]                       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg15a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[1]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[2]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg21a[2]                       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg21a[3]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg33a[2]                       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg33a[3]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg93a[2]                       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg93a[3]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg27a[2]                       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg27a[3]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg45a[1]                       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg45a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.537 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg81a[1]                       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg81a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.803      ;
; 0.537 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg15a[2]                       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg15a[3]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.803      ;
; 0.538 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg21a[1]                       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg21a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.804      ;
; 0.540 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg57a[1]                       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg57a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.806      ;
; 0.651 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[10]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[10] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.004      ; 0.921      ;
; 0.653 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[0]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe104a[0]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.001      ; 0.920      ;
; 0.654 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[3]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.001      ; 0.921      ;
; 0.658 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[11]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[11] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.924      ;
; 0.658 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[15] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe104a[15] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.924      ;
; 0.660 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[14]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[14] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.926      ;
; 0.661 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[1]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[2]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.927      ;
; 0.661 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[2]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[2]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.001      ; 0.928      ;
; 0.662 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.928      ;
; 0.663 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[1]                            ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[2]                            ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.002      ; 0.931      ;
; 0.663 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.929      ;
; 0.663 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[1]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[2]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.929      ;
; 0.664 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[3]                            ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[4]                            ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.930      ;
; 0.664 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg86a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg86a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.930      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                         ; Clock Edge ; Target                                                                                                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[0]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[0]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[10]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[10]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[11]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[11]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[12]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[12]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[13]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[13]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[14]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[14]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[15]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[15]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[16]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[16]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[1]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[1]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[2]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[2]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[3]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[3]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[4]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[4]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[5]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[5]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[6]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[6]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[7]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[7]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[8]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[8]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[9]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[9]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[0]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[0]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[10]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[10]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[11]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[11]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[12]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[12]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[13]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[13]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[14]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[14]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[15]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[15]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[16]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[16]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[1]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[1]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[2]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[2]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[3]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[3]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[4]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[4]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[5]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[5]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[6]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[6]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[7]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[7]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[8]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[8]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[9]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[9]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[0]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[0]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[10]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[10]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[11]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[11]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[12]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[12]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[13]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[13]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[14]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[14]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[15]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[15]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[16]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[16]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[1]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[1]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[2]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[2]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[3]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[3]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[4]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[4]                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'LVDS_OUTCLK'                                                                                                         ;
+-------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                          ;
+-------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------------+
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; LVDS_OUTCLK ; Rise       ; LVDS_OUTCLK|combout                                             ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; LVDS_OUTCLK ; Rise       ; LVDS_OUTCLK|combout                                             ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; LVDS_OUTCLK ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; LVDS_OUTCLK ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; LVDS_OUTCLK ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; LVDS_OUTCLK ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; LVDS_OUTCLK ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; LVDS_OUTCLK ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|inclk[0] ;
; 7.620 ; 10.000       ; 2.380          ; Port Rate        ; LVDS_OUTCLK ; Rise       ; LVDS_OUTCLK                                                     ;
+-------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'                                                                                                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                         ; Clock Edge ; Target                                                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------+
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_data_align_reg ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_data_align_reg ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[0]         ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[0]         ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[100]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[100]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[101]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[101]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[102]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[102]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[103]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[103]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[104]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[104]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[105]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[105]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[106]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[106]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[107]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[107]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[108]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[108]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[109]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[109]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[10]        ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[10]        ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[110]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[110]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[111]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[111]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[112]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[112]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[113]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[113]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[114]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[114]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[115]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[115]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[116]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[116]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[117]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[117]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[118]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[118]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[119]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[119]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[11]        ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[11]        ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[120]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[120]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[121]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[121]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[122]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[122]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[123]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[123]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[124]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[124]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[125]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[125]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[126]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[126]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[127]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[127]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[128]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[128]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[129]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[129]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[12]        ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[12]        ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[130]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[130]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[131]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[131]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[132]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[132]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[133]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[133]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[134]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[134]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[135]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[135]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[136]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[136]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[137]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[137]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[138]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[138]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[139]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[139]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[13]        ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[13]        ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[140]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[140]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[141]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[141]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[142]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[142]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[143]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[143]       ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                              ;
+---------------+-------------+-------+-------+------------+---------------------------------------------------------------+
; Data Port     ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                               ;
+---------------+-------------+-------+-------+------------+---------------------------------------------------------------+
; LVDS_OUT[*]   ; LVDS_OUTCLK ; 1.122 ; 1.122 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[0]  ; LVDS_OUTCLK ; 1.092 ; 1.092 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[1]  ; LVDS_OUTCLK ; 1.091 ; 1.091 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[2]  ; LVDS_OUTCLK ; 1.076 ; 1.076 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[3]  ; LVDS_OUTCLK ; 1.063 ; 1.063 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[4]  ; LVDS_OUTCLK ; 1.122 ; 1.122 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[5]  ; LVDS_OUTCLK ; 1.112 ; 1.112 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[6]  ; LVDS_OUTCLK ; 1.112 ; 1.112 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[7]  ; LVDS_OUTCLK ; 1.111 ; 1.111 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[8]  ; LVDS_OUTCLK ; 1.121 ; 1.121 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[9]  ; LVDS_OUTCLK ; 1.102 ; 1.102 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[10] ; LVDS_OUTCLK ; 1.093 ; 1.093 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[11] ; LVDS_OUTCLK ; 1.063 ; 1.063 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[12] ; LVDS_OUTCLK ; 1.076 ; 1.076 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[13] ; LVDS_OUTCLK ; 1.096 ; 1.096 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[14] ; LVDS_OUTCLK ; 1.051 ; 1.051 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[15] ; LVDS_OUTCLK ; 1.116 ; 1.116 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
; LVDS_OUTCTR   ; LVDS_OUTCLK ; 1.076 ; 1.076 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
; LVDS_OUT[*]   ; LVDS_OUTCLK ; 1.127 ; 1.127 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[0]  ; LVDS_OUTCLK ; 1.097 ; 1.097 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[1]  ; LVDS_OUTCLK ; 1.096 ; 1.096 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[2]  ; LVDS_OUTCLK ; 1.088 ; 1.088 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[3]  ; LVDS_OUTCLK ; 1.068 ; 1.068 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[4]  ; LVDS_OUTCLK ; 1.127 ; 1.127 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[5]  ; LVDS_OUTCLK ; 1.117 ; 1.117 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[6]  ; LVDS_OUTCLK ; 1.126 ; 1.126 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[7]  ; LVDS_OUTCLK ; 1.116 ; 1.116 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[8]  ; LVDS_OUTCLK ; 1.126 ; 1.126 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[9]  ; LVDS_OUTCLK ; 1.107 ; 1.107 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[10] ; LVDS_OUTCLK ; 1.098 ; 1.098 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[11] ; LVDS_OUTCLK ; 1.068 ; 1.068 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[12] ; LVDS_OUTCLK ; 1.081 ; 1.081 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[13] ; LVDS_OUTCLK ; 1.101 ; 1.101 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[14] ; LVDS_OUTCLK ; 1.056 ; 1.056 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[15] ; LVDS_OUTCLK ; 1.121 ; 1.121 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
; LVDS_OUTCTR   ; LVDS_OUTCLK ; 1.081 ; 1.081 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
+---------------+-------------+-------+-------+------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                 ;
+---------------+-------------+--------+--------+------------+---------------------------------------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                               ;
+---------------+-------------+--------+--------+------------+---------------------------------------------------------------+
; LVDS_OUT[*]   ; LVDS_OUTCLK ; -0.887 ; -0.887 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[0]  ; LVDS_OUTCLK ; -0.928 ; -0.928 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[1]  ; LVDS_OUTCLK ; -0.927 ; -0.927 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[2]  ; LVDS_OUTCLK ; -0.912 ; -0.912 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[3]  ; LVDS_OUTCLK ; -0.899 ; -0.899 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[4]  ; LVDS_OUTCLK ; -0.958 ; -0.958 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[5]  ; LVDS_OUTCLK ; -0.948 ; -0.948 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[6]  ; LVDS_OUTCLK ; -0.948 ; -0.948 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[7]  ; LVDS_OUTCLK ; -0.947 ; -0.947 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[8]  ; LVDS_OUTCLK ; -0.957 ; -0.957 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[9]  ; LVDS_OUTCLK ; -0.938 ; -0.938 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[10] ; LVDS_OUTCLK ; -0.929 ; -0.929 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[11] ; LVDS_OUTCLK ; -0.899 ; -0.899 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[12] ; LVDS_OUTCLK ; -0.912 ; -0.912 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[13] ; LVDS_OUTCLK ; -0.932 ; -0.932 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[14] ; LVDS_OUTCLK ; -0.887 ; -0.887 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[15] ; LVDS_OUTCLK ; -0.952 ; -0.952 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
; LVDS_OUTCTR   ; LVDS_OUTCLK ; -0.912 ; -0.912 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
; LVDS_OUT[*]   ; LVDS_OUTCLK ; -0.892 ; -0.892 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[0]  ; LVDS_OUTCLK ; -0.933 ; -0.933 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[1]  ; LVDS_OUTCLK ; -0.932 ; -0.932 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[2]  ; LVDS_OUTCLK ; -0.924 ; -0.924 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[3]  ; LVDS_OUTCLK ; -0.904 ; -0.904 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[4]  ; LVDS_OUTCLK ; -0.963 ; -0.963 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[5]  ; LVDS_OUTCLK ; -0.953 ; -0.953 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[6]  ; LVDS_OUTCLK ; -0.962 ; -0.962 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[7]  ; LVDS_OUTCLK ; -0.952 ; -0.952 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[8]  ; LVDS_OUTCLK ; -0.962 ; -0.962 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[9]  ; LVDS_OUTCLK ; -0.943 ; -0.943 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[10] ; LVDS_OUTCLK ; -0.934 ; -0.934 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[11] ; LVDS_OUTCLK ; -0.904 ; -0.904 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[12] ; LVDS_OUTCLK ; -0.917 ; -0.917 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[13] ; LVDS_OUTCLK ; -0.937 ; -0.937 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[14] ; LVDS_OUTCLK ; -0.892 ; -0.892 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[15] ; LVDS_OUTCLK ; -0.957 ; -0.957 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
; LVDS_OUTCTR   ; LVDS_OUTCLK ; -0.917 ; -0.917 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
+---------------+-------------+--------+--------+------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+-----------------+-------------+-------+-------+------------+---------------------------------------------------------------+
; Data Port       ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                               ;
+-----------------+-------------+-------+-------+------------+---------------------------------------------------------------+
; DATA_CLK        ; LVDS_OUTCLK ; 0.868 ;       ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT2[*]    ; LVDS_OUTCLK ; 5.483 ; 5.483 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[0]   ; LVDS_OUTCLK ; 5.483 ; 5.483 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[1]   ; LVDS_OUTCLK ; 5.449 ; 5.449 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[2]   ; LVDS_OUTCLK ; 3.952 ; 3.952 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[3]   ; LVDS_OUTCLK ; 3.704 ; 3.704 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[4]   ; LVDS_OUTCLK ; 3.950 ; 3.950 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[5]   ; LVDS_OUTCLK ; 3.704 ; 3.704 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[6]   ; LVDS_OUTCLK ; 3.641 ; 3.641 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[7]   ; LVDS_OUTCLK ; 3.884 ; 3.884 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[8]   ; LVDS_OUTCLK ; 3.641 ; 3.641 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[9]   ; LVDS_OUTCLK ; 3.837 ; 3.837 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT3[*]    ; LVDS_OUTCLK ; 5.336 ; 5.336 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[0]   ; LVDS_OUTCLK ; 5.336 ; 5.336 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[1]   ; LVDS_OUTCLK ; 5.183 ; 5.183 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[2]   ; LVDS_OUTCLK ; 3.959 ; 3.959 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[3]   ; LVDS_OUTCLK ; 3.841 ; 3.841 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[4]   ; LVDS_OUTCLK ; 3.702 ; 3.702 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[5]   ; LVDS_OUTCLK ; 3.660 ; 3.660 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[6]   ; LVDS_OUTCLK ; 3.963 ; 3.963 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[7]   ; LVDS_OUTCLK ; 3.690 ; 3.690 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[8]   ; LVDS_OUTCLK ; 3.954 ; 3.954 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[9]   ; LVDS_OUTCLK ; 3.660 ; 3.660 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT4[*]    ; LVDS_OUTCLK ; 4.253 ; 4.253 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[0]   ; LVDS_OUTCLK ; 4.253 ; 4.253 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[1]   ; LVDS_OUTCLK ; 3.999 ; 3.999 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[2]   ; LVDS_OUTCLK ; 4.211 ; 4.211 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[3]   ; LVDS_OUTCLK ; 3.957 ; 3.957 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[4]   ; LVDS_OUTCLK ; 3.952 ; 3.952 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[5]   ; LVDS_OUTCLK ; 3.965 ; 3.965 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[6]   ; LVDS_OUTCLK ; 4.011 ; 4.011 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[7]   ; LVDS_OUTCLK ; 3.964 ; 3.964 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[8]   ; LVDS_OUTCLK ; 3.963 ; 3.963 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[9]   ; LVDS_OUTCLK ; 3.963 ; 3.963 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT5[*]    ; LVDS_OUTCLK ; 5.459 ; 5.459 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[0]   ; LVDS_OUTCLK ; 4.006 ; 4.006 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[1]   ; LVDS_OUTCLK ; 4.217 ; 4.217 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[2]   ; LVDS_OUTCLK ; 5.262 ; 5.262 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[3]   ; LVDS_OUTCLK ; 4.019 ; 4.019 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[4]   ; LVDS_OUTCLK ; 4.869 ; 4.869 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[5]   ; LVDS_OUTCLK ; 4.064 ; 4.064 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[6]   ; LVDS_OUTCLK ; 4.051 ; 4.051 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[7]   ; LVDS_OUTCLK ; 5.259 ; 5.259 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[8]   ; LVDS_OUTCLK ; 5.163 ; 5.163 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[9]   ; LVDS_OUTCLK ; 5.459 ; 5.459 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT6[*]    ; LVDS_OUTCLK ; 4.666 ; 4.666 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[0]   ; LVDS_OUTCLK ; 4.069 ; 4.069 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[1]   ; LVDS_OUTCLK ; 4.105 ; 4.105 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[2]   ; LVDS_OUTCLK ; 4.556 ; 4.556 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[3]   ; LVDS_OUTCLK ; 4.569 ; 4.569 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[4]   ; LVDS_OUTCLK ; 4.575 ; 4.575 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[5]   ; LVDS_OUTCLK ; 4.568 ; 4.568 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[6]   ; LVDS_OUTCLK ; 4.582 ; 4.582 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[7]   ; LVDS_OUTCLK ; 4.564 ; 4.564 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[8]   ; LVDS_OUTCLK ; 4.062 ; 4.062 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[9]   ; LVDS_OUTCLK ; 4.666 ; 4.666 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT7[*]    ; LVDS_OUTCLK ; 6.090 ; 6.090 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[0]   ; LVDS_OUTCLK ; 4.229 ; 4.229 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[1]   ; LVDS_OUTCLK ; 4.497 ; 4.497 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[2]   ; LVDS_OUTCLK ; 5.653 ; 5.653 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[3]   ; LVDS_OUTCLK ; 4.009 ; 4.009 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[4]   ; LVDS_OUTCLK ; 4.045 ; 4.045 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[5]   ; LVDS_OUTCLK ; 4.413 ; 4.413 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[6]   ; LVDS_OUTCLK ; 4.513 ; 4.513 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[7]   ; LVDS_OUTCLK ; 6.090 ; 6.090 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[8]   ; LVDS_OUTCLK ; 5.641 ; 5.641 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[9]   ; LVDS_OUTCLK ; 5.639 ; 5.639 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT8[*]    ; LVDS_OUTCLK ; 6.451 ; 6.451 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[0]   ; LVDS_OUTCLK ; 4.020 ; 4.020 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[1]   ; LVDS_OUTCLK ; 4.535 ; 4.535 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[2]   ; LVDS_OUTCLK ; 6.451 ; 6.451 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[3]   ; LVDS_OUTCLK ; 4.263 ; 4.263 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[4]   ; LVDS_OUTCLK ; 4.019 ; 4.019 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[5]   ; LVDS_OUTCLK ; 4.474 ; 4.474 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[6]   ; LVDS_OUTCLK ; 4.449 ; 4.449 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[7]   ; LVDS_OUTCLK ; 4.700 ; 4.700 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[8]   ; LVDS_OUTCLK ; 4.234 ; 4.234 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[9]   ; LVDS_OUTCLK ; 4.000 ; 4.000 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT9[*]    ; LVDS_OUTCLK ; 5.852 ; 5.852 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[0]   ; LVDS_OUTCLK ; 5.852 ; 5.852 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[1]   ; LVDS_OUTCLK ; 4.531 ; 4.531 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[2]   ; LVDS_OUTCLK ; 3.951 ; 3.951 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[3]   ; LVDS_OUTCLK ; 3.974 ; 3.974 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[4]   ; LVDS_OUTCLK ; 3.973 ; 3.973 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[5]   ; LVDS_OUTCLK ; 3.977 ; 3.977 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[6]   ; LVDS_OUTCLK ; 4.191 ; 4.191 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[7]   ; LVDS_OUTCLK ; 3.965 ; 3.965 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[8]   ; LVDS_OUTCLK ; 3.963 ; 3.963 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[9]   ; LVDS_OUTCLK ; 4.188 ; 4.188 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT10      ; LVDS_OUTCLK ; 4.232 ; 4.232 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT11      ; LVDS_OUTCLK ; 4.000 ; 4.000 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT12      ; LVDS_OUTCLK ; 4.681 ; 4.681 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT13      ; LVDS_OUTCLK ; 4.214 ; 4.214 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT14      ; LVDS_OUTCLK ; 4.490 ; 4.490 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT15      ; LVDS_OUTCLK ; 5.199 ; 5.199 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT16      ; LVDS_OUTCLK ; 4.505 ; 4.505 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT17      ; LVDS_OUTCLK ; 4.063 ; 4.063 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT18      ; LVDS_OUTCLK ; 4.716 ; 4.716 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT19      ; LVDS_OUTCLK ; 5.396 ; 5.396 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT100     ; LVDS_OUTCLK ; 4.283 ; 4.283 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT101     ; LVDS_OUTCLK ; 4.049 ; 4.049 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT102     ; LVDS_OUTCLK ; 4.032 ; 4.032 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT103     ; LVDS_OUTCLK ; 3.990 ; 3.990 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT104     ; LVDS_OUTCLK ; 3.743 ; 3.743 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT105     ; LVDS_OUTCLK ; 4.203 ; 4.203 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT106     ; LVDS_OUTCLK ; 4.029 ; 4.029 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT107     ; LVDS_OUTCLK ; 3.964 ; 3.964 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT108     ; LVDS_OUTCLK ; 4.028 ; 4.028 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT109     ; LVDS_OUTCLK ; 3.985 ; 3.985 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT110     ; LVDS_OUTCLK ; 5.352 ; 5.352 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT111     ; LVDS_OUTCLK ; 5.676 ; 5.676 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT112     ; LVDS_OUTCLK ; 3.661 ; 3.661 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT113     ; LVDS_OUTCLK ; 3.655 ; 3.655 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT114     ; LVDS_OUTCLK ; 3.962 ; 3.962 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT115     ; LVDS_OUTCLK ; 3.826 ; 3.826 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT116     ; LVDS_OUTCLK ; 3.946 ; 3.946 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT117     ; LVDS_OUTCLK ; 3.829 ; 3.829 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT118     ; LVDS_OUTCLK ; 3.691 ; 3.691 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT119     ; LVDS_OUTCLK ; 3.679 ; 3.679 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT120     ; LVDS_OUTCLK ; 4.039 ; 4.039 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT121     ; LVDS_OUTCLK ; 4.016 ; 4.016 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT122     ; LVDS_OUTCLK ; 3.717 ; 3.717 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT123     ; LVDS_OUTCLK ; 3.981 ; 3.981 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT124     ; LVDS_OUTCLK ; 4.044 ; 4.044 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT125     ; LVDS_OUTCLK ; 3.729 ; 3.729 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT126     ; LVDS_OUTCLK ; 3.743 ; 3.743 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT127     ; LVDS_OUTCLK ; 4.100 ; 4.100 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT128     ; LVDS_OUTCLK ; 4.049 ; 4.049 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT129     ; LVDS_OUTCLK ; 4.026 ; 4.026 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT130     ; LVDS_OUTCLK ; 4.301 ; 4.301 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT131     ; LVDS_OUTCLK ; 4.719 ; 4.719 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT132     ; LVDS_OUTCLK ; 3.991 ; 3.991 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT133     ; LVDS_OUTCLK ; 3.720 ; 3.720 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT134     ; LVDS_OUTCLK ; 3.696 ; 3.696 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT135     ; LVDS_OUTCLK ; 3.871 ; 3.871 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT136     ; LVDS_OUTCLK ; 3.726 ; 3.726 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT137     ; LVDS_OUTCLK ; 3.714 ; 3.714 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT138     ; LVDS_OUTCLK ; 4.007 ; 4.007 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT139     ; LVDS_OUTCLK ; 3.997 ; 3.997 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT140     ; LVDS_OUTCLK ; 5.147 ; 5.147 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT141     ; LVDS_OUTCLK ; 4.036 ; 4.036 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT142     ; LVDS_OUTCLK ; 4.018 ; 4.018 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT143     ; LVDS_OUTCLK ; 5.425 ; 5.425 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT144     ; LVDS_OUTCLK ; 4.038 ; 4.038 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT145     ; LVDS_OUTCLK ; 4.035 ; 4.035 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT146     ; LVDS_OUTCLK ; 4.015 ; 4.015 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT147     ; LVDS_OUTCLK ; 4.037 ; 4.037 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT148     ; LVDS_OUTCLK ; 5.404 ; 5.404 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT149     ; LVDS_OUTCLK ; 4.989 ; 4.989 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT150     ; LVDS_OUTCLK ; 4.041 ; 4.041 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT151     ; LVDS_OUTCLK ; 4.026 ; 4.026 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT152     ; LVDS_OUTCLK ; 3.974 ; 3.974 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT153     ; LVDS_OUTCLK ; 3.974 ; 3.974 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT154     ; LVDS_OUTCLK ; 3.946 ; 3.946 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT155     ; LVDS_OUTCLK ; 3.932 ; 3.932 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT156     ; LVDS_OUTCLK ; 3.955 ; 3.955 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT157     ; LVDS_OUTCLK ; 3.975 ; 3.975 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT158     ; LVDS_OUTCLK ; 4.246 ; 4.246 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT159     ; LVDS_OUTCLK ; 3.952 ; 3.952 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT160     ; LVDS_OUTCLK ; 3.976 ; 3.976 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT161     ; LVDS_OUTCLK ; 3.980 ; 3.980 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT162     ; LVDS_OUTCLK ; 3.962 ; 3.962 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT163     ; LVDS_OUTCLK ; 3.973 ; 3.973 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT164     ; LVDS_OUTCLK ; 3.971 ; 3.971 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT165     ; LVDS_OUTCLK ; 4.178 ; 4.178 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT166     ; LVDS_OUTCLK ; 4.409 ; 4.409 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT167     ; LVDS_OUTCLK ; 3.938 ; 3.938 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT168     ; LVDS_OUTCLK ; 4.181 ; 4.181 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT169     ; LVDS_OUTCLK ; 3.940 ; 3.940 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUTCTR[*]  ; LVDS_OUTCLK ; 5.482 ; 5.482 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[0] ; LVDS_OUTCLK ; 4.326 ; 4.326 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[1] ; LVDS_OUTCLK ; 5.331 ; 5.331 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[2] ; LVDS_OUTCLK ; 4.467 ; 4.467 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[3] ; LVDS_OUTCLK ; 5.482 ; 5.482 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[4] ; LVDS_OUTCLK ; 4.472 ; 4.472 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[5] ; LVDS_OUTCLK ; 4.938 ; 4.938 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[6] ; LVDS_OUTCLK ; 4.256 ; 4.256 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[7] ; LVDS_OUTCLK ; 4.235 ; 4.235 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[8] ; LVDS_OUTCLK ; 4.969 ; 4.969 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[9] ; LVDS_OUTCLK ; 4.452 ; 4.452 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_CLK        ; LVDS_OUTCLK ;       ; 0.868 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
+-----------------+-------------+-------+-------+------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+-----------------+-------------+-------+-------+------------+---------------------------------------------------------------+
; Data Port       ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                               ;
+-----------------+-------------+-------+-------+------------+---------------------------------------------------------------+
; DATA_CLK        ; LVDS_OUTCLK ; 0.868 ;       ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT2[*]    ; LVDS_OUTCLK ; 3.641 ; 3.641 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[0]   ; LVDS_OUTCLK ; 5.483 ; 5.483 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[1]   ; LVDS_OUTCLK ; 5.449 ; 5.449 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[2]   ; LVDS_OUTCLK ; 3.952 ; 3.952 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[3]   ; LVDS_OUTCLK ; 3.704 ; 3.704 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[4]   ; LVDS_OUTCLK ; 3.950 ; 3.950 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[5]   ; LVDS_OUTCLK ; 3.704 ; 3.704 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[6]   ; LVDS_OUTCLK ; 3.641 ; 3.641 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[7]   ; LVDS_OUTCLK ; 3.884 ; 3.884 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[8]   ; LVDS_OUTCLK ; 3.641 ; 3.641 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[9]   ; LVDS_OUTCLK ; 3.837 ; 3.837 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT3[*]    ; LVDS_OUTCLK ; 3.660 ; 3.660 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[0]   ; LVDS_OUTCLK ; 5.336 ; 5.336 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[1]   ; LVDS_OUTCLK ; 5.183 ; 5.183 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[2]   ; LVDS_OUTCLK ; 3.959 ; 3.959 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[3]   ; LVDS_OUTCLK ; 3.841 ; 3.841 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[4]   ; LVDS_OUTCLK ; 3.702 ; 3.702 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[5]   ; LVDS_OUTCLK ; 3.660 ; 3.660 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[6]   ; LVDS_OUTCLK ; 3.963 ; 3.963 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[7]   ; LVDS_OUTCLK ; 3.690 ; 3.690 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[8]   ; LVDS_OUTCLK ; 3.954 ; 3.954 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[9]   ; LVDS_OUTCLK ; 3.660 ; 3.660 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT4[*]    ; LVDS_OUTCLK ; 3.952 ; 3.952 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[0]   ; LVDS_OUTCLK ; 4.253 ; 4.253 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[1]   ; LVDS_OUTCLK ; 3.999 ; 3.999 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[2]   ; LVDS_OUTCLK ; 4.211 ; 4.211 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[3]   ; LVDS_OUTCLK ; 3.957 ; 3.957 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[4]   ; LVDS_OUTCLK ; 3.952 ; 3.952 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[5]   ; LVDS_OUTCLK ; 3.965 ; 3.965 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[6]   ; LVDS_OUTCLK ; 4.011 ; 4.011 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[7]   ; LVDS_OUTCLK ; 3.964 ; 3.964 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[8]   ; LVDS_OUTCLK ; 3.963 ; 3.963 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[9]   ; LVDS_OUTCLK ; 3.963 ; 3.963 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT5[*]    ; LVDS_OUTCLK ; 4.006 ; 4.006 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[0]   ; LVDS_OUTCLK ; 4.006 ; 4.006 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[1]   ; LVDS_OUTCLK ; 4.217 ; 4.217 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[2]   ; LVDS_OUTCLK ; 5.262 ; 5.262 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[3]   ; LVDS_OUTCLK ; 4.019 ; 4.019 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[4]   ; LVDS_OUTCLK ; 4.869 ; 4.869 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[5]   ; LVDS_OUTCLK ; 4.064 ; 4.064 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[6]   ; LVDS_OUTCLK ; 4.051 ; 4.051 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[7]   ; LVDS_OUTCLK ; 5.259 ; 5.259 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[8]   ; LVDS_OUTCLK ; 5.163 ; 5.163 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[9]   ; LVDS_OUTCLK ; 5.459 ; 5.459 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT6[*]    ; LVDS_OUTCLK ; 4.062 ; 4.062 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[0]   ; LVDS_OUTCLK ; 4.069 ; 4.069 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[1]   ; LVDS_OUTCLK ; 4.105 ; 4.105 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[2]   ; LVDS_OUTCLK ; 4.556 ; 4.556 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[3]   ; LVDS_OUTCLK ; 4.569 ; 4.569 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[4]   ; LVDS_OUTCLK ; 4.575 ; 4.575 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[5]   ; LVDS_OUTCLK ; 4.568 ; 4.568 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[6]   ; LVDS_OUTCLK ; 4.582 ; 4.582 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[7]   ; LVDS_OUTCLK ; 4.564 ; 4.564 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[8]   ; LVDS_OUTCLK ; 4.062 ; 4.062 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[9]   ; LVDS_OUTCLK ; 4.666 ; 4.666 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT7[*]    ; LVDS_OUTCLK ; 4.009 ; 4.009 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[0]   ; LVDS_OUTCLK ; 4.229 ; 4.229 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[1]   ; LVDS_OUTCLK ; 4.497 ; 4.497 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[2]   ; LVDS_OUTCLK ; 5.653 ; 5.653 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[3]   ; LVDS_OUTCLK ; 4.009 ; 4.009 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[4]   ; LVDS_OUTCLK ; 4.045 ; 4.045 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[5]   ; LVDS_OUTCLK ; 4.413 ; 4.413 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[6]   ; LVDS_OUTCLK ; 4.513 ; 4.513 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[7]   ; LVDS_OUTCLK ; 6.090 ; 6.090 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[8]   ; LVDS_OUTCLK ; 5.641 ; 5.641 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[9]   ; LVDS_OUTCLK ; 5.639 ; 5.639 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT8[*]    ; LVDS_OUTCLK ; 4.000 ; 4.000 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[0]   ; LVDS_OUTCLK ; 4.020 ; 4.020 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[1]   ; LVDS_OUTCLK ; 4.535 ; 4.535 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[2]   ; LVDS_OUTCLK ; 6.451 ; 6.451 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[3]   ; LVDS_OUTCLK ; 4.263 ; 4.263 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[4]   ; LVDS_OUTCLK ; 4.019 ; 4.019 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[5]   ; LVDS_OUTCLK ; 4.474 ; 4.474 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[6]   ; LVDS_OUTCLK ; 4.449 ; 4.449 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[7]   ; LVDS_OUTCLK ; 4.700 ; 4.700 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[8]   ; LVDS_OUTCLK ; 4.234 ; 4.234 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[9]   ; LVDS_OUTCLK ; 4.000 ; 4.000 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT9[*]    ; LVDS_OUTCLK ; 3.951 ; 3.951 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[0]   ; LVDS_OUTCLK ; 5.852 ; 5.852 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[1]   ; LVDS_OUTCLK ; 4.531 ; 4.531 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[2]   ; LVDS_OUTCLK ; 3.951 ; 3.951 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[3]   ; LVDS_OUTCLK ; 3.974 ; 3.974 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[4]   ; LVDS_OUTCLK ; 3.973 ; 3.973 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[5]   ; LVDS_OUTCLK ; 3.977 ; 3.977 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[6]   ; LVDS_OUTCLK ; 4.191 ; 4.191 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[7]   ; LVDS_OUTCLK ; 3.965 ; 3.965 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[8]   ; LVDS_OUTCLK ; 3.963 ; 3.963 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[9]   ; LVDS_OUTCLK ; 4.188 ; 4.188 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT10      ; LVDS_OUTCLK ; 4.232 ; 4.232 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT11      ; LVDS_OUTCLK ; 4.000 ; 4.000 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT12      ; LVDS_OUTCLK ; 4.681 ; 4.681 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT13      ; LVDS_OUTCLK ; 4.214 ; 4.214 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT14      ; LVDS_OUTCLK ; 4.490 ; 4.490 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT15      ; LVDS_OUTCLK ; 5.199 ; 5.199 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT16      ; LVDS_OUTCLK ; 4.505 ; 4.505 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT17      ; LVDS_OUTCLK ; 4.063 ; 4.063 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT18      ; LVDS_OUTCLK ; 4.716 ; 4.716 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT19      ; LVDS_OUTCLK ; 5.396 ; 5.396 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT100     ; LVDS_OUTCLK ; 4.283 ; 4.283 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT101     ; LVDS_OUTCLK ; 4.049 ; 4.049 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT102     ; LVDS_OUTCLK ; 4.032 ; 4.032 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT103     ; LVDS_OUTCLK ; 3.990 ; 3.990 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT104     ; LVDS_OUTCLK ; 3.743 ; 3.743 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT105     ; LVDS_OUTCLK ; 4.203 ; 4.203 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT106     ; LVDS_OUTCLK ; 4.029 ; 4.029 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT107     ; LVDS_OUTCLK ; 3.964 ; 3.964 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT108     ; LVDS_OUTCLK ; 4.028 ; 4.028 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT109     ; LVDS_OUTCLK ; 3.985 ; 3.985 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT110     ; LVDS_OUTCLK ; 5.352 ; 5.352 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT111     ; LVDS_OUTCLK ; 5.676 ; 5.676 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT112     ; LVDS_OUTCLK ; 3.661 ; 3.661 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT113     ; LVDS_OUTCLK ; 3.655 ; 3.655 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT114     ; LVDS_OUTCLK ; 3.962 ; 3.962 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT115     ; LVDS_OUTCLK ; 3.826 ; 3.826 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT116     ; LVDS_OUTCLK ; 3.946 ; 3.946 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT117     ; LVDS_OUTCLK ; 3.829 ; 3.829 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT118     ; LVDS_OUTCLK ; 3.691 ; 3.691 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT119     ; LVDS_OUTCLK ; 3.679 ; 3.679 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT120     ; LVDS_OUTCLK ; 4.039 ; 4.039 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT121     ; LVDS_OUTCLK ; 4.016 ; 4.016 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT122     ; LVDS_OUTCLK ; 3.717 ; 3.717 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT123     ; LVDS_OUTCLK ; 3.981 ; 3.981 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT124     ; LVDS_OUTCLK ; 4.044 ; 4.044 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT125     ; LVDS_OUTCLK ; 3.729 ; 3.729 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT126     ; LVDS_OUTCLK ; 3.743 ; 3.743 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT127     ; LVDS_OUTCLK ; 4.100 ; 4.100 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT128     ; LVDS_OUTCLK ; 4.049 ; 4.049 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT129     ; LVDS_OUTCLK ; 4.026 ; 4.026 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT130     ; LVDS_OUTCLK ; 4.301 ; 4.301 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT131     ; LVDS_OUTCLK ; 4.719 ; 4.719 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT132     ; LVDS_OUTCLK ; 3.991 ; 3.991 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT133     ; LVDS_OUTCLK ; 3.720 ; 3.720 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT134     ; LVDS_OUTCLK ; 3.696 ; 3.696 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT135     ; LVDS_OUTCLK ; 3.871 ; 3.871 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT136     ; LVDS_OUTCLK ; 3.726 ; 3.726 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT137     ; LVDS_OUTCLK ; 3.714 ; 3.714 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT138     ; LVDS_OUTCLK ; 4.007 ; 4.007 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT139     ; LVDS_OUTCLK ; 3.997 ; 3.997 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT140     ; LVDS_OUTCLK ; 5.147 ; 5.147 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT141     ; LVDS_OUTCLK ; 4.036 ; 4.036 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT142     ; LVDS_OUTCLK ; 4.018 ; 4.018 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT143     ; LVDS_OUTCLK ; 5.425 ; 5.425 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT144     ; LVDS_OUTCLK ; 4.038 ; 4.038 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT145     ; LVDS_OUTCLK ; 4.035 ; 4.035 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT146     ; LVDS_OUTCLK ; 4.015 ; 4.015 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT147     ; LVDS_OUTCLK ; 4.037 ; 4.037 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT148     ; LVDS_OUTCLK ; 5.404 ; 5.404 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT149     ; LVDS_OUTCLK ; 4.989 ; 4.989 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT150     ; LVDS_OUTCLK ; 4.041 ; 4.041 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT151     ; LVDS_OUTCLK ; 4.026 ; 4.026 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT152     ; LVDS_OUTCLK ; 3.974 ; 3.974 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT153     ; LVDS_OUTCLK ; 3.974 ; 3.974 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT154     ; LVDS_OUTCLK ; 3.946 ; 3.946 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT155     ; LVDS_OUTCLK ; 3.932 ; 3.932 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT156     ; LVDS_OUTCLK ; 3.955 ; 3.955 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT157     ; LVDS_OUTCLK ; 3.975 ; 3.975 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT158     ; LVDS_OUTCLK ; 4.246 ; 4.246 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT159     ; LVDS_OUTCLK ; 3.952 ; 3.952 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT160     ; LVDS_OUTCLK ; 3.976 ; 3.976 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT161     ; LVDS_OUTCLK ; 3.980 ; 3.980 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT162     ; LVDS_OUTCLK ; 3.962 ; 3.962 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT163     ; LVDS_OUTCLK ; 3.973 ; 3.973 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT164     ; LVDS_OUTCLK ; 3.971 ; 3.971 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT165     ; LVDS_OUTCLK ; 4.178 ; 4.178 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT166     ; LVDS_OUTCLK ; 4.409 ; 4.409 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT167     ; LVDS_OUTCLK ; 3.938 ; 3.938 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT168     ; LVDS_OUTCLK ; 4.181 ; 4.181 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT169     ; LVDS_OUTCLK ; 3.940 ; 3.940 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUTCTR[*]  ; LVDS_OUTCLK ; 4.235 ; 4.235 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[0] ; LVDS_OUTCLK ; 4.326 ; 4.326 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[1] ; LVDS_OUTCLK ; 5.331 ; 5.331 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[2] ; LVDS_OUTCLK ; 4.467 ; 4.467 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[3] ; LVDS_OUTCLK ; 5.482 ; 5.482 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[4] ; LVDS_OUTCLK ; 4.472 ; 4.472 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[5] ; LVDS_OUTCLK ; 4.938 ; 4.938 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[6] ; LVDS_OUTCLK ; 4.256 ; 4.256 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[7] ; LVDS_OUTCLK ; 4.235 ; 4.235 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[8] ; LVDS_OUTCLK ; 4.969 ; 4.969 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[9] ; LVDS_OUTCLK ; 4.452 ; 4.452 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_CLK        ; LVDS_OUTCLK ;       ; 0.868 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
+-----------------+-------------+-------+-------+------------+---------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                              ;
+---------------------------------------------------------------+-------+---------------+
; Clock                                                         ; Slack ; End Point TNS ;
+---------------------------------------------------------------+-------+---------------+
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.694 ; 0.000         ;
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 1.743 ; 0.000         ;
+---------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                               ;
+---------------------------------------------------------------+-------+---------------+
; Clock                                                         ; Slack ; End Point TNS ;
+---------------------------------------------------------------+-------+---------------+
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.236 ; 0.000         ;
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.236 ; 0.000         ;
+---------------------------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                ;
+---------------------------------------------------------------+-------+---------------+
; Clock                                                         ; Slack ; End Point TNS ;
+---------------------------------------------------------------+-------+---------------+
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.250 ; 0.000         ;
; LVDS_OUTCLK                                                   ; 5.000 ; 0.000         ;
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 5.250 ; 0.000         ;
+---------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                              ; To Node                                                                                                                                                ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; 0.694 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_latch[15]                                              ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[15]                                                ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 1.250        ; 0.002      ; 0.590      ;
; 0.697 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_latch[1]                                               ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[1]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 1.250        ; 0.003      ; 0.588      ;
; 0.712 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_latch[0]                                               ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 1.250        ; 0.003      ; 0.573      ;
; 0.806 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_latch[9]                                               ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[9]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 1.250        ; 0.000      ; 0.476      ;
; 0.816 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_latch[4]                                               ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[4]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 1.250        ; 0.001      ; 0.467      ;
; 0.824 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_latch[14]                                              ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[14]                                                ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 1.250        ; 0.001      ; 0.459      ;
; 0.889 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_latch[5]                                               ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[5]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 1.250        ; 0.000      ; 0.393      ;
; 0.891 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_latch[11]                                              ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[11]                                                ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 1.250        ; 0.000      ; 0.391      ;
; 0.891 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_latch[13]                                              ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[13]                                                ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 1.250        ; 0.000      ; 0.391      ;
; 0.891 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_latch[2]                                               ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[2]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 1.250        ; 0.000      ; 0.391      ;
; 0.892 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_latch[6]                                               ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[6]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 1.250        ; 0.000      ; 0.390      ;
; 0.892 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_latch[7]                                               ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[7]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 1.250        ; 0.000      ; 0.390      ;
; 0.893 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_latch[16]                                              ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[16]                                                ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 1.250        ; 0.000      ; 0.389      ;
; 0.893 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_latch[3]                                               ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[3]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 1.250        ; 0.000      ; 0.389      ;
; 0.893 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_latch[8]                                               ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[8]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 1.250        ; 0.000      ; 0.389      ;
; 0.894 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_latch[10]                                              ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[10]                                                ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 1.250        ; 0.000      ; 0.388      ;
; 0.895 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_latch[12]                                              ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[12]                                                ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 1.250        ; 0.000      ; 0.387      ;
; 1.076 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[0]                                                 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[1]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 1.456      ;
; 1.082 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.002     ; 1.448      ;
; 1.092 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.019     ; 1.421      ;
; 1.093 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[0]                                                 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[1]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.001      ; 1.440      ;
; 1.097 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.012     ; 1.423      ;
; 1.102 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 1.430      ;
; 1.102 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 1.430      ;
; 1.102 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 1.430      ;
; 1.102 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 1.430      ;
; 1.110 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg38a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.003     ; 1.419      ;
; 1.117 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.012     ; 1.403      ;
; 1.117 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.019     ; 1.396      ;
; 1.123 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.002     ; 1.407      ;
; 1.125 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.002     ; 1.405      ;
; 1.127 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.019     ; 1.386      ;
; 1.128 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.007     ; 1.397      ;
; 1.130 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.012     ; 1.390      ;
; 1.142 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 1.390      ;
; 1.142 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 1.390      ;
; 1.142 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 1.390      ;
; 1.142 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 1.390      ;
; 1.143 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.002     ; 1.387      ;
; 1.143 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.012     ; 1.377      ;
; 1.145 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.013     ; 1.374      ;
; 1.145 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.019     ; 1.368      ;
; 1.146 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.012     ; 1.374      ;
; 1.149 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.002     ; 1.381      ;
; 1.154 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.013     ; 1.365      ;
; 1.157 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.003      ; 1.378      ;
; 1.157 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.002      ; 1.377      ;
; 1.157 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.012     ; 1.363      ;
; 1.158 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.012     ; 1.362      ;
; 1.159 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.012     ; 1.361      ;
; 1.162 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[0]                                                 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[1]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.001     ; 1.369      ;
; 1.162 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg38a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.003     ; 1.367      ;
; 1.165 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.019     ; 1.348      ;
; 1.166 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.002      ; 1.368      ;
; 1.166 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.012     ; 1.354      ;
; 1.167 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.012     ; 1.353      ;
; 1.168 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.007     ; 1.357      ;
; 1.170 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.012     ; 1.350      ;
; 1.171 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[0]                                                 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[1]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.001     ; 1.360      ;
; 1.171 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.019     ; 1.342      ;
; 1.172 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.007     ; 1.353      ;
; 1.175 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.019     ; 1.338      ;
; 1.177 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.002     ; 1.353      ;
; 1.183 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.002      ; 1.351      ;
; 1.184 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.003      ; 1.351      ;
; 1.188 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.004      ; 1.348      ;
; 1.190 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.003      ; 1.345      ;
; 1.191 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.012     ; 1.329      ;
; 1.193 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.003      ; 1.342      ;
; 1.194 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.007     ; 1.331      ;
; 1.197 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.002     ; 1.333      ;
; 1.198 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.012     ; 1.322      ;
; 1.198 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.003      ; 1.337      ;
; 1.198 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.007     ; 1.327      ;
; 1.200 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.007     ; 1.325      ;
; 1.202 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.003     ; 1.327      ;
; 1.203 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 1.329      ;
; 1.203 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 1.329      ;
; 1.203 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 1.329      ;
; 1.203 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.000      ; 1.329      ;
; 1.204 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.012     ; 1.316      ;
; 1.205 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.002      ; 1.329      ;
; 1.206 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.002      ; 1.328      ;
; 1.209 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.007     ; 1.316      ;
; 1.210 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.003      ; 1.325      ;
; 1.212 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.003     ; 1.317      ;
; 1.213 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg37a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.003     ; 1.316      ;
; 1.213 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg38a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.003     ; 1.316      ;
; 1.213 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.019     ; 1.300      ;
; 1.215 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[0]                                                 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[1]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.001      ; 1.318      ;
; 1.215 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.002     ; 1.315      ;
; 1.217 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg86a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.001     ; 1.314      ;
; 1.217 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.002     ; 1.313      ;
; 1.217 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.013     ; 1.302      ;
; 1.217 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; 0.002      ; 1.317      ;
; 1.218 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.003     ; 1.311      ;
; 1.222 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.013     ; 1.297      ;
; 1.226 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[0]                                                 ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.013     ; 1.293      ;
; 1.226 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.007     ; 1.299      ;
; 1.227 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[0]                                                  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 2.500        ; -0.007     ; 1.298      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'                                                                                                                                                                                                                                                                                                           ;
+-------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                              ; To Node                                                                                           ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; 1.743 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[40]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.790      ;
; 1.762 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg38a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[60]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.010     ; 0.760      ;
; 1.784 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[131] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.003     ; 0.745      ;
; 1.817 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg32a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[52]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.007     ; 0.708      ;
; 1.827 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[0]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[10]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.007     ; 0.698      ;
; 1.828 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg91a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[151] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.005     ; 0.699      ;
; 1.828 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[161] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.005      ; 0.709      ;
; 1.829 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[120] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.006     ; 0.697      ;
; 1.829 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[132] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.027      ; 0.730      ;
; 1.833 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[133] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.027      ; 0.726      ;
; 1.837 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg37a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[63]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.010     ; 0.685      ;
; 1.842 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[92]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.010     ; 0.680      ;
; 1.847 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[32]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.010     ; 0.675      ;
; 1.862 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[22]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.005      ; 0.675      ;
; 1.873 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg37a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[61]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.660      ;
; 1.880 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg38a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[62]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.023     ; 0.629      ;
; 1.925 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[160] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.005      ; 0.612      ;
; 1.933 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[73]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.013     ; 0.586      ;
; 1.936 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[0]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[11]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.004      ; 0.600      ;
; 1.937 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[75]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.013     ; 0.582      ;
; 1.937 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[0]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[0]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.005      ; 0.600      ;
; 1.945 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[71]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.015     ; 0.572      ;
; 1.946 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg31a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[51]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.005      ; 0.591      ;
; 1.947 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg44a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[70]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.013     ; 0.572      ;
; 1.948 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[130] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.010     ; 0.574      ;
; 1.951 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[110] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.582      ;
; 1.953 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg85a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[141] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.003     ; 0.576      ;
; 1.954 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg86a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[140] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.003     ; 0.575      ;
; 1.956 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg44a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[72]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.577      ;
; 1.959 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[113] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.004     ; 0.569      ;
; 1.959 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[0]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[1]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.001     ; 0.572      ;
; 1.964 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[81]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.008      ; 0.576      ;
; 1.965 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[111] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.568      ;
; 1.965 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[85]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.005      ; 0.572      ;
; 1.968 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[121] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.565      ;
; 1.971 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[82]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.001     ; 0.560      ;
; 1.972 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[4]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[18]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.006      ; 0.566      ;
; 1.976 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[152] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.557      ;
; 1.977 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[87]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.003      ; 0.558      ;
; 2.041 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg44a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[76]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.492      ;
; 2.042 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg44a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[74]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.491      ;
; 2.045 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[23]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.488      ;
; 2.046 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[25]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.487      ;
; 2.047 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[166] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.486      ;
; 2.047 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[41]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.486      ;
; 2.047 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[1]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[2]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.486      ;
; 2.049 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[115] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.484      ;
; 2.049 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[124] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.484      ;
; 2.049 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[30]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.484      ;
; 2.049 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[93]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.484      ;
; 2.049 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[90]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.484      ;
; 2.050 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[100] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.483      ;
; 2.050 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[126] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.483      ;
; 2.050 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg32a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[50]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.483      ;
; 2.050 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[1]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[3]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.483      ;
; 2.051 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[128] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.482      ;
; 2.051 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[42]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.482      ;
; 2.051 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[80]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.003      ; 0.484      ;
; 2.052 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[101] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.481      ;
; 2.052 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[150] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.481      ;
; 2.052 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[21]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.481      ;
; 2.052 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[20]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.481      ;
; 2.052 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[37]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.481      ;
; 2.052 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[31]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.481      ;
; 2.052 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[43]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.481      ;
; 2.052 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[77]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.481      ;
; 2.053 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[33]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.000      ; 0.479      ;
; 2.053 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[91]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.480      ;
; 2.054 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[112] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; -0.001     ; 0.477      ;
; 2.054 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[137] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.479      ;
; 2.054 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg85a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[149] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.479      ;
; 2.054 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[168] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.479      ;
; 2.054 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg31a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[55]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.479      ;
; 2.054 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg44a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[78]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.479      ;
; 2.055 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg85a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[143] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.000      ; 0.477      ;
; 2.056 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[4]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[9]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.477      ;
; 2.056 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[122] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.000      ; 0.476      ;
; 2.056 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[39]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.477      ;
; 2.057 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[119] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.476      ;
; 2.058 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg32a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[58]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.475      ;
; 2.059 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg91a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[157] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.000      ; 0.473      ;
; 2.061 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[109] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.002      ; 0.473      ;
; 2.061 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[104] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.000      ; 0.471      ;
; 2.061 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg91a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[159] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.000      ; 0.471      ;
; 2.061 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg91a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[153] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.472      ;
; 2.061 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[47]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.472      ;
; 2.061 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[45]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.472      ;
; 2.062 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[3]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[7]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.002      ; 0.472      ;
; 2.063 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[164] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.003      ; 0.472      ;
; 2.063 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[162] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.003      ; 0.472      ;
; 2.063 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[95]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.002      ; 0.471      ;
; 2.065 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[108] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.003      ; 0.470      ;
; 2.065 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[97]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.002      ; 0.469      ;
; 2.067 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[46]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.466      ;
; 2.067 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[3]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[6]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.002      ; 0.467      ;
; 2.068 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[156] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.000      ; 0.464      ;
; 2.069 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[1]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[12]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.003      ; 0.466      ;
; 2.070 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[158] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.463      ;
; 2.070 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[49]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.001      ; 0.463      ;
; 2.072 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[3]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[16]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2.500        ; 0.002      ; 0.462      ;
+-------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                    ;
+-------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                       ; To Node                                                                                                                          ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; 0.236 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[12]                         ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[12] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_h_reg[1]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[1]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[5]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[5]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_h_reg[5]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[5]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[6]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[6]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[8]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[8]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[9]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[9]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[0]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[0]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_h_reg[12]                         ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[12] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_h_reg[4]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[4]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_h_reg[8]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[8]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[3]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[1]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[1]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_h_reg[16]                         ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[16] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_h_reg[3]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[3]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[0]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[1]                            ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[3]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[2]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[3]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[2]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg86a[2]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg86a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[2]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[3]                            ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[1]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[2]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg85a[2]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg85a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg33a[1]                      ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg33a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[1]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[2]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[3]                            ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[3]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[4]                            ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[2]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[3]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg87a[1]                      ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg87a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[1]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[2]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[3]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[1]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[2]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[3]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg31a[3]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg31a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg37a[2]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg37a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg37a[3]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg37a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg44a[1]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg44a[2]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[2]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[3]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[1]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[2]                            ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[3]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg75a[1]                      ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg75a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[2]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[3]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[2]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[2]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg38a[2]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg38a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[0]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[1]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[3]                            ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[2]                           ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[3]                            ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg63a[2]                      ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg63a[3]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[3]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg75a[2]                      ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg75a[3]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[2]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg85a[3]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg85a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg93a[1]                      ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg93a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg91a[2]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg91a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[2]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[3]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg27a[2]                      ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg27a[3]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg32a[2]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg32a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg32a[3]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg32a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg44a[0]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg44a[1]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[1]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[2]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[2]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg27a[1]                      ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg27a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg63a[1]                      ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg63a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[3]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[3]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[3]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[2]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg93a[2]                      ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg93a[3]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg15a[1]                      ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg15a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[2]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[1]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[2]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[3]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[4]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg21a[2]                      ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg21a[3]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg45a[1]                      ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg45a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg21a[1]                      ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg21a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg33a[2]                      ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg33a[3]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg81a[1]                      ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg81a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg15a[2]                      ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg15a[3]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg57a[1]                      ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg57a[2]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.000      ; 0.404      ;
; 0.270 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|wire_ddio_in_posa_regout[2]               ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_h_reg[2]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.145      ; 0.567      ;
; 0.271 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|wire_ddio_in_posa_regout[10]              ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_h_reg[10]                          ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.145      ; 0.568      ;
; 0.272 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|wire_ddio_in_posa_regout[13]              ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_h_reg[13]                          ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.145      ; 0.569      ;
; 0.273 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|wire_ddio_in_posa_regout[11]              ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_h_reg[11]                          ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.145      ; 0.570      ;
; 0.273 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|wire_ddio_in_nega_regout[10]              ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_latch[10]                        ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.145      ; 0.570      ;
; 0.273 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|wire_ddio_in_nega_regout[16]              ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_latch[16]                        ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.145      ; 0.570      ;
; 0.274 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|wire_ddio_in_posa_regout[3]               ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_h_reg[3]                           ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.144      ; 0.570      ;
; 0.278 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|wire_ddio_in_posa_regout[16]              ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_h_reg[16]                          ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.145      ; 0.575      ;
; 0.305 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe104a[0]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.001      ; 0.458      ;
; 0.305 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_l_shiftreg52a[2]                      ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_l_shiftreg52a[3]                       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.016      ; 0.473      ;
; 0.306 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[10]                         ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[10] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.001      ; 0.459      ;
; 0.306 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|dataout_l_reg[3]                          ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[3]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.001      ; 0.459      ;
; 0.310 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[2]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.001      ; 0.463      ;
; 0.311 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[0] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[0]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.005      ; 0.468      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'                                                                                                                                                                                                                                                                                                            ;
+-------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                              ; To Node                                                                                           ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; 0.236 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[89]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.389      ;
; 0.236 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[99]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.389      ;
; 0.237 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg37a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[69]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.390      ;
; 0.238 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[4]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[8]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.391      ;
; 0.238 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[107] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.391      ;
; 0.238 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[129] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.391      ;
; 0.238 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg86a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[148] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.391      ;
; 0.238 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[28]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.391      ;
; 0.238 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[48]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.391      ;
; 0.238 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg38a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[68]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.391      ;
; 0.238 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg43a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[79]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.391      ;
; 0.239 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg86a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[142] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.392      ;
; 0.239 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg31a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[59]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.392      ;
; 0.239 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg31a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[57]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.392      ;
; 0.239 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg31a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[53]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.392      ;
; 0.239 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[86]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.392      ;
; 0.240 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[2]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[14]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.393      ;
; 0.240 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[114] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.393      ;
; 0.240 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[123] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.393      ;
; 0.240 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg85a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[145] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.393      ;
; 0.240 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[29]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.393      ;
; 0.240 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg37a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[67]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.393      ;
; 0.240 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg38a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[64]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.393      ;
; 0.241 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[4]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[19]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.394      ;
; 0.241 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[105] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.394      ;
; 0.241 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg86a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[144] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.394      ;
; 0.241 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[169] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.394      ;
; 0.242 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[3]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[17]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.395      ;
; 0.242 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[1]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[13]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.395      ;
; 0.242 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[118] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.395      ;
; 0.242 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[117] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.395      ;
; 0.242 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[139] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.395      ;
; 0.242 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[136] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.395      ;
; 0.242 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[154] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.395      ;
; 0.242 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[165] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.395      ;
; 0.242 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[24]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.395      ;
; 0.242 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[36]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.395      ;
; 0.242 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[35]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.395      ;
; 0.243 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg37a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[65]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.396      ;
; 0.243 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[88]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.396      ;
; 0.243 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[2]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[5]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.396      ;
; 0.243 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[2]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[4]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.396      ;
; 0.244 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[102] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.397      ;
; 0.244 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[116] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.397      ;
; 0.244 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[125] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.397      ;
; 0.244 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[135] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.397      ;
; 0.244 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg85a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[147] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.397      ;
; 0.244 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[38]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.397      ;
; 0.244 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg20a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[34]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.397      ;
; 0.244 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[44]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.397      ;
; 0.244 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg50a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[84]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.397      ;
; 0.244 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg49a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[83]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.397      ;
; 0.244 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[94]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.397      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[138] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.398      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg80a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[134] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.398      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg91a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[155] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.398      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[167] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.398      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg32a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[54]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.398      ;
; 0.245 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg38a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[66]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.398      ;
; 0.246 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg14a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[26]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.399      ;
; 0.247 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[106] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.400      ;
; 0.247 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg13a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[27]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.400      ;
; 0.247 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg32a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[56]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.400      ;
; 0.248 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg73a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[127] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.401      ;
; 0.249 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[2]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[15]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.402      ;
; 0.249 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[96]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.402      ;
; 0.305 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg97a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[163] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.003      ; 0.460      ;
; 0.305 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[98]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.002      ; 0.459      ;
; 0.307 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[103] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.002      ; 0.461      ;
; 0.307 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg86a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[146] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.002      ; 0.461      ;
; 0.308 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[3]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[16]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.002      ; 0.462      ;
; 0.310 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[158] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.463      ;
; 0.310 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[49]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.463      ;
; 0.311 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[1]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[12]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.003      ; 0.466      ;
; 0.312 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg92a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[156] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.000      ; 0.464      ;
; 0.313 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg26a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[46]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.466      ;
; 0.313 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[3]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[6]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.002      ; 0.467      ;
; 0.315 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[108] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.003      ; 0.470      ;
; 0.315 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[97]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.002      ; 0.469      ;
; 0.317 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[164] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.003      ; 0.472      ;
; 0.317 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[162] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.003      ; 0.472      ;
; 0.317 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[95]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.002      ; 0.471      ;
; 0.318 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[3]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[7]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.002      ; 0.472      ;
; 0.319 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg61a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[109] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.002      ; 0.473      ;
; 0.319 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg62a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[104] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.000      ; 0.471      ;
; 0.319 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg91a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[159] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.000      ; 0.471      ;
; 0.319 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg91a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[153] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.472      ;
; 0.319 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[47]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.472      ;
; 0.319 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg25a[2] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[45]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.472      ;
; 0.321 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg91a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[157] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.000      ; 0.473      ;
; 0.322 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg32a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[58]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.475      ;
; 0.323 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg67a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[119] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.476      ;
; 0.324 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[4]  ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[9]   ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.477      ;
; 0.324 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg74a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[122] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg19a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[39]  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.477      ;
; 0.325 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg85a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[143] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg68a[1] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[112] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; -0.001     ; 0.477      ;
; 0.326 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg79a[3] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[137] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.479      ;
; 0.326 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg85a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[149] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.479      ;
; 0.326 ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg98a[4] ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[168] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.001      ; 0.479      ;
+-------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                         ; Clock Edge ; Target                                                                                                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[0] ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[1] ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[2] ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|wire_counter_reg_bit105a_regout[3] ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[0]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[0]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[10]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[10]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[11]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[11]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[12]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[12]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[13]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[13]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[14]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[14]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[15]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[15]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[16]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[16]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[1]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[1]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[2]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[2]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[3]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[3]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[4]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[4]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[5]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[5]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[6]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[6]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[7]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[7]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[8]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[8]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[9]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[9]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[0]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[0]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[10]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[10]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[11]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[11]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[12]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[12]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[13]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[13]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[14]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[14]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[15]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[15]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[16]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[16]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[1]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[1]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[2]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[2]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[3]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[3]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[4]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[4]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[5]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[5]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[6]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[6]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[7]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[7]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[8]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[8]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[9]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[9]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[0]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[0]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[10]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[10]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[11]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[11]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[12]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[12]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[13]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[13]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[14]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[14]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[15]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[15]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[16]                       ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[16]                       ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[1]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[1]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[2]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[2]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[3]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[3]                        ;
; 0.250 ; 1.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[4]                        ;
; 0.250 ; 1.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[4]                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'LVDS_OUTCLK'                                                                                                         ;
+-------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                          ;
+-------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------------+
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; LVDS_OUTCLK ; Rise       ; LVDS_OUTCLK|combout                                             ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; LVDS_OUTCLK ; Rise       ; LVDS_OUTCLK|combout                                             ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; LVDS_OUTCLK ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; LVDS_OUTCLK ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; LVDS_OUTCLK ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; LVDS_OUTCLK ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; LVDS_OUTCLK ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; LVDS_OUTCLK ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|inclk[0] ;
; 7.620 ; 10.000       ; 2.380          ; Port Rate        ; LVDS_OUTCLK ; Rise       ; LVDS_OUTCLK                                                     ;
+-------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'                                                                                                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                         ; Clock Edge ; Target                                                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------+
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_data_align_reg ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_data_align_reg ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[0]         ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[0]         ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[100]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[100]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[101]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[101]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[102]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[102]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[103]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[103]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[104]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[104]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[105]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[105]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[106]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[106]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[107]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[107]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[108]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[108]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[109]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[109]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[10]        ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[10]        ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[110]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[110]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[111]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[111]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[112]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[112]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[113]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[113]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[114]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[114]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[115]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[115]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[116]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[116]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[117]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[117]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[118]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[118]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[119]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[119]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[11]        ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[11]        ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[120]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[120]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[121]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[121]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[122]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[122]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[123]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[123]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[124]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[124]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[125]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[125]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[126]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[126]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[127]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[127]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[128]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[128]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[129]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[129]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[12]        ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[12]        ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[130]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[130]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[131]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[131]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[132]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[132]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[133]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[133]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[134]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[134]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[135]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[135]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[136]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[136]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[137]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[137]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[138]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[138]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[139]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[139]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[13]        ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[13]        ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[140]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[140]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[141]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[141]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[142]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[142]       ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[143]       ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Rise       ; altlvds_rx0:inst_1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[143]       ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                              ;
+---------------+-------------+-------+-------+------------+---------------------------------------------------------------+
; Data Port     ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                               ;
+---------------+-------------+-------+-------+------------+---------------------------------------------------------------+
; LVDS_OUT[*]   ; LVDS_OUTCLK ; 0.952 ; 0.952 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[0]  ; LVDS_OUTCLK ; 0.922 ; 0.922 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[1]  ; LVDS_OUTCLK ; 0.924 ; 0.924 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[2]  ; LVDS_OUTCLK ; 0.908 ; 0.908 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[3]  ; LVDS_OUTCLK ; 0.894 ; 0.894 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[4]  ; LVDS_OUTCLK ; 0.952 ; 0.952 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[5]  ; LVDS_OUTCLK ; 0.942 ; 0.942 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[6]  ; LVDS_OUTCLK ; 0.942 ; 0.942 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[7]  ; LVDS_OUTCLK ; 0.941 ; 0.941 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[8]  ; LVDS_OUTCLK ; 0.951 ; 0.951 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[9]  ; LVDS_OUTCLK ; 0.932 ; 0.932 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[10] ; LVDS_OUTCLK ; 0.926 ; 0.926 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[11] ; LVDS_OUTCLK ; 0.896 ; 0.896 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[12] ; LVDS_OUTCLK ; 0.909 ; 0.909 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[13] ; LVDS_OUTCLK ; 0.929 ; 0.929 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[14] ; LVDS_OUTCLK ; 0.883 ; 0.883 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[15] ; LVDS_OUTCLK ; 0.948 ; 0.948 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
; LVDS_OUTCTR   ; LVDS_OUTCLK ; 0.908 ; 0.908 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
; LVDS_OUT[*]   ; LVDS_OUTCLK ; 0.956 ; 0.956 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[0]  ; LVDS_OUTCLK ; 0.926 ; 0.926 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[1]  ; LVDS_OUTCLK ; 0.928 ; 0.928 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[2]  ; LVDS_OUTCLK ; 0.918 ; 0.918 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[3]  ; LVDS_OUTCLK ; 0.898 ; 0.898 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[4]  ; LVDS_OUTCLK ; 0.956 ; 0.956 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[5]  ; LVDS_OUTCLK ; 0.946 ; 0.946 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[6]  ; LVDS_OUTCLK ; 0.955 ; 0.955 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[7]  ; LVDS_OUTCLK ; 0.945 ; 0.945 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[8]  ; LVDS_OUTCLK ; 0.955 ; 0.955 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[9]  ; LVDS_OUTCLK ; 0.936 ; 0.936 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[10] ; LVDS_OUTCLK ; 0.930 ; 0.930 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[11] ; LVDS_OUTCLK ; 0.900 ; 0.900 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[12] ; LVDS_OUTCLK ; 0.913 ; 0.913 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[13] ; LVDS_OUTCLK ; 0.933 ; 0.933 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[14] ; LVDS_OUTCLK ; 0.887 ; 0.887 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[15] ; LVDS_OUTCLK ; 0.952 ; 0.952 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
; LVDS_OUTCTR   ; LVDS_OUTCLK ; 0.912 ; 0.912 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
+---------------+-------------+-------+-------+------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                 ;
+---------------+-------------+--------+--------+------------+---------------------------------------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                               ;
+---------------+-------------+--------+--------+------------+---------------------------------------------------------------+
; LVDS_OUT[*]   ; LVDS_OUTCLK ; -0.797 ; -0.797 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[0]  ; LVDS_OUTCLK ; -0.836 ; -0.836 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[1]  ; LVDS_OUTCLK ; -0.838 ; -0.838 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[2]  ; LVDS_OUTCLK ; -0.822 ; -0.822 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[3]  ; LVDS_OUTCLK ; -0.808 ; -0.808 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[4]  ; LVDS_OUTCLK ; -0.866 ; -0.866 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[5]  ; LVDS_OUTCLK ; -0.856 ; -0.856 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[6]  ; LVDS_OUTCLK ; -0.856 ; -0.856 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[7]  ; LVDS_OUTCLK ; -0.855 ; -0.855 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[8]  ; LVDS_OUTCLK ; -0.865 ; -0.865 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[9]  ; LVDS_OUTCLK ; -0.846 ; -0.846 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[10] ; LVDS_OUTCLK ; -0.840 ; -0.840 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[11] ; LVDS_OUTCLK ; -0.810 ; -0.810 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[12] ; LVDS_OUTCLK ; -0.823 ; -0.823 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[13] ; LVDS_OUTCLK ; -0.843 ; -0.843 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[14] ; LVDS_OUTCLK ; -0.797 ; -0.797 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[15] ; LVDS_OUTCLK ; -0.862 ; -0.862 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
; LVDS_OUTCTR   ; LVDS_OUTCLK ; -0.822 ; -0.822 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
; LVDS_OUT[*]   ; LVDS_OUTCLK ; -0.801 ; -0.801 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[0]  ; LVDS_OUTCLK ; -0.840 ; -0.840 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[1]  ; LVDS_OUTCLK ; -0.842 ; -0.842 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[2]  ; LVDS_OUTCLK ; -0.832 ; -0.832 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[3]  ; LVDS_OUTCLK ; -0.812 ; -0.812 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[4]  ; LVDS_OUTCLK ; -0.870 ; -0.870 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[5]  ; LVDS_OUTCLK ; -0.860 ; -0.860 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[6]  ; LVDS_OUTCLK ; -0.869 ; -0.869 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[7]  ; LVDS_OUTCLK ; -0.859 ; -0.859 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[8]  ; LVDS_OUTCLK ; -0.869 ; -0.869 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[9]  ; LVDS_OUTCLK ; -0.850 ; -0.850 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[10] ; LVDS_OUTCLK ; -0.844 ; -0.844 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[11] ; LVDS_OUTCLK ; -0.814 ; -0.814 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[12] ; LVDS_OUTCLK ; -0.827 ; -0.827 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[13] ; LVDS_OUTCLK ; -0.847 ; -0.847 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[14] ; LVDS_OUTCLK ; -0.801 ; -0.801 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[15] ; LVDS_OUTCLK ; -0.866 ; -0.866 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
; LVDS_OUTCTR   ; LVDS_OUTCLK ; -0.826 ; -0.826 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
+---------------+-------------+--------+--------+------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+-----------------+-------------+-------+-------+------------+---------------------------------------------------------------+
; Data Port       ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                               ;
+-----------------+-------------+-------+-------+------------+---------------------------------------------------------------+
; DATA_CLK        ; LVDS_OUTCLK ; 0.154 ;       ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT2[*]    ; LVDS_OUTCLK ; 2.729 ; 2.729 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[0]   ; LVDS_OUTCLK ; 2.729 ; 2.729 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[1]   ; LVDS_OUTCLK ; 2.725 ; 2.725 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[2]   ; LVDS_OUTCLK ; 1.972 ; 1.972 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[3]   ; LVDS_OUTCLK ; 1.877 ; 1.877 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[4]   ; LVDS_OUTCLK ; 1.987 ; 1.987 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[5]   ; LVDS_OUTCLK ; 1.877 ; 1.877 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[6]   ; LVDS_OUTCLK ; 1.833 ; 1.833 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[7]   ; LVDS_OUTCLK ; 1.961 ; 1.961 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[8]   ; LVDS_OUTCLK ; 1.833 ; 1.833 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[9]   ; LVDS_OUTCLK ; 1.926 ; 1.926 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT3[*]    ; LVDS_OUTCLK ; 2.725 ; 2.725 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[0]   ; LVDS_OUTCLK ; 2.725 ; 2.725 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[1]   ; LVDS_OUTCLK ; 2.602 ; 2.602 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[2]   ; LVDS_OUTCLK ; 1.968 ; 1.968 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[3]   ; LVDS_OUTCLK ; 1.917 ; 1.917 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[4]   ; LVDS_OUTCLK ; 1.865 ; 1.865 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[5]   ; LVDS_OUTCLK ; 1.831 ; 1.831 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[6]   ; LVDS_OUTCLK ; 1.971 ; 1.971 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[7]   ; LVDS_OUTCLK ; 1.861 ; 1.861 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[8]   ; LVDS_OUTCLK ; 1.967 ; 1.967 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[9]   ; LVDS_OUTCLK ; 1.831 ; 1.831 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT4[*]    ; LVDS_OUTCLK ; 2.179 ; 2.179 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[0]   ; LVDS_OUTCLK ; 2.179 ; 2.179 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[1]   ; LVDS_OUTCLK ; 2.053 ; 2.053 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[2]   ; LVDS_OUTCLK ; 2.150 ; 2.150 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[3]   ; LVDS_OUTCLK ; 2.025 ; 2.025 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[4]   ; LVDS_OUTCLK ; 2.022 ; 2.022 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[5]   ; LVDS_OUTCLK ; 2.034 ; 2.034 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[6]   ; LVDS_OUTCLK ; 2.058 ; 2.058 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[7]   ; LVDS_OUTCLK ; 2.029 ; 2.029 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[8]   ; LVDS_OUTCLK ; 2.028 ; 2.028 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[9]   ; LVDS_OUTCLK ; 2.033 ; 2.033 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT5[*]    ; LVDS_OUTCLK ; 2.712 ; 2.712 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[0]   ; LVDS_OUTCLK ; 2.062 ; 2.062 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[1]   ; LVDS_OUTCLK ; 2.145 ; 2.145 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[2]   ; LVDS_OUTCLK ; 2.632 ; 2.632 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[3]   ; LVDS_OUTCLK ; 2.072 ; 2.072 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[4]   ; LVDS_OUTCLK ; 2.449 ; 2.449 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[5]   ; LVDS_OUTCLK ; 2.103 ; 2.103 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[6]   ; LVDS_OUTCLK ; 2.092 ; 2.092 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[7]   ; LVDS_OUTCLK ; 2.625 ; 2.625 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[8]   ; LVDS_OUTCLK ; 2.570 ; 2.570 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[9]   ; LVDS_OUTCLK ; 2.712 ; 2.712 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT6[*]    ; LVDS_OUTCLK ; 2.332 ; 2.332 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[0]   ; LVDS_OUTCLK ; 2.103 ; 2.103 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[1]   ; LVDS_OUTCLK ; 2.121 ; 2.121 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[2]   ; LVDS_OUTCLK ; 2.274 ; 2.274 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[3]   ; LVDS_OUTCLK ; 2.285 ; 2.285 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[4]   ; LVDS_OUTCLK ; 2.287 ; 2.287 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[5]   ; LVDS_OUTCLK ; 2.290 ; 2.290 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[6]   ; LVDS_OUTCLK ; 2.297 ; 2.297 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[7]   ; LVDS_OUTCLK ; 2.281 ; 2.281 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[8]   ; LVDS_OUTCLK ; 2.094 ; 2.094 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[9]   ; LVDS_OUTCLK ; 2.332 ; 2.332 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT7[*]    ; LVDS_OUTCLK ; 2.987 ; 2.987 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[0]   ; LVDS_OUTCLK ; 2.156 ; 2.156 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[1]   ; LVDS_OUTCLK ; 2.282 ; 2.282 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[2]   ; LVDS_OUTCLK ; 2.805 ; 2.805 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[3]   ; LVDS_OUTCLK ; 2.058 ; 2.058 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[4]   ; LVDS_OUTCLK ; 2.088 ; 2.088 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[5]   ; LVDS_OUTCLK ; 2.225 ; 2.225 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[6]   ; LVDS_OUTCLK ; 2.301 ; 2.301 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[7]   ; LVDS_OUTCLK ; 2.987 ; 2.987 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[8]   ; LVDS_OUTCLK ; 2.798 ; 2.798 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[9]   ; LVDS_OUTCLK ; 2.797 ; 2.797 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT8[*]    ; LVDS_OUTCLK ; 3.198 ; 3.198 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[0]   ; LVDS_OUTCLK ; 2.068 ; 2.068 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[1]   ; LVDS_OUTCLK ; 2.322 ; 2.322 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[2]   ; LVDS_OUTCLK ; 3.198 ; 3.198 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[3]   ; LVDS_OUTCLK ; 2.179 ; 2.179 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[4]   ; LVDS_OUTCLK ; 2.067 ; 2.067 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[5]   ; LVDS_OUTCLK ; 2.274 ; 2.274 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[6]   ; LVDS_OUTCLK ; 2.250 ; 2.250 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[7]   ; LVDS_OUTCLK ; 2.373 ; 2.373 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[8]   ; LVDS_OUTCLK ; 2.160 ; 2.160 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[9]   ; LVDS_OUTCLK ; 2.049 ; 2.049 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT9[*]    ; LVDS_OUTCLK ; 2.925 ; 2.925 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[0]   ; LVDS_OUTCLK ; 2.925 ; 2.925 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[1]   ; LVDS_OUTCLK ; 2.306 ; 2.306 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[2]   ; LVDS_OUTCLK ; 2.020 ; 2.020 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[3]   ; LVDS_OUTCLK ; 2.040 ; 2.040 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[4]   ; LVDS_OUTCLK ; 2.040 ; 2.040 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[5]   ; LVDS_OUTCLK ; 2.042 ; 2.042 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[6]   ; LVDS_OUTCLK ; 2.136 ; 2.136 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[7]   ; LVDS_OUTCLK ; 2.031 ; 2.031 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[8]   ; LVDS_OUTCLK ; 2.030 ; 2.030 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[9]   ; LVDS_OUTCLK ; 2.136 ; 2.136 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT10      ; LVDS_OUTCLK ; 2.153 ; 2.153 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT11      ; LVDS_OUTCLK ; 2.052 ; 2.052 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT12      ; LVDS_OUTCLK ; 2.359 ; 2.359 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT13      ; LVDS_OUTCLK ; 2.143 ; 2.143 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT14      ; LVDS_OUTCLK ; 2.291 ; 2.291 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT15      ; LVDS_OUTCLK ; 2.644 ; 2.644 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT16      ; LVDS_OUTCLK ; 2.295 ; 2.295 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT17      ; LVDS_OUTCLK ; 2.094 ; 2.094 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT18      ; LVDS_OUTCLK ; 2.387 ; 2.387 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT19      ; LVDS_OUTCLK ; 2.719 ; 2.719 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT100     ; LVDS_OUTCLK ; 2.196 ; 2.196 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT101     ; LVDS_OUTCLK ; 2.084 ; 2.084 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT102     ; LVDS_OUTCLK ; 2.078 ; 2.078 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT103     ; LVDS_OUTCLK ; 2.057 ; 2.057 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT104     ; LVDS_OUTCLK ; 1.907 ; 1.907 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT105     ; LVDS_OUTCLK ; 2.150 ; 2.150 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT106     ; LVDS_OUTCLK ; 2.077 ; 2.077 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT107     ; LVDS_OUTCLK ; 2.033 ; 2.033 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT108     ; LVDS_OUTCLK ; 2.077 ; 2.077 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT109     ; LVDS_OUTCLK ; 2.054 ; 2.054 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT110     ; LVDS_OUTCLK ; 2.669 ; 2.669 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT111     ; LVDS_OUTCLK ; 2.816 ; 2.816 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT112     ; LVDS_OUTCLK ; 1.825 ; 1.825 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT113     ; LVDS_OUTCLK ; 1.822 ; 1.822 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT114     ; LVDS_OUTCLK ; 1.971 ; 1.971 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT115     ; LVDS_OUTCLK ; 1.905 ; 1.905 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT116     ; LVDS_OUTCLK ; 1.958 ; 1.958 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT117     ; LVDS_OUTCLK ; 1.907 ; 1.907 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT118     ; LVDS_OUTCLK ; 1.855 ; 1.855 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT119     ; LVDS_OUTCLK ; 1.851 ; 1.851 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT120     ; LVDS_OUTCLK ; 2.088 ; 2.088 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT121     ; LVDS_OUTCLK ; 2.057 ; 2.057 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT122     ; LVDS_OUTCLK ; 1.886 ; 1.886 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT123     ; LVDS_OUTCLK ; 2.007 ; 2.007 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT124     ; LVDS_OUTCLK ; 2.095 ; 2.095 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT125     ; LVDS_OUTCLK ; 1.890 ; 1.890 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT126     ; LVDS_OUTCLK ; 1.907 ; 1.907 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT127     ; LVDS_OUTCLK ; 2.094 ; 2.094 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT128     ; LVDS_OUTCLK ; 2.098 ; 2.098 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT129     ; LVDS_OUTCLK ; 2.033 ; 2.033 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT130     ; LVDS_OUTCLK ; 2.182 ; 2.182 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT131     ; LVDS_OUTCLK ; 2.339 ; 2.339 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT132     ; LVDS_OUTCLK ; 2.001 ; 2.001 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT133     ; LVDS_OUTCLK ; 1.885 ; 1.885 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT134     ; LVDS_OUTCLK ; 1.858 ; 1.858 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT135     ; LVDS_OUTCLK ; 1.948 ; 1.948 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT136     ; LVDS_OUTCLK ; 1.888 ; 1.888 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT137     ; LVDS_OUTCLK ; 1.884 ; 1.884 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT138     ; LVDS_OUTCLK ; 2.014 ; 2.014 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT139     ; LVDS_OUTCLK ; 2.009 ; 2.009 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT140     ; LVDS_OUTCLK ; 2.580 ; 2.580 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT141     ; LVDS_OUTCLK ; 2.083 ; 2.083 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT142     ; LVDS_OUTCLK ; 2.064 ; 2.064 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT143     ; LVDS_OUTCLK ; 2.721 ; 2.721 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT144     ; LVDS_OUTCLK ; 2.083 ; 2.083 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT145     ; LVDS_OUTCLK ; 2.082 ; 2.082 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT146     ; LVDS_OUTCLK ; 2.063 ; 2.063 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT147     ; LVDS_OUTCLK ; 2.083 ; 2.083 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT148     ; LVDS_OUTCLK ; 2.716 ; 2.716 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT149     ; LVDS_OUTCLK ; 2.526 ; 2.526 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT150     ; LVDS_OUTCLK ; 2.089 ; 2.089 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT151     ; LVDS_OUTCLK ; 2.074 ; 2.074 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT152     ; LVDS_OUTCLK ; 2.042 ; 2.042 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT153     ; LVDS_OUTCLK ; 2.042 ; 2.042 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT154     ; LVDS_OUTCLK ; 2.014 ; 2.014 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT155     ; LVDS_OUTCLK ; 2.002 ; 2.002 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT156     ; LVDS_OUTCLK ; 2.023 ; 2.023 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT157     ; LVDS_OUTCLK ; 2.043 ; 2.043 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT158     ; LVDS_OUTCLK ; 2.163 ; 2.163 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT159     ; LVDS_OUTCLK ; 2.021 ; 2.021 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT160     ; LVDS_OUTCLK ; 2.031 ; 2.031 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT161     ; LVDS_OUTCLK ; 2.032 ; 2.032 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT162     ; LVDS_OUTCLK ; 2.033 ; 2.033 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT163     ; LVDS_OUTCLK ; 2.043 ; 2.043 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT164     ; LVDS_OUTCLK ; 2.042 ; 2.042 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT165     ; LVDS_OUTCLK ; 2.127 ; 2.127 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT166     ; LVDS_OUTCLK ; 2.231 ; 2.231 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT167     ; LVDS_OUTCLK ; 2.009 ; 2.009 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT168     ; LVDS_OUTCLK ; 2.128 ; 2.128 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT169     ; LVDS_OUTCLK ; 2.010 ; 2.010 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUTCTR[*]  ; LVDS_OUTCLK ; 2.746 ; 2.746 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[0] ; LVDS_OUTCLK ; 2.218 ; 2.218 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[1] ; LVDS_OUTCLK ; 2.690 ; 2.690 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[2] ; LVDS_OUTCLK ; 2.254 ; 2.254 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[3] ; LVDS_OUTCLK ; 2.746 ; 2.746 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[4] ; LVDS_OUTCLK ; 2.264 ; 2.264 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[5] ; LVDS_OUTCLK ; 2.479 ; 2.479 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[6] ; LVDS_OUTCLK ; 2.171 ; 2.171 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[7] ; LVDS_OUTCLK ; 2.162 ; 2.162 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[8] ; LVDS_OUTCLK ; 2.501 ; 2.501 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[9] ; LVDS_OUTCLK ; 2.241 ; 2.241 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_CLK        ; LVDS_OUTCLK ;       ; 0.154 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
+-----------------+-------------+-------+-------+------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+-----------------+-------------+-------+-------+------------+---------------------------------------------------------------+
; Data Port       ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                               ;
+-----------------+-------------+-------+-------+------------+---------------------------------------------------------------+
; DATA_CLK        ; LVDS_OUTCLK ; 0.154 ;       ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT2[*]    ; LVDS_OUTCLK ; 1.833 ; 1.833 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[0]   ; LVDS_OUTCLK ; 2.729 ; 2.729 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[1]   ; LVDS_OUTCLK ; 2.725 ; 2.725 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[2]   ; LVDS_OUTCLK ; 1.972 ; 1.972 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[3]   ; LVDS_OUTCLK ; 1.877 ; 1.877 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[4]   ; LVDS_OUTCLK ; 1.987 ; 1.987 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[5]   ; LVDS_OUTCLK ; 1.877 ; 1.877 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[6]   ; LVDS_OUTCLK ; 1.833 ; 1.833 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[7]   ; LVDS_OUTCLK ; 1.961 ; 1.961 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[8]   ; LVDS_OUTCLK ; 1.833 ; 1.833 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[9]   ; LVDS_OUTCLK ; 1.926 ; 1.926 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT3[*]    ; LVDS_OUTCLK ; 1.831 ; 1.831 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[0]   ; LVDS_OUTCLK ; 2.725 ; 2.725 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[1]   ; LVDS_OUTCLK ; 2.602 ; 2.602 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[2]   ; LVDS_OUTCLK ; 1.968 ; 1.968 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[3]   ; LVDS_OUTCLK ; 1.917 ; 1.917 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[4]   ; LVDS_OUTCLK ; 1.865 ; 1.865 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[5]   ; LVDS_OUTCLK ; 1.831 ; 1.831 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[6]   ; LVDS_OUTCLK ; 1.971 ; 1.971 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[7]   ; LVDS_OUTCLK ; 1.861 ; 1.861 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[8]   ; LVDS_OUTCLK ; 1.967 ; 1.967 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[9]   ; LVDS_OUTCLK ; 1.831 ; 1.831 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT4[*]    ; LVDS_OUTCLK ; 2.022 ; 2.022 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[0]   ; LVDS_OUTCLK ; 2.179 ; 2.179 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[1]   ; LVDS_OUTCLK ; 2.053 ; 2.053 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[2]   ; LVDS_OUTCLK ; 2.150 ; 2.150 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[3]   ; LVDS_OUTCLK ; 2.025 ; 2.025 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[4]   ; LVDS_OUTCLK ; 2.022 ; 2.022 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[5]   ; LVDS_OUTCLK ; 2.034 ; 2.034 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[6]   ; LVDS_OUTCLK ; 2.058 ; 2.058 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[7]   ; LVDS_OUTCLK ; 2.029 ; 2.029 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[8]   ; LVDS_OUTCLK ; 2.028 ; 2.028 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[9]   ; LVDS_OUTCLK ; 2.033 ; 2.033 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT5[*]    ; LVDS_OUTCLK ; 2.062 ; 2.062 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[0]   ; LVDS_OUTCLK ; 2.062 ; 2.062 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[1]   ; LVDS_OUTCLK ; 2.145 ; 2.145 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[2]   ; LVDS_OUTCLK ; 2.632 ; 2.632 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[3]   ; LVDS_OUTCLK ; 2.072 ; 2.072 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[4]   ; LVDS_OUTCLK ; 2.449 ; 2.449 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[5]   ; LVDS_OUTCLK ; 2.103 ; 2.103 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[6]   ; LVDS_OUTCLK ; 2.092 ; 2.092 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[7]   ; LVDS_OUTCLK ; 2.625 ; 2.625 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[8]   ; LVDS_OUTCLK ; 2.570 ; 2.570 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[9]   ; LVDS_OUTCLK ; 2.712 ; 2.712 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT6[*]    ; LVDS_OUTCLK ; 2.094 ; 2.094 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[0]   ; LVDS_OUTCLK ; 2.103 ; 2.103 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[1]   ; LVDS_OUTCLK ; 2.121 ; 2.121 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[2]   ; LVDS_OUTCLK ; 2.274 ; 2.274 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[3]   ; LVDS_OUTCLK ; 2.285 ; 2.285 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[4]   ; LVDS_OUTCLK ; 2.287 ; 2.287 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[5]   ; LVDS_OUTCLK ; 2.290 ; 2.290 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[6]   ; LVDS_OUTCLK ; 2.297 ; 2.297 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[7]   ; LVDS_OUTCLK ; 2.281 ; 2.281 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[8]   ; LVDS_OUTCLK ; 2.094 ; 2.094 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[9]   ; LVDS_OUTCLK ; 2.332 ; 2.332 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT7[*]    ; LVDS_OUTCLK ; 2.058 ; 2.058 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[0]   ; LVDS_OUTCLK ; 2.156 ; 2.156 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[1]   ; LVDS_OUTCLK ; 2.282 ; 2.282 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[2]   ; LVDS_OUTCLK ; 2.805 ; 2.805 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[3]   ; LVDS_OUTCLK ; 2.058 ; 2.058 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[4]   ; LVDS_OUTCLK ; 2.088 ; 2.088 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[5]   ; LVDS_OUTCLK ; 2.225 ; 2.225 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[6]   ; LVDS_OUTCLK ; 2.301 ; 2.301 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[7]   ; LVDS_OUTCLK ; 2.987 ; 2.987 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[8]   ; LVDS_OUTCLK ; 2.798 ; 2.798 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[9]   ; LVDS_OUTCLK ; 2.797 ; 2.797 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT8[*]    ; LVDS_OUTCLK ; 2.049 ; 2.049 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[0]   ; LVDS_OUTCLK ; 2.068 ; 2.068 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[1]   ; LVDS_OUTCLK ; 2.322 ; 2.322 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[2]   ; LVDS_OUTCLK ; 3.198 ; 3.198 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[3]   ; LVDS_OUTCLK ; 2.179 ; 2.179 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[4]   ; LVDS_OUTCLK ; 2.067 ; 2.067 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[5]   ; LVDS_OUTCLK ; 2.274 ; 2.274 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[6]   ; LVDS_OUTCLK ; 2.250 ; 2.250 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[7]   ; LVDS_OUTCLK ; 2.373 ; 2.373 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[8]   ; LVDS_OUTCLK ; 2.160 ; 2.160 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[9]   ; LVDS_OUTCLK ; 2.049 ; 2.049 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT9[*]    ; LVDS_OUTCLK ; 2.020 ; 2.020 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[0]   ; LVDS_OUTCLK ; 2.925 ; 2.925 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[1]   ; LVDS_OUTCLK ; 2.306 ; 2.306 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[2]   ; LVDS_OUTCLK ; 2.020 ; 2.020 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[3]   ; LVDS_OUTCLK ; 2.040 ; 2.040 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[4]   ; LVDS_OUTCLK ; 2.040 ; 2.040 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[5]   ; LVDS_OUTCLK ; 2.042 ; 2.042 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[6]   ; LVDS_OUTCLK ; 2.136 ; 2.136 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[7]   ; LVDS_OUTCLK ; 2.031 ; 2.031 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[8]   ; LVDS_OUTCLK ; 2.030 ; 2.030 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[9]   ; LVDS_OUTCLK ; 2.136 ; 2.136 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT10      ; LVDS_OUTCLK ; 2.153 ; 2.153 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT11      ; LVDS_OUTCLK ; 2.052 ; 2.052 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT12      ; LVDS_OUTCLK ; 2.359 ; 2.359 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT13      ; LVDS_OUTCLK ; 2.143 ; 2.143 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT14      ; LVDS_OUTCLK ; 2.291 ; 2.291 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT15      ; LVDS_OUTCLK ; 2.644 ; 2.644 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT16      ; LVDS_OUTCLK ; 2.295 ; 2.295 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT17      ; LVDS_OUTCLK ; 2.094 ; 2.094 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT18      ; LVDS_OUTCLK ; 2.387 ; 2.387 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT19      ; LVDS_OUTCLK ; 2.719 ; 2.719 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT100     ; LVDS_OUTCLK ; 2.196 ; 2.196 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT101     ; LVDS_OUTCLK ; 2.084 ; 2.084 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT102     ; LVDS_OUTCLK ; 2.078 ; 2.078 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT103     ; LVDS_OUTCLK ; 2.057 ; 2.057 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT104     ; LVDS_OUTCLK ; 1.907 ; 1.907 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT105     ; LVDS_OUTCLK ; 2.150 ; 2.150 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT106     ; LVDS_OUTCLK ; 2.077 ; 2.077 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT107     ; LVDS_OUTCLK ; 2.033 ; 2.033 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT108     ; LVDS_OUTCLK ; 2.077 ; 2.077 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT109     ; LVDS_OUTCLK ; 2.054 ; 2.054 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT110     ; LVDS_OUTCLK ; 2.669 ; 2.669 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT111     ; LVDS_OUTCLK ; 2.816 ; 2.816 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT112     ; LVDS_OUTCLK ; 1.825 ; 1.825 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT113     ; LVDS_OUTCLK ; 1.822 ; 1.822 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT114     ; LVDS_OUTCLK ; 1.971 ; 1.971 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT115     ; LVDS_OUTCLK ; 1.905 ; 1.905 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT116     ; LVDS_OUTCLK ; 1.958 ; 1.958 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT117     ; LVDS_OUTCLK ; 1.907 ; 1.907 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT118     ; LVDS_OUTCLK ; 1.855 ; 1.855 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT119     ; LVDS_OUTCLK ; 1.851 ; 1.851 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT120     ; LVDS_OUTCLK ; 2.088 ; 2.088 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT121     ; LVDS_OUTCLK ; 2.057 ; 2.057 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT122     ; LVDS_OUTCLK ; 1.886 ; 1.886 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT123     ; LVDS_OUTCLK ; 2.007 ; 2.007 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT124     ; LVDS_OUTCLK ; 2.095 ; 2.095 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT125     ; LVDS_OUTCLK ; 1.890 ; 1.890 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT126     ; LVDS_OUTCLK ; 1.907 ; 1.907 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT127     ; LVDS_OUTCLK ; 2.094 ; 2.094 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT128     ; LVDS_OUTCLK ; 2.098 ; 2.098 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT129     ; LVDS_OUTCLK ; 2.033 ; 2.033 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT130     ; LVDS_OUTCLK ; 2.182 ; 2.182 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT131     ; LVDS_OUTCLK ; 2.339 ; 2.339 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT132     ; LVDS_OUTCLK ; 2.001 ; 2.001 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT133     ; LVDS_OUTCLK ; 1.885 ; 1.885 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT134     ; LVDS_OUTCLK ; 1.858 ; 1.858 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT135     ; LVDS_OUTCLK ; 1.948 ; 1.948 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT136     ; LVDS_OUTCLK ; 1.888 ; 1.888 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT137     ; LVDS_OUTCLK ; 1.884 ; 1.884 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT138     ; LVDS_OUTCLK ; 2.014 ; 2.014 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT139     ; LVDS_OUTCLK ; 2.009 ; 2.009 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT140     ; LVDS_OUTCLK ; 2.580 ; 2.580 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT141     ; LVDS_OUTCLK ; 2.083 ; 2.083 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT142     ; LVDS_OUTCLK ; 2.064 ; 2.064 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT143     ; LVDS_OUTCLK ; 2.721 ; 2.721 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT144     ; LVDS_OUTCLK ; 2.083 ; 2.083 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT145     ; LVDS_OUTCLK ; 2.082 ; 2.082 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT146     ; LVDS_OUTCLK ; 2.063 ; 2.063 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT147     ; LVDS_OUTCLK ; 2.083 ; 2.083 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT148     ; LVDS_OUTCLK ; 2.716 ; 2.716 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT149     ; LVDS_OUTCLK ; 2.526 ; 2.526 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT150     ; LVDS_OUTCLK ; 2.089 ; 2.089 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT151     ; LVDS_OUTCLK ; 2.074 ; 2.074 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT152     ; LVDS_OUTCLK ; 2.042 ; 2.042 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT153     ; LVDS_OUTCLK ; 2.042 ; 2.042 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT154     ; LVDS_OUTCLK ; 2.014 ; 2.014 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT155     ; LVDS_OUTCLK ; 2.002 ; 2.002 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT156     ; LVDS_OUTCLK ; 2.023 ; 2.023 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT157     ; LVDS_OUTCLK ; 2.043 ; 2.043 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT158     ; LVDS_OUTCLK ; 2.163 ; 2.163 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT159     ; LVDS_OUTCLK ; 2.021 ; 2.021 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT160     ; LVDS_OUTCLK ; 2.031 ; 2.031 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT161     ; LVDS_OUTCLK ; 2.032 ; 2.032 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT162     ; LVDS_OUTCLK ; 2.033 ; 2.033 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT163     ; LVDS_OUTCLK ; 2.043 ; 2.043 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT164     ; LVDS_OUTCLK ; 2.042 ; 2.042 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT165     ; LVDS_OUTCLK ; 2.127 ; 2.127 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT166     ; LVDS_OUTCLK ; 2.231 ; 2.231 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT167     ; LVDS_OUTCLK ; 2.009 ; 2.009 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT168     ; LVDS_OUTCLK ; 2.128 ; 2.128 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT169     ; LVDS_OUTCLK ; 2.010 ; 2.010 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUTCTR[*]  ; LVDS_OUTCLK ; 2.162 ; 2.162 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[0] ; LVDS_OUTCLK ; 2.218 ; 2.218 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[1] ; LVDS_OUTCLK ; 2.690 ; 2.690 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[2] ; LVDS_OUTCLK ; 2.254 ; 2.254 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[3] ; LVDS_OUTCLK ; 2.746 ; 2.746 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[4] ; LVDS_OUTCLK ; 2.264 ; 2.264 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[5] ; LVDS_OUTCLK ; 2.479 ; 2.479 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[6] ; LVDS_OUTCLK ; 2.171 ; 2.171 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[7] ; LVDS_OUTCLK ; 2.162 ; 2.162 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[8] ; LVDS_OUTCLK ; 2.501 ; 2.501 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[9] ; LVDS_OUTCLK ; 2.241 ; 2.241 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_CLK        ; LVDS_OUTCLK ;       ; 0.154 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
+-----------------+-------------+-------+-------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                         ;
+----------------------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                                          ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                               ; -0.647  ; 0.236 ; N/A      ; N/A     ; 0.250               ;
;  LVDS_OUTCLK                                                   ; N/A     ; N/A   ; N/A      ; N/A     ; 5.000               ;
;  inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; -0.647  ; 0.236 ; N/A      ; N/A     ; 0.250               ;
;  inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.905   ; 0.236 ; N/A      ; N/A     ; 5.250               ;
; Design-wide TNS                                                ; -16.236 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  LVDS_OUTCLK                                                   ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; -16.236 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                              ;
+---------------+-------------+-------+-------+------------+---------------------------------------------------------------+
; Data Port     ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                               ;
+---------------+-------------+-------+-------+------------+---------------------------------------------------------------+
; LVDS_OUT[*]   ; LVDS_OUTCLK ; 1.122 ; 1.122 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[0]  ; LVDS_OUTCLK ; 1.092 ; 1.092 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[1]  ; LVDS_OUTCLK ; 1.091 ; 1.091 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[2]  ; LVDS_OUTCLK ; 1.076 ; 1.076 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[3]  ; LVDS_OUTCLK ; 1.063 ; 1.063 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[4]  ; LVDS_OUTCLK ; 1.122 ; 1.122 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[5]  ; LVDS_OUTCLK ; 1.112 ; 1.112 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[6]  ; LVDS_OUTCLK ; 1.112 ; 1.112 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[7]  ; LVDS_OUTCLK ; 1.111 ; 1.111 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[8]  ; LVDS_OUTCLK ; 1.121 ; 1.121 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[9]  ; LVDS_OUTCLK ; 1.102 ; 1.102 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[10] ; LVDS_OUTCLK ; 1.093 ; 1.093 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[11] ; LVDS_OUTCLK ; 1.063 ; 1.063 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[12] ; LVDS_OUTCLK ; 1.076 ; 1.076 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[13] ; LVDS_OUTCLK ; 1.096 ; 1.096 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[14] ; LVDS_OUTCLK ; 1.051 ; 1.051 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[15] ; LVDS_OUTCLK ; 1.116 ; 1.116 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
; LVDS_OUTCTR   ; LVDS_OUTCLK ; 1.076 ; 1.076 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
; LVDS_OUT[*]   ; LVDS_OUTCLK ; 1.127 ; 1.127 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[0]  ; LVDS_OUTCLK ; 1.097 ; 1.097 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[1]  ; LVDS_OUTCLK ; 1.096 ; 1.096 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[2]  ; LVDS_OUTCLK ; 1.088 ; 1.088 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[3]  ; LVDS_OUTCLK ; 1.068 ; 1.068 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[4]  ; LVDS_OUTCLK ; 1.127 ; 1.127 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[5]  ; LVDS_OUTCLK ; 1.117 ; 1.117 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[6]  ; LVDS_OUTCLK ; 1.126 ; 1.126 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[7]  ; LVDS_OUTCLK ; 1.116 ; 1.116 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[8]  ; LVDS_OUTCLK ; 1.126 ; 1.126 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[9]  ; LVDS_OUTCLK ; 1.107 ; 1.107 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[10] ; LVDS_OUTCLK ; 1.098 ; 1.098 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[11] ; LVDS_OUTCLK ; 1.068 ; 1.068 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[12] ; LVDS_OUTCLK ; 1.081 ; 1.081 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[13] ; LVDS_OUTCLK ; 1.101 ; 1.101 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[14] ; LVDS_OUTCLK ; 1.056 ; 1.056 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[15] ; LVDS_OUTCLK ; 1.121 ; 1.121 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
; LVDS_OUTCTR   ; LVDS_OUTCLK ; 1.081 ; 1.081 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
+---------------+-------------+-------+-------+------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                 ;
+---------------+-------------+--------+--------+------------+---------------------------------------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                               ;
+---------------+-------------+--------+--------+------------+---------------------------------------------------------------+
; LVDS_OUT[*]   ; LVDS_OUTCLK ; -0.797 ; -0.797 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[0]  ; LVDS_OUTCLK ; -0.836 ; -0.836 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[1]  ; LVDS_OUTCLK ; -0.838 ; -0.838 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[2]  ; LVDS_OUTCLK ; -0.822 ; -0.822 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[3]  ; LVDS_OUTCLK ; -0.808 ; -0.808 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[4]  ; LVDS_OUTCLK ; -0.866 ; -0.866 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[5]  ; LVDS_OUTCLK ; -0.856 ; -0.856 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[6]  ; LVDS_OUTCLK ; -0.856 ; -0.856 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[7]  ; LVDS_OUTCLK ; -0.855 ; -0.855 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[8]  ; LVDS_OUTCLK ; -0.865 ; -0.865 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[9]  ; LVDS_OUTCLK ; -0.846 ; -0.846 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[10] ; LVDS_OUTCLK ; -0.840 ; -0.840 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[11] ; LVDS_OUTCLK ; -0.810 ; -0.810 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[12] ; LVDS_OUTCLK ; -0.823 ; -0.823 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[13] ; LVDS_OUTCLK ; -0.843 ; -0.843 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[14] ; LVDS_OUTCLK ; -0.797 ; -0.797 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[15] ; LVDS_OUTCLK ; -0.862 ; -0.862 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
; LVDS_OUTCTR   ; LVDS_OUTCLK ; -0.822 ; -0.822 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
; LVDS_OUT[*]   ; LVDS_OUTCLK ; -0.801 ; -0.801 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[0]  ; LVDS_OUTCLK ; -0.840 ; -0.840 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[1]  ; LVDS_OUTCLK ; -0.842 ; -0.842 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[2]  ; LVDS_OUTCLK ; -0.832 ; -0.832 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[3]  ; LVDS_OUTCLK ; -0.812 ; -0.812 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[4]  ; LVDS_OUTCLK ; -0.870 ; -0.870 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[5]  ; LVDS_OUTCLK ; -0.860 ; -0.860 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[6]  ; LVDS_OUTCLK ; -0.869 ; -0.869 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[7]  ; LVDS_OUTCLK ; -0.859 ; -0.859 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[8]  ; LVDS_OUTCLK ; -0.869 ; -0.869 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[9]  ; LVDS_OUTCLK ; -0.850 ; -0.850 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[10] ; LVDS_OUTCLK ; -0.844 ; -0.844 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[11] ; LVDS_OUTCLK ; -0.814 ; -0.814 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[12] ; LVDS_OUTCLK ; -0.827 ; -0.827 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[13] ; LVDS_OUTCLK ; -0.847 ; -0.847 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[14] ; LVDS_OUTCLK ; -0.801 ; -0.801 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
;  LVDS_OUT[15] ; LVDS_OUTCLK ; -0.866 ; -0.866 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
; LVDS_OUTCTR   ; LVDS_OUTCLK ; -0.826 ; -0.826 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
+---------------+-------------+--------+--------+------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+-----------------+-------------+-------+-------+------------+---------------------------------------------------------------+
; Data Port       ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                               ;
+-----------------+-------------+-------+-------+------------+---------------------------------------------------------------+
; DATA_CLK        ; LVDS_OUTCLK ; 0.868 ;       ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT2[*]    ; LVDS_OUTCLK ; 5.483 ; 5.483 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[0]   ; LVDS_OUTCLK ; 5.483 ; 5.483 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[1]   ; LVDS_OUTCLK ; 5.449 ; 5.449 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[2]   ; LVDS_OUTCLK ; 3.952 ; 3.952 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[3]   ; LVDS_OUTCLK ; 3.704 ; 3.704 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[4]   ; LVDS_OUTCLK ; 3.950 ; 3.950 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[5]   ; LVDS_OUTCLK ; 3.704 ; 3.704 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[6]   ; LVDS_OUTCLK ; 3.641 ; 3.641 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[7]   ; LVDS_OUTCLK ; 3.884 ; 3.884 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[8]   ; LVDS_OUTCLK ; 3.641 ; 3.641 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[9]   ; LVDS_OUTCLK ; 3.837 ; 3.837 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT3[*]    ; LVDS_OUTCLK ; 5.336 ; 5.336 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[0]   ; LVDS_OUTCLK ; 5.336 ; 5.336 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[1]   ; LVDS_OUTCLK ; 5.183 ; 5.183 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[2]   ; LVDS_OUTCLK ; 3.959 ; 3.959 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[3]   ; LVDS_OUTCLK ; 3.841 ; 3.841 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[4]   ; LVDS_OUTCLK ; 3.702 ; 3.702 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[5]   ; LVDS_OUTCLK ; 3.660 ; 3.660 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[6]   ; LVDS_OUTCLK ; 3.963 ; 3.963 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[7]   ; LVDS_OUTCLK ; 3.690 ; 3.690 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[8]   ; LVDS_OUTCLK ; 3.954 ; 3.954 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[9]   ; LVDS_OUTCLK ; 3.660 ; 3.660 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT4[*]    ; LVDS_OUTCLK ; 4.253 ; 4.253 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[0]   ; LVDS_OUTCLK ; 4.253 ; 4.253 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[1]   ; LVDS_OUTCLK ; 3.999 ; 3.999 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[2]   ; LVDS_OUTCLK ; 4.211 ; 4.211 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[3]   ; LVDS_OUTCLK ; 3.957 ; 3.957 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[4]   ; LVDS_OUTCLK ; 3.952 ; 3.952 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[5]   ; LVDS_OUTCLK ; 3.965 ; 3.965 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[6]   ; LVDS_OUTCLK ; 4.011 ; 4.011 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[7]   ; LVDS_OUTCLK ; 3.964 ; 3.964 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[8]   ; LVDS_OUTCLK ; 3.963 ; 3.963 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[9]   ; LVDS_OUTCLK ; 3.963 ; 3.963 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT5[*]    ; LVDS_OUTCLK ; 5.459 ; 5.459 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[0]   ; LVDS_OUTCLK ; 4.006 ; 4.006 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[1]   ; LVDS_OUTCLK ; 4.217 ; 4.217 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[2]   ; LVDS_OUTCLK ; 5.262 ; 5.262 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[3]   ; LVDS_OUTCLK ; 4.019 ; 4.019 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[4]   ; LVDS_OUTCLK ; 4.869 ; 4.869 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[5]   ; LVDS_OUTCLK ; 4.064 ; 4.064 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[6]   ; LVDS_OUTCLK ; 4.051 ; 4.051 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[7]   ; LVDS_OUTCLK ; 5.259 ; 5.259 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[8]   ; LVDS_OUTCLK ; 5.163 ; 5.163 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[9]   ; LVDS_OUTCLK ; 5.459 ; 5.459 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT6[*]    ; LVDS_OUTCLK ; 4.666 ; 4.666 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[0]   ; LVDS_OUTCLK ; 4.069 ; 4.069 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[1]   ; LVDS_OUTCLK ; 4.105 ; 4.105 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[2]   ; LVDS_OUTCLK ; 4.556 ; 4.556 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[3]   ; LVDS_OUTCLK ; 4.569 ; 4.569 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[4]   ; LVDS_OUTCLK ; 4.575 ; 4.575 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[5]   ; LVDS_OUTCLK ; 4.568 ; 4.568 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[6]   ; LVDS_OUTCLK ; 4.582 ; 4.582 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[7]   ; LVDS_OUTCLK ; 4.564 ; 4.564 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[8]   ; LVDS_OUTCLK ; 4.062 ; 4.062 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[9]   ; LVDS_OUTCLK ; 4.666 ; 4.666 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT7[*]    ; LVDS_OUTCLK ; 6.090 ; 6.090 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[0]   ; LVDS_OUTCLK ; 4.229 ; 4.229 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[1]   ; LVDS_OUTCLK ; 4.497 ; 4.497 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[2]   ; LVDS_OUTCLK ; 5.653 ; 5.653 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[3]   ; LVDS_OUTCLK ; 4.009 ; 4.009 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[4]   ; LVDS_OUTCLK ; 4.045 ; 4.045 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[5]   ; LVDS_OUTCLK ; 4.413 ; 4.413 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[6]   ; LVDS_OUTCLK ; 4.513 ; 4.513 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[7]   ; LVDS_OUTCLK ; 6.090 ; 6.090 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[8]   ; LVDS_OUTCLK ; 5.641 ; 5.641 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[9]   ; LVDS_OUTCLK ; 5.639 ; 5.639 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT8[*]    ; LVDS_OUTCLK ; 6.451 ; 6.451 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[0]   ; LVDS_OUTCLK ; 4.020 ; 4.020 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[1]   ; LVDS_OUTCLK ; 4.535 ; 4.535 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[2]   ; LVDS_OUTCLK ; 6.451 ; 6.451 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[3]   ; LVDS_OUTCLK ; 4.263 ; 4.263 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[4]   ; LVDS_OUTCLK ; 4.019 ; 4.019 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[5]   ; LVDS_OUTCLK ; 4.474 ; 4.474 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[6]   ; LVDS_OUTCLK ; 4.449 ; 4.449 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[7]   ; LVDS_OUTCLK ; 4.700 ; 4.700 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[8]   ; LVDS_OUTCLK ; 4.234 ; 4.234 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[9]   ; LVDS_OUTCLK ; 4.000 ; 4.000 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT9[*]    ; LVDS_OUTCLK ; 5.852 ; 5.852 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[0]   ; LVDS_OUTCLK ; 5.852 ; 5.852 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[1]   ; LVDS_OUTCLK ; 4.531 ; 4.531 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[2]   ; LVDS_OUTCLK ; 3.951 ; 3.951 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[3]   ; LVDS_OUTCLK ; 3.974 ; 3.974 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[4]   ; LVDS_OUTCLK ; 3.973 ; 3.973 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[5]   ; LVDS_OUTCLK ; 3.977 ; 3.977 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[6]   ; LVDS_OUTCLK ; 4.191 ; 4.191 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[7]   ; LVDS_OUTCLK ; 3.965 ; 3.965 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[8]   ; LVDS_OUTCLK ; 3.963 ; 3.963 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[9]   ; LVDS_OUTCLK ; 4.188 ; 4.188 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT10      ; LVDS_OUTCLK ; 4.232 ; 4.232 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT11      ; LVDS_OUTCLK ; 4.000 ; 4.000 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT12      ; LVDS_OUTCLK ; 4.681 ; 4.681 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT13      ; LVDS_OUTCLK ; 4.214 ; 4.214 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT14      ; LVDS_OUTCLK ; 4.490 ; 4.490 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT15      ; LVDS_OUTCLK ; 5.199 ; 5.199 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT16      ; LVDS_OUTCLK ; 4.505 ; 4.505 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT17      ; LVDS_OUTCLK ; 4.063 ; 4.063 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT18      ; LVDS_OUTCLK ; 4.716 ; 4.716 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT19      ; LVDS_OUTCLK ; 5.396 ; 5.396 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT100     ; LVDS_OUTCLK ; 4.283 ; 4.283 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT101     ; LVDS_OUTCLK ; 4.049 ; 4.049 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT102     ; LVDS_OUTCLK ; 4.032 ; 4.032 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT103     ; LVDS_OUTCLK ; 3.990 ; 3.990 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT104     ; LVDS_OUTCLK ; 3.743 ; 3.743 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT105     ; LVDS_OUTCLK ; 4.203 ; 4.203 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT106     ; LVDS_OUTCLK ; 4.029 ; 4.029 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT107     ; LVDS_OUTCLK ; 3.964 ; 3.964 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT108     ; LVDS_OUTCLK ; 4.028 ; 4.028 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT109     ; LVDS_OUTCLK ; 3.985 ; 3.985 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT110     ; LVDS_OUTCLK ; 5.352 ; 5.352 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT111     ; LVDS_OUTCLK ; 5.676 ; 5.676 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT112     ; LVDS_OUTCLK ; 3.661 ; 3.661 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT113     ; LVDS_OUTCLK ; 3.655 ; 3.655 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT114     ; LVDS_OUTCLK ; 3.962 ; 3.962 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT115     ; LVDS_OUTCLK ; 3.826 ; 3.826 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT116     ; LVDS_OUTCLK ; 3.946 ; 3.946 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT117     ; LVDS_OUTCLK ; 3.829 ; 3.829 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT118     ; LVDS_OUTCLK ; 3.691 ; 3.691 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT119     ; LVDS_OUTCLK ; 3.679 ; 3.679 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT120     ; LVDS_OUTCLK ; 4.039 ; 4.039 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT121     ; LVDS_OUTCLK ; 4.016 ; 4.016 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT122     ; LVDS_OUTCLK ; 3.717 ; 3.717 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT123     ; LVDS_OUTCLK ; 3.981 ; 3.981 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT124     ; LVDS_OUTCLK ; 4.044 ; 4.044 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT125     ; LVDS_OUTCLK ; 3.729 ; 3.729 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT126     ; LVDS_OUTCLK ; 3.743 ; 3.743 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT127     ; LVDS_OUTCLK ; 4.100 ; 4.100 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT128     ; LVDS_OUTCLK ; 4.049 ; 4.049 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT129     ; LVDS_OUTCLK ; 4.026 ; 4.026 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT130     ; LVDS_OUTCLK ; 4.301 ; 4.301 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT131     ; LVDS_OUTCLK ; 4.719 ; 4.719 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT132     ; LVDS_OUTCLK ; 3.991 ; 3.991 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT133     ; LVDS_OUTCLK ; 3.720 ; 3.720 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT134     ; LVDS_OUTCLK ; 3.696 ; 3.696 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT135     ; LVDS_OUTCLK ; 3.871 ; 3.871 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT136     ; LVDS_OUTCLK ; 3.726 ; 3.726 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT137     ; LVDS_OUTCLK ; 3.714 ; 3.714 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT138     ; LVDS_OUTCLK ; 4.007 ; 4.007 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT139     ; LVDS_OUTCLK ; 3.997 ; 3.997 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT140     ; LVDS_OUTCLK ; 5.147 ; 5.147 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT141     ; LVDS_OUTCLK ; 4.036 ; 4.036 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT142     ; LVDS_OUTCLK ; 4.018 ; 4.018 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT143     ; LVDS_OUTCLK ; 5.425 ; 5.425 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT144     ; LVDS_OUTCLK ; 4.038 ; 4.038 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT145     ; LVDS_OUTCLK ; 4.035 ; 4.035 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT146     ; LVDS_OUTCLK ; 4.015 ; 4.015 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT147     ; LVDS_OUTCLK ; 4.037 ; 4.037 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT148     ; LVDS_OUTCLK ; 5.404 ; 5.404 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT149     ; LVDS_OUTCLK ; 4.989 ; 4.989 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT150     ; LVDS_OUTCLK ; 4.041 ; 4.041 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT151     ; LVDS_OUTCLK ; 4.026 ; 4.026 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT152     ; LVDS_OUTCLK ; 3.974 ; 3.974 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT153     ; LVDS_OUTCLK ; 3.974 ; 3.974 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT154     ; LVDS_OUTCLK ; 3.946 ; 3.946 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT155     ; LVDS_OUTCLK ; 3.932 ; 3.932 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT156     ; LVDS_OUTCLK ; 3.955 ; 3.955 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT157     ; LVDS_OUTCLK ; 3.975 ; 3.975 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT158     ; LVDS_OUTCLK ; 4.246 ; 4.246 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT159     ; LVDS_OUTCLK ; 3.952 ; 3.952 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT160     ; LVDS_OUTCLK ; 3.976 ; 3.976 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT161     ; LVDS_OUTCLK ; 3.980 ; 3.980 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT162     ; LVDS_OUTCLK ; 3.962 ; 3.962 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT163     ; LVDS_OUTCLK ; 3.973 ; 3.973 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT164     ; LVDS_OUTCLK ; 3.971 ; 3.971 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT165     ; LVDS_OUTCLK ; 4.178 ; 4.178 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT166     ; LVDS_OUTCLK ; 4.409 ; 4.409 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT167     ; LVDS_OUTCLK ; 3.938 ; 3.938 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT168     ; LVDS_OUTCLK ; 4.181 ; 4.181 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT169     ; LVDS_OUTCLK ; 3.940 ; 3.940 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUTCTR[*]  ; LVDS_OUTCLK ; 5.482 ; 5.482 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[0] ; LVDS_OUTCLK ; 4.326 ; 4.326 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[1] ; LVDS_OUTCLK ; 5.331 ; 5.331 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[2] ; LVDS_OUTCLK ; 4.467 ; 4.467 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[3] ; LVDS_OUTCLK ; 5.482 ; 5.482 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[4] ; LVDS_OUTCLK ; 4.472 ; 4.472 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[5] ; LVDS_OUTCLK ; 4.938 ; 4.938 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[6] ; LVDS_OUTCLK ; 4.256 ; 4.256 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[7] ; LVDS_OUTCLK ; 4.235 ; 4.235 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[8] ; LVDS_OUTCLK ; 4.969 ; 4.969 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[9] ; LVDS_OUTCLK ; 4.452 ; 4.452 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_CLK        ; LVDS_OUTCLK ;       ; 0.868 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
+-----------------+-------------+-------+-------+------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+-----------------+-------------+-------+-------+------------+---------------------------------------------------------------+
; Data Port       ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                               ;
+-----------------+-------------+-------+-------+------------+---------------------------------------------------------------+
; DATA_CLK        ; LVDS_OUTCLK ; 0.154 ;       ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT2[*]    ; LVDS_OUTCLK ; 1.833 ; 1.833 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[0]   ; LVDS_OUTCLK ; 2.729 ; 2.729 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[1]   ; LVDS_OUTCLK ; 2.725 ; 2.725 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[2]   ; LVDS_OUTCLK ; 1.972 ; 1.972 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[3]   ; LVDS_OUTCLK ; 1.877 ; 1.877 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[4]   ; LVDS_OUTCLK ; 1.987 ; 1.987 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[5]   ; LVDS_OUTCLK ; 1.877 ; 1.877 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[6]   ; LVDS_OUTCLK ; 1.833 ; 1.833 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[7]   ; LVDS_OUTCLK ; 1.961 ; 1.961 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[8]   ; LVDS_OUTCLK ; 1.833 ; 1.833 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT2[9]   ; LVDS_OUTCLK ; 1.926 ; 1.926 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT3[*]    ; LVDS_OUTCLK ; 1.831 ; 1.831 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[0]   ; LVDS_OUTCLK ; 2.725 ; 2.725 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[1]   ; LVDS_OUTCLK ; 2.602 ; 2.602 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[2]   ; LVDS_OUTCLK ; 1.968 ; 1.968 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[3]   ; LVDS_OUTCLK ; 1.917 ; 1.917 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[4]   ; LVDS_OUTCLK ; 1.865 ; 1.865 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[5]   ; LVDS_OUTCLK ; 1.831 ; 1.831 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[6]   ; LVDS_OUTCLK ; 1.971 ; 1.971 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[7]   ; LVDS_OUTCLK ; 1.861 ; 1.861 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[8]   ; LVDS_OUTCLK ; 1.967 ; 1.967 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT3[9]   ; LVDS_OUTCLK ; 1.831 ; 1.831 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT4[*]    ; LVDS_OUTCLK ; 2.022 ; 2.022 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[0]   ; LVDS_OUTCLK ; 2.179 ; 2.179 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[1]   ; LVDS_OUTCLK ; 2.053 ; 2.053 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[2]   ; LVDS_OUTCLK ; 2.150 ; 2.150 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[3]   ; LVDS_OUTCLK ; 2.025 ; 2.025 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[4]   ; LVDS_OUTCLK ; 2.022 ; 2.022 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[5]   ; LVDS_OUTCLK ; 2.034 ; 2.034 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[6]   ; LVDS_OUTCLK ; 2.058 ; 2.058 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[7]   ; LVDS_OUTCLK ; 2.029 ; 2.029 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[8]   ; LVDS_OUTCLK ; 2.028 ; 2.028 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT4[9]   ; LVDS_OUTCLK ; 2.033 ; 2.033 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT5[*]    ; LVDS_OUTCLK ; 2.062 ; 2.062 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[0]   ; LVDS_OUTCLK ; 2.062 ; 2.062 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[1]   ; LVDS_OUTCLK ; 2.145 ; 2.145 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[2]   ; LVDS_OUTCLK ; 2.632 ; 2.632 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[3]   ; LVDS_OUTCLK ; 2.072 ; 2.072 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[4]   ; LVDS_OUTCLK ; 2.449 ; 2.449 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[5]   ; LVDS_OUTCLK ; 2.103 ; 2.103 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[6]   ; LVDS_OUTCLK ; 2.092 ; 2.092 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[7]   ; LVDS_OUTCLK ; 2.625 ; 2.625 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[8]   ; LVDS_OUTCLK ; 2.570 ; 2.570 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT5[9]   ; LVDS_OUTCLK ; 2.712 ; 2.712 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT6[*]    ; LVDS_OUTCLK ; 2.094 ; 2.094 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[0]   ; LVDS_OUTCLK ; 2.103 ; 2.103 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[1]   ; LVDS_OUTCLK ; 2.121 ; 2.121 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[2]   ; LVDS_OUTCLK ; 2.274 ; 2.274 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[3]   ; LVDS_OUTCLK ; 2.285 ; 2.285 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[4]   ; LVDS_OUTCLK ; 2.287 ; 2.287 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[5]   ; LVDS_OUTCLK ; 2.290 ; 2.290 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[6]   ; LVDS_OUTCLK ; 2.297 ; 2.297 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[7]   ; LVDS_OUTCLK ; 2.281 ; 2.281 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[8]   ; LVDS_OUTCLK ; 2.094 ; 2.094 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT6[9]   ; LVDS_OUTCLK ; 2.332 ; 2.332 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT7[*]    ; LVDS_OUTCLK ; 2.058 ; 2.058 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[0]   ; LVDS_OUTCLK ; 2.156 ; 2.156 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[1]   ; LVDS_OUTCLK ; 2.282 ; 2.282 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[2]   ; LVDS_OUTCLK ; 2.805 ; 2.805 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[3]   ; LVDS_OUTCLK ; 2.058 ; 2.058 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[4]   ; LVDS_OUTCLK ; 2.088 ; 2.088 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[5]   ; LVDS_OUTCLK ; 2.225 ; 2.225 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[6]   ; LVDS_OUTCLK ; 2.301 ; 2.301 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[7]   ; LVDS_OUTCLK ; 2.987 ; 2.987 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[8]   ; LVDS_OUTCLK ; 2.798 ; 2.798 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT7[9]   ; LVDS_OUTCLK ; 2.797 ; 2.797 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT8[*]    ; LVDS_OUTCLK ; 2.049 ; 2.049 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[0]   ; LVDS_OUTCLK ; 2.068 ; 2.068 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[1]   ; LVDS_OUTCLK ; 2.322 ; 2.322 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[2]   ; LVDS_OUTCLK ; 3.198 ; 3.198 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[3]   ; LVDS_OUTCLK ; 2.179 ; 2.179 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[4]   ; LVDS_OUTCLK ; 2.067 ; 2.067 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[5]   ; LVDS_OUTCLK ; 2.274 ; 2.274 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[6]   ; LVDS_OUTCLK ; 2.250 ; 2.250 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[7]   ; LVDS_OUTCLK ; 2.373 ; 2.373 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[8]   ; LVDS_OUTCLK ; 2.160 ; 2.160 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT8[9]   ; LVDS_OUTCLK ; 2.049 ; 2.049 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT9[*]    ; LVDS_OUTCLK ; 2.020 ; 2.020 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[0]   ; LVDS_OUTCLK ; 2.925 ; 2.925 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[1]   ; LVDS_OUTCLK ; 2.306 ; 2.306 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[2]   ; LVDS_OUTCLK ; 2.020 ; 2.020 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[3]   ; LVDS_OUTCLK ; 2.040 ; 2.040 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[4]   ; LVDS_OUTCLK ; 2.040 ; 2.040 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[5]   ; LVDS_OUTCLK ; 2.042 ; 2.042 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[6]   ; LVDS_OUTCLK ; 2.136 ; 2.136 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[7]   ; LVDS_OUTCLK ; 2.031 ; 2.031 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[8]   ; LVDS_OUTCLK ; 2.030 ; 2.030 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUT9[9]   ; LVDS_OUTCLK ; 2.136 ; 2.136 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT10      ; LVDS_OUTCLK ; 2.153 ; 2.153 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT11      ; LVDS_OUTCLK ; 2.052 ; 2.052 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT12      ; LVDS_OUTCLK ; 2.359 ; 2.359 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT13      ; LVDS_OUTCLK ; 2.143 ; 2.143 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT14      ; LVDS_OUTCLK ; 2.291 ; 2.291 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT15      ; LVDS_OUTCLK ; 2.644 ; 2.644 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT16      ; LVDS_OUTCLK ; 2.295 ; 2.295 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT17      ; LVDS_OUTCLK ; 2.094 ; 2.094 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT18      ; LVDS_OUTCLK ; 2.387 ; 2.387 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT19      ; LVDS_OUTCLK ; 2.719 ; 2.719 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT100     ; LVDS_OUTCLK ; 2.196 ; 2.196 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT101     ; LVDS_OUTCLK ; 2.084 ; 2.084 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT102     ; LVDS_OUTCLK ; 2.078 ; 2.078 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT103     ; LVDS_OUTCLK ; 2.057 ; 2.057 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT104     ; LVDS_OUTCLK ; 1.907 ; 1.907 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT105     ; LVDS_OUTCLK ; 2.150 ; 2.150 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT106     ; LVDS_OUTCLK ; 2.077 ; 2.077 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT107     ; LVDS_OUTCLK ; 2.033 ; 2.033 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT108     ; LVDS_OUTCLK ; 2.077 ; 2.077 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT109     ; LVDS_OUTCLK ; 2.054 ; 2.054 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT110     ; LVDS_OUTCLK ; 2.669 ; 2.669 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT111     ; LVDS_OUTCLK ; 2.816 ; 2.816 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT112     ; LVDS_OUTCLK ; 1.825 ; 1.825 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT113     ; LVDS_OUTCLK ; 1.822 ; 1.822 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT114     ; LVDS_OUTCLK ; 1.971 ; 1.971 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT115     ; LVDS_OUTCLK ; 1.905 ; 1.905 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT116     ; LVDS_OUTCLK ; 1.958 ; 1.958 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT117     ; LVDS_OUTCLK ; 1.907 ; 1.907 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT118     ; LVDS_OUTCLK ; 1.855 ; 1.855 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT119     ; LVDS_OUTCLK ; 1.851 ; 1.851 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT120     ; LVDS_OUTCLK ; 2.088 ; 2.088 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT121     ; LVDS_OUTCLK ; 2.057 ; 2.057 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT122     ; LVDS_OUTCLK ; 1.886 ; 1.886 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT123     ; LVDS_OUTCLK ; 2.007 ; 2.007 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT124     ; LVDS_OUTCLK ; 2.095 ; 2.095 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT125     ; LVDS_OUTCLK ; 1.890 ; 1.890 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT126     ; LVDS_OUTCLK ; 1.907 ; 1.907 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT127     ; LVDS_OUTCLK ; 2.094 ; 2.094 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT128     ; LVDS_OUTCLK ; 2.098 ; 2.098 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT129     ; LVDS_OUTCLK ; 2.033 ; 2.033 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT130     ; LVDS_OUTCLK ; 2.182 ; 2.182 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT131     ; LVDS_OUTCLK ; 2.339 ; 2.339 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT132     ; LVDS_OUTCLK ; 2.001 ; 2.001 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT133     ; LVDS_OUTCLK ; 1.885 ; 1.885 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT134     ; LVDS_OUTCLK ; 1.858 ; 1.858 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT135     ; LVDS_OUTCLK ; 1.948 ; 1.948 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT136     ; LVDS_OUTCLK ; 1.888 ; 1.888 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT137     ; LVDS_OUTCLK ; 1.884 ; 1.884 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT138     ; LVDS_OUTCLK ; 2.014 ; 2.014 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT139     ; LVDS_OUTCLK ; 2.009 ; 2.009 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT140     ; LVDS_OUTCLK ; 2.580 ; 2.580 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT141     ; LVDS_OUTCLK ; 2.083 ; 2.083 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT142     ; LVDS_OUTCLK ; 2.064 ; 2.064 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT143     ; LVDS_OUTCLK ; 2.721 ; 2.721 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT144     ; LVDS_OUTCLK ; 2.083 ; 2.083 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT145     ; LVDS_OUTCLK ; 2.082 ; 2.082 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT146     ; LVDS_OUTCLK ; 2.063 ; 2.063 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT147     ; LVDS_OUTCLK ; 2.083 ; 2.083 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT148     ; LVDS_OUTCLK ; 2.716 ; 2.716 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT149     ; LVDS_OUTCLK ; 2.526 ; 2.526 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT150     ; LVDS_OUTCLK ; 2.089 ; 2.089 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT151     ; LVDS_OUTCLK ; 2.074 ; 2.074 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT152     ; LVDS_OUTCLK ; 2.042 ; 2.042 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT153     ; LVDS_OUTCLK ; 2.042 ; 2.042 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT154     ; LVDS_OUTCLK ; 2.014 ; 2.014 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT155     ; LVDS_OUTCLK ; 2.002 ; 2.002 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT156     ; LVDS_OUTCLK ; 2.023 ; 2.023 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT157     ; LVDS_OUTCLK ; 2.043 ; 2.043 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT158     ; LVDS_OUTCLK ; 2.163 ; 2.163 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT159     ; LVDS_OUTCLK ; 2.021 ; 2.021 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT160     ; LVDS_OUTCLK ; 2.031 ; 2.031 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT161     ; LVDS_OUTCLK ; 2.032 ; 2.032 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT162     ; LVDS_OUTCLK ; 2.033 ; 2.033 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT163     ; LVDS_OUTCLK ; 2.043 ; 2.043 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT164     ; LVDS_OUTCLK ; 2.042 ; 2.042 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT165     ; LVDS_OUTCLK ; 2.127 ; 2.127 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT166     ; LVDS_OUTCLK ; 2.231 ; 2.231 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT167     ; LVDS_OUTCLK ; 2.009 ; 2.009 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT168     ; LVDS_OUTCLK ; 2.128 ; 2.128 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUT169     ; LVDS_OUTCLK ; 2.010 ; 2.010 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_OUTCTR[*]  ; LVDS_OUTCLK ; 2.162 ; 2.162 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[0] ; LVDS_OUTCLK ; 2.218 ; 2.218 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[1] ; LVDS_OUTCLK ; 2.690 ; 2.690 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[2] ; LVDS_OUTCLK ; 2.254 ; 2.254 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[3] ; LVDS_OUTCLK ; 2.746 ; 2.746 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[4] ; LVDS_OUTCLK ; 2.264 ; 2.264 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[5] ; LVDS_OUTCLK ; 2.479 ; 2.479 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[6] ; LVDS_OUTCLK ; 2.171 ; 2.171 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[7] ; LVDS_OUTCLK ; 2.162 ; 2.162 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[8] ; LVDS_OUTCLK ; 2.501 ; 2.501 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
;  DATA_OUTCTR[9] ; LVDS_OUTCLK ; 2.241 ; 2.241 ; Rise       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; DATA_CLK        ; LVDS_OUTCLK ;       ; 0.154 ; Fall       ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
+-----------------+-------------+-------+-------+------------+---------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                           ;
+---------------------------------------------------------------+---------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                    ; To Clock                                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------+---------------------------------------------------------------+----------+----------+----------+----------+
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 1406     ; 17       ; 0        ; 17       ;
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 5        ; 0        ; 0        ; 0        ;
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 170      ; 0        ; 0        ; 0        ;
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2        ; 0        ; 0        ; 0        ;
+---------------------------------------------------------------+---------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                            ;
+---------------------------------------------------------------+---------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                    ; To Clock                                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------+---------------------------------------------------------------+----------+----------+----------+----------+
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 1406     ; 17       ; 0        ; 17       ;
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 5        ; 0        ; 0        ; 0        ;
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 170      ; 0        ; 0        ; 0        ;
; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 2        ; 0        ; 0        ; 0        ;
+---------------------------------------------------------------+---------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 680   ; 680  ;
; Unconstrained Output Ports      ; 171   ; 171  ;
; Unconstrained Output Port Paths ; 171   ; 171  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu May 26 17:03:06 2016
Info: Command: quartus_sta de2_cyclone2 -c de2_cyclone2
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'de2_cyclone2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 10.000 -waveform {0.000 5.000} -name LVDS_OUTCLK LVDS_OUTCLK
    Info (332110): create_generated_clock -source {inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]} {inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]}
    Info (332110): create_generated_clock -source {inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]} {inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.647
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.647       -16.236 inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] 
    Info (332119):     0.905         0.000 inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] 
Info (332146): Worst-case hold slack is 0.514
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.514         0.000 inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] 
    Info (332119):     0.515         0.000 inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 0.250
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.250         0.000 inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] 
    Info (332119):     5.000         0.000 LVDS_OUTCLK 
    Info (332119):     5.250         0.000 inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.694
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.694         0.000 inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] 
    Info (332119):     1.743         0.000 inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] 
Info (332146): Worst-case hold slack is 0.236
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.236         0.000 inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] 
    Info (332119):     0.236         0.000 inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 0.250
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.250         0.000 inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] 
    Info (332119):     5.000         0.000 LVDS_OUTCLK 
    Info (332119):     5.250         0.000 inst_1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 416 megabytes
    Info: Processing ended: Thu May 26 17:03:17 2016
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:02


