# 硬件敏捷开发与验证方法学研讨 / RISC-V中国峰会同期活动

随着数字芯片的设计规模和复杂度越来越大，数字芯片市场的竞争越来越激烈，如何提升数字芯片的开发和验证效率成为业界关注的焦点。虽然各种设计工具、方法学层出不穷，但是一直没有得到业界广泛认可。目前业界普遍采用的还是基于Verilog和VHDL的工具和方法。

近年来随着Chisel、SpinalHDL、Clash等等一众新一代HDL的推出，业界逐步感受到新一代HDL在数字芯片设计效率方面的提升。相比Verilog和VHDL，这些新一代HDL在语法表达能力、代码简洁程度、错误检查等方面有不小的提升；相比高阶综合HLS，这些新一代HDL支持RTL级描述能力，在芯片性能的把控方面远超HLS。此外，以Cocotb和pyuvm为代表的新一代验证框架的推出，使得验证的周期得到一定程度的缩减，特别是Cocotb可以复用Python生态丰富的已有工具和模型，大大减少了Golden Reference的工作量。

更重要的是，这些新一代HDL打开了全新的数字芯片敏捷设计和验证的方法学大门。比如多年前业界就有把函数式编程应用于数字芯片设计的尝试，以Lava和BlueSpec Haskell为代表，他们都基于函数式编程语言Haskell。不约而同，Chisel、SpinalHDL、Clash也都是基于函数式编程语言，Chisel和SpinalHDL基于Scala，Clash基于Haskell。在数字芯片设计方面，函数式编程已经证明了能极大提高设计效率；在验证方面，函数式编程也具有潜在优势，比如函数式编程与形式化验证有千丝万缕的联系，函数式编程在数学上被证明与命题逻辑等价，Haskell语言又具有一阶逻辑表达能力，能否在验证方面把函数式编程与形式化验证结合，尽早发现潜在的bug。业界已经有一些前沿工作在尝试把函数式编程引入数字芯片验证领域，以提升硬件验证效率，比如基于Haskell的BlueCheck和BlarneyCheck等。

目前，关于硬件敏捷开发与验证的方法学还在百花齐放，方兴未艾的阶段。特别的，由于数字芯片研发流程长，对三大EDA公司的商业化工具依赖强，如何在现有数字芯片研发流程中落地硬件敏捷开发与验证，是业界非常关注的焦点。本次研讨将邀请业界多位专家分享他们在各自领域的硬件敏捷开发与验证实践经验，为业界提供一次深入探讨和交流的机会，促进硬件敏捷开发与验证方法学的发展与落地。。

参与本次研讨的听众可以深入了解业界关于硬件敏捷开发与验证的最前沿探索，诸如：
1. 新一代HDL在数字芯片设计方面的实践经验；
2. 新一代验证框架在数字芯片验证方面的实践经验；
3. 硬件敏捷开发与验证和已有芯片研发流程结合的实践经验。

本次研讨会于8月26日下午线上举行，具体时间和直播分享链接稍后公布。
