;028 001B8FE2
!1  T67 _1 r8 L @@3,2,1 O2 V4 Y.R EX P50,14,4 D2 r64 c16 _V-3 c32 _V3 < g32 > c8 _V-3 Y.R c16 YL. c16 _V3 Y.R c16 _V-3 c32 _V3 < g32 > c4 _V-3 Y.R c16 YL. c16 _V3 Y.R c32 d32 e32 f32 d4.~ d16~ d64 > _V-2 YLR D0 P50,15,2 @@6,2,0 E100,100,85,5,4 O2 V7 a+64 r64 a+4. _V-2 Y.R a+16 YL. a+16 _V4 @@3,2,1 O2 V4 YLR P50,15,2 g16 _V-3 g32 _V3 e32 g8 _V-3 Y.R g16 YL. g16 _V3 YLR g16 _V-3 g32 _V3 e32 g4 _V-3 Y.R g16 YL. g16 _V3 YLR > c32 d32 e32 g32 f4.~ f16. P50,15,2 @@6,2,0 V7 E100,100,60,17,2 < f64 r64 f4. _V-2 Y.R f16 YL. f16 _V2 YLR @@3,2,1 O3 V6 P50,15,2 E100,93,65,33,25 f4~ f32 < a32 > c32 f32 g32 < b32 > d32 g32 a4. _V-4 Y.R a16 YL. a16 _V4 YLR g+4~ g+32 c32 d+32 g+32 d32 < a+32 > d32 f32 d+4. _V-4 Y.R d+16 YL. d+16 _V4 YLR < < a+4~ a+16 _V-4 a+16 _V4 a+8 > c4~ c16 _V-4 c16 _V4 @@3,2,1 f16 r32 c32 g4~ g16 _V-4 g16 _V4 g16 r32 g32 > c4~ c16 _V-4 c16 _V4 c16 r32 c32 d8 _V-4 Y.R d32 YL. d32 _V4 YLR [ d64 r64 ]2 [ d32 r32 ]4 [ c32 r32 ]2 [ c64 r64 ]4 < [ b32 r32 ]2 r8 @@3,2,1 V7 O2 P50,15,4 E100,100,70,33,25 [ r4 r16 [ c64 r64 ]2 e32 r32 c32 r32 d4. _V-5 Y.R d16 YL. d16 _V5 YLR ]2 r4 r16 [ e64 r64 ]2 g32 r32 > c32 r32 d16. _V-4 d32 _V4 d24 c24 < a+24 > d16. _V-4 d32 _V4 f24 e24 d24 c32 d32 e16~ e4 _V-5 Y.R e16 YL. e16 YLR @@3,0,3 V6 < < a+24 > d24 f24 a+8 _V-3 a+16 _V3 a+32 > c32 d16 c32 < a+32 > c16 _V-3 c16 _V2 Y.R c16 _V-2 c16 ) YL. c16 @@3,2,1 V7 O2 YLR [ c64 r64 ]2 e32 r32 c32 r32 d8. > D1 Y.R V6 @@3,1,2 [ a+64 r64 ]2 a+16 a32 g32 f16 g32 a32 g16 _V-3 g16 ) Y.R g16 _V-3 g16 ) YL. g16 YLR @@3,2,1 < D0 V7 [ c64 r64 ]2 e32 r32 c32 r32 d8. @@3,1,2 > D1 YLR V7 [ g64 r64 ]2 g16 f32 e32 d32 e32 f32 d32 e16 _V-3 e16 ) Y.R e16 _V-3 e16 ) YL. e16 YLR < @@3,2,1 D0 V7 [ e64 r64 ]2 g32 r32 > c32 r32 < P4,10,1 [ a+4 _V-4 a+8 _V4 a+32 r32 [ a+64 r64 ]2 H< H< ]2 H0 @@3,0,1 E100,100,50,5,2 > [ [ c32. _V-5 c64 _V5 [ c64 r64 ]2 c32 _V-4 c32 _V4 ]2 c32. _V-5 c64 _V5 [ c64 r64 ]2 ]2 [ r2 ]4 
!2  r8 _1 L @@3,2,1 O2 V7 YLR E93,93,60,33,25 P50,14,4 c16 _V-4 c32 _V4 < g32 > c8 _V-4 Y.R c16 YL. c16 _V4 YLR c16 _V-4 c32 _V4 < g32 > c4 _V-4 Y.R c16 YL. c16 _V4 YLR c32 d32 e32 f32 d4.~ d16. > _V-2 P42,15,2 @@6,2,0 D1 d64 r64 d4. _V-3 Y.R d16 YL. d16 D0 @@3,2,1 O2 V7 YLR P50,14,3 c16 _V-4 c32 _V4 < g32 > c8 _V-4 Y.R c16 YL. c16 _V4 YLR c16 _V-4 c32 _V4 < g32 > c4 _V-4 Y.R c16 YL. c16 _V4 YLR e32 f32 g32 > c32 < a+4.~ a+16. > _V-2 P58,15,1 @@6,2,0 E100,100,60,17,2 < a+64 r64 a+4. _V-3 Y.R a+16 YL. a+16 _V6 YLR @@3,2,1 O2 V8 P50,15,2 E100,93,65,33,25 a4~ a32 c32 f32 a32 b32 d32 g32 b32 > c4. _V-4 Y.R c16 YL. c16 _V4 YLR c4~ c32 < d+32 g+32 > c32 < a+32 d32 f32 a+32 g4. _V-4 Y.R g16 YL. g16 _V4 YLR g4~ g16 _V-4 g16 _V4 g16 f32 g32 g+4~ g+16 _V-4 g+16 _V4 @@3,2,1 g+16 r32 g+32 > c4~ c16 _V-4 c16 _V4 c16 r32 c32 f4~ f16 _V-4 f16 _V4 f16 r32 f32 g8 _V-4 Y.R g32 YL. g32 _V4 YLR [ g64 r64 ]2 [ g32 r32 ]4 [ g32 r32 ]2 [ g64 r64 ]4 [ g32 r32 ]2 r8 @@3,2,1 V8 O2 P50,15,3 E100,100,70,33,25 [ r4 r16 [ g64 r64 ]2 > c32 r32 < g32 r32 a+4. _V-5 Y.R a+16 YL. a+16 _V4 YLR ]2 r4 r16 [ g64 r64 ]2 > c32 r32 e32 r32 f16. _V-4 f32 _V4 f24 e24 d24 a+16. _V-4 a+32 _V4 a24 g24 f24 e32 f32 g16~ g4 _V-5 Y.R g16 YL. g16 _V4 YLR @@3,0,3 < < d24 f24 a+24 > d8 _V-4 d16 _V4 d32 e32 f16 e32 d32 e16 _V-4 e16 _V2 Y.R e16 _V-2 e16 ) YL. e16 @@3,2,1 V8 O2 YLR [ g64 r64 ]2 > c32 r32 < g32 r32 a+8. @@3,1,2 > V6 [ a+64 r64 ]2 a+16 a32 g32 f16 g32 a32 g16 _V-3 g16 ) Y.R g16 _V-3 g16 ) YL. g16 YLR < @@3,2,1 V8 [ g64 r64 ]2 > c32 r32 < g32 r32 a+8. @@3,1,2 > V7 [ a+64 r64 ]2 a+16 a32 g32 f32 g32 a32 f32 g16 _V-3 g16 _V2 Y.R g16 _V-3 g16 ) YL. g16 YLR < @@3,2,1 V8 [ g64 r64 ]2 > c32 r32 e32 r32 P4,12,1 [ f4 _V-4 f8 _V4 f32 r32 [ f64 r64 ]2 H< H< ]2 H0 @@3,0,1 E100,100,50,5,2 D1 [ [ d32. _V-5 d64 _V5 [ d64 r64 ]2 d32 _V-4 d32 _V4 ]2 d32. _V-5 d64 _V5 [ d64 r64 ]2 H5 D0 ]2 H0 [ r2 ]4 
!3  _1 `9F00 `AE00 @A3 E100,100,70,4,2 V3 O0 g8 > L `9F00 `AE00 @A3 E100,100,70,4,2 V3 O1 [ V3 c16 V2 c16 c16 c16 c16 c16 c16 c16 ]8 f16 [ f16 ]3 V3 f16 V2 f16 V3 g16 V2 g16 V3 a16 [ a16 ]3 [ a16 ]4 g+16 [ g+16 ]3 V3 g+16 V2 g+16 V3 a+16 V2 a+16 V3 d+16 [ d+16 ]3 [ d+16 ]4 [ V3 g16 g16 g16 g16 g16 g16 g16 g16 H-2 ]2 H0 [ V3 e16 e16 e16 e16 e16 e16 e16 e16 H-1 ]2 H0 V3 d16 d16 d16 d16 d16 d16 d16 d16 V3 g16 g16 g16 g16 g16 g16 V3 g16 g16 O1 [ c16 c16 c16 c16 c16 c16 c16 < g16 > ]8 O1 [ c16 c16 c16 c16 c16 c16 c16 < g16 > ]4 O1 c16 c16 c16 c16 c16 c16 c16 c16 [ < g+8~ g+16 g+64 r64 V2 g+32 > V3 d+32 r32 c+32 r32 g+8 H< H< ]2 H0 [ d8 r16 ]2 d8 < [ g8 r16 ]2 g8 > V2 [ c2~ c4. r16 < g16 > ]2 
!4  r8 L @8 x8 @5 x16 @6 x16 @5 x16 @6 x16 @5 x16 @6 x16 [ @5 x16 @6 x16 @5 x16 @6 x16 @5 x16 @6 x16 @5 x16 @6 x16 ]2 @5 x16 @6 x16 @5 x16 @6 x16 @5 x16 @6 x16 @5 x16 @7 x16 @8 x8 @5 x16 @6 x16 @5 x16 @6 x16 @5 x16 @6 x16 [ @5 x16 @6 x16 @5 x16 @6 x16 @5 x16 @6 x16 @5 x16 @6 x16 ]2 @5 x16 @6 x16 @5 x16 @6 x16 @5 x16 @6 x16 @5 x16 @7 x16 @8 x8 @5 x16 @6 x16 @5 x16 @6 x16 @5 x16 @6 x16 [ @5 x16 @6 x16 @5 x16 @6 x16 @5 x16 @6 x16 @5 x16 @6 x16 ]7 @8 x8 @5 x16 @6 x16 [ @5 x32 @6 x32 @7 x16 ]2 @8 x8 @5 x16 @6 x16 @8 x16 x16 @5 x32 @6 x32 @7 x16 [ @8 x8 @1 x16 @5 x16 @4 x16 @1 x16 @4 x16 @7 x16 @4 x16 @5 x16 @1 x16 @5 x16 @4 x16 @1 x16 @4 x16 @7 x16 ]4 [ @8 x8 @1 x16 @5 x16 @4 x16 @1 x16 @4 x16 @7 x16 @4 x16 @5 x16 @1 x16 @5 x16 @4 x16 @1 x16 @4 x16 @7 x16 ]2 @8 x8 @1 x16 @5 x16 @4 x16 @1 x16 @4 x16 @7 x16 [ @8 x4. @7 x8 ]2 [ @8 x8 @6 x32 x32 @7 x16 @5 x32 @6 x32 x32 x32 @7 x16 @5 x32 @6 x32 ]2 [ @8 x8 @5 x32 @6 x32 @7 x16 @5 x32 @6 x32 @5 x32 @6 x32 @5 x32 @6 x32 @7 x16 @5 x32 @6 x32 @5 x32 @6 x32 @5 x32 @6 x32 @7 x16 @5 x32 @6 x32 @5 x32 @6 x32 @5 x32 @6 x32 @7 x16 ]2 
!5  V1 YLR O2 @24 c+32 V0 c32 V1 c+32 c32 L V1 YLR O2 [ @0 c8 @1 c8 @0 c8 @1 c8 ]3 @0 c8 @1 c8 @0 c16. r64 V0 @1 c64 V1 c+16 @0 c16 [ @0 c8 @1 c8 @0 c8 @1 c8 ]3 @0 c8 @1 c8 @0 c16. r64 V0 @1 c64 V1 c+16 @0 c16 [ @0 c8 @1 c8 @0 c8 @1 c8 ]7 @0 c8 @1 c8 @0 c16. r64 V0 @1 c64 V1 c+32 @2 c32 < a16 _1 @4 O1 d8 _0 @1 O2 c16 _1 @4 O1 d32 d32 d16 d16 _0 @1 O2 c16 _1 @4 O1 d16 @4 O1 g8 _0 @1 O2 c16 _1 @4 O1 g32 g32 g16 g16 _0 @1 O2 c32 V0 c32 V1 c32 c32 @4 O2 _1 [ c8 r16 c32 c32 c16 V0 c16 c16 c16 V1 c8 r16 c32 c32 c16 V0 c16 < V1 g32 g32 V0 g32 g32 > V1 ]4 [ c8 r16 c32 c32 c16 V0 c16 c16 c16 V1 c8 r16 c32 c32 c16 V0 c16 < V1 g32 g32 V0 g32 g32 > V1 ]2 c8 r16 c32 c32 c16 V0 c16 c16 c16 V1 @4 O1 g+8 r16 _0 @24 O2 d32 V0 c32 V1 c+16 V0 c16 _1 V1 @4 O1 g+16 V0 g+32 V1 g+32 @4 O1 f+8 r16 _0 @24 O2 d32 V0 c32 V1 c+16 V0 c16 _1 V1 @4 O1 f+16 V0 f+32 V1 f+32 O2 d16 _0 @24 c+32 c32 V0 c32 c32 _1 @4 V1 d16 _0 @24 c+32 c32 V0 c32 c32 _1 @4 V1 d16 _0 @24 c+32 c32 O1 V1 _1 @4 g16 _0 @24 O2 c+32 c32 V0 c32 c32 _1 @4 V1 O1 g16 _0 @24 O2 c+32 c32 V0 c32 c32 V1 _1 @4 O1 g32 g32 g32 g32 @24 O2 _0 [ V1 c+16 V0 c+32 c+32 c+16 c+16 c+16 c+16 V1 c+32 V0 c+32 c+32 c+32 ]4 
!6  V1 YLR O1 _1 @4 g16 V0 g32 g32 L @4 V1 O2 c16. O1 @15 W0,77,44 r32 r4. r2 r8 d8 e8 f8 a+4~ a+16 a16 g16 f16 e2 [ r2 ]2 @43 W0,91,11 O1 r8 a+32 f32 d32 < a+32 > f32 d32 < a+32 f32 > d32 < a+32 f32 d32 f4~ f32 a32 > c32 f32 < g32 b32 > d32 g32 e8. @15 O2 e48 e48 e48 a32 V0 a32 V1 e32 V0 e32 V1 c32 V0 c32 < V1 a32 V0 a32 V1 @43 W0,91,11 O0 d+4~ d+32 g+32 > c32 d+32 < f32 a+32 > d32 f32 d+8. @15 O2 a+48 a+48 a+48 > d+32 V0 d+32 < V1 a+32 V0 a+32 V1 g32 V0 g32 V1 d+32 V0 d+32 V1 @43 W0,91,11 O1 d4. d16 c32 d32 d+2 @15 W0,77,44 > d4~ d16 V0 d16 V1 d16 r32 d32 g8. @13 O1 g48 g48 g48 > c32 V0 c32 < V1 g32 V0 g32 V1 > c32 V0 c32 V1 f32 V0 f32 V1 @43 O2 [ g32 d32 < a32 > d32 ]4 [ g32 d32 < b32 > d32 ]2 [ g32 r32 ]2 @4 O1 g32 V0 g32 V1 g32 V0 g32 @43 O2 [ V1 [ c32 < g32 c32 g32 > ]2 V0 [ c32 < g32 c32 g32 > ]2 < V1 [ a+32 f32 c32 f32 ]2 V0 [ a+32 f32 c32 f32 ]2 > ]3 V1 [ c32 < g32 c32 g32 > ]2 V0 [ c32 < g32 c32 g32 > ]2 @15 O1 V1 d24 f24 a+24 > @15 W0,44,12 d8 V0 d16 V1 d32 e32 f16 e32 d32 @43 O2 [ V1 [ c32 < g32 c32 g32 > ]2 V0 [ c32 < g32 c32 g32 > ]2 < V1 [ a+32 f32 c32 f32 ]2 V0 [ a+32 f32 c32 f32 ]2 > ]2 V1 [ c32 < g32 c32 g32 > ]2 V0 [ c32 < g32 c32 g32 > ]2 @15 W0,44,12 O2 P4,12,1 [ V1 c+4. c+32 r32 [ V0 c+64 r64 ]2 H< H< ]2 H0 PX @3 O1 [ [ V1 g16 V0 g32 g32 g16 ]2 V1 g16 V0 g32 g32 ]2 [ @4 O2 V1 YLR c8 _0 @1 V0 YL. r128 c16 c16 c16 c16 c32 c32 c32 c32 c16 c32 c32 c16 c16 c16 c16 c32 c64. _1 @4 O1 V1 YLR g16 ]2 
