Vivado Simulator 2018.2
Copyright 1986-1999, 2001-2018 Xilinx, Inc. All Rights Reserved.
Running: D:/Xilinx/Vivado/2018.2/bin/unwrapped/win64.o/xelab.exe -wto a95258d9c34f4379a366762958613ea8 --incr --debug typical --relax --mt 2 -L xil_defaultlib -L secureip --snapshot maquina_estados_tb_behav xil_defaultlib.maquina_estados_tb -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
ERROR: [VRFC 10-619] entity port led does not match with type std_logic of component port [D:/Universidad/Cuarto/SED/Trabajo SED VHDL/Trabajo-VHDL-/Proyecto_Maquinas_Estado/Proyecto_Maquinas_Estado.srcs/sim_1/new/maquina_estados_tb.vhd:47]
ERROR: [VRFC 10-664] expression has 9 elements ; expected 2 [D:/Universidad/Cuarto/SED/Trabajo SED VHDL/Trabajo-VHDL-/Proyecto_Maquinas_Estado/Proyecto_Maquinas_Estado.srcs/sim_1/new/maquina_estados_tb.vhd:47]
ERROR: [XSIM 43-3321] Static elaboration of top level VHDL design unit maquina_estados_tb in library work failed.
