# 16bitový procesor ve VHDL

> Maturitní práce se zabývá logickým návrhem a popisem [16 bitového procesoru](https://github.com/dominiksalvet/limen), který je popsán v [jazyku VHDL](https://github.com/dominiksalvet/uvod_do_vhdl). V této práci budou taky okrajově popsány potřebné základy jazyka VHDL a použitý software. Ve hlavní části se bude práce věnovat zprvu shrnutým popisem jednotlivých populárních architektur procesorů a její největší část bude popisovat samotný návrh architektury, instrukční sady a implementace do VHDL jazyka. Celý návrh procesoru je veden v duchu jednoduchosti. Náplní této maturitní práce je taky implementace souboru VHDL s popisem procesoru do fyzického zařízení – hradlové pole, neboli FPGA. K vypracování maturitní práce je použit výukový kit Basys 2 od firmy Digilent. Tento kit obsahuje hradlové pole Spartan 3E-100 od firmy Xilinx. Basys 2 taky obsahuje osmici přepínačů a LED diod a v neposlední řadě taky čtveřici tlačítek s ošetřením zákmitů.

Plný text práce je k dostání v souboru [high-school-thesis.pdf](high-school-thesis.pdf). Pro funkční odkazy je doporučeno soubor stáhnout a otevřít lokálně.

Prezentace z obhajoby práce je publikována na [SlideShare](https://www.slideshare.net/DominikSalvet/16bitov-procesor-ve-vhdl).

## Licence

Tato práce je licencována pod licencí [Apache License 2.0](license).
