# Práctica 5 – Sumador de 8 Bits en VHDL

Este proyecto implementa un sumador binario de 8 bits mediante arquitectura jerárquica en VHDL. 

## Archivos incluidos

- `halfAdder.vhd` – Semisumador (XOR y AND)
- `fullAdder.vhd` – Sumador completo de 1 bit (usa 2 semisumadores)
- `byteAdder.vhd` – Sumador de 8 bits compuesto por 8 full adders
- `tb_byteAdder.vhd` – Testbench con 5 casos de prueba, incluyendo detección de overflow

## Simulación
Simulado correctamente en Vivado.

## Autores
Raúl Cid – Universidad Antonio de Nebrija

Emilio José Román Rosales – Universidad Antonio de Nebrija
