transcript on
if {[file exists rtl_work]} {
	vdel -lib rtl_work -all
}
vlib rtl_work
vmap work rtl_work

vlog -sv -work work +incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules {/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/mux2.sv}
vlog -sv -work work +incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules {/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/flopr.sv}
vlog -sv -work work +incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules {/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/fetch.sv}
vlog -sv -work work +incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules {/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/adder.sv}

vlog -sv -work work +incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/test-benches {/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/test-benches/fetch_tb.sv}

vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cycloneive_ver -L rtl_work -L work -voptargs="+acc"  fetch_tb

add wave *
view structure
view signals
run -all
