TimeQuest Timing Analyzer report for VGA_driver
Sun May 26 18:22:19 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'ena'
 13. Slow 1200mV 85C Model Setup: 'clock_25MHz'
 14. Slow 1200mV 85C Model Hold: 'clock_25MHz'
 15. Slow 1200mV 85C Model Hold: 'ena'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_25MHz'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'ena'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'ena'
 30. Slow 1200mV 0C Model Setup: 'clock_25MHz'
 31. Slow 1200mV 0C Model Hold: 'clock_25MHz'
 32. Slow 1200mV 0C Model Hold: 'ena'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_25MHz'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'ena'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'ena'
 46. Fast 1200mV 0C Model Setup: 'clock_25MHz'
 47. Fast 1200mV 0C Model Hold: 'clock_25MHz'
 48. Fast 1200mV 0C Model Hold: 'ena'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_25MHz'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'ena'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; VGA_driver                                         ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; clock_25MHz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_25MHz } ;
; ena         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ena }         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+-----------+-----------------+-------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name  ; Note                                                          ;
+-----------+-----------------+-------------+---------------------------------------------------------------+
; 345.3 MHz ; 250.0 MHz       ; clock_25MHz ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+-------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 85C Model Setup Summary  ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; ena         ; -2.687 ; -7.425        ;
; clock_25MHz ; -1.896 ; -37.798       ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; clock_25MHz ; 0.395 ; 0.000         ;
; ena         ; 1.441 ; 0.000         ;
+-------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------+--------+----------------------------+
; Clock       ; Slack  ; End Point TNS              ;
+-------------+--------+----------------------------+
; clock_25MHz ; -3.000 ; -35.000                    ;
; ena         ; -3.000 ; -3.000                     ;
+-------------+--------+----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ena'                                                                    ;
+--------+------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------+--------------+-------------+--------------+------------+------------+
; -2.687 ; h_count[2] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.143      ; 2.426      ;
; -2.679 ; h_count[0] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.143      ; 2.418      ;
; -2.541 ; h_count[7] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.143      ; 2.280      ;
; -2.530 ; h_count[2] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.007      ; 2.255      ;
; -2.522 ; h_count[0] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.007      ; 2.247      ;
; -2.520 ; h_count[9] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.143      ; 2.259      ;
; -2.519 ; h_count[3] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.143      ; 2.258      ;
; -2.421 ; h_count[1] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.143      ; 2.160      ;
; -2.413 ; v_count[1] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.131      ; 2.140      ;
; -2.408 ; v_count[2] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.131      ; 2.135      ;
; -2.400 ; v_count[3] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.131      ; 2.127      ;
; -2.389 ; v_count[6] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.132      ; 2.117      ;
; -2.378 ; v_count[5] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.132      ; 2.106      ;
; -2.362 ; h_count[3] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.007      ; 2.087      ;
; -2.319 ; h_count[5] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.143      ; 2.058      ;
; -2.304 ; v_count[8] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.132      ; 2.032      ;
; -2.295 ; h_count[4] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.143      ; 2.034      ;
; -2.264 ; h_count[1] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.007      ; 1.989      ;
; -2.247 ; h_count[8] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.143      ; 1.986      ;
; -2.240 ; h_count[6] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.143      ; 1.979      ;
; -2.208 ; v_count[2] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.129      ; 2.203      ;
; -2.146 ; v_count[7] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.132      ; 1.874      ;
; -2.135 ; v_count[0] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.131      ; 1.862      ;
; -2.120 ; v_count[9] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.131      ; 1.847      ;
; -2.073 ; v_count[0] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.129      ; 2.068      ;
; -2.059 ; h_count[6] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.007      ; 1.784      ;
; -2.056 ; v_count[4] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.132      ; 1.784      ;
; -2.026 ; h_count[4] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.007      ; 1.751      ;
; -1.978 ; h_count[5] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.007      ; 1.703      ;
; -1.935 ; h_count[9] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.007      ; 1.660      ;
; -1.924 ; h_count[8] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.007      ; 1.649      ;
; -1.914 ; v_count[1] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.129      ; 1.909      ;
; -1.902 ; v_count[6] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.130      ; 1.898      ;
; -1.891 ; v_count[5] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.130      ; 1.887      ;
; -1.817 ; v_count[8] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.130      ; 1.813      ;
; -1.771 ; v_count[9] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.129      ; 1.766      ;
; -1.749 ; h_count[7] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.007      ; 1.474      ;
; -1.659 ; v_count[7] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.130      ; 1.655      ;
; -1.596 ; v_count[4] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.130      ; 1.592      ;
; -1.414 ; v_count[3] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.129      ; 1.409      ;
+--------+------------+-----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_25MHz'                                                             ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -1.896 ; h_count[2] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.839      ;
; -1.896 ; h_count[2] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.839      ;
; -1.896 ; h_count[2] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.839      ;
; -1.896 ; h_count[2] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.839      ;
; -1.896 ; h_count[2] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.839      ;
; -1.888 ; h_count[0] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.831      ;
; -1.888 ; h_count[0] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.831      ;
; -1.888 ; h_count[0] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.831      ;
; -1.888 ; h_count[0] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.831      ;
; -1.888 ; h_count[0] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.831      ;
; -1.862 ; h_count[9] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.805      ;
; -1.862 ; h_count[9] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.805      ;
; -1.862 ; h_count[9] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.805      ;
; -1.862 ; h_count[9] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.805      ;
; -1.862 ; h_count[9] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.805      ;
; -1.852 ; h_count[8] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.795      ;
; -1.852 ; h_count[8] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.795      ;
; -1.852 ; h_count[8] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.795      ;
; -1.852 ; h_count[8] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.795      ;
; -1.852 ; h_count[8] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.795      ;
; -1.844 ; h_count[4] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.787      ;
; -1.844 ; h_count[4] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.787      ;
; -1.844 ; h_count[4] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.787      ;
; -1.844 ; h_count[4] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.787      ;
; -1.844 ; h_count[4] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.787      ;
; -1.757 ; h_count[2] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.702      ;
; -1.757 ; h_count[2] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.702      ;
; -1.757 ; h_count[2] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.702      ;
; -1.757 ; h_count[2] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.702      ;
; -1.757 ; h_count[2] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.702      ;
; -1.749 ; h_count[9] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.694      ;
; -1.749 ; h_count[9] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.694      ;
; -1.749 ; h_count[9] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.694      ;
; -1.749 ; h_count[9] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.694      ;
; -1.749 ; h_count[9] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.694      ;
; -1.749 ; h_count[0] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.694      ;
; -1.749 ; h_count[0] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.694      ;
; -1.749 ; h_count[0] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.694      ;
; -1.749 ; h_count[0] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.694      ;
; -1.749 ; h_count[0] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.694      ;
; -1.739 ; h_count[8] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.684      ;
; -1.739 ; h_count[8] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.684      ;
; -1.739 ; h_count[8] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.684      ;
; -1.739 ; h_count[8] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.684      ;
; -1.739 ; h_count[8] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.684      ;
; -1.728 ; h_count[3] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.671      ;
; -1.728 ; h_count[3] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.671      ;
; -1.728 ; h_count[3] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.671      ;
; -1.728 ; h_count[3] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.671      ;
; -1.728 ; h_count[3] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.671      ;
; -1.723 ; h_count[7] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.666      ;
; -1.723 ; h_count[7] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.666      ;
; -1.723 ; h_count[7] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.666      ;
; -1.723 ; h_count[7] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.666      ;
; -1.723 ; h_count[7] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.666      ;
; -1.705 ; h_count[4] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.650      ;
; -1.705 ; h_count[4] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.650      ;
; -1.705 ; h_count[4] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.650      ;
; -1.705 ; h_count[4] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.650      ;
; -1.705 ; h_count[4] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.650      ;
; -1.630 ; h_count[1] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.573      ;
; -1.630 ; h_count[1] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.573      ;
; -1.630 ; h_count[1] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.573      ;
; -1.630 ; h_count[1] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.573      ;
; -1.630 ; h_count[1] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.573      ;
; -1.613 ; h_count[5] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.556      ;
; -1.613 ; h_count[5] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.556      ;
; -1.613 ; h_count[5] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.556      ;
; -1.613 ; h_count[5] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.556      ;
; -1.613 ; h_count[5] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.556      ;
; -1.589 ; h_count[3] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.534      ;
; -1.589 ; h_count[3] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.534      ;
; -1.589 ; h_count[3] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.534      ;
; -1.589 ; h_count[3] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.534      ;
; -1.589 ; h_count[3] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.534      ;
; -1.584 ; h_count[7] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.529      ;
; -1.584 ; h_count[7] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.529      ;
; -1.584 ; h_count[7] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.529      ;
; -1.584 ; h_count[7] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.529      ;
; -1.584 ; h_count[7] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.529      ;
; -1.553 ; h_count[6] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.496      ;
; -1.553 ; h_count[6] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.496      ;
; -1.553 ; h_count[6] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.496      ;
; -1.553 ; h_count[6] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.496      ;
; -1.553 ; h_count[6] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.052     ; 2.496      ;
; -1.545 ; v_count[0] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.062     ; 2.478      ;
; -1.500 ; h_count[5] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.445      ;
; -1.500 ; h_count[5] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.445      ;
; -1.500 ; h_count[5] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.445      ;
; -1.500 ; h_count[5] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.445      ;
; -1.500 ; h_count[5] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.445      ;
; -1.496 ; v_count[1] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.062     ; 2.429      ;
; -1.495 ; v_count[0] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.062     ; 2.428      ;
; -1.491 ; h_count[1] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.436      ;
; -1.491 ; h_count[1] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.436      ;
; -1.491 ; h_count[1] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.436      ;
; -1.491 ; h_count[1] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.436      ;
; -1.491 ; h_count[1] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.050     ; 2.436      ;
; -1.456 ; v_count[2] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.062     ; 2.389      ;
; -1.446 ; v_count[1] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.062     ; 2.379      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_25MHz'                                                             ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.395 ; ena        ; v_count[0] ; ena          ; clock_25MHz ; 0.000        ; 2.439      ; 3.031      ;
; 0.395 ; ena        ; v_count[1] ; ena          ; clock_25MHz ; 0.000        ; 2.439      ; 3.031      ;
; 0.395 ; ena        ; v_count[2] ; ena          ; clock_25MHz ; 0.000        ; 2.439      ; 3.031      ;
; 0.395 ; ena        ; v_count[3] ; ena          ; clock_25MHz ; 0.000        ; 2.439      ; 3.031      ;
; 0.395 ; ena        ; v_count[9] ; ena          ; clock_25MHz ; 0.000        ; 2.439      ; 3.031      ;
; 0.421 ; ena        ; h_count[0] ; ena          ; clock_25MHz ; 0.000        ; 2.427      ; 3.045      ;
; 0.421 ; ena        ; h_count[1] ; ena          ; clock_25MHz ; 0.000        ; 2.427      ; 3.045      ;
; 0.421 ; ena        ; h_count[2] ; ena          ; clock_25MHz ; 0.000        ; 2.427      ; 3.045      ;
; 0.421 ; ena        ; h_count[3] ; ena          ; clock_25MHz ; 0.000        ; 2.427      ; 3.045      ;
; 0.421 ; ena        ; h_count[4] ; ena          ; clock_25MHz ; 0.000        ; 2.427      ; 3.045      ;
; 0.421 ; ena        ; h_count[5] ; ena          ; clock_25MHz ; 0.000        ; 2.427      ; 3.045      ;
; 0.421 ; ena        ; h_count[6] ; ena          ; clock_25MHz ; 0.000        ; 2.427      ; 3.045      ;
; 0.421 ; ena        ; h_count[7] ; ena          ; clock_25MHz ; 0.000        ; 2.427      ; 3.045      ;
; 0.421 ; ena        ; h_count[8] ; ena          ; clock_25MHz ; 0.000        ; 2.427      ; 3.045      ;
; 0.421 ; ena        ; h_count[9] ; ena          ; clock_25MHz ; 0.000        ; 2.427      ; 3.045      ;
; 0.527 ; ena        ; v_count[4] ; ena          ; clock_25MHz ; 0.000        ; 2.438      ; 3.162      ;
; 0.527 ; ena        ; v_count[6] ; ena          ; clock_25MHz ; 0.000        ; 2.438      ; 3.162      ;
; 0.527 ; ena        ; v_count[5] ; ena          ; clock_25MHz ; 0.000        ; 2.438      ; 3.162      ;
; 0.527 ; ena        ; v_count[7] ; ena          ; clock_25MHz ; 0.000        ; 2.438      ; 3.162      ;
; 0.527 ; ena        ; v_count[8] ; ena          ; clock_25MHz ; 0.000        ; 2.438      ; 3.162      ;
; 0.557 ; h_count[1] ; h_count[1] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 0.776      ;
; 0.559 ; h_count[2] ; h_count[2] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; h_count[3] ; h_count[3] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 0.779      ;
; 0.565 ; v_count[6] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.063      ; 0.785      ;
; 0.565 ; v_count[7] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.063      ; 0.785      ;
; 0.573 ; v_count[4] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.063      ; 0.793      ;
; 0.577 ; h_count[7] ; h_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 0.796      ;
; 0.581 ; h_count[0] ; h_count[0] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 0.800      ;
; 0.582 ; h_count[6] ; h_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 0.801      ;
; 0.582 ; h_count[4] ; h_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 0.801      ;
; 0.625 ; ena        ; rojo[0]    ; ena          ; clock_25MHz ; 0.000        ; 2.439      ; 3.261      ;
; 0.625 ; ena        ; rojo[1]    ; ena          ; clock_25MHz ; 0.000        ; 2.439      ; 3.261      ;
; 0.625 ; ena        ; rojo[2]    ; ena          ; clock_25MHz ; 0.000        ; 2.439      ; 3.261      ;
; 0.625 ; ena        ; rojo[3]    ; ena          ; clock_25MHz ; 0.000        ; 2.439      ; 3.261      ;
; 0.625 ; ena        ; verde[0]   ; ena          ; clock_25MHz ; 0.000        ; 2.439      ; 3.261      ;
; 0.625 ; ena        ; verde[1]   ; ena          ; clock_25MHz ; 0.000        ; 2.439      ; 3.261      ;
; 0.625 ; ena        ; verde[2]   ; ena          ; clock_25MHz ; 0.000        ; 2.439      ; 3.261      ;
; 0.625 ; ena        ; verde[3]   ; ena          ; clock_25MHz ; 0.000        ; 2.439      ; 3.261      ;
; 0.625 ; ena        ; azul[0]    ; ena          ; clock_25MHz ; 0.000        ; 2.439      ; 3.261      ;
; 0.625 ; ena        ; azul[1]    ; ena          ; clock_25MHz ; 0.000        ; 2.439      ; 3.261      ;
; 0.625 ; ena        ; azul[2]    ; ena          ; clock_25MHz ; 0.000        ; 2.439      ; 3.261      ;
; 0.625 ; ena        ; azul[3]    ; ena          ; clock_25MHz ; 0.000        ; 2.439      ; 3.261      ;
; 0.716 ; v_count[5] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.063      ; 0.936      ;
; 0.723 ; v_count[8] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.063      ; 0.943      ;
; 0.747 ; h_count[6] ; h_count[9] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 0.966      ;
; 0.832 ; h_count[1] ; h_count[2] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.051      ;
; 0.834 ; h_count[3] ; h_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.053      ;
; 0.839 ; v_count[7] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.063      ; 1.059      ;
; 0.847 ; h_count[2] ; h_count[3] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.066      ;
; 0.848 ; h_count[0] ; h_count[1] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.067      ;
; 0.849 ; h_count[2] ; h_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.068      ;
; 0.850 ; h_count[0] ; h_count[2] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.069      ;
; 0.853 ; h_count[5] ; h_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.072      ;
; 0.853 ; v_count[6] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.063      ; 1.073      ;
; 0.855 ; v_count[6] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.063      ; 1.075      ;
; 0.860 ; v_count[4] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.063      ; 1.080      ;
; 0.862 ; v_count[4] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.063      ; 1.082      ;
; 0.869 ; h_count[6] ; h_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.088      ;
; 0.871 ; h_count[5] ; h_count[5] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.090      ;
; 0.871 ; h_count[4] ; h_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.090      ;
; 0.874 ; h_count[8] ; h_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.093      ;
; 0.942 ; h_count[1] ; h_count[3] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.161      ;
; 0.944 ; h_count[1] ; h_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.163      ;
; 0.946 ; h_count[3] ; h_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.165      ;
; 0.960 ; h_count[0] ; h_count[3] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.179      ;
; 0.961 ; h_count[2] ; h_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.180      ;
; 0.962 ; h_count[0] ; h_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.181      ;
; 0.963 ; h_count[1] ; h_count[9] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.182      ;
; 0.963 ; h_count[5] ; h_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.182      ;
; 0.972 ; v_count[4] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.063      ; 1.192      ;
; 0.973 ; h_count[9] ; h_count[9] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.192      ;
; 0.974 ; v_count[4] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.063      ; 1.194      ;
; 0.981 ; h_count[4] ; h_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.200      ;
; 0.983 ; h_count[6] ; h_count[5] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.202      ;
; 0.983 ; h_count[6] ; h_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.202      ;
; 0.985 ; v_count[9] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.204      ;
; 0.988 ; h_count[1] ; h_count[5] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.207      ;
; 0.988 ; h_count[1] ; h_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.207      ;
; 0.991 ; h_count[4] ; h_count[9] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.210      ;
; 0.991 ; v_count[5] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.063      ; 1.211      ;
; 1.011 ; ena        ; h_count[0] ; ena          ; clock_25MHz ; -0.500       ; 2.427      ; 3.135      ;
; 1.011 ; ena        ; h_count[1] ; ena          ; clock_25MHz ; -0.500       ; 2.427      ; 3.135      ;
; 1.011 ; ena        ; h_count[2] ; ena          ; clock_25MHz ; -0.500       ; 2.427      ; 3.135      ;
; 1.011 ; ena        ; h_count[3] ; ena          ; clock_25MHz ; -0.500       ; 2.427      ; 3.135      ;
; 1.011 ; ena        ; h_count[4] ; ena          ; clock_25MHz ; -0.500       ; 2.427      ; 3.135      ;
; 1.011 ; ena        ; h_count[5] ; ena          ; clock_25MHz ; -0.500       ; 2.427      ; 3.135      ;
; 1.011 ; ena        ; h_count[6] ; ena          ; clock_25MHz ; -0.500       ; 2.427      ; 3.135      ;
; 1.011 ; ena        ; h_count[7] ; ena          ; clock_25MHz ; -0.500       ; 2.427      ; 3.135      ;
; 1.011 ; ena        ; h_count[8] ; ena          ; clock_25MHz ; -0.500       ; 2.427      ; 3.135      ;
; 1.011 ; ena        ; h_count[9] ; ena          ; clock_25MHz ; -0.500       ; 2.427      ; 3.135      ;
; 1.017 ; ena        ; v_count[0] ; ena          ; clock_25MHz ; -0.500       ; 2.439      ; 3.153      ;
; 1.017 ; ena        ; v_count[1] ; ena          ; clock_25MHz ; -0.500       ; 2.439      ; 3.153      ;
; 1.017 ; ena        ; v_count[2] ; ena          ; clock_25MHz ; -0.500       ; 2.439      ; 3.153      ;
; 1.017 ; ena        ; v_count[3] ; ena          ; clock_25MHz ; -0.500       ; 2.439      ; 3.153      ;
; 1.017 ; ena        ; v_count[9] ; ena          ; clock_25MHz ; -0.500       ; 2.439      ; 3.153      ;
; 1.029 ; v_count[3] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.061      ; 1.247      ;
; 1.052 ; v_count[2] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.061      ; 1.270      ;
; 1.056 ; h_count[1] ; h_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.275      ;
; 1.056 ; h_count[3] ; h_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.275      ;
; 1.066 ; h_count[3] ; h_count[9] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.062      ; 1.285      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ena'                                                                    ;
+-------+------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-----------+--------------+-------------+--------------+------------+------------+
; 1.441 ; v_count[3] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.282      ; 1.263      ;
; 1.575 ; v_count[4] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.284      ; 1.399      ;
; 1.650 ; h_count[8] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.296      ; 1.486      ;
; 1.666 ; v_count[7] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.284      ; 1.490      ;
; 1.720 ; h_count[7] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.154      ; 1.414      ;
; 1.764 ; v_count[9] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.282      ; 1.586      ;
; 1.794 ; v_count[9] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.284      ; 1.618      ;
; 1.795 ; v_count[8] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.284      ; 1.619      ;
; 1.796 ; h_count[8] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.154      ; 1.490      ;
; 1.812 ; v_count[4] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.286      ; 1.638      ;
; 1.844 ; v_count[6] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.284      ; 1.668      ;
; 1.851 ; v_count[0] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.284      ; 1.675      ;
; 1.853 ; v_count[5] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.284      ; 1.677      ;
; 1.865 ; h_count[4] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.154      ; 1.559      ;
; 1.867 ; v_count[1] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.282      ; 1.689      ;
; 1.879 ; h_count[5] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.154      ; 1.573      ;
; 1.884 ; h_count[9] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.154      ; 1.578      ;
; 1.891 ; v_count[7] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.286      ; 1.717      ;
; 1.894 ; h_count[6] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.154      ; 1.588      ;
; 1.953 ; h_count[6] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.296      ; 1.789      ;
; 1.992 ; v_count[0] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.282      ; 1.814      ;
; 2.010 ; h_count[4] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.296      ; 1.846      ;
; 2.020 ; v_count[8] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.286      ; 1.846      ;
; 2.043 ; h_count[5] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.296      ; 1.879      ;
; 2.069 ; v_count[6] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.286      ; 1.895      ;
; 2.078 ; v_count[5] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.286      ; 1.904      ;
; 2.089 ; v_count[1] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.284      ; 1.913      ;
; 2.089 ; h_count[9] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.296      ; 1.925      ;
; 2.094 ; v_count[2] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.284      ; 1.918      ;
; 2.105 ; v_count[3] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.284      ; 1.929      ;
; 2.118 ; h_count[1] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.154      ; 1.812      ;
; 2.127 ; h_count[1] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.296      ; 1.963      ;
; 2.153 ; h_count[7] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.296      ; 1.989      ;
; 2.154 ; v_count[2] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.282      ; 1.976      ;
; 2.221 ; h_count[3] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.154      ; 1.915      ;
; 2.230 ; h_count[3] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.296      ; 2.066      ;
; 2.381 ; h_count[2] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.154      ; 2.075      ;
; 2.382 ; h_count[0] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.154      ; 2.076      ;
; 2.390 ; h_count[2] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.296      ; 2.226      ;
; 2.391 ; h_count[0] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.296      ; 2.227      ;
+-------+------------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_25MHz'                                                                ;
+--------+--------------+----------------+-----------------+-------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock       ; Clock Edge ; Target                            ;
+--------+--------------+----------------+-----------------+-------------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock_25MHz ; Rise       ; clock_25MHz                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; azul[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; azul[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; azul[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; azul[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; rojo[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; rojo[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; rojo[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; rojo[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; verde[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; verde[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; verde[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; verde[3]                          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[0]                           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[1]                           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[2]                           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[3]                           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[0]                           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[1]                           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[2]                           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[3]                           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[0]                        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[1]                        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[2]                        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[3]                        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[9]                        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[0]                          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[1]                          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[2]                          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[3]                          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[4]                        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[5]                        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[6]                        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[7]                        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[8]                        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[0]                        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[1]                        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[2]                        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[3]                        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[4]                        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[5]                        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[6]                        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[7]                        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[8]                        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[9]                        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; clock_25MHz~input|o               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[4]|clk                    ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[5]|clk                    ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[6]|clk                    ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[7]|clk                    ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[8]|clk                    ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[0]|clk                       ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[1]|clk                       ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[2]|clk                       ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[3]|clk                       ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[0]|clk                       ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[1]|clk                       ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[2]|clk                       ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[3]|clk                       ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[0]|clk                    ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[1]|clk                    ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[2]|clk                    ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[3]|clk                    ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[9]|clk                    ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[0]|clk                      ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[1]|clk                      ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[2]|clk                      ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[3]|clk                      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[0]|clk                    ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[1]|clk                    ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[2]|clk                    ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[3]|clk                    ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[4]|clk                    ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[5]|clk                    ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[6]|clk                    ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[7]|clk                    ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[8]|clk                    ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[9]|clk                    ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; clock_25MHz~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; clock_25MHz~inputclkctrl|outclk   ;
+--------+--------------+----------------+-----------------+-------------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ena'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ena   ; Rise       ; ena                       ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Vsync_aux|datac           ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; video_on|datac            ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; Vsync_aux                 ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; video_on                  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; ena~input|o               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Hsync_aux|datad           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; ena~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; ena~inputclkctrl|outclk   ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; Hsync_aux                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; ena~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; ena~input|i               ;
; 0.638  ; 0.638        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; Hsync_aux                 ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; ena~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; ena~inputclkctrl|outclk   ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Hsync_aux|datad           ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; ena~input|o               ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; Vsync_aux                 ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; video_on                  ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Vsync_aux|datac           ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; video_on|datac            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; data_in[*]  ; clock_25MHz ; 1.919 ; 2.375 ; Rise       ; clock_25MHz     ;
;  data_in[0] ; clock_25MHz ; 1.919 ; 2.375 ; Rise       ; clock_25MHz     ;
;  data_in[1] ; clock_25MHz ; 1.595 ; 2.006 ; Rise       ; clock_25MHz     ;
;  data_in[2] ; clock_25MHz ; 1.821 ; 2.243 ; Rise       ; clock_25MHz     ;
;  data_in[3] ; clock_25MHz ; 1.697 ; 2.173 ; Rise       ; clock_25MHz     ;
; ena         ; clock_25MHz ; 0.896 ; 1.001 ; Rise       ; clock_25MHz     ;
+-------------+-------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+-------------+-------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+-------------+--------+--------+------------+-----------------+
; data_in[*]  ; clock_25MHz ; -1.149 ; -1.600 ; Rise       ; clock_25MHz     ;
;  data_in[0] ; clock_25MHz ; -1.149 ; -1.600 ; Rise       ; clock_25MHz     ;
;  data_in[1] ; clock_25MHz ; -1.217 ; -1.608 ; Rise       ; clock_25MHz     ;
;  data_in[2] ; clock_25MHz ; -1.274 ; -1.673 ; Rise       ; clock_25MHz     ;
;  data_in[3] ; clock_25MHz ; -1.324 ; -1.787 ; Rise       ; clock_25MHz     ;
; ena         ; clock_25MHz ; -0.435 ; -0.551 ; Rise       ; clock_25MHz     ;
+-------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; blue[*]    ; clock_25MHz ; 6.244 ; 6.230 ; Rise       ; clock_25MHz     ;
;  blue[0]   ; clock_25MHz ; 6.244 ; 6.230 ; Rise       ; clock_25MHz     ;
;  blue[1]   ; clock_25MHz ; 5.813 ; 5.835 ; Rise       ; clock_25MHz     ;
;  blue[2]   ; clock_25MHz ; 5.630 ; 5.632 ; Rise       ; clock_25MHz     ;
;  blue[3]   ; clock_25MHz ; 6.064 ; 6.051 ; Rise       ; clock_25MHz     ;
; green[*]   ; clock_25MHz ; 7.268 ; 7.366 ; Rise       ; clock_25MHz     ;
;  green[0]  ; clock_25MHz ; 6.148 ; 6.166 ; Rise       ; clock_25MHz     ;
;  green[1]  ; clock_25MHz ; 5.844 ; 5.872 ; Rise       ; clock_25MHz     ;
;  green[2]  ; clock_25MHz ; 5.958 ; 5.988 ; Rise       ; clock_25MHz     ;
;  green[3]  ; clock_25MHz ; 7.268 ; 7.366 ; Rise       ; clock_25MHz     ;
; red[*]     ; clock_25MHz ; 6.209 ; 6.245 ; Rise       ; clock_25MHz     ;
;  red[0]    ; clock_25MHz ; 6.008 ; 6.044 ; Rise       ; clock_25MHz     ;
;  red[1]    ; clock_25MHz ; 5.706 ; 5.746 ; Rise       ; clock_25MHz     ;
;  red[2]    ; clock_25MHz ; 5.577 ; 5.604 ; Rise       ; clock_25MHz     ;
;  red[3]    ; clock_25MHz ; 6.209 ; 6.245 ; Rise       ; clock_25MHz     ;
; Ena_datain ; ena         ; 6.051 ; 5.998 ; Fall       ; ena             ;
; Hsync      ; ena         ; 5.588 ; 5.553 ; Fall       ; ena             ;
; Vsync      ; ena         ; 5.780 ; 5.756 ; Fall       ; ena             ;
+------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; blue[*]    ; clock_25MHz ; 5.510 ; 5.511 ; Rise       ; clock_25MHz     ;
;  blue[0]   ; clock_25MHz ; 6.104 ; 6.090 ; Rise       ; clock_25MHz     ;
;  blue[1]   ; clock_25MHz ; 5.684 ; 5.703 ; Rise       ; clock_25MHz     ;
;  blue[2]   ; clock_25MHz ; 5.510 ; 5.511 ; Rise       ; clock_25MHz     ;
;  blue[3]   ; clock_25MHz ; 5.929 ; 5.915 ; Rise       ; clock_25MHz     ;
; green[*]   ; clock_25MHz ; 5.715 ; 5.740 ; Rise       ; clock_25MHz     ;
;  green[0]  ; clock_25MHz ; 6.013 ; 6.030 ; Rise       ; clock_25MHz     ;
;  green[1]  ; clock_25MHz ; 5.715 ; 5.740 ; Rise       ; clock_25MHz     ;
;  green[2]  ; clock_25MHz ; 5.831 ; 5.859 ; Rise       ; clock_25MHz     ;
;  green[3]  ; clock_25MHz ; 7.136 ; 7.235 ; Rise       ; clock_25MHz     ;
; red[*]     ; clock_25MHz ; 5.458 ; 5.482 ; Rise       ; clock_25MHz     ;
;  red[0]    ; clock_25MHz ; 5.879 ; 5.912 ; Rise       ; clock_25MHz     ;
;  red[1]    ; clock_25MHz ; 5.588 ; 5.627 ; Rise       ; clock_25MHz     ;
;  red[2]    ; clock_25MHz ; 5.458 ; 5.482 ; Rise       ; clock_25MHz     ;
;  red[3]    ; clock_25MHz ; 6.064 ; 6.097 ; Rise       ; clock_25MHz     ;
; Ena_datain ; ena         ; 5.929 ; 5.876 ; Fall       ; ena             ;
; Hsync      ; ena         ; 5.486 ; 5.450 ; Fall       ; ena             ;
; Vsync      ; ena         ; 5.668 ; 5.642 ; Fall       ; ena             ;
+------------+-------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note                                                          ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; 379.65 MHz ; 250.0 MHz       ; clock_25MHz ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; ena         ; -2.375 ; -6.515        ;
; clock_25MHz ; -1.634 ; -31.742       ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; clock_25MHz ; 0.366 ; 0.000         ;
; ena         ; 1.333 ; 0.000         ;
+-------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clock_25MHz ; -3.000 ; -35.000                   ;
; ena         ; -3.000 ; -3.000                    ;
+-------------+--------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ena'                                                                     ;
+--------+------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------+--------------+-------------+--------------+------------+------------+
; -2.375 ; h_count[2] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.140      ; 2.196      ;
; -2.368 ; h_count[0] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.140      ; 2.189      ;
; -2.233 ; h_count[3] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.140      ; 2.054      ;
; -2.224 ; h_count[2] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.013      ; 2.027      ;
; -2.220 ; h_count[7] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.140      ; 2.041      ;
; -2.217 ; h_count[0] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.013      ; 2.020      ;
; -2.202 ; h_count[9] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.140      ; 2.023      ;
; -2.142 ; h_count[1] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.140      ; 1.963      ;
; -2.099 ; v_count[1] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.126      ; 1.906      ;
; -2.096 ; v_count[2] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.126      ; 1.903      ;
; -2.089 ; v_count[3] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.126      ; 1.896      ;
; -2.082 ; h_count[3] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.013      ; 1.885      ;
; -2.068 ; v_count[6] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.127      ; 1.876      ;
; -2.060 ; v_count[5] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.127      ; 1.868      ;
; -2.028 ; h_count[5] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.140      ; 1.849      ;
; -2.012 ; h_count[4] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.140      ; 1.833      ;
; -2.000 ; v_count[8] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.127      ; 1.808      ;
; -1.991 ; h_count[1] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.013      ; 1.794      ;
; -1.969 ; h_count[6] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.140      ; 1.790      ;
; -1.959 ; h_count[8] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.140      ; 1.780      ;
; -1.916 ; v_count[2] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.124      ; 1.961      ;
; -1.854 ; v_count[7] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.127      ; 1.662      ;
; -1.853 ; v_count[0] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.126      ; 1.660      ;
; -1.832 ; v_count[9] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.126      ; 1.639      ;
; -1.803 ; h_count[6] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.013      ; 1.606      ;
; -1.797 ; v_count[0] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.124      ; 1.842      ;
; -1.772 ; h_count[4] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.013      ; 1.575      ;
; -1.770 ; v_count[4] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.127      ; 1.578      ;
; -1.712 ; h_count[5] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.013      ; 1.515      ;
; -1.685 ; h_count[9] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.013      ; 1.488      ;
; -1.663 ; h_count[8] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.013      ; 1.466      ;
; -1.663 ; v_count[1] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.124      ; 1.708      ;
; -1.651 ; v_count[6] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.125      ; 1.697      ;
; -1.643 ; v_count[5] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.125      ; 1.689      ;
; -1.583 ; v_count[8] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.125      ; 1.629      ;
; -1.529 ; v_count[9] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.124      ; 1.574      ;
; -1.526 ; h_count[7] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.013      ; 1.329      ;
; -1.437 ; v_count[7] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.125      ; 1.483      ;
; -1.363 ; v_count[4] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.125      ; 1.409      ;
; -1.220 ; v_count[3] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.124      ; 1.265      ;
+--------+------------+-----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_25MHz'                                                              ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -1.634 ; h_count[2] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.587      ;
; -1.634 ; h_count[2] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.587      ;
; -1.634 ; h_count[2] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.587      ;
; -1.634 ; h_count[2] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.587      ;
; -1.634 ; h_count[2] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.587      ;
; -1.627 ; h_count[0] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.580      ;
; -1.627 ; h_count[0] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.580      ;
; -1.627 ; h_count[0] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.580      ;
; -1.627 ; h_count[0] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.580      ;
; -1.627 ; h_count[0] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.580      ;
; -1.582 ; h_count[4] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.535      ;
; -1.582 ; h_count[4] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.535      ;
; -1.582 ; h_count[4] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.535      ;
; -1.582 ; h_count[4] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.535      ;
; -1.582 ; h_count[4] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.535      ;
; -1.572 ; h_count[9] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.525      ;
; -1.572 ; h_count[9] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.525      ;
; -1.572 ; h_count[9] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.525      ;
; -1.572 ; h_count[9] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.525      ;
; -1.572 ; h_count[9] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.525      ;
; -1.561 ; h_count[8] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.514      ;
; -1.561 ; h_count[8] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.514      ;
; -1.561 ; h_count[8] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.514      ;
; -1.561 ; h_count[8] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.514      ;
; -1.561 ; h_count[8] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.514      ;
; -1.496 ; h_count[2] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.450      ;
; -1.496 ; h_count[2] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.450      ;
; -1.496 ; h_count[2] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.450      ;
; -1.496 ; h_count[2] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.450      ;
; -1.496 ; h_count[2] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.450      ;
; -1.492 ; h_count[3] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.445      ;
; -1.492 ; h_count[3] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.445      ;
; -1.492 ; h_count[3] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.445      ;
; -1.492 ; h_count[3] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.445      ;
; -1.492 ; h_count[3] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.445      ;
; -1.489 ; h_count[0] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.443      ;
; -1.489 ; h_count[0] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.443      ;
; -1.489 ; h_count[0] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.443      ;
; -1.489 ; h_count[0] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.443      ;
; -1.489 ; h_count[0] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.443      ;
; -1.483 ; h_count[7] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.436      ;
; -1.483 ; h_count[7] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.436      ;
; -1.483 ; h_count[7] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.436      ;
; -1.483 ; h_count[7] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.436      ;
; -1.483 ; h_count[7] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.436      ;
; -1.472 ; h_count[9] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.426      ;
; -1.472 ; h_count[9] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.426      ;
; -1.472 ; h_count[9] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.426      ;
; -1.472 ; h_count[9] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.426      ;
; -1.472 ; h_count[9] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.426      ;
; -1.461 ; h_count[8] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.415      ;
; -1.461 ; h_count[8] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.415      ;
; -1.461 ; h_count[8] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.415      ;
; -1.461 ; h_count[8] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.415      ;
; -1.461 ; h_count[8] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.415      ;
; -1.444 ; h_count[4] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.398      ;
; -1.444 ; h_count[4] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.398      ;
; -1.444 ; h_count[4] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.398      ;
; -1.444 ; h_count[4] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.398      ;
; -1.444 ; h_count[4] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.398      ;
; -1.401 ; h_count[1] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.354      ;
; -1.401 ; h_count[1] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.354      ;
; -1.401 ; h_count[1] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.354      ;
; -1.401 ; h_count[1] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.354      ;
; -1.401 ; h_count[1] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.354      ;
; -1.354 ; h_count[3] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.308      ;
; -1.354 ; h_count[3] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.308      ;
; -1.354 ; h_count[3] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.308      ;
; -1.354 ; h_count[3] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.308      ;
; -1.354 ; h_count[3] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.308      ;
; -1.352 ; h_count[5] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.305      ;
; -1.352 ; h_count[5] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.305      ;
; -1.352 ; h_count[5] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.305      ;
; -1.352 ; h_count[5] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.305      ;
; -1.352 ; h_count[5] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.305      ;
; -1.345 ; h_count[7] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.299      ;
; -1.345 ; h_count[7] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.299      ;
; -1.345 ; h_count[7] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.299      ;
; -1.345 ; h_count[7] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.299      ;
; -1.345 ; h_count[7] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.299      ;
; -1.327 ; h_count[6] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.280      ;
; -1.327 ; h_count[6] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.280      ;
; -1.327 ; h_count[6] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.280      ;
; -1.327 ; h_count[6] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.280      ;
; -1.327 ; h_count[6] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.042     ; 2.280      ;
; -1.285 ; v_count[0] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.055     ; 2.225      ;
; -1.263 ; h_count[1] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.217      ;
; -1.263 ; h_count[1] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.217      ;
; -1.263 ; h_count[1] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.217      ;
; -1.263 ; h_count[1] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.217      ;
; -1.263 ; h_count[1] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.217      ;
; -1.252 ; h_count[5] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.206      ;
; -1.252 ; h_count[5] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.206      ;
; -1.252 ; h_count[5] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.206      ;
; -1.252 ; h_count[5] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.206      ;
; -1.252 ; h_count[5] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.206      ;
; -1.215 ; v_count[0] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.055     ; 2.155      ;
; -1.212 ; v_count[2] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.055     ; 2.152      ;
; -1.190 ; v_count[1] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.055     ; 2.130      ;
; -1.189 ; h_count[6] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.041     ; 2.143      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_25MHz'                                                              ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.366 ; ena        ; v_count[0] ; ena          ; clock_25MHz ; 0.000        ; 2.248      ; 2.798      ;
; 0.366 ; ena        ; v_count[1] ; ena          ; clock_25MHz ; 0.000        ; 2.248      ; 2.798      ;
; 0.366 ; ena        ; v_count[2] ; ena          ; clock_25MHz ; 0.000        ; 2.248      ; 2.798      ;
; 0.366 ; ena        ; v_count[3] ; ena          ; clock_25MHz ; 0.000        ; 2.248      ; 2.798      ;
; 0.366 ; ena        ; v_count[9] ; ena          ; clock_25MHz ; 0.000        ; 2.248      ; 2.798      ;
; 0.382 ; ena        ; h_count[0] ; ena          ; clock_25MHz ; 0.000        ; 2.234      ; 2.800      ;
; 0.382 ; ena        ; h_count[1] ; ena          ; clock_25MHz ; 0.000        ; 2.234      ; 2.800      ;
; 0.382 ; ena        ; h_count[2] ; ena          ; clock_25MHz ; 0.000        ; 2.234      ; 2.800      ;
; 0.382 ; ena        ; h_count[3] ; ena          ; clock_25MHz ; 0.000        ; 2.234      ; 2.800      ;
; 0.382 ; ena        ; h_count[4] ; ena          ; clock_25MHz ; 0.000        ; 2.234      ; 2.800      ;
; 0.382 ; ena        ; h_count[5] ; ena          ; clock_25MHz ; 0.000        ; 2.234      ; 2.800      ;
; 0.382 ; ena        ; h_count[6] ; ena          ; clock_25MHz ; 0.000        ; 2.234      ; 2.800      ;
; 0.382 ; ena        ; h_count[7] ; ena          ; clock_25MHz ; 0.000        ; 2.234      ; 2.800      ;
; 0.382 ; ena        ; h_count[8] ; ena          ; clock_25MHz ; 0.000        ; 2.234      ; 2.800      ;
; 0.382 ; ena        ; h_count[9] ; ena          ; clock_25MHz ; 0.000        ; 2.234      ; 2.800      ;
; 0.498 ; ena        ; v_count[4] ; ena          ; clock_25MHz ; 0.000        ; 2.247      ; 2.929      ;
; 0.498 ; ena        ; v_count[6] ; ena          ; clock_25MHz ; 0.000        ; 2.247      ; 2.929      ;
; 0.498 ; ena        ; v_count[5] ; ena          ; clock_25MHz ; 0.000        ; 2.247      ; 2.929      ;
; 0.498 ; ena        ; v_count[7] ; ena          ; clock_25MHz ; 0.000        ; 2.247      ; 2.929      ;
; 0.498 ; ena        ; v_count[8] ; ena          ; clock_25MHz ; 0.000        ; 2.247      ; 2.929      ;
; 0.501 ; h_count[1] ; h_count[1] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; h_count[2] ; h_count[2] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; h_count[3] ; h_count[3] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.702      ;
; 0.507 ; v_count[6] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.706      ;
; 0.508 ; v_count[7] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.707      ;
; 0.516 ; v_count[4] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; h_count[7] ; h_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.716      ;
; 0.520 ; h_count[0] ; h_count[0] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.719      ;
; 0.522 ; h_count[4] ; h_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.721      ;
; 0.523 ; h_count[6] ; h_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.722      ;
; 0.568 ; ena        ; rojo[0]    ; ena          ; clock_25MHz ; 0.000        ; 2.249      ; 3.001      ;
; 0.568 ; ena        ; rojo[1]    ; ena          ; clock_25MHz ; 0.000        ; 2.249      ; 3.001      ;
; 0.568 ; ena        ; rojo[2]    ; ena          ; clock_25MHz ; 0.000        ; 2.249      ; 3.001      ;
; 0.568 ; ena        ; rojo[3]    ; ena          ; clock_25MHz ; 0.000        ; 2.249      ; 3.001      ;
; 0.568 ; ena        ; verde[0]   ; ena          ; clock_25MHz ; 0.000        ; 2.249      ; 3.001      ;
; 0.568 ; ena        ; verde[1]   ; ena          ; clock_25MHz ; 0.000        ; 2.249      ; 3.001      ;
; 0.568 ; ena        ; verde[2]   ; ena          ; clock_25MHz ; 0.000        ; 2.249      ; 3.001      ;
; 0.568 ; ena        ; verde[3]   ; ena          ; clock_25MHz ; 0.000        ; 2.249      ; 3.001      ;
; 0.568 ; ena        ; azul[0]    ; ena          ; clock_25MHz ; 0.000        ; 2.249      ; 3.001      ;
; 0.568 ; ena        ; azul[1]    ; ena          ; clock_25MHz ; 0.000        ; 2.249      ; 3.001      ;
; 0.568 ; ena        ; azul[2]    ; ena          ; clock_25MHz ; 0.000        ; 2.249      ; 3.001      ;
; 0.568 ; ena        ; azul[3]    ; ena          ; clock_25MHz ; 0.000        ; 2.249      ; 3.001      ;
; 0.654 ; v_count[5] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.853      ;
; 0.666 ; v_count[8] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.865      ;
; 0.669 ; h_count[6] ; h_count[9] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.868      ;
; 0.745 ; h_count[1] ; h_count[2] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.944      ;
; 0.748 ; h_count[3] ; h_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.947      ;
; 0.751 ; h_count[2] ; h_count[3] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.950      ;
; 0.753 ; h_count[0] ; h_count[1] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.952      ;
; 0.753 ; v_count[7] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.952      ;
; 0.756 ; v_count[6] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.955      ;
; 0.758 ; h_count[2] ; h_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.957      ;
; 0.760 ; h_count[0] ; h_count[2] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.959      ;
; 0.763 ; h_count[5] ; h_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.962      ;
; 0.763 ; v_count[6] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.962      ;
; 0.765 ; v_count[4] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.964      ;
; 0.772 ; v_count[4] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; h_count[6] ; h_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.971      ;
; 0.778 ; h_count[4] ; h_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.977      ;
; 0.787 ; h_count[5] ; h_count[5] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.986      ;
; 0.790 ; h_count[8] ; h_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 0.989      ;
; 0.834 ; h_count[1] ; h_count[3] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.033      ;
; 0.841 ; h_count[1] ; h_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.040      ;
; 0.844 ; h_count[3] ; h_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.043      ;
; 0.849 ; h_count[0] ; h_count[3] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.048      ;
; 0.852 ; h_count[5] ; h_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.051      ;
; 0.854 ; h_count[2] ; h_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.053      ;
; 0.856 ; h_count[0] ; h_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.055      ;
; 0.861 ; v_count[4] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.060      ;
; 0.864 ; h_count[1] ; h_count[9] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.063      ;
; 0.867 ; h_count[4] ; h_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.066      ;
; 0.868 ; v_count[4] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.067      ;
; 0.877 ; h_count[9] ; h_count[9] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.076      ;
; 0.878 ; h_count[6] ; h_count[5] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.077      ;
; 0.878 ; h_count[6] ; h_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.077      ;
; 0.882 ; v_count[9] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.081      ;
; 0.887 ; h_count[1] ; h_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.086      ;
; 0.888 ; h_count[1] ; h_count[5] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.087      ;
; 0.890 ; h_count[4] ; h_count[9] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.089      ;
; 0.898 ; v_count[5] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.097      ;
; 0.933 ; v_count[3] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.054      ; 1.131      ;
; 0.933 ; h_count[3] ; h_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.132      ;
; 0.937 ; h_count[1] ; h_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.136      ;
; 0.943 ; h_count[2] ; h_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.142      ;
; 0.952 ; h_count[0] ; h_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.151      ;
; 0.953 ; h_count[3] ; h_count[9] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.152      ;
; 0.953 ; v_count[2] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.054      ; 1.151      ;
; 0.969 ; v_count[9] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.168      ;
; 0.970 ; v_count[9] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.169      ;
; 0.976 ; h_count[3] ; h_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.175      ;
; 0.977 ; h_count[3] ; h_count[5] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.176      ;
; 0.980 ; v_count[9] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.179      ;
; 0.982 ; v_count[1] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.054      ; 1.180      ;
; 0.987 ; v_count[5] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.186      ;
; 0.994 ; v_count[5] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.193      ;
; 1.013 ; v_count[3] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.054      ; 1.211      ;
; 1.024 ; v_count[0] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.054      ; 1.222      ;
; 1.026 ; h_count[1] ; h_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.225      ;
; 1.029 ; v_count[3] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.054      ; 1.227      ;
; 1.029 ; h_count[7] ; h_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.055      ; 1.228      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ena'                                                                     ;
+-------+------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-----------+--------------+-------------+--------------+------------+------------+
; 1.333 ; v_count[3] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.259      ; 1.132      ;
; 1.476 ; v_count[4] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.260      ; 1.276      ;
; 1.532 ; h_count[8] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.275      ; 1.347      ;
; 1.546 ; v_count[7] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.260      ; 1.346      ;
; 1.596 ; h_count[7] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.141      ; 1.277      ;
; 1.647 ; v_count[9] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.259      ; 1.446      ;
; 1.664 ; v_count[8] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.260      ; 1.464      ;
; 1.679 ; h_count[8] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.141      ; 1.360      ;
; 1.682 ; v_count[9] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.261      ; 1.483      ;
; 1.702 ; v_count[4] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.262      ; 1.504      ;
; 1.705 ; v_count[6] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.260      ; 1.505      ;
; 1.714 ; v_count[5] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.260      ; 1.514      ;
; 1.725 ; v_count[0] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.261      ; 1.526      ;
; 1.726 ; v_count[1] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.259      ; 1.525      ;
; 1.741 ; h_count[4] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.141      ; 1.422      ;
; 1.748 ; h_count[9] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.141      ; 1.429      ;
; 1.757 ; h_count[5] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.141      ; 1.438      ;
; 1.765 ; h_count[6] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.141      ; 1.446      ;
; 1.773 ; v_count[7] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.262      ; 1.575      ;
; 1.817 ; h_count[6] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.275      ; 1.632      ;
; 1.845 ; v_count[0] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.259      ; 1.644      ;
; 1.866 ; h_count[4] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.275      ; 1.681      ;
; 1.891 ; v_count[8] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.262      ; 1.693      ;
; 1.895 ; h_count[5] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.275      ; 1.710      ;
; 1.931 ; h_count[9] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.275      ; 1.746      ;
; 1.932 ; v_count[6] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.262      ; 1.734      ;
; 1.939 ; v_count[1] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.261      ; 1.740      ;
; 1.941 ; v_count[5] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.262      ; 1.743      ;
; 1.944 ; v_count[2] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.261      ; 1.745      ;
; 1.961 ; h_count[1] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.141      ; 1.642      ;
; 1.963 ; h_count[1] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.275      ; 1.778      ;
; 1.964 ; v_count[3] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.261      ; 1.765      ;
; 1.991 ; h_count[7] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.275      ; 1.806      ;
; 2.001 ; v_count[2] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.259      ; 1.800      ;
; 2.050 ; h_count[3] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.141      ; 1.731      ;
; 2.052 ; h_count[3] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.275      ; 1.867      ;
; 2.196 ; h_count[0] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.141      ; 1.877      ;
; 2.197 ; h_count[2] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.141      ; 1.878      ;
; 2.198 ; h_count[0] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.275      ; 2.013      ;
; 2.199 ; h_count[2] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.275      ; 2.014      ;
+-------+------------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_25MHz'                                                                 ;
+--------+--------------+----------------+-----------------+-------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock       ; Clock Edge ; Target                            ;
+--------+--------------+----------------+-----------------+-------------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock_25MHz ; Rise       ; clock_25MHz                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; azul[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; azul[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; azul[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; azul[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; rojo[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; rojo[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; rojo[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; rojo[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; verde[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; verde[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; verde[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; verde[3]                          ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[0]                           ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[1]                           ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[2]                           ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[3]                           ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[0]                           ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[1]                           ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[2]                           ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[3]                           ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[0]                          ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[1]                          ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[2]                          ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[3]                          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[0]                        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[1]                        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[2]                        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[3]                        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[4]                        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[5]                        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[6]                        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[7]                        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[8]                        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[9]                        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[0]                        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[1]                        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[2]                        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[3]                        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[4]                        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[5]                        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[6]                        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[7]                        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[8]                        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[9]                        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; clock_25MHz~input|o               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[0]|clk                       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[1]|clk                       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[2]|clk                       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[3]|clk                       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[0]|clk                       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[1]|clk                       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[2]|clk                       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[3]|clk                       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[0]|clk                      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[1]|clk                      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[2]|clk                      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[3]|clk                      ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[0]|clk                    ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[1]|clk                    ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[2]|clk                    ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[3]|clk                    ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[4]|clk                    ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[5]|clk                    ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[6]|clk                    ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[7]|clk                    ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[8]|clk                    ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[9]|clk                    ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[0]|clk                    ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[1]|clk                    ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[2]|clk                    ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[3]|clk                    ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[4]|clk                    ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[5]|clk                    ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[6]|clk                    ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[7]|clk                    ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[8]|clk                    ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[9]|clk                    ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; clock_25MHz~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; clock_25MHz~inputclkctrl|outclk   ;
+--------+--------------+----------------+-----------------+-------------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ena'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ena   ; Rise       ; ena                       ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Vsync_aux|datac           ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; video_on|datac            ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; Vsync_aux                 ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; video_on                  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; ena~input|o               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Hsync_aux|datad           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; ena~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; ena~inputclkctrl|outclk   ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; Hsync_aux                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; ena~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; ena~input|i               ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; Hsync_aux                 ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; ena~inputclkctrl|inclk[0] ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; ena~inputclkctrl|outclk   ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Hsync_aux|datad           ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; ena~input|o               ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; Vsync_aux                 ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; video_on                  ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Vsync_aux|datac           ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; video_on|datac            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; data_in[*]  ; clock_25MHz ; 1.639 ; 2.009 ; Rise       ; clock_25MHz     ;
;  data_in[0] ; clock_25MHz ; 1.639 ; 2.009 ; Rise       ; clock_25MHz     ;
;  data_in[1] ; clock_25MHz ; 1.354 ; 1.681 ; Rise       ; clock_25MHz     ;
;  data_in[2] ; clock_25MHz ; 1.549 ; 1.898 ; Rise       ; clock_25MHz     ;
;  data_in[3] ; clock_25MHz ; 1.436 ; 1.836 ; Rise       ; clock_25MHz     ;
; ena         ; clock_25MHz ; 0.819 ; 0.968 ; Rise       ; clock_25MHz     ;
+-------------+-------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+-------------+-------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+-------------+--------+--------+------------+-----------------+
; data_in[*]  ; clock_25MHz ; -0.956 ; -1.317 ; Rise       ; clock_25MHz     ;
;  data_in[0] ; clock_25MHz ; -0.956 ; -1.317 ; Rise       ; clock_25MHz     ;
;  data_in[1] ; clock_25MHz ; -1.019 ; -1.332 ; Rise       ; clock_25MHz     ;
;  data_in[2] ; clock_25MHz ; -1.069 ; -1.389 ; Rise       ; clock_25MHz     ;
;  data_in[3] ; clock_25MHz ; -1.106 ; -1.496 ; Rise       ; clock_25MHz     ;
; ena         ; clock_25MHz ; -0.406 ; -0.571 ; Rise       ; clock_25MHz     ;
+-------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; blue[*]    ; clock_25MHz ; 5.932 ; 5.876 ; Rise       ; clock_25MHz     ;
;  blue[0]   ; clock_25MHz ; 5.932 ; 5.876 ; Rise       ; clock_25MHz     ;
;  blue[1]   ; clock_25MHz ; 5.518 ; 5.497 ; Rise       ; clock_25MHz     ;
;  blue[2]   ; clock_25MHz ; 5.352 ; 5.319 ; Rise       ; clock_25MHz     ;
;  blue[3]   ; clock_25MHz ; 5.757 ; 5.697 ; Rise       ; clock_25MHz     ;
; green[*]   ; clock_25MHz ; 6.968 ; 7.032 ; Rise       ; clock_25MHz     ;
;  green[0]  ; clock_25MHz ; 5.838 ; 5.811 ; Rise       ; clock_25MHz     ;
;  green[1]  ; clock_25MHz ; 5.545 ; 5.533 ; Rise       ; clock_25MHz     ;
;  green[2]  ; clock_25MHz ; 5.665 ; 5.657 ; Rise       ; clock_25MHz     ;
;  green[3]  ; clock_25MHz ; 6.968 ; 7.032 ; Rise       ; clock_25MHz     ;
; red[*]     ; clock_25MHz ; 5.886 ; 5.893 ; Rise       ; clock_25MHz     ;
;  red[0]    ; clock_25MHz ; 5.709 ; 5.704 ; Rise       ; clock_25MHz     ;
;  red[1]    ; clock_25MHz ; 5.434 ; 5.441 ; Rise       ; clock_25MHz     ;
;  red[2]    ; clock_25MHz ; 5.304 ; 5.279 ; Rise       ; clock_25MHz     ;
;  red[3]    ; clock_25MHz ; 5.886 ; 5.893 ; Rise       ; clock_25MHz     ;
; Ena_datain ; ena         ; 5.745 ; 5.675 ; Fall       ; ena             ;
; Hsync      ; ena         ; 5.321 ; 5.242 ; Fall       ; ena             ;
; Vsync      ; ena         ; 5.494 ; 5.438 ; Fall       ; ena             ;
+------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; blue[*]    ; clock_25MHz ; 5.244 ; 5.210 ; Rise       ; clock_25MHz     ;
;  blue[0]   ; clock_25MHz ; 5.805 ; 5.751 ; Rise       ; clock_25MHz     ;
;  blue[1]   ; clock_25MHz ; 5.401 ; 5.380 ; Rise       ; clock_25MHz     ;
;  blue[2]   ; clock_25MHz ; 5.244 ; 5.210 ; Rise       ; clock_25MHz     ;
;  blue[3]   ; clock_25MHz ; 5.634 ; 5.576 ; Rise       ; clock_25MHz     ;
; green[*]   ; clock_25MHz ; 5.429 ; 5.415 ; Rise       ; clock_25MHz     ;
;  green[0]  ; clock_25MHz ; 5.716 ; 5.690 ; Rise       ; clock_25MHz     ;
;  green[1]  ; clock_25MHz ; 5.429 ; 5.415 ; Rise       ; clock_25MHz     ;
;  green[2]  ; clock_25MHz ; 5.550 ; 5.542 ; Rise       ; clock_25MHz     ;
;  green[3]  ; clock_25MHz ; 6.849 ; 6.915 ; Rise       ; clock_25MHz     ;
; red[*]     ; clock_25MHz ; 5.196 ; 5.171 ; Rise       ; clock_25MHz     ;
;  red[0]    ; clock_25MHz ; 5.591 ; 5.587 ; Rise       ; clock_25MHz     ;
;  red[1]    ; clock_25MHz ; 5.327 ; 5.334 ; Rise       ; clock_25MHz     ;
;  red[2]    ; clock_25MHz ; 5.196 ; 5.171 ; Rise       ; clock_25MHz     ;
;  red[3]    ; clock_25MHz ; 5.755 ; 5.760 ; Rise       ; clock_25MHz     ;
; Ena_datain ; ena         ; 5.635 ; 5.566 ; Fall       ; ena             ;
; Hsync      ; ena         ; 5.231 ; 5.152 ; Fall       ; ena             ;
; Vsync      ; ena         ; 5.393 ; 5.337 ; Fall       ; ena             ;
+------------+-------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; ena         ; -0.979 ; -2.581        ;
; clock_25MHz ; -0.634 ; -15.910       ;
+-------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; clock_25MHz ; 0.207 ; 0.000         ;
; ena         ; 0.698 ; 0.000         ;
+-------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clock_25MHz ; -3.000 ; -36.841                   ;
; ena         ; -3.000 ; -3.000                    ;
+-------------+--------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ena'                                                                     ;
+--------+------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.979 ; h_count[2] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.370      ; 1.333      ;
; -0.972 ; h_count[0] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.370      ; 1.326      ;
; -0.939 ; h_count[7] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.370      ; 1.293      ;
; -0.931 ; h_count[9] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.370      ; 1.285      ;
; -0.879 ; h_count[2] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.295      ; 1.224      ;
; -0.876 ; h_count[3] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.370      ; 1.230      ;
; -0.872 ; h_count[0] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.295      ; 1.217      ;
; -0.834 ; v_count[6] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.362      ; 1.180      ;
; -0.831 ; v_count[1] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.362      ; 1.177      ;
; -0.830 ; v_count[5] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.362      ; 1.176      ;
; -0.829 ; v_count[2] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.362      ; 1.175      ;
; -0.826 ; h_count[1] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.370      ; 1.180      ;
; -0.826 ; v_count[3] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.362      ; 1.172      ;
; -0.811 ; h_count[5] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.370      ; 1.165      ;
; -0.797 ; h_count[4] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.370      ; 1.151      ;
; -0.781 ; v_count[8] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.362      ; 1.127      ;
; -0.778 ; h_count[3] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.295      ; 1.123      ;
; -0.775 ; h_count[8] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.370      ; 1.129      ;
; -0.765 ; h_count[6] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.370      ; 1.119      ;
; -0.726 ; h_count[1] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.295      ; 1.071      ;
; -0.723 ; v_count[2] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.360      ; 1.223      ;
; -0.696 ; v_count[7] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.362      ; 1.042      ;
; -0.680 ; v_count[9] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.362      ; 1.026      ;
; -0.679 ; v_count[0] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.362      ; 1.025      ;
; -0.646 ; v_count[0] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.360      ; 1.146      ;
; -0.645 ; v_count[4] ; video_on  ; clock_25MHz  ; ena         ; 0.500        ; 0.362      ; 0.991      ;
; -0.633 ; h_count[6] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.295      ; 0.978      ;
; -0.619 ; h_count[4] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.295      ; 0.964      ;
; -0.595 ; h_count[5] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.295      ; 0.940      ;
; -0.574 ; h_count[9] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.295      ; 0.919      ;
; -0.572 ; h_count[8] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.295      ; 0.917      ;
; -0.549 ; v_count[1] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.360      ; 1.049      ;
; -0.544 ; v_count[6] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.360      ; 1.044      ;
; -0.540 ; v_count[5] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.360      ; 1.040      ;
; -0.491 ; v_count[8] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.360      ; 0.991      ;
; -0.473 ; v_count[9] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.360      ; 0.973      ;
; -0.458 ; h_count[7] ; Hsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.295      ; 0.803      ;
; -0.406 ; v_count[7] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.360      ; 0.906      ;
; -0.385 ; v_count[4] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.360      ; 0.885      ;
; -0.268 ; v_count[3] ; Vsync_aux ; clock_25MHz  ; ena         ; 0.500        ; 0.360      ; 0.768      ;
+--------+------------+-----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_25MHz'                                                              ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.634 ; h_count[9] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.593      ;
; -0.634 ; h_count[9] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.593      ;
; -0.634 ; h_count[9] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.593      ;
; -0.634 ; h_count[9] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.593      ;
; -0.634 ; h_count[9] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.593      ;
; -0.632 ; video_on   ; rojo[0]    ; ena          ; clock_25MHz ; 0.500        ; -0.451     ; 0.648      ;
; -0.632 ; video_on   ; rojo[1]    ; ena          ; clock_25MHz ; 0.500        ; -0.451     ; 0.648      ;
; -0.632 ; video_on   ; rojo[2]    ; ena          ; clock_25MHz ; 0.500        ; -0.451     ; 0.648      ;
; -0.632 ; video_on   ; rojo[3]    ; ena          ; clock_25MHz ; 0.500        ; -0.451     ; 0.648      ;
; -0.632 ; video_on   ; verde[0]   ; ena          ; clock_25MHz ; 0.500        ; -0.451     ; 0.648      ;
; -0.632 ; video_on   ; verde[1]   ; ena          ; clock_25MHz ; 0.500        ; -0.451     ; 0.648      ;
; -0.632 ; video_on   ; verde[2]   ; ena          ; clock_25MHz ; 0.500        ; -0.451     ; 0.648      ;
; -0.632 ; video_on   ; verde[3]   ; ena          ; clock_25MHz ; 0.500        ; -0.451     ; 0.648      ;
; -0.632 ; video_on   ; azul[0]    ; ena          ; clock_25MHz ; 0.500        ; -0.451     ; 0.648      ;
; -0.632 ; video_on   ; azul[1]    ; ena          ; clock_25MHz ; 0.500        ; -0.451     ; 0.648      ;
; -0.632 ; video_on   ; azul[2]    ; ena          ; clock_25MHz ; 0.500        ; -0.451     ; 0.648      ;
; -0.632 ; video_on   ; azul[3]    ; ena          ; clock_25MHz ; 0.500        ; -0.451     ; 0.648      ;
; -0.627 ; h_count[8] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.586      ;
; -0.627 ; h_count[8] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.586      ;
; -0.627 ; h_count[8] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.586      ;
; -0.627 ; h_count[8] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.586      ;
; -0.627 ; h_count[8] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.586      ;
; -0.617 ; h_count[2] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.576      ;
; -0.617 ; h_count[2] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.576      ;
; -0.617 ; h_count[2] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.576      ;
; -0.617 ; h_count[2] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.576      ;
; -0.617 ; h_count[2] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.576      ;
; -0.616 ; h_count[0] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.575      ;
; -0.616 ; h_count[0] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.575      ;
; -0.616 ; h_count[0] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.575      ;
; -0.616 ; h_count[0] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.575      ;
; -0.616 ; h_count[0] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.575      ;
; -0.567 ; h_count[9] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.526      ;
; -0.567 ; h_count[9] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.526      ;
; -0.567 ; h_count[9] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.526      ;
; -0.567 ; h_count[9] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.526      ;
; -0.567 ; h_count[9] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.526      ;
; -0.562 ; h_count[4] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.521      ;
; -0.562 ; h_count[4] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.521      ;
; -0.562 ; h_count[4] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.521      ;
; -0.562 ; h_count[4] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.521      ;
; -0.562 ; h_count[4] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.521      ;
; -0.560 ; h_count[8] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.519      ;
; -0.560 ; h_count[8] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.519      ;
; -0.560 ; h_count[8] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.519      ;
; -0.560 ; h_count[8] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.519      ;
; -0.560 ; h_count[8] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.519      ;
; -0.550 ; h_count[2] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.509      ;
; -0.550 ; h_count[2] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.509      ;
; -0.550 ; h_count[2] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.509      ;
; -0.550 ; h_count[2] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.509      ;
; -0.550 ; h_count[2] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.509      ;
; -0.549 ; h_count[0] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.508      ;
; -0.549 ; h_count[0] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.508      ;
; -0.549 ; h_count[0] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.508      ;
; -0.549 ; h_count[0] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.508      ;
; -0.549 ; h_count[0] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.508      ;
; -0.530 ; h_count[3] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.489      ;
; -0.530 ; h_count[3] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.489      ;
; -0.530 ; h_count[3] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.489      ;
; -0.530 ; h_count[3] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.489      ;
; -0.530 ; h_count[3] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.489      ;
; -0.517 ; h_count[7] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.476      ;
; -0.517 ; h_count[7] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.476      ;
; -0.517 ; h_count[7] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.476      ;
; -0.517 ; h_count[7] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.476      ;
; -0.517 ; h_count[7] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.476      ;
; -0.495 ; h_count[4] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.454      ;
; -0.495 ; h_count[4] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.454      ;
; -0.495 ; h_count[4] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.454      ;
; -0.495 ; h_count[4] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.454      ;
; -0.495 ; h_count[4] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.454      ;
; -0.491 ; h_count[5] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.450      ;
; -0.491 ; h_count[5] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.450      ;
; -0.491 ; h_count[5] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.450      ;
; -0.491 ; h_count[5] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.450      ;
; -0.491 ; h_count[5] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.450      ;
; -0.473 ; h_count[1] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.432      ;
; -0.473 ; h_count[1] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.432      ;
; -0.473 ; h_count[1] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.432      ;
; -0.473 ; h_count[1] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.432      ;
; -0.473 ; h_count[1] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.432      ;
; -0.463 ; h_count[3] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.422      ;
; -0.463 ; h_count[3] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.422      ;
; -0.463 ; h_count[3] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.422      ;
; -0.463 ; h_count[3] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.422      ;
; -0.463 ; h_count[3] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.422      ;
; -0.450 ; h_count[7] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.409      ;
; -0.450 ; h_count[7] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.409      ;
; -0.450 ; h_count[7] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.409      ;
; -0.450 ; h_count[7] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.409      ;
; -0.450 ; h_count[7] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.409      ;
; -0.424 ; h_count[5] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.383      ;
; -0.424 ; h_count[5] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.383      ;
; -0.424 ; h_count[5] ; v_count[2] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.383      ;
; -0.424 ; h_count[5] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.383      ;
; -0.424 ; h_count[5] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.383      ;
; -0.417 ; v_count[1] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.036     ; 1.368      ;
; -0.412 ; v_count[0] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.036     ; 1.363      ;
; -0.406 ; h_count[1] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 1.000        ; -0.028     ; 1.365      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_25MHz'                                                              ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.207 ; ena        ; v_count[0] ; ena          ; clock_25MHz ; 0.000        ; 1.423      ; 1.754      ;
; 0.207 ; ena        ; v_count[1] ; ena          ; clock_25MHz ; 0.000        ; 1.423      ; 1.754      ;
; 0.207 ; ena        ; v_count[2] ; ena          ; clock_25MHz ; 0.000        ; 1.423      ; 1.754      ;
; 0.207 ; ena        ; v_count[3] ; ena          ; clock_25MHz ; 0.000        ; 1.423      ; 1.754      ;
; 0.207 ; ena        ; v_count[9] ; ena          ; clock_25MHz ; 0.000        ; 1.423      ; 1.754      ;
; 0.261 ; ena        ; h_count[0] ; ena          ; clock_25MHz ; 0.000        ; 1.415      ; 1.800      ;
; 0.261 ; ena        ; h_count[1] ; ena          ; clock_25MHz ; 0.000        ; 1.415      ; 1.800      ;
; 0.261 ; ena        ; h_count[2] ; ena          ; clock_25MHz ; 0.000        ; 1.415      ; 1.800      ;
; 0.261 ; ena        ; h_count[3] ; ena          ; clock_25MHz ; 0.000        ; 1.415      ; 1.800      ;
; 0.261 ; ena        ; h_count[4] ; ena          ; clock_25MHz ; 0.000        ; 1.415      ; 1.800      ;
; 0.261 ; ena        ; h_count[5] ; ena          ; clock_25MHz ; 0.000        ; 1.415      ; 1.800      ;
; 0.261 ; ena        ; h_count[6] ; ena          ; clock_25MHz ; 0.000        ; 1.415      ; 1.800      ;
; 0.261 ; ena        ; h_count[7] ; ena          ; clock_25MHz ; 0.000        ; 1.415      ; 1.800      ;
; 0.261 ; ena        ; h_count[8] ; ena          ; clock_25MHz ; 0.000        ; 1.415      ; 1.800      ;
; 0.261 ; ena        ; h_count[9] ; ena          ; clock_25MHz ; 0.000        ; 1.415      ; 1.800      ;
; 0.272 ; ena        ; v_count[4] ; ena          ; clock_25MHz ; 0.000        ; 1.423      ; 1.819      ;
; 0.272 ; ena        ; v_count[6] ; ena          ; clock_25MHz ; 0.000        ; 1.423      ; 1.819      ;
; 0.272 ; ena        ; v_count[5] ; ena          ; clock_25MHz ; 0.000        ; 1.423      ; 1.819      ;
; 0.272 ; ena        ; v_count[7] ; ena          ; clock_25MHz ; 0.000        ; 1.423      ; 1.819      ;
; 0.272 ; ena        ; v_count[8] ; ena          ; clock_25MHz ; 0.000        ; 1.423      ; 1.819      ;
; 0.297 ; h_count[1] ; h_count[1] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.417      ;
; 0.299 ; h_count[3] ; h_count[3] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; h_count[2] ; h_count[2] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.419      ;
; 0.303 ; v_count[7] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; v_count[6] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.424      ;
; 0.307 ; v_count[4] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.427      ;
; 0.309 ; h_count[7] ; h_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.429      ;
; 0.311 ; h_count[0] ; h_count[0] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; h_count[6] ; h_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; h_count[4] ; h_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.432      ;
; 0.328 ; ena        ; rojo[0]    ; ena          ; clock_25MHz ; 0.000        ; 1.424      ; 1.876      ;
; 0.328 ; ena        ; rojo[1]    ; ena          ; clock_25MHz ; 0.000        ; 1.424      ; 1.876      ;
; 0.328 ; ena        ; rojo[2]    ; ena          ; clock_25MHz ; 0.000        ; 1.424      ; 1.876      ;
; 0.328 ; ena        ; rojo[3]    ; ena          ; clock_25MHz ; 0.000        ; 1.424      ; 1.876      ;
; 0.328 ; ena        ; verde[0]   ; ena          ; clock_25MHz ; 0.000        ; 1.424      ; 1.876      ;
; 0.328 ; ena        ; verde[1]   ; ena          ; clock_25MHz ; 0.000        ; 1.424      ; 1.876      ;
; 0.328 ; ena        ; verde[2]   ; ena          ; clock_25MHz ; 0.000        ; 1.424      ; 1.876      ;
; 0.328 ; ena        ; verde[3]   ; ena          ; clock_25MHz ; 0.000        ; 1.424      ; 1.876      ;
; 0.328 ; ena        ; azul[0]    ; ena          ; clock_25MHz ; 0.000        ; 1.424      ; 1.876      ;
; 0.328 ; ena        ; azul[1]    ; ena          ; clock_25MHz ; 0.000        ; 1.424      ; 1.876      ;
; 0.328 ; ena        ; azul[2]    ; ena          ; clock_25MHz ; 0.000        ; 1.424      ; 1.876      ;
; 0.328 ; ena        ; azul[3]    ; ena          ; clock_25MHz ; 0.000        ; 1.424      ; 1.876      ;
; 0.379 ; v_count[5] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.499      ;
; 0.383 ; v_count[8] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.503      ;
; 0.404 ; h_count[6] ; h_count[9] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.524      ;
; 0.446 ; h_count[1] ; h_count[2] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.566      ;
; 0.448 ; h_count[3] ; h_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.568      ;
; 0.452 ; v_count[7] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.572      ;
; 0.457 ; h_count[2] ; h_count[3] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; h_count[0] ; h_count[1] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; h_count[5] ; h_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.578      ;
; 0.460 ; h_count[2] ; h_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; h_count[5] ; h_count[5] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; h_count[0] ; h_count[2] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; v_count[6] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.582      ;
; 0.465 ; v_count[4] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; v_count[6] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.585      ;
; 0.468 ; h_count[8] ; h_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; v_count[4] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.588      ;
; 0.470 ; h_count[6] ; h_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.590      ;
; 0.473 ; h_count[4] ; h_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.593      ;
; 0.509 ; v_count[9] ; v_count[9] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.629      ;
; 0.509 ; h_count[1] ; h_count[3] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.629      ;
; 0.512 ; h_count[1] ; h_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.632      ;
; 0.514 ; h_count[3] ; h_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.634      ;
; 0.519 ; h_count[9] ; h_count[9] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.639      ;
; 0.521 ; h_count[5] ; h_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.641      ;
; 0.524 ; h_count[0] ; h_count[3] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.644      ;
; 0.526 ; h_count[2] ; h_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.646      ;
; 0.527 ; h_count[0] ; h_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; v_count[5] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.648      ;
; 0.531 ; v_count[4] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.651      ;
; 0.534 ; h_count[4] ; h_count[9] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; v_count[4] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.654      ;
; 0.536 ; h_count[1] ; h_count[9] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.656      ;
; 0.536 ; h_count[4] ; h_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.656      ;
; 0.543 ; h_count[1] ; h_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.663      ;
; 0.544 ; h_count[1] ; h_count[5] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.664      ;
; 0.545 ; v_count[3] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.665      ;
; 0.546 ; h_count[6] ; h_count[5] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.666      ;
; 0.547 ; h_count[6] ; h_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.667      ;
; 0.563 ; v_count[2] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.683      ;
; 0.570 ; v_count[9] ; v_count[0] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.690      ;
; 0.570 ; v_count[9] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.690      ;
; 0.570 ; v_count[9] ; v_count[3] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.690      ;
; 0.577 ; h_count[3] ; h_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.697      ;
; 0.578 ; h_count[1] ; h_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.698      ;
; 0.586 ; v_count[1] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.706      ;
; 0.589 ; h_count[2] ; h_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.709      ;
; 0.590 ; h_count[3] ; h_count[9] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.710      ;
; 0.591 ; v_count[5] ; v_count[7] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.711      ;
; 0.593 ; h_count[0] ; h_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.713      ;
; 0.594 ; v_count[5] ; v_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.714      ;
; 0.597 ; h_count[3] ; h_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.717      ;
; 0.598 ; h_count[3] ; h_count[5] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.718      ;
; 0.608 ; v_count[3] ; v_count[5] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.728      ;
; 0.611 ; v_count[3] ; v_count[6] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.731      ;
; 0.612 ; h_count[7] ; h_count[8] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.732      ;
; 0.612 ; v_count[0] ; v_count[4] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.732      ;
; 0.613 ; v_count[8] ; v_count[1] ; clock_25MHz  ; clock_25MHz ; 0.000        ; 0.036      ; 0.733      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ena'                                                                     ;
+-------+------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-----------+--------------+-------------+--------------+------------+------------+
; 0.698 ; v_count[3] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.450      ; 0.688      ;
; 0.756 ; v_count[4] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.450      ; 0.746      ;
; 0.810 ; h_count[8] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.460      ; 0.810      ;
; 0.812 ; v_count[7] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.450      ; 0.802      ;
; 0.832 ; h_count[7] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.382      ; 0.754      ;
; 0.853 ; v_count[9] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.450      ; 0.843      ;
; 0.864 ; v_count[9] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.452      ; 0.856      ;
; 0.873 ; h_count[8] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.382      ; 0.795      ;
; 0.873 ; v_count[4] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.452      ; 0.865      ;
; 0.885 ; v_count[8] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.450      ; 0.875      ;
; 0.895 ; v_count[0] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.452      ; 0.887      ;
; 0.904 ; h_count[4] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.382      ; 0.826      ;
; 0.905 ; h_count[5] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.382      ; 0.827      ;
; 0.910 ; v_count[1] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.450      ; 0.900      ;
; 0.910 ; v_count[7] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.452      ; 0.902      ;
; 0.914 ; v_count[6] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.450      ; 0.904      ;
; 0.916 ; v_count[5] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.450      ; 0.906      ;
; 0.918 ; h_count[9] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.382      ; 0.840      ;
; 0.918 ; h_count[6] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.382      ; 0.840      ;
; 0.960 ; h_count[6] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.460      ; 0.960      ;
; 0.983 ; v_count[8] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.452      ; 0.975      ;
; 0.984 ; v_count[0] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.450      ; 0.974      ;
; 0.994 ; h_count[4] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.460      ; 0.994      ;
; 1.012 ; v_count[6] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.452      ; 1.004      ;
; 1.013 ; h_count[5] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.460      ; 1.013      ;
; 1.014 ; v_count[5] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.452      ; 1.006      ;
; 1.026 ; v_count[3] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.452      ; 1.018      ;
; 1.028 ; v_count[1] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.452      ; 1.020      ;
; 1.033 ; v_count[2] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.452      ; 1.025      ;
; 1.048 ; h_count[9] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.460      ; 1.048      ;
; 1.059 ; h_count[1] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.382      ; 0.981      ;
; 1.060 ; v_count[2] ; Vsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.450      ; 1.050      ;
; 1.081 ; h_count[7] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.460      ; 1.081      ;
; 1.101 ; h_count[1] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.460      ; 1.101      ;
; 1.113 ; h_count[3] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.382      ; 1.035      ;
; 1.155 ; h_count[3] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.460      ; 1.155      ;
; 1.197 ; h_count[2] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.382      ; 1.119      ;
; 1.197 ; h_count[0] ; Hsync_aux ; clock_25MHz  ; ena         ; -0.500       ; 0.382      ; 1.119      ;
; 1.239 ; h_count[2] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.460      ; 1.239      ;
; 1.239 ; h_count[0] ; video_on  ; clock_25MHz  ; ena         ; -0.500       ; 0.460      ; 1.239      ;
+-------+------------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_25MHz'                                                                 ;
+--------+--------------+----------------+-----------------+-------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock       ; Clock Edge ; Target                            ;
+--------+--------------+----------------+-----------------+-------------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock_25MHz ; Rise       ; clock_25MHz                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; azul[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; azul[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; azul[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; azul[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; h_count[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; rojo[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; rojo[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; rojo[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; rojo[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; v_count[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; verde[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; verde[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; verde[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_25MHz ; Rise       ; verde[3]                          ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[0]                        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[1]                        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[2]                        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[3]                        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[9]                        ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[0]                           ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[1]                           ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[2]                           ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[3]                           ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[0]                           ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[1]                           ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[2]                           ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[3]                           ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[4]                        ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[5]                        ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[6]                        ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[7]                        ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[8]                        ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[0]                          ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[1]                          ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[2]                          ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[3]                          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[0]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[1]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[2]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[3]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[4]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[5]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[6]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[7]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[8]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[9]                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; clock_25MHz~input|o               ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[0]|clk                       ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[1]|clk                       ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[2]|clk                       ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; azul[3]|clk                       ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[0]|clk                       ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[1]|clk                       ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[2]|clk                       ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; rojo[3]|clk                       ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[0]|clk                    ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[1]|clk                    ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[2]|clk                    ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[3]|clk                    ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[4]|clk                    ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[5]|clk                    ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[6]|clk                    ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[7]|clk                    ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[8]|clk                    ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; v_count[9]|clk                    ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[0]|clk                      ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[1]|clk                      ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[2]|clk                      ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; verde[3]|clk                      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[0]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[1]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[2]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[3]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[4]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[5]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[6]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[7]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[8]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; h_count[9]|clk                    ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; clock_25MHz~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width ; clock_25MHz ; Rise       ; clock_25MHz~inputclkctrl|outclk   ;
+--------+--------------+----------------+-----------------+-------------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ena'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ena   ; Rise       ; ena                       ;
; 0.096  ; 0.096        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; Vsync_aux                 ;
; 0.096  ; 0.096        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; video_on                  ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Vsync_aux|datac           ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; video_on|datac            ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Hsync_aux|datad           ;
; 0.107  ; 0.107        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; Hsync_aux                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; ena~input|o               ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; ena~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; ena~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; ena~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; ena~input|i               ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; ena~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; ena~inputclkctrl|outclk   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; ena~input|o               ;
; 0.892  ; 0.892        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; Hsync_aux                 ;
; 0.897  ; 0.897        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Hsync_aux|datad           ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Vsync_aux|datac           ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; video_on|datac            ;
; 0.904  ; 0.904        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; Vsync_aux                 ;
; 0.904  ; 0.904        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; video_on                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; data_in[*]  ; clock_25MHz ; 1.056 ; 1.664 ; Rise       ; clock_25MHz     ;
;  data_in[0] ; clock_25MHz ; 1.056 ; 1.664 ; Rise       ; clock_25MHz     ;
;  data_in[1] ; clock_25MHz ; 0.866 ; 1.465 ; Rise       ; clock_25MHz     ;
;  data_in[2] ; clock_25MHz ; 0.986 ; 1.583 ; Rise       ; clock_25MHz     ;
;  data_in[3] ; clock_25MHz ; 0.927 ; 1.554 ; Rise       ; clock_25MHz     ;
; ena         ; clock_25MHz ; 0.501 ; 0.806 ; Rise       ; clock_25MHz     ;
+-------------+-------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+-------------+-------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+-------------+--------+--------+------------+-----------------+
; data_in[*]  ; clock_25MHz ; -0.651 ; -1.235 ; Rise       ; clock_25MHz     ;
;  data_in[0] ; clock_25MHz ; -0.652 ; -1.241 ; Rise       ; clock_25MHz     ;
;  data_in[1] ; clock_25MHz ; -0.651 ; -1.235 ; Rise       ; clock_25MHz     ;
;  data_in[2] ; clock_25MHz ; -0.686 ; -1.274 ; Rise       ; clock_25MHz     ;
;  data_in[3] ; clock_25MHz ; -0.715 ; -1.333 ; Rise       ; clock_25MHz     ;
; ena         ; clock_25MHz ; -0.247 ; -0.559 ; Rise       ; clock_25MHz     ;
+-------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; blue[*]    ; clock_25MHz ; 3.724 ; 3.801 ; Rise       ; clock_25MHz     ;
;  blue[0]   ; clock_25MHz ; 3.724 ; 3.801 ; Rise       ; clock_25MHz     ;
;  blue[1]   ; clock_25MHz ; 3.466 ; 3.552 ; Rise       ; clock_25MHz     ;
;  blue[2]   ; clock_25MHz ; 3.351 ; 3.421 ; Rise       ; clock_25MHz     ;
;  blue[3]   ; clock_25MHz ; 3.581 ; 3.686 ; Rise       ; clock_25MHz     ;
; green[*]   ; clock_25MHz ; 4.455 ; 4.660 ; Rise       ; clock_25MHz     ;
;  green[0]  ; clock_25MHz ; 3.698 ; 3.772 ; Rise       ; clock_25MHz     ;
;  green[1]  ; clock_25MHz ; 3.496 ; 3.583 ; Rise       ; clock_25MHz     ;
;  green[2]  ; clock_25MHz ; 3.590 ; 3.654 ; Rise       ; clock_25MHz     ;
;  green[3]  ; clock_25MHz ; 4.455 ; 4.660 ; Rise       ; clock_25MHz     ;
; red[*]     ; clock_25MHz ; 3.687 ; 3.814 ; Rise       ; clock_25MHz     ;
;  red[0]    ; clock_25MHz ; 3.616 ; 3.702 ; Rise       ; clock_25MHz     ;
;  red[1]    ; clock_25MHz ; 3.450 ; 3.507 ; Rise       ; clock_25MHz     ;
;  red[2]    ; clock_25MHz ; 3.326 ; 3.385 ; Rise       ; clock_25MHz     ;
;  red[3]    ; clock_25MHz ; 3.687 ; 3.814 ; Rise       ; clock_25MHz     ;
; Ena_datain ; ena         ; 3.893 ; 3.968 ; Fall       ; ena             ;
; Hsync      ; ena         ; 3.642 ; 3.688 ; Fall       ; ena             ;
; Vsync      ; ena         ; 3.742 ; 3.804 ; Fall       ; ena             ;
+------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; blue[*]    ; clock_25MHz ; 3.281 ; 3.348 ; Rise       ; clock_25MHz     ;
;  blue[0]   ; clock_25MHz ; 3.644 ; 3.718 ; Rise       ; clock_25MHz     ;
;  blue[1]   ; clock_25MHz ; 3.391 ; 3.473 ; Rise       ; clock_25MHz     ;
;  blue[2]   ; clock_25MHz ; 3.281 ; 3.348 ; Rise       ; clock_25MHz     ;
;  blue[3]   ; clock_25MHz ; 3.503 ; 3.605 ; Rise       ; clock_25MHz     ;
; green[*]   ; clock_25MHz ; 3.420 ; 3.504 ; Rise       ; clock_25MHz     ;
;  green[0]  ; clock_25MHz ; 3.621 ; 3.691 ; Rise       ; clock_25MHz     ;
;  green[1]  ; clock_25MHz ; 3.420 ; 3.504 ; Rise       ; clock_25MHz     ;
;  green[2]  ; clock_25MHz ; 3.517 ; 3.577 ; Rise       ; clock_25MHz     ;
;  green[3]  ; clock_25MHz ; 4.380 ; 4.582 ; Rise       ; clock_25MHz     ;
; red[*]     ; clock_25MHz ; 3.256 ; 3.313 ; Rise       ; clock_25MHz     ;
;  red[0]    ; clock_25MHz ; 3.542 ; 3.623 ; Rise       ; clock_25MHz     ;
;  red[1]    ; clock_25MHz ; 3.382 ; 3.436 ; Rise       ; clock_25MHz     ;
;  red[2]    ; clock_25MHz ; 3.256 ; 3.313 ; Rise       ; clock_25MHz     ;
;  red[3]    ; clock_25MHz ; 3.602 ; 3.724 ; Rise       ; clock_25MHz     ;
; Ena_datain ; ena         ; 3.824 ; 3.895 ; Fall       ; ena             ;
; Hsync      ; ena         ; 3.583 ; 3.626 ; Fall       ; ena             ;
; Vsync      ; ena         ; 3.677 ; 3.737 ; Fall       ; ena             ;
+------------+-------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.687  ; 0.207 ; N/A      ; N/A     ; -3.000              ;
;  clock_25MHz     ; -1.896  ; 0.207 ; N/A      ; N/A     ; -3.000              ;
;  ena             ; -2.687  ; 0.698 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -45.223 ; 0.0   ; 0.0      ; 0.0     ; -39.841             ;
;  clock_25MHz     ; -37.798 ; 0.000 ; N/A      ; N/A     ; -36.841             ;
;  ena             ; -7.425  ; 0.000 ; N/A      ; N/A     ; -3.000              ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; data_in[*]  ; clock_25MHz ; 1.919 ; 2.375 ; Rise       ; clock_25MHz     ;
;  data_in[0] ; clock_25MHz ; 1.919 ; 2.375 ; Rise       ; clock_25MHz     ;
;  data_in[1] ; clock_25MHz ; 1.595 ; 2.006 ; Rise       ; clock_25MHz     ;
;  data_in[2] ; clock_25MHz ; 1.821 ; 2.243 ; Rise       ; clock_25MHz     ;
;  data_in[3] ; clock_25MHz ; 1.697 ; 2.173 ; Rise       ; clock_25MHz     ;
; ena         ; clock_25MHz ; 0.896 ; 1.001 ; Rise       ; clock_25MHz     ;
+-------------+-------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+-------------+-------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+-------------+--------+--------+------------+-----------------+
; data_in[*]  ; clock_25MHz ; -0.651 ; -1.235 ; Rise       ; clock_25MHz     ;
;  data_in[0] ; clock_25MHz ; -0.652 ; -1.241 ; Rise       ; clock_25MHz     ;
;  data_in[1] ; clock_25MHz ; -0.651 ; -1.235 ; Rise       ; clock_25MHz     ;
;  data_in[2] ; clock_25MHz ; -0.686 ; -1.274 ; Rise       ; clock_25MHz     ;
;  data_in[3] ; clock_25MHz ; -0.715 ; -1.333 ; Rise       ; clock_25MHz     ;
; ena         ; clock_25MHz ; -0.247 ; -0.551 ; Rise       ; clock_25MHz     ;
+-------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; blue[*]    ; clock_25MHz ; 6.244 ; 6.230 ; Rise       ; clock_25MHz     ;
;  blue[0]   ; clock_25MHz ; 6.244 ; 6.230 ; Rise       ; clock_25MHz     ;
;  blue[1]   ; clock_25MHz ; 5.813 ; 5.835 ; Rise       ; clock_25MHz     ;
;  blue[2]   ; clock_25MHz ; 5.630 ; 5.632 ; Rise       ; clock_25MHz     ;
;  blue[3]   ; clock_25MHz ; 6.064 ; 6.051 ; Rise       ; clock_25MHz     ;
; green[*]   ; clock_25MHz ; 7.268 ; 7.366 ; Rise       ; clock_25MHz     ;
;  green[0]  ; clock_25MHz ; 6.148 ; 6.166 ; Rise       ; clock_25MHz     ;
;  green[1]  ; clock_25MHz ; 5.844 ; 5.872 ; Rise       ; clock_25MHz     ;
;  green[2]  ; clock_25MHz ; 5.958 ; 5.988 ; Rise       ; clock_25MHz     ;
;  green[3]  ; clock_25MHz ; 7.268 ; 7.366 ; Rise       ; clock_25MHz     ;
; red[*]     ; clock_25MHz ; 6.209 ; 6.245 ; Rise       ; clock_25MHz     ;
;  red[0]    ; clock_25MHz ; 6.008 ; 6.044 ; Rise       ; clock_25MHz     ;
;  red[1]    ; clock_25MHz ; 5.706 ; 5.746 ; Rise       ; clock_25MHz     ;
;  red[2]    ; clock_25MHz ; 5.577 ; 5.604 ; Rise       ; clock_25MHz     ;
;  red[3]    ; clock_25MHz ; 6.209 ; 6.245 ; Rise       ; clock_25MHz     ;
; Ena_datain ; ena         ; 6.051 ; 5.998 ; Fall       ; ena             ;
; Hsync      ; ena         ; 5.588 ; 5.553 ; Fall       ; ena             ;
; Vsync      ; ena         ; 5.780 ; 5.756 ; Fall       ; ena             ;
+------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; blue[*]    ; clock_25MHz ; 3.281 ; 3.348 ; Rise       ; clock_25MHz     ;
;  blue[0]   ; clock_25MHz ; 3.644 ; 3.718 ; Rise       ; clock_25MHz     ;
;  blue[1]   ; clock_25MHz ; 3.391 ; 3.473 ; Rise       ; clock_25MHz     ;
;  blue[2]   ; clock_25MHz ; 3.281 ; 3.348 ; Rise       ; clock_25MHz     ;
;  blue[3]   ; clock_25MHz ; 3.503 ; 3.605 ; Rise       ; clock_25MHz     ;
; green[*]   ; clock_25MHz ; 3.420 ; 3.504 ; Rise       ; clock_25MHz     ;
;  green[0]  ; clock_25MHz ; 3.621 ; 3.691 ; Rise       ; clock_25MHz     ;
;  green[1]  ; clock_25MHz ; 3.420 ; 3.504 ; Rise       ; clock_25MHz     ;
;  green[2]  ; clock_25MHz ; 3.517 ; 3.577 ; Rise       ; clock_25MHz     ;
;  green[3]  ; clock_25MHz ; 4.380 ; 4.582 ; Rise       ; clock_25MHz     ;
; red[*]     ; clock_25MHz ; 3.256 ; 3.313 ; Rise       ; clock_25MHz     ;
;  red[0]    ; clock_25MHz ; 3.542 ; 3.623 ; Rise       ; clock_25MHz     ;
;  red[1]    ; clock_25MHz ; 3.382 ; 3.436 ; Rise       ; clock_25MHz     ;
;  red[2]    ; clock_25MHz ; 3.256 ; 3.313 ; Rise       ; clock_25MHz     ;
;  red[3]    ; clock_25MHz ; 3.602 ; 3.724 ; Rise       ; clock_25MHz     ;
; Ena_datain ; ena         ; 3.824 ; 3.895 ; Fall       ; ena             ;
; Hsync      ; ena         ; 3.583 ; 3.626 ; Fall       ; ena             ;
; Vsync      ; ena         ; 3.677 ; 3.737 ; Fall       ; ena             ;
+------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; red[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Hsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Vsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Ena_datain    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock_25MHz             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ena                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; red[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; red[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; red[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; red[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; green[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; green[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; green[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; green[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; blue[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; blue[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; blue[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; blue[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; Hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Ena_datain    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; red[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; red[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; red[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; red[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; green[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; green[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; green[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; green[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; blue[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; blue[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; blue[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; blue[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; Hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Ena_datain    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clock_25MHz ; clock_25MHz ; 290      ; 0        ; 0        ; 0        ;
; ena         ; clock_25MHz ; 32       ; 44       ; 0        ; 0        ;
; clock_25MHz ; ena         ; 0        ; 0        ; 41       ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clock_25MHz ; clock_25MHz ; 290      ; 0        ; 0        ; 0        ;
; ena         ; clock_25MHz ; 32       ; 44       ; 0        ; 0        ;
; clock_25MHz ; ena         ; 0        ; 0        ; 41       ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 47    ; 47   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun May 26 18:22:18 2024
Info: Command: quartus_sta VGA_driver -c VGA_driver
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 3 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA_driver.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_25MHz clock_25MHz
    Info (332105): create_clock -period 1.000 -name ena ena
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.687
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.687              -7.425 ena 
    Info (332119):    -1.896             -37.798 clock_25MHz 
Info (332146): Worst-case hold slack is 0.395
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.395               0.000 clock_25MHz 
    Info (332119):     1.441               0.000 ena 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.000 clock_25MHz 
    Info (332119):    -3.000              -3.000 ena 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.375
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.375              -6.515 ena 
    Info (332119):    -1.634             -31.742 clock_25MHz 
Info (332146): Worst-case hold slack is 0.366
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.366               0.000 clock_25MHz 
    Info (332119):     1.333               0.000 ena 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.000 clock_25MHz 
    Info (332119):    -3.000              -3.000 ena 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.979
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.979              -2.581 ena 
    Info (332119):    -0.634             -15.910 clock_25MHz 
Info (332146): Worst-case hold slack is 0.207
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.207               0.000 clock_25MHz 
    Info (332119):     0.698               0.000 ena 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.841 clock_25MHz 
    Info (332119):    -3.000              -3.000 ena 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4625 megabytes
    Info: Processing ended: Sun May 26 18:22:19 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


