module and_gate(a,b,c);
  input a,b;
  output c;
  and(#15) a1(c,a,b);
 end module
 

   
  

  
