TimeQuest Timing Analyzer report for top
Sat Aug 24 19:52:56 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuclk'
 12. Slow Model Setup: 'pll0|altpll_component|pll|clk[0]'
 13. Slow Model Setup: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 14. Slow Model Setup: 'clkin'
 15. Slow Model Hold: 'cpuclk'
 16. Slow Model Hold: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 17. Slow Model Hold: 'pll0|altpll_component|pll|clk[0]'
 18. Slow Model Hold: 'clkin'
 19. Slow Model Minimum Pulse Width: 'cpuclk'
 20. Slow Model Minimum Pulse Width: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 21. Slow Model Minimum Pulse Width: 'pll0|altpll_component|pll|clk[0]'
 22. Slow Model Minimum Pulse Width: 'clkin'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Output Enable Times
 28. Minimum Output Enable Times
 29. Output Disable Times
 30. Minimum Output Disable Times
 31. Fast Model Setup Summary
 32. Fast Model Hold Summary
 33. Fast Model Recovery Summary
 34. Fast Model Removal Summary
 35. Fast Model Minimum Pulse Width Summary
 36. Fast Model Setup: 'cpuclk'
 37. Fast Model Setup: 'pll0|altpll_component|pll|clk[0]'
 38. Fast Model Setup: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 39. Fast Model Setup: 'clkin'
 40. Fast Model Hold: 'pll0|altpll_component|pll|clk[0]'
 41. Fast Model Hold: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 42. Fast Model Hold: 'cpuclk'
 43. Fast Model Hold: 'clkin'
 44. Fast Model Minimum Pulse Width: 'cpuclk'
 45. Fast Model Minimum Pulse Width: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 46. Fast Model Minimum Pulse Width: 'pll0|altpll_component|pll|clk[0]'
 47. Fast Model Minimum Pulse Width: 'clkin'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Output Enable Times
 53. Minimum Output Enable Times
 54. Output Disable Times
 55. Minimum Output Disable Times
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Setup Transfers
 62. Hold Transfers
 63. Report TCCS
 64. Report RSKM
 65. Unconstrained Paths
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                     ;
+-------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+-----------------------------------------+
; Clock Name                          ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                             ; Targets                                 ;
+-------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+-----------------------------------------+
; clkin                               ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { clkin }                               ;
; cpuclk                              ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { cpuclk }                              ;
; pll0|altpll_component|pll|clk[0]    ; Generated ; 12.500 ; 80.0 MHz   ; 0.000 ; 6.250  ; 50.00      ; 5         ; 8           ;       ;        ;           ;            ; false    ; clkin  ; pll0|altpll_component|pll|inclk[0] ; { pll0|altpll_component|pll|clk[0] }    ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { unibus:pdp11|rh11:rh0|sdspi:sd1|clk } ;
+-------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+-----------------------------------------+


+---------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                   ;
+------------+-----------------+-------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                          ; Note ;
+------------+-----------------+-------------------------------------+------+
; 8.14 MHz   ; 8.14 MHz        ; cpuclk                              ;      ;
; 104.43 MHz ; 104.43 MHz      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;      ;
; 144.32 MHz ; 144.32 MHz      ; clkin                               ;      ;
; 205.85 MHz ; 205.85 MHz      ; pll0|altpll_component|pll|clk[0]    ;      ;
+------------+-----------------+-------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------+
; Slow Model Setup Summary                                      ;
+-------------------------------------+---------+---------------+
; Clock                               ; Slack   ; End Point TNS ;
+-------------------------------------+---------+---------------+
; cpuclk                              ; -66.571 ; -193569.569   ;
; pll0|altpll_component|pll|clk[0]    ; -62.849 ; -4241.527     ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -14.056 ; -1425.555     ;
; clkin                               ; -8.969  ; -275.378      ;
+-------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; cpuclk                              ; -1.209 ; -46.730       ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -0.064 ; -0.082        ;
; pll0|altpll_component|pll|clk[0]    ; 0.052  ; 0.000         ;
; clkin                               ; 0.193  ; 0.000         ;
+-------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; cpuclk                              ; -2.064 ; -8393.188     ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -2.064 ; -432.008      ;
; pll0|altpll_component|pll|clk[0]    ; 5.139  ; 0.000         ;
; clkin                               ; 8.889  ; 0.000         ;
+-------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuclk'                                                                                                                                 ;
+---------+----------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -66.571 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|sr2[5]      ; cpuclk       ; cpuclk      ; 1.000        ; -0.001     ; 67.608     ;
; -66.571 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|sr2[2]      ; cpuclk       ; cpuclk      ; 1.000        ; -0.001     ; 67.608     ;
; -66.386 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[47]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.012     ; 67.412     ;
; -66.386 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[50]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.012     ; 67.412     ;
; -66.386 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[37]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.012     ; 67.412     ;
; -66.386 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[34]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.012     ; 67.412     ;
; -66.386 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[44]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.012     ; 67.412     ;
; -66.332 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[2]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 67.372     ;
; -66.332 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[18]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 67.372     ;
; -66.332 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[20]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 67.372     ;
; -66.332 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[9]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 67.372     ;
; -66.332 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[27]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 67.372     ;
; -66.332 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[49]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 67.372     ;
; -66.332 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[1]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 67.372     ;
; -66.273 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|sr2[6]      ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 67.308     ;
; -66.273 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|sr2[7]      ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 67.308     ;
; -66.273 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|sr2[3]      ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 67.308     ;
; -66.183 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|sr2[4]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 67.223     ;
; -66.126 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[3]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 67.164     ;
; -66.126 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[41]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 67.164     ;
; -66.126 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[40]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 67.164     ;
; -66.126 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[42]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 67.164     ;
; -66.126 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[43]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 67.164     ;
; -66.109 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[28]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 67.143     ;
; -66.085 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[24]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.012     ; 67.111     ;
; -66.085 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[26]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.012     ; 67.111     ;
; -66.061 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|sr2[5]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 67.101     ;
; -66.061 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|sr2[2]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 67.101     ;
; -66.007 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[19]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.008      ; 67.053     ;
; -66.007 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[11]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.008      ; 67.053     ;
; -66.007 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[10]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.008      ; 67.053     ;
; -66.007 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[8]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.008      ; 67.053     ;
; -66.007 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[6]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.008      ; 67.053     ;
; -65.970 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|sr2[5]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.014      ; 67.022     ;
; -65.970 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|sr2[2]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.014      ; 67.022     ;
; -65.910 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fec[3]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.020      ; 66.968     ;
; -65.910 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fec[1]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.020      ; 66.968     ;
; -65.910 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fec[2]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.020      ; 66.968     ;
; -65.876 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[47]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 66.905     ;
; -65.876 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[50]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 66.905     ;
; -65.876 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[37]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 66.905     ;
; -65.876 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[34]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 66.905     ;
; -65.876 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[44]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 66.905     ;
; -65.822 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[2]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 66.865     ;
; -65.822 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[18]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 66.865     ;
; -65.822 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[20]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 66.865     ;
; -65.822 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[9]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 66.865     ;
; -65.822 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[27]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 66.865     ;
; -65.822 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[49]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 66.865     ;
; -65.822 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[1]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 66.865     ;
; -65.803 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|sr2[5]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 66.843     ;
; -65.803 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|sr2[2]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 66.843     ;
; -65.785 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[47]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 66.826     ;
; -65.785 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[50]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 66.826     ;
; -65.785 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[37]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 66.826     ;
; -65.785 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[34]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 66.826     ;
; -65.785 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[44]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 66.826     ;
; -65.763 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|sr2[6]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 66.801     ;
; -65.763 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|sr2[7]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 66.801     ;
; -65.763 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|sr2[3]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 66.801     ;
; -65.731 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[2]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 66.786     ;
; -65.731 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[18]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 66.786     ;
; -65.731 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[20]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 66.786     ;
; -65.731 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[9]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 66.786     ;
; -65.731 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[27]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 66.786     ;
; -65.731 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[49]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 66.786     ;
; -65.731 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[1]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 66.786     ;
; -65.722 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[58]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.018      ; 66.778     ;
; -65.722 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[56]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.018      ; 66.778     ;
; -65.722 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[57]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.018      ; 66.778     ;
; -65.699 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[35]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 66.742     ;
; -65.699 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[32]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 66.742     ;
; -65.698 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[30]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 66.729     ;
; -65.698 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[29]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 66.729     ;
; -65.698 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[31]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 66.729     ;
; -65.679 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[12]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.008      ; 66.725     ;
; -65.679 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[16]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.008      ; 66.725     ;
; -65.679 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[17]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.008      ; 66.725     ;
; -65.679 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[15]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.008      ; 66.725     ;
; -65.679 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[13]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.008      ; 66.725     ;
; -65.679 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[5]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.008      ; 66.725     ;
; -65.679 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[0]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.008      ; 66.725     ;
; -65.673 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|sr2[4]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 66.716     ;
; -65.672 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|sr2[6]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.012      ; 66.722     ;
; -65.672 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|sr2[7]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.012      ; 66.722     ;
; -65.672 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|sr2[3]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.012      ; 66.722     ;
; -65.618 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|fbus_d[47]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 66.647     ;
; -65.618 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|fbus_d[50]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 66.647     ;
; -65.618 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|fbus_d[37]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 66.647     ;
; -65.618 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|fbus_d[34]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 66.647     ;
; -65.618 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|fbus_d[44]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 66.647     ;
; -65.616 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[3]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 66.657     ;
; -65.616 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[41]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 66.657     ;
; -65.616 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[40]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 66.657     ;
; -65.616 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[42]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 66.657     ;
; -65.616 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[43]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 66.657     ;
; -65.605 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|sr1_srcd[2] ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 66.639     ;
; -65.605 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|sr1_srcd[1] ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 66.639     ;
; -65.599 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[28]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.001     ; 66.636     ;
; -65.582 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|sr2[4]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 66.637     ;
+---------+----------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll0|altpll_component|pll|clk[0]'                                                                                                           ;
+---------+----------------------------------------+------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node          ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+------------------+--------------+----------------------------------+--------------+------------+------------+
; -62.849 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[15]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.429     ; 60.958     ;
; -62.849 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[14]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.429     ; 60.958     ;
; -62.849 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[13]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.429     ; 60.958     ;
; -62.849 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[11]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.429     ; 60.958     ;
; -62.849 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[9]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.429     ; 60.958     ;
; -62.849 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[8]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.429     ; 60.958     ;
; -62.849 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[7]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.429     ; 60.958     ;
; -62.849 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[6]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.429     ; 60.958     ;
; -62.849 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[5]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.429     ; 60.958     ;
; -62.849 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[3]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.429     ; 60.958     ;
; -62.849 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[2]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.429     ; 60.958     ;
; -62.849 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[1]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.429     ; 60.958     ;
; -62.849 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[4]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.429     ; 60.958     ;
; -62.849 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[12]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.429     ; 60.958     ;
; -62.849 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[10]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.429     ; 60.958     ;
; -62.339 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[15]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.451     ;
; -62.339 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[14]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.451     ;
; -62.339 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[13]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.451     ;
; -62.339 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[11]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.451     ;
; -62.339 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[9]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.451     ;
; -62.339 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[8]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.451     ;
; -62.339 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[7]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.451     ;
; -62.339 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[6]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.451     ;
; -62.339 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[5]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.451     ;
; -62.339 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[3]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.451     ;
; -62.339 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[2]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.451     ;
; -62.339 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[1]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.451     ;
; -62.339 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[4]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.451     ;
; -62.339 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[12]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.451     ;
; -62.339 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[10]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.451     ;
; -62.248 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[15]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.414     ; 60.372     ;
; -62.248 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[14]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.414     ; 60.372     ;
; -62.248 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[13]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.414     ; 60.372     ;
; -62.248 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[11]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.414     ; 60.372     ;
; -62.248 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[9]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.414     ; 60.372     ;
; -62.248 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[8]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.414     ; 60.372     ;
; -62.248 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[7]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.414     ; 60.372     ;
; -62.248 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[6]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.414     ; 60.372     ;
; -62.248 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[5]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.414     ; 60.372     ;
; -62.248 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[3]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.414     ; 60.372     ;
; -62.248 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[2]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.414     ; 60.372     ;
; -62.248 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[1]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.414     ; 60.372     ;
; -62.248 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[4]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.414     ; 60.372     ;
; -62.248 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[12]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.414     ; 60.372     ;
; -62.248 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[10]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.414     ; 60.372     ;
; -62.081 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[15]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.193     ;
; -62.081 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[14]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.193     ;
; -62.081 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[13]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.193     ;
; -62.081 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[11]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.193     ;
; -62.081 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[9]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.193     ;
; -62.081 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[8]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.193     ;
; -62.081 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[7]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.193     ;
; -62.081 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[6]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.193     ;
; -62.081 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[5]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.193     ;
; -62.081 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[3]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.193     ;
; -62.081 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[2]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.193     ;
; -62.081 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[1]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.193     ;
; -62.081 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[4]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.193     ;
; -62.081 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[12]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.193     ;
; -62.081 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[10]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.426     ; 60.193     ;
; -61.912 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[15]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.449     ; 60.001     ;
; -61.912 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[7]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.449     ; 60.001     ;
; -61.912 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[6]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.449     ; 60.001     ;
; -61.912 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[5]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.449     ; 60.001     ;
; -61.912 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[3]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.449     ; 60.001     ;
; -61.912 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[2]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.449     ; 60.001     ;
; -61.912 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[1]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.449     ; 60.001     ;
; -61.912 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[4]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.449     ; 60.001     ;
; -61.585 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; addrq[1]         ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.441     ; 59.682     ;
; -61.585 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; addrq[3]         ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.441     ; 59.682     ;
; -61.580 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; addrq[13]        ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.446     ; 59.672     ;
; -61.580 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; addrq[14]        ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.446     ; 59.672     ;
; -61.580 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; addrq[15]        ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.446     ; 59.672     ;
; -61.504 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[14]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.447     ; 59.595     ;
; -61.504 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[13]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.447     ; 59.595     ;
; -61.504 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[11]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.447     ; 59.595     ;
; -61.504 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[9]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.447     ; 59.595     ;
; -61.504 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[8]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.447     ; 59.595     ;
; -61.504 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[0]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.447     ; 59.595     ;
; -61.504 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[12]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.447     ; 59.595     ;
; -61.504 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[10]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.447     ; 59.595     ;
; -61.402 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[15]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.446     ; 59.494     ;
; -61.402 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[7]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.446     ; 59.494     ;
; -61.402 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[6]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.446     ; 59.494     ;
; -61.402 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[5]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.446     ; 59.494     ;
; -61.402 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[3]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.446     ; 59.494     ;
; -61.402 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[2]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.446     ; 59.494     ;
; -61.402 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[1]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.446     ; 59.494     ;
; -61.402 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[4]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.446     ; 59.494     ;
; -61.311 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[15]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.434     ; 59.415     ;
; -61.311 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[7]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.434     ; 59.415     ;
; -61.311 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[6]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.434     ; 59.415     ;
; -61.311 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[5]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.434     ; 59.415     ;
; -61.311 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[3]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.434     ; 59.415     ;
; -61.311 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[2]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.434     ; 59.415     ;
; -61.311 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[1]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.434     ; 59.415     ;
; -61.311 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[4]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.434     ; 59.415     ;
; -61.280 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; addrq[12]        ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.444     ; 59.374     ;
; -61.280 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; addrq[5]         ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.444     ; 59.374     ;
; -61.280 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; addrq[7]         ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -2.444     ; 59.374     ;
+---------+----------------------------------------+------------------+--------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                            ;
+---------+-------------------------------+--------------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                                    ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+--------------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -14.056 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 15.719     ;
; -14.041 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 15.703     ;
; -13.942 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 15.604     ;
; -13.791 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.126      ; 15.455     ;
; -13.700 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 15.362     ;
; -13.671 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 15.334     ;
; -13.656 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 15.318     ;
; -13.557 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 15.219     ;
; -13.406 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.126      ; 15.070     ;
; -13.319 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.134      ; 14.991     ;
; -13.315 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 14.977     ;
; -13.304 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.133      ; 14.975     ;
; -13.263 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 14.926     ;
; -13.248 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 14.910     ;
; -13.205 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.133      ; 14.876     ;
; -13.149 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 14.811     ;
; -13.075 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 14.738     ;
; -13.060 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 14.722     ;
; -13.054 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.135      ; 14.727     ;
; -13.052 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 14.715     ;
; -12.998 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.126      ; 14.662     ;
; -12.963 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.133      ; 14.634     ;
; -12.961 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 14.623     ;
; -12.957 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 14.620     ;
; -12.942 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 14.604     ;
; -12.907 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 14.569     ;
; -12.848 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.134      ; 14.520     ;
; -12.833 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 14.496     ;
; -12.833 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.133      ; 14.504     ;
; -12.810 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.126      ; 14.474     ;
; -12.734 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.133      ; 14.405     ;
; -12.719 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 14.381     ;
; -12.701 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.134      ; 14.373     ;
; -12.690 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 14.353     ;
; -12.686 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.133      ; 14.357     ;
; -12.674 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 14.336     ;
; -12.667 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 14.330     ;
; -12.655 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 14.318     ;
; -12.649 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 14.311     ;
; -12.639 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 14.301     ;
; -12.587 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.133      ; 14.258     ;
; -12.583 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.135      ; 14.256     ;
; -12.492 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.133      ; 14.163     ;
; -12.475 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 14.138     ;
; -12.460 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 14.122     ;
; -12.448 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 14.111     ;
; -12.438 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.134      ; 14.110     ;
; -12.436 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.135      ; 14.109     ;
; -12.423 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.133      ; 14.094     ;
; -12.345 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.133      ; 14.016     ;
; -12.315 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.134      ; 13.987     ;
; -12.315 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 13.977     ;
; -12.284 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 13.946     ;
; -12.280 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 13.942     ;
; -12.259 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 13.922     ;
; -12.250 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.126      ; 13.914     ;
; -12.220 ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 13.883     ;
; -12.167 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 13.829     ;
; -12.130 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.133      ; 13.801     ;
; -12.096 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.134      ; 13.768     ;
; -12.071 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 13.734     ;
; -12.040 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 13.703     ;
; -12.001 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[27] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 13.664     ;
; -11.985 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[27] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 13.647     ;
; -11.950 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 13.612     ;
; -11.941 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[18] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.134      ; 13.613     ;
; -11.925 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[18] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.133      ; 13.596     ;
; -11.924 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 13.587     ;
; -11.915 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 13.577     ;
; -11.913 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 13.576     ;
; -11.908 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 13.570     ;
; -11.897 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 13.559     ;
; -11.883 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.134      ; 13.555     ;
; -11.868 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.133      ; 13.539     ;
; -11.852 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 13.515     ;
; -11.845 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.134      ; 13.517     ;
; -11.844 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.134      ; 13.516     ;
; -11.835 ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 13.498     ;
; -11.830 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.133      ; 13.501     ;
; -11.802 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 13.464     ;
; -11.769 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.133      ; 13.440     ;
; -11.767 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.126      ; 13.431     ;
; -11.765 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.133      ; 13.436     ;
; -11.730 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.135      ; 13.403     ;
; -11.697 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.134      ; 13.369     ;
; -11.625 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.134      ; 13.297     ;
; -11.618 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.135      ; 13.291     ;
; -11.549 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 13.211     ;
; -11.545 ; unibus:pdp11|rh11:rh0|rmdc[8] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 13.208     ;
; -11.539 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[27] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 13.201     ;
; -11.538 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.124      ; 13.200     ;
; -11.537 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.133      ; 13.208     ;
; -11.527 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.133      ; 13.198     ;
; -11.511 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 13.174     ;
; -11.505 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.126      ; 13.169     ;
; -11.483 ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.134      ; 13.155     ;
; -11.479 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[18] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.133      ; 13.150     ;
; -11.478 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.134      ; 13.150     ;
; -11.470 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.126      ; 13.134     ;
; -11.427 ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 1.125      ; 13.090     ;
+---------+-------------------------------+--------------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clkin'                                                                                                                                                    ;
+--------+---------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.969 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdctrigger                      ; cpuclk       ; clkin       ; 1.000        ; 0.311      ; 10.318     ;
; -5.878 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[0]                          ; cpuclk       ; clkin       ; 1.000        ; 0.319      ; 7.235      ;
; -5.878 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[1]                          ; cpuclk       ; clkin       ; 1.000        ; 0.319      ; 7.235      ;
; -5.878 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[2]                          ; cpuclk       ; clkin       ; 1.000        ; 0.319      ; 7.235      ;
; -5.878 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[3]                          ; cpuclk       ; clkin       ; 1.000        ; 0.319      ; 7.235      ;
; -5.878 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[4]                          ; cpuclk       ; clkin       ; 1.000        ; 0.319      ; 7.235      ;
; -5.878 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[5]                          ; cpuclk       ; clkin       ; 1.000        ; 0.319      ; 7.235      ;
; -5.878 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[6]                          ; cpuclk       ; clkin       ; 1.000        ; 0.319      ; 7.235      ;
; -5.878 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[7]                          ; cpuclk       ; clkin       ; 1.000        ; 0.319      ; 7.235      ;
; -5.878 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[8]                          ; cpuclk       ; clkin       ; 1.000        ; 0.319      ; 7.235      ;
; -5.878 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[9]                          ; cpuclk       ; clkin       ; 1.000        ; 0.319      ; 7.235      ;
; -5.878 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[10]                         ; cpuclk       ; clkin       ; 1.000        ; 0.319      ; 7.235      ;
; -5.878 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[11]                         ; cpuclk       ; clkin       ; 1.000        ; 0.319      ; 7.235      ;
; -4.353 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.305      ; 5.696      ;
; -4.346 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.305      ; 5.689      ;
; -3.852 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.305      ; 5.195      ;
; -3.851 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.305      ; 5.194      ;
; -3.851 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.305      ; 5.194      ;
; -3.825 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.305      ; 5.168      ;
; -3.822 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.305      ; 5.165      ;
; -3.803 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; cpuclk       ; clkin       ; 0.500        ; 0.305      ; 4.646      ;
; -3.799 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; cpuclk       ; clkin       ; 0.500        ; 0.305      ; 4.642      ;
; -3.181 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]              ; cpuclk       ; clkin       ; 0.500        ; 0.305      ; 4.024      ;
; -3.181 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[0]              ; cpuclk       ; clkin       ; 0.500        ; 0.305      ; 4.024      ;
; -3.181 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[3]              ; cpuclk       ; clkin       ; 0.500        ; 0.305      ; 4.024      ;
; -3.181 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[2]              ; cpuclk       ; clkin       ; 0.500        ; 0.305      ; 4.024      ;
; -3.181 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[5]              ; cpuclk       ; clkin       ; 0.500        ; 0.305      ; 4.024      ;
; -3.181 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[4]              ; cpuclk       ; clkin       ; 0.500        ; 0.305      ; 4.024      ;
; -3.181 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]              ; cpuclk       ; clkin       ; 0.500        ; 0.305      ; 4.024      ;
; -2.986 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.309      ; 4.333      ;
; -2.986 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.309      ; 4.333      ;
; -2.986 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.309      ; 4.333      ;
; -2.799 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 0.500        ; 0.307      ; 3.644      ;
; -2.799 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ; cpuclk       ; clkin       ; 0.500        ; 0.307      ; 3.644      ;
; -2.799 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 0.500        ; 0.307      ; 3.644      ;
; -2.799 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 0.500        ; 0.307      ; 3.644      ;
; -2.799 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 0.500        ; 0.307      ; 3.644      ;
; -2.799 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 0.500        ; 0.307      ; 3.644      ;
; -2.799 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 0.500        ; 0.307      ; 3.644      ;
; -2.717 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; cpuclk       ; clkin       ; 0.500        ; 0.305      ; 3.560      ;
; -2.711 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; cpuclk       ; clkin       ; 0.500        ; 0.305      ; 3.554      ;
; -2.500 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; cpuclk       ; clkin       ; 0.500        ; 0.311      ; 3.349      ;
; -2.500 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; cpuclk       ; clkin       ; 0.500        ; 0.311      ; 3.349      ;
; -2.450 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.296      ; 3.784      ;
; -2.450 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.296      ; 3.784      ;
; -2.450 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.296      ; 3.784      ;
; -2.204 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]             ; cpuclk       ; clkin       ; 1.000        ; 0.307      ; 3.549      ;
; -2.204 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]             ; cpuclk       ; clkin       ; 1.000        ; 0.307      ; 3.549      ;
; -2.167 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_sample[0]                  ; cpuclk       ; clkin       ; 1.000        ; 0.296      ; 3.501      ;
; -2.167 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_sample[1]                  ; cpuclk       ; clkin       ; 1.000        ; 0.296      ; 3.501      ;
; -2.167 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_sample[2]                  ; cpuclk       ; clkin       ; 1.000        ; 0.296      ; 3.501      ;
; -2.167 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_sample[3]                  ; cpuclk       ; clkin       ; 1.000        ; 0.296      ; 3.501      ;
; -2.167 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_sample[4]                  ; cpuclk       ; clkin       ; 1.000        ; 0.296      ; 3.501      ;
; -1.910 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_sample[0]                  ; cpuclk       ; clkin       ; 1.000        ; 0.310      ; 3.258      ;
; -1.910 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_sample[1]                  ; cpuclk       ; clkin       ; 1.000        ; 0.310      ; 3.258      ;
; -1.910 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_sample[2]                  ; cpuclk       ; clkin       ; 1.000        ; 0.310      ; 3.258      ;
; -1.910 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_sample[4]                  ; cpuclk       ; clkin       ; 1.000        ; 0.310      ; 3.258      ;
; -1.910 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_sample[3]                  ; cpuclk       ; clkin       ; 1.000        ; 0.310      ; 3.258      ;
; -1.885 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.303      ; 3.226      ;
; -1.885 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.303      ; 3.226      ;
; -1.885 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.303      ; 3.226      ;
; -1.885 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.303      ; 3.226      ;
; -1.885 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.303      ; 3.226      ;
; -1.885 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.303      ; 3.226      ;
; -1.885 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.303      ; 3.226      ;
; -1.885 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[7]                     ; cpuclk       ; clkin       ; 1.000        ; 0.303      ; 3.226      ;
; -1.885 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[8]                     ; cpuclk       ; clkin       ; 1.000        ; 0.303      ; 3.226      ;
; -1.835 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; cpuclk       ; clkin       ; 0.500        ; 0.311      ; 2.684      ;
; -1.834 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_copy                       ; cpuclk       ; clkin       ; 1.000        ; 0.308      ; 3.180      ;
; -1.832 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; cpuclk       ; clkin       ; 0.500        ; 0.311      ; 2.681      ;
; -1.808 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.296      ; 3.142      ;
; -1.808 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.296      ; 3.142      ;
; -1.808 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.296      ; 3.142      ;
; -1.808 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.296      ; 3.142      ;
; -1.808 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.296      ; 3.142      ;
; -1.808 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.296      ; 3.142      ;
; -1.808 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.296      ; 3.142      ;
; -1.732 ; unibus:pdp11|kl11:kl0|tx_buf[4]       ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 0.500        ; 0.308      ; 2.578      ;
; -1.690 ; unibus:pdp11|kl11:kl0|tx_buf[0]       ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 0.500        ; 0.308      ; 2.536      ;
; -1.565 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[9]                     ; cpuclk       ; clkin       ; 1.000        ; 0.297      ; 2.900      ;
; -1.565 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[10]                    ; cpuclk       ; clkin       ; 1.000        ; 0.297      ; 2.900      ;
; -1.565 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[11]                    ; cpuclk       ; clkin       ; 1.000        ; 0.297      ; 2.900      ;
; -1.565 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[12]                    ; cpuclk       ; clkin       ; 1.000        ; 0.297      ; 2.900      ;
; -1.565 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[13]                    ; cpuclk       ; clkin       ; 1.000        ; 0.297      ; 2.900      ;
; -1.565 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[15]                    ; cpuclk       ; clkin       ; 1.000        ; 0.297      ; 2.900      ;
; -1.565 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[16]                    ; cpuclk       ; clkin       ; 1.000        ; 0.297      ; 2.900      ;
; -1.565 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[17]                    ; cpuclk       ; clkin       ; 1.000        ; 0.297      ; 2.900      ;
; -1.565 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[18]                    ; cpuclk       ; clkin       ; 1.000        ; 0.297      ; 2.900      ;
; -1.565 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[14]                    ; cpuclk       ; clkin       ; 1.000        ; 0.297      ; 2.900      ;
; -1.559 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|tx                              ; cpuclk       ; clkin       ; 1.000        ; 0.300      ; 2.897      ;
; -1.543 ; unibus:pdp11|kl11:kl0|tx_buf[1]       ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 0.500        ; 0.308      ; 2.389      ;
; -1.543 ; unibus:pdp11|kl11:kl0|tx_buf[2]       ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 0.500        ; 0.308      ; 2.389      ;
; -1.370 ; unibus:pdp11|kl11:kl0|tx_buf[6]       ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 0.500        ; 0.301      ; 2.209      ;
; -1.350 ; unibus:pdp11|kl11:kl0|tx_buf[3]       ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 0.500        ; 0.301      ; 2.189      ;
; -1.322 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit        ; cpuclk       ; clkin       ; 1.000        ; 0.309      ; 2.669      ;
; -1.320 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rxfilter[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.286      ; 2.644      ;
; -1.320 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rxfilter[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.286      ; 2.644      ;
; -1.320 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rxfilter[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.286      ; 2.644      ;
; -1.320 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rxfilter[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.286      ; 2.644      ;
; -1.320 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rxfilter[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.286      ; 2.644      ;
+--------+---------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuclk'                                                                                                                                              ;
+--------+-----------+---------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                 ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.209 ; dati[14]  ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[14]                ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 1.511      ;
; -1.194 ; dati[8]   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[8]                 ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 1.526      ;
; -1.190 ; dati[12]  ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[12]                ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 1.530      ;
; -1.074 ; dati[13]  ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[13]                ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 1.646      ;
; -0.949 ; dati[0]   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[0]                 ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.433      ; 1.770      ;
; -0.945 ; dati[10]  ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[10]                ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.433      ; 1.774      ;
; -0.937 ; dati[7]   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[7]                 ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.433      ; 1.782      ;
; -0.918 ; dati[9]   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[9]                 ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 1.802      ;
; -0.907 ; dati[6]   ; unibus:pdp11|cpu:cpu0|alus_input[6]                     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.431      ; 1.810      ;
; -0.836 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_dst7a          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.436      ; 1.886      ;
; -0.832 ; dati[3]   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[3]                 ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.433      ; 1.887      ;
; -0.831 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_store_alu_w    ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.436      ; 1.891      ;
; -0.780 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_dst7b          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.432      ; 1.938      ;
; -0.774 ; dati[6]   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[6]                 ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.433      ; 1.945      ;
; -0.772 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_jsra           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.432      ; 1.946      ;
; -0.769 ; dati[4]   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[4]                 ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.436      ; 1.953      ;
; -0.769 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_trapa          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.432      ; 1.949      ;
; -0.762 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_rtsa           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.433      ; 1.957      ;
; -0.762 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_src4w          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.433      ; 1.957      ;
; -0.759 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|trap_vector[2]             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.437      ; 1.964      ;
; -0.684 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_src5a          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 2.036      ;
; -0.681 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_src3a          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 2.039      ;
; -0.650 ; dati[5]   ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[5]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.437      ; 2.073      ;
; -0.650 ; dati[2]   ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[2]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.436      ; 2.072      ;
; -0.628 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_rtia           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.430      ; 2.088      ;
; -0.624 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_dst6a          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.430      ; 2.092      ;
; -0.622 ; dati[1]   ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[1]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.436      ; 2.100      ;
; -0.621 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_dst3a          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.430      ; 2.095      ;
; -0.621 ; dati[5]   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[5]                 ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.436      ; 2.101      ;
; -0.621 ; dati[15]  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[15] ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.436      ; 2.101      ;
; -0.604 ; dati[7]   ; unibus:pdp11|cpu:cpu0|alus_input[7]                     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.431      ; 2.113      ;
; -0.561 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_d[3]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.433      ; 2.158      ;
; -0.561 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_d[6]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.433      ; 2.158      ;
; -0.556 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|bg6                        ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.436      ; 2.166      ;
; -0.556 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_trap           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.436      ; 2.166      ;
; -0.551 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_src6a          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.429      ; 2.164      ;
; -0.550 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_src7b          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.429      ; 2.165      ;
; -0.548 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_src7a          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.429      ; 2.167      ;
; -0.498 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|yellow_stack_trap          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.430      ; 2.218      ;
; -0.497 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_dst5a          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.430      ; 2.219      ;
; -0.494 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|psw[12]                    ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.432      ; 2.224      ;
; -0.494 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|psw[13]                    ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.432      ; 2.224      ;
; -0.490 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_rtib           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.430      ; 2.226      ;
; -0.485 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_jsrb           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.432      ; 2.233      ;
; -0.484 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|ir_rtt                     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.433      ; 2.235      ;
; -0.477 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_jsrc           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.432      ; 2.241      ;
; -0.464 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_init           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.433      ; 2.255      ;
; -0.457 ; dati[1]   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[1]                 ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.436      ; 2.265      ;
; -0.454 ; dati[2]   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[2]                 ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.436      ; 2.268      ;
; -0.424 ; dati[11]  ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[11]                ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.436      ; 2.298      ;
; -0.391 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|pdststate.state_jmp        ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.437      ; 2.332      ;
; -0.369 ; dati[3]   ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[3]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.433      ; 2.350      ;
; -0.354 ; dati[14]  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[14] ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.435      ; 2.367      ;
; -0.332 ; dati[9]   ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[9]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.435      ; 2.389      ;
; -0.329 ; dati[8]   ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[8]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 2.391      ;
; -0.323 ; slowreset ; unibus:pdp11|cpu:cpu0|state.state_init                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 2.397      ;
; -0.298 ; dati[13]  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[13] ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 2.422      ;
; -0.289 ; dati[4]   ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[4]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.436      ; 2.433      ;
; -0.281 ; slowreset ; unibus:pdp11|rh0_bg                                     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.433      ; 2.438      ;
; -0.260 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_waddr[2]              ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.435      ; 2.461      ;
; -0.260 ; dati[6]   ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[6]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.433      ; 2.459      ;
; -0.260 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_waddr[1]              ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.435      ; 2.461      ;
; -0.260 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_waddr[0]              ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.435      ; 2.461      ;
; -0.251 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_d[0]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.435      ; 2.470      ;
; -0.223 ; slowreset ; unibus:pdp11|cpu:cpu0|state.state_rsv                   ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.433      ; 2.496      ;
; -0.218 ; slowreset ; unibus:pdp11|cpu:cpu0|state.state_trap                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.433      ; 2.501      ;
; -0.213 ; slowreset ; unibus:pdp11|xu:xu0|pcsr2_pcbb[15]                      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.429      ; 2.502      ;
; -0.213 ; slowreset ; unibus:pdp11|xu:xu0|pcsr2_pcbb[11]                      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.429      ; 2.502      ;
; -0.212 ; slowreset ; unibus:pdp11|xu:xu0|pcsr2_pcbb[8]                       ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.429      ; 2.503      ;
; -0.210 ; dati[11]  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[11] ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.426      ; 2.502      ;
; -0.196 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[10]              ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.431      ; 2.521      ;
; -0.195 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[9]               ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.433      ; 2.524      ;
; -0.195 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[13]              ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.431      ; 2.522      ;
; -0.193 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[15]              ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.431      ; 2.524      ;
; -0.193 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[11]              ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.431      ; 2.524      ;
; -0.193 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[12]              ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.431      ; 2.524      ;
; -0.191 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[14]              ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.431      ; 2.526      ;
; -0.177 ; slowreset ; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_d[1]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.439      ; 2.548      ;
; -0.168 ; slowreset ; unibus:pdp11|xu:xu0|interrupt_state.i_req               ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.426      ; 2.544      ;
; -0.166 ; slowreset ; unibus:pdp11|npr_state.npr_idle                         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.426      ; 2.546      ;
; -0.164 ; slowreset ; unibus:pdp11|xu:xu0|interrupt_state.i_wait              ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.426      ; 2.548      ;
; -0.153 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[1]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 2.567      ;
; -0.147 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[14] ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 2.573      ;
; -0.147 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[11] ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 2.573      ;
; -0.143 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[3]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 2.577      ;
; -0.143 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[8]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 2.577      ;
; -0.141 ; dati[6]   ; unibus:pdp11|cpu:cpu0|ir_mtpi                           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.431      ; 2.576      ;
; -0.141 ; slowreset ; unibus:pdp11|cpu_npr                                    ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.433      ; 2.578      ;
; -0.139 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[2]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 2.581      ;
; -0.139 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[9]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 2.581      ;
; -0.139 ; slowreset ; unibus:pdp11|xu:xu0|pcsr1_state[1]                      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.424      ; 2.571      ;
; -0.136 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[12] ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 2.584      ;
; -0.133 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[6]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 2.587      ;
; -0.133 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[15] ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 2.587      ;
; -0.131 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[5]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 2.589      ;
; -0.131 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[10] ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 2.589      ;
; -0.130 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[4]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 2.590      ;
; -0.130 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[13] ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 2.590      ;
; -0.129 ; slowreset ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[7]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 2.591      ;
; -0.102 ; dati[12]  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[12] ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.434      ; 2.618      ;
+--------+-----------+---------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------+---------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                           ; To Node                                                             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------+---------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.064 ; unibus:pdp11|rh11:rh0|sdspi:sd1|write_start                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_idle                    ; cpuclk                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 1.126      ; 1.348      ;
; -0.018 ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_ack                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_done                           ; cpuclk                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 1.126      ; 1.394      ;
; 0.124  ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_start                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_idle                    ; cpuclk                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 1.140      ; 1.550      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_sendcmd0                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_sendcmd0                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr7                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr7                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_read_data_waitstart ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_read_data_waitstart ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr3                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr3                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr3                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr3                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_wait                    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_wait                    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_write_checkresponse ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_write_checkresponse ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data               ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data               ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write_last              ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write_last              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[5]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[5]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[8]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[8]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_crc                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_crc                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2              ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|need_400khz                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|need_400khz                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd0           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd0           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1wait              ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1wait              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_idle                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_idle                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_reset               ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_reset               ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|idle                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|idle                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write                   ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write                   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|write_done                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|write_done                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_done                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_done                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[17]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[17]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[18]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[18]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[19]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[19]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[20]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[20]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[21]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[21]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[22]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[22]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[23]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[23]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[24]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[24]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[25]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[25]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[26]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[26]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[27]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[27]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[28]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[28]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[29]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[29]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[30]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[30]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_cs                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_cs                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[1]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[1]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[38]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[38]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.613  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[36]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.899      ;
; 0.615  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_write_checkresponse ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write_checkresponse     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.901      ;
; 0.618  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.904      ;
; 0.619  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_checkacmd41             ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.905      ;
; 0.619  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[45]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[46]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.905      ;
; 0.621  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.907      ;
; 0.621  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.907      ;
; 0.621  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[27]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.907      ;
; 0.622  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.908      ;
; 0.624  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.910      ;
+--------+---------------------------------------------------------------------+---------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll0|altpll_component|pll|clk[0]'                                                                                                            ;
+-------+--------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.052 ; cpuclk             ; cpuclk             ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.116      ; 0.731      ;
; 0.445 ; sram_ub_n~reg0     ; sram_ub_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sram_lb_n~reg0     ; sram_lb_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.621 ; clk_fsm.clk_ne     ; clk_fsm.clk_e      ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.907      ;
; 0.627 ; clk_fsm.clk_e      ; clk_fsm.clk_se     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.913      ;
; 0.638 ; clk_fsm.clk_n      ; clk_fsm.clk_ne     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.924      ;
; 0.643 ; clk_fsm.clk_idle   ; sram_ce_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.929      ;
; 0.644 ; clk_fsm.clk_idle   ; clk_fsm.clk_n      ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.930      ;
; 0.645 ; clk_fsm.clk_idle   ; sram_we_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.931      ;
; 0.646 ; clk_fsm.clk_idle   ; sram_oe_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.932      ;
; 0.747 ; clk_fsm.clk_w      ; sram_oe_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.033      ;
; 0.749 ; clk_fsm.clk_w      ; sram_we_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.035      ;
; 0.751 ; clk_fsm.clk_w      ; sram_ce_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.037      ;
; 0.772 ; clk_fsm.clk_sw     ; clk_fsm.clk_w      ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.058      ;
; 0.784 ; clk_fsm.clk_s      ; clk_fsm.clk_sw     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.070      ;
; 1.006 ; clk_fsm.clk_se     ; clk_fsm.clk_s      ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.292      ;
; 1.096 ; slowresetdelay[11] ; slowresetdelay[11] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.382      ;
; 1.162 ; clk_fsm.clk_w      ; sram_ub_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.163 ; clk_fsm.clk_n      ; sram_dq[0]~en      ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.449      ;
; 1.223 ; slowresetdelay[5]  ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.509      ;
; 1.353 ; clk_fsm.clk_n      ; sram_ub_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.639      ;
; 1.373 ; slowresetdelay[4]  ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.659      ;
; 1.379 ; clk_fsm.clk_nw     ; slowresetdelay[0]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.665      ;
; 1.379 ; clk_fsm.clk_nw     ; slowresetdelay[1]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.665      ;
; 1.379 ; clk_fsm.clk_nw     ; slowresetdelay[2]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.665      ;
; 1.379 ; clk_fsm.clk_nw     ; slowresetdelay[3]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.665      ;
; 1.379 ; clk_fsm.clk_nw     ; slowresetdelay[4]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.665      ;
; 1.379 ; clk_fsm.clk_nw     ; slowresetdelay[6]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.665      ;
; 1.379 ; clk_fsm.clk_nw     ; slowresetdelay[7]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.665      ;
; 1.379 ; clk_fsm.clk_nw     ; slowresetdelay[9]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.665      ;
; 1.379 ; clk_fsm.clk_nw     ; slowresetdelay[5]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.665      ;
; 1.450 ; slowresetdelay[1]  ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.736      ;
; 1.478 ; slowresetdelay[10] ; slowresetdelay[10] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.764      ;
; 1.508 ; clk_fsm.clk_w      ; sram_lb_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.794      ;
; 1.562 ; clk_fsm.clk_n      ; sram_we_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.848      ;
; 1.562 ; clk_fsm.clk_n      ; sram_oe_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.848      ;
; 1.562 ; clk_fsm.clk_n      ; sram_ce_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.848      ;
; 1.568 ; slowresetdelay[7]  ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.854      ;
; 1.602 ; slowresetdelay[6]  ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.888      ;
; 1.607 ; slowresetdelay[0]  ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.893      ;
; 1.610 ; clk_fsm.clk_nw     ; slowresetdelay[8]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.897      ;
; 1.610 ; clk_fsm.clk_nw     ; slowresetdelay[10] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.897      ;
; 1.610 ; clk_fsm.clk_nw     ; slowresetdelay[11] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.897      ;
; 1.699 ; clk_fsm.clk_n      ; sram_lb_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.985      ;
; 1.717 ; clk_fsm.clk_idle   ; sram_dq[0]~en      ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.003      ;
; 1.723 ; slowresetdelay[10] ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.008      ;
; 1.738 ; slowresetdelay[8]  ; slowresetdelay[8]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.024      ;
; 1.753 ; clk_fsm.clk_idle   ; sram_ub_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.039      ;
; 1.811 ; slowresetdelay[3]  ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.097      ;
; 1.825 ; clk_fsm.clk_w      ; sram_dq[0]~en      ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.111      ;
; 1.844 ; slowresetdelay[2]  ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.130      ;
; 1.874 ; slowresetdelay[8]  ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.159      ;
; 1.911 ; slowresetdelay[10] ; slowresetdelay[11] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.197      ;
; 1.951 ; slowresetdelay[8]  ; slowresetdelay[10] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.237      ;
; 1.976 ; slowresetdelay[3]  ; slowresetdelay[3]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.262      ;
; 2.023 ; slowresetdelay[0]  ; slowresetdelay[0]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.309      ;
; 2.031 ; slowresetdelay[8]  ; slowresetdelay[11] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.317      ;
; 2.038 ; slowresetdelay[4]  ; slowresetdelay[4]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.324      ;
; 2.055 ; slowresetdelay[2]  ; slowresetdelay[2]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.341      ;
; 2.063 ; slowresetdelay[1]  ; slowresetdelay[1]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.349      ;
; 2.074 ; slowresetdelay[11] ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.359      ;
; 2.096 ; slowresetdelay[9]  ; slowresetdelay[9]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.382      ;
; 2.099 ; clk_fsm.clk_idle   ; sram_lb_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.385      ;
; 2.145 ; slowresetdelay[9]  ; slowresetdelay[10] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.432      ;
; 2.162 ; slowresetdelay[5]  ; slowresetdelay[5]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.448      ;
; 2.208 ; slowresetdelay[6]  ; slowresetdelay[6]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.494      ;
; 2.225 ; slowresetdelay[9]  ; slowresetdelay[11] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.512      ;
; 2.255 ; slowresetdelay[8]  ; slowresetdelay[9]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.540      ;
; 2.261 ; clk_fsm.clk_s      ; dati[7]            ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.549      ;
; 2.261 ; clk_fsm.clk_s      ; dati[6]            ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.549      ;
; 2.261 ; clk_fsm.clk_s      ; dati[3]            ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.549      ;
; 2.261 ; clk_fsm.clk_s      ; dati[0]            ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.549      ;
; 2.261 ; clk_fsm.clk_s      ; dati[10]           ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.549      ;
; 2.277 ; slowresetdelay[7]  ; slowresetdelay[10] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.564      ;
; 2.323 ; clk_fsm.clk_s      ; dati[15]           ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.608      ;
; 2.323 ; clk_fsm.clk_s      ; dati[11]           ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.608      ;
; 2.330 ; clk_fsm.clk_s      ; dati[5]            ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.615      ;
; 2.330 ; clk_fsm.clk_s      ; dati[2]            ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.615      ;
; 2.330 ; clk_fsm.clk_s      ; dati[1]            ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.615      ;
; 2.330 ; clk_fsm.clk_s      ; dati[4]            ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.615      ;
; 2.331 ; slowresetdelay[7]  ; slowresetdelay[7]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.617      ;
; 2.348 ; slowresetdelay[9]  ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.634      ;
; 2.357 ; slowresetdelay[7]  ; slowresetdelay[11] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.644      ;
; 2.390 ; slowresetdelay[6]  ; slowresetdelay[10] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.677      ;
; 2.403 ; clk_fsm.clk_n      ; addrq[11]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 2.686      ;
; 2.403 ; clk_fsm.clk_n      ; addrq[0]           ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 2.686      ;
; 2.416 ; slowresetdelay[7]  ; slowresetdelay[8]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.703      ;
; 2.429 ; slowresetdelay[5]  ; slowresetdelay[10] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.716      ;
; 2.436 ; slowresetdelay[2]  ; slowresetdelay[3]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.722      ;
; 2.470 ; slowresetdelay[6]  ; slowresetdelay[11] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.757      ;
; 2.484 ; slowresetdelay[0]  ; slowresetdelay[1]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.770      ;
; 2.485 ; slowresetdelay[4]  ; slowresetdelay[10] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.772      ;
; 2.489 ; slowresetdelay[1]  ; slowresetdelay[2]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.775      ;
; 2.509 ; slowresetdelay[5]  ; slowresetdelay[11] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.796      ;
; 2.518 ; slowresetdelay[1]  ; slowresetdelay[3]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.804      ;
; 2.529 ; slowresetdelay[6]  ; slowresetdelay[8]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.816      ;
; 2.553 ; clk_fsm.clk_s      ; dati[14]           ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.840      ;
; 2.553 ; clk_fsm.clk_s      ; dati[13]           ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.840      ;
; 2.553 ; clk_fsm.clk_s      ; dati[9]            ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.840      ;
; 2.553 ; clk_fsm.clk_s      ; dati[8]            ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.840      ;
+-------+--------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clkin'                                                                                                                                                                                        ;
+-------+-------------------------------------------------------+-------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.193 ; slowreset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.000        ; 2.733      ; 3.212      ;
; 0.418 ; slowreset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.000        ; 2.732      ; 3.436      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit        ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit        ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|rxf                             ; unibus:pdp11|kl11:kl0|rxf                             ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit         ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_state.recv_idle            ; unibus:pdp11|kl11:kl0|recv_state.recv_idle            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kw11l:kw0|lineclk                        ; unibus:pdp11|kw11l:kw0|lineclk                        ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_stopbit  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_stopbit  ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_idle     ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_idle     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.491 ; slowreset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.000        ; 2.733      ; 3.510      ;
; 0.491 ; slowreset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.000        ; 2.733      ; 3.510      ;
; 0.492 ; slowreset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.000        ; 2.733      ; 3.511      ;
; 0.620 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[4]           ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[4]           ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.906      ;
; 0.624 ; unibus:pdp11|kl11:kl0|rxfilter[0]                     ; unibus:pdp11|kl11:kl0|rxfilter[1]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[6]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[6]         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.910      ;
; 0.627 ; unibus:pdp11|kl11:kl0|rxfilter[2]                     ; unibus:pdp11|kl11:kl0|rxfilter[3]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.913      ;
; 0.628 ; unibus:pdp11|kl11:kl0|rxfilter[4]                     ; unibus:pdp11|kl11:kl0|rxfilter[5]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.914      ;
; 0.628 ; unibus:pdp11|kw11l:kw0|counter[18]                    ; unibus:pdp11|kw11l:kw0|counter[18]                    ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.914      ;
; 0.629 ; unibus:pdp11|kl11:kl0|rxfilter[3]                     ; unibus:pdp11|kl11:kl0|rxfilter[4]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; unibus:pdp11|kl11:kl0|xmit_sample[4]                  ; unibus:pdp11|kl11:kl0|xmit_sample[4]                  ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; unibus:pdp11|kl11:kl0|recv_count[4]                   ; unibus:pdp11|kl11:kl0|recv_count[4]                   ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.915      ;
; 0.632 ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[18]             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[18]             ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.918      ;
; 0.635 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.921      ;
; 0.636 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[4]           ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[4]           ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.922      ;
; 0.636 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; unibus:pdp11|kl11:kl0|tx                              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.922      ;
; 0.638 ; unibus:pdp11|kl11:kl0|cdc[11]                         ; unibus:pdp11|kl11:kl0|cdc[11]                         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.924      ;
; 0.638 ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[11]                  ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[11]                  ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.924      ;
; 0.641 ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.927      ;
; 0.647 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.933      ;
; 0.660 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_stopbit  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_idle     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.946      ;
; 0.661 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_stopbit  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.947      ;
; 0.669 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.955      ;
; 0.672 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; unibus:pdp11|xu:xu0|kl11:kl0|tx                       ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.958      ;
; 0.673 ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.959      ;
; 0.676 ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.962      ;
; 0.736 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; unibus:pdp11|kl11:kl0|tx                              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.022      ;
; 0.767 ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[0]      ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[1]      ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.053      ;
; 0.769 ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]             ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]             ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.055      ;
; 0.781 ; unibus:pdp11|kl11:kl0|rxfilter[5]                     ; unibus:pdp11|kl11:kl0|rxfilter[6]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.067      ;
; 0.782 ; unibus:pdp11|kl11:kl0|rxfilter[1]                     ; unibus:pdp11|kl11:kl0|rxfilter[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.068      ;
; 0.820 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; unibus:pdp11|xu:xu0|kl11:kl0|tx                       ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.106      ;
; 0.830 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[2]                ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[2]              ; cpuclk                           ; clkin       ; -0.500       ; 0.298      ; 0.914      ;
; 0.832 ; slowreset                                             ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.000        ; 2.742      ; 3.860      ;
; 0.832 ; slowreset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|recv_copy                ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.000        ; 2.742      ; 3.860      ;
; 0.835 ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied                ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[0]      ; cpuclk                           ; clkin       ; -0.500       ; 0.296      ; 0.917      ;
; 0.841 ; slowreset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_idle     ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.000        ; 2.742      ; 3.869      ;
; 0.845 ; slowreset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.000        ; 2.742      ; 3.873      ;
; 0.845 ; slowreset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_stopbit  ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.000        ; 2.742      ; 3.873      ;
; 0.875 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.161      ;
; 0.877 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.163      ;
; 0.878 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.164      ;
; 0.879 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.165      ;
; 0.884 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.170      ;
; 0.884 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.170      ;
; 0.934 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.220      ;
; 0.937 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.223      ;
; 0.941 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.227      ;
; 0.942 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.228      ;
; 0.944 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.230      ;
; 0.950 ; unibus:pdp11|kl11:kl0|rxfilter[6]                     ; unibus:pdp11|kl11:kl0|rxfilter[7]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.236      ;
; 0.960 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[2]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[2]         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.246      ;
; 0.960 ; unibus:pdp11|kw11l:kw0|counter[0]                     ; unibus:pdp11|kw11l:kw0|counter[0]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.246      ;
; 0.960 ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[0]              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[0]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.246      ;
; 0.963 ; unibus:pdp11|kl11:kl0|recv_count[0]                   ; unibus:pdp11|kl11:kl0|recv_count[0]                   ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.249      ;
; 0.964 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[3]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[3]         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[5]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[5]         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.250      ;
; 0.966 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[0]           ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[0]           ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 1.252      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuclk'                                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_we_reg       ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll0|altpll_component|pll|clk[0]'                                                            ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target             ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------+
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[0]           ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[0]           ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[10]          ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[10]          ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[11]          ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[11]          ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[12]          ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[12]          ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[13]          ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[13]          ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[14]          ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[14]          ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[15]          ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[15]          ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[1]           ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[1]           ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[2]           ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[2]           ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[3]           ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[3]           ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[4]           ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[4]           ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[5]           ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[5]           ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[6]           ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[6]           ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[7]           ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[7]           ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[8]           ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[8]           ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[9]           ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[9]           ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_e      ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_e      ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_idle   ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_idle   ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_n      ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_n      ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_ne     ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_ne     ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_nw     ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_nw     ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_s      ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_s      ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_se     ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_se     ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_sw     ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_sw     ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_w      ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_w      ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuclk             ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuclk             ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[0]            ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[0]            ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[10]           ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[10]           ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[11]           ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[11]           ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[12]           ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[12]           ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[13]           ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[13]           ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[14]           ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[14]           ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[15]           ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[15]           ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[1]            ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[1]            ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[2]            ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[2]            ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[3]            ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[3]            ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[4]            ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[4]            ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[5]            ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[5]            ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[6]            ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[6]            ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[7]            ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[7]            ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[8]            ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[8]            ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[9]            ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[9]            ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowreset          ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowreset          ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[0]  ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[0]  ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[10] ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[10] ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[11] ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[11] ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[1]  ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[1]  ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[2]  ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[2]  ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[3]  ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[3]  ;
; 5.139 ; 6.250        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[4]  ;
; 5.139 ; 6.250        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[4]  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clkin'                                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[10]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[10]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[11]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[11]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[2]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[2]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[3]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[3]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[4]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[4]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[5]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[5]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[6]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[6]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[7]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[7]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[8]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[8]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[9]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[9]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdctrigger               ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdctrigger               ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[0]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[0]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[1]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[1]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[2]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[2]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[0]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[0]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[1]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[1]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[2]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[2]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[3]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[3]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[4]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[4]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[5]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[5]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[6]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[6]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_copy                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_copy                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[0]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[0]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[1]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[1]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[2]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[2]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[3]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[3]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[4]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[4]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[0]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[0]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[1]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[1]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[2]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[2]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[3]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[3]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[4]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[4]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_data     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_data     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_idle     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_idle     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxf                      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxf                      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[0]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[0]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[1]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[1]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[2]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[2]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[3]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[3]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[4]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[4]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[5]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[5]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[6]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[6]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[7]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[7]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|tx                       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|tx                       ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                           ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port    ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; rx           ; clkin                               ; 0.171 ; 0.171 ; Rise       ; clkin                               ;
; xu_miso      ; cpuclk                              ; 0.356 ; 0.356 ; Rise       ; cpuclk                              ;
; resetbtn     ; clkin                               ; 3.731 ; 3.731 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_dq[*]   ; clkin                               ; 3.681 ; 3.681 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[0]  ; clkin                               ; 3.587 ; 3.587 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[1]  ; clkin                               ; 3.359 ; 3.359 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[2]  ; clkin                               ; 3.377 ; 3.377 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[3]  ; clkin                               ; 3.377 ; 3.377 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[4]  ; clkin                               ; 3.325 ; 3.325 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[5]  ; clkin                               ; 3.381 ; 3.381 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[6]  ; clkin                               ; 3.106 ; 3.106 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[7]  ; clkin                               ; 3.077 ; 3.077 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[8]  ; clkin                               ; 3.073 ; 3.073 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[9]  ; clkin                               ; 3.303 ; 3.303 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[10] ; clkin                               ; 3.236 ; 3.236 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[11] ; clkin                               ; 3.368 ; 3.368 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[12] ; clkin                               ; 3.379 ; 3.379 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[13] ; clkin                               ; 3.681 ; 3.681 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[14] ; clkin                               ; 3.389 ; 3.389 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[15] ; clkin                               ; 3.398 ; 3.398 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_miso  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.411 ; 4.411 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                              ;
+--------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port    ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+--------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; rx           ; clkin                               ; 0.077  ; 0.077  ; Rise       ; clkin                               ;
; xu_miso      ; cpuclk                              ; 0.103  ; 0.103  ; Rise       ; cpuclk                              ;
; resetbtn     ; clkin                               ; -2.092 ; -2.092 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_dq[*]   ; clkin                               ; -2.825 ; -2.825 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[0]  ; clkin                               ; -3.339 ; -3.339 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[1]  ; clkin                               ; -3.111 ; -3.111 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[2]  ; clkin                               ; -3.129 ; -3.129 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[3]  ; clkin                               ; -3.129 ; -3.129 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[4]  ; clkin                               ; -3.077 ; -3.077 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[5]  ; clkin                               ; -3.133 ; -3.133 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[6]  ; clkin                               ; -2.858 ; -2.858 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[7]  ; clkin                               ; -2.829 ; -2.829 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[8]  ; clkin                               ; -2.825 ; -2.825 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[9]  ; clkin                               ; -3.055 ; -3.055 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[10] ; clkin                               ; -2.988 ; -2.988 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[11] ; clkin                               ; -3.120 ; -3.120 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[12] ; clkin                               ; -3.131 ; -3.131 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[13] ; clkin                               ; -3.433 ; -3.433 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[14] ; clkin                               ; -3.141 ; -3.141 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[15] ; clkin                               ; -3.150 ; -3.150 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_miso  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.680  ; 0.680  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+--------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; tx             ; clkin                               ; 7.571  ; 7.571  ; Rise       ; clkin                               ;
; tx2            ; clkin                               ; 8.010  ; 8.010  ; Rise       ; clkin                               ;
; dclk1          ; cpuclk                              ; 4.333  ;        ; Rise       ; cpuclk                              ;
; dclk2          ; cpuclk                              ; 8.636  ; 8.636  ; Rise       ; cpuclk                              ;
; dd0[*]         ; cpuclk                              ; 59.200 ; 59.200 ; Rise       ; cpuclk                              ;
;  dd0[2]        ; cpuclk                              ; 59.200 ; 59.200 ; Rise       ; cpuclk                              ;
;  dd0[3]        ; cpuclk                              ; 58.790 ; 58.790 ; Rise       ; cpuclk                              ;
; dd2[*]         ; cpuclk                              ; 62.552 ; 62.552 ; Rise       ; cpuclk                              ;
;  dd2[0]        ; cpuclk                              ; 29.433 ; 29.433 ; Rise       ; cpuclk                              ;
;  dd2[1]        ; cpuclk                              ; 61.287 ; 61.287 ; Rise       ; cpuclk                              ;
;  dd2[2]        ; cpuclk                              ; 60.387 ; 60.387 ; Rise       ; cpuclk                              ;
;  dd2[3]        ; cpuclk                              ; 61.731 ; 61.731 ; Rise       ; cpuclk                              ;
;  dd2[4]        ; cpuclk                              ; 61.788 ; 61.788 ; Rise       ; cpuclk                              ;
;  dd2[5]        ; cpuclk                              ; 61.217 ; 61.217 ; Rise       ; cpuclk                              ;
;  dd2[6]        ; cpuclk                              ; 61.935 ; 61.935 ; Rise       ; cpuclk                              ;
;  dd2[7]        ; cpuclk                              ; 62.552 ; 62.552 ; Rise       ; cpuclk                              ;
; dd3[*]         ; cpuclk                              ; 62.741 ; 62.741 ; Rise       ; cpuclk                              ;
;  dd3[0]        ; cpuclk                              ; 60.429 ; 60.429 ; Rise       ; cpuclk                              ;
;  dd3[1]        ; cpuclk                              ; 61.618 ; 61.618 ; Rise       ; cpuclk                              ;
;  dd3[2]        ; cpuclk                              ; 59.935 ; 59.935 ; Rise       ; cpuclk                              ;
;  dd3[3]        ; cpuclk                              ; 61.751 ; 61.751 ; Rise       ; cpuclk                              ;
;  dd3[4]        ; cpuclk                              ; 61.336 ; 61.336 ; Rise       ; cpuclk                              ;
;  dd3[5]        ; cpuclk                              ; 61.262 ; 61.262 ; Rise       ; cpuclk                              ;
;  dd3[6]        ; cpuclk                              ; 61.918 ; 61.918 ; Rise       ; cpuclk                              ;
;  dd3[7]        ; cpuclk                              ; 62.741 ; 62.741 ; Rise       ; cpuclk                              ;
; sram_addr[*]   ; cpuclk                              ; 63.426 ; 63.426 ; Rise       ; cpuclk                              ;
;  sram_addr[0]  ; cpuclk                              ; 60.915 ; 60.915 ; Rise       ; cpuclk                              ;
;  sram_addr[1]  ; cpuclk                              ; 61.326 ; 61.326 ; Rise       ; cpuclk                              ;
;  sram_addr[2]  ; cpuclk                              ; 62.955 ; 62.955 ; Rise       ; cpuclk                              ;
;  sram_addr[3]  ; cpuclk                              ; 61.803 ; 61.803 ; Rise       ; cpuclk                              ;
;  sram_addr[4]  ; cpuclk                              ; 62.045 ; 62.045 ; Rise       ; cpuclk                              ;
;  sram_addr[5]  ; cpuclk                              ; 60.486 ; 60.486 ; Rise       ; cpuclk                              ;
;  sram_addr[6]  ; cpuclk                              ; 61.217 ; 61.217 ; Rise       ; cpuclk                              ;
;  sram_addr[7]  ; cpuclk                              ; 61.305 ; 61.305 ; Rise       ; cpuclk                              ;
;  sram_addr[8]  ; cpuclk                              ; 60.899 ; 60.899 ; Rise       ; cpuclk                              ;
;  sram_addr[9]  ; cpuclk                              ; 60.710 ; 60.710 ; Rise       ; cpuclk                              ;
;  sram_addr[10] ; cpuclk                              ; 61.526 ; 61.526 ; Rise       ; cpuclk                              ;
;  sram_addr[11] ; cpuclk                              ; 61.197 ; 61.197 ; Rise       ; cpuclk                              ;
;  sram_addr[12] ; cpuclk                              ; 61.899 ; 61.899 ; Rise       ; cpuclk                              ;
;  sram_addr[13] ; cpuclk                              ; 62.261 ; 62.261 ; Rise       ; cpuclk                              ;
;  sram_addr[14] ; cpuclk                              ; 63.426 ; 63.426 ; Rise       ; cpuclk                              ;
;  sram_addr[15] ; cpuclk                              ; 62.002 ; 62.002 ; Rise       ; cpuclk                              ;
;  sram_addr[16] ; cpuclk                              ; 62.778 ; 62.778 ; Rise       ; cpuclk                              ;
;  sram_addr[17] ; cpuclk                              ; 62.434 ; 62.434 ; Rise       ; cpuclk                              ;
; sseg0[*]       ; cpuclk                              ; 10.028 ; 10.028 ; Rise       ; cpuclk                              ;
;  sseg0[0]      ; cpuclk                              ; 9.641  ; 9.641  ; Rise       ; cpuclk                              ;
;  sseg0[1]      ; cpuclk                              ; 9.560  ; 9.560  ; Rise       ; cpuclk                              ;
;  sseg0[2]      ; cpuclk                              ; 10.028 ; 10.028 ; Rise       ; cpuclk                              ;
;  sseg0[3]      ; cpuclk                              ; 9.942  ; 9.942  ; Rise       ; cpuclk                              ;
;  sseg0[4]      ; cpuclk                              ; 9.421  ; 9.421  ; Rise       ; cpuclk                              ;
;  sseg0[5]      ; cpuclk                              ; 9.947  ; 9.947  ; Rise       ; cpuclk                              ;
;  sseg0[6]      ; cpuclk                              ; 9.429  ; 9.429  ; Rise       ; cpuclk                              ;
; sseg1[*]       ; cpuclk                              ; 9.806  ; 9.806  ; Rise       ; cpuclk                              ;
;  sseg1[0]      ; cpuclk                              ; 9.095  ; 9.095  ; Rise       ; cpuclk                              ;
;  sseg1[1]      ; cpuclk                              ; 9.398  ; 9.398  ; Rise       ; cpuclk                              ;
;  sseg1[2]      ; cpuclk                              ; 9.389  ; 9.389  ; Rise       ; cpuclk                              ;
;  sseg1[3]      ; cpuclk                              ; 9.408  ; 9.408  ; Rise       ; cpuclk                              ;
;  sseg1[4]      ; cpuclk                              ; 9.755  ; 9.755  ; Rise       ; cpuclk                              ;
;  sseg1[5]      ; cpuclk                              ; 9.806  ; 9.806  ; Rise       ; cpuclk                              ;
;  sseg1[6]      ; cpuclk                              ; 9.793  ; 9.793  ; Rise       ; cpuclk                              ;
; sseg2[*]       ; cpuclk                              ; 9.370  ; 9.370  ; Rise       ; cpuclk                              ;
;  sseg2[0]      ; cpuclk                              ; 9.344  ; 9.344  ; Rise       ; cpuclk                              ;
;  sseg2[1]      ; cpuclk                              ; 8.992  ; 8.992  ; Rise       ; cpuclk                              ;
;  sseg2[2]      ; cpuclk                              ; 9.024  ; 9.024  ; Rise       ; cpuclk                              ;
;  sseg2[3]      ; cpuclk                              ; 9.039  ; 9.039  ; Rise       ; cpuclk                              ;
;  sseg2[4]      ; cpuclk                              ; 9.357  ; 9.357  ; Rise       ; cpuclk                              ;
;  sseg2[5]      ; cpuclk                              ; 9.335  ; 9.335  ; Rise       ; cpuclk                              ;
;  sseg2[6]      ; cpuclk                              ; 9.370  ; 9.370  ; Rise       ; cpuclk                              ;
; sseg3[*]       ; cpuclk                              ; 11.096 ; 11.096 ; Rise       ; cpuclk                              ;
;  sseg3[0]      ; cpuclk                              ; 10.454 ; 10.454 ; Rise       ; cpuclk                              ;
;  sseg3[1]      ; cpuclk                              ; 10.462 ; 10.462 ; Rise       ; cpuclk                              ;
;  sseg3[2]      ; cpuclk                              ; 10.928 ; 10.928 ; Rise       ; cpuclk                              ;
;  sseg3[3]      ; cpuclk                              ; 10.362 ; 10.362 ; Rise       ; cpuclk                              ;
;  sseg3[4]      ; cpuclk                              ; 10.700 ; 10.700 ; Rise       ; cpuclk                              ;
;  sseg3[5]      ; cpuclk                              ; 9.945  ; 9.945  ; Rise       ; cpuclk                              ;
;  sseg3[6]      ; cpuclk                              ; 11.096 ; 11.096 ; Rise       ; cpuclk                              ;
; xu_cs          ; cpuclk                              ; 7.570  ; 7.570  ; Rise       ; cpuclk                              ;
; xu_mosi        ; cpuclk                              ; 7.636  ; 7.636  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 8.777  ; 8.777  ; Rise       ; cpuclk                              ;
; dclk1          ; cpuclk                              ;        ; 4.333  ; Fall       ; cpuclk                              ;
; dd0[*]         ; cpuclk                              ; 37.755 ; 37.755 ; Fall       ; cpuclk                              ;
;  dd0[2]        ; cpuclk                              ; 37.755 ; 37.755 ; Fall       ; cpuclk                              ;
;  dd0[3]        ; cpuclk                              ; 37.345 ; 37.345 ; Fall       ; cpuclk                              ;
; dd2[*]         ; cpuclk                              ; 41.954 ; 41.954 ; Fall       ; cpuclk                              ;
;  dd2[0]        ; cpuclk                              ; 10.103 ; 10.103 ; Fall       ; cpuclk                              ;
;  dd2[1]        ; cpuclk                              ; 40.689 ; 40.689 ; Fall       ; cpuclk                              ;
;  dd2[2]        ; cpuclk                              ; 39.789 ; 39.789 ; Fall       ; cpuclk                              ;
;  dd2[3]        ; cpuclk                              ; 41.133 ; 41.133 ; Fall       ; cpuclk                              ;
;  dd2[4]        ; cpuclk                              ; 41.190 ; 41.190 ; Fall       ; cpuclk                              ;
;  dd2[5]        ; cpuclk                              ; 40.619 ; 40.619 ; Fall       ; cpuclk                              ;
;  dd2[6]        ; cpuclk                              ; 41.337 ; 41.337 ; Fall       ; cpuclk                              ;
;  dd2[7]        ; cpuclk                              ; 41.954 ; 41.954 ; Fall       ; cpuclk                              ;
; dd3[*]         ; cpuclk                              ; 42.143 ; 42.143 ; Fall       ; cpuclk                              ;
;  dd3[0]        ; cpuclk                              ; 39.831 ; 39.831 ; Fall       ; cpuclk                              ;
;  dd3[1]        ; cpuclk                              ; 41.020 ; 41.020 ; Fall       ; cpuclk                              ;
;  dd3[2]        ; cpuclk                              ; 39.337 ; 39.337 ; Fall       ; cpuclk                              ;
;  dd3[3]        ; cpuclk                              ; 41.153 ; 41.153 ; Fall       ; cpuclk                              ;
;  dd3[4]        ; cpuclk                              ; 40.738 ; 40.738 ; Fall       ; cpuclk                              ;
;  dd3[5]        ; cpuclk                              ; 40.664 ; 40.664 ; Fall       ; cpuclk                              ;
;  dd3[6]        ; cpuclk                              ; 41.320 ; 41.320 ; Fall       ; cpuclk                              ;
;  dd3[7]        ; cpuclk                              ; 42.143 ; 42.143 ; Fall       ; cpuclk                              ;
; sram_addr[*]   ; cpuclk                              ; 42.828 ; 42.828 ; Fall       ; cpuclk                              ;
;  sram_addr[0]  ; cpuclk                              ; 40.317 ; 40.317 ; Fall       ; cpuclk                              ;
;  sram_addr[1]  ; cpuclk                              ; 40.728 ; 40.728 ; Fall       ; cpuclk                              ;
;  sram_addr[2]  ; cpuclk                              ; 42.357 ; 42.357 ; Fall       ; cpuclk                              ;
;  sram_addr[3]  ; cpuclk                              ; 41.205 ; 41.205 ; Fall       ; cpuclk                              ;
;  sram_addr[4]  ; cpuclk                              ; 41.447 ; 41.447 ; Fall       ; cpuclk                              ;
;  sram_addr[5]  ; cpuclk                              ; 39.888 ; 39.888 ; Fall       ; cpuclk                              ;
;  sram_addr[6]  ; cpuclk                              ; 40.619 ; 40.619 ; Fall       ; cpuclk                              ;
;  sram_addr[7]  ; cpuclk                              ; 40.707 ; 40.707 ; Fall       ; cpuclk                              ;
;  sram_addr[8]  ; cpuclk                              ; 40.301 ; 40.301 ; Fall       ; cpuclk                              ;
;  sram_addr[9]  ; cpuclk                              ; 40.112 ; 40.112 ; Fall       ; cpuclk                              ;
;  sram_addr[10] ; cpuclk                              ; 40.928 ; 40.928 ; Fall       ; cpuclk                              ;
;  sram_addr[11] ; cpuclk                              ; 40.599 ; 40.599 ; Fall       ; cpuclk                              ;
;  sram_addr[12] ; cpuclk                              ; 41.301 ; 41.301 ; Fall       ; cpuclk                              ;
;  sram_addr[13] ; cpuclk                              ; 41.663 ; 41.663 ; Fall       ; cpuclk                              ;
;  sram_addr[14] ; cpuclk                              ; 42.828 ; 42.828 ; Fall       ; cpuclk                              ;
;  sram_addr[15] ; cpuclk                              ; 41.404 ; 41.404 ; Fall       ; cpuclk                              ;
;  sram_addr[16] ; cpuclk                              ; 42.180 ; 42.180 ; Fall       ; cpuclk                              ;
;  sram_addr[17] ; cpuclk                              ; 41.836 ; 41.836 ; Fall       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 5.342  ;        ; Fall       ; cpuclk                              ;
; sram_ce_n      ; clkin                               ; 6.379  ; 6.379  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_dq[*]     ; clkin                               ; 5.730  ; 5.730  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[0]    ; clkin                               ; 5.481  ; 5.481  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[1]    ; clkin                               ; 5.497  ; 5.497  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[2]    ; clkin                               ; 5.246  ; 5.246  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[3]    ; clkin                               ; 5.225  ; 5.225  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[4]    ; clkin                               ; 4.911  ; 4.911  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[5]    ; clkin                               ; 4.909  ; 4.909  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[6]    ; clkin                               ; 5.219  ; 5.219  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[7]    ; clkin                               ; 5.238  ; 5.238  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[8]    ; clkin                               ; 5.270  ; 5.270  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[9]    ; clkin                               ; 5.195  ; 5.195  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[10]   ; clkin                               ; 5.493  ; 5.493  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[11]   ; clkin                               ; 5.171  ; 5.171  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[12]   ; clkin                               ; 5.278  ; 5.278  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[13]   ; clkin                               ; 5.477  ; 5.477  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[14]   ; clkin                               ; 5.494  ; 5.494  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[15]   ; clkin                               ; 5.730  ; 5.730  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_lb_n      ; clkin                               ; 6.069  ; 6.069  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_oe_n      ; clkin                               ; 5.487  ; 5.487  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_ub_n      ; clkin                               ; 5.866  ; 5.866  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_we_n      ; clkin                               ; 4.966  ; 4.966  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg0[*]       ; clkin                               ; 7.813  ; 7.813  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[0]      ; clkin                               ; 7.348  ; 7.348  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[1]      ; clkin                               ; 6.920  ; 6.920  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[2]      ; clkin                               ; 7.813  ; 7.813  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[3]      ; clkin                               ; 7.655  ; 7.655  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[4]      ; clkin                               ; 7.578  ; 7.578  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[5]      ; clkin                               ; 7.345  ; 7.345  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[6]      ; clkin                               ; 7.346  ; 7.346  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg1[*]       ; clkin                               ; 7.810  ; 7.810  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[0]      ; clkin                               ; 7.527  ; 7.527  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[1]      ; clkin                               ; 7.774  ; 7.774  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[2]      ; clkin                               ; 7.776  ; 7.776  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[3]      ; clkin                               ; 7.810  ; 7.810  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[4]      ; clkin                               ; 7.450  ; 7.450  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[5]      ; clkin                               ; 7.493  ; 7.493  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[6]      ; clkin                               ; 7.480  ; 7.480  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg2[*]       ; clkin                               ; 8.217  ; 8.217  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[0]      ; clkin                               ; 8.148  ; 8.148  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[1]      ; clkin                               ; 7.838  ; 7.838  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[2]      ; clkin                               ; 7.644  ; 7.644  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[3]      ; clkin                               ; 7.648  ; 7.648  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[4]      ; clkin                               ; 7.931  ; 7.931  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[5]      ; clkin                               ; 7.939  ; 7.939  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[6]      ; clkin                               ; 8.217  ; 8.217  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg3[*]       ; clkin                               ; 8.638  ; 8.638  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[0]      ; clkin                               ; 7.951  ; 7.951  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[1]      ; clkin                               ; 8.638  ; 8.638  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[2]      ; clkin                               ; 8.400  ; 8.400  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[3]      ; clkin                               ; 7.864  ; 7.864  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[4]      ; clkin                               ; 7.945  ; 7.945  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[5]      ; clkin                               ; 8.107  ; 8.107  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[6]      ; clkin                               ; 8.390  ; 8.390  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; greenled[*]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 10.760 ; 10.760 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[0]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.882  ; 9.882  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[1]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.359  ; 9.359  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[2]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.595  ; 9.595  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[3]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 10.760 ; 10.760 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.743  ; 8.743  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.580  ; 9.580  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 5.599  ;        ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;        ; 5.599  ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; tx             ; clkin                               ; 7.571  ; 7.571  ; Rise       ; clkin                               ;
; tx2            ; clkin                               ; 8.010  ; 8.010  ; Rise       ; clkin                               ;
; dclk1          ; cpuclk                              ; 4.333  ;        ; Rise       ; cpuclk                              ;
; dclk2          ; cpuclk                              ; 8.636  ; 8.636  ; Rise       ; cpuclk                              ;
; dd0[*]         ; cpuclk                              ; 10.535 ; 10.535 ; Rise       ; cpuclk                              ;
;  dd0[2]        ; cpuclk                              ; 11.030 ; 11.030 ; Rise       ; cpuclk                              ;
;  dd0[3]        ; cpuclk                              ; 10.535 ; 10.535 ; Rise       ; cpuclk                              ;
; dd2[*]         ; cpuclk                              ; 9.125  ; 9.125  ; Rise       ; cpuclk                              ;
;  dd2[0]        ; cpuclk                              ; 12.134 ; 12.134 ; Rise       ; cpuclk                              ;
;  dd2[1]        ; cpuclk                              ; 11.539 ; 11.539 ; Rise       ; cpuclk                              ;
;  dd2[2]        ; cpuclk                              ; 9.125  ; 9.125  ; Rise       ; cpuclk                              ;
;  dd2[3]        ; cpuclk                              ; 10.545 ; 10.545 ; Rise       ; cpuclk                              ;
;  dd2[4]        ; cpuclk                              ; 10.222 ; 10.222 ; Rise       ; cpuclk                              ;
;  dd2[5]        ; cpuclk                              ; 9.793  ; 9.793  ; Rise       ; cpuclk                              ;
;  dd2[6]        ; cpuclk                              ; 10.874 ; 10.874 ; Rise       ; cpuclk                              ;
;  dd2[7]        ; cpuclk                              ; 11.695 ; 11.695 ; Rise       ; cpuclk                              ;
; dd3[*]         ; cpuclk                              ; 8.527  ; 8.527  ; Rise       ; cpuclk                              ;
;  dd3[0]        ; cpuclk                              ; 9.482  ; 9.482  ; Rise       ; cpuclk                              ;
;  dd3[1]        ; cpuclk                              ; 9.584  ; 9.584  ; Rise       ; cpuclk                              ;
;  dd3[2]        ; cpuclk                              ; 9.969  ; 9.969  ; Rise       ; cpuclk                              ;
;  dd3[3]        ; cpuclk                              ; 9.861  ; 9.861  ; Rise       ; cpuclk                              ;
;  dd3[4]        ; cpuclk                              ; 8.527  ; 8.527  ; Rise       ; cpuclk                              ;
;  dd3[5]        ; cpuclk                              ; 8.949  ; 8.949  ; Rise       ; cpuclk                              ;
;  dd3[6]        ; cpuclk                              ; 10.595 ; 10.595 ; Rise       ; cpuclk                              ;
;  dd3[7]        ; cpuclk                              ; 10.538 ; 10.538 ; Rise       ; cpuclk                              ;
; sram_addr[*]   ; cpuclk                              ; 8.388  ; 8.388  ; Rise       ; cpuclk                              ;
;  sram_addr[0]  ; cpuclk                              ; 11.167 ; 11.167 ; Rise       ; cpuclk                              ;
;  sram_addr[1]  ; cpuclk                              ; 10.064 ; 10.064 ; Rise       ; cpuclk                              ;
;  sram_addr[2]  ; cpuclk                              ; 11.769 ; 11.769 ; Rise       ; cpuclk                              ;
;  sram_addr[3]  ; cpuclk                              ; 10.237 ; 10.237 ; Rise       ; cpuclk                              ;
;  sram_addr[4]  ; cpuclk                              ; 10.621 ; 10.621 ; Rise       ; cpuclk                              ;
;  sram_addr[5]  ; cpuclk                              ; 9.425  ; 9.425  ; Rise       ; cpuclk                              ;
;  sram_addr[6]  ; cpuclk                              ; 10.360 ; 10.360 ; Rise       ; cpuclk                              ;
;  sram_addr[7]  ; cpuclk                              ; 10.358 ; 10.358 ; Rise       ; cpuclk                              ;
;  sram_addr[8]  ; cpuclk                              ; 8.865  ; 8.865  ; Rise       ; cpuclk                              ;
;  sram_addr[9]  ; cpuclk                              ; 10.744 ; 10.744 ; Rise       ; cpuclk                              ;
;  sram_addr[10] ; cpuclk                              ; 9.636  ; 9.636  ; Rise       ; cpuclk                              ;
;  sram_addr[11] ; cpuclk                              ; 8.388  ; 8.388  ; Rise       ; cpuclk                              ;
;  sram_addr[12] ; cpuclk                              ; 9.586  ; 9.586  ; Rise       ; cpuclk                              ;
;  sram_addr[13] ; cpuclk                              ; 10.938 ; 10.938 ; Rise       ; cpuclk                              ;
;  sram_addr[14] ; cpuclk                              ; 11.223 ; 11.223 ; Rise       ; cpuclk                              ;
;  sram_addr[15] ; cpuclk                              ; 9.588  ; 9.588  ; Rise       ; cpuclk                              ;
;  sram_addr[16] ; cpuclk                              ; 8.892  ; 8.892  ; Rise       ; cpuclk                              ;
;  sram_addr[17] ; cpuclk                              ; 8.883  ; 8.883  ; Rise       ; cpuclk                              ;
; sseg0[*]       ; cpuclk                              ; 9.421  ; 9.421  ; Rise       ; cpuclk                              ;
;  sseg0[0]      ; cpuclk                              ; 9.641  ; 9.641  ; Rise       ; cpuclk                              ;
;  sseg0[1]      ; cpuclk                              ; 9.560  ; 9.560  ; Rise       ; cpuclk                              ;
;  sseg0[2]      ; cpuclk                              ; 10.028 ; 10.028 ; Rise       ; cpuclk                              ;
;  sseg0[3]      ; cpuclk                              ; 9.942  ; 9.942  ; Rise       ; cpuclk                              ;
;  sseg0[4]      ; cpuclk                              ; 9.421  ; 9.421  ; Rise       ; cpuclk                              ;
;  sseg0[5]      ; cpuclk                              ; 9.947  ; 9.947  ; Rise       ; cpuclk                              ;
;  sseg0[6]      ; cpuclk                              ; 9.429  ; 9.429  ; Rise       ; cpuclk                              ;
; sseg1[*]       ; cpuclk                              ; 9.095  ; 9.095  ; Rise       ; cpuclk                              ;
;  sseg1[0]      ; cpuclk                              ; 9.095  ; 9.095  ; Rise       ; cpuclk                              ;
;  sseg1[1]      ; cpuclk                              ; 9.398  ; 9.398  ; Rise       ; cpuclk                              ;
;  sseg1[2]      ; cpuclk                              ; 9.389  ; 9.389  ; Rise       ; cpuclk                              ;
;  sseg1[3]      ; cpuclk                              ; 9.408  ; 9.408  ; Rise       ; cpuclk                              ;
;  sseg1[4]      ; cpuclk                              ; 9.755  ; 9.755  ; Rise       ; cpuclk                              ;
;  sseg1[5]      ; cpuclk                              ; 9.806  ; 9.806  ; Rise       ; cpuclk                              ;
;  sseg1[6]      ; cpuclk                              ; 9.793  ; 9.793  ; Rise       ; cpuclk                              ;
; sseg2[*]       ; cpuclk                              ; 8.992  ; 8.992  ; Rise       ; cpuclk                              ;
;  sseg2[0]      ; cpuclk                              ; 9.344  ; 9.344  ; Rise       ; cpuclk                              ;
;  sseg2[1]      ; cpuclk                              ; 8.992  ; 8.992  ; Rise       ; cpuclk                              ;
;  sseg2[2]      ; cpuclk                              ; 9.024  ; 9.024  ; Rise       ; cpuclk                              ;
;  sseg2[3]      ; cpuclk                              ; 9.039  ; 9.039  ; Rise       ; cpuclk                              ;
;  sseg2[4]      ; cpuclk                              ; 9.357  ; 9.357  ; Rise       ; cpuclk                              ;
;  sseg2[5]      ; cpuclk                              ; 9.335  ; 9.335  ; Rise       ; cpuclk                              ;
;  sseg2[6]      ; cpuclk                              ; 9.370  ; 9.370  ; Rise       ; cpuclk                              ;
; sseg3[*]       ; cpuclk                              ; 9.945  ; 9.945  ; Rise       ; cpuclk                              ;
;  sseg3[0]      ; cpuclk                              ; 10.454 ; 10.454 ; Rise       ; cpuclk                              ;
;  sseg3[1]      ; cpuclk                              ; 10.462 ; 10.462 ; Rise       ; cpuclk                              ;
;  sseg3[2]      ; cpuclk                              ; 10.928 ; 10.928 ; Rise       ; cpuclk                              ;
;  sseg3[3]      ; cpuclk                              ; 10.362 ; 10.362 ; Rise       ; cpuclk                              ;
;  sseg3[4]      ; cpuclk                              ; 10.700 ; 10.700 ; Rise       ; cpuclk                              ;
;  sseg3[5]      ; cpuclk                              ; 9.945  ; 9.945  ; Rise       ; cpuclk                              ;
;  sseg3[6]      ; cpuclk                              ; 11.096 ; 11.096 ; Rise       ; cpuclk                              ;
; xu_cs          ; cpuclk                              ; 7.570  ; 7.570  ; Rise       ; cpuclk                              ;
; xu_mosi        ; cpuclk                              ; 7.636  ; 7.636  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 8.777  ; 5.342  ; Rise       ; cpuclk                              ;
; dclk1          ; cpuclk                              ;        ; 4.333  ; Fall       ; cpuclk                              ;
; dd0[*]         ; cpuclk                              ; 9.978  ; 9.978  ; Fall       ; cpuclk                              ;
;  dd0[2]        ; cpuclk                              ; 10.279 ; 10.279 ; Fall       ; cpuclk                              ;
;  dd0[3]        ; cpuclk                              ; 9.978  ; 9.978  ; Fall       ; cpuclk                              ;
; dd2[*]         ; cpuclk                              ; 9.517  ; 9.517  ; Fall       ; cpuclk                              ;
;  dd2[0]        ; cpuclk                              ; 9.517  ; 9.517  ; Fall       ; cpuclk                              ;
;  dd2[1]        ; cpuclk                              ; 11.816 ; 11.816 ; Fall       ; cpuclk                              ;
;  dd2[2]        ; cpuclk                              ; 11.513 ; 11.513 ; Fall       ; cpuclk                              ;
;  dd2[3]        ; cpuclk                              ; 10.477 ; 10.477 ; Fall       ; cpuclk                              ;
;  dd2[4]        ; cpuclk                              ; 11.944 ; 11.944 ; Fall       ; cpuclk                              ;
;  dd2[5]        ; cpuclk                              ; 10.697 ; 10.697 ; Fall       ; cpuclk                              ;
;  dd2[6]        ; cpuclk                              ; 12.944 ; 12.944 ; Fall       ; cpuclk                              ;
;  dd2[7]        ; cpuclk                              ; 12.144 ; 12.144 ; Fall       ; cpuclk                              ;
; dd3[*]         ; cpuclk                              ; 10.228 ; 10.228 ; Fall       ; cpuclk                              ;
;  dd3[0]        ; cpuclk                              ; 10.285 ; 10.285 ; Fall       ; cpuclk                              ;
;  dd3[1]        ; cpuclk                              ; 11.305 ; 11.305 ; Fall       ; cpuclk                              ;
;  dd3[2]        ; cpuclk                              ; 10.228 ; 10.228 ; Fall       ; cpuclk                              ;
;  dd3[3]        ; cpuclk                              ; 11.573 ; 11.573 ; Fall       ; cpuclk                              ;
;  dd3[4]        ; cpuclk                              ; 10.584 ; 10.584 ; Fall       ; cpuclk                              ;
;  dd3[5]        ; cpuclk                              ; 11.045 ; 11.045 ; Fall       ; cpuclk                              ;
;  dd3[6]        ; cpuclk                              ; 10.626 ; 10.626 ; Fall       ; cpuclk                              ;
;  dd3[7]        ; cpuclk                              ; 12.250 ; 12.250 ; Fall       ; cpuclk                              ;
; sram_addr[*]   ; cpuclk                              ; 10.445 ; 10.445 ; Fall       ; cpuclk                              ;
;  sram_addr[0]  ; cpuclk                              ; 11.444 ; 11.444 ; Fall       ; cpuclk                              ;
;  sram_addr[1]  ; cpuclk                              ; 12.452 ; 12.452 ; Fall       ; cpuclk                              ;
;  sram_addr[2]  ; cpuclk                              ; 11.701 ; 11.701 ; Fall       ; cpuclk                              ;
;  sram_addr[3]  ; cpuclk                              ; 11.959 ; 11.959 ; Fall       ; cpuclk                              ;
;  sram_addr[4]  ; cpuclk                              ; 11.525 ; 11.525 ; Fall       ; cpuclk                              ;
;  sram_addr[5]  ; cpuclk                              ; 11.495 ; 11.495 ; Fall       ; cpuclk                              ;
;  sram_addr[6]  ; cpuclk                              ; 10.809 ; 10.809 ; Fall       ; cpuclk                              ;
;  sram_addr[7]  ; cpuclk                              ; 11.161 ; 11.161 ; Fall       ; cpuclk                              ;
;  sram_addr[8]  ; cpuclk                              ; 10.586 ; 10.586 ; Fall       ; cpuclk                              ;
;  sram_addr[9]  ; cpuclk                              ; 11.003 ; 11.003 ; Fall       ; cpuclk                              ;
;  sram_addr[10] ; cpuclk                              ; 11.348 ; 11.348 ; Fall       ; cpuclk                              ;
;  sram_addr[11] ; cpuclk                              ; 10.445 ; 10.445 ; Fall       ; cpuclk                              ;
;  sram_addr[12] ; cpuclk                              ; 11.682 ; 11.682 ; Fall       ; cpuclk                              ;
;  sram_addr[13] ; cpuclk                              ; 10.969 ; 10.969 ; Fall       ; cpuclk                              ;
;  sram_addr[14] ; cpuclk                              ; 12.935 ; 12.935 ; Fall       ; cpuclk                              ;
;  sram_addr[15] ; cpuclk                              ; 11.430 ; 11.430 ; Fall       ; cpuclk                              ;
;  sram_addr[16] ; cpuclk                              ; 11.196 ; 11.196 ; Fall       ; cpuclk                              ;
;  sram_addr[17] ; cpuclk                              ; 10.736 ; 10.736 ; Fall       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 5.342  ;        ; Fall       ; cpuclk                              ;
; sram_ce_n      ; clkin                               ; 6.379  ; 6.379  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_dq[*]     ; clkin                               ; 4.909  ; 4.909  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[0]    ; clkin                               ; 5.481  ; 5.481  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[1]    ; clkin                               ; 5.497  ; 5.497  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[2]    ; clkin                               ; 5.246  ; 5.246  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[3]    ; clkin                               ; 5.225  ; 5.225  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[4]    ; clkin                               ; 4.911  ; 4.911  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[5]    ; clkin                               ; 4.909  ; 4.909  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[6]    ; clkin                               ; 5.219  ; 5.219  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[7]    ; clkin                               ; 5.238  ; 5.238  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[8]    ; clkin                               ; 5.270  ; 5.270  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[9]    ; clkin                               ; 5.195  ; 5.195  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[10]   ; clkin                               ; 5.493  ; 5.493  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[11]   ; clkin                               ; 5.171  ; 5.171  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[12]   ; clkin                               ; 5.278  ; 5.278  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[13]   ; clkin                               ; 5.477  ; 5.477  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[14]   ; clkin                               ; 5.494  ; 5.494  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[15]   ; clkin                               ; 5.730  ; 5.730  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_lb_n      ; clkin                               ; 6.069  ; 6.069  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_oe_n      ; clkin                               ; 5.487  ; 5.487  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_ub_n      ; clkin                               ; 5.866  ; 5.866  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_we_n      ; clkin                               ; 4.966  ; 4.966  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg0[*]       ; clkin                               ; 5.938  ; 5.938  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[0]      ; clkin                               ; 6.365  ; 6.365  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[1]      ; clkin                               ; 5.938  ; 5.938  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[2]      ; clkin                               ; 6.805  ; 6.805  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[3]      ; clkin                               ; 6.670  ; 6.670  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[4]      ; clkin                               ; 6.594  ; 6.594  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[5]      ; clkin                               ; 6.329  ; 6.329  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[6]      ; clkin                               ; 6.367  ; 6.367  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg1[*]       ; clkin                               ; 6.497  ; 6.497  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[0]      ; clkin                               ; 6.570  ; 6.570  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[1]      ; clkin                               ; 6.824  ; 6.824  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[2]      ; clkin                               ; 6.825  ; 6.825  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[3]      ; clkin                               ; 6.882  ; 6.882  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[4]      ; clkin                               ; 6.497  ; 6.497  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[5]      ; clkin                               ; 6.537  ; 6.537  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[6]      ; clkin                               ; 6.524  ; 6.524  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg2[*]       ; clkin                               ; 7.067  ; 7.067  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[0]      ; clkin                               ; 7.613  ; 7.613  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[1]      ; clkin                               ; 7.268  ; 7.268  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[2]      ; clkin                               ; 7.068  ; 7.068  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[3]      ; clkin                               ; 7.067  ; 7.067  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[4]      ; clkin                               ; 7.388  ; 7.388  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[5]      ; clkin                               ; 7.374  ; 7.374  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[6]      ; clkin                               ; 7.645  ; 7.645  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg3[*]       ; clkin                               ; 7.150  ; 7.150  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[0]      ; clkin                               ; 7.247  ; 7.247  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[1]      ; clkin                               ; 7.925  ; 7.925  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[2]      ; clkin                               ; 7.722  ; 7.722  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[3]      ; clkin                               ; 7.150  ; 7.150  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[4]      ; clkin                               ; 7.244  ; 7.244  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[5]      ; clkin                               ; 7.395  ; 7.395  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[6]      ; clkin                               ; 7.679  ; 7.679  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; greenled[*]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.359  ; 9.359  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[0]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.882  ; 9.882  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[1]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.359  ; 9.359  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[2]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.595  ; 9.595  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[3]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 10.760 ; 10.760 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.743  ; 8.743  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.580  ; 9.580  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 5.599  ;        ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;        ; 5.599  ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------+
; Output Enable Times                                                                      ;
+--------------+------------+-------+------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-------+------+------------+----------------------------------+
; sram_dq[*]   ; clkin      ; 4.071 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[0]  ; clkin      ; 5.803 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[1]  ; clkin      ; 4.368 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[2]  ; clkin      ; 4.111 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[3]  ; clkin      ; 4.112 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[4]  ; clkin      ; 4.680 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[5]  ; clkin      ; 4.715 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[6]  ; clkin      ; 4.951 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[7]  ; clkin      ; 4.709 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[8]  ; clkin      ; 4.350 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[9]  ; clkin      ; 4.353 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[10] ; clkin      ; 4.071 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[11] ; clkin      ; 4.333 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[12] ; clkin      ; 4.360 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[13] ; clkin      ; 4.078 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[14] ; clkin      ; 4.081 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[15] ; clkin      ; 4.334 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                              ;
+--------------+------------+-------+------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-------+------+------------+----------------------------------+
; sram_dq[*]   ; clkin      ; 4.071 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[0]  ; clkin      ; 5.803 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[1]  ; clkin      ; 4.368 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[2]  ; clkin      ; 4.111 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[3]  ; clkin      ; 4.112 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[4]  ; clkin      ; 4.680 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[5]  ; clkin      ; 4.715 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[6]  ; clkin      ; 4.951 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[7]  ; clkin      ; 4.709 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[8]  ; clkin      ; 4.350 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[9]  ; clkin      ; 4.353 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[10] ; clkin      ; 4.071 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[11] ; clkin      ; 4.333 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[12] ; clkin      ; 4.360 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[13] ; clkin      ; 4.078 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[14] ; clkin      ; 4.081 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[15] ; clkin      ; 4.334 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                              ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; sram_dq[*]   ; clkin      ; 4.071     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[0]  ; clkin      ; 5.803     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[1]  ; clkin      ; 4.368     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[2]  ; clkin      ; 4.111     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[3]  ; clkin      ; 4.112     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[4]  ; clkin      ; 4.680     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[5]  ; clkin      ; 4.715     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[6]  ; clkin      ; 4.951     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[7]  ; clkin      ; 4.709     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[8]  ; clkin      ; 4.350     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[9]  ; clkin      ; 4.353     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[10] ; clkin      ; 4.071     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[11] ; clkin      ; 4.333     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[12] ; clkin      ; 4.360     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[13] ; clkin      ; 4.078     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[14] ; clkin      ; 4.081     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[15] ; clkin      ; 4.334     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                      ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; sram_dq[*]   ; clkin      ; 4.071     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[0]  ; clkin      ; 5.803     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[1]  ; clkin      ; 4.368     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[2]  ; clkin      ; 4.111     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[3]  ; clkin      ; 4.112     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[4]  ; clkin      ; 4.680     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[5]  ; clkin      ; 4.715     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[6]  ; clkin      ; 4.951     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[7]  ; clkin      ; 4.709     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[8]  ; clkin      ; 4.350     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[9]  ; clkin      ; 4.353     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[10] ; clkin      ; 4.071     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[11] ; clkin      ; 4.333     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[12] ; clkin      ; 4.360     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[13] ; clkin      ; 4.078     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[14] ; clkin      ; 4.081     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[15] ; clkin      ; 4.334     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------+


+---------------------------------------------------------------+
; Fast Model Setup Summary                                      ;
+-------------------------------------+---------+---------------+
; Clock                               ; Slack   ; End Point TNS ;
+-------------------------------------+---------+---------------+
; cpuclk                              ; -25.041 ; -72052.143    ;
; pll0|altpll_component|pll|clk[0]    ; -23.319 ; -1572.071     ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -4.657  ; -432.373      ;
; clkin                               ; -2.875  ; -51.264       ;
+-------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; pll0|altpll_component|pll|clk[0]    ; -1.111 ; -1.111        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -0.078 ; -0.138        ;
; cpuclk                              ; 0.091  ; 0.000         ;
; clkin                               ; 0.215  ; 0.000         ;
+-------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; cpuclk                              ; -1.880 ; -6837.664     ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -1.880 ; -372.240      ;
; pll0|altpll_component|pll|clk[0]    ; 5.250  ; 0.000         ;
; clkin                               ; 9.000  ; 0.000         ;
+-------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuclk'                                                                                                                                 ;
+---------+----------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -25.041 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|sr2[5]      ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 26.071     ;
; -25.041 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|sr2[2]      ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 26.071     ;
; -24.940 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|sr2[6]      ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 25.968     ;
; -24.940 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|sr2[7]      ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 25.968     ;
; -24.940 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|sr2[3]      ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 25.968     ;
; -24.914 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[47]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 25.937     ;
; -24.914 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[50]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 25.937     ;
; -24.914 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[37]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 25.937     ;
; -24.914 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[34]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 25.937     ;
; -24.914 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[44]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 25.937     ;
; -24.905 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|sr2[4]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.001      ; 25.938     ;
; -24.894 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[2]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.001      ; 25.927     ;
; -24.894 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[18]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.001      ; 25.927     ;
; -24.894 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[20]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.001      ; 25.927     ;
; -24.894 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[9]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.001      ; 25.927     ;
; -24.894 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[27]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.001      ; 25.927     ;
; -24.894 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[49]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.001      ; 25.927     ;
; -24.894 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[1]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.001      ; 25.927     ;
; -24.830 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[3]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.001     ; 25.861     ;
; -24.830 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[41]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.001     ; 25.861     ;
; -24.830 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[40]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.001     ; 25.861     ;
; -24.830 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[42]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.001     ; 25.861     ;
; -24.830 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[43]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.001     ; 25.861     ;
; -24.818 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[28]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 25.846     ;
; -24.812 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|sr2[5]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.001      ; 25.845     ;
; -24.812 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|sr2[2]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.001      ; 25.845     ;
; -24.801 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[24]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 25.824     ;
; -24.801 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[26]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 25.824     ;
; -24.797 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|sr2[5]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.009      ; 25.838     ;
; -24.797 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|sr2[2]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.009      ; 25.838     ;
; -24.758 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[19]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 25.797     ;
; -24.758 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[11]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 25.797     ;
; -24.758 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[10]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 25.797     ;
; -24.758 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[8]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 25.797     ;
; -24.758 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[6]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 25.797     ;
; -24.727 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|sr2[5]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.001      ; 25.760     ;
; -24.727 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|sr2[2]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.001      ; 25.760     ;
; -24.711 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|sr2[6]      ; cpuclk       ; cpuclk      ; 1.000        ; -0.001     ; 25.742     ;
; -24.711 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|sr2[7]      ; cpuclk       ; cpuclk      ; 1.000        ; -0.001     ; 25.742     ;
; -24.711 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|sr2[3]      ; cpuclk       ; cpuclk      ; 1.000        ; -0.001     ; 25.742     ;
; -24.696 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|sr2[6]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 25.735     ;
; -24.696 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|sr2[7]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 25.735     ;
; -24.696 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|sr2[3]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 25.735     ;
; -24.685 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[47]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 25.711     ;
; -24.685 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[50]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 25.711     ;
; -24.685 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[37]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 25.711     ;
; -24.685 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[34]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 25.711     ;
; -24.685 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[44]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 25.711     ;
; -24.676 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|sr2[4]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 25.712     ;
; -24.670 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[47]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 25.704     ;
; -24.670 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[50]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 25.704     ;
; -24.670 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[37]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 25.704     ;
; -24.670 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[34]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 25.704     ;
; -24.670 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[44]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 25.704     ;
; -24.665 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[2]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 25.701     ;
; -24.665 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[18]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 25.701     ;
; -24.665 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[20]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 25.701     ;
; -24.665 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[9]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 25.701     ;
; -24.665 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[27]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 25.701     ;
; -24.665 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[49]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 25.701     ;
; -24.665 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[1]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 25.701     ;
; -24.661 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|sr2[4]      ; cpuclk       ; cpuclk      ; 1.000        ; 0.012      ; 25.705     ;
; -24.650 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[2]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.012      ; 25.694     ;
; -24.650 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[18]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.012      ; 25.694     ;
; -24.650 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[20]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.012      ; 25.694     ;
; -24.650 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[9]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.012      ; 25.694     ;
; -24.650 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[27]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.012      ; 25.694     ;
; -24.650 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[49]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.012      ; 25.694     ;
; -24.650 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_d[1]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.012      ; 25.694     ;
; -24.649 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[58]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.016      ; 25.697     ;
; -24.649 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[56]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.016      ; 25.697     ;
; -24.649 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[57]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.016      ; 25.697     ;
; -24.646 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[30]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.008     ; 25.670     ;
; -24.646 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[29]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.008     ; 25.670     ;
; -24.646 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[31]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.008     ; 25.670     ;
; -24.643 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|rbus_ix[2]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 25.672     ;
; -24.643 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|rbus_ix[1]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 25.672     ;
; -24.634 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[12]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 25.673     ;
; -24.634 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[16]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 25.673     ;
; -24.634 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[17]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 25.673     ;
; -24.634 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[15]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 25.673     ;
; -24.634 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[13]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 25.673     ;
; -24.634 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[5]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 25.673     ;
; -24.634 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[0]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 25.673     ;
; -24.631 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[35]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 25.667     ;
; -24.631 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fbus_d[32]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 25.667     ;
; -24.628 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|sr1_srcd[2] ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 25.656     ;
; -24.628 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|sr1_srcd[1] ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 25.656     ;
; -24.626 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|sr2[6]      ; cpuclk       ; cpuclk      ; 1.000        ; -0.001     ; 25.657     ;
; -24.626 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|sr2[7]      ; cpuclk       ; cpuclk      ; 1.000        ; -0.001     ; 25.657     ;
; -24.626 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|sr2[3]      ; cpuclk       ; cpuclk      ; 1.000        ; -0.001     ; 25.657     ;
; -24.601 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[3]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 25.635     ;
; -24.601 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[41]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 25.635     ;
; -24.601 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[40]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 25.635     ;
; -24.601 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[42]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 25.635     ;
; -24.601 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fbus_d[43]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 25.635     ;
; -24.600 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|fbus_d[47]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 25.626     ;
; -24.600 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|fbus_d[50]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 25.626     ;
; -24.600 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|fbus_d[37]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 25.626     ;
; -24.600 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|fbus_d[34]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 25.626     ;
+---------+----------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll0|altpll_component|pll|clk[0]'                                                                                                           ;
+---------+----------------------------------------+------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node          ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+------------------+--------------+----------------------------------+--------------+------------+------------+
; -23.319 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[15]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.384     ; 23.467     ;
; -23.319 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[14]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.384     ; 23.467     ;
; -23.319 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[13]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.384     ; 23.467     ;
; -23.319 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[11]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.384     ; 23.467     ;
; -23.319 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[9]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.384     ; 23.467     ;
; -23.319 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[8]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.384     ; 23.467     ;
; -23.319 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[7]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.384     ; 23.467     ;
; -23.319 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[6]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.384     ; 23.467     ;
; -23.319 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[5]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.384     ; 23.467     ;
; -23.319 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[3]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.384     ; 23.467     ;
; -23.319 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[2]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.384     ; 23.467     ;
; -23.319 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[1]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.384     ; 23.467     ;
; -23.319 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[4]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.384     ; 23.467     ;
; -23.319 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[12]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.384     ; 23.467     ;
; -23.319 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[10]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.384     ; 23.467     ;
; -23.090 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[15]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.241     ;
; -23.090 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[14]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.241     ;
; -23.090 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[13]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.241     ;
; -23.090 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[11]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.241     ;
; -23.090 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[9]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.241     ;
; -23.090 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[8]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.241     ;
; -23.090 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[7]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.241     ;
; -23.090 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[6]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.241     ;
; -23.090 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[5]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.241     ;
; -23.090 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[3]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.241     ;
; -23.090 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[2]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.241     ;
; -23.090 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[1]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.241     ;
; -23.090 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[4]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.241     ;
; -23.090 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[12]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.241     ;
; -23.090 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[10]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.241     ;
; -23.075 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[15]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.373     ; 23.234     ;
; -23.075 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[14]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.373     ; 23.234     ;
; -23.075 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[13]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.373     ; 23.234     ;
; -23.075 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[11]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.373     ; 23.234     ;
; -23.075 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[9]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.373     ; 23.234     ;
; -23.075 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[8]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.373     ; 23.234     ;
; -23.075 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[7]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.373     ; 23.234     ;
; -23.075 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[6]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.373     ; 23.234     ;
; -23.075 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[5]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.373     ; 23.234     ;
; -23.075 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[3]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.373     ; 23.234     ;
; -23.075 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[2]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.373     ; 23.234     ;
; -23.075 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[1]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.373     ; 23.234     ;
; -23.075 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[4]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.373     ; 23.234     ;
; -23.075 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[12]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.373     ; 23.234     ;
; -23.075 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[10]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.373     ; 23.234     ;
; -23.005 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[15]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.156     ;
; -23.005 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[14]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.156     ;
; -23.005 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[13]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.156     ;
; -23.005 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[11]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.156     ;
; -23.005 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[9]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.156     ;
; -23.005 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[8]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.156     ;
; -23.005 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[7]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.156     ;
; -23.005 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[6]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.156     ;
; -23.005 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[5]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.156     ;
; -23.005 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[3]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.156     ;
; -23.005 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[2]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.156     ;
; -23.005 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[1]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.156     ;
; -23.005 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[4]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.156     ;
; -23.005 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[12]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.156     ;
; -23.005 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; sram_dq[10]~en   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.381     ; 23.156     ;
; -22.944 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[15]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.399     ; 23.077     ;
; -22.944 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[7]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.399     ; 23.077     ;
; -22.944 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[6]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.399     ; 23.077     ;
; -22.944 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[5]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.399     ; 23.077     ;
; -22.944 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[3]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.399     ; 23.077     ;
; -22.944 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[2]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.399     ; 23.077     ;
; -22.944 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[1]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.399     ; 23.077     ;
; -22.944 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[4]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.399     ; 23.077     ;
; -22.881 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; addrq[1]         ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.395     ; 23.018     ;
; -22.881 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; addrq[3]         ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.395     ; 23.018     ;
; -22.844 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; addrq[13]        ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.396     ; 22.980     ;
; -22.844 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; addrq[14]        ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.396     ; 22.980     ;
; -22.844 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; addrq[15]        ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.396     ; 22.980     ;
; -22.777 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[14]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.397     ; 22.912     ;
; -22.777 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[13]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.397     ; 22.912     ;
; -22.777 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[11]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.397     ; 22.912     ;
; -22.777 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[9]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.397     ; 22.912     ;
; -22.777 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[8]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.397     ; 22.912     ;
; -22.777 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[0]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.397     ; 22.912     ;
; -22.777 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[12]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.397     ; 22.912     ;
; -22.777 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; sram_dq[10]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.397     ; 22.912     ;
; -22.724 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; addrq[12]        ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.394     ; 22.862     ;
; -22.724 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; addrq[5]         ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.394     ; 22.862     ;
; -22.724 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; addrq[7]         ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.394     ; 22.862     ;
; -22.724 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; addrq[2]         ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.394     ; 22.862     ;
; -22.715 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[15]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.396     ; 22.851     ;
; -22.715 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[7]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.396     ; 22.851     ;
; -22.715 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[6]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.396     ; 22.851     ;
; -22.715 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[5]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.396     ; 22.851     ;
; -22.715 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[3]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.396     ; 22.851     ;
; -22.715 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[2]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.396     ; 22.851     ;
; -22.715 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[1]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.396     ; 22.851     ;
; -22.715 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; sram_dq[4]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.396     ; 22.851     ;
; -22.700 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[15]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.388     ; 22.844     ;
; -22.700 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[7]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.388     ; 22.844     ;
; -22.700 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[6]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.388     ; 22.844     ;
; -22.700 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[5]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.388     ; 22.844     ;
; -22.700 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[3]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.388     ; 22.844     ;
; -22.700 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[2]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.388     ; 22.844     ;
; -22.700 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; sram_dq[1]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.500        ; -0.388     ; 22.844     ;
+---------+----------------------------------------+------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                           ;
+--------+-------------------------------+--------------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                    ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -4.657 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 5.659      ;
; -4.655 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 5.658      ;
; -4.613 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 5.615      ;
; -4.529 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.473      ; 5.534      ;
; -4.518 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 5.520      ;
; -4.518 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 5.520      ;
; -4.516 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 5.519      ;
; -4.474 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 5.476      ;
; -4.398 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.478      ; 5.408      ;
; -4.396 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.479      ; 5.407      ;
; -4.390 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.473      ; 5.395      ;
; -4.379 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 5.381      ;
; -4.354 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.478      ; 5.364      ;
; -4.350 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 5.352      ;
; -4.348 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 5.351      ;
; -4.324 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 5.326      ;
; -4.322 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 5.325      ;
; -4.306 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 5.308      ;
; -4.280 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 5.282      ;
; -4.270 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.481      ; 5.283      ;
; -4.268 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 5.271      ;
; -4.259 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.478      ; 5.269      ;
; -4.242 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 5.244      ;
; -4.237 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 5.240      ;
; -4.231 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 5.234      ;
; -4.222 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.473      ; 5.227      ;
; -4.220 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.478      ; 5.230      ;
; -4.218 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.479      ; 5.229      ;
; -4.211 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 5.213      ;
; -4.196 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.473      ; 5.201      ;
; -4.185 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 5.187      ;
; -4.176 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.478      ; 5.186      ;
; -4.161 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 5.163      ;
; -4.141 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 5.143      ;
; -4.137 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 5.139      ;
; -4.137 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.478      ; 5.147      ;
; -4.135 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.479      ; 5.146      ;
; -4.134 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 5.137      ;
; -4.130 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 5.133      ;
; -4.129 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 5.132      ;
; -4.093 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.478      ; 5.103      ;
; -4.092 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 5.095      ;
; -4.092 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.481      ; 5.105      ;
; -4.081 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.478      ; 5.091      ;
; -4.046 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 5.048      ;
; -4.043 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 5.045      ;
; -4.039 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 5.041      ;
; -4.031 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.473      ; 5.036      ;
; -4.027 ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 5.030      ;
; -4.014 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 5.016      ;
; -4.009 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.479      ; 5.020      ;
; -4.009 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.481      ; 5.022      ;
; -4.009 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 5.012      ;
; -4.004 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.478      ; 5.014      ;
; -3.999 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.479      ; 5.010      ;
; -3.998 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.478      ; 5.008      ;
; -3.972 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.479      ; 4.983      ;
; -3.970 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[27] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 4.972      ;
; -3.963 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[27] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 4.966      ;
; -3.961 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 4.964      ;
; -3.935 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 4.938      ;
; -3.933 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 4.935      ;
; -3.928 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 4.930      ;
; -3.924 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 4.927      ;
; -3.924 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 4.926      ;
; -3.923 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.478      ; 4.933      ;
; -3.916 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[18] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.478      ; 4.926      ;
; -3.909 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[18] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.479      ; 4.920      ;
; -3.898 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 4.901      ;
; -3.888 ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 4.891      ;
; -3.870 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.478      ; 4.880      ;
; -3.868 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.479      ; 4.879      ;
; -3.851 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 4.853      ;
; -3.844 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 4.846      ;
; -3.844 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 4.847      ;
; -3.837 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 4.840      ;
; -3.831 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.479      ; 4.842      ;
; -3.826 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.478      ; 4.836      ;
; -3.826 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.478      ; 4.836      ;
; -3.821 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.479      ; 4.832      ;
; -3.818 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 4.820      ;
; -3.808 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.478      ; 4.818      ;
; -3.802 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[27] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 4.804      ;
; -3.802 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.473      ; 4.807      ;
; -3.796 ; unibus:pdp11|rh11:rh0|rmdc[8] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 4.799      ;
; -3.794 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.479      ; 4.805      ;
; -3.792 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.481      ; 4.805      ;
; -3.770 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 4.773      ;
; -3.768 ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.479      ; 4.779      ;
; -3.758 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.473      ; 4.763      ;
; -3.754 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.473      ; 4.759      ;
; -3.753 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 4.755      ;
; -3.748 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.479      ; 4.759      ;
; -3.748 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[18] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.478      ; 4.758      ;
; -3.746 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.470      ; 4.748      ;
; -3.745 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.478      ; 4.755      ;
; -3.742 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.481      ; 4.755      ;
; -3.733 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 4.736      ;
; -3.731 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.478      ; 4.741      ;
; -3.720 ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.471      ; 4.723      ;
+--------+-------------------------------+--------------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clkin'                                                                                                                                                    ;
+--------+---------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.875 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdctrigger                      ; cpuclk       ; clkin       ; 1.000        ; 0.225      ; 4.132      ;
; -1.715 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[0]                          ; cpuclk       ; clkin       ; 1.000        ; 0.231      ; 2.978      ;
; -1.715 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[1]                          ; cpuclk       ; clkin       ; 1.000        ; 0.231      ; 2.978      ;
; -1.715 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[2]                          ; cpuclk       ; clkin       ; 1.000        ; 0.231      ; 2.978      ;
; -1.715 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[3]                          ; cpuclk       ; clkin       ; 1.000        ; 0.231      ; 2.978      ;
; -1.715 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[4]                          ; cpuclk       ; clkin       ; 1.000        ; 0.231      ; 2.978      ;
; -1.715 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[5]                          ; cpuclk       ; clkin       ; 1.000        ; 0.231      ; 2.978      ;
; -1.715 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[6]                          ; cpuclk       ; clkin       ; 1.000        ; 0.231      ; 2.978      ;
; -1.715 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[7]                          ; cpuclk       ; clkin       ; 1.000        ; 0.231      ; 2.978      ;
; -1.715 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[8]                          ; cpuclk       ; clkin       ; 1.000        ; 0.231      ; 2.978      ;
; -1.715 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[9]                          ; cpuclk       ; clkin       ; 1.000        ; 0.231      ; 2.978      ;
; -1.715 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[10]                         ; cpuclk       ; clkin       ; 1.000        ; 0.231      ; 2.978      ;
; -1.715 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[11]                         ; cpuclk       ; clkin       ; 1.000        ; 0.231      ; 2.978      ;
; -0.970 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; cpuclk       ; clkin       ; 0.500        ; 0.219      ; 1.721      ;
; -0.969 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; cpuclk       ; clkin       ; 0.500        ; 0.219      ; 1.720      ;
; -0.952 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.220      ; 2.204      ;
; -0.945 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.220      ; 2.197      ;
; -0.867 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]              ; cpuclk       ; clkin       ; 0.500        ; 0.220      ; 1.619      ;
; -0.867 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[0]              ; cpuclk       ; clkin       ; 0.500        ; 0.220      ; 1.619      ;
; -0.867 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[3]              ; cpuclk       ; clkin       ; 0.500        ; 0.220      ; 1.619      ;
; -0.867 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[2]              ; cpuclk       ; clkin       ; 0.500        ; 0.220      ; 1.619      ;
; -0.867 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[5]              ; cpuclk       ; clkin       ; 0.500        ; 0.220      ; 1.619      ;
; -0.867 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[4]              ; cpuclk       ; clkin       ; 0.500        ; 0.220      ; 1.619      ;
; -0.867 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]              ; cpuclk       ; clkin       ; 0.500        ; 0.220      ; 1.619      ;
; -0.760 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.220      ; 2.012      ;
; -0.760 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.220      ; 2.012      ;
; -0.759 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.220      ; 2.011      ;
; -0.758 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 0.500        ; 0.223      ; 1.513      ;
; -0.758 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ; cpuclk       ; clkin       ; 0.500        ; 0.223      ; 1.513      ;
; -0.758 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 0.500        ; 0.223      ; 1.513      ;
; -0.758 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 0.500        ; 0.223      ; 1.513      ;
; -0.758 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 0.500        ; 0.223      ; 1.513      ;
; -0.758 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 0.500        ; 0.223      ; 1.513      ;
; -0.758 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 0.500        ; 0.223      ; 1.513      ;
; -0.744 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.220      ; 1.996      ;
; -0.740 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.220      ; 1.992      ;
; -0.596 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; cpuclk       ; clkin       ; 0.500        ; 0.219      ; 1.347      ;
; -0.584 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; cpuclk       ; clkin       ; 0.500        ; 0.219      ; 1.335      ;
; -0.544 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.223      ; 1.799      ;
; -0.544 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.223      ; 1.799      ;
; -0.544 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.223      ; 1.799      ;
; -0.540 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; cpuclk       ; clkin       ; 0.500        ; 0.227      ; 1.299      ;
; -0.540 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; cpuclk       ; clkin       ; 0.500        ; 0.227      ; 1.299      ;
; -0.353 ; unibus:pdp11|kl11:kl0|tx_buf[4]       ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 0.500        ; 0.221      ; 1.106      ;
; -0.342 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.212      ; 1.586      ;
; -0.342 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.212      ; 1.586      ;
; -0.342 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.212      ; 1.586      ;
; -0.306 ; unibus:pdp11|kl11:kl0|tx_buf[0]       ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 0.500        ; 0.221      ; 1.059      ;
; -0.272 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; cpuclk       ; clkin       ; 0.500        ; 0.227      ; 1.031      ;
; -0.269 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; cpuclk       ; clkin       ; 0.500        ; 0.227      ; 1.028      ;
; -0.246 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]             ; cpuclk       ; clkin       ; 1.000        ; 0.221      ; 1.499      ;
; -0.246 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]             ; cpuclk       ; clkin       ; 1.000        ; 0.221      ; 1.499      ;
; -0.223 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_sample[0]                  ; cpuclk       ; clkin       ; 1.000        ; 0.212      ; 1.467      ;
; -0.223 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_sample[1]                  ; cpuclk       ; clkin       ; 1.000        ; 0.212      ; 1.467      ;
; -0.223 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_sample[2]                  ; cpuclk       ; clkin       ; 1.000        ; 0.212      ; 1.467      ;
; -0.223 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_sample[3]                  ; cpuclk       ; clkin       ; 1.000        ; 0.212      ; 1.467      ;
; -0.223 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_sample[4]                  ; cpuclk       ; clkin       ; 1.000        ; 0.212      ; 1.467      ;
; -0.216 ; unibus:pdp11|kl11:kl0|tx_buf[2]       ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 0.500        ; 0.221      ; 0.969      ;
; -0.215 ; unibus:pdp11|kl11:kl0|tx_buf[1]       ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 0.500        ; 0.221      ; 0.968      ;
; -0.175 ; unibus:pdp11|kl11:kl0|tx_buf[6]       ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 0.500        ; 0.214      ; 0.921      ;
; -0.165 ; unibus:pdp11|kl11:kl0|tx_buf[3]       ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 0.500        ; 0.214      ; 0.911      ;
; -0.136 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_sample[0]                  ; cpuclk       ; clkin       ; 1.000        ; 0.224      ; 1.392      ;
; -0.136 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_sample[1]                  ; cpuclk       ; clkin       ; 1.000        ; 0.224      ; 1.392      ;
; -0.136 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_sample[2]                  ; cpuclk       ; clkin       ; 1.000        ; 0.224      ; 1.392      ;
; -0.136 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_sample[4]                  ; cpuclk       ; clkin       ; 1.000        ; 0.224      ; 1.392      ;
; -0.136 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_sample[3]                  ; cpuclk       ; clkin       ; 1.000        ; 0.224      ; 1.392      ;
; -0.117 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_copy                       ; cpuclk       ; clkin       ; 1.000        ; 0.222      ; 1.371      ;
; -0.108 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.218      ; 1.358      ;
; -0.108 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.218      ; 1.358      ;
; -0.108 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.218      ; 1.358      ;
; -0.108 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.218      ; 1.358      ;
; -0.108 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.218      ; 1.358      ;
; -0.108 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.218      ; 1.358      ;
; -0.108 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.218      ; 1.358      ;
; -0.108 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[7]                     ; cpuclk       ; clkin       ; 1.000        ; 0.218      ; 1.358      ;
; -0.108 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[8]                     ; cpuclk       ; clkin       ; 1.000        ; 0.218      ; 1.358      ;
; -0.085 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.212      ; 1.329      ;
; -0.085 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.212      ; 1.329      ;
; -0.085 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.212      ; 1.329      ;
; -0.085 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.212      ; 1.329      ;
; -0.085 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.212      ; 1.329      ;
; -0.085 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.212      ; 1.329      ;
; -0.085 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.212      ; 1.329      ;
; -0.078 ; unibus:pdp11|kl11:kl0|tx_buf[5]       ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ; cpuclk       ; clkin       ; 0.500        ; 0.214      ; 0.824      ;
; 0.004  ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|tx                              ; cpuclk       ; clkin       ; 1.000        ; 0.216      ; 1.244      ;
; 0.007  ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[9]                     ; cpuclk       ; clkin       ; 1.000        ; 0.213      ; 1.238      ;
; 0.007  ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[10]                    ; cpuclk       ; clkin       ; 1.000        ; 0.213      ; 1.238      ;
; 0.007  ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[11]                    ; cpuclk       ; clkin       ; 1.000        ; 0.213      ; 1.238      ;
; 0.007  ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[12]                    ; cpuclk       ; clkin       ; 1.000        ; 0.213      ; 1.238      ;
; 0.007  ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[13]                    ; cpuclk       ; clkin       ; 1.000        ; 0.213      ; 1.238      ;
; 0.007  ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[15]                    ; cpuclk       ; clkin       ; 1.000        ; 0.213      ; 1.238      ;
; 0.007  ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[16]                    ; cpuclk       ; clkin       ; 1.000        ; 0.213      ; 1.238      ;
; 0.007  ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[17]                    ; cpuclk       ; clkin       ; 1.000        ; 0.213      ; 1.238      ;
; 0.007  ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[18]                    ; cpuclk       ; clkin       ; 1.000        ; 0.213      ; 1.238      ;
; 0.007  ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[14]                    ; cpuclk       ; clkin       ; 1.000        ; 0.213      ; 1.238      ;
; 0.052  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; cpuclk       ; clkin       ; 0.500        ; 0.219      ; 0.699      ;
; 0.062  ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rxfilter[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.205      ; 1.175      ;
; 0.062  ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rxfilter[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.205      ; 1.175      ;
; 0.062  ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rxfilter[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.205      ; 1.175      ;
; 0.062  ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rxfilter[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.205      ; 1.175      ;
+--------+---------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll0|altpll_component|pll|clk[0]'                                                                                                                                         ;
+--------+------------------------------------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.111 ; cpuclk                                         ; cpuclk             ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 1.185      ; 0.367      ;
; 0.215  ; sram_ub_n~reg0                                 ; sram_ub_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sram_lb_n~reg0                                 ; sram_lb_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; clk_fsm.clk_ne                                 ; clk_fsm.clk_e      ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; clk_fsm.clk_e                                  ; clk_fsm.clk_se     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.249  ; clk_fsm.clk_n                                  ; clk_fsm.clk_ne     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.273  ; clk_fsm.clk_idle                               ; sram_ce_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.425      ;
; 0.274  ; clk_fsm.clk_idle                               ; clk_fsm.clk_n      ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.426      ;
; 0.275  ; clk_fsm.clk_idle                               ; sram_we_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.427      ;
; 0.276  ; clk_fsm.clk_idle                               ; sram_oe_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.428      ;
; 0.300  ; clk_fsm.clk_w                                  ; sram_oe_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.452      ;
; 0.301  ; clk_fsm.clk_w                                  ; sram_we_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.453      ;
; 0.307  ; clk_fsm.clk_s                                  ; clk_fsm.clk_sw     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.460      ;
; 0.307  ; clk_fsm.clk_w                                  ; sram_ce_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.459      ;
; 0.330  ; clk_fsm.clk_sw                                 ; clk_fsm.clk_w      ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.482      ;
; 0.409  ; slowresetdelay[11]                             ; slowresetdelay[11] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.561      ;
; 0.415  ; clk_fsm.clk_se                                 ; clk_fsm.clk_s      ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.566      ;
; 0.458  ; clk_fsm.clk_n                                  ; sram_dq[0]~en      ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.609      ;
; 0.470  ; clk_fsm.clk_w                                  ; sram_ub_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.621      ;
; 0.488  ; slowresetdelay[5]                              ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.640      ;
; 0.502  ; clk_fsm.clk_n                                  ; sram_ub_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.653      ;
; 0.516  ; slowresetdelay[4]                              ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.535  ; slowresetdelay[10]                             ; slowresetdelay[10] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.687      ;
; 0.549  ; slowresetdelay[1]                              ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.582  ; slowresetdelay[0]                              ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.584  ; slowresetdelay[7]                              ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.736      ;
; 0.589  ; clk_fsm.clk_w                                  ; sram_lb_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.740      ;
; 0.589  ; slowresetdelay[6]                              ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.621  ; clk_fsm.clk_n                                  ; sram_lb_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.772      ;
; 0.642  ; slowresetdelay[10]                             ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.794      ;
; 0.647  ; clk_fsm.clk_idle                               ; sram_ub_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.798      ;
; 0.649  ; clk_fsm.clk_nw                                 ; slowresetdelay[0]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.649  ; clk_fsm.clk_nw                                 ; slowresetdelay[1]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.649  ; clk_fsm.clk_nw                                 ; slowresetdelay[2]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.649  ; clk_fsm.clk_nw                                 ; slowresetdelay[3]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.649  ; clk_fsm.clk_nw                                 ; slowresetdelay[4]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.649  ; clk_fsm.clk_nw                                 ; slowresetdelay[6]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.649  ; clk_fsm.clk_nw                                 ; slowresetdelay[7]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.649  ; clk_fsm.clk_nw                                 ; slowresetdelay[9]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.649  ; clk_fsm.clk_nw                                 ; slowresetdelay[5]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.653  ; slowresetdelay[8]                              ; slowresetdelay[8]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.653  ; slowresetdelay[3]                              ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.657  ; clk_fsm.clk_idle                               ; sram_dq[0]~en      ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.808      ;
; 0.660  ; slowresetdelay[2]                              ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.812      ;
; 0.672  ; slowresetdelay[8]                              ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.824      ;
; 0.675  ; slowresetdelay[10]                             ; slowresetdelay[11] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.827      ;
; 0.679  ; unibus:pdp11|rh11:rh0|rh70_bus_master_addr[12] ; addrq[12]          ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.439      ;
; 0.680  ; clk_fsm.clk_n                                  ; sram_we_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.832      ;
; 0.680  ; clk_fsm.clk_n                                  ; sram_oe_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.832      ;
; 0.680  ; clk_fsm.clk_n                                  ; sram_ce_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.832      ;
; 0.691  ; clk_fsm.clk_w                                  ; sram_dq[0]~en      ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.842      ;
; 0.699  ; slowresetdelay[8]                              ; slowresetdelay[10] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.851      ;
; 0.718  ; unibus:pdp11|rh11:rh0|rh70_bus_master_dato[3]  ; sram_dq[3]~reg0    ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.478      ;
; 0.719  ; unibus:pdp11|rh11:rh0|rh70_bus_master_dato[8]  ; sram_dq[8]~reg0    ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.479      ;
; 0.719  ; unibus:pdp11|rh11:rh0|rh70_bus_master_dato[7]  ; sram_dq[7]~reg0    ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.479      ;
; 0.719  ; unibus:pdp11|rh11:rh0|rh70_bus_master_dato[1]  ; sram_dq[1]~reg0    ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.479      ;
; 0.719  ; unibus:pdp11|rh11:rh0|rh70_bus_master_dato[0]  ; sram_dq[0]~reg0    ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.479      ;
; 0.719  ; unibus:pdp11|rh11:rh0|rh70_bus_master_dato[4]  ; sram_dq[4]~reg0    ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.479      ;
; 0.720  ; unibus:pdp11|rh11:rh0|rh70_bus_master_dato[5]  ; sram_dq[5]~reg0    ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.480      ;
; 0.721  ; unibus:pdp11|rh11:rh0|rh70_bus_master_dato[11] ; sram_dq[11]~reg0   ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.481      ;
; 0.721  ; unibus:pdp11|rh11:rh0|rh70_bus_master_dato[12] ; sram_dq[12]~reg0   ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.481      ;
; 0.722  ; unibus:pdp11|rh11:rh0|rh70_bus_master_dato[2]  ; sram_dq[2]~reg0    ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.482      ;
; 0.722  ; unibus:pdp11|rh11:rh0|rh70_bus_master_dato[10] ; sram_dq[10]~reg0   ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.482      ;
; 0.724  ; unibus:pdp11|rh11:rh0|rh70_bus_master_dato[9]  ; sram_dq[9]~reg0    ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.484      ;
; 0.727  ; slowresetdelay[3]                              ; slowresetdelay[3]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.879      ;
; 0.731  ; clk_fsm.clk_nw                                 ; slowresetdelay[8]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.883      ;
; 0.731  ; clk_fsm.clk_nw                                 ; slowresetdelay[10] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.883      ;
; 0.731  ; clk_fsm.clk_nw                                 ; slowresetdelay[11] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.883      ;
; 0.734  ; slowresetdelay[8]                              ; slowresetdelay[11] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.886      ;
; 0.739  ; slowresetdelay[2]                              ; slowresetdelay[2]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.891      ;
; 0.741  ; slowresetdelay[4]                              ; slowresetdelay[4]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.893      ;
; 0.741  ; slowresetdelay[11]                             ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.893      ;
; 0.744  ; slowresetdelay[0]                              ; slowresetdelay[0]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.896      ;
; 0.746  ; slowresetdelay[1]                              ; slowresetdelay[1]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.898      ;
; 0.755  ; slowresetdelay[9]                              ; slowresetdelay[9]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.907      ;
; 0.762  ; slowresetdelay[9]                              ; slowresetdelay[10] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.914      ;
; 0.766  ; clk_fsm.clk_idle                               ; sram_lb_n~reg0     ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.917      ;
; 0.768  ; unibus:pdp11|rh11:rh0|rh70_bus_master_addr[2]  ; addrq[2]           ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.528      ;
; 0.770  ; unibus:pdp11|rh11:rh0|rh70_bus_master_addr[4]  ; addrq[4]           ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.530      ;
; 0.771  ; unibus:pdp11|rh11:rh0|rh70_bus_master_addr[9]  ; addrq[9]           ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.531      ;
; 0.797  ; slowresetdelay[9]                              ; slowresetdelay[11] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.949      ;
; 0.797  ; slowresetdelay[8]                              ; slowresetdelay[9]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.949      ;
; 0.804  ; unibus:pdp11|rh11:rh0|rh70_bus_master_dato[15] ; sram_dq[15]~reg0   ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.564      ;
; 0.804  ; unibus:pdp11|rh11:rh0|rh70_bus_master_dato[14] ; sram_dq[14]~reg0   ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.564      ;
; 0.804  ; unibus:pdp11|rh11:rh0|rh70_bus_master_dato[13] ; sram_dq[13]~reg0   ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.564      ;
; 0.804  ; unibus:pdp11|rh11:rh0|rh70_bus_master_dato[6]  ; sram_dq[6]~reg0    ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.564      ;
; 0.809  ; slowresetdelay[5]                              ; slowresetdelay[5]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.961      ;
; 0.817  ; unibus:pdp11|rh11:rh0|rh70_bus_master_addr[13] ; addrq[13]          ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.577      ;
; 0.822  ; slowresetdelay[7]                              ; slowresetdelay[10] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.974      ;
; 0.825  ; slowresetdelay[6]                              ; slowresetdelay[6]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.977      ;
; 0.836  ; slowresetdelay[9]                              ; slowreset          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.988      ;
; 0.843  ; slowresetdelay[7]                              ; slowresetdelay[7]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.995      ;
; 0.857  ; slowresetdelay[7]                              ; slowresetdelay[11] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.009      ;
; 0.866  ; slowresetdelay[6]                              ; slowresetdelay[10] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.018      ;
; 0.870  ; slowresetdelay[2]                              ; slowresetdelay[3]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.022      ;
; 0.877  ; slowresetdelay[0]                              ; slowresetdelay[1]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.029      ;
; 0.879  ; slowresetdelay[7]                              ; slowresetdelay[8]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.031      ;
; 0.879  ; slowresetdelay[1]                              ; slowresetdelay[2]  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.031      ;
; 0.887  ; slowresetdelay[5]                              ; slowresetdelay[10] ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.039      ;
; 0.889  ; unibus:pdp11|rh11:rh0|rh70_bus_master_addr[15] ; addrq[15]          ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.392     ; 0.649      ;
+--------+------------------------------------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                           ; To Node                                                                                                                                             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.078 ; unibus:pdp11|rh11:rh0|sdspi:sd1|write_start                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_idle                                                                                                    ; cpuclk                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.474      ; 0.548      ;
; -0.060 ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_ack                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_done                                                                                                           ; cpuclk                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.474      ; 0.566      ;
; 0.010  ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_start                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_idle                                                                                                    ; cpuclk                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.487      ; 0.649      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_sendcmd0                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_sendcmd0                                                                                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[4]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[5]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr7                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr7                                                                                                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[0]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[1]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[2]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[3]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[4]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[5]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[6]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[7]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[8]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[9]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[10]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[11]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_read_data_waitstart ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_read_data_waitstart                                                                                 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr3                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr3                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr3                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr3                                                                                                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_wait                    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_wait                                                                                                    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_write_checkresponse ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_write_checkresponse                                                                                 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data               ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data                                                                                               ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write_last              ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write_last                                                                                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[5]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[5]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[8]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[8]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_crc                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_crc                                                                                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2              ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2                                                                                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|need_400khz                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|need_400khz                                                                                                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd0           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd0                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1wait              ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1wait                                                                                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1                                                                                                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_idle                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_idle                                                                                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41                                                                                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_reset               ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_reset                                                                                               ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|idle                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|idle                                                                                                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write                   ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write                                                                                                   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|write_done                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|write_done                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_done                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_done                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0]                                                                                                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[0]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[1]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[2]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[3]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[4]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[5]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[6]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[7]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[8]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[9]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[10]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[17]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[17]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[18]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[18]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[19]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[19]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[20]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[20]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[21]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[21]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[22]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[22]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[23]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[23]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[24]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[24]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[25]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[25]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[26]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[26]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[27]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[27]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[28]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[28]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[29]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[29]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[30]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[30]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1]                                                                                                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2]                                                                                                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3]                                                                                                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_cs                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_cs                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[1]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[1]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[38]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[38]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.237  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[36]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.389      ;
; 0.239  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_write_checkresponse ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write_checkresponse                                                                                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_checkacmd41                                                                                             ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[45]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[46]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[27]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[6]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg15 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.074      ; 0.454      ;
; 0.242  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[4]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg13 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.074      ; 0.454      ;
+--------+---------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuclk'                                                                                                                                                                                                 ;
+-------+------------------------------------------------------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.091 ; dati[14]                                                   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[14]                   ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 0.385      ; 0.628      ;
; 0.098 ; dati[8]                                                    ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[8]                    ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 0.385      ; 0.635      ;
; 0.105 ; dati[12]                                                   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[12]                   ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 0.385      ; 0.642      ;
; 0.172 ; dati[13]                                                   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[13]                   ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 0.385      ; 0.709      ;
; 0.186 ; dati[0]                                                    ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[0]                    ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 0.384      ; 0.722      ;
; 0.187 ; dati[10]                                                   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[10]                   ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 0.384      ; 0.723      ;
; 0.193 ; dati[7]                                                    ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[7]                    ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 0.384      ; 0.729      ;
; 0.198 ; dati[9]                                                    ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[9]                    ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 0.385      ; 0.735      ;
; 0.215 ; unibus:pdp11|xu:xu0|xubl:xubl0|cmd_state.cmd_wait          ; unibus:pdp11|xu:xu0|xubl:xubl0|cmd_state.cmd_wait          ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|cpu:cpu0|pdststate.state_jmp           ; unibus:pdp11|xu:xu0|cpu:cpu0|pdststate.state_jmp           ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|cpu:cpu0|alus_input[0]                 ; unibus:pdp11|xu:xu0|cpu:cpu0|alus_input[0]                 ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_cpu_mode[1]              ; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_cpu_mode[1]              ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_cpu_mode[0]              ; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_cpu_mode[0]              ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|xubl:xubl0|bitcount[0]                 ; unibus:pdp11|xu:xu0|xubl:xubl0|bitcount[0]                 ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|xubl:xubl0|bitcount[2]                 ; unibus:pdp11|xu:xu0|xubl:xubl0|bitcount[2]                 ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|xubl:xubl0|bitcount[3]                 ; unibus:pdp11|xu:xu0|xubl:xubl0|bitcount[3]                 ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|xubm:xubm0|cmd_state.cmd_run           ; unibus:pdp11|xu:xu0|xubm:xubm0|cmd_state.cmd_run           ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_sob                      ; unibus:pdp11|cpu:cpu0|state.state_sob                      ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|pdststate.state_dopr                 ; unibus:pdp11|cpu:cpu0|pdststate.state_dopr                 ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_dopra                    ; unibus:pdp11|cpu:cpu0|state.state_dopra                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_doprb                    ; unibus:pdp11|cpu:cpu0|state.state_doprb                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|pdststate.state_ldfps                ; unibus:pdp11|cpu:cpu0|pdststate.state_ldfps                ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11                       ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11                       ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_rts                      ; unibus:pdp11|cpu:cpu0|state.state_rts                      ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_fpwr1                    ; unibus:pdp11|cpu:cpu0|state.state_fpwr1                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_fpwr2                    ; unibus:pdp11|cpu:cpu0|state.state_fpwr2                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|fbus_waddr[1]                        ; unibus:pdp11|cpu:cpu0|fbus_waddr[1]                        ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_src0                     ; unibus:pdp11|cpu:cpu0|state.state_src0                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_src5                     ; unibus:pdp11|cpu:cpu0|state.state_src5                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_src5a                    ; unibus:pdp11|cpu:cpu0|state.state_src5a                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_src3                     ; unibus:pdp11|cpu:cpu0|state.state_src3                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_src3a                    ; unibus:pdp11|cpu:cpu0|state.state_src3a                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|red_stack_trap                       ; unibus:pdp11|cpu:cpu0|red_stack_trap                       ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_stststore                ; unibus:pdp11|cpu:cpu0|state.state_stststore                ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_mark                     ; unibus:pdp11|cpu:cpu0|state.state_mark                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_marka                    ; unibus:pdp11|cpu:cpu0|state.state_marka                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_markb                    ; unibus:pdp11|cpu:cpu0|state.state_markb                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_diva                     ; unibus:pdp11|cpu:cpu0|state.state_diva                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|eis_temp[15]                         ; unibus:pdp11|cpu:cpu0|eis_temp[15]                         ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|eis_temp[13]                         ; unibus:pdp11|cpu:cpu0|eis_temp[13]                         ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|eis_temp[8]                          ; unibus:pdp11|cpu:cpu0|eis_temp[8]                          ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|eis_temp[6]                          ; unibus:pdp11|cpu:cpu0|eis_temp[6]                          ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|eis_temp[14]                         ; unibus:pdp11|cpu:cpu0|eis_temp[14]                         ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|eis_temp[7]                          ; unibus:pdp11|cpu:cpu0|eis_temp[7]                          ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|eis_temp[11]                         ; unibus:pdp11|cpu:cpu0|eis_temp[11]                         ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|eis_temp[9]                          ; unibus:pdp11|cpu:cpu0|eis_temp[9]                          ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|eis_temp[10]                         ; unibus:pdp11|cpu:cpu0|eis_temp[10]                         ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|eis_temp[12]                         ; unibus:pdp11|cpu:cpu0|eis_temp[12]                         ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|pdststate.state_mfp                  ; unibus:pdp11|cpu:cpu0|pdststate.state_mfp                  ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_mfpa                     ; unibus:pdp11|cpu:cpu0|state.state_mfpa                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_dst7a                    ; unibus:pdp11|cpu:cpu0|state.state_dst7a                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_dst7b                    ; unibus:pdp11|cpu:cpu0|state.state_dst7b                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_dst3a                    ; unibus:pdp11|cpu:cpu0|state.state_dst3a                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_dst5a                    ; unibus:pdp11|cpu:cpu0|state.state_dst5a                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_rtsa                     ; unibus:pdp11|cpu:cpu0|state.state_rtsa                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_trape                    ; unibus:pdp11|cpu:cpu0|state.state_trape                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_trapf                    ; unibus:pdp11|cpu:cpu0|state.state_trapf                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|pdststate.state_jsr                  ; unibus:pdp11|cpu:cpu0|pdststate.state_jsr                  ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_jsra                     ; unibus:pdp11|cpu:cpu0|state.state_jsra                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_jsrb                     ; unibus:pdp11|cpu:cpu0|state.state_jsrb                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_jsrc                     ; unibus:pdp11|cpu:cpu0|state.state_jsrc                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|pdststate.state_jmp                  ; unibus:pdp11|cpu:cpu0|pdststate.state_jmp                  ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|fps[4]                               ; unibus:pdp11|cpu:cpu0|fps[4]                               ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_ash                      ; unibus:pdp11|cpu:cpu0|state.state_ash                      ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_mulb                     ; unibus:pdp11|cpu:cpu0|state.state_mulb                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_divb                     ; unibus:pdp11|cpu:cpu0|state.state_divb                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|rbus_waddr[0]                        ; unibus:pdp11|cpu:cpu0|rbus_waddr[0]                        ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_fpir2                    ; unibus:pdp11|cpu:cpu0|state.state_fpir2                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]                        ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]                        ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|fbus_fd                              ; unibus:pdp11|cpu:cpu0|fbus_fd                              ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_fpr4                     ; unibus:pdp11|cpu:cpu0|state.state_fpr4                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_src7                     ; unibus:pdp11|cpu:cpu0|state.state_src7                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_fpww                     ; unibus:pdp11|cpu:cpu0|state.state_fpww                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_fpw1                     ; unibus:pdp11|cpu:cpu0|state.state_fpw1                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_fpiw1                    ; unibus:pdp11|cpu:cpu0|state.state_fpiw1                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_src7a                    ; unibus:pdp11|cpu:cpu0|state.state_src7a                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_src1                     ; unibus:pdp11|cpu:cpu0|state.state_src1                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|eis_output[15]                       ; unibus:pdp11|cpu:cpu0|eis_output[15]                       ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_trapb                    ; unibus:pdp11|cpu:cpu0|state.state_trapb                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_trapc                    ; unibus:pdp11|cpu:cpu0|state.state_trapc                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|falu_work1[1]                        ; unibus:pdp11|cpu:cpu0|falu_work1[1]                        ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|falu_work1[0]                        ; unibus:pdp11|cpu:cpu0|falu_work1[0]                        ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|falu_pending_divz                    ; unibus:pdp11|cpu:cpu0|falu_pending_divz                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|falu_pending_fiu                     ; unibus:pdp11|cpu:cpu0|falu_pending_fiu                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|falu_output[63]                      ; unibus:pdp11|cpu:cpu0|falu_output[63]                      ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|falu_flag1                           ; unibus:pdp11|cpu:cpu0|falu_flag1                           ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|eis_temp1[31]                        ; unibus:pdp11|cpu:cpu0|eis_temp1[31]                        ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|eis_output[0]                        ; unibus:pdp11|cpu:cpu0|eis_output[0]                        ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_fpiw2                    ; unibus:pdp11|cpu:cpu0|state.state_fpiw2                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|cpu:cpu0|state.state_fpw4                     ; unibus:pdp11|cpu:cpu0|state.state_fpw4                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|write_ack                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|write_ack                  ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_start                 ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_start                 ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|busmaster_state.busmaster_idle       ; unibus:pdp11|rh11:rh0|busmaster_state.busmaster_idle       ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|busmaster_state.busmaster_write_done ; unibus:pdp11|rh11:rh0|busmaster_state.busmaster_write_done ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|busmaster_state.busmaster_read       ; unibus:pdp11|rh11:rh0|busmaster_state.busmaster_read       ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_error               ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_error               ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_idle                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_idle                ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sectorcounter[8]                     ; unibus:pdp11|rh11:rh0|sectorcounter[8]                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|busmaster_state.busmaster_write_wait ; unibus:pdp11|rh11:rh0|busmaster_state.busmaster_write_wait ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdcard_write_start                   ; unibus:pdp11|rh11:rh0|sdcard_write_start                   ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.367      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clkin'                                                                                                                                                                    ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit        ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit        ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|rxf                             ; unibus:pdp11|kl11:kl0|rxf                             ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit         ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit         ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|recv_state.recv_idle            ; unibus:pdp11|kl11:kl0|recv_state.recv_idle            ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]         ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kw11l:kw0|lineclk                        ; unibus:pdp11|kw11l:kw0|lineclk                        ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_stopbit  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_stopbit  ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_idle     ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_idle     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[4]           ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[4]           ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.390      ;
; 0.242 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[6]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[6]         ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; unibus:pdp11|kl11:kl0|rxfilter[3]                     ; unibus:pdp11|kl11:kl0|rxfilter[4]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; unibus:pdp11|kl11:kl0|xmit_sample[4]                  ; unibus:pdp11|kl11:kl0|xmit_sample[4]                  ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; unibus:pdp11|kl11:kl0|recv_count[4]                   ; unibus:pdp11|kl11:kl0|recv_count[4]                   ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; unibus:pdp11|kl11:kl0|rxfilter[0]                     ; unibus:pdp11|kl11:kl0|rxfilter[1]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; unibus:pdp11|kw11l:kw0|counter[18]                    ; unibus:pdp11|kw11l:kw0|counter[18]                    ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; unibus:pdp11|kl11:kl0|rxfilter[2]                     ; unibus:pdp11|kl11:kl0|rxfilter[3]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; unibus:pdp11|kl11:kl0|rxfilter[4]                     ; unibus:pdp11|kl11:kl0|rxfilter[5]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[18]             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[18]             ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[4]           ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[4]           ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; unibus:pdp11|kl11:kl0|cdc[11]                         ; unibus:pdp11|kl11:kl0|cdc[11]                         ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[11]                  ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[11]                  ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.402      ;
; 0.256 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.408      ;
; 0.261 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_stopbit  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_idle     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.413      ;
; 0.262 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_stopbit  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.414      ;
; 0.263 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.415      ;
; 0.266 ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.418      ;
; 0.268 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; unibus:pdp11|kl11:kl0|tx                              ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.420      ;
; 0.270 ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.422      ;
; 0.286 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; unibus:pdp11|xu:xu0|kl11:kl0|tx                       ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.438      ;
; 0.292 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; unibus:pdp11|kl11:kl0|tx                              ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.444      ;
; 0.315 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; unibus:pdp11|xu:xu0|kl11:kl0|tx                       ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.467      ;
; 0.327 ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[0]      ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[1]      ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]             ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]             ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; clkin        ; clkin       ; 0.000        ; 0.001      ; 0.483      ;
; 0.332 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; clkin        ; clkin       ; 0.000        ; 0.001      ; 0.485      ;
; 0.333 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; clkin        ; clkin       ; 0.000        ; 0.001      ; 0.486      ;
; 0.335 ; unibus:pdp11|kl11:kl0|rxfilter[5]                     ; unibus:pdp11|kl11:kl0|rxfilter[6]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.487      ;
; 0.337 ; unibus:pdp11|kl11:kl0|rxfilter[1]                     ; unibus:pdp11|kl11:kl0|rxfilter[2]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.489      ;
; 0.337 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.489      ;
; 0.338 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.490      ;
; 0.339 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.491      ;
; 0.349 ; unibus:pdp11|cpu:cpu0|init                            ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; cpuclk       ; clkin       ; 0.000        ; 0.223      ; 0.724      ;
; 0.353 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[2]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[2]         ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.505      ;
; 0.354 ; unibus:pdp11|kw11l:kw0|counter[0]                     ; unibus:pdp11|kw11l:kw0|counter[0]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.506      ;
; 0.354 ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[0]              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[0]              ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.506      ;
; 0.355 ; unibus:pdp11|kw11l:kw0|counter[9]                     ; unibus:pdp11|kw11l:kw0|counter[9]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[3]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[3]         ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[5]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[5]         ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[2]           ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[2]           ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[0]           ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[0]           ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; unibus:pdp11|kl11:kl0|xmit_sample[1]                  ; unibus:pdp11|kl11:kl0|xmit_sample[1]                  ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; unibus:pdp11|kl11:kl0|recv_count[0]                   ; unibus:pdp11|kl11:kl0|recv_count[0]                   ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; unibus:pdp11|kl11:kl0|recv_count[2]                   ; unibus:pdp11|kl11:kl0|recv_count[2]                   ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; unibus:pdp11|kl11:kl0|cdc[0]                          ; unibus:pdp11|kl11:kl0|cdc[0]                          ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; unibus:pdp11|kw11l:kw0|counter[10]                    ; unibus:pdp11|kw11l:kw0|counter[10]                    ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; unibus:pdp11|kl11:kl0|xmit_sample[3]                  ; unibus:pdp11|kl11:kl0|xmit_sample[3]                  ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; unibus:pdp11|kw11l:kw0|counter[2]                     ; unibus:pdp11|kw11l:kw0|counter[2]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; unibus:pdp11|kw11l:kw0|counter[4]                     ; unibus:pdp11|kw11l:kw0|counter[4]                     ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[1]           ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[1]           ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[3]           ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[3]           ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; unibus:pdp11|kl11:kl0|cdc[3]                          ; unibus:pdp11|kl11:kl0|cdc[3]                          ; clkin        ; clkin       ; 0.000        ; 0.000      ; 0.515      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuclk'                                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_we_reg       ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll0|altpll_component|pll|clk[0]'                                                            ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target             ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------+
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[0]           ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[0]           ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[10]          ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[10]          ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[11]          ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[11]          ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[12]          ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[12]          ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[13]          ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[13]          ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[14]          ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[14]          ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[15]          ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[15]          ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[1]           ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[1]           ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[2]           ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[2]           ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[3]           ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[3]           ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[4]           ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[4]           ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[5]           ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[5]           ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[6]           ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[6]           ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[7]           ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[7]           ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[8]           ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[8]           ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[9]           ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[9]           ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_e      ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_e      ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_idle   ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_idle   ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_n      ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_n      ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_ne     ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_ne     ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_nw     ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_nw     ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_s      ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_s      ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_se     ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_se     ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_sw     ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_sw     ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_w      ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; clk_fsm.clk_w      ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuclk             ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuclk             ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[0]            ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[0]            ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[10]           ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[10]           ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[11]           ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[11]           ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[12]           ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[12]           ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[13]           ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[13]           ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[14]           ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[14]           ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[15]           ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[15]           ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[1]            ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[1]            ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[2]            ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[2]            ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[3]            ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[3]            ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[4]            ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[4]            ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[5]            ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[5]            ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[6]            ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[6]            ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[7]            ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[7]            ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[8]            ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[8]            ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[9]            ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[9]            ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowreset          ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowreset          ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[0]  ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[0]  ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[10] ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[10] ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[11] ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[11] ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[1]  ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[1]  ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[2]  ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[2]  ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[3]  ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[3]  ;
; 5.250 ; 6.250        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[4]  ;
; 5.250 ; 6.250        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; slowresetdelay[4]  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clkin'                                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[10]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[10]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[11]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[11]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[2]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[2]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[3]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[3]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[4]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[4]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[5]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[5]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[6]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[6]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[7]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[7]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[8]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[8]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[9]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[9]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdctrigger               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdctrigger               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[0]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[0]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[1]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[1]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[2]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[2]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[0]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[0]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[1]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[1]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[2]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[2]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[3]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[3]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[4]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[4]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[5]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[5]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[6]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[6]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_copy                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_copy                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[0]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[0]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[1]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[1]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[2]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[2]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[3]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[3]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[4]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[4]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[0]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[0]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[1]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[1]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[2]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[2]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[3]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[3]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[4]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[4]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_data     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_data     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_idle     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_idle     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxf                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxf                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[0]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[0]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[1]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[1]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[2]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[2]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[3]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[3]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[4]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[4]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[5]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[5]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[6]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[6]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[7]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[7]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|tx                       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|tx                       ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                             ;
+--------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port    ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+--------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; rx           ; clkin                               ; -0.401 ; -0.401 ; Rise       ; clkin                               ;
; xu_miso      ; cpuclk                              ; -0.229 ; -0.229 ; Rise       ; cpuclk                              ;
; resetbtn     ; clkin                               ; 0.568  ; 0.568  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_dq[*]   ; clkin                               ; 0.571  ; 0.571  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[0]  ; clkin                               ; 0.534  ; 0.534  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[1]  ; clkin                               ; 0.457  ; 0.457  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[2]  ; clkin                               ; 0.457  ; 0.457  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[3]  ; clkin                               ; 0.454  ; 0.454  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[4]  ; clkin                               ; 0.425  ; 0.425  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[5]  ; clkin                               ; 0.407  ; 0.407  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[6]  ; clkin                               ; 0.294  ; 0.294  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[7]  ; clkin                               ; 0.281  ; 0.281  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[8]  ; clkin                               ; 0.307  ; 0.307  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[9]  ; clkin                               ; 0.420  ; 0.420  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[10] ; clkin                               ; 0.366  ; 0.366  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[11] ; clkin                               ; 0.433  ; 0.433  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[12] ; clkin                               ; 0.398  ; 0.398  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[13] ; clkin                               ; 0.571  ; 0.571  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[14] ; clkin                               ; 0.457  ; 0.457  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[15] ; clkin                               ; 0.457  ; 0.457  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_miso  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.211  ; 1.211  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+--------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                              ;
+--------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port    ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+--------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; rx           ; clkin                               ; 0.521  ; 0.521  ; Rise       ; clkin                               ;
; xu_miso      ; cpuclk                              ; 0.469  ; 0.469  ; Rise       ; cpuclk                              ;
; resetbtn     ; clkin                               ; 0.165  ; 0.165  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_dq[*]   ; clkin                               ; -0.161 ; -0.161 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[0]  ; clkin                               ; -0.414 ; -0.414 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[1]  ; clkin                               ; -0.337 ; -0.337 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[2]  ; clkin                               ; -0.337 ; -0.337 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[3]  ; clkin                               ; -0.334 ; -0.334 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[4]  ; clkin                               ; -0.305 ; -0.305 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[5]  ; clkin                               ; -0.287 ; -0.287 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[6]  ; clkin                               ; -0.174 ; -0.174 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[7]  ; clkin                               ; -0.161 ; -0.161 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[8]  ; clkin                               ; -0.187 ; -0.187 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[9]  ; clkin                               ; -0.300 ; -0.300 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[10] ; clkin                               ; -0.246 ; -0.246 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[11] ; clkin                               ; -0.313 ; -0.313 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[12] ; clkin                               ; -0.278 ; -0.278 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[13] ; clkin                               ; -0.451 ; -0.451 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[14] ; clkin                               ; -0.337 ; -0.337 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[15] ; clkin                               ; -0.337 ; -0.337 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_miso  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.680  ; 0.680  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+--------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; tx             ; clkin                               ; 4.042  ; 4.042  ; Rise       ; clkin                               ;
; tx2            ; clkin                               ; 4.189  ; 4.189  ; Rise       ; clkin                               ;
; dclk1          ; cpuclk                              ; 2.005  ;        ; Rise       ; cpuclk                              ;
; dclk2          ; cpuclk                              ; 4.383  ; 4.383  ; Rise       ; cpuclk                              ;
; dd0[*]         ; cpuclk                              ; 23.750 ; 23.750 ; Rise       ; cpuclk                              ;
;  dd0[2]        ; cpuclk                              ; 23.750 ; 23.750 ; Rise       ; cpuclk                              ;
;  dd0[3]        ; cpuclk                              ; 23.599 ; 23.599 ; Rise       ; cpuclk                              ;
; dd2[*]         ; cpuclk                              ; 24.822 ; 24.822 ; Rise       ; cpuclk                              ;
;  dd2[0]        ; cpuclk                              ; 12.141 ; 12.141 ; Rise       ; cpuclk                              ;
;  dd2[1]        ; cpuclk                              ; 24.411 ; 24.411 ; Rise       ; cpuclk                              ;
;  dd2[2]        ; cpuclk                              ; 24.017 ; 24.017 ; Rise       ; cpuclk                              ;
;  dd2[3]        ; cpuclk                              ; 24.489 ; 24.489 ; Rise       ; cpuclk                              ;
;  dd2[4]        ; cpuclk                              ; 24.484 ; 24.484 ; Rise       ; cpuclk                              ;
;  dd2[5]        ; cpuclk                              ; 24.273 ; 24.273 ; Rise       ; cpuclk                              ;
;  dd2[6]        ; cpuclk                              ; 24.574 ; 24.574 ; Rise       ; cpuclk                              ;
;  dd2[7]        ; cpuclk                              ; 24.822 ; 24.822 ; Rise       ; cpuclk                              ;
; dd3[*]         ; cpuclk                              ; 25.013 ; 25.013 ; Rise       ; cpuclk                              ;
;  dd3[0]        ; cpuclk                              ; 23.961 ; 23.961 ; Rise       ; cpuclk                              ;
;  dd3[1]        ; cpuclk                              ; 24.382 ; 24.382 ; Rise       ; cpuclk                              ;
;  dd3[2]        ; cpuclk                              ; 23.804 ; 23.804 ; Rise       ; cpuclk                              ;
;  dd3[3]        ; cpuclk                              ; 24.496 ; 24.496 ; Rise       ; cpuclk                              ;
;  dd3[4]        ; cpuclk                              ; 24.397 ; 24.397 ; Rise       ; cpuclk                              ;
;  dd3[5]        ; cpuclk                              ; 24.355 ; 24.355 ; Rise       ; cpuclk                              ;
;  dd3[6]        ; cpuclk                              ; 24.597 ; 24.597 ; Rise       ; cpuclk                              ;
;  dd3[7]        ; cpuclk                              ; 25.013 ; 25.013 ; Rise       ; cpuclk                              ;
; sram_addr[*]   ; cpuclk                              ; 25.396 ; 25.396 ; Rise       ; cpuclk                              ;
;  sram_addr[0]  ; cpuclk                              ; 24.322 ; 24.322 ; Rise       ; cpuclk                              ;
;  sram_addr[1]  ; cpuclk                              ; 24.404 ; 24.404 ; Rise       ; cpuclk                              ;
;  sram_addr[2]  ; cpuclk                              ; 25.195 ; 25.195 ; Rise       ; cpuclk                              ;
;  sram_addr[3]  ; cpuclk                              ; 24.536 ; 24.536 ; Rise       ; cpuclk                              ;
;  sram_addr[4]  ; cpuclk                              ; 24.621 ; 24.621 ; Rise       ; cpuclk                              ;
;  sram_addr[5]  ; cpuclk                              ; 24.060 ; 24.060 ; Rise       ; cpuclk                              ;
;  sram_addr[6]  ; cpuclk                              ; 24.366 ; 24.366 ; Rise       ; cpuclk                              ;
;  sram_addr[7]  ; cpuclk                              ; 24.540 ; 24.540 ; Rise       ; cpuclk                              ;
;  sram_addr[8]  ; cpuclk                              ; 24.230 ; 24.230 ; Rise       ; cpuclk                              ;
;  sram_addr[9]  ; cpuclk                              ; 24.158 ; 24.158 ; Rise       ; cpuclk                              ;
;  sram_addr[10] ; cpuclk                              ; 24.463 ; 24.463 ; Rise       ; cpuclk                              ;
;  sram_addr[11] ; cpuclk                              ; 24.373 ; 24.373 ; Rise       ; cpuclk                              ;
;  sram_addr[12] ; cpuclk                              ; 24.639 ; 24.639 ; Rise       ; cpuclk                              ;
;  sram_addr[13] ; cpuclk                              ; 24.777 ; 24.777 ; Rise       ; cpuclk                              ;
;  sram_addr[14] ; cpuclk                              ; 25.396 ; 25.396 ; Rise       ; cpuclk                              ;
;  sram_addr[15] ; cpuclk                              ; 24.722 ; 24.722 ; Rise       ; cpuclk                              ;
;  sram_addr[16] ; cpuclk                              ; 24.970 ; 24.970 ; Rise       ; cpuclk                              ;
;  sram_addr[17] ; cpuclk                              ; 24.892 ; 24.892 ; Rise       ; cpuclk                              ;
; sseg0[*]       ; cpuclk                              ; 4.874  ; 4.874  ; Rise       ; cpuclk                              ;
;  sseg0[0]      ; cpuclk                              ; 4.706  ; 4.706  ; Rise       ; cpuclk                              ;
;  sseg0[1]      ; cpuclk                              ; 4.670  ; 4.670  ; Rise       ; cpuclk                              ;
;  sseg0[2]      ; cpuclk                              ; 4.874  ; 4.874  ; Rise       ; cpuclk                              ;
;  sseg0[3]      ; cpuclk                              ; 4.816  ; 4.816  ; Rise       ; cpuclk                              ;
;  sseg0[4]      ; cpuclk                              ; 4.670  ; 4.670  ; Rise       ; cpuclk                              ;
;  sseg0[5]      ; cpuclk                              ; 4.830  ; 4.830  ; Rise       ; cpuclk                              ;
;  sseg0[6]      ; cpuclk                              ; 4.681  ; 4.681  ; Rise       ; cpuclk                              ;
; sseg1[*]       ; cpuclk                              ; 4.834  ; 4.834  ; Rise       ; cpuclk                              ;
;  sseg1[0]      ; cpuclk                              ; 4.571  ; 4.571  ; Rise       ; cpuclk                              ;
;  sseg1[1]      ; cpuclk                              ; 4.660  ; 4.660  ; Rise       ; cpuclk                              ;
;  sseg1[2]      ; cpuclk                              ; 4.653  ; 4.653  ; Rise       ; cpuclk                              ;
;  sseg1[3]      ; cpuclk                              ; 4.668  ; 4.668  ; Rise       ; cpuclk                              ;
;  sseg1[4]      ; cpuclk                              ; 4.789  ; 4.789  ; Rise       ; cpuclk                              ;
;  sseg1[5]      ; cpuclk                              ; 4.834  ; 4.834  ; Rise       ; cpuclk                              ;
;  sseg1[6]      ; cpuclk                              ; 4.831  ; 4.831  ; Rise       ; cpuclk                              ;
; sseg2[*]       ; cpuclk                              ; 4.658  ; 4.658  ; Rise       ; cpuclk                              ;
;  sseg2[0]      ; cpuclk                              ; 4.630  ; 4.630  ; Rise       ; cpuclk                              ;
;  sseg2[1]      ; cpuclk                              ; 4.495  ; 4.495  ; Rise       ; cpuclk                              ;
;  sseg2[2]      ; cpuclk                              ; 4.531  ; 4.531  ; Rise       ; cpuclk                              ;
;  sseg2[3]      ; cpuclk                              ; 4.540  ; 4.540  ; Rise       ; cpuclk                              ;
;  sseg2[4]      ; cpuclk                              ; 4.646  ; 4.646  ; Rise       ; cpuclk                              ;
;  sseg2[5]      ; cpuclk                              ; 4.628  ; 4.628  ; Rise       ; cpuclk                              ;
;  sseg2[6]      ; cpuclk                              ; 4.658  ; 4.658  ; Rise       ; cpuclk                              ;
; sseg3[*]       ; cpuclk                              ; 5.350  ; 5.350  ; Rise       ; cpuclk                              ;
;  sseg3[0]      ; cpuclk                              ; 5.102  ; 5.102  ; Rise       ; cpuclk                              ;
;  sseg3[1]      ; cpuclk                              ; 5.094  ; 5.094  ; Rise       ; cpuclk                              ;
;  sseg3[2]      ; cpuclk                              ; 5.350  ; 5.350  ; Rise       ; cpuclk                              ;
;  sseg3[3]      ; cpuclk                              ; 5.019  ; 5.019  ; Rise       ; cpuclk                              ;
;  sseg3[4]      ; cpuclk                              ; 5.146  ; 5.146  ; Rise       ; cpuclk                              ;
;  sseg3[5]      ; cpuclk                              ; 4.828  ; 4.828  ; Rise       ; cpuclk                              ;
;  sseg3[6]      ; cpuclk                              ; 5.327  ; 5.327  ; Rise       ; cpuclk                              ;
; xu_cs          ; cpuclk                              ; 3.854  ; 3.854  ; Rise       ; cpuclk                              ;
; xu_mosi        ; cpuclk                              ; 3.879  ; 3.879  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 4.311  ; 4.311  ; Rise       ; cpuclk                              ;
; dclk1          ; cpuclk                              ;        ; 2.005  ; Fall       ; cpuclk                              ;
; dd0[*]         ; cpuclk                              ; 15.449 ; 15.449 ; Fall       ; cpuclk                              ;
;  dd0[2]        ; cpuclk                              ; 15.449 ; 15.449 ; Fall       ; cpuclk                              ;
;  dd0[3]        ; cpuclk                              ; 15.298 ; 15.298 ; Fall       ; cpuclk                              ;
; dd2[*]         ; cpuclk                              ; 16.816 ; 16.816 ; Fall       ; cpuclk                              ;
;  dd2[0]        ; cpuclk                              ; 4.906  ; 4.906  ; Fall       ; cpuclk                              ;
;  dd2[1]        ; cpuclk                              ; 16.405 ; 16.405 ; Fall       ; cpuclk                              ;
;  dd2[2]        ; cpuclk                              ; 16.011 ; 16.011 ; Fall       ; cpuclk                              ;
;  dd2[3]        ; cpuclk                              ; 16.483 ; 16.483 ; Fall       ; cpuclk                              ;
;  dd2[4]        ; cpuclk                              ; 16.478 ; 16.478 ; Fall       ; cpuclk                              ;
;  dd2[5]        ; cpuclk                              ; 16.267 ; 16.267 ; Fall       ; cpuclk                              ;
;  dd2[6]        ; cpuclk                              ; 16.568 ; 16.568 ; Fall       ; cpuclk                              ;
;  dd2[7]        ; cpuclk                              ; 16.816 ; 16.816 ; Fall       ; cpuclk                              ;
; dd3[*]         ; cpuclk                              ; 17.007 ; 17.007 ; Fall       ; cpuclk                              ;
;  dd3[0]        ; cpuclk                              ; 15.955 ; 15.955 ; Fall       ; cpuclk                              ;
;  dd3[1]        ; cpuclk                              ; 16.376 ; 16.376 ; Fall       ; cpuclk                              ;
;  dd3[2]        ; cpuclk                              ; 15.798 ; 15.798 ; Fall       ; cpuclk                              ;
;  dd3[3]        ; cpuclk                              ; 16.490 ; 16.490 ; Fall       ; cpuclk                              ;
;  dd3[4]        ; cpuclk                              ; 16.391 ; 16.391 ; Fall       ; cpuclk                              ;
;  dd3[5]        ; cpuclk                              ; 16.349 ; 16.349 ; Fall       ; cpuclk                              ;
;  dd3[6]        ; cpuclk                              ; 16.591 ; 16.591 ; Fall       ; cpuclk                              ;
;  dd3[7]        ; cpuclk                              ; 17.007 ; 17.007 ; Fall       ; cpuclk                              ;
; sram_addr[*]   ; cpuclk                              ; 17.390 ; 17.390 ; Fall       ; cpuclk                              ;
;  sram_addr[0]  ; cpuclk                              ; 16.316 ; 16.316 ; Fall       ; cpuclk                              ;
;  sram_addr[1]  ; cpuclk                              ; 16.398 ; 16.398 ; Fall       ; cpuclk                              ;
;  sram_addr[2]  ; cpuclk                              ; 17.189 ; 17.189 ; Fall       ; cpuclk                              ;
;  sram_addr[3]  ; cpuclk                              ; 16.530 ; 16.530 ; Fall       ; cpuclk                              ;
;  sram_addr[4]  ; cpuclk                              ; 16.615 ; 16.615 ; Fall       ; cpuclk                              ;
;  sram_addr[5]  ; cpuclk                              ; 16.054 ; 16.054 ; Fall       ; cpuclk                              ;
;  sram_addr[6]  ; cpuclk                              ; 16.360 ; 16.360 ; Fall       ; cpuclk                              ;
;  sram_addr[7]  ; cpuclk                              ; 16.534 ; 16.534 ; Fall       ; cpuclk                              ;
;  sram_addr[8]  ; cpuclk                              ; 16.224 ; 16.224 ; Fall       ; cpuclk                              ;
;  sram_addr[9]  ; cpuclk                              ; 16.152 ; 16.152 ; Fall       ; cpuclk                              ;
;  sram_addr[10] ; cpuclk                              ; 16.457 ; 16.457 ; Fall       ; cpuclk                              ;
;  sram_addr[11] ; cpuclk                              ; 16.367 ; 16.367 ; Fall       ; cpuclk                              ;
;  sram_addr[12] ; cpuclk                              ; 16.633 ; 16.633 ; Fall       ; cpuclk                              ;
;  sram_addr[13] ; cpuclk                              ; 16.771 ; 16.771 ; Fall       ; cpuclk                              ;
;  sram_addr[14] ; cpuclk                              ; 17.390 ; 17.390 ; Fall       ; cpuclk                              ;
;  sram_addr[15] ; cpuclk                              ; 16.716 ; 16.716 ; Fall       ; cpuclk                              ;
;  sram_addr[16] ; cpuclk                              ; 16.964 ; 16.964 ; Fall       ; cpuclk                              ;
;  sram_addr[17] ; cpuclk                              ; 16.886 ; 16.886 ; Fall       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 2.357  ;        ; Fall       ; cpuclk                              ;
; sram_ce_n      ; clkin                               ; 4.060  ; 4.060  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_dq[*]     ; clkin                               ; 3.773  ; 3.773  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[0]    ; clkin                               ; 3.707  ; 3.707  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[1]    ; clkin                               ; 3.716  ; 3.716  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[2]    ; clkin                               ; 3.625  ; 3.625  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[3]    ; clkin                               ; 3.615  ; 3.615  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[4]    ; clkin                               ; 3.488  ; 3.488  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[5]    ; clkin                               ; 3.486  ; 3.486  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[6]    ; clkin                               ; 3.605  ; 3.605  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[7]    ; clkin                               ; 3.618  ; 3.618  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[8]    ; clkin                               ; 3.635  ; 3.635  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[9]    ; clkin                               ; 3.590  ; 3.590  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[10]   ; clkin                               ; 3.700  ; 3.700  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[11]   ; clkin                               ; 3.571  ; 3.571  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[12]   ; clkin                               ; 3.634  ; 3.634  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[13]   ; clkin                               ; 3.695  ; 3.695  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[14]   ; clkin                               ; 3.703  ; 3.703  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[15]   ; clkin                               ; 3.773  ; 3.773  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_lb_n      ; clkin                               ; 3.967  ; 3.967  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_oe_n      ; clkin                               ; 3.749  ; 3.749  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_ub_n      ; clkin                               ; 3.868  ; 3.868  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_we_n      ; clkin                               ; 3.519  ; 3.519  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg0[*]       ; clkin                               ; 4.496  ; 4.496  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[0]      ; clkin                               ; 4.295  ; 4.295  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[1]      ; clkin                               ; 4.142  ; 4.142  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[2]      ; clkin                               ; 4.496  ; 4.496  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[3]      ; clkin                               ; 4.410  ; 4.410  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[4]      ; clkin                               ; 4.412  ; 4.412  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[5]      ; clkin                               ; 4.328  ; 4.328  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[6]      ; clkin                               ; 4.361  ; 4.361  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg1[*]       ; clkin                               ; 4.462  ; 4.462  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[0]      ; clkin                               ; 4.369  ; 4.369  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[1]      ; clkin                               ; 4.432  ; 4.432  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[2]      ; clkin                               ; 4.433  ; 4.433  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[3]      ; clkin                               ; 4.462  ; 4.462  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[4]      ; clkin                               ; 4.341  ; 4.341  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[5]      ; clkin                               ; 4.374  ; 4.374  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[6]      ; clkin                               ; 4.385  ; 4.385  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg2[*]       ; clkin                               ; 4.655  ; 4.655  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[0]      ; clkin                               ; 4.620  ; 4.620  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[1]      ; clkin                               ; 4.490  ; 4.490  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[2]      ; clkin                               ; 4.470  ; 4.470  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[3]      ; clkin                               ; 4.470  ; 4.470  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[4]      ; clkin                               ; 4.574  ; 4.574  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[5]      ; clkin                               ; 4.556  ; 4.556  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[6]      ; clkin                               ; 4.655  ; 4.655  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg3[*]       ; clkin                               ; 4.856  ; 4.856  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[0]      ; clkin                               ; 4.551  ; 4.551  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[1]      ; clkin                               ; 4.856  ; 4.856  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[2]      ; clkin                               ; 4.807  ; 4.807  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[3]      ; clkin                               ; 4.469  ; 4.469  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[4]      ; clkin                               ; 4.515  ; 4.515  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[5]      ; clkin                               ; 4.590  ; 4.590  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[6]      ; clkin                               ; 4.703  ; 4.703  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; greenled[*]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 5.132  ; 5.132  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[0]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.894  ; 4.894  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[1]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.703  ; 4.703  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[2]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.781  ; 4.781  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[3]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 5.132  ; 5.132  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.467  ; 4.467  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.740  ; 4.740  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 2.566  ;        ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;        ; 2.566  ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                           ;
+----------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; tx             ; clkin                               ; 4.042 ; 4.042 ; Rise       ; clkin                               ;
; tx2            ; clkin                               ; 4.189 ; 4.189 ; Rise       ; clkin                               ;
; dclk1          ; cpuclk                              ; 2.005 ;       ; Rise       ; cpuclk                              ;
; dclk2          ; cpuclk                              ; 4.383 ; 4.383 ; Rise       ; cpuclk                              ;
; dd0[*]         ; cpuclk                              ; 5.153 ; 5.153 ; Rise       ; cpuclk                              ;
;  dd0[2]        ; cpuclk                              ; 5.377 ; 5.377 ; Rise       ; cpuclk                              ;
;  dd0[3]        ; cpuclk                              ; 5.153 ; 5.153 ; Rise       ; cpuclk                              ;
; dd2[*]         ; cpuclk                              ; 4.590 ; 4.590 ; Rise       ; cpuclk                              ;
;  dd2[0]        ; cpuclk                              ; 5.673 ; 5.673 ; Rise       ; cpuclk                              ;
;  dd2[1]        ; cpuclk                              ; 5.524 ; 5.524 ; Rise       ; cpuclk                              ;
;  dd2[2]        ; cpuclk                              ; 4.590 ; 4.590 ; Rise       ; cpuclk                              ;
;  dd2[3]        ; cpuclk                              ; 5.087 ; 5.087 ; Rise       ; cpuclk                              ;
;  dd2[4]        ; cpuclk                              ; 4.958 ; 4.958 ; Rise       ; cpuclk                              ;
;  dd2[5]        ; cpuclk                              ; 4.806 ; 4.806 ; Rise       ; cpuclk                              ;
;  dd2[6]        ; cpuclk                              ; 5.207 ; 5.207 ; Rise       ; cpuclk                              ;
;  dd2[7]        ; cpuclk                              ; 5.554 ; 5.554 ; Rise       ; cpuclk                              ;
; dd3[*]         ; cpuclk                              ; 4.298 ; 4.298 ; Rise       ; cpuclk                              ;
;  dd3[0]        ; cpuclk                              ; 4.621 ; 4.621 ; Rise       ; cpuclk                              ;
;  dd3[1]        ; cpuclk                              ; 4.640 ; 4.640 ; Rise       ; cpuclk                              ;
;  dd3[2]        ; cpuclk                              ; 4.800 ; 4.800 ; Rise       ; cpuclk                              ;
;  dd3[3]        ; cpuclk                              ; 4.781 ; 4.781 ; Rise       ; cpuclk                              ;
;  dd3[4]        ; cpuclk                              ; 4.298 ; 4.298 ; Rise       ; cpuclk                              ;
;  dd3[5]        ; cpuclk                              ; 4.474 ; 4.474 ; Rise       ; cpuclk                              ;
;  dd3[6]        ; cpuclk                              ; 5.049 ; 5.049 ; Rise       ; cpuclk                              ;
;  dd3[7]        ; cpuclk                              ; 5.162 ; 5.162 ; Rise       ; cpuclk                              ;
; sram_addr[*]   ; cpuclk                              ; 4.274 ; 4.274 ; Rise       ; cpuclk                              ;
;  sram_addr[0]  ; cpuclk                              ; 5.435 ; 5.435 ; Rise       ; cpuclk                              ;
;  sram_addr[1]  ; cpuclk                              ; 4.977 ; 4.977 ; Rise       ; cpuclk                              ;
;  sram_addr[2]  ; cpuclk                              ; 5.793 ; 5.793 ; Rise       ; cpuclk                              ;
;  sram_addr[3]  ; cpuclk                              ; 5.010 ; 5.010 ; Rise       ; cpuclk                              ;
;  sram_addr[4]  ; cpuclk                              ; 5.154 ; 5.154 ; Rise       ; cpuclk                              ;
;  sram_addr[5]  ; cpuclk                              ; 4.693 ; 4.693 ; Rise       ; cpuclk                              ;
;  sram_addr[6]  ; cpuclk                              ; 5.098 ; 5.098 ; Rise       ; cpuclk                              ;
;  sram_addr[7]  ; cpuclk                              ; 5.200 ; 5.200 ; Rise       ; cpuclk                              ;
;  sram_addr[8]  ; cpuclk                              ; 4.488 ; 4.488 ; Rise       ; cpuclk                              ;
;  sram_addr[9]  ; cpuclk                              ; 5.154 ; 5.154 ; Rise       ; cpuclk                              ;
;  sram_addr[10] ; cpuclk                              ; 4.748 ; 4.748 ; Rise       ; cpuclk                              ;
;  sram_addr[11] ; cpuclk                              ; 4.274 ; 4.274 ; Rise       ; cpuclk                              ;
;  sram_addr[12] ; cpuclk                              ; 4.758 ; 4.758 ; Rise       ; cpuclk                              ;
;  sram_addr[13] ; cpuclk                              ; 5.229 ; 5.229 ; Rise       ; cpuclk                              ;
;  sram_addr[14] ; cpuclk                              ; 5.545 ; 5.545 ; Rise       ; cpuclk                              ;
;  sram_addr[15] ; cpuclk                              ; 4.783 ; 4.783 ; Rise       ; cpuclk                              ;
;  sram_addr[16] ; cpuclk                              ; 4.514 ; 4.514 ; Rise       ; cpuclk                              ;
;  sram_addr[17] ; cpuclk                              ; 4.503 ; 4.503 ; Rise       ; cpuclk                              ;
; sseg0[*]       ; cpuclk                              ; 4.670 ; 4.670 ; Rise       ; cpuclk                              ;
;  sseg0[0]      ; cpuclk                              ; 4.706 ; 4.706 ; Rise       ; cpuclk                              ;
;  sseg0[1]      ; cpuclk                              ; 4.670 ; 4.670 ; Rise       ; cpuclk                              ;
;  sseg0[2]      ; cpuclk                              ; 4.874 ; 4.874 ; Rise       ; cpuclk                              ;
;  sseg0[3]      ; cpuclk                              ; 4.816 ; 4.816 ; Rise       ; cpuclk                              ;
;  sseg0[4]      ; cpuclk                              ; 4.670 ; 4.670 ; Rise       ; cpuclk                              ;
;  sseg0[5]      ; cpuclk                              ; 4.830 ; 4.830 ; Rise       ; cpuclk                              ;
;  sseg0[6]      ; cpuclk                              ; 4.681 ; 4.681 ; Rise       ; cpuclk                              ;
; sseg1[*]       ; cpuclk                              ; 4.571 ; 4.571 ; Rise       ; cpuclk                              ;
;  sseg1[0]      ; cpuclk                              ; 4.571 ; 4.571 ; Rise       ; cpuclk                              ;
;  sseg1[1]      ; cpuclk                              ; 4.660 ; 4.660 ; Rise       ; cpuclk                              ;
;  sseg1[2]      ; cpuclk                              ; 4.653 ; 4.653 ; Rise       ; cpuclk                              ;
;  sseg1[3]      ; cpuclk                              ; 4.668 ; 4.668 ; Rise       ; cpuclk                              ;
;  sseg1[4]      ; cpuclk                              ; 4.789 ; 4.789 ; Rise       ; cpuclk                              ;
;  sseg1[5]      ; cpuclk                              ; 4.834 ; 4.834 ; Rise       ; cpuclk                              ;
;  sseg1[6]      ; cpuclk                              ; 4.831 ; 4.831 ; Rise       ; cpuclk                              ;
; sseg2[*]       ; cpuclk                              ; 4.495 ; 4.495 ; Rise       ; cpuclk                              ;
;  sseg2[0]      ; cpuclk                              ; 4.630 ; 4.630 ; Rise       ; cpuclk                              ;
;  sseg2[1]      ; cpuclk                              ; 4.495 ; 4.495 ; Rise       ; cpuclk                              ;
;  sseg2[2]      ; cpuclk                              ; 4.531 ; 4.531 ; Rise       ; cpuclk                              ;
;  sseg2[3]      ; cpuclk                              ; 4.540 ; 4.540 ; Rise       ; cpuclk                              ;
;  sseg2[4]      ; cpuclk                              ; 4.646 ; 4.646 ; Rise       ; cpuclk                              ;
;  sseg2[5]      ; cpuclk                              ; 4.628 ; 4.628 ; Rise       ; cpuclk                              ;
;  sseg2[6]      ; cpuclk                              ; 4.658 ; 4.658 ; Rise       ; cpuclk                              ;
; sseg3[*]       ; cpuclk                              ; 4.828 ; 4.828 ; Rise       ; cpuclk                              ;
;  sseg3[0]      ; cpuclk                              ; 5.102 ; 5.102 ; Rise       ; cpuclk                              ;
;  sseg3[1]      ; cpuclk                              ; 5.094 ; 5.094 ; Rise       ; cpuclk                              ;
;  sseg3[2]      ; cpuclk                              ; 5.350 ; 5.350 ; Rise       ; cpuclk                              ;
;  sseg3[3]      ; cpuclk                              ; 5.019 ; 5.019 ; Rise       ; cpuclk                              ;
;  sseg3[4]      ; cpuclk                              ; 5.146 ; 5.146 ; Rise       ; cpuclk                              ;
;  sseg3[5]      ; cpuclk                              ; 4.828 ; 4.828 ; Rise       ; cpuclk                              ;
;  sseg3[6]      ; cpuclk                              ; 5.327 ; 5.327 ; Rise       ; cpuclk                              ;
; xu_cs          ; cpuclk                              ; 3.854 ; 3.854 ; Rise       ; cpuclk                              ;
; xu_mosi        ; cpuclk                              ; 3.879 ; 3.879 ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 4.311 ; 2.357 ; Rise       ; cpuclk                              ;
; dclk1          ; cpuclk                              ;       ; 2.005 ; Fall       ; cpuclk                              ;
; dd0[*]         ; cpuclk                              ; 4.903 ; 4.903 ; Fall       ; cpuclk                              ;
;  dd0[2]        ; cpuclk                              ; 5.067 ; 5.067 ; Fall       ; cpuclk                              ;
;  dd0[3]        ; cpuclk                              ; 4.903 ; 4.903 ; Fall       ; cpuclk                              ;
; dd2[*]         ; cpuclk                              ; 4.664 ; 4.664 ; Fall       ; cpuclk                              ;
;  dd2[0]        ; cpuclk                              ; 4.664 ; 4.664 ; Fall       ; cpuclk                              ;
;  dd2[1]        ; cpuclk                              ; 5.632 ; 5.632 ; Fall       ; cpuclk                              ;
;  dd2[2]        ; cpuclk                              ; 5.486 ; 5.486 ; Fall       ; cpuclk                              ;
;  dd2[3]        ; cpuclk                              ; 5.074 ; 5.074 ; Fall       ; cpuclk                              ;
;  dd2[4]        ; cpuclk                              ; 5.618 ; 5.618 ; Fall       ; cpuclk                              ;
;  dd2[5]        ; cpuclk                              ; 5.144 ; 5.144 ; Fall       ; cpuclk                              ;
;  dd2[6]        ; cpuclk                              ; 5.986 ; 5.986 ; Fall       ; cpuclk                              ;
;  dd2[7]        ; cpuclk                              ; 5.702 ; 5.702 ; Fall       ; cpuclk                              ;
; dd3[*]         ; cpuclk                              ; 4.931 ; 4.931 ; Fall       ; cpuclk                              ;
;  dd3[0]        ; cpuclk                              ; 4.966 ; 4.966 ; Fall       ; cpuclk                              ;
;  dd3[1]        ; cpuclk                              ; 5.300 ; 5.300 ; Fall       ; cpuclk                              ;
;  dd3[2]        ; cpuclk                              ; 4.931 ; 4.931 ; Fall       ; cpuclk                              ;
;  dd3[3]        ; cpuclk                              ; 5.432 ; 5.432 ; Fall       ; cpuclk                              ;
;  dd3[4]        ; cpuclk                              ; 5.109 ; 5.109 ; Fall       ; cpuclk                              ;
;  dd3[5]        ; cpuclk                              ; 5.256 ; 5.256 ; Fall       ; cpuclk                              ;
;  dd3[6]        ; cpuclk                              ; 5.119 ; 5.119 ; Fall       ; cpuclk                              ;
;  dd3[7]        ; cpuclk                              ; 5.813 ; 5.813 ; Fall       ; cpuclk                              ;
; sram_addr[*]   ; cpuclk                              ; 5.085 ; 5.085 ; Fall       ; cpuclk                              ;
;  sram_addr[0]  ; cpuclk                              ; 5.543 ; 5.543 ; Fall       ; cpuclk                              ;
;  sram_addr[1]  ; cpuclk                              ; 5.873 ; 5.873 ; Fall       ; cpuclk                              ;
;  sram_addr[2]  ; cpuclk                              ; 5.780 ; 5.780 ; Fall       ; cpuclk                              ;
;  sram_addr[3]  ; cpuclk                              ; 5.670 ; 5.670 ; Fall       ; cpuclk                              ;
;  sram_addr[4]  ; cpuclk                              ; 5.492 ; 5.492 ; Fall       ; cpuclk                              ;
;  sram_addr[5]  ; cpuclk                              ; 5.472 ; 5.472 ; Fall       ; cpuclk                              ;
;  sram_addr[6]  ; cpuclk                              ; 5.246 ; 5.246 ; Fall       ; cpuclk                              ;
;  sram_addr[7]  ; cpuclk                              ; 5.545 ; 5.545 ; Fall       ; cpuclk                              ;
;  sram_addr[8]  ; cpuclk                              ; 5.148 ; 5.148 ; Fall       ; cpuclk                              ;
;  sram_addr[9]  ; cpuclk                              ; 5.285 ; 5.285 ; Fall       ; cpuclk                              ;
;  sram_addr[10] ; cpuclk                              ; 5.399 ; 5.399 ; Fall       ; cpuclk                              ;
;  sram_addr[11] ; cpuclk                              ; 5.085 ; 5.085 ; Fall       ; cpuclk                              ;
;  sram_addr[12] ; cpuclk                              ; 5.540 ; 5.540 ; Fall       ; cpuclk                              ;
;  sram_addr[13] ; cpuclk                              ; 5.299 ; 5.299 ; Fall       ; cpuclk                              ;
;  sram_addr[14] ; cpuclk                              ; 6.196 ; 6.196 ; Fall       ; cpuclk                              ;
;  sram_addr[15] ; cpuclk                              ; 5.451 ; 5.451 ; Fall       ; cpuclk                              ;
;  sram_addr[16] ; cpuclk                              ; 5.365 ; 5.365 ; Fall       ; cpuclk                              ;
;  sram_addr[17] ; cpuclk                              ; 5.122 ; 5.122 ; Fall       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 2.357 ;       ; Fall       ; cpuclk                              ;
; sram_ce_n      ; clkin                               ; 4.060 ; 4.060 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_dq[*]     ; clkin                               ; 3.486 ; 3.486 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[0]    ; clkin                               ; 3.707 ; 3.707 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[1]    ; clkin                               ; 3.716 ; 3.716 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[2]    ; clkin                               ; 3.625 ; 3.625 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[3]    ; clkin                               ; 3.615 ; 3.615 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[4]    ; clkin                               ; 3.488 ; 3.488 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[5]    ; clkin                               ; 3.486 ; 3.486 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[6]    ; clkin                               ; 3.605 ; 3.605 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[7]    ; clkin                               ; 3.618 ; 3.618 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[8]    ; clkin                               ; 3.635 ; 3.635 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[9]    ; clkin                               ; 3.590 ; 3.590 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[10]   ; clkin                               ; 3.700 ; 3.700 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[11]   ; clkin                               ; 3.571 ; 3.571 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[12]   ; clkin                               ; 3.634 ; 3.634 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[13]   ; clkin                               ; 3.695 ; 3.695 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[14]   ; clkin                               ; 3.703 ; 3.703 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[15]   ; clkin                               ; 3.773 ; 3.773 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_lb_n      ; clkin                               ; 3.967 ; 3.967 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_oe_n      ; clkin                               ; 3.749 ; 3.749 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_ub_n      ; clkin                               ; 3.868 ; 3.868 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_we_n      ; clkin                               ; 3.519 ; 3.519 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg0[*]       ; clkin                               ; 3.746 ; 3.746 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[0]      ; clkin                               ; 3.899 ; 3.899 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[1]      ; clkin                               ; 3.746 ; 3.746 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[2]      ; clkin                               ; 4.107 ; 4.107 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[3]      ; clkin                               ; 4.012 ; 4.012 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[4]      ; clkin                               ; 4.019 ; 4.019 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[5]      ; clkin                               ; 3.935 ; 3.935 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[6]      ; clkin                               ; 3.967 ; 3.967 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg1[*]       ; clkin                               ; 4.027 ; 4.027 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[0]      ; clkin                               ; 4.053 ; 4.053 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[1]      ; clkin                               ; 4.123 ; 4.123 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[2]      ; clkin                               ; 4.125 ; 4.125 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[3]      ; clkin                               ; 4.149 ; 4.149 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[4]      ; clkin                               ; 4.027 ; 4.027 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[5]      ; clkin                               ; 4.066 ; 4.066 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[6]      ; clkin                               ; 4.076 ; 4.076 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg2[*]       ; clkin                               ; 4.226 ; 4.226 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[0]      ; clkin                               ; 4.383 ; 4.383 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[1]      ; clkin                               ; 4.256 ; 4.256 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[2]      ; clkin                               ; 4.229 ; 4.229 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[3]      ; clkin                               ; 4.226 ; 4.226 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[4]      ; clkin                               ; 4.332 ; 4.332 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[5]      ; clkin                               ; 4.323 ; 4.323 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[6]      ; clkin                               ; 4.421 ; 4.421 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg3[*]       ; clkin                               ; 4.209 ; 4.209 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[0]      ; clkin                               ; 4.299 ; 4.299 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[1]      ; clkin                               ; 4.597 ; 4.597 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[2]      ; clkin                               ; 4.547 ; 4.547 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[3]      ; clkin                               ; 4.209 ; 4.209 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[4]      ; clkin                               ; 4.267 ; 4.267 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[5]      ; clkin                               ; 4.327 ; 4.327 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[6]      ; clkin                               ; 4.448 ; 4.448 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; greenled[*]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.703 ; 4.703 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[0]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.894 ; 4.894 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[1]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.703 ; 4.703 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[2]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.781 ; 4.781 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[3]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 5.132 ; 5.132 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.467 ; 4.467 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.740 ; 4.740 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 2.566 ;       ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;       ; 2.566 ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------+
; Output Enable Times                                                                      ;
+--------------+------------+-------+------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-------+------+------------+----------------------------------+
; sram_dq[*]   ; clkin      ; 3.100 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[0]  ; clkin      ; 3.833 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[1]  ; clkin      ; 3.231 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[2]  ; clkin      ; 3.135 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[3]  ; clkin      ; 3.140 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[4]  ; clkin      ; 3.349 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[5]  ; clkin      ; 3.364 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[6]  ; clkin      ; 3.448 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[7]  ; clkin      ; 3.371 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[8]  ; clkin      ; 3.208 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[9]  ; clkin      ; 3.209 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[10] ; clkin      ; 3.100 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[11] ; clkin      ; 3.194 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[12] ; clkin      ; 3.219 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[13] ; clkin      ; 3.108 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[14] ; clkin      ; 3.110 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[15] ; clkin      ; 3.195 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                              ;
+--------------+------------+-------+------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-------+------+------------+----------------------------------+
; sram_dq[*]   ; clkin      ; 3.100 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[0]  ; clkin      ; 3.833 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[1]  ; clkin      ; 3.231 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[2]  ; clkin      ; 3.135 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[3]  ; clkin      ; 3.140 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[4]  ; clkin      ; 3.349 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[5]  ; clkin      ; 3.364 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[6]  ; clkin      ; 3.448 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[7]  ; clkin      ; 3.371 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[8]  ; clkin      ; 3.208 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[9]  ; clkin      ; 3.209 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[10] ; clkin      ; 3.100 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[11] ; clkin      ; 3.194 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[12] ; clkin      ; 3.219 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[13] ; clkin      ; 3.108 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[14] ; clkin      ; 3.110 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[15] ; clkin      ; 3.195 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                              ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; sram_dq[*]   ; clkin      ; 3.100     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[0]  ; clkin      ; 3.833     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[1]  ; clkin      ; 3.231     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[2]  ; clkin      ; 3.135     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[3]  ; clkin      ; 3.140     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[4]  ; clkin      ; 3.349     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[5]  ; clkin      ; 3.364     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[6]  ; clkin      ; 3.448     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[7]  ; clkin      ; 3.371     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[8]  ; clkin      ; 3.208     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[9]  ; clkin      ; 3.209     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[10] ; clkin      ; 3.100     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[11] ; clkin      ; 3.194     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[12] ; clkin      ; 3.219     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[13] ; clkin      ; 3.108     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[14] ; clkin      ; 3.110     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[15] ; clkin      ; 3.195     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                      ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; sram_dq[*]   ; clkin      ; 3.100     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[0]  ; clkin      ; 3.833     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[1]  ; clkin      ; 3.231     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[2]  ; clkin      ; 3.135     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[3]  ; clkin      ; 3.140     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[4]  ; clkin      ; 3.349     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[5]  ; clkin      ; 3.364     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[6]  ; clkin      ; 3.448     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[7]  ; clkin      ; 3.371     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[8]  ; clkin      ; 3.208     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[9]  ; clkin      ; 3.209     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[10] ; clkin      ; 3.100     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[11] ; clkin      ; 3.194     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[12] ; clkin      ; 3.219     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[13] ; clkin      ; 3.108     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[14] ; clkin      ; 3.110     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  sram_dq[15] ; clkin      ; 3.195     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+--------------------------------------+-------------+---------+----------+---------+---------------------+
; Clock                                ; Setup       ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------+-------------+---------+----------+---------+---------------------+
; Worst-case Slack                     ; -66.571     ; -1.209  ; N/A      ; N/A     ; -2.064              ;
;  clkin                               ; -8.969      ; 0.193   ; N/A      ; N/A     ; 8.889               ;
;  cpuclk                              ; -66.571     ; -1.209  ; N/A      ; N/A     ; -2.064              ;
;  pll0|altpll_component|pll|clk[0]    ; -62.849     ; -1.111  ; N/A      ; N/A     ; 5.139               ;
;  unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -14.056     ; -0.078  ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS                      ; -199512.029 ; -46.812 ; 0.0      ; 0.0     ; -8825.196           ;
;  clkin                               ; -275.378    ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  cpuclk                              ; -193569.569 ; -46.730 ; N/A      ; N/A     ; -8393.188           ;
;  pll0|altpll_component|pll|clk[0]    ; -4241.527   ; -1.111  ; N/A      ; N/A     ; 0.000               ;
;  unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -1425.555   ; -0.138  ; N/A      ; N/A     ; -432.008            ;
+--------------------------------------+-------------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                           ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port    ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; rx           ; clkin                               ; 0.171 ; 0.171 ; Rise       ; clkin                               ;
; xu_miso      ; cpuclk                              ; 0.356 ; 0.356 ; Rise       ; cpuclk                              ;
; resetbtn     ; clkin                               ; 3.731 ; 3.731 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_dq[*]   ; clkin                               ; 3.681 ; 3.681 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[0]  ; clkin                               ; 3.587 ; 3.587 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[1]  ; clkin                               ; 3.359 ; 3.359 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[2]  ; clkin                               ; 3.377 ; 3.377 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[3]  ; clkin                               ; 3.377 ; 3.377 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[4]  ; clkin                               ; 3.325 ; 3.325 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[5]  ; clkin                               ; 3.381 ; 3.381 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[6]  ; clkin                               ; 3.106 ; 3.106 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[7]  ; clkin                               ; 3.077 ; 3.077 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[8]  ; clkin                               ; 3.073 ; 3.073 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[9]  ; clkin                               ; 3.303 ; 3.303 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[10] ; clkin                               ; 3.236 ; 3.236 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[11] ; clkin                               ; 3.368 ; 3.368 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[12] ; clkin                               ; 3.379 ; 3.379 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[13] ; clkin                               ; 3.681 ; 3.681 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[14] ; clkin                               ; 3.389 ; 3.389 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[15] ; clkin                               ; 3.398 ; 3.398 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_miso  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.411 ; 4.411 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                              ;
+--------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port    ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+--------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; rx           ; clkin                               ; 0.521  ; 0.521  ; Rise       ; clkin                               ;
; xu_miso      ; cpuclk                              ; 0.469  ; 0.469  ; Rise       ; cpuclk                              ;
; resetbtn     ; clkin                               ; 0.165  ; 0.165  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_dq[*]   ; clkin                               ; -0.161 ; -0.161 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[0]  ; clkin                               ; -0.414 ; -0.414 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[1]  ; clkin                               ; -0.337 ; -0.337 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[2]  ; clkin                               ; -0.337 ; -0.337 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[3]  ; clkin                               ; -0.334 ; -0.334 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[4]  ; clkin                               ; -0.305 ; -0.305 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[5]  ; clkin                               ; -0.287 ; -0.287 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[6]  ; clkin                               ; -0.174 ; -0.174 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[7]  ; clkin                               ; -0.161 ; -0.161 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[8]  ; clkin                               ; -0.187 ; -0.187 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[9]  ; clkin                               ; -0.300 ; -0.300 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[10] ; clkin                               ; -0.246 ; -0.246 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[11] ; clkin                               ; -0.313 ; -0.313 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[12] ; clkin                               ; -0.278 ; -0.278 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[13] ; clkin                               ; -0.451 ; -0.451 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[14] ; clkin                               ; -0.337 ; -0.337 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[15] ; clkin                               ; -0.337 ; -0.337 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_miso  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.680  ; 0.680  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+--------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; tx             ; clkin                               ; 7.571  ; 7.571  ; Rise       ; clkin                               ;
; tx2            ; clkin                               ; 8.010  ; 8.010  ; Rise       ; clkin                               ;
; dclk1          ; cpuclk                              ; 4.333  ;        ; Rise       ; cpuclk                              ;
; dclk2          ; cpuclk                              ; 8.636  ; 8.636  ; Rise       ; cpuclk                              ;
; dd0[*]         ; cpuclk                              ; 59.200 ; 59.200 ; Rise       ; cpuclk                              ;
;  dd0[2]        ; cpuclk                              ; 59.200 ; 59.200 ; Rise       ; cpuclk                              ;
;  dd0[3]        ; cpuclk                              ; 58.790 ; 58.790 ; Rise       ; cpuclk                              ;
; dd2[*]         ; cpuclk                              ; 62.552 ; 62.552 ; Rise       ; cpuclk                              ;
;  dd2[0]        ; cpuclk                              ; 29.433 ; 29.433 ; Rise       ; cpuclk                              ;
;  dd2[1]        ; cpuclk                              ; 61.287 ; 61.287 ; Rise       ; cpuclk                              ;
;  dd2[2]        ; cpuclk                              ; 60.387 ; 60.387 ; Rise       ; cpuclk                              ;
;  dd2[3]        ; cpuclk                              ; 61.731 ; 61.731 ; Rise       ; cpuclk                              ;
;  dd2[4]        ; cpuclk                              ; 61.788 ; 61.788 ; Rise       ; cpuclk                              ;
;  dd2[5]        ; cpuclk                              ; 61.217 ; 61.217 ; Rise       ; cpuclk                              ;
;  dd2[6]        ; cpuclk                              ; 61.935 ; 61.935 ; Rise       ; cpuclk                              ;
;  dd2[7]        ; cpuclk                              ; 62.552 ; 62.552 ; Rise       ; cpuclk                              ;
; dd3[*]         ; cpuclk                              ; 62.741 ; 62.741 ; Rise       ; cpuclk                              ;
;  dd3[0]        ; cpuclk                              ; 60.429 ; 60.429 ; Rise       ; cpuclk                              ;
;  dd3[1]        ; cpuclk                              ; 61.618 ; 61.618 ; Rise       ; cpuclk                              ;
;  dd3[2]        ; cpuclk                              ; 59.935 ; 59.935 ; Rise       ; cpuclk                              ;
;  dd3[3]        ; cpuclk                              ; 61.751 ; 61.751 ; Rise       ; cpuclk                              ;
;  dd3[4]        ; cpuclk                              ; 61.336 ; 61.336 ; Rise       ; cpuclk                              ;
;  dd3[5]        ; cpuclk                              ; 61.262 ; 61.262 ; Rise       ; cpuclk                              ;
;  dd3[6]        ; cpuclk                              ; 61.918 ; 61.918 ; Rise       ; cpuclk                              ;
;  dd3[7]        ; cpuclk                              ; 62.741 ; 62.741 ; Rise       ; cpuclk                              ;
; sram_addr[*]   ; cpuclk                              ; 63.426 ; 63.426 ; Rise       ; cpuclk                              ;
;  sram_addr[0]  ; cpuclk                              ; 60.915 ; 60.915 ; Rise       ; cpuclk                              ;
;  sram_addr[1]  ; cpuclk                              ; 61.326 ; 61.326 ; Rise       ; cpuclk                              ;
;  sram_addr[2]  ; cpuclk                              ; 62.955 ; 62.955 ; Rise       ; cpuclk                              ;
;  sram_addr[3]  ; cpuclk                              ; 61.803 ; 61.803 ; Rise       ; cpuclk                              ;
;  sram_addr[4]  ; cpuclk                              ; 62.045 ; 62.045 ; Rise       ; cpuclk                              ;
;  sram_addr[5]  ; cpuclk                              ; 60.486 ; 60.486 ; Rise       ; cpuclk                              ;
;  sram_addr[6]  ; cpuclk                              ; 61.217 ; 61.217 ; Rise       ; cpuclk                              ;
;  sram_addr[7]  ; cpuclk                              ; 61.305 ; 61.305 ; Rise       ; cpuclk                              ;
;  sram_addr[8]  ; cpuclk                              ; 60.899 ; 60.899 ; Rise       ; cpuclk                              ;
;  sram_addr[9]  ; cpuclk                              ; 60.710 ; 60.710 ; Rise       ; cpuclk                              ;
;  sram_addr[10] ; cpuclk                              ; 61.526 ; 61.526 ; Rise       ; cpuclk                              ;
;  sram_addr[11] ; cpuclk                              ; 61.197 ; 61.197 ; Rise       ; cpuclk                              ;
;  sram_addr[12] ; cpuclk                              ; 61.899 ; 61.899 ; Rise       ; cpuclk                              ;
;  sram_addr[13] ; cpuclk                              ; 62.261 ; 62.261 ; Rise       ; cpuclk                              ;
;  sram_addr[14] ; cpuclk                              ; 63.426 ; 63.426 ; Rise       ; cpuclk                              ;
;  sram_addr[15] ; cpuclk                              ; 62.002 ; 62.002 ; Rise       ; cpuclk                              ;
;  sram_addr[16] ; cpuclk                              ; 62.778 ; 62.778 ; Rise       ; cpuclk                              ;
;  sram_addr[17] ; cpuclk                              ; 62.434 ; 62.434 ; Rise       ; cpuclk                              ;
; sseg0[*]       ; cpuclk                              ; 10.028 ; 10.028 ; Rise       ; cpuclk                              ;
;  sseg0[0]      ; cpuclk                              ; 9.641  ; 9.641  ; Rise       ; cpuclk                              ;
;  sseg0[1]      ; cpuclk                              ; 9.560  ; 9.560  ; Rise       ; cpuclk                              ;
;  sseg0[2]      ; cpuclk                              ; 10.028 ; 10.028 ; Rise       ; cpuclk                              ;
;  sseg0[3]      ; cpuclk                              ; 9.942  ; 9.942  ; Rise       ; cpuclk                              ;
;  sseg0[4]      ; cpuclk                              ; 9.421  ; 9.421  ; Rise       ; cpuclk                              ;
;  sseg0[5]      ; cpuclk                              ; 9.947  ; 9.947  ; Rise       ; cpuclk                              ;
;  sseg0[6]      ; cpuclk                              ; 9.429  ; 9.429  ; Rise       ; cpuclk                              ;
; sseg1[*]       ; cpuclk                              ; 9.806  ; 9.806  ; Rise       ; cpuclk                              ;
;  sseg1[0]      ; cpuclk                              ; 9.095  ; 9.095  ; Rise       ; cpuclk                              ;
;  sseg1[1]      ; cpuclk                              ; 9.398  ; 9.398  ; Rise       ; cpuclk                              ;
;  sseg1[2]      ; cpuclk                              ; 9.389  ; 9.389  ; Rise       ; cpuclk                              ;
;  sseg1[3]      ; cpuclk                              ; 9.408  ; 9.408  ; Rise       ; cpuclk                              ;
;  sseg1[4]      ; cpuclk                              ; 9.755  ; 9.755  ; Rise       ; cpuclk                              ;
;  sseg1[5]      ; cpuclk                              ; 9.806  ; 9.806  ; Rise       ; cpuclk                              ;
;  sseg1[6]      ; cpuclk                              ; 9.793  ; 9.793  ; Rise       ; cpuclk                              ;
; sseg2[*]       ; cpuclk                              ; 9.370  ; 9.370  ; Rise       ; cpuclk                              ;
;  sseg2[0]      ; cpuclk                              ; 9.344  ; 9.344  ; Rise       ; cpuclk                              ;
;  sseg2[1]      ; cpuclk                              ; 8.992  ; 8.992  ; Rise       ; cpuclk                              ;
;  sseg2[2]      ; cpuclk                              ; 9.024  ; 9.024  ; Rise       ; cpuclk                              ;
;  sseg2[3]      ; cpuclk                              ; 9.039  ; 9.039  ; Rise       ; cpuclk                              ;
;  sseg2[4]      ; cpuclk                              ; 9.357  ; 9.357  ; Rise       ; cpuclk                              ;
;  sseg2[5]      ; cpuclk                              ; 9.335  ; 9.335  ; Rise       ; cpuclk                              ;
;  sseg2[6]      ; cpuclk                              ; 9.370  ; 9.370  ; Rise       ; cpuclk                              ;
; sseg3[*]       ; cpuclk                              ; 11.096 ; 11.096 ; Rise       ; cpuclk                              ;
;  sseg3[0]      ; cpuclk                              ; 10.454 ; 10.454 ; Rise       ; cpuclk                              ;
;  sseg3[1]      ; cpuclk                              ; 10.462 ; 10.462 ; Rise       ; cpuclk                              ;
;  sseg3[2]      ; cpuclk                              ; 10.928 ; 10.928 ; Rise       ; cpuclk                              ;
;  sseg3[3]      ; cpuclk                              ; 10.362 ; 10.362 ; Rise       ; cpuclk                              ;
;  sseg3[4]      ; cpuclk                              ; 10.700 ; 10.700 ; Rise       ; cpuclk                              ;
;  sseg3[5]      ; cpuclk                              ; 9.945  ; 9.945  ; Rise       ; cpuclk                              ;
;  sseg3[6]      ; cpuclk                              ; 11.096 ; 11.096 ; Rise       ; cpuclk                              ;
; xu_cs          ; cpuclk                              ; 7.570  ; 7.570  ; Rise       ; cpuclk                              ;
; xu_mosi        ; cpuclk                              ; 7.636  ; 7.636  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 8.777  ; 8.777  ; Rise       ; cpuclk                              ;
; dclk1          ; cpuclk                              ;        ; 4.333  ; Fall       ; cpuclk                              ;
; dd0[*]         ; cpuclk                              ; 37.755 ; 37.755 ; Fall       ; cpuclk                              ;
;  dd0[2]        ; cpuclk                              ; 37.755 ; 37.755 ; Fall       ; cpuclk                              ;
;  dd0[3]        ; cpuclk                              ; 37.345 ; 37.345 ; Fall       ; cpuclk                              ;
; dd2[*]         ; cpuclk                              ; 41.954 ; 41.954 ; Fall       ; cpuclk                              ;
;  dd2[0]        ; cpuclk                              ; 10.103 ; 10.103 ; Fall       ; cpuclk                              ;
;  dd2[1]        ; cpuclk                              ; 40.689 ; 40.689 ; Fall       ; cpuclk                              ;
;  dd2[2]        ; cpuclk                              ; 39.789 ; 39.789 ; Fall       ; cpuclk                              ;
;  dd2[3]        ; cpuclk                              ; 41.133 ; 41.133 ; Fall       ; cpuclk                              ;
;  dd2[4]        ; cpuclk                              ; 41.190 ; 41.190 ; Fall       ; cpuclk                              ;
;  dd2[5]        ; cpuclk                              ; 40.619 ; 40.619 ; Fall       ; cpuclk                              ;
;  dd2[6]        ; cpuclk                              ; 41.337 ; 41.337 ; Fall       ; cpuclk                              ;
;  dd2[7]        ; cpuclk                              ; 41.954 ; 41.954 ; Fall       ; cpuclk                              ;
; dd3[*]         ; cpuclk                              ; 42.143 ; 42.143 ; Fall       ; cpuclk                              ;
;  dd3[0]        ; cpuclk                              ; 39.831 ; 39.831 ; Fall       ; cpuclk                              ;
;  dd3[1]        ; cpuclk                              ; 41.020 ; 41.020 ; Fall       ; cpuclk                              ;
;  dd3[2]        ; cpuclk                              ; 39.337 ; 39.337 ; Fall       ; cpuclk                              ;
;  dd3[3]        ; cpuclk                              ; 41.153 ; 41.153 ; Fall       ; cpuclk                              ;
;  dd3[4]        ; cpuclk                              ; 40.738 ; 40.738 ; Fall       ; cpuclk                              ;
;  dd3[5]        ; cpuclk                              ; 40.664 ; 40.664 ; Fall       ; cpuclk                              ;
;  dd3[6]        ; cpuclk                              ; 41.320 ; 41.320 ; Fall       ; cpuclk                              ;
;  dd3[7]        ; cpuclk                              ; 42.143 ; 42.143 ; Fall       ; cpuclk                              ;
; sram_addr[*]   ; cpuclk                              ; 42.828 ; 42.828 ; Fall       ; cpuclk                              ;
;  sram_addr[0]  ; cpuclk                              ; 40.317 ; 40.317 ; Fall       ; cpuclk                              ;
;  sram_addr[1]  ; cpuclk                              ; 40.728 ; 40.728 ; Fall       ; cpuclk                              ;
;  sram_addr[2]  ; cpuclk                              ; 42.357 ; 42.357 ; Fall       ; cpuclk                              ;
;  sram_addr[3]  ; cpuclk                              ; 41.205 ; 41.205 ; Fall       ; cpuclk                              ;
;  sram_addr[4]  ; cpuclk                              ; 41.447 ; 41.447 ; Fall       ; cpuclk                              ;
;  sram_addr[5]  ; cpuclk                              ; 39.888 ; 39.888 ; Fall       ; cpuclk                              ;
;  sram_addr[6]  ; cpuclk                              ; 40.619 ; 40.619 ; Fall       ; cpuclk                              ;
;  sram_addr[7]  ; cpuclk                              ; 40.707 ; 40.707 ; Fall       ; cpuclk                              ;
;  sram_addr[8]  ; cpuclk                              ; 40.301 ; 40.301 ; Fall       ; cpuclk                              ;
;  sram_addr[9]  ; cpuclk                              ; 40.112 ; 40.112 ; Fall       ; cpuclk                              ;
;  sram_addr[10] ; cpuclk                              ; 40.928 ; 40.928 ; Fall       ; cpuclk                              ;
;  sram_addr[11] ; cpuclk                              ; 40.599 ; 40.599 ; Fall       ; cpuclk                              ;
;  sram_addr[12] ; cpuclk                              ; 41.301 ; 41.301 ; Fall       ; cpuclk                              ;
;  sram_addr[13] ; cpuclk                              ; 41.663 ; 41.663 ; Fall       ; cpuclk                              ;
;  sram_addr[14] ; cpuclk                              ; 42.828 ; 42.828 ; Fall       ; cpuclk                              ;
;  sram_addr[15] ; cpuclk                              ; 41.404 ; 41.404 ; Fall       ; cpuclk                              ;
;  sram_addr[16] ; cpuclk                              ; 42.180 ; 42.180 ; Fall       ; cpuclk                              ;
;  sram_addr[17] ; cpuclk                              ; 41.836 ; 41.836 ; Fall       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 5.342  ;        ; Fall       ; cpuclk                              ;
; sram_ce_n      ; clkin                               ; 6.379  ; 6.379  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_dq[*]     ; clkin                               ; 5.730  ; 5.730  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[0]    ; clkin                               ; 5.481  ; 5.481  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[1]    ; clkin                               ; 5.497  ; 5.497  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[2]    ; clkin                               ; 5.246  ; 5.246  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[3]    ; clkin                               ; 5.225  ; 5.225  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[4]    ; clkin                               ; 4.911  ; 4.911  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[5]    ; clkin                               ; 4.909  ; 4.909  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[6]    ; clkin                               ; 5.219  ; 5.219  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[7]    ; clkin                               ; 5.238  ; 5.238  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[8]    ; clkin                               ; 5.270  ; 5.270  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[9]    ; clkin                               ; 5.195  ; 5.195  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[10]   ; clkin                               ; 5.493  ; 5.493  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[11]   ; clkin                               ; 5.171  ; 5.171  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[12]   ; clkin                               ; 5.278  ; 5.278  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[13]   ; clkin                               ; 5.477  ; 5.477  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[14]   ; clkin                               ; 5.494  ; 5.494  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[15]   ; clkin                               ; 5.730  ; 5.730  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_lb_n      ; clkin                               ; 6.069  ; 6.069  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_oe_n      ; clkin                               ; 5.487  ; 5.487  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_ub_n      ; clkin                               ; 5.866  ; 5.866  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_we_n      ; clkin                               ; 4.966  ; 4.966  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg0[*]       ; clkin                               ; 7.813  ; 7.813  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[0]      ; clkin                               ; 7.348  ; 7.348  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[1]      ; clkin                               ; 6.920  ; 6.920  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[2]      ; clkin                               ; 7.813  ; 7.813  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[3]      ; clkin                               ; 7.655  ; 7.655  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[4]      ; clkin                               ; 7.578  ; 7.578  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[5]      ; clkin                               ; 7.345  ; 7.345  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[6]      ; clkin                               ; 7.346  ; 7.346  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg1[*]       ; clkin                               ; 7.810  ; 7.810  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[0]      ; clkin                               ; 7.527  ; 7.527  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[1]      ; clkin                               ; 7.774  ; 7.774  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[2]      ; clkin                               ; 7.776  ; 7.776  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[3]      ; clkin                               ; 7.810  ; 7.810  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[4]      ; clkin                               ; 7.450  ; 7.450  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[5]      ; clkin                               ; 7.493  ; 7.493  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[6]      ; clkin                               ; 7.480  ; 7.480  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg2[*]       ; clkin                               ; 8.217  ; 8.217  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[0]      ; clkin                               ; 8.148  ; 8.148  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[1]      ; clkin                               ; 7.838  ; 7.838  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[2]      ; clkin                               ; 7.644  ; 7.644  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[3]      ; clkin                               ; 7.648  ; 7.648  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[4]      ; clkin                               ; 7.931  ; 7.931  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[5]      ; clkin                               ; 7.939  ; 7.939  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[6]      ; clkin                               ; 8.217  ; 8.217  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg3[*]       ; clkin                               ; 8.638  ; 8.638  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[0]      ; clkin                               ; 7.951  ; 7.951  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[1]      ; clkin                               ; 8.638  ; 8.638  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[2]      ; clkin                               ; 8.400  ; 8.400  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[3]      ; clkin                               ; 7.864  ; 7.864  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[4]      ; clkin                               ; 7.945  ; 7.945  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[5]      ; clkin                               ; 8.107  ; 8.107  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[6]      ; clkin                               ; 8.390  ; 8.390  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; greenled[*]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 10.760 ; 10.760 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[0]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.882  ; 9.882  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[1]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.359  ; 9.359  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[2]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.595  ; 9.595  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[3]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 10.760 ; 10.760 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.743  ; 8.743  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.580  ; 9.580  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 5.599  ;        ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;        ; 5.599  ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                           ;
+----------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; tx             ; clkin                               ; 4.042 ; 4.042 ; Rise       ; clkin                               ;
; tx2            ; clkin                               ; 4.189 ; 4.189 ; Rise       ; clkin                               ;
; dclk1          ; cpuclk                              ; 2.005 ;       ; Rise       ; cpuclk                              ;
; dclk2          ; cpuclk                              ; 4.383 ; 4.383 ; Rise       ; cpuclk                              ;
; dd0[*]         ; cpuclk                              ; 5.153 ; 5.153 ; Rise       ; cpuclk                              ;
;  dd0[2]        ; cpuclk                              ; 5.377 ; 5.377 ; Rise       ; cpuclk                              ;
;  dd0[3]        ; cpuclk                              ; 5.153 ; 5.153 ; Rise       ; cpuclk                              ;
; dd2[*]         ; cpuclk                              ; 4.590 ; 4.590 ; Rise       ; cpuclk                              ;
;  dd2[0]        ; cpuclk                              ; 5.673 ; 5.673 ; Rise       ; cpuclk                              ;
;  dd2[1]        ; cpuclk                              ; 5.524 ; 5.524 ; Rise       ; cpuclk                              ;
;  dd2[2]        ; cpuclk                              ; 4.590 ; 4.590 ; Rise       ; cpuclk                              ;
;  dd2[3]        ; cpuclk                              ; 5.087 ; 5.087 ; Rise       ; cpuclk                              ;
;  dd2[4]        ; cpuclk                              ; 4.958 ; 4.958 ; Rise       ; cpuclk                              ;
;  dd2[5]        ; cpuclk                              ; 4.806 ; 4.806 ; Rise       ; cpuclk                              ;
;  dd2[6]        ; cpuclk                              ; 5.207 ; 5.207 ; Rise       ; cpuclk                              ;
;  dd2[7]        ; cpuclk                              ; 5.554 ; 5.554 ; Rise       ; cpuclk                              ;
; dd3[*]         ; cpuclk                              ; 4.298 ; 4.298 ; Rise       ; cpuclk                              ;
;  dd3[0]        ; cpuclk                              ; 4.621 ; 4.621 ; Rise       ; cpuclk                              ;
;  dd3[1]        ; cpuclk                              ; 4.640 ; 4.640 ; Rise       ; cpuclk                              ;
;  dd3[2]        ; cpuclk                              ; 4.800 ; 4.800 ; Rise       ; cpuclk                              ;
;  dd3[3]        ; cpuclk                              ; 4.781 ; 4.781 ; Rise       ; cpuclk                              ;
;  dd3[4]        ; cpuclk                              ; 4.298 ; 4.298 ; Rise       ; cpuclk                              ;
;  dd3[5]        ; cpuclk                              ; 4.474 ; 4.474 ; Rise       ; cpuclk                              ;
;  dd3[6]        ; cpuclk                              ; 5.049 ; 5.049 ; Rise       ; cpuclk                              ;
;  dd3[7]        ; cpuclk                              ; 5.162 ; 5.162 ; Rise       ; cpuclk                              ;
; sram_addr[*]   ; cpuclk                              ; 4.274 ; 4.274 ; Rise       ; cpuclk                              ;
;  sram_addr[0]  ; cpuclk                              ; 5.435 ; 5.435 ; Rise       ; cpuclk                              ;
;  sram_addr[1]  ; cpuclk                              ; 4.977 ; 4.977 ; Rise       ; cpuclk                              ;
;  sram_addr[2]  ; cpuclk                              ; 5.793 ; 5.793 ; Rise       ; cpuclk                              ;
;  sram_addr[3]  ; cpuclk                              ; 5.010 ; 5.010 ; Rise       ; cpuclk                              ;
;  sram_addr[4]  ; cpuclk                              ; 5.154 ; 5.154 ; Rise       ; cpuclk                              ;
;  sram_addr[5]  ; cpuclk                              ; 4.693 ; 4.693 ; Rise       ; cpuclk                              ;
;  sram_addr[6]  ; cpuclk                              ; 5.098 ; 5.098 ; Rise       ; cpuclk                              ;
;  sram_addr[7]  ; cpuclk                              ; 5.200 ; 5.200 ; Rise       ; cpuclk                              ;
;  sram_addr[8]  ; cpuclk                              ; 4.488 ; 4.488 ; Rise       ; cpuclk                              ;
;  sram_addr[9]  ; cpuclk                              ; 5.154 ; 5.154 ; Rise       ; cpuclk                              ;
;  sram_addr[10] ; cpuclk                              ; 4.748 ; 4.748 ; Rise       ; cpuclk                              ;
;  sram_addr[11] ; cpuclk                              ; 4.274 ; 4.274 ; Rise       ; cpuclk                              ;
;  sram_addr[12] ; cpuclk                              ; 4.758 ; 4.758 ; Rise       ; cpuclk                              ;
;  sram_addr[13] ; cpuclk                              ; 5.229 ; 5.229 ; Rise       ; cpuclk                              ;
;  sram_addr[14] ; cpuclk                              ; 5.545 ; 5.545 ; Rise       ; cpuclk                              ;
;  sram_addr[15] ; cpuclk                              ; 4.783 ; 4.783 ; Rise       ; cpuclk                              ;
;  sram_addr[16] ; cpuclk                              ; 4.514 ; 4.514 ; Rise       ; cpuclk                              ;
;  sram_addr[17] ; cpuclk                              ; 4.503 ; 4.503 ; Rise       ; cpuclk                              ;
; sseg0[*]       ; cpuclk                              ; 4.670 ; 4.670 ; Rise       ; cpuclk                              ;
;  sseg0[0]      ; cpuclk                              ; 4.706 ; 4.706 ; Rise       ; cpuclk                              ;
;  sseg0[1]      ; cpuclk                              ; 4.670 ; 4.670 ; Rise       ; cpuclk                              ;
;  sseg0[2]      ; cpuclk                              ; 4.874 ; 4.874 ; Rise       ; cpuclk                              ;
;  sseg0[3]      ; cpuclk                              ; 4.816 ; 4.816 ; Rise       ; cpuclk                              ;
;  sseg0[4]      ; cpuclk                              ; 4.670 ; 4.670 ; Rise       ; cpuclk                              ;
;  sseg0[5]      ; cpuclk                              ; 4.830 ; 4.830 ; Rise       ; cpuclk                              ;
;  sseg0[6]      ; cpuclk                              ; 4.681 ; 4.681 ; Rise       ; cpuclk                              ;
; sseg1[*]       ; cpuclk                              ; 4.571 ; 4.571 ; Rise       ; cpuclk                              ;
;  sseg1[0]      ; cpuclk                              ; 4.571 ; 4.571 ; Rise       ; cpuclk                              ;
;  sseg1[1]      ; cpuclk                              ; 4.660 ; 4.660 ; Rise       ; cpuclk                              ;
;  sseg1[2]      ; cpuclk                              ; 4.653 ; 4.653 ; Rise       ; cpuclk                              ;
;  sseg1[3]      ; cpuclk                              ; 4.668 ; 4.668 ; Rise       ; cpuclk                              ;
;  sseg1[4]      ; cpuclk                              ; 4.789 ; 4.789 ; Rise       ; cpuclk                              ;
;  sseg1[5]      ; cpuclk                              ; 4.834 ; 4.834 ; Rise       ; cpuclk                              ;
;  sseg1[6]      ; cpuclk                              ; 4.831 ; 4.831 ; Rise       ; cpuclk                              ;
; sseg2[*]       ; cpuclk                              ; 4.495 ; 4.495 ; Rise       ; cpuclk                              ;
;  sseg2[0]      ; cpuclk                              ; 4.630 ; 4.630 ; Rise       ; cpuclk                              ;
;  sseg2[1]      ; cpuclk                              ; 4.495 ; 4.495 ; Rise       ; cpuclk                              ;
;  sseg2[2]      ; cpuclk                              ; 4.531 ; 4.531 ; Rise       ; cpuclk                              ;
;  sseg2[3]      ; cpuclk                              ; 4.540 ; 4.540 ; Rise       ; cpuclk                              ;
;  sseg2[4]      ; cpuclk                              ; 4.646 ; 4.646 ; Rise       ; cpuclk                              ;
;  sseg2[5]      ; cpuclk                              ; 4.628 ; 4.628 ; Rise       ; cpuclk                              ;
;  sseg2[6]      ; cpuclk                              ; 4.658 ; 4.658 ; Rise       ; cpuclk                              ;
; sseg3[*]       ; cpuclk                              ; 4.828 ; 4.828 ; Rise       ; cpuclk                              ;
;  sseg3[0]      ; cpuclk                              ; 5.102 ; 5.102 ; Rise       ; cpuclk                              ;
;  sseg3[1]      ; cpuclk                              ; 5.094 ; 5.094 ; Rise       ; cpuclk                              ;
;  sseg3[2]      ; cpuclk                              ; 5.350 ; 5.350 ; Rise       ; cpuclk                              ;
;  sseg3[3]      ; cpuclk                              ; 5.019 ; 5.019 ; Rise       ; cpuclk                              ;
;  sseg3[4]      ; cpuclk                              ; 5.146 ; 5.146 ; Rise       ; cpuclk                              ;
;  sseg3[5]      ; cpuclk                              ; 4.828 ; 4.828 ; Rise       ; cpuclk                              ;
;  sseg3[6]      ; cpuclk                              ; 5.327 ; 5.327 ; Rise       ; cpuclk                              ;
; xu_cs          ; cpuclk                              ; 3.854 ; 3.854 ; Rise       ; cpuclk                              ;
; xu_mosi        ; cpuclk                              ; 3.879 ; 3.879 ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 4.311 ; 2.357 ; Rise       ; cpuclk                              ;
; dclk1          ; cpuclk                              ;       ; 2.005 ; Fall       ; cpuclk                              ;
; dd0[*]         ; cpuclk                              ; 4.903 ; 4.903 ; Fall       ; cpuclk                              ;
;  dd0[2]        ; cpuclk                              ; 5.067 ; 5.067 ; Fall       ; cpuclk                              ;
;  dd0[3]        ; cpuclk                              ; 4.903 ; 4.903 ; Fall       ; cpuclk                              ;
; dd2[*]         ; cpuclk                              ; 4.664 ; 4.664 ; Fall       ; cpuclk                              ;
;  dd2[0]        ; cpuclk                              ; 4.664 ; 4.664 ; Fall       ; cpuclk                              ;
;  dd2[1]        ; cpuclk                              ; 5.632 ; 5.632 ; Fall       ; cpuclk                              ;
;  dd2[2]        ; cpuclk                              ; 5.486 ; 5.486 ; Fall       ; cpuclk                              ;
;  dd2[3]        ; cpuclk                              ; 5.074 ; 5.074 ; Fall       ; cpuclk                              ;
;  dd2[4]        ; cpuclk                              ; 5.618 ; 5.618 ; Fall       ; cpuclk                              ;
;  dd2[5]        ; cpuclk                              ; 5.144 ; 5.144 ; Fall       ; cpuclk                              ;
;  dd2[6]        ; cpuclk                              ; 5.986 ; 5.986 ; Fall       ; cpuclk                              ;
;  dd2[7]        ; cpuclk                              ; 5.702 ; 5.702 ; Fall       ; cpuclk                              ;
; dd3[*]         ; cpuclk                              ; 4.931 ; 4.931 ; Fall       ; cpuclk                              ;
;  dd3[0]        ; cpuclk                              ; 4.966 ; 4.966 ; Fall       ; cpuclk                              ;
;  dd3[1]        ; cpuclk                              ; 5.300 ; 5.300 ; Fall       ; cpuclk                              ;
;  dd3[2]        ; cpuclk                              ; 4.931 ; 4.931 ; Fall       ; cpuclk                              ;
;  dd3[3]        ; cpuclk                              ; 5.432 ; 5.432 ; Fall       ; cpuclk                              ;
;  dd3[4]        ; cpuclk                              ; 5.109 ; 5.109 ; Fall       ; cpuclk                              ;
;  dd3[5]        ; cpuclk                              ; 5.256 ; 5.256 ; Fall       ; cpuclk                              ;
;  dd3[6]        ; cpuclk                              ; 5.119 ; 5.119 ; Fall       ; cpuclk                              ;
;  dd3[7]        ; cpuclk                              ; 5.813 ; 5.813 ; Fall       ; cpuclk                              ;
; sram_addr[*]   ; cpuclk                              ; 5.085 ; 5.085 ; Fall       ; cpuclk                              ;
;  sram_addr[0]  ; cpuclk                              ; 5.543 ; 5.543 ; Fall       ; cpuclk                              ;
;  sram_addr[1]  ; cpuclk                              ; 5.873 ; 5.873 ; Fall       ; cpuclk                              ;
;  sram_addr[2]  ; cpuclk                              ; 5.780 ; 5.780 ; Fall       ; cpuclk                              ;
;  sram_addr[3]  ; cpuclk                              ; 5.670 ; 5.670 ; Fall       ; cpuclk                              ;
;  sram_addr[4]  ; cpuclk                              ; 5.492 ; 5.492 ; Fall       ; cpuclk                              ;
;  sram_addr[5]  ; cpuclk                              ; 5.472 ; 5.472 ; Fall       ; cpuclk                              ;
;  sram_addr[6]  ; cpuclk                              ; 5.246 ; 5.246 ; Fall       ; cpuclk                              ;
;  sram_addr[7]  ; cpuclk                              ; 5.545 ; 5.545 ; Fall       ; cpuclk                              ;
;  sram_addr[8]  ; cpuclk                              ; 5.148 ; 5.148 ; Fall       ; cpuclk                              ;
;  sram_addr[9]  ; cpuclk                              ; 5.285 ; 5.285 ; Fall       ; cpuclk                              ;
;  sram_addr[10] ; cpuclk                              ; 5.399 ; 5.399 ; Fall       ; cpuclk                              ;
;  sram_addr[11] ; cpuclk                              ; 5.085 ; 5.085 ; Fall       ; cpuclk                              ;
;  sram_addr[12] ; cpuclk                              ; 5.540 ; 5.540 ; Fall       ; cpuclk                              ;
;  sram_addr[13] ; cpuclk                              ; 5.299 ; 5.299 ; Fall       ; cpuclk                              ;
;  sram_addr[14] ; cpuclk                              ; 6.196 ; 6.196 ; Fall       ; cpuclk                              ;
;  sram_addr[15] ; cpuclk                              ; 5.451 ; 5.451 ; Fall       ; cpuclk                              ;
;  sram_addr[16] ; cpuclk                              ; 5.365 ; 5.365 ; Fall       ; cpuclk                              ;
;  sram_addr[17] ; cpuclk                              ; 5.122 ; 5.122 ; Fall       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 2.357 ;       ; Fall       ; cpuclk                              ;
; sram_ce_n      ; clkin                               ; 4.060 ; 4.060 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_dq[*]     ; clkin                               ; 3.486 ; 3.486 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[0]    ; clkin                               ; 3.707 ; 3.707 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[1]    ; clkin                               ; 3.716 ; 3.716 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[2]    ; clkin                               ; 3.625 ; 3.625 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[3]    ; clkin                               ; 3.615 ; 3.615 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[4]    ; clkin                               ; 3.488 ; 3.488 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[5]    ; clkin                               ; 3.486 ; 3.486 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[6]    ; clkin                               ; 3.605 ; 3.605 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[7]    ; clkin                               ; 3.618 ; 3.618 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[8]    ; clkin                               ; 3.635 ; 3.635 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[9]    ; clkin                               ; 3.590 ; 3.590 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[10]   ; clkin                               ; 3.700 ; 3.700 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[11]   ; clkin                               ; 3.571 ; 3.571 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[12]   ; clkin                               ; 3.634 ; 3.634 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[13]   ; clkin                               ; 3.695 ; 3.695 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[14]   ; clkin                               ; 3.703 ; 3.703 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sram_dq[15]   ; clkin                               ; 3.773 ; 3.773 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_lb_n      ; clkin                               ; 3.967 ; 3.967 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_oe_n      ; clkin                               ; 3.749 ; 3.749 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_ub_n      ; clkin                               ; 3.868 ; 3.868 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sram_we_n      ; clkin                               ; 3.519 ; 3.519 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg0[*]       ; clkin                               ; 3.746 ; 3.746 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[0]      ; clkin                               ; 3.899 ; 3.899 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[1]      ; clkin                               ; 3.746 ; 3.746 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[2]      ; clkin                               ; 4.107 ; 4.107 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[3]      ; clkin                               ; 4.012 ; 4.012 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[4]      ; clkin                               ; 4.019 ; 4.019 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[5]      ; clkin                               ; 3.935 ; 3.935 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[6]      ; clkin                               ; 3.967 ; 3.967 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg1[*]       ; clkin                               ; 4.027 ; 4.027 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[0]      ; clkin                               ; 4.053 ; 4.053 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[1]      ; clkin                               ; 4.123 ; 4.123 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[2]      ; clkin                               ; 4.125 ; 4.125 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[3]      ; clkin                               ; 4.149 ; 4.149 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[4]      ; clkin                               ; 4.027 ; 4.027 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[5]      ; clkin                               ; 4.066 ; 4.066 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[6]      ; clkin                               ; 4.076 ; 4.076 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg2[*]       ; clkin                               ; 4.226 ; 4.226 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[0]      ; clkin                               ; 4.383 ; 4.383 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[1]      ; clkin                               ; 4.256 ; 4.256 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[2]      ; clkin                               ; 4.229 ; 4.229 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[3]      ; clkin                               ; 4.226 ; 4.226 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[4]      ; clkin                               ; 4.332 ; 4.332 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[5]      ; clkin                               ; 4.323 ; 4.323 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[6]      ; clkin                               ; 4.421 ; 4.421 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg3[*]       ; clkin                               ; 4.209 ; 4.209 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[0]      ; clkin                               ; 4.299 ; 4.299 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[1]      ; clkin                               ; 4.597 ; 4.597 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[2]      ; clkin                               ; 4.547 ; 4.547 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[3]      ; clkin                               ; 4.209 ; 4.209 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[4]      ; clkin                               ; 4.267 ; 4.267 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[5]      ; clkin                               ; 4.327 ; 4.327 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[6]      ; clkin                               ; 4.448 ; 4.448 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; greenled[*]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.703 ; 4.703 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[0]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.894 ; 4.894 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[1]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.703 ; 4.703 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[2]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.781 ; 4.781 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[3]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 5.132 ; 5.132 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.467 ; 4.467 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.740 ; 4.740 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 2.566 ;       ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;       ; 2.566 ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                    ;
+-------------------------------------+-------------------------------------+--------------+--------------+--------------+-----------+
; From Clock                          ; To Clock                            ; RR Paths     ; FR Paths     ; RF Paths     ; FF Paths  ;
+-------------------------------------+-------------------------------------+--------------+--------------+--------------+-----------+
; clkin                               ; clkin                               ; 2618         ; 0            ; 0            ; 0         ;
; cpuclk                              ; clkin                               ; 101          ; 40           ; 0            ; 0         ;
; pll0|altpll_component|pll|clk[0]    ; clkin                               ; 70           ; 0            ; 0            ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; clkin                               ; 1            ; 0            ; 0            ; 0         ;
; clkin                               ; cpuclk                              ; 0            ; 0            ; 19           ; 0         ;
; cpuclk                              ; cpuclk                              ; > 2147483647 ; > 2147483647 ; > 2147483647 ; 274976076 ;
; pll0|altpll_component|pll|clk[0]    ; cpuclk                              ; 18362        ; 0            ; 393          ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; cpuclk                              ; 4            ; 0            ; 0            ; 0         ;
; cpuclk                              ; pll0|altpll_component|pll|clk[0]    ; > 2147483647 ; 299003916    ; 0            ; 0         ;
; pll0|altpll_component|pll|clk[0]    ; pll0|altpll_component|pll|clk[0]    ; 458          ; 0            ; 0            ; 0         ;
; cpuclk                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 675          ; 381264       ; 0            ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8804         ; 0            ; 0            ; 0         ;
+-------------------------------------+-------------------------------------+--------------+--------------+--------------+-----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                     ;
+-------------------------------------+-------------------------------------+--------------+--------------+--------------+-----------+
; From Clock                          ; To Clock                            ; RR Paths     ; FR Paths     ; RF Paths     ; FF Paths  ;
+-------------------------------------+-------------------------------------+--------------+--------------+--------------+-----------+
; clkin                               ; clkin                               ; 2618         ; 0            ; 0            ; 0         ;
; cpuclk                              ; clkin                               ; 101          ; 40           ; 0            ; 0         ;
; pll0|altpll_component|pll|clk[0]    ; clkin                               ; 70           ; 0            ; 0            ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; clkin                               ; 1            ; 0            ; 0            ; 0         ;
; clkin                               ; cpuclk                              ; 0            ; 0            ; 19           ; 0         ;
; cpuclk                              ; cpuclk                              ; > 2147483647 ; > 2147483647 ; > 2147483647 ; 274976076 ;
; pll0|altpll_component|pll|clk[0]    ; cpuclk                              ; 18362        ; 0            ; 393          ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; cpuclk                              ; 4            ; 0            ; 0            ; 0         ;
; cpuclk                              ; pll0|altpll_component|pll|clk[0]    ; > 2147483647 ; 299003916    ; 0            ; 0         ;
; pll0|altpll_component|pll|clk[0]    ; pll0|altpll_component|pll|clk[0]    ; 458          ; 0            ; 0            ; 0         ;
; cpuclk                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 675          ; 381264       ; 0            ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8804         ; 0            ; 0            ; 0         ;
+-------------------------------------+-------------------------------------+--------------+--------------+--------------+-----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 20    ; 20    ;
; Unconstrained Input Port Paths  ; 85    ; 85    ;
; Unconstrained Output Ports      ; 99    ; 99    ;
; Unconstrained Output Port Paths ; 52147 ; 52147 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Aug 24 19:52:51 2019
Info: Command: quartus_sta pdp11w -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clkin clkin
    Info (332110): create_generated_clock -source {pll0|altpll_component|pll|inclk[0]} -divide_by 5 -multiply_by 8 -duty_cycle 50.00 -name {pll0|altpll_component|pll|clk[0]} {pll0|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name unibus:pdp11|rh11:rh0|sdspi:sd1|clk unibus:pdp11|rh11:rh0|sdspi:sd1|clk
    Info (332105): create_clock -period 1.000 -name cpuclk cpuclk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -66.571
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -66.571   -193569.569 cpuclk 
    Info (332119):   -62.849     -4241.527 pll0|altpll_component|pll|clk[0] 
    Info (332119):   -14.056     -1425.555 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):    -8.969      -275.378 clkin 
Info (332146): Worst-case hold slack is -1.209
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.209       -46.730 cpuclk 
    Info (332119):    -0.064        -0.082 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):     0.052         0.000 pll0|altpll_component|pll|clk[0] 
    Info (332119):     0.193         0.000 clkin 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -8393.188 cpuclk 
    Info (332119):    -2.064      -432.008 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):     5.139         0.000 pll0|altpll_component|pll|clk[0] 
    Info (332119):     8.889         0.000 clkin 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -25.041
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -25.041    -72052.143 cpuclk 
    Info (332119):   -23.319     -1572.071 pll0|altpll_component|pll|clk[0] 
    Info (332119):    -4.657      -432.373 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):    -2.875       -51.264 clkin 
Info (332146): Worst-case hold slack is -1.111
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.111        -1.111 pll0|altpll_component|pll|clk[0] 
    Info (332119):    -0.078        -0.138 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):     0.091         0.000 cpuclk 
    Info (332119):     0.215         0.000 clkin 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.880     -6837.664 cpuclk 
    Info (332119):    -1.880      -372.240 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):     5.250         0.000 pll0|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 clkin 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4855 megabytes
    Info: Processing ended: Sat Aug 24 19:52:56 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


