# Trabalho Prático 1
Implemente em VHDL um mecanismo Gerador de Paridade Par para um número de 4 bits.</br>
Utilize barramentos (std_logic_vector) e sinais (signals) para a implementação.
O trabalho deverá ser desenvolvido em duplas.</br>

Desenvolvimento:</br>
Cecilia Silva da Costa Botelho</br>
Heitor Silva Avila</br>
