 2
頻無線通訊系統發展亦為時勢所趨。超寬頻無線通訊系統可提供非常高的資料傳輸速率，在
5~10 公尺距離內的資料傳輸速率可達 100~500 Mbps。若可提供這樣高速無線傳輸的超寬頻無
線通訊系統技術成熟發展，一些以現今的無線標準所無法達成的應用(例如，即時無線數位電
視畫面傳輸)將隨之出現。當然我們期待用於超寬頻無線通訊系統之元件能比今天的窄頻無線
電設備更便宜、更小以及更不耗電。 
 超寬頻技術簡介 
超寬頻（UWB）通訊系統可以被定義成一種擁有極高頻寬載波比的無線通訊系統。所謂
頻寬載波比的定義為訊號所佔據的頻寬對其中心頻率的比值：(fh-fl)/fc，其中 fh、fl 分別為高、
低-3 dB 頻率點，fc 為中心頻率。而在傳統通訊系統中，訊號所使用的頻寬載波比約小於 1%；
WCDMA 系統的頻寬載波比約為 2%。根據美國聯邦通訊委員會(FCC)的最新定義，中心頻率
大於 2.5 GHz 的 UWB 系統其-10dB 的頻寬至少需要 500 MHz，中心頻率在 2.5 GHz 以下的
UWB 系統則需要至少 20%的頻寬載波比。而在美國國防部先進研究計劃機構(Defense 
Advanced Research Projects Agency 簡稱 DARPA)所提出的一份報告書則是將超寬頻訊號定義
為頻寬載波比大於 25%。 
0
200
400
600
800
1000
IEEE 802.11b
50微瓦,100公尺
1kbps/m2
空
間
容
量(kbps/m
2)
藍芽
1微瓦,10公尺
30kbps/m2
IEEE 802.11a
200微瓦,50公尺
55kbps/m2
技術...超寬頻
功率,距離...0.2微瓦,10公尺
空間容量...1000kbps/m2
 
圖 1 無線通訊技術的空間容量比較 
圖 1 為短波無線傳輸技術的空間容量比較。「空間容量」是一種判斷運作效率的標準，空
間容量不只強調資料傳輸的位元速率，還注重傳輸距離內可取得的位元速率，因此「空間容
量」也是比較短距離無線傳輸系統的傳輸效率之重要指標。由於人們不斷要求更大的無線資
料容量，再加上受管制的無線電頻譜已趨飽和，受到青睞的系統不僅要能提供高位元速率，
而且必須集中在較小實體區域內，由圖 1 可知，以「空間容量」當作評量標準(圖中之「資料
強度」的測量規格，以每平方公尺每秒的位元數作為單位)，相較於其他的短距離無線架構，
超寬頻技術與是站在相對比較有利的位置。隨著愈來愈多的寬頻用戶聚集在擁擠空間，像是
機場、飯店、會議中心與辦公室，此情況下，「空間容量」將是無線通訊系統非常關鍵的一項
參數，超寬頻技術毫無疑問地在這項能力上的表現將獨占鰲頭。 
由於超寬頻技術具有極低功率消耗、傳輸距離短及傳送速率快(可高達 400~500 Mbps)的
特性，且在適當的技術規範下，可以和既有無線電設備共用頻率，因此極適合取代 USB 成為
電腦及週邊的連結介面或取代藍芽技術成為短距離無線傳輸的新標準。圖 2 顯示一個 UWB
 4
目前超寬頻無線電技術主要有脈衝無線電(Impulse radio, IR)與多頻帶系統(Multi-band 
system)兩種。對於多頻帶系統而言，The WiMedia Alliance 的超寬頻標準，即 ECMA(European 
Computer Manufacturing Association)於 2005 年 12 月所公佈的 ECMA-368[1]，於 2007 年初為
國際組織 ISO 和 IEC 接受，此一由 ECMA International 組織提出的通用無線平台將以 ISO/IEC 
26907 正式發佈。該標準為無線網路定義分佈式系統的 PHY 和 MAC 層，另外 ECMA-369 標
準也被批准為 ISO/IEC 26908 。基於此標準，各大國際工業/通訊聯盟已相繼推出新一代的工
業標準，如 WiMedia 結合 Bluetooth SIG(藍芽技術聯盟)所推出的新一代藍牙傳輸標準
(Bluetooth 3.0)，或是 WiMedia 與 USB-IF 聯合推出的 Certified Wireless USB 傳輸標準等，皆
顯示 UWB 與現有數位資料傳輸標準(如 Bluetooth、USB 與 IEEE1394 等)之間的緊密結合，國
防電子產品、工業、電腦、通訊和消費性電子產品等相關應用，使得 UWB MB-OFDM 無線
通訊系統的前景十分被看好。本計畫選擇 UWB MB-OFDM 通訊系統為研究方向，其中使用
到正交分頻多工(orthogonal frequency division multiplexing, OFDM)技術，OFDM 係利用多載波
調變(multi-carrier modulation)的觀念，將信號分別載於多個次載波(subcarriers)上同時傳送，一
般而言 OFDM 的優點包括：（1）頻譜效益(spectrum efficiency)較高。（2）較佳的抗衰退通
道(fading channel)能力。（3）對脈衝雜訊(impulse noise)較不敏感。（4）可利用 FFT 快速運
算器執行 OFDM 調變／解調變的工作。近年來，OFDM 已被廣泛運用於高速數位用戶迴路
（HIGH BIT RATE Digital Subscriber Loops, HDSL），數位視訊廣播(Digital Video Broadcasting, 
DVB)，數位音訊廣播(Digital Audio Broadcasting, DAB)等領域。 
圖 4 為 UWB MB-OFDM 調變/解調架構，圖 5 為 UWB MB-OFDM 調變訊號頻譜分配圖。
根據 ECMA-368 UWB 規格文件[1]，IEEE802.15.3a 可以採用 128 組子載波，符號週期為 312.5 
ns，載波間隔為 4.125 MHz，佔用 528 MHz 的頻寬。該規格採用跳頻模式，讓佔用頻寬增加
3 倍，成為 1.6 GHz。依據不同的編碼方式，資料傳輸速率可從 53.3 Mbps~480 Mbps，使用的
頻段在 3.168-4.752 GHz, 4.752-10.296 GHz。表一列出此標準的部份參數。 
Scrambler ConvolutionalEncoder Puncturer Bit Interleaver
Constellation
Mapping
IFFT
Insert Pilots  Add
CP&Gi
DAC
Time-Frequency Code
Input Data
exp(j2πfct)
Descrambler/
Channel decoder
Demodulator
(FFT) Equalizer
Channel
Estimation
Synchronization
RF/Antenna
Binary
Output
Data  
圖 4 UWB MB-OFDM 調變/解調之系統方塊圖 
 6
以實現適用於多頻帶正交分頻多工超寬頻通訊中之通道估測與干擾抑制。這些子計畫涵蓋範
圍由射頻電路/天線，調變/解調(IFFT/FFT)，同步及無線通道估測/等化之研究，本總計畫整合
上述 4個子計畫，第一年各子計畫與總計畫主要研究ECMA (European Computer Manufacturing 
Association)-368 UWB 規格以及文獻之相關技術，並建立軟體模擬架構或開始進行硬體設計，
總計畫部份亦以 Matlab/Simulink 建立一個 UWB MB-OFDM 基頻系統性能分析平台，第二年
建立軟體模擬架構並以硬體描述語言進行硬體設計。本年度將 UWB MB-OFDM 基頻處理系
統之硬體設計先在 PC 上以 ModelSim 軟體進行電路功能模擬，確認功能正確後再將程式燒錄
至 FPGA 晶片驗證。完成 UWB MB-OFDM 基頻處理系統之電路驗證後，最後將其中的同步、
通道估測、快速傅立葉轉換演算法電路以 TSMC0.13um 製程完成 CMOS 晶片佈線(layout)。 
（二）計畫研究內容 
ECMA(European Computer Manufacturers Association)委員會建立新一代的超寬頻通訊協
定標準包含實體層(PHY Layer)以及媒體存取層(MAC Layer)，其編號分別為 ECMA-368 與
ECMA-369。以下說明 ECMA-368 所定義的實體層之架構及其相關技術。 
ECMA-368 乃為個人區域網域(Personal Area Network, PAN)所定義之實體層，其頻率涵蓋
範圍為 3,100 ~ 10,600 MHz，所支援的資料率包含 53.3 Mbps、80 Mbps、106.7 Mbps、160 
Mbps、200 Mbps、320 Mbps、400 Mbps 與 480 Mbps。在頻譜的分配上，ECMA 將 7,500 MHz
的頻寬均分為 14 個子頻帶(Subband)，每一個子頻帶的頻寬為 528 MHz。其中前 12 個子頻帶
以每 3 個為一個群組(Group)的方式共分為 4 個群組，剩餘的 2 個子頻帶合為第 5 個群組。如
圖 5 所示，EMCA 定義之 UWB MB-OFDM 使用正交分頻多工架構作為資料傳輸的基礎。在
每個子頻帶中利用 100 個資料載波(Data Carrier)與 10 個保護載波(Guard Carrier) 來傳送資
料，合計共 110 個子載波(Sub-Carrier)。此外，亦利用 12 個前導載波(Pilot Carrier)作為同調偵
測 (Coherent Detection) 之用。透過頻域擴展 (Frequency-domain spreading) 、時域擴展
(Time-domain spreading)與前置錯誤更正(Forward Error Correction, FEC)技術提高資料傳輸正
確率，其中採用 1/3、1/2、5/8、3/4 等碼率的迴旋碼(Convolutional code)實現 FEC 錯誤更正，
並具有不同的資料傳輸速率之功能。迴旋編碼後的資料會經過時頻碼(Time-Frequency Code, 
TFC)處理達到資料交錯之目的。ECMA 的規範中的 TFC 包含以下兩種交錯技術： 
1. 時頻交錯(Time-Frequency Interleaving, TFI)：迴旋編碼後的資料在三個子頻帶中交錯
切換傳送。 
2. 固定頻率交錯 (Fixed Frequency Interleaving, FFI)：迴旋編碼後的資料只在單一個子
頻帶中傳送。 
ECMA 定義的傳送端架構如圖 6 所示。輸入資料先通過 scrambler 作打散動作，再通過錯
誤控制碼編碼器、Bit interleaver，然後再透過星座圖轉換，進入 IFFT 完成調變的動作，調變
後信號經由射頻模組與天線將信號發射出去。接收端架構如圖 7 所示，天線與射頻模組所接
收之信號，經過降頻得到 I 和 Q 基頻信號，分別送入低通濾波器、放大器之後由類比至數位
轉換器 (A/D converter) 轉換成數位訊號。數位基頻訊號處理包括 FFT(解調 )、同步
(synchronization)、通道估測與等化 De-interleaver、FEC Decoder、De-scrambler 等程序。 
 8
 
圖 9 Matlab/Simulink 建立之 UWB MB-OFDM 模擬平台 
UWB 基頻系統傳送端之編解碼架構圖如圖 9 所示，在圖 9 中所示上半部為傳送端編碼
架構圖，先由 Reed-Solomon 編碼器做為內部編碼保護資料，外部編碼則由迴旋碼編碼器來完
成，等編碼完成之資料再送至剔除來提高資料傳輸率，圖 9 中所示下半部為接收端解碼架構
圖，其功能為發射端之反解調動作。圖 10 顯示 UWB MB-OFDM 系統模擬頻寬之結果，其中
圖 10 (a)接收基頻訊號之子頻功率頻譜(528 MHz)，圖 10(b)基頻等量接收訊號的功率頻譜(涵
蓋三個子頻帶)，我們並且做了資料在三個子頻帶傳送之功率分析如圖 11 所示。 
         
(a) 接收基頻訊號之子頻功率頻譜     (b) 基頻等量接收三個子頻訊號之功率頻譜 
圖 10 由 Matlab/Simulink 建立 UWB 模擬平台之模擬結果 
 
圖 11 三個子頻帶傳送之功率分析 
 10
XC4VLX60-FF1148)進行硬體平台之模擬；硬體模擬結果再藉由 USB 傳輸線傳回至 PC 端之
VeriComm 進行顯示，並由模擬結果確認各模組功能之正確性及可靠性。VeriLite 之開發驗證
流程及 FPGA 發展板如圖 15 所示。FPGA 測試結果如圖 20~22 所示，與 ModelSim 比對驗證，
並確定各模組之動作正確。最後將各模組整合，再以 VeriLite 平台進行 UWB MB-OFDM 基
頻處理晶片之整合測試，結果如圖 23 所示，並與圖 20~22 的結果比對無誤，驗證本計畫所設
計之 UWB MB-OFDM 接收機基頻處理電路可實際應用於 UWB 接收機。 
配合總計劃將快速傅立葉轉換(子計畫一)、同步演算法(子計畫三)、通道估測演算法(子
計畫四)整合成一 UWB 接收機基頻系統，並完成 TSMC0.13um 製程 CMOS 晶片佈線(layout)，
原型晶片尺寸為 2.37 mm x 2.37 mm，圖 24 顯示晶片佈線圖[19]。詳細規格如表二所示。 
 
子計畫三
Packet Sync.
Frequency Sync.
Frame Sync.
De-TFC
Copy/Add ZP
Remove ZP/GI
FFT
子計畫一 子計畫四
Channel
Estimation
經過D/A後的接收訊號
ModelSim模擬結果
 
圖 14 硬體整合平台架構圖 
 
 
圖 15 VeriLite 驗證流程示意圖 
 12
 
圖19  Integrate 3之ModelSim模擬結果 
 
圖20 Integrate 1之FPGA硬體電路執行結果 
 
圖21 Integrate 2之FPGA硬體電路執行結果 
 
 
 14
 
圖24 UWB MB-OFDM基頻處理晶片之佈線圖 
表二 UWB MB-OFDM 基頻處理晶片規格表 
Technology 0.13 mμ  CMOS process 1P8M 
Power supply 1.2 V 
Core size 2.37 mm × 2.37 mm 
Clock rate 132 MHz 
Power consumption 132 mW @ 132MHz 
Overall 0.7M 
Synchronization 0.133M (19%) 
FFT 0.321M (46%) 
Gate-count 
Channel estimation 0.246M (35%) 
 
本整合計畫由主持人余兆棠負責系統之規劃，居間協調與整合各子計畫之執行，並與中
山大學通訊所李志鵬老師以及其研究團隊進行合作。以下將簡述各子計劃第三年的研究成
果，其方法及進行步驟之詳細內容請參考各子計畫期中報告。 
 
子計畫一：UWB MB-OFDM 無線通訊系統之 IFFT/FFT 設計與實現  
主持人：朱展毅老師  
1. FFT algorithm 研究：根據國際組織 ISO 和 IEC 接受的 ECMA(European Computer 
Manufacturing Association)於 2005 年 12 月所公佈的 ECMA-368 的標準，完成 128 點快速
傅立葉轉換之演算法之設計，主要是低消耗功率之考量而研發新的演算法。 
2. 完成一個新的 FFT I/O environment 設計，如圖 1-1 所示。 
3. 使用 8 平行架構完成一管線化 Radix-16/8 MDF(Multi Delay Feedback)演算法之 128 點
IFFT/FFT，此平行架構 FFT 硬體設計如圖 1-2 所示，其 ModelSim 模擬結果如圖 1-3 所
示，此部份已整合至一 UWB 接收機基頻系統，並完成 TSMC0.13um 製程 CMOS 晶片佈
線(layout)，原型晶片尺寸為 2.37 mm x 2.37 mm，圖 24 顯示晶片佈線圖[19]。 
4. 完成一個新的 FFT 演算法與 mapping 技術，圖 1-4 顯示一範例。 
2.37 mm
2.37 m
m
 
 16
 
圖 1-3  管線化 MDF 之 128 點 FFT 架構 ModelSim 模擬 
 
圖 1-4 16-point linear-input radix-2 FFT algorithm to SDF architecture and signal flow graph 
mapping: (a) R2SDF pipeline structure, (b) butterfly and multiplication matrices, and (c) signal 
flow graph. 
 
 
 
 18
 
(a) 電路圖 
 
(b)實作相片 
圖 2-4 低雜訊放大器之製作 
 
 
(a) 電路圖 
 
(b)實作相片 
圖 2-5 電壓控制振盪器之製作 
 
QPSK
signal
Baseband
OFDM Add CP Re[． ]
Σ
exp(j2πft)
BPF
(巴特渥茲)
exp(-j2π(f+Δf)t)
LPF
Re[． ]
Im[． ]
I(t)
Q(t)
I/Q
Demodulation
DOA-
MATRIXRemove CPBER
AWGN
 
圖 2-6 模擬流程圖           圖 2-7  不同 HPF 3dB 頻寬下，UWB-OFDM /QPSK 
訊號在 AWGN 通道的 BER 圖 
 20
Register(length=8)
Code Register(length=8)
.....
Register(length=120)
Code Register(length=16)
.....
∑
∑
Data In
Compare
Threshold
Data out
 
圖 3-1 時間同步演算法之硬體架構圖 
Detection
Symbol Timing
Sum
Correlation
Angle
(Sum)
#1
CFO
#2
CFO
#3
CFO
Change Band CFO
Table
Z-D ()* S
Delay and Correlate
z
j2pfDDT
exp(-j2pfDnTs)
r'nrn
 
圖 3-2 結合粗略頻率同步與符元同步 
硬體架構圖 
 
圖 3-3 時間同步演算法之 ModelSim 模擬結果-1 
 
圖 3-4 時間同步演算法之 ModelSim 模擬結果-2 
 
圖 3-5 時間同步演算法之 ModelSim 模擬結果-3 
 22
子計畫四：基於 FPGA 以實現適用於多頻帶正交分頻多工超寬頻通訊中之通道估測與干擾抑
制 
主持人：林榮三老師 
 
1. 提出ㄧ個符合 ECMA-368 規格之通道估測的方法，硬體架構如圖 4-1 所示。 
2. 通道估測效能分析結果如圖 4-2 與圖 4-3 所示。 
3. 通道估測 FPGA 硬體 ModelSim 之模擬結果如圖 4-4~圖 4-7 所示，當 cd_valid 由 0
轉換為 1 時，表示 channel estimation 已開始動作，直到 count 計數至 127 時停止(由
於一個符元有 128 個資料位元)，在每個符元進入此演算法時皆週而復始的動作。由
圖 4-4~圖 4-6 可驗證硬體平台的功能正確無誤。 
4. 為模擬 UWB 無線傳輸系統的多重路徑效應以及系統整合測試之用。本年度亦完成
一個符合 IEEE 802.15.3 的 WPAN (wireless personal area network)通道模型規範設
計，並以 FPGA 實現一套 UWB 通道模擬器，其架構如圖 4-8 所示，圖 4-9 為 4 種通
道模型之 MATLAB/ModelSim/FPGA 模擬結果之比較。 
5. 配合總計畫之執行，本子計畫所完成之通道估測演算法硬體電路亦實現並整合於
UWB MB-OFDM 之接收機基頻處理晶片，如圖 24 所示。 
 
圖 4-1 通道估測硬體架構圖 
 
圖4-2 UWB系統的通道估測效能          圖4-3 模擬通道估測演算法的效能 
 24
 
(c)CM3 
 
(d)CM4 
圖 4-9 Matlab/ModelSim/FPGA 模擬結果與比較 
(四) 計劃成果自評 
本總計畫整合(1)子計畫一：UWB MB-OFDM 無線通訊系統之 IFFT/FFT 設計與實現；(2)
子計畫二：UWB MB-OFDM 收發機射頻模組及天線之研製；(3)子計畫三：UWB MB-OFDM 
無線通訊時序同步之研究；(4)子計畫四：基於 FPGA 以實現適用於多頻帶正交分頻多工超寬
頻通訊中之通道估測與干擾抑制 等 4 個子計畫。這些子計畫涵蓋範圍由射頻電路/天線，調
變/解調(IFFT/FFT)，同步及無線通道估測/等化之研究。 
第一年總計畫與各子計畫主要研究 ECMA (European Computer Manufacturing 
Association)-368 UWB 規格以及文獻之相關技術，並建立軟體模擬架構或開始進行硬體設計，
總計畫部份亦以 Matlab/Simulink 建立一個 UWB MB-OFDM 基頻系統性能分析平台。第二年
進行各部分電路之硬體設計與功能驗證。 
本年度整合各子計畫之成果，並於 FPGA 硬體平台驗證 UWB MB-OFDM 接收系統之電
路設計，同時亦完成 UWB MB-OFDM 接收系統晶片之 TSMC 0.13 mm CMOS 晶片製程下線
流程。 
本計畫執行過程中，檢視總計畫與各子計畫所完成之成果，已發表於各研討會[10-20]與
期刊論文[21-22]，相關成果申請中華民國發明專利中[23]。 
參考文獻 
[1] ECMA International, “Standard ECMA-368 1st edition, High Data Rate Ultra Wideband PHY and 
MAC Standard,＂ Dec. 2005. 
[2] J. McCorkle, “Ultra Wide Bandwidth (UWB): Gigabit Wireless Communications for Battery 
Operated Consumer Applications,＂ Symp. on VLSI Circuits Digest of Technical Papers, 2005. 
