

================================================================
== Vitis HLS Report for 'sha256'
================================================================
* Date:           Thu Jun 24 00:36:45 2021

* Version:        2020.2 (Build 3064766 on Wed Nov 18 09:12:45 MST 2020)
* Project:        sha256
* Solution:       optimize_6 (Vivado IP Flow Target)
* Product family: virtexuplus
* Target device:  xcvu11p-flga2577-1-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  3.346 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |      271|      271|  2.710 us|  2.710 us|  272|  272|     none|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +---------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                     |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |      Loop Name      |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +---------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- load_State         |        8|        8|         2|          1|          1|     8|       yes|
        |- load_data          |       64|       64|         2|          1|          1|    64|       yes|
        |- convert_to_words   |       17|       17|         2|          1|          1|    16|       yes|
        |- create_schedule    |       48|       48|         1|          1|          1|    48|       yes|
        |- compression        |       65|       65|         2|          1|          1|    64|       yes|
        |- convert_endianess  |       16|       16|         4|          4|          4|     4|       yes|
        |- store_hash         |       32|       32|         2|          1|          1|    32|       yes|
        +---------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+------+---------+---------+-----+
|         Name        | BRAM_18K|  DSP |    FF   |   LUT   | URAM|
+---------------------+---------+------+---------+---------+-----+
|DSP                  |        -|     -|        -|        -|    -|
|Expression           |        -|     -|        0|     2208|    -|
|FIFO                 |        -|     -|        -|        -|    -|
|Instance             |        -|     -|        0|     1092|    -|
|Memory               |        1|     -|      216|       16|    -|
|Multiplexer          |        -|     -|        -|      868|    -|
|Register             |        -|     -|     4496|        -|    -|
+---------------------+---------+------+---------+---------+-----+
|Total                |        1|     0|     4712|     4184|    0|
+---------------------+---------+------+---------+---------+-----+
|Available SLR        |     1344|  3072|   864000|   432000|  320|
+---------------------+---------+------+---------+---------+-----+
|Utilization SLR (%)  |       ~0|     0|       ~0|       ~0|    0|
+---------------------+---------+------+---------+---------+-----+
|Available            |     4032|  9216|  2592000|  1296000|  960|
+---------------------+---------+------+---------+---------+-----+
|Utilization (%)      |       ~0|     0|       ~0|       ~0|    0|
+---------------------+---------+------+---------+---------+-----+

+ Detail: 
    * Instance: 
    +-------------------+----------------+---------+----+---+-----+-----+
    |      Instance     |     Module     | BRAM_18K| DSP| FF| LUT | URAM|
    +-------------------+----------------+---------+----+---+-----+-----+
    |mux_646_32_1_1_U1  |mux_646_32_1_1  |        0|   0|  0|  273|    0|
    |mux_646_32_1_1_U2  |mux_646_32_1_1  |        0|   0|  0|  273|    0|
    |mux_646_32_1_1_U3  |mux_646_32_1_1  |        0|   0|  0|  273|    0|
    |mux_646_32_1_1_U4  |mux_646_32_1_1  |        0|   0|  0|  273|    0|
    +-------------------+----------------+---------+----+---+-----+-----+
    |Total              |                |        0|   0|  0| 1092|    0|
    +-------------------+----------------+---------+----+---+-----+-----+

    * DSP: 
    N/A

    * Memory: 
    +------------+----------+---------+-----+----+-----+------+-----+------+-------------+
    |   Memory   |  Module  | BRAM_18K|  FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------+----------+---------+-----+----+-----+------+-----+------+-------------+
    |data_U      |data      |        0|  136|   8|    0|    64|    8|     1|          512|
    |hash_U      |hash      |        0|   16|   4|    0|    32|    8|     1|          256|
    |k_U         |k         |        1|    0|   0|    0|    64|   32|     1|         2048|
    |stateREG_U  |stateREG  |        0|   64|   4|    0|     8|   32|     1|          256|
    +------------+----------+---------+-----+----+-----+------+-----+------+-------------+
    |Total       |          |        1|  216|  16|    0|   168|   80|     4|         3072|
    +------------+----------+---------+-----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+----+---+-----+------------+------------+
    |           Variable Name           | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+----+---+-----+------------+------------+
    |a_2_fu_2691_p2                     |         +|   0|  0|   32|          32|          32|
    |add_ln24_fu_1149_p2                |         +|   0|  0|   12|           4|           1|
    |add_ln29_fu_1166_p2                |         +|   0|  0|   14|           7|           1|
    |add_ln36_1_fu_1241_p2              |         +|   0|  0|   14|           7|           3|
    |add_ln36_fu_1183_p2                |         +|   0|  0|   12|           5|           1|
    |add_ln39_fu_2333_p2                |         +|   0|  0|   14|           7|           1|
    |add_ln40_1_fu_2081_p2              |         +|   0|  0|   39|          32|          32|
    |add_ln40_fu_2075_p2                |         +|   0|  0|   32|          32|          32|
    |add_ln53_fu_2339_p2                |         +|   0|  0|   14|           7|           1|
    |add_ln54_1_fu_2560_p2              |         +|   0|  0|   32|          32|          32|
    |add_ln54_2_fu_2565_p2              |         +|   0|  0|   32|          32|          32|
    |add_ln54_fu_2554_p2                |         +|   0|  0|   32|          32|          32|
    |add_ln63_fu_2685_p2                |         +|   0|  0|   32|          32|          32|
    |add_ln68_fu_2697_p2                |         +|   0|  0|   39|          32|          32|
    |add_ln69_fu_2703_p2                |         +|   0|  0|   39|          32|          32|
    |add_ln70_fu_2709_p2                |         +|   0|  0|   39|          32|          32|
    |add_ln71_fu_2714_p2                |         +|   0|  0|   39|          32|          32|
    |add_ln72_fu_2719_p2                |         +|   0|  0|   39|          32|          32|
    |add_ln73_fu_2724_p2                |         +|   0|  0|   39|          32|          32|
    |add_ln74_fu_2729_p2                |         +|   0|  0|   39|          32|          32|
    |add_ln75_fu_2734_p2                |         +|   0|  0|   39|          32|          32|
    |add_ln82_fu_2739_p2                |         +|   0|  0|   10|           3|           1|
    |add_ln88_fu_2883_p2                |         +|   0|  0|   12|           5|           5|
    |add_ln93_fu_2928_p2                |         +|   0|  0|   13|           6|           1|
    |e_2_fu_2679_p2                     |         +|   0|  0|   39|          32|          32|
    |m_16_fu_2087_p2                    |         +|   0|  0|   32|          32|          32|
    |t1_fu_2571_p2                      |         +|   0|  0|   32|          32|          32|
    |sub_ln83_fu_2763_p2                |         -|   0|  0|   12|           5|           5|
    |and_ln54_1_fu_2542_p2              |       and|   0|  0|   32|          32|          32|
    |and_ln54_fu_2530_p2                |       and|   0|  0|   32|          32|          32|
    |and_ln55_1_fu_2667_p2              |       and|   0|  0|   32|          32|          32|
    |and_ln55_fu_2661_p2                |       and|   0|  0|   32|          32|          32|
    |ap_block_pp0_stage0_11001          |       and|   0|  0|    2|           1|           1|
    |ap_block_pp1_stage0_11001          |       and|   0|  0|    2|           1|           1|
    |ap_block_pp6_stage0_01001          |       and|   0|  0|    2|           1|           1|
    |ap_block_state29_pp6_stage0_iter1  |       and|   0|  0|    2|           1|           1|
    |ap_block_state3_pp0_stage0_iter1   |       and|   0|  0|    2|           1|           1|
    |ap_block_state6_pp1_stage0_iter1   |       and|   0|  0|    2|           1|           1|
    |icmp_ln24_fu_1155_p2               |      icmp|   0|  0|    9|           4|           5|
    |icmp_ln29_fu_1172_p2               |      icmp|   0|  0|   11|           7|           8|
    |icmp_ln36_fu_1189_p2               |      icmp|   0|  0|   10|           5|           6|
    |icmp_ln39_fu_1529_p2               |      icmp|   0|  0|   11|           7|           8|
    |icmp_ln53_fu_2345_p2               |      icmp|   0|  0|   11|           7|           8|
    |icmp_ln82_fu_2745_p2               |      icmp|   0|  0|    9|           3|           4|
    |icmp_ln93_fu_2934_p2               |      icmp|   0|  0|   10|           6|           7|
    |lshr_ln83_fu_2822_p2               |      lshr|   0|  0|  100|          32|          32|
    |lshr_ln84_fu_2773_p2               |      lshr|   0|  0|  100|          32|          32|
    |lshr_ln85_fu_2794_p2               |      lshr|   0|  0|  100|          32|          32|
    |lshr_ln86_fu_2831_p2               |      lshr|   0|  0|  100|          32|          32|
    |lshr_ln87_fu_2852_p2               |      lshr|   0|  0|  100|          32|          32|
    |lshr_ln88_fu_2874_p2               |      lshr|   0|  0|  100|          32|          32|
    |lshr_ln89_fu_2894_p2               |      lshr|   0|  0|  100|          32|          32|
    |lshr_ln90_fu_2911_p2               |      lshr|   0|  0|  100|          32|          32|
    |ap_condition_868                   |        or|   0|  0|    2|           1|           1|
    |or_ln38_1_fu_1215_p2               |        or|   0|  0|    6|           6|           2|
    |or_ln38_2_fu_1226_p2               |        or|   0|  0|    6|           6|           2|
    |or_ln38_fu_1204_p2                 |        or|   0|  0|    6|           6|           1|
    |ap_enable_pp0                      |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp1                      |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp2                      |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp4                      |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp6                      |       xor|   0|  0|    2|           1|           2|
    |ap_enable_reg_pp0_iter1            |       xor|   0|  0|    2|           2|           1|
    |ap_enable_reg_pp1_iter1            |       xor|   0|  0|    2|           2|           1|
    |ap_enable_reg_pp6_iter1            |       xor|   0|  0|    2|           2|           1|
    |xor_ln40_1_fu_1603_p2              |       xor|   0|  0|   32|          32|          32|
    |xor_ln40_2_fu_1931_p2              |       xor|   0|  0|   32|          32|          32|
    |xor_ln40_3_fu_1937_p2              |       xor|   0|  0|   32|          32|          32|
    |xor_ln40_fu_1597_p2                |       xor|   0|  0|   32|          32|          32|
    |xor_ln54_1_fu_2524_p2              |       xor|   0|  0|   32|          32|          32|
    |xor_ln54_2_fu_2536_p2              |       xor|   0|  0|   32|          32|           2|
    |xor_ln54_3_fu_2548_p2              |       xor|   0|  0|   32|          32|          32|
    |xor_ln54_fu_2518_p2                |       xor|   0|  0|   32|          32|          32|
    |xor_ln55_1_fu_2649_p2              |       xor|   0|  0|   32|          32|          32|
    |xor_ln55_2_fu_2655_p2              |       xor|   0|  0|   32|          32|          32|
    |xor_ln55_3_fu_2673_p2              |       xor|   0|  0|   32|          32|          32|
    |xor_ln55_fu_2643_p2                |       xor|   0|  0|   32|          32|          32|
    |xor_ln84_fu_2783_p2                |       xor|   0|  0|    4|           3|           4|
    +-----------------------------------+----------+----+---+-----+------------+------------+
    |Total                              |          |   0|  0| 2208|        1478|        1409|
    +-----------------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +------------------------------------+-----+-----------+-----+-----------+
    |                Name                | LUT | Input Size| Bits| Total Bits|
    +------------------------------------+-----+-----------+-----+-----------+
    |a_3_reg_998                         |    9|          2|   32|         64|
    |ap_NS_fsm                           |  123|         26|    1|         26|
    |ap_enable_reg_pp0_iter1             |   14|          3|    1|          3|
    |ap_enable_reg_pp1_iter1             |   14|          3|    1|          3|
    |ap_enable_reg_pp2_iter1             |    9|          2|    1|          2|
    |ap_enable_reg_pp4_iter1             |    9|          2|    1|          2|
    |ap_enable_reg_pp6_iter1             |   14|          3|    1|          3|
    |ap_phi_mux_n_1_phi_fu_845_p4        |    9|          2|    7|         14|
    |ap_phi_mux_n_phi_fu_833_p4          |    9|          2|    4|          8|
    |ap_phi_mux_phi_ln40_phi_fu_889_p96  |  213|         49|   32|       1568|
    |b_3_reg_1008                        |    9|          2|   32|         64|
    |c_3_reg_1019                        |    9|          2|   32|         64|
    |d_1_reg_1030                        |    9|          2|   32|         64|
    |data_address0                       |   14|          3|    6|         18|
    |e_3_reg_1041                        |    9|          2|   32|         64|
    |f_3_reg_1051                        |    9|          2|   32|         64|
    |g_3_reg_1062                        |    9|          2|   32|         64|
    |h_1_reg_1073                        |    9|          2|   32|         64|
    |hash_address0                       |   31|          6|    5|         30|
    |hash_address1                       |   26|          5|    5|         25|
    |hash_d0                             |   26|          5|    8|         40|
    |hash_d1                             |   26|          5|    8|         40|
    |i_1_reg_875                         |    9|          2|    7|         14|
    |i_2_reg_987                         |    9|          2|    7|         14|
    |i_reg_853                           |    9|          2|    5|         10|
    |idata_V_blk_n                       |    9|          2|    1|          2|
    |istateREG_V_blk_n                   |    9|          2|    1|          2|
    |j_reg_864                           |    9|          2|    7|         14|
    |n_1_reg_841                         |    9|          2|    7|         14|
    |n_2_reg_1096                        |    9|          2|    6|         12|
    |n_reg_829                           |    9|          2|    4|          8|
    |ohash_V_blk_n                       |    9|          2|    1|          2|
    |r_reg_1084                          |    9|          2|    3|          6|
    |stateREG_address0                   |   54|         10|    3|         30|
    |stateREG_address1                   |   49|          9|    3|         27|
    |stateREG_d0                         |   31|          6|   32|        192|
    |stateREG_d1                         |   26|          5|   32|        160|
    +------------------------------------+-----+-----------+-----+-----------+
    |Total                               |  868|        184|  456|       2801|
    +------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------+----+----+-----+-----------+
    |           Name          | FF | LUT| Bits| Const Bits|
    +-------------------------+----+----+-----+-----------+
    |a_3_reg_998              |  32|   0|   32|          0|
    |a_reg_3656               |  32|   0|   32|          0|
    |add_ln24_reg_2945        |   4|   0|    4|          0|
    |add_ln29_reg_2954        |   7|   0|    7|          0|
    |add_ln68_reg_3763        |  32|   0|   32|          0|
    |add_ln69_reg_3768        |  32|   0|   32|          0|
    |add_ln70_reg_3773        |  32|   0|   32|          0|
    |add_ln71_reg_3779        |  32|   0|   32|          0|
    |add_ln72_reg_3785        |  32|   0|   32|          0|
    |add_ln73_reg_3791        |  32|   0|   32|          0|
    |add_ln74_reg_3797        |  32|   0|   32|          0|
    |add_ln75_reg_3803        |  32|   0|   32|          0|
    |add_ln82_reg_3809        |   3|   0|    3|          0|
    |ap_CS_fsm                |  25|   0|   25|          0|
    |ap_enable_reg_pp0_iter0  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1  |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter0  |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter1  |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter0  |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter1  |   1|   0|    1|          0|
    |b_3_reg_1008             |  32|   0|   32|          0|
    |b_reg_3662               |  32|   0|   32|          0|
    |c_3_reg_1019             |  32|   0|   32|          0|
    |c_reg_3678               |  32|   0|   32|          0|
    |d_1_reg_1030             |  32|   0|   32|          0|
    |d_reg_3684               |  32|   0|   32|          0|
    |e_3_reg_1041             |  32|   0|   32|          0|
    |e_reg_3700               |  32|   0|   32|          0|
    |f_3_reg_1051             |  32|   0|   32|          0|
    |f_reg_3706               |  32|   0|   32|          0|
    |g_3_reg_1062             |  32|   0|   32|          0|
    |g_reg_3722               |  32|   0|   32|          0|
    |h_1_reg_1073             |  32|   0|   32|          0|
    |h_reg_3728               |  32|   0|   32|          0|
    |i_1_reg_875              |   7|   0|    7|          0|
    |i_2_reg_987              |   7|   0|    7|          0|
    |i_reg_853                |   5|   0|    5|          0|
    |icmp_ln24_reg_2950       |   1|   0|    1|          0|
    |icmp_ln29_reg_2959       |   1|   0|    1|          0|
    |icmp_ln36_reg_3064       |   1|   0|    1|          0|
    |icmp_ln53_reg_3739       |   1|   0|    1|          0|
    |icmp_ln93_reg_3843       |   1|   0|    1|          0|
    |j_reg_864                |   7|   0|    7|          0|
    |m_15_10_fu_374           |  32|   0|   32|          0|
    |m_15_11_fu_378           |  32|   0|   32|          0|
    |m_15_12_fu_382           |  32|   0|   32|          0|
    |m_15_13_fu_386           |  32|   0|   32|          0|
    |m_15_14_fu_390           |  32|   0|   32|          0|
    |m_15_15_fu_394           |  32|   0|   32|          0|
    |m_15_1_fu_338            |  32|   0|   32|          0|
    |m_15_1_load_reg_3106     |  32|   0|   32|          0|
    |m_15_2_fu_342            |  32|   0|   32|          0|
    |m_15_3_fu_346            |  32|   0|   32|          0|
    |m_15_4_fu_350            |  32|   0|   32|          0|
    |m_15_5_fu_354            |  32|   0|   32|          0|
    |m_15_6_fu_358            |  32|   0|   32|          0|
    |m_15_7_fu_362            |  32|   0|   32|          0|
    |m_15_8_fu_366            |  32|   0|   32|          0|
    |m_15_9_fu_370            |  32|   0|   32|          0|
    |m_15_fu_334              |  32|   0|   32|          0|
    |m_15_load_reg_3097       |  32|   0|   32|          0|
    |m_63_10_fu_438           |  32|   0|   32|          0|
    |m_63_10_load_reg_3453    |  32|   0|   32|          0|
    |m_63_11_fu_442           |  32|   0|   32|          0|
    |m_63_11_load_reg_3458    |  32|   0|   32|          0|
    |m_63_12_fu_446           |  32|   0|   32|          0|
    |m_63_12_load_reg_3463    |  32|   0|   32|          0|
    |m_63_13_fu_450           |  32|   0|   32|          0|
    |m_63_13_load_reg_3468    |  32|   0|   32|          0|
    |m_63_14_fu_454           |  32|   0|   32|          0|
    |m_63_14_load_reg_3473    |  32|   0|   32|          0|
    |m_63_15_fu_458           |  32|   0|   32|          0|
    |m_63_15_load_reg_3478    |  32|   0|   32|          0|
    |m_63_16_fu_462           |  32|   0|   32|          0|
    |m_63_16_load_reg_3483    |  32|   0|   32|          0|
    |m_63_17_fu_466           |  32|   0|   32|          0|
    |m_63_17_load_reg_3488    |  32|   0|   32|          0|
    |m_63_18_fu_470           |  32|   0|   32|          0|
    |m_63_18_load_reg_3493    |  32|   0|   32|          0|
    |m_63_19_fu_474           |  32|   0|   32|          0|
    |m_63_19_load_reg_3498    |  32|   0|   32|          0|
    |m_63_1_fu_402            |  32|   0|   32|          0|
    |m_63_1_load_reg_3408     |  32|   0|   32|          0|
    |m_63_20_fu_478           |  32|   0|   32|          0|
    |m_63_20_load_reg_3503    |  32|   0|   32|          0|
    |m_63_21_fu_482           |  32|   0|   32|          0|
    |m_63_21_load_reg_3508    |  32|   0|   32|          0|
    |m_63_22_fu_486           |  32|   0|   32|          0|
    |m_63_22_load_reg_3513    |  32|   0|   32|          0|
    |m_63_23_fu_490           |  32|   0|   32|          0|
    |m_63_23_load_reg_3518    |  32|   0|   32|          0|
    |m_63_24_fu_494           |  32|   0|   32|          0|
    |m_63_24_load_reg_3523    |  32|   0|   32|          0|
    |m_63_25_fu_498           |  32|   0|   32|          0|
    |m_63_25_load_reg_3528    |  32|   0|   32|          0|
    |m_63_26_fu_502           |  32|   0|   32|          0|
    |m_63_26_load_reg_3533    |  32|   0|   32|          0|
    |m_63_27_fu_506           |  32|   0|   32|          0|
    |m_63_27_load_reg_3538    |  32|   0|   32|          0|
    |m_63_28_fu_510           |  32|   0|   32|          0|
    |m_63_28_load_reg_3543    |  32|   0|   32|          0|
    |m_63_29_fu_514           |  32|   0|   32|          0|
    |m_63_29_load_reg_3548    |  32|   0|   32|          0|
    |m_63_2_fu_406            |  32|   0|   32|          0|
    |m_63_2_load_reg_3413     |  32|   0|   32|          0|
    |m_63_30_fu_518           |  32|   0|   32|          0|
    |m_63_30_load_reg_3553    |  32|   0|   32|          0|
    |m_63_31_fu_522           |  32|   0|   32|          0|
    |m_63_31_load_reg_3558    |  32|   0|   32|          0|
    |m_63_32_fu_526           |  32|   0|   32|          0|
    |m_63_32_load_reg_3563    |  32|   0|   32|          0|
    |m_63_33_fu_530           |  32|   0|   32|          0|
    |m_63_33_load_reg_3568    |  32|   0|   32|          0|
    |m_63_34_fu_534           |  32|   0|   32|          0|
    |m_63_34_load_reg_3573    |  32|   0|   32|          0|
    |m_63_35_fu_538           |  32|   0|   32|          0|
    |m_63_35_load_reg_3578    |  32|   0|   32|          0|
    |m_63_36_fu_542           |  32|   0|   32|          0|
    |m_63_36_load_reg_3583    |  32|   0|   32|          0|
    |m_63_37_fu_546           |  32|   0|   32|          0|
    |m_63_37_load_reg_3588    |  32|   0|   32|          0|
    |m_63_38_fu_550           |  32|   0|   32|          0|
    |m_63_38_load_reg_3593    |  32|   0|   32|          0|
    |m_63_39_fu_554           |  32|   0|   32|          0|
    |m_63_39_load_reg_3598    |  32|   0|   32|          0|
    |m_63_3_fu_410            |  32|   0|   32|          0|
    |m_63_3_load_reg_3418     |  32|   0|   32|          0|
    |m_63_40_fu_558           |  32|   0|   32|          0|
    |m_63_40_load_reg_3603    |  32|   0|   32|          0|
    |m_63_41_fu_562           |  32|   0|   32|          0|
    |m_63_41_load_reg_3608    |  32|   0|   32|          0|
    |m_63_42_fu_566           |  32|   0|   32|          0|
    |m_63_42_load_reg_3613    |  32|   0|   32|          0|
    |m_63_43_fu_570           |  32|   0|   32|          0|
    |m_63_43_load_reg_3618    |  32|   0|   32|          0|
    |m_63_44_fu_574           |  32|   0|   32|          0|
    |m_63_44_load_reg_3623    |  32|   0|   32|          0|
    |m_63_45_fu_578           |  32|   0|   32|          0|
    |m_63_45_load_reg_3628    |  32|   0|   32|          0|
    |m_63_46_fu_582           |  32|   0|   32|          0|
    |m_63_47_fu_586           |  32|   0|   32|          0|
    |m_63_4_fu_414            |  32|   0|   32|          0|
    |m_63_4_load_reg_3423     |  32|   0|   32|          0|
    |m_63_5_fu_418            |  32|   0|   32|          0|
    |m_63_5_load_reg_3428     |  32|   0|   32|          0|
    |m_63_6_fu_422            |  32|   0|   32|          0|
    |m_63_6_load_reg_3433     |  32|   0|   32|          0|
    |m_63_7_fu_426            |  32|   0|   32|          0|
    |m_63_7_load_reg_3438     |  32|   0|   32|          0|
    |m_63_8_fu_430            |  32|   0|   32|          0|
    |m_63_8_load_reg_3443     |  32|   0|   32|          0|
    |m_63_9_fu_434            |  32|   0|   32|          0|
    |m_63_9_load_reg_3448     |  32|   0|   32|          0|
    |m_63_fu_398              |  32|   0|   32|          0|
    |m_63_load_reg_3403       |  32|   0|   32|          0|
    |n_1_reg_841              |   7|   0|    7|          0|
    |n_2_reg_1096             |   6|   0|    6|          0|
    |n_reg_829                |   4|   0|    4|          0|
    |or_ln3_reg_3833          |   3|   0|    4|          1|
    |r_reg_1084               |   3|   0|    3|          0|
    |tmp_2_reg_3748           |  32|   0|   32|          0|
    |trunc_ln38_reg_3088      |   4|   0|    4|          0|
    |xor_ln84_reg_3827        |   3|   0|    3|          0|
    |zext_ln83_reg_3817       |   2|   0|   32|         30|
    +-------------------------+----+----+-----+-----------+
    |Total                    |4496|   0| 4527|         31|
    +-------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+--------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  | Source Object|    C Type    |
+---------------------+-----+-----+------------+--------------+--------------+
|ap_clk               |   in|    1|  ap_ctrl_hs|        sha256|  return value|
|ap_rst               |   in|    1|  ap_ctrl_hs|        sha256|  return value|
|ap_start             |   in|    1|  ap_ctrl_hs|        sha256|  return value|
|ap_done              |  out|    1|  ap_ctrl_hs|        sha256|  return value|
|ap_idle              |  out|    1|  ap_ctrl_hs|        sha256|  return value|
|ap_ready             |  out|    1|  ap_ctrl_hs|        sha256|  return value|
|istateREG_V_dout     |   in|   32|     ap_fifo|   istateREG_V|       pointer|
|istateREG_V_empty_n  |   in|    1|     ap_fifo|   istateREG_V|       pointer|
|istateREG_V_read     |  out|    1|     ap_fifo|   istateREG_V|       pointer|
|idata_V_dout         |   in|    8|     ap_fifo|       idata_V|       pointer|
|idata_V_empty_n      |   in|    1|     ap_fifo|       idata_V|       pointer|
|idata_V_read         |  out|    1|     ap_fifo|       idata_V|       pointer|
|ohash_V_din          |  out|    8|     ap_fifo|       ohash_V|       pointer|
|ohash_V_full_n       |   in|    1|     ap_fifo|       ohash_V|       pointer|
|ohash_V_write        |  out|    1|     ap_fifo|       ohash_V|       pointer|
+---------------------+-----+-----+------------+--------------+--------------+

