{
  "module_name": "ef10_regs.h",
  "hash_id": "8c6efee85d91b45f1161462dcca305d0ba0895e6642b597e53553f8d167c7326",
  "original_prompt": "Ingested from linux-6.6.14/drivers/net/ethernet/sfc/ef10_regs.h",
  "human_readable_source": " \n \n\n#ifndef EFX_EF10_REGS_H\n#define EFX_EF10_REGS_H\n\n \n\n \n\n \n#define\tER_DZ_BIU_HW_REV_ID 0x00000000\n#define\tERF_DZ_HW_REV_ID_LBN 0\n#define\tERF_DZ_HW_REV_ID_WIDTH 32\n\n \n#define\tER_DZ_BIU_MC_SFT_STATUS 0x00000010\n#define\tER_DZ_BIU_MC_SFT_STATUS_STEP 4\n#define\tER_DZ_BIU_MC_SFT_STATUS_ROWS 8\n#define\tERF_DZ_MC_SFT_STATUS_LBN 0\n#define\tERF_DZ_MC_SFT_STATUS_WIDTH 32\n\n \n#define\tER_DZ_BIU_INT_ISR 0x00000090\n#define\tERF_DZ_ISR_REG_LBN 0\n#define\tERF_DZ_ISR_REG_WIDTH 32\n\n \n#define\tER_DZ_MC_DB_LWRD 0x00000200\n#define\tERF_DZ_MC_DOORBELL_L_LBN 0\n#define\tERF_DZ_MC_DOORBELL_L_WIDTH 32\n\n \n#define\tER_DZ_MC_DB_HWRD 0x00000204\n#define\tERF_DZ_MC_DOORBELL_H_LBN 0\n#define\tERF_DZ_MC_DOORBELL_H_WIDTH 32\n\n \n#define\tER_DZ_EVQ_RPTR 0x00000400\n#define\tER_DZ_EVQ_RPTR_STEP 8192\n#define\tER_DZ_EVQ_RPTR_ROWS 2048\n#define\tERF_DZ_EVQ_RPTR_VLD_LBN 15\n#define\tERF_DZ_EVQ_RPTR_VLD_WIDTH 1\n#define\tERF_DZ_EVQ_RPTR_LBN 0\n#define\tERF_DZ_EVQ_RPTR_WIDTH 15\n\n \n#define\tER_DZ_EVQ_TMR 0x00000420\n#define\tER_DZ_EVQ_TMR_STEP 8192\n#define\tER_DZ_EVQ_TMR_ROWS 2048\n#define\tERF_FZ_TC_TMR_REL_VAL_LBN 16\n#define\tERF_FZ_TC_TMR_REL_VAL_WIDTH 14\n#define\tERF_DZ_TC_TIMER_MODE_LBN 14\n#define\tERF_DZ_TC_TIMER_MODE_WIDTH 2\n#define\tERF_DZ_TC_TIMER_VAL_LBN 0\n#define\tERF_DZ_TC_TIMER_VAL_WIDTH 14\n\n \n#define\tER_DZ_RX_DESC_UPD 0x00000830\n#define\tER_DZ_RX_DESC_UPD_STEP 8192\n#define\tER_DZ_RX_DESC_UPD_ROWS 2048\n#define\tERF_DZ_RX_DESC_WPTR_LBN 0\n#define\tERF_DZ_RX_DESC_WPTR_WIDTH 12\n\n \n#define\tER_DZ_TX_DESC_UPD 0x00000a10\n#define\tER_DZ_TX_DESC_UPD_STEP 8192\n#define\tER_DZ_TX_DESC_UPD_ROWS 2048\n#define\tERF_DZ_RSVD_LBN 76\n#define\tERF_DZ_RSVD_WIDTH 20\n#define\tERF_DZ_TX_DESC_WPTR_LBN 64\n#define\tERF_DZ_TX_DESC_WPTR_WIDTH 12\n#define\tERF_DZ_TX_DESC_HWORD_LBN 32\n#define\tERF_DZ_TX_DESC_HWORD_WIDTH 32\n#define\tERF_DZ_TX_DESC_LWORD_LBN 0\n#define\tERF_DZ_TX_DESC_LWORD_WIDTH 32\n\n \n#define\tESF_DZ_DRV_CODE_LBN 60\n#define\tESF_DZ_DRV_CODE_WIDTH 4\n#define\tESF_DZ_DRV_SUB_CODE_LBN 56\n#define\tESF_DZ_DRV_SUB_CODE_WIDTH 4\n#define\tESE_DZ_DRV_TIMER_EV 3\n#define\tESE_DZ_DRV_START_UP_EV 2\n#define\tESE_DZ_DRV_WAKE_UP_EV 1\n#define\tESF_DZ_DRV_SUB_DATA_LBN 0\n#define\tESF_DZ_DRV_SUB_DATA_WIDTH 56\n#define\tESF_DZ_DRV_EVQ_ID_LBN 0\n#define\tESF_DZ_DRV_EVQ_ID_WIDTH 14\n#define\tESF_DZ_DRV_TMR_ID_LBN 0\n#define\tESF_DZ_DRV_TMR_ID_WIDTH 14\n\n \n#define\tESF_DZ_EV_CODE_LBN 60\n#define\tESF_DZ_EV_CODE_WIDTH 4\n#define\tESE_DZ_EV_CODE_MCDI_EV 12\n#define\tESE_DZ_EV_CODE_DRIVER_EV 5\n#define\tESE_DZ_EV_CODE_TX_EV 2\n#define\tESE_DZ_EV_CODE_RX_EV 0\n#define\tESE_DZ_OTHER other\n#define\tESF_DZ_EV_DATA_LBN 0\n#define\tESF_DZ_EV_DATA_WIDTH 60\n\n \n#define\tESF_DZ_MC_CODE_LBN 60\n#define\tESF_DZ_MC_CODE_WIDTH 4\n#define\tESF_DZ_MC_OVERRIDE_HOLDOFF_LBN 59\n#define\tESF_DZ_MC_OVERRIDE_HOLDOFF_WIDTH 1\n#define\tESF_DZ_MC_DROP_EVENT_LBN 58\n#define\tESF_DZ_MC_DROP_EVENT_WIDTH 1\n#define\tESF_DZ_MC_SOFT_LBN 0\n#define\tESF_DZ_MC_SOFT_WIDTH 58\n\n \n#define\tESF_DZ_RX_CODE_LBN 60\n#define\tESF_DZ_RX_CODE_WIDTH 4\n#define\tESF_DZ_RX_OVERRIDE_HOLDOFF_LBN 59\n#define\tESF_DZ_RX_OVERRIDE_HOLDOFF_WIDTH 1\n#define\tESF_DZ_RX_DROP_EVENT_LBN 58\n#define\tESF_DZ_RX_DROP_EVENT_WIDTH 1\n#define\tESF_DD_RX_EV_RSVD2_LBN 54\n#define\tESF_DD_RX_EV_RSVD2_WIDTH 4\n#define\tESF_EZ_RX_TCP_UDP_INNER_CHKSUM_ERR_LBN 57\n#define\tESF_EZ_RX_TCP_UDP_INNER_CHKSUM_ERR_WIDTH 1\n#define\tESF_EZ_RX_IP_INNER_CHKSUM_ERR_LBN 56\n#define\tESF_EZ_RX_IP_INNER_CHKSUM_ERR_WIDTH 1\n#define\tESF_EZ_RX_EV_RSVD2_LBN 54\n#define\tESF_EZ_RX_EV_RSVD2_WIDTH 2\n#define\tESF_DZ_RX_EV_SOFT2_LBN 52\n#define\tESF_DZ_RX_EV_SOFT2_WIDTH 2\n#define\tESF_DZ_RX_DSC_PTR_LBITS_LBN 48\n#define\tESF_DZ_RX_DSC_PTR_LBITS_WIDTH 4\n#define\tESF_DE_RX_L4_CLASS_LBN 45\n#define\tESF_DE_RX_L4_CLASS_WIDTH 3\n#define\tESE_DE_L4_CLASS_RSVD7 7\n#define\tESE_DE_L4_CLASS_RSVD6 6\n#define\tESE_DE_L4_CLASS_RSVD5 5\n#define\tESE_DE_L4_CLASS_RSVD4 4\n#define\tESE_DE_L4_CLASS_RSVD3 3\n#define\tESE_DE_L4_CLASS_UDP 2\n#define\tESE_DE_L4_CLASS_TCP 1\n#define\tESE_DE_L4_CLASS_UNKNOWN 0\n#define\tESF_FZ_RX_FASTPD_INDCTR_LBN 47\n#define\tESF_FZ_RX_FASTPD_INDCTR_WIDTH 1\n#define\tESF_FZ_RX_L4_CLASS_LBN 45\n#define\tESF_FZ_RX_L4_CLASS_WIDTH 2\n#define\tESE_FZ_L4_CLASS_RSVD3 3\n#define\tESE_FZ_L4_CLASS_UDP 2\n#define\tESE_FZ_L4_CLASS_TCP 1\n#define\tESE_FZ_L4_CLASS_UNKNOWN 0\n#define\tESF_DZ_RX_L3_CLASS_LBN 42\n#define\tESF_DZ_RX_L3_CLASS_WIDTH 3\n#define\tESE_DZ_L3_CLASS_RSVD7 7\n#define\tESE_DZ_L3_CLASS_IP6_FRAG 6\n#define\tESE_DZ_L3_CLASS_ARP 5\n#define\tESE_DZ_L3_CLASS_IP4_FRAG 4\n#define\tESE_DZ_L3_CLASS_FCOE 3\n#define\tESE_DZ_L3_CLASS_IP6 2\n#define\tESE_DZ_L3_CLASS_IP4 1\n#define\tESE_DZ_L3_CLASS_UNKNOWN 0\n#define\tESF_DZ_RX_ETH_TAG_CLASS_LBN 39\n#define\tESF_DZ_RX_ETH_TAG_CLASS_WIDTH 3\n#define\tESE_DZ_ETH_TAG_CLASS_RSVD7 7\n#define\tESE_DZ_ETH_TAG_CLASS_RSVD6 6\n#define\tESE_DZ_ETH_TAG_CLASS_RSVD5 5\n#define\tESE_DZ_ETH_TAG_CLASS_RSVD4 4\n#define\tESE_DZ_ETH_TAG_CLASS_RSVD3 3\n#define\tESE_DZ_ETH_TAG_CLASS_VLAN2 2\n#define\tESE_DZ_ETH_TAG_CLASS_VLAN1 1\n#define\tESE_DZ_ETH_TAG_CLASS_NONE 0\n#define\tESF_DZ_RX_ETH_BASE_CLASS_LBN 36\n#define\tESF_DZ_RX_ETH_BASE_CLASS_WIDTH 3\n#define\tESE_DZ_ETH_BASE_CLASS_LLC_SNAP 2\n#define\tESE_DZ_ETH_BASE_CLASS_LLC 1\n#define\tESE_DZ_ETH_BASE_CLASS_ETH2 0\n#define\tESF_DZ_RX_MAC_CLASS_LBN 35\n#define\tESF_DZ_RX_MAC_CLASS_WIDTH 1\n#define\tESE_DZ_MAC_CLASS_MCAST 1\n#define\tESE_DZ_MAC_CLASS_UCAST 0\n#define\tESF_DD_RX_EV_SOFT1_LBN 32\n#define\tESF_DD_RX_EV_SOFT1_WIDTH 3\n#define\tESF_EZ_RX_EV_SOFT1_LBN 34\n#define\tESF_EZ_RX_EV_SOFT1_WIDTH 1\n#define\tESF_EZ_RX_ENCAP_HDR_LBN 32\n#define\tESF_EZ_RX_ENCAP_HDR_WIDTH 2\n#define\tESE_EZ_ENCAP_HDR_GRE 2\n#define\tESE_EZ_ENCAP_HDR_VXLAN 1\n#define\tESE_EZ_ENCAP_HDR_NONE 0\n#define\tESF_DD_RX_EV_RSVD1_LBN 30\n#define\tESF_DD_RX_EV_RSVD1_WIDTH 2\n#define\tESF_EZ_RX_EV_RSVD1_LBN 31\n#define\tESF_EZ_RX_EV_RSVD1_WIDTH 1\n#define\tESF_EZ_RX_ABORT_LBN 30\n#define\tESF_EZ_RX_ABORT_WIDTH 1\n#define\tESF_DZ_RX_ECC_ERR_LBN 29\n#define\tESF_DZ_RX_ECC_ERR_WIDTH 1\n#define\tESF_DZ_RX_TRUNC_ERR_LBN 29\n#define\tESF_DZ_RX_TRUNC_ERR_WIDTH 1\n#define\tESF_DZ_RX_CRC1_ERR_LBN 28\n#define\tESF_DZ_RX_CRC1_ERR_WIDTH 1\n#define\tESF_DZ_RX_CRC0_ERR_LBN 27\n#define\tESF_DZ_RX_CRC0_ERR_WIDTH 1\n#define\tESF_DZ_RX_TCPUDP_CKSUM_ERR_LBN 26\n#define\tESF_DZ_RX_TCPUDP_CKSUM_ERR_WIDTH 1\n#define\tESF_DZ_RX_IPCKSUM_ERR_LBN 25\n#define\tESF_DZ_RX_IPCKSUM_ERR_WIDTH 1\n#define\tESF_DZ_RX_ECRC_ERR_LBN 24\n#define\tESF_DZ_RX_ECRC_ERR_WIDTH 1\n#define\tESF_DZ_RX_QLABEL_LBN 16\n#define\tESF_DZ_RX_QLABEL_WIDTH 5\n#define\tESF_DZ_RX_PARSE_INCOMPLETE_LBN 15\n#define\tESF_DZ_RX_PARSE_INCOMPLETE_WIDTH 1\n#define\tESF_DZ_RX_CONT_LBN 14\n#define\tESF_DZ_RX_CONT_WIDTH 1\n#define\tESF_DZ_RX_BYTES_LBN 0\n#define\tESF_DZ_RX_BYTES_WIDTH 14\n\n \n#define\tESF_DZ_RX_KER_RESERVED_LBN 62\n#define\tESF_DZ_RX_KER_RESERVED_WIDTH 2\n#define\tESF_DZ_RX_KER_BYTE_CNT_LBN 48\n#define\tESF_DZ_RX_KER_BYTE_CNT_WIDTH 14\n#define\tESF_DZ_RX_KER_BUF_ADDR_LBN 0\n#define\tESF_DZ_RX_KER_BUF_ADDR_WIDTH 48\n\n \n#define\tESF_DZ_TX_DESC_IS_OPT_LBN 63\n#define\tESF_DZ_TX_DESC_IS_OPT_WIDTH 1\n#define\tESF_DZ_TX_OPTION_TYPE_LBN 60\n#define\tESF_DZ_TX_OPTION_TYPE_WIDTH 3\n#define\tESE_DZ_TX_OPTION_DESC_TSO 7\n#define\tESE_DZ_TX_OPTION_DESC_VLAN 6\n#define\tESE_DZ_TX_OPTION_DESC_CRC_CSUM 0\n#define\tESF_DZ_TX_OPTION_TS_AT_TXDP_LBN 8\n#define\tESF_DZ_TX_OPTION_TS_AT_TXDP_WIDTH 1\n#define\tESF_DZ_TX_OPTION_INNER_UDP_TCP_CSUM_LBN 7\n#define\tESF_DZ_TX_OPTION_INNER_UDP_TCP_CSUM_WIDTH 1\n#define\tESF_DZ_TX_OPTION_INNER_IP_CSUM_LBN 6\n#define\tESF_DZ_TX_OPTION_INNER_IP_CSUM_WIDTH 1\n#define\tESF_DZ_TX_TIMESTAMP_LBN 5\n#define\tESF_DZ_TX_TIMESTAMP_WIDTH 1\n#define\tESF_DZ_TX_OPTION_CRC_MODE_LBN 2\n#define\tESF_DZ_TX_OPTION_CRC_MODE_WIDTH 3\n#define\tESE_DZ_TX_OPTION_CRC_FCOIP_MPA 5\n#define\tESE_DZ_TX_OPTION_CRC_FCOIP_FCOE 4\n#define\tESE_DZ_TX_OPTION_CRC_ISCSI_HDR_AND_PYLD 3\n#define\tESE_DZ_TX_OPTION_CRC_ISCSI_HDR 2\n#define\tESE_DZ_TX_OPTION_CRC_FCOE 1\n#define\tESE_DZ_TX_OPTION_CRC_OFF 0\n#define\tESF_DZ_TX_OPTION_UDP_TCP_CSUM_LBN 1\n#define\tESF_DZ_TX_OPTION_UDP_TCP_CSUM_WIDTH 1\n#define\tESF_DZ_TX_OPTION_IP_CSUM_LBN 0\n#define\tESF_DZ_TX_OPTION_IP_CSUM_WIDTH 1\n\n \n#define\tESF_DZ_TX_CODE_LBN 60\n#define\tESF_DZ_TX_CODE_WIDTH 4\n#define\tESF_DZ_TX_OVERRIDE_HOLDOFF_LBN 59\n#define\tESF_DZ_TX_OVERRIDE_HOLDOFF_WIDTH 1\n#define\tESF_DZ_TX_DROP_EVENT_LBN 58\n#define\tESF_DZ_TX_DROP_EVENT_WIDTH 1\n#define\tESF_DD_TX_EV_RSVD_LBN 48\n#define\tESF_DD_TX_EV_RSVD_WIDTH 10\n#define\tESF_EZ_TCP_UDP_INNER_CHKSUM_ERR_LBN 57\n#define\tESF_EZ_TCP_UDP_INNER_CHKSUM_ERR_WIDTH 1\n#define\tESF_EZ_IP_INNER_CHKSUM_ERR_LBN 56\n#define\tESF_EZ_IP_INNER_CHKSUM_ERR_WIDTH 1\n#define\tESF_EZ_TX_EV_RSVD_LBN 48\n#define\tESF_EZ_TX_EV_RSVD_WIDTH 8\n#define\tESF_DZ_TX_SOFT2_LBN 32\n#define\tESF_DZ_TX_SOFT2_WIDTH 16\n#define\tESF_DD_TX_SOFT1_LBN 24\n#define\tESF_DD_TX_SOFT1_WIDTH 8\n#define\tESF_EZ_TX_CAN_MERGE_LBN 31\n#define\tESF_EZ_TX_CAN_MERGE_WIDTH 1\n#define\tESF_EZ_TX_SOFT1_LBN 24\n#define\tESF_EZ_TX_SOFT1_WIDTH 7\n#define\tESF_DZ_TX_QLABEL_LBN 16\n#define\tESF_DZ_TX_QLABEL_WIDTH 5\n#define\tESF_DZ_TX_DESCR_INDX_LBN 0\n#define\tESF_DZ_TX_DESCR_INDX_WIDTH 16\n\n \n#define\tESF_DZ_TX_KER_TYPE_LBN 63\n#define\tESF_DZ_TX_KER_TYPE_WIDTH 1\n#define\tESF_DZ_TX_KER_CONT_LBN 62\n#define\tESF_DZ_TX_KER_CONT_WIDTH 1\n#define\tESF_DZ_TX_KER_BYTE_CNT_LBN 48\n#define\tESF_DZ_TX_KER_BYTE_CNT_WIDTH 14\n#define\tESF_DZ_TX_KER_BUF_ADDR_LBN 0\n#define\tESF_DZ_TX_KER_BUF_ADDR_WIDTH 48\n\n \n#define\tESF_DZ_TX_PIO_TYPE_LBN 63\n#define\tESF_DZ_TX_PIO_TYPE_WIDTH 1\n#define\tESF_DZ_TX_PIO_OPT_LBN 60\n#define\tESF_DZ_TX_PIO_OPT_WIDTH 3\n#define\tESE_DZ_TX_OPTION_DESC_PIO 1\n#define\tESF_DZ_TX_PIO_CONT_LBN 59\n#define\tESF_DZ_TX_PIO_CONT_WIDTH 1\n#define\tESF_DZ_TX_PIO_BYTE_CNT_LBN 32\n#define\tESF_DZ_TX_PIO_BYTE_CNT_WIDTH 12\n#define\tESF_DZ_TX_PIO_BUF_ADDR_LBN 0\n#define\tESF_DZ_TX_PIO_BUF_ADDR_WIDTH 12\n\n \n#define\tESF_DZ_TX_DESC_IS_OPT_LBN 63\n#define\tESF_DZ_TX_DESC_IS_OPT_WIDTH 1\n#define\tESF_DZ_TX_OPTION_TYPE_LBN 60\n#define\tESF_DZ_TX_OPTION_TYPE_WIDTH 3\n#define\tESE_DZ_TX_OPTION_DESC_TSO 7\n#define\tESE_DZ_TX_OPTION_DESC_VLAN 6\n#define\tESE_DZ_TX_OPTION_DESC_CRC_CSUM 0\n#define\tESF_DZ_TX_TSO_OPTION_TYPE_LBN 56\n#define\tESF_DZ_TX_TSO_OPTION_TYPE_WIDTH 4\n#define\tESE_DZ_TX_TSO_OPTION_DESC_FATSO2B 3\n#define\tESE_DZ_TX_TSO_OPTION_DESC_FATSO2A 2\n#define\tESE_DZ_TX_TSO_OPTION_DESC_ENCAP 1\n#define\tESE_DZ_TX_TSO_OPTION_DESC_NORMAL 0\n#define\tESF_DZ_TX_TSO_TCP_FLAGS_LBN 48\n#define\tESF_DZ_TX_TSO_TCP_FLAGS_WIDTH 8\n#define\tESF_DZ_TX_TSO_IP_ID_LBN 32\n#define\tESF_DZ_TX_TSO_IP_ID_WIDTH 16\n#define\tESF_DZ_TX_TSO_TCP_SEQNO_LBN 0\n#define\tESF_DZ_TX_TSO_TCP_SEQNO_WIDTH 32\n\n \n#define\tESF_DZ_TX_DESC_IS_OPT_LBN 63\n#define\tESF_DZ_TX_DESC_IS_OPT_WIDTH 1\n#define\tESF_DZ_TX_OPTION_TYPE_LBN 60\n#define\tESF_DZ_TX_OPTION_TYPE_WIDTH 3\n#define\tESE_DZ_TX_OPTION_DESC_TSO 7\n#define\tESE_DZ_TX_OPTION_DESC_VLAN 6\n#define\tESE_DZ_TX_OPTION_DESC_CRC_CSUM 0\n#define\tESF_DZ_TX_TSO_OPTION_TYPE_LBN 56\n#define\tESF_DZ_TX_TSO_OPTION_TYPE_WIDTH 4\n#define\tESE_DZ_TX_TSO_OPTION_DESC_FATSO2B 3\n#define\tESE_DZ_TX_TSO_OPTION_DESC_FATSO2A 2\n#define\tESE_DZ_TX_TSO_OPTION_DESC_ENCAP 1\n#define\tESE_DZ_TX_TSO_OPTION_DESC_NORMAL 0\n#define\tESF_DZ_TX_TSO_IP_ID_LBN 32\n#define\tESF_DZ_TX_TSO_IP_ID_WIDTH 16\n#define\tESF_DZ_TX_TSO_TCP_SEQNO_LBN 0\n#define\tESF_DZ_TX_TSO_TCP_SEQNO_WIDTH 32\n\n \n#define\tESF_DZ_TX_DESC_IS_OPT_LBN 63\n#define\tESF_DZ_TX_DESC_IS_OPT_WIDTH 1\n#define\tESF_DZ_TX_OPTION_TYPE_LBN 60\n#define\tESF_DZ_TX_OPTION_TYPE_WIDTH 3\n#define\tESE_DZ_TX_OPTION_DESC_TSO 7\n#define\tESE_DZ_TX_OPTION_DESC_VLAN 6\n#define\tESE_DZ_TX_OPTION_DESC_CRC_CSUM 0\n#define\tESF_DZ_TX_TSO_OPTION_TYPE_LBN 56\n#define\tESF_DZ_TX_TSO_OPTION_TYPE_WIDTH 4\n#define\tESE_DZ_TX_TSO_OPTION_DESC_FATSO2B 3\n#define\tESE_DZ_TX_TSO_OPTION_DESC_FATSO2A 2\n#define\tESE_DZ_TX_TSO_OPTION_DESC_ENCAP 1\n#define\tESE_DZ_TX_TSO_OPTION_DESC_NORMAL 0\n#define\tESF_DZ_TX_TSO_TCP_MSS_LBN 32\n#define\tESF_DZ_TX_TSO_TCP_MSS_WIDTH 16\n#define\tESF_DZ_TX_TSO_OUTER_IPID_LBN 0\n#define\tESF_DZ_TX_TSO_OUTER_IPID_WIDTH 16\n\n \n\n \n#define ER_DZ_TX_DESC_UPD_DWORD\t\t(ER_DZ_TX_DESC_UPD + 2 * 4)\n#define ERF_DZ_TX_DESC_WPTR_DWORD_LBN\t(ERF_DZ_TX_DESC_WPTR_LBN - 2 * 32)\n#define ERF_DZ_TX_DESC_WPTR_DWORD_WIDTH\tERF_DZ_TX_DESC_WPTR_WIDTH\n\n \n#define ER_DD_EVQ_INDIRECT\t\tER_DZ_TX_DESC_UPD_DWORD\n#define ERF_DD_EVQ_IND_RPTR_FLAGS_LBN\t8\n#define ERF_DD_EVQ_IND_RPTR_FLAGS_WIDTH\t4\n#define EFE_DD_EVQ_IND_RPTR_FLAGS_HIGH\t8\n#define EFE_DD_EVQ_IND_RPTR_FLAGS_LOW\t9\n#define ERF_DD_EVQ_IND_RPTR_LBN\t\t0\n#define ERF_DD_EVQ_IND_RPTR_WIDTH\t8\n#define ERF_DD_EVQ_IND_TIMER_FLAGS_LBN\t10\n#define ERF_DD_EVQ_IND_TIMER_FLAGS_WIDTH 2\n#define EFE_DD_EVQ_IND_TIMER_FLAGS\t3\n#define ERF_DD_EVQ_IND_TIMER_MODE_LBN\t8\n#define ERF_DD_EVQ_IND_TIMER_MODE_WIDTH\t2\n#define ERF_DD_EVQ_IND_TIMER_VAL_LBN\t0\n#define ERF_DD_EVQ_IND_TIMER_VAL_WIDTH\t8\n\n \n#define ER_DZ_TX_PIOBUF 4096\n#define ER_DZ_TX_PIOBUF_SIZE 2048\n\n \n#define ES_DZ_RX_PREFIX_HASH_OFST 0\n#define ES_DZ_RX_PREFIX_VLAN1_OFST 4\n#define ES_DZ_RX_PREFIX_VLAN2_OFST 6\n#define ES_DZ_RX_PREFIX_PKTLEN_OFST 8\n#define ES_DZ_RX_PREFIX_TSTAMP_OFST 10\n#define ES_DZ_RX_PREFIX_SIZE 14\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}