<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1547745747">
  <File Type="PA-TCL" Name="Neural_Network.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="Neural_Network_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="Neural_Network_reports.tcl"/>
  <File Type="RDS-RDS" Name="Neural_Network.vds"/>
  <File Type="RDS-UTIL" Name="Neural_Network_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="Neural_Network_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="Neural_Network.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="Neural_Network_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="Neural_Network_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/artificial_neuron_utils.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/sources_1/new/csa_utils.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../MAC_LUT/MAC_LUT.srcs/sources_1/imports/sources_1/new/csa_utils.vhd"/>
        <Attr Name="ImportTime" Val="1539345397"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Artificial_Neuron_a21.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/sources_1/imports/FPGA y Vivado/CSA_8b/CSA_8b.srcs/sources_1/new/CSA.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../MAC_LUT/MAC_LUT.srcs/sources_1/imports/sources_1/imports/FPGA y Vivado/CSA_8b/CSA_8b.srcs/sources_1/new/CSA.vhd"/>
        <Attr Name="ImportTime" Val="1541929617"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/sources_1/imports/FPGA y Vivado/CSA_8b/CSA_8b.srcs/sources_1/new/FA.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../MAC_LUT/MAC_LUT.srcs/sources_1/imports/sources_1/imports/FPGA y Vivado/CSA_8b/CSA_8b.srcs/sources_1/new/FA.vhd"/>
        <Attr Name="ImportTime" Val="1539334068"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/LUT.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../MAC_LUT/MAC_LUT.srcs/sources_1/imports/new/LUT.vhd"/>
        <Attr Name="ImportTime" Val="1541701443"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/sources_1/imports/new/rca_utils.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../MAC_LUT/MAC_LUT.srcs/sources_1/imports/sources_1/imports/new/rca_utils.vhd"/>
        <Attr Name="ImportTime" Val="1539343266"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/sources_1/imports/FPGA y Vivado/CSA_8b/CSA_8b.srcs/sources_1/new/RCA_4b.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../MAC_LUT/MAC_LUT.srcs/sources_1/imports/sources_1/imports/FPGA y Vivado/CSA_8b/CSA_8b.srcs/sources_1/new/RCA_4b.vhd"/>
        <Attr Name="ImportTime" Val="1539343437"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/sources_1/new/Twos_complement_input.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PSRCDIR/sources_1/imports/imports/sources_1/new/Twos_complement_input.vhd"/>
        <Attr Name="ImportTime" Val="1543065432"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/sources_1/new/Twos_complement_output.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/sources_1/imports/FPGA y Vivado/dadda_mult_8b/dadda_mult_8b.srcs/sources_1/imports/dadda_mult-master/dadda_utils.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../MAC_LUT/MAC_LUT.srcs/sources_1/imports/sources_1/imports/FPGA y Vivado/dadda_mult_8b/dadda_mult_8b.srcs/sources_1/imports/dadda_mult-master/dadda_utils.vhd"/>
        <Attr Name="ImportTime" Val="1318566071"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/sources_1/imports/FPGA y Vivado/dadda_mult_8b/dadda_mult_8b.srcs/sources_1/imports/dadda_mult-master/dadda_multi.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../MAC_LUT/MAC_LUT.srcs/sources_1/imports/sources_1/imports/FPGA y Vivado/dadda_mult_8b/dadda_mult_8b.srcs/sources_1/imports/dadda_mult-master/dadda_multi.vhd"/>
        <Attr Name="ImportTime" Val="1541243656"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/sources_1/imports/FPGA y Vivado/CSA_8b/CSA_8b.srcs/sources_1/new/mux_2to1.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../MAC_LUT/MAC_LUT.srcs/sources_1/imports/sources_1/imports/FPGA y Vivado/CSA_8b/CSA_8b.srcs/sources_1/new/mux_2to1.vhd"/>
        <Attr Name="ImportTime" Val="1539334225"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/AND.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Artificial_Neuron.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Artificial_Neuron_a22.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Artificial_Neuron_a31.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Neural_Network.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/mac_utils.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../MAC_LUT/MAC_LUT.srcs/sources_1/imports/new/mac_utils.vhd"/>
        <Attr Name="ImportTime" Val="1539345367"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/mac_lut_utils.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../MAC_LUT/MAC_LUT.srcs/sources_1/new/mac_lut_utils.vhd"/>
        <Attr Name="ImportTime" Val="1541610803"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip - a21.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip - a22.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip - a31.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/OR.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/NOR.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Neural_Network"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/FPGA y Vivado/Nexys4DDR_Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Nexys4DDR_Master.xdc"/>
        <Attr Name="ImportTime" Val="1505902196"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_50MHz"/>
  <BlockFileSet Type="BlockSrcs" Name="ROM_a21"/>
  <BlockFileSet Type="BlockSrcs" Name="ROM_a22"/>
  <BlockFileSet Type="BlockSrcs" Name="ROM_a31"/>
  <BlockFileSet Type="BlockSrcs" Name="ROM_weights"/>
</GenRun>
