\documentclass[a4paper,12pt,bahasa]{extarticle}
\usepackage[a4paper]{geometry}
\geometry{verbose,tmargin=2cm,bmargin=2cm,lmargin=2cm,rmargin=2cm}

\usepackage{fontspec}
\setmainfont{Calibri}
\setmonofont{Courier 10 Pitch}

\setlength{\parindent}{0cm}

\usepackage{amsmath}

\usepackage{setspace}
\onehalfspacing

\usepackage{xcolor}
\usepackage{float}
\usepackage{graphicx}
\usepackage{hyperref}
\usepackage{url}

\usepackage{float}

\usepackage{minted}
%\newminted{verilog}{breaklines}
\newminted{verilog}{breaklines,fontsize=\small}
\newminted{text}{breaklines,fontsize=\small}

\usepackage{babel}

\definecolor{mintedbg}{rgb}{0.95,0.95,0.95}
\usepackage{mdframed}

%\global\mdfapptodefinestyle{verilognotes}{%
%rightline=true,%
%innerleftmargin=10,%
%innerrightmargin=10,%
%frametitlerule=true,%
%frametitlerulewidth=2pt}

\mdfdefinestyle{verilognotes}{%
  linecolor=blue,
  linewidth=1pt,
  frametitlerule=true,
  frametitlerulewidth=2pt
}

\BeforeBeginEnvironment{minted}{\begin{mdframed}[backgroundcolor=mintedbg]}
\AfterEndEnvironment{minted}{\end{mdframed}}


\begin{document}


\title{MODUL V \\
Implementasi Rangkaian Digital dengan FPGA}
\author{}
\date{}
\maketitle

\section{Tujuan}

Tujuan dari praktikum ini adalah sebagai berikut,
\begin{enumerate}
\item mengenal teknik pemrograman FPGA dengan menggunakan bahasa deskripsi hardware (Verilog)
dan skematik
\item mengenal gerbang-gerbang logika dan membuat rangkaian digital sederhana dengan
skematik dan bahasa deskripsi hardware
\end{enumerate}



\section{Alat dan Bahan}

\begin{enumerate}
\item Komputer / laptop dengan aplikasi Quartus Prime
\item Board FPGA (Altera Cyclone IV E)
\end{enumerate}

\section{Dasar Teori}

programmable logic devices dan FPGA

Entri desain

\input{intro_quartus_skematik}

\input{verilog1}

\section{Praktikum}

Berikut ini adalah board FPGA yang akan kita gunakan dalam praktikum ini.

\begin{figure}[H]
{\centering
\includegraphics[width=0.5\textwidth]{images/foto_FPGA_v1.jpg}
\par}
\caption{FPGA Board Versi A}
\end{figure}

{\color{red}Perlu gambar FPGA yang kedua dan informasi PIN untuk board kedua.}

Berikut ini adalah pedoman umum yang akan kita lakukan pada praktikum ini.

\begin{itemize}

\item Buat proyek Quartus Prime baru, misalkan dengan nama \textbf{Modul5\_Kelompok\_XX}.
di dalam direktori dengan nama yang sama. \textit{Hindari penggunaan
spasi dalam nama proyek}.

\item Langkah untuk menambahkan file skematik baru dapat dilakukan sesuai dengan langkah yang
dijelaskan pada bagian \ref{subsec:skematik}. Penambahan file Verilog
juga dapat dilakukan dengan cara yang mirip.

\item Sebelum melakukan kompilasi desain (skematik atau Verilog)
pastikan bahwa desain tersebut telah dibuat menjadi top-level entity
\footnote{Top-level entity memiliki peran yang sama
dengan fungsi \texttt{main} pada bahasa C/C++}
melalui menu \textbf{Project $\rightarrow$ Set as Top-Level Entity} atau
keyboard shortcut \textbf{Ctrl+Shift+J}.

\item Lakukan kompilasi setelah desain selesai dibuat.

\item Lakukan PIN assignment. Pastikan bahwa semua port yang akan digunakan
telah diberikan PIN yang sesuai.

\item Lakukan kompilasi sekali lagi.

\item Download desain yang telah dibuat ke FPGA dan verifikasi apakah telah berjalan
sesuai dengan yang diharapkan.
\end{itemize}

Langkah-langkah tersebut akan diilustrasikan pada eksperimen dengan LED.

\input{pengenalan_io}

\input{kombinasional}


\section{Tugas Pendahuluan}

\begin{enumerate}

\item Carilah informasi umum mengenai FPGA:
\begin{itemize}
\item penggunaan FPGA
\item perbandingan FPGA dengan mikrokontroler, kelebihan dan kekurangan
\end{itemize}

\item Carilah informasi mengenai bahasa deksripsi hardware, terutama Verilog.

\item Lengkapi tabel kebenaran untuk konversi dari BCD ke seven segment.
\end{enumerate}


\end{document}

