Classic Timing Analyzer report for cpu
Sat May 18 04:40:30 2019
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                 ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-------------------------+---------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                    ; To                        ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-------------------------+---------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 11.088 ns                        ; reset                   ; mult:MULT|low[19]         ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 14.330 ns                        ; control:ctrl|iord[0]    ; mem_adress_in[11]         ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -2.642 ns                        ; reset                   ; mult:MULT|sub[64]         ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 44.95 MHz ( period = 22.248 ns ) ; control:ctrl|alusrcb[2] ; control:ctrl|nextState[5] ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; control:ctrl|state[4]   ; control:ctrl|nextState[2] ; clk        ; clk      ; 620          ;
; Total number of failed paths ;                                          ;               ;                                  ;                         ;                           ;            ;          ; 620          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-------------------------+---------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+---------------------------+-----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                      ; To                          ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------+-----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 44.95 MHz ( period = 22.248 ns )                    ; control:ctrl|alusrcb[2]   ; control:ctrl|nextState[5]   ; clk        ; clk      ; None                        ; None                      ; 9.162 ns                ;
; N/A                                     ; 45.52 MHz ( period = 21.968 ns )                    ; control:ctrl|alusrca[0]   ; control:ctrl|nextState[5]   ; clk        ; clk      ; None                        ; None                      ; 9.033 ns                ;
; N/A                                     ; 45.81 MHz ( period = 21.828 ns )                    ; control:ctrl|alusrcb[1]   ; control:ctrl|nextState[5]   ; clk        ; clk      ; None                        ; None                      ; 8.962 ns                ;
; N/A                                     ; 45.89 MHz ( period = 21.790 ns )                    ; control:ctrl|alusrcb[0]   ; control:ctrl|nextState[5]   ; clk        ; clk      ; None                        ; None                      ; 8.930 ns                ;
; N/A                                     ; 46.09 MHz ( period = 21.698 ns )                    ; control:ctrl|alusrca[1]   ; control:ctrl|nextState[5]   ; clk        ; clk      ; None                        ; None                      ; 8.895 ns                ;
; N/A                                     ; 46.24 MHz ( period = 21.624 ns )                    ; control:ctrl|aluop[0]     ; control:ctrl|nextState[5]   ; clk        ; clk      ; None                        ; None                      ; 8.881 ns                ;
; N/A                                     ; 46.27 MHz ( period = 21.610 ns )                    ; control:ctrl|aluop[2]     ; control:ctrl|nextState[5]   ; clk        ; clk      ; None                        ; None                      ; 8.873 ns                ;
; N/A                                     ; 46.86 MHz ( period = 21.340 ns )                    ; control:ctrl|alusrcb[2]   ; control:ctrl|nextState[4]   ; clk        ; clk      ; None                        ; None                      ; 9.766 ns                ;
; N/A                                     ; 47.01 MHz ( period = 21.270 ns )                    ; control:ctrl|alusrcb[2]   ; control:ctrl|nextState[0]   ; clk        ; clk      ; None                        ; None                      ; 9.731 ns                ;
; N/A                                     ; 47.06 MHz ( period = 21.250 ns )                    ; control:ctrl|alusrcb[2]   ; control:ctrl|nextState[2]   ; clk        ; clk      ; None                        ; None                      ; 9.635 ns                ;
; N/A                                     ; 47.44 MHz ( period = 21.078 ns )                    ; control:ctrl|aluop[1]     ; control:ctrl|nextState[5]   ; clk        ; clk      ; None                        ; None                      ; 8.585 ns                ;
; N/A                                     ; 47.48 MHz ( period = 21.060 ns )                    ; control:ctrl|alusrca[0]   ; control:ctrl|nextState[4]   ; clk        ; clk      ; None                        ; None                      ; 9.637 ns                ;
; N/A                                     ; 47.64 MHz ( period = 20.990 ns )                    ; control:ctrl|alusrca[0]   ; control:ctrl|nextState[0]   ; clk        ; clk      ; None                        ; None                      ; 9.602 ns                ;
; N/A                                     ; 47.69 MHz ( period = 20.970 ns )                    ; control:ctrl|alusrca[0]   ; control:ctrl|nextState[2]   ; clk        ; clk      ; None                        ; None                      ; 9.506 ns                ;
; N/A                                     ; 47.80 MHz ( period = 20.920 ns )                    ; control:ctrl|alusrcb[1]   ; control:ctrl|nextState[4]   ; clk        ; clk      ; None                        ; None                      ; 9.566 ns                ;
; N/A                                     ; 47.89 MHz ( period = 20.882 ns )                    ; control:ctrl|alusrcb[0]   ; control:ctrl|nextState[4]   ; clk        ; clk      ; None                        ; None                      ; 9.534 ns                ;
; N/A                                     ; 47.96 MHz ( period = 20.850 ns )                    ; control:ctrl|alusrcb[1]   ; control:ctrl|nextState[0]   ; clk        ; clk      ; None                        ; None                      ; 9.531 ns                ;
; N/A                                     ; 48.01 MHz ( period = 20.830 ns )                    ; control:ctrl|alusrcb[1]   ; control:ctrl|nextState[2]   ; clk        ; clk      ; None                        ; None                      ; 9.435 ns                ;
; N/A                                     ; 48.05 MHz ( period = 20.812 ns )                    ; control:ctrl|alusrcb[0]   ; control:ctrl|nextState[0]   ; clk        ; clk      ; None                        ; None                      ; 9.499 ns                ;
; N/A                                     ; 48.10 MHz ( period = 20.792 ns )                    ; control:ctrl|alusrcb[0]   ; control:ctrl|nextState[2]   ; clk        ; clk      ; None                        ; None                      ; 9.403 ns                ;
; N/A                                     ; 48.10 MHz ( period = 20.790 ns )                    ; control:ctrl|alusrca[1]   ; control:ctrl|nextState[4]   ; clk        ; clk      ; None                        ; None                      ; 9.499 ns                ;
; N/A                                     ; 48.26 MHz ( period = 20.720 ns )                    ; control:ctrl|alusrca[1]   ; control:ctrl|nextState[0]   ; clk        ; clk      ; None                        ; None                      ; 9.464 ns                ;
; N/A                                     ; 48.27 MHz ( period = 20.716 ns )                    ; control:ctrl|aluop[0]     ; control:ctrl|nextState[4]   ; clk        ; clk      ; None                        ; None                      ; 9.485 ns                ;
; N/A                                     ; 48.30 MHz ( period = 20.702 ns )                    ; control:ctrl|aluop[2]     ; control:ctrl|nextState[4]   ; clk        ; clk      ; None                        ; None                      ; 9.477 ns                ;
; N/A                                     ; 48.31 MHz ( period = 20.700 ns )                    ; control:ctrl|alusrca[1]   ; control:ctrl|nextState[2]   ; clk        ; clk      ; None                        ; None                      ; 9.368 ns                ;
; N/A                                     ; 48.44 MHz ( period = 20.646 ns )                    ; control:ctrl|aluop[0]     ; control:ctrl|nextState[0]   ; clk        ; clk      ; None                        ; None                      ; 9.450 ns                ;
; N/A                                     ; 48.47 MHz ( period = 20.632 ns )                    ; control:ctrl|aluop[2]     ; control:ctrl|nextState[0]   ; clk        ; clk      ; None                        ; None                      ; 9.442 ns                ;
; N/A                                     ; 48.48 MHz ( period = 20.626 ns )                    ; control:ctrl|aluop[0]     ; control:ctrl|nextState[2]   ; clk        ; clk      ; None                        ; None                      ; 9.354 ns                ;
; N/A                                     ; 48.52 MHz ( period = 20.612 ns )                    ; control:ctrl|aluop[2]     ; control:ctrl|nextState[2]   ; clk        ; clk      ; None                        ; None                      ; 9.346 ns                ;
; N/A                                     ; 49.58 MHz ( period = 20.170 ns )                    ; control:ctrl|aluop[1]     ; control:ctrl|nextState[4]   ; clk        ; clk      ; None                        ; None                      ; 9.189 ns                ;
; N/A                                     ; 49.75 MHz ( period = 20.100 ns )                    ; control:ctrl|aluop[1]     ; control:ctrl|nextState[0]   ; clk        ; clk      ; None                        ; None                      ; 9.154 ns                ;
; N/A                                     ; 49.80 MHz ( period = 20.080 ns )                    ; control:ctrl|aluop[1]     ; control:ctrl|nextState[2]   ; clk        ; clk      ; None                        ; None                      ; 9.058 ns                ;
; N/A                                     ; 59.65 MHz ( period = 16.764 ns )                    ; Registrador:rega|Saida[0] ; control:ctrl|nextState[5]   ; clk        ; clk      ; None                        ; None                      ; 10.433 ns               ;
; N/A                                     ; 61.27 MHz ( period = 16.322 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[11]    ; clk        ; clk      ; None                        ; None                      ; 12.114 ns               ;
; N/A                                     ; 61.49 MHz ( period = 16.264 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[27]    ; clk        ; clk      ; None                        ; None                      ; 12.050 ns               ;
; N/A                                     ; 61.51 MHz ( period = 16.257 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[26]    ; clk        ; clk      ; None                        ; None                      ; 12.044 ns               ;
; N/A                                     ; 61.55 MHz ( period = 16.247 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[25]    ; clk        ; clk      ; None                        ; None                      ; 12.060 ns               ;
; N/A                                     ; 61.60 MHz ( period = 16.234 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[13]    ; clk        ; clk      ; None                        ; None                      ; 12.023 ns               ;
; N/A                                     ; 61.68 MHz ( period = 16.212 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[31]    ; clk        ; clk      ; None                        ; None                      ; 12.024 ns               ;
; N/A                                     ; 61.68 MHz ( period = 16.212 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[30]    ; clk        ; clk      ; None                        ; None                      ; 12.024 ns               ;
; N/A                                     ; 61.68 MHz ( period = 16.212 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[28]    ; clk        ; clk      ; None                        ; None                      ; 12.024 ns               ;
; N/A                                     ; 61.68 MHz ( period = 16.212 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[6]     ; clk        ; clk      ; None                        ; None                      ; 12.008 ns               ;
; N/A                                     ; 61.68 MHz ( period = 16.212 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[29]    ; clk        ; clk      ; None                        ; None                      ; 12.024 ns               ;
; N/A                                     ; 61.80 MHz ( period = 16.182 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[11]    ; clk        ; clk      ; None                        ; None                      ; 11.985 ns               ;
; N/A                                     ; 61.81 MHz ( period = 16.178 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[21]    ; clk        ; clk      ; None                        ; None                      ; 11.974 ns               ;
; N/A                                     ; 61.84 MHz ( period = 16.172 ns )                    ; Registrador:rega|Saida[3] ; control:ctrl|nextState[5]   ; clk        ; clk      ; None                        ; None                      ; 10.140 ns               ;
; N/A                                     ; 61.87 MHz ( period = 16.164 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[7]     ; clk        ; clk      ; None                        ; None                      ; 11.970 ns               ;
; N/A                                     ; 61.97 MHz ( period = 16.137 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[4]     ; clk        ; clk      ; None                        ; None                      ; 11.924 ns               ;
; N/A                                     ; 61.98 MHz ( period = 16.134 ns )                    ; Registrador:mdr|Saida[4]  ; control:ctrl|nextState[5]   ; clk        ; clk      ; None                        ; None                      ; 10.134 ns               ;
; N/A                                     ; 62.02 MHz ( period = 16.124 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[27]    ; clk        ; clk      ; None                        ; None                      ; 11.921 ns               ;
; N/A                                     ; 62.05 MHz ( period = 16.117 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[26]    ; clk        ; clk      ; None                        ; None                      ; 11.915 ns               ;
; N/A                                     ; 62.07 MHz ( period = 16.112 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[11]    ; clk        ; clk      ; None                        ; None                      ; 11.914 ns               ;
; N/A                                     ; 62.08 MHz ( period = 16.107 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[25]    ; clk        ; clk      ; None                        ; None                      ; 11.931 ns               ;
; N/A                                     ; 62.10 MHz ( period = 16.102 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[18]    ; clk        ; clk      ; None                        ; None                      ; 11.913 ns               ;
; N/A                                     ; 62.13 MHz ( period = 16.094 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[13]    ; clk        ; clk      ; None                        ; None                      ; 11.894 ns               ;
; N/A                                     ; 62.14 MHz ( period = 16.093 ns )                    ; control:ctrl|alusrcb[0]   ; Registrador:pc|Saida[11]    ; clk        ; clk      ; None                        ; None                      ; 11.882 ns               ;
; N/A                                     ; 62.19 MHz ( period = 16.079 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[1]     ; clk        ; clk      ; None                        ; None                      ; 11.862 ns               ;
; N/A                                     ; 62.20 MHz ( period = 16.078 ns )                    ; Instr_Reg:ir|Instr15_0[1] ; control:ctrl|nextState[5]   ; clk        ; clk      ; None                        ; None                      ; 10.040 ns               ;
; N/A                                     ; 62.22 MHz ( period = 16.072 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[31]    ; clk        ; clk      ; None                        ; None                      ; 11.895 ns               ;
; N/A                                     ; 62.22 MHz ( period = 16.072 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[30]    ; clk        ; clk      ; None                        ; None                      ; 11.895 ns               ;
; N/A                                     ; 62.22 MHz ( period = 16.072 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[28]    ; clk        ; clk      ; None                        ; None                      ; 11.895 ns               ;
; N/A                                     ; 62.22 MHz ( period = 16.072 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[6]     ; clk        ; clk      ; None                        ; None                      ; 11.879 ns               ;
; N/A                                     ; 62.22 MHz ( period = 16.072 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[29]    ; clk        ; clk      ; None                        ; None                      ; 11.895 ns               ;
; N/A                                     ; 62.29 MHz ( period = 16.054 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[27]    ; clk        ; clk      ; None                        ; None                      ; 11.850 ns               ;
; N/A                                     ; 62.32 MHz ( period = 16.047 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[26]    ; clk        ; clk      ; None                        ; None                      ; 11.844 ns               ;
; N/A                                     ; 62.32 MHz ( period = 16.047 ns )                    ; control:ctrl|alusrca[1]   ; Registrador:pc|Saida[11]    ; clk        ; clk      ; None                        ; None                      ; 11.847 ns               ;
; N/A                                     ; 62.35 MHz ( period = 16.038 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[21]    ; clk        ; clk      ; None                        ; None                      ; 11.845 ns               ;
; N/A                                     ; 62.36 MHz ( period = 16.037 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[25]    ; clk        ; clk      ; None                        ; None                      ; 11.860 ns               ;
; N/A                                     ; 62.36 MHz ( period = 16.035 ns )                    ; control:ctrl|alusrcb[0]   ; Registrador:pc|Saida[27]    ; clk        ; clk      ; None                        ; None                      ; 11.818 ns               ;
; N/A                                     ; 62.39 MHz ( period = 16.028 ns )                    ; control:ctrl|alusrcb[0]   ; Registrador:pc|Saida[26]    ; clk        ; clk      ; None                        ; None                      ; 11.812 ns               ;
; N/A                                     ; 62.41 MHz ( period = 16.024 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[7]     ; clk        ; clk      ; None                        ; None                      ; 11.841 ns               ;
; N/A                                     ; 62.41 MHz ( period = 16.024 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[13]    ; clk        ; clk      ; None                        ; None                      ; 11.823 ns               ;
; N/A                                     ; 62.43 MHz ( period = 16.018 ns )                    ; control:ctrl|alusrcb[0]   ; Registrador:pc|Saida[25]    ; clk        ; clk      ; None                        ; None                      ; 11.828 ns               ;
; N/A                                     ; 62.46 MHz ( period = 16.010 ns )                    ; control:ctrl|aluop[0]     ; Registrador:pc|Saida[11]    ; clk        ; clk      ; None                        ; None                      ; 11.833 ns               ;
; N/A                                     ; 62.48 MHz ( period = 16.005 ns )                    ; control:ctrl|alusrcb[0]   ; Registrador:pc|Saida[13]    ; clk        ; clk      ; None                        ; None                      ; 11.791 ns               ;
; N/A                                     ; 62.49 MHz ( period = 16.003 ns )                    ; control:ctrl|aluop[2]     ; Registrador:pc|Saida[11]    ; clk        ; clk      ; None                        ; None                      ; 11.825 ns               ;
; N/A                                     ; 62.49 MHz ( period = 16.002 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[31]    ; clk        ; clk      ; None                        ; None                      ; 11.824 ns               ;
; N/A                                     ; 62.49 MHz ( period = 16.002 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[30]    ; clk        ; clk      ; None                        ; None                      ; 11.824 ns               ;
; N/A                                     ; 62.49 MHz ( period = 16.002 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[28]    ; clk        ; clk      ; None                        ; None                      ; 11.824 ns               ;
; N/A                                     ; 62.49 MHz ( period = 16.002 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[6]     ; clk        ; clk      ; None                        ; None                      ; 11.808 ns               ;
; N/A                                     ; 62.49 MHz ( period = 16.002 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[29]    ; clk        ; clk      ; None                        ; None                      ; 11.824 ns               ;
; N/A                                     ; 62.51 MHz ( period = 15.997 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[4]     ; clk        ; clk      ; None                        ; None                      ; 11.795 ns               ;
; N/A                                     ; 62.54 MHz ( period = 15.990 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[8]     ; clk        ; clk      ; None                        ; None                      ; 11.781 ns               ;
; N/A                                     ; 62.54 MHz ( period = 15.989 ns )                    ; control:ctrl|alusrca[1]   ; Registrador:pc|Saida[27]    ; clk        ; clk      ; None                        ; None                      ; 11.783 ns               ;
; N/A                                     ; 62.57 MHz ( period = 15.983 ns )                    ; control:ctrl|alusrcb[0]   ; Registrador:pc|Saida[31]    ; clk        ; clk      ; None                        ; None                      ; 11.792 ns               ;
; N/A                                     ; 62.57 MHz ( period = 15.983 ns )                    ; control:ctrl|alusrcb[0]   ; Registrador:pc|Saida[30]    ; clk        ; clk      ; None                        ; None                      ; 11.792 ns               ;
; N/A                                     ; 62.57 MHz ( period = 15.983 ns )                    ; control:ctrl|alusrcb[0]   ; Registrador:pc|Saida[28]    ; clk        ; clk      ; None                        ; None                      ; 11.792 ns               ;
; N/A                                     ; 62.57 MHz ( period = 15.983 ns )                    ; control:ctrl|alusrcb[0]   ; Registrador:pc|Saida[6]     ; clk        ; clk      ; None                        ; None                      ; 11.776 ns               ;
; N/A                                     ; 62.57 MHz ( period = 15.983 ns )                    ; control:ctrl|alusrcb[0]   ; Registrador:pc|Saida[29]    ; clk        ; clk      ; None                        ; None                      ; 11.792 ns               ;
; N/A                                     ; 62.57 MHz ( period = 15.982 ns )                    ; control:ctrl|alusrca[1]   ; Registrador:pc|Saida[26]    ; clk        ; clk      ; None                        ; None                      ; 11.777 ns               ;
; N/A                                     ; 62.58 MHz ( period = 15.979 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[20]    ; clk        ; clk      ; None                        ; None                      ; 11.796 ns               ;
; N/A                                     ; 62.61 MHz ( period = 15.972 ns )                    ; control:ctrl|alusrca[1]   ; Registrador:pc|Saida[25]    ; clk        ; clk      ; None                        ; None                      ; 11.793 ns               ;
; N/A                                     ; 62.63 MHz ( period = 15.968 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[23]    ; clk        ; clk      ; None                        ; None                      ; 11.763 ns               ;
; N/A                                     ; 62.63 MHz ( period = 15.968 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[21]    ; clk        ; clk      ; None                        ; None                      ; 11.774 ns               ;
; N/A                                     ; 62.65 MHz ( period = 15.962 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[18]    ; clk        ; clk      ; None                        ; None                      ; 11.784 ns               ;
; N/A                                     ; 62.65 MHz ( period = 15.962 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[14]    ; clk        ; clk      ; None                        ; None                      ; 11.755 ns               ;
; N/A                                     ; 62.65 MHz ( period = 15.962 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[15]    ; clk        ; clk      ; None                        ; None                      ; 11.755 ns               ;
; N/A                                     ; 62.66 MHz ( period = 15.960 ns )                    ; control:ctrl|alusrcb[2]   ; Banco_reg:bancoreg|Reg23[0] ; clk        ; clk      ; None                        ; None                      ; 11.762 ns               ;
; N/A                                     ; 62.66 MHz ( period = 15.959 ns )                    ; control:ctrl|alusrca[1]   ; Registrador:pc|Saida[13]    ; clk        ; clk      ; None                        ; None                      ; 11.756 ns               ;
; N/A                                     ; 62.66 MHz ( period = 15.958 ns )                    ; Registrador:pc|Saida[3]   ; control:ctrl|nextState[5]   ; clk        ; clk      ; None                        ; None                      ; 10.046 ns               ;
; N/A                                     ; 62.67 MHz ( period = 15.957 ns )                    ; control:ctrl|alusrcb[2]   ; Banco_reg:bancoreg|Reg7[0]  ; clk        ; clk      ; None                        ; None                      ; 11.751 ns               ;
; N/A                                     ; 62.68 MHz ( period = 15.954 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[7]     ; clk        ; clk      ; None                        ; None                      ; 11.770 ns               ;
; N/A                                     ; 62.69 MHz ( period = 15.952 ns )                    ; control:ctrl|aluop[0]     ; Registrador:pc|Saida[27]    ; clk        ; clk      ; None                        ; None                      ; 11.769 ns               ;
; N/A                                     ; 62.70 MHz ( period = 15.950 ns )                    ; control:ctrl|alusrcb[2]   ; Banco_reg:bancoreg|Reg19[0] ; clk        ; clk      ; None                        ; None                      ; 11.752 ns               ;
; N/A                                     ; 62.70 MHz ( period = 15.949 ns )                    ; control:ctrl|alusrcb[0]   ; Registrador:pc|Saida[21]    ; clk        ; clk      ; None                        ; None                      ; 11.742 ns               ;
; N/A                                     ; 62.70 MHz ( period = 15.949 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[16]    ; clk        ; clk      ; None                        ; None                      ; 11.743 ns               ;
; N/A                                     ; 62.72 MHz ( period = 15.945 ns )                    ; control:ctrl|aluop[0]     ; Registrador:pc|Saida[26]    ; clk        ; clk      ; None                        ; None                      ; 11.763 ns               ;
; N/A                                     ; 62.72 MHz ( period = 15.945 ns )                    ; control:ctrl|aluop[2]     ; Registrador:pc|Saida[27]    ; clk        ; clk      ; None                        ; None                      ; 11.761 ns               ;
; N/A                                     ; 62.74 MHz ( period = 15.939 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[1]     ; clk        ; clk      ; None                        ; None                      ; 11.733 ns               ;
; N/A                                     ; 62.74 MHz ( period = 15.938 ns )                    ; control:ctrl|aluop[2]     ; Registrador:pc|Saida[26]    ; clk        ; clk      ; None                        ; None                      ; 11.755 ns               ;
; N/A                                     ; 62.75 MHz ( period = 15.937 ns )                    ; control:ctrl|alusrca[1]   ; Registrador:pc|Saida[31]    ; clk        ; clk      ; None                        ; None                      ; 11.757 ns               ;
; N/A                                     ; 62.75 MHz ( period = 15.937 ns )                    ; control:ctrl|alusrca[1]   ; Registrador:pc|Saida[30]    ; clk        ; clk      ; None                        ; None                      ; 11.757 ns               ;
; N/A                                     ; 62.75 MHz ( period = 15.937 ns )                    ; control:ctrl|alusrca[1]   ; Registrador:pc|Saida[28]    ; clk        ; clk      ; None                        ; None                      ; 11.757 ns               ;
; N/A                                     ; 62.75 MHz ( period = 15.937 ns )                    ; control:ctrl|alusrca[1]   ; Registrador:pc|Saida[6]     ; clk        ; clk      ; None                        ; None                      ; 11.741 ns               ;
; N/A                                     ; 62.75 MHz ( period = 15.937 ns )                    ; control:ctrl|alusrca[1]   ; Registrador:pc|Saida[29]    ; clk        ; clk      ; None                        ; None                      ; 11.757 ns               ;
; N/A                                     ; 62.75 MHz ( period = 15.936 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[22]    ; clk        ; clk      ; None                        ; None                      ; 11.723 ns               ;
; N/A                                     ; 62.75 MHz ( period = 15.935 ns )                    ; control:ctrl|alusrcb[0]   ; Registrador:pc|Saida[7]     ; clk        ; clk      ; None                        ; None                      ; 11.738 ns               ;
; N/A                                     ; 62.75 MHz ( period = 15.935 ns )                    ; control:ctrl|aluop[0]     ; Registrador:pc|Saida[25]    ; clk        ; clk      ; None                        ; None                      ; 11.779 ns               ;
; N/A                                     ; 62.76 MHz ( period = 15.933 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[12]    ; clk        ; clk      ; None                        ; None                      ; 11.727 ns               ;
; N/A                                     ; 62.78 MHz ( period = 15.928 ns )                    ; control:ctrl|aluop[2]     ; Registrador:pc|Saida[25]    ; clk        ; clk      ; None                        ; None                      ; 11.771 ns               ;
; N/A                                     ; 62.79 MHz ( period = 15.927 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[4]     ; clk        ; clk      ; None                        ; None                      ; 11.724 ns               ;
; N/A                                     ; 62.79 MHz ( period = 15.927 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[5]     ; clk        ; clk      ; None                        ; None                      ; 11.718 ns               ;
; N/A                                     ; 62.81 MHz ( period = 15.922 ns )                    ; control:ctrl|aluop[0]     ; Registrador:pc|Saida[13]    ; clk        ; clk      ; None                        ; None                      ; 11.742 ns               ;
; N/A                                     ; 62.83 MHz ( period = 15.915 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[19]    ; clk        ; clk      ; None                        ; None                      ; 11.734 ns               ;
; N/A                                     ; 62.83 MHz ( period = 15.915 ns )                    ; control:ctrl|aluop[2]     ; Registrador:pc|Saida[13]    ; clk        ; clk      ; None                        ; None                      ; 11.734 ns               ;
; N/A                                     ; 62.86 MHz ( period = 15.908 ns )                    ; control:ctrl|alusrcb[0]   ; Registrador:pc|Saida[4]     ; clk        ; clk      ; None                        ; None                      ; 11.692 ns               ;
; N/A                                     ; 62.88 MHz ( period = 15.903 ns )                    ; control:ctrl|alusrca[1]   ; Registrador:pc|Saida[21]    ; clk        ; clk      ; None                        ; None                      ; 11.707 ns               ;
; N/A                                     ; 62.89 MHz ( period = 15.900 ns )                    ; control:ctrl|aluop[0]     ; Registrador:pc|Saida[31]    ; clk        ; clk      ; None                        ; None                      ; 11.743 ns               ;
; N/A                                     ; 62.89 MHz ( period = 15.900 ns )                    ; control:ctrl|aluop[0]     ; Registrador:pc|Saida[30]    ; clk        ; clk      ; None                        ; None                      ; 11.743 ns               ;
; N/A                                     ; 62.89 MHz ( period = 15.900 ns )                    ; control:ctrl|aluop[0]     ; Registrador:pc|Saida[28]    ; clk        ; clk      ; None                        ; None                      ; 11.743 ns               ;
; N/A                                     ; 62.89 MHz ( period = 15.900 ns )                    ; control:ctrl|aluop[0]     ; Registrador:pc|Saida[6]     ; clk        ; clk      ; None                        ; None                      ; 11.727 ns               ;
; N/A                                     ; 62.89 MHz ( period = 15.900 ns )                    ; control:ctrl|aluop[0]     ; Registrador:pc|Saida[29]    ; clk        ; clk      ; None                        ; None                      ; 11.743 ns               ;
; N/A                                     ; 62.92 MHz ( period = 15.894 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[2]     ; clk        ; clk      ; None                        ; None                      ; 11.711 ns               ;
; N/A                                     ; 62.92 MHz ( period = 15.894 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[0]     ; clk        ; clk      ; None                        ; None                      ; 11.711 ns               ;
; N/A                                     ; 62.92 MHz ( period = 15.893 ns )                    ; control:ctrl|aluop[2]     ; Registrador:pc|Saida[31]    ; clk        ; clk      ; None                        ; None                      ; 11.735 ns               ;
; N/A                                     ; 62.92 MHz ( period = 15.893 ns )                    ; control:ctrl|aluop[2]     ; Registrador:pc|Saida[30]    ; clk        ; clk      ; None                        ; None                      ; 11.735 ns               ;
; N/A                                     ; 62.92 MHz ( period = 15.893 ns )                    ; control:ctrl|aluop[2]     ; Registrador:pc|Saida[28]    ; clk        ; clk      ; None                        ; None                      ; 11.735 ns               ;
; N/A                                     ; 62.92 MHz ( period = 15.893 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[24]    ; clk        ; clk      ; None                        ; None                      ; 11.678 ns               ;
; N/A                                     ; 62.92 MHz ( period = 15.893 ns )                    ; control:ctrl|aluop[2]     ; Registrador:pc|Saida[6]     ; clk        ; clk      ; None                        ; None                      ; 11.719 ns               ;
; N/A                                     ; 62.92 MHz ( period = 15.893 ns )                    ; control:ctrl|aluop[2]     ; Registrador:pc|Saida[29]    ; clk        ; clk      ; None                        ; None                      ; 11.735 ns               ;
; N/A                                     ; 62.92 MHz ( period = 15.892 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[18]    ; clk        ; clk      ; None                        ; None                      ; 11.713 ns               ;
; N/A                                     ; 62.94 MHz ( period = 15.889 ns )                    ; control:ctrl|alusrca[1]   ; Registrador:pc|Saida[7]     ; clk        ; clk      ; None                        ; None                      ; 11.703 ns               ;
; N/A                                     ; 62.95 MHz ( period = 15.886 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[10]    ; clk        ; clk      ; None                        ; None                      ; 11.677 ns               ;
; N/A                                     ; 63.00 MHz ( period = 15.873 ns )                    ; control:ctrl|alusrcb[0]   ; Registrador:pc|Saida[18]    ; clk        ; clk      ; None                        ; None                      ; 11.681 ns               ;
; N/A                                     ; 63.01 MHz ( period = 15.871 ns )                    ; control:ctrl|alusrcb[2]   ; Registrador:pc|Saida[3]     ; clk        ; clk      ; None                        ; None                      ; 11.658 ns               ;
; N/A                                     ; 63.02 MHz ( period = 15.869 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[1]     ; clk        ; clk      ; None                        ; None                      ; 11.662 ns               ;
; N/A                                     ; 63.03 MHz ( period = 15.866 ns )                    ; control:ctrl|aluop[0]     ; Registrador:pc|Saida[21]    ; clk        ; clk      ; None                        ; None                      ; 11.693 ns               ;
; N/A                                     ; 63.04 MHz ( period = 15.862 ns )                    ; control:ctrl|alusrca[1]   ; Registrador:pc|Saida[4]     ; clk        ; clk      ; None                        ; None                      ; 11.657 ns               ;
; N/A                                     ; 63.06 MHz ( period = 15.859 ns )                    ; control:ctrl|aluop[2]     ; Registrador:pc|Saida[21]    ; clk        ; clk      ; None                        ; None                      ; 11.685 ns               ;
; N/A                                     ; 63.07 MHz ( period = 15.856 ns )                    ; Registrador:rega|Saida[0] ; control:ctrl|nextState[4]   ; clk        ; clk      ; None                        ; None                      ; 11.037 ns               ;
; N/A                                     ; 63.08 MHz ( period = 15.852 ns )                    ; control:ctrl|aluop[0]     ; Registrador:pc|Saida[7]     ; clk        ; clk      ; None                        ; None                      ; 11.689 ns               ;
; N/A                                     ; 63.09 MHz ( period = 15.850 ns )                    ; control:ctrl|alusrcb[0]   ; Registrador:pc|Saida[1]     ; clk        ; clk      ; None                        ; None                      ; 11.630 ns               ;
; N/A                                     ; 63.09 MHz ( period = 15.850 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[8]     ; clk        ; clk      ; None                        ; None                      ; 11.652 ns               ;
; N/A                                     ; 63.10 MHz ( period = 15.849 ns )                    ; control:ctrl|alusrcb[2]   ; Banco_reg:bancoreg|Reg21[0] ; clk        ; clk      ; None                        ; None                      ; 11.651 ns               ;
; N/A                                     ; 63.11 MHz ( period = 15.845 ns )                    ; control:ctrl|aluop[2]     ; Registrador:pc|Saida[7]     ; clk        ; clk      ; None                        ; None                      ; 11.681 ns               ;
; N/A                                     ; 63.14 MHz ( period = 15.839 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[20]    ; clk        ; clk      ; None                        ; None                      ; 11.667 ns               ;
; N/A                                     ; 63.18 MHz ( period = 15.828 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[23]    ; clk        ; clk      ; None                        ; None                      ; 11.634 ns               ;
; N/A                                     ; 63.18 MHz ( period = 15.827 ns )                    ; control:ctrl|alusrca[1]   ; Registrador:pc|Saida[18]    ; clk        ; clk      ; None                        ; None                      ; 11.646 ns               ;
; N/A                                     ; 63.19 MHz ( period = 15.825 ns )                    ; control:ctrl|aluop[0]     ; Registrador:pc|Saida[4]     ; clk        ; clk      ; None                        ; None                      ; 11.643 ns               ;
; N/A                                     ; 63.20 MHz ( period = 15.822 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[14]    ; clk        ; clk      ; None                        ; None                      ; 11.626 ns               ;
; N/A                                     ; 63.20 MHz ( period = 15.822 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[15]    ; clk        ; clk      ; None                        ; None                      ; 11.626 ns               ;
; N/A                                     ; 63.21 MHz ( period = 15.820 ns )                    ; control:ctrl|alusrca[0]   ; Banco_reg:bancoreg|Reg23[0] ; clk        ; clk      ; None                        ; None                      ; 11.633 ns               ;
; N/A                                     ; 63.22 MHz ( period = 15.818 ns )                    ; control:ctrl|aluop[2]     ; Registrador:pc|Saida[4]     ; clk        ; clk      ; None                        ; None                      ; 11.635 ns               ;
; N/A                                     ; 63.22 MHz ( period = 15.817 ns )                    ; control:ctrl|alusrca[0]   ; Banco_reg:bancoreg|Reg7[0]  ; clk        ; clk      ; None                        ; None                      ; 11.622 ns               ;
; N/A                                     ; 63.25 MHz ( period = 15.810 ns )                    ; control:ctrl|alusrca[0]   ; Banco_reg:bancoreg|Reg19[0] ; clk        ; clk      ; None                        ; None                      ; 11.623 ns               ;
; N/A                                     ; 63.26 MHz ( period = 15.809 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[16]    ; clk        ; clk      ; None                        ; None                      ; 11.614 ns               ;
; N/A                                     ; 63.28 MHz ( period = 15.804 ns )                    ; control:ctrl|alusrca[1]   ; Registrador:pc|Saida[1]     ; clk        ; clk      ; None                        ; None                      ; 11.595 ns               ;
; N/A                                     ; 63.31 MHz ( period = 15.796 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[22]    ; clk        ; clk      ; None                        ; None                      ; 11.594 ns               ;
; N/A                                     ; 63.32 MHz ( period = 15.793 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[12]    ; clk        ; clk      ; None                        ; None                      ; 11.598 ns               ;
; N/A                                     ; 63.33 MHz ( period = 15.790 ns )                    ; control:ctrl|aluop[0]     ; Registrador:pc|Saida[18]    ; clk        ; clk      ; None                        ; None                      ; 11.632 ns               ;
; N/A                                     ; 63.34 MHz ( period = 15.787 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[5]     ; clk        ; clk      ; None                        ; None                      ; 11.589 ns               ;
; N/A                                     ; 63.35 MHz ( period = 15.786 ns )                    ; Registrador:rega|Saida[0] ; control:ctrl|nextState[0]   ; clk        ; clk      ; None                        ; None                      ; 11.002 ns               ;
; N/A                                     ; 63.36 MHz ( period = 15.783 ns )                    ; control:ctrl|aluop[2]     ; Registrador:pc|Saida[18]    ; clk        ; clk      ; None                        ; None                      ; 11.624 ns               ;
; N/A                                     ; 63.37 MHz ( period = 15.780 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[8]     ; clk        ; clk      ; None                        ; None                      ; 11.581 ns               ;
; N/A                                     ; 63.39 MHz ( period = 15.775 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[19]    ; clk        ; clk      ; None                        ; None                      ; 11.605 ns               ;
; N/A                                     ; 63.42 MHz ( period = 15.769 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[20]    ; clk        ; clk      ; None                        ; None                      ; 11.596 ns               ;
; N/A                                     ; 63.42 MHz ( period = 15.767 ns )                    ; control:ctrl|aluop[0]     ; Registrador:pc|Saida[1]     ; clk        ; clk      ; None                        ; None                      ; 11.581 ns               ;
; N/A                                     ; 63.43 MHz ( period = 15.766 ns )                    ; Registrador:rega|Saida[0] ; control:ctrl|nextState[2]   ; clk        ; clk      ; None                        ; None                      ; 10.906 ns               ;
; N/A                                     ; 63.45 MHz ( period = 15.761 ns )                    ; control:ctrl|alusrcb[0]   ; Registrador:pc|Saida[8]     ; clk        ; clk      ; None                        ; None                      ; 11.549 ns               ;
; N/A                                     ; 63.45 MHz ( period = 15.760 ns )                    ; control:ctrl|aluop[2]     ; Registrador:pc|Saida[1]     ; clk        ; clk      ; None                        ; None                      ; 11.573 ns               ;
; N/A                                     ; 63.46 MHz ( period = 15.758 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[23]    ; clk        ; clk      ; None                        ; None                      ; 11.563 ns               ;
; N/A                                     ; 63.48 MHz ( period = 15.754 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[2]     ; clk        ; clk      ; None                        ; None                      ; 11.582 ns               ;
; N/A                                     ; 63.48 MHz ( period = 15.754 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[0]     ; clk        ; clk      ; None                        ; None                      ; 11.582 ns               ;
; N/A                                     ; 63.48 MHz ( period = 15.753 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[24]    ; clk        ; clk      ; None                        ; None                      ; 11.549 ns               ;
; N/A                                     ; 63.48 MHz ( period = 15.752 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[14]    ; clk        ; clk      ; None                        ; None                      ; 11.555 ns               ;
; N/A                                     ; 63.48 MHz ( period = 15.752 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[15]    ; clk        ; clk      ; None                        ; None                      ; 11.555 ns               ;
; N/A                                     ; 63.49 MHz ( period = 15.750 ns )                    ; control:ctrl|alusrcb[0]   ; Registrador:pc|Saida[20]    ; clk        ; clk      ; None                        ; None                      ; 11.564 ns               ;
; N/A                                     ; 63.49 MHz ( period = 15.750 ns )                    ; control:ctrl|alusrcb[1]   ; Banco_reg:bancoreg|Reg23[0] ; clk        ; clk      ; None                        ; None                      ; 11.562 ns               ;
; N/A                                     ; 63.50 MHz ( period = 15.747 ns )                    ; control:ctrl|alusrcb[1]   ; Banco_reg:bancoreg|Reg7[0]  ; clk        ; clk      ; None                        ; None                      ; 11.551 ns               ;
; N/A                                     ; 63.51 MHz ( period = 15.746 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[10]    ; clk        ; clk      ; None                        ; None                      ; 11.548 ns               ;
; N/A                                     ; 63.53 MHz ( period = 15.740 ns )                    ; control:ctrl|alusrcb[1]   ; Banco_reg:bancoreg|Reg19[0] ; clk        ; clk      ; None                        ; None                      ; 11.552 ns               ;
; N/A                                     ; 63.54 MHz ( period = 15.739 ns )                    ; control:ctrl|alusrcb[0]   ; Registrador:pc|Saida[23]    ; clk        ; clk      ; None                        ; None                      ; 11.531 ns               ;
; N/A                                     ; 63.54 MHz ( period = 15.739 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[16]    ; clk        ; clk      ; None                        ; None                      ; 11.543 ns               ;
; N/A                                     ; 63.54 MHz ( period = 15.737 ns )                    ; control:ctrl|aluop[1]     ; Registrador:pc|Saida[11]    ; clk        ; clk      ; None                        ; None                      ; 11.537 ns               ;
; N/A                                     ; 63.56 MHz ( period = 15.733 ns )                    ; control:ctrl|alusrcb[0]   ; Registrador:pc|Saida[14]    ; clk        ; clk      ; None                        ; None                      ; 11.523 ns               ;
; N/A                                     ; 63.56 MHz ( period = 15.733 ns )                    ; control:ctrl|alusrcb[0]   ; Registrador:pc|Saida[15]    ; clk        ; clk      ; None                        ; None                      ; 11.523 ns               ;
; N/A                                     ; 63.57 MHz ( period = 15.731 ns )                    ; control:ctrl|alusrca[0]   ; Registrador:pc|Saida[3]     ; clk        ; clk      ; None                        ; None                      ; 11.529 ns               ;
; N/A                                     ; 63.57 MHz ( period = 15.731 ns )                    ; control:ctrl|alusrcb[0]   ; Banco_reg:bancoreg|Reg23[0] ; clk        ; clk      ; None                        ; None                      ; 11.530 ns               ;
; N/A                                     ; 63.58 MHz ( period = 15.728 ns )                    ; control:ctrl|alusrcb[0]   ; Banco_reg:bancoreg|Reg7[0]  ; clk        ; clk      ; None                        ; None                      ; 11.519 ns               ;
; N/A                                     ; 63.59 MHz ( period = 15.726 ns )                    ; control:ctrl|alusrcb[1]   ; Registrador:pc|Saida[22]    ; clk        ; clk      ; None                        ; None                      ; 11.523 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                           ;                             ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------------+-----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                          ;
+------------------------------------------+-----------------------------------------------------+------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                           ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 0.950 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 0.968 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[0]                               ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 1.005 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 1.420 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 1.490 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[1]                               ; control:ctrl|nextState[1]    ; clk        ; clk      ; None                       ; None                       ; 1.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[0]                          ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 1.531 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[0]                               ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 1.630 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 1.628 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[0]                               ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 1.651 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[1]                          ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 2.041 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[3]                               ; control:ctrl|nextState[3]    ; clk        ; clk      ; None                       ; None                       ; 1.540 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[0]                               ; control:ctrl|nextState[1]    ; clk        ; clk      ; None                       ; None                       ; 1.630 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[3]                               ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 1.854 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[2]                          ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 1.897 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[5]                          ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 2.122 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|nextState[1]    ; clk        ; clk      ; None                       ; None                       ; 1.865 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[1]                               ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 2.058 ns                 ;
; Not operational: Clock Skew > Data Delay ; mult:MULT|mult_end                                  ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 2.129 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[5]                               ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 1.840 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[3]                          ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 2.520 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[5]                               ; control:ctrl|nextState[5]    ; clk        ; clk      ; None                       ; None                       ; 0.886 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[3]                               ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[0]                          ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 2.155 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[5]                               ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 1.907 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[5]                          ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 2.467 ns                 ;
; Not operational: Clock Skew > Data Delay ; mult:MULT|mult_end                                  ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 2.306 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|nextState[3]    ; clk        ; clk      ; None                       ; None                       ; 2.186 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[2]                          ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 2.360 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[1]                               ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 2.386 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|nextState[5]    ; clk        ; clk      ; None                       ; None                       ; 1.490 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[4]                          ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 2.435 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[0]                               ; control:ctrl|nextState[3]    ; clk        ; clk      ; None                       ; None                       ; 2.396 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[2]                          ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 2.534 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 2.670 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[3]                               ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 2.635 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[3]                          ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 3.081 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[4]                          ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 2.720 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[5]                          ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 2.936 ns                 ;
; Not operational: Clock Skew > Data Delay ; mult:MULT|mult_end                                  ; control:ctrl|nextState[3]    ; clk        ; clk      ; None                       ; None                       ; 2.591 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[1]                               ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 2.720 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|nextState[3]    ; clk        ; clk      ; None                       ; None                       ; 2.618 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|nextState[5]    ; clk        ; clk      ; None                       ; None                       ; 1.872 ns                 ;
; Not operational: Clock Skew > Data Delay ; div:DIV|div_zero                                    ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 2.865 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[1]                          ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 3.249 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[4]                          ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 2.885 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr15_0[3]                           ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 2.932 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[1]                          ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 3.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr15_0[4]                           ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 2.968 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[5]                               ; control:ctrl|nextState[3]    ; clk        ; clk      ; None                       ; None                       ; 2.615 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[29]                           ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 3.269 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[29]                           ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 3.260 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[29]                           ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 3.290 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[5]                               ; control:ctrl|nextState[1]    ; clk        ; clk      ; None                       ; None                       ; 2.827 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[30]                           ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 3.329 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[30]                           ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 3.355 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr15_0[5]                           ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 3.340 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[1]                          ; control:ctrl|nextState[1]    ; clk        ; clk      ; None                       ; None                       ; 3.569 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[30]                           ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 3.409 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:pc|Saida[29]                            ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 3.409 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:pc|Saida[29]                            ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 3.400 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|memrw           ; clk        ; clk      ; None                       ; None                       ; 1.124 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[31]                           ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 3.420 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|epcwrite        ; clk        ; clk      ; None                       ; None                       ; 1.132 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[0]                          ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 3.409 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:pc|Saida[29]                            ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 3.430 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|inccontrol      ; clk        ; clk      ; None                       ; None                       ; 1.136 ns                 ;
; Not operational: Clock Skew > Data Delay ; div:DIV|div_zero                                    ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 3.465 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|alulogic[1]     ; clk        ; clk      ; None                       ; None                       ; 1.162 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[31]                           ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 3.494 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[31]                           ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 3.488 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[26]                           ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 3.520 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[26]                           ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 3.511 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[26]                           ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 3.541 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[25]                           ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 3.566 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[0]                               ; control:ctrl|nextState[5]    ; clk        ; clk      ; None                       ; None                       ; 2.635 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[25]                           ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 3.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|shiftcontrol[0] ; clk        ; clk      ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[0]                               ; control:ctrl|memtoreg[2]     ; clk        ; clk      ; None                       ; None                       ; 1.291 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[25]                           ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 3.587 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|dsrcontrol[0]   ; clk        ; clk      ; None                       ; None                       ; 1.316 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|shiftcontrol[2] ; clk        ; clk      ; None                       ; None                       ; 1.312 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|muxhigh         ; clk        ; clk      ; None                       ; None                       ; 1.322 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:pc|Saida[30]                            ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 3.641 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|iord[0]         ; clk        ; clk      ; None                       ; None                       ; 1.347 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[1]                          ; control:ctrl|nextState[5]    ; clk        ; clk      ; None                       ; None                       ; 3.075 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|dlrcontrol[1]   ; clk        ; clk      ; None                       ; None                       ; 1.375 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|dlrcontrol[0]   ; clk        ; clk      ; None                       ; None                       ; 1.339 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:pc|Saida[30]                            ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 3.667 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|pcsrc[2]        ; clk        ; clk      ; None                       ; None                       ; 1.362 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[24]                           ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 3.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[24]                           ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 3.670 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|dlrcontrol[0]   ; clk        ; clk      ; None                       ; None                       ; 1.363 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[3]                               ; control:ctrl|nextState[1]    ; clk        ; clk      ; None                       ; None                       ; 3.460 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|irwrite         ; clk        ; clk      ; None                       ; None                       ; 1.392 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:regb|Saida[30]                          ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 3.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:regb|Saida[30]                          ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 3.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[24]                           ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 3.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|memtoreg[2]     ; clk        ; clk      ; None                       ; None                       ; 1.393 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[5]                               ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 3.434 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:pc|Saida[30]                            ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 3.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[27]                           ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 3.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[27]                           ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 3.722 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[30]                           ; control:ctrl|nextState[5]    ; clk        ; clk      ; None                       ; None                       ; 2.751 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:regb|Saida[30]                          ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 3.723 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:pc|Saida[31]                            ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 3.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr15_0[2]                           ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 3.720 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[27]                           ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 3.752 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[28]                           ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 3.749 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[28]                           ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 3.740 ns                 ;
; Not operational: Clock Skew > Data Delay ; div:DIV|div_end                                     ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 3.760 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[0]                          ; control:ctrl|nextState[1]    ; clk        ; clk      ; None                       ; None                       ; 3.526 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[29]                           ; control:ctrl|nextState[5]    ; clk        ; clk      ; None                       ; None                       ; 2.782 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[0]                               ; control:ctrl|dlrcontrol[0]   ; clk        ; clk      ; None                       ; None                       ; 1.447 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|irwrite         ; clk        ; clk      ; None                       ; None                       ; 1.451 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[0]                               ; control:ctrl|shiftcontrol[0] ; clk        ; clk      ; None                       ; None                       ; 1.453 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[28]                           ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 3.770 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[0]                               ; control:ctrl|iord[0]         ; clk        ; clk      ; None                       ; None                       ; 1.488 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|aluoutwrite     ; clk        ; clk      ; None                       ; None                       ; 1.470 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|pcwritecond     ; clk        ; clk      ; None                       ; None                       ; 1.464 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[31]                           ; control:ctrl|nextState[5]    ; clk        ; clk      ; None                       ; None                       ; 2.816 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[5]                               ; control:ctrl|irwrite         ; clk        ; clk      ; None                       ; None                       ; 1.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|alusrcb[2]      ; clk        ; clk      ; None                       ; None                       ; 1.495 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:pc|Saida[31]                            ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 3.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:pc|Saida[31]                            ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 3.806 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|memtoreg[2]     ; clk        ; clk      ; None                       ; None                       ; 1.522 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[23]                           ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 3.832 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[23]                           ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 3.823 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|nextState[1]    ; clk        ; clk      ; None                       ; None                       ; 3.651 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[3]                          ; control:ctrl|nextState[5]    ; clk        ; clk      ; None                       ; None                       ; 3.263 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[1]                               ; control:ctrl|alusrcb[0]      ; clk        ; clk      ; None                       ; None                       ; 1.471 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[1]                               ; control:ctrl|iord[1]         ; clk        ; clk      ; None                       ; None                       ; 1.473 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[23]                           ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 3.853 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[3]                          ; control:ctrl|nextState[1]    ; clk        ; clk      ; None                       ; None                       ; 4.040 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[1]                               ; control:ctrl|iord[0]         ; clk        ; clk      ; None                       ; None                       ; 1.496 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[4]                          ; control:ctrl|nextState[1]    ; clk        ; clk      ; None                       ; None                       ; 3.661 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:pc|Saida[29]                            ; control:ctrl|nextState[5]    ; clk        ; clk      ; None                       ; None                       ; 2.922 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[5]                          ; control:ctrl|nextState[1]    ; clk        ; clk      ; None                       ; None                       ; 3.877 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[3]                               ; control:ctrl|nextState[5]    ; clk        ; clk      ; None                       ; None                       ; 2.910 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[1]                               ; control:ctrl|pcsrc[1]        ; clk        ; clk      ; None                       ; None                       ; 1.535 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:pc|Saida[28]                            ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 3.916 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:pc|Saida[28]                            ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 3.907 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[0]                               ; control:ctrl|memtoreg[0]     ; clk        ; clk      ; None                       ; None                       ; 1.621 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|dlrcontrol[1]   ; clk        ; clk      ; None                       ; None                       ; 1.640 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:pc|Saida[28]                            ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 3.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|memtoreg[1]     ; clk        ; clk      ; None                       ; None                       ; 1.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[0]                               ; control:ctrl|memrw           ; clk        ; clk      ; None                       ; None                       ; 1.665 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[0]                               ; control:ctrl|inccontrol      ; clk        ; clk      ; None                       ; None                       ; 1.664 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[0]                               ; control:ctrl|epcwrite        ; clk        ; clk      ; None                       ; None                       ; 1.673 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[0]                          ; control:ctrl|nextState[3]    ; clk        ; clk      ; None                       ; None                       ; 3.756 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[0]                               ; control:ctrl|regdest[1]      ; clk        ; clk      ; None                       ; None                       ; 1.655 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[5]                          ; control:ctrl|nextState[3]    ; clk        ; clk      ; None                       ; None                       ; 3.969 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|memtoreg[1]     ; clk        ; clk      ; None                       ; None                       ; 1.666 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[0]                               ; control:ctrl|alulogic[1]     ; clk        ; clk      ; None                       ; None                       ; 1.704 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[1]                               ; control:ctrl|iord[2]         ; clk        ; clk      ; None                       ; None                       ; 1.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:pc|Saida[26]                            ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 4.020 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:pc|Saida[26]                            ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 4.011 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[26]                           ; control:ctrl|nextState[5]    ; clk        ; clk      ; None                       ; None                       ; 3.033 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr15_0[0]                           ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 3.984 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:pc|Saida[26]                            ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 4.041 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[22]                           ; control:ctrl|nextState[2]    ; clk        ; clk      ; None                       ; None                       ; 4.031 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[3]                               ; control:ctrl|mdrwrite        ; clk        ; clk      ; None                       ; None                       ; 1.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[22]                           ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 4.022 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr15_0[1]                           ; control:ctrl|nextState[0]    ; clk        ; clk      ; None                       ; None                       ; 3.985 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:pc|Saida[30]                            ; control:ctrl|nextState[5]    ; clk        ; clk      ; None                       ; None                       ; 3.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[0]                               ; control:ctrl|shiftcontrol[2] ; clk        ; clk      ; None                       ; None                       ; 1.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[22]                           ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 4.052 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[25]                           ; control:ctrl|nextState[5]    ; clk        ; clk      ; None                       ; None                       ; 3.079 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|mloadab         ; clk        ; clk      ; None                       ; None                       ; 1.750 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|highwrite       ; clk        ; clk      ; None                       ; None                       ; 1.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|dloadab         ; clk        ; clk      ; None                       ; None                       ; 1.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|shiftcontrol[1] ; clk        ; clk      ; None                       ; None                       ; 1.749 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[3]                               ; control:ctrl|dlrcontrol[0]   ; clk        ; clk      ; None                       ; None                       ; 1.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|pcsrc[0]        ; clk        ; clk      ; None                       ; None                       ; 1.785 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|mdrwrite        ; clk        ; clk      ; None                       ; None                       ; 1.781 ns                 ;
; Not operational: Clock Skew > Data Delay ; div:DIV|div_zero                                    ; control:ctrl|nextState[3]    ; clk        ; clk      ; None                       ; None                       ; 3.945 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:pc|Saida[31]                            ; control:ctrl|nextState[5]    ; clk        ; clk      ; None                       ; None                       ; 3.134 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[1]                               ; control:ctrl|memtoreg[2]     ; clk        ; clk      ; None                       ; None                       ; 1.752 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[3]                          ; control:ctrl|nextState[3]    ; clk        ; clk      ; None                       ; None                       ; 4.343 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[2]                          ; control:ctrl|nextState[1]    ; clk        ; clk      ; None                       ; None                       ; 3.906 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr15_0[4]                           ; control:ctrl|nextState[4]    ; clk        ; clk      ; None                       ; None                       ; 4.098 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[0]                               ; control:ctrl|dsrcontrol[0]   ; clk        ; clk      ; None                       ; None                       ; 1.843 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|memrw           ; clk        ; clk      ; None                       ; None                       ; 1.861 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|inccontrol      ; clk        ; clk      ; None                       ; None                       ; 1.864 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|epcwrite        ; clk        ; clk      ; None                       ; None                       ; 1.869 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[24]                           ; control:ctrl|nextState[5]    ; clk        ; clk      ; None                       ; None                       ; 3.192 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:ir|Instr31_26[5]                          ; control:ctrl|nextState[5]    ; clk        ; clk      ; None                       ; None                       ; 3.391 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|alulogic[1]     ; clk        ; clk      ; None                       ; None                       ; 1.899 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|aluoutwrite     ; clk        ; clk      ; None                       ; None                       ; 1.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:regb|Saida[30]                          ; control:ctrl|nextState[5]    ; clk        ; clk      ; None                       ; None                       ; 3.214 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|shiftcontrol[0] ; clk        ; clk      ; None                       ; None                       ; 1.870 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|shiftcontrol[1] ; clk        ; clk      ; None                       ; None                       ; 1.876 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|shamtcontrol    ; clk        ; clk      ; None                       ; None                       ; 1.886 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[5]                               ; control:ctrl|memtoreg[2]     ; clk        ; clk      ; None                       ; None                       ; 1.586 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[1]                               ; control:ctrl|aluop[1]        ; clk        ; clk      ; None                       ; None                       ; 1.821 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[27]                           ; control:ctrl|nextState[5]    ; clk        ; clk      ; None                       ; None                       ; 3.244 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|regwrite        ; clk        ; clk      ; None                       ; None                       ; 1.910 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[4]                               ; control:ctrl|shamtcontrol    ; clk        ; clk      ; None                       ; None                       ; 1.912 ns                 ;
; Not operational: Clock Skew > Data Delay ; control:ctrl|state[2]                               ; control:ctrl|dsrcontrol[0]   ; clk        ; clk      ; None                       ; None                       ; 1.915 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:mdr|Saida[28]                           ; control:ctrl|nextState[5]    ; clk        ; clk      ; None                       ; None                       ; 3.262 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                              ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+------------+-------+--------------------+----------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From  ; To                 ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-------+--------------------+----------+
; N/A                                     ; None                                                ; 11.088 ns  ; reset ; mult:MULT|low[19]  ; clk      ;
; N/A                                     ; None                                                ; 11.052 ns  ; reset ; mult:MULT|low[18]  ; clk      ;
; N/A                                     ; None                                                ; 11.016 ns  ; reset ; div:DIV|high[31]   ; clk      ;
; N/A                                     ; None                                                ; 11.003 ns  ; reset ; mult:MULT|low[3]   ; clk      ;
; N/A                                     ; None                                                ; 11.003 ns  ; reset ; mult:MULT|low[4]   ; clk      ;
; N/A                                     ; None                                                ; 11.003 ns  ; reset ; mult:MULT|high[3]  ; clk      ;
; N/A                                     ; None                                                ; 11.003 ns  ; reset ; mult:MULT|low[21]  ; clk      ;
; N/A                                     ; None                                                ; 10.988 ns  ; reset ; mult:MULT|prod[61] ; clk      ;
; N/A                                     ; None                                                ; 10.988 ns  ; reset ; mult:MULT|prod[59] ; clk      ;
; N/A                                     ; None                                                ; 10.988 ns  ; reset ; mult:MULT|sub[62]  ; clk      ;
; N/A                                     ; None                                                ; 10.988 ns  ; reset ; mult:MULT|add[62]  ; clk      ;
; N/A                                     ; None                                                ; 10.988 ns  ; reset ; mult:MULT|add[61]  ; clk      ;
; N/A                                     ; None                                                ; 10.988 ns  ; reset ; mult:MULT|sub[61]  ; clk      ;
; N/A                                     ; None                                                ; 10.988 ns  ; reset ; mult:MULT|add[60]  ; clk      ;
; N/A                                     ; None                                                ; 10.988 ns  ; reset ; mult:MULT|sub[60]  ; clk      ;
; N/A                                     ; None                                                ; 10.988 ns  ; reset ; mult:MULT|sub[59]  ; clk      ;
; N/A                                     ; None                                                ; 10.975 ns  ; reset ; mult:MULT|low[2]   ; clk      ;
; N/A                                     ; None                                                ; 10.975 ns  ; reset ; mult:MULT|low[20]  ; clk      ;
; N/A                                     ; None                                                ; 10.961 ns  ; reset ; mult:MULT|low[6]   ; clk      ;
; N/A                                     ; None                                                ; 10.961 ns  ; reset ; mult:MULT|high[22] ; clk      ;
; N/A                                     ; None                                                ; 10.959 ns  ; reset ; mult:MULT|add[35]  ; clk      ;
; N/A                                     ; None                                                ; 10.959 ns  ; reset ; mult:MULT|sub[35]  ; clk      ;
; N/A                                     ; None                                                ; 10.959 ns  ; reset ; mult:MULT|add[37]  ; clk      ;
; N/A                                     ; None                                                ; 10.959 ns  ; reset ; mult:MULT|sub[37]  ; clk      ;
; N/A                                     ; None                                                ; 10.959 ns  ; reset ; mult:MULT|add[33]  ; clk      ;
; N/A                                     ; None                                                ; 10.959 ns  ; reset ; mult:MULT|sub[33]  ; clk      ;
; N/A                                     ; None                                                ; 10.952 ns  ; reset ; mult:MULT|prod[64] ; clk      ;
; N/A                                     ; None                                                ; 10.952 ns  ; reset ; mult:MULT|prod[58] ; clk      ;
; N/A                                     ; None                                                ; 10.952 ns  ; reset ; mult:MULT|prod[60] ; clk      ;
; N/A                                     ; None                                                ; 10.952 ns  ; reset ; mult:MULT|prod[62] ; clk      ;
; N/A                                     ; None                                                ; 10.952 ns  ; reset ; mult:MULT|prod[57] ; clk      ;
; N/A                                     ; None                                                ; 10.952 ns  ; reset ; mult:MULT|prod[56] ; clk      ;
; N/A                                     ; None                                                ; 10.952 ns  ; reset ; mult:MULT|prod[52] ; clk      ;
; N/A                                     ; None                                                ; 10.952 ns  ; reset ; mult:MULT|prod[51] ; clk      ;
; N/A                                     ; None                                                ; 10.952 ns  ; reset ; mult:MULT|prod[54] ; clk      ;
; N/A                                     ; None                                                ; 10.952 ns  ; reset ; mult:MULT|prod[50] ; clk      ;
; N/A                                     ; None                                                ; 10.913 ns  ; reset ; mult:MULT|high[1]  ; clk      ;
; N/A                                     ; None                                                ; 10.913 ns  ; reset ; mult:MULT|low[1]   ; clk      ;
; N/A                                     ; None                                                ; 10.913 ns  ; reset ; mult:MULT|low[0]   ; clk      ;
; N/A                                     ; None                                                ; 10.913 ns  ; reset ; mult:MULT|high[0]  ; clk      ;
; N/A                                     ; None                                                ; 10.913 ns  ; reset ; mult:MULT|high[20] ; clk      ;
; N/A                                     ; None                                                ; 10.864 ns  ; reset ; mult:MULT|low[23]  ; clk      ;
; N/A                                     ; None                                                ; 10.852 ns  ; reset ; mult:MULT|prod[17] ; clk      ;
; N/A                                     ; None                                                ; 10.852 ns  ; reset ; mult:MULT|sub[52]  ; clk      ;
; N/A                                     ; None                                                ; 10.852 ns  ; reset ; mult:MULT|add[52]  ; clk      ;
; N/A                                     ; None                                                ; 10.852 ns  ; reset ; mult:MULT|add[51]  ; clk      ;
; N/A                                     ; None                                                ; 10.852 ns  ; reset ; mult:MULT|sub[51]  ; clk      ;
; N/A                                     ; None                                                ; 10.852 ns  ; reset ; mult:MULT|sub[53]  ; clk      ;
; N/A                                     ; None                                                ; 10.852 ns  ; reset ; mult:MULT|add[50]  ; clk      ;
; N/A                                     ; None                                                ; 10.787 ns  ; reset ; mult:MULT|prod[32] ; clk      ;
; N/A                                     ; None                                                ; 10.778 ns  ; reset ; div:DIV|high[30]   ; clk      ;
; N/A                                     ; None                                                ; 10.777 ns  ; reset ; mult:MULT|prod[12] ; clk      ;
; N/A                                     ; None                                                ; 10.777 ns  ; reset ; mult:MULT|prod[13] ; clk      ;
; N/A                                     ; None                                                ; 10.777 ns  ; reset ; mult:MULT|sub[47]  ; clk      ;
; N/A                                     ; None                                                ; 10.777 ns  ; reset ; mult:MULT|add[47]  ; clk      ;
; N/A                                     ; None                                                ; 10.777 ns  ; reset ; mult:MULT|add[46]  ; clk      ;
; N/A                                     ; None                                                ; 10.777 ns  ; reset ; mult:MULT|sub[46]  ; clk      ;
; N/A                                     ; None                                                ; 10.741 ns  ; reset ; mult:MULT|sub[50]  ; clk      ;
; N/A                                     ; None                                                ; 10.741 ns  ; reset ; mult:MULT|sub[49]  ; clk      ;
; N/A                                     ; None                                                ; 10.741 ns  ; reset ; mult:MULT|add[49]  ; clk      ;
; N/A                                     ; None                                                ; 10.741 ns  ; reset ; mult:MULT|sub[48]  ; clk      ;
; N/A                                     ; None                                                ; 10.741 ns  ; reset ; mult:MULT|add[48]  ; clk      ;
; N/A                                     ; None                                                ; 10.687 ns  ; reset ; div:DIV|high[29]   ; clk      ;
; N/A                                     ; None                                                ; 10.667 ns  ; reset ; mult:MULT|prod[35] ; clk      ;
; N/A                                     ; None                                                ; 10.667 ns  ; reset ; mult:MULT|prod[37] ; clk      ;
; N/A                                     ; None                                                ; 10.667 ns  ; reset ; mult:MULT|prod[38] ; clk      ;
; N/A                                     ; None                                                ; 10.667 ns  ; reset ; mult:MULT|prod[39] ; clk      ;
; N/A                                     ; None                                                ; 10.667 ns  ; reset ; mult:MULT|prod[46] ; clk      ;
; N/A                                     ; None                                                ; 10.656 ns  ; reset ; mult:MULT|high[2]  ; clk      ;
; N/A                                     ; None                                                ; 10.656 ns  ; reset ; mult:MULT|high[30] ; clk      ;
; N/A                                     ; None                                                ; 10.656 ns  ; reset ; mult:MULT|high[24] ; clk      ;
; N/A                                     ; None                                                ; 10.656 ns  ; reset ; mult:MULT|high[4]  ; clk      ;
; N/A                                     ; None                                                ; 10.656 ns  ; reset ; mult:MULT|high[5]  ; clk      ;
; N/A                                     ; None                                                ; 10.656 ns  ; reset ; mult:MULT|high[6]  ; clk      ;
; N/A                                     ; None                                                ; 10.656 ns  ; reset ; mult:MULT|high[29] ; clk      ;
; N/A                                     ; None                                                ; 10.656 ns  ; reset ; mult:MULT|high[27] ; clk      ;
; N/A                                     ; None                                                ; 10.656 ns  ; reset ; mult:MULT|high[25] ; clk      ;
; N/A                                     ; None                                                ; 10.656 ns  ; reset ; mult:MULT|high[23] ; clk      ;
; N/A                                     ; None                                                ; 10.656 ns  ; reset ; mult:MULT|high[21] ; clk      ;
; N/A                                     ; None                                                ; 10.656 ns  ; reset ; mult:MULT|high[18] ; clk      ;
; N/A                                     ; None                                                ; 10.656 ns  ; reset ; mult:MULT|high[17] ; clk      ;
; N/A                                     ; None                                                ; 10.656 ns  ; reset ; mult:MULT|high[19] ; clk      ;
; N/A                                     ; None                                                ; 10.656 ns  ; reset ; mult:MULT|high[13] ; clk      ;
; N/A                                     ; None                                                ; 10.631 ns  ; reset ; mult:MULT|low[25]  ; clk      ;
; N/A                                     ; None                                                ; 10.631 ns  ; reset ; mult:MULT|high[16] ; clk      ;
; N/A                                     ; None                                                ; 10.631 ns  ; reset ; mult:MULT|low[16]  ; clk      ;
; N/A                                     ; None                                                ; 10.631 ns  ; reset ; mult:MULT|low[14]  ; clk      ;
; N/A                                     ; None                                                ; 10.631 ns  ; reset ; mult:MULT|low[15]  ; clk      ;
; N/A                                     ; None                                                ; 10.631 ns  ; reset ; mult:MULT|high[14] ; clk      ;
; N/A                                     ; None                                                ; 10.631 ns  ; reset ; mult:MULT|low[13]  ; clk      ;
; N/A                                     ; None                                                ; 10.631 ns  ; reset ; mult:MULT|low[12]  ; clk      ;
; N/A                                     ; None                                                ; 10.631 ns  ; reset ; mult:MULT|high[15] ; clk      ;
; N/A                                     ; None                                                ; 10.631 ns  ; reset ; mult:MULT|high[12] ; clk      ;
; N/A                                     ; None                                                ; 10.629 ns  ; reset ; mult:MULT|low[31]  ; clk      ;
; N/A                                     ; None                                                ; 10.629 ns  ; reset ; mult:MULT|low[30]  ; clk      ;
; N/A                                     ; None                                                ; 10.629 ns  ; reset ; mult:MULT|low[28]  ; clk      ;
; N/A                                     ; None                                                ; 10.629 ns  ; reset ; mult:MULT|high[28] ; clk      ;
; N/A                                     ; None                                                ; 10.629 ns  ; reset ; mult:MULT|low[29]  ; clk      ;
; N/A                                     ; None                                                ; 10.606 ns  ; reset ; mult:MULT|prod[7]  ; clk      ;
; N/A                                     ; None                                                ; 10.606 ns  ; reset ; mult:MULT|prod[8]  ; clk      ;
; N/A                                     ; None                                                ; 10.606 ns  ; reset ; mult:MULT|prod[9]  ; clk      ;
; N/A                                     ; None                                                ; 10.606 ns  ; reset ; mult:MULT|sub[43]  ; clk      ;
; N/A                                     ; None                                                ; 10.606 ns  ; reset ; mult:MULT|add[43]  ; clk      ;
; N/A                                     ; None                                                ; 10.600 ns  ; reset ; mult:MULT|prod[28] ; clk      ;
; N/A                                     ; None                                                ; 10.600 ns  ; reset ; mult:MULT|sub[64]  ; clk      ;
; N/A                                     ; None                                                ; 10.600 ns  ; reset ; mult:MULT|add[63]  ; clk      ;
; N/A                                     ; None                                                ; 10.600 ns  ; reset ; mult:MULT|sub[63]  ; clk      ;
; N/A                                     ; None                                                ; 10.598 ns  ; reset ; mult:MULT|add[44]  ; clk      ;
; N/A                                     ; None                                                ; 10.598 ns  ; reset ; mult:MULT|sub[44]  ; clk      ;
; N/A                                     ; None                                                ; 10.598 ns  ; reset ; mult:MULT|add[45]  ; clk      ;
; N/A                                     ; None                                                ; 10.598 ns  ; reset ; mult:MULT|sub[45]  ; clk      ;
; N/A                                     ; None                                                ; 10.592 ns  ; reset ; mult:MULT|prod[24] ; clk      ;
; N/A                                     ; None                                                ; 10.592 ns  ; reset ; mult:MULT|sub[58]  ; clk      ;
; N/A                                     ; None                                                ; 10.592 ns  ; reset ; mult:MULT|add[58]  ; clk      ;
; N/A                                     ; None                                                ; 10.592 ns  ; reset ; mult:MULT|prod[23] ; clk      ;
; N/A                                     ; None                                                ; 10.592 ns  ; reset ; mult:MULT|add[59]  ; clk      ;
; N/A                                     ; None                                                ; 10.584 ns  ; reset ; mult:MULT|high[26] ; clk      ;
; N/A                                     ; None                                                ; 10.584 ns  ; reset ; mult:MULT|low[26]  ; clk      ;
; N/A                                     ; None                                                ; 10.584 ns  ; reset ; mult:MULT|low[27]  ; clk      ;
; N/A                                     ; None                                                ; 10.584 ns  ; reset ; mult:MULT|low[17]  ; clk      ;
; N/A                                     ; None                                                ; 10.523 ns  ; reset ; mult:MULT|prod[18] ; clk      ;
; N/A                                     ; None                                                ; 10.523 ns  ; reset ; mult:MULT|prod[20] ; clk      ;
; N/A                                     ; None                                                ; 10.523 ns  ; reset ; mult:MULT|prod[19] ; clk      ;
; N/A                                     ; None                                                ; 10.523 ns  ; reset ; mult:MULT|add[57]  ; clk      ;
; N/A                                     ; None                                                ; 10.523 ns  ; reset ; mult:MULT|sub[57]  ; clk      ;
; N/A                                     ; None                                                ; 10.523 ns  ; reset ; mult:MULT|add[56]  ; clk      ;
; N/A                                     ; None                                                ; 10.523 ns  ; reset ; mult:MULT|sub[56]  ; clk      ;
; N/A                                     ; None                                                ; 10.523 ns  ; reset ; mult:MULT|sub[55]  ; clk      ;
; N/A                                     ; None                                                ; 10.523 ns  ; reset ; mult:MULT|add[55]  ; clk      ;
; N/A                                     ; None                                                ; 10.523 ns  ; reset ; mult:MULT|add[53]  ; clk      ;
; N/A                                     ; None                                                ; 10.523 ns  ; reset ; mult:MULT|sub[54]  ; clk      ;
; N/A                                     ; None                                                ; 10.523 ns  ; reset ; mult:MULT|add[54]  ; clk      ;
; N/A                                     ; None                                                ; 10.517 ns  ; reset ; div:DIV|high[27]   ; clk      ;
; N/A                                     ; None                                                ; 10.493 ns  ; reset ; div:DIV|high[26]   ; clk      ;
; N/A                                     ; None                                                ; 10.471 ns  ; reset ; div:DIV|high[28]   ; clk      ;
; N/A                                     ; None                                                ; 10.442 ns  ; reset ; mult:MULT|prod[6]  ; clk      ;
; N/A                                     ; None                                                ; 10.442 ns  ; reset ; mult:MULT|add[39]  ; clk      ;
; N/A                                     ; None                                                ; 10.442 ns  ; reset ; mult:MULT|sub[39]  ; clk      ;
; N/A                                     ; None                                                ; 10.442 ns  ; reset ; mult:MULT|add[40]  ; clk      ;
; N/A                                     ; None                                                ; 10.442 ns  ; reset ; mult:MULT|sub[40]  ; clk      ;
; N/A                                     ; None                                                ; 10.442 ns  ; reset ; mult:MULT|sub[41]  ; clk      ;
; N/A                                     ; None                                                ; 10.442 ns  ; reset ; mult:MULT|add[41]  ; clk      ;
; N/A                                     ; None                                                ; 10.442 ns  ; reset ; mult:MULT|sub[42]  ; clk      ;
; N/A                                     ; None                                                ; 10.442 ns  ; reset ; mult:MULT|add[42]  ; clk      ;
; N/A                                     ; None                                                ; 10.399 ns  ; reset ; mult:MULT|prod[0]  ; clk      ;
; N/A                                     ; None                                                ; 10.399 ns  ; reset ; mult:MULT|prod[36] ; clk      ;
; N/A                                     ; None                                                ; 10.399 ns  ; reset ; mult:MULT|prod[33] ; clk      ;
; N/A                                     ; None                                                ; 10.399 ns  ; reset ; mult:MULT|prod[34] ; clk      ;
; N/A                                     ; None                                                ; 10.399 ns  ; reset ; mult:MULT|prod[40] ; clk      ;
; N/A                                     ; None                                                ; 10.399 ns  ; reset ; mult:MULT|prod[41] ; clk      ;
; N/A                                     ; None                                                ; 10.399 ns  ; reset ; mult:MULT|prod[55] ; clk      ;
; N/A                                     ; None                                                ; 10.399 ns  ; reset ; mult:MULT|prod[53] ; clk      ;
; N/A                                     ; None                                                ; 10.399 ns  ; reset ; mult:MULT|prod[42] ; clk      ;
; N/A                                     ; None                                                ; 10.399 ns  ; reset ; mult:MULT|prod[48] ; clk      ;
; N/A                                     ; None                                                ; 10.399 ns  ; reset ; mult:MULT|prod[47] ; clk      ;
; N/A                                     ; None                                                ; 10.399 ns  ; reset ; mult:MULT|prod[49] ; clk      ;
; N/A                                     ; None                                                ; 10.399 ns  ; reset ; mult:MULT|prod[44] ; clk      ;
; N/A                                     ; None                                                ; 10.399 ns  ; reset ; mult:MULT|prod[43] ; clk      ;
; N/A                                     ; None                                                ; 10.399 ns  ; reset ; mult:MULT|prod[45] ; clk      ;
; N/A                                     ; None                                                ; 10.382 ns  ; reset ; mult:MULT|prod[4]  ; clk      ;
; N/A                                     ; None                                                ; 10.382 ns  ; reset ; mult:MULT|prod[5]  ; clk      ;
; N/A                                     ; None                                                ; 10.382 ns  ; reset ; mult:MULT|prod[1]  ; clk      ;
; N/A                                     ; None                                                ; 10.382 ns  ; reset ; mult:MULT|prod[2]  ; clk      ;
; N/A                                     ; None                                                ; 10.382 ns  ; reset ; mult:MULT|prod[29] ; clk      ;
; N/A                                     ; None                                                ; 10.382 ns  ; reset ; mult:MULT|prod[26] ; clk      ;
; N/A                                     ; None                                                ; 10.382 ns  ; reset ; mult:MULT|prod[25] ; clk      ;
; N/A                                     ; None                                                ; 10.382 ns  ; reset ; mult:MULT|prod[27] ; clk      ;
; N/A                                     ; None                                                ; 10.382 ns  ; reset ; mult:MULT|prod[21] ; clk      ;
; N/A                                     ; None                                                ; 10.382 ns  ; reset ; mult:MULT|prod[22] ; clk      ;
; N/A                                     ; None                                                ; 10.382 ns  ; reset ; mult:MULT|prod[16] ; clk      ;
; N/A                                     ; None                                                ; 10.382 ns  ; reset ; mult:MULT|prod[14] ; clk      ;
; N/A                                     ; None                                                ; 10.382 ns  ; reset ; mult:MULT|prod[10] ; clk      ;
; N/A                                     ; None                                                ; 10.382 ns  ; reset ; mult:MULT|prod[15] ; clk      ;
; N/A                                     ; None                                                ; 10.382 ns  ; reset ; mult:MULT|prod[11] ; clk      ;
; N/A                                     ; None                                                ; 10.376 ns  ; reset ; mult:MULT|low[24]  ; clk      ;
; N/A                                     ; None                                                ; 10.376 ns  ; reset ; mult:MULT|low[5]   ; clk      ;
; N/A                                     ; None                                                ; 10.376 ns  ; reset ; mult:MULT|low[7]   ; clk      ;
; N/A                                     ; None                                                ; 10.376 ns  ; reset ; mult:MULT|high[7]  ; clk      ;
; N/A                                     ; None                                                ; 10.376 ns  ; reset ; mult:MULT|low[22]  ; clk      ;
; N/A                                     ; None                                                ; 10.376 ns  ; reset ; mult:MULT|low[10]  ; clk      ;
; N/A                                     ; None                                                ; 10.376 ns  ; reset ; mult:MULT|low[8]   ; clk      ;
; N/A                                     ; None                                                ; 10.376 ns  ; reset ; mult:MULT|low[9]   ; clk      ;
; N/A                                     ; None                                                ; 10.376 ns  ; reset ; mult:MULT|low[11]  ; clk      ;
; N/A                                     ; None                                                ; 10.376 ns  ; reset ; mult:MULT|high[10] ; clk      ;
; N/A                                     ; None                                                ; 10.376 ns  ; reset ; mult:MULT|high[8]  ; clk      ;
; N/A                                     ; None                                                ; 10.376 ns  ; reset ; mult:MULT|high[9]  ; clk      ;
; N/A                                     ; None                                                ; 10.376 ns  ; reset ; mult:MULT|high[11] ; clk      ;
; N/A                                     ; None                                                ; 10.358 ns  ; reset ; div:DIV|high[25]   ; clk      ;
; N/A                                     ; None                                                ; 10.204 ns  ; reset ; div:DIV|high[14]   ; clk      ;
; N/A                                     ; None                                                ; 10.169 ns  ; reset ; div:DIV|high[22]   ; clk      ;
; N/A                                     ; None                                                ; 10.147 ns  ; reset ; div:DIV|high[12]   ; clk      ;
; N/A                                     ; None                                                ; 10.131 ns  ; reset ; div:DIV|high[21]   ; clk      ;
; N/A                                     ; None                                                ; 10.101 ns  ; reset ; div:DIV|high[24]   ; clk      ;
; N/A                                     ; None                                                ; 10.099 ns  ; reset ; div:DIV|high[20]   ; clk      ;
; N/A                                     ; None                                                ; 10.042 ns  ; reset ; div:DIV|low[31]    ; clk      ;
; N/A                                     ; None                                                ; 10.026 ns  ; reset ; div:DIV|high[19]   ; clk      ;
; N/A                                     ; None                                                ; 10.011 ns  ; reset ; div:DIV|high[15]   ; clk      ;
; N/A                                     ; None                                                ; 10.007 ns  ; reset ; div:DIV|low[30]    ; clk      ;
; N/A                                     ; None                                                ; 9.996 ns   ; reset ; div:DIV|high[18]   ; clk      ;
; N/A                                     ; None                                                ; 9.986 ns   ; reset ; div:DIV|high[23]   ; clk      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;       ;                    ;          ;
+-----------------------------------------+-----------------------------------------------------+------------+-------+--------------------+----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+-------------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                 ; To                ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+-------------------+------------+
; N/A                                     ; None                                                ; 14.330 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[11] ; clk        ;
; N/A                                     ; None                                                ; 14.271 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[11] ; clk        ;
; N/A                                     ; None                                                ; 13.898 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[22] ; clk        ;
; N/A                                     ; None                                                ; 13.859 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[25] ; clk        ;
; N/A                                     ; None                                                ; 13.839 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[22] ; clk        ;
; N/A                                     ; None                                                ; 13.832 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[18] ; clk        ;
; N/A                                     ; None                                                ; 13.800 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[25] ; clk        ;
; N/A                                     ; None                                                ; 13.773 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[18] ; clk        ;
; N/A                                     ; None                                                ; 13.726 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[8]  ; clk        ;
; N/A                                     ; None                                                ; 13.667 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[8]  ; clk        ;
; N/A                                     ; None                                                ; 13.647 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[30] ; clk        ;
; N/A                                     ; None                                                ; 13.594 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[31] ; clk        ;
; N/A                                     ; None                                                ; 13.588 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[30] ; clk        ;
; N/A                                     ; None                                                ; 13.581 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[29] ; clk        ;
; N/A                                     ; None                                                ; 13.561 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[15] ; clk        ;
; N/A                                     ; None                                                ; 13.545 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[13] ; clk        ;
; N/A                                     ; None                                                ; 13.535 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[31] ; clk        ;
; N/A                                     ; None                                                ; 13.522 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[29] ; clk        ;
; N/A                                     ; None                                                ; 13.500 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[15] ; clk        ;
; N/A                                     ; None                                                ; 13.486 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[13] ; clk        ;
; N/A                                     ; None                                                ; 13.470 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[21] ; clk        ;
; N/A                                     ; None                                                ; 13.457 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[10] ; clk        ;
; N/A                                     ; None                                                ; 13.422 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[27] ; clk        ;
; N/A                                     ; None                                                ; 13.411 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[21] ; clk        ;
; N/A                                     ; None                                                ; 13.404 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[28] ; clk        ;
; N/A                                     ; None                                                ; 13.398 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[10] ; clk        ;
; N/A                                     ; None                                                ; 13.391 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[20] ; clk        ;
; N/A                                     ; None                                                ; 13.363 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[27] ; clk        ;
; N/A                                     ; None                                                ; 13.345 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[28] ; clk        ;
; N/A                                     ; None                                                ; 13.340 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[14] ; clk        ;
; N/A                                     ; None                                                ; 13.330 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[20] ; clk        ;
; N/A                                     ; None                                                ; 13.317 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[11] ; clk        ;
; N/A                                     ; None                                                ; 13.279 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[14] ; clk        ;
; N/A                                     ; None                                                ; 13.170 ns  ; control:ctrl|dsrcontrol[0]           ; dsr_out[10]       ; clk        ;
; N/A                                     ; None                                                ; 13.155 ns  ; control:ctrl|dlrcontrol[0]           ; dlr_out[12]       ; clk        ;
; N/A                                     ; None                                                ; 13.131 ns  ; control:ctrl|dsrcontrol[0]           ; dsr_out[14]       ; clk        ;
; N/A                                     ; None                                                ; 12.995 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[12] ; clk        ;
; N/A                                     ; None                                                ; 12.990 ns  ; control:ctrl|dsrcontrol[0]           ; dsr_out[9]        ; clk        ;
; N/A                                     ; None                                                ; 12.934 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[12] ; clk        ;
; N/A                                     ; None                                                ; 12.907 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[16] ; clk        ;
; N/A                                     ; None                                                ; 12.885 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[22] ; clk        ;
; N/A                                     ; None                                                ; 12.870 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[17] ; clk        ;
; N/A                                     ; None                                                ; 12.868 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[9]  ; clk        ;
; N/A                                     ; None                                                ; 12.859 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[23] ; clk        ;
; N/A                                     ; None                                                ; 12.849 ns  ; control:ctrl|dsrcontrol[0]           ; dsr_out[8]        ; clk        ;
; N/A                                     ; None                                                ; 12.848 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[16] ; clk        ;
; N/A                                     ; None                                                ; 12.846 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[25] ; clk        ;
; N/A                                     ; None                                                ; 12.823 ns  ; control:ctrl|dsrcontrol[0]           ; dsr_out[11]       ; clk        ;
; N/A                                     ; None                                                ; 12.819 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[18] ; clk        ;
; N/A                                     ; None                                                ; 12.811 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[17] ; clk        ;
; N/A                                     ; None                                                ; 12.809 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[9]  ; clk        ;
; N/A                                     ; None                                                ; 12.806 ns  ; control:ctrl|dsrcontrol[0]           ; dsr_out[13]       ; clk        ;
; N/A                                     ; None                                                ; 12.800 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[23] ; clk        ;
; N/A                                     ; None                                                ; 12.773 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[26] ; clk        ;
; N/A                                     ; None                                                ; 12.722 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[19] ; clk        ;
; N/A                                     ; None                                                ; 12.714 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[26] ; clk        ;
; N/A                                     ; None                                                ; 12.713 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[8]  ; clk        ;
; N/A                                     ; None                                                ; 12.710 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[19]       ; clk        ;
; N/A                                     ; None                                                ; 12.661 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[19] ; clk        ;
; N/A                                     ; None                                                ; 12.634 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[30] ; clk        ;
; N/A                                     ; None                                                ; 12.629 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[6]  ; clk        ;
; N/A                                     ; None                                                ; 12.596 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[5]  ; clk        ;
; N/A                                     ; None                                                ; 12.581 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[31] ; clk        ;
; N/A                                     ; None                                                ; 12.576 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[12]       ; clk        ;
; N/A                                     ; None                                                ; 12.568 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[29] ; clk        ;
; N/A                                     ; None                                                ; 12.539 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[24] ; clk        ;
; N/A                                     ; None                                                ; 12.533 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[26]       ; clk        ;
; N/A                                     ; None                                                ; 12.532 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[13] ; clk        ;
; N/A                                     ; None                                                ; 12.521 ns  ; control:ctrl|dsrcontrol[0]           ; dsr_out[12]       ; clk        ;
; N/A                                     ; None                                                ; 12.488 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[5]  ; clk        ;
; N/A                                     ; None                                                ; 12.480 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[24] ; clk        ;
; N/A                                     ; None                                                ; 12.468 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[15]       ; clk        ;
; N/A                                     ; None                                                ; 12.457 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[21] ; clk        ;
; N/A                                     ; None                                                ; 12.444 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[10] ; clk        ;
; N/A                                     ; None                                                ; 12.437 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[13]       ; clk        ;
; N/A                                     ; None                                                ; 12.409 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[27] ; clk        ;
; N/A                                     ; None                                                ; 12.408 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[10]       ; clk        ;
; N/A                                     ; None                                                ; 12.398 ns  ; control:ctrl|dlrcontrol[0]           ; dlr_out[13]       ; clk        ;
; N/A                                     ; None                                                ; 12.392 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[8]        ; clk        ;
; N/A                                     ; None                                                ; 12.391 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[28] ; clk        ;
; N/A                                     ; None                                                ; 12.387 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[21]       ; clk        ;
; N/A                                     ; None                                                ; 12.357 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[14]       ; clk        ;
; N/A                                     ; None                                                ; 12.274 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[7]  ; clk        ;
; N/A                                     ; None                                                ; 12.270 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[23]       ; clk        ;
; N/A                                     ; None                                                ; 12.241 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[27]       ; clk        ;
; N/A                                     ; None                                                ; 12.232 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[6]  ; clk        ;
; N/A                                     ; None                                                ; 12.200 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[17]       ; clk        ;
; N/A                                     ; None                                                ; 12.185 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[15] ; clk        ;
; N/A                                     ; None                                                ; 12.177 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[25]       ; clk        ;
; N/A                                     ; None                                                ; 12.176 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[20] ; clk        ;
; N/A                                     ; None                                                ; 12.134 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[3]  ; clk        ;
; N/A                                     ; None                                                ; 12.129 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[21]       ; clk        ;
; N/A                                     ; None                                                ; 12.106 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[14] ; clk        ;
; N/A                                     ; None                                                ; 12.073 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[22]       ; clk        ;
; N/A                                     ; None                                                ; 12.072 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[9]        ; clk        ;
; N/A                                     ; None                                                ; 12.034 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[11]       ; clk        ;
; N/A                                     ; None                                                ; 12.014 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[12]       ; clk        ;
; N/A                                     ; None                                                ; 11.986 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[20]       ; clk        ;
; N/A                                     ; None                                                ; 11.982 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[28]       ; clk        ;
; N/A                                     ; None                                                ; 11.972 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[11]       ; clk        ;
; N/A                                     ; None                                                ; 11.966 ns  ; control:ctrl|dlrcontrol[0]           ; dlr_out[9]        ; clk        ;
; N/A                                     ; None                                                ; 11.950 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[1]  ; clk        ;
; N/A                                     ; None                                                ; 11.940 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[0]  ; clk        ;
; N/A                                     ; None                                                ; 11.894 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[16] ; clk        ;
; N/A                                     ; None                                                ; 11.859 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[16]       ; clk        ;
; N/A                                     ; None                                                ; 11.857 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[17] ; clk        ;
; N/A                                     ; None                                                ; 11.855 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[9]  ; clk        ;
; N/A                                     ; None                                                ; 11.852 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[20]       ; clk        ;
; N/A                                     ; None                                                ; 11.846 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[23] ; clk        ;
; N/A                                     ; None                                                ; 11.838 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[12] ; clk        ;
; N/A                                     ; None                                                ; 11.830 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[3]  ; clk        ;
; N/A                                     ; None                                                ; 11.823 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[10]       ; clk        ;
; N/A                                     ; None                                                ; 11.820 ns  ; control:ctrl|dlrcontrol[0]           ; dlr_out[8]        ; clk        ;
; N/A                                     ; None                                                ; 11.805 ns  ; control:ctrl|dlrcontrol[0]           ; dlr_out[10]       ; clk        ;
; N/A                                     ; None                                                ; 11.774 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[23]       ; clk        ;
; N/A                                     ; None                                                ; 11.772 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[6]  ; clk        ;
; N/A                                     ; None                                                ; 11.760 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[26] ; clk        ;
; N/A                                     ; None                                                ; 11.748 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[5]  ; clk        ;
; N/A                                     ; None                                                ; 11.747 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[1]  ; clk        ;
; N/A                                     ; None                                                ; 11.717 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[7]  ; clk        ;
; N/A                                     ; None                                                ; 11.712 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[29]       ; clk        ;
; N/A                                     ; None                                                ; 11.711 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[29]       ; clk        ;
; N/A                                     ; None                                                ; 11.704 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[13]       ; clk        ;
; N/A                                     ; None                                                ; 11.695 ns  ; control:ctrl|dsrcontrol[0]           ; dsr_out[15]       ; clk        ;
; N/A                                     ; None                                                ; 11.692 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[2]  ; clk        ;
; N/A                                     ; None                                                ; 11.690 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[30]       ; clk        ;
; N/A                                     ; None                                                ; 11.672 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[7]  ; clk        ;
; N/A                                     ; None                                                ; 11.666 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[9]        ; clk        ;
; N/A                                     ; None                                                ; 11.659 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[3]  ; clk        ;
; N/A                                     ; None                                                ; 11.651 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[14]       ; clk        ;
; N/A                                     ; None                                                ; 11.631 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[1]  ; clk        ;
; N/A                                     ; None                                                ; 11.604 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[0]  ; clk        ;
; N/A                                     ; None                                                ; 11.582 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[19]       ; clk        ;
; N/A                                     ; None                                                ; 11.573 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[30]       ; clk        ;
; N/A                                     ; None                                                ; 11.565 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[19] ; clk        ;
; N/A                                     ; None                                                ; 11.526 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[24] ; clk        ;
; N/A                                     ; None                                                ; 11.523 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[17]       ; clk        ;
; N/A                                     ; None                                                ; 11.520 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[0]  ; clk        ;
; N/A                                     ; None                                                ; 11.513 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[24]       ; clk        ;
; N/A                                     ; None                                                ; 11.505 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[8]        ; clk        ;
; N/A                                     ; None                                                ; 11.502 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[16]       ; clk        ;
; N/A                                     ; None                                                ; 11.460 ns  ; control:ctrl|dlrcontrol[0]           ; dlr_out[11]       ; clk        ;
; N/A                                     ; None                                                ; 11.448 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[18]       ; clk        ;
; N/A                                     ; None                                                ; 11.441 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[18]       ; clk        ;
; N/A                                     ; None                                                ; 11.384 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[2]  ; clk        ;
; N/A                                     ; None                                                ; 11.364 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[2]  ; clk        ;
; N/A                                     ; None                                                ; 11.360 ns  ; control:ctrl|dlrcontrol[0]           ; dlr_out[14]       ; clk        ;
; N/A                                     ; None                                                ; 11.310 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[31]       ; clk        ;
; N/A                                     ; None                                                ; 11.271 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[24]       ; clk        ;
; N/A                                     ; None                                                ; 11.192 ns  ; control:ctrl|iord[1]                 ; mem_adress_in[4]  ; clk        ;
; N/A                                     ; None                                                ; 11.188 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[28]       ; clk        ;
; N/A                                     ; None                                                ; 11.131 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[31]       ; clk        ;
; N/A                                     ; None                                                ; 11.125 ns  ; control:ctrl|dlrcontrol[1]           ; dlr_out[15]       ; clk        ;
; N/A                                     ; None                                                ; 10.890 ns  ; control:ctrl|dlrcontrol[0]           ; dlr_out[15]       ; clk        ;
; N/A                                     ; None                                                ; 10.881 ns  ; control:ctrl|iord[2]                 ; mem_adress_in[4]  ; clk        ;
; N/A                                     ; None                                                ; 10.753 ns  ; control:ctrl|iord[0]                 ; mem_adress_in[4]  ; clk        ;
; N/A                                     ; None                                                ; 10.677 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[25]       ; clk        ;
; N/A                                     ; None                                                ; 10.576 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[27]       ; clk        ;
; N/A                                     ; None                                                ; 10.518 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[26]       ; clk        ;
; N/A                                     ; None                                                ; 10.490 ns  ; control:ctrl|dsrcontrol[1]           ; dsr_out[22]       ; clk        ;
; N/A                                     ; None                                                ; 8.986 ns   ; Instr_Reg:ir|Instr25_21[0]           ; mem_adress_in[21] ; clk        ;
; N/A                                     ; None                                                ; 8.931 ns   ; Registrador:mdr|Saida[10]            ; dsr_out[10]       ; clk        ;
; N/A                                     ; None                                                ; 8.883 ns   ; Registrador:regb|Saida[19]           ; dsr_out[19]       ; clk        ;
; N/A                                     ; None                                                ; 8.822 ns   ; Registrador:mdr|Saida[21]            ; dsr_out[21]       ; clk        ;
; N/A                                     ; None                                                ; 8.583 ns   ; Registrador:mdr|Saida[13]            ; dlr_out[13]       ; clk        ;
; N/A                                     ; None                                                ; 8.555 ns   ; Registrador:regb|Saida[14]           ; dsr_out[14]       ; clk        ;
; N/A                                     ; None                                                ; 8.539 ns   ; Instr_Reg:ir|Instr15_0[3]            ; mem_adress_in[3]  ; clk        ;
; N/A                                     ; None                                                ; 8.506 ns   ; Registrador:mdr|Saida[10]            ; dlr_out[10]       ; clk        ;
; N/A                                     ; None                                                ; 8.502 ns   ; Registrador:pc|Saida[6]              ; mem_adress_in[6]  ; clk        ;
; N/A                                     ; None                                                ; 8.445 ns   ; Registrador:aluout|Saida[29]         ; mem_adress_in[29] ; clk        ;
; N/A                                     ; None                                                ; 8.443 ns   ; Instr_Reg:ir|Instr15_0[2]            ; mem_adress_in[2]  ; clk        ;
; N/A                                     ; None                                                ; 8.430 ns   ; Registrador:regb|Saida[15]           ; dsr_out[15]       ; clk        ;
; N/A                                     ; None                                                ; 8.425 ns   ; Registrador:regb|Saida[21]           ; dsr_out[21]       ; clk        ;
; N/A                                     ; None                                                ; 8.407 ns   ; Instr_Reg:ir|Instr25_21[4]           ; mem_adress_in[25] ; clk        ;
; N/A                                     ; None                                                ; 8.380 ns   ; Registrador:pc|Saida[29]             ; mem_adress_in[29] ; clk        ;
; N/A                                     ; None                                                ; 8.377 ns   ; Registrador:regb|Saida[23]           ; dsr_out[23]       ; clk        ;
; N/A                                     ; None                                                ; 8.371 ns   ; Instr_Reg:ir|Instr15_0[9]~DUPLICATE  ; mem_adress_in[9]  ; clk        ;
; N/A                                     ; None                                                ; 8.354 ns   ; Registrador:regb|Saida[28]           ; dsr_out[28]       ; clk        ;
; N/A                                     ; None                                                ; 8.343 ns   ; Instr_Reg:ir|Instr15_0[5]            ; mem_adress_in[5]  ; clk        ;
; N/A                                     ; None                                                ; 8.300 ns   ; Instr_Reg:ir|Instr20_16[1]           ; mem_adress_in[17] ; clk        ;
; N/A                                     ; None                                                ; 8.295 ns   ; Instr_Reg:ir|Instr20_16[4]           ; mem_adress_in[20] ; clk        ;
; N/A                                     ; None                                                ; 8.226 ns   ; Registrador:mdr|Saida[12]            ; dlr_out[12]       ; clk        ;
; N/A                                     ; None                                                ; 8.223 ns   ; Registrador:pc|Saida[8]              ; mem_adress_in[8]  ; clk        ;
; N/A                                     ; None                                                ; 8.215 ns   ; Registrador:mdr|Saida[21]            ; dlr_out[21]       ; clk        ;
; N/A                                     ; None                                                ; 8.187 ns   ; Instr_Reg:ir|Instr15_0[8]            ; mem_adress_in[8]  ; clk        ;
; N/A                                     ; None                                                ; 8.180 ns   ; Registrador:mdr|Saida[12]            ; dsr_out[12]       ; clk        ;
; N/A                                     ; None                                                ; 8.172 ns   ; Registrador:aluout|Saida[15]         ; mem_adress_in[15] ; clk        ;
; N/A                                     ; None                                                ; 8.150 ns   ; Instr_Reg:ir|Instr20_16[0]           ; mem_adress_in[16] ; clk        ;
; N/A                                     ; None                                                ; 8.150 ns   ; Registrador:pc|Saida[7]              ; mem_adress_in[7]  ; clk        ;
; N/A                                     ; None                                                ; 8.093 ns   ; Registrador:mdr|Saida[17]            ; dsr_out[17]       ; clk        ;
; N/A                                     ; None                                                ; 8.088 ns   ; Registrador:pc|Saida[5]              ; mem_adress_in[5]  ; clk        ;
; N/A                                     ; None                                                ; 8.078 ns   ; Registrador:mdr|Saida[16]            ; dsr_out[16]       ; clk        ;
; N/A                                     ; None                                                ; 8.078 ns   ; Registrador:mdr|Saida[14]            ; dsr_out[14]       ; clk        ;
; N/A                                     ; None                                                ; 8.039 ns   ; Registrador:regb|Saida[24]           ; dsr_out[24]       ; clk        ;
; N/A                                     ; None                                                ; 8.019 ns   ; Instr_Reg:ir|Instr15_0[1]            ; mem_adress_in[1]  ; clk        ;
; N/A                                     ; None                                                ; 8.017 ns   ; Registrador:regb|Saida[18]           ; dsr_out[18]       ; clk        ;
; N/A                                     ; None                                                ; 8.016 ns   ; Instr_Reg:ir|Instr25_21[0]           ; rs[0]             ; clk        ;
; N/A                                     ; None                                                ; 8.014 ns   ; Registrador:pc|Saida[3]              ; mem_adress_in[3]  ; clk        ;
; N/A                                     ; None                                                ; 8.012 ns   ; Instr_Reg:ir|Instr15_0[10]~DUPLICATE ; mem_adress_in[10] ; clk        ;
; N/A                                     ; None                                                ; 8.009 ns   ; Registrador:regb|Saida[12]           ; dsr_out[12]       ; clk        ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                      ;                   ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+-------------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------+----------------------+----------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From  ; To                   ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------+----------------------+----------+
; N/A                                     ; None                                                ; -2.642 ns ; reset ; mult:MULT|sub[64]    ; clk      ;
; N/A                                     ; None                                                ; -2.679 ns ; reset ; div:DIV|divisor[35]  ; clk      ;
; N/A                                     ; None                                                ; -2.684 ns ; reset ; div:DIV|divisor[31]  ; clk      ;
; N/A                                     ; None                                                ; -2.685 ns ; reset ; div:DIV|divisor[32]  ; clk      ;
; N/A                                     ; None                                                ; -2.849 ns ; reset ; mult:MULT|add[64]    ; clk      ;
; N/A                                     ; None                                                ; -2.862 ns ; reset ; mult:MULT|add[63]    ; clk      ;
; N/A                                     ; None                                                ; -2.880 ns ; reset ; div:DIV|dividend[58] ; clk      ;
; N/A                                     ; None                                                ; -2.882 ns ; reset ; mult:MULT|low[4]     ; clk      ;
; N/A                                     ; None                                                ; -2.887 ns ; reset ; mult:MULT|add[59]    ; clk      ;
; N/A                                     ; None                                                ; -2.902 ns ; reset ; mult:MULT|low[23]    ; clk      ;
; N/A                                     ; None                                                ; -2.905 ns ; reset ; div:DIV|dividend[31] ; clk      ;
; N/A                                     ; None                                                ; -2.913 ns ; reset ; mult:MULT|low[19]    ; clk      ;
; N/A                                     ; None                                                ; -2.925 ns ; reset ; div:DIV|divisor[34]  ; clk      ;
; N/A                                     ; None                                                ; -2.929 ns ; reset ; div:DIV|divisor[33]  ; clk      ;
; N/A                                     ; None                                                ; -2.934 ns ; reset ; mult:MULT|low[5]     ; clk      ;
; N/A                                     ; None                                                ; -2.934 ns ; reset ; mult:MULT|low[22]    ; clk      ;
; N/A                                     ; None                                                ; -2.942 ns ; reset ; div:DIV|divisor[61]  ; clk      ;
; N/A                                     ; None                                                ; -2.961 ns ; reset ; div:DIV|dividend[23] ; clk      ;
; N/A                                     ; None                                                ; -2.976 ns ; reset ; mult:MULT|prod[30]   ; clk      ;
; N/A                                     ; None                                                ; -2.977 ns ; reset ; mult:MULT|sub[38]    ; clk      ;
; N/A                                     ; None                                                ; -2.977 ns ; reset ; mult:MULT|add[38]    ; clk      ;
; N/A                                     ; None                                                ; -2.978 ns ; reset ; mult:MULT|mult_end   ; clk      ;
; N/A                                     ; None                                                ; -2.999 ns ; reset ; mult:MULT|low[21]    ; clk      ;
; N/A                                     ; None                                                ; -3.000 ns ; reset ; div:DIV|divisor[49]  ; clk      ;
; N/A                                     ; None                                                ; -3.000 ns ; reset ; div:DIV|divisor[44]  ; clk      ;
; N/A                                     ; None                                                ; -3.005 ns ; reset ; mult:MULT|sub[36]    ; clk      ;
; N/A                                     ; None                                                ; -3.013 ns ; reset ; mult:MULT|cont[0]    ; clk      ;
; N/A                                     ; None                                                ; -3.016 ns ; reset ; div:DIV|dividend[62] ; clk      ;
; N/A                                     ; None                                                ; -3.016 ns ; reset ; div:DIV|dividend[59] ; clk      ;
; N/A                                     ; None                                                ; -3.020 ns ; reset ; div:DIV|dividend[61] ; clk      ;
; N/A                                     ; None                                                ; -3.020 ns ; reset ; div:DIV|dividend[55] ; clk      ;
; N/A                                     ; None                                                ; -3.021 ns ; reset ; mult:MULT|sub[63]    ; clk      ;
; N/A                                     ; None                                                ; -3.023 ns ; reset ; div:DIV|dividend[57] ; clk      ;
; N/A                                     ; None                                                ; -3.023 ns ; reset ; div:DIV|dividend[56] ; clk      ;
; N/A                                     ; None                                                ; -3.044 ns ; reset ; mult:MULT|sub[58]    ; clk      ;
; N/A                                     ; None                                                ; -3.044 ns ; reset ; mult:MULT|add[58]    ; clk      ;
; N/A                                     ; None                                                ; -3.051 ns ; reset ; div:DIV|divisor[37]  ; clk      ;
; N/A                                     ; None                                                ; -3.058 ns ; reset ; div:DIV|divisor[36]  ; clk      ;
; N/A                                     ; None                                                ; -3.059 ns ; reset ; div:DIV|divisor[59]  ; clk      ;
; N/A                                     ; None                                                ; -3.063 ns ; reset ; div:DIV|divisor[39]  ; clk      ;
; N/A                                     ; None                                                ; -3.068 ns ; reset ; div:DIV|divisor[60]  ; clk      ;
; N/A                                     ; None                                                ; -3.083 ns ; reset ; div:DIV|divisor[54]  ; clk      ;
; N/A                                     ; None                                                ; -3.091 ns ; reset ; mult:MULT|sub[44]    ; clk      ;
; N/A                                     ; None                                                ; -3.093 ns ; reset ; mult:MULT|add[45]    ; clk      ;
; N/A                                     ; None                                                ; -3.097 ns ; reset ; div:DIV|div_end      ; clk      ;
; N/A                                     ; None                                                ; -3.135 ns ; reset ; mult:MULT|add[36]    ; clk      ;
; N/A                                     ; None                                                ; -3.147 ns ; reset ; div:DIV|divisor[50]  ; clk      ;
; N/A                                     ; None                                                ; -3.178 ns ; reset ; mult:MULT|cont[14]   ; clk      ;
; N/A                                     ; None                                                ; -3.188 ns ; reset ; mult:MULT|low[18]    ; clk      ;
; N/A                                     ; None                                                ; -3.191 ns ; reset ; div:DIV|divisor[43]  ; clk      ;
; N/A                                     ; None                                                ; -3.194 ns ; reset ; div:DIV|divisor[38]  ; clk      ;
; N/A                                     ; None                                                ; -3.201 ns ; reset ; div:DIV|divisor[40]  ; clk      ;
; N/A                                     ; None                                                ; -3.208 ns ; reset ; div:DIV|divisor[42]  ; clk      ;
; N/A                                     ; None                                                ; -3.208 ns ; reset ; div:DIV|divisor[41]  ; clk      ;
; N/A                                     ; None                                                ; -3.209 ns ; reset ; div:DIV|divisor[58]  ; clk      ;
; N/A                                     ; None                                                ; -3.213 ns ; reset ; div:DIV|divisor[53]  ; clk      ;
; N/A                                     ; None                                                ; -3.218 ns ; reset ; div:DIV|divisor[52]  ; clk      ;
; N/A                                     ; None                                                ; -3.220 ns ; reset ; div:DIV|dividend[18] ; clk      ;
; N/A                                     ; None                                                ; -3.221 ns ; reset ; div:DIV|divisor[55]  ; clk      ;
; N/A                                     ; None                                                ; -3.223 ns ; reset ; div:DIV|dividend[17] ; clk      ;
; N/A                                     ; None                                                ; -3.225 ns ; reset ; div:DIV|divisor[51]  ; clk      ;
; N/A                                     ; None                                                ; -3.226 ns ; reset ; div:DIV|dividend[20] ; clk      ;
; N/A                                     ; None                                                ; -3.227 ns ; reset ; mult:MULT|cont[24]   ; clk      ;
; N/A                                     ; None                                                ; -3.227 ns ; reset ; div:DIV|divisor[56]  ; clk      ;
; N/A                                     ; None                                                ; -3.228 ns ; reset ; div:DIV|divisor[57]  ; clk      ;
; N/A                                     ; None                                                ; -3.231 ns ; reset ; div:DIV|dividend[21] ; clk      ;
; N/A                                     ; None                                                ; -3.232 ns ; reset ; div:DIV|dividend[22] ; clk      ;
; N/A                                     ; None                                                ; -3.235 ns ; reset ; mult:MULT|cont[31]   ; clk      ;
; N/A                                     ; None                                                ; -3.235 ns ; reset ; mult:MULT|cont[17]   ; clk      ;
; N/A                                     ; None                                                ; -3.255 ns ; reset ; mult:MULT|add[34]    ; clk      ;
; N/A                                     ; None                                                ; -3.255 ns ; reset ; mult:MULT|sub[34]    ; clk      ;
; N/A                                     ; None                                                ; -3.272 ns ; reset ; div:DIV|divisor[48]  ; clk      ;
; N/A                                     ; None                                                ; -3.273 ns ; reset ; mult:MULT|cont[16]   ; clk      ;
; N/A                                     ; None                                                ; -3.275 ns ; reset ; div:DIV|divisor[47]  ; clk      ;
; N/A                                     ; None                                                ; -3.297 ns ; reset ; mult:MULT|add[44]    ; clk      ;
; N/A                                     ; None                                                ; -3.299 ns ; reset ; mult:MULT|sub[45]    ; clk      ;
; N/A                                     ; None                                                ; -3.304 ns ; reset ; div:DIV|quotient[0]  ; clk      ;
; N/A                                     ; None                                                ; -3.324 ns ; reset ; div:DIV|divisor[45]  ; clk      ;
; N/A                                     ; None                                                ; -3.334 ns ; reset ; div:DIV|flagdiv      ; clk      ;
; N/A                                     ; None                                                ; -3.337 ns ; reset ; div:DIV|dividend[30] ; clk      ;
; N/A                                     ; None                                                ; -3.339 ns ; reset ; mult:MULT|cont[21]   ; clk      ;
; N/A                                     ; None                                                ; -3.339 ns ; reset ; div:DIV|dividend[29] ; clk      ;
; N/A                                     ; None                                                ; -3.340 ns ; reset ; mult:MULT|add[43]    ; clk      ;
; N/A                                     ; None                                                ; -3.343 ns ; reset ; div:DIV|dividend[24] ; clk      ;
; N/A                                     ; None                                                ; -3.347 ns ; reset ; div:DIV|dividend[27] ; clk      ;
; N/A                                     ; None                                                ; -3.350 ns ; reset ; div:DIV|dividend[7]  ; clk      ;
; N/A                                     ; None                                                ; -3.352 ns ; reset ; div:DIV|dividend[25] ; clk      ;
; N/A                                     ; None                                                ; -3.353 ns ; reset ; div:DIV|dividend[26] ; clk      ;
; N/A                                     ; None                                                ; -3.359 ns ; reset ; mult:MULT|cont[23]   ; clk      ;
; N/A                                     ; None                                                ; -3.359 ns ; reset ; div:DIV|dividend[19] ; clk      ;
; N/A                                     ; None                                                ; -3.392 ns ; reset ; mult:MULT|cont[9]    ; clk      ;
; N/A                                     ; None                                                ; -3.416 ns ; reset ; mult:MULT|cont[11]   ; clk      ;
; N/A                                     ; None                                                ; -3.419 ns ; reset ; mult:MULT|cont[12]   ; clk      ;
; N/A                                     ; None                                                ; -3.429 ns ; reset ; div:DIV|divisor[46]  ; clk      ;
; N/A                                     ; None                                                ; -3.430 ns ; reset ; mult:MULT|cont[2]    ; clk      ;
; N/A                                     ; None                                                ; -3.433 ns ; reset ; mult:MULT|cont[30]   ; clk      ;
; N/A                                     ; None                                                ; -3.436 ns ; reset ; mult:MULT|cont[3]    ; clk      ;
; N/A                                     ; None                                                ; -3.436 ns ; reset ; mult:MULT|low[6]     ; clk      ;
; N/A                                     ; None                                                ; -3.444 ns ; reset ; mult:MULT|cont[25]   ; clk      ;
; N/A                                     ; None                                                ; -3.446 ns ; reset ; mult:MULT|prod[24]   ; clk      ;
; N/A                                     ; None                                                ; -3.454 ns ; reset ; mult:MULT|add[42]    ; clk      ;
; N/A                                     ; None                                                ; -3.464 ns ; reset ; mult:MULT|add[41]    ; clk      ;
; N/A                                     ; None                                                ; -3.471 ns ; reset ; mult:MULT|sub[43]    ; clk      ;
; N/A                                     ; None                                                ; -3.476 ns ; reset ; mult:MULT|cont[26]   ; clk      ;
; N/A                                     ; None                                                ; -3.493 ns ; reset ; div:DIV|dividend[41] ; clk      ;
; N/A                                     ; None                                                ; -3.495 ns ; reset ; div:DIV|dividend[10] ; clk      ;
; N/A                                     ; None                                                ; -3.498 ns ; reset ; div:DIV|dividend[9]  ; clk      ;
; N/A                                     ; None                                                ; -3.501 ns ; reset ; div:DIV|dividend[13] ; clk      ;
; N/A                                     ; None                                                ; -3.503 ns ; reset ; div:DIV|dividend[14] ; clk      ;
; N/A                                     ; None                                                ; -3.504 ns ; reset ; div:DIV|dividend[12] ; clk      ;
; N/A                                     ; None                                                ; -3.504 ns ; reset ; div:DIV|dividend[11] ; clk      ;
; N/A                                     ; None                                                ; -3.505 ns ; reset ; mult:MULT|add[60]    ; clk      ;
; N/A                                     ; None                                                ; -3.505 ns ; reset ; mult:MULT|sub[60]    ; clk      ;
; N/A                                     ; None                                                ; -3.515 ns ; reset ; div:DIV|dividend[2]  ; clk      ;
; N/A                                     ; None                                                ; -3.516 ns ; reset ; div:DIV|dividend[8]  ; clk      ;
; N/A                                     ; None                                                ; -3.517 ns ; reset ; div:DIV|dividend[5]  ; clk      ;
; N/A                                     ; None                                                ; -3.520 ns ; reset ; div:DIV|dividend[0]  ; clk      ;
; N/A                                     ; None                                                ; -3.521 ns ; reset ; mult:MULT|cont[1]    ; clk      ;
; N/A                                     ; None                                                ; -3.521 ns ; reset ; div:DIV|dividend[4]  ; clk      ;
; N/A                                     ; None                                                ; -3.523 ns ; reset ; div:DIV|dividend[1]  ; clk      ;
; N/A                                     ; None                                                ; -3.524 ns ; reset ; div:DIV|dividend[3]  ; clk      ;
; N/A                                     ; None                                                ; -3.524 ns ; reset ; div:DIV|dividend[6]  ; clk      ;
; N/A                                     ; None                                                ; -3.526 ns ; reset ; div:DIV|flag         ; clk      ;
; N/A                                     ; None                                                ; -3.526 ns ; reset ; div:DIV|high[17]     ; clk      ;
; N/A                                     ; None                                                ; -3.529 ns ; reset ; div:DIV|high[16]     ; clk      ;
; N/A                                     ; None                                                ; -3.541 ns ; reset ; mult:MULT|low[15]    ; clk      ;
; N/A                                     ; None                                                ; -3.541 ns ; reset ; div:DIV|high[15]     ; clk      ;
; N/A                                     ; None                                                ; -3.548 ns ; reset ; mult:MULT|cont[18]   ; clk      ;
; N/A                                     ; None                                                ; -3.548 ns ; reset ; div:DIV|quotient[30] ; clk      ;
; N/A                                     ; None                                                ; -3.555 ns ; reset ; div:DIV|high[31]     ; clk      ;
; N/A                                     ; None                                                ; -3.555 ns ; reset ; div:DIV|dividend[37] ; clk      ;
; N/A                                     ; None                                                ; -3.555 ns ; reset ; div:DIV|dividend[36] ; clk      ;
; N/A                                     ; None                                                ; -3.556 ns ; reset ; div:DIV|divisor[30]  ; clk      ;
; N/A                                     ; None                                                ; -3.556 ns ; reset ; div:DIV|divisor[29]  ; clk      ;
; N/A                                     ; None                                                ; -3.559 ns ; reset ; div:DIV|dividend[28] ; clk      ;
; N/A                                     ; None                                                ; -3.560 ns ; reset ; div:DIV|dividend[35] ; clk      ;
; N/A                                     ; None                                                ; -3.560 ns ; reset ; div:DIV|dividend[34] ; clk      ;
; N/A                                     ; None                                                ; -3.564 ns ; reset ; div:DIV|dividend[33] ; clk      ;
; N/A                                     ; None                                                ; -3.564 ns ; reset ; div:DIV|dividend[32] ; clk      ;
; N/A                                     ; None                                                ; -3.566 ns ; reset ; div:DIV|divisor[24]  ; clk      ;
; N/A                                     ; None                                                ; -3.566 ns ; reset ; div:DIV|divisor[23]  ; clk      ;
; N/A                                     ; None                                                ; -3.569 ns ; reset ; div:DIV|divisor[26]  ; clk      ;
; N/A                                     ; None                                                ; -3.569 ns ; reset ; div:DIV|divisor[28]  ; clk      ;
; N/A                                     ; None                                                ; -3.569 ns ; reset ; div:DIV|divisor[27]  ; clk      ;
; N/A                                     ; None                                                ; -3.569 ns ; reset ; div:DIV|divisor[25]  ; clk      ;
; N/A                                     ; None                                                ; -3.570 ns ; reset ; div:DIV|dividend[39] ; clk      ;
; N/A                                     ; None                                                ; -3.570 ns ; reset ; div:DIV|dividend[38] ; clk      ;
; N/A                                     ; None                                                ; -3.573 ns ; reset ; mult:MULT|low[12]    ; clk      ;
; N/A                                     ; None                                                ; -3.578 ns ; reset ; mult:MULT|low[16]    ; clk      ;
; N/A                                     ; None                                                ; -3.585 ns ; reset ; mult:MULT|cont[5]    ; clk      ;
; N/A                                     ; None                                                ; -3.590 ns ; reset ; mult:MULT|cont[7]    ; clk      ;
; N/A                                     ; None                                                ; -3.616 ns ; reset ; mult:MULT|cont[4]    ; clk      ;
; N/A                                     ; None                                                ; -3.617 ns ; reset ; div:DIV|high[3]      ; clk      ;
; N/A                                     ; None                                                ; -3.618 ns ; reset ; mult:MULT|low[26]    ; clk      ;
; N/A                                     ; None                                                ; -3.618 ns ; reset ; mult:MULT|low[27]    ; clk      ;
; N/A                                     ; None                                                ; -3.618 ns ; reset ; mult:MULT|low[17]    ; clk      ;
; N/A                                     ; None                                                ; -3.619 ns ; reset ; mult:MULT|cont[19]   ; clk      ;
; N/A                                     ; None                                                ; -3.623 ns ; reset ; mult:MULT|low[2]     ; clk      ;
; N/A                                     ; None                                                ; -3.623 ns ; reset ; div:DIV|dividend[16] ; clk      ;
; N/A                                     ; None                                                ; -3.623 ns ; reset ; div:DIV|dividend[15] ; clk      ;
; N/A                                     ; None                                                ; -3.628 ns ; reset ; mult:MULT|cont[6]    ; clk      ;
; N/A                                     ; None                                                ; -3.632 ns ; reset ; mult:MULT|add[57]    ; clk      ;
; N/A                                     ; None                                                ; -3.635 ns ; reset ; mult:MULT|sub[55]    ; clk      ;
; N/A                                     ; None                                                ; -3.637 ns ; reset ; div:DIV|quotient[4]  ; clk      ;
; N/A                                     ; None                                                ; -3.637 ns ; reset ; div:DIV|quotient[5]  ; clk      ;
; N/A                                     ; None                                                ; -3.638 ns ; reset ; div:DIV|quotient[2]  ; clk      ;
; N/A                                     ; None                                                ; -3.638 ns ; reset ; div:DIV|quotient[3]  ; clk      ;
; N/A                                     ; None                                                ; -3.639 ns ; reset ; mult:MULT|add[55]    ; clk      ;
; N/A                                     ; None                                                ; -3.639 ns ; reset ; mult:MULT|add[53]    ; clk      ;
; N/A                                     ; None                                                ; -3.643 ns ; reset ; div:DIV|quotient[1]  ; clk      ;
; N/A                                     ; None                                                ; -3.643 ns ; reset ; div:DIV|divisor[19]  ; clk      ;
; N/A                                     ; None                                                ; -3.646 ns ; reset ; div:DIV|divisor[2]   ; clk      ;
; N/A                                     ; None                                                ; -3.646 ns ; reset ; div:DIV|divisor[1]   ; clk      ;
; N/A                                     ; None                                                ; -3.650 ns ; reset ; div:DIV|quotient[9]  ; clk      ;
; N/A                                     ; None                                                ; -3.650 ns ; reset ; div:DIV|quotient[8]  ; clk      ;
; N/A                                     ; None                                                ; -3.650 ns ; reset ; mult:MULT|add[48]    ; clk      ;
; N/A                                     ; None                                                ; -3.651 ns ; reset ; div:DIV|quotient[6]  ; clk      ;
; N/A                                     ; None                                                ; -3.651 ns ; reset ; div:DIV|quotient[7]  ; clk      ;
; N/A                                     ; None                                                ; -3.651 ns ; reset ; mult:MULT|sub[48]    ; clk      ;
; N/A                                     ; None                                                ; -3.652 ns ; reset ; div:DIV|divisor[21]  ; clk      ;
; N/A                                     ; None                                                ; -3.652 ns ; reset ; div:DIV|divisor[20]  ; clk      ;
; N/A                                     ; None                                                ; -3.653 ns ; reset ; mult:MULT|low[1]     ; clk      ;
; N/A                                     ; None                                                ; -3.653 ns ; reset ; div:DIV|divisor[0]   ; clk      ;
; N/A                                     ; None                                                ; -3.653 ns ; reset ; div:DIV|divisor[22]  ; clk      ;
; N/A                                     ; None                                                ; -3.662 ns ; reset ; mult:MULT|sub[49]    ; clk      ;
; N/A                                     ; None                                                ; -3.662 ns ; reset ; mult:MULT|add[49]    ; clk      ;
; N/A                                     ; None                                                ; -3.665 ns ; reset ; mult:MULT|add[40]    ; clk      ;
; N/A                                     ; None                                                ; -3.665 ns ; reset ; mult:MULT|add[51]    ; clk      ;
; N/A                                     ; None                                                ; -3.665 ns ; reset ; mult:MULT|sub[50]    ; clk      ;
; N/A                                     ; None                                                ; -3.668 ns ; reset ; div:DIV|divisor[16]  ; clk      ;
; N/A                                     ; None                                                ; -3.668 ns ; reset ; div:DIV|divisor[15]  ; clk      ;
; N/A                                     ; None                                                ; -3.669 ns ; reset ; div:DIV|divisor[18]  ; clk      ;
; N/A                                     ; None                                                ; -3.669 ns ; reset ; div:DIV|divisor[17]  ; clk      ;
; N/A                                     ; None                                                ; -3.670 ns ; reset ; mult:MULT|sub[51]    ; clk      ;
; N/A                                     ; None                                                ; -3.671 ns ; reset ; mult:MULT|sub[53]    ; clk      ;
; N/A                                     ; None                                                ; -3.671 ns ; reset ; mult:MULT|sub[42]    ; clk      ;
; N/A                                     ; None                                                ; -3.674 ns ; reset ; div:DIV|divisor[3]   ; clk      ;
; N/A                                     ; None                                                ; -3.674 ns ; reset ; div:DIV|divisor[14]  ; clk      ;
; N/A                                     ; None                                                ; -3.675 ns ; reset ; mult:MULT|sub[35]    ; clk      ;
; N/A                                     ; None                                                ; -3.675 ns ; reset ; mult:MULT|add[33]    ; clk      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;       ;                      ;          ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------+----------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat May 18 04:40:29 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off cpu -c cpu --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "control:ctrl|pcsrc[0]" is a latch
    Warning: Node "control:ctrl|pcsrc[2]" is a latch
    Warning: Node "control:ctrl|pcsrc[1]" is a latch
    Warning: Node "control:ctrl|alulogic[0]" is a latch
    Warning: Node "control:ctrl|pcwrite" is a latch
    Warning: Node "control:ctrl|alulogic[1]" is a latch
    Warning: Node "control:ctrl|pcwritecond" is a latch
    Warning: Node "control:ctrl|alusrcb[2]" is a latch
    Warning: Node "control:ctrl|aluoutwrite" is a latch
    Warning: Node "control:ctrl|aluop[2]" is a latch
    Warning: Node "control:ctrl|aluop[1]" is a latch
    Warning: Node "control:ctrl|aluop[0]" is a latch
    Warning: Node "control:ctrl|mdrwrite" is a latch
    Warning: Node "control:ctrl|irwrite" is a latch
    Warning: Node "control:ctrl|epcwrite" is a latch
    Warning: Node "control:ctrl|alusrca[0]" is a latch
    Warning: Node "control:ctrl|alusrca[1]" is a latch
    Warning: Node "control:ctrl|nextState[0]" is a latch
    Warning: Node "control:ctrl|nextState[2]" is a latch
    Warning: Node "control:ctrl|nextState[3]" is a latch
    Warning: Node "control:ctrl|nextState[1]" is a latch
    Warning: Node "control:ctrl|alusrcb[1]" is a latch
    Warning: Node "control:ctrl|alusrcb[0]" is a latch
    Warning: Node "control:ctrl|nextState[5]" is a latch
    Warning: Node "control:ctrl|nextState[4]" is a latch
    Warning: Node "control:ctrl|memrw" is a latch
    Warning: Node "control:ctrl|inccontrol" is a latch
    Warning: Node "control:ctrl|iord[2]" is a latch
    Warning: Node "control:ctrl|iord[1]" is a latch
    Warning: Node "control:ctrl|iord[0]" is a latch
    Warning: Node "control:ctrl|regwrite" is a latch
    Warning: Node "control:ctrl|dsrcontrol[1]" is a latch
    Warning: Node "control:ctrl|dlrcontrol[1]" is a latch
    Warning: Node "control:ctrl|regdest[1]" is a latch
    Warning: Node "control:ctrl|regdest[0]" is a latch
    Warning: Node "control:ctrl|memtoreg[1]" is a latch
    Warning: Node "control:ctrl|memtoreg[0]" is a latch
    Warning: Node "control:ctrl|memtoreg[2]" is a latch
    Warning: Node "control:ctrl|muxhigh" is a latch
    Warning: Node "control:ctrl|highwrite" is a latch
    Warning: Node "control:ctrl|dloadab" is a latch
    Warning: Node "control:ctrl|mloadab" is a latch
    Warning: Node "control:ctrl|dsrcontrol[0]" is a latch
    Warning: Node "control:ctrl|shiftcontrol[0]" is a latch
    Warning: Node "control:ctrl|shiftcontrol[2]" is a latch
    Warning: Node "control:ctrl|shiftcontrol[1]" is a latch
    Warning: Node "control:ctrl|shamtcontrol" is a latch
    Warning: Node "control:ctrl|dlrcontrol[0]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 40 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "control:ctrl|Mux5~2" as buffer
    Info: Detected gated clock "control:ctrl|WideOr26~0" as buffer
    Info: Detected gated clock "control:ctrl|Equal1~0" as buffer
    Info: Detected gated clock "control:ctrl|Mux5~3" as buffer
    Info: Detected gated clock "control:ctrl|WideOr28~0" as buffer
    Info: Detected gated clock "control:ctrl|Equal1~1" as buffer
    Info: Detected ripple clock "Instr_Reg:ir|Instr31_26[5]" as buffer
    Info: Detected gated clock "control:ctrl|Mux5~4" as buffer
    Info: Detected ripple clock "Instr_Reg:ir|Instr31_26[1]" as buffer
    Info: Detected gated clock "control:ctrl|Mux6~2" as buffer
    Info: Detected ripple clock "Instr_Reg:ir|Instr31_26[4]" as buffer
    Info: Detected gated clock "control:ctrl|Mux5~0" as buffer
    Info: Detected gated clock "control:ctrl|Mux5~1" as buffer
    Info: Detected ripple clock "Instr_Reg:ir|Instr31_26[0]" as buffer
    Info: Detected ripple clock "Instr_Reg:ir|Instr31_26[3]" as buffer
    Info: Detected ripple clock "Instr_Reg:ir|Instr31_26[2]" as buffer
    Info: Detected gated clock "control:ctrl|Mux5~5" as buffer
    Info: Detected gated clock "control:ctrl|WideOr7~0" as buffer
    Info: Detected gated clock "control:ctrl|Mux11~1" as buffer
    Info: Detected gated clock "control:ctrl|Decoder1~0" as buffer
    Info: Detected gated clock "control:ctrl|Mux11~2" as buffer
    Info: Detected gated clock "control:ctrl|Mux11~0" as buffer
    Info: Detected ripple clock "Instr_Reg:ir|Instr15_0[5]" as buffer
    Info: Detected ripple clock "Instr_Reg:ir|Instr15_0[4]" as buffer
    Info: Detected ripple clock "Instr_Reg:ir|Instr15_0[3]" as buffer
    Info: Detected ripple clock "Instr_Reg:ir|Instr15_0[1]" as buffer
    Info: Detected gated clock "control:ctrl|Mux11~3" as buffer
    Info: Detected gated clock "control:ctrl|WideOr84~1" as buffer
    Info: Detected ripple clock "Instr_Reg:ir|Instr15_0[2]" as buffer
    Info: Detected gated clock "control:ctrl|Decoder2~10" as buffer
    Info: Detected gated clock "control:ctrl|WideOr84~0" as buffer
    Info: Detected ripple clock "control:ctrl|state[4]" as buffer
    Info: Detected ripple clock "control:ctrl|state[5]" as buffer
    Info: Detected gated clock "control:ctrl|Mux6~0" as buffer
    Info: Detected gated clock "control:ctrl|Decoder2~1" as buffer
    Info: Detected ripple clock "control:ctrl|state[1]" as buffer
    Info: Detected ripple clock "control:ctrl|state[3]" as buffer
    Info: Detected ripple clock "control:ctrl|state[2]" as buffer
    Info: Detected ripple clock "control:ctrl|state[0]" as buffer
    Info: Detected ripple clock "Instr_Reg:ir|Instr15_0[0]" as buffer
Info: Clock "clk" has Internal fmax of 44.95 MHz between source register "control:ctrl|alusrcb[2]" and destination register "control:ctrl|nextState[5]" (period= 22.248 ns)
    Info: + Longest register to register delay is 9.162 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X14_Y10_N8; Fanout = 100; REG Node = 'control:ctrl|alusrcb[2]'
        Info: 2: + IC(0.715 ns) + CELL(0.228 ns) = 0.943 ns; Loc. = LCCOMB_X13_Y13_N2; Fanout = 3; COMB Node = 'mux32_8x1:mux_alusrcb|out[0]~0'
        Info: 3: + IC(0.374 ns) + CELL(0.053 ns) = 1.370 ns; Loc. = LCCOMB_X13_Y13_N22; Fanout = 3; COMB Node = 'Ula32:alu|carry_temp[0]~1'
        Info: 4: + IC(0.224 ns) + CELL(0.225 ns) = 1.819 ns; Loc. = LCCOMB_X13_Y13_N26; Fanout = 6; COMB Node = 'Ula32:alu|carry_temp[1]~2'
        Info: 5: + IC(0.356 ns) + CELL(0.272 ns) = 2.447 ns; Loc. = LCCOMB_X14_Y13_N10; Fanout = 2; COMB Node = 'Ula32:alu|carry_temp[4]~4'
        Info: 6: + IC(0.358 ns) + CELL(0.346 ns) = 3.151 ns; Loc. = LCCOMB_X13_Y13_N24; Fanout = 4; COMB Node = 'Ula32:alu|carry_temp[5]~6'
        Info: 7: + IC(0.313 ns) + CELL(0.053 ns) = 3.517 ns; Loc. = LCCOMB_X13_Y13_N16; Fanout = 4; COMB Node = 'Ula32:alu|carry_temp[7]~7'
        Info: 8: + IC(0.235 ns) + CELL(0.053 ns) = 3.805 ns; Loc. = LCCOMB_X13_Y13_N0; Fanout = 4; COMB Node = 'Ula32:alu|carry_temp[9]~42'
        Info: 9: + IC(0.234 ns) + CELL(0.053 ns) = 4.092 ns; Loc. = LCCOMB_X13_Y13_N12; Fanout = 4; COMB Node = 'Ula32:alu|carry_temp[11]~8'
        Info: 10: + IC(0.502 ns) + CELL(0.053 ns) = 4.647 ns; Loc. = LCCOMB_X10_Y13_N18; Fanout = 4; COMB Node = 'Ula32:alu|carry_temp[13]~9'
        Info: 11: + IC(0.281 ns) + CELL(0.346 ns) = 5.274 ns; Loc. = LCCOMB_X10_Y13_N24; Fanout = 4; COMB Node = 'Ula32:alu|carry_temp[15]~10'
        Info: 12: + IC(0.260 ns) + CELL(0.346 ns) = 5.880 ns; Loc. = LCCOMB_X10_Y13_N14; Fanout = 4; COMB Node = 'Ula32:alu|carry_temp[17]~11'
        Info: 13: + IC(0.211 ns) + CELL(0.053 ns) = 6.144 ns; Loc. = LCCOMB_X10_Y13_N0; Fanout = 4; COMB Node = 'Ula32:alu|carry_temp[19]~12'
        Info: 14: + IC(0.211 ns) + CELL(0.053 ns) = 6.408 ns; Loc. = LCCOMB_X10_Y13_N4; Fanout = 4; COMB Node = 'Ula32:alu|carry_temp[21]~13'
        Info: 15: + IC(0.301 ns) + CELL(0.053 ns) = 6.762 ns; Loc. = LCCOMB_X9_Y13_N14; Fanout = 4; COMB Node = 'Ula32:alu|carry_temp[23]~14'
        Info: 16: + IC(0.214 ns) + CELL(0.053 ns) = 7.029 ns; Loc. = LCCOMB_X9_Y13_N4; Fanout = 4; COMB Node = 'Ula32:alu|carry_temp[25]~15'
        Info: 17: + IC(0.215 ns) + CELL(0.053 ns) = 7.297 ns; Loc. = LCCOMB_X9_Y13_N30; Fanout = 4; COMB Node = 'Ula32:alu|carry_temp[27]~16'
        Info: 18: + IC(0.227 ns) + CELL(0.053 ns) = 7.577 ns; Loc. = LCCOMB_X9_Y13_N20; Fanout = 7; COMB Node = 'Ula32:alu|carry_temp[29]~17'
        Info: 19: + IC(0.245 ns) + CELL(0.053 ns) = 7.875 ns; Loc. = LCCOMB_X9_Y13_N22; Fanout = 3; COMB Node = 'Ula32:alu|carry_temp[30]~19'
        Info: 20: + IC(0.253 ns) + CELL(0.228 ns) = 8.356 ns; Loc. = LCCOMB_X9_Y13_N26; Fanout = 2; COMB Node = 'control:ctrl|Mux6~48'
        Info: 21: + IC(0.233 ns) + CELL(0.053 ns) = 8.642 ns; Loc. = LCCOMB_X9_Y13_N0; Fanout = 1; COMB Node = 'control:ctrl|Mux0~0'
        Info: 22: + IC(0.209 ns) + CELL(0.053 ns) = 8.904 ns; Loc. = LCCOMB_X9_Y13_N16; Fanout = 1; COMB Node = 'control:ctrl|Mux0~4'
        Info: 23: + IC(0.205 ns) + CELL(0.053 ns) = 9.162 ns; Loc. = LCCOMB_X9_Y13_N12; Fanout = 1; REG Node = 'control:ctrl|nextState[5]'
        Info: Total cell delay = 2.786 ns ( 30.41 % )
        Info: Total interconnect delay = 6.376 ns ( 69.59 % )
    Info: - Smallest clock skew is -1.299 ns
        Info: + Shortest clock path from clock "clk" to destination register is 5.285 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(0.989 ns) + CELL(0.712 ns) = 2.555 ns; Loc. = LCFF_X7_Y10_N29; Fanout = 55; REG Node = 'control:ctrl|state[4]'
            Info: 3: + IC(0.543 ns) + CELL(0.053 ns) = 3.151 ns; Loc. = LCCOMB_X10_Y10_N16; Fanout = 3; COMB Node = 'control:ctrl|Mux11~1'
            Info: 4: + IC(0.268 ns) + CELL(0.272 ns) = 3.691 ns; Loc. = LCCOMB_X10_Y10_N2; Fanout = 1; COMB Node = 'control:ctrl|Mux11~3'
            Info: 5: + IC(1.366 ns) + CELL(0.228 ns) = 5.285 ns; Loc. = LCCOMB_X9_Y13_N12; Fanout = 1; REG Node = 'control:ctrl|nextState[5]'
            Info: Total cell delay = 2.119 ns ( 40.09 % )
            Info: Total interconnect delay = 3.166 ns ( 59.91 % )
        Info: - Longest clock path from clock "clk" to source register is 6.584 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(1.055 ns) + CELL(0.712 ns) = 2.621 ns; Loc. = LCFF_X13_Y10_N19; Fanout = 79; REG Node = 'control:ctrl|state[1]'
            Info: 3: + IC(0.558 ns) + CELL(0.225 ns) = 3.404 ns; Loc. = LCCOMB_X11_Y10_N16; Fanout = 6; COMB Node = 'control:ctrl|Mux6~0'
            Info: 4: + IC(0.590 ns) + CELL(0.228 ns) = 4.222 ns; Loc. = LCCOMB_X9_Y10_N22; Fanout = 1; COMB Node = 'control:ctrl|Decoder2~0'
            Info: 5: + IC(1.393 ns) + CELL(0.000 ns) = 5.615 ns; Loc. = CLKCTRL_G2; Fanout = 42; COMB Node = 'control:ctrl|Decoder2~0clkctrl'
            Info: 6: + IC(0.916 ns) + CELL(0.053 ns) = 6.584 ns; Loc. = LCCOMB_X14_Y10_N8; Fanout = 100; REG Node = 'control:ctrl|alusrcb[2]'
            Info: Total cell delay = 2.072 ns ( 31.47 % )
            Info: Total interconnect delay = 4.512 ns ( 68.53 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.663 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "control:ctrl|state[4]" and destination pin or register "control:ctrl|nextState[2]" for clock "clk" (Hold time is 5.421 ns)
    Info: + Largest clock skew is 6.465 ns
        Info: + Longest clock path from clock "clk" to destination register is 8.926 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(0.828 ns) + CELL(0.712 ns) = 2.394 ns; Loc. = LCFF_X5_Y10_N7; Fanout = 11; REG Node = 'Instr_Reg:ir|Instr31_26[5]'
            Info: 3: + IC(0.522 ns) + CELL(0.053 ns) = 2.969 ns; Loc. = LCCOMB_X1_Y10_N6; Fanout = 6; COMB Node = 'control:ctrl|Mux6~2'
            Info: 4: + IC(0.761 ns) + CELL(0.228 ns) = 3.958 ns; Loc. = LCCOMB_X10_Y10_N10; Fanout = 1; COMB Node = 'control:ctrl|Mux5~1'
            Info: 5: + IC(0.263 ns) + CELL(0.357 ns) = 4.578 ns; Loc. = LCCOMB_X10_Y10_N24; Fanout = 2; COMB Node = 'control:ctrl|Mux11~2'
            Info: 6: + IC(1.130 ns) + CELL(0.357 ns) = 6.065 ns; Loc. = LCCOMB_X10_Y10_N0; Fanout = 1; COMB Node = 'control:ctrl|Mux5~6'
            Info: 7: + IC(1.721 ns) + CELL(0.000 ns) = 7.786 ns; Loc. = CLKCTRL_G0; Fanout = 5; COMB Node = 'control:ctrl|Mux5~6clkctrl'
            Info: 8: + IC(0.915 ns) + CELL(0.225 ns) = 8.926 ns; Loc. = LCCOMB_X7_Y10_N26; Fanout = 1; REG Node = 'control:ctrl|nextState[2]'
            Info: Total cell delay = 2.786 ns ( 31.21 % )
            Info: Total interconnect delay = 6.140 ns ( 68.79 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.461 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(0.989 ns) + CELL(0.618 ns) = 2.461 ns; Loc. = LCFF_X7_Y10_N29; Fanout = 55; REG Node = 'control:ctrl|state[4]'
            Info: Total cell delay = 1.472 ns ( 59.81 % )
            Info: Total interconnect delay = 0.989 ns ( 40.19 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.950 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X7_Y10_N29; Fanout = 55; REG Node = 'control:ctrl|state[4]'
        Info: 2: + IC(0.548 ns) + CELL(0.154 ns) = 0.702 ns; Loc. = LCCOMB_X7_Y10_N20; Fanout = 1; COMB Node = 'control:ctrl|Mux3~4'
        Info: 3: + IC(0.195 ns) + CELL(0.053 ns) = 0.950 ns; Loc. = LCCOMB_X7_Y10_N26; Fanout = 1; REG Node = 'control:ctrl|nextState[2]'
        Info: Total cell delay = 0.207 ns ( 21.79 % )
        Info: Total interconnect delay = 0.743 ns ( 78.21 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "mult:MULT|low[19]" (data pin = "reset", clock pin = "clk") is 11.088 ns
    Info: + Longest pin to register delay is 13.474 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_M21; Fanout = 704; PIN Node = 'reset'
        Info: 2: + IC(4.366 ns) + CELL(0.516 ns) = 5.746 ns; Loc. = LCCOMB_X3_Y11_N0; Fanout = 2; COMB Node = 'mult:MULT|Add3~2'
        Info: 3: + IC(0.000 ns) + CELL(0.035 ns) = 5.781 ns; Loc. = LCCOMB_X3_Y11_N2; Fanout = 2; COMB Node = 'mult:MULT|Add3~6'
        Info: 4: + IC(0.000 ns) + CELL(0.035 ns) = 5.816 ns; Loc. = LCCOMB_X3_Y11_N4; Fanout = 2; COMB Node = 'mult:MULT|Add3~10'
        Info: 5: + IC(0.000 ns) + CELL(0.035 ns) = 5.851 ns; Loc. = LCCOMB_X3_Y11_N6; Fanout = 2; COMB Node = 'mult:MULT|Add3~14'
        Info: 6: + IC(0.000 ns) + CELL(0.035 ns) = 5.886 ns; Loc. = LCCOMB_X3_Y11_N8; Fanout = 2; COMB Node = 'mult:MULT|Add3~18'
        Info: 7: + IC(0.000 ns) + CELL(0.035 ns) = 5.921 ns; Loc. = LCCOMB_X3_Y11_N10; Fanout = 2; COMB Node = 'mult:MULT|Add3~22'
        Info: 8: + IC(0.000 ns) + CELL(0.035 ns) = 5.956 ns; Loc. = LCCOMB_X3_Y11_N12; Fanout = 2; COMB Node = 'mult:MULT|Add3~26'
        Info: 9: + IC(0.000 ns) + CELL(0.096 ns) = 6.052 ns; Loc. = LCCOMB_X3_Y11_N14; Fanout = 2; COMB Node = 'mult:MULT|Add3~30'
        Info: 10: + IC(0.000 ns) + CELL(0.035 ns) = 6.087 ns; Loc. = LCCOMB_X3_Y11_N16; Fanout = 2; COMB Node = 'mult:MULT|Add3~34'
        Info: 11: + IC(0.000 ns) + CELL(0.125 ns) = 6.212 ns; Loc. = LCCOMB_X3_Y11_N18; Fanout = 1; COMB Node = 'mult:MULT|Add3~37'
        Info: 12: + IC(0.928 ns) + CELL(0.053 ns) = 7.193 ns; Loc. = LCCOMB_X3_Y8_N20; Fanout = 2; COMB Node = 'mult:MULT|cont~15'
        Info: 13: + IC(1.125 ns) + CELL(0.366 ns) = 8.684 ns; Loc. = LCCOMB_X2_Y9_N12; Fanout = 1; COMB Node = 'mult:MULT|Equal2~6'
        Info: 14: + IC(0.208 ns) + CELL(0.225 ns) = 9.117 ns; Loc. = LCCOMB_X2_Y9_N30; Fanout = 34; COMB Node = 'mult:MULT|Equal2~8'
        Info: 15: + IC(1.599 ns) + CELL(0.225 ns) = 10.941 ns; Loc. = LCCOMB_X25_Y13_N16; Fanout = 63; COMB Node = 'mult:MULT|high[0]~0'
        Info: 16: + IC(1.787 ns) + CELL(0.746 ns) = 13.474 ns; Loc. = LCFF_X10_Y18_N19; Fanout = 1; REG Node = 'mult:MULT|low[19]'
        Info: Total cell delay = 3.461 ns ( 25.69 % )
        Info: Total interconnect delay = 10.013 ns ( 74.31 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.476 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 19; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1952; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.661 ns) + CELL(0.618 ns) = 2.476 ns; Loc. = LCFF_X10_Y18_N19; Fanout = 1; REG Node = 'mult:MULT|low[19]'
        Info: Total cell delay = 1.472 ns ( 59.45 % )
        Info: Total interconnect delay = 1.004 ns ( 40.55 % )
Info: tco from clock "clk" to destination pin "mem_adress_in[11]" through register "control:ctrl|iord[0]" is 14.330 ns
    Info: + Longest clock path from clock "clk" to source register is 6.596 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 19; CLK Node = 'clk'
        Info: 2: + IC(1.055 ns) + CELL(0.712 ns) = 2.621 ns; Loc. = LCFF_X13_Y10_N19; Fanout = 79; REG Node = 'control:ctrl|state[1]'
        Info: 3: + IC(0.558 ns) + CELL(0.225 ns) = 3.404 ns; Loc. = LCCOMB_X11_Y10_N16; Fanout = 6; COMB Node = 'control:ctrl|Mux6~0'
        Info: 4: + IC(0.590 ns) + CELL(0.228 ns) = 4.222 ns; Loc. = LCCOMB_X9_Y10_N22; Fanout = 1; COMB Node = 'control:ctrl|Decoder2~0'
        Info: 5: + IC(1.393 ns) + CELL(0.000 ns) = 5.615 ns; Loc. = CLKCTRL_G2; Fanout = 42; COMB Node = 'control:ctrl|Decoder2~0clkctrl'
        Info: 6: + IC(0.928 ns) + CELL(0.053 ns) = 6.596 ns; Loc. = LCCOMB_X11_Y10_N0; Fanout = 10; REG Node = 'control:ctrl|iord[0]'
        Info: Total cell delay = 2.072 ns ( 31.41 % )
        Info: Total interconnect delay = 4.524 ns ( 68.59 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 7.734 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X11_Y10_N0; Fanout = 10; REG Node = 'control:ctrl|iord[0]'
        Info: 2: + IC(1.539 ns) + CELL(0.228 ns) = 1.767 ns; Loc. = LCCOMB_X15_Y12_N20; Fanout = 24; COMB Node = 'mux32_8x1:mux_iord|out[13]~8'
        Info: 3: + IC(1.494 ns) + CELL(0.346 ns) = 3.607 ns; Loc. = LCCOMB_X17_Y14_N22; Fanout = 1; COMB Node = 'mux32_8x1:mux_iord|out[11]~13'
        Info: 4: + IC(2.145 ns) + CELL(1.982 ns) = 7.734 ns; Loc. = PIN_AB6; Fanout = 0; PIN Node = 'mem_adress_in[11]'
        Info: Total cell delay = 2.556 ns ( 33.05 % )
        Info: Total interconnect delay = 5.178 ns ( 66.95 % )
Info: th for register "mult:MULT|sub[64]" (data pin = "reset", clock pin = "clk") is -2.642 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.479 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 19; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1952; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.664 ns) + CELL(0.618 ns) = 2.479 ns; Loc. = LCFF_X25_Y16_N27; Fanout = 2; REG Node = 'mult:MULT|sub[64]'
        Info: Total cell delay = 1.472 ns ( 59.38 % )
        Info: Total interconnect delay = 1.007 ns ( 40.62 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.270 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_M21; Fanout = 704; PIN Node = 'reset'
        Info: 2: + IC(4.198 ns) + CELL(0.053 ns) = 5.115 ns; Loc. = LCCOMB_X25_Y16_N26; Fanout = 1; COMB Node = 'mult:MULT|sub~31'
        Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 5.270 ns; Loc. = LCFF_X25_Y16_N27; Fanout = 2; REG Node = 'mult:MULT|sub[64]'
        Info: Total cell delay = 1.072 ns ( 20.34 % )
        Info: Total interconnect delay = 4.198 ns ( 79.66 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 52 warnings
    Info: Peak virtual memory: 231 megabytes
    Info: Processing ended: Sat May 18 04:40:31 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:04


