TimeQuest Timing Analyzer report for vga
Thu Jul 26 12:02:23 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clockDivisor:clockDivisor|clkOut'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clockDivisor:clockDivisor|clkOut'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clockDivisor:clockDivisor|clkOut'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clockDivisor:clockDivisor|clkOut'
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'clockDivisor:clockDivisor|clkOut'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clockDivisor:clockDivisor|clkOut'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clockDivisor:clockDivisor|clkOut'
 46. Fast 1200mV 0C Model Setup: 'clk'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'clockDivisor:clockDivisor|clkOut'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clockDivisor:clockDivisor|clkOut'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; vga                                                               ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE6E22C7                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; clk                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                              ;
; clockDivisor:clockDivisor|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivisor:clockDivisor|clkOut } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                     ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 381.24 MHz ; 381.24 MHz      ; clockDivisor:clockDivisor|clkOut ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                       ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clockDivisor:clockDivisor|clkOut ; -1.623 ; -31.449       ;
; clk                              ; 0.113  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk                              ; -0.031 ; -0.031        ;
; clockDivisor:clockDivisor|clkOut ; 0.525  ; 0.000         ;
+----------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk                              ; -3.000 ; -4.285        ;
; clockDivisor:clockDivisor|clkOut ; -1.285 ; -30.840       ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clockDivisor:clockDivisor|clkOut'                                                                                                            ;
+--------+----------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.623 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.548      ;
; -1.623 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.548      ;
; -1.623 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.548      ;
; -1.623 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.548      ;
; -1.623 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.548      ;
; -1.623 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.548      ;
; -1.527 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 2.026      ;
; -1.527 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 2.026      ;
; -1.527 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 2.026      ;
; -1.527 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 2.026      ;
; -1.527 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 2.026      ;
; -1.527 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 2.026      ;
; -1.506 ; syncGen:syncGen|y[5] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 2.005      ;
; -1.506 ; syncGen:syncGen|y[5] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 2.005      ;
; -1.506 ; syncGen:syncGen|y[5] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 2.005      ;
; -1.506 ; syncGen:syncGen|y[5] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 2.005      ;
; -1.506 ; syncGen:syncGen|y[5] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 2.005      ;
; -1.506 ; syncGen:syncGen|y[5] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 2.005      ;
; -1.415 ; syncGen:syncGen|y[3] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.340      ;
; -1.415 ; syncGen:syncGen|y[3] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.340      ;
; -1.415 ; syncGen:syncGen|y[3] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.340      ;
; -1.415 ; syncGen:syncGen|y[3] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.340      ;
; -1.415 ; syncGen:syncGen|y[3] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.340      ;
; -1.415 ; syncGen:syncGen|y[3] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.340      ;
; -1.407 ; syncGen:syncGen|y[6] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.332      ;
; -1.407 ; syncGen:syncGen|y[6] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.332      ;
; -1.407 ; syncGen:syncGen|y[6] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.332      ;
; -1.407 ; syncGen:syncGen|y[6] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.332      ;
; -1.407 ; syncGen:syncGen|y[6] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.332      ;
; -1.407 ; syncGen:syncGen|y[6] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.332      ;
; -1.393 ; syncGen:syncGen|x[7] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.318      ;
; -1.393 ; syncGen:syncGen|x[7] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.318      ;
; -1.393 ; syncGen:syncGen|x[7] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.318      ;
; -1.393 ; syncGen:syncGen|x[7] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.318      ;
; -1.393 ; syncGen:syncGen|x[7] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.318      ;
; -1.393 ; syncGen:syncGen|x[7] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.318      ;
; -1.392 ; syncGen:syncGen|y[9] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 1.891      ;
; -1.392 ; syncGen:syncGen|y[9] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 1.891      ;
; -1.392 ; syncGen:syncGen|y[9] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 1.891      ;
; -1.392 ; syncGen:syncGen|y[9] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 1.891      ;
; -1.392 ; syncGen:syncGen|y[9] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 1.891      ;
; -1.392 ; syncGen:syncGen|y[9] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 1.891      ;
; -1.386 ; syncGen:syncGen|y[8] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 1.885      ;
; -1.386 ; syncGen:syncGen|y[8] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 1.885      ;
; -1.386 ; syncGen:syncGen|y[8] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 1.885      ;
; -1.386 ; syncGen:syncGen|y[8] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 1.885      ;
; -1.386 ; syncGen:syncGen|y[8] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 1.885      ;
; -1.386 ; syncGen:syncGen|y[8] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.499     ; 1.885      ;
; -1.328 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.253      ;
; -1.328 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.253      ;
; -1.328 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.253      ;
; -1.328 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.253      ;
; -1.328 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.253      ;
; -1.328 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.253      ;
; -1.328 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.253      ;
; -1.328 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.253      ;
; -1.328 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.253      ;
; -1.328 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.253      ;
; -1.289 ; syncGen:syncGen|x[6] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.214      ;
; -1.289 ; syncGen:syncGen|x[6] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.214      ;
; -1.289 ; syncGen:syncGen|x[6] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.214      ;
; -1.289 ; syncGen:syncGen|x[6] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.214      ;
; -1.289 ; syncGen:syncGen|x[6] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.214      ;
; -1.289 ; syncGen:syncGen|x[6] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.214      ;
; -1.273 ; syncGen:syncGen|y[9] ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.061     ; 2.210      ;
; -1.271 ; syncGen:syncGen|y[7] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.196      ;
; -1.271 ; syncGen:syncGen|y[7] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.196      ;
; -1.271 ; syncGen:syncGen|y[7] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.196      ;
; -1.271 ; syncGen:syncGen|y[7] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.196      ;
; -1.271 ; syncGen:syncGen|y[7] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.196      ;
; -1.271 ; syncGen:syncGen|y[7] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.196      ;
; -1.260 ; syncGen:syncGen|x[2] ; syncGen:syncGen|hsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.185      ;
; -1.252 ; syncGen:syncGen|x[0] ; syncGen:syncGen|hsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.177      ;
; -1.245 ; syncGen:syncGen|x[8] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.170      ;
; -1.245 ; syncGen:syncGen|x[8] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.170      ;
; -1.245 ; syncGen:syncGen|x[8] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.170      ;
; -1.245 ; syncGen:syncGen|x[8] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.170      ;
; -1.245 ; syncGen:syncGen|x[8] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.170      ;
; -1.245 ; syncGen:syncGen|x[8] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.170      ;
; -1.232 ; syncGen:syncGen|y[2] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.157      ;
; -1.232 ; syncGen:syncGen|y[2] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.157      ;
; -1.232 ; syncGen:syncGen|y[2] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.157      ;
; -1.232 ; syncGen:syncGen|y[2] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.157      ;
; -1.232 ; syncGen:syncGen|y[2] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.157      ;
; -1.232 ; syncGen:syncGen|y[2] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.157      ;
; -1.223 ; syncGen:syncGen|x[0] ; syncGen:syncGen|x[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.148      ;
; -1.211 ; syncGen:syncGen|x[1] ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.136      ;
; -1.192 ; syncGen:syncGen|x[1] ; syncGen:syncGen|x[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.117      ;
; -1.177 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; 0.336      ; 2.511      ;
; -1.177 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; 0.336      ; 2.511      ;
; -1.177 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; 0.336      ; 2.511      ;
; -1.177 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; 0.336      ; 2.511      ;
; -1.125 ; syncGen:syncGen|x[0] ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.050      ;
; -1.118 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.090     ; 2.026      ;
; -1.118 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.090     ; 2.026      ;
; -1.118 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.090     ; 2.026      ;
; -1.118 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.090     ; 2.026      ;
; -1.114 ; syncGen:syncGen|y[0] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.039      ;
; -1.107 ; syncGen:syncGen|y[5] ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.061     ; 2.044      ;
; -1.098 ; syncGen:syncGen|x[7] ; syncGen:syncGen|x[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.073     ; 2.023      ;
+--------+----------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                    ;
+-------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.113 ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clk         ; 0.500        ; 1.568      ; 2.175      ;
; 0.646 ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clk         ; 1.000        ; 1.568      ; 2.142      ;
+-------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                      ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.031 ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clk         ; 0.000        ; 1.625      ; 2.042      ;
; 0.509  ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clk         ; -0.500       ; 1.625      ; 2.082      ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clockDivisor:clockDivisor|clkOut'                                                                                                                   ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.525 ; syncGen:syncGen|x[9]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.529      ; 1.240      ;
; 0.563 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|y[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.499      ; 1.248      ;
; 0.566 ; syncGen:syncGen|y[7]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.499      ; 1.251      ;
; 0.584 ; syncGen:syncGen|y[6]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.499      ; 1.269      ;
; 0.591 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|y[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.499      ; 1.276      ;
; 0.644 ; syncGen:syncGen|y[5]        ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.090      ; 0.920      ;
; 0.647 ; syncGen:syncGen|y[8]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.090      ; 0.923      ;
; 0.649 ; syncGen:syncGen|x[1]        ; syncGen:syncGen|x[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 0.908      ;
; 0.650 ; syncGen:syncGen|y[4]        ; syncGen:syncGen|y[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.090      ; 0.926      ;
; 0.652 ; syncGen:syncGen|x[2]        ; syncGen:syncGen|x[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 0.911      ;
; 0.653 ; syncGen:syncGen|x[3]        ; syncGen:syncGen|x[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 0.912      ;
; 0.656 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 0.915      ;
; 0.661 ; syncGen:syncGen|x[5]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.529      ; 1.376      ;
; 0.664 ; syncGen:syncGen|y[9]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.090      ; 0.940      ;
; 0.669 ; syncGen:syncGen|x[4]        ; syncGen:syncGen|x[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 0.928      ;
; 0.671 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 0.930      ;
; 0.674 ; syncGen:syncGen|x[5]        ; syncGen:syncGen|x[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 0.933      ;
; 0.674 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|y[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.499      ; 1.359      ;
; 0.675 ; syncGen:syncGen|y[7]        ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 0.934      ;
; 0.677 ; syncGen:syncGen|x[0]        ; syncGen:syncGen|x[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 0.936      ;
; 0.678 ; syncGen:syncGen|x[6]        ; syncGen:syncGen|x[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 0.937      ;
; 0.678 ; syncGen:syncGen|y[6]        ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 0.937      ;
; 0.680 ; syncGen:syncGen|x[9]        ; syncGen:syncGen|x[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 0.939      ;
; 0.684 ; syncGen:syncGen|x[8]        ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 0.943      ;
; 0.684 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.499      ; 1.369      ;
; 0.685 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 0.944      ;
; 0.687 ; syncGen:syncGen|y[7]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.499      ; 1.372      ;
; 0.699 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 0.958      ;
; 0.705 ; syncGen:syncGen|y[6]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.499      ; 1.390      ;
; 0.708 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.499      ; 1.393      ;
; 0.712 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.499      ; 1.397      ;
; 0.795 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.499      ; 1.480      ;
; 0.815 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.529      ; 1.530      ;
; 0.815 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.499      ; 1.500      ;
; 0.829 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.499      ; 1.514      ;
; 0.839 ; syncGen:syncGen|x[7]        ; syncGen:syncGen|x[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.098      ;
; 0.843 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.499      ; 1.528      ;
; 0.890 ; syncGen:syncGen|y[6]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.529      ; 1.605      ;
; 0.902 ; syncGen:syncGen|x[4]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.529      ; 1.617      ;
; 0.905 ; syncGen:syncGen|x[6]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.529      ; 1.620      ;
; 0.926 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.499      ; 1.611      ;
; 0.936 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.499      ; 1.621      ;
; 0.940 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.529      ; 1.655      ;
; 0.942 ; syncGen:syncGen|x[7]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.529      ; 1.657      ;
; 0.949 ; syncGen:syncGen|y[4]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.120      ; 1.255      ;
; 0.960 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.499      ; 1.645      ;
; 0.964 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.499      ; 1.649      ;
; 0.967 ; syncGen:syncGen|x[1]        ; syncGen:syncGen|x[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.226      ;
; 0.970 ; syncGen:syncGen|x[3]        ; syncGen:syncGen|x[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.229      ;
; 0.974 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.233      ;
; 0.974 ; syncGen:syncGen|y[8]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.090      ; 1.250      ;
; 0.975 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.529      ; 1.690      ;
; 0.977 ; syncGen:syncGen|y[4]        ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.090      ; 1.253      ;
; 0.979 ; syncGen:syncGen|x[2]        ; syncGen:syncGen|x[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.238      ;
; 0.981 ; syncGen:syncGen|x[0]        ; syncGen:syncGen|x[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.240      ;
; 0.983 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.529      ; 1.698      ;
; 0.984 ; syncGen:syncGen|x[2]        ; syncGen:syncGen|x[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.243      ;
; 0.986 ; syncGen:syncGen|x[0]        ; syncGen:syncGen|x[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.245      ;
; 0.991 ; syncGen:syncGen|x[5]        ; syncGen:syncGen|x[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.250      ;
; 0.995 ; syncGen:syncGen|x[5]        ; syncGen:syncGen|hsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.254      ;
; 0.996 ; syncGen:syncGen|x[4]        ; syncGen:syncGen|x[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.255      ;
; 1.001 ; syncGen:syncGen|x[4]        ; syncGen:syncGen|x[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.260      ;
; 1.003 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.262      ;
; 1.005 ; syncGen:syncGen|y[6]        ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.264      ;
; 1.005 ; syncGen:syncGen|x[6]        ; syncGen:syncGen|x[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.264      ;
; 1.008 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.267      ;
; 1.010 ; syncGen:syncGen|x[6]        ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.269      ;
; 1.011 ; syncGen:syncGen|x[8]        ; syncGen:syncGen|x[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.270      ;
; 1.012 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.271      ;
; 1.040 ; syncGen:syncGen|y[7]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.529      ; 1.755      ;
; 1.043 ; syncGen:syncGen|activeVideo ; drawPixel:drawPixel|r       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; -0.365     ; 0.864      ;
; 1.047 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.499      ; 1.732      ;
; 1.047 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.529      ; 1.762      ;
; 1.072 ; syncGen:syncGen|y[8]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.120      ; 1.378      ;
; 1.081 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.499      ; 1.766      ;
; 1.086 ; syncGen:syncGen|y[9]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.120      ; 1.392      ;
; 1.087 ; syncGen:syncGen|y[5]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.090      ; 1.363      ;
; 1.088 ; syncGen:syncGen|x[1]        ; syncGen:syncGen|x[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.347      ;
; 1.091 ; syncGen:syncGen|x[3]        ; syncGen:syncGen|x[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.350      ;
; 1.093 ; syncGen:syncGen|x[1]        ; syncGen:syncGen|x[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.352      ;
; 1.095 ; syncGen:syncGen|x[1]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.529      ; 1.810      ;
; 1.095 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.354      ;
; 1.096 ; syncGen:syncGen|x[3]        ; syncGen:syncGen|x[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.355      ;
; 1.105 ; syncGen:syncGen|x[2]        ; syncGen:syncGen|x[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.364      ;
; 1.107 ; syncGen:syncGen|x[0]        ; syncGen:syncGen|x[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.366      ;
; 1.108 ; syncGen:syncGen|y[4]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.090      ; 1.384      ;
; 1.110 ; syncGen:syncGen|x[2]        ; syncGen:syncGen|x[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.369      ;
; 1.112 ; syncGen:syncGen|x[5]        ; syncGen:syncGen|x[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.371      ;
; 1.112 ; syncGen:syncGen|x[0]        ; syncGen:syncGen|x[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.371      ;
; 1.115 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.374      ;
; 1.117 ; syncGen:syncGen|x[5]        ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.376      ;
; 1.122 ; syncGen:syncGen|x[4]        ; syncGen:syncGen|x[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.381      ;
; 1.127 ; syncGen:syncGen|x[4]        ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.386      ;
; 1.129 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.388      ;
; 1.131 ; syncGen:syncGen|x[6]        ; syncGen:syncGen|x[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.390      ;
; 1.143 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.402      ;
; 1.156 ; syncGen:syncGen|x[7]        ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.415      ;
; 1.197 ; syncGen:syncGen|y[5]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.120      ; 1.503      ;
; 1.208 ; syncGen:syncGen|y[5]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.090      ; 1.484      ;
; 1.214 ; syncGen:syncGen|x[1]        ; syncGen:syncGen|x[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.073      ; 1.473      ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; 0.204  ; 0.392        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDivisor|clkOut|clk          ;
; 0.386  ; 0.606        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                      ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                      ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clockDivisor|clkOut|clk          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clockDivisor:clockDivisor|clkOut'                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; drawPixel:drawPixel|r                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|activeVideo          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|hsync                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|vsync                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[4]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[5]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[6]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[7]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[8]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[9]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[4]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[5]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[6]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[7]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[8]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[9]                 ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[4]                 ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[5]                 ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[8]                 ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[9]                 ;
; 0.268  ; 0.456        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|activeVideo          ;
; 0.268  ; 0.456        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|vsync                ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; drawPixel:drawPixel|r                ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|hsync                ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[0]                 ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[1]                 ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[2]                 ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[3]                 ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[4]                 ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[5]                 ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[6]                 ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[7]                 ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[8]                 ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[9]                 ;
; 0.271  ; 0.459        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[0]                 ;
; 0.271  ; 0.459        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[1]                 ;
; 0.271  ; 0.459        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[2]                 ;
; 0.271  ; 0.459        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[3]                 ;
; 0.271  ; 0.459        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[6]                 ;
; 0.271  ; 0.459        ; 0.188          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[7]                 ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; drawPixel:drawPixel|r                ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|hsync                ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[0]                 ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[1]                 ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[2]                 ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[3]                 ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[4]                 ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[5]                 ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[6]                 ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[7]                 ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[8]                 ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[9]                 ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[0]                 ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[1]                 ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[2]                 ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[3]                 ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[6]                 ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[7]                 ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|vsync                ;
; 0.322  ; 0.542        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|activeVideo          ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[4]                 ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[5]                 ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[8]                 ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[9]                 ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[4]|clk                     ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[5]|clk                     ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[8]|clk                     ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[9]|clk                     ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|activeVideo|clk              ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|vsync|clk                    ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; drawPixel|r|clk                      ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|hsync|clk                    ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[0]|clk                     ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[1]|clk                     ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[2]|clk                     ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[3]|clk                     ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[4]|clk                     ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[5]|clk                     ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[6]|clk                     ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[7]|clk                     ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[8]|clk                     ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[9]|clk                     ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[0]|clk                     ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[1]|clk                     ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[2]|clk                     ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[3]|clk                     ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[6]|clk                     ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[7]|clk                     ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; clockDivisor|clkOut~clkctrl|inclk[0] ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; clockDivisor|clkOut~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; clockDivisor|clkOut|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; clockDivisor|clkOut|q                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; rst       ; clk                              ; 0.597 ; 0.688 ; Rise       ; clk                              ;
; rst       ; clockDivisor:clockDivisor|clkOut ; 1.155 ; 1.348 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; rst       ; clk                              ; -0.297 ; -0.379 ; Rise       ; clk                              ;
; rst       ; clockDivisor:clockDivisor|clkOut ; 1.091  ; 0.960  ; Rise       ; clockDivisor:clockDivisor|clkOut ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; hsync     ; clockDivisor:clockDivisor|clkOut ; 7.494 ; 7.579 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; r         ; clockDivisor:clockDivisor|clkOut ; 6.030 ; 6.038 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; vsync     ; clockDivisor:clockDivisor|clkOut ; 6.709 ; 6.692 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; hsync     ; clockDivisor:clockDivisor|clkOut ; 7.260 ; 7.345 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; r         ; clockDivisor:clockDivisor|clkOut ; 5.804 ; 5.811 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; vsync     ; clockDivisor:clockDivisor|clkOut ; 6.455 ; 6.438 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                      ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 418.59 MHz ; 418.59 MHz      ; clockDivisor:clockDivisor|clkOut ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clockDivisor:clockDivisor|clkOut ; -1.389 ; -26.403       ;
; clk                              ; 0.175  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk                              ; -0.066 ; -0.066        ;
; clockDivisor:clockDivisor|clkOut ; 0.484  ; 0.000         ;
+----------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk                              ; -3.000 ; -4.285        ;
; clockDivisor:clockDivisor|clkOut ; -1.285 ; -30.840       ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clockDivisor:clockDivisor|clkOut'                                                                                                             ;
+--------+----------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.389 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.323      ;
; -1.389 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.323      ;
; -1.389 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.323      ;
; -1.389 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.323      ;
; -1.389 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.323      ;
; -1.389 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.323      ;
; -1.312 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.854      ;
; -1.312 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.854      ;
; -1.312 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.854      ;
; -1.312 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.854      ;
; -1.312 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.854      ;
; -1.312 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.854      ;
; -1.296 ; syncGen:syncGen|y[5] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.838      ;
; -1.296 ; syncGen:syncGen|y[5] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.838      ;
; -1.296 ; syncGen:syncGen|y[5] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.838      ;
; -1.296 ; syncGen:syncGen|y[5] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.838      ;
; -1.296 ; syncGen:syncGen|y[5] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.838      ;
; -1.296 ; syncGen:syncGen|y[5] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.838      ;
; -1.215 ; syncGen:syncGen|y[6] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 2.150      ;
; -1.215 ; syncGen:syncGen|y[6] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 2.150      ;
; -1.215 ; syncGen:syncGen|y[6] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 2.150      ;
; -1.215 ; syncGen:syncGen|y[6] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 2.150      ;
; -1.215 ; syncGen:syncGen|y[6] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 2.150      ;
; -1.215 ; syncGen:syncGen|y[6] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 2.150      ;
; -1.200 ; syncGen:syncGen|y[3] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 2.135      ;
; -1.200 ; syncGen:syncGen|y[3] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 2.135      ;
; -1.200 ; syncGen:syncGen|y[3] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 2.135      ;
; -1.200 ; syncGen:syncGen|y[3] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 2.135      ;
; -1.200 ; syncGen:syncGen|y[3] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 2.135      ;
; -1.200 ; syncGen:syncGen|y[3] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 2.135      ;
; -1.193 ; syncGen:syncGen|x[7] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.127      ;
; -1.193 ; syncGen:syncGen|x[7] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.127      ;
; -1.193 ; syncGen:syncGen|x[7] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.127      ;
; -1.193 ; syncGen:syncGen|x[7] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.127      ;
; -1.193 ; syncGen:syncGen|x[7] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.127      ;
; -1.193 ; syncGen:syncGen|x[7] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.127      ;
; -1.183 ; syncGen:syncGen|y[8] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.725      ;
; -1.183 ; syncGen:syncGen|y[8] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.725      ;
; -1.183 ; syncGen:syncGen|y[8] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.725      ;
; -1.183 ; syncGen:syncGen|y[8] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.725      ;
; -1.183 ; syncGen:syncGen|y[8] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.725      ;
; -1.183 ; syncGen:syncGen|y[8] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.725      ;
; -1.179 ; syncGen:syncGen|y[9] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.721      ;
; -1.179 ; syncGen:syncGen|y[9] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.721      ;
; -1.179 ; syncGen:syncGen|y[9] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.721      ;
; -1.179 ; syncGen:syncGen|y[9] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.721      ;
; -1.179 ; syncGen:syncGen|y[9] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.721      ;
; -1.179 ; syncGen:syncGen|y[9] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.457     ; 1.721      ;
; -1.117 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.051      ;
; -1.117 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.051      ;
; -1.117 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.051      ;
; -1.117 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.051      ;
; -1.117 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.051      ;
; -1.117 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.051      ;
; -1.117 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.051      ;
; -1.117 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.051      ;
; -1.117 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.051      ;
; -1.117 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.051      ;
; -1.085 ; syncGen:syncGen|x[6] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.019      ;
; -1.085 ; syncGen:syncGen|x[6] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.019      ;
; -1.085 ; syncGen:syncGen|x[6] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.019      ;
; -1.085 ; syncGen:syncGen|x[6] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.019      ;
; -1.085 ; syncGen:syncGen|x[6] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.019      ;
; -1.085 ; syncGen:syncGen|x[6] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 2.019      ;
; -1.066 ; syncGen:syncGen|y[7] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 2.001      ;
; -1.066 ; syncGen:syncGen|y[7] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 2.001      ;
; -1.066 ; syncGen:syncGen|y[7] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 2.001      ;
; -1.066 ; syncGen:syncGen|y[7] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 2.001      ;
; -1.066 ; syncGen:syncGen|y[7] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 2.001      ;
; -1.066 ; syncGen:syncGen|y[7] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 2.001      ;
; -1.059 ; syncGen:syncGen|x[2] ; syncGen:syncGen|hsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 1.994      ;
; -1.052 ; syncGen:syncGen|x[0] ; syncGen:syncGen|hsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 1.987      ;
; -1.040 ; syncGen:syncGen|y[2] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 1.975      ;
; -1.040 ; syncGen:syncGen|y[2] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 1.975      ;
; -1.040 ; syncGen:syncGen|y[2] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 1.975      ;
; -1.040 ; syncGen:syncGen|y[2] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 1.975      ;
; -1.040 ; syncGen:syncGen|y[2] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 1.975      ;
; -1.040 ; syncGen:syncGen|y[2] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.064     ; 1.975      ;
; -1.037 ; syncGen:syncGen|y[9] ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.053     ; 1.983      ;
; -1.031 ; syncGen:syncGen|x[8] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 1.965      ;
; -1.031 ; syncGen:syncGen|x[8] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 1.965      ;
; -1.031 ; syncGen:syncGen|x[8] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 1.965      ;
; -1.031 ; syncGen:syncGen|x[8] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 1.965      ;
; -1.031 ; syncGen:syncGen|x[8] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 1.965      ;
; -1.031 ; syncGen:syncGen|x[8] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 1.965      ;
; -0.994 ; syncGen:syncGen|x[0] ; syncGen:syncGen|x[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 1.928      ;
; -0.982 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; 0.312      ; 2.293      ;
; -0.982 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; 0.312      ; 2.293      ;
; -0.982 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; 0.312      ; 2.293      ;
; -0.982 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; 0.312      ; 2.293      ;
; -0.973 ; syncGen:syncGen|x[1] ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 1.907      ;
; -0.944 ; syncGen:syncGen|x[1] ; syncGen:syncGen|x[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 1.878      ;
; -0.935 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.080     ; 1.854      ;
; -0.935 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.080     ; 1.854      ;
; -0.935 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.080     ; 1.854      ;
; -0.935 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.080     ; 1.854      ;
; -0.921 ; syncGen:syncGen|x[7] ; syncGen:syncGen|x[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 1.855      ;
; -0.921 ; syncGen:syncGen|x[7] ; syncGen:syncGen|x[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 1.855      ;
; -0.921 ; syncGen:syncGen|x[7] ; syncGen:syncGen|x[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 1.855      ;
; -0.921 ; syncGen:syncGen|x[7] ; syncGen:syncGen|x[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.065     ; 1.855      ;
+--------+----------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                     ;
+-------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.175 ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clk         ; 0.500        ; 1.465      ; 1.992      ;
; 0.712 ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clk         ; 1.000        ; 1.465      ; 1.955      ;
+-------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                       ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.066 ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clk         ; 0.000        ; 1.516      ; 1.864      ;
; 0.474  ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clk         ; -0.500       ; 1.516      ; 1.904      ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clockDivisor:clockDivisor|clkOut'                                                                                                                    ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.484 ; syncGen:syncGen|x[9]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.485      ; 1.140      ;
; 0.508 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|y[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.457      ; 1.136      ;
; 0.512 ; syncGen:syncGen|y[7]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.457      ; 1.140      ;
; 0.527 ; syncGen:syncGen|y[6]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.457      ; 1.155      ;
; 0.533 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|y[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.457      ; 1.161      ;
; 0.590 ; syncGen:syncGen|y[5]        ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.080      ; 0.841      ;
; 0.592 ; syncGen:syncGen|y[8]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.080      ; 0.843      ;
; 0.593 ; syncGen:syncGen|x[1]        ; syncGen:syncGen|x[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 0.829      ;
; 0.593 ; syncGen:syncGen|y[4]        ; syncGen:syncGen|y[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.080      ; 0.844      ;
; 0.596 ; syncGen:syncGen|x[2]        ; syncGen:syncGen|x[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 0.832      ;
; 0.597 ; syncGen:syncGen|x[3]        ; syncGen:syncGen|x[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 0.833      ;
; 0.603 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.064      ; 0.838      ;
; 0.606 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|y[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.457      ; 1.234      ;
; 0.607 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.457      ; 1.235      ;
; 0.608 ; syncGen:syncGen|y[9]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.080      ; 0.859      ;
; 0.611 ; syncGen:syncGen|y[7]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.457      ; 1.239      ;
; 0.612 ; syncGen:syncGen|x[5]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.485      ; 1.268      ;
; 0.613 ; syncGen:syncGen|x[4]        ; syncGen:syncGen|x[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 0.849      ;
; 0.615 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.064      ; 0.850      ;
; 0.617 ; syncGen:syncGen|x[5]        ; syncGen:syncGen|x[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 0.853      ;
; 0.618 ; syncGen:syncGen|y[7]        ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.064      ; 0.853      ;
; 0.619 ; syncGen:syncGen|x[0]        ; syncGen:syncGen|x[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 0.855      ;
; 0.619 ; syncGen:syncGen|x[6]        ; syncGen:syncGen|x[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 0.855      ;
; 0.620 ; syncGen:syncGen|x[9]        ; syncGen:syncGen|x[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 0.856      ;
; 0.621 ; syncGen:syncGen|y[6]        ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.064      ; 0.856      ;
; 0.624 ; syncGen:syncGen|x[8]        ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 0.860      ;
; 0.626 ; syncGen:syncGen|y[6]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.457      ; 1.254      ;
; 0.627 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.064      ; 0.862      ;
; 0.632 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.457      ; 1.260      ;
; 0.635 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.457      ; 1.263      ;
; 0.640 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.064      ; 0.875      ;
; 0.705 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.457      ; 1.333      ;
; 0.728 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.457      ; 1.356      ;
; 0.734 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.457      ; 1.362      ;
; 0.753 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.457      ; 1.381      ;
; 0.765 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.485      ; 1.421      ;
; 0.777 ; syncGen:syncGen|x[7]        ; syncGen:syncGen|x[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.013      ;
; 0.821 ; syncGen:syncGen|y[6]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.485      ; 1.477      ;
; 0.826 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.457      ; 1.454      ;
; 0.827 ; syncGen:syncGen|x[7]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.485      ; 1.483      ;
; 0.827 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.457      ; 1.455      ;
; 0.833 ; syncGen:syncGen|x[4]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.485      ; 1.489      ;
; 0.836 ; syncGen:syncGen|x[6]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.485      ; 1.492      ;
; 0.852 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.457      ; 1.480      ;
; 0.855 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.457      ; 1.483      ;
; 0.860 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.485      ; 1.516      ;
; 0.872 ; syncGen:syncGen|y[4]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.108      ; 1.151      ;
; 0.879 ; syncGen:syncGen|x[1]        ; syncGen:syncGen|x[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.115      ;
; 0.880 ; syncGen:syncGen|y[8]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.080      ; 1.131      ;
; 0.881 ; syncGen:syncGen|y[4]        ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.080      ; 1.132      ;
; 0.881 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.485      ; 1.537      ;
; 0.884 ; syncGen:syncGen|x[3]        ; syncGen:syncGen|x[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.120      ;
; 0.884 ; syncGen:syncGen|x[2]        ; syncGen:syncGen|x[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.120      ;
; 0.886 ; syncGen:syncGen|x[0]        ; syncGen:syncGen|x[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.122      ;
; 0.889 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.064      ; 1.124      ;
; 0.895 ; syncGen:syncGen|x[2]        ; syncGen:syncGen|x[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.131      ;
; 0.897 ; syncGen:syncGen|x[0]        ; syncGen:syncGen|x[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.133      ;
; 0.901 ; syncGen:syncGen|x[4]        ; syncGen:syncGen|x[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.137      ;
; 0.903 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.485      ; 1.559      ;
; 0.904 ; syncGen:syncGen|x[5]        ; syncGen:syncGen|x[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.140      ;
; 0.907 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.064      ; 1.142      ;
; 0.907 ; syncGen:syncGen|x[6]        ; syncGen:syncGen|x[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.143      ;
; 0.909 ; syncGen:syncGen|y[6]        ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.064      ; 1.144      ;
; 0.912 ; syncGen:syncGen|x[8]        ; syncGen:syncGen|x[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.148      ;
; 0.912 ; syncGen:syncGen|x[4]        ; syncGen:syncGen|x[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.148      ;
; 0.915 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.064      ; 1.150      ;
; 0.918 ; syncGen:syncGen|x[6]        ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.154      ;
; 0.918 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.064      ; 1.153      ;
; 0.923 ; syncGen:syncGen|x[5]        ; syncGen:syncGen|hsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.159      ;
; 0.925 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.457      ; 1.553      ;
; 0.939 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.485      ; 1.595      ;
; 0.954 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.457      ; 1.582      ;
; 0.963 ; syncGen:syncGen|activeVideo ; drawPixel:drawPixel|r       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; -0.339     ; 0.795      ;
; 0.969 ; syncGen:syncGen|y[7]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.485      ; 1.625      ;
; 0.978 ; syncGen:syncGen|x[1]        ; syncGen:syncGen|x[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.214      ;
; 0.982 ; syncGen:syncGen|x[1]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.485      ; 1.638      ;
; 0.983 ; syncGen:syncGen|x[3]        ; syncGen:syncGen|x[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.219      ;
; 0.987 ; syncGen:syncGen|y[5]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.080      ; 1.238      ;
; 0.988 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.064      ; 1.223      ;
; 0.989 ; syncGen:syncGen|x[1]        ; syncGen:syncGen|x[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.225      ;
; 0.994 ; syncGen:syncGen|y[8]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.108      ; 1.273      ;
; 0.994 ; syncGen:syncGen|x[3]        ; syncGen:syncGen|x[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.230      ;
; 0.994 ; syncGen:syncGen|x[2]        ; syncGen:syncGen|x[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.230      ;
; 0.996 ; syncGen:syncGen|x[0]        ; syncGen:syncGen|x[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.232      ;
; 1.002 ; syncGen:syncGen|y[4]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.080      ; 1.253      ;
; 1.003 ; syncGen:syncGen|x[5]        ; syncGen:syncGen|x[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.239      ;
; 1.005 ; syncGen:syncGen|x[2]        ; syncGen:syncGen|x[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.241      ;
; 1.007 ; syncGen:syncGen|x[0]        ; syncGen:syncGen|x[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.243      ;
; 1.011 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.064      ; 1.246      ;
; 1.011 ; syncGen:syncGen|x[4]        ; syncGen:syncGen|x[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.247      ;
; 1.014 ; syncGen:syncGen|x[5]        ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.250      ;
; 1.015 ; syncGen:syncGen|y[9]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.108      ; 1.294      ;
; 1.017 ; syncGen:syncGen|x[6]        ; syncGen:syncGen|x[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.253      ;
; 1.017 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.064      ; 1.252      ;
; 1.022 ; syncGen:syncGen|x[4]        ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.258      ;
; 1.036 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.064      ; 1.271      ;
; 1.064 ; syncGen:syncGen|x[7]        ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.300      ;
; 1.086 ; syncGen:syncGen|y[5]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.080      ; 1.337      ;
; 1.088 ; syncGen:syncGen|x[1]        ; syncGen:syncGen|x[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.065      ; 1.324      ;
; 1.091 ; syncGen:syncGen|x[3]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.485      ; 1.747      ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; 0.215  ; 0.401        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDivisor|clkOut|clk          ;
; 0.381  ; 0.599        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                      ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                      ;
; 0.637  ; 0.637        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clockDivisor|clkOut|clk          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clockDivisor:clockDivisor|clkOut'                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; drawPixel:drawPixel|r                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|activeVideo          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|hsync                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|vsync                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[4]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[5]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[6]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[7]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[8]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[9]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[4]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[5]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[6]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[7]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[8]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[9]                 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[0]                 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[1]                 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[2]                 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[3]                 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[4]                 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[5]                 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[6]                 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[7]                 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[8]                 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[9]                 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[0]                 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[1]                 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[2]                 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[3]                 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[6]                 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[7]                 ;
; 0.290  ; 0.476        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; drawPixel:drawPixel|r                ;
; 0.290  ; 0.476        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|hsync                ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|activeVideo          ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|vsync                ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[4]                 ;
; 0.298  ; 0.484        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[4]                 ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[5]                 ;
; 0.298  ; 0.484        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[5]                 ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[8]                 ;
; 0.298  ; 0.484        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[8]                 ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[9]                 ;
; 0.298  ; 0.484        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[9]                 ;
; 0.305  ; 0.491        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|activeVideo          ;
; 0.305  ; 0.491        ; 0.186          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|vsync                ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; drawPixel:drawPixel|r                ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|hsync                ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[0]                 ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[1]                 ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[2]                 ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[3]                 ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[4]                 ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[5]                 ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[6]                 ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[7]                 ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[8]                 ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[9]                 ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[0]                 ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[1]                 ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[2]                 ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[3]                 ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[6]                 ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[7]                 ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[0]|clk                     ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[1]|clk                     ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[2]|clk                     ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[3]|clk                     ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[6]|clk                     ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[7]|clk                     ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; drawPixel|r|clk                      ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|hsync|clk                    ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[0]|clk                     ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[1]|clk                     ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[2]|clk                     ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[3]|clk                     ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[4]|clk                     ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[5]|clk                     ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[6]|clk                     ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[7]|clk                     ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[8]|clk                     ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[9]|clk                     ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[4]|clk                     ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[5]|clk                     ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[8]|clk                     ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[9]|clk                     ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|activeVideo|clk              ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|vsync|clk                    ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; clockDivisor|clkOut~clkctrl|inclk[0] ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; clockDivisor|clkOut~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; clockDivisor|clkOut|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; clockDivisor|clkOut|q                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; rst       ; clk                              ; 0.564 ; 0.607 ; Rise       ; clk                              ;
; rst       ; clockDivisor:clockDivisor|clkOut ; 1.104 ; 1.317 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; rst       ; clk                              ; -0.288 ; -0.328 ; Rise       ; clk                              ;
; rst       ; clockDivisor:clockDivisor|clkOut ; 0.947  ; 0.813  ; Rise       ; clockDivisor:clockDivisor|clkOut ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; hsync     ; clockDivisor:clockDivisor|clkOut ; 6.705 ; 6.714 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; r         ; clockDivisor:clockDivisor|clkOut ; 5.423 ; 5.393 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; vsync     ; clockDivisor:clockDivisor|clkOut ; 6.067 ; 5.988 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; hsync     ; clockDivisor:clockDivisor|clkOut ; 6.480 ; 6.490 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; r         ; clockDivisor:clockDivisor|clkOut ; 5.205 ; 5.176 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; vsync     ; clockDivisor:clockDivisor|clkOut ; 5.824 ; 5.746 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clockDivisor:clockDivisor|clkOut ; -0.280 ; -3.136        ;
; clk                              ; 0.330  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk                              ; -0.050 ; -0.050        ;
; clockDivisor:clockDivisor|clkOut ; 0.232  ; 0.000         ;
+----------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk                              ; -3.000 ; -4.057        ;
; clockDivisor:clockDivisor|clkOut ; -1.000 ; -24.000       ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clockDivisor:clockDivisor|clkOut'                                                                                                             ;
+--------+----------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.280 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.230      ;
; -0.280 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.230      ;
; -0.280 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.230      ;
; -0.280 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.230      ;
; -0.280 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.230      ;
; -0.280 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.230      ;
; -0.178 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.927      ;
; -0.178 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.927      ;
; -0.178 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.927      ;
; -0.178 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.927      ;
; -0.178 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.927      ;
; -0.178 ; syncGen:syncGen|y[4] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.927      ;
; -0.167 ; syncGen:syncGen|y[5] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.916      ;
; -0.167 ; syncGen:syncGen|y[5] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.916      ;
; -0.167 ; syncGen:syncGen|y[5] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.916      ;
; -0.167 ; syncGen:syncGen|y[5] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.916      ;
; -0.167 ; syncGen:syncGen|y[5] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.916      ;
; -0.167 ; syncGen:syncGen|y[5] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.916      ;
; -0.152 ; syncGen:syncGen|x[7] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.102      ;
; -0.152 ; syncGen:syncGen|x[7] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.102      ;
; -0.152 ; syncGen:syncGen|x[7] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.102      ;
; -0.152 ; syncGen:syncGen|x[7] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.102      ;
; -0.152 ; syncGen:syncGen|x[7] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.102      ;
; -0.152 ; syncGen:syncGen|x[7] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.102      ;
; -0.139 ; syncGen:syncGen|y[3] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.089      ;
; -0.139 ; syncGen:syncGen|y[3] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.089      ;
; -0.139 ; syncGen:syncGen|y[3] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.089      ;
; -0.139 ; syncGen:syncGen|y[3] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.089      ;
; -0.139 ; syncGen:syncGen|y[3] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.089      ;
; -0.139 ; syncGen:syncGen|y[3] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.089      ;
; -0.139 ; syncGen:syncGen|y[6] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.089      ;
; -0.139 ; syncGen:syncGen|y[6] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.089      ;
; -0.139 ; syncGen:syncGen|y[6] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.089      ;
; -0.139 ; syncGen:syncGen|y[6] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.089      ;
; -0.139 ; syncGen:syncGen|y[6] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.089      ;
; -0.139 ; syncGen:syncGen|y[6] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.089      ;
; -0.129 ; syncGen:syncGen|y[9] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.878      ;
; -0.129 ; syncGen:syncGen|y[9] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.878      ;
; -0.129 ; syncGen:syncGen|y[9] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.878      ;
; -0.129 ; syncGen:syncGen|y[9] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.878      ;
; -0.129 ; syncGen:syncGen|y[9] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.878      ;
; -0.129 ; syncGen:syncGen|y[9] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.878      ;
; -0.119 ; syncGen:syncGen|y[9] ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.034     ; 1.072      ;
; -0.112 ; syncGen:syncGen|y[8] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.861      ;
; -0.112 ; syncGen:syncGen|y[8] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.861      ;
; -0.112 ; syncGen:syncGen|y[8] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.861      ;
; -0.112 ; syncGen:syncGen|y[8] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.861      ;
; -0.112 ; syncGen:syncGen|y[8] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.861      ;
; -0.112 ; syncGen:syncGen|y[8] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.238     ; 0.861      ;
; -0.108 ; syncGen:syncGen|x[6] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.058      ;
; -0.108 ; syncGen:syncGen|x[6] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.058      ;
; -0.108 ; syncGen:syncGen|x[6] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.058      ;
; -0.108 ; syncGen:syncGen|x[6] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.058      ;
; -0.108 ; syncGen:syncGen|x[6] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.058      ;
; -0.108 ; syncGen:syncGen|x[6] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.058      ;
; -0.105 ; syncGen:syncGen|x[8] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.055      ;
; -0.105 ; syncGen:syncGen|x[8] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.055      ;
; -0.105 ; syncGen:syncGen|x[8] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.055      ;
; -0.105 ; syncGen:syncGen|x[8] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.055      ;
; -0.105 ; syncGen:syncGen|x[8] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.055      ;
; -0.105 ; syncGen:syncGen|x[8] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.055      ;
; -0.100 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; syncGen:syncGen|x[5] ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.050      ;
; -0.084 ; syncGen:syncGen|x[1] ; syncGen:syncGen|x[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.034      ;
; -0.080 ; syncGen:syncGen|x[1] ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.030      ;
; -0.073 ; syncGen:syncGen|x[2] ; syncGen:syncGen|hsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.023      ;
; -0.073 ; syncGen:syncGen|x[0] ; syncGen:syncGen|x[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.023      ;
; -0.067 ; syncGen:syncGen|x[0] ; syncGen:syncGen|hsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.017      ;
; -0.066 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; 0.156      ; 1.209      ;
; -0.066 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; 0.156      ; 1.209      ;
; -0.066 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; 0.156      ; 1.209      ;
; -0.066 ; syncGen:syncGen|x[5] ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; 0.156      ; 1.209      ;
; -0.066 ; syncGen:syncGen|y[7] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.016      ;
; -0.066 ; syncGen:syncGen|y[7] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.016      ;
; -0.066 ; syncGen:syncGen|y[7] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.016      ;
; -0.066 ; syncGen:syncGen|y[7] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.016      ;
; -0.066 ; syncGen:syncGen|y[7] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.016      ;
; -0.066 ; syncGen:syncGen|y[7] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 1.016      ;
; -0.038 ; syncGen:syncGen|y[5] ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.034     ; 0.991      ;
; -0.036 ; syncGen:syncGen|y[2] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 0.986      ;
; -0.036 ; syncGen:syncGen|y[2] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 0.986      ;
; -0.036 ; syncGen:syncGen|y[2] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 0.986      ;
; -0.036 ; syncGen:syncGen|y[2] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 0.986      ;
; -0.036 ; syncGen:syncGen|y[2] ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 0.986      ;
; -0.036 ; syncGen:syncGen|y[2] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 0.986      ;
; -0.036 ; syncGen:syncGen|x[0] ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 0.986      ;
; -0.032 ; syncGen:syncGen|y[4] ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.034     ; 0.985      ;
; -0.026 ; syncGen:syncGen|y[1] ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 0.976      ;
; -0.025 ; syncGen:syncGen|x[9] ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 0.975      ;
; -0.025 ; syncGen:syncGen|x[9] ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 0.975      ;
; -0.025 ; syncGen:syncGen|x[9] ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 0.975      ;
; -0.025 ; syncGen:syncGen|x[9] ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 1.000        ; -0.037     ; 0.975      ;
+--------+----------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                     ;
+-------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.330 ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clk         ; 0.500        ; 0.764      ; 1.016      ;
; 0.835 ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clk         ; 1.000        ; 0.764      ; 1.011      ;
+-------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                       ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.050 ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clk         ; 0.000        ; 0.794      ; 0.963      ;
; 0.463  ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; clk         ; -0.500       ; 0.794      ; 0.976      ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clockDivisor:clockDivisor|clkOut'                                                                                                                    ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.232 ; syncGen:syncGen|x[9]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.249      ; 0.565      ;
; 0.257 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|y[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.238      ; 0.579      ;
; 0.258 ; syncGen:syncGen|y[7]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.238      ; 0.580      ;
; 0.271 ; syncGen:syncGen|y[6]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.238      ; 0.593      ;
; 0.276 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|y[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.238      ; 0.598      ;
; 0.286 ; syncGen:syncGen|x[5]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.249      ; 0.619      ;
; 0.295 ; syncGen:syncGen|y[5]        ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.045      ; 0.424      ;
; 0.296 ; syncGen:syncGen|x[1]        ; syncGen:syncGen|x[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; syncGen:syncGen|y[8]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.045      ; 0.425      ;
; 0.298 ; syncGen:syncGen|x[3]        ; syncGen:syncGen|x[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; syncGen:syncGen|y[4]        ; syncGen:syncGen|y[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.045      ; 0.427      ;
; 0.299 ; syncGen:syncGen|x[2]        ; syncGen:syncGen|x[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.420      ;
; 0.303 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.424      ;
; 0.306 ; syncGen:syncGen|x[4]        ; syncGen:syncGen|x[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; syncGen:syncGen|y[9]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.045      ; 0.435      ;
; 0.309 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; syncGen:syncGen|x[0]        ; syncGen:syncGen|x[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; syncGen:syncGen|x[5]        ; syncGen:syncGen|x[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; syncGen:syncGen|y[7]        ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; syncGen:syncGen|x[6]        ; syncGen:syncGen|x[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; syncGen:syncGen|y[6]        ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.432      ;
; 0.312 ; syncGen:syncGen|x[9]        ; syncGen:syncGen|x[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.433      ;
; 0.315 ; syncGen:syncGen|x[8]        ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.436      ;
; 0.316 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|y[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.238      ; 0.639      ;
; 0.320 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.238      ; 0.642      ;
; 0.321 ; syncGen:syncGen|y[7]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.238      ; 0.643      ;
; 0.322 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[0]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.443      ;
; 0.334 ; syncGen:syncGen|y[6]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.238      ; 0.656      ;
; 0.337 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.238      ; 0.659      ;
; 0.339 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.238      ; 0.661      ;
; 0.361 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.249      ; 0.694      ;
; 0.380 ; syncGen:syncGen|x[7]        ; syncGen:syncGen|x[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.501      ;
; 0.380 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.238      ; 0.702      ;
; 0.389 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.238      ; 0.711      ;
; 0.400 ; syncGen:syncGen|y[6]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.249      ; 0.733      ;
; 0.400 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.238      ; 0.722      ;
; 0.406 ; syncGen:syncGen|x[4]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.249      ; 0.739      ;
; 0.408 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.238      ; 0.730      ;
; 0.409 ; syncGen:syncGen|x[6]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.249      ; 0.742      ;
; 0.419 ; syncGen:syncGen|x[7]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.249      ; 0.752      ;
; 0.419 ; syncGen:syncGen|y[4]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.056      ; 0.559      ;
; 0.420 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.249      ; 0.753      ;
; 0.430 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.249      ; 0.763      ;
; 0.432 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.249      ; 0.765      ;
; 0.445 ; syncGen:syncGen|x[1]        ; syncGen:syncGen|x[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.566      ;
; 0.446 ; syncGen:syncGen|x[5]        ; syncGen:syncGen|hsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; syncGen:syncGen|x[3]        ; syncGen:syncGen|x[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.568      ;
; 0.449 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.238      ; 0.771      ;
; 0.452 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.238      ; 0.774      ;
; 0.454 ; syncGen:syncGen|y[8]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.045      ; 0.583      ;
; 0.456 ; syncGen:syncGen|y[4]        ; syncGen:syncGen|y[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.045      ; 0.585      ;
; 0.457 ; syncGen:syncGen|x[0]        ; syncGen:syncGen|x[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; syncGen:syncGen|x[2]        ; syncGen:syncGen|x[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.578      ;
; 0.459 ; syncGen:syncGen|x[5]        ; syncGen:syncGen|x[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; syncGen:syncGen|y[7]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.249      ; 0.793      ;
; 0.460 ; syncGen:syncGen|x[0]        ; syncGen:syncGen|x[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; syncGen:syncGen|x[2]        ; syncGen:syncGen|x[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.581      ;
; 0.464 ; syncGen:syncGen|x[4]        ; syncGen:syncGen|x[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.249      ; 0.797      ;
; 0.467 ; syncGen:syncGen|activeVideo ; drawPixel:drawPixel|r       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; -0.167     ; 0.384      ;
; 0.467 ; syncGen:syncGen|x[4]        ; syncGen:syncGen|x[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.588      ;
; 0.469 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[1]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.590      ;
; 0.469 ; syncGen:syncGen|y[6]        ; syncGen:syncGen|y[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.590      ;
; 0.469 ; syncGen:syncGen|x[6]        ; syncGen:syncGen|x[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.590      ;
; 0.469 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.238      ; 0.791      ;
; 0.471 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.238      ; 0.793      ;
; 0.472 ; syncGen:syncGen|x[6]        ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.593      ;
; 0.472 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[2]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.593      ;
; 0.473 ; syncGen:syncGen|x[8]        ; syncGen:syncGen|x[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.594      ;
; 0.474 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.595      ;
; 0.483 ; syncGen:syncGen|y[8]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.056      ; 0.623      ;
; 0.485 ; syncGen:syncGen|y[9]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.056      ; 0.625      ;
; 0.508 ; syncGen:syncGen|x[1]        ; syncGen:syncGen|x[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.629      ;
; 0.510 ; syncGen:syncGen|y[5]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.045      ; 0.639      ;
; 0.510 ; syncGen:syncGen|x[3]        ; syncGen:syncGen|x[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.631      ;
; 0.511 ; syncGen:syncGen|x[1]        ; syncGen:syncGen|x[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.632      ;
; 0.512 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.238      ; 0.834      ;
; 0.513 ; syncGen:syncGen|x[3]        ; syncGen:syncGen|x[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.634      ;
; 0.515 ; syncGen:syncGen|y[1]        ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.636      ;
; 0.522 ; syncGen:syncGen|x[5]        ; syncGen:syncGen|x[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; syncGen:syncGen|x[1]        ; syncGen:syncGen|activeVideo ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.249      ; 0.856      ;
; 0.523 ; syncGen:syncGen|x[0]        ; syncGen:syncGen|x[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; syncGen:syncGen|x[2]        ; syncGen:syncGen|x[5]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; syncGen:syncGen|y[3]        ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.645      ;
; 0.525 ; syncGen:syncGen|y[4]        ; syncGen:syncGen|y[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.045      ; 0.654      ;
; 0.525 ; syncGen:syncGen|x[5]        ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.646      ;
; 0.526 ; syncGen:syncGen|x[0]        ; syncGen:syncGen|x[4]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.647      ;
; 0.526 ; syncGen:syncGen|x[2]        ; syncGen:syncGen|x[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.647      ;
; 0.529 ; syncGen:syncGen|x[7]        ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; syncGen:syncGen|x[4]        ; syncGen:syncGen|x[7]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.651      ;
; 0.532 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.238      ; 0.854      ;
; 0.533 ; syncGen:syncGen|x[4]        ; syncGen:syncGen|x[8]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.654      ;
; 0.535 ; syncGen:syncGen|x[6]        ; syncGen:syncGen|x[9]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.656      ;
; 0.535 ; syncGen:syncGen|y[0]        ; syncGen:syncGen|y[3]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.656      ;
; 0.543 ; syncGen:syncGen|y[2]        ; syncGen:syncGen|y[6]        ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.664      ;
; 0.544 ; syncGen:syncGen|y[5]        ; syncGen:syncGen|vsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.056      ; 0.684      ;
; 0.559 ; syncGen:syncGen|x[7]        ; syncGen:syncGen|hsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.680      ;
; 0.562 ; syncGen:syncGen|x[6]        ; syncGen:syncGen|hsync       ; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 0.000        ; 0.037      ; 0.683      ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                      ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDivisor|clkOut|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                      ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clockDivisor|clkOut|clk          ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clockDivisor:clockDivisor|clkOut'                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; drawPixel:drawPixel|r                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|activeVideo          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|hsync                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|vsync                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[9]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[9]                 ;
; 0.235  ; 0.419        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|activeVideo          ;
; 0.235  ; 0.419        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|vsync                ;
; 0.235  ; 0.419        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[4]                 ;
; 0.235  ; 0.419        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[5]                 ;
; 0.235  ; 0.419        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[8]                 ;
; 0.235  ; 0.419        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[9]                 ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; drawPixel:drawPixel|r                ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|hsync                ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[0]                 ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[1]                 ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[2]                 ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[3]                 ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[4]                 ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[5]                 ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[6]                 ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[7]                 ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[8]                 ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[9]                 ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[0]                 ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[1]                 ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[2]                 ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[3]                 ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[6]                 ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[7]                 ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[0]                 ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[1]                 ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[2]                 ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[3]                 ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[6]                 ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[7]                 ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; drawPixel:drawPixel|r                ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|hsync                ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[0]                 ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[1]                 ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[2]                 ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[3]                 ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[4]                 ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[5]                 ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[6]                 ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[7]                 ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[8]                 ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|x[9]                 ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|activeVideo          ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|vsync                ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[4]                 ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[5]                 ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[8]                 ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen:syncGen|y[9]                 ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|activeVideo|clk              ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|vsync|clk                    ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[4]|clk                     ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[5]|clk                     ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[8]|clk                     ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[9]|clk                     ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; drawPixel|r|clk                      ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|hsync|clk                    ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[0]|clk                     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[1]|clk                     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[2]|clk                     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[3]|clk                     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[4]|clk                     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[5]|clk                     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[6]|clk                     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[7]|clk                     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[8]|clk                     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|x[9]|clk                     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[0]|clk                     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[1]|clk                     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[2]|clk                     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[3]|clk                     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[6]|clk                     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; syncGen|y[7]|clk                     ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; clockDivisor|clkOut~clkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; clockDivisor|clkOut~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivisor:clockDivisor|clkOut ; Rise       ; clockDivisor|clkOut|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivisor:clockDivisor|clkOut ; Rise       ; clockDivisor|clkOut|q                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; rst       ; clk                              ; 0.240 ; 0.654 ; Rise       ; clk                              ;
; rst       ; clockDivisor:clockDivisor|clkOut ; 0.524 ; 0.873 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; rst       ; clk                              ; -0.101 ; -0.507 ; Rise       ; clk                              ;
; rst       ; clockDivisor:clockDivisor|clkOut ; 0.548  ; 0.199  ; Rise       ; clockDivisor:clockDivisor|clkOut ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; hsync     ; clockDivisor:clockDivisor|clkOut ; 4.126 ; 4.255 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; r         ; clockDivisor:clockDivisor|clkOut ; 3.163 ; 3.248 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; vsync     ; clockDivisor:clockDivisor|clkOut ; 3.474 ; 3.568 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; hsync     ; clockDivisor:clockDivisor|clkOut ; 4.013 ; 4.139 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; r         ; clockDivisor:clockDivisor|clkOut ; 3.054 ; 3.136 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; vsync     ; clockDivisor:clockDivisor|clkOut ; 3.351 ; 3.443 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+-----------------------------------+---------+--------+----------+---------+---------------------+
; Clock                             ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                  ; -1.623  ; -0.066 ; N/A      ; N/A     ; -3.000              ;
;  clk                              ; 0.113   ; -0.066 ; N/A      ; N/A     ; -3.000              ;
;  clockDivisor:clockDivisor|clkOut ; -1.623  ; 0.232  ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                   ; -31.449 ; -0.066 ; 0.0      ; 0.0     ; -35.125             ;
;  clk                              ; 0.000   ; -0.066 ; N/A      ; N/A     ; -4.285              ;
;  clockDivisor:clockDivisor|clkOut ; -31.449 ; 0.000  ; N/A      ; N/A     ; -30.840             ;
+-----------------------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; rst       ; clk                              ; 0.597 ; 0.688 ; Rise       ; clk                              ;
; rst       ; clockDivisor:clockDivisor|clkOut ; 1.155 ; 1.348 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; rst       ; clk                              ; -0.101 ; -0.328 ; Rise       ; clk                              ;
; rst       ; clockDivisor:clockDivisor|clkOut ; 1.091  ; 0.960  ; Rise       ; clockDivisor:clockDivisor|clkOut ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; hsync     ; clockDivisor:clockDivisor|clkOut ; 7.494 ; 7.579 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; r         ; clockDivisor:clockDivisor|clkOut ; 6.030 ; 6.038 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; vsync     ; clockDivisor:clockDivisor|clkOut ; 6.709 ; 6.692 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; hsync     ; clockDivisor:clockDivisor|clkOut ; 4.013 ; 4.139 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; r         ; clockDivisor:clockDivisor|clkOut ; 3.054 ; 3.136 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
; vsync     ; clockDivisor:clockDivisor|clkOut ; 3.351 ; 3.443 ; Rise       ; clockDivisor:clockDivisor|clkOut ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; r             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; r             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; g             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; b             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; r             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; g             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; b             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; r             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; g             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; b             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; clockDivisor:clockDivisor|clkOut ; clk                              ; 1        ; 1        ; 0        ; 0        ;
; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 332      ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; clockDivisor:clockDivisor|clkOut ; clk                              ; 1        ; 1        ; 0        ; 0        ;
; clockDivisor:clockDivisor|clkOut ; clockDivisor:clockDivisor|clkOut ; 332      ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 25    ; 25   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jul 26 12:02:20 2018
Info: Command: quartus_sta vga -c vga
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clockDivisor:clockDivisor|clkOut clockDivisor:clockDivisor|clkOut
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.623
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.623       -31.449 clockDivisor:clockDivisor|clkOut 
    Info (332119):     0.113         0.000 clk 
Info (332146): Worst-case hold slack is -0.031
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.031        -0.031 clk 
    Info (332119):     0.525         0.000 clockDivisor:clockDivisor|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -4.285 clk 
    Info (332119):    -1.285       -30.840 clockDivisor:clockDivisor|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.389
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.389       -26.403 clockDivisor:clockDivisor|clkOut 
    Info (332119):     0.175         0.000 clk 
Info (332146): Worst-case hold slack is -0.066
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.066        -0.066 clk 
    Info (332119):     0.484         0.000 clockDivisor:clockDivisor|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -4.285 clk 
    Info (332119):    -1.285       -30.840 clockDivisor:clockDivisor|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.280
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.280        -3.136 clockDivisor:clockDivisor|clkOut 
    Info (332119):     0.330         0.000 clk 
Info (332146): Worst-case hold slack is -0.050
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.050        -0.050 clk 
    Info (332119):     0.232         0.000 clockDivisor:clockDivisor|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -4.057 clk 
    Info (332119):    -1.000       -24.000 clockDivisor:clockDivisor|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4613 megabytes
    Info: Processing ended: Thu Jul 26 12:02:23 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


