module register #(
    WIDTH=16
  )(
    input clk,
    input en,  // enable
    input rst,  // reset
    input data[WIDTH],
    output out[WIDTH]
  ) {
  
  dff regs[WIDTH](.clk(clk),.rst(rst));
 
  always {
  
    if(en==1)
      regs.d=data;
    else  
      regs.d=regs.q;
    //regs.d=data;
    out=regs.q;
  }
}