#+STARTUP: showall
#+OPTIONS: toc:nil
#+title: JAIF 2022 -- programme

Le programme de la journée est aménagé pour maximiser les interactions
entre les participants.  Les présentations de chaque session auront
vocation à être ouvertes aux interactions avec l'assemblée, et un
temps de questions et de discussions sera réservé à la fin de chaque
session.

Les horaires de début et de fin de journée sont calées pour être
compatibles avec les TGV à l'arrivée et au départ de la gare de
Valence TGV.

Des [[./infos-pratiques.html][navettes]] seront affrétées en début et en fin de journée pour les
transferts vers la gare de Valence TGV.

| 09h00 |                                      | Ouverture de la salle - Accueil                                                                                     |   |
| 10h00 |                                      | Ouverture du flux zoom pour participation à distance                                                                |   |
| 10h10 | Vincent Beroulle                     | Ouverture de la journée                                                                                             |   |
| 10h20 | *Session 1*                          | *Attaques en fautes sur implémentations logicielles*                                                                |   |
|       | [[#coulon][Jean-Roch Coulon]] - présentation invitée | Attaque en fautes du processeur RISC-V CVA6                                                                         |   |
|       | [[#giraud][Vincent Giraud]]                       | L'attaque en faute : la bête noire des boîtes blanches                                                              |   |
| 11h10 |                                      | Pause café - [[#posters][session posters]]                                                                                        |   |
| 11h50 | *Session 2*                          | *Modélisation de fautes*                                                                                            |   |
|       | [[#tollec][Simon Tollec]]                         | Exploration of Fault Effects on Formal RISC-V Microarchitecture Models                                              |   |
|       | [[#alshaer][Ihab Al Shaer]]                        | Variable-Length Instruction Set: Feature or Bug?                                                                    |   |
| 12h40 |                                      | Déjeuner -      [[#posters][session posters]]                                                                                     |   |
| 14h00 | *Session 3*                          | *Attaques en fautes avancées*                                                                                       |   |
|       | [[#fanjas][Clément Fanjas]]                       | Méthode combinée d'Injection de faute et d'analyse Side-Channel temps réel pour contourner le Secure-Boot d'Android |   |
|       | [[#dumont][Mathieu Dumont]]             | Caractérisation de l'intégrité de réseaux de neurones embarqués face aux attaques par injection de fautes Laser     |   |
|       | [[#anceau][Stephanie Anceau]]                     | Faulting real-world devices with X-Rays beams                                                                       |   |
| 15h15 |                                      | Pause café -      [[#posters][session posters]]                                                                                   |   |
| 15h50 | *Session 4*                          | *Outils d’injection de fautes*                                                                                      |   |
|       | [[#maistri][Paolo Maistri]] - présentation invitée | Toward a Low-Cost Methodology for EM Fault Emulation on FPGA                                                        |   |
|       | [[#boher][Noémie Boher]] -                       | A Fast Characterization Method for Semi-invasive Fault Injection Attacks                                            |   |
| 16h40 | Comité d’organisation                | Clôture de la journée                                                                                               |   |
| 17h00 |                                      | Fin de la journée                                                                                                   |   |

Nous proposons aux participants de JAIF de poursuivre la journée avec
l'ouverture de [[https://www.csaw.io/europe][CSAW]], puis un social event à proximité de l'ESISAR.

|       |                                   |
| 18h00 | Conférences [[https://www.csaw.io/europe][CSAW]]                  |
| 19h30 | Welcome reception [[https://www.csaw.io/europe][CSAW]] - Cocktail |
| 21h00 | Social Event                      |

*** Sessions posters
:PROPERTIES:
:CUSTOM_ID: posters
:END:

Ronan Lashermes − INRIA : Traitor: pertubation d’horloge pour l’injection de fautes nombreuses par défaillance de l’échantillonage

Kevin Hector − CEA-Leti : A Closer Look at Evaluating theBit-Flip Attack Against Deep Neural Networks

Paul Grandamme – Laboratoire Hubert Curien : Attaque laser de primitives de sécurité non alimentées

Nasr-Eddine Ouldei Tebina – TIMA : X-Ray Fault Injection: Reviewing Defensive Approaches from a Security Perspective

tbd – Eshard : Fault Injection Attack on Modern SoCs

[[#tollec][Simon Tollec]] -  CEA-List : Exploration of Fault Effects on Formal RISC-V Microarchitecture Models                                              |   |

*** Attaque en fautes du processeur RISC-V CVA6
:PROPERTIES:
:CUSTOM_ID: coulon
:END:

*Jean-Roch Coulon* (INVIA / Thales DIS)

*** L'attaque en faute : la bête noire des boîtes blanches
:PROPERTIES:
:CUSTOM_ID: giraud
:END:

*Vincent Giraud* (ENS, Ingenico),
Guillaume Bouffard (ENS,  ANSSI)


*Résumé*.
    Pour réaliser des opérations sensibles, il est courant d'utiliser des composants sécurisés : grâce à leurs diverses protections, ils peuvent faire office de racine de confiance. Cependant, on peut être contraint d'utiliser des solutions alternatives dans la mesure où ils ne sont pas disponibles dans tous les systèmes d'information. Les industriels déploient alors une approche basée sur l'obscurcissement logiciel, moins sécurisée que celles basées sur un composant matériel. La cryptographie en boîte blanche en fait partie : chaque étape intermédiaire est précalculée et masquée, en conservant malgré tout la sémantique globale. Bien qu'elle soit purement logicielle, des attaques matérielles ont pu y être transposées. En instrumentant un programme, on peut reproduire des attaques par perturbation en y créant des états inattendus.

    Les besoins de l'industrie tendant à se diversifier, la recherche met aujourd'hui l'accent sur des fonctionnalités telles que la résistance aux attaques quantiques et les possibilités asymétriques des schémas cryptographiques. Ces aspects font ressurgir des spécifications comme celle de McEliece. Dans nos travaux, nous étudions la sécurité d'une boîte blanche cryptographique implémentant l'algorithme McEliece et sa résistance aux attaques dites «matérielles». Dans cet exposé, nous questionnerons également l'applicabilité dans le monde logiciel des contre-mesures existantes utilisées dans les composants matériels.

*Bio*.
Vincent Giraud est doctorant à l'École Normale Supérieure (ENS) en sécurité informatique, au service d'Ingenico. Après des études à l'Institut National des Sciences Appliquées (INSA) de Rennes et au Rochester Institute of Technology (RIT), il rejoint l'Agence Nationale de la Sécurité des Systèmes d'Information (ANSSI) pour un stage de fin d'étude sous la tutelle de Guillaume Bouffard, basé sur la sécurité applicative des cartes à puce. Il réalise actuellement sa thèse sur la sécurisation des processus dans des environnements non contrôlés chez Ingenico.


*** Toward a Low-Cost Methodology for EM Fault Emulation on FPGA

*Paolo Maistri* (CNRS, TIMA),

***  Exploration of Fault Effects on Formal RISC-V Microarchitecture Models
:PROPERTIES:
:CUSTOM_ID: tollec
:END:

 *Simon Tollec* (CEA-List),

*** Variable-Length Instruction Set: Feature or Bug?
:PROPERTIES:
:CUSTOM_ID: alshaer
:END:
*Ihab Al Shaer* (Grenoble-INP LCIS)

***  Méthode combinée d'Injection de faute et d'analyse Side-Channel temps réel pour contourner le Secure-Boot d'Android
:PROPERTIES:
:CUSTOM_ID: fanjas
:END:
Clément Fanjas (CEA-Leti),
*Simon Pontié*  (CEA-Leti),

***  Caractérisation de l'intégrité de réseaux de neurones embarqués face aux attaques par injection de fautes Laser
:PROPERTIES:
:CUSTOM_ID: dumont
:END:
*Mathieu Dumont* (CEA-Leti),

***  Faulting real-world devices with X-Rays beams
:PROPERTIES:
:CUSTOM_ID: anceau
:END:
*Stephanie Anceau*, (CEA-Leti/Cesti),

***  Toward a Low-Cost Methodology for EM Fault Emulation on FPGA
:PROPERTIES:
:CUSTOM_ID: maistri
:END:
*Paolo Maistri* (CNRS, TIMA),

***  A Fast Characterization Method for Semi-invasive Fault Injection Attacks
:PROPERTIES:
:CUSTOM_ID: boher
:END:
*Noémie Boher* (Brightsight),
