Fitter report for ahf_RISC521_brdRDY
Thu Dec 08 15:33:22 2016
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_ram1:my_ram|altsyncram:altsyncram_component|altsyncram_hki1:auto_generated|ALTSYNCRAM
 27. |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_rom1:my_rom|altsyncram:altsyncram_component|altsyncram_8ja1:auto_generated|ALTSYNCRAM
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Dec 08 15:33:22 2016       ;
; Quartus Prime Version              ; 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Revision Name                      ; ahf_RISC521_brdRDY                          ;
; Top-level Entity Name              ; ahf_RISC521_brdRDY                          ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,062 / 22,320 ( 18 % )                     ;
;     Total combinational functions  ; 4,035 / 22,320 ( 18 % )                     ;
;     Dedicated logic registers      ; 798 / 22,320 ( 4 % )                        ;
; Total registers                    ; 798                                         ;
; Total pins                         ; 15 / 154 ( 10 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 32,256 / 608,256 ( 5 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4950 ) ; 0.00 % ( 0 / 4950 )        ; 0.00 % ( 0 / 4950 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4950 ) ; 0.00 % ( 0 / 4950 )        ; 0.00 % ( 0 / 4950 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4936 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 14 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/output_files/ahf_RISC521_brdRDY.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 4,062 / 22,320 ( 18 % )  ;
;     -- Combinational with no register       ; 3264                     ;
;     -- Register only                        ; 27                       ;
;     -- Combinational with a register        ; 771                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 2871                     ;
;     -- 3 input functions                    ; 561                      ;
;     -- <=2 input functions                  ; 603                      ;
;     -- Register only                        ; 27                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 3938                     ;
;     -- arithmetic mode                      ; 97                       ;
;                                             ;                          ;
; Total registers*                            ; 798 / 23,018 ( 3 % )     ;
;     -- Dedicated logic registers            ; 798 / 22,320 ( 4 % )     ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 324 / 1,395 ( 23 % )     ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 15 / 154 ( 10 % )        ;
;     -- Clock pins                           ; 5 / 7 ( 71 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; M9Ks                                        ; 6 / 66 ( 9 % )           ;
; Total block memory bits                     ; 32,256 / 608,256 ( 5 % ) ;
; Total block memory implementation bits      ; 55,296 / 608,256 ( 9 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )           ;
; Global signals                              ; 19                       ;
;     -- Global clocks                        ; 19 / 20 ( 95 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 7.2% / 6.9% / 7.7%       ;
; Peak interconnect usage (total/H/V)         ; 35.7% / 32.1% / 40.8%    ;
; Maximum fan-out                             ; 798                      ;
; Highest non-global fan-out                  ; 676                      ;
; Total fan-out                               ; 17014                    ;
; Average fan-out                             ; 3.46                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 4062 / 22320 ( 18 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 3264                  ; 0                              ;
;     -- Register only                        ; 27                    ; 0                              ;
;     -- Combinational with a register        ; 771                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2871                  ; 0                              ;
;     -- 3 input functions                    ; 561                   ; 0                              ;
;     -- <=2 input functions                  ; 603                   ; 0                              ;
;     -- Register only                        ; 27                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3938                  ; 0                              ;
;     -- arithmetic mode                      ; 97                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 798                   ; 0                              ;
;     -- Dedicated logic registers            ; 798 / 22320 ( 4 % )   ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 324 / 1395 ( 23 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 15                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 32256                 ; 0                              ;
; Total RAM block bits                        ; 55296                 ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 6 / 66 ( 9 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 16 / 24 ( 66 % )      ; 3 / 24 ( 12 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 804                   ; 1                              ;
;     -- Registered Input Connections         ; 798                   ; 0                              ;
;     -- Output Connections                   ; 1                     ; 804                            ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 17029                 ; 814                            ;
;     -- Registered Connections               ; 6122                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 805                            ;
;     -- hard_block:auto_generated_inst       ; 805                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 7                     ; 1                              ;
;     -- Output Ports                         ; 8                     ; 3                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; R8    ; 3        ; 27           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; Reset    ; E1    ; 1        ; 0            ; 16           ; 7            ; 676                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[0]    ; M1    ; 2        ; 0            ; 16           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[1]    ; T8    ; 3        ; 27           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[2]    ; B9    ; 7        ; 25           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[3]    ; M15   ; 5        ; 53           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[4]    ; J15   ; 5        ; 53           ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DISP[0] ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DISP[1] ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DISP[2] ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DISP[3] ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R12[0]  ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R12[1]  ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R12[2]  ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R12[3]  ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn        ; Use as regular IO        ; SW[4]                   ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1          ; Use as regular IO        ; DISP[0]                 ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 8 / 14 ( 57 % ) ; 2.5V          ; --           ;
; 2        ; 2 / 16 ( 13 % ) ; 2.5V          ; --           ;
; 3        ; 2 / 25 ( 8 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 20 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 2 / 18 ( 11 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )  ; 2.5V          ; --           ;
; 7        ; 5 / 24 ( 21 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; DISP[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; DISP[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; DISP[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; R12[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; DISP[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; R12[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; Reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; R12[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; R12[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; CLOCK_50                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                         ;
+-------------------------------+-------------------------------------------------------------------------------------+
; Name                          ; ahf_mainpll:b2v_inst|altpll:altpll_component|ahf_mainpll_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------------------+
; SDC pin name                  ; b2v_inst|altpll_component|auto_generated|pll1                                       ;
; PLL mode                      ; Normal                                                                              ;
; Compensate clock              ; clock0                                                                              ;
; Compensated input/output pins ; --                                                                                  ;
; Switchover type               ; --                                                                                  ;
; Input frequency 0             ; 5.0 MHz                                                                             ;
; Input frequency 1             ; --                                                                                  ;
; Nominal PFD frequency         ; 5.0 MHz                                                                             ;
; Nominal VCO frequency         ; 510.0 MHz                                                                           ;
; VCO post scale K counter      ; 2                                                                                   ;
; VCO frequency control         ; Auto                                                                                ;
; VCO phase shift step          ; 245 ps                                                                              ;
; VCO multiply                  ; --                                                                                  ;
; VCO divide                    ; --                                                                                  ;
; Freq min lock                 ; 5.0 MHz                                                                             ;
; Freq max lock                 ; 6.37 MHz                                                                            ;
; M VCO Tap                     ; 0                                                                                   ;
; M Initial                     ; 1                                                                                   ;
; M value                       ; 102                                                                                 ;
; N value                       ; 1                                                                                   ;
; Charge pump current           ; setting 1                                                                           ;
; Loop filter resistance        ; setting 8                                                                           ;
; Loop filter capacitance       ; setting 0                                                                           ;
; Bandwidth                     ; 300 kHz to 390 kHz                                                                  ;
; Bandwidth type                ; Low                                                                                 ;
; Real time reconfigurable      ; Off                                                                                 ;
; Scan chain MIF file           ; --                                                                                  ;
; Preserve PLL counter order    ; Off                                                                                 ;
; PLL location                  ; PLL_4                                                                               ;
; Inclk0 signal                 ; CLOCK_50                                                                            ;
; Inclk1 signal                 ; --                                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                                       ;
; Inclk1 signal type            ; --                                                                                  ;
+-------------------------------+-------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; ahf_mainpll:b2v_inst|altpll:altpll_component|ahf_mainpll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 5   ; 1.0 MHz          ; 0 (0 ps)       ; 0.09 (245 ps)    ; 50/50      ; C0      ; 510           ; 255/255 Even ; --            ; 1       ; 0       ; b2v_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ahf_mainpll:b2v_inst|altpll:altpll_component|ahf_mainpll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 5   ; 1.0 MHz          ; 30 (83333 ps)  ; 0.09 (245 ps)    ; 50/50      ; C1      ; 510           ; 255/255 Even ; --            ; 43      ; 4       ; b2v_inst|altpll_component|auto_generated|pll1|clk[1] ;
; ahf_mainpll:b2v_inst|altpll:altpll_component|ahf_mainpll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 5   ; 1.0 MHz          ; 60 (166667 ps) ; 0.09 (245 ps)    ; 50/50      ; C2      ; 510           ; 255/255 Even ; --            ; 86      ; 0       ; b2v_inst|altpll_component|auto_generated|pll1|clk[2] ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; DISP[0]  ; Incomplete set of assignments ;
; DISP[1]  ; Incomplete set of assignments ;
; DISP[2]  ; Incomplete set of assignments ;
; DISP[3]  ; Incomplete set of assignments ;
; R12[0]   ; Incomplete set of assignments ;
; R12[1]   ; Incomplete set of assignments ;
; R12[2]   ; Incomplete set of assignments ;
; R12[3]   ; Incomplete set of assignments ;
; Reset    ; Incomplete set of assignments ;
; SW[0]    ; Incomplete set of assignments ;
; SW[1]    ; Incomplete set of assignments ;
; SW[2]    ; Incomplete set of assignments ;
; SW[3]    ; Incomplete set of assignments ;
; CLOCK_50 ; Incomplete set of assignments ;
; SW[4]    ; Incomplete set of assignments ;
+----------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                        ; Entity Name        ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
; |ahf_RISC521_brdRDY                             ; 4062 (0)    ; 798 (0)                   ; 0 (0)         ; 32256       ; 6    ; 0            ; 0       ; 0         ; 15   ; 0            ; 3264 (0)     ; 27 (0)            ; 771 (0)          ; |ahf_RISC521_brdRDY                                                                                                                                        ; ahf_RISC521_brdRDY ; work         ;
;    |ahf4722_RISC521_v:b2v_inst1|                ; 4062 (3556) ; 798 (691)                 ; 0 (0)         ; 32256       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3264 (2865)  ; 27 (7)            ; 771 (674)        ; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1                                                                                                            ; ahf4722_RISC521_v  ; work         ;
;       |ahf_cram_v:my_cram|                      ; 305 (145)   ; 65 (65)                   ; 0 (0)         ; 16128       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 230 (80)     ; 5 (5)             ; 70 (53)          ; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram                                                                                         ; ahf_cram_v         ; work         ;
;          |ahf_2to1Mux_v:my_mux|                 ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_2to1Mux_v:my_mux                                                                    ; ahf_2to1Mux_v      ; work         ;
;          |ahf_8to3_enc:my_enc|                  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_8to3_enc:my_enc                                                                     ; ahf_8to3_enc       ; work         ;
;          |ahf_CAM_v:my_cam|                     ; 144 (144)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (127)    ; 0 (0)             ; 17 (17)          ; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam                                                                        ; ahf_CAM_v          ; work         ;
;          |ahf_cache_v:my_rom_cache|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_cache_v:my_rom_cache                                                                ; ahf_cache_v        ; work         ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_cache_v:my_rom_cache|altsyncram:altsyncram_component                                ; altsyncram         ; work         ;
;                |altsyncram_h6g1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_cache_v:my_rom_cache|altsyncram:altsyncram_component|altsyncram_h6g1:auto_generated ; altsyncram_h6g1    ; work         ;
;          |ahf_ram1:my_ram|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 14336       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_ram1:my_ram                                                                         ; ahf_ram1           ; work         ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 14336       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_ram1:my_ram|altsyncram:altsyncram_component                                         ; altsyncram         ; work         ;
;                |altsyncram_hki1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 14336       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_ram1:my_ram|altsyncram:altsyncram_component|altsyncram_hki1:auto_generated          ; altsyncram_hki1    ; work         ;
;       |ahf_crom_v:my_crom|                      ; 211 (71)    ; 42 (42)                   ; 0 (0)         ; 16128       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 169 (29)     ; 15 (15)           ; 27 (22)          ; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom                                                                                         ; ahf_crom_v         ; work         ;
;          |ahf_8to3_enc:my_enc|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_8to3_enc:my_enc                                                                     ; ahf_8to3_enc       ; work         ;
;          |ahf_CAM_v:my_cam|                     ; 144 (144)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (139)    ; 0 (0)             ; 5 (5)            ; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam                                                                        ; ahf_CAM_v          ; work         ;
;          |ahf_cache_v:my_rom_cache|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_cache_v:my_rom_cache                                                                ; ahf_cache_v        ; work         ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_cache_v:my_rom_cache|altsyncram:altsyncram_component                                ; altsyncram         ; work         ;
;                |altsyncram_h6g1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_cache_v:my_rom_cache|altsyncram:altsyncram_component|altsyncram_h6g1:auto_generated ; altsyncram_h6g1    ; work         ;
;          |ahf_rom1:my_rom|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 14336       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_rom1:my_rom                                                                         ; ahf_rom1           ; work         ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 14336       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_rom1:my_rom|altsyncram:altsyncram_component                                         ; altsyncram         ; work         ;
;                |altsyncram_8ja1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 14336       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_rom1:my_rom|altsyncram:altsyncram_component|altsyncram_8ja1:auto_generated          ; altsyncram_8ja1    ; work         ;
;    |ahf_mainpll:b2v_inst|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ahf_RISC521_brdRDY|ahf_mainpll:b2v_inst                                                                                                                   ; ahf_mainpll        ; work         ;
;       |altpll:altpll_component|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ahf_RISC521_brdRDY|ahf_mainpll:b2v_inst|altpll:altpll_component                                                                                           ; altpll             ; work         ;
;          |ahf_mainpll_altpll:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ahf_RISC521_brdRDY|ahf_mainpll:b2v_inst|altpll:altpll_component|ahf_mainpll_altpll:auto_generated                                                         ; ahf_mainpll_altpll ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; DISP[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DISP[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DISP[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DISP[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R12[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R12[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R12[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R12[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Reset    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW[0]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW[1]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW[2]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW[3]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CLOCK_50 ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[4]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                         ;
+------------------------------------------+-------------------+---------+
; Source Pin / Fanout                      ; Pad To Core Index ; Setting ;
+------------------------------------------+-------------------+---------+
; Reset                                    ;                   ;         ;
; SW[0]                                    ;                   ;         ;
; SW[1]                                    ;                   ;         ;
; SW[2]                                    ;                   ;         ;
; SW[3]                                    ;                   ;         ;
; CLOCK_50                                 ;                   ;         ;
; SW[4]                                    ;                   ;         ;
;      - ahf4722_RISC521_v:b2v_inst1|R~858 ; 0                 ; 6       ;
+------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                            ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                        ; PIN_R8             ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; Reset                                                                                           ; PIN_E1             ; 676     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|DM_in[0]~44                                                         ; LCCOMB_X24_Y17_N18 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|Disp_pin[1]~2                                                       ; LCCOMB_X24_Y17_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|MAB[6]~2                                                            ; LCCOMB_X21_Y17_N14 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|MAX[4]~25                                                           ; LCCOMB_X25_Y17_N30 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|MAX[6]~18                                                           ; LCCOMB_X25_Y17_N14 ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|MAX[6]~21                                                           ; LCCOMB_X25_Y17_N20 ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|MAX[6]~24                                                           ; LCCOMB_X23_Y17_N4  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|MAeff[9]~3                                                          ; LCCOMB_X23_Y17_N0  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|PMeff[3]~1                                                          ; LCCOMB_X24_Y17_N14 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|R[8][1]~18                                                          ; LCCOMB_X32_Y17_N4  ; 534     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|Ri1[0]~0                                                            ; LCCOMB_X21_Y17_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|Ri2[0]~1                                                            ; LCCOMB_X32_Y17_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|Ri3[4]~1                                                            ; LCCOMB_X21_Y17_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|Rj1[4]~1                                                            ; LCCOMB_X27_Y21_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|Rj2[4]~1                                                            ; LCCOMB_X23_Y17_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|Rj3[4]~0                                                            ; LCCOMB_X23_Y14_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|SP[0]~2                                                             ; LCCOMB_X24_Y17_N2  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|SR[5]~3                                                             ; LCCOMB_X21_Y17_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|Selector0~2                                                         ; LCCOMB_X24_Y17_N26 ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|TA[6]~9                                                             ; LCCOMB_X21_Y17_N24 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|TB[1]~34                                                            ; LCCOMB_X24_Y16_N26 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|TSR~0                                                               ; LCCOMB_X21_Y17_N2  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|Mux0~4                                           ; LCCOMB_X18_Y21_N6  ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|PMM_address[0]~6                                 ; LCCOMB_X23_Y21_N10 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|PM_wren                                          ; FF_X21_Y21_N1      ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~0                      ; LCCOMB_X30_Y21_N24 ; 10      ; Latch enable                          ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~1                      ; LCCOMB_X30_Y21_N0  ; 10      ; Latch enable                          ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~2                      ; LCCOMB_X30_Y21_N8  ; 10      ; Latch enable                          ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~3                      ; LCCOMB_X30_Y21_N14 ; 10      ; Latch enable                          ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~4                      ; LCCOMB_X30_Y21_N28 ; 10      ; Latch enable                          ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~5                      ; LCCOMB_X30_Y21_N10 ; 10      ; Latch enable                          ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~6                      ; LCCOMB_X30_Y21_N26 ; 10      ; Latch enable                          ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~7                      ; LCCOMB_X30_Y21_N16 ; 10      ; Latch enable                          ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|cache_insert[7]~2                                ; LCCOMB_X21_Y21_N2  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|cam_addrs[0]~0                                   ; LCCOMB_X23_Y21_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|din[5]~0                                         ; LCCOMB_X21_Y21_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|transfer_count[0]~9                              ; LCCOMB_X17_Y21_N16 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|wren                                             ; FF_X21_Y21_N11     ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|PMM_address[9]~0                                 ; LCCOMB_X19_Y23_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~0                      ; LCCOMB_X1_Y16_N16  ; 10      ; Latch enable                          ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~1                      ; LCCOMB_X1_Y16_N12  ; 10      ; Latch enable                          ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~2                      ; LCCOMB_X1_Y16_N26  ; 10      ; Latch enable                          ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~3                      ; LCCOMB_X1_Y16_N22  ; 10      ; Latch enable                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~4                      ; LCCOMB_X1_Y16_N14  ; 10      ; Latch enable                          ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~5                      ; LCCOMB_X1_Y16_N30  ; 10      ; Latch enable                          ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~6                      ; LCCOMB_X1_Y16_N24  ; 10      ; Latch enable                          ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~7                      ; LCCOMB_X1_Y16_N28  ; 10      ; Latch enable                          ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|cam_addrs[0]~1                                   ; LCCOMB_X17_Y22_N22 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|miss~2                                           ; LCCOMB_X17_Y22_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|wren                                             ; FF_X18_Y23_N21     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ahf_mainpll:b2v_inst|altpll:altpll_component|ahf_mainpll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 798     ; Clock                                 ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; ahf_mainpll:b2v_inst|altpll:altpll_component|ahf_mainpll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_4              ; 4       ; Clock                                 ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; ahf_mainpll:b2v_inst|altpll:altpll_component|ahf_mainpll_altpll:auto_generated|wire_pll1_clk[2] ; PLL_4              ; 2       ; Clock                                 ; yes    ; Global Clock         ; GCLK17           ; --                        ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                            ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~0                      ; LCCOMB_X30_Y21_N24 ; 10      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~1                      ; LCCOMB_X30_Y21_N0  ; 10      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~2                      ; LCCOMB_X30_Y21_N8  ; 10      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~3                      ; LCCOMB_X30_Y21_N14 ; 10      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~4                      ; LCCOMB_X30_Y21_N28 ; 10      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~5                      ; LCCOMB_X30_Y21_N10 ; 10      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~6                      ; LCCOMB_X30_Y21_N26 ; 10      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~7                      ; LCCOMB_X30_Y21_N16 ; 10      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~0                      ; LCCOMB_X1_Y16_N16  ; 10      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~1                      ; LCCOMB_X1_Y16_N12  ; 10      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~2                      ; LCCOMB_X1_Y16_N26  ; 10      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~3                      ; LCCOMB_X1_Y16_N22  ; 10      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~4                      ; LCCOMB_X1_Y16_N14  ; 10      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~5                      ; LCCOMB_X1_Y16_N30  ; 10      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~6                      ; LCCOMB_X1_Y16_N24  ; 10      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~7                      ; LCCOMB_X1_Y16_N28  ; 10      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; ahf_mainpll:b2v_inst|altpll:altpll_component|ahf_mainpll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 798     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; ahf_mainpll:b2v_inst|altpll:altpll_component|ahf_mainpll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_4              ; 4       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; ahf_mainpll:b2v_inst|altpll:altpll_component|ahf_mainpll_altpll:auto_generated|wire_pll1_clk[2] ; PLL_4              ; 2       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------+
; Non-Global High Fan-Out Signals                  ;
+----------------------------------------+---------+
; Name                                   ; Fan-Out ;
+----------------------------------------+---------+
; Reset~input                            ; 676     ;
; ahf4722_RISC521_v:b2v_inst1|R[8][1]~18 ; 534     ;
+----------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                              ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_cache_v:my_rom_cache|altsyncram:altsyncram_component|altsyncram_h6g1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 128          ; 14           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1792  ; 128                         ; 14                          ; --                          ; --                          ; 1792                ; 1    ; None               ; M9K_X22_Y21_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_ram1:my_ram|altsyncram:altsyncram_component|altsyncram_hki1:auto_generated|ALTSYNCRAM          ; AUTO ; Single Port ; Single Clock ; 1024         ; 14           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 14336 ; 1024                        ; 14                          ; --                          ; --                          ; 14336               ; 2    ; ram1Lab11v4.mif    ; M9K_X22_Y20_N0, M9K_X22_Y23_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_cache_v:my_rom_cache|altsyncram:altsyncram_component|altsyncram_h6g1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 128          ; 14           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1792  ; 128                         ; 14                          ; --                          ; --                          ; 1792                ; 1    ; None               ; M9K_X22_Y25_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_rom1:my_rom|altsyncram:altsyncram_component|altsyncram_8ja1:auto_generated|ALTSYNCRAM          ; AUTO ; ROM         ; Single Clock ; 1024         ; 14           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 14336 ; 1024                        ; 14                          ; --                          ; --                          ; 14336               ; 2    ; rom1Lab11p3v19.mif ; M9K_X22_Y26_N0, M9K_X22_Y24_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_ram1:my_ram|altsyncram:altsyncram_component|altsyncram_hki1:auto_generated|ALTSYNCRAM                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;8;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;16;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;24;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;32;(00001111101000) (1750) (1000) (3E8)    ;(00001111101000) (1750) (1000) (3E8)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;40;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;48;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;56;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;64;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;72;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;80;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;88;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;96;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;104;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;112;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;120;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;128;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;136;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;144;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;152;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;160;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;168;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;176;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;184;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;192;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;200;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;208;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;216;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;224;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;232;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;240;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;248;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;256;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;264;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;272;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;280;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;288;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;296;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;304;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;312;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;320;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;328;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;336;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;344;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;352;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;360;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;368;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;376;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;384;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;392;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;400;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;408;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;416;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;424;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;432;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;440;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;448;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;456;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;464;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;472;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;480;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;488;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;496;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;504;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;512;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;520;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;528;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;536;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;544;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;552;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;560;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;568;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;576;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;584;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;592;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;600;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;608;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;616;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;624;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;632;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;640;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;648;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;656;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;664;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;672;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;680;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;688;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;696;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;704;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;712;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;720;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;728;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;736;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;744;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;752;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;760;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;768;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;776;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;784;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;792;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;800;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;808;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;816;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;824;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;832;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;840;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;848;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;856;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;864;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;872;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;880;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;888;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;896;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;904;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;912;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;920;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;928;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;936;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;944;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;952;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;960;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;968;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;976;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;984;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;992;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;1000;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;1008;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;1016;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |ahf_RISC521_brdRDY|ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_rom1:my_rom|altsyncram:altsyncram_component|altsyncram_8ja1:auto_generated|ALTSYNCRAM                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(01110110001111) (16617) (7567) (1D8F)    ;(00000000000001) (1) (1) (01)   ;(11111111110000) (37760) (16368) (3FF0)   ;(11010000100101) (32045) (13349) (3425)   ;(01000000010000) (10020) (4112) (1010)   ;(11111111111011) (37773) (16379) (3FFB)   ;(00000000000001) (1) (1) (01)   ;(11111111110000) (37760) (16368) (3FF0)   ;
;8;(00010110000001) (2601) (1409) (581)    ;(00000000000000) (0) (0) (00)   ;(00010000000001) (2001) (1025) (401)   ;(11111111110000) (37760) (16368) (3FF0)   ;(00000000000001) (1) (1) (01)   ;(11111111110000) (37760) (16368) (3FF0)   ;(11010000100101) (32045) (13349) (3425)   ;(01000000001110) (10016) (4110) (100E)   ;
;16;(11111111111011) (37773) (16379) (3FFB)    ;(10000110000001) (20601) (8577) (2181)   ;(01000000010110) (10026) (4118) (1016)   ;(11111111101101) (37755) (16365) (3FED)   ;(01100110001100) (14614) (6540) (198C)   ;(01110110001111) (16617) (7567) (1D8F)   ;(00000000000001) (1) (1) (01)   ;(11111111110000) (37760) (16368) (3FF0)   ;
;24;(11010000100101) (32045) (13349) (3425)    ;(01000000010000) (10020) (4112) (1010)   ;(11111111111011) (37773) (16379) (3FFB)   ;(00000000000001) (1) (1) (01)   ;(11111111110000) (37760) (16368) (3FF0)   ;(00010110000001) (2601) (1409) (581)   ;(00000000010000) (20) (16) (10)   ;(00010000000001) (2001) (1025) (401)   ;
;32;(11111111110000) (37760) (16368) (3FF0)    ;(00000000000001) (1) (1) (01)   ;(11111111110000) (37760) (16368) (3FF0)   ;(11010000100101) (32045) (13349) (3425)   ;(01000000001110) (10016) (4110) (100E)   ;(11111111111011) (37773) (16379) (3FFB)   ;(10000110000001) (20601) (8577) (2181)   ;(01000000010110) (10026) (4118) (1016)   ;
;40;(11111111101101) (37755) (16365) (3FED)    ;(01100110001100) (14614) (6540) (198C)   ;(01110001101111) (16157) (7279) (1C6F)   ;(00000001000100) (104) (68) (44)   ;(00000000000000) (0) (0) (00)   ;(00000001000101) (105) (69) (45)   ;(00000000010000) (20) (16) (10)   ;(01010000100001) (12041) (5153) (1421)   ;
;48;(01010010000101) (12205) (5253) (1485)    ;(00010001000100) (2104) (1092) (444)   ;(00000000000000) (0) (0) (00)   ;(01010000100001) (12041) (5153) (1421)   ;(01110001000001) (16101) (7233) (1C41)   ;(10000001100001) (20141) (8289) (2061)   ;(01000000010110) (10026) (4118) (1016)   ;(11111111110011) (37763) (16371) (3FF3)   ;
;56;(01100001000010) (14102) (6210) (1842)    ;(01100001100011) (14143) (6243) (1863)   ;(01100010000100) (14204) (6276) (1884)   ;(01110001100100) (16144) (7268) (1C64)   ;(00000001000101) (105) (69) (45)   ;(00000000000000) (0) (0) (00)   ;(00010010000101) (2205) (1157) (485)   ;(00000000010000) (20) (16) (10)   ;
;64;(00000001000110) (106) (70) (46)    ;(00000000000001) (1) (1) (01)   ;(00010010000110) (2206) (1158) (486)   ;(00000000010100) (24) (20) (14)   ;(00000001000101) (105) (69) (45)   ;(00000000000010) (2) (2) (02)   ;(00010010000101) (2205) (1157) (485)   ;(00000000011000) (30) (24) (18)   ;
;72;(00000001000110) (106) (70) (46)    ;(00000000000011) (3) (3) (03)   ;(00010010000110) (2206) (1158) (486)   ;(00000000011100) (34) (28) (1C)   ;(01110001000100) (16104) (7236) (1C44)   ;(01110010000001) (16201) (7297) (1C81)   ;(10000001100001) (20141) (8289) (2061)   ;(01000000010110) (10026) (4118) (1016)   ;
;80;(11111111101011) (37753) (16363) (3FEB)    ;(01100001100011) (14143) (6243) (1863)   ;(01100001000010) (14102) (6210) (1842)   ;(01110001101111) (16157) (7279) (1C6F)   ;(00000001000100) (104) (68) (44)   ;(00000000010000) (20) (16) (10)   ;(00010000000100) (2004) (1028) (404)   ;(11111111110000) (37760) (16368) (3FF0)   ;
;88;(00000000010011) (23) (19) (13)    ;(00000000100001) (41) (33) (21)   ;(00000000010100) (24) (20) (14)   ;(00000000100000) (40) (32) (20)   ;(10001010000001) (21201) (8833) (2281)   ;(01000000011100) (10034) (4124) (101C)   ;(11111111111101) (37775) (16381) (3FFD)   ;(10001010100001) (21241) (8865) (22A1)   ;
;96;(01000000011100) (10034) (4124) (101C)    ;(11111111111000) (37770) (16376) (3FF8)   ;(01110001000001) (16101) (7233) (1C41)   ;(10000001100001) (20141) (8289) (2061)   ;(01000000011100) (10034) (4124) (101C)   ;(11111111101110) (37756) (16366) (3FEE)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;104;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;112;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;120;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;128;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;136;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;144;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;152;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;160;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;168;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;176;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;184;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;192;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;200;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;208;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;216;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;224;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;232;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;240;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;248;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;256;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;264;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;272;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;280;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;288;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;296;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;304;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;312;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;320;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;328;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;336;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;344;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;352;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;360;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;368;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;376;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;384;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;392;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;400;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;408;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;416;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;424;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;432;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;440;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;448;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;456;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;464;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;472;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;480;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;488;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;496;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;504;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;512;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;520;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;528;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;536;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;544;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;552;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;560;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;568;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;576;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;584;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;592;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;600;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;608;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;616;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;624;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;632;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;640;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;648;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;656;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;664;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;672;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;680;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;688;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;696;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;704;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;712;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;720;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;728;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;736;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;744;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;752;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;760;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;768;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;776;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;784;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;792;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;800;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;808;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;816;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;824;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;832;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;840;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;848;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;856;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;864;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;872;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;880;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;888;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;896;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;904;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;912;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;920;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;928;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;936;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;944;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;952;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;960;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;968;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;976;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;984;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;992;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;1000;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;1008;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;
;1016;(00000000000000) (0) (0) (00)    ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;(00000000000000) (0) (0) (00)   ;


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 6,274 / 71,559 ( 9 % )  ;
; C16 interconnects     ; 79 / 2,597 ( 3 % )      ;
; C4 interconnects      ; 3,598 / 46,848 ( 8 % )  ;
; Direct links          ; 430 / 71,559 ( < 1 % )  ;
; Global clocks         ; 19 / 20 ( 95 % )        ;
; Local interconnects   ; 2,590 / 24,624 ( 11 % ) ;
; R24 interconnects     ; 112 / 2,496 ( 4 % )     ;
; R4 interconnects      ; 4,170 / 62,424 ( 7 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.54) ; Number of LABs  (Total = 324) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 27                            ;
; 2                                           ; 21                            ;
; 3                                           ; 7                             ;
; 4                                           ; 3                             ;
; 5                                           ; 2                             ;
; 6                                           ; 4                             ;
; 7                                           ; 1                             ;
; 8                                           ; 5                             ;
; 9                                           ; 1                             ;
; 10                                          ; 1                             ;
; 11                                          ; 7                             ;
; 12                                          ; 6                             ;
; 13                                          ; 10                            ;
; 14                                          ; 19                            ;
; 15                                          ; 45                            ;
; 16                                          ; 165                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.31) ; Number of LABs  (Total = 324) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 207                           ;
; 1 Clock enable                     ; 171                           ;
; 1 Sync. clear                      ; 10                            ;
; 1 Sync. load                       ; 9                             ;
; 2 Clock enables                    ; 29                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.97) ; Number of LABs  (Total = 324) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 24                            ;
; 2                                            ; 23                            ;
; 3                                            ; 6                             ;
; 4                                            ; 2                             ;
; 5                                            ; 3                             ;
; 6                                            ; 3                             ;
; 7                                            ; 1                             ;
; 8                                            ; 5                             ;
; 9                                            ; 3                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 3                             ;
; 13                                           ; 6                             ;
; 14                                           ; 9                             ;
; 15                                           ; 14                            ;
; 16                                           ; 46                            ;
; 17                                           ; 14                            ;
; 18                                           ; 23                            ;
; 19                                           ; 66                            ;
; 20                                           ; 36                            ;
; 21                                           ; 13                            ;
; 22                                           ; 5                             ;
; 23                                           ; 3                             ;
; 24                                           ; 6                             ;
; 25                                           ; 3                             ;
; 26                                           ; 1                             ;
; 27                                           ; 1                             ;
; 28                                           ; 0                             ;
; 29                                           ; 1                             ;
; 30                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.52) ; Number of LABs  (Total = 324) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 29                            ;
; 2                                               ; 21                            ;
; 3                                               ; 16                            ;
; 4                                               ; 18                            ;
; 5                                               ; 42                            ;
; 6                                               ; 55                            ;
; 7                                               ; 31                            ;
; 8                                               ; 33                            ;
; 9                                               ; 27                            ;
; 10                                              ; 15                            ;
; 11                                              ; 9                             ;
; 12                                              ; 5                             ;
; 13                                              ; 5                             ;
; 14                                              ; 5                             ;
; 15                                              ; 5                             ;
; 16                                              ; 5                             ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.06) ; Number of LABs  (Total = 324) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 13                            ;
; 3                                            ; 13                            ;
; 4                                            ; 15                            ;
; 5                                            ; 5                             ;
; 6                                            ; 8                             ;
; 7                                            ; 4                             ;
; 8                                            ; 3                             ;
; 9                                            ; 2                             ;
; 10                                           ; 4                             ;
; 11                                           ; 2                             ;
; 12                                           ; 6                             ;
; 13                                           ; 7                             ;
; 14                                           ; 3                             ;
; 15                                           ; 5                             ;
; 16                                           ; 12                            ;
; 17                                           ; 14                            ;
; 18                                           ; 19                            ;
; 19                                           ; 14                            ;
; 20                                           ; 15                            ;
; 21                                           ; 35                            ;
; 22                                           ; 27                            ;
; 23                                           ; 31                            ;
; 24                                           ; 12                            ;
; 25                                           ; 8                             ;
; 26                                           ; 10                            ;
; 27                                           ; 7                             ;
; 28                                           ; 8                             ;
; 29                                           ; 3                             ;
; 30                                           ; 3                             ;
; 31                                           ; 5                             ;
; 32                                           ; 6                             ;
; 33                                           ; 0                             ;
; 34                                           ; 0                             ;
; 35                                           ; 3                             ;
; 36                                           ; 1                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 15        ; 0            ; 15        ; 0            ; 0            ; 15        ; 15        ; 0            ; 15        ; 15        ; 0            ; 8            ; 0            ; 0            ; 7            ; 0            ; 8            ; 7            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 0            ; 15        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 15           ; 0         ; 15           ; 15           ; 0         ; 0         ; 15           ; 0         ; 0         ; 15           ; 7            ; 15           ; 15           ; 8            ; 15           ; 7            ; 8            ; 15           ; 15           ; 15           ; 7            ; 15           ; 15           ; 15           ; 15           ; 15           ; 0         ; 15           ; 15           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DISP[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DISP[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DISP[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DISP[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R12[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R12[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R12[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R12[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "ahf_RISC521_brdRDY"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "ahf_mainpll:b2v_inst|altpll:altpll_component|ahf_mainpll_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/db/ahf_mainpll_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for ahf_mainpll:b2v_inst|altpll:altpll_component|ahf_mainpll_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/db/ahf_mainpll_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of 30 degrees (83333 ps) for ahf_mainpll:b2v_inst|altpll:altpll_component|ahf_mainpll_altpll:auto_generated|wire_pll1_clk[1] port File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/db/ahf_mainpll_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of 60 degrees (166667 ps) for ahf_mainpll:b2v_inst|altpll:altpll_component|ahf_mainpll_altpll:auto_generated|wire_pll1_clk[2] port File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/db/ahf_mainpll_altpll.v Line: 44
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 160 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'ahf_RISC521_brdRDY.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 200.000 -waveform {0.000 100.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {b2v_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {b2v_inst|altpll_component|auto_generated|pll1|clk[0]} {b2v_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {b2v_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -phase 30.00 -duty_cycle 50.00 -name {b2v_inst|altpll_component|auto_generated|pll1|clk[1]} {b2v_inst|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {b2v_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -phase 60.00 -duty_cycle 50.00 -name {b2v_inst|altpll_component|auto_generated|pll1|clk[2]} {b2v_inst|altpll_component|auto_generated|pll1|clk[2]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|cam_addrs[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|cam_mem[6][9] is being clocked by ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|cam_addrs[0]
Warning (332060): Node: ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|cam_addrs[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|cam_mem[4][9] is being clocked by ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|cam_addrs[0]
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111): 1000.000 b2v_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111): 1000.000 b2v_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332111): 1000.000 b2v_inst|altpll_component|auto_generated|pll1|clk[2]
    Info (332111):  200.000     CLOCK_50
Info (176353): Automatically promoted node ahf_mainpll:b2v_inst|altpll:altpll_component|ahf_mainpll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4) File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/db/ahf_mainpll_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node ahf_mainpll:b2v_inst|altpll:altpll_component|ahf_mainpll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_4) File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/db/ahf_mainpll_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node ahf_mainpll:b2v_inst|altpll:altpll_component|ahf_mainpll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_4) File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/db/ahf_mainpll_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~0  File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/ahf_CAM_v.v Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~1  File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/ahf_CAM_v.v Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~2  File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/ahf_CAM_v.v Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~3  File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/ahf_CAM_v.v Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~4  File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/ahf_CAM_v.v Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~5  File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/ahf_CAM_v.v Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~6  File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/ahf_CAM_v.v Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ahf4722_RISC521_v:b2v_inst1|ahf_cram_v:my_cram|ahf_CAM_v:my_cam|Decoder0~7  File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/ahf_CAM_v.v Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~0  File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/ahf_CAM_v.v Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~1  File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/ahf_CAM_v.v Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~2  File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/ahf_CAM_v.v Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~3  File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/ahf_CAM_v.v Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~4  File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/ahf_CAM_v.v Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~5  File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/ahf_CAM_v.v Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~6  File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/ahf_CAM_v.v Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ahf4722_RISC521_v:b2v_inst1|ahf_crom_v:my_crom|ahf_CAM_v:my_cam|Decoder0~7  File: C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/ahf_CAM_v.v Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 32% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 2.22 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/output_files/ahf_RISC521_brdRDY.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 1177 megabytes
    Info: Processing ended: Thu Dec 08 15:33:23 2016
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:25


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/alexa_000/Documents/ahfRISC521/ahf_RISC521_brdRDY/output_files/ahf_RISC521_brdRDY.fit.smsg.


