# Generated by Yosys 0.9 (git sha1 UNKNOWN, clang 6.0.0-1ubuntu2 -fPIC -Os)

.model csa_15bit
.inputs i_add_term1[0] i_add_term1[1] i_add_term1[2] i_add_term1[3] i_add_term1[4] i_add_term1[5] i_add_term1[6] i_add_term1[7] i_add_term1[8] i_add_term1[9] i_add_term1[10] i_add_term1[11] i_add_term1[12] i_add_term1[13] i_add_term1[14] i_add_term2[0] i_add_term2[1] i_add_term2[2] i_add_term2[3] i_add_term2[4] i_add_term2[5] i_add_term2[6] i_add_term2[7] i_add_term2[8] i_add_term2[9] i_add_term2[10] i_add_term2[11] i_add_term2[12] i_add_term2[13] i_add_term2[14]
.outputs sum[0] sum[1] sum[2] sum[3] sum[4] sum[5] sum[6] sum[7] sum[8] sum[9] sum[10] sum[11] sum[12] sum[13] sum[14] cout
.gate BUFX2 A=w_cout[3] Y=cout
.gate BUFX2 A=rca_inst.fa0.o_sum Y=sum[0]
.gate BUFX2 A=rca_inst.fa[1].o_sum Y=sum[1]
.gate BUFX2 A=rca_inst.fa[2].o_sum Y=sum[2]
.gate BUFX2 A=rca_inst.fa3.o_sum Y=sum[3]
.gate BUFX2 A=_0_[4] Y=sum[4]
.gate BUFX2 A=_0_[5] Y=sum[5]
.gate BUFX2 A=_0_[6] Y=sum[6]
.gate BUFX2 A=_0_[7] Y=sum[7]
.gate BUFX2 A=_0_[8] Y=sum[8]
.gate BUFX2 A=_0_[9] Y=sum[9]
.gate BUFX2 A=_0_[10] Y=sum[10]
.gate BUFX2 A=_0_[11] Y=sum[11]
.gate BUFX2 A=_0_[12] Y=sum[12]
.gate BUFX2 A=_0_[13] Y=sum[13]
.gate BUFX2 A=_0_[14] Y=sum[14]
.gate INVX1 A=_1_ Y=_13_
.gate NAND2X1 A=_2_ B=rca_inst.cout Y=_14_
.gate OAI21X1 A=rca_inst.cout B=_13_ C=_14_ Y=w_cout[1]
.gate INVX1 A=_3_[0] Y=_15_
.gate NAND2X1 A=_4_[0] B=rca_inst.cout Y=_16_
.gate OAI21X1 A=rca_inst.cout B=_15_ C=_16_ Y=_0_[4]
.gate INVX1 A=_3_[1] Y=_17_
.gate NAND2X1 A=rca_inst.cout B=_4_[1] Y=_18_
.gate OAI21X1 A=rca_inst.cout B=_17_ C=_18_ Y=_0_[5]
.gate INVX1 A=_3_[2] Y=_19_
.gate NAND2X1 A=rca_inst.cout B=_4_[2] Y=_20_
.gate OAI21X1 A=rca_inst.cout B=_19_ C=_20_ Y=_0_[6]
.gate INVX1 A=_3_[3] Y=_21_
.gate NAND2X1 A=rca_inst.cout B=_4_[3] Y=_22_
.gate OAI21X1 A=rca_inst.cout B=_21_ C=_22_ Y=_0_[7]
.gate INVX1 A=gnd Y=_26_
.gate OR2X2 A=i_add_term2[4] B=i_add_term1[4] Y=_27_
.gate NAND2X1 A=i_add_term2[4] B=i_add_term1[4] Y=_28_
.gate NAND3X1 A=_26_ B=_28_ C=_27_ Y=_29_
.gate NOR2X1 A=i_add_term2[4] B=i_add_term1[4] Y=_23_
.gate AND2X2 A=i_add_term2[4] B=i_add_term1[4] Y=_24_
.gate OAI21X1 A=_23_ B=_24_ C=gnd Y=_25_
.gate NAND2X1 A=_25_ B=_29_ Y=_3_[0]
.gate OAI21X1 A=_26_ B=_23_ C=_28_ Y=_5_[1]
.gate INVX1 A=_5_[3] Y=_33_
.gate OR2X2 A=i_add_term2[7] B=i_add_term1[7] Y=_34_
.gate NAND2X1 A=i_add_term2[7] B=i_add_term1[7] Y=_35_
.gate NAND3X1 A=_33_ B=_35_ C=_34_ Y=_36_
.gate NOR2X1 A=i_add_term2[7] B=i_add_term1[7] Y=_30_
.gate AND2X2 A=i_add_term2[7] B=i_add_term1[7] Y=_31_
.gate OAI21X1 A=_30_ B=_31_ C=_5_[3] Y=_32_
.gate NAND2X1 A=_32_ B=_36_ Y=_3_[3]
.gate OAI21X1 A=_33_ B=_30_ C=_35_ Y=_1_
.gate INVX1 A=_5_[1] Y=_40_
.gate OR2X2 A=i_add_term2[5] B=i_add_term1[5] Y=_41_
.gate NAND2X1 A=i_add_term2[5] B=i_add_term1[5] Y=_42_
.gate NAND3X1 A=_40_ B=_42_ C=_41_ Y=_43_
.gate NOR2X1 A=i_add_term2[5] B=i_add_term1[5] Y=_37_
.gate AND2X2 A=i_add_term2[5] B=i_add_term1[5] Y=_38_
.gate OAI21X1 A=_37_ B=_38_ C=_5_[1] Y=_39_
.gate NAND2X1 A=_39_ B=_43_ Y=_3_[1]
.gate OAI21X1 A=_40_ B=_37_ C=_42_ Y=_5_[2]
.gate INVX1 A=_5_[2] Y=_47_
.gate OR2X2 A=i_add_term2[6] B=i_add_term1[6] Y=_48_
.gate NAND2X1 A=i_add_term2[6] B=i_add_term1[6] Y=_49_
.gate NAND3X1 A=_47_ B=_49_ C=_48_ Y=_50_
.gate NOR2X1 A=i_add_term2[6] B=i_add_term1[6] Y=_44_
.gate AND2X2 A=i_add_term2[6] B=i_add_term1[6] Y=_45_
.gate OAI21X1 A=_44_ B=_45_ C=_5_[2] Y=_46_
.gate NAND2X1 A=_46_ B=_50_ Y=_3_[2]
.gate OAI21X1 A=_47_ B=_44_ C=_49_ Y=_5_[3]
.gate INVX1 A=vdd Y=_54_
.gate OR2X2 A=i_add_term2[4] B=i_add_term1[4] Y=_55_
.gate NAND2X1 A=i_add_term2[4] B=i_add_term1[4] Y=_56_
.gate NAND3X1 A=_54_ B=_56_ C=_55_ Y=_57_
.gate NOR2X1 A=i_add_term2[4] B=i_add_term1[4] Y=_51_
.gate AND2X2 A=i_add_term2[4] B=i_add_term1[4] Y=_52_
.gate OAI21X1 A=_51_ B=_52_ C=vdd Y=_53_
.gate NAND2X1 A=_53_ B=_57_ Y=_4_[0]
.gate OAI21X1 A=_54_ B=_51_ C=_56_ Y=_6_[1]
.gate INVX1 A=_6_[3] Y=_61_
.gate OR2X2 A=i_add_term2[7] B=i_add_term1[7] Y=_62_
.gate NAND2X1 A=i_add_term2[7] B=i_add_term1[7] Y=_63_
.gate NAND3X1 A=_61_ B=_63_ C=_62_ Y=_64_
.gate NOR2X1 A=i_add_term2[7] B=i_add_term1[7] Y=_58_
.gate AND2X2 A=i_add_term2[7] B=i_add_term1[7] Y=_59_
.gate OAI21X1 A=_58_ B=_59_ C=_6_[3] Y=_60_
.gate NAND2X1 A=_60_ B=_64_ Y=_4_[3]
.gate OAI21X1 A=_61_ B=_58_ C=_63_ Y=_2_
.gate INVX1 A=_6_[1] Y=_68_
.gate OR2X2 A=i_add_term2[5] B=i_add_term1[5] Y=_69_
.gate NAND2X1 A=i_add_term2[5] B=i_add_term1[5] Y=_70_
.gate NAND3X1 A=_68_ B=_70_ C=_69_ Y=_71_
.gate NOR2X1 A=i_add_term2[5] B=i_add_term1[5] Y=_65_
.gate AND2X2 A=i_add_term2[5] B=i_add_term1[5] Y=_66_
.gate OAI21X1 A=_65_ B=_66_ C=_6_[1] Y=_67_
.gate NAND2X1 A=_67_ B=_71_ Y=_4_[1]
.gate OAI21X1 A=_68_ B=_65_ C=_70_ Y=_6_[2]
.gate INVX1 A=_6_[2] Y=_75_
.gate OR2X2 A=i_add_term2[6] B=i_add_term1[6] Y=_76_
.gate NAND2X1 A=i_add_term2[6] B=i_add_term1[6] Y=_77_
.gate NAND3X1 A=_75_ B=_77_ C=_76_ Y=_78_
.gate NOR2X1 A=i_add_term2[6] B=i_add_term1[6] Y=_72_
.gate AND2X2 A=i_add_term2[6] B=i_add_term1[6] Y=_73_
.gate OAI21X1 A=_72_ B=_73_ C=_6_[2] Y=_74_
.gate NAND2X1 A=_74_ B=_78_ Y=_4_[2]
.gate OAI21X1 A=_75_ B=_72_ C=_77_ Y=_6_[3]
.gate INVX1 A=_7_ Y=_79_
.gate NAND2X1 A=_8_ B=w_cout[1] Y=_80_
.gate OAI21X1 A=w_cout[1] B=_79_ C=_80_ Y=csa_inst.cin
.gate INVX1 A=_9_[0] Y=_81_
.gate NAND2X1 A=_10_[0] B=w_cout[1] Y=_82_
.gate OAI21X1 A=w_cout[1] B=_81_ C=_82_ Y=_0_[8]
.gate INVX1 A=_9_[1] Y=_83_
.gate NAND2X1 A=w_cout[1] B=_10_[1] Y=_84_
.gate OAI21X1 A=w_cout[1] B=_83_ C=_84_ Y=_0_[9]
.gate INVX1 A=_9_[2] Y=_85_
.gate NAND2X1 A=w_cout[1] B=_10_[2] Y=_86_
.gate OAI21X1 A=w_cout[1] B=_85_ C=_86_ Y=_0_[10]
.gate INVX1 A=_9_[3] Y=_87_
.gate NAND2X1 A=w_cout[1] B=_10_[3] Y=_88_
.gate OAI21X1 A=w_cout[1] B=_87_ C=_88_ Y=_0_[11]
.gate INVX1 A=gnd Y=_92_
.gate OR2X2 A=i_add_term2[8] B=i_add_term1[8] Y=_93_
.gate NAND2X1 A=i_add_term2[8] B=i_add_term1[8] Y=_94_
.gate NAND3X1 A=_92_ B=_94_ C=_93_ Y=_95_
.gate NOR2X1 A=i_add_term2[8] B=i_add_term1[8] Y=_89_
.gate AND2X2 A=i_add_term2[8] B=i_add_term1[8] Y=_90_
.gate OAI21X1 A=_89_ B=_90_ C=gnd Y=_91_
.gate NAND2X1 A=_91_ B=_95_ Y=_9_[0]
.gate OAI21X1 A=_92_ B=_89_ C=_94_ Y=_11_[1]
.gate INVX1 A=_11_[3] Y=_99_
.gate OR2X2 A=i_add_term2[11] B=i_add_term1[11] Y=_100_
.gate NAND2X1 A=i_add_term2[11] B=i_add_term1[11] Y=_101_
.gate NAND3X1 A=_99_ B=_101_ C=_100_ Y=_102_
.gate NOR2X1 A=i_add_term2[11] B=i_add_term1[11] Y=_96_
.gate AND2X2 A=i_add_term2[11] B=i_add_term1[11] Y=_97_
.gate OAI21X1 A=_96_ B=_97_ C=_11_[3] Y=_98_
.gate NAND2X1 A=_98_ B=_102_ Y=_9_[3]
.gate OAI21X1 A=_99_ B=_96_ C=_101_ Y=_7_
.gate INVX1 A=_11_[1] Y=_106_
.gate OR2X2 A=i_add_term2[9] B=i_add_term1[9] Y=_107_
.gate NAND2X1 A=i_add_term2[9] B=i_add_term1[9] Y=_108_
.gate NAND3X1 A=_106_ B=_108_ C=_107_ Y=_109_
.gate NOR2X1 A=i_add_term2[9] B=i_add_term1[9] Y=_103_
.gate AND2X2 A=i_add_term2[9] B=i_add_term1[9] Y=_104_
.gate OAI21X1 A=_103_ B=_104_ C=_11_[1] Y=_105_
.gate NAND2X1 A=_105_ B=_109_ Y=_9_[1]
.gate OAI21X1 A=_106_ B=_103_ C=_108_ Y=_11_[2]
.gate INVX1 A=_11_[2] Y=_113_
.gate OR2X2 A=i_add_term2[10] B=i_add_term1[10] Y=_114_
.gate NAND2X1 A=i_add_term2[10] B=i_add_term1[10] Y=_115_
.gate NAND3X1 A=_113_ B=_115_ C=_114_ Y=_116_
.gate NOR2X1 A=i_add_term2[10] B=i_add_term1[10] Y=_110_
.gate AND2X2 A=i_add_term2[10] B=i_add_term1[10] Y=_111_
.gate OAI21X1 A=_110_ B=_111_ C=_11_[2] Y=_112_
.gate NAND2X1 A=_112_ B=_116_ Y=_9_[2]
.gate OAI21X1 A=_113_ B=_110_ C=_115_ Y=_11_[3]
.gate INVX1 A=vdd Y=_120_
.gate OR2X2 A=i_add_term2[8] B=i_add_term1[8] Y=_121_
.gate NAND2X1 A=i_add_term2[8] B=i_add_term1[8] Y=_122_
.gate NAND3X1 A=_120_ B=_122_ C=_121_ Y=_123_
.gate NOR2X1 A=i_add_term2[8] B=i_add_term1[8] Y=_117_
.gate AND2X2 A=i_add_term2[8] B=i_add_term1[8] Y=_118_
.gate OAI21X1 A=_117_ B=_118_ C=vdd Y=_119_
.gate NAND2X1 A=_119_ B=_123_ Y=_10_[0]
.gate OAI21X1 A=_120_ B=_117_ C=_122_ Y=_12_[1]
.gate INVX1 A=_12_[3] Y=_127_
.gate OR2X2 A=i_add_term2[11] B=i_add_term1[11] Y=_128_
.gate NAND2X1 A=i_add_term2[11] B=i_add_term1[11] Y=_129_
.gate NAND3X1 A=_127_ B=_129_ C=_128_ Y=_130_
.gate NOR2X1 A=i_add_term2[11] B=i_add_term1[11] Y=_124_
.gate AND2X2 A=i_add_term2[11] B=i_add_term1[11] Y=_125_
.gate OAI21X1 A=_124_ B=_125_ C=_12_[3] Y=_126_
.gate NAND2X1 A=_126_ B=_130_ Y=_10_[3]
.gate OAI21X1 A=_127_ B=_124_ C=_129_ Y=_8_
.gate INVX1 A=_12_[1] Y=_134_
.gate OR2X2 A=i_add_term2[9] B=i_add_term1[9] Y=_135_
.gate NAND2X1 A=i_add_term2[9] B=i_add_term1[9] Y=_136_
.gate NAND3X1 A=_134_ B=_136_ C=_135_ Y=_137_
.gate NOR2X1 A=i_add_term2[9] B=i_add_term1[9] Y=_131_
.gate AND2X2 A=i_add_term2[9] B=i_add_term1[9] Y=_132_
.gate OAI21X1 A=_131_ B=_132_ C=_12_[1] Y=_133_
.gate NAND2X1 A=_133_ B=_137_ Y=_10_[1]
.gate OAI21X1 A=_134_ B=_131_ C=_136_ Y=_12_[2]
.gate INVX1 A=_12_[2] Y=_141_
.gate OR2X2 A=i_add_term2[10] B=i_add_term1[10] Y=_142_
.gate NAND2X1 A=i_add_term2[10] B=i_add_term1[10] Y=_143_
.gate NAND3X1 A=_141_ B=_143_ C=_142_ Y=_144_
.gate NOR2X1 A=i_add_term2[10] B=i_add_term1[10] Y=_138_
.gate AND2X2 A=i_add_term2[10] B=i_add_term1[10] Y=_139_
.gate OAI21X1 A=_138_ B=_139_ C=_12_[2] Y=_140_
.gate NAND2X1 A=_140_ B=_144_ Y=_10_[2]
.gate OAI21X1 A=_141_ B=_138_ C=_143_ Y=_12_[3]
.gate INVX1 A=csa_inst.cout0_0 Y=_145_
.gate NAND2X1 A=csa_inst.cout0_1 B=csa_inst.cin Y=_146_
.gate OAI21X1 A=csa_inst.cin B=_145_ C=_146_ Y=w_cout[3]
.gate INVX1 A=csa_inst.rca0_0.fa0.o_sum Y=_147_
.gate NAND2X1 A=csa_inst.rca0_1.fa0.o_sum B=csa_inst.cin Y=_148_
.gate OAI21X1 A=csa_inst.cin B=_147_ C=_148_ Y=_0_[12]
.gate INVX1 A=csa_inst.rca0_0.fa1.o_sum Y=_149_
.gate NAND2X1 A=csa_inst.cin B=csa_inst.rca0_1.fa1.o_sum Y=_150_
.gate OAI21X1 A=csa_inst.cin B=_149_ C=_150_ Y=_0_[13]
.gate INVX1 A=csa_inst.rca0_0.fa2.o_sum Y=_151_
.gate NAND2X1 A=csa_inst.cin B=csa_inst.rca0_1.fa2.o_sum Y=_152_
.gate OAI21X1 A=csa_inst.cin B=_151_ C=_152_ Y=_0_[14]
.gate INVX1 A=gnd Y=_156_
.gate OR2X2 A=i_add_term2[12] B=i_add_term1[12] Y=_157_
.gate NAND2X1 A=i_add_term2[12] B=i_add_term1[12] Y=_158_
.gate NAND3X1 A=_156_ B=_158_ C=_157_ Y=_159_
.gate NOR2X1 A=i_add_term2[12] B=i_add_term1[12] Y=_153_
.gate AND2X2 A=i_add_term2[12] B=i_add_term1[12] Y=_154_
.gate OAI21X1 A=_153_ B=_154_ C=gnd Y=_155_
.gate NAND2X1 A=_155_ B=_159_ Y=csa_inst.rca0_0.fa0.o_sum
.gate OAI21X1 A=_156_ B=_153_ C=_158_ Y=csa_inst.rca0_0.fa0.o_carry
.gate INVX1 A=csa_inst.rca0_0.fa0.o_carry Y=_163_
.gate OR2X2 A=i_add_term2[13] B=i_add_term1[13] Y=_164_
.gate NAND2X1 A=i_add_term2[13] B=i_add_term1[13] Y=_165_
.gate NAND3X1 A=_163_ B=_165_ C=_164_ Y=_166_
.gate NOR2X1 A=i_add_term2[13] B=i_add_term1[13] Y=_160_
.gate AND2X2 A=i_add_term2[13] B=i_add_term1[13] Y=_161_
.gate OAI21X1 A=_160_ B=_161_ C=csa_inst.rca0_0.fa0.o_carry Y=_162_
.gate NAND2X1 A=_162_ B=_166_ Y=csa_inst.rca0_0.fa1.o_sum
.gate OAI21X1 A=_163_ B=_160_ C=_165_ Y=csa_inst.rca0_0.fa1.o_carry
.gate INVX1 A=csa_inst.rca0_0.fa1.o_carry Y=_170_
.gate OR2X2 A=i_add_term2[14] B=i_add_term1[14] Y=_171_
.gate NAND2X1 A=i_add_term2[14] B=i_add_term1[14] Y=_172_
.gate NAND3X1 A=_170_ B=_172_ C=_171_ Y=_173_
.gate NOR2X1 A=i_add_term2[14] B=i_add_term1[14] Y=_167_
.gate AND2X2 A=i_add_term2[14] B=i_add_term1[14] Y=_168_
.gate OAI21X1 A=_167_ B=_168_ C=csa_inst.rca0_0.fa1.o_carry Y=_169_
.gate NAND2X1 A=_169_ B=_173_ Y=csa_inst.rca0_0.fa2.o_sum
.gate OAI21X1 A=_170_ B=_167_ C=_172_ Y=csa_inst.cout0_0
.gate INVX1 A=vdd Y=_177_
.gate OR2X2 A=i_add_term2[12] B=i_add_term1[12] Y=_178_
.gate NAND2X1 A=i_add_term2[12] B=i_add_term1[12] Y=_179_
.gate NAND3X1 A=_177_ B=_179_ C=_178_ Y=_180_
.gate NOR2X1 A=i_add_term2[12] B=i_add_term1[12] Y=_174_
.gate AND2X2 A=i_add_term2[12] B=i_add_term1[12] Y=_175_
.gate OAI21X1 A=_174_ B=_175_ C=vdd Y=_176_
.gate NAND2X1 A=_176_ B=_180_ Y=csa_inst.rca0_1.fa0.o_sum
.gate OAI21X1 A=_177_ B=_174_ C=_179_ Y=csa_inst.rca0_1.fa0.o_carry
.gate INVX1 A=csa_inst.rca0_1.fa0.o_carry Y=_184_
.gate OR2X2 A=i_add_term2[13] B=i_add_term1[13] Y=_185_
.gate NAND2X1 A=i_add_term2[13] B=i_add_term1[13] Y=_186_
.gate NAND3X1 A=_184_ B=_186_ C=_185_ Y=_187_
.gate NOR2X1 A=i_add_term2[13] B=i_add_term1[13] Y=_181_
.gate AND2X2 A=i_add_term2[13] B=i_add_term1[13] Y=_182_
.gate OAI21X1 A=_181_ B=_182_ C=csa_inst.rca0_1.fa0.o_carry Y=_183_
.gate NAND2X1 A=_183_ B=_187_ Y=csa_inst.rca0_1.fa1.o_sum
.gate OAI21X1 A=_184_ B=_181_ C=_186_ Y=csa_inst.rca0_1.fa1.o_carry
.gate INVX1 A=csa_inst.rca0_1.fa1.o_carry Y=_191_
.gate OR2X2 A=i_add_term2[14] B=i_add_term1[14] Y=_192_
.gate NAND2X1 A=i_add_term2[14] B=i_add_term1[14] Y=_193_
.gate NAND3X1 A=_191_ B=_193_ C=_192_ Y=_194_
.gate NOR2X1 A=i_add_term2[14] B=i_add_term1[14] Y=_188_
.gate AND2X2 A=i_add_term2[14] B=i_add_term1[14] Y=_189_
.gate OAI21X1 A=_188_ B=_189_ C=csa_inst.rca0_1.fa1.o_carry Y=_190_
.gate NAND2X1 A=_190_ B=_194_ Y=csa_inst.rca0_1.fa2.o_sum
.gate OAI21X1 A=_191_ B=_188_ C=_193_ Y=csa_inst.cout0_1
.gate INVX1 A=gnd Y=_198_
.gate OR2X2 A=i_add_term2[0] B=i_add_term1[0] Y=_199_
.gate NAND2X1 A=i_add_term2[0] B=i_add_term1[0] Y=_200_
.gate NAND3X1 A=_198_ B=_200_ C=_199_ Y=_201_
.gate NOR2X1 A=i_add_term2[0] B=i_add_term1[0] Y=_195_
.gate AND2X2 A=i_add_term2[0] B=i_add_term1[0] Y=_196_
.gate OAI21X1 A=_195_ B=_196_ C=gnd Y=_197_
.gate NAND2X1 A=_197_ B=_201_ Y=rca_inst.fa0.o_sum
.gate OAI21X1 A=_198_ B=_195_ C=_200_ Y=rca_inst.fa0.o_carry
.gate INVX1 A=rca_inst.fa3.i_carry Y=_205_
.gate OR2X2 A=i_add_term2[3] B=i_add_term1[3] Y=_206_
.gate NAND2X1 A=i_add_term2[3] B=i_add_term1[3] Y=_207_
.gate NAND3X1 A=_205_ B=_207_ C=_206_ Y=_208_
.gate NOR2X1 A=i_add_term2[3] B=i_add_term1[3] Y=_202_
.gate AND2X2 A=i_add_term2[3] B=i_add_term1[3] Y=_203_
.gate OAI21X1 A=_202_ B=_203_ C=rca_inst.fa3.i_carry Y=_204_
.gate NAND2X1 A=_204_ B=_208_ Y=rca_inst.fa3.o_sum
.gate OAI21X1 A=_205_ B=_202_ C=_207_ Y=rca_inst.cout
.gate INVX1 A=rca_inst.fa0.o_carry Y=_212_
.gate OR2X2 A=i_add_term2[1] B=i_add_term1[1] Y=_213_
.gate NAND2X1 A=i_add_term2[1] B=i_add_term1[1] Y=_214_
.gate NAND3X1 A=_212_ B=_214_ C=_213_ Y=_215_
.gate NOR2X1 A=i_add_term2[1] B=i_add_term1[1] Y=_209_
.gate AND2X2 A=i_add_term2[1] B=i_add_term1[1] Y=_210_
.gate OAI21X1 A=_209_ B=_210_ C=rca_inst.fa0.o_carry Y=_211_
.gate NAND2X1 A=_211_ B=_215_ Y=rca_inst.fa[1].o_sum
.gate OAI21X1 A=_212_ B=_209_ C=_214_ Y=rca_inst.fa[1].o_carry
.gate INVX1 A=rca_inst.fa[1].o_carry Y=_219_
.gate OR2X2 A=i_add_term2[2] B=i_add_term1[2] Y=_220_
.gate NAND2X1 A=i_add_term2[2] B=i_add_term1[2] Y=_221_
.gate NAND3X1 A=_219_ B=_221_ C=_220_ Y=_222_
.gate NOR2X1 A=i_add_term2[2] B=i_add_term1[2] Y=_216_
.gate AND2X2 A=i_add_term2[2] B=i_add_term1[2] Y=_217_
.gate OAI21X1 A=_216_ B=_217_ C=rca_inst.fa[1].o_carry Y=_218_
.gate NAND2X1 A=_218_ B=_222_ Y=rca_inst.fa[2].o_sum
.gate OAI21X1 A=_219_ B=_216_ C=_221_ Y=rca_inst.fa3.i_carry
.gate BUFX2 A=rca_inst.fa0.o_sum Y=_0_[0]
.gate BUFX2 A=rca_inst.fa[1].o_sum Y=_0_[1]
.gate BUFX2 A=rca_inst.fa[2].o_sum Y=_0_[2]
.gate BUFX2 A=rca_inst.fa3.o_sum Y=_0_[3]
.gate BUFX2 A=rca_inst.cout Y=w_cout[0]
.gate BUFX2 A=csa_inst.cin Y=w_cout[2]
.end
