Durante el presente capítulo se desarrolló cuales son las señales de control que intervienen en las operaciones de lectura y escritura externa en las memorias FIFO. En base a ellas se explicó el diseño de la máquina de estados finitos y su descripción en lenguaje VHDL, para su posterior síntesis en FPGA. Se desarrolló también la verificación funcional de la síntesis realizada, a fin de corroborar su correcto funcionamiento.
Luego se detalló la placa de interconexión realizada para la conexión eléctrica de las placas de desarrollo que contienen al controlador FX2LP y al FPGA Spartan VI.