Timing Analyzer report for MicrocomputerPCB
Sat Mar 13 08:23:43 2021
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Recovery: 'clk'
 16. Slow 1200mV 85C Model Removal: 'clk'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Recovery: 'clk'
 27. Slow 1200mV 0C Model Removal: 'clk'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Recovery: 'clk'
 37. Fast 1200mV 0C Model Removal: 'clk'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; MicrocomputerPCB                                    ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE15F23C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.76        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  25.7%      ;
;     Processor 3            ;  25.2%      ;
;     Processor 4            ;  24.8%      ;
+----------------------------+-------------+


+--------------------------------------------------------------+
; SDC File List                                                ;
+--------------------------+--------+--------------------------+
; SDC File Path            ; Status ; Read at                  ;
+--------------------------+--------+--------------------------+
; MicrocomputerPCB.out.sdc ; OK     ; Sat Mar 13 08:23:38 2021 ;
+--------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 44.36 MHz ; 44.36 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.544 ; -26.074            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.428 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 8.473 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.130 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.540 ; 0.000                             ;
+-------+-------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                 ;
+--------+-----------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.544 ; cpu09p:cpu1|state.pulu_ixl_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.882     ;
; -2.542 ; cpu09p:cpu1|state.pulu_cc_state   ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.880     ;
; -2.477 ; cpu09p:cpu1|state.pulu_ixl_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.815     ;
; -2.475 ; cpu09p:cpu1|state.pulu_cc_state   ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.813     ;
; -2.470 ; cpu09p:cpu1|state.puls_cc_state   ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.741     ; 14.729     ;
; -2.461 ; cpu09p:cpu1|state.puls_dp_state   ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.741     ; 14.720     ;
; -2.438 ; cpu09p:cpu1|state.pulu_ixl_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.776     ;
; -2.436 ; cpu09p:cpu1|state.pulu_cc_state   ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.774     ;
; -2.413 ; cpu09p:cpu1|state.pulu_ixl_state  ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.751     ;
; -2.413 ; cpu09p:cpu1|state.pulu_acca_state ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.646     ; 14.767     ;
; -2.411 ; cpu09p:cpu1|state.pulu_cc_state   ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.749     ;
; -2.403 ; cpu09p:cpu1|state.puls_cc_state   ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.741     ; 14.662     ;
; -2.394 ; cpu09p:cpu1|state.puls_dp_state   ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.741     ; 14.653     ;
; -2.367 ; cpu09p:cpu1|state.rti_ixh_state   ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.686     ;
; -2.364 ; cpu09p:cpu1|state.puls_cc_state   ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.741     ; 14.623     ;
; -2.358 ; cpu09p:cpu1|state.rti_ixl_state   ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.677     ;
; -2.355 ; cpu09p:cpu1|state.puls_dp_state   ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.741     ; 14.614     ;
; -2.353 ; cpu09p:cpu1|state.pulu_ixl_state  ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.691     ;
; -2.351 ; cpu09p:cpu1|state.pulu_cc_state   ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.689     ;
; -2.346 ; cpu09p:cpu1|state.pulu_acca_state ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.646     ; 14.700     ;
; -2.339 ; cpu09p:cpu1|state.puls_cc_state   ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.741     ; 14.598     ;
; -2.333 ; cpu09p:cpu1|state.pulu_iyl_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.671     ;
; -2.330 ; cpu09p:cpu1|state.puls_dp_state   ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.741     ; 14.589     ;
; -2.307 ; cpu09p:cpu1|state.pulu_acca_state ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.646     ; 14.661     ;
; -2.300 ; cpu09p:cpu1|state.rti_ixh_state   ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.619     ;
; -2.291 ; cpu09p:cpu1|state.rti_ixl_state   ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.610     ;
; -2.290 ; cpu09p:cpu1|state.rti_iyl_state   ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.609     ;
; -2.288 ; cpu09p:cpu1|state.puls_accb_state ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.741     ; 14.547     ;
; -2.282 ; cpu09p:cpu1|state.pulu_acca_state ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.646     ; 14.636     ;
; -2.279 ; cpu09p:cpu1|state.puls_cc_state   ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.741     ; 14.538     ;
; -2.277 ; cpu09p:cpu1|state.pulu_ixh_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.615     ;
; -2.275 ; cpu09p:cpu1|state.puls_iyh_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.594     ;
; -2.270 ; cpu09p:cpu1|state.puls_dp_state   ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.741     ; 14.529     ;
; -2.266 ; cpu09p:cpu1|state.pulu_iyl_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.604     ;
; -2.261 ; cpu09p:cpu1|state.rti_ixh_state   ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.580     ;
; -2.252 ; cpu09p:cpu1|state.rti_ixl_state   ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.571     ;
; -2.236 ; cpu09p:cpu1|state.rti_ixh_state   ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.555     ;
; -2.227 ; cpu09p:cpu1|state.pulu_iyl_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.565     ;
; -2.227 ; cpu09p:cpu1|state.rti_ixl_state   ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.546     ;
; -2.223 ; cpu09p:cpu1|state.rti_iyl_state   ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.542     ;
; -2.222 ; cpu09p:cpu1|state.pulu_acca_state ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.646     ; 14.576     ;
; -2.221 ; cpu09p:cpu1|state.puls_accb_state ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.741     ; 14.480     ;
; -2.220 ; cpu09p:cpu1|state.pshu_ixh_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.583     ; 14.637     ;
; -2.210 ; cpu09p:cpu1|state.pulu_ixh_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.548     ;
; -2.208 ; cpu09p:cpu1|state.puls_iyh_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.527     ;
; -2.205 ; cpu09p:cpu1|state.pulu_accb_state ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.646     ; 14.559     ;
; -2.202 ; cpu09p:cpu1|state.pulu_iyl_state  ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.540     ;
; -2.200 ; cpu09p:cpu1|state.pshu_iyh_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.583     ; 14.617     ;
; -2.200 ; cpu09p:cpu1|state.pulu_spl_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.538     ;
; -2.184 ; cpu09p:cpu1|state.rti_iyl_state   ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.503     ;
; -2.182 ; cpu09p:cpu1|state.puls_accb_state ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.741     ; 14.441     ;
; -2.176 ; cpu09p:cpu1|state.rti_ixh_state   ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.495     ;
; -2.169 ; cpu09p:cpu1|state.puls_iyh_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.488     ;
; -2.167 ; cpu09p:cpu1|state.rti_ixl_state   ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.486     ;
; -2.159 ; cpu09p:cpu1|state.rti_iyl_state   ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.478     ;
; -2.157 ; cpu09p:cpu1|state.puls_accb_state ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.741     ; 14.416     ;
; -2.153 ; cpu09p:cpu1|state.pshu_ixh_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.583     ; 14.570     ;
; -2.152 ; cpu09p:cpu1|state.puls_ixh_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.471     ;
; -2.151 ; cpu09p:cpu1|state.puls_acca_state ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.741     ; 14.410     ;
; -2.146 ; cpu09p:cpu1|state.pulu_ixh_state  ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.484     ;
; -2.144 ; cpu09p:cpu1|state.puls_iyh_state  ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.463     ;
; -2.142 ; cpu09p:cpu1|state.pulu_iyl_state  ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.480     ;
; -2.138 ; cpu09p:cpu1|state.pulu_accb_state ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.646     ; 14.492     ;
; -2.133 ; cpu09p:cpu1|state.pshu_iyh_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.583     ; 14.550     ;
; -2.133 ; cpu09p:cpu1|state.pulu_spl_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.471     ;
; -2.128 ; cpu09p:cpu1|state.rti_upl_state   ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.660     ; 14.468     ;
; -2.114 ; cpu09p:cpu1|state.pshu_ixh_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.583     ; 14.531     ;
; -2.110 ; cpu09p:cpu1|state.int_ixh_state   ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.538     ; 14.572     ;
; -2.107 ; cpu09p:cpu1|state.puls_upl_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.660     ; 14.447     ;
; -2.102 ; cpu09p:cpu1|state.int_acca_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.538     ; 14.564     ;
; -2.099 ; cpu09p:cpu1|state.pulu_sph_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.437     ;
; -2.099 ; cpu09p:cpu1|state.rti_iyl_state   ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.418     ;
; -2.099 ; cpu09p:cpu1|state.pulu_accb_state ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.646     ; 14.453     ;
; -2.097 ; cpu09p:cpu1|state.puls_accb_state ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.741     ; 14.356     ;
; -2.094 ; cpu09p:cpu1|state.pshu_iyh_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.583     ; 14.511     ;
; -2.094 ; cpu09p:cpu1|state.pulu_spl_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.432     ;
; -2.089 ; cpu09p:cpu1|state.pshu_ixh_state  ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.583     ; 14.506     ;
; -2.085 ; cpu09p:cpu1|state.puls_ixh_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.404     ;
; -2.084 ; cpu09p:cpu1|state.puls_iyh_state  ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.403     ;
; -2.084 ; cpu09p:cpu1|state.puls_acca_state ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.741     ; 14.343     ;
; -2.074 ; cpu09p:cpu1|state.pulu_accb_state ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.646     ; 14.428     ;
; -2.069 ; cpu09p:cpu1|state.pshu_iyh_state  ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.583     ; 14.486     ;
; -2.069 ; cpu09p:cpu1|state.pulu_spl_state  ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.407     ;
; -2.065 ; cpu09p:cpu1|state.pulu_ixh_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.403     ;
; -2.064 ; cpu09p:cpu1|state.puls_iyl_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.383     ;
; -2.061 ; cpu09p:cpu1|state.rti_upl_state   ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.660     ; 14.401     ;
; -2.058 ; cpu09p:cpu1|state.pulu_dp_state   ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.646     ; 14.412     ;
; -2.047 ; cpu09p:cpu1|state.rti_pch_state   ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.666     ; 14.381     ;
; -2.046 ; cpu09p:cpu1|state.puls_ixh_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.365     ;
; -2.045 ; cpu09p:cpu1|state.puls_acca_state ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.741     ; 14.304     ;
; -2.043 ; cpu09p:cpu1|state.int_ixh_state   ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.538     ; 14.505     ;
; -2.040 ; cpu09p:cpu1|state.puls_upl_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.660     ; 14.380     ;
; -2.035 ; cpu09p:cpu1|state.puls_pch_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.666     ; 14.369     ;
; -2.035 ; cpu09p:cpu1|state.int_acca_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.538     ; 14.497     ;
; -2.032 ; cpu09p:cpu1|state.pulu_sph_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.370     ;
; -2.029 ; cpu09p:cpu1|state.pshu_ixh_state  ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.583     ; 14.446     ;
; -2.024 ; cpu09p:cpu1|state.pshs_uph_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.614     ; 14.410     ;
; -2.022 ; cpu09p:cpu1|state.rti_upl_state   ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.660     ; 14.362     ;
; -2.021 ; cpu09p:cpu1|state.puls_ixh_state  ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.681     ; 14.340     ;
; -2.020 ; cpu09p:cpu1|state.puls_acca_state ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.741     ; 14.279     ;
+--------+-----------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.428 ; bufferedUART:io2|rxCurrentByteBuffer[0]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                ; clk          ; clk         ; 0.000        ; 0.479      ; 1.161      ;
; 0.433 ; cpu09p:cpu1|saved_state.single_op_exec_state    ; cpu09p:cpu1|saved_state.single_op_exec_state                                                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; cpu09p:cpu1|saved_state.dual_op_read16_state    ; cpu09p:cpu1|saved_state.dual_op_read16_state                                                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; cpu09p:cpu1|saved_state.dual_op_write16_state   ; cpu09p:cpu1|saved_state.dual_op_write16_state                                                                                                           ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; cpu09p:cpu1|op_code[5]                          ; cpu09p:cpu1|op_code[5]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; cpu09p:cpu1|op_code[7]                          ; cpu09p:cpu1|op_code[7]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.448 ; SBCTextDisplayRGB:io1|dispCharWRData[1]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.487      ; 1.189      ;
; 0.453 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[43]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[42]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[41]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[40]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[38]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|\fsm:bit_counter[5]           ; sd_controller:sd1|\fsm:bit_counter[5]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bufferedUART:io2|rxCurrentByteBuffer[3]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                ; clk          ; clk         ; 0.000        ; 0.479      ; 1.186      ;
; 0.453 ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; cpu09p:cpu1|saved_state.dual_op_write8_state                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; cpu09p:cpu1|saved_state.dual_op_read8_state                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|op_code[0]                          ; cpu09p:cpu1|op_code[0]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|op_code[6]                          ; cpu09p:cpu1|op_code[6]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|op_code[3]                          ; cpu09p:cpu1|op_code[3]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|op_code[2]                          ; cpu09p:cpu1|op_code[2]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|pre_code[0]                         ; cpu09p:cpu1|pre_code[0]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|pre_code[2]                         ; cpu09p:cpu1|pre_code[2]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[2]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|dispByteSent              ; SBCTextDisplayRGB:io1|dispByteSent                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|dispWR                    ; SBCTextDisplayRGB:io1|dispWR                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|HighSpeed                     ; sd_controller:sd1|HighSpeed                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|\fsm:bit_counter[3]           ; sd_controller:sd1|\fsm:bit_counter[3]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|\fsm:bit_counter[6]           ; sd_controller:sd1|\fsm:bit_counter[6]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait                                                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|attBold                   ; SBCTextDisplayRGB:io1|attBold                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|attInverse                ; SBCTextDisplayRGB:io1|attInverse                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|nmi_i                           ; mem_mapper2:mm1|nmi_i                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|nmiDly[4]                       ; mem_mapper2:mm1|nmiDly[4]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|nmiDly[2]                       ; mem_mapper2:mm1|nmiDly[2]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|nmiDly[1]                       ; mem_mapper2:mm1|nmiDly[1]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|nmiDly[3]                       ; mem_mapper2:mm1|nmiDly[3]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|nmiDly[0]                       ; mem_mapper2:mm1|nmiDly[0]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2Ctrl                   ; SBCTextDisplayRGB:io1|ps2Ctrl                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|n_kbWR                    ; SBCTextDisplayRGB:io1|n_kbWR                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2Shift                  ; SBCTextDisplayRGB:io1|ps2Shift                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2Caps                   ; SBCTextDisplayRGB:io1|ps2Caps                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2Num                    ; SBCTextDisplayRGB:io1|ps2Num                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2Scroll                 ; SBCTextDisplayRGB:io1|ps2Scroll                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2ClkCount[1]            ; SBCTextDisplayRGB:io1|ps2ClkCount[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2ClkFiltered            ; SBCTextDisplayRGB:io1|ps2ClkFiltered                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|cursorVert[4]             ; SBCTextDisplayRGB:io1|cursorVert[4]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|cursorVert[0]             ; SBCTextDisplayRGB:io1|cursorVert[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|pixelCount[1]             ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|hActive                   ; SBCTextDisplayRGB:io1|hActive                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|param1[0]                 ; SBCTextDisplayRGB:io1|param1[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|paramCount[0]             ; SBCTextDisplayRGB:io1|paramCount[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|param2[0]                 ; SBCTextDisplayRGB:io1|param2[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|param4[0]                 ; SBCTextDisplayRGB:io1|param4[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|rxBitCount[3]                  ; bufferedUART:io2|rxBitCount[3]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|rxBitCount[2]                  ; bufferedUART:io2|rxBitCount[2]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|rxBitCount[1]                  ; bufferedUART:io2|rxBitCount[1]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|saved_state.int_swimask_state                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.fetch_state             ; cpu09p:cpu1|saved_state.fetch_state                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state[1]                                        ; state[1]                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.int_nmimask_state       ; cpu09p:cpu1|saved_state.int_nmimask_state                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.int_irqmask_state       ; cpu09p:cpu1|saved_state.int_irqmask_state                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.int_cwai_state          ; cpu09p:cpu1|saved_state.int_cwai_state                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.vect_hi_state           ; cpu09p:cpu1|saved_state.vect_hi_state                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.sbranch_state           ; cpu09p:cpu1|saved_state.sbranch_state                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.jmp_state               ; cpu09p:cpu1|saved_state.jmp_state                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
+-------+-------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                              ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.473 ; n_reset   ; cpu09p:cpu1|state.pshs_upl_state         ; clk          ; clk         ; 20.000       ; 2.519      ; 6.067      ;
; 8.473 ; n_reset   ; cpu09p:cpu1|state.pshs_uph_state         ; clk          ; clk         ; 20.000       ; 2.519      ; 6.067      ;
; 8.473 ; n_reset   ; cpu09p:cpu1|state.int_upl_state          ; clk          ; clk         ; 20.000       ; 2.519      ; 6.067      ;
; 8.473 ; n_reset   ; cpu09p:cpu1|state.int_iyl_state          ; clk          ; clk         ; 20.000       ; 2.519      ; 6.067      ;
; 8.473 ; n_reset   ; cpu09p:cpu1|state.pulu_iyh_state         ; clk          ; clk         ; 20.000       ; 2.519      ; 6.067      ;
; 8.493 ; n_reset   ; cpu09p:cpu1|state.imm16_state            ; clk          ; clk         ; 20.000       ; 2.544      ; 6.072      ;
; 8.895 ; n_reset   ; cpu09p:cpu1|state.single_op_read_state   ; clk          ; clk         ; 20.000       ; 2.505      ; 5.631      ;
; 8.895 ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_state   ; clk          ; clk         ; 20.000       ; 2.505      ; 5.631      ;
; 8.895 ; n_reset   ; cpu09p:cpu1|state.indirect2_state        ; clk          ; clk         ; 20.000       ; 2.505      ; 5.631      ;
; 8.895 ; n_reset   ; cpu09p:cpu1|state.dual_op_read8_state    ; clk          ; clk         ; 20.000       ; 2.505      ; 5.631      ;
; 8.895 ; n_reset   ; cpu09p:cpu1|state.single_op_write_state  ; clk          ; clk         ; 20.000       ; 2.505      ; 5.631      ;
; 8.895 ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_2_state ; clk          ; clk         ; 20.000       ; 2.505      ; 5.631      ;
; 8.895 ; n_reset   ; cpu09p:cpu1|state.indirect_state         ; clk          ; clk         ; 20.000       ; 2.505      ; 5.631      ;
; 8.895 ; n_reset   ; cpu09p:cpu1|state.dual_op_write16_state  ; clk          ; clk         ; 20.000       ; 2.505      ; 5.631      ;
; 8.895 ; n_reset   ; cpu09p:cpu1|state.dual_op_write8_state   ; clk          ; clk         ; 20.000       ; 2.505      ; 5.631      ;
; 8.908 ; n_reset   ; cpu09p:cpu1|state.pulu_acca_state        ; clk          ; clk         ; 20.000       ; 2.550      ; 5.663      ;
; 8.908 ; n_reset   ; cpu09p:cpu1|state.pulu_accb_state        ; clk          ; clk         ; 20.000       ; 2.550      ; 5.663      ;
; 8.908 ; n_reset   ; cpu09p:cpu1|state.pulu_dp_state          ; clk          ; clk         ; 20.000       ; 2.550      ; 5.663      ;
; 8.921 ; n_reset   ; cpu09p:cpu1|state.decode3_state          ; clk          ; clk         ; 20.000       ; 2.505      ; 5.605      ;
; 8.921 ; n_reset   ; cpu09p:cpu1|state.decode2_state          ; clk          ; clk         ; 20.000       ; 2.505      ; 5.605      ;
; 8.921 ; n_reset   ; cpu09p:cpu1|state.indexed_state          ; clk          ; clk         ; 20.000       ; 2.505      ; 5.605      ;
; 9.037 ; n_reset   ; cpu09p:cpu1|state.puls_cc_state          ; clk          ; clk         ; 20.000       ; 2.641      ; 5.625      ;
; 9.037 ; n_reset   ; cpu09p:cpu1|state.puls_acca_state        ; clk          ; clk         ; 20.000       ; 2.641      ; 5.625      ;
; 9.037 ; n_reset   ; cpu09p:cpu1|state.puls_accb_state        ; clk          ; clk         ; 20.000       ; 2.641      ; 5.625      ;
; 9.037 ; n_reset   ; cpu09p:cpu1|state.puls_dp_state          ; clk          ; clk         ; 20.000       ; 2.641      ; 5.625      ;
; 9.071 ; n_reset   ; cpu09p:cpu1|state.mul0_state             ; clk          ; clk         ; 20.000       ; 2.563      ; 5.513      ;
; 9.071 ; n_reset   ; cpu09p:cpu1|state.mul1_state             ; clk          ; clk         ; 20.000       ; 2.563      ; 5.513      ;
; 9.071 ; n_reset   ; cpu09p:cpu1|state.mul2_state             ; clk          ; clk         ; 20.000       ; 2.563      ; 5.513      ;
; 9.071 ; n_reset   ; cpu09p:cpu1|state.mul3_state             ; clk          ; clk         ; 20.000       ; 2.563      ; 5.513      ;
; 9.071 ; n_reset   ; cpu09p:cpu1|state.mul4_state             ; clk          ; clk         ; 20.000       ; 2.563      ; 5.513      ;
; 9.071 ; n_reset   ; cpu09p:cpu1|state.mul5_state             ; clk          ; clk         ; 20.000       ; 2.563      ; 5.513      ;
; 9.071 ; n_reset   ; cpu09p:cpu1|state.mul6_state             ; clk          ; clk         ; 20.000       ; 2.563      ; 5.513      ;
; 9.071 ; n_reset   ; cpu09p:cpu1|state.mul7_state             ; clk          ; clk         ; 20.000       ; 2.563      ; 5.513      ;
; 9.094 ; n_reset   ; cpu09p:cpu1|state.pshs_pch_state         ; clk          ; clk         ; 20.000       ; 2.581      ; 5.508      ;
; 9.094 ; n_reset   ; cpu09p:cpu1|state.pshs_iyh_state         ; clk          ; clk         ; 20.000       ; 2.581      ; 5.508      ;
; 9.094 ; n_reset   ; cpu09p:cpu1|state.pshs_dp_state          ; clk          ; clk         ; 20.000       ; 2.581      ; 5.508      ;
; 9.094 ; n_reset   ; cpu09p:cpu1|state.pshs_accb_state        ; clk          ; clk         ; 20.000       ; 2.581      ; 5.508      ;
; 9.094 ; n_reset   ; cpu09p:cpu1|state.pshs_acca_state        ; clk          ; clk         ; 20.000       ; 2.581      ; 5.508      ;
; 9.094 ; n_reset   ; cpu09p:cpu1|state.pshs_ixh_state         ; clk          ; clk         ; 20.000       ; 2.581      ; 5.508      ;
; 9.107 ; n_reset   ; cpu09p:cpu1|state.lbranch_state          ; clk          ; clk         ; 20.000       ; 2.458      ; 5.372      ;
; 9.107 ; n_reset   ; cpu09p:cpu1|state.indexaddr_state        ; clk          ; clk         ; 20.000       ; 2.458      ; 5.372      ;
; 9.107 ; n_reset   ; cpu09p:cpu1|state.pcrel16_state          ; clk          ; clk         ; 20.000       ; 2.458      ; 5.372      ;
; 9.107 ; n_reset   ; cpu09p:cpu1|state.index16_state          ; clk          ; clk         ; 20.000       ; 2.458      ; 5.372      ;
; 9.107 ; n_reset   ; cpu09p:cpu1|state.int_nmimask_state      ; clk          ; clk         ; 20.000       ; 2.458      ; 5.372      ;
; 9.123 ; n_reset   ; mem_mapper2:mm1|mmuEn                    ; clk          ; clk         ; 20.000       ; 2.759      ; 5.657      ;
; 9.205 ; n_reset   ; cpu09p:cpu1|state.exg_state              ; clk          ; clk         ; 20.000       ; 2.458      ; 5.274      ;
; 9.205 ; n_reset   ; cpu09p:cpu1|state.single_op_exec_state   ; clk          ; clk         ; 20.000       ; 2.458      ; 5.274      ;
; 9.205 ; n_reset   ; cpu09p:cpu1|state.lea_state              ; clk          ; clk         ; 20.000       ; 2.458      ; 5.274      ;
; 9.205 ; n_reset   ; cpu09p:cpu1|state.jmp_state              ; clk          ; clk         ; 20.000       ; 2.458      ; 5.274      ;
; 9.205 ; n_reset   ; cpu09p:cpu1|state.sbranch_state          ; clk          ; clk         ; 20.000       ; 2.458      ; 5.274      ;
; 9.256 ; n_reset   ; cpu09p:cpu1|state.postincr2_state        ; clk          ; clk         ; 20.000       ; 2.131      ; 4.896      ;
; 9.256 ; n_reset   ; cpu09p:cpu1|state.postincr1_state        ; clk          ; clk         ; 20.000       ; 2.131      ; 4.896      ;
; 9.259 ; n_reset   ; cpu09p:cpu1|fic                          ; clk          ; clk         ; 20.000       ; 2.747      ; 5.509      ;
; 9.278 ; n_reset   ; cpu09p:cpu1|state.pulu_cc_state          ; clk          ; clk         ; 20.000       ; 2.565      ; 5.308      ;
; 9.278 ; n_reset   ; cpu09p:cpu1|state.pulu_ixh_state         ; clk          ; clk         ; 20.000       ; 2.565      ; 5.308      ;
; 9.278 ; n_reset   ; cpu09p:cpu1|state.pulu_ixl_state         ; clk          ; clk         ; 20.000       ; 2.565      ; 5.308      ;
; 9.278 ; n_reset   ; cpu09p:cpu1|state.pulu_iyl_state         ; clk          ; clk         ; 20.000       ; 2.565      ; 5.308      ;
; 9.278 ; n_reset   ; cpu09p:cpu1|state.pulu_sph_state         ; clk          ; clk         ; 20.000       ; 2.565      ; 5.308      ;
; 9.278 ; n_reset   ; cpu09p:cpu1|state.pulu_spl_state         ; clk          ; clk         ; 20.000       ; 2.565      ; 5.308      ;
; 9.282 ; n_reset   ; cpu09p:cpu1|state.pshu_cc_state          ; clk          ; clk         ; 20.000       ; 2.536      ; 5.275      ;
; 9.309 ; n_reset   ; cpu09p:cpu1|state.rti_uph_state          ; clk          ; clk         ; 20.000       ; 2.563      ; 5.275      ;
; 9.309 ; n_reset   ; cpu09p:cpu1|state.puls_upl_state         ; clk          ; clk         ; 20.000       ; 2.563      ; 5.275      ;
; 9.309 ; n_reset   ; cpu09p:cpu1|state.rti_upl_state          ; clk          ; clk         ; 20.000       ; 2.563      ; 5.275      ;
; 9.339 ; n_reset   ; cpu09p:cpu1|state.puls_ixh_state         ; clk          ; clk         ; 20.000       ; 2.583      ; 5.265      ;
; 9.339 ; n_reset   ; cpu09p:cpu1|state.puls_ixl_state         ; clk          ; clk         ; 20.000       ; 2.583      ; 5.265      ;
; 9.339 ; n_reset   ; cpu09p:cpu1|state.rti_ixh_state          ; clk          ; clk         ; 20.000       ; 2.583      ; 5.265      ;
; 9.339 ; n_reset   ; cpu09p:cpu1|state.rti_ixl_state          ; clk          ; clk         ; 20.000       ; 2.583      ; 5.265      ;
; 9.339 ; n_reset   ; cpu09p:cpu1|state.puls_iyh_state         ; clk          ; clk         ; 20.000       ; 2.583      ; 5.265      ;
; 9.339 ; n_reset   ; cpu09p:cpu1|state.puls_iyl_state         ; clk          ; clk         ; 20.000       ; 2.583      ; 5.265      ;
; 9.339 ; n_reset   ; cpu09p:cpu1|state.puls_uph_state         ; clk          ; clk         ; 20.000       ; 2.583      ; 5.265      ;
; 9.339 ; n_reset   ; cpu09p:cpu1|state.rti_iyh_state          ; clk          ; clk         ; 20.000       ; 2.583      ; 5.265      ;
; 9.339 ; n_reset   ; cpu09p:cpu1|state.rti_iyl_state          ; clk          ; clk         ; 20.000       ; 2.583      ; 5.265      ;
; 9.345 ; n_reset   ; cpu09p:cpu1|state.indirect3_state        ; clk          ; clk         ; 20.000       ; 2.571      ; 5.247      ;
; 9.345 ; n_reset   ; cpu09p:cpu1|state.indexaddr2_state       ; clk          ; clk         ; 20.000       ; 2.571      ; 5.247      ;
; 9.345 ; n_reset   ; cpu09p:cpu1|state.pcrel16_2_state        ; clk          ; clk         ; 20.000       ; 2.571      ; 5.247      ;
; 9.345 ; n_reset   ; cpu09p:cpu1|state.pcrel8_state           ; clk          ; clk         ; 20.000       ; 2.571      ; 5.247      ;
; 9.345 ; n_reset   ; cpu09p:cpu1|state.index8_state           ; clk          ; clk         ; 20.000       ; 2.571      ; 5.247      ;
; 9.345 ; n_reset   ; cpu09p:cpu1|state.index16_2_state        ; clk          ; clk         ; 20.000       ; 2.571      ; 5.247      ;
; 9.345 ; n_reset   ; cpu09p:cpu1|state.fetch_state            ; clk          ; clk         ; 20.000       ; 2.571      ; 5.247      ;
; 9.350 ; n_reset   ; cpu09p:cpu1|state.cwai_state             ; clk          ; clk         ; 20.000       ; 2.356      ; 5.027      ;
; 9.350 ; n_reset   ; cpu09p:cpu1|state.andcc_state            ; clk          ; clk         ; 20.000       ; 2.356      ; 5.027      ;
; 9.350 ; n_reset   ; cpu09p:cpu1|state.int_entire_state       ; clk          ; clk         ; 20.000       ; 2.356      ; 5.027      ;
; 9.350 ; n_reset   ; cpu09p:cpu1|state.pshu_state             ; clk          ; clk         ; 20.000       ; 2.356      ; 5.027      ;
; 9.350 ; n_reset   ; cpu09p:cpu1|state.vect_lo_state          ; clk          ; clk         ; 20.000       ; 2.356      ; 5.027      ;
; 9.350 ; n_reset   ; cpu09p:cpu1|state.mul_state              ; clk          ; clk         ; 20.000       ; 2.356      ; 5.027      ;
; 9.350 ; n_reset   ; cpu09p:cpu1|state.mulea_state            ; clk          ; clk         ; 20.000       ; 2.356      ; 5.027      ;
; 9.350 ; n_reset   ; cpu09p:cpu1|state.muld_state             ; clk          ; clk         ; 20.000       ; 2.356      ; 5.027      ;
; 9.352 ; n_reset   ; cpu09p:cpu1|state.pshs_pcl_state         ; clk          ; clk         ; 20.000       ; 2.627      ; 5.296      ;
; 9.352 ; n_reset   ; cpu09p:cpu1|state.int_pcl_state          ; clk          ; clk         ; 20.000       ; 2.627      ; 5.296      ;
; 9.352 ; n_reset   ; cpu09p:cpu1|state.int_pch_state          ; clk          ; clk         ; 20.000       ; 2.627      ; 5.296      ;
; 9.352 ; n_reset   ; cpu09p:cpu1|state.push_return_lo_state   ; clk          ; clk         ; 20.000       ; 2.627      ; 5.296      ;
; 9.352 ; n_reset   ; cpu09p:cpu1|state.pshs_cc_state          ; clk          ; clk         ; 20.000       ; 2.627      ; 5.296      ;
; 9.352 ; n_reset   ; cpu09p:cpu1|state.push_return_hi_state   ; clk          ; clk         ; 20.000       ; 2.627      ; 5.296      ;
; 9.352 ; n_reset   ; cpu09p:cpu1|state.int_cc_state           ; clk          ; clk         ; 20.000       ; 2.627      ; 5.296      ;
; 9.381 ; n_reset   ; gpio:gpio1|reg[5]                        ; clk          ; clk         ; 20.000       ; 2.749      ; 5.389      ;
; 9.381 ; n_reset   ; gpio:gpio1|reg[6]                        ; clk          ; clk         ; 20.000       ; 2.749      ; 5.389      ;
; 9.381 ; n_reset   ; gpio:gpio1|reg[4]                        ; clk          ; clk         ; 20.000       ; 2.749      ; 5.389      ;
; 9.381 ; n_reset   ; gpio:gpio1|reg_ddr2[1]                   ; clk          ; clk         ; 20.000       ; 2.749      ; 5.389      ;
; 9.381 ; n_reset   ; gpio:gpio1|reg[0]                        ; clk          ; clk         ; 20.000       ; 2.749      ; 5.389      ;
; 9.381 ; n_reset   ; gpio:gpio1|reg_ddr2[4]                   ; clk          ; clk         ; 20.000       ; 2.749      ; 5.389      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                   ;
+-------+------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.130 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.421      ;
; 1.130 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.421      ;
; 1.130 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.421      ;
; 1.130 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.421      ;
; 1.341 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.634      ;
; 1.341 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.634      ;
; 1.341 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.634      ;
; 1.341 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.634      ;
; 1.341 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.634      ;
; 1.341 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.634      ;
; 1.619 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]          ; clk          ; clk         ; 0.000        ; 0.122      ; 1.953      ;
; 1.619 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]          ; clk          ; clk         ; 0.000        ; 0.122      ; 1.953      ;
; 1.619 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]          ; clk          ; clk         ; 0.000        ; 0.122      ; 1.953      ;
; 1.619 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]          ; clk          ; clk         ; 0.000        ; 0.122      ; 1.953      ;
; 1.619 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]          ; clk          ; clk         ; 0.000        ; 0.122      ; 1.953      ;
; 1.619 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]          ; clk          ; clk         ; 0.000        ; 0.122      ; 1.953      ;
; 1.626 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.917      ;
; 1.626 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.917      ;
; 1.626 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.917      ;
; 1.626 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.917      ;
; 1.631 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit          ; clk          ; clk         ; 0.000        ; 0.122      ; 1.965      ;
; 1.631 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]            ; clk          ; clk         ; 0.000        ; 0.122      ; 1.965      ;
; 1.631 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]            ; clk          ; clk         ; 0.000        ; 0.122      ; 1.965      ;
; 1.631 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]            ; clk          ; clk         ; 0.000        ; 0.122      ; 1.965      ;
; 1.631 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]            ; clk          ; clk         ; 0.000        ; 0.122      ; 1.965      ;
; 1.631 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit          ; clk          ; clk         ; 0.000        ; 0.122      ; 1.965      ;
; 1.631 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle             ; clk          ; clk         ; 0.000        ; 0.122      ; 1.965      ;
; 1.705 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]           ; clk          ; clk         ; 0.000        ; 0.122      ; 2.039      ;
; 1.705 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]           ; clk          ; clk         ; 0.000        ; 0.122      ; 2.039      ;
; 1.705 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]           ; clk          ; clk         ; 0.000        ; 0.122      ; 2.039      ;
; 1.705 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]           ; clk          ; clk         ; 0.000        ; 0.122      ; 2.039      ;
; 1.705 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]           ; clk          ; clk         ; 0.000        ; 0.122      ; 2.039      ;
; 1.705 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]           ; clk          ; clk         ; 0.000        ; 0.122      ; 2.039      ;
; 3.272 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]         ; clk          ; clk         ; 0.000        ; 0.067      ; 3.551      ;
; 3.272 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]         ; clk          ; clk         ; 0.000        ; 0.067      ; 3.551      ;
; 3.272 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]         ; clk          ; clk         ; 0.000        ; 0.067      ; 3.551      ;
; 3.272 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]         ; clk          ; clk         ; 0.000        ; 0.067      ; 3.551      ;
; 3.272 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]         ; clk          ; clk         ; 0.000        ; 0.067      ; 3.551      ;
; 3.272 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]         ; clk          ; clk         ; 0.000        ; 0.067      ; 3.551      ;
; 3.272 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]         ; clk          ; clk         ; 0.000        ; 0.067      ; 3.551      ;
; 3.272 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]         ; clk          ; clk         ; 0.000        ; 0.067      ; 3.551      ;
; 3.564 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED                ; clk          ; clk         ; 0.000        ; 0.013      ; 3.703      ;
; 3.570 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]         ; clk          ; clk         ; 0.000        ; 0.067      ; 3.849      ;
; 3.570 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]         ; clk          ; clk         ; 0.000        ; 0.067      ; 3.849      ;
; 3.570 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]         ; clk          ; clk         ; 0.000        ; 0.067      ; 3.849      ;
; 3.570 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]         ; clk          ; clk         ; 0.000        ; 0.067      ; 3.849      ;
; 3.570 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]         ; clk          ; clk         ; 0.000        ; 0.067      ; 3.849      ;
; 3.570 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]         ; clk          ; clk         ; 0.000        ; 0.067      ; 3.849      ;
; 3.570 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]         ; clk          ; clk         ; 0.000        ; 0.067      ; 3.849      ;
; 3.570 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]         ; clk          ; clk         ; 0.000        ; 0.067      ; 3.849      ;
; 3.878 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED                ; clk          ; clk         ; 0.000        ; 0.013      ; 4.017      ;
; 8.735 ; n_reset                      ; sd_controller:sd1|state.receive_byte_wait ; clk          ; clk         ; 0.000        ; 2.861      ; 3.808      ;
; 8.735 ; n_reset                      ; sd_controller:sd1|state.receive_ocr_wait  ; clk          ; clk         ; 0.000        ; 2.861      ; 3.808      ;
; 8.735 ; n_reset                      ; sd_controller:sd1|state.write_block_data  ; clk          ; clk         ; 0.000        ; 2.861      ; 3.808      ;
; 8.735 ; n_reset                      ; sd_controller:sd1|state.send_cmd          ; clk          ; clk         ; 0.000        ; 2.861      ; 3.808      ;
; 9.166 ; n_reset                      ; sd_controller:sd1|state.cmd8              ; clk          ; clk         ; 0.000        ; 2.866      ; 4.244      ;
; 9.166 ; n_reset                      ; sd_controller:sd1|state.write_block_wait  ; clk          ; clk         ; 0.000        ; 2.866      ; 4.244      ;
; 9.166 ; n_reset                      ; sd_controller:sd1|state.read_block_wait   ; clk          ; clk         ; 0.000        ; 2.866      ; 4.244      ;
; 9.166 ; n_reset                      ; sd_controller:sd1|state.write_block_init  ; clk          ; clk         ; 0.000        ; 2.866      ; 4.244      ;
; 9.166 ; n_reset                      ; sd_controller:sd1|state.rst               ; clk          ; clk         ; 0.000        ; 2.866      ; 4.244      ;
; 9.166 ; n_reset                      ; sd_controller:sd1|state.write_block_byte  ; clk          ; clk         ; 0.000        ; 2.866      ; 4.244      ;
; 9.166 ; n_reset                      ; sd_controller:sd1|state.acmd41            ; clk          ; clk         ; 0.000        ; 2.866      ; 4.244      ;
; 9.166 ; n_reset                      ; sd_controller:sd1|state.poll_cmd          ; clk          ; clk         ; 0.000        ; 2.866      ; 4.244      ;
; 9.166 ; n_reset                      ; sd_controller:sd1|state.cardsel           ; clk          ; clk         ; 0.000        ; 2.866      ; 4.244      ;
; 9.197 ; n_reset                      ; mem_mapper2:mm1|nmiDly[0]                 ; clk          ; clk         ; 0.000        ; 2.864      ; 4.273      ;
; 9.197 ; n_reset                      ; mem_mapper2:mm1|nmiDly[1]                 ; clk          ; clk         ; 0.000        ; 2.864      ; 4.273      ;
; 9.197 ; n_reset                      ; mem_mapper2:mm1|nmiDly[2]                 ; clk          ; clk         ; 0.000        ; 2.864      ; 4.273      ;
; 9.197 ; n_reset                      ; mem_mapper2:mm1|nmiDly[3]                 ; clk          ; clk         ; 0.000        ; 2.864      ; 4.273      ;
; 9.197 ; n_reset                      ; mem_mapper2:mm1|nmiDly[4]                 ; clk          ; clk         ; 0.000        ; 2.864      ; 4.273      ;
; 9.197 ; n_reset                      ; mem_mapper2:mm1|nmi_i                     ; clk          ; clk         ; 0.000        ; 2.864      ; 4.273      ;
; 9.199 ; n_reset                      ; gpio:gpio1|reg_ddr0[1]                    ; clk          ; clk         ; 0.000        ; 2.865      ; 4.276      ;
; 9.199 ; n_reset                      ; gpio:gpio1|reg_dat0[1]                    ; clk          ; clk         ; 0.000        ; 2.865      ; 4.276      ;
; 9.199 ; n_reset                      ; gpio:gpio1|reg_ddr0[2]                    ; clk          ; clk         ; 0.000        ; 2.865      ; 4.276      ;
; 9.199 ; n_reset                      ; gpio:gpio1|reg_dat0[2]                    ; clk          ; clk         ; 0.000        ; 2.865      ; 4.276      ;
; 9.199 ; n_reset                      ; gpio:gpio1|reg_ddr0[0]                    ; clk          ; clk         ; 0.000        ; 2.865      ; 4.276      ;
; 9.199 ; n_reset                      ; gpio:gpio1|reg_dat0[0]                    ; clk          ; clk         ; 0.000        ; 2.865      ; 4.276      ;
; 9.205 ; n_reset                      ; gpio:gpio1|reg_ddr2[3]                    ; clk          ; clk         ; 0.000        ; 2.865      ; 4.282      ;
; 9.205 ; n_reset                      ; gpio:gpio1|reg_dat2[3]                    ; clk          ; clk         ; 0.000        ; 2.865      ; 4.282      ;
; 9.205 ; n_reset                      ; gpio:gpio1|reg_ddr2[2]                    ; clk          ; clk         ; 0.000        ; 2.865      ; 4.282      ;
; 9.205 ; n_reset                      ; gpio:gpio1|reg_dat2[2]                    ; clk          ; clk         ; 0.000        ; 2.865      ; 4.282      ;
; 9.205 ; n_reset                      ; gpio:gpio1|reg_ddr2[0]                    ; clk          ; clk         ; 0.000        ; 2.865      ; 4.282      ;
; 9.205 ; n_reset                      ; gpio:gpio1|reg_dat2[0]                    ; clk          ; clk         ; 0.000        ; 2.865      ; 4.282      ;
; 9.508 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[6]    ; clk          ; clk         ; 0.000        ; 2.845      ; 4.565      ;
; 9.508 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[2]    ; clk          ; clk         ; 0.000        ; 2.845      ; 4.565      ;
; 9.508 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[5]    ; clk          ; clk         ; 0.000        ; 2.845      ; 4.565      ;
; 9.508 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[1]    ; clk          ; clk         ; 0.000        ; 2.845      ; 4.565      ;
; 9.508 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[4]    ; clk          ; clk         ; 0.000        ; 2.845      ; 4.565      ;
; 9.508 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[0]    ; clk          ; clk         ; 0.000        ; 2.845      ; 4.565      ;
; 9.525 ; n_reset                      ; gpio:gpio1|reg_dat2[1]                    ; clk          ; clk         ; 0.000        ; 2.865      ; 4.602      ;
; 9.525 ; n_reset                      ; sd_controller:sd1|state.read_block_cmd    ; clk          ; clk         ; 0.000        ; 2.879      ; 4.616      ;
; 9.525 ; n_reset                      ; gpio:gpio1|reg_dat2[4]                    ; clk          ; clk         ; 0.000        ; 2.865      ; 4.602      ;
; 9.525 ; n_reset                      ; gpio:gpio1|reg_dat2[6]                    ; clk          ; clk         ; 0.000        ; 2.865      ; 4.602      ;
; 9.525 ; n_reset                      ; gpio:gpio1|reg_dat2[5]                    ; clk          ; clk         ; 0.000        ; 2.865      ; 4.602      ;
; 9.525 ; n_reset                      ; gpio:gpio1|reg_dat2[7]                    ; clk          ; clk         ; 0.000        ; 2.865      ; 4.602      ;
; 9.541 ; n_reset                      ; sd_controller:sd1|state.idle              ; clk          ; clk         ; 0.000        ; 2.864      ; 4.617      ;
; 9.541 ; n_reset                      ; sd_controller:sd1|state.cmd0              ; clk          ; clk         ; 0.000        ; 2.864      ; 4.617      ;
; 9.541 ; n_reset                      ; sd_controller:sd1|state.init              ; clk          ; clk         ; 0.000        ; 2.864      ; 4.617      ;
; 9.548 ; n_reset                      ; cpu09p:cpu1|state.pshs_iyl_state          ; clk          ; clk         ; 0.000        ; 2.583      ; 4.343      ;
; 9.548 ; n_reset                      ; cpu09p:cpu1|state.pshu_pch_state          ; clk          ; clk         ; 0.000        ; 2.583      ; 4.343      ;
; 9.548 ; n_reset                      ; cpu09p:cpu1|state.pshu_spl_state          ; clk          ; clk         ; 0.000        ; 2.583      ; 4.343      ;
+-------+------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary              ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 46.8 MHz ; 46.8 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.366 ; -8.306            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 8.795 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.031 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.453 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                  ;
+--------+-----------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.366 ; cpu09p:cpu1|state.pulu_ixl_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.907     ;
; -1.362 ; cpu09p:cpu1|state.pulu_cc_state   ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.903     ;
; -1.350 ; cpu09p:cpu1|state.pulu_ixl_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.891     ;
; -1.346 ; cpu09p:cpu1|state.pulu_cc_state   ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.887     ;
; -1.325 ; cpu09p:cpu1|state.puls_cc_state   ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.533     ; 13.792     ;
; -1.319 ; cpu09p:cpu1|state.puls_dp_state   ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.533     ; 13.786     ;
; -1.309 ; cpu09p:cpu1|state.puls_cc_state   ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.533     ; 13.776     ;
; -1.306 ; cpu09p:cpu1|state.pulu_ixl_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.847     ;
; -1.303 ; cpu09p:cpu1|state.puls_dp_state   ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.533     ; 13.770     ;
; -1.302 ; cpu09p:cpu1|state.pulu_cc_state   ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.843     ;
; -1.265 ; cpu09p:cpu1|state.puls_cc_state   ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.533     ; 13.732     ;
; -1.260 ; cpu09p:cpu1|state.pulu_ixl_state  ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.801     ;
; -1.259 ; cpu09p:cpu1|state.puls_dp_state   ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.533     ; 13.726     ;
; -1.256 ; cpu09p:cpu1|state.pulu_ixl_state  ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.797     ;
; -1.256 ; cpu09p:cpu1|state.pulu_cc_state   ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.797     ;
; -1.252 ; cpu09p:cpu1|state.pulu_cc_state   ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.793     ;
; -1.240 ; cpu09p:cpu1|state.pulu_acca_state ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.448     ; 13.792     ;
; -1.230 ; cpu09p:cpu1|state.rti_ixh_state   ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.751     ;
; -1.224 ; cpu09p:cpu1|state.pulu_acca_state ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.448     ; 13.776     ;
; -1.220 ; cpu09p:cpu1|state.rti_ixl_state   ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.741     ;
; -1.219 ; cpu09p:cpu1|state.puls_cc_state   ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.533     ; 13.686     ;
; -1.215 ; cpu09p:cpu1|state.puls_cc_state   ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.533     ; 13.682     ;
; -1.214 ; cpu09p:cpu1|state.rti_ixh_state   ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.735     ;
; -1.213 ; cpu09p:cpu1|state.puls_dp_state   ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.533     ; 13.680     ;
; -1.209 ; cpu09p:cpu1|state.puls_dp_state   ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.533     ; 13.676     ;
; -1.204 ; cpu09p:cpu1|state.rti_ixl_state   ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.725     ;
; -1.187 ; cpu09p:cpu1|state.pulu_iyl_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.728     ;
; -1.180 ; cpu09p:cpu1|state.pulu_acca_state ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.448     ; 13.732     ;
; -1.175 ; cpu09p:cpu1|state.puls_accb_state ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.533     ; 13.642     ;
; -1.171 ; cpu09p:cpu1|state.pulu_iyl_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.712     ;
; -1.170 ; cpu09p:cpu1|state.rti_ixh_state   ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.691     ;
; -1.166 ; cpu09p:cpu1|state.rti_iyl_state   ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.687     ;
; -1.160 ; cpu09p:cpu1|state.rti_ixl_state   ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.681     ;
; -1.159 ; cpu09p:cpu1|state.puls_accb_state ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.533     ; 13.626     ;
; -1.150 ; cpu09p:cpu1|state.rti_iyl_state   ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.671     ;
; -1.149 ; cpu09p:cpu1|state.puls_iyh_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.670     ;
; -1.134 ; cpu09p:cpu1|state.pulu_acca_state ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.448     ; 13.686     ;
; -1.133 ; cpu09p:cpu1|state.puls_iyh_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.654     ;
; -1.130 ; cpu09p:cpu1|state.pulu_acca_state ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.448     ; 13.682     ;
; -1.127 ; cpu09p:cpu1|state.pulu_iyl_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.668     ;
; -1.124 ; cpu09p:cpu1|state.rti_ixh_state   ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.645     ;
; -1.120 ; cpu09p:cpu1|state.rti_ixh_state   ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.641     ;
; -1.115 ; cpu09p:cpu1|state.puls_accb_state ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.533     ; 13.582     ;
; -1.114 ; cpu09p:cpu1|state.rti_ixl_state   ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.635     ;
; -1.111 ; cpu09p:cpu1|state.pulu_ixh_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.652     ;
; -1.110 ; cpu09p:cpu1|state.rti_ixl_state   ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.631     ;
; -1.106 ; cpu09p:cpu1|state.rti_iyl_state   ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.627     ;
; -1.089 ; cpu09p:cpu1|state.puls_iyh_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.610     ;
; -1.081 ; cpu09p:cpu1|state.pulu_iyl_state  ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.622     ;
; -1.077 ; cpu09p:cpu1|state.pulu_iyl_state  ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.618     ;
; -1.071 ; cpu09p:cpu1|state.pshu_ixh_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.388     ; 13.683     ;
; -1.069 ; cpu09p:cpu1|state.puls_accb_state ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.533     ; 13.536     ;
; -1.065 ; cpu09p:cpu1|state.pulu_accb_state ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.448     ; 13.617     ;
; -1.065 ; cpu09p:cpu1|state.puls_accb_state ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.533     ; 13.532     ;
; -1.062 ; cpu09p:cpu1|state.pulu_spl_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.603     ;
; -1.060 ; cpu09p:cpu1|state.rti_iyl_state   ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.581     ;
; -1.056 ; cpu09p:cpu1|state.rti_iyl_state   ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.577     ;
; -1.055 ; cpu09p:cpu1|state.pshu_ixh_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.388     ; 13.667     ;
; -1.051 ; cpu09p:cpu1|state.pulu_ixh_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.592     ;
; -1.050 ; cpu09p:cpu1|state.pshu_iyh_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.388     ; 13.662     ;
; -1.049 ; cpu09p:cpu1|state.puls_ixh_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.570     ;
; -1.049 ; cpu09p:cpu1|state.pulu_accb_state ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.448     ; 13.601     ;
; -1.046 ; cpu09p:cpu1|state.pulu_spl_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.587     ;
; -1.046 ; cpu09p:cpu1|state.puls_acca_state ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.533     ; 13.513     ;
; -1.043 ; cpu09p:cpu1|state.puls_iyh_state  ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.564     ;
; -1.039 ; cpu09p:cpu1|state.puls_iyh_state  ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.560     ;
; -1.034 ; cpu09p:cpu1|state.pshu_iyh_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.388     ; 13.646     ;
; -1.033 ; cpu09p:cpu1|state.puls_ixh_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.554     ;
; -1.030 ; cpu09p:cpu1|state.puls_acca_state ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.533     ; 13.497     ;
; -1.015 ; cpu09p:cpu1|state.rti_upl_state   ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.462     ; 13.553     ;
; -1.011 ; cpu09p:cpu1|state.pshu_ixh_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.388     ; 13.623     ;
; -1.005 ; cpu09p:cpu1|state.pulu_ixh_state  ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.546     ;
; -1.005 ; cpu09p:cpu1|state.pulu_accb_state ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.448     ; 13.557     ;
; -1.002 ; cpu09p:cpu1|state.pulu_spl_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.543     ;
; -0.999 ; cpu09p:cpu1|state.rti_upl_state   ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.462     ; 13.537     ;
; -0.999 ; cpu09p:cpu1|state.puls_upl_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.462     ; 13.537     ;
; -0.990 ; cpu09p:cpu1|state.pshu_iyh_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.388     ; 13.602     ;
; -0.989 ; cpu09p:cpu1|state.puls_ixh_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.510     ;
; -0.986 ; cpu09p:cpu1|state.puls_acca_state ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.533     ; 13.453     ;
; -0.983 ; cpu09p:cpu1|state.puls_upl_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.462     ; 13.521     ;
; -0.973 ; cpu09p:cpu1|state.puls_iyl_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.494     ;
; -0.968 ; cpu09p:cpu1|state.int_ixh_state   ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.338     ; 13.630     ;
; -0.965 ; cpu09p:cpu1|state.pshu_ixh_state  ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.388     ; 13.577     ;
; -0.963 ; cpu09p:cpu1|state.int_acca_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.338     ; 13.625     ;
; -0.961 ; cpu09p:cpu1|state.pshu_ixh_state  ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.388     ; 13.573     ;
; -0.959 ; cpu09p:cpu1|state.pulu_accb_state ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.448     ; 13.511     ;
; -0.957 ; cpu09p:cpu1|state.puls_iyl_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.478     ;
; -0.956 ; cpu09p:cpu1|state.pulu_spl_state  ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.497     ;
; -0.955 ; cpu09p:cpu1|state.rti_upl_state   ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.462     ; 13.493     ;
; -0.955 ; cpu09p:cpu1|state.pulu_accb_state ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.448     ; 13.507     ;
; -0.952 ; cpu09p:cpu1|state.pulu_ixh_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.493     ;
; -0.952 ; cpu09p:cpu1|state.pulu_spl_state  ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.493     ;
; -0.952 ; cpu09p:cpu1|state.int_ixh_state   ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.338     ; 13.614     ;
; -0.947 ; cpu09p:cpu1|state.int_acca_state  ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.338     ; 13.609     ;
; -0.945 ; cpu09p:cpu1|state.pulu_sph_state  ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.459     ; 13.486     ;
; -0.944 ; cpu09p:cpu1|state.pshu_iyh_state  ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.388     ; 13.556     ;
; -0.943 ; cpu09p:cpu1|state.puls_ixh_state  ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.479     ; 13.464     ;
; -0.940 ; cpu09p:cpu1|state.pshu_iyh_state  ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.388     ; 13.552     ;
; -0.940 ; cpu09p:cpu1|state.puls_acca_state ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.533     ; 13.407     ;
; -0.939 ; cpu09p:cpu1|state.puls_upl_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.462     ; 13.477     ;
+--------+-----------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; cpu09p:cpu1|saved_state.single_op_exec_state    ; cpu09p:cpu1|saved_state.single_op_exec_state    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; cpu09p:cpu1|saved_state.dual_op_read16_state    ; cpu09p:cpu1|saved_state.dual_op_read16_state    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; cpu09p:cpu1|saved_state.dual_op_write16_state   ; cpu09p:cpu1|saved_state.dual_op_write16_state   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; cpu09p:cpu1|op_code[5]                          ; cpu09p:cpu1|op_code[5]                          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; cpu09p:cpu1|op_code[7]                          ; cpu09p:cpu1|op_code[7]                          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.402 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[43]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[42]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[41]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[40]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[38]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|\fsm:bit_counter[5]           ; sd_controller:sd1|\fsm:bit_counter[5]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|saved_state.int_swimask_state       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.fetch_state             ; cpu09p:cpu1|saved_state.fetch_state             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state[1]                                        ; state[1]                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.int_nmimask_state       ; cpu09p:cpu1|saved_state.int_nmimask_state       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.int_irqmask_state       ; cpu09p:cpu1|saved_state.int_irqmask_state       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.int_cwai_state          ; cpu09p:cpu1|saved_state.int_cwai_state          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.vect_hi_state           ; cpu09p:cpu1|saved_state.vect_hi_state           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.sbranch_state           ; cpu09p:cpu1|saved_state.sbranch_state           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.jmp_state               ; cpu09p:cpu1|saved_state.jmp_state               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.lea_state               ; cpu09p:cpu1|saved_state.lea_state               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.reset_state             ; cpu09p:cpu1|saved_state.reset_state             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.jsr_state               ; cpu09p:cpu1|saved_state.jsr_state               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.single_op_read_state    ; cpu09p:cpu1|saved_state.single_op_read_state    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|op_code[0]                          ; cpu09p:cpu1|op_code[0]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|op_code[6]                          ; cpu09p:cpu1|op_code[6]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|op_code[3]                          ; cpu09p:cpu1|op_code[3]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|op_code[2]                          ; cpu09p:cpu1|op_code[2]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|nmi_enable                          ; cpu09p:cpu1|nmi_enable                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|nmi_ack                             ; cpu09p:cpu1|nmi_ack                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|nmi_req                             ; cpu09p:cpu1|nmi_req                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|ps2ClkFiltered            ; SBCTextDisplayRGB:io1|ps2ClkFiltered            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|pixelCount[1]             ; SBCTextDisplayRGB:io1|pixelCount[1]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; bufferedUART:io2|rxBitCount[3]                  ; bufferedUART:io2|rxBitCount[3]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; bufferedUART:io2|rxBitCount[2]                  ; bufferedUART:io2|rxBitCount[2]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; bufferedUART:io2|rxBitCount[1]                  ; bufferedUART:io2|rxBitCount[1]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[2]                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|dispByteSent              ; SBCTextDisplayRGB:io1|dispByteSent              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|dispWR                    ; SBCTextDisplayRGB:io1|dispWR                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|HighSpeed                     ; sd_controller:sd1|HighSpeed                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|\fsm:bit_counter[3]           ; sd_controller:sd1|\fsm:bit_counter[3]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|\fsm:bit_counter[6]           ; sd_controller:sd1|\fsm:bit_counter[6]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|frt_i                           ; mem_mapper2:mm1|frt_i                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|pre_code[0]                         ; cpu09p:cpu1|pre_code[0]                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|pre_code[2]                         ; cpu09p:cpu1|pre_code[2]                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|romInhib_i                      ; mem_mapper2:mm1|romInhib_i                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|tenable                         ; mem_mapper2:mm1|tenable                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|ps2DataOut                ; SBCTextDisplayRGB:io1|ps2DataOut                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|kbWRParity                ; SBCTextDisplayRGB:io1|kbWRParity                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[0]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|attBold                   ; SBCTextDisplayRGB:io1|attBold                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|attInverse                ; SBCTextDisplayRGB:io1|attInverse                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmi_i                           ; mem_mapper2:mm1|nmi_i                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[4]                       ; mem_mapper2:mm1|nmiDly[4]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[2]                       ; mem_mapper2:mm1|nmiDly[2]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[1]                       ; mem_mapper2:mm1|nmiDly[1]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[3]                       ; mem_mapper2:mm1|nmiDly[3]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[0]                       ; mem_mapper2:mm1|nmiDly[0]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|ps2Ctrl                   ; SBCTextDisplayRGB:io1|ps2Ctrl                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|kbInPointer[2]            ; SBCTextDisplayRGB:io1|kbInPointer[2]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|kbInPointer[1]            ; SBCTextDisplayRGB:io1|kbInPointer[1]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|ps2Shift                  ; SBCTextDisplayRGB:io1|ps2Shift                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                               ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.795 ; n_reset   ; cpu09p:cpu1|state.pshs_upl_state         ; clk          ; clk         ; 20.000       ; 2.328      ; 5.555      ;
; 8.795 ; n_reset   ; cpu09p:cpu1|state.pshs_uph_state         ; clk          ; clk         ; 20.000       ; 2.328      ; 5.555      ;
; 8.795 ; n_reset   ; cpu09p:cpu1|state.int_upl_state          ; clk          ; clk         ; 20.000       ; 2.328      ; 5.555      ;
; 8.795 ; n_reset   ; cpu09p:cpu1|state.int_iyl_state          ; clk          ; clk         ; 20.000       ; 2.328      ; 5.555      ;
; 8.795 ; n_reset   ; cpu09p:cpu1|state.pulu_iyh_state         ; clk          ; clk         ; 20.000       ; 2.328      ; 5.555      ;
; 8.850 ; n_reset   ; cpu09p:cpu1|state.imm16_state            ; clk          ; clk         ; 20.000       ; 2.345      ; 5.517      ;
; 9.239 ; n_reset   ; cpu09p:cpu1|state.single_op_read_state   ; clk          ; clk         ; 20.000       ; 2.315      ; 5.098      ;
; 9.239 ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_state   ; clk          ; clk         ; 20.000       ; 2.315      ; 5.098      ;
; 9.239 ; n_reset   ; cpu09p:cpu1|state.indirect2_state        ; clk          ; clk         ; 20.000       ; 2.315      ; 5.098      ;
; 9.239 ; n_reset   ; cpu09p:cpu1|state.dual_op_read8_state    ; clk          ; clk         ; 20.000       ; 2.315      ; 5.098      ;
; 9.239 ; n_reset   ; cpu09p:cpu1|state.single_op_write_state  ; clk          ; clk         ; 20.000       ; 2.315      ; 5.098      ;
; 9.239 ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_2_state ; clk          ; clk         ; 20.000       ; 2.315      ; 5.098      ;
; 9.239 ; n_reset   ; cpu09p:cpu1|state.indirect_state         ; clk          ; clk         ; 20.000       ; 2.315      ; 5.098      ;
; 9.239 ; n_reset   ; cpu09p:cpu1|state.dual_op_write16_state  ; clk          ; clk         ; 20.000       ; 2.315      ; 5.098      ;
; 9.239 ; n_reset   ; cpu09p:cpu1|state.dual_op_write8_state   ; clk          ; clk         ; 20.000       ; 2.315      ; 5.098      ;
; 9.245 ; n_reset   ; cpu09p:cpu1|state.decode3_state          ; clk          ; clk         ; 20.000       ; 2.318      ; 5.095      ;
; 9.245 ; n_reset   ; cpu09p:cpu1|state.decode2_state          ; clk          ; clk         ; 20.000       ; 2.318      ; 5.095      ;
; 9.245 ; n_reset   ; cpu09p:cpu1|state.indexed_state          ; clk          ; clk         ; 20.000       ; 2.318      ; 5.095      ;
; 9.260 ; n_reset   ; cpu09p:cpu1|state.pulu_acca_state        ; clk          ; clk         ; 20.000       ; 2.361      ; 5.123      ;
; 9.260 ; n_reset   ; cpu09p:cpu1|state.pulu_accb_state        ; clk          ; clk         ; 20.000       ; 2.361      ; 5.123      ;
; 9.260 ; n_reset   ; cpu09p:cpu1|state.pulu_dp_state          ; clk          ; clk         ; 20.000       ; 2.361      ; 5.123      ;
; 9.374 ; n_reset   ; cpu09p:cpu1|state.puls_cc_state          ; clk          ; clk         ; 20.000       ; 2.443      ; 5.091      ;
; 9.374 ; n_reset   ; cpu09p:cpu1|state.puls_acca_state        ; clk          ; clk         ; 20.000       ; 2.443      ; 5.091      ;
; 9.374 ; n_reset   ; cpu09p:cpu1|state.puls_accb_state        ; clk          ; clk         ; 20.000       ; 2.443      ; 5.091      ;
; 9.374 ; n_reset   ; cpu09p:cpu1|state.puls_dp_state          ; clk          ; clk         ; 20.000       ; 2.443      ; 5.091      ;
; 9.385 ; n_reset   ; cpu09p:cpu1|state.mul0_state             ; clk          ; clk         ; 20.000       ; 2.366      ; 5.003      ;
; 9.385 ; n_reset   ; cpu09p:cpu1|state.mul1_state             ; clk          ; clk         ; 20.000       ; 2.366      ; 5.003      ;
; 9.385 ; n_reset   ; cpu09p:cpu1|state.mul2_state             ; clk          ; clk         ; 20.000       ; 2.366      ; 5.003      ;
; 9.385 ; n_reset   ; cpu09p:cpu1|state.mul3_state             ; clk          ; clk         ; 20.000       ; 2.366      ; 5.003      ;
; 9.385 ; n_reset   ; cpu09p:cpu1|state.mul4_state             ; clk          ; clk         ; 20.000       ; 2.366      ; 5.003      ;
; 9.385 ; n_reset   ; cpu09p:cpu1|state.mul5_state             ; clk          ; clk         ; 20.000       ; 2.366      ; 5.003      ;
; 9.385 ; n_reset   ; cpu09p:cpu1|state.mul6_state             ; clk          ; clk         ; 20.000       ; 2.366      ; 5.003      ;
; 9.385 ; n_reset   ; cpu09p:cpu1|state.mul7_state             ; clk          ; clk         ; 20.000       ; 2.366      ; 5.003      ;
; 9.423 ; n_reset   ; cpu09p:cpu1|state.pshs_pch_state         ; clk          ; clk         ; 20.000       ; 2.383      ; 4.982      ;
; 9.423 ; n_reset   ; cpu09p:cpu1|state.pshs_iyh_state         ; clk          ; clk         ; 20.000       ; 2.383      ; 4.982      ;
; 9.423 ; n_reset   ; cpu09p:cpu1|state.pshs_dp_state          ; clk          ; clk         ; 20.000       ; 2.383      ; 4.982      ;
; 9.423 ; n_reset   ; cpu09p:cpu1|state.pshs_accb_state        ; clk          ; clk         ; 20.000       ; 2.383      ; 4.982      ;
; 9.423 ; n_reset   ; cpu09p:cpu1|state.pshs_acca_state        ; clk          ; clk         ; 20.000       ; 2.383      ; 4.982      ;
; 9.423 ; n_reset   ; cpu09p:cpu1|state.pshs_ixh_state         ; clk          ; clk         ; 20.000       ; 2.383      ; 4.982      ;
; 9.467 ; n_reset   ; mem_mapper2:mm1|mmuEn                    ; clk          ; clk         ; 20.000       ; 2.525      ; 5.080      ;
; 9.470 ; n_reset   ; cpu09p:cpu1|state.lbranch_state          ; clk          ; clk         ; 20.000       ; 2.269      ; 4.821      ;
; 9.470 ; n_reset   ; cpu09p:cpu1|state.indexaddr_state        ; clk          ; clk         ; 20.000       ; 2.269      ; 4.821      ;
; 9.470 ; n_reset   ; cpu09p:cpu1|state.pcrel16_state          ; clk          ; clk         ; 20.000       ; 2.269      ; 4.821      ;
; 9.470 ; n_reset   ; cpu09p:cpu1|state.index16_state          ; clk          ; clk         ; 20.000       ; 2.269      ; 4.821      ;
; 9.470 ; n_reset   ; cpu09p:cpu1|state.int_nmimask_state      ; clk          ; clk         ; 20.000       ; 2.269      ; 4.821      ;
; 9.525 ; n_reset   ; cpu09p:cpu1|fic                          ; clk          ; clk         ; 20.000       ; 2.513      ; 5.010      ;
; 9.564 ; n_reset   ; cpu09p:cpu1|state.exg_state              ; clk          ; clk         ; 20.000       ; 2.271      ; 4.729      ;
; 9.564 ; n_reset   ; cpu09p:cpu1|state.single_op_exec_state   ; clk          ; clk         ; 20.000       ; 2.271      ; 4.729      ;
; 9.564 ; n_reset   ; cpu09p:cpu1|state.lea_state              ; clk          ; clk         ; 20.000       ; 2.271      ; 4.729      ;
; 9.564 ; n_reset   ; cpu09p:cpu1|state.jmp_state              ; clk          ; clk         ; 20.000       ; 2.271      ; 4.729      ;
; 9.564 ; n_reset   ; cpu09p:cpu1|state.sbranch_state          ; clk          ; clk         ; 20.000       ; 2.271      ; 4.729      ;
; 9.616 ; n_reset   ; cpu09p:cpu1|state.postincr2_state        ; clk          ; clk         ; 20.000       ; 1.982      ; 4.388      ;
; 9.616 ; n_reset   ; cpu09p:cpu1|state.postincr1_state        ; clk          ; clk         ; 20.000       ; 1.982      ; 4.388      ;
; 9.625 ; n_reset   ; cpu09p:cpu1|state.pulu_cc_state          ; clk          ; clk         ; 20.000       ; 2.372      ; 4.769      ;
; 9.625 ; n_reset   ; cpu09p:cpu1|state.pulu_ixh_state         ; clk          ; clk         ; 20.000       ; 2.372      ; 4.769      ;
; 9.625 ; n_reset   ; cpu09p:cpu1|state.pulu_ixl_state         ; clk          ; clk         ; 20.000       ; 2.372      ; 4.769      ;
; 9.625 ; n_reset   ; cpu09p:cpu1|state.pulu_iyl_state         ; clk          ; clk         ; 20.000       ; 2.372      ; 4.769      ;
; 9.625 ; n_reset   ; cpu09p:cpu1|state.pulu_sph_state         ; clk          ; clk         ; 20.000       ; 2.372      ; 4.769      ;
; 9.625 ; n_reset   ; cpu09p:cpu1|state.pulu_spl_state         ; clk          ; clk         ; 20.000       ; 2.372      ; 4.769      ;
; 9.638 ; n_reset   ; cpu09p:cpu1|state.pshu_cc_state          ; clk          ; clk         ; 20.000       ; 2.346      ; 4.730      ;
; 9.654 ; n_reset   ; gpio:gpio1|reg[5]                        ; clk          ; clk         ; 20.000       ; 2.516      ; 4.884      ;
; 9.654 ; n_reset   ; gpio:gpio1|reg[6]                        ; clk          ; clk         ; 20.000       ; 2.516      ; 4.884      ;
; 9.654 ; n_reset   ; gpio:gpio1|reg[4]                        ; clk          ; clk         ; 20.000       ; 2.516      ; 4.884      ;
; 9.654 ; n_reset   ; gpio:gpio1|reg_ddr2[1]                   ; clk          ; clk         ; 20.000       ; 2.516      ; 4.884      ;
; 9.654 ; n_reset   ; gpio:gpio1|reg[0]                        ; clk          ; clk         ; 20.000       ; 2.516      ; 4.884      ;
; 9.654 ; n_reset   ; gpio:gpio1|reg_ddr2[4]                   ; clk          ; clk         ; 20.000       ; 2.516      ; 4.884      ;
; 9.654 ; n_reset   ; gpio:gpio1|reg_ddr2[6]                   ; clk          ; clk         ; 20.000       ; 2.516      ; 4.884      ;
; 9.654 ; n_reset   ; gpio:gpio1|reg_ddr2[5]                   ; clk          ; clk         ; 20.000       ; 2.516      ; 4.884      ;
; 9.654 ; n_reset   ; gpio:gpio1|reg_ddr2[7]                   ; clk          ; clk         ; 20.000       ; 2.516      ; 4.884      ;
; 9.659 ; n_reset   ; cpu09p:cpu1|state.rti_uph_state          ; clk          ; clk         ; 20.000       ; 2.375      ; 4.738      ;
; 9.659 ; n_reset   ; cpu09p:cpu1|state.puls_upl_state         ; clk          ; clk         ; 20.000       ; 2.375      ; 4.738      ;
; 9.659 ; n_reset   ; cpu09p:cpu1|state.rti_upl_state          ; clk          ; clk         ; 20.000       ; 2.375      ; 4.738      ;
; 9.689 ; n_reset   ; cpu09p:cpu1|state.puls_ixh_state         ; clk          ; clk         ; 20.000       ; 2.391      ; 4.724      ;
; 9.689 ; n_reset   ; cpu09p:cpu1|state.puls_ixl_state         ; clk          ; clk         ; 20.000       ; 2.391      ; 4.724      ;
; 9.689 ; n_reset   ; cpu09p:cpu1|state.rti_ixh_state          ; clk          ; clk         ; 20.000       ; 2.391      ; 4.724      ;
; 9.689 ; n_reset   ; cpu09p:cpu1|state.rti_ixl_state          ; clk          ; clk         ; 20.000       ; 2.391      ; 4.724      ;
; 9.689 ; n_reset   ; cpu09p:cpu1|state.puls_iyh_state         ; clk          ; clk         ; 20.000       ; 2.391      ; 4.724      ;
; 9.689 ; n_reset   ; cpu09p:cpu1|state.puls_iyl_state         ; clk          ; clk         ; 20.000       ; 2.391      ; 4.724      ;
; 9.689 ; n_reset   ; cpu09p:cpu1|state.puls_uph_state         ; clk          ; clk         ; 20.000       ; 2.391      ; 4.724      ;
; 9.689 ; n_reset   ; cpu09p:cpu1|state.rti_iyh_state          ; clk          ; clk         ; 20.000       ; 2.391      ; 4.724      ;
; 9.689 ; n_reset   ; cpu09p:cpu1|state.rti_iyl_state          ; clk          ; clk         ; 20.000       ; 2.391      ; 4.724      ;
; 9.691 ; n_reset   ; cpu09p:cpu1|state.indirect3_state        ; clk          ; clk         ; 20.000       ; 2.374      ; 4.705      ;
; 9.691 ; n_reset   ; cpu09p:cpu1|state.indexaddr2_state       ; clk          ; clk         ; 20.000       ; 2.374      ; 4.705      ;
; 9.691 ; n_reset   ; cpu09p:cpu1|state.pcrel16_2_state        ; clk          ; clk         ; 20.000       ; 2.374      ; 4.705      ;
; 9.691 ; n_reset   ; cpu09p:cpu1|state.pcrel8_state           ; clk          ; clk         ; 20.000       ; 2.374      ; 4.705      ;
; 9.691 ; n_reset   ; cpu09p:cpu1|state.index8_state           ; clk          ; clk         ; 20.000       ; 2.374      ; 4.705      ;
; 9.691 ; n_reset   ; cpu09p:cpu1|state.index16_2_state        ; clk          ; clk         ; 20.000       ; 2.374      ; 4.705      ;
; 9.691 ; n_reset   ; cpu09p:cpu1|state.fetch_state            ; clk          ; clk         ; 20.000       ; 2.374      ; 4.705      ;
; 9.698 ; n_reset   ; cpu09p:cpu1|state.cwai_state             ; clk          ; clk         ; 20.000       ; 2.177      ; 4.501      ;
; 9.698 ; n_reset   ; cpu09p:cpu1|state.andcc_state            ; clk          ; clk         ; 20.000       ; 2.177      ; 4.501      ;
; 9.698 ; n_reset   ; cpu09p:cpu1|state.int_entire_state       ; clk          ; clk         ; 20.000       ; 2.177      ; 4.501      ;
; 9.698 ; n_reset   ; cpu09p:cpu1|state.pshu_state             ; clk          ; clk         ; 20.000       ; 2.177      ; 4.501      ;
; 9.698 ; n_reset   ; cpu09p:cpu1|state.vect_lo_state          ; clk          ; clk         ; 20.000       ; 2.177      ; 4.501      ;
; 9.698 ; n_reset   ; cpu09p:cpu1|state.mul_state              ; clk          ; clk         ; 20.000       ; 2.177      ; 4.501      ;
; 9.698 ; n_reset   ; cpu09p:cpu1|state.mulea_state            ; clk          ; clk         ; 20.000       ; 2.177      ; 4.501      ;
; 9.698 ; n_reset   ; cpu09p:cpu1|state.muld_state             ; clk          ; clk         ; 20.000       ; 2.177      ; 4.501      ;
; 9.700 ; n_reset   ; cpu09p:cpu1|state.pshs_pcl_state         ; clk          ; clk         ; 20.000       ; 2.429      ; 4.751      ;
; 9.700 ; n_reset   ; cpu09p:cpu1|state.int_pcl_state          ; clk          ; clk         ; 20.000       ; 2.429      ; 4.751      ;
; 9.700 ; n_reset   ; cpu09p:cpu1|state.int_pch_state          ; clk          ; clk         ; 20.000       ; 2.429      ; 4.751      ;
; 9.700 ; n_reset   ; cpu09p:cpu1|state.push_return_lo_state   ; clk          ; clk         ; 20.000       ; 2.429      ; 4.751      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                    ;
+-------+------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.031 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]            ; clk          ; clk         ; 0.000        ; 0.070      ; 1.296      ;
; 1.031 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]            ; clk          ; clk         ; 0.000        ; 0.070      ; 1.296      ;
; 1.031 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]            ; clk          ; clk         ; 0.000        ; 0.070      ; 1.296      ;
; 1.031 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]            ; clk          ; clk         ; 0.000        ; 0.070      ; 1.296      ;
; 1.241 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.508      ;
; 1.241 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.508      ;
; 1.241 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.508      ;
; 1.241 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.508      ;
; 1.241 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.508      ;
; 1.241 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.508      ;
; 1.455 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]          ; clk          ; clk         ; 0.000        ; 0.110      ; 1.760      ;
; 1.455 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]          ; clk          ; clk         ; 0.000        ; 0.110      ; 1.760      ;
; 1.455 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]          ; clk          ; clk         ; 0.000        ; 0.110      ; 1.760      ;
; 1.455 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]          ; clk          ; clk         ; 0.000        ; 0.110      ; 1.760      ;
; 1.455 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]          ; clk          ; clk         ; 0.000        ; 0.110      ; 1.760      ;
; 1.455 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]          ; clk          ; clk         ; 0.000        ; 0.110      ; 1.760      ;
; 1.463 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent               ; clk          ; clk         ; 0.000        ; 0.070      ; 1.728      ;
; 1.463 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.728      ;
; 1.463 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.728      ;
; 1.463 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.728      ;
; 1.469 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit          ; clk          ; clk         ; 0.000        ; 0.110      ; 1.774      ;
; 1.469 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]            ; clk          ; clk         ; 0.000        ; 0.110      ; 1.774      ;
; 1.469 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]            ; clk          ; clk         ; 0.000        ; 0.110      ; 1.774      ;
; 1.469 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]            ; clk          ; clk         ; 0.000        ; 0.110      ; 1.774      ;
; 1.469 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]            ; clk          ; clk         ; 0.000        ; 0.110      ; 1.774      ;
; 1.469 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit          ; clk          ; clk         ; 0.000        ; 0.110      ; 1.774      ;
; 1.469 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle             ; clk          ; clk         ; 0.000        ; 0.110      ; 1.774      ;
; 1.531 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]           ; clk          ; clk         ; 0.000        ; 0.110      ; 1.836      ;
; 1.531 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]           ; clk          ; clk         ; 0.000        ; 0.110      ; 1.836      ;
; 1.531 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]           ; clk          ; clk         ; 0.000        ; 0.110      ; 1.836      ;
; 1.531 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]           ; clk          ; clk         ; 0.000        ; 0.110      ; 1.836      ;
; 1.531 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]           ; clk          ; clk         ; 0.000        ; 0.110      ; 1.836      ;
; 1.531 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]           ; clk          ; clk         ; 0.000        ; 0.110      ; 1.836      ;
; 2.942 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 3.199      ;
; 2.942 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]         ; clk          ; clk         ; 0.000        ; 0.062      ; 3.199      ;
; 2.942 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]         ; clk          ; clk         ; 0.000        ; 0.062      ; 3.199      ;
; 2.942 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]         ; clk          ; clk         ; 0.000        ; 0.062      ; 3.199      ;
; 2.942 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]         ; clk          ; clk         ; 0.000        ; 0.062      ; 3.199      ;
; 2.942 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]         ; clk          ; clk         ; 0.000        ; 0.062      ; 3.199      ;
; 2.942 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 3.199      ;
; 2.942 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]         ; clk          ; clk         ; 0.000        ; 0.062      ; 3.199      ;
; 3.207 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 3.464      ;
; 3.207 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]         ; clk          ; clk         ; 0.000        ; 0.062      ; 3.464      ;
; 3.207 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]         ; clk          ; clk         ; 0.000        ; 0.062      ; 3.464      ;
; 3.207 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]         ; clk          ; clk         ; 0.000        ; 0.062      ; 3.464      ;
; 3.207 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]         ; clk          ; clk         ; 0.000        ; 0.062      ; 3.464      ;
; 3.207 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]         ; clk          ; clk         ; 0.000        ; 0.062      ; 3.464      ;
; 3.207 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 3.464      ;
; 3.207 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]         ; clk          ; clk         ; 0.000        ; 0.062      ; 3.464      ;
; 3.212 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED                ; clk          ; clk         ; 0.000        ; 0.013      ; 3.337      ;
; 3.477 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED                ; clk          ; clk         ; 0.000        ; 0.013      ; 3.602      ;
; 8.705 ; n_reset                      ; sd_controller:sd1|state.receive_byte_wait ; clk          ; clk         ; 0.000        ; 2.617      ; 3.517      ;
; 8.705 ; n_reset                      ; sd_controller:sd1|state.receive_ocr_wait  ; clk          ; clk         ; 0.000        ; 2.617      ; 3.517      ;
; 8.705 ; n_reset                      ; sd_controller:sd1|state.write_block_data  ; clk          ; clk         ; 0.000        ; 2.617      ; 3.517      ;
; 8.705 ; n_reset                      ; sd_controller:sd1|state.send_cmd          ; clk          ; clk         ; 0.000        ; 2.617      ; 3.517      ;
; 9.136 ; n_reset                      ; sd_controller:sd1|state.cmd8              ; clk          ; clk         ; 0.000        ; 2.622      ; 3.953      ;
; 9.136 ; n_reset                      ; sd_controller:sd1|state.write_block_wait  ; clk          ; clk         ; 0.000        ; 2.622      ; 3.953      ;
; 9.136 ; n_reset                      ; sd_controller:sd1|state.read_block_wait   ; clk          ; clk         ; 0.000        ; 2.622      ; 3.953      ;
; 9.136 ; n_reset                      ; sd_controller:sd1|state.write_block_init  ; clk          ; clk         ; 0.000        ; 2.622      ; 3.953      ;
; 9.136 ; n_reset                      ; sd_controller:sd1|state.rst               ; clk          ; clk         ; 0.000        ; 2.622      ; 3.953      ;
; 9.136 ; n_reset                      ; sd_controller:sd1|state.write_block_byte  ; clk          ; clk         ; 0.000        ; 2.622      ; 3.953      ;
; 9.136 ; n_reset                      ; sd_controller:sd1|state.acmd41            ; clk          ; clk         ; 0.000        ; 2.622      ; 3.953      ;
; 9.136 ; n_reset                      ; sd_controller:sd1|state.poll_cmd          ; clk          ; clk         ; 0.000        ; 2.622      ; 3.953      ;
; 9.136 ; n_reset                      ; sd_controller:sd1|state.cardsel           ; clk          ; clk         ; 0.000        ; 2.622      ; 3.953      ;
; 9.168 ; n_reset                      ; mem_mapper2:mm1|nmiDly[0]                 ; clk          ; clk         ; 0.000        ; 2.620      ; 3.983      ;
; 9.168 ; n_reset                      ; mem_mapper2:mm1|nmiDly[1]                 ; clk          ; clk         ; 0.000        ; 2.620      ; 3.983      ;
; 9.168 ; n_reset                      ; mem_mapper2:mm1|nmiDly[2]                 ; clk          ; clk         ; 0.000        ; 2.620      ; 3.983      ;
; 9.168 ; n_reset                      ; mem_mapper2:mm1|nmiDly[3]                 ; clk          ; clk         ; 0.000        ; 2.620      ; 3.983      ;
; 9.168 ; n_reset                      ; mem_mapper2:mm1|nmiDly[4]                 ; clk          ; clk         ; 0.000        ; 2.620      ; 3.983      ;
; 9.168 ; n_reset                      ; mem_mapper2:mm1|nmi_i                     ; clk          ; clk         ; 0.000        ; 2.620      ; 3.983      ;
; 9.169 ; n_reset                      ; gpio:gpio1|reg_ddr0[1]                    ; clk          ; clk         ; 0.000        ; 2.619      ; 3.983      ;
; 9.169 ; n_reset                      ; gpio:gpio1|reg_dat0[1]                    ; clk          ; clk         ; 0.000        ; 2.619      ; 3.983      ;
; 9.169 ; n_reset                      ; gpio:gpio1|reg_ddr0[2]                    ; clk          ; clk         ; 0.000        ; 2.619      ; 3.983      ;
; 9.169 ; n_reset                      ; gpio:gpio1|reg_dat0[2]                    ; clk          ; clk         ; 0.000        ; 2.619      ; 3.983      ;
; 9.169 ; n_reset                      ; gpio:gpio1|reg_ddr0[0]                    ; clk          ; clk         ; 0.000        ; 2.619      ; 3.983      ;
; 9.169 ; n_reset                      ; gpio:gpio1|reg_dat0[0]                    ; clk          ; clk         ; 0.000        ; 2.619      ; 3.983      ;
; 9.171 ; n_reset                      ; gpio:gpio1|reg_ddr2[3]                    ; clk          ; clk         ; 0.000        ; 2.619      ; 3.985      ;
; 9.171 ; n_reset                      ; gpio:gpio1|reg_dat2[3]                    ; clk          ; clk         ; 0.000        ; 2.619      ; 3.985      ;
; 9.171 ; n_reset                      ; gpio:gpio1|reg_ddr2[2]                    ; clk          ; clk         ; 0.000        ; 2.619      ; 3.985      ;
; 9.171 ; n_reset                      ; gpio:gpio1|reg_dat2[2]                    ; clk          ; clk         ; 0.000        ; 2.619      ; 3.985      ;
; 9.171 ; n_reset                      ; gpio:gpio1|reg_ddr2[0]                    ; clk          ; clk         ; 0.000        ; 2.619      ; 3.985      ;
; 9.171 ; n_reset                      ; gpio:gpio1|reg_dat2[0]                    ; clk          ; clk         ; 0.000        ; 2.619      ; 3.985      ;
; 9.446 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[6]    ; clk          ; clk         ; 0.000        ; 2.599      ; 4.240      ;
; 9.446 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[2]    ; clk          ; clk         ; 0.000        ; 2.599      ; 4.240      ;
; 9.446 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[5]    ; clk          ; clk         ; 0.000        ; 2.599      ; 4.240      ;
; 9.446 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[1]    ; clk          ; clk         ; 0.000        ; 2.599      ; 4.240      ;
; 9.446 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[4]    ; clk          ; clk         ; 0.000        ; 2.599      ; 4.240      ;
; 9.446 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[0]    ; clk          ; clk         ; 0.000        ; 2.599      ; 4.240      ;
; 9.451 ; n_reset                      ; cpu09p:cpu1|state.pshs_iyl_state          ; clk          ; clk         ; 0.000        ; 2.388      ; 4.034      ;
; 9.451 ; n_reset                      ; cpu09p:cpu1|state.pshu_pch_state          ; clk          ; clk         ; 0.000        ; 2.388      ; 4.034      ;
; 9.451 ; n_reset                      ; cpu09p:cpu1|state.pshu_spl_state          ; clk          ; clk         ; 0.000        ; 2.388      ; 4.034      ;
; 9.451 ; n_reset                      ; cpu09p:cpu1|state.pshu_iyl_state          ; clk          ; clk         ; 0.000        ; 2.388      ; 4.034      ;
; 9.451 ; n_reset                      ; cpu09p:cpu1|state.pshu_iyh_state          ; clk          ; clk         ; 0.000        ; 2.388      ; 4.034      ;
; 9.451 ; n_reset                      ; cpu09p:cpu1|state.pshu_ixl_state          ; clk          ; clk         ; 0.000        ; 2.388      ; 4.034      ;
; 9.451 ; n_reset                      ; cpu09p:cpu1|state.pshu_ixh_state          ; clk          ; clk         ; 0.000        ; 2.388      ; 4.034      ;
; 9.451 ; n_reset                      ; cpu09p:cpu1|state.pshu_acca_state         ; clk          ; clk         ; 0.000        ; 2.388      ; 4.034      ;
; 9.451 ; n_reset                      ; cpu09p:cpu1|state.pshu_dp_state           ; clk          ; clk         ; 0.000        ; 2.388      ; 4.034      ;
; 9.451 ; n_reset                      ; cpu09p:cpu1|state.pshu_accb_state         ; clk          ; clk         ; 0.000        ; 2.388      ; 4.034      ;
; 9.451 ; n_reset                      ; cpu09p:cpu1|state.pshu_sph_state          ; clk          ; clk         ; 0.000        ; 2.388      ; 4.034      ;
; 9.451 ; n_reset                      ; cpu09p:cpu1|state.pshu_pcl_state          ; clk          ; clk         ; 0.000        ; 2.388      ; 4.034      ;
+-------+------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.682 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.152 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 9.693 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.496 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.206 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                      ;
+-------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 1.682 ; vduffd0                                ; n_LED9          ; clk          ; clk         ; 20.000       ; 0.000      ; 3.318      ;
; 5.969 ; mem_mapper2:mm1|frt_i                  ; n_LED7          ; clk          ; clk         ; 20.000       ; -1.253     ; 2.778      ;
; 6.843 ; sd_controller:sd1|driveLED             ; driveLED        ; clk          ; clk         ; 20.000       ; -1.222     ; 1.935      ;
; 6.969 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.223     ; 6.808      ;
; 6.970 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.847      ;
; 6.970 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.223     ; 6.807      ;
; 6.973 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.844      ;
; 7.006 ; cpu09p:cpu1|state.rti_ixh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.802      ;
; 7.014 ; cpu09p:cpu1|state.rti_ixl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.794      ;
; 7.017 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.171     ; 6.812      ;
; 7.047 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.223     ; 6.730      ;
; 7.050 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.758      ;
; 7.061 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.756      ;
; 7.061 ; cpu09p:cpu1|state.puls_iyh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.747      ;
; 7.070 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.223     ; 6.707      ;
; 7.071 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.746      ;
; 7.071 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.223     ; 6.706      ;
; 7.074 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.743      ;
; 7.102 ; cpu09p:cpu1|state.puls_ixh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.706      ;
; 7.102 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.223     ; 6.675      ;
; 7.106 ; cpu09p:cpu1|state.pulu_accb_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.171     ; 6.723      ;
; 7.107 ; cpu09p:cpu1|state.rti_ixh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.701      ;
; 7.108 ; cpu09p:cpu1|state.pulu_ixh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.709      ;
; 7.115 ; cpu09p:cpu1|state.rti_ixl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.693      ;
; 7.117 ; cpu09p:cpu1|state.pulu_spl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.700      ;
; 7.118 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.171     ; 6.711      ;
; 7.122 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.223     ; 6.655      ;
; 7.122 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.223     ; 6.655      ;
; 7.123 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.694      ;
; 7.123 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.694      ;
; 7.123 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.223     ; 6.654      ;
; 7.123 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.223     ; 6.654      ;
; 7.126 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.691      ;
; 7.126 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.691      ;
; 7.131 ; cpu09p:cpu1|state.rti_upl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.189     ; 6.680      ;
; 7.136 ; cpu09p:cpu1|state.puls_upl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.189     ; 6.675      ;
; 7.148 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.223     ; 6.629      ;
; 7.149 ; cpu09p:cpu1|state.puls_iyl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.659      ;
; 7.151 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.657      ;
; 7.151 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.223     ; 6.626      ;
; 7.152 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.665      ;
; 7.152 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.223     ; 6.625      ;
; 7.155 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.662      ;
; 7.157 ; cpu09p:cpu1|state.puls_ixl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.651      ;
; 7.159 ; cpu09p:cpu1|state.rti_ixh_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.649      ;
; 7.159 ; cpu09p:cpu1|state.rti_ixh_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.649      ;
; 7.162 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.655      ;
; 7.162 ; cpu09p:cpu1|state.puls_iyh_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.646      ;
; 7.167 ; cpu09p:cpu1|state.rti_ixl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.641      ;
; 7.167 ; cpu09p:cpu1|state.rti_ixl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.641      ;
; 7.168 ; cpu09p:cpu1|state.pulu_dp_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.171     ; 6.661      ;
; 7.170 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.171     ; 6.659      ;
; 7.170 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.171     ; 6.659      ;
; 7.175 ; cpu09p:cpu1|state.pshu_ixh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.124     ; 6.701      ;
; 7.188 ; cpu09p:cpu1|state.pulu_sph_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.629      ;
; 7.188 ; cpu09p:cpu1|state.rti_ixh_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.620      ;
; 7.188 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.620      ;
; 7.190 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.124     ; 6.686      ;
; 7.190 ; cpu09p:cpu1|state.rti_pch_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.627      ;
; 7.196 ; cpu09p:cpu1|state.rti_ixl_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.612      ;
; 7.197 ; cpu09p:cpu1|state.int_ixh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.092     ; 6.711      ;
; 7.197 ; cpu09p:cpu1|state.int_acca_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.092     ; 6.711      ;
; 7.199 ; cpu09p:cpu1|state.puls_pch_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.618      ;
; 7.199 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.171     ; 6.630      ;
; 7.200 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.223     ; 6.577      ;
; 7.200 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.223     ; 6.577      ;
; 7.203 ; cpu09p:cpu1|state.puls_ixh_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.605      ;
; 7.203 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.605      ;
; 7.203 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.605      ;
; 7.203 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.223     ; 6.574      ;
; 7.204 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.604      ;
; 7.207 ; cpu09p:cpu1|state.pulu_accb_state      ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.171     ; 6.622      ;
; 7.209 ; cpu09p:cpu1|state.pulu_ixh_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.608      ;
; 7.214 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.603      ;
; 7.214 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.603      ;
; 7.214 ; cpu09p:cpu1|state.puls_iyh_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.594      ;
; 7.214 ; cpu09p:cpu1|state.puls_iyh_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.594      ;
; 7.217 ; cpu09p:cpu1|state.push_return_lo_state ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.210     ; 6.573      ;
; 7.218 ; cpu09p:cpu1|state.pulu_spl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.599      ;
; 7.219 ; cpu09p:cpu1|state.int_pcl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.210     ; 6.571      ;
; 7.220 ; cpu09p:cpu1|state.rti_uph_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.189     ; 6.591      ;
; 7.227 ; cpu09p:cpu1|state.pshs_uph_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.146     ; 6.627      ;
; 7.229 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.223     ; 6.548      ;
; 7.232 ; cpu09p:cpu1|state.rti_upl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.189     ; 6.579      ;
; 7.232 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.576      ;
; 7.237 ; cpu09p:cpu1|state.puls_upl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.189     ; 6.574      ;
; 7.243 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.574      ;
; 7.243 ; cpu09p:cpu1|state.puls_iyh_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.565      ;
; 7.248 ; cpu09p:cpu1|state.pshu_ixl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.124     ; 6.628      ;
; 7.248 ; cpu09p:cpu1|state.int_cc_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.210     ; 6.542      ;
; 7.250 ; cpu09p:cpu1|state.puls_iyl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.558      ;
; 7.254 ; cpu09p:cpu1|state.pshu_pcl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.124     ; 6.622      ;
; 7.255 ; cpu09p:cpu1|state.puls_ixh_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.553      ;
; 7.255 ; cpu09p:cpu1|state.puls_ixh_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.553      ;
; 7.255 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.223     ; 6.522      ;
; 7.255 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.223     ; 6.522      ;
; 7.257 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.223     ; 6.520      ;
; 7.258 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.183     ; 6.559      ;
; 7.258 ; cpu09p:cpu1|state.puls_ixl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.192     ; 6.550      ;
; 7.258 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.223     ; 6.519      ;
+-------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                        ;
+-------+-------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.152 ; bufferedUART:io2|rxCurrentByteBuffer[0]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                ; clk          ; clk         ; 0.000        ; 0.220      ; 0.476      ;
; 0.158 ; SBCTextDisplayRGB:io1|dispCharWRData[1]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.488      ;
; 0.161 ; bufferedUART:io2|rxCurrentByteBuffer[3]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                ; clk          ; clk         ; 0.000        ; 0.220      ; 0.485      ;
; 0.161 ; bufferedUART:io2|rxCurrentByteBuffer[4]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                ; clk          ; clk         ; 0.000        ; 0.220      ; 0.485      ;
; 0.168 ; bufferedUART:io2|rxCurrentByteBuffer[5]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                ; clk          ; clk         ; 0.000        ; 0.220      ; 0.492      ;
; 0.169 ; bufferedUART:io2|rxCurrentByteBuffer[2]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                ; clk          ; clk         ; 0.000        ; 0.220      ; 0.493      ;
; 0.170 ; SBCTextDisplayRGB:io1|dispCharWRData[0]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.500      ;
; 0.170 ; cpu09p:cpu1|state.decode1_state                 ; cpu09p:cpu1|saved_state.single_op_exec_state                                                                                                            ; clk          ; clk         ; 0.000        ; 0.487      ; 0.741      ;
; 0.173 ; bufferedUART:io2|rxCurrentByteBuffer[1]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                ; clk          ; clk         ; 0.000        ; 0.220      ; 0.497      ;
; 0.174 ; bufferedUART:io2|rxCurrentByteBuffer[6]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                ; clk          ; clk         ; 0.000        ; 0.220      ; 0.498      ;
; 0.175 ; bufferedUART:io2|rxCurrentByteBuffer[7]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                ; clk          ; clk         ; 0.000        ; 0.220      ; 0.499      ;
; 0.178 ; SBCTextDisplayRGB:io1|dispCharWRData[3]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.508      ;
; 0.179 ; cpu09p:cpu1|saved_state.single_op_exec_state    ; cpu09p:cpu1|saved_state.single_op_exec_state                                                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cpu09p:cpu1|saved_state.dual_op_read16_state    ; cpu09p:cpu1|saved_state.dual_op_read16_state                                                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cpu09p:cpu1|saved_state.dual_op_write16_state   ; cpu09p:cpu1|saved_state.dual_op_write16_state                                                                                                           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cpu09p:cpu1|op_code[5]                          ; cpu09p:cpu1|op_code[5]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cpu09p:cpu1|op_code[7]                          ; cpu09p:cpu1|op_code[7]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.181 ; SBCTextDisplayRGB:io1|dispCharWRData[2]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.511      ;
; 0.186 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[43]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[42]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[41]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[40]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[38]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|\fsm:bit_counter[5]           ; sd_controller:sd1|\fsm:bit_counter[5]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|saved_state.int_swimask_state                                                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.vect_hi_state           ; cpu09p:cpu1|saved_state.vect_hi_state                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.sbranch_state           ; cpu09p:cpu1|saved_state.sbranch_state                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.lea_state               ; cpu09p:cpu1|saved_state.lea_state                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.single_op_read_state    ; cpu09p:cpu1|saved_state.single_op_read_state                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[2]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|dispByteSent              ; SBCTextDisplayRGB:io1|dispByteSent                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|dispWR                    ; SBCTextDisplayRGB:io1|dispWR                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|HighSpeed                     ; sd_controller:sd1|HighSpeed                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|tenable                         ; mem_mapper2:mm1|tenable                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; cpu09p:cpu1|saved_state.dual_op_write8_state                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.fetch_state             ; cpu09p:cpu1|saved_state.fetch_state                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state[1]                                        ; state[1]                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.int_nmimask_state       ; cpu09p:cpu1|saved_state.int_nmimask_state                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.int_irqmask_state       ; cpu09p:cpu1|saved_state.int_irqmask_state                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.int_cwai_state          ; cpu09p:cpu1|saved_state.int_cwai_state                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; cpu09p:cpu1|saved_state.dual_op_read8_state                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.jmp_state               ; cpu09p:cpu1|saved_state.jmp_state                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.reset_state             ; cpu09p:cpu1|saved_state.reset_state                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.jsr_state               ; cpu09p:cpu1|saved_state.jsr_state                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[0]                          ; cpu09p:cpu1|op_code[0]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[6]                          ; cpu09p:cpu1|op_code[6]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[3]                          ; cpu09p:cpu1|op_code[3]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[2]                          ; cpu09p:cpu1|op_code[2]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|nmi_enable                          ; cpu09p:cpu1|nmi_enable                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|nmi_ack                             ; cpu09p:cpu1|nmi_ack                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|nmi_req                             ; cpu09p:cpu1|nmi_req                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|attBold                   ; SBCTextDisplayRGB:io1|attBold                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|attInverse                ; SBCTextDisplayRGB:io1|attInverse                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmi_i                           ; mem_mapper2:mm1|nmi_i                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[4]                       ; mem_mapper2:mm1|nmiDly[4]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[2]                       ; mem_mapper2:mm1|nmiDly[2]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[1]                       ; mem_mapper2:mm1|nmiDly[1]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[3]                       ; mem_mapper2:mm1|nmiDly[3]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[0]                       ; mem_mapper2:mm1|nmiDly[0]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|ps2ClkCount[1]            ; SBCTextDisplayRGB:io1|ps2ClkCount[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|cursorVert[4]             ; SBCTextDisplayRGB:io1|cursorVert[4]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|cursorVert[3]             ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|cursorVert[2]             ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|cursorVert[0]             ; SBCTextDisplayRGB:io1|cursorVert[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
+-------+-------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.693  ; n_reset   ; cpu09p:cpu1|state.imm16_state            ; clk          ; clk         ; 20.000       ; 1.117      ; 3.431      ;
; 9.703  ; n_reset   ; cpu09p:cpu1|state.pshs_upl_state         ; clk          ; clk         ; 20.000       ; 1.101      ; 3.405      ;
; 9.703  ; n_reset   ; cpu09p:cpu1|state.pshs_uph_state         ; clk          ; clk         ; 20.000       ; 1.101      ; 3.405      ;
; 9.703  ; n_reset   ; cpu09p:cpu1|state.int_upl_state          ; clk          ; clk         ; 20.000       ; 1.101      ; 3.405      ;
; 9.703  ; n_reset   ; cpu09p:cpu1|state.int_iyl_state          ; clk          ; clk         ; 20.000       ; 1.101      ; 3.405      ;
; 9.703  ; n_reset   ; cpu09p:cpu1|state.pulu_iyh_state         ; clk          ; clk         ; 20.000       ; 1.101      ; 3.405      ;
; 9.940  ; n_reset   ; cpu09p:cpu1|state.pulu_acca_state        ; clk          ; clk         ; 20.000       ; 1.125      ; 3.192      ;
; 9.940  ; n_reset   ; cpu09p:cpu1|state.pulu_accb_state        ; clk          ; clk         ; 20.000       ; 1.125      ; 3.192      ;
; 9.940  ; n_reset   ; cpu09p:cpu1|state.pulu_dp_state          ; clk          ; clk         ; 20.000       ; 1.125      ; 3.192      ;
; 9.948  ; n_reset   ; cpu09p:cpu1|state.decode3_state          ; clk          ; clk         ; 20.000       ; 1.096      ; 3.155      ;
; 9.948  ; n_reset   ; cpu09p:cpu1|state.decode2_state          ; clk          ; clk         ; 20.000       ; 1.096      ; 3.155      ;
; 9.948  ; n_reset   ; cpu09p:cpu1|state.indexed_state          ; clk          ; clk         ; 20.000       ; 1.096      ; 3.155      ;
; 9.960  ; n_reset   ; cpu09p:cpu1|state.single_op_read_state   ; clk          ; clk         ; 20.000       ; 1.102      ; 3.149      ;
; 9.960  ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_state   ; clk          ; clk         ; 20.000       ; 1.102      ; 3.149      ;
; 9.960  ; n_reset   ; cpu09p:cpu1|state.indirect2_state        ; clk          ; clk         ; 20.000       ; 1.102      ; 3.149      ;
; 9.960  ; n_reset   ; cpu09p:cpu1|state.dual_op_read8_state    ; clk          ; clk         ; 20.000       ; 1.102      ; 3.149      ;
; 9.960  ; n_reset   ; cpu09p:cpu1|state.single_op_write_state  ; clk          ; clk         ; 20.000       ; 1.102      ; 3.149      ;
; 9.960  ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_2_state ; clk          ; clk         ; 20.000       ; 1.102      ; 3.149      ;
; 9.960  ; n_reset   ; cpu09p:cpu1|state.indirect_state         ; clk          ; clk         ; 20.000       ; 1.102      ; 3.149      ;
; 9.960  ; n_reset   ; cpu09p:cpu1|state.dual_op_write16_state  ; clk          ; clk         ; 20.000       ; 1.102      ; 3.149      ;
; 9.960  ; n_reset   ; cpu09p:cpu1|state.dual_op_write8_state   ; clk          ; clk         ; 20.000       ; 1.102      ; 3.149      ;
; 10.004 ; n_reset   ; cpu09p:cpu1|state.puls_cc_state          ; clk          ; clk         ; 20.000       ; 1.174      ; 3.177      ;
; 10.004 ; n_reset   ; cpu09p:cpu1|state.puls_acca_state        ; clk          ; clk         ; 20.000       ; 1.174      ; 3.177      ;
; 10.004 ; n_reset   ; cpu09p:cpu1|state.puls_accb_state        ; clk          ; clk         ; 20.000       ; 1.174      ; 3.177      ;
; 10.004 ; n_reset   ; cpu09p:cpu1|state.puls_dp_state          ; clk          ; clk         ; 20.000       ; 1.174      ; 3.177      ;
; 10.032 ; n_reset   ; cpu09p:cpu1|state.mul0_state             ; clk          ; clk         ; 20.000       ; 1.124      ; 3.099      ;
; 10.032 ; n_reset   ; cpu09p:cpu1|state.mul1_state             ; clk          ; clk         ; 20.000       ; 1.124      ; 3.099      ;
; 10.032 ; n_reset   ; cpu09p:cpu1|state.mul2_state             ; clk          ; clk         ; 20.000       ; 1.124      ; 3.099      ;
; 10.032 ; n_reset   ; cpu09p:cpu1|state.mul3_state             ; clk          ; clk         ; 20.000       ; 1.124      ; 3.099      ;
; 10.032 ; n_reset   ; cpu09p:cpu1|state.mul4_state             ; clk          ; clk         ; 20.000       ; 1.124      ; 3.099      ;
; 10.032 ; n_reset   ; cpu09p:cpu1|state.mul5_state             ; clk          ; clk         ; 20.000       ; 1.124      ; 3.099      ;
; 10.032 ; n_reset   ; cpu09p:cpu1|state.mul6_state             ; clk          ; clk         ; 20.000       ; 1.124      ; 3.099      ;
; 10.032 ; n_reset   ; cpu09p:cpu1|state.mul7_state             ; clk          ; clk         ; 20.000       ; 1.124      ; 3.099      ;
; 10.033 ; n_reset   ; cpu09p:cpu1|state.lbranch_state          ; clk          ; clk         ; 20.000       ; 1.066      ; 3.040      ;
; 10.033 ; n_reset   ; cpu09p:cpu1|state.indexaddr_state        ; clk          ; clk         ; 20.000       ; 1.066      ; 3.040      ;
; 10.033 ; n_reset   ; cpu09p:cpu1|state.pcrel16_state          ; clk          ; clk         ; 20.000       ; 1.066      ; 3.040      ;
; 10.033 ; n_reset   ; cpu09p:cpu1|state.index16_state          ; clk          ; clk         ; 20.000       ; 1.066      ; 3.040      ;
; 10.033 ; n_reset   ; cpu09p:cpu1|state.int_nmimask_state      ; clk          ; clk         ; 20.000       ; 1.066      ; 3.040      ;
; 10.040 ; n_reset   ; mem_mapper2:mm1|mmuEn                    ; clk          ; clk         ; 20.000       ; 1.212      ; 3.179      ;
; 10.063 ; n_reset   ; cpu09p:cpu1|state.pshs_pch_state         ; clk          ; clk         ; 20.000       ; 1.133      ; 3.077      ;
; 10.063 ; n_reset   ; cpu09p:cpu1|state.pshs_iyh_state         ; clk          ; clk         ; 20.000       ; 1.133      ; 3.077      ;
; 10.063 ; n_reset   ; cpu09p:cpu1|state.pshs_dp_state          ; clk          ; clk         ; 20.000       ; 1.133      ; 3.077      ;
; 10.063 ; n_reset   ; cpu09p:cpu1|state.pshs_accb_state        ; clk          ; clk         ; 20.000       ; 1.133      ; 3.077      ;
; 10.063 ; n_reset   ; cpu09p:cpu1|state.pshs_acca_state        ; clk          ; clk         ; 20.000       ; 1.133      ; 3.077      ;
; 10.063 ; n_reset   ; cpu09p:cpu1|state.pshs_ixh_state         ; clk          ; clk         ; 20.000       ; 1.133      ; 3.077      ;
; 10.088 ; n_reset   ; cpu09p:cpu1|state.exg_state              ; clk          ; clk         ; 20.000       ; 1.067      ; 2.986      ;
; 10.088 ; n_reset   ; cpu09p:cpu1|state.single_op_exec_state   ; clk          ; clk         ; 20.000       ; 1.067      ; 2.986      ;
; 10.088 ; n_reset   ; cpu09p:cpu1|state.lea_state              ; clk          ; clk         ; 20.000       ; 1.067      ; 2.986      ;
; 10.088 ; n_reset   ; cpu09p:cpu1|state.jmp_state              ; clk          ; clk         ; 20.000       ; 1.067      ; 2.986      ;
; 10.088 ; n_reset   ; cpu09p:cpu1|state.sbranch_state          ; clk          ; clk         ; 20.000       ; 1.067      ; 2.986      ;
; 10.120 ; n_reset   ; cpu09p:cpu1|state.pulu_cc_state          ; clk          ; clk         ; 20.000       ; 1.136      ; 3.023      ;
; 10.120 ; n_reset   ; cpu09p:cpu1|state.pulu_ixh_state         ; clk          ; clk         ; 20.000       ; 1.136      ; 3.023      ;
; 10.120 ; n_reset   ; cpu09p:cpu1|state.pulu_ixl_state         ; clk          ; clk         ; 20.000       ; 1.136      ; 3.023      ;
; 10.120 ; n_reset   ; cpu09p:cpu1|state.pulu_iyl_state         ; clk          ; clk         ; 20.000       ; 1.136      ; 3.023      ;
; 10.120 ; n_reset   ; cpu09p:cpu1|state.pulu_sph_state         ; clk          ; clk         ; 20.000       ; 1.136      ; 3.023      ;
; 10.120 ; n_reset   ; cpu09p:cpu1|state.pulu_spl_state         ; clk          ; clk         ; 20.000       ; 1.136      ; 3.023      ;
; 10.125 ; n_reset   ; cpu09p:cpu1|state.postincr2_state        ; clk          ; clk         ; 20.000       ; 0.901      ; 2.783      ;
; 10.125 ; n_reset   ; cpu09p:cpu1|state.postincr1_state        ; clk          ; clk         ; 20.000       ; 0.901      ; 2.783      ;
; 10.137 ; n_reset   ; cpu09p:cpu1|fic                          ; clk          ; clk         ; 20.000       ; 1.207      ; 3.077      ;
; 10.154 ; n_reset   ; cpu09p:cpu1|state.pshu_cc_state          ; clk          ; clk         ; 20.000       ; 1.113      ; 2.966      ;
; 10.166 ; n_reset   ; cpu09p:cpu1|state.indirect3_state        ; clk          ; clk         ; 20.000       ; 1.133      ; 2.974      ;
; 10.166 ; n_reset   ; cpu09p:cpu1|state.indexaddr2_state       ; clk          ; clk         ; 20.000       ; 1.133      ; 2.974      ;
; 10.166 ; n_reset   ; cpu09p:cpu1|state.pcrel16_2_state        ; clk          ; clk         ; 20.000       ; 1.133      ; 2.974      ;
; 10.166 ; n_reset   ; cpu09p:cpu1|state.pcrel8_state           ; clk          ; clk         ; 20.000       ; 1.133      ; 2.974      ;
; 10.166 ; n_reset   ; cpu09p:cpu1|state.index8_state           ; clk          ; clk         ; 20.000       ; 1.133      ; 2.974      ;
; 10.166 ; n_reset   ; cpu09p:cpu1|state.index16_2_state        ; clk          ; clk         ; 20.000       ; 1.133      ; 2.974      ;
; 10.166 ; n_reset   ; cpu09p:cpu1|state.fetch_state            ; clk          ; clk         ; 20.000       ; 1.133      ; 2.974      ;
; 10.171 ; n_reset   ; cpu09p:cpu1|state.rti_uph_state          ; clk          ; clk         ; 20.000       ; 1.142      ; 2.978      ;
; 10.171 ; n_reset   ; cpu09p:cpu1|state.puls_upl_state         ; clk          ; clk         ; 20.000       ; 1.142      ; 2.978      ;
; 10.171 ; n_reset   ; cpu09p:cpu1|state.rti_upl_state          ; clk          ; clk         ; 20.000       ; 1.142      ; 2.978      ;
; 10.176 ; n_reset   ; cpu09p:cpu1|state.cwai_state             ; clk          ; clk         ; 20.000       ; 1.006      ; 2.837      ;
; 10.176 ; n_reset   ; cpu09p:cpu1|state.andcc_state            ; clk          ; clk         ; 20.000       ; 1.006      ; 2.837      ;
; 10.176 ; n_reset   ; cpu09p:cpu1|state.int_entire_state       ; clk          ; clk         ; 20.000       ; 1.006      ; 2.837      ;
; 10.176 ; n_reset   ; cpu09p:cpu1|state.pshu_state             ; clk          ; clk         ; 20.000       ; 1.006      ; 2.837      ;
; 10.176 ; n_reset   ; cpu09p:cpu1|state.vect_lo_state          ; clk          ; clk         ; 20.000       ; 1.006      ; 2.837      ;
; 10.176 ; n_reset   ; cpu09p:cpu1|state.mul_state              ; clk          ; clk         ; 20.000       ; 1.006      ; 2.837      ;
; 10.176 ; n_reset   ; cpu09p:cpu1|state.mulea_state            ; clk          ; clk         ; 20.000       ; 1.006      ; 2.837      ;
; 10.176 ; n_reset   ; cpu09p:cpu1|state.muld_state             ; clk          ; clk         ; 20.000       ; 1.006      ; 2.837      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.puls_ixh_state         ; clk          ; clk         ; 20.000       ; 1.145      ; 2.975      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.puls_ixl_state         ; clk          ; clk         ; 20.000       ; 1.145      ; 2.975      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.rti_ixh_state          ; clk          ; clk         ; 20.000       ; 1.145      ; 2.975      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.rti_ixl_state          ; clk          ; clk         ; 20.000       ; 1.145      ; 2.975      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.puls_iyh_state         ; clk          ; clk         ; 20.000       ; 1.145      ; 2.975      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.puls_iyl_state         ; clk          ; clk         ; 20.000       ; 1.145      ; 2.975      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.puls_uph_state         ; clk          ; clk         ; 20.000       ; 1.145      ; 2.975      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.rti_iyh_state          ; clk          ; clk         ; 20.000       ; 1.145      ; 2.975      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.rti_iyl_state          ; clk          ; clk         ; 20.000       ; 1.145      ; 2.975      ;
; 10.195 ; n_reset   ; cpu09p:cpu1|state.pshs_pcl_state         ; clk          ; clk         ; 20.000       ; 1.162      ; 2.974      ;
; 10.195 ; n_reset   ; cpu09p:cpu1|state.int_pcl_state          ; clk          ; clk         ; 20.000       ; 1.162      ; 2.974      ;
; 10.195 ; n_reset   ; cpu09p:cpu1|state.int_pch_state          ; clk          ; clk         ; 20.000       ; 1.162      ; 2.974      ;
; 10.195 ; n_reset   ; cpu09p:cpu1|state.push_return_lo_state   ; clk          ; clk         ; 20.000       ; 1.162      ; 2.974      ;
; 10.195 ; n_reset   ; cpu09p:cpu1|state.pshs_cc_state          ; clk          ; clk         ; 20.000       ; 1.162      ; 2.974      ;
; 10.195 ; n_reset   ; cpu09p:cpu1|state.push_return_hi_state   ; clk          ; clk         ; 20.000       ; 1.162      ; 2.974      ;
; 10.195 ; n_reset   ; cpu09p:cpu1|state.int_cc_state           ; clk          ; clk         ; 20.000       ; 1.162      ; 2.974      ;
; 10.200 ; n_reset   ; cpu09p:cpu1|state.exg1_state             ; clk          ; clk         ; 20.000       ; 0.978      ; 2.785      ;
; 10.200 ; n_reset   ; cpu09p:cpu1|state.exg2_state             ; clk          ; clk         ; 20.000       ; 0.978      ; 2.785      ;
; 10.200 ; n_reset   ; cpu09p:cpu1|state.decode1_state          ; clk          ; clk         ; 20.000       ; 0.978      ; 2.785      ;
; 10.211 ; n_reset   ; gpio:gpio1|reg[5]                        ; clk          ; clk         ; 20.000       ; 1.209      ; 3.005      ;
; 10.211 ; n_reset   ; gpio:gpio1|reg[6]                        ; clk          ; clk         ; 20.000       ; 1.209      ; 3.005      ;
; 10.211 ; n_reset   ; gpio:gpio1|reg[4]                        ; clk          ; clk         ; 20.000       ; 1.209      ; 3.005      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                    ;
+-------+------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.496 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.615      ;
; 0.496 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.615      ;
; 0.496 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.615      ;
; 0.496 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.615      ;
; 0.568 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.689      ;
; 0.568 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.689      ;
; 0.568 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.689      ;
; 0.568 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.689      ;
; 0.568 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.689      ;
; 0.568 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.689      ;
; 0.677 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]          ; clk          ; clk         ; 0.000        ; 0.060      ; 0.821      ;
; 0.677 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]          ; clk          ; clk         ; 0.000        ; 0.060      ; 0.821      ;
; 0.677 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]          ; clk          ; clk         ; 0.000        ; 0.060      ; 0.821      ;
; 0.677 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]          ; clk          ; clk         ; 0.000        ; 0.060      ; 0.821      ;
; 0.677 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]          ; clk          ; clk         ; 0.000        ; 0.060      ; 0.821      ;
; 0.677 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]          ; clk          ; clk         ; 0.000        ; 0.060      ; 0.821      ;
; 0.683 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.802      ;
; 0.683 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.802      ;
; 0.683 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.802      ;
; 0.683 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.802      ;
; 0.684 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit          ; clk          ; clk         ; 0.000        ; 0.060      ; 0.828      ;
; 0.684 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]            ; clk          ; clk         ; 0.000        ; 0.060      ; 0.828      ;
; 0.684 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]            ; clk          ; clk         ; 0.000        ; 0.060      ; 0.828      ;
; 0.684 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]            ; clk          ; clk         ; 0.000        ; 0.060      ; 0.828      ;
; 0.684 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]            ; clk          ; clk         ; 0.000        ; 0.060      ; 0.828      ;
; 0.684 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit          ; clk          ; clk         ; 0.000        ; 0.060      ; 0.828      ;
; 0.684 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle             ; clk          ; clk         ; 0.000        ; 0.060      ; 0.828      ;
; 0.710 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]           ; clk          ; clk         ; 0.000        ; 0.059      ; 0.853      ;
; 0.710 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]           ; clk          ; clk         ; 0.000        ; 0.059      ; 0.853      ;
; 0.710 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]           ; clk          ; clk         ; 0.000        ; 0.059      ; 0.853      ;
; 0.710 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]           ; clk          ; clk         ; 0.000        ; 0.059      ; 0.853      ;
; 0.710 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]           ; clk          ; clk         ; 0.000        ; 0.059      ; 0.853      ;
; 0.710 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]           ; clk          ; clk         ; 0.000        ; 0.059      ; 0.853      ;
; 1.438 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.552      ;
; 1.438 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.552      ;
; 1.438 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.552      ;
; 1.438 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.552      ;
; 1.438 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.552      ;
; 1.438 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.552      ;
; 1.438 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.552      ;
; 1.438 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.552      ;
; 1.494 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.608      ;
; 1.494 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.608      ;
; 1.494 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.608      ;
; 1.494 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.608      ;
; 1.494 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.608      ;
; 1.494 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.608      ;
; 1.494 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.608      ;
; 1.494 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.608      ;
; 1.586 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED                ; clk          ; clk         ; 0.000        ; -0.003     ; 1.641      ;
; 1.642 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED                ; clk          ; clk         ; 0.000        ; -0.003     ; 1.697      ;
; 8.257 ; n_reset                      ; sd_controller:sd1|state.receive_byte_wait ; clk          ; clk         ; 0.000        ; 1.261      ; 1.602      ;
; 8.257 ; n_reset                      ; sd_controller:sd1|state.receive_ocr_wait  ; clk          ; clk         ; 0.000        ; 1.261      ; 1.602      ;
; 8.257 ; n_reset                      ; sd_controller:sd1|state.write_block_data  ; clk          ; clk         ; 0.000        ; 1.261      ; 1.602      ;
; 8.257 ; n_reset                      ; sd_controller:sd1|state.send_cmd          ; clk          ; clk         ; 0.000        ; 1.261      ; 1.602      ;
; 8.434 ; n_reset                      ; sd_controller:sd1|state.cmd8              ; clk          ; clk         ; 0.000        ; 1.265      ; 1.783      ;
; 8.434 ; n_reset                      ; sd_controller:sd1|state.write_block_wait  ; clk          ; clk         ; 0.000        ; 1.265      ; 1.783      ;
; 8.434 ; n_reset                      ; sd_controller:sd1|state.read_block_wait   ; clk          ; clk         ; 0.000        ; 1.265      ; 1.783      ;
; 8.434 ; n_reset                      ; sd_controller:sd1|state.write_block_init  ; clk          ; clk         ; 0.000        ; 1.265      ; 1.783      ;
; 8.434 ; n_reset                      ; sd_controller:sd1|state.rst               ; clk          ; clk         ; 0.000        ; 1.265      ; 1.783      ;
; 8.434 ; n_reset                      ; sd_controller:sd1|state.write_block_byte  ; clk          ; clk         ; 0.000        ; 1.265      ; 1.783      ;
; 8.434 ; n_reset                      ; sd_controller:sd1|state.acmd41            ; clk          ; clk         ; 0.000        ; 1.265      ; 1.783      ;
; 8.434 ; n_reset                      ; sd_controller:sd1|state.poll_cmd          ; clk          ; clk         ; 0.000        ; 1.265      ; 1.783      ;
; 8.434 ; n_reset                      ; sd_controller:sd1|state.cardsel           ; clk          ; clk         ; 0.000        ; 1.265      ; 1.783      ;
; 8.448 ; n_reset                      ; gpio:gpio1|reg_ddr0[1]                    ; clk          ; clk         ; 0.000        ; 1.265      ; 1.797      ;
; 8.448 ; n_reset                      ; gpio:gpio1|reg_dat0[1]                    ; clk          ; clk         ; 0.000        ; 1.265      ; 1.797      ;
; 8.448 ; n_reset                      ; gpio:gpio1|reg_ddr0[2]                    ; clk          ; clk         ; 0.000        ; 1.265      ; 1.797      ;
; 8.448 ; n_reset                      ; gpio:gpio1|reg_dat0[2]                    ; clk          ; clk         ; 0.000        ; 1.265      ; 1.797      ;
; 8.448 ; n_reset                      ; gpio:gpio1|reg_ddr0[0]                    ; clk          ; clk         ; 0.000        ; 1.265      ; 1.797      ;
; 8.448 ; n_reset                      ; gpio:gpio1|reg_dat0[0]                    ; clk          ; clk         ; 0.000        ; 1.265      ; 1.797      ;
; 8.453 ; n_reset                      ; gpio:gpio1|reg_ddr2[3]                    ; clk          ; clk         ; 0.000        ; 1.264      ; 1.801      ;
; 8.453 ; n_reset                      ; gpio:gpio1|reg_dat2[3]                    ; clk          ; clk         ; 0.000        ; 1.264      ; 1.801      ;
; 8.453 ; n_reset                      ; gpio:gpio1|reg_ddr2[2]                    ; clk          ; clk         ; 0.000        ; 1.264      ; 1.801      ;
; 8.453 ; n_reset                      ; gpio:gpio1|reg_dat2[2]                    ; clk          ; clk         ; 0.000        ; 1.264      ; 1.801      ;
; 8.453 ; n_reset                      ; mem_mapper2:mm1|nmiDly[0]                 ; clk          ; clk         ; 0.000        ; 1.263      ; 1.800      ;
; 8.453 ; n_reset                      ; mem_mapper2:mm1|nmiDly[1]                 ; clk          ; clk         ; 0.000        ; 1.263      ; 1.800      ;
; 8.453 ; n_reset                      ; mem_mapper2:mm1|nmiDly[2]                 ; clk          ; clk         ; 0.000        ; 1.263      ; 1.800      ;
; 8.453 ; n_reset                      ; mem_mapper2:mm1|nmiDly[3]                 ; clk          ; clk         ; 0.000        ; 1.263      ; 1.800      ;
; 8.453 ; n_reset                      ; mem_mapper2:mm1|nmiDly[4]                 ; clk          ; clk         ; 0.000        ; 1.263      ; 1.800      ;
; 8.453 ; n_reset                      ; mem_mapper2:mm1|nmi_i                     ; clk          ; clk         ; 0.000        ; 1.263      ; 1.800      ;
; 8.453 ; n_reset                      ; gpio:gpio1|reg_ddr2[0]                    ; clk          ; clk         ; 0.000        ; 1.264      ; 1.801      ;
; 8.453 ; n_reset                      ; gpio:gpio1|reg_dat2[0]                    ; clk          ; clk         ; 0.000        ; 1.264      ; 1.801      ;
; 8.582 ; n_reset                      ; gpio:gpio1|reg_dat2[1]                    ; clk          ; clk         ; 0.000        ; 1.265      ; 1.931      ;
; 8.582 ; n_reset                      ; gpio:gpio1|reg_dat2[4]                    ; clk          ; clk         ; 0.000        ; 1.265      ; 1.931      ;
; 8.582 ; n_reset                      ; gpio:gpio1|reg_dat2[6]                    ; clk          ; clk         ; 0.000        ; 1.265      ; 1.931      ;
; 8.582 ; n_reset                      ; gpio:gpio1|reg_dat2[5]                    ; clk          ; clk         ; 0.000        ; 1.265      ; 1.931      ;
; 8.582 ; n_reset                      ; gpio:gpio1|reg_dat2[7]                    ; clk          ; clk         ; 0.000        ; 1.265      ; 1.931      ;
; 8.585 ; n_reset                      ; sd_controller:sd1|state.read_block_data   ; clk          ; clk         ; 0.000        ; 1.264      ; 1.933      ;
; 8.585 ; n_reset                      ; sd_controller:sd1|state.receive_byte      ; clk          ; clk         ; 0.000        ; 1.264      ; 1.933      ;
; 8.585 ; n_reset                      ; sd_controller:sd1|state.cmd55             ; clk          ; clk         ; 0.000        ; 1.264      ; 1.933      ;
; 8.585 ; n_reset                      ; sd_controller:sd1|state.cmd58             ; clk          ; clk         ; 0.000        ; 1.264      ; 1.933      ;
; 8.585 ; n_reset                      ; sd_controller:sd1|state.send_regreq       ; clk          ; clk         ; 0.000        ; 1.264      ; 1.933      ;
; 8.585 ; n_reset                      ; sd_controller:sd1|sclk_sig                ; clk          ; clk         ; 0.000        ; 1.264      ; 1.933      ;
; 8.585 ; n_reset                      ; sd_controller:sd1|sdCS                    ; clk          ; clk         ; 0.000        ; 1.264      ; 1.933      ;
; 8.588 ; n_reset                      ; sd_controller:sd1|state.read_block_cmd    ; clk          ; clk         ; 0.000        ; 1.272      ; 1.944      ;
; 8.590 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[6]    ; clk          ; clk         ; 0.000        ; 1.250      ; 1.924      ;
; 8.590 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[2]    ; clk          ; clk         ; 0.000        ; 1.250      ; 1.924      ;
; 8.590 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[5]    ; clk          ; clk         ; 0.000        ; 1.250      ; 1.924      ;
; 8.590 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[1]    ; clk          ; clk         ; 0.000        ; 1.250      ; 1.924      ;
; 8.590 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[4]    ; clk          ; clk         ; 0.000        ; 1.250      ; 1.924      ;
+-------+------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.544  ; 0.152 ; 8.473    ; 0.496   ; 9.206               ;
;  clk             ; -2.544  ; 0.152 ; 8.473    ; 0.496   ; 9.206               ;
; Design-wide TNS  ; -26.074 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; -26.074 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_LED9          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; txd1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rts1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoB0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoB1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hSync           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vSync           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdCS            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; driveLED        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps2Data         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------+
; Input Transition Times                                           ;
+---------------+--------------+-----------------+-----------------+
; Pin           ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------+--------------+-----------------+-----------------+
; sdRamData[0]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[1]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[2]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[3]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[4]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[5]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[6]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[7]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[8]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[9]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[10] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[11] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[12] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[13] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[14] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[15] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[2]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[3]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[4]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[5]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[6]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[7]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2Clk        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2Data       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio0[0]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio0[1]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio0[2]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[0]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[1]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[2]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[3]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[4]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[5]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[6]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[7]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; vduffd0       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; n_reset       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; cts1          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdMISO        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rxd1          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+---------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_LED9          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.09 V              ; -0.00919 V          ; 0.272 V                              ; 0.279 V                              ; 4.99e-09 s                  ; 3.74e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.09 V             ; -0.00919 V         ; 0.272 V                             ; 0.279 V                             ; 4.99e-09 s                 ; 3.74e-09 s                 ; No                        ; Yes                       ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_LED9          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.08 V              ; -0.00449 V          ; 0.31 V                               ; 0.243 V                              ; 5.79e-09 s                  ; 4.66e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.08 V             ; -0.00449 V         ; 0.31 V                              ; 0.243 V                             ; 5.79e-09 s                 ; 4.66e-09 s                 ; No                        ; Yes                       ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_LED9          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 37312911 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 37312911 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 294      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 294      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 35    ; 35   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 209   ; 209  ;
+---------------------------------+-------+------+


+---------------------------------------------------+
; Clock Status Summary                              ;
+--------------------+-------+------+---------------+
; Target             ; Clock ; Type ; Status        ;
+--------------------+-------+------+---------------+
; clk                ; clk   ; Base ; Constrained   ;
; cpu09p:cpu1|ea[10] ;       ; Base ; Unconstrained ;
; vduffd0            ;       ; Base ; Unconstrained ;
+--------------------+-------+------+---------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; cts1       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; gpio0[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; cts1       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; gpio0[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Sat Mar 13 08:23:36 2021
Info: Command: quartus_sta MicrocomputerPCB -c MicrocomputerPCB
Info: qsta_default_script.tcl version: #1
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'MicrocomputerPCB.out.sdc'
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(70): rxd2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 70
Warning (332049): Ignored set_input_delay at MicrocomputerPCB.out.sdc(70): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 70
    Info (332050): set_input_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {rxd2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 70
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(92): n_sRamCS2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 92
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(92): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 92
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  4.000 [get_ports {n_sRamCS2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 92
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(98): rts2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 98
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(98): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 98
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {rts2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 98
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(130): txd2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 130
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(130): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 130
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {txd2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 130
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(132): video could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 132
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(132): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 132
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {video}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 132
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(139): videoSync could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 139
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(139): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 139
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {videoSync}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 139
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register bufferedUART:io2|dataOut[7] is being clocked by vduffd0
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sd_controller:sd1|host_read_flag is being clocked by cpu09p:cpu1|ea[10]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.544
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.544             -26.074 clk 
Info (332146): Worst-case hold slack is 0.428
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.428               0.000 clk 
Info (332146): Worst-case recovery slack is 8.473
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.473               0.000 clk 
Info (332146): Worst-case removal slack is 1.130
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.130               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.540
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.540               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register bufferedUART:io2|dataOut[7] is being clocked by vduffd0
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sd_controller:sd1|host_read_flag is being clocked by cpu09p:cpu1|ea[10]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.366
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.366              -8.306 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
Info (332146): Worst-case recovery slack is 8.795
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.795               0.000 clk 
Info (332146): Worst-case removal slack is 1.031
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.031               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.453               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register bufferedUART:io2|dataOut[7] is being clocked by vduffd0
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sd_controller:sd1|host_read_flag is being clocked by cpu09p:cpu1|ea[10]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 1.682
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.682               0.000 clk 
Info (332146): Worst-case hold slack is 0.152
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.152               0.000 clk 
Info (332146): Worst-case recovery slack is 9.693
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.693               0.000 clk 
Info (332146): Worst-case removal slack is 0.496
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.496               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.206
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.206               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 26 warnings
    Info: Peak virtual memory: 4830 megabytes
    Info: Processing ended: Sat Mar 13 08:23:43 2021
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:09


