<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>🛌🏼 👨🏾‍🤝‍👨🏼 💧 Wesentliche Änderungen in führenden Chip-Architekturen 🤾 🚥 🏇🏼</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Durch die Einführung von AI auf Chipebene können Sie mehr Daten lokal verarbeiten, da eine Erhöhung der Anzahl der Geräte nicht mehr den gleichen Effe...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Wesentliche Änderungen in führenden Chip-Architekturen</h1><div class="post__body post__body_full">
      <div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/422787/"><h4>  <font color="gray">Durch die Einführung von AI auf Chipebene können Sie mehr Daten lokal verarbeiten, da eine Erhöhung der Anzahl der Geräte nicht mehr den gleichen Effekt erzielt</font> </h4><br>  Chiphersteller arbeiten an neuen Architekturen, die die pro Watt und Zyklus verarbeitete Datenmenge erheblich erhöhen.  Der Grundstein für eine der größten Revolutionen in der Chiparchitektur der letzten Jahrzehnte ist gelegt. <br><br>  Alle großen Hersteller von Chips und Systemen ändern die Entwicklungsrichtung.  Sie traten in das Rennen der Architekturen ein, das einen Paradigmenwechsel in allem ermöglicht: von Lese- und Schreibmethoden über das Gedächtnis bis hin zu ihrer Verarbeitung und letztendlich dem Layout verschiedener Elemente auf einem Chip.  Obwohl die Miniaturisierung fortgesetzt wird, setzt niemand auf Skalierung, um mit dem explosiven Wachstum von Daten von Sensoren und der Erhöhung des Verkehrsaufkommens zwischen Maschinen fertig zu werden. <br><a name="habracut"></a><br>  Unter den Änderungen in den neuen Architekturen: <br><br><ul><li>  Neue Methoden zur Verarbeitung einer größeren Datenmenge in einem Taktzyklus, manchmal mit geringerer Genauigkeit oder nach Priorität bestimmter Vorgänge, je nach Anwendung. </li><li>  Neue Speicherarchitekturen, die die Art und Weise ändern, wie wir Daten speichern, lesen, schreiben und darauf zugreifen. </li><li>  Spezialisierte Verarbeitungsmodule im gesamten System in der Nähe des Speichers.  Anstelle eines Zentralprozessors werden je nach Datentyp und Anwendung Beschleuniger ausgewählt. </li><li>  Auf dem Gebiet der KI wird daran gearbeitet, verschiedene Datentypen in Form von Vorlagen zu kombinieren, wodurch die Datendichte effektiv erhöht und Diskrepanzen zwischen verschiedenen Typen minimiert werden. </li><li>  Jetzt ist das Layout im Gehäuse der Hauptbestandteil der Architektur, wobei immer mehr auf die einfache Änderung dieser Designs geachtet wird. </li></ul><br>  "Es gibt verschiedene Trends, die den technologischen Fortschritt beeinflussen", sagte Stephen Wu, ein angesehener Rambus-Ingenieur.  - In Rechenzentren können Sie Hardware und Software optimal nutzen.  Aus diesem Blickwinkel betrachten die Eigentümer von Rechenzentren die Wirtschaft.  Etwas Neues einzuführen ist teuer.  Da sich jedoch die Engpässe ändern, werden spezielle Chips für eine effizientere Datenverarbeitung eingeführt.  Und wenn Sie den Datenfluss zu E / A und Speicher reduzieren, kann dies große Auswirkungen haben. “ <br><br>  Die Änderungen sind am Rande der Computerinfrastruktur, dh bei den Endsensoren, offensichtlicher.  Die Hersteller erkannten plötzlich, dass Dutzende Milliarden Geräte zu viele Daten generieren würden: Ein solches Volumen konnte nicht zur Verarbeitung in die Cloud gesendet werden.  Die Verarbeitung all dieser Daten am Rande führt jedoch zu anderen Problemen: Sie erfordern erhebliche Leistungsverbesserungen, ohne den Stromverbrauch signifikant zu erhöhen. <br><br>  "Es gibt einen neuen Trend zu geringerer Genauigkeit", sagte Robert Ober, Teslas führender Plattformarchitekt bei Nvidia.  - Dies sind nicht nur Rechenzyklen.  Dies ist ein intensiveres Packen von Daten in den Speicher, wo das Format von 16-Bit-Befehlen verwendet wird. “ <br><br>  Aubert glaubt, dass Sie dank einer Reihe von Architekturoptimierungen in absehbarer Zukunft die Verarbeitungsgeschwindigkeit alle paar Jahre verdoppeln können.  "Wir werden eine dramatische Steigerung der Produktivität sehen", sagte er.  - Dafür müssen Sie drei Dinge tun.  Der erste ist das Rechnen.  Der zweite ist die Erinnerung.  Der dritte Bereich ist die Hostbandbreite und die E / A-Bandbreite.  Es muss noch viel Arbeit geleistet werden, um den Speicher und den Netzwerkstapel zu optimieren. “ <br><br>  Es wird bereits etwas implementiert.  In einer Präsentation auf der Hot Chips-Konferenz 2018 wies Jeff Rupley, leitender Architekt im Austin Research Center von Samsung, auf einige wichtige architektonische Änderungen am M3-Prozessor hin.  Eine enthält mehr Anweisungen pro Schlag - sechs statt vier im letzten M2-Chip.  Zusätzlich wurde eine Verzweigungsvorhersage in neuronalen Netzen implementiert und die Befehlswarteschlange wurde verdoppelt. <br><br>  Solche Änderungen verlagern den Innovationspunkt von der direkten Herstellung von Mikroschaltungen auf Architektur und Design einerseits und auf die Anordnung von Elementen auf der anderen Seite der Produktionskette.  Obwohl die Innovationen in technologischen Prozessen fortgesetzt werden, ist es nur auf Kosten dieser unglaublich schwierig, in jedem neuen Chipmodell eine Steigerung der Produktivität und Leistung um 15 bis 20% zu erreichen - und dies reicht nicht aus, um das schnelle Wachstum des Datenvolumens zu bewältigen. <br><br>  "Änderungen finden exponentiell statt", sagte Victor Pan, Präsident und CEO von Xilinx, in einer Rede auf der Hot Chips-Konferenz. "Jedes Jahr werden 10 Zettabyte [10 <sup>21</sup> Byte] Daten generiert, die meisten davon in unstrukturierter Form." <br><br><h1>  Neue Ansätze zur Erinnerung </h1><br>  Das Arbeiten mit so vielen Daten erfordert ein Umdenken jeder Komponente im System, von den Datenverarbeitungsmethoden bis zu ihrer Speicherung. <br><br>  "Es gab viele Versuche, neue Speicherarchitekturen zu erstellen", sagte Carlos Machin, Senior Innovation Director bei eSilicon EMEA.  - Das Problem ist, dass Sie alle Zeilen lesen und jeweils ein Bit auswählen müssen.  Eine Möglichkeit besteht darin, einen Speicher zu erstellen, der von links nach rechts sowie von oben nach unten gelesen werden kann.  Sie können noch weiter gehen und dem Speicher Berechnungen hinzufügen. “ <br><br>  Diese Änderungen umfassen das Ändern der Methoden zum Lesen des Speichers, der Position und des Typs der Verarbeitungselemente sowie die Einführung von AI, um die Speicherung, Verarbeitung und Bewegung von Daten im gesamten System zu priorisieren. <br><br>  „Was ist, wenn wir bei spärlichen Daten jeweils nur ein Byte aus diesem Array lesen können - oder vielleicht acht aufeinanderfolgende Bytes aus demselben Bytepfad, ohne Energie für andere Bytes oder Bytepfade zu verschwenden, an denen wir nicht interessiert sind ?  "Fragt Mark Greenberg, Cadence Product Marketing Director."  - In Zukunft ist dies möglich.  Wenn Sie sich beispielsweise die Architektur von HBM2 ansehen, ist der Stapel in 16 virtuellen Kanälen mit jeweils 64 Bit organisiert, und Sie benötigen nur 4 aufeinanderfolgende 64-Bit-Wörter, um auf einen virtuellen Kanal zuzugreifen.  Somit ist es möglich, Datenfelder mit einer Breite von 1024 Bit zu erstellen, horizontal zu schreiben, aber vier 64-Bit-Wörter gleichzeitig vertikal zu lesen. " <br><br>  Das Gedächtnis ist eine der Hauptkomponenten der von Neumann-Architektur, aber jetzt ist es auch eine der Hauptarenen für Experimente geworden.  "Der Hauptfeind sind virtuelle Speichersysteme, bei denen Daten auf unnatürlichere Weise verschoben werden", sagte Dan Bouvier, Chefarchitekt für Kundenprodukte bei AMD.  - Dies ist eine Sendung.  Daran sind wir im Bereich Grafik gewöhnt.  Wenn wir jedoch die Konflikte in der DRAM-Speicherbank lösen, erhalten wir ein viel effizienteres Streaming.  Dann kann eine separate GPU DRAM im Bereich von 90% Wirkungsgrad verwenden, was sehr gut ist.  Wenn Sie das Streaming jedoch ohne Unterbrechungen einrichten, fallen CPU und APU ebenfalls in den Wirkungsgradbereich von 80% bis 85%. “ <br><br><img src="https://habrastorage.org/getpro/habr/post_images/6af/814/e8c/6af814e8c5d0a2f4b9274d165aa8f622.png"><br>  <i><font color="gray">Abb.</font></i>  <i><font color="gray">1. Architektur von Neumann.</font></i>  <i><font color="gray">Quelle: Halbleitertechnik</font></i> <br><br>  IBM entwickelt eine andere Art von Speicherarchitektur, bei der es sich im Wesentlichen um eine aktualisierte Version der Festplattenaggregation handelt.  Das Ziel ist, dass das System anstelle eines einzelnen Laufwerks beliebig jeden verfügbaren Speicher über einen Connector verwenden kann, den Jeff Stucheli, ein IBM-Hardwarearchitekt, als "Swiss Army Knife" zum Verbinden von Elementen bezeichnet.  Der Vorteil des Ansatzes besteht darin, dass Sie verschiedene Datentypen mischen und abgleichen können. <br><br>  „Der Prozessor wird zum Zentrum einer Hochleistungssignalschnittstelle“, sagt Stucelli.  "Wenn Sie die Mikroarchitektur ändern, führt der Kern mehr Operationen pro Zyklus mit derselben Frequenz aus." <br><br>  Konnektivität und Durchsatz sollten die Verarbeitung eines radikal erhöhten Volumens generierter Daten sicherstellen.  "Die Hauptengpässe liegen jetzt in den Datenbewegungsorten", sagte Wu von Rambus.  "Die Branche hat großartige Arbeit geleistet und die Geschwindigkeit der Datenverarbeitung erhöht."  Wenn Sie jedoch Daten oder spezielle Datenvorlagen erwarten, müssen Sie den Speicher schneller ausführen.  Wenn Sie sich also DRAM und NVM ansehen, hängt die Leistung vom Verkehrsmuster ab.  Wenn die Daten gestreamt werden, bietet der Speicher eine sehr gute Leistung.  Wenn die Daten jedoch in zufälligen Tropfen vorliegen, sind sie weniger effizient.  Und egal was Sie tun, mit zunehmender Lautstärke müssen Sie es immer noch schneller machen. “ <br><br><h1>  Mehr Computer, weniger Verkehr. </h1><br>  Das Problem wird durch die Tatsache verschärft, dass es verschiedene Arten von Daten gibt, die von Geräten am Rand mit unterschiedlichen Frequenzen und Geschwindigkeiten erzeugt werden.  Damit sich diese Daten frei zwischen verschiedenen Verarbeitungsmodulen bewegen können, muss die Verwaltung wesentlich effizienter werden als in der Vergangenheit. <br><br>  „Es gibt vier Hauptkonfigurationen: Viele-zu-Viele-Speichersubsysteme, E / A mit geringem Stromverbrauch sowie Netz- und Ringtopologien“, sagt Charlie Janak, Vorsitzender und CEO von Arteris IP.  - Sie können alle vier auf einem Chip platzieren, was bei den wichtigsten IoT-Chips der Fall ist.  Oder Sie können HBM-Subsysteme mit hohem Durchsatz hinzufügen.  Die Komplexität ist jedoch enorm, da einige dieser Workloads sehr spezifisch sind und der Chip verschiedene Arbeitsaufgaben hat.  Wenn Sie sich einige dieser Mikrochips ansehen, erhalten sie riesige Datenmengen.  Dies ist in Systemen wie Autoradar und Lidar der Fall.  Sie können ohne einige erweiterte Verbindungen nicht existieren. “ <br><br>  Die Aufgabe besteht darin, die Datenbewegung zu minimieren und gleichzeitig den Datenfluss bei Bedarf zu maximieren - und irgendwie ein Gleichgewicht zwischen lokaler und zentraler Verarbeitung zu finden, ohne den Energieverbrauch unnötig zu erhöhen. <br><br>  "Einerseits ist dies ein Bandbreitenproblem", sagte Rajesh Ramanujam, Produktmarketingmanager bei NetSpeed ​​Systems.  - Sie möchten den Datenverkehr so ​​weit wie möglich reduzieren, um Daten näher an den Prozessor zu übertragen.  Wenn Sie die Daten dennoch verschieben müssen, ist es ratsam, sie so weit wie möglich zu komprimieren.  Aber nichts existiert für sich.  Alles muss auf Systemebene geplant werden.  Bei jedem Schritt müssen mehrere voneinander abhängige Achsen berücksichtigt werden.  Sie bestimmen, ob Sie Speicher auf herkömmliche Weise zum Lesen und Schreiben verwenden oder ob Sie neue Technologien verwenden.  In einigen Fällen müssen Sie möglicherweise die Art und Weise ändern, in der Sie die Daten selbst speichern.  Wenn Sie eine höhere Leistung benötigen, bedeutet dies normalerweise eine Vergrößerung der Chipfläche, was sich auf die Wärmeableitung auswirkt.  Unter Berücksichtigung der funktionalen Sicherheit kann eine Datenüberlastung nicht mehr zugelassen werden. “ <br><br>  Aus diesem Grund wird der Datenverarbeitung am Rand und der Kanalbandbreite von verschiedenen Datenverarbeitungsmodulen so viel Aufmerksamkeit geschenkt.  Wenn Sie jedoch unterschiedliche Architekturen entwickeln, ist es sehr unterschiedlich, wie und wo diese Datenverarbeitung implementiert wird. <br><br>  Zum Beispiel führte Marvell einen SSD-Controller mit integrierter KI ein, um die hohe Rechenlast am Rande zu bewältigen.  Die AI-Engine kann für Analysen direkt im SSD-Laufwerk verwendet werden. <br><br>  "Sie können Modelle direkt in die Hardware laden und die Hardware-Verarbeitung auf dem SSD-Controller durchführen", sagte Ned Varnitsa, Chefingenieur von Marvell.  - Heute macht es den Server in der Cloud (Host).  Wenn jedoch jede Festplatte Daten an die Cloud sendet, wird eine große Menge an Netzwerkverkehr erzeugt.  Es ist besser, die Verarbeitung am Rand durchzuführen, und der Host gibt nur einen Befehl aus, bei dem es sich nur um Metadaten handelt.  Je mehr Laufwerke Sie haben, desto mehr Rechenleistung.  Dies ist ein großer Vorteil des reduzierten Verkehrsaufkommens. “ <br><br>  Dieser Ansatz ist besonders interessant, da er sich je nach Anwendung an unterschiedliche Daten anpasst.  Der Host kann also eine Aufgabe generieren und zur Verarbeitung an das Speichergerät senden. Danach werden nur noch Metadaten oder Berechnungsergebnisse zurückgesendet.  In einem anderen Szenario kann ein Speichergerät Daten speichern, vorverarbeiten und Metadaten, Tags und Indizes generieren, die dann vom Host nach Bedarf für die weitere Analyse abgerufen werden. <br><br>  Dies ist eine der möglichen Optionen.  Es gibt andere.  Rupli von Samsung betonte, wie wichtig es ist, Redewendungen zu verarbeiten und zusammenzuführen, mit denen zwei Anweisungen dekodiert und zu einer Operation kombiniert werden können. <br><br><h1>  AI befasst sich mit Kontrolle und Optimierung </h1><br>  Auf allen Optimierungsebenen wird künstliche Intelligenz eingesetzt - dies ist eines der wirklich neuen Elemente in der Chiparchitektur.  Anstatt dem Betriebssystem und der Middleware die Verwaltung von Funktionen zu ermöglichen, wird diese Überwachungsfunktion auf den Chip, zwischen den Chips und auf Systemebene verteilt.  In einigen Fällen werden neuronale Hardware-Netzwerke eingeführt. <br><br>  „Es geht nicht so sehr darum, mehr zusammen zu packen, sondern die traditionelle Architektur zu ändern“, sagt Mike Gianfanya, Vice President Marketing bei eSilicon.  - Mithilfe von KI und maschinellem Lernen können Sie Elemente im gesamten System verteilen und so eine effizientere Verarbeitung mit Prognosen erzielen.  Oder Sie können separate Chips verwenden, die unabhängig voneinander im System oder im Modul funktionieren. “ <br><br>  ARM hat seinen ersten Chip für maschinelles Lernen entwickelt, den es später in diesem Jahr für mehrere Märkte veröffentlichen will.  "Dies ist ein neuer Prozessortyp", sagte Ian Bratt, Honoured Engineer von ARM.  - Es enthält einen grundlegenden Block - es ist eine Computer-Engine sowie eine MAC-Engine, eine DMA-Engine mit einem Steuermodul und einem Broadcast-Netzwerk.  Insgesamt gibt es 16 Rechenkerne, die mit der 7-nm-Prozesstechnologie hergestellt wurden und 4 TeraOps mit einer Frequenz von 1 GHz erzeugen. “ <br><br>  Da ARM mit einem Partner-Ökosystem zusammenarbeitet, ist sein Chip vielseitiger und anpassbarer als andere AI / ML-Chips, die entwickelt werden.  Anstelle einer monolithischen Struktur wird die Verarbeitung nach Funktionen getrennt, sodass jedes Computermodul auf einer separaten Feature-Map arbeitet.  Bratt identifizierte vier Hauptbestandteile: statische Planung, effizientes Falten, Verengungsmechanismen und programmierte Anpassung an zukünftige Designänderungen. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/fbe/7e4/ab1/fbe7e4ab11731ad3dafebc992b9c7bf2.png"><br>  <i><font color="gray">Abb.</font></i>  <i><font color="gray">2. ARM-Prozessor-ML-Architektur.</font></i>  <i><font color="gray">Quelle: ARM / Hot Chips</font></i> <br><br>  In der Zwischenzeit entschied sich Nvidia für eine andere Taktik: die Schaffung einer speziellen Deep-Learning-Engine neben der GPU, um die Bild- und Videoverarbeitung zu optimieren. <br><br><h1>  Fazit </h1><br>  Mit einigen oder allen dieser Ansätze erwarten die Chiphersteller, dass sich die Leistung alle paar Jahre verdoppelt, um mit dem explosiven Datenwachstum Schritt zu halten und gleichzeitig im engen Rahmen der Energieverbrauchsbudgets zu bleiben.  Dies ist jedoch nicht nur mehr Computer.  Dies ist eine Änderung in der Chip- und Systemdesignplattform, wenn das wachsende Datenvolumen anstelle von Hardware- und Softwareeinschränkungen zum Hauptfaktor wird. <br><br>  "Als Computer in Unternehmen auftauchten, schien es vielen, dass sich die Welt um uns herum beschleunigt hatte", sagte Aart de Gues, Vorsitzender und CEO von Synopsys.  - Sie haben Papierstücke mit Stapel Bücher abgerechnet.  Das Hauptbuch hat sich in einen Stapel Lochkarten zum Drucken und Rechnen verwandelt.  Eine enorme Veränderung ist eingetreten, und wir sehen es wieder.  Mit dem mentalen Aufkommen einfacher Computer hat sich der Algorithmus der Aktionen nicht geändert: Sie können jeden Schritt verfolgen.  Aber jetzt passiert etwas anderes, das zu einer neuen Beschleunigung führen könnte.  Es ist wie auf einem landwirtschaftlichen Feld, nur an einem bestimmten Tag, an dem die Temperatur das gewünschte Niveau erreicht, zu gießen und eine bestimmte Art von Dünger aufzutragen.  Diese Verwendung von maschinellem Lernen ist eine Optimierung, die in der Vergangenheit nicht offensichtlich war. “ <br><br>  Mit dieser Einschätzung ist er nicht allein.  "Die neuen Architekturen werden übernommen", sagte Wally Raines, Präsident und CEO von Mentor, Siemens Business.  - Sie werden entworfen.  Maschinelles Lernen wird in vielen oder den meisten Fällen eingesetzt, da Ihr Gehirn aus eigenen Erfahrungen lernt.  Ich habe 20 oder mehr Unternehmen besucht, die spezialisierte KI-Prozessoren der einen oder anderen Art entwickeln, und jeder von ihnen hat seine eigene kleine Nische.  Sie werden ihre Anwendung jedoch zunehmend in bestimmten Anwendungen sehen und sie werden die traditionelle von Neumann-Architektur ergänzen.  Neuromorphes Computing wird zum Mainstream.  Dies ist ein großer Schritt in Bezug auf Recheneffizienz und Kostenreduzierung.  Mobile Geräte und Sensoren werden die Arbeit erledigen, die Server heute leisten. “ </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/de422787/">https://habr.com/ru/post/de422787/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de422775/index.html">DEFCON-Konferenz 22. Andrew "Zoz" Brooks. Nicht vermasseln! Teil 1</a></li>
<li><a href="../de422777/index.html">Eine einfache Einführung in ALU für neuronale Netze: Erklärung, physikalische Bedeutung und Implementierung</a></li>
<li><a href="../de422781/index.html">Fintech Digest: SWIFT wird weiterhin in der Russischen Föderation arbeiten. Mit VISA können Sie Geld per Telefonnummer und teuren biometrischen Daten überweisen</a></li>
<li><a href="../de422783/index.html">Besser, schneller, leistungsfähiger: Styled-Components v4</a></li>
<li><a href="../de422785/index.html">Werksdigitalisierung: Ein Blick nach vorne</a></li>
<li><a href="../de422789/index.html">@ Pythonetc Aug 2018</a></li>
<li><a href="../de422791/index.html">Wie man NICHT Englisch lernt: Häufige Fehler</a></li>
<li><a href="../de422793/index.html">DEFCON-Konferenz 22. Andrew "Zoz" Brooks. Nicht vermasseln! Teil 2</a></li>
<li><a href="../de422795/index.html">Technologie und Wirtschaft: Ein neues Modell der Zusammenarbeit mit Zyxel in Russland</a></li>
<li><a href="../de422797/index.html">Wie wir aus einer normalen IP-Kamera einen kleinen Cloud-Videorecorder gemacht haben</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>