
module dec49_case (Q,D);
input [3:0] Q;
output[6:0] D;
reg   [6:0] D;

always@ (Q)
  case(Q)
    4'b0000 : D = 7'b1111110;
    4'b0001 : D = 7'b0110000;
    4'b0010 : D = 7'b1101101;
    4'b0011 : D = 7'b1111001;
    4'b0100 : D = 7'b0110011;
    4'b0101 : D = 7'b1011011;
    4'b0110 : D = 7'b1011111;
    4'b0111 : D = 7'b1110010;
    4'b1000 : D = 7'b1111111;
    4'b1001 : D = 7'b1111011;
   endcase


 endmodule
