//


csl_fifo f1{
  f1(){
    set_width(32);
    set_depth(128);
    add_to_memory_map(32);
  }
};

csl_unit u {
  csl_signal push,pop,full,empty,data(32),rst,valid,clk;
  f1 f(.push(push),.pop(pop),.full(full),.empty(empty),.rd_data(data),
       .wr_data(data),.reset_(rst),.valid(valid),.clock(clk));
  u () {}
};

csl_memory_map_page mpag1{
  mpag1(){
    add_address_range(0,127);
    set_unit_name(u);
  }
};

csl_memory_map mmap{
   mmap(){
     set_type(hierarchical);
 }
};
