TimeQuest Timing Analyzer report for vga_snake_top
Wed Jan 12 14:20:56 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'seg_led:u_seg_led|dri_clk'
 13. Slow 1200mV 85C Model Setup: 'u_vga_pll|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Setup: 'remote_rcv:u_remote_rcv|div_clk'
 15. Slow 1200mV 85C Model Setup: 'sys_clk'
 16. Slow 1200mV 85C Model Hold: 'sys_clk'
 17. Slow 1200mV 85C Model Hold: 'u_vga_pll|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Hold: 'remote_rcv:u_remote_rcv|div_clk'
 19. Slow 1200mV 85C Model Hold: 'seg_led:u_seg_led|dri_clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'seg_led:u_seg_led|dri_clk'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'remote_rcv:u_remote_rcv|div_clk'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'u_vga_pll|altpll_component|auto_generated|pll1|clk[0]'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'seg_led:u_seg_led|dri_clk'
 36. Slow 1200mV 0C Model Setup: 'u_vga_pll|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Setup: 'remote_rcv:u_remote_rcv|div_clk'
 38. Slow 1200mV 0C Model Setup: 'sys_clk'
 39. Slow 1200mV 0C Model Hold: 'sys_clk'
 40. Slow 1200mV 0C Model Hold: 'u_vga_pll|altpll_component|auto_generated|pll1|clk[0]'
 41. Slow 1200mV 0C Model Hold: 'remote_rcv:u_remote_rcv|div_clk'
 42. Slow 1200mV 0C Model Hold: 'seg_led:u_seg_led|dri_clk'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'seg_led:u_seg_led|dri_clk'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'remote_rcv:u_remote_rcv|div_clk'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'u_vga_pll|altpll_component|auto_generated|pll1|clk[0]'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Slow 1200mV 0C Model Metastability Report
 52. Fast 1200mV 0C Model Setup Summary
 53. Fast 1200mV 0C Model Hold Summary
 54. Fast 1200mV 0C Model Recovery Summary
 55. Fast 1200mV 0C Model Removal Summary
 56. Fast 1200mV 0C Model Minimum Pulse Width Summary
 57. Fast 1200mV 0C Model Setup: 'seg_led:u_seg_led|dri_clk'
 58. Fast 1200mV 0C Model Setup: 'u_vga_pll|altpll_component|auto_generated|pll1|clk[0]'
 59. Fast 1200mV 0C Model Setup: 'remote_rcv:u_remote_rcv|div_clk'
 60. Fast 1200mV 0C Model Setup: 'sys_clk'
 61. Fast 1200mV 0C Model Hold: 'sys_clk'
 62. Fast 1200mV 0C Model Hold: 'seg_led:u_seg_led|dri_clk'
 63. Fast 1200mV 0C Model Hold: 'remote_rcv:u_remote_rcv|div_clk'
 64. Fast 1200mV 0C Model Hold: 'u_vga_pll|altpll_component|auto_generated|pll1|clk[0]'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'seg_led:u_seg_led|dri_clk'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'remote_rcv:u_remote_rcv|div_clk'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 68. Fast 1200mV 0C Model Minimum Pulse Width: 'u_vga_pll|altpll_component|auto_generated|pll1|clk[0]'
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Fast 1200mV 0C Model Metastability Report
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Board Trace Model Assignments
 80. Input Transition Times
 81. Signal Integrity Metrics (Slow 1200mv 0c Model)
 82. Signal Integrity Metrics (Slow 1200mv 85c Model)
 83. Signal Integrity Metrics (Fast 1200mv 0c Model)
 84. Setup Transfers
 85. Hold Transfers
 86. Report TCCS
 87. Report RSKM
 88. Unconstrained Paths
 89. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; vga_snake_top                                       ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10F17C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------+-----------------------------------------------------------+
; Clock Name                                            ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                                  ; Targets                                                   ;
+-------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------+-----------------------------------------------------------+
; remote_rcv:u_remote_rcv|div_clk                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { remote_rcv:u_remote_rcv|div_clk }                       ;
; seg_led:u_seg_led|dri_clk                             ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { seg_led:u_seg_led|dri_clk }                             ;
; sys_clk                                               ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { sys_clk }                                               ;
; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 40.000 ; 25.0 MHz   ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; sys_clk ; u_vga_pll|altpll_component|auto_generated|pll1|inclk[0] ; { u_vga_pll|altpll_component|auto_generated|pll1|clk[0] } ;
+-------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                          ;
+------------+-----------------+-------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                            ; Note ;
+------------+-----------------+-------------------------------------------------------+------+
; 54.14 MHz  ; 54.14 MHz       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 219.49 MHz ; 219.49 MHz      ; sys_clk                                               ;      ;
; 228.57 MHz ; 228.57 MHz      ; remote_rcv:u_remote_rcv|div_clk                       ;      ;
; 230.47 MHz ; 230.47 MHz      ; seg_led:u_seg_led|dri_clk                             ;      ;
+------------+-----------------+-------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                             ;
+-------------------------------------------------------+---------+---------------+
; Clock                                                 ; Slack   ; End Point TNS ;
+-------------------------------------------------------+---------+---------------+
; seg_led:u_seg_led|dri_clk                             ; -46.510 ; -869.740      ;
; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; -5.319  ; -30.092       ;
; remote_rcv:u_remote_rcv|div_clk                       ; -3.375  ; -124.043      ;
; sys_clk                                               ; -0.059  ; -0.059        ;
+-------------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                             ;
+-------------------------------------------------------+--------+---------------+
; Clock                                                 ; Slack  ; End Point TNS ;
+-------------------------------------------------------+--------+---------------+
; sys_clk                                               ; -0.119 ; -0.178        ;
; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.451  ; 0.000         ;
; remote_rcv:u_remote_rcv|div_clk                       ; 0.452  ; 0.000         ;
; seg_led:u_seg_led|dri_clk                             ; 0.455  ; 0.000         ;
+-------------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                              ;
+-------------------------------------------------------+--------+---------------+
; Clock                                                 ; Slack  ; End Point TNS ;
+-------------------------------------------------------+--------+---------------+
; seg_led:u_seg_led|dri_clk                             ; -1.487 ; -84.759       ;
; remote_rcv:u_remote_rcv|div_clk                       ; -1.487 ; -72.863       ;
; sys_clk                                               ; 9.783  ; 0.000         ;
; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 19.718 ; 0.000         ;
+-------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'seg_led:u_seg_led|dri_clk'                                                                                                                                               ;
+---------+-------------------------------------+---------------------------+-------------------------------------------------------+---------------------------+--------------+------------+------------+
; Slack   ; From Node                           ; To Node                   ; Launch Clock                                          ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------+---------------------------+-------------------------------------------------------+---------------------------+--------------+------------+------------+
; -46.510 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.975      ; 48.906     ;
; -46.509 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.975      ; 48.905     ;
; -46.431 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.975      ; 48.827     ;
; -46.430 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.975      ; 48.826     ;
; -46.292 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.975      ; 48.688     ;
; -46.291 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.975      ; 48.687     ;
; -45.501 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[6]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.974      ; 47.896     ;
; -45.422 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[6]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.974      ; 47.817     ;
; -45.283 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[6]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.974      ; 47.678     ;
; -45.128 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.975      ; 47.524     ;
; -45.127 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.975      ; 47.523     ;
; -44.898 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.976      ; 47.295     ;
; -44.827 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.976      ; 47.224     ;
; -44.568 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[4]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.975      ; 46.964     ;
; -44.489 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[4]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.975      ; 46.885     ;
; -44.350 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[4]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.975      ; 46.746     ;
; -44.119 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[6]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.974      ; 46.514     ;
; -43.422 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.954      ; 45.797     ;
; -43.378 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.954      ; 45.753     ;
; -43.367 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.954      ; 45.742     ;
; -43.323 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.954      ; 45.698     ;
; -43.186 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[4]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.975      ; 45.582     ;
; -42.877 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.958      ; 45.256     ;
; -42.876 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.958      ; 45.255     ;
; -42.764 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.957      ; 45.142     ;
; -42.763 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.957      ; 45.141     ;
; -42.733 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.957      ; 45.111     ;
; -42.732 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.957      ; 45.110     ;
; -42.601 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.957      ; 44.979     ;
; -42.600 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.957      ; 44.978     ;
; -42.560 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.957      ; 44.938     ;
; -42.559 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.957      ; 44.937     ;
; -42.303 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[3]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.948      ; 44.672     ;
; -42.202 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[3]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.948      ; 44.571     ;
; -42.127 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[3]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.948      ; 44.496     ;
; -42.099 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[2]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.948      ; 44.468     ;
; -42.065 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[1]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.948      ; 44.434     ;
; -41.998 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[2]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.948      ; 44.367     ;
; -41.964 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[1]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.948      ; 44.333     ;
; -41.923 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[2]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.948      ; 44.292     ;
; -41.889 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[1]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.948      ; 44.258     ;
; -41.405 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[10] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.422      ; 44.248     ;
; -41.392 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.936      ; 43.749     ;
; -41.391 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.936      ; 43.748     ;
; -41.350 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[8]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.966      ; 43.737     ;
; -41.337 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.936      ; 43.694     ;
; -41.336 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.936      ; 43.693     ;
; -41.292 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[10] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.421      ; 44.134     ;
; -41.261 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[10] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.421      ; 44.103     ;
; -41.237 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[8]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.965      ; 43.623     ;
; -41.206 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[8]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.965      ; 43.592     ;
; -41.129 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[10] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.421      ; 43.971     ;
; -41.088 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[10] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.421      ; 43.930     ;
; -41.074 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[8]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.965      ; 43.460     ;
; -41.033 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[8]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.965      ; 43.419     ;
; -40.682 ; vga_display:u_vga_display|score[12] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.954      ; 43.057     ;
; -40.638 ; vga_display:u_vga_display|score[12] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.954      ; 43.013     ;
; -40.630 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[6]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.975      ; 43.026     ;
; -40.585 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[3]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.948      ; 42.954     ;
; -40.381 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[2]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.948      ; 42.750     ;
; -40.347 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[1]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.948      ; 42.716     ;
; -40.103 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.931      ; 42.455     ;
; -40.048 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.931      ; 42.400     ;
; -39.724 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[10] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.400      ; 42.545     ;
; -39.698 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.952      ; 42.071     ;
; -39.697 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[4]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.976      ; 42.094     ;
; -39.676 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.952      ; 42.049     ;
; -39.669 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[8]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.944      ; 42.034     ;
; -39.613 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[13] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.418      ; 42.452     ;
; -39.582 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.953      ; 41.956     ;
; -39.558 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[13] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.418      ; 42.397     ;
; -39.552 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.952      ; 41.925     ;
; -39.246 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[12] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.931      ; 41.598     ;
; -39.210 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.952      ; 41.583     ;
; -39.208 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[13] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.439      ; 42.068     ;
; -39.191 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[12] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.931      ; 41.543     ;
; -39.186 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[13] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.439      ; 42.046     ;
; -39.092 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[13] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.440      ; 41.953     ;
; -39.062 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[13] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.439      ; 41.922     ;
; -38.841 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[12] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.952      ; 41.214     ;
; -38.819 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[12] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.952      ; 41.192     ;
; -38.725 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[12] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.953      ; 41.099     ;
; -38.720 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[13] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.439      ; 41.580     ;
; -38.695 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[14] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.931      ; 41.047     ;
; -38.695 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[12] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.952      ; 41.068     ;
; -38.652 ; vga_display:u_vga_display|score[12] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.936      ; 41.009     ;
; -38.651 ; vga_display:u_vga_display|score[12] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.936      ; 41.008     ;
; -38.640 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[14] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.931      ; 40.992     ;
; -38.353 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[12] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.952      ; 40.726     ;
; -38.290 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[14] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.952      ; 40.663     ;
; -38.268 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[14] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.952      ; 40.641     ;
; -38.174 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[14] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.953      ; 40.548     ;
; -38.144 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[14] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.952      ; 40.517     ;
; -38.094 ; vga_display:u_vga_display|score[11] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.954      ; 40.469     ;
; -38.050 ; vga_display:u_vga_display|score[11] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.954      ; 40.425     ;
; -37.802 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[14] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.952      ; 40.175     ;
; -37.696 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[6]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.953      ; 40.070     ;
; -37.545 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[3]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.949      ; 39.915     ;
; -37.363 ; vga_display:u_vga_display|score[12] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.931      ; 39.715     ;
; -37.341 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[2]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.949      ; 39.711     ;
+---------+-------------------------------------+---------------------------+-------------------------------------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'u_vga_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                        ;
+--------+-----------------------------------------+-------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                         ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; -5.319 ; remote_rcv:u_remote_rcv|data[7]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.835      ;
; -5.312 ; remote_rcv:u_remote_rcv|data[3]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.828      ;
; -5.264 ; remote_rcv:u_remote_rcv|data[1]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.780      ;
; -5.246 ; remote_rcv:u_remote_rcv|data[7]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.762      ;
; -5.239 ; remote_rcv:u_remote_rcv|data[3]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.755      ;
; -5.130 ; remote_rcv:u_remote_rcv|data[6]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.646      ;
; -5.123 ; remote_rcv:u_remote_rcv|data[2]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.639      ;
; -5.120 ; remote_rcv:u_remote_rcv|data[0]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.636      ;
; -5.103 ; remote_rcv:u_remote_rcv|data[1]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.619      ;
; -5.055 ; remote_rcv:u_remote_rcv|data[6]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.571      ;
; -5.044 ; remote_rcv:u_remote_rcv|data[7]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.560      ;
; -5.037 ; remote_rcv:u_remote_rcv|data[3]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.553      ;
; -5.002 ; remote_rcv:u_remote_rcv|data[5]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.518      ;
; -4.967 ; remote_rcv:u_remote_rcv|data[1]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.483      ;
; -4.965 ; remote_rcv:u_remote_rcv|data[0]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.481      ;
; -4.947 ; remote_rcv:u_remote_rcv|data[2]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.463      ;
; -4.929 ; remote_rcv:u_remote_rcv|data[5]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.445      ;
; -4.928 ; remote_rcv:u_remote_rcv|data[5]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.444      ;
; -4.922 ; remote_rcv:u_remote_rcv|data[7]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.438      ;
; -4.894 ; remote_rcv:u_remote_rcv|data[3]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.410      ;
; -4.892 ; remote_rcv:u_remote_rcv|data[2]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.408      ;
; -4.875 ; remote_rcv:u_remote_rcv|data[4]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.391      ;
; -4.848 ; remote_rcv:u_remote_rcv|data[2]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.364      ;
; -4.845 ; remote_rcv:u_remote_rcv|data[0]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.361      ;
; -4.833 ; remote_rcv:u_remote_rcv|data[6]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.349      ;
; -4.814 ; remote_rcv:u_remote_rcv|data[7]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.452     ; 3.313      ;
; -4.807 ; remote_rcv:u_remote_rcv|data[3]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.452     ; 3.306      ;
; -4.759 ; remote_rcv:u_remote_rcv|data[6]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.275      ;
; -4.741 ; remote_rcv:u_remote_rcv|data[5]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.257      ;
; -4.739 ; remote_rcv:u_remote_rcv|data[2]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.255      ;
; -4.735 ; remote_rcv:u_remote_rcv|data[7]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.251      ;
; -4.727 ; remote_rcv:u_remote_rcv|data[5]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.243      ;
; -4.722 ; remote_rcv:u_remote_rcv|data[4]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.238      ;
; -4.719 ; remote_rcv:u_remote_rcv|data[4]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.235      ;
; -4.716 ; remote_rcv:u_remote_rcv|data[4]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.232      ;
; -4.711 ; remote_rcv:u_remote_rcv|data[3]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.227      ;
; -4.638 ; remote_rcv:u_remote_rcv|data[6]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.452     ; 3.137      ;
; -4.620 ; remote_rcv:u_remote_rcv|data[0]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.136      ;
; -4.594 ; remote_rcv:u_remote_rcv|data[1]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.110      ;
; -4.581 ; remote_rcv:u_remote_rcv|data[6]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 3.097      ;
; -4.533 ; remote_rcv:u_remote_rcv|data[0]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.452     ; 3.032      ;
; -4.497 ; remote_rcv:u_remote_rcv|data[5]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.452     ; 2.996      ;
; -4.444 ; remote_rcv:u_remote_rcv|data[4]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 2.960      ;
; -4.437 ; remote_rcv:u_remote_rcv|data[0]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 2.953      ;
; -4.407 ; remote_rcv:u_remote_rcv|data[1]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.435     ; 2.923      ;
; -4.323 ; remote_rcv:u_remote_rcv|data[2]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.452     ; 2.822      ;
; -4.304 ; remote_rcv:u_remote_rcv|data[1]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.452     ; 2.803      ;
; -4.214 ; remote_rcv:u_remote_rcv|data[4]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.452     ; 2.713      ;
; 21.530 ; vga_driver:u_vga_driver|cnt_v[1]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 18.392     ;
; 21.531 ; vga_driver:u_vga_driver|cnt_v[1]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 18.391     ;
; 21.701 ; vga_driver:u_vga_driver|cnt_v[0]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 18.221     ;
; 21.702 ; vga_driver:u_vga_driver|cnt_v[0]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 18.220     ;
; 22.025 ; vga_driver:u_vga_driver|cnt_v[3]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 17.897     ;
; 22.026 ; vga_driver:u_vga_driver|cnt_v[3]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 17.896     ;
; 22.262 ; vga_driver:u_vga_driver|cnt_v[4]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 17.660     ;
; 22.263 ; vga_driver:u_vga_driver|cnt_v[4]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 17.659     ;
; 22.349 ; vga_driver:u_vga_driver|cnt_v[7]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 17.573     ;
; 22.350 ; vga_driver:u_vga_driver|cnt_v[7]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 17.572     ;
; 22.396 ; vga_driver:u_vga_driver|cnt_h[0]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 17.523     ;
; 22.397 ; vga_driver:u_vga_driver|cnt_h[0]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 17.522     ;
; 22.398 ; vga_driver:u_vga_driver|cnt_v[2]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 17.524     ;
; 22.398 ; vga_driver:u_vga_driver|cnt_h[3]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 17.521     ;
; 22.399 ; vga_driver:u_vga_driver|cnt_v[2]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 17.523     ;
; 22.399 ; vga_driver:u_vga_driver|cnt_h[3]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 17.520     ;
; 22.502 ; vga_driver:u_vga_driver|cnt_h[2]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 17.417     ;
; 22.503 ; vga_driver:u_vga_driver|cnt_h[2]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 17.416     ;
; 22.586 ; vga_driver:u_vga_driver|cnt_v[8]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 17.336     ;
; 22.587 ; vga_driver:u_vga_driver|cnt_v[8]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 17.335     ;
; 22.647 ; vga_driver:u_vga_driver|cnt_h[1]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 17.272     ;
; 22.648 ; vga_driver:u_vga_driver|cnt_h[1]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 17.271     ;
; 22.720 ; vga_driver:u_vga_driver|cnt_v[6]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 17.202     ;
; 22.721 ; vga_driver:u_vga_driver|cnt_v[6]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 17.201     ;
; 22.817 ; vga_driver:u_vga_driver|cnt_v[9]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 17.105     ;
; 22.818 ; vga_driver:u_vga_driver|cnt_v[9]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 17.104     ;
; 23.060 ; vga_driver:u_vga_driver|cnt_v[5]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 16.862     ;
; 23.061 ; vga_driver:u_vga_driver|cnt_v[5]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 16.861     ;
; 23.080 ; vga_driver:u_vga_driver|cnt_h[5]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 16.839     ;
; 23.081 ; vga_driver:u_vga_driver|cnt_h[5]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 16.838     ;
; 23.356 ; vga_driver:u_vga_driver|cnt_h[4]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 16.563     ;
; 23.357 ; vga_driver:u_vga_driver|cnt_h[4]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 16.562     ;
; 23.492 ; vga_driver:u_vga_driver|cnt_h[6]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 16.427     ;
; 23.493 ; vga_driver:u_vga_driver|cnt_h[6]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 16.426     ;
; 23.574 ; vga_driver:u_vga_driver|cnt_h[9]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 16.345     ;
; 23.575 ; vga_driver:u_vga_driver|cnt_h[9]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 16.344     ;
; 23.719 ; vga_driver:u_vga_driver|cnt_h[8]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 16.200     ;
; 23.720 ; vga_driver:u_vga_driver|cnt_h[8]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 16.199     ;
; 23.775 ; vga_driver:u_vga_driver|cnt_h[7]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 16.144     ;
; 23.776 ; vga_driver:u_vga_driver|cnt_h[7]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 16.143     ;
; 27.623 ; vga_display:u_vga_display|block_x[1][5] ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.121     ; 12.257     ;
; 27.624 ; vga_display:u_vga_display|block_x[1][5] ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.121     ; 12.256     ;
; 27.684 ; vga_display:u_vga_display|block_y[4][3] ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 12.238     ;
; 27.685 ; vga_display:u_vga_display|block_y[4][3] ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 12.237     ;
; 27.782 ; vga_display:u_vga_display|block_y[4][5] ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 12.140     ;
; 27.783 ; vga_display:u_vga_display|block_y[4][5] ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 12.139     ;
; 27.883 ; vga_display:u_vga_display|block_y[4][2] ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.098     ; 12.020     ;
; 27.884 ; vga_display:u_vga_display|block_y[4][2] ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.098     ; 12.019     ;
; 27.917 ; vga_display:u_vga_display|block_y[4][4] ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 12.004     ;
; 27.918 ; vga_display:u_vga_display|block_y[4][4] ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 12.003     ;
; 27.947 ; vga_display:u_vga_display|block_x[2][3] ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.112     ; 11.942     ;
; 27.948 ; vga_display:u_vga_display|block_x[2][3] ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.112     ; 11.941     ;
+--------+-----------------------------------------+-------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'remote_rcv:u_remote_rcv|div_clk'                                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -3.375 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.252      ;
; -3.375 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[5]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.252      ;
; -3.375 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[6]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.252      ;
; -3.375 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[7]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.252      ;
; -3.375 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[3]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.252      ;
; -3.375 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[4]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.252      ;
; -3.375 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[2]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.252      ;
; -3.375 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[1]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.252      ;
; -3.370 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.247      ;
; -3.370 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[5]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.247      ;
; -3.370 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[6]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.247      ;
; -3.370 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[7]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.247      ;
; -3.370 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[3]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.247      ;
; -3.370 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[4]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.247      ;
; -3.370 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[2]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.247      ;
; -3.370 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[1]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.247      ;
; -3.364 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[6]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.113     ; 4.252      ;
; -3.364 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[7]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.113     ; 4.252      ;
; -3.364 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[14] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.113     ; 4.252      ;
; -3.359 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[6]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.113     ; 4.247      ;
; -3.359 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[7]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.113     ; 4.247      ;
; -3.359 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[14] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.113     ; 4.247      ;
; -3.231 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 4.116      ;
; -3.231 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[5]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 4.116      ;
; -3.231 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[6]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 4.116      ;
; -3.231 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[7]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 4.116      ;
; -3.231 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[3]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 4.116      ;
; -3.231 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[4]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 4.116      ;
; -3.231 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[2]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 4.116      ;
; -3.231 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[1]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 4.116      ;
; -3.217 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[0]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.128      ;
; -3.217 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[1]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.128      ;
; -3.217 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.128      ;
; -3.217 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[3]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.128      ;
; -3.217 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[4]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.128      ;
; -3.217 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[5]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.128      ;
; -3.217 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[8]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.128      ;
; -3.217 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[9]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.128      ;
; -3.217 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[10] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.128      ;
; -3.217 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[11] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.128      ;
; -3.217 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.128      ;
; -3.217 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.128      ;
; -3.213 ; remote_rcv:u_remote_rcv|time_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[6]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.107     ; 4.107      ;
; -3.213 ; remote_rcv:u_remote_rcv|time_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[7]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.107     ; 4.107      ;
; -3.213 ; remote_rcv:u_remote_rcv|time_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[14] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.107     ; 4.107      ;
; -3.212 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[0]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.123      ;
; -3.212 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[1]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.123      ;
; -3.212 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.123      ;
; -3.212 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[3]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.123      ;
; -3.212 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[4]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.123      ;
; -3.212 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[5]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.123      ;
; -3.212 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[8]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.123      ;
; -3.212 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[9]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.123      ;
; -3.212 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[10] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.123      ;
; -3.212 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[11] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.123      ;
; -3.212 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.123      ;
; -3.212 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.090     ; 4.123      ;
; -3.189 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 4.074      ;
; -3.189 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[5]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 4.074      ;
; -3.189 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[6]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 4.074      ;
; -3.189 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[7]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 4.074      ;
; -3.189 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[3]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 4.074      ;
; -3.189 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[4]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 4.074      ;
; -3.189 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[2]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 4.074      ;
; -3.189 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[1]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 4.074      ;
; -3.173 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.050      ;
; -3.173 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[5]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.050      ;
; -3.173 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[6]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.050      ;
; -3.173 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[7]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.050      ;
; -3.173 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[3]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.050      ;
; -3.173 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[4]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.050      ;
; -3.173 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[2]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.050      ;
; -3.173 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[1]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.124     ; 4.050      ;
; -3.165 ; remote_rcv:u_remote_rcv|data_cnt[5]   ; remote_rcv:u_remote_rcv|data_temp[6]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.113     ; 4.053      ;
; -3.165 ; remote_rcv:u_remote_rcv|data_cnt[5]   ; remote_rcv:u_remote_rcv|data_temp[7]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.113     ; 4.053      ;
; -3.165 ; remote_rcv:u_remote_rcv|data_cnt[5]   ; remote_rcv:u_remote_rcv|data_temp[14] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.113     ; 4.053      ;
; -3.162 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data_temp[6]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.113     ; 4.050      ;
; -3.162 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data_temp[7]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.113     ; 4.050      ;
; -3.162 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data_temp[14] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.113     ; 4.050      ;
; -3.085 ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 3.970      ;
; -3.085 ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|data[5]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 3.970      ;
; -3.085 ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|data[6]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 3.970      ;
; -3.085 ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|data[7]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 3.970      ;
; -3.085 ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|data[3]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 3.970      ;
; -3.085 ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|data[4]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 3.970      ;
; -3.085 ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|data[2]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 3.970      ;
; -3.085 ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|data[1]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 3.970      ;
; -3.066 ; remote_rcv:u_remote_rcv|time_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[0]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.084     ; 3.983      ;
; -3.066 ; remote_rcv:u_remote_rcv|time_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[1]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.084     ; 3.983      ;
; -3.066 ; remote_rcv:u_remote_rcv|time_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.084     ; 3.983      ;
; -3.066 ; remote_rcv:u_remote_rcv|time_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[3]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.084     ; 3.983      ;
; -3.066 ; remote_rcv:u_remote_rcv|time_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[4]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.084     ; 3.983      ;
; -3.066 ; remote_rcv:u_remote_rcv|time_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[5]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.084     ; 3.983      ;
; -3.066 ; remote_rcv:u_remote_rcv|time_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[8]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.084     ; 3.983      ;
; -3.066 ; remote_rcv:u_remote_rcv|time_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[9]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.084     ; 3.983      ;
; -3.066 ; remote_rcv:u_remote_rcv|time_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[10] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.084     ; 3.983      ;
; -3.066 ; remote_rcv:u_remote_rcv|time_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[11] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.084     ; 3.983      ;
; -3.066 ; remote_rcv:u_remote_rcv|time_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.084     ; 3.983      ;
; -3.066 ; remote_rcv:u_remote_rcv|time_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.084     ; 3.983      ;
; -3.057 ; remote_rcv:u_remote_rcv|data_temp[10] ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.116     ; 3.942      ;
+--------+---------------------------------------+---------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                                                                      ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.059 ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk ; sys_clk     ; 0.500        ; 2.507      ; 3.318      ;
; 0.000  ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk       ; sys_clk     ; 0.500        ; 2.533      ; 3.285      ;
; 0.324  ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk ; sys_clk     ; 1.000        ; 2.507      ; 3.435      ;
; 0.353  ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk       ; sys_clk     ; 1.000        ; 2.533      ; 3.432      ;
; 15.444 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 4.476      ;
; 15.638 ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 4.282      ;
; 15.648 ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 4.266      ;
; 15.738 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 4.182      ;
; 15.781 ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 4.133      ;
; 15.792 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 4.128      ;
; 15.909 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 4.011      ;
; 15.961 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 3.959      ;
; 15.978 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 3.942      ;
; 16.018 ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.896      ;
; 16.028 ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.886      ;
; 16.131 ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.783      ;
; 16.131 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.783      ;
; 16.156 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.758      ;
; 16.180 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.734      ;
; 16.215 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.699      ;
; 16.284 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 3.636      ;
; 16.317 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.597      ;
; 16.325 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.589      ;
; 16.361 ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.553      ;
; 16.520 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.394      ;
; 16.527 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.387      ;
; 16.565 ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.349      ;
; 16.590 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.324      ;
; 16.628 ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.286      ;
; 16.665 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.249      ;
; 16.709 ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.205      ;
; 16.713 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.201      ;
; 16.723 ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.191      ;
; 16.726 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.188      ;
; 16.747 ; seg_led:u_seg_led|clk_cnt[0]        ; seg_led:u_seg_led|dri_clk           ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 3.172      ;
; 16.774 ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.140      ;
; 16.776 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 3.144      ;
; 16.785 ; seg_led:u_seg_led|clk_cnt[2]        ; seg_led:u_seg_led|dri_clk           ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 3.134      ;
; 16.821 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 3.099      ;
; 16.845 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.069      ;
; 16.869 ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 3.045      ;
; 16.883 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 3.037      ;
; 16.901 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 3.019      ;
; 16.907 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 3.013      ;
; 16.922 ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.992      ;
; 16.923 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 2.997      ;
; 16.966 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 2.954      ;
; 16.967 ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 2.953      ;
; 16.968 ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 2.952      ;
; 16.969 ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 2.951      ;
; 16.977 ; seg_led:u_seg_led|clk_cnt[1]        ; seg_led:u_seg_led|dri_clk           ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.942      ;
; 16.991 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.923      ;
; 17.021 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.893      ;
; 17.031 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.883      ;
; 17.039 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 2.881      ;
; 17.060 ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 2.860      ;
; 17.133 ; seg_led:u_seg_led|clk_cnt[3]        ; seg_led:u_seg_led|dri_clk           ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.786      ;
; 17.136 ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 2.784      ;
; 17.167 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.747      ;
; 17.171 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 2.749      ;
; 17.177 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.737      ;
; 17.207 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.707      ;
; 17.225 ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 2.695      ;
; 17.242 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 2.678      ;
; 17.245 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 2.675      ;
; 17.269 ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 2.651      ;
; 17.283 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.631      ;
; 17.288 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.626      ;
; 17.318 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.596      ;
; 17.344 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.570      ;
; 17.347 ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.567      ;
; 17.349 ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.565      ;
; 17.353 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.561      ;
; 17.357 ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.557      ;
; 17.359 ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.555      ;
; 17.371 ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 2.549      ;
; 17.403 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.511      ;
; 17.403 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.511      ;
; 17.415 ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 2.505      ;
; 17.429 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.485      ;
; 17.434 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.480      ;
; 17.446 ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.468      ;
; 17.449 ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.465      ;
; 17.464 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.450      ;
; 17.469 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.445      ;
; 17.516 ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.398      ;
; 17.519 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 2.401      ;
; 17.526 ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.388      ;
; 17.549 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 2.371      ;
; 17.549 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.365      ;
; 17.579 ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.335      ;
; 17.579 ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.335      ;
; 17.582 ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.332      ;
; 17.664 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 2.256      ;
; 17.665 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 2.255      ;
; 17.690 ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.224      ;
; 17.691 ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.223      ;
; 17.692 ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.087     ; 2.222      ;
; 17.694 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 2.226      ;
; 17.695 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.081     ; 2.225      ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                                                                       ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.119 ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk       ; sys_clk     ; 0.000        ; 2.630      ; 3.014      ;
; -0.059 ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk ; sys_clk     ; 0.000        ; 2.603      ; 3.047      ;
; 0.300  ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk ; sys_clk     ; -0.500       ; 2.603      ; 2.906      ;
; 0.302  ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk       ; sys_clk     ; -0.500       ; 2.630      ; 2.935      ;
; 0.452  ; seg_led:u_seg_led|clk_cnt[3]        ; seg_led:u_seg_led|clk_cnt[3]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; seg_led:u_seg_led|clk_cnt[2]        ; seg_led:u_seg_led|clk_cnt[2]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; seg_led:u_seg_led|clk_cnt[1]        ; seg_led:u_seg_led|clk_cnt[1]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.464  ; seg_led:u_seg_led|clk_cnt[0]        ; seg_led:u_seg_led|clk_cnt[0]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 0.758      ;
; 0.500  ; seg_led:u_seg_led|clk_cnt[2]        ; seg_led:u_seg_led|clk_cnt[3]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 0.794      ;
; 0.500  ; seg_led:u_seg_led|clk_cnt[2]        ; seg_led:u_seg_led|clk_cnt[0]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 0.794      ;
; 0.507  ; seg_led:u_seg_led|clk_cnt[0]        ; seg_led:u_seg_led|clk_cnt[1]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 0.801      ;
; 0.515  ; seg_led:u_seg_led|clk_cnt[3]        ; seg_led:u_seg_led|clk_cnt[2]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 0.809      ;
; 0.745  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.038      ;
; 0.746  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.039      ;
; 0.747  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.040      ;
; 0.748  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.041      ;
; 0.761  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.054      ;
; 0.761  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.054      ;
; 0.761  ; seg_led:u_seg_led|clk_cnt[0]        ; seg_led:u_seg_led|clk_cnt[3]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 1.055      ;
; 0.763  ; seg_led:u_seg_led|clk_cnt[1]        ; seg_led:u_seg_led|clk_cnt[2]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; seg_led:u_seg_led|clk_cnt[0]        ; seg_led:u_seg_led|clk_cnt[2]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 1.057      ;
; 0.766  ; seg_led:u_seg_led|clk_cnt[1]        ; seg_led:u_seg_led|clk_cnt[3]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 1.060      ;
; 0.775  ; seg_led:u_seg_led|clk_cnt[3]        ; seg_led:u_seg_led|clk_cnt[0]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 1.069      ;
; 0.787  ; seg_led:u_seg_led|clk_cnt[1]        ; seg_led:u_seg_led|clk_cnt[0]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 1.081      ;
; 1.052  ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.345      ;
; 1.067  ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.360      ;
; 1.100  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.393      ;
; 1.108  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.401      ;
; 1.109  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.402      ;
; 1.117  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.410      ;
; 1.135  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.428      ;
; 1.229  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.522      ;
; 1.231  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.524      ;
; 1.235  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.528      ;
; 1.247  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.540      ;
; 1.248  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.541      ;
; 1.256  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.549      ;
; 1.266  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.559      ;
; 1.275  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.568      ;
; 1.331  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.624      ;
; 1.339  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.632      ;
; 1.387  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.680      ;
; 1.396  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.689      ;
; 1.396  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.689      ;
; 1.402  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.695      ;
; 1.406  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.699      ;
; 1.430  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.723      ;
; 1.430  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.723      ;
; 1.431  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.724      ;
; 1.431  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.724      ;
; 1.457  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.750      ;
; 1.457  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.750      ;
; 1.457  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.750      ;
; 1.457  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.750      ;
; 1.477  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 1.776      ;
; 1.478  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 1.777      ;
; 1.480  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 1.779      ;
; 1.481  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 1.780      ;
; 1.504  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.797      ;
; 1.512  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.805      ;
; 1.527  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.820      ;
; 1.527  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.820      ;
; 1.536  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.829      ;
; 1.584  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.877      ;
; 1.590  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.883      ;
; 1.604  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 1.903      ;
; 1.609  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 1.908      ;
; 1.641  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 1.940      ;
; 1.642  ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 1.941      ;
; 1.650  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 1.949      ;
; 1.655  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 1.954      ;
; 1.666  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 1.965      ;
; 1.667  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 1.960      ;
; 1.693  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 1.992      ;
; 1.740  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.039      ;
; 1.753  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 2.046      ;
; 1.755  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 2.048      ;
; 1.762  ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.061      ;
; 1.806  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.105      ;
; 1.809  ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.108      ;
; 1.811  ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.110      ;
; 1.811  ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.110      ;
; 1.832  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.131      ;
; 1.833  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.132      ;
; 1.833  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.132      ;
; 1.835  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.134      ;
; 1.836  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.135      ;
; 1.838  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.137      ;
; 1.855  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.154      ;
; 1.863  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.162      ;
; 1.880  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.179      ;
; 1.893  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.081      ; 2.186      ;
; 1.921  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.220      ;
; 1.928  ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.227      ;
; 1.950  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.249      ;
; 1.954  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.253      ;
; 1.978  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.277      ;
; 2.014  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.313      ;
; 2.015  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.314      ;
; 2.017  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.087      ; 2.316      ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'u_vga_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                            ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; 0.451 ; key_debounce:u_right|key_value                ; key_debounce:u_right|key_value                ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.746      ;
; 0.452 ; key_debounce:u_up|key_value                   ; key_debounce:u_up|key_value                   ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; vga_display:u_vga_display|cur_len[0]          ; vga_display:u_vga_display|cur_len[0]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; vga_display:u_vga_display|die                 ; vga_display:u_vga_display|die                 ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; key_debounce:u_down|key_value                 ; key_debounce:u_down|key_value                 ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key_debounce:u_left|key_value                 ; key_debounce:u_left|key_value                 ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; vga_display:u_vga_display|cur_state.STATE_DIE ; vga_display:u_vga_display|cur_state.STATE_DIE ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.527 ; vga_display:u_vga_display|block_y[4][9]       ; vga_display:u_vga_display|block_y[5][9]       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.820      ;
; 0.683 ; vga_display:u_vga_display|block_y[0][9]       ; vga_display:u_vga_display|block_y[0][9]       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.976      ;
; 0.685 ; vga_display:u_vga_display|block_y[4][3]       ; vga_display:u_vga_display|block_y[5][3]       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.979      ;
; 0.692 ; vga_display:u_vga_display|eated_s             ; vga_display:u_vga_display|cur_len[5]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.986      ;
; 0.692 ; vga_display:u_vga_display|eated_s             ; vga_display:u_vga_display|cur_len[1]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.986      ;
; 0.694 ; vga_display:u_vga_display|eated_s             ; vga_display:u_vga_display|cur_len[3]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.988      ;
; 0.694 ; vga_display:u_vga_display|eated_s             ; vga_display:u_vga_display|cur_len[2]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.988      ;
; 0.726 ; vga_display:u_vga_display|block_y[4][7]       ; vga_display:u_vga_display|block_y[5][7]       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.019      ;
; 0.739 ; vga_display:u_vga_display|temp_food_x[7]      ; vga_display:u_vga_display|food_x[7]           ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.033      ;
; 0.740 ; vga_display:u_vga_display|div_cnt[7]          ; vga_display:u_vga_display|div_cnt[7]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.034      ;
; 0.741 ; vga_display:u_vga_display|block_y[1][6]       ; vga_display:u_vga_display|block_y[2][6]       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; vga_display:u_vga_display|div_cnt[5]          ; vga_display:u_vga_display|div_cnt[5]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.035      ;
; 0.742 ; vga_display:u_vga_display|div_cnt[3]          ; vga_display:u_vga_display|div_cnt[3]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.036      ;
; 0.743 ; vga_display:u_vga_display|div_cnt[25]         ; vga_display:u_vga_display|div_cnt[25]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.037      ;
; 0.743 ; vga_display:u_vga_display|div_cnt[27]         ; vga_display:u_vga_display|div_cnt[27]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.037      ;
; 0.744 ; vga_display:u_vga_display|div_cnt[29]         ; vga_display:u_vga_display|div_cnt[29]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; vga_display:u_vga_display|div_cnt[6]          ; vga_display:u_vga_display|div_cnt[6]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; vga_display:u_vga_display|div_cnt[1]          ; vga_display:u_vga_display|div_cnt[1]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.038      ;
; 0.745 ; vga_display:u_vga_display|temp_food_x[2]      ; vga_display:u_vga_display|food_x[2]           ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; vga_display:u_vga_display|div_cnt[24]         ; vga_display:u_vga_display|div_cnt[24]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; vga_display:u_vga_display|div_cnt[4]          ; vga_display:u_vga_display|div_cnt[4]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.039      ;
; 0.746 ; vga_display:u_vga_display|div_cnt[30]         ; vga_display:u_vga_display|div_cnt[30]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; vga_display:u_vga_display|div_cnt[31]         ; vga_display:u_vga_display|div_cnt[31]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; vga_display:u_vga_display|div_cnt[28]         ; vga_display:u_vga_display|div_cnt[28]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; vga_display:u_vga_display|div_cnt[26]         ; vga_display:u_vga_display|div_cnt[26]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.040      ;
; 0.750 ; vga_display:u_vga_display|div_cnt[32]         ; vga_display:u_vga_display|div_cnt[32]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.044      ;
; 0.752 ; vga_display:u_vga_display|temp_food_x[8]      ; vga_display:u_vga_display|food_x[8]           ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.046      ;
; 0.759 ; key_debounce:u_right|delay_cnt[6]             ; key_debounce:u_right|delay_cnt[6]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.054      ;
; 0.759 ; key_debounce:u_right|delay_cnt[2]             ; key_debounce:u_right|delay_cnt[2]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.054      ;
; 0.760 ; key_debounce:u_down|delay_cnt[2]              ; key_debounce:u_down|delay_cnt[2]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; key_debounce:u_down|delay_cnt[6]              ; key_debounce:u_down|delay_cnt[6]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; key_debounce:u_down|delay_cnt[16]             ; key_debounce:u_down|delay_cnt[16]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; key_debounce:u_right|delay_cnt[14]            ; key_debounce:u_right|delay_cnt[14]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.055      ;
; 0.760 ; key_debounce:u_right|delay_cnt[15]            ; key_debounce:u_right|delay_cnt[15]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.055      ;
; 0.760 ; key_debounce:u_right|delay_cnt[16]            ; key_debounce:u_right|delay_cnt[16]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; key_debounce:u_right|delay_cnt[12]            ; key_debounce:u_right|delay_cnt[12]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.055      ;
; 0.760 ; key_debounce:u_right|delay_cnt[4]             ; key_debounce:u_right|delay_cnt[4]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.055      ;
; 0.760 ; key_debounce:u_right|delay_cnt[3]             ; key_debounce:u_right|delay_cnt[3]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.055      ;
; 0.760 ; vga_display:u_vga_display|div_cnt[23]         ; vga_display:u_vga_display|div_cnt[23]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; vga_display:u_vga_display|div_cnt[21]         ; vga_display:u_vga_display|div_cnt[21]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; vga_display:u_vga_display|div_cnt[13]         ; vga_display:u_vga_display|div_cnt[13]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; vga_display:u_vga_display|div_cnt[11]         ; vga_display:u_vga_display|div_cnt[11]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; vga_display:u_vga_display|div_cnt[9]          ; vga_display:u_vga_display|div_cnt[9]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; key_debounce:u_up|delay_cnt[2]                ; key_debounce:u_up|delay_cnt[2]                ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; key_debounce:u_up|delay_cnt[6]                ; key_debounce:u_up|delay_cnt[6]                ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; key_debounce:u_up|delay_cnt[16]               ; key_debounce:u_up|delay_cnt[16]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; vga_display:u_vga_display|score[5]            ; vga_display:u_vga_display|score[5]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; vga_display:u_vga_display|score[4]            ; vga_display:u_vga_display|score[4]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; key_debounce:u_down|delay_cnt[22]             ; key_debounce:u_down|delay_cnt[22]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; key_debounce:u_down|delay_cnt[3]              ; key_debounce:u_down|delay_cnt[3]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; key_debounce:u_down|delay_cnt[4]              ; key_debounce:u_down|delay_cnt[4]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; key_debounce:u_down|delay_cnt[12]             ; key_debounce:u_down|delay_cnt[12]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; key_debounce:u_down|delay_cnt[14]             ; key_debounce:u_down|delay_cnt[14]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; key_debounce:u_down|delay_cnt[15]             ; key_debounce:u_down|delay_cnt[15]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; key_debounce:u_down|delay_cnt[18]             ; key_debounce:u_down|delay_cnt[18]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; key_debounce:u_right|delay_cnt[22]            ; key_debounce:u_right|delay_cnt[22]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; key_debounce:u_right|delay_cnt[18]            ; key_debounce:u_right|delay_cnt[18]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; key_debounce:u_right|delay_cnt[13]            ; key_debounce:u_right|delay_cnt[13]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.056      ;
; 0.761 ; key_debounce:u_right|delay_cnt[11]            ; key_debounce:u_right|delay_cnt[11]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.056      ;
; 0.761 ; key_debounce:u_right|delay_cnt[10]            ; key_debounce:u_right|delay_cnt[10]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.056      ;
; 0.761 ; key_debounce:u_right|delay_cnt[8]             ; key_debounce:u_right|delay_cnt[8]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.056      ;
; 0.761 ; key_debounce:u_right|delay_cnt[5]             ; key_debounce:u_right|delay_cnt[5]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.056      ;
; 0.761 ; key_debounce:u_right|delay_cnt[1]             ; key_debounce:u_right|delay_cnt[1]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.056      ;
; 0.761 ; key_debounce:u_left|delay_cnt[2]              ; key_debounce:u_left|delay_cnt[2]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; key_debounce:u_left|delay_cnt[6]              ; key_debounce:u_left|delay_cnt[6]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; key_debounce:u_left|delay_cnt[16]             ; key_debounce:u_left|delay_cnt[16]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; vga_display:u_vga_display|div_cnt[19]         ; vga_display:u_vga_display|div_cnt[19]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; key_debounce:u_up|delay_cnt[3]                ; key_debounce:u_up|delay_cnt[3]                ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_debounce:u_up|delay_cnt[4]                ; key_debounce:u_up|delay_cnt[4]                ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_debounce:u_up|delay_cnt[14]               ; key_debounce:u_up|delay_cnt[14]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_debounce:u_up|delay_cnt[12]               ; key_debounce:u_up|delay_cnt[12]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_debounce:u_up|delay_cnt[15]               ; key_debounce:u_up|delay_cnt[15]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_debounce:u_up|delay_cnt[18]               ; key_debounce:u_up|delay_cnt[18]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_debounce:u_up|delay_cnt[22]               ; key_debounce:u_up|delay_cnt[22]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; vga_display:u_vga_display|score[6]            ; vga_display:u_vga_display|score[6]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; vga_display:u_vga_display|score[3]            ; vga_display:u_vga_display|score[3]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; key_debounce:u_down|delay_cnt[1]              ; key_debounce:u_down|delay_cnt[1]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; key_debounce:u_down|delay_cnt[5]              ; key_debounce:u_down|delay_cnt[5]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; key_debounce:u_down|delay_cnt[8]              ; key_debounce:u_down|delay_cnt[8]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; key_debounce:u_down|delay_cnt[10]             ; key_debounce:u_down|delay_cnt[10]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; key_debounce:u_down|delay_cnt[11]             ; key_debounce:u_down|delay_cnt[11]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; key_debounce:u_down|delay_cnt[13]             ; key_debounce:u_down|delay_cnt[13]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; key_debounce:u_down|delay_cnt[19]             ; key_debounce:u_down|delay_cnt[19]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; key_debounce:u_down|delay_cnt[20]             ; key_debounce:u_down|delay_cnt[20]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; key_debounce:u_down|delay_cnt[30]             ; key_debounce:u_down|delay_cnt[30]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; key_debounce:u_right|delay_cnt[30]            ; key_debounce:u_right|delay_cnt[30]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; key_debounce:u_right|delay_cnt[20]            ; key_debounce:u_right|delay_cnt[20]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; key_debounce:u_right|delay_cnt[19]            ; key_debounce:u_right|delay_cnt[19]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; key_debounce:u_left|delay_cnt[3]              ; key_debounce:u_left|delay_cnt[3]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_debounce:u_left|delay_cnt[4]              ; key_debounce:u_left|delay_cnt[4]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_debounce:u_left|delay_cnt[12]             ; key_debounce:u_left|delay_cnt[12]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_debounce:u_left|delay_cnt[14]             ; key_debounce:u_left|delay_cnt[14]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_debounce:u_left|delay_cnt[15]             ; key_debounce:u_left|delay_cnt[15]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'remote_rcv:u_remote_rcv|div_clk'                                                                                                                                                                ;
+-------+----------------------------------------------------+----------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.452 ; remote_rcv:u_remote_rcv|judge_flag                 ; remote_rcv:u_remote_rcv|judge_flag                 ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; remote_rcv:u_remote_rcv|cur_state.st_idle          ; remote_rcv:u_remote_rcv|cur_state.st_idle          ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; remote_rcv:u_remote_rcv|cur_state.st_repeat_code   ; remote_rcv:u_remote_rcv|cur_state.st_repeat_code   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 0.746      ;
; 0.454 ; remote_rcv:u_remote_rcv|data_temp[15]              ; remote_rcv:u_remote_rcv|data_temp[15]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; remote_rcv:u_remote_rcv|cur_state.st_rec_data      ; remote_rcv:u_remote_rcv|cur_state.st_rec_data      ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.491 ; remote_rcv:u_remote_rcv|cur_state.st_idle          ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 0.785      ;
; 0.517 ; remote_rcv:u_remote_rcv|error_en                   ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 0.811      ;
; 0.522 ; remote_rcv:u_remote_rcv|time_cnt[7]                ; remote_rcv:u_remote_rcv|time_cnt[7]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 0.816      ;
; 0.532 ; remote_rcv:u_remote_rcv|data_cnt[5]                ; remote_rcv:u_remote_rcv|data_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 0.826      ;
; 0.698 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[0]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 0.992      ;
; 0.700 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[1]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 0.994      ;
; 0.701 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[10]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 0.995      ;
; 0.705 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[9]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 0.999      ;
; 0.745 ; remote_rcv:u_remote_rcv|data_cnt[2]                ; remote_rcv:u_remote_rcv|data_cnt[2]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.039      ;
; 0.748 ; remote_rcv:u_remote_rcv|data_temp[10]              ; remote_rcv:u_remote_rcv|data_temp[9]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.042      ;
; 0.751 ; remote_rcv:u_remote_rcv|data_temp[15]              ; remote_rcv:u_remote_rcv|data_temp[14]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.080      ; 1.043      ;
; 0.768 ; remote_rcv:u_remote_rcv|data_cnt[0]                ; remote_rcv:u_remote_rcv|data_cnt[0]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.062      ;
; 0.771 ; remote_rcv:u_remote_rcv|data_cnt[4]                ; remote_rcv:u_remote_rcv|data_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.065      ;
; 0.772 ; remote_rcv:u_remote_rcv|data_temp[2]               ; remote_rcv:u_remote_rcv|data_temp[1]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.066      ;
; 0.772 ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.066      ;
; 0.773 ; remote_rcv:u_remote_rcv|data_temp[7]               ; remote_rcv:u_remote_rcv|data_temp[6]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.080      ; 1.065      ;
; 0.779 ; remote_rcv:u_remote_rcv|time_cnt[6]                ; remote_rcv:u_remote_rcv|time_cnt[6]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.073      ;
; 0.781 ; remote_rcv:u_remote_rcv|time_done                  ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.075      ;
; 0.782 ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.076      ;
; 0.789 ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|time_done                  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.083      ;
; 0.795 ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.089      ;
; 0.804 ; remote_rcv:u_remote_rcv|time_cnt[0]                ; remote_rcv:u_remote_rcv|time_cnt[0]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.098      ;
; 0.812 ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|error_en                   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.106      ;
; 0.826 ; remote_rcv:u_remote_rcv|cur_state.st_idle          ; remote_rcv:u_remote_rcv|time_cnt_clr               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.120      ;
; 0.834 ; remote_rcv:u_remote_rcv|data_temp[8]               ; remote_rcv:u_remote_rcv|data_temp[7]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.057      ; 1.103      ;
; 0.875 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[12]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.169      ;
; 0.875 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[9]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.169      ;
; 0.879 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[4]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.173      ;
; 0.883 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[10]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.177      ;
; 0.884 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[1]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.178      ;
; 0.885 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[2]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.179      ;
; 0.887 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[3]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.181      ;
; 0.888 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[0]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.182      ;
; 0.897 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[2]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.191      ;
; 0.900 ; remote_rcv:u_remote_rcv|data_temp[3]               ; remote_rcv:u_remote_rcv|data_temp[2]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.194      ;
; 0.919 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[3]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.213      ;
; 0.926 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[12]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.220      ;
; 0.946 ; remote_rcv:u_remote_rcv|data_temp[5]               ; remote_rcv:u_remote_rcv|data_temp[4]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.240      ;
; 0.961 ; remote_rcv:u_remote_rcv|data_cnt[3]                ; remote_rcv:u_remote_rcv|data_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.255      ;
; 0.961 ; remote_rcv:u_remote_rcv|data_cnt[1]                ; remote_rcv:u_remote_rcv|data_cnt[1]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.255      ;
; 0.971 ; remote_rcv:u_remote_rcv|data_temp[13]              ; remote_rcv:u_remote_rcv|data_temp[12]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.265      ;
; 0.979 ; remote_rcv:u_remote_rcv|data_temp[4]               ; remote_rcv:u_remote_rcv|data_temp[3]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.273      ;
; 0.980 ; remote_rcv:u_remote_rcv|data_temp[1]               ; remote_rcv:u_remote_rcv|data_temp[0]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.274      ;
; 0.986 ; remote_rcv:u_remote_rcv|time_cnt[1]                ; remote_rcv:u_remote_rcv|time_cnt[1]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.280      ;
; 0.994 ; remote_rcv:u_remote_rcv|time_cnt[2]                ; remote_rcv:u_remote_rcv|time_cnt[2]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.288      ;
; 1.001 ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.083      ; 1.296      ;
; 1.033 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[6]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.057      ; 1.302      ;
; 1.050 ; remote_rcv:u_remote_rcv|cur_state.st_repeat_code   ; remote_rcv:u_remote_rcv|time_cnt_clr               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.344      ;
; 1.052 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[14]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.057      ; 1.321      ;
; 1.106 ; remote_rcv:u_remote_rcv|data_cnt[2]                ; remote_rcv:u_remote_rcv|data_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.400      ;
; 1.106 ; remote_rcv:u_remote_rcv|data_cnt[0]                ; remote_rcv:u_remote_rcv|data_cnt[1]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.400      ;
; 1.115 ; remote_rcv:u_remote_rcv|data_cnt[0]                ; remote_rcv:u_remote_rcv|data_cnt[2]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; remote_rcv:u_remote_rcv|data_cnt[2]                ; remote_rcv:u_remote_rcv|data_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.409      ;
; 1.126 ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|time_cnt[6]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.420      ;
; 1.132 ; remote_rcv:u_remote_rcv|data_cnt[4]                ; remote_rcv:u_remote_rcv|data_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.426      ;
; 1.140 ; remote_rcv:u_remote_rcv|time_cnt[6]                ; remote_rcv:u_remote_rcv|time_cnt[7]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.434      ;
; 1.143 ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.437      ;
; 1.147 ; remote_rcv:u_remote_rcv|cur_state.st_repeat_code   ; remote_rcv:u_remote_rcv|cur_state.st_idle          ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.441      ;
; 1.148 ; remote_rcv:u_remote_rcv|time_cnt[0]                ; remote_rcv:u_remote_rcv|time_cnt[1]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.442      ;
; 1.149 ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.443      ;
; 1.152 ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|time_cnt[6]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.446      ;
; 1.157 ; remote_rcv:u_remote_rcv|time_cnt[0]                ; remote_rcv:u_remote_rcv|time_cnt[2]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.451      ;
; 1.176 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[6]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.057      ; 1.445      ;
; 1.176 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[7]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.057      ; 1.445      ;
; 1.179 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[7]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.057      ; 1.448      ;
; 1.199 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[14]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.057      ; 1.468      ;
; 1.227 ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ; remote_rcv:u_remote_rcv|cur_state.st_idle          ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.521      ;
; 1.246 ; remote_rcv:u_remote_rcv|data_cnt[0]                ; remote_rcv:u_remote_rcv|data_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.540      ;
; 1.246 ; remote_rcv:u_remote_rcv|data_cnt[2]                ; remote_rcv:u_remote_rcv|data_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.540      ;
; 1.255 ; remote_rcv:u_remote_rcv|data_cnt[0]                ; remote_rcv:u_remote_rcv|data_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.549      ;
; 1.257 ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|time_cnt[7]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.551      ;
; 1.261 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|cur_state.st_repeat_code   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.090      ; 1.563      ;
; 1.280 ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.574      ;
; 1.283 ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|time_cnt[7]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.577      ;
; 1.288 ; remote_rcv:u_remote_rcv|time_cnt[0]                ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.582      ;
; 1.289 ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|time_cnt[6]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.583      ;
; 1.297 ; remote_rcv:u_remote_rcv|time_cnt[0]                ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.591      ;
; 1.316 ; remote_rcv:u_remote_rcv|data_cnt[1]                ; remote_rcv:u_remote_rcv|data_cnt[2]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.610      ;
; 1.316 ; remote_rcv:u_remote_rcv|data_cnt[3]                ; remote_rcv:u_remote_rcv|data_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.610      ;
; 1.318 ; remote_rcv:u_remote_rcv|time_done                  ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.081      ; 1.611      ;
; 1.339 ; remote_rcv:u_remote_rcv|time_cnt[2]                ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.633      ;
; 1.340 ; remote_rcv:u_remote_rcv|time_cnt[1]                ; remote_rcv:u_remote_rcv|time_cnt[2]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.634      ;
; 1.364 ; remote_rcv:u_remote_rcv|time_cnt[2]                ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.658      ;
; 1.386 ; remote_rcv:u_remote_rcv|data_cnt[0]                ; remote_rcv:u_remote_rcv|data_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.680      ;
; 1.394 ; remote_rcv:u_remote_rcv|data_temp[5]               ; remote_rcv:u_remote_rcv|data[5]                    ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.046      ; 1.652      ;
; 1.402 ; remote_rcv:u_remote_rcv|data_cnt[3]                ; remote_rcv:u_remote_rcv|data_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.696      ;
; 1.403 ; remote_rcv:u_remote_rcv|data_cnt[1]                ; remote_rcv:u_remote_rcv|data_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.697      ;
; 1.418 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.090      ; 1.720      ;
; 1.420 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[15]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.057      ; 1.689      ;
; 1.420 ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|time_cnt[7]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.714      ;
; 1.428 ; remote_rcv:u_remote_rcv|time_cnt[0]                ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.722      ;
; 1.435 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|time_cnt_clr               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.090      ; 1.737      ;
; 1.436 ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ; remote_rcv:u_remote_rcv|time_cnt_clr               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.082      ; 1.730      ;
; 1.437 ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ; remote_rcv:u_remote_rcv|error_en                   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.083      ; 1.732      ;
+-------+----------------------------------------------------+----------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'seg_led:u_seg_led|dri_clk'                                                                                                                ;
+-------+-------------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.455 ; seg_led:u_seg_led|cnt_sel[1]  ; seg_led:u_seg_led|cnt_sel[1]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; seg_led:u_seg_led|cnt_sel[2]  ; seg_led:u_seg_led|cnt_sel[2]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 0.746      ;
; 0.467 ; seg_led:u_seg_led|cnt_sel[0]  ; seg_led:u_seg_led|cnt_sel[0]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 0.758      ;
; 0.519 ; seg_led:u_seg_led|cnt_sel[2]  ; seg_led:u_seg_led|cnt_sel[1]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 0.810      ;
; 0.520 ; seg_led:u_seg_led|cnt_sel[2]  ; seg_led:u_seg_led|cnt_sel[0]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 0.811      ;
; 0.532 ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|seg_led[2]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 0.823      ;
; 0.534 ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|seg_led[3]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 0.825      ;
; 0.534 ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|seg_led[0]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 0.825      ;
; 0.539 ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|seg_led[1]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 0.830      ;
; 0.540 ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|seg_led[6]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 0.831      ;
; 0.549 ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|seg_led[5]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 0.840      ;
; 0.550 ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|seg_led[4]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 0.841      ;
; 0.639 ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.551      ; 1.402      ;
; 0.648 ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.551      ; 1.411      ;
; 0.671 ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|seg_led[4]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 0.962      ;
; 0.672 ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|seg_led[3]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 0.963      ;
; 0.672 ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|seg_led[0]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 0.963      ;
; 0.673 ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|seg_led[5]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 0.964      ;
; 0.677 ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|seg_led[1]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 0.968      ;
; 0.678 ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|seg_led[6]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 0.969      ;
; 0.687 ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|seg_led[2]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 0.978      ;
; 0.712 ; seg_led:u_seg_led|num[18]     ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.080      ; 1.004      ;
; 0.730 ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.098      ; 1.040      ;
; 0.732 ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.098      ; 1.042      ;
; 0.742 ; seg_led:u_seg_led|num[22]     ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.033      ;
; 0.747 ; seg_led:u_seg_led|cnt0[1]     ; seg_led:u_seg_led|cnt0[1]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.038      ;
; 0.748 ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.039      ;
; 0.748 ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.039      ;
; 0.749 ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.040      ;
; 0.750 ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.041      ;
; 0.751 ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.042      ;
; 0.764 ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.055      ;
; 0.766 ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.057      ;
; 0.768 ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.059      ;
; 0.772 ; seg_led:u_seg_led|cnt0[0]     ; seg_led:u_seg_led|cnt0[0]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.063      ;
; 0.779 ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.551      ; 1.542      ;
; 0.785 ; seg_led:u_seg_led|cnt_sel[0]  ; seg_led:u_seg_led|cnt_sel[2]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.076      ;
; 0.788 ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.551      ; 1.551      ;
; 0.791 ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|seg_led[5]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.082      ;
; 0.791 ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|seg_led[3]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.082      ;
; 0.791 ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|seg_led[3]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.082      ;
; 0.797 ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.551      ; 1.560      ;
; 0.806 ; seg_led:u_seg_led|cnt_sel[1]  ; seg_led:u_seg_led|cnt_sel[2]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.097      ;
; 0.806 ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.551      ; 1.569      ;
; 0.808 ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|seg_led[6]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.099      ;
; 0.810 ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|seg_led[1]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.101      ;
; 0.810 ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|seg_led[6]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.101      ;
; 0.810 ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|seg_led[4]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.101      ;
; 0.812 ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|seg_led[1]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.103      ;
; 0.813 ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|seg_led[0]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.104      ;
; 0.813 ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|seg_led[2]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.104      ;
; 0.819 ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|seg_led[0]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.110      ;
; 0.819 ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|seg_led[5]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.110      ;
; 0.837 ; seg_led:u_seg_led|cnt_sel[1]  ; seg_led:u_seg_led|cnt_sel[0]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.128      ;
; 0.839 ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|seg_led[2]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.130      ;
; 0.851 ; seg_led:u_seg_led|cnt_sel[0]  ; seg_led:u_seg_led|cnt_sel[1]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.142      ;
; 0.857 ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|seg_led[4]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.148      ;
; 0.912 ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|flag        ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.550      ; 1.674      ;
; 0.919 ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.551      ; 1.682      ;
; 0.920 ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.551      ; 1.683      ;
; 0.928 ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.551      ; 1.691      ;
; 0.929 ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.551      ; 1.692      ;
; 0.956 ; seg_led:u_seg_led|num[16]     ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.080      ; 1.248      ;
; 1.057 ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.551      ; 1.820      ;
; 1.058 ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.551      ; 1.821      ;
; 1.066 ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.551      ; 1.829      ;
; 1.067 ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.551      ; 1.830      ;
; 1.084 ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.098      ; 1.394      ;
; 1.101 ; seg_led:u_seg_led|cnt0[1]     ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.392      ;
; 1.102 ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.393      ;
; 1.109 ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.400      ;
; 1.110 ; seg_led:u_seg_led|cnt0[0]     ; seg_led:u_seg_led|cnt0[1]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.401      ;
; 1.110 ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.401      ;
; 1.112 ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.403      ;
; 1.118 ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.409      ;
; 1.119 ; seg_led:u_seg_led|cnt0[0]     ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.410      ;
; 1.120 ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.411      ;
; 1.120 ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.411      ;
; 1.121 ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.412      ;
; 1.129 ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.420      ;
; 1.138 ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.429      ;
; 1.181 ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.551      ; 1.944      ;
; 1.190 ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.551      ; 1.953      ;
; 1.198 ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.551      ; 1.961      ;
; 1.207 ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.551      ; 1.970      ;
; 1.232 ; seg_led:u_seg_led|cnt0[1]     ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.523      ;
; 1.233 ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.524      ;
; 1.241 ; seg_led:u_seg_led|cnt0[1]     ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.532      ;
; 1.242 ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.533      ;
; 1.249 ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.540      ;
; 1.250 ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.541      ;
; 1.250 ; seg_led:u_seg_led|cnt0[0]     ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.541      ;
; 1.250 ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.541      ;
; 1.251 ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.542      ;
; 1.252 ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.543      ;
; 1.258 ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.549      ;
; 1.259 ; seg_led:u_seg_led|cnt0[0]     ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.079      ; 1.550      ;
+-------+-------------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'seg_led:u_seg_led|dri_clk'                                                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt_sel[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt_sel[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt_sel[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|flag        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[16]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[17]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[18]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[19]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[20]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[21]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[22]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[23]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num_disp[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num_disp[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num_disp[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num_disp[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[5]  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[2]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[0]     ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[10]    ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[1]     ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[2]     ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[3]     ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[4]     ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[5]     ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[6]     ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[7]     ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[8]     ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[9]     ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[11]     ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[12]     ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[14]     ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[15]     ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[20]     ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[21]     ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[22]     ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[23]     ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[9]      ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num_disp[0] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num_disp[1] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num_disp[2] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num_disp[3] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[0]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[1]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[2]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[3]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[4]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[5]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[6]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[1]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[3]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[4]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[5]  ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt_sel[0]  ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt_sel[1]  ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt_sel[2]  ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[16]     ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[18]     ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[1]      ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[2]      ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'remote_rcv:u_remote_rcv|div_clk'                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_idle          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_rec_data      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_repeat_code   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[13]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[14]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[15]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|error_en                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|judge_flag                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|remote_in_d0               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|remote_in_d1               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt_clr               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_done                  ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[0]                    ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[1]                    ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[2]                    ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[3]                    ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[4]                    ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[5]                    ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[6]                    ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[7]                    ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[0]                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[1]                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[2]                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[3]                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[4]                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[5]                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[6]                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[7]                ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_idle          ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_repeat_code   ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[0]                ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[1]                ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[2]                ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[3]                ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[4]                ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[5]                ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[0]               ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[10]              ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[11]              ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[12]              ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[13]              ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[1]               ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[2]               ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[3]               ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[4]               ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[5]               ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[8]               ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[9]               ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|remote_in_d0               ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|remote_in_d1               ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt_clr               ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|error_en                   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|judge_flag                 ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_done                  ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_rec_data      ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[14]              ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[15]              ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[6]               ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[7]               ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_rec_data      ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[14]              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'                                                                                               ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; 9.783  ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_clk                                 ;
; 9.783  ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[0]                              ;
; 9.783  ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[10]                             ;
; 9.783  ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[2]                              ;
; 9.783  ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[5]                              ;
; 9.787  ; 10.007       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]                                    ;
; 9.787  ; 10.007       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]                                    ;
; 9.787  ; 10.007       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]                                    ;
; 9.787  ; 10.007       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]                                    ;
; 9.787  ; 10.007       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk                                       ;
; 9.793  ; 10.013       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[11]                             ;
; 9.793  ; 10.013       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[1]                              ;
; 9.793  ; 10.013       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[3]                              ;
; 9.793  ; 10.013       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[4]                              ;
; 9.793  ; 10.013       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[6]                              ;
; 9.793  ; 10.013       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[7]                              ;
; 9.793  ; 10.013       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[8]                              ;
; 9.793  ; 10.013       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[9]                              ;
; 9.798  ; 9.986        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[11]                             ;
; 9.798  ; 9.986        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[1]                              ;
; 9.798  ; 9.986        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[3]                              ;
; 9.798  ; 9.986        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[4]                              ;
; 9.798  ; 9.986        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[6]                              ;
; 9.798  ; 9.986        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[7]                              ;
; 9.798  ; 9.986        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[8]                              ;
; 9.798  ; 9.986        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[9]                              ;
; 9.804  ; 9.992        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]                                    ;
; 9.804  ; 9.992        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]                                    ;
; 9.804  ; 9.992        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]                                    ;
; 9.804  ; 9.992        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]                                    ;
; 9.804  ; 9.992        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk                                       ;
; 9.808  ; 9.996        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_clk                                 ;
; 9.808  ; 9.996        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[0]                              ;
; 9.808  ; 9.996        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[10]                             ;
; 9.808  ; 9.996        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[2]                              ;
; 9.808  ; 9.996        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[5]                              ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.938  ; 9.938        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[11]|clk                                    ;
; 9.938  ; 9.938        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[1]|clk                                     ;
; 9.938  ; 9.938        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[3]|clk                                     ;
; 9.938  ; 9.938        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[4]|clk                                     ;
; 9.938  ; 9.938        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[6]|clk                                     ;
; 9.938  ; 9.938        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[7]|clk                                     ;
; 9.938  ; 9.938        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[8]|clk                                     ;
; 9.938  ; 9.938        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[9]|clk                                     ;
; 9.944  ; 9.944        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[0]|clk                                        ;
; 9.944  ; 9.944        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[1]|clk                                        ;
; 9.944  ; 9.944        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[2]|clk                                        ;
; 9.944  ; 9.944        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[3]|clk                                        ;
; 9.944  ; 9.944        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|dri_clk|clk                                           ;
; 9.948  ; 9.948        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_clk|clk                                        ;
; 9.948  ; 9.948        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[0]|clk                                     ;
; 9.948  ; 9.948        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[10]|clk                                    ;
; 9.948  ; 9.948        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[2]|clk                                     ;
; 9.948  ; 9.948        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[5]|clk                                     ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o                                                 ;
; 9.967  ; 9.967        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0]                                   ;
; 9.967  ; 9.967        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk                                     ;
; 9.977  ; 9.977        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i                                                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i                                                 ;
; 10.022 ; 10.022       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.032 ; 10.032       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0]                                   ;
; 10.032 ; 10.032       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk                                     ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|o                                                 ;
; 10.052 ; 10.052       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_clk|clk                                        ;
; 10.052 ; 10.052       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[0]|clk                                     ;
; 10.052 ; 10.052       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[10]|clk                                    ;
; 10.052 ; 10.052       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[2]|clk                                     ;
; 10.052 ; 10.052       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[5]|clk                                     ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[0]|clk                                        ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[1]|clk                                        ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[2]|clk                                        ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[3]|clk                                        ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|dri_clk|clk                                           ;
; 10.062 ; 10.062       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[11]|clk                                    ;
; 10.062 ; 10.062       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[1]|clk                                     ;
; 10.062 ; 10.062       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[3]|clk                                     ;
; 10.062 ; 10.062       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[4]|clk                                     ;
; 10.062 ; 10.062       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[6]|clk                                     ;
; 10.062 ; 10.062       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[7]|clk                                     ;
; 10.062 ; 10.062       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[8]|clk                                     ;
; 10.062 ; 10.062       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[9]|clk                                     ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                                                         ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_clk                                 ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[0]                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[10]                             ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[11]                             ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[1]                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[2]                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[3]                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[4]                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[5]                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[6]                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[7]                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[8]                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[9]                              ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'u_vga_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                               ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                 ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------+
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[0][2]         ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[0][3]         ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[0][4]         ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[0][5]         ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[0][6]         ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[0][7]         ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[0][8]         ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[0][9]         ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|food_x[4]             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|food_y[6]             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|key_reg                       ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|key_value                     ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[0][2]         ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[0][3]         ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[0][4]         ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[0][5]         ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[0][6]         ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[0][7]         ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[0][8]         ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[0][9]         ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[1][2]         ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[3][9]         ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|cur_len[4]            ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|cur_len[6]            ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|cur_len[7]            ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|cur_len[8]            ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|cur_len[9]            ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|cur_state.STATE_DOWN  ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|cur_state.STATE_LEFT  ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|cur_state.STATE_RIGHT ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|cur_state.STATE_START ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|cur_state.STATE_UP    ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[0]            ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[1]            ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[2]            ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[3]            ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[4]            ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[5]            ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[6]            ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[7]            ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|eated                 ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|food_y[2]             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|food_y[4]             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|food_y[5]             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|food_y[7]             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|food_y[8]             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|food_y[9]             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|hit_self              ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_driver:u_vga_driver|cnt_v[0]                ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_driver:u_vga_driver|cnt_v[1]                ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_driver:u_vga_driver|cnt_v[2]                ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_driver:u_vga_driver|cnt_v[3]                ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_driver:u_vga_driver|cnt_v[4]                ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_driver:u_vga_driver|cnt_v[5]                ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_driver:u_vga_driver|cnt_v[6]                ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_driver:u_vga_driver|cnt_v[7]                ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_driver:u_vga_driver|cnt_v[8]                ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_driver:u_vga_driver|cnt_v[9]                ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[0]                  ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[10]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[11]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[12]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[13]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[14]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[15]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[16]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[17]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[18]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[19]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[1]                  ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[20]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[21]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[22]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[23]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[24]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[25]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[26]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[27]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[28]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[29]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[2]                  ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[30]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[31]                 ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[3]                  ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[4]                  ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[5]                  ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[6]                  ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[7]                  ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[8]                  ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[9]                  ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[2][4]         ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[3][4]         ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[3][9]         ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[2][5]         ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[3][2]         ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[3][3]         ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[3][4]         ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[3][5]         ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[3][6]         ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[3][7]         ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+-------------------------------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                       ;
+-----------+---------------------------------+-------+-------+------------+-------------------------------------------------------+
; remote_in ; remote_rcv:u_remote_rcv|div_clk ; 1.000 ; 1.177 ; Rise       ; remote_rcv:u_remote_rcv|div_clk                       ;
; key_down  ; sys_clk                         ; 4.627 ; 4.711 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_left  ; sys_clk                         ; 3.653 ; 3.870 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_right ; sys_clk                         ; 3.908 ; 4.172 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_up    ; sys_clk                         ; 4.488 ; 4.561 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; sys_rst_n ; sys_clk                         ; 7.395 ; 7.510 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+---------------------------------+-------+-------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                         ;
+-----------+---------------------------------+--------+--------+------------+-------------------------------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                       ;
+-----------+---------------------------------+--------+--------+------------+-------------------------------------------------------+
; remote_in ; remote_rcv:u_remote_rcv|div_clk ; -0.587 ; -0.759 ; Rise       ; remote_rcv:u_remote_rcv|div_clk                       ;
; key_down  ; sys_clk                         ; -1.743 ; -1.841 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_left  ; sys_clk                         ; -1.300 ; -1.400 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_right ; sys_clk                         ; -1.404 ; -1.591 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_up    ; sys_clk                         ; -1.893 ; -1.981 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; sys_rst_n ; sys_clk                         ; -2.906 ; -2.987 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+---------------------------------+--------+--------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; Data Port    ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                       ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; seg_led[*]   ; seg_led:u_seg_led|dri_clk ; 8.850 ; 8.887 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[0]  ; seg_led:u_seg_led|dri_clk ; 7.314 ; 7.174 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[1]  ; seg_led:u_seg_led|dri_clk ; 7.715 ; 7.523 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[2]  ; seg_led:u_seg_led|dri_clk ; 7.688 ; 7.550 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[3]  ; seg_led:u_seg_led|dri_clk ; 7.599 ; 7.434 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[4]  ; seg_led:u_seg_led|dri_clk ; 7.430 ; 7.298 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[5]  ; seg_led:u_seg_led|dri_clk ; 7.418 ; 7.286 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[6]  ; seg_led:u_seg_led|dri_clk ; 8.850 ; 8.887 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
; seg_sel[*]   ; seg_led:u_seg_led|dri_clk ; 7.235 ; 7.354 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[0]  ; seg_led:u_seg_led|dri_clk ; 7.030 ; 7.084 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[1]  ; seg_led:u_seg_led|dri_clk ; 7.235 ; 7.354 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[2]  ; seg_led:u_seg_led|dri_clk ; 6.794 ; 6.918 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[3]  ; seg_led:u_seg_led|dri_clk ; 6.810 ; 6.915 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[4]  ; seg_led:u_seg_led|dri_clk ; 6.924 ; 7.025 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[5]  ; seg_led:u_seg_led|dri_clk ; 7.129 ; 7.289 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
; vga_hs       ; sys_clk                   ; 6.490 ; 6.419 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; vga_rgb[*]   ; sys_clk                   ; 9.750 ; 9.542 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[0]  ; sys_clk                   ; 9.740 ; 9.532 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[1]  ; sys_clk                   ; 9.750 ; 9.542 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[2]  ; sys_clk                   ; 9.648 ; 9.452 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[3]  ; sys_clk                   ; 9.668 ; 9.472 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[4]  ; sys_clk                   ; 9.340 ; 9.191 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[5]  ; sys_clk                   ; 9.458 ; 9.307 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[6]  ; sys_clk                   ; 9.458 ; 9.307 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[7]  ; sys_clk                   ; 9.438 ; 9.288 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[8]  ; sys_clk                   ; 9.448 ; 9.298 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[9]  ; sys_clk                   ; 9.488 ; 9.336 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[10] ; sys_clk                   ; 9.475 ; 9.323 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[11] ; sys_clk                   ; 8.663 ; 8.516 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[12] ; sys_clk                   ; 9.387 ; 9.188 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[13] ; sys_clk                   ; 9.387 ; 9.188 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[14] ; sys_clk                   ; 9.451 ; 9.296 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[15] ; sys_clk                   ; 9.441 ; 9.286 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs       ; sys_clk                   ; 6.960 ; 6.911 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; Data Port    ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                       ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; seg_led[*]   ; seg_led:u_seg_led|dri_clk ; 7.031 ; 6.894 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[0]  ; seg_led:u_seg_led|dri_clk ; 7.031 ; 6.894 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[1]  ; seg_led:u_seg_led|dri_clk ; 7.416 ; 7.229 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[2]  ; seg_led:u_seg_led|dri_clk ; 7.390 ; 7.255 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[3]  ; seg_led:u_seg_led|dri_clk ; 7.298 ; 7.139 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[4]  ; seg_led:u_seg_led|dri_clk ; 7.142 ; 7.013 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[5]  ; seg_led:u_seg_led|dri_clk ; 7.131 ; 7.002 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[6]  ; seg_led:u_seg_led|dri_clk ; 8.565 ; 8.599 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
; seg_sel[*]   ; seg_led:u_seg_led|dri_clk ; 6.530 ; 6.643 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[0]  ; seg_led:u_seg_led|dri_clk ; 6.756 ; 6.809 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[1]  ; seg_led:u_seg_led|dri_clk ; 6.953 ; 7.068 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[2]  ; seg_led:u_seg_led|dri_clk ; 6.530 ; 6.650 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[3]  ; seg_led:u_seg_led|dri_clk ; 6.541 ; 6.643 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[4]  ; seg_led:u_seg_led|dri_clk ; 6.654 ; 6.752 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[5]  ; seg_led:u_seg_led|dri_clk ; 6.852 ; 7.008 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
; vga_hs       ; sys_clk                   ; 5.376 ; 5.187 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; vga_rgb[*]   ; sys_clk                   ; 5.340 ; 5.210 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[0]  ; sys_clk                   ; 6.135 ; 5.906 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[1]  ; sys_clk                   ; 6.145 ; 5.916 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[2]  ; sys_clk                   ; 6.046 ; 5.829 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[3]  ; sys_clk                   ; 6.066 ; 5.849 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[4]  ; sys_clk                   ; 5.751 ; 5.580 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[5]  ; sys_clk                   ; 6.103 ; 5.969 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[6]  ; sys_clk                   ; 6.103 ; 5.969 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[7]  ; sys_clk                   ; 6.083 ; 5.951 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[8]  ; sys_clk                   ; 6.093 ; 5.961 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[9]  ; sys_clk                   ; 6.132 ; 5.998 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[10] ; sys_clk                   ; 6.119 ; 5.985 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[11] ; sys_clk                   ; 5.340 ; 5.210 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[12] ; sys_clk                   ; 6.035 ; 5.855 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[13] ; sys_clk                   ; 6.035 ; 5.855 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[14] ; sys_clk                   ; 6.096 ; 5.958 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[15] ; sys_clk                   ; 6.086 ; 5.948 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs       ; sys_clk                   ; 5.275 ; 5.062 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                           ;
+------------+-----------------+-------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                            ; Note ;
+------------+-----------------+-------------------------------------------------------+------+
; 57.43 MHz  ; 57.43 MHz       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 228.83 MHz ; 228.83 MHz      ; sys_clk                                               ;      ;
; 239.92 MHz ; 239.92 MHz      ; seg_led:u_seg_led|dri_clk                             ;      ;
; 244.32 MHz ; 244.32 MHz      ; remote_rcv:u_remote_rcv|div_clk                       ;      ;
+------------+-----------------+-------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                              ;
+-------------------------------------------------------+---------+---------------+
; Clock                                                 ; Slack   ; End Point TNS ;
+-------------------------------------------------------+---------+---------------+
; seg_led:u_seg_led|dri_clk                             ; -42.675 ; -798.242      ;
; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; -4.660  ; -26.327       ;
; remote_rcv:u_remote_rcv|div_clk                       ; -3.093  ; -112.038      ;
; sys_clk                                               ; -0.045  ; -0.045        ;
+-------------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                              ;
+-------------------------------------------------------+--------+---------------+
; Clock                                                 ; Slack  ; End Point TNS ;
+-------------------------------------------------------+--------+---------------+
; sys_clk                                               ; -0.089 ; -0.125        ;
; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.400  ; 0.000         ;
; remote_rcv:u_remote_rcv|div_clk                       ; 0.402  ; 0.000         ;
; seg_led:u_seg_led|dri_clk                             ; 0.405  ; 0.000         ;
+-------------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                               ;
+-------------------------------------------------------+--------+---------------+
; Clock                                                 ; Slack  ; End Point TNS ;
+-------------------------------------------------------+--------+---------------+
; seg_led:u_seg_led|dri_clk                             ; -1.487 ; -84.759       ;
; remote_rcv:u_remote_rcv|div_clk                       ; -1.487 ; -72.863       ;
; sys_clk                                               ; 9.774  ; 0.000         ;
; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 19.715 ; 0.000         ;
+-------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'seg_led:u_seg_led|dri_clk'                                                                                                                                                ;
+---------+-------------------------------------+---------------------------+-------------------------------------------------------+---------------------------+--------------+------------+------------+
; Slack   ; From Node                           ; To Node                   ; Launch Clock                                          ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------+---------------------------+-------------------------------------------------------+---------------------------+--------------+------------+------------+
; -42.675 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.659      ; 44.756     ;
; -42.674 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.659      ; 44.755     ;
; -42.588 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.659      ; 44.669     ;
; -42.587 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.659      ; 44.668     ;
; -42.460 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.659      ; 44.541     ;
; -42.459 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.659      ; 44.540     ;
; -41.771 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[6]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.658      ; 43.851     ;
; -41.684 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[6]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.658      ; 43.764     ;
; -41.556 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[6]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.658      ; 43.636     ;
; -41.425 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.659      ; 43.506     ;
; -41.424 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.659      ; 43.505     ;
; -41.204 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.662      ; 43.288     ;
; -41.170 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.662      ; 43.254     ;
; -40.832 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[4]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.659      ; 42.913     ;
; -40.745 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[4]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.659      ; 42.826     ;
; -40.617 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[4]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.659      ; 42.698     ;
; -40.521 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[6]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.658      ; 42.601     ;
; -39.934 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.644      ; 42.000     ;
; -39.900 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.644      ; 41.966     ;
; -39.810 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.644      ; 41.876     ;
; -39.776 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.644      ; 41.842     ;
; -39.582 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[4]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.659      ; 41.663     ;
; -39.246 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.646      ; 41.314     ;
; -39.245 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.646      ; 41.313     ;
; -39.155 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.643      ; 41.220     ;
; -39.154 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.643      ; 41.219     ;
; -39.123 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.643      ; 41.188     ;
; -39.122 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.643      ; 41.187     ;
; -39.010 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.643      ; 41.075     ;
; -39.009 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.643      ; 41.074     ;
; -38.976 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.643      ; 41.041     ;
; -38.975 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.643      ; 41.040     ;
; -38.835 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[3]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.635      ; 40.892     ;
; -38.751 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[3]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.635      ; 40.808     ;
; -38.677 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[3]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.635      ; 40.734     ;
; -38.654 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[2]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.635      ; 40.711     ;
; -38.632 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[1]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.635      ; 40.689     ;
; -38.570 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[2]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.635      ; 40.627     ;
; -38.548 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[1]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.635      ; 40.605     ;
; -38.496 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[2]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.635      ; 40.553     ;
; -38.474 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[1]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.635      ; 40.531     ;
; -37.976 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.628      ; 40.026     ;
; -37.975 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.628      ; 40.025     ;
; -37.912 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[10] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.053      ; 40.387     ;
; -37.852 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.628      ; 39.902     ;
; -37.851 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.628      ; 39.901     ;
; -37.838 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[8]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.653      ; 39.913     ;
; -37.821 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[10] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.050      ; 40.293     ;
; -37.789 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[10] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.050      ; 40.261     ;
; -37.747 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[8]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.650      ; 39.819     ;
; -37.715 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[8]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.650      ; 39.787     ;
; -37.676 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[10] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.050      ; 40.148     ;
; -37.642 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[10] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.050      ; 40.114     ;
; -37.602 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[8]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.650      ; 39.674     ;
; -37.568 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[8]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.650      ; 39.640     ;
; -37.413 ; vga_display:u_vga_display|score[12] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.644      ; 39.479     ;
; -37.379 ; vga_display:u_vga_display|score[12] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.644      ; 39.445     ;
; -37.261 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[3]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.635      ; 39.318     ;
; -37.253 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[6]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.661      ; 39.336     ;
; -37.080 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[2]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.635      ; 39.137     ;
; -37.058 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[1]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.635      ; 39.115     ;
; -36.751 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.623      ; 38.796     ;
; -36.627 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.623      ; 38.672     ;
; -36.436 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[10] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.035      ; 38.893     ;
; -36.401 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.638      ; 38.461     ;
; -36.362 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[8]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.635      ; 38.419     ;
; -36.320 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[13] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.051      ; 38.793     ;
; -36.314 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[4]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.662      ; 38.398     ;
; -36.292 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.638      ; 38.352     ;
; -36.275 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.641      ; 38.338     ;
; -36.196 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[13] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.051      ; 38.669     ;
; -36.183 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.638      ; 38.243     ;
; -35.970 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[13] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.066      ; 38.458     ;
; -35.954 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[12] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.623      ; 37.999     ;
; -35.944 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.638      ; 38.004     ;
; -35.861 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[13] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.066      ; 38.349     ;
; -35.844 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[13] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.069      ; 38.335     ;
; -35.830 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[12] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.623      ; 37.875     ;
; -35.752 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[13] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.066      ; 38.240     ;
; -35.604 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[12] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.638      ; 37.664     ;
; -35.548 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[14] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.623      ; 37.593     ;
; -35.513 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[13] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 2.066      ; 38.001     ;
; -35.495 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[12] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.638      ; 37.555     ;
; -35.478 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[12] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.641      ; 37.541     ;
; -35.455 ; vga_display:u_vga_display|score[12] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.628      ; 37.505     ;
; -35.454 ; vga_display:u_vga_display|score[12] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.628      ; 37.504     ;
; -35.424 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[14] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.623      ; 37.469     ;
; -35.386 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[12] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.638      ; 37.446     ;
; -35.198 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[14] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.638      ; 37.258     ;
; -35.147 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[12] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.638      ; 37.207     ;
; -35.100 ; vga_display:u_vga_display|score[11] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.644      ; 37.166     ;
; -35.089 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[14] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.638      ; 37.149     ;
; -35.072 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[14] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.641      ; 37.135     ;
; -35.066 ; vga_display:u_vga_display|score[11] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.644      ; 37.132     ;
; -34.980 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[14] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.638      ; 37.040     ;
; -34.741 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[14] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.638      ; 36.801     ;
; -34.582 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[6]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.643      ; 36.647     ;
; -34.469 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[3]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.638      ; 36.529     ;
; -34.288 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[2]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.638      ; 36.348     ;
; -34.266 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[1]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.638      ; 36.326     ;
+---------+-------------------------------------+---------------------------+-------------------------------------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'u_vga_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                         ;
+--------+-----------------------------------------+-------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                         ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; -4.660 ; remote_rcv:u_remote_rcv|data[7]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.531      ;
; -4.654 ; remote_rcv:u_remote_rcv|data[3]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.525      ;
; -4.589 ; remote_rcv:u_remote_rcv|data[7]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.460      ;
; -4.583 ; remote_rcv:u_remote_rcv|data[3]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.454      ;
; -4.581 ; remote_rcv:u_remote_rcv|data[1]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.452      ;
; -4.521 ; remote_rcv:u_remote_rcv|data[0]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.392      ;
; -4.489 ; remote_rcv:u_remote_rcv|data[2]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.360      ;
; -4.486 ; remote_rcv:u_remote_rcv|data[6]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.357      ;
; -4.426 ; remote_rcv:u_remote_rcv|data[1]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.297      ;
; -4.415 ; remote_rcv:u_remote_rcv|data[6]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.286      ;
; -4.405 ; remote_rcv:u_remote_rcv|data[7]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.276      ;
; -4.399 ; remote_rcv:u_remote_rcv|data[3]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.270      ;
; -4.380 ; remote_rcv:u_remote_rcv|data[5]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.251      ;
; -4.365 ; remote_rcv:u_remote_rcv|data[0]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.236      ;
; -4.333 ; remote_rcv:u_remote_rcv|data[2]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.204      ;
; -4.325 ; remote_rcv:u_remote_rcv|data[5]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.196      ;
; -4.321 ; remote_rcv:u_remote_rcv|data[7]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.192      ;
; -4.315 ; remote_rcv:u_remote_rcv|data[1]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.186      ;
; -4.309 ; remote_rcv:u_remote_rcv|data[5]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.180      ;
; -4.285 ; remote_rcv:u_remote_rcv|data[3]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.156      ;
; -4.266 ; remote_rcv:u_remote_rcv|data[0]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.137      ;
; -4.245 ; remote_rcv:u_remote_rcv|data[4]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.116      ;
; -4.239 ; remote_rcv:u_remote_rcv|data[2]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.110      ;
; -4.234 ; remote_rcv:u_remote_rcv|data[2]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.105      ;
; -4.231 ; remote_rcv:u_remote_rcv|data[6]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.102      ;
; -4.197 ; remote_rcv:u_remote_rcv|data[7]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.098     ; 3.051      ;
; -4.191 ; remote_rcv:u_remote_rcv|data[3]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.098     ; 3.045      ;
; -4.178 ; remote_rcv:u_remote_rcv|data[6]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.049      ;
; -4.151 ; remote_rcv:u_remote_rcv|data[5]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.022      ;
; -4.147 ; remote_rcv:u_remote_rcv|data[7]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 3.018      ;
; -4.125 ; remote_rcv:u_remote_rcv|data[5]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 2.996      ;
; -4.114 ; remote_rcv:u_remote_rcv|data[3]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 2.985      ;
; -4.107 ; remote_rcv:u_remote_rcv|data[4]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 2.978      ;
; -4.094 ; remote_rcv:u_remote_rcv|data[4]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 2.965      ;
; -4.087 ; remote_rcv:u_remote_rcv|data[2]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 2.958      ;
; -4.073 ; remote_rcv:u_remote_rcv|data[4]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 2.944      ;
; -4.023 ; remote_rcv:u_remote_rcv|data[6]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.098     ; 2.877      ;
; -4.018 ; remote_rcv:u_remote_rcv|data[1]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 2.889      ;
; -4.010 ; remote_rcv:u_remote_rcv|data[0]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 2.881      ;
; -4.004 ; remote_rcv:u_remote_rcv|data[6]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 2.875      ;
; -3.917 ; remote_rcv:u_remote_rcv|data[5]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.098     ; 2.771      ;
; -3.916 ; remote_rcv:u_remote_rcv|data[0]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.098     ; 2.770      ;
; -3.852 ; remote_rcv:u_remote_rcv|data[4]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 2.723      ;
; -3.848 ; remote_rcv:u_remote_rcv|data[0]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 2.719      ;
; -3.844 ; remote_rcv:u_remote_rcv|data[1]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 2.715      ;
; -3.724 ; remote_rcv:u_remote_rcv|data[2]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.098     ; 2.578      ;
; -3.688 ; remote_rcv:u_remote_rcv|data[1]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.098     ; 2.542      ;
; -3.644 ; remote_rcv:u_remote_rcv|data[4]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.098     ; 2.498      ;
; 22.586 ; vga_driver:u_vga_driver|cnt_v[1]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 17.345     ;
; 22.588 ; vga_driver:u_vga_driver|cnt_v[1]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 17.343     ;
; 22.740 ; vga_driver:u_vga_driver|cnt_v[0]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 17.191     ;
; 22.742 ; vga_driver:u_vga_driver|cnt_v[0]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 17.189     ;
; 23.069 ; vga_driver:u_vga_driver|cnt_v[3]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 16.862     ;
; 23.071 ; vga_driver:u_vga_driver|cnt_v[3]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 16.860     ;
; 23.275 ; vga_driver:u_vga_driver|cnt_v[4]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 16.656     ;
; 23.277 ; vga_driver:u_vga_driver|cnt_v[4]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 16.654     ;
; 23.318 ; vga_driver:u_vga_driver|cnt_h[0]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.074     ; 16.610     ;
; 23.320 ; vga_driver:u_vga_driver|cnt_h[0]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.074     ; 16.608     ;
; 23.322 ; vga_driver:u_vga_driver|cnt_h[3]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.074     ; 16.606     ;
; 23.324 ; vga_driver:u_vga_driver|cnt_h[3]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.074     ; 16.604     ;
; 23.372 ; vga_driver:u_vga_driver|cnt_v[7]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 16.559     ;
; 23.374 ; vga_driver:u_vga_driver|cnt_v[7]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 16.557     ;
; 23.400 ; vga_driver:u_vga_driver|cnt_v[2]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 16.531     ;
; 23.402 ; vga_driver:u_vga_driver|cnt_v[2]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 16.529     ;
; 23.418 ; vga_driver:u_vga_driver|cnt_h[2]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.074     ; 16.510     ;
; 23.420 ; vga_driver:u_vga_driver|cnt_h[2]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.074     ; 16.508     ;
; 23.549 ; vga_driver:u_vga_driver|cnt_h[1]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.074     ; 16.379     ;
; 23.551 ; vga_driver:u_vga_driver|cnt_h[1]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.074     ; 16.377     ;
; 23.571 ; vga_driver:u_vga_driver|cnt_v[8]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 16.360     ;
; 23.573 ; vga_driver:u_vga_driver|cnt_v[8]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 16.358     ;
; 23.698 ; vga_driver:u_vga_driver|cnt_v[6]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 16.233     ;
; 23.700 ; vga_driver:u_vga_driver|cnt_v[6]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 16.231     ;
; 23.835 ; vga_driver:u_vga_driver|cnt_v[9]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 16.096     ;
; 23.837 ; vga_driver:u_vga_driver|cnt_v[9]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 16.094     ;
; 23.945 ; vga_driver:u_vga_driver|cnt_h[5]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.074     ; 15.983     ;
; 23.947 ; vga_driver:u_vga_driver|cnt_h[5]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.074     ; 15.981     ;
; 24.045 ; vga_driver:u_vga_driver|cnt_v[5]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 15.886     ;
; 24.047 ; vga_driver:u_vga_driver|cnt_v[5]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 15.884     ;
; 24.220 ; vga_driver:u_vga_driver|cnt_h[4]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.074     ; 15.708     ;
; 24.222 ; vga_driver:u_vga_driver|cnt_h[4]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.074     ; 15.706     ;
; 24.356 ; vga_driver:u_vga_driver|cnt_h[6]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.074     ; 15.572     ;
; 24.358 ; vga_driver:u_vga_driver|cnt_h[6]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.074     ; 15.570     ;
; 24.490 ; vga_driver:u_vga_driver|cnt_h[9]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.074     ; 15.438     ;
; 24.492 ; vga_driver:u_vga_driver|cnt_h[9]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.074     ; 15.436     ;
; 24.626 ; vga_driver:u_vga_driver|cnt_h[8]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.074     ; 15.302     ;
; 24.628 ; vga_driver:u_vga_driver|cnt_h[8]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.074     ; 15.300     ;
; 24.695 ; vga_driver:u_vga_driver|cnt_h[7]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.074     ; 15.233     ;
; 24.697 ; vga_driver:u_vga_driver|cnt_h[7]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.074     ; 15.231     ;
; 28.371 ; vga_display:u_vga_display|block_x[1][5] ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.110     ; 11.521     ;
; 28.373 ; vga_display:u_vga_display|block_x[1][5] ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.110     ; 11.519     ;
; 28.444 ; vga_display:u_vga_display|block_y[4][3] ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 11.487     ;
; 28.446 ; vga_display:u_vga_display|block_y[4][3] ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 11.485     ;
; 28.527 ; vga_display:u_vga_display|block_y[4][5] ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 11.404     ;
; 28.529 ; vga_display:u_vga_display|block_y[4][5] ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 11.402     ;
; 28.632 ; vga_display:u_vga_display|block_y[4][2] ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.088     ; 11.282     ;
; 28.634 ; vga_display:u_vga_display|block_y[4][2] ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.088     ; 11.280     ;
; 28.749 ; vga_display:u_vga_display|block_y[4][4] ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 11.181     ;
; 28.751 ; vga_display:u_vga_display|block_y[4][4] ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 11.179     ;
; 28.753 ; vga_display:u_vga_display|block_x[2][3] ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.102     ; 11.147     ;
; 28.755 ; vga_display:u_vga_display|block_x[2][3] ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.102     ; 11.145     ;
+--------+-----------------------------------------+-------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'remote_rcv:u_remote_rcv|div_clk'                                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -3.093 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.984      ;
; -3.093 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[5]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.984      ;
; -3.093 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[6]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.984      ;
; -3.093 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[7]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.984      ;
; -3.093 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[3]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.984      ;
; -3.093 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[4]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.984      ;
; -3.093 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[2]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.984      ;
; -3.093 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[1]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.984      ;
; -3.088 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.979      ;
; -3.088 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[5]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.979      ;
; -3.088 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[6]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.979      ;
; -3.088 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[7]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.979      ;
; -3.088 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[3]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.979      ;
; -3.088 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[4]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.979      ;
; -3.088 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[2]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.979      ;
; -3.088 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[1]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.979      ;
; -3.077 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[6]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.101     ; 3.978      ;
; -3.077 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[7]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.101     ; 3.978      ;
; -3.077 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[14] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.101     ; 3.978      ;
; -3.072 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[6]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.101     ; 3.973      ;
; -3.072 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[7]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.101     ; 3.973      ;
; -3.072 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[14] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.101     ; 3.973      ;
; -2.965 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.863      ;
; -2.965 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[5]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.863      ;
; -2.965 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[6]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.863      ;
; -2.965 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[7]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.863      ;
; -2.965 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[3]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.863      ;
; -2.965 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[4]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.863      ;
; -2.965 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[2]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.863      ;
; -2.965 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[1]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.863      ;
; -2.945 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[0]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.868      ;
; -2.945 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[1]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.868      ;
; -2.945 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.868      ;
; -2.945 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[3]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.868      ;
; -2.945 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[4]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.868      ;
; -2.945 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[5]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.868      ;
; -2.945 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[8]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.868      ;
; -2.945 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[9]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.868      ;
; -2.945 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[10] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.868      ;
; -2.945 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[11] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.868      ;
; -2.945 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.868      ;
; -2.945 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.868      ;
; -2.940 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[0]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.863      ;
; -2.940 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[1]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.863      ;
; -2.940 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.863      ;
; -2.940 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[3]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.863      ;
; -2.940 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[4]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.863      ;
; -2.940 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[5]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.863      ;
; -2.940 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[8]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.863      ;
; -2.940 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[9]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.863      ;
; -2.940 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[10] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.863      ;
; -2.940 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[11] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.863      ;
; -2.940 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.863      ;
; -2.940 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.079     ; 3.863      ;
; -2.923 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.814      ;
; -2.923 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[5]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.814      ;
; -2.923 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[6]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.814      ;
; -2.923 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[7]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.814      ;
; -2.923 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[3]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.814      ;
; -2.923 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[4]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.814      ;
; -2.923 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[2]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.814      ;
; -2.923 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[1]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.814      ;
; -2.921 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.819      ;
; -2.921 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[5]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.819      ;
; -2.921 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[6]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.819      ;
; -2.921 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[7]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.819      ;
; -2.921 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[3]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.819      ;
; -2.921 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[4]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.819      ;
; -2.921 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[2]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.819      ;
; -2.921 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[1]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.819      ;
; -2.907 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data_temp[6]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.101     ; 3.808      ;
; -2.907 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data_temp[7]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.101     ; 3.808      ;
; -2.907 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data_temp[14] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.101     ; 3.808      ;
; -2.870 ; remote_rcv:u_remote_rcv|data_cnt[5]   ; remote_rcv:u_remote_rcv|data_temp[6]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.101     ; 3.771      ;
; -2.870 ; remote_rcv:u_remote_rcv|data_cnt[5]   ; remote_rcv:u_remote_rcv|data_temp[7]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.101     ; 3.771      ;
; -2.870 ; remote_rcv:u_remote_rcv|data_cnt[5]   ; remote_rcv:u_remote_rcv|data_temp[14] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.101     ; 3.771      ;
; -2.849 ; remote_rcv:u_remote_rcv|time_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[6]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.095     ; 3.756      ;
; -2.849 ; remote_rcv:u_remote_rcv|time_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[7]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.095     ; 3.756      ;
; -2.849 ; remote_rcv:u_remote_rcv|time_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[14] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.095     ; 3.756      ;
; -2.832 ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.730      ;
; -2.832 ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|data[5]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.730      ;
; -2.832 ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|data[6]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.730      ;
; -2.832 ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|data[7]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.730      ;
; -2.832 ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|data[3]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.730      ;
; -2.832 ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|data[4]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.730      ;
; -2.832 ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|data[2]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.730      ;
; -2.832 ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|data[1]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.730      ;
; -2.809 ; remote_rcv:u_remote_rcv|data_temp[10] ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.707      ;
; -2.809 ; remote_rcv:u_remote_rcv|data_temp[10] ; remote_rcv:u_remote_rcv|data[5]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.707      ;
; -2.809 ; remote_rcv:u_remote_rcv|data_temp[10] ; remote_rcv:u_remote_rcv|data[6]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.707      ;
; -2.809 ; remote_rcv:u_remote_rcv|data_temp[10] ; remote_rcv:u_remote_rcv|data[7]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.707      ;
; -2.809 ; remote_rcv:u_remote_rcv|data_temp[10] ; remote_rcv:u_remote_rcv|data[3]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.707      ;
; -2.809 ; remote_rcv:u_remote_rcv|data_temp[10] ; remote_rcv:u_remote_rcv|data[4]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.707      ;
; -2.809 ; remote_rcv:u_remote_rcv|data_temp[10] ; remote_rcv:u_remote_rcv|data[2]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.707      ;
; -2.809 ; remote_rcv:u_remote_rcv|data_temp[10] ; remote_rcv:u_remote_rcv|data[1]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.104     ; 3.707      ;
; -2.786 ; remote_rcv:u_remote_rcv|data_cnt[0]   ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.677      ;
; -2.786 ; remote_rcv:u_remote_rcv|data_cnt[0]   ; remote_rcv:u_remote_rcv|data[5]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.677      ;
; -2.786 ; remote_rcv:u_remote_rcv|data_cnt[0]   ; remote_rcv:u_remote_rcv|data[6]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.677      ;
; -2.786 ; remote_rcv:u_remote_rcv|data_cnt[0]   ; remote_rcv:u_remote_rcv|data[7]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.677      ;
; -2.786 ; remote_rcv:u_remote_rcv|data_cnt[0]   ; remote_rcv:u_remote_rcv|data[3]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.111     ; 3.677      ;
+--------+---------------------------------------+---------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                                                                       ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.045 ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk ; sys_clk     ; 0.500        ; 2.306      ; 3.083      ;
; 0.026  ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk       ; sys_clk     ; 0.500        ; 2.332      ; 3.038      ;
; 0.225  ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk ; sys_clk     ; 1.000        ; 2.306      ; 3.313      ;
; 0.269  ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk       ; sys_clk     ; 1.000        ; 2.332      ; 3.295      ;
; 15.630 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.072     ; 4.300      ;
; 15.815 ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.072     ; 4.115      ;
; 15.830 ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 4.090      ;
; 16.003 ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 3.917      ;
; 16.046 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.072     ; 3.884      ;
; 16.073 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.072     ; 3.857      ;
; 16.204 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.072     ; 3.726      ;
; 16.225 ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 3.695      ;
; 16.231 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.072     ; 3.699      ;
; 16.233 ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 3.687      ;
; 16.312 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.072     ; 3.618      ;
; 16.314 ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 3.606      ;
; 16.344 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 3.576      ;
; 16.405 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 3.515      ;
; 16.457 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 3.472      ;
; 16.507 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 3.413      ;
; 16.511 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.072     ; 3.419      ;
; 16.513 ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 3.407      ;
; 16.615 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 3.314      ;
; 16.632 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 3.288      ;
; 16.806 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 3.114      ;
; 16.824 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 3.105      ;
; 16.843 ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 3.077      ;
; 16.884 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 3.045      ;
; 16.893 ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 3.027      ;
; 16.931 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.989      ;
; 16.932 ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.988      ;
; 16.958 ; seg_led:u_seg_led|clk_cnt[0]        ; seg_led:u_seg_led|dri_clk           ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.971      ;
; 16.972 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.948      ;
; 16.981 ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.939      ;
; 16.982 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.947      ;
; 16.990 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.072     ; 2.940      ;
; 17.002 ; seg_led:u_seg_led|clk_cnt[2]        ; seg_led:u_seg_led|dri_clk           ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.927      ;
; 17.019 ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.901      ;
; 17.028 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.072     ; 2.902      ;
; 17.050 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.072     ; 2.880      ;
; 17.066 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.072     ; 2.864      ;
; 17.075 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.072     ; 2.855      ;
; 17.107 ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.813      ;
; 17.116 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.813      ;
; 17.116 ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.072     ; 2.814      ;
; 17.123 ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.072     ; 2.807      ;
; 17.125 ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.072     ; 2.805      ;
; 17.141 ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.788      ;
; 17.149 ; seg_led:u_seg_led|clk_cnt[1]        ; seg_led:u_seg_led|dri_clk           ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.780      ;
; 17.170 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.759      ;
; 17.242 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.687      ;
; 17.274 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.655      ;
; 17.279 ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.072     ; 2.651      ;
; 17.281 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.648      ;
; 17.295 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.634      ;
; 17.296 ; seg_led:u_seg_led|clk_cnt[3]        ; seg_led:u_seg_led|dri_clk           ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.633      ;
; 17.326 ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.603      ;
; 17.331 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.598      ;
; 17.376 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.072     ; 2.554      ;
; 17.378 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.072     ; 2.552      ;
; 17.400 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.529      ;
; 17.400 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.529      ;
; 17.407 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.522      ;
; 17.439 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.490      ;
; 17.467 ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.462      ;
; 17.494 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.435      ;
; 17.528 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.392      ;
; 17.533 ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.387      ;
; 17.535 ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.385      ;
; 17.541 ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.379      ;
; 17.543 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.386      ;
; 17.543 ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.377      ;
; 17.556 ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.373      ;
; 17.565 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.364      ;
; 17.576 ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.344      ;
; 17.578 ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.342      ;
; 17.581 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.348      ;
; 17.589 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.331      ;
; 17.589 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.331      ;
; 17.592 ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.337      ;
; 17.620 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.309      ;
; 17.652 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.277      ;
; 17.669 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.260      ;
; 17.682 ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.247      ;
; 17.689 ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.231      ;
; 17.697 ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.223      ;
; 17.698 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.231      ;
; 17.707 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.222      ;
; 17.748 ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.172      ;
; 17.749 ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.171      ;
; 17.751 ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.169      ;
; 17.786 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.143      ;
; 17.821 ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.099      ;
; 17.821 ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.099      ;
; 17.823 ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.082     ; 2.097      ;
; 17.825 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.104      ;
; 17.889 ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.040      ;
; 17.908 ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.021      ;
; 17.911 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.018      ;
; 17.912 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.073     ; 2.017      ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                                                                        ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.089 ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk       ; sys_clk     ; 0.000        ; 2.418      ; 2.794      ;
; -0.036 ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk ; sys_clk     ; 0.000        ; 2.391      ; 2.820      ;
; 0.221  ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk ; sys_clk     ; -0.500       ; 2.391      ; 2.577      ;
; 0.222  ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk       ; sys_clk     ; -0.500       ; 2.418      ; 2.605      ;
; 0.401  ; seg_led:u_seg_led|clk_cnt[3]        ; seg_led:u_seg_led|clk_cnt[3]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; seg_led:u_seg_led|clk_cnt[2]        ; seg_led:u_seg_led|clk_cnt[2]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; seg_led:u_seg_led|clk_cnt[1]        ; seg_led:u_seg_led|clk_cnt[1]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.416  ; seg_led:u_seg_led|clk_cnt[0]        ; seg_led:u_seg_led|clk_cnt[0]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 0.684      ;
; 0.464  ; seg_led:u_seg_led|clk_cnt[2]        ; seg_led:u_seg_led|clk_cnt[3]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 0.732      ;
; 0.464  ; seg_led:u_seg_led|clk_cnt[2]        ; seg_led:u_seg_led|clk_cnt[0]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 0.732      ;
; 0.474  ; seg_led:u_seg_led|clk_cnt[0]        ; seg_led:u_seg_led|clk_cnt[1]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 0.742      ;
; 0.484  ; seg_led:u_seg_led|clk_cnt[3]        ; seg_led:u_seg_led|clk_cnt[2]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 0.752      ;
; 0.693  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 0.961      ;
; 0.693  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 0.961      ;
; 0.697  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 0.965      ;
; 0.698  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 0.966      ;
; 0.704  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 0.972      ;
; 0.704  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 0.972      ;
; 0.711  ; seg_led:u_seg_led|clk_cnt[0]        ; seg_led:u_seg_led|clk_cnt[3]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 0.979      ;
; 0.712  ; seg_led:u_seg_led|clk_cnt[0]        ; seg_led:u_seg_led|clk_cnt[2]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 0.980      ;
; 0.714  ; seg_led:u_seg_led|clk_cnt[1]        ; seg_led:u_seg_led|clk_cnt[2]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 0.982      ;
; 0.716  ; seg_led:u_seg_led|clk_cnt[1]        ; seg_led:u_seg_led|clk_cnt[3]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 0.984      ;
; 0.724  ; seg_led:u_seg_led|clk_cnt[3]        ; seg_led:u_seg_led|clk_cnt[0]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 0.992      ;
; 0.741  ; seg_led:u_seg_led|clk_cnt[1]        ; seg_led:u_seg_led|clk_cnt[0]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.009      ;
; 0.963  ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.231      ;
; 0.997  ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.265      ;
; 1.016  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.284      ;
; 1.017  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.285      ;
; 1.017  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.285      ;
; 1.031  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.299      ;
; 1.045  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.313      ;
; 1.114  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.382      ;
; 1.118  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.386      ;
; 1.119  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.387      ;
; 1.123  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.391      ;
; 1.138  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.406      ;
; 1.148  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.416      ;
; 1.151  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.419      ;
; 1.167  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.435      ;
; 1.236  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.504      ;
; 1.242  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.510      ;
; 1.243  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.511      ;
; 1.270  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.538      ;
; 1.270  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.538      ;
; 1.273  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.541      ;
; 1.299  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.072      ; 1.566      ;
; 1.299  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.072      ; 1.566      ;
; 1.299  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.072      ; 1.566      ;
; 1.300  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.072      ; 1.567      ;
; 1.307  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.575      ;
; 1.317  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.072      ; 1.584      ;
; 1.317  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.072      ; 1.584      ;
; 1.317  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.072      ; 1.584      ;
; 1.318  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.072      ; 1.585      ;
; 1.342  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.610      ;
; 1.343  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.611      ;
; 1.345  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.613      ;
; 1.346  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.614      ;
; 1.363  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.631      ;
; 1.364  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.632      ;
; 1.381  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.649      ;
; 1.388  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.656      ;
; 1.392  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.660      ;
; 1.449  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 1.726      ;
; 1.453  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.721      ;
; 1.455  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 1.732      ;
; 1.458  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.726      ;
; 1.467  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 1.744      ;
; 1.470  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 1.747      ;
; 1.473  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 1.750      ;
; 1.484  ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.752      ;
; 1.485  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.753      ;
; 1.487  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 1.764      ;
; 1.537  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 1.814      ;
; 1.552  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 1.829      ;
; 1.582  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.850      ;
; 1.596  ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 1.873      ;
; 1.609  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 1.886      ;
; 1.622  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.890      ;
; 1.622  ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.890      ;
; 1.624  ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.892      ;
; 1.624  ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.892      ;
; 1.659  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 1.936      ;
; 1.674  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 1.951      ;
; 1.677  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.945      ;
; 1.678  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.946      ;
; 1.680  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.948      ;
; 1.681  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.949      ;
; 1.699  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 1.976      ;
; 1.706  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.974      ;
; 1.713  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 1.981      ;
; 1.714  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 1.991      ;
; 1.741  ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 2.018      ;
; 1.744  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 2.012      ;
; 1.749  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 2.026      ;
; 1.754  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.082      ; 2.031      ;
; 1.806  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 2.074      ;
; 1.807  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 2.075      ;
; 1.809  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 2.077      ;
; 1.810  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.073      ; 2.078      ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'u_vga_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                             ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; 0.400 ; vga_display:u_vga_display|cur_len[0]          ; vga_display:u_vga_display|cur_len[0]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; vga_display:u_vga_display|die                 ; vga_display:u_vga_display|die                 ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; key_debounce:u_right|key_value                ; key_debounce:u_right|key_value                ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; key_debounce:u_up|key_value                   ; key_debounce:u_up|key_value                   ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; key_debounce:u_down|key_value                 ; key_debounce:u_down|key_value                 ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; key_debounce:u_left|key_value                 ; key_debounce:u_left|key_value                 ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; vga_display:u_vga_display|cur_state.STATE_DIE ; vga_display:u_vga_display|cur_state.STATE_DIE ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.493 ; vga_display:u_vga_display|block_y[4][9]       ; vga_display:u_vga_display|block_y[5][9]       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.760      ;
; 0.608 ; vga_display:u_vga_display|block_y[4][3]       ; vga_display:u_vga_display|block_y[5][3]       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.876      ;
; 0.617 ; vga_display:u_vga_display|block_y[0][9]       ; vga_display:u_vga_display|block_y[0][9]       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.885      ;
; 0.643 ; vga_display:u_vga_display|eated_s             ; vga_display:u_vga_display|cur_len[5]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.912      ;
; 0.643 ; vga_display:u_vga_display|eated_s             ; vga_display:u_vga_display|cur_len[1]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.912      ;
; 0.644 ; vga_display:u_vga_display|eated_s             ; vga_display:u_vga_display|cur_len[3]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.913      ;
; 0.645 ; vga_display:u_vga_display|eated_s             ; vga_display:u_vga_display|cur_len[2]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.914      ;
; 0.662 ; vga_display:u_vga_display|temp_food_x[2]      ; vga_display:u_vga_display|food_x[2]           ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.931      ;
; 0.668 ; vga_display:u_vga_display|temp_food_x[8]      ; vga_display:u_vga_display|food_x[8]           ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.937      ;
; 0.669 ; vga_display:u_vga_display|block_y[4][7]       ; vga_display:u_vga_display|block_y[5][7]       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.936      ;
; 0.686 ; vga_display:u_vga_display|block_y[1][6]       ; vga_display:u_vga_display|block_y[2][6]       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.954      ;
; 0.689 ; vga_display:u_vga_display|div_cnt[27]         ; vga_display:u_vga_display|div_cnt[27]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.958      ;
; 0.689 ; vga_display:u_vga_display|div_cnt[5]          ; vga_display:u_vga_display|div_cnt[5]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; vga_display:u_vga_display|div_cnt[7]          ; vga_display:u_vga_display|div_cnt[7]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; vga_display:u_vga_display|div_cnt[3]          ; vga_display:u_vga_display|div_cnt[3]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.958      ;
; 0.692 ; vga_display:u_vga_display|div_cnt[25]         ; vga_display:u_vga_display|div_cnt[25]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.961      ;
; 0.692 ; vga_display:u_vga_display|div_cnt[30]         ; vga_display:u_vga_display|div_cnt[30]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.961      ;
; 0.692 ; vga_display:u_vga_display|div_cnt[29]         ; vga_display:u_vga_display|div_cnt[29]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.961      ;
; 0.694 ; vga_display:u_vga_display|div_cnt[24]         ; vga_display:u_vga_display|div_cnt[24]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.963      ;
; 0.694 ; vga_display:u_vga_display|div_cnt[1]          ; vga_display:u_vga_display|div_cnt[1]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.962      ;
; 0.695 ; vga_display:u_vga_display|div_cnt[31]         ; vga_display:u_vga_display|div_cnt[31]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.964      ;
; 0.695 ; vga_display:u_vga_display|div_cnt[26]         ; vga_display:u_vga_display|div_cnt[26]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.964      ;
; 0.695 ; vga_display:u_vga_display|div_cnt[6]          ; vga_display:u_vga_display|div_cnt[6]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; vga_display:u_vga_display|div_cnt[4]          ; vga_display:u_vga_display|div_cnt[4]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; vga_display:u_vga_display|div_cnt[28]         ; vga_display:u_vga_display|div_cnt[28]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.965      ;
; 0.699 ; vga_display:u_vga_display|temp_food_x[7]      ; vga_display:u_vga_display|food_x[7]           ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.968      ;
; 0.699 ; vga_display:u_vga_display|div_cnt[32]         ; vga_display:u_vga_display|div_cnt[32]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.968      ;
; 0.703 ; vga_display:u_vga_display|div_cnt[23]         ; vga_display:u_vga_display|div_cnt[23]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.972      ;
; 0.703 ; vga_display:u_vga_display|div_cnt[11]         ; vga_display:u_vga_display|div_cnt[11]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.972      ;
; 0.704 ; key_debounce:u_down|delay_cnt[22]             ; key_debounce:u_down|delay_cnt[22]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; key_debounce:u_right|delay_cnt[22]            ; key_debounce:u_right|delay_cnt[22]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; key_debounce:u_right|delay_cnt[6]             ; key_debounce:u_right|delay_cnt[6]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; vga_display:u_vga_display|div_cnt[21]         ; vga_display:u_vga_display|div_cnt[21]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; vga_display:u_vga_display|div_cnt[19]         ; vga_display:u_vga_display|div_cnt[19]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; vga_display:u_vga_display|div_cnt[13]         ; vga_display:u_vga_display|div_cnt[13]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.973      ;
; 0.705 ; key_debounce:u_up|delay_cnt[6]                ; key_debounce:u_up|delay_cnt[6]                ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; key_debounce:u_up|delay_cnt[22]               ; key_debounce:u_up|delay_cnt[22]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; key_debounce:u_down|delay_cnt[6]              ; key_debounce:u_down|delay_cnt[6]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; key_debounce:u_down|delay_cnt[16]             ; key_debounce:u_down|delay_cnt[16]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; key_debounce:u_right|delay_cnt[14]            ; key_debounce:u_right|delay_cnt[14]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; key_debounce:u_right|delay_cnt[15]            ; key_debounce:u_right|delay_cnt[15]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; key_debounce:u_right|delay_cnt[16]            ; key_debounce:u_right|delay_cnt[16]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; key_debounce:u_right|delay_cnt[13]            ; key_debounce:u_right|delay_cnt[13]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; key_debounce:u_right|delay_cnt[5]             ; key_debounce:u_right|delay_cnt[5]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; key_debounce:u_right|delay_cnt[3]             ; key_debounce:u_right|delay_cnt[3]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; key_debounce:u_right|delay_cnt[2]             ; key_debounce:u_right|delay_cnt[2]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; key_debounce:u_left|delay_cnt[6]              ; key_debounce:u_left|delay_cnt[6]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; key_debounce:u_left|delay_cnt[22]             ; key_debounce:u_left|delay_cnt[22]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; vga_display:u_vga_display|div_cnt[9]          ; vga_display:u_vga_display|div_cnt[9]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.974      ;
; 0.706 ; key_debounce:u_up|delay_cnt[5]                ; key_debounce:u_up|delay_cnt[5]                ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_debounce:u_up|delay_cnt[2]                ; key_debounce:u_up|delay_cnt[2]                ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_debounce:u_up|delay_cnt[3]                ; key_debounce:u_up|delay_cnt[3]                ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_debounce:u_up|delay_cnt[14]               ; key_debounce:u_up|delay_cnt[14]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_debounce:u_up|delay_cnt[13]               ; key_debounce:u_up|delay_cnt[13]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_debounce:u_up|delay_cnt[15]               ; key_debounce:u_up|delay_cnt[15]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_debounce:u_up|delay_cnt[16]               ; key_debounce:u_up|delay_cnt[16]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; vga_display:u_vga_display|score[6]            ; vga_display:u_vga_display|score[6]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_debounce:u_down|delay_cnt[2]              ; key_debounce:u_down|delay_cnt[2]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_debounce:u_down|delay_cnt[3]              ; key_debounce:u_down|delay_cnt[3]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_debounce:u_down|delay_cnt[5]              ; key_debounce:u_down|delay_cnt[5]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_debounce:u_down|delay_cnt[13]             ; key_debounce:u_down|delay_cnt[13]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_debounce:u_down|delay_cnt[14]             ; key_debounce:u_down|delay_cnt[14]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_debounce:u_down|delay_cnt[15]             ; key_debounce:u_down|delay_cnt[15]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_debounce:u_down|delay_cnt[18]             ; key_debounce:u_down|delay_cnt[18]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; key_debounce:u_down|delay_cnt[19]             ; key_debounce:u_down|delay_cnt[19]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; key_debounce:u_down|delay_cnt[21]             ; key_debounce:u_down|delay_cnt[21]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; key_debounce:u_down|delay_cnt[29]             ; key_debounce:u_down|delay_cnt[29]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; key_debounce:u_right|delay_cnt[29]            ; key_debounce:u_right|delay_cnt[29]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; key_debounce:u_right|delay_cnt[21]            ; key_debounce:u_right|delay_cnt[21]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; key_debounce:u_right|delay_cnt[19]            ; key_debounce:u_right|delay_cnt[19]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; key_debounce:u_right|delay_cnt[18]            ; key_debounce:u_right|delay_cnt[18]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; key_debounce:u_right|delay_cnt[12]            ; key_debounce:u_right|delay_cnt[12]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; key_debounce:u_right|delay_cnt[11]            ; key_debounce:u_right|delay_cnt[11]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; key_debounce:u_right|delay_cnt[10]            ; key_debounce:u_right|delay_cnt[10]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; key_debounce:u_right|delay_cnt[4]             ; key_debounce:u_right|delay_cnt[4]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; key_debounce:u_left|delay_cnt[2]              ; key_debounce:u_left|delay_cnt[2]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_debounce:u_left|delay_cnt[3]              ; key_debounce:u_left|delay_cnt[3]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_debounce:u_left|delay_cnt[5]              ; key_debounce:u_left|delay_cnt[5]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_debounce:u_left|delay_cnt[13]             ; key_debounce:u_left|delay_cnt[13]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_debounce:u_left|delay_cnt[14]             ; key_debounce:u_left|delay_cnt[14]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_debounce:u_left|delay_cnt[15]             ; key_debounce:u_left|delay_cnt[15]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_debounce:u_left|delay_cnt[16]             ; key_debounce:u_left|delay_cnt[16]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; vga_display:u_vga_display|div_cnt[14]         ; vga_display:u_vga_display|div_cnt[14]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.975      ;
; 0.707 ; key_debounce:u_up|delay_cnt[4]                ; key_debounce:u_up|delay_cnt[4]                ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; key_debounce:u_up|delay_cnt[10]               ; key_debounce:u_up|delay_cnt[10]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; key_debounce:u_up|delay_cnt[11]               ; key_debounce:u_up|delay_cnt[11]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; key_debounce:u_up|delay_cnt[12]               ; key_debounce:u_up|delay_cnt[12]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; key_debounce:u_up|delay_cnt[18]               ; key_debounce:u_up|delay_cnt[18]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; key_debounce:u_up|delay_cnt[19]               ; key_debounce:u_up|delay_cnt[19]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; key_debounce:u_up|delay_cnt[29]               ; key_debounce:u_up|delay_cnt[29]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; key_debounce:u_up|delay_cnt[21]               ; key_debounce:u_up|delay_cnt[21]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; vga_display:u_vga_display|score[5]            ; vga_display:u_vga_display|score[5]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; vga_display:u_vga_display|score[4]            ; vga_display:u_vga_display|score[4]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.975      ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'remote_rcv:u_remote_rcv|div_clk'                                                                                                                                                                 ;
+-------+----------------------------------------------------+----------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.402 ; remote_rcv:u_remote_rcv|judge_flag                 ; remote_rcv:u_remote_rcv|judge_flag                 ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; remote_rcv:u_remote_rcv|cur_state.st_idle          ; remote_rcv:u_remote_rcv|cur_state.st_idle          ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; remote_rcv:u_remote_rcv|cur_state.st_repeat_code   ; remote_rcv:u_remote_rcv|cur_state.st_repeat_code   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; remote_rcv:u_remote_rcv|data_temp[15]              ; remote_rcv:u_remote_rcv|data_temp[15]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; remote_rcv:u_remote_rcv|cur_state.st_rec_data      ; remote_rcv:u_remote_rcv|cur_state.st_rec_data      ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.457 ; remote_rcv:u_remote_rcv|cur_state.st_idle          ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 0.724      ;
; 0.479 ; remote_rcv:u_remote_rcv|error_en                   ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 0.746      ;
; 0.485 ; remote_rcv:u_remote_rcv|time_cnt[7]                ; remote_rcv:u_remote_rcv|time_cnt[7]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 0.752      ;
; 0.492 ; remote_rcv:u_remote_rcv|data_cnt[5]                ; remote_rcv:u_remote_rcv|data_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 0.759      ;
; 0.652 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[0]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 0.919      ;
; 0.655 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[1]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 0.922      ;
; 0.655 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[10]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 0.922      ;
; 0.660 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[9]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 0.927      ;
; 0.695 ; remote_rcv:u_remote_rcv|data_cnt[2]                ; remote_rcv:u_remote_rcv|data_cnt[2]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 0.962      ;
; 0.698 ; remote_rcv:u_remote_rcv|data_temp[10]              ; remote_rcv:u_remote_rcv|data_temp[9]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 0.965      ;
; 0.700 ; remote_rcv:u_remote_rcv|data_temp[15]              ; remote_rcv:u_remote_rcv|data_temp[14]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.071      ; 0.966      ;
; 0.717 ; remote_rcv:u_remote_rcv|data_temp[7]               ; remote_rcv:u_remote_rcv|data_temp[6]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.071      ; 0.983      ;
; 0.717 ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 0.984      ;
; 0.717 ; remote_rcv:u_remote_rcv|data_cnt[4]                ; remote_rcv:u_remote_rcv|data_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 0.984      ;
; 0.719 ; remote_rcv:u_remote_rcv|data_temp[2]               ; remote_rcv:u_remote_rcv|data_temp[1]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 0.986      ;
; 0.720 ; remote_rcv:u_remote_rcv|data_cnt[0]                ; remote_rcv:u_remote_rcv|data_cnt[0]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 0.987      ;
; 0.724 ; remote_rcv:u_remote_rcv|time_cnt[6]                ; remote_rcv:u_remote_rcv|time_cnt[6]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 0.991      ;
; 0.727 ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 0.994      ;
; 0.727 ; remote_rcv:u_remote_rcv|time_done                  ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 0.994      ;
; 0.737 ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|time_done                  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.004      ;
; 0.743 ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.010      ;
; 0.754 ; remote_rcv:u_remote_rcv|data_temp[8]               ; remote_rcv:u_remote_rcv|data_temp[7]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.049      ; 0.998      ;
; 0.757 ; remote_rcv:u_remote_rcv|time_cnt[0]                ; remote_rcv:u_remote_rcv|time_cnt[0]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.024      ;
; 0.764 ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|error_en                   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.031      ;
; 0.774 ; remote_rcv:u_remote_rcv|cur_state.st_idle          ; remote_rcv:u_remote_rcv|time_cnt_clr               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.041      ;
; 0.812 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[12]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.079      ;
; 0.812 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[9]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.079      ;
; 0.816 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[4]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.083      ;
; 0.821 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[10]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.088      ;
; 0.822 ; remote_rcv:u_remote_rcv|data_temp[3]               ; remote_rcv:u_remote_rcv|data_temp[2]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.089      ;
; 0.822 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[1]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.089      ;
; 0.822 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[2]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.089      ;
; 0.825 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[3]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.092      ;
; 0.826 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[0]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.093      ;
; 0.845 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[2]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.112      ;
; 0.857 ; remote_rcv:u_remote_rcv|data_temp[5]               ; remote_rcv:u_remote_rcv|data_temp[4]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.124      ;
; 0.862 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[3]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.129      ;
; 0.870 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[12]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.137      ;
; 0.873 ; remote_rcv:u_remote_rcv|data_temp[13]              ; remote_rcv:u_remote_rcv|data_temp[12]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.140      ;
; 0.877 ; remote_rcv:u_remote_rcv|data_temp[1]               ; remote_rcv:u_remote_rcv|data_temp[0]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.144      ;
; 0.883 ; remote_rcv:u_remote_rcv|data_cnt[3]                ; remote_rcv:u_remote_rcv|data_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.150      ;
; 0.883 ; remote_rcv:u_remote_rcv|data_cnt[1]                ; remote_rcv:u_remote_rcv|data_cnt[1]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.150      ;
; 0.887 ; remote_rcv:u_remote_rcv|data_temp[4]               ; remote_rcv:u_remote_rcv|data_temp[3]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.154      ;
; 0.895 ; remote_rcv:u_remote_rcv|time_cnt[2]                ; remote_rcv:u_remote_rcv|time_cnt[2]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.162      ;
; 0.902 ; remote_rcv:u_remote_rcv|time_cnt[1]                ; remote_rcv:u_remote_rcv|time_cnt[1]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.169      ;
; 0.946 ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.073      ; 1.214      ;
; 0.974 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[6]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.049      ; 1.218      ;
; 0.989 ; remote_rcv:u_remote_rcv|cur_state.st_repeat_code   ; remote_rcv:u_remote_rcv|time_cnt_clr               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.256      ;
; 1.014 ; remote_rcv:u_remote_rcv|data_cnt[2]                ; remote_rcv:u_remote_rcv|data_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.281      ;
; 1.015 ; remote_rcv:u_remote_rcv|data_cnt[0]                ; remote_rcv:u_remote_rcv|data_cnt[1]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.282      ;
; 1.019 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[14]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.049      ; 1.263      ;
; 1.029 ; remote_rcv:u_remote_rcv|data_cnt[2]                ; remote_rcv:u_remote_rcv|data_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; remote_rcv:u_remote_rcv|data_cnt[0]                ; remote_rcv:u_remote_rcv|data_cnt[2]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.297      ;
; 1.036 ; remote_rcv:u_remote_rcv|data_cnt[4]                ; remote_rcv:u_remote_rcv|data_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.303      ;
; 1.041 ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|time_cnt[6]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.308      ;
; 1.043 ; remote_rcv:u_remote_rcv|time_cnt[6]                ; remote_rcv:u_remote_rcv|time_cnt[7]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.310      ;
; 1.046 ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.313      ;
; 1.055 ; remote_rcv:u_remote_rcv|time_cnt[0]                ; remote_rcv:u_remote_rcv|time_cnt[1]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.322      ;
; 1.061 ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|time_cnt[6]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.328      ;
; 1.067 ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.334      ;
; 1.070 ; remote_rcv:u_remote_rcv|time_cnt[0]                ; remote_rcv:u_remote_rcv|time_cnt[2]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.337      ;
; 1.077 ; remote_rcv:u_remote_rcv|cur_state.st_repeat_code   ; remote_rcv:u_remote_rcv|cur_state.st_idle          ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.344      ;
; 1.112 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[7]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.049      ; 1.356      ;
; 1.127 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[14]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.049      ; 1.371      ;
; 1.129 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[6]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.049      ; 1.373      ;
; 1.129 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[7]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.049      ; 1.373      ;
; 1.136 ; remote_rcv:u_remote_rcv|data_cnt[2]                ; remote_rcv:u_remote_rcv|data_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.403      ;
; 1.137 ; remote_rcv:u_remote_rcv|data_cnt[0]                ; remote_rcv:u_remote_rcv|data_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.404      ;
; 1.139 ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|time_cnt[7]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.406      ;
; 1.143 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|cur_state.st_repeat_code   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.079      ; 1.417      ;
; 1.148 ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ; remote_rcv:u_remote_rcv|cur_state.st_idle          ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.415      ;
; 1.152 ; remote_rcv:u_remote_rcv|data_cnt[0]                ; remote_rcv:u_remote_rcv|data_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.419      ;
; 1.168 ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|time_cnt[7]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.435      ;
; 1.174 ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.441      ;
; 1.177 ; remote_rcv:u_remote_rcv|time_cnt[0]                ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.444      ;
; 1.188 ; remote_rcv:u_remote_rcv|time_done                  ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.071      ; 1.454      ;
; 1.189 ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|time_cnt[6]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.456      ;
; 1.192 ; remote_rcv:u_remote_rcv|time_cnt[0]                ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.459      ;
; 1.199 ; remote_rcv:u_remote_rcv|time_cnt[2]                ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.466      ;
; 1.229 ; remote_rcv:u_remote_rcv|data_cnt[3]                ; remote_rcv:u_remote_rcv|data_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.496      ;
; 1.229 ; remote_rcv:u_remote_rcv|data_cnt[1]                ; remote_rcv:u_remote_rcv|data_cnt[2]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.496      ;
; 1.245 ; remote_rcv:u_remote_rcv|data_temp[5]               ; remote_rcv:u_remote_rcv|data[5]                    ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.039      ; 1.479      ;
; 1.253 ; remote_rcv:u_remote_rcv|time_cnt[1]                ; remote_rcv:u_remote_rcv|time_cnt[2]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.520      ;
; 1.258 ; remote_rcv:u_remote_rcv|data_cnt[1]                ; remote_rcv:u_remote_rcv|data_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.525      ;
; 1.258 ; remote_rcv:u_remote_rcv|data_cnt[3]                ; remote_rcv:u_remote_rcv|data_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.525      ;
; 1.259 ; remote_rcv:u_remote_rcv|data_cnt[0]                ; remote_rcv:u_remote_rcv|data_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.526      ;
; 1.270 ; remote_rcv:u_remote_rcv|time_cnt[2]                ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.537      ;
; 1.289 ; remote_rcv:u_remote_rcv|time_cnt[1]                ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.556      ;
; 1.296 ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|time_cnt[7]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.563      ;
; 1.299 ; remote_rcv:u_remote_rcv|time_cnt[0]                ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.566      ;
; 1.314 ; remote_rcv:u_remote_rcv|time_cnt[0]                ; remote_rcv:u_remote_rcv|time_cnt[6]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.581      ;
; 1.320 ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ; remote_rcv:u_remote_rcv|time_cnt_clr               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.587      ;
; 1.321 ; remote_rcv:u_remote_rcv|time_cnt[2]                ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.072      ; 1.588      ;
; 1.323 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[15]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.049      ; 1.567      ;
+-------+----------------------------------------------------+----------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'seg_led:u_seg_led|dri_clk'                                                                                                                 ;
+-------+-------------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.405 ; seg_led:u_seg_led|cnt_sel[1]  ; seg_led:u_seg_led|cnt_sel[1]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; seg_led:u_seg_led|cnt_sel[2]  ; seg_led:u_seg_led|cnt_sel[2]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.069      ; 0.669      ;
; 0.420 ; seg_led:u_seg_led|cnt_sel[0]  ; seg_led:u_seg_led|cnt_sel[0]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.069      ; 0.684      ;
; 0.480 ; seg_led:u_seg_led|cnt_sel[2]  ; seg_led:u_seg_led|cnt_sel[1]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.069      ; 0.744      ;
; 0.481 ; seg_led:u_seg_led|cnt_sel[2]  ; seg_led:u_seg_led|cnt_sel[0]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.069      ; 0.745      ;
; 0.491 ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|seg_led[2]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.756      ;
; 0.492 ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|seg_led[3]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.757      ;
; 0.493 ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|seg_led[0]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.758      ;
; 0.498 ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|seg_led[6]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.763      ;
; 0.498 ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|seg_led[1]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.763      ;
; 0.513 ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|seg_led[5]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.778      ;
; 0.514 ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|seg_led[4]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.779      ;
; 0.600 ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.487      ; 1.282      ;
; 0.615 ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.487      ; 1.297      ;
; 0.626 ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|seg_led[4]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.891      ;
; 0.627 ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|seg_led[3]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.892      ;
; 0.627 ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|seg_led[0]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.892      ;
; 0.628 ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|seg_led[5]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.893      ;
; 0.630 ; seg_led:u_seg_led|num[18]     ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.071      ; 0.896      ;
; 0.633 ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|seg_led[1]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.898      ;
; 0.634 ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|seg_led[6]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.899      ;
; 0.645 ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|seg_led[2]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.910      ;
; 0.683 ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.086      ; 0.964      ;
; 0.684 ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.086      ; 0.965      ;
; 0.691 ; seg_led:u_seg_led|num[22]     ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.956      ;
; 0.697 ; seg_led:u_seg_led|cnt0[1]     ; seg_led:u_seg_led|cnt0[1]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.962      ;
; 0.697 ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.962      ;
; 0.698 ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.963      ;
; 0.698 ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.963      ;
; 0.698 ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.963      ;
; 0.701 ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.966      ;
; 0.709 ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.974      ;
; 0.712 ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.977      ;
; 0.712 ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.977      ;
; 0.714 ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.487      ; 1.396      ;
; 0.715 ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.980      ;
; 0.723 ; seg_led:u_seg_led|cnt0[0]     ; seg_led:u_seg_led|cnt0[0]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 0.988      ;
; 0.731 ; seg_led:u_seg_led|cnt_sel[0]  ; seg_led:u_seg_led|cnt_sel[2]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.069      ; 0.995      ;
; 0.738 ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.487      ; 1.420      ;
; 0.741 ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.487      ; 1.423      ;
; 0.744 ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|seg_led[5]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.009      ;
; 0.744 ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|seg_led[3]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.009      ;
; 0.745 ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|seg_led[3]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.010      ;
; 0.751 ; seg_led:u_seg_led|cnt_sel[1]  ; seg_led:u_seg_led|cnt_sel[2]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.069      ; 1.015      ;
; 0.754 ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.487      ; 1.436      ;
; 0.765 ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|seg_led[6]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.030      ;
; 0.766 ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|seg_led[6]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.031      ;
; 0.768 ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|seg_led[1]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.033      ;
; 0.768 ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|seg_led[1]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.033      ;
; 0.768 ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|seg_led[4]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.033      ;
; 0.769 ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|seg_led[0]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.034      ;
; 0.769 ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|seg_led[2]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.034      ;
; 0.774 ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|seg_led[0]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.039      ;
; 0.774 ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|seg_led[5]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.039      ;
; 0.784 ; seg_led:u_seg_led|cnt_sel[1]  ; seg_led:u_seg_led|cnt_sel[0]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.069      ; 1.048      ;
; 0.790 ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|seg_led[2]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.055      ;
; 0.791 ; seg_led:u_seg_led|cnt_sel[0]  ; seg_led:u_seg_led|cnt_sel[1]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.069      ; 1.055      ;
; 0.810 ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|seg_led[4]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.075      ;
; 0.836 ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.487      ; 1.518      ;
; 0.847 ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.487      ; 1.529      ;
; 0.850 ; seg_led:u_seg_led|num[16]     ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.071      ; 1.116      ;
; 0.851 ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|flag        ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.486      ; 1.532      ;
; 0.862 ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.487      ; 1.544      ;
; 0.863 ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.487      ; 1.545      ;
; 0.951 ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.487      ; 1.633      ;
; 0.965 ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.487      ; 1.647      ;
; 0.980 ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.487      ; 1.662      ;
; 0.980 ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.487      ; 1.662      ;
; 1.007 ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.086      ; 1.288      ;
; 1.016 ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.281      ;
; 1.017 ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.282      ;
; 1.018 ; seg_led:u_seg_led|cnt0[0]     ; seg_led:u_seg_led|cnt0[1]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.283      ;
; 1.020 ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.285      ;
; 1.021 ; seg_led:u_seg_led|cnt0[1]     ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.286      ;
; 1.022 ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.287      ;
; 1.031 ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.296      ;
; 1.031 ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.296      ;
; 1.032 ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.297      ;
; 1.033 ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.298      ;
; 1.033 ; seg_led:u_seg_led|cnt0[0]     ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.298      ;
; 1.035 ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.300      ;
; 1.036 ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.301      ;
; 1.036 ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.301      ;
; 1.049 ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.314      ;
; 1.068 ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.487      ; 1.750      ;
; 1.088 ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.487      ; 1.770      ;
; 1.093 ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.487      ; 1.775      ;
; 1.103 ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.487      ; 1.785      ;
; 1.118 ; seg_led:u_seg_led|cnt0[1]     ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.383      ;
; 1.119 ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.384      ;
; 1.124 ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.389      ;
; 1.130 ; seg_led:u_seg_led|num[23]     ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.066      ; 1.391      ;
; 1.131 ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.396      ;
; 1.136 ; seg_led:u_seg_led|num[20]     ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.066      ; 1.397      ;
; 1.138 ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.403      ;
; 1.139 ; seg_led:u_seg_led|num[21]     ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.066      ; 1.400      ;
; 1.139 ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.404      ;
; 1.140 ; seg_led:u_seg_led|cnt0[0]     ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.405      ;
; 1.142 ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.407      ;
; 1.143 ; seg_led:u_seg_led|cnt0[1]     ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.070      ; 1.408      ;
+-------+-------------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'seg_led:u_seg_led|dri_clk'                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt_sel[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt_sel[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt_sel[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|flag        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[16]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[17]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[18]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[19]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[20]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[21]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[22]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[23]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num_disp[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num_disp[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num_disp[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num_disp[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[5]  ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[13]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[17]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[19]     ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[10]     ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|flag        ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[11]    ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[12]    ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[0]     ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[10]    ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[1]     ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[2]     ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[3]     ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[4]     ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[5]     ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[6]     ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[7]     ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[8]     ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[9]     ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt_sel[0]  ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt_sel[1]  ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt_sel[2]  ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[12]     ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[14]     ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[15]     ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[16]     ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[18]     ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[22]     ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num_disp[0] ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num_disp[1] ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num_disp[2] ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num_disp[3] ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[0]  ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[1]  ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[2]  ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[3]  ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[4]  ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[5]  ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[6]  ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[0]  ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[1]  ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[3]  ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[4]  ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[5]  ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'remote_rcv:u_remote_rcv|div_clk'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_idle          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_rec_data      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_repeat_code   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[13]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[14]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[15]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|error_en                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|judge_flag                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|remote_in_d0               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|remote_in_d1               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt_clr               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_done                  ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[0]                    ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[1]                    ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[2]                    ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[3]                    ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[4]                    ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[5]                    ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[6]                    ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[7]                    ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[0]               ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[10]              ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[11]              ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[12]              ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[13]              ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[1]               ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[2]               ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[3]               ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[4]               ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[5]               ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[8]               ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[9]               ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|remote_in_d0               ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|remote_in_d1               ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[0]                ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[1]                ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[2]                ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[3]                ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[4]                ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[5]                ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[6]                ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[7]                ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|error_en                   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|judge_flag                 ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_done                  ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_idle          ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_repeat_code   ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[0]                ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[1]                ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[2]                ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[3]                ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[4]                ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[5]                ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt_clr               ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_rec_data      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[14]              ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[15]              ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[6]               ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[7]               ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_rec_data      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[14]              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                                                ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; 9.774  ; 9.990        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_clk                                 ;
; 9.774  ; 9.990        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[0]                              ;
; 9.774  ; 9.990        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[10]                             ;
; 9.774  ; 9.990        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[2]                              ;
; 9.774  ; 9.990        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[5]                              ;
; 9.775  ; 9.991        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]                                    ;
; 9.775  ; 9.991        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]                                    ;
; 9.775  ; 9.991        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]                                    ;
; 9.775  ; 9.991        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]                                    ;
; 9.775  ; 9.991        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk                                       ;
; 9.776  ; 9.992        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[11]                             ;
; 9.776  ; 9.992        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[1]                              ;
; 9.776  ; 9.992        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[3]                              ;
; 9.776  ; 9.992        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[4]                              ;
; 9.776  ; 9.992        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[6]                              ;
; 9.776  ; 9.992        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[7]                              ;
; 9.776  ; 9.992        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[8]                              ;
; 9.776  ; 9.992        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[9]                              ;
; 9.821  ; 10.005       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[11]                             ;
; 9.821  ; 10.005       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[1]                              ;
; 9.821  ; 10.005       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[3]                              ;
; 9.821  ; 10.005       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[4]                              ;
; 9.821  ; 10.005       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[6]                              ;
; 9.821  ; 10.005       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[7]                              ;
; 9.821  ; 10.005       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[8]                              ;
; 9.821  ; 10.005       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[9]                              ;
; 9.823  ; 10.007       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]                                    ;
; 9.823  ; 10.007       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]                                    ;
; 9.823  ; 10.007       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]                                    ;
; 9.823  ; 10.007       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]                                    ;
; 9.823  ; 10.007       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk                                       ;
; 9.824  ; 10.008       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_clk                                 ;
; 9.824  ; 10.008       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[0]                              ;
; 9.824  ; 10.008       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[10]                             ;
; 9.824  ; 10.008       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[2]                              ;
; 9.824  ; 10.008       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[5]                              ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[11]|clk                                    ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[1]|clk                                     ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[3]|clk                                     ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[4]|clk                                     ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[6]|clk                                     ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[7]|clk                                     ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[8]|clk                                     ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[9]|clk                                     ;
; 9.955  ; 9.955        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[0]|clk                                        ;
; 9.955  ; 9.955        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[1]|clk                                        ;
; 9.955  ; 9.955        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[2]|clk                                        ;
; 9.955  ; 9.955        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[3]|clk                                        ;
; 9.955  ; 9.955        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|dri_clk|clk                                           ;
; 9.956  ; 9.956        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_clk|clk                                        ;
; 9.956  ; 9.956        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[0]|clk                                     ;
; 9.956  ; 9.956        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[10]|clk                                    ;
; 9.956  ; 9.956        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[2]|clk                                     ;
; 9.956  ; 9.956        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[5]|clk                                     ;
; 9.975  ; 9.975        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o                                                 ;
; 9.979  ; 9.979        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0]                                   ;
; 9.979  ; 9.979        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk                                     ;
; 9.992  ; 9.992        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i                                                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i                                                 ;
; 10.008 ; 10.008       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.021 ; 10.021       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0]                                   ;
; 10.021 ; 10.021       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk                                     ;
; 10.025 ; 10.025       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|o                                                 ;
; 10.043 ; 10.043       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_clk|clk                                        ;
; 10.043 ; 10.043       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[0]|clk                                     ;
; 10.043 ; 10.043       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[10]|clk                                    ;
; 10.043 ; 10.043       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[2]|clk                                     ;
; 10.043 ; 10.043       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[5]|clk                                     ;
; 10.044 ; 10.044       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[0]|clk                                        ;
; 10.044 ; 10.044       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[1]|clk                                        ;
; 10.044 ; 10.044       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[2]|clk                                        ;
; 10.044 ; 10.044       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[3]|clk                                        ;
; 10.044 ; 10.044       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|dri_clk|clk                                           ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[11]|clk                                    ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[1]|clk                                     ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[3]|clk                                     ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[4]|clk                                     ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[6]|clk                                     ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[7]|clk                                     ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[8]|clk                                     ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[9]|clk                                     ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                                                         ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_clk                                 ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[0]                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[10]                             ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[11]                             ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[1]                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[2]                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[3]                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[4]                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[5]                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[6]                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[7]                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[8]                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[9]                              ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'u_vga_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                 ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------+
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[0][2]         ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[0][3]         ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[0][4]         ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[0][5]         ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[0][6]         ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[0][7]         ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[0][8]         ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[0][9]         ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|eated                 ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|food_x[4]             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|food_y[6]             ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[0]                  ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[10]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[11]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[12]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[13]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[14]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[15]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[16]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[17]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[18]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[19]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[1]                  ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[20]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[21]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[22]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[23]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[24]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[25]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[26]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[27]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[28]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[29]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[2]                  ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[30]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[31]                 ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[3]                  ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[4]                  ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[5]                  ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[6]                  ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[7]                  ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[8]                  ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|delay_cnt[9]                  ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|key_reg                       ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_up|key_value                     ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[0][2]         ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[0][3]         ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[0][4]         ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[0][5]         ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[0][6]         ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[0][7]         ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[0][8]         ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[0][9]         ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[3][9]         ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|cur_state.STATE_DOWN  ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|cur_state.STATE_LEFT  ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|cur_state.STATE_RIGHT ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|cur_state.STATE_START ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|cur_state.STATE_UP    ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[0]            ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[1]            ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[2]            ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[3]            ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[4]            ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[5]            ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[6]            ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[7]            ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|food_y[2]             ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|food_y[4]             ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|food_y[5]             ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|food_y[7]             ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|food_y[8]             ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|food_y[9]             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[0]               ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[10]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[11]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[12]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[13]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[14]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[15]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[16]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[17]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[18]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[19]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[1]               ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[20]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[21]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[22]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[23]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[24]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[25]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[26]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[27]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[28]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[29]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[2]               ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[30]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[31]              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[3]               ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[4]               ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+-------------------------------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                       ;
+-----------+---------------------------------+-------+-------+------------+-------------------------------------------------------+
; remote_in ; remote_rcv:u_remote_rcv|div_clk ; 0.940 ; 1.227 ; Rise       ; remote_rcv:u_remote_rcv|div_clk                       ;
; key_down  ; sys_clk                         ; 4.227 ; 4.370 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_left  ; sys_clk                         ; 3.293 ; 3.540 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_right ; sys_clk                         ; 3.516 ; 3.827 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_up    ; sys_clk                         ; 4.062 ; 4.208 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; sys_rst_n ; sys_clk                         ; 6.781 ; 6.896 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+---------------------------------+-------+-------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                         ;
+-----------+---------------------------------+--------+--------+------------+-------------------------------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                       ;
+-----------+---------------------------------+--------+--------+------------+-------------------------------------------------------+
; remote_in ; remote_rcv:u_remote_rcv|div_clk ; -0.567 ; -0.844 ; Rise       ; remote_rcv:u_remote_rcv|div_clk                       ;
; key_down  ; sys_clk                         ; -1.504 ; -1.660 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_left  ; sys_clk                         ; -1.094 ; -1.240 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_right ; sys_clk                         ; -1.184 ; -1.431 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_up    ; sys_clk                         ; -1.638 ; -1.796 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; sys_rst_n ; sys_clk                         ; -2.617 ; -2.702 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+---------------------------------+--------+--------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; Data Port    ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                       ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; seg_led[*]   ; seg_led:u_seg_led|dri_clk ; 7.866 ; 8.013 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[0]  ; seg_led:u_seg_led|dri_clk ; 6.648 ; 6.422 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[1]  ; seg_led:u_seg_led|dri_clk ; 7.021 ; 6.744 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[2]  ; seg_led:u_seg_led|dri_clk ; 7.014 ; 6.755 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[3]  ; seg_led:u_seg_led|dri_clk ; 6.905 ; 6.656 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[4]  ; seg_led:u_seg_led|dri_clk ; 6.741 ; 6.539 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[5]  ; seg_led:u_seg_led|dri_clk ; 6.732 ; 6.533 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[6]  ; seg_led:u_seg_led|dri_clk ; 7.866 ; 8.013 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
; seg_sel[*]   ; seg_led:u_seg_led|dri_clk ; 6.471 ; 6.690 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[0]  ; seg_led:u_seg_led|dri_clk ; 6.285 ; 6.440 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[1]  ; seg_led:u_seg_led|dri_clk ; 6.471 ; 6.690 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[2]  ; seg_led:u_seg_led|dri_clk ; 6.069 ; 6.291 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[3]  ; seg_led:u_seg_led|dri_clk ; 6.102 ; 6.252 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[4]  ; seg_led:u_seg_led|dri_clk ; 6.195 ; 6.378 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[5]  ; seg_led:u_seg_led|dri_clk ; 6.381 ; 6.628 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
; vga_hs       ; sys_clk                   ; 6.004 ; 5.932 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; vga_rgb[*]   ; sys_clk                   ; 9.129 ; 8.834 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[0]  ; sys_clk                   ; 9.119 ; 8.824 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[1]  ; sys_clk                   ; 9.129 ; 8.834 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[2]  ; sys_clk                   ; 9.032 ; 8.752 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[3]  ; sys_clk                   ; 9.052 ; 8.772 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[4]  ; sys_clk                   ; 8.740 ; 8.515 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[5]  ; sys_clk                   ; 8.837 ; 8.618 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[6]  ; sys_clk                   ; 8.837 ; 8.618 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[7]  ; sys_clk                   ; 8.815 ; 8.602 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[8]  ; sys_clk                   ; 8.825 ; 8.612 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[9]  ; sys_clk                   ; 8.869 ; 8.644 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[10] ; sys_clk                   ; 8.856 ; 8.629 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[11] ; sys_clk                   ; 8.069 ; 7.913 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[12] ; sys_clk                   ; 8.778 ; 8.515 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[13] ; sys_clk                   ; 8.778 ; 8.515 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[14] ; sys_clk                   ; 8.830 ; 8.604 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[15] ; sys_clk                   ; 8.820 ; 8.594 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs       ; sys_clk                   ; 6.539 ; 6.358 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; Data Port    ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                       ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; seg_led[*]   ; seg_led:u_seg_led|dri_clk ; 6.370 ; 6.152 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[0]  ; seg_led:u_seg_led|dri_clk ; 6.370 ; 6.152 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[1]  ; seg_led:u_seg_led|dri_clk ; 6.728 ; 6.461 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[2]  ; seg_led:u_seg_led|dri_clk ; 6.722 ; 6.472 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[3]  ; seg_led:u_seg_led|dri_clk ; 6.613 ; 6.373 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[4]  ; seg_led:u_seg_led|dri_clk ; 6.459 ; 6.264 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[5]  ; seg_led:u_seg_led|dri_clk ; 6.451 ; 6.258 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[6]  ; seg_led:u_seg_led|dri_clk ; 7.591 ; 7.732 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
; seg_sel[*]   ; seg_led:u_seg_led|dri_clk ; 5.815 ; 5.988 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[0]  ; seg_led:u_seg_led|dri_clk ; 6.022 ; 6.172 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[1]  ; seg_led:u_seg_led|dri_clk ; 6.201 ; 6.413 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[2]  ; seg_led:u_seg_led|dri_clk ; 5.815 ; 6.030 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[3]  ; seg_led:u_seg_led|dri_clk ; 5.843 ; 5.988 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[4]  ; seg_led:u_seg_led|dri_clk ; 5.936 ; 6.113 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[5]  ; seg_led:u_seg_led|dri_clk ; 6.114 ; 6.352 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
; vga_hs       ; sys_clk                   ; 5.044 ; 4.735 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; vga_rgb[*]   ; sys_clk                   ; 5.001 ; 4.761 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[0]  ; sys_clk                   ; 5.791 ; 5.388 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[1]  ; sys_clk                   ; 5.801 ; 5.398 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[2]  ; sys_clk                   ; 5.707 ; 5.319 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[3]  ; sys_clk                   ; 5.727 ; 5.339 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[4]  ; sys_clk                   ; 5.429 ; 5.092 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[5]  ; sys_clk                   ; 5.739 ; 5.438 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[6]  ; sys_clk                   ; 5.739 ; 5.438 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[7]  ; sys_clk                   ; 5.718 ; 5.422 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[8]  ; sys_clk                   ; 5.728 ; 5.432 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[9]  ; sys_clk                   ; 5.770 ; 5.464 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[10] ; sys_clk                   ; 5.758 ; 5.449 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[11] ; sys_clk                   ; 5.001 ; 4.761 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[12] ; sys_clk                   ; 5.682 ; 5.339 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[13] ; sys_clk                   ; 5.682 ; 5.339 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[14] ; sys_clk                   ; 5.731 ; 5.425 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[15] ; sys_clk                   ; 5.721 ; 5.415 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs       ; sys_clk                   ; 4.964 ; 4.620 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                              ;
+-------------------------------------------------------+---------+---------------+
; Clock                                                 ; Slack   ; End Point TNS ;
+-------------------------------------------------------+---------+---------------+
; seg_led:u_seg_led|dri_clk                             ; -19.428 ; -348.971      ;
; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; -1.896  ; -10.615       ;
; remote_rcv:u_remote_rcv|div_clk                       ; -0.872  ; -26.283       ;
; sys_clk                                               ; 0.250   ; 0.000         ;
+-------------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                              ;
+-------------------------------------------------------+--------+---------------+
; Clock                                                 ; Slack  ; End Point TNS ;
+-------------------------------------------------------+--------+---------------+
; sys_clk                                               ; -0.213 ; -0.423        ;
; seg_led:u_seg_led|dri_clk                             ; 0.185  ; 0.000         ;
; remote_rcv:u_remote_rcv|div_clk                       ; 0.186  ; 0.000         ;
; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.186  ; 0.000         ;
+-------------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                               ;
+-------------------------------------------------------+--------+---------------+
; Clock                                                 ; Slack  ; End Point TNS ;
+-------------------------------------------------------+--------+---------------+
; seg_led:u_seg_led|dri_clk                             ; -1.000 ; -57.000       ;
; remote_rcv:u_remote_rcv|div_clk                       ; -1.000 ; -49.000       ;
; sys_clk                                               ; 9.435  ; 0.000         ;
; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 19.795 ; 0.000         ;
+-------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'seg_led:u_seg_led|dri_clk'                                                                                                                                                ;
+---------+-------------------------------------+---------------------------+-------------------------------------------------------+---------------------------+--------------+------------+------------+
; Slack   ; From Node                           ; To Node                   ; Launch Clock                                          ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------+---------------------------+-------------------------------------------------------+---------------------------+--------------+------------+------------+
; -19.428 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.048      ; 20.883     ;
; -19.425 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.048      ; 20.880     ;
; -19.361 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.048      ; 20.816     ;
; -19.358 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.048      ; 20.813     ;
; -19.343 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.048      ; 20.798     ;
; -19.340 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.048      ; 20.795     ;
; -18.969 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[6]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.047      ; 20.423     ;
; -18.956 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.049      ; 20.412     ;
; -18.922 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.048      ; 20.377     ;
; -18.909 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.049      ; 20.365     ;
; -18.902 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[6]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.047      ; 20.356     ;
; -18.884 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[6]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.047      ; 20.338     ;
; -18.875 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.048      ; 20.330     ;
; -18.667 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[4]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.048      ; 20.122     ;
; -18.600 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[4]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.048      ; 20.055     ;
; -18.586 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.038      ; 20.031     ;
; -18.582 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[4]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.048      ; 20.037     ;
; -18.552 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.038      ; 19.997     ;
; -18.539 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.038      ; 19.984     ;
; -18.505 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.038      ; 19.950     ;
; -18.351 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[6]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.047      ; 19.805     ;
; -18.049 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[4]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.048      ; 19.504     ;
; -17.971 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.040      ; 19.418     ;
; -17.968 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.040      ; 19.415     ;
; -17.937 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.039      ; 19.383     ;
; -17.934 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.039      ; 19.380     ;
; -17.916 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.039      ; 19.362     ;
; -17.913 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.039      ; 19.359     ;
; -17.853 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.039      ; 19.299     ;
; -17.850 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.039      ; 19.296     ;
; -17.841 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.039      ; 19.287     ;
; -17.838 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.039      ; 19.284     ;
; -17.650 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[3]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.030      ; 19.087     ;
; -17.606 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[3]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.030      ; 19.043     ;
; -17.601 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.029      ; 19.037     ;
; -17.598 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.029      ; 19.034     ;
; -17.595 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[3]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.030      ; 19.032     ;
; -17.567 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.029      ; 19.003     ;
; -17.564 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.029      ; 19.000     ;
; -17.554 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[2]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.030      ; 18.991     ;
; -17.529 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[1]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.030      ; 18.966     ;
; -17.510 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[2]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.030      ; 18.947     ;
; -17.499 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[2]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.030      ; 18.936     ;
; -17.485 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[1]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.030      ; 18.922     ;
; -17.474 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[1]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.030      ; 18.911     ;
; -17.325 ; vga_display:u_vga_display|score[12] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.038      ; 18.770     ;
; -17.323 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[10] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.258      ; 18.988     ;
; -17.289 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[10] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.257      ; 18.953     ;
; -17.278 ; vga_display:u_vga_display|score[12] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.038      ; 18.723     ;
; -17.268 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[10] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.257      ; 18.932     ;
; -17.258 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[8]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.044      ; 18.709     ;
; -17.224 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[8]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.043      ; 18.674     ;
; -17.205 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[10] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.257      ; 18.869     ;
; -17.203 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[8]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.043      ; 18.653     ;
; -17.193 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[10] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.257      ; 18.857     ;
; -17.140 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[8]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.043      ; 18.590     ;
; -17.128 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[8]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.043      ; 18.578     ;
; -17.038 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.023      ; 18.468     ;
; -17.004 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.023      ; 18.434     ;
; -16.996 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[3]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.030      ; 18.433     ;
; -16.900 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[2]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.030      ; 18.337     ;
; -16.875 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[1]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.030      ; 18.312     ;
; -16.843 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[6]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.048      ; 18.298     ;
; -16.836 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.033      ; 18.276     ;
; -16.807 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[13] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.251      ; 18.465     ;
; -16.795 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.033      ; 18.235     ;
; -16.780 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.033      ; 18.220     ;
; -16.773 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[13] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.251      ; 18.431     ;
; -16.764 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.034      ; 18.205     ;
; -16.679 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[12] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.023      ; 18.109     ;
; -16.645 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[12] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.023      ; 18.075     ;
; -16.607 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.033      ; 18.047     ;
; -16.605 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[13] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.261      ; 18.273     ;
; -16.590 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[10] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.247      ; 18.244     ;
; -16.564 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[13] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.261      ; 18.232     ;
; -16.549 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[13] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.261      ; 18.217     ;
; -16.541 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[4]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.049      ; 17.997     ;
; -16.533 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[13] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.262      ; 18.202     ;
; -16.525 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[8]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.033      ; 17.965     ;
; -16.477 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[12] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.033      ; 17.917     ;
; -16.436 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[12] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.033      ; 17.876     ;
; -16.430 ; vga_display:u_vga_display|score[14] ; seg_led:u_seg_led|num[14] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.023      ; 17.860     ;
; -16.421 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[12] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.033      ; 17.861     ;
; -16.405 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[12] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.034      ; 17.846     ;
; -16.396 ; vga_display:u_vga_display|score[13] ; seg_led:u_seg_led|num[14] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.023      ; 17.826     ;
; -16.376 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[13] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.261      ; 18.044     ;
; -16.340 ; vga_display:u_vga_display|score[12] ; seg_led:u_seg_led|num[9]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.029      ; 17.776     ;
; -16.337 ; vga_display:u_vga_display|score[12] ; seg_led:u_seg_led|num[11] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.029      ; 17.773     ;
; -16.248 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[12] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.033      ; 17.688     ;
; -16.228 ; vga_display:u_vga_display|score[18] ; seg_led:u_seg_led|num[14] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.033      ; 17.668     ;
; -16.187 ; vga_display:u_vga_display|score[17] ; seg_led:u_seg_led|num[14] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.033      ; 17.627     ;
; -16.172 ; vga_display:u_vga_display|score[16] ; seg_led:u_seg_led|num[14] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.033      ; 17.612     ;
; -16.156 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[14] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.034      ; 17.597     ;
; -16.052 ; vga_display:u_vga_display|score[11] ; seg_led:u_seg_led|num[5]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.038      ; 17.497     ;
; -16.005 ; vga_display:u_vga_display|score[11] ; seg_led:u_seg_led|num[7]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.038      ; 17.450     ;
; -15.999 ; vga_display:u_vga_display|score[19] ; seg_led:u_seg_led|num[14] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.033      ; 17.439     ;
; -15.777 ; vga_display:u_vga_display|score[12] ; seg_led:u_seg_led|num[15] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.023      ; 17.207     ;
; -15.701 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[3]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.031      ; 17.139     ;
; -15.605 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[2]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.031      ; 17.043     ;
; -15.580 ; vga_display:u_vga_display|score[15] ; seg_led:u_seg_led|num[1]  ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 0.500        ; 1.031      ; 17.018     ;
+---------+-------------------------------------+---------------------------+-------------------------------------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'u_vga_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                         ;
+--------+-----------------------------------------+-------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                         ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; -1.896 ; remote_rcv:u_remote_rcv|data[1]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.618      ;
; -1.874 ; remote_rcv:u_remote_rcv|data[7]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.596      ;
; -1.871 ; remote_rcv:u_remote_rcv|data[3]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.593      ;
; -1.853 ; remote_rcv:u_remote_rcv|data[7]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.575      ;
; -1.850 ; remote_rcv:u_remote_rcv|data[3]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.572      ;
; -1.840 ; remote_rcv:u_remote_rcv|data[1]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.562      ;
; -1.829 ; remote_rcv:u_remote_rcv|data[0]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.551      ;
; -1.826 ; remote_rcv:u_remote_rcv|data[6]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.548      ;
; -1.789 ; remote_rcv:u_remote_rcv|data[2]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.511      ;
; -1.786 ; remote_rcv:u_remote_rcv|data[6]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.508      ;
; -1.783 ; remote_rcv:u_remote_rcv|data[1]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.505      ;
; -1.773 ; remote_rcv:u_remote_rcv|data[0]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.495      ;
; -1.761 ; remote_rcv:u_remote_rcv|data[7]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.483      ;
; -1.758 ; remote_rcv:u_remote_rcv|data[3]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.480      ;
; -1.750 ; remote_rcv:u_remote_rcv|data[2]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.472      ;
; -1.749 ; remote_rcv:u_remote_rcv|data[4]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.471      ;
; -1.732 ; remote_rcv:u_remote_rcv|data[5]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.454      ;
; -1.721 ; remote_rcv:u_remote_rcv|data[2]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.443      ;
; -1.716 ; remote_rcv:u_remote_rcv|data[0]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.438      ;
; -1.713 ; remote_rcv:u_remote_rcv|data[6]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.435      ;
; -1.711 ; remote_rcv:u_remote_rcv|data[5]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.433      ;
; -1.711 ; remote_rcv:u_remote_rcv|data[5]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.433      ;
; -1.710 ; remote_rcv:u_remote_rcv|data[7]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.432      ;
; -1.696 ; remote_rcv:u_remote_rcv|data[4]         ; vga_display:u_vga_display|cur_state.STATE_START ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.418      ;
; -1.692 ; remote_rcv:u_remote_rcv|data[3]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.414      ;
; -1.684 ; remote_rcv:u_remote_rcv|data[2]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.406      ;
; -1.683 ; remote_rcv:u_remote_rcv|data[4]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.405      ;
; -1.676 ; remote_rcv:u_remote_rcv|data[2]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.398      ;
; -1.673 ; remote_rcv:u_remote_rcv|data[6]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.395      ;
; -1.649 ; remote_rcv:u_remote_rcv|data[7]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.225     ; 1.361      ;
; -1.646 ; remote_rcv:u_remote_rcv|data[3]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.225     ; 1.358      ;
; -1.644 ; remote_rcv:u_remote_rcv|data[5]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.366      ;
; -1.644 ; remote_rcv:u_remote_rcv|data[7]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.366      ;
; -1.625 ; remote_rcv:u_remote_rcv|data[4]         ; vga_display:u_vga_display|cur_state.STATE_DOWN  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.347      ;
; -1.623 ; remote_rcv:u_remote_rcv|data[3]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.345      ;
; -1.619 ; remote_rcv:u_remote_rcv|data[5]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.341      ;
; -1.616 ; remote_rcv:u_remote_rcv|data[6]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.225     ; 1.328      ;
; -1.611 ; remote_rcv:u_remote_rcv|data[6]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.333      ;
; -1.607 ; remote_rcv:u_remote_rcv|data[0]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.329      ;
; -1.582 ; remote_rcv:u_remote_rcv|data[1]         ; vga_display:u_vga_display|cur_state.STATE_LEFT  ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.304      ;
; -1.561 ; remote_rcv:u_remote_rcv|data[0]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.225     ; 1.273      ;
; -1.532 ; remote_rcv:u_remote_rcv|data[0]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.254      ;
; -1.515 ; remote_rcv:u_remote_rcv|data[1]         ; vga_display:u_vga_display|cur_state.STATE_RIGHT ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.237      ;
; -1.512 ; remote_rcv:u_remote_rcv|data[4]         ; vga_display:u_vga_display|cur_state.STATE_UP    ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.215     ; 1.234      ;
; -1.507 ; remote_rcv:u_remote_rcv|data[5]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.225     ; 1.219      ;
; -1.485 ; remote_rcv:u_remote_rcv|data[2]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.225     ; 1.197      ;
; -1.484 ; remote_rcv:u_remote_rcv|data[1]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.225     ; 1.196      ;
; -1.400 ; remote_rcv:u_remote_rcv|data[4]         ; vga_display:u_vga_display|cur_state.STATE_DIE   ; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.225     ; 1.112      ;
; 31.802 ; vga_driver:u_vga_driver|cnt_v[1]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.034     ; 8.151      ;
; 31.803 ; vga_driver:u_vga_driver|cnt_v[1]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.034     ; 8.150      ;
; 31.875 ; vga_driver:u_vga_driver|cnt_v[0]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.034     ; 8.078      ;
; 31.876 ; vga_driver:u_vga_driver|cnt_v[0]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.034     ; 8.077      ;
; 32.015 ; vga_driver:u_vga_driver|cnt_v[3]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.034     ; 7.938      ;
; 32.016 ; vga_driver:u_vga_driver|cnt_v[3]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.034     ; 7.937      ;
; 32.079 ; vga_driver:u_vga_driver|cnt_h[3]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 7.870      ;
; 32.080 ; vga_driver:u_vga_driver|cnt_h[3]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 7.869      ;
; 32.081 ; vga_driver:u_vga_driver|cnt_h[0]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 7.868      ;
; 32.082 ; vga_driver:u_vga_driver|cnt_h[0]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 7.867      ;
; 32.122 ; vga_driver:u_vga_driver|cnt_v[4]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.034     ; 7.831      ;
; 32.123 ; vga_driver:u_vga_driver|cnt_v[4]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.034     ; 7.830      ;
; 32.129 ; vga_driver:u_vga_driver|cnt_v[7]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.034     ; 7.824      ;
; 32.130 ; vga_driver:u_vga_driver|cnt_v[7]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.034     ; 7.823      ;
; 32.144 ; vga_driver:u_vga_driver|cnt_h[2]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 7.805      ;
; 32.145 ; vga_driver:u_vga_driver|cnt_h[2]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 7.804      ;
; 32.179 ; vga_driver:u_vga_driver|cnt_v[2]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.034     ; 7.774      ;
; 32.180 ; vga_driver:u_vga_driver|cnt_v[2]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.034     ; 7.773      ;
; 32.215 ; vga_driver:u_vga_driver|cnt_h[1]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 7.734      ;
; 32.216 ; vga_driver:u_vga_driver|cnt_h[1]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 7.733      ;
; 32.247 ; vga_driver:u_vga_driver|cnt_v[8]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.034     ; 7.706      ;
; 32.248 ; vga_driver:u_vga_driver|cnt_v[8]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.034     ; 7.705      ;
; 32.300 ; vga_driver:u_vga_driver|cnt_v[6]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.034     ; 7.653      ;
; 32.301 ; vga_driver:u_vga_driver|cnt_v[6]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.034     ; 7.652      ;
; 32.308 ; vga_driver:u_vga_driver|cnt_v[9]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.034     ; 7.645      ;
; 32.309 ; vga_driver:u_vga_driver|cnt_v[9]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.034     ; 7.644      ;
; 32.390 ; vga_driver:u_vga_driver|cnt_h[5]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 7.559      ;
; 32.391 ; vga_driver:u_vga_driver|cnt_h[5]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 7.558      ;
; 32.423 ; vga_driver:u_vga_driver|cnt_v[5]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.034     ; 7.530      ;
; 32.424 ; vga_driver:u_vga_driver|cnt_v[5]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.034     ; 7.529      ;
; 32.514 ; vga_driver:u_vga_driver|cnt_h[4]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 7.435      ;
; 32.515 ; vga_driver:u_vga_driver|cnt_h[4]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 7.434      ;
; 32.546 ; vga_driver:u_vga_driver|cnt_h[6]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 7.403      ;
; 32.547 ; vga_driver:u_vga_driver|cnt_h[6]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 7.402      ;
; 32.602 ; vga_driver:u_vga_driver|cnt_h[9]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 7.347      ;
; 32.603 ; vga_driver:u_vga_driver|cnt_h[9]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 7.346      ;
; 32.655 ; vga_driver:u_vga_driver|cnt_h[8]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 7.294      ;
; 32.656 ; vga_driver:u_vga_driver|cnt_h[8]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 7.293      ;
; 32.724 ; vga_driver:u_vga_driver|cnt_h[7]        ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 7.225      ;
; 32.725 ; vga_driver:u_vga_driver|cnt_h[7]        ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 7.224      ;
; 34.565 ; vga_display:u_vga_display|block_x[1][5] ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.060     ; 5.362      ;
; 34.566 ; vga_display:u_vga_display|block_x[1][5] ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.060     ; 5.361      ;
; 34.624 ; vga_display:u_vga_display|block_y[4][3] ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.035     ; 5.328      ;
; 34.625 ; vga_display:u_vga_display|block_y[4][3] ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.035     ; 5.327      ;
; 34.670 ; vga_display:u_vga_display|block_y[4][5] ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.035     ; 5.282      ;
; 34.671 ; vga_display:u_vga_display|block_y[4][5] ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.035     ; 5.281      ;
; 34.698 ; vga_display:u_vga_display|block_x[2][3] ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.050     ; 5.239      ;
; 34.699 ; vga_display:u_vga_display|block_x[2][3] ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.050     ; 5.238      ;
; 34.703 ; vga_display:u_vga_display|block_y[4][2] ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.045     ; 5.239      ;
; 34.704 ; vga_display:u_vga_display|block_y[4][2] ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.045     ; 5.238      ;
; 34.706 ; vga_display:u_vga_display|block_y[4][4] ; vga_display:u_vga_display|pixel_data[15]        ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.036     ; 5.245      ;
; 34.707 ; vga_display:u_vga_display|block_y[4][4] ; vga_display:u_vga_display|pixel_data[4]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.036     ; 5.244      ;
+--------+-----------------------------------------+-------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'remote_rcv:u_remote_rcv|div_clk'                                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.872 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[6]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.058     ; 1.801      ;
; -0.872 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[7]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.058     ; 1.801      ;
; -0.872 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[14] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.058     ; 1.801      ;
; -0.865 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[6]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.058     ; 1.794      ;
; -0.865 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[7]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.058     ; 1.794      ;
; -0.865 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[14] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.058     ; 1.794      ;
; -0.858 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.783      ;
; -0.858 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[5]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.783      ;
; -0.858 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[6]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.783      ;
; -0.858 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[7]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.783      ;
; -0.858 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[3]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.783      ;
; -0.858 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[4]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.783      ;
; -0.858 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[2]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.783      ;
; -0.858 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data[1]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.783      ;
; -0.851 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.776      ;
; -0.851 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[5]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.776      ;
; -0.851 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[6]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.776      ;
; -0.851 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[7]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.776      ;
; -0.851 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[3]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.776      ;
; -0.851 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[4]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.776      ;
; -0.851 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[2]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.776      ;
; -0.851 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data[1]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.776      ;
; -0.841 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.775      ;
; -0.841 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[5]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.775      ;
; -0.841 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[6]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.775      ;
; -0.841 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[7]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.775      ;
; -0.841 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[3]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.775      ;
; -0.841 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[4]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.775      ;
; -0.841 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[2]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.775      ;
; -0.841 ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|data[1]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.775      ;
; -0.839 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.773      ;
; -0.839 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[5]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.773      ;
; -0.839 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[6]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.773      ;
; -0.839 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[7]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.773      ;
; -0.839 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[3]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.773      ;
; -0.839 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[4]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.773      ;
; -0.839 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[2]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.773      ;
; -0.839 ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|data[1]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.773      ;
; -0.821 ; remote_rcv:u_remote_rcv|time_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[6]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.050     ; 1.758      ;
; -0.821 ; remote_rcv:u_remote_rcv|time_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[7]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.050     ; 1.758      ;
; -0.821 ; remote_rcv:u_remote_rcv|time_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[14] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.050     ; 1.758      ;
; -0.818 ; remote_rcv:u_remote_rcv|data_cnt[5]   ; remote_rcv:u_remote_rcv|data_temp[6]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.058     ; 1.747      ;
; -0.818 ; remote_rcv:u_remote_rcv|data_cnt[5]   ; remote_rcv:u_remote_rcv|data_temp[7]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.058     ; 1.747      ;
; -0.818 ; remote_rcv:u_remote_rcv|data_cnt[5]   ; remote_rcv:u_remote_rcv|data_temp[14] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.058     ; 1.747      ;
; -0.785 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data_temp[6]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.058     ; 1.714      ;
; -0.785 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data_temp[7]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.058     ; 1.714      ;
; -0.785 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data_temp[14] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.058     ; 1.714      ;
; -0.771 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.696      ;
; -0.771 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[5]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.696      ;
; -0.771 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[6]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.696      ;
; -0.771 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[7]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.696      ;
; -0.771 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[3]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.696      ;
; -0.771 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[4]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.696      ;
; -0.771 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[2]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.696      ;
; -0.771 ; remote_rcv:u_remote_rcv|data_cnt[3]   ; remote_rcv:u_remote_rcv|data[1]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.062     ; 1.696      ;
; -0.769 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[0]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.711      ;
; -0.769 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[1]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.711      ;
; -0.769 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.711      ;
; -0.769 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[3]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.711      ;
; -0.769 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[4]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.711      ;
; -0.769 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[5]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.711      ;
; -0.769 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[8]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.711      ;
; -0.769 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[9]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.711      ;
; -0.769 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[10] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.711      ;
; -0.769 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[11] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.711      ;
; -0.769 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.711      ;
; -0.769 ; remote_rcv:u_remote_rcv|data_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.711      ;
; -0.762 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[0]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.704      ;
; -0.762 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[1]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.704      ;
; -0.762 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[2]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.704      ;
; -0.762 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[3]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.704      ;
; -0.762 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[4]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.704      ;
; -0.762 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[5]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.704      ;
; -0.762 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[8]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.704      ;
; -0.762 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[9]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.704      ;
; -0.762 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[10] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.704      ;
; -0.762 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[11] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.704      ;
; -0.762 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[12] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.704      ;
; -0.762 ; remote_rcv:u_remote_rcv|data_cnt[2]   ; remote_rcv:u_remote_rcv|data_temp[13] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.045     ; 1.704      ;
; -0.755 ; remote_rcv:u_remote_rcv|data_temp[1]  ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.689      ;
; -0.755 ; remote_rcv:u_remote_rcv|data_temp[1]  ; remote_rcv:u_remote_rcv|data[5]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.689      ;
; -0.755 ; remote_rcv:u_remote_rcv|data_temp[1]  ; remote_rcv:u_remote_rcv|data[6]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.689      ;
; -0.755 ; remote_rcv:u_remote_rcv|data_temp[1]  ; remote_rcv:u_remote_rcv|data[7]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.689      ;
; -0.755 ; remote_rcv:u_remote_rcv|data_temp[1]  ; remote_rcv:u_remote_rcv|data[3]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.689      ;
; -0.755 ; remote_rcv:u_remote_rcv|data_temp[1]  ; remote_rcv:u_remote_rcv|data[4]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.689      ;
; -0.755 ; remote_rcv:u_remote_rcv|data_temp[1]  ; remote_rcv:u_remote_rcv|data[2]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.689      ;
; -0.755 ; remote_rcv:u_remote_rcv|data_temp[1]  ; remote_rcv:u_remote_rcv|data[1]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.053     ; 1.689      ;
; -0.751 ; remote_rcv:u_remote_rcv|time_cnt[3]   ; remote_rcv:u_remote_rcv|data_temp[6]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.050     ; 1.688      ;
; -0.751 ; remote_rcv:u_remote_rcv|time_cnt[3]   ; remote_rcv:u_remote_rcv|data_temp[7]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.050     ; 1.688      ;
; -0.751 ; remote_rcv:u_remote_rcv|time_cnt[3]   ; remote_rcv:u_remote_rcv|data_temp[14] ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.050     ; 1.688      ;
; -0.750 ; remote_rcv:u_remote_rcv|data_temp[15] ; remote_rcv:u_remote_rcv|data[0]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.040     ; 1.697      ;
; -0.750 ; remote_rcv:u_remote_rcv|data_temp[15] ; remote_rcv:u_remote_rcv|data[5]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.040     ; 1.697      ;
; -0.750 ; remote_rcv:u_remote_rcv|data_temp[15] ; remote_rcv:u_remote_rcv|data[6]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.040     ; 1.697      ;
; -0.750 ; remote_rcv:u_remote_rcv|data_temp[15] ; remote_rcv:u_remote_rcv|data[7]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.040     ; 1.697      ;
; -0.750 ; remote_rcv:u_remote_rcv|data_temp[15] ; remote_rcv:u_remote_rcv|data[3]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.040     ; 1.697      ;
; -0.750 ; remote_rcv:u_remote_rcv|data_temp[15] ; remote_rcv:u_remote_rcv|data[4]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.040     ; 1.697      ;
; -0.750 ; remote_rcv:u_remote_rcv|data_temp[15] ; remote_rcv:u_remote_rcv|data[2]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.040     ; 1.697      ;
; -0.750 ; remote_rcv:u_remote_rcv|data_temp[15] ; remote_rcv:u_remote_rcv|data[1]       ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.040     ; 1.697      ;
; -0.747 ; remote_rcv:u_remote_rcv|time_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[6]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.050     ; 1.684      ;
; -0.747 ; remote_rcv:u_remote_rcv|time_cnt[1]   ; remote_rcv:u_remote_rcv|data_temp[7]  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 1.000        ; -0.050     ; 1.684      ;
+--------+---------------------------------------+---------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                                                                       ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.250  ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk ; sys_clk     ; 0.500        ; 1.136      ; 1.468      ;
; 0.278  ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk       ; sys_clk     ; 0.500        ; 1.152      ; 1.456      ;
; 0.843  ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk ; sys_clk     ; 1.000        ; 1.136      ; 1.375      ;
; 0.873  ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk       ; sys_clk     ; 1.000        ; 1.152      ; 1.361      ;
; 17.997 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.953      ;
; 18.065 ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.885      ;
; 18.101 ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.841      ;
; 18.101 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.849      ;
; 18.177 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.773      ;
; 18.194 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.756      ;
; 18.199 ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.743      ;
; 18.206 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.744      ;
; 18.286 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.664      ;
; 18.313 ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.629      ;
; 18.316 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.626      ;
; 18.316 ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.626      ;
; 18.347 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.595      ;
; 18.355 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.587      ;
; 18.358 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.592      ;
; 18.362 ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.580      ;
; 18.364 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.586      ;
; 18.385 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.557      ;
; 18.387 ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.555      ;
; 18.428 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.514      ;
; 18.444 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.506      ;
; 18.464 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.486      ;
; 18.486 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.464      ;
; 18.494 ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.448      ;
; 18.497 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.445      ;
; 18.523 ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.419      ;
; 18.557 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.393      ;
; 18.562 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.388      ;
; 18.570 ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.372      ;
; 18.573 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.369      ;
; 18.573 ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.369      ;
; 18.593 ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.349      ;
; 18.594 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.356      ;
; 18.601 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.349      ;
; 18.607 ; seg_led:u_seg_led|clk_cnt[0]        ; seg_led:u_seg_led|dri_clk           ; sys_clk                         ; sys_clk     ; 20.000       ; -0.038     ; 1.342      ;
; 18.616 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.334      ;
; 18.620 ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.330      ;
; 18.624 ; seg_led:u_seg_led|clk_cnt[2]        ; seg_led:u_seg_led|dri_clk           ; sys_clk                         ; sys_clk     ; 20.000       ; -0.038     ; 1.325      ;
; 18.625 ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.325      ;
; 18.627 ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.323      ;
; 18.638 ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.304      ;
; 18.656 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.294      ;
; 18.663 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.287      ;
; 18.680 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.270      ;
; 18.690 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_clk     ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.260      ;
; 18.691 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.259      ;
; 18.709 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.241      ;
; 18.719 ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.231      ;
; 18.721 ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.229      ;
; 18.722 ; seg_led:u_seg_led|clk_cnt[1]        ; seg_led:u_seg_led|dri_clk           ; sys_clk                         ; sys_clk     ; 20.000       ; -0.038     ; 1.227      ;
; 18.739 ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.211      ;
; 18.748 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.202      ;
; 18.751 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.199      ;
; 18.754 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.196      ;
; 18.759 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.191      ;
; 18.760 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.190      ;
; 18.767 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.183      ;
; 18.774 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.176      ;
; 18.780 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.170      ;
; 18.784 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.166      ;
; 18.785 ; seg_led:u_seg_led|clk_cnt[3]        ; seg_led:u_seg_led|dri_clk           ; sys_clk                         ; sys_clk     ; 20.000       ; -0.038     ; 1.164      ;
; 18.801 ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.149      ;
; 18.816 ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.134      ;
; 18.828 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.122      ;
; 18.835 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.115      ;
; 18.847 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.095      ;
; 18.848 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.102      ;
; 18.852 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.098      ;
; 18.855 ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.087      ;
; 18.855 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.087      ;
; 18.855 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.087      ;
; 18.858 ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.084      ;
; 18.871 ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.079      ;
; 18.873 ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.069      ;
; 18.873 ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.069      ;
; 18.875 ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.067      ;
; 18.875 ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 1.067      ;
; 18.883 ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.067      ;
; 18.884 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.066      ;
; 18.898 ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.052      ;
; 18.910 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.040      ;
; 18.914 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 1.036      ;
; 18.947 ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 0.995      ;
; 18.947 ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 0.995      ;
; 18.948 ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 0.994      ;
; 18.949 ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 0.993      ;
; 18.952 ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 0.998      ;
; 18.954 ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 0.988      ;
; 18.964 ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 0.978      ;
; 18.964 ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 0.986      ;
; 18.965 ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 0.977      ;
; 18.968 ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.045     ; 0.974      ;
; 18.978 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 0.972      ;
; 18.979 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 0.971      ;
; 18.982 ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 0.968      ;
; 18.983 ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 20.000       ; -0.037     ; 0.967      ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                                                                        ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.213 ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk       ; sys_clk     ; 0.000        ; 1.198      ; 1.204      ;
; -0.210 ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk ; sys_clk     ; 0.000        ; 1.181      ; 1.190      ;
; 0.185  ; seg_led:u_seg_led|clk_cnt[3]        ; seg_led:u_seg_led|clk_cnt[3]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; seg_led:u_seg_led|clk_cnt[2]        ; seg_led:u_seg_led|clk_cnt[2]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; seg_led:u_seg_led|clk_cnt[1]        ; seg_led:u_seg_led|clk_cnt[1]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.038      ; 0.307      ;
; 0.192  ; seg_led:u_seg_led|clk_cnt[0]        ; seg_led:u_seg_led|clk_cnt[0]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.038      ; 0.314      ;
; 0.201  ; seg_led:u_seg_led|clk_cnt[2]        ; seg_led:u_seg_led|clk_cnt[3]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.038      ; 0.323      ;
; 0.201  ; seg_led:u_seg_led|clk_cnt[3]        ; seg_led:u_seg_led|clk_cnt[2]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.038      ; 0.323      ;
; 0.205  ; seg_led:u_seg_led|clk_cnt[2]        ; seg_led:u_seg_led|clk_cnt[0]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.038      ; 0.327      ;
; 0.208  ; seg_led:u_seg_led|clk_cnt[0]        ; seg_led:u_seg_led|clk_cnt[1]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.038      ; 0.330      ;
; 0.297  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.418      ;
; 0.298  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.419      ;
; 0.299  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.420      ;
; 0.300  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.421      ;
; 0.303  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.424      ;
; 0.305  ; seg_led:u_seg_led|clk_cnt[0]        ; seg_led:u_seg_led|clk_cnt[3]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.038      ; 0.427      ;
; 0.306  ; seg_led:u_seg_led|clk_cnt[3]        ; seg_led:u_seg_led|clk_cnt[0]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.038      ; 0.428      ;
; 0.308  ; seg_led:u_seg_led|clk_cnt[0]        ; seg_led:u_seg_led|clk_cnt[2]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.038      ; 0.430      ;
; 0.309  ; seg_led:u_seg_led|clk_cnt[1]        ; seg_led:u_seg_led|clk_cnt[2]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.038      ; 0.431      ;
; 0.311  ; seg_led:u_seg_led|clk_cnt[1]        ; seg_led:u_seg_led|clk_cnt[3]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.038      ; 0.433      ;
; 0.318  ; seg_led:u_seg_led|clk_cnt[1]        ; seg_led:u_seg_led|clk_cnt[0]        ; sys_clk                         ; sys_clk     ; 0.000        ; 0.038      ; 0.440      ;
; 0.343  ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk           ; seg_led:u_seg_led|dri_clk       ; sys_clk     ; -0.500       ; 1.198      ; 1.260      ;
; 0.385  ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk     ; remote_rcv:u_remote_rcv|div_clk ; sys_clk     ; -0.500       ; 1.181      ; 1.285      ;
; 0.414  ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.535      ;
; 0.426  ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.547      ;
; 0.446  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.567      ;
; 0.457  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.578      ;
; 0.458  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.579      ;
; 0.460  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.581      ;
; 0.468  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.589      ;
; 0.509  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.630      ;
; 0.515  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.636      ;
; 0.518  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.639      ;
; 0.523  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.644      ;
; 0.525  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.646      ;
; 0.530  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.651      ;
; 0.531  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.652      ;
; 0.534  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.655      ;
; 0.541  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.662      ;
; 0.544  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.665      ;
; 0.560  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.681      ;
; 0.574  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.695      ;
; 0.574  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.695      ;
; 0.574  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.695      ;
; 0.575  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.696      ;
; 0.581  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.702      ;
; 0.584  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.705      ;
; 0.584  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.705      ;
; 0.597  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.718      ;
; 0.601  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.722      ;
; 0.601  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.722      ;
; 0.601  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.722      ;
; 0.602  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.723      ;
; 0.636  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.757      ;
; 0.639  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.760      ;
; 0.647  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.768      ;
; 0.647  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.768      ;
; 0.650  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.771      ;
; 0.651  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.772      ;
; 0.652  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.773      ;
; 0.653  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.774      ;
; 0.653  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.045      ; 0.782      ;
; 0.654  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.775      ;
; 0.658  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.045      ; 0.787      ;
; 0.665  ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.786      ;
; 0.667  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.045      ; 0.796      ;
; 0.669  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.790      ;
; 0.674  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.795      ;
; 0.675  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.045      ; 0.804      ;
; 0.680  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.045      ; 0.809      ;
; 0.685  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.045      ; 0.814      ;
; 0.685  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.045      ; 0.814      ;
; 0.697  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.818      ;
; 0.698  ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.045      ; 0.827      ;
; 0.705  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.826      ;
; 0.713  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.834      ;
; 0.730  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.045      ; 0.859      ;
; 0.733  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.045      ; 0.862      ;
; 0.735  ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.856      ;
; 0.736  ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.857      ;
; 0.736  ; remote_rcv:u_remote_rcv|div_cnt[11] ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.857      ;
; 0.744  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.045      ; 0.873      ;
; 0.751  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; remote_rcv:u_remote_rcv|div_cnt[3]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.045      ; 0.880      ;
; 0.764  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.045      ; 0.893      ;
; 0.769  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.045      ; 0.898      ;
; 0.771  ; remote_rcv:u_remote_rcv|div_cnt[1]  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.892      ;
; 0.771  ; remote_rcv:u_remote_rcv|div_cnt[10] ; remote_rcv:u_remote_rcv|div_cnt[11] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.045      ; 0.900      ;
; 0.796  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.045      ; 0.925      ;
; 0.807  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.928      ;
; 0.807  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[7]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.045      ; 0.936      ;
; 0.808  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.929      ;
; 0.809  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.930      ;
; 0.810  ; remote_rcv:u_remote_rcv|div_cnt[6]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.931      ;
; 0.810  ; remote_rcv:u_remote_rcv|div_cnt[9]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.931      ;
; 0.810  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.045      ; 0.939      ;
; 0.813  ; remote_rcv:u_remote_rcv|div_cnt[8]  ; remote_rcv:u_remote_rcv|div_cnt[5]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.934      ;
; 0.815  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[2]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.936      ;
; 0.816  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[10] ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.937      ;
; 0.817  ; remote_rcv:u_remote_rcv|div_cnt[4]  ; remote_rcv:u_remote_rcv|div_cnt[0]  ; sys_clk                         ; sys_clk     ; 0.000        ; 0.037      ; 0.938      ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'seg_led:u_seg_led|dri_clk'                                                                                                                 ;
+-------+-------------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.185 ; seg_led:u_seg_led|cnt_sel[1]  ; seg_led:u_seg_led|cnt_sel[1]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; seg_led:u_seg_led|cnt_sel[2]  ; seg_led:u_seg_led|cnt_sel[2]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; seg_led:u_seg_led|cnt_sel[0]  ; seg_led:u_seg_led|cnt_sel[0]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.314      ;
; 0.211 ; seg_led:u_seg_led|cnt_sel[2]  ; seg_led:u_seg_led|cnt_sel[1]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.333      ;
; 0.212 ; seg_led:u_seg_led|cnt_sel[2]  ; seg_led:u_seg_led|cnt_sel[0]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.334      ;
; 0.214 ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|seg_led[5]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.336      ;
; 0.215 ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|seg_led[4]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.337      ;
; 0.215 ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|seg_led[3]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.337      ;
; 0.216 ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|seg_led[0]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.338      ;
; 0.217 ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|seg_led[2]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.339      ;
; 0.219 ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|seg_led[1]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.341      ;
; 0.220 ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|seg_led[6]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.342      ;
; 0.234 ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.260      ; 0.578      ;
; 0.237 ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.260      ; 0.581      ;
; 0.267 ; seg_led:u_seg_led|num[18]     ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.389      ;
; 0.275 ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|seg_led[2]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.397      ;
; 0.276 ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|seg_led[5]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.398      ;
; 0.276 ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|seg_led[4]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.398      ;
; 0.277 ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|seg_led[3]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.399      ;
; 0.278 ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|seg_led[0]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.400      ;
; 0.282 ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|seg_led[1]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.404      ;
; 0.282 ; seg_led:u_seg_led|num_disp[3] ; seg_led:u_seg_led|seg_led[6]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.404      ;
; 0.290 ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.046      ; 0.420      ;
; 0.290 ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.046      ; 0.420      ;
; 0.293 ; seg_led:u_seg_led|num[22]     ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.415      ;
; 0.295 ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.260      ; 0.639      ;
; 0.297 ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.419      ;
; 0.298 ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; seg_led:u_seg_led|cnt0[1]     ; seg_led:u_seg_led|cnt0[1]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.260      ; 0.642      ;
; 0.303 ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.425      ;
; 0.304 ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.426      ;
; 0.305 ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.427      ;
; 0.306 ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.428      ;
; 0.308 ; seg_led:u_seg_led|cnt0[0]     ; seg_led:u_seg_led|cnt0[0]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.430      ;
; 0.308 ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.260      ; 0.652      ;
; 0.311 ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.260      ; 0.655      ;
; 0.316 ; seg_led:u_seg_led|cnt_sel[0]  ; seg_led:u_seg_led|cnt_sel[2]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.438      ;
; 0.322 ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|seg_led[3]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.444      ;
; 0.323 ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|seg_led[5]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.445      ;
; 0.324 ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|seg_led[3]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.446      ;
; 0.326 ; seg_led:u_seg_led|cnt_sel[1]  ; seg_led:u_seg_led|cnt_sel[2]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.448      ;
; 0.328 ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|seg_led[0]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.450      ;
; 0.328 ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|seg_led[6]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.450      ;
; 0.329 ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|seg_led[1]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.451      ;
; 0.330 ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|seg_led[1]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.452      ;
; 0.330 ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|seg_led[6]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.452      ;
; 0.330 ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|seg_led[2]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.452      ;
; 0.334 ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|seg_led[4]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.456      ;
; 0.335 ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|seg_led[0]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.457      ;
; 0.336 ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|seg_led[5]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.458      ;
; 0.341 ; seg_led:u_seg_led|cnt_sel[1]  ; seg_led:u_seg_led|cnt_sel[0]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.463      ;
; 0.346 ; seg_led:u_seg_led|cnt_sel[0]  ; seg_led:u_seg_led|cnt_sel[1]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.468      ;
; 0.349 ; seg_led:u_seg_led|num_disp[1] ; seg_led:u_seg_led|seg_led[4]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.471      ;
; 0.351 ; seg_led:u_seg_led|num_disp[2] ; seg_led:u_seg_led|seg_led[2]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.473      ;
; 0.358 ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|flag        ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.260      ; 0.702      ;
; 0.360 ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.260      ; 0.704      ;
; 0.363 ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.260      ; 0.707      ;
; 0.366 ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.260      ; 0.710      ;
; 0.367 ; seg_led:u_seg_led|num[16]     ; seg_led:u_seg_led|num_disp[0] ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.489      ;
; 0.369 ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.260      ; 0.713      ;
; 0.425 ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.260      ; 0.769      ;
; 0.428 ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.260      ; 0.772      ;
; 0.431 ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.260      ; 0.775      ;
; 0.434 ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.260      ; 0.778      ;
; 0.439 ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.046      ; 0.569      ;
; 0.447 ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.569      ;
; 0.447 ; seg_led:u_seg_led|cnt0[1]     ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.569      ;
; 0.452 ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.574      ;
; 0.453 ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.575      ;
; 0.454 ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.576      ;
; 0.455 ; seg_led:u_seg_led|cnt0[0]     ; seg_led:u_seg_led|cnt0[1]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.577      ;
; 0.455 ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.577      ;
; 0.456 ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.578      ;
; 0.456 ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.578      ;
; 0.458 ; seg_led:u_seg_led|cnt0[0]     ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.580      ;
; 0.458 ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.580      ;
; 0.459 ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.581      ;
; 0.459 ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.581      ;
; 0.464 ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.586      ;
; 0.467 ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.589      ;
; 0.486 ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.260      ; 0.830      ;
; 0.489 ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.260      ; 0.833      ;
; 0.498 ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|cnt0[11]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.260      ; 0.842      ;
; 0.501 ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|cnt0[12]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.260      ; 0.845      ;
; 0.510 ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.632      ;
; 0.510 ; seg_led:u_seg_led|cnt0[1]     ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.632      ;
; 0.513 ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|cnt0[6]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.635      ;
; 0.513 ; seg_led:u_seg_led|cnt0[1]     ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.635      ;
; 0.515 ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.637      ;
; 0.516 ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|cnt0[9]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.638      ;
; 0.518 ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|cnt0[8]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.640      ;
; 0.519 ; seg_led:u_seg_led|cnt_sel[2]  ; seg_led:u_seg_led|seg_sel[5]  ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.042      ; 0.645      ;
; 0.519 ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|cnt0[10]    ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.641      ;
; 0.521 ; seg_led:u_seg_led|cnt0[0]     ; seg_led:u_seg_led|cnt0[3]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.643      ;
; 0.521 ; seg_led:u_seg_led|cnt0[4]     ; seg_led:u_seg_led|cnt0[7]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.643      ;
; 0.522 ; seg_led:u_seg_led|cnt0[2]     ; seg_led:u_seg_led|cnt0[5]     ; seg_led:u_seg_led|dri_clk ; seg_led:u_seg_led|dri_clk ; 0.000        ; 0.038      ; 0.644      ;
+-------+-------------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'remote_rcv:u_remote_rcv|div_clk'                                                                                                                                                                 ;
+-------+----------------------------------------------------+----------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.186 ; remote_rcv:u_remote_rcv|judge_flag                 ; remote_rcv:u_remote_rcv|judge_flag                 ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; remote_rcv:u_remote_rcv|cur_state.st_idle          ; remote_rcv:u_remote_rcv|cur_state.st_idle          ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; remote_rcv:u_remote_rcv|cur_state.st_repeat_code   ; remote_rcv:u_remote_rcv|cur_state.st_repeat_code   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; remote_rcv:u_remote_rcv|data_temp[15]              ; remote_rcv:u_remote_rcv|data_temp[15]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; remote_rcv:u_remote_rcv|cur_state.st_rec_data      ; remote_rcv:u_remote_rcv|cur_state.st_rec_data      ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.201 ; remote_rcv:u_remote_rcv|cur_state.st_idle          ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.322      ;
; 0.214 ; remote_rcv:u_remote_rcv|time_cnt[7]                ; remote_rcv:u_remote_rcv|time_cnt[7]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.334      ;
; 0.215 ; remote_rcv:u_remote_rcv|error_en                   ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.336      ;
; 0.216 ; remote_rcv:u_remote_rcv|data_cnt[5]                ; remote_rcv:u_remote_rcv|data_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.337      ;
; 0.290 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[0]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.410      ;
; 0.293 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[1]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[10]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.414      ;
; 0.298 ; remote_rcv:u_remote_rcv|data_cnt[2]                ; remote_rcv:u_remote_rcv|data_cnt[2]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[9]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.419      ;
; 0.301 ; remote_rcv:u_remote_rcv|data_temp[10]              ; remote_rcv:u_remote_rcv|data_temp[9]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; remote_rcv:u_remote_rcv|data_temp[15]              ; remote_rcv:u_remote_rcv|data_temp[14]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.421      ;
; 0.309 ; remote_rcv:u_remote_rcv|data_temp[7]               ; remote_rcv:u_remote_rcv|data_temp[6]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; remote_rcv:u_remote_rcv|data_cnt[0]                ; remote_rcv:u_remote_rcv|data_cnt[0]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; remote_rcv:u_remote_rcv|data_cnt[4]                ; remote_rcv:u_remote_rcv|data_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; remote_rcv:u_remote_rcv|data_temp[2]               ; remote_rcv:u_remote_rcv|data_temp[1]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.431      ;
; 0.315 ; remote_rcv:u_remote_rcv|time_done                  ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.436      ;
; 0.316 ; remote_rcv:u_remote_rcv|time_cnt[6]                ; remote_rcv:u_remote_rcv|time_cnt[6]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.436      ;
; 0.321 ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|time_done                  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.442      ;
; 0.325 ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.445      ;
; 0.330 ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|error_en                   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.451      ;
; 0.331 ; remote_rcv:u_remote_rcv|time_cnt[0]                ; remote_rcv:u_remote_rcv|time_cnt[0]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.451      ;
; 0.331 ; remote_rcv:u_remote_rcv|cur_state.st_idle          ; remote_rcv:u_remote_rcv|time_cnt_clr               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.452      ;
; 0.332 ; remote_rcv:u_remote_rcv|data_temp[8]               ; remote_rcv:u_remote_rcv|data_temp[7]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.023      ; 0.439      ;
; 0.346 ; remote_rcv:u_remote_rcv|data_temp[3]               ; remote_rcv:u_remote_rcv|data_temp[2]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.466      ;
; 0.350 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[12]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.470      ;
; 0.351 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[9]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.471      ;
; 0.354 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[4]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.474      ;
; 0.359 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[1]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.479      ;
; 0.359 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[10]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.479      ;
; 0.360 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[2]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.480      ;
; 0.362 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[3]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.482      ;
; 0.363 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[0]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.483      ;
; 0.365 ; remote_rcv:u_remote_rcv|data_temp[5]               ; remote_rcv:u_remote_rcv|data_temp[4]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.485      ;
; 0.371 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[2]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.491      ;
; 0.372 ; remote_rcv:u_remote_rcv|data_cnt[3]                ; remote_rcv:u_remote_rcv|data_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.493      ;
; 0.372 ; remote_rcv:u_remote_rcv|data_cnt[1]                ; remote_rcv:u_remote_rcv|data_cnt[1]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.493      ;
; 0.375 ; remote_rcv:u_remote_rcv|data_temp[13]              ; remote_rcv:u_remote_rcv|data_temp[12]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.495      ;
; 0.380 ; remote_rcv:u_remote_rcv|data_temp[1]               ; remote_rcv:u_remote_rcv|data_temp[0]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.500      ;
; 0.381 ; remote_rcv:u_remote_rcv|data_temp[4]               ; remote_rcv:u_remote_rcv|data_temp[3]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.501      ;
; 0.385 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[3]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.505      ;
; 0.386 ; remote_rcv:u_remote_rcv|time_cnt[1]                ; remote_rcv:u_remote_rcv|time_cnt[1]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.506      ;
; 0.387 ; remote_rcv:u_remote_rcv|time_cnt[2]                ; remote_rcv:u_remote_rcv|time_cnt[2]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.507      ;
; 0.393 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[12]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.513      ;
; 0.393 ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.038      ; 0.515      ;
; 0.410 ; remote_rcv:u_remote_rcv|cur_state.st_repeat_code   ; remote_rcv:u_remote_rcv|time_cnt_clr               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.531      ;
; 0.430 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[14]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.023      ; 0.537      ;
; 0.438 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[6]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.023      ; 0.545      ;
; 0.456 ; remote_rcv:u_remote_rcv|data_cnt[2]                ; remote_rcv:u_remote_rcv|data_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; remote_rcv:u_remote_rcv|data_cnt[0]                ; remote_rcv:u_remote_rcv|data_cnt[1]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.577      ;
; 0.459 ; remote_rcv:u_remote_rcv|data_cnt[0]                ; remote_rcv:u_remote_rcv|data_cnt[2]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; remote_rcv:u_remote_rcv|data_cnt[2]                ; remote_rcv:u_remote_rcv|data_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|time_cnt[6]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; remote_rcv:u_remote_rcv|cur_state.st_repeat_code   ; remote_rcv:u_remote_rcv|cur_state.st_idle          ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.582      ;
; 0.468 ; remote_rcv:u_remote_rcv|data_cnt[4]                ; remote_rcv:u_remote_rcv|data_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.589      ;
; 0.474 ; remote_rcv:u_remote_rcv|time_cnt[6]                ; remote_rcv:u_remote_rcv|time_cnt[7]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.594      ;
; 0.474 ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.594      ;
; 0.474 ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.594      ;
; 0.477 ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|time_cnt[6]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.597      ;
; 0.480 ; remote_rcv:u_remote_rcv|time_cnt[0]                ; remote_rcv:u_remote_rcv|time_cnt[1]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.600      ;
; 0.483 ; remote_rcv:u_remote_rcv|time_cnt[0]                ; remote_rcv:u_remote_rcv|time_cnt[2]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.603      ;
; 0.485 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[6]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.023      ; 0.592      ;
; 0.485 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|data_temp[7]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.023      ; 0.592      ;
; 0.486 ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ; remote_rcv:u_remote_rcv|cur_state.st_idle          ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.607      ;
; 0.496 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[7]               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.023      ; 0.603      ;
; 0.510 ; remote_rcv:u_remote_rcv|remote_in_d0               ; remote_rcv:u_remote_rcv|data_temp[14]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.023      ; 0.617      ;
; 0.521 ; remote_rcv:u_remote_rcv|data_cnt[1]                ; remote_rcv:u_remote_rcv|data_cnt[2]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; remote_rcv:u_remote_rcv|data_cnt[3]                ; remote_rcv:u_remote_rcv|data_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; remote_rcv:u_remote_rcv|data_cnt[0]                ; remote_rcv:u_remote_rcv|data_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; remote_rcv:u_remote_rcv|data_cnt[2]                ; remote_rcv:u_remote_rcv|data_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|time_cnt[7]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.643      ;
; 0.525 ; remote_rcv:u_remote_rcv|data_cnt[0]                ; remote_rcv:u_remote_rcv|data_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.646      ;
; 0.530 ; remote_rcv:u_remote_rcv|remote_in_d1               ; remote_rcv:u_remote_rcv|cur_state.st_repeat_code   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.045      ; 0.659      ;
; 0.535 ; remote_rcv:u_remote_rcv|time_cnt[1]                ; remote_rcv:u_remote_rcv|time_cnt[2]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.655      ;
; 0.537 ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.657      ;
; 0.540 ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|time_cnt[6]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.660      ;
; 0.540 ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|time_cnt[7]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.660      ;
; 0.545 ; remote_rcv:u_remote_rcv|time_cnt[2]                ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.665      ;
; 0.546 ; remote_rcv:u_remote_rcv|time_cnt[0]                ; remote_rcv:u_remote_rcv|time_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.666      ;
; 0.548 ; remote_rcv:u_remote_rcv|time_cnt[2]                ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.668      ;
; 0.549 ; remote_rcv:u_remote_rcv|time_cnt[0]                ; remote_rcv:u_remote_rcv|time_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.669      ;
; 0.558 ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ; remote_rcv:u_remote_rcv|error_en                   ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.038      ; 0.680      ;
; 0.558 ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ; remote_rcv:u_remote_rcv|time_cnt_clr               ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.679      ;
; 0.561 ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ; remote_rcv:u_remote_rcv|time_done                  ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.038      ; 0.683      ;
; 0.573 ; remote_rcv:u_remote_rcv|time_done                  ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.693      ;
; 0.577 ; remote_rcv:u_remote_rcv|cur_state.st_rec_data      ; remote_rcv:u_remote_rcv|data_temp[15]              ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.036      ; 0.697      ;
; 0.584 ; remote_rcv:u_remote_rcv|data_cnt[1]                ; remote_rcv:u_remote_rcv|data_cnt[3]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; remote_rcv:u_remote_rcv|data_cnt[3]                ; remote_rcv:u_remote_rcv|data_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.705      ;
; 0.587 ; remote_rcv:u_remote_rcv|data_temp[5]               ; remote_rcv:u_remote_rcv|data[5]                    ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.019      ; 0.690      ;
; 0.587 ; remote_rcv:u_remote_rcv|data_cnt[1]                ; remote_rcv:u_remote_rcv|data_cnt[4]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.708      ;
; 0.588 ; remote_rcv:u_remote_rcv|data_cnt[0]                ; remote_rcv:u_remote_rcv|data_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.709      ;
; 0.590 ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ; remote_rcv:u_remote_rcv|judge_flag                 ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.037      ; 0.711      ;
; 0.594 ; remote_rcv:u_remote_rcv|time_cnt_clr               ; remote_rcv:u_remote_rcv|time_cnt[5]                ; remote_rcv:u_remote_rcv|div_clk ; remote_rcv:u_remote_rcv|div_clk ; 0.000        ; 0.029      ; 0.707      ;
+-------+----------------------------------------------------+----------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'u_vga_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                             ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; 0.186 ; key_debounce:u_up|key_value                   ; key_debounce:u_up|key_value                   ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_display:u_vga_display|die                 ; vga_display:u_vga_display|die                 ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; key_debounce:u_down|key_value                 ; key_debounce:u_down|key_value                 ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; key_debounce:u_right|key_value                ; key_debounce:u_right|key_value                ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; key_debounce:u_left|key_value                 ; key_debounce:u_left|key_value                 ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; vga_display:u_vga_display|cur_len[0]          ; vga_display:u_vga_display|cur_len[0]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_display:u_vga_display|cur_state.STATE_DIE ; vga_display:u_vga_display|cur_state.STATE_DIE ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.206 ; vga_display:u_vga_display|block_y[4][9]       ; vga_display:u_vga_display|block_y[5][9]       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.326      ;
; 0.259 ; vga_display:u_vga_display|block_y[4][3]       ; vga_display:u_vga_display|block_y[5][3]       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.380      ;
; 0.262 ; vga_display:u_vga_display|block_y[0][9]       ; vga_display:u_vga_display|block_y[0][9]       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.383      ;
; 0.280 ; vga_display:u_vga_display|block_y[4][7]       ; vga_display:u_vga_display|block_y[5][7]       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.400      ;
; 0.281 ; vga_display:u_vga_display|temp_food_x[2]      ; vga_display:u_vga_display|food_x[2]           ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.402      ;
; 0.285 ; vga_display:u_vga_display|temp_food_x[8]      ; vga_display:u_vga_display|food_x[8]           ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.406      ;
; 0.287 ; vga_display:u_vga_display|eated_s             ; vga_display:u_vga_display|cur_len[5]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.407      ;
; 0.288 ; vga_display:u_vga_display|eated_s             ; vga_display:u_vga_display|cur_len[1]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.408      ;
; 0.289 ; vga_display:u_vga_display|eated_s             ; vga_display:u_vga_display|cur_len[3]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.409      ;
; 0.290 ; vga_display:u_vga_display|eated_s             ; vga_display:u_vga_display|cur_len[2]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.410      ;
; 0.290 ; vga_display:u_vga_display|block_y[1][6]       ; vga_display:u_vga_display|block_y[2][6]       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.410      ;
; 0.292 ; vga_display:u_vga_display|temp_food_x[7]      ; vga_display:u_vga_display|food_x[7]           ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.413      ;
; 0.294 ; vga_display:u_vga_display|temp_food_x[6]      ; vga_display:u_vga_display|food_x[6]           ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; vga_display:u_vga_display|div_cnt[7]          ; vga_display:u_vga_display|div_cnt[7]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; vga_display:u_vga_display|div_cnt[27]         ; vga_display:u_vga_display|div_cnt[27]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; vga_display:u_vga_display|div_cnt[5]          ; vga_display:u_vga_display|div_cnt[5]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; vga_display:u_vga_display|div_cnt[3]          ; vga_display:u_vga_display|div_cnt[3]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; vga_display:u_vga_display|div_cnt[24]         ; vga_display:u_vga_display|div_cnt[24]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; vga_display:u_vga_display|div_cnt[25]         ; vga_display:u_vga_display|div_cnt[25]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; vga_display:u_vga_display|div_cnt[6]          ; vga_display:u_vga_display|div_cnt[6]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; vga_display:u_vga_display|div_cnt[30]         ; vga_display:u_vga_display|div_cnt[30]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; vga_display:u_vga_display|div_cnt[31]         ; vga_display:u_vga_display|div_cnt[31]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; vga_display:u_vga_display|div_cnt[29]         ; vga_display:u_vga_display|div_cnt[29]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; vga_display:u_vga_display|div_cnt[4]          ; vga_display:u_vga_display|div_cnt[4]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; vga_display:u_vga_display|div_cnt[1]          ; vga_display:u_vga_display|div_cnt[1]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; vga_display:u_vga_display|div_cnt[32]         ; vga_display:u_vga_display|div_cnt[32]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; vga_display:u_vga_display|div_cnt[28]         ; vga_display:u_vga_display|div_cnt[28]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; vga_display:u_vga_display|div_cnt[26]         ; vga_display:u_vga_display|div_cnt[26]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.303 ; key_debounce:u_down|delay_cnt[6]              ; key_debounce:u_down|delay_cnt[6]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; key_debounce:u_down|delay_cnt[15]             ; key_debounce:u_down|delay_cnt[15]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; key_debounce:u_right|delay_cnt[15]            ; key_debounce:u_right|delay_cnt[15]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; key_debounce:u_right|delay_cnt[6]             ; key_debounce:u_right|delay_cnt[6]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; vga_display:u_vga_display|div_cnt[23]         ; vga_display:u_vga_display|div_cnt[23]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; vga_display:u_vga_display|div_cnt[21]         ; vga_display:u_vga_display|div_cnt[21]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; vga_display:u_vga_display|div_cnt[11]         ; vga_display:u_vga_display|div_cnt[11]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; key_debounce:u_up|delay_cnt[6]                ; key_debounce:u_up|delay_cnt[6]                ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; key_debounce:u_up|delay_cnt[15]               ; key_debounce:u_up|delay_cnt[15]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; key_debounce:u_down|delay_cnt[22]             ; key_debounce:u_down|delay_cnt[22]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_debounce:u_down|delay_cnt[2]              ; key_debounce:u_down|delay_cnt[2]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_debounce:u_down|delay_cnt[3]              ; key_debounce:u_down|delay_cnt[3]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_debounce:u_down|delay_cnt[5]              ; key_debounce:u_down|delay_cnt[5]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_debounce:u_down|delay_cnt[8]              ; key_debounce:u_down|delay_cnt[8]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_debounce:u_down|delay_cnt[13]             ; key_debounce:u_down|delay_cnt[13]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_debounce:u_down|delay_cnt[14]             ; key_debounce:u_down|delay_cnt[14]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_debounce:u_down|delay_cnt[16]             ; key_debounce:u_down|delay_cnt[16]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_debounce:u_down|delay_cnt[31]             ; key_debounce:u_down|delay_cnt[31]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_debounce:u_right|delay_cnt[14]            ; key_debounce:u_right|delay_cnt[14]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_debounce:u_right|delay_cnt[16]            ; key_debounce:u_right|delay_cnt[16]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_debounce:u_right|delay_cnt[31]            ; key_debounce:u_right|delay_cnt[31]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_debounce:u_right|delay_cnt[22]            ; key_debounce:u_right|delay_cnt[22]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_debounce:u_right|delay_cnt[13]            ; key_debounce:u_right|delay_cnt[13]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_debounce:u_right|delay_cnt[8]             ; key_debounce:u_right|delay_cnt[8]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_debounce:u_right|delay_cnt[5]             ; key_debounce:u_right|delay_cnt[5]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_debounce:u_right|delay_cnt[3]             ; key_debounce:u_right|delay_cnt[3]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_debounce:u_right|delay_cnt[2]             ; key_debounce:u_right|delay_cnt[2]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_debounce:u_left|delay_cnt[31]             ; key_debounce:u_left|delay_cnt[31]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_debounce:u_left|delay_cnt[6]              ; key_debounce:u_left|delay_cnt[6]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; key_debounce:u_left|delay_cnt[15]             ; key_debounce:u_left|delay_cnt[15]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; key_debounce:u_left|delay_cnt[16]             ; key_debounce:u_left|delay_cnt[16]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_debounce:u_left|delay_cnt[22]             ; key_debounce:u_left|delay_cnt[22]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; vga_display:u_vga_display|div_cnt[19]         ; vga_display:u_vga_display|div_cnt[19]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; vga_display:u_vga_display|div_cnt[14]         ; vga_display:u_vga_display|div_cnt[14]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; vga_display:u_vga_display|div_cnt[13]         ; vga_display:u_vga_display|div_cnt[13]         ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; vga_display:u_vga_display|div_cnt[9]          ; vga_display:u_vga_display|div_cnt[9]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; vga_display:u_vga_display|div_cnt[8]          ; vga_display:u_vga_display|div_cnt[8]          ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; key_debounce:u_up|delay_cnt[31]               ; key_debounce:u_up|delay_cnt[31]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key_debounce:u_up|delay_cnt[5]                ; key_debounce:u_up|delay_cnt[5]                ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key_debounce:u_up|delay_cnt[2]                ; key_debounce:u_up|delay_cnt[2]                ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key_debounce:u_up|delay_cnt[3]                ; key_debounce:u_up|delay_cnt[3]                ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key_debounce:u_up|delay_cnt[8]                ; key_debounce:u_up|delay_cnt[8]                ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key_debounce:u_up|delay_cnt[14]               ; key_debounce:u_up|delay_cnt[14]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key_debounce:u_up|delay_cnt[13]               ; key_debounce:u_up|delay_cnt[13]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key_debounce:u_up|delay_cnt[16]               ; key_debounce:u_up|delay_cnt[16]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key_debounce:u_up|delay_cnt[22]               ; key_debounce:u_up|delay_cnt[22]               ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; vga_display:u_vga_display|score[6]            ; vga_display:u_vga_display|score[6]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; vga_display:u_vga_display|score[4]            ; vga_display:u_vga_display|score[4]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; vga_display:u_vga_display|score[3]            ; vga_display:u_vga_display|score[3]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key_debounce:u_down|delay_cnt[1]              ; key_debounce:u_down|delay_cnt[1]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key_debounce:u_down|delay_cnt[4]              ; key_debounce:u_down|delay_cnt[4]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key_debounce:u_down|delay_cnt[7]              ; key_debounce:u_down|delay_cnt[7]              ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key_debounce:u_down|delay_cnt[10]             ; key_debounce:u_down|delay_cnt[10]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key_debounce:u_down|delay_cnt[11]             ; key_debounce:u_down|delay_cnt[11]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key_debounce:u_down|delay_cnt[12]             ; key_debounce:u_down|delay_cnt[12]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key_debounce:u_down|delay_cnt[17]             ; key_debounce:u_down|delay_cnt[17]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key_debounce:u_down|delay_cnt[18]             ; key_debounce:u_down|delay_cnt[18]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key_debounce:u_down|delay_cnt[19]             ; key_debounce:u_down|delay_cnt[19]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key_debounce:u_down|delay_cnt[20]             ; key_debounce:u_down|delay_cnt[20]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key_debounce:u_down|delay_cnt[21]             ; key_debounce:u_down|delay_cnt[21]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key_debounce:u_down|delay_cnt[24]             ; key_debounce:u_down|delay_cnt[24]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key_debounce:u_down|delay_cnt[27]             ; key_debounce:u_down|delay_cnt[27]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key_debounce:u_down|delay_cnt[29]             ; key_debounce:u_down|delay_cnt[29]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key_debounce:u_down|delay_cnt[30]             ; key_debounce:u_down|delay_cnt[30]             ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key_debounce:u_right|delay_cnt[29]            ; key_debounce:u_right|delay_cnt[29]            ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'seg_led:u_seg_led|dri_clk'                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt_sel[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt_sel[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt_sel[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|flag        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[21]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[22]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[23]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num_disp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num_disp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num_disp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num_disp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_led[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[5]  ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[10]     ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[13]     ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[17]     ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[19]     ;
; 0.202  ; 0.418        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|flag        ;
; 0.203  ; 0.419        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[11]    ;
; 0.203  ; 0.419        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[12]    ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[11]     ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[8]      ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[9]      ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt_sel[0]  ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt_sel[1]  ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt_sel[2]  ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[12]     ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[14]     ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[15]     ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[16]     ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[18]     ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[1]      ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[20]     ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[21]     ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[23]     ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[2]      ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[3]      ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[4]      ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[5]      ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[6]      ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[7]      ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[0]  ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|seg_sel[2]  ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[0]     ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[10]    ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[1]     ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[2]     ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[3]     ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[4]     ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[5]     ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[6]     ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[7]     ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[8]     ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|cnt0[9]     ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num[22]     ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; seg_led:u_seg_led|dri_clk ; Fall       ; seg_led:u_seg_led|num_disp[0] ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'remote_rcv:u_remote_rcv|div_clk'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_idle          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_rec_data      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_repeat_code   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|error_en                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|judge_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|remote_in_d0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|remote_in_d1               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt_clr               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_done                  ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_rec_data      ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[14]              ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[15]              ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[6]               ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[7]               ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[0]                ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[1]                ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[2]                ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[3]                ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[4]                ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[5]                ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[6]                ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt[7]                ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_idle          ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_repeat_code   ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_start_judge   ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[0]                ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[1]                ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[2]                ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[3]                ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[4]                ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_cnt[5]                ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[0]               ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[10]              ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[11]              ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[12]              ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[13]              ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[1]               ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[2]               ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[3]               ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[4]               ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[5]               ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[8]               ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data_temp[9]               ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|error_en                   ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|judge_flag                 ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|remote_in_d0               ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|remote_in_d1               ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_cnt_clr               ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|time_done                  ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[0]                    ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[1]                    ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[2]                    ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[3]                    ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[4]                    ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[5]                    ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[6]                    ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[7]                    ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[0]                    ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; remote_rcv:u_remote_rcv|div_clk ; Rise       ; remote_rcv:u_remote_rcv|data[1]                    ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                                                ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_clk                                 ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[0]                              ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[10]                             ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[11]                             ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[1]                              ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[2]                              ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[3]                              ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[4]                              ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[5]                              ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[6]                              ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[7]                              ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[8]                              ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[9]                              ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]                                    ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]                                    ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]                                    ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]                                    ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk                                       ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_clk|clk                                        ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[0]|clk                                     ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[10]|clk                                    ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[11]|clk                                    ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[1]|clk                                     ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[2]|clk                                     ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[3]|clk                                     ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[4]|clk                                     ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[5]|clk                                     ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[6]|clk                                     ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[7]|clk                                     ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[8]|clk                                     ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[9]|clk                                     ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[0]|clk                                        ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[1]|clk                                        ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[2]|clk                                        ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[3]|clk                                        ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|dri_clk|clk                                           ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o                                                 ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.639  ; 9.639        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0]                                   ;
; 9.639  ; 9.639        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk                                     ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i                                                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i                                                 ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_clk                                 ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[0]                              ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[10]                             ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[11]                             ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[1]                              ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[2]                              ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[3]                              ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[4]                              ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[5]                              ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[6]                              ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[7]                              ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[8]                              ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[9]                              ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]                                    ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]                                    ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]                                    ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]                                    ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk                                       ;
; 10.361 ; 10.361       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0]                                   ;
; 10.361 ; 10.361       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk                                     ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|o                                                 ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_clk|clk                                        ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[0]|clk                                     ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[10]|clk                                    ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[11]|clk                                    ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[1]|clk                                     ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[2]|clk                                     ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[3]|clk                                     ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[4]|clk                                     ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[5]|clk                                     ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[6]|clk                                     ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[7]|clk                                     ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[8]|clk                                     ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_remote_rcv|div_cnt[9]|clk                                     ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[0]|clk                                        ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[1]|clk                                        ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[2]|clk                                        ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[3]|clk                                        ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|dri_clk|clk                                           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                                                         ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_clk                                 ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[0]                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[10]                             ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[11]                             ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[1]                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[2]                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[3]                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[4]                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[5]                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[6]                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[7]                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[8]                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; remote_rcv:u_remote_rcv|div_cnt[9]                              ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'u_vga_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                       ;
+--------+--------------+----------------+-----------------+-------------------------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                                 ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+-----------------+-------------------------------------------------------+------------+-----------------------------------------+
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[0]       ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[10]      ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[11]      ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[12]      ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[13]      ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[14]      ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[15]      ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[1]       ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[2]       ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[3]       ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[4]       ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[5]       ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[6]       ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[7]       ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[8]       ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[9]       ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|key_reg            ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|key_value          ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[1][5] ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[2][2] ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[2][3] ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[2][4] ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[2][7] ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[2][8] ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[2][9] ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_y[4][2] ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_left|delay_cnt[0]        ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_left|delay_cnt[10]       ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_left|delay_cnt[11]       ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_left|delay_cnt[12]       ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_left|delay_cnt[13]       ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_left|delay_cnt[14]       ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_left|delay_cnt[15]       ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_left|delay_cnt[1]        ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_left|delay_cnt[2]        ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_left|delay_cnt[3]        ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_left|delay_cnt[4]        ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_left|delay_cnt[5]        ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_left|delay_cnt[6]        ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_left|delay_cnt[7]        ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_left|delay_cnt[8]        ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_left|delay_cnt[9]        ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[16]      ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[17]      ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[18]      ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[19]      ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[20]      ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[21]      ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[22]      ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[23]      ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[24]      ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[25]      ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[26]      ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[27]      ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[28]      ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[29]      ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[30]      ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:u_right|delay_cnt[31]      ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[1][6] ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[1][9] ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[2][3] ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[2][8] ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[3][2] ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[3][3] ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[3][5] ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[3][6] ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[3][7] ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[3][8] ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[4][2] ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[4][3] ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[4][4] ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[4][5] ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[4][6] ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[4][7] ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[4][8] ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|block_x[4][9] ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[10]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[11]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[12]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[13]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[14]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[15]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[16]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[17]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[18]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[19]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[20]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[21]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[22]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[23]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[24]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[25]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[26]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[27]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[28]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[29]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[30]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[31]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[32]   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_display:u_vga_display|div_cnt[8]    ;
+--------+--------------+----------------+-----------------+-------------------------------------------------------+------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+-------------------------------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                       ;
+-----------+---------------------------------+-------+-------+------------+-------------------------------------------------------+
; remote_in ; remote_rcv:u_remote_rcv|div_clk ; 0.576 ; 0.819 ; Rise       ; remote_rcv:u_remote_rcv|div_clk                       ;
; key_down  ; sys_clk                         ; 2.194 ; 2.503 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_left  ; sys_clk                         ; 1.775 ; 2.084 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_right ; sys_clk                         ; 1.887 ; 2.198 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_up    ; sys_clk                         ; 2.137 ; 2.422 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; sys_rst_n ; sys_clk                         ; 3.427 ; 3.851 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+---------------------------------+-------+-------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                         ;
+-----------+---------------------------------+--------+--------+------------+-------------------------------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                       ;
+-----------+---------------------------------+--------+--------+------------+-------------------------------------------------------+
; remote_in ; remote_rcv:u_remote_rcv|div_clk ; -0.395 ; -0.644 ; Rise       ; remote_rcv:u_remote_rcv|div_clk                       ;
; key_down  ; sys_clk                         ; -0.956 ; -1.249 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_left  ; sys_clk                         ; -0.706 ; -1.034 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_right ; sys_clk                         ; -0.781 ; -1.125 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_up    ; sys_clk                         ; -1.042 ; -1.313 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; sys_rst_n ; sys_clk                         ; -1.372 ; -1.724 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+---------------------------------+--------+--------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; Data Port    ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                       ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; seg_led[*]   ; seg_led:u_seg_led|dri_clk ; 4.575 ; 4.421 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[0]  ; seg_led:u_seg_led|dri_clk ; 3.424 ; 3.507 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[1]  ; seg_led:u_seg_led|dri_clk ; 3.592 ; 3.695 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[2]  ; seg_led:u_seg_led|dri_clk ; 3.587 ; 3.706 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[3]  ; seg_led:u_seg_led|dri_clk ; 3.533 ; 3.638 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[4]  ; seg_led:u_seg_led|dri_clk ; 3.487 ; 3.582 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[5]  ; seg_led:u_seg_led|dri_clk ; 3.487 ; 3.579 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[6]  ; seg_led:u_seg_led|dri_clk ; 4.575 ; 4.421 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
; seg_sel[*]   ; seg_led:u_seg_led|dri_clk ; 3.570 ; 3.464 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[0]  ; seg_led:u_seg_led|dri_clk ; 3.458 ; 3.356 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[1]  ; seg_led:u_seg_led|dri_clk ; 3.570 ; 3.464 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[2]  ; seg_led:u_seg_led|dri_clk ; 3.329 ; 3.254 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[3]  ; seg_led:u_seg_led|dri_clk ; 3.331 ; 3.265 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[4]  ; seg_led:u_seg_led|dri_clk ; 3.409 ; 3.321 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[5]  ; seg_led:u_seg_led|dri_clk ; 3.490 ; 3.418 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
; vga_hs       ; sys_clk                   ; 2.895 ; 2.938 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; vga_rgb[*]   ; sys_clk                   ; 4.207 ; 4.334 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[0]  ; sys_clk                   ; 4.197 ; 4.324 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[1]  ; sys_clk                   ; 4.207 ; 4.334 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[2]  ; sys_clk                   ; 4.163 ; 4.281 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[3]  ; sys_clk                   ; 4.183 ; 4.301 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[4]  ; sys_clk                   ; 4.051 ; 4.155 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[5]  ; sys_clk                   ; 4.072 ; 4.202 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[6]  ; sys_clk                   ; 4.072 ; 4.202 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[7]  ; sys_clk                   ; 4.066 ; 4.194 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[8]  ; sys_clk                   ; 4.076 ; 4.204 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[9]  ; sys_clk                   ; 4.101 ; 4.232 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[10] ; sys_clk                   ; 4.089 ; 4.220 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[11] ; sys_clk                   ; 3.737 ; 3.801 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[12] ; sys_clk                   ; 4.041 ; 4.153 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[13] ; sys_clk                   ; 4.041 ; 4.153 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[14] ; sys_clk                   ; 4.061 ; 4.191 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[15] ; sys_clk                   ; 4.051 ; 4.181 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs       ; sys_clk                   ; 3.065 ; 3.172 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; Data Port    ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                       ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; seg_led[*]   ; seg_led:u_seg_led|dri_clk ; 3.299 ; 3.379 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[0]  ; seg_led:u_seg_led|dri_clk ; 3.299 ; 3.379 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[1]  ; seg_led:u_seg_led|dri_clk ; 3.460 ; 3.558 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[2]  ; seg_led:u_seg_led|dri_clk ; 3.455 ; 3.569 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[3]  ; seg_led:u_seg_led|dri_clk ; 3.404 ; 3.505 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[4]  ; seg_led:u_seg_led|dri_clk ; 3.358 ; 3.450 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[5]  ; seg_led:u_seg_led|dri_clk ; 3.359 ; 3.447 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[6]  ; seg_led:u_seg_led|dri_clk ; 4.444 ; 4.293 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
; seg_sel[*]   ; seg_led:u_seg_led|dri_clk ; 3.212 ; 3.140 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[0]  ; seg_led:u_seg_led|dri_clk ; 3.338 ; 3.238 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[1]  ; seg_led:u_seg_led|dri_clk ; 3.444 ; 3.342 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[2]  ; seg_led:u_seg_led|dri_clk ; 3.213 ; 3.140 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[3]  ; seg_led:u_seg_led|dri_clk ; 3.212 ; 3.148 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[4]  ; seg_led:u_seg_led|dri_clk ; 3.290 ; 3.205 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[5]  ; seg_led:u_seg_led|dri_clk ; 3.363 ; 3.294 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
; vga_hs       ; sys_clk                   ; 2.343 ; 2.465 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; vga_rgb[*]   ; sys_clk                   ; 2.336 ; 2.450 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[0]  ; sys_clk                   ; 2.676 ; 2.834 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[1]  ; sys_clk                   ; 2.686 ; 2.844 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[2]  ; sys_clk                   ; 2.644 ; 2.792 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[3]  ; sys_clk                   ; 2.664 ; 2.812 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[4]  ; sys_clk                   ; 2.538 ; 2.672 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[5]  ; sys_clk                   ; 2.658 ; 2.835 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[6]  ; sys_clk                   ; 2.658 ; 2.835 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[7]  ; sys_clk                   ; 2.652 ; 2.828 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[8]  ; sys_clk                   ; 2.662 ; 2.838 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[9]  ; sys_clk                   ; 2.686 ; 2.865 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[10] ; sys_clk                   ; 2.674 ; 2.853 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[11] ; sys_clk                   ; 2.336 ; 2.450 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[12] ; sys_clk                   ; 2.628 ; 2.788 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[13] ; sys_clk                   ; 2.628 ; 2.788 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[14] ; sys_clk                   ; 2.647 ; 2.825 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[15] ; sys_clk                   ; 2.637 ; 2.815 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs       ; sys_clk                   ; 2.286 ; 2.385 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                    ;
+--------------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                                  ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                                       ; -46.510   ; -0.213 ; N/A      ; N/A     ; -1.487              ;
;  remote_rcv:u_remote_rcv|div_clk                       ; -3.375    ; 0.186  ; N/A      ; N/A     ; -1.487              ;
;  seg_led:u_seg_led|dri_clk                             ; -46.510   ; 0.185  ; N/A      ; N/A     ; -1.487              ;
;  sys_clk                                               ; -0.059    ; -0.213 ; N/A      ; N/A     ; 9.435               ;
;  u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; -5.319    ; 0.186  ; N/A      ; N/A     ; 19.715              ;
; Design-wide TNS                                        ; -1023.934 ; -0.423 ; 0.0      ; 0.0     ; -157.622            ;
;  remote_rcv:u_remote_rcv|div_clk                       ; -124.043  ; 0.000  ; N/A      ; N/A     ; -72.863             ;
;  seg_led:u_seg_led|dri_clk                             ; -869.740  ; 0.000  ; N/A      ; N/A     ; -84.759             ;
;  sys_clk                                               ; -0.059    ; -0.423 ; N/A      ; N/A     ; 0.000               ;
;  u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; -30.092   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+--------------------------------------------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+-------------------------------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                       ;
+-----------+---------------------------------+-------+-------+------------+-------------------------------------------------------+
; remote_in ; remote_rcv:u_remote_rcv|div_clk ; 1.000 ; 1.227 ; Rise       ; remote_rcv:u_remote_rcv|div_clk                       ;
; key_down  ; sys_clk                         ; 4.627 ; 4.711 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_left  ; sys_clk                         ; 3.653 ; 3.870 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_right ; sys_clk                         ; 3.908 ; 4.172 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_up    ; sys_clk                         ; 4.488 ; 4.561 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; sys_rst_n ; sys_clk                         ; 7.395 ; 7.510 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+---------------------------------+-------+-------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                         ;
+-----------+---------------------------------+--------+--------+------------+-------------------------------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                       ;
+-----------+---------------------------------+--------+--------+------------+-------------------------------------------------------+
; remote_in ; remote_rcv:u_remote_rcv|div_clk ; -0.395 ; -0.644 ; Rise       ; remote_rcv:u_remote_rcv|div_clk                       ;
; key_down  ; sys_clk                         ; -0.956 ; -1.249 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_left  ; sys_clk                         ; -0.706 ; -1.034 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_right ; sys_clk                         ; -0.781 ; -1.125 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; key_up    ; sys_clk                         ; -1.042 ; -1.313 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; sys_rst_n ; sys_clk                         ; -1.372 ; -1.724 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+---------------------------------+--------+--------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; Data Port    ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                       ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; seg_led[*]   ; seg_led:u_seg_led|dri_clk ; 8.850 ; 8.887 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[0]  ; seg_led:u_seg_led|dri_clk ; 7.314 ; 7.174 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[1]  ; seg_led:u_seg_led|dri_clk ; 7.715 ; 7.523 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[2]  ; seg_led:u_seg_led|dri_clk ; 7.688 ; 7.550 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[3]  ; seg_led:u_seg_led|dri_clk ; 7.599 ; 7.434 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[4]  ; seg_led:u_seg_led|dri_clk ; 7.430 ; 7.298 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[5]  ; seg_led:u_seg_led|dri_clk ; 7.418 ; 7.286 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[6]  ; seg_led:u_seg_led|dri_clk ; 8.850 ; 8.887 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
; seg_sel[*]   ; seg_led:u_seg_led|dri_clk ; 7.235 ; 7.354 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[0]  ; seg_led:u_seg_led|dri_clk ; 7.030 ; 7.084 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[1]  ; seg_led:u_seg_led|dri_clk ; 7.235 ; 7.354 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[2]  ; seg_led:u_seg_led|dri_clk ; 6.794 ; 6.918 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[3]  ; seg_led:u_seg_led|dri_clk ; 6.810 ; 6.915 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[4]  ; seg_led:u_seg_led|dri_clk ; 6.924 ; 7.025 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[5]  ; seg_led:u_seg_led|dri_clk ; 7.129 ; 7.289 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
; vga_hs       ; sys_clk                   ; 6.490 ; 6.419 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; vga_rgb[*]   ; sys_clk                   ; 9.750 ; 9.542 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[0]  ; sys_clk                   ; 9.740 ; 9.532 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[1]  ; sys_clk                   ; 9.750 ; 9.542 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[2]  ; sys_clk                   ; 9.648 ; 9.452 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[3]  ; sys_clk                   ; 9.668 ; 9.472 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[4]  ; sys_clk                   ; 9.340 ; 9.191 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[5]  ; sys_clk                   ; 9.458 ; 9.307 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[6]  ; sys_clk                   ; 9.458 ; 9.307 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[7]  ; sys_clk                   ; 9.438 ; 9.288 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[8]  ; sys_clk                   ; 9.448 ; 9.298 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[9]  ; sys_clk                   ; 9.488 ; 9.336 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[10] ; sys_clk                   ; 9.475 ; 9.323 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[11] ; sys_clk                   ; 8.663 ; 8.516 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[12] ; sys_clk                   ; 9.387 ; 9.188 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[13] ; sys_clk                   ; 9.387 ; 9.188 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[14] ; sys_clk                   ; 9.451 ; 9.296 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[15] ; sys_clk                   ; 9.441 ; 9.286 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs       ; sys_clk                   ; 6.960 ; 6.911 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; Data Port    ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                       ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; seg_led[*]   ; seg_led:u_seg_led|dri_clk ; 3.299 ; 3.379 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[0]  ; seg_led:u_seg_led|dri_clk ; 3.299 ; 3.379 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[1]  ; seg_led:u_seg_led|dri_clk ; 3.460 ; 3.558 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[2]  ; seg_led:u_seg_led|dri_clk ; 3.455 ; 3.569 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[3]  ; seg_led:u_seg_led|dri_clk ; 3.404 ; 3.505 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[4]  ; seg_led:u_seg_led|dri_clk ; 3.358 ; 3.450 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[5]  ; seg_led:u_seg_led|dri_clk ; 3.359 ; 3.447 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_led[6]  ; seg_led:u_seg_led|dri_clk ; 4.444 ; 4.293 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
; seg_sel[*]   ; seg_led:u_seg_led|dri_clk ; 3.212 ; 3.140 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[0]  ; seg_led:u_seg_led|dri_clk ; 3.338 ; 3.238 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[1]  ; seg_led:u_seg_led|dri_clk ; 3.444 ; 3.342 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[2]  ; seg_led:u_seg_led|dri_clk ; 3.213 ; 3.140 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[3]  ; seg_led:u_seg_led|dri_clk ; 3.212 ; 3.148 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[4]  ; seg_led:u_seg_led|dri_clk ; 3.290 ; 3.205 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
;  seg_sel[5]  ; seg_led:u_seg_led|dri_clk ; 3.363 ; 3.294 ; Fall       ; seg_led:u_seg_led|dri_clk                             ;
; vga_hs       ; sys_clk                   ; 2.343 ; 2.465 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; vga_rgb[*]   ; sys_clk                   ; 2.336 ; 2.450 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[0]  ; sys_clk                   ; 2.676 ; 2.834 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[1]  ; sys_clk                   ; 2.686 ; 2.844 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[2]  ; sys_clk                   ; 2.644 ; 2.792 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[3]  ; sys_clk                   ; 2.664 ; 2.812 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[4]  ; sys_clk                   ; 2.538 ; 2.672 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[5]  ; sys_clk                   ; 2.658 ; 2.835 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[6]  ; sys_clk                   ; 2.658 ; 2.835 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[7]  ; sys_clk                   ; 2.652 ; 2.828 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[8]  ; sys_clk                   ; 2.662 ; 2.838 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[9]  ; sys_clk                   ; 2.686 ; 2.865 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[10] ; sys_clk                   ; 2.674 ; 2.853 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[11] ; sys_clk                   ; 2.336 ; 2.450 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[12] ; sys_clk                   ; 2.628 ; 2.788 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[13] ; sys_clk                   ; 2.628 ; 2.788 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[14] ; sys_clk                   ; 2.647 ; 2.825 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_rgb[15] ; sys_clk                   ; 2.637 ; 2.815 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs       ; sys_clk                   ; 2.286 ; 2.385 ; Rise       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+---------------------------+-------+-------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; vga_hs        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_vs        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_rgb[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_sel[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_sel[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_sel[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_sel[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_sel[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_sel[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; beep_en       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sys_rst_n               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_up                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_down                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_left                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_right               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; remote_in               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_hs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_vs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; seg_sel[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; seg_led[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; seg_led[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; beep_en       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_hs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_vs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; seg_led[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; beep_en       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_hs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_vs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_rgb[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; seg_sel[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; seg_sel[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; seg_sel[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; seg_sel[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; seg_led[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; beep_en       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                               ;
+-------------------------------------------------------+-------------------------------------------------------+----------+----------+--------------+----------+
; From Clock                                            ; To Clock                                              ; RR Paths ; FR Paths ; RF Paths     ; FF Paths ;
+-------------------------------------------------------+-------------------------------------------------------+----------+----------+--------------+----------+
; remote_rcv:u_remote_rcv|div_clk                       ; remote_rcv:u_remote_rcv|div_clk                       ; 950      ; 0        ; 0            ; 0        ;
; seg_led:u_seg_led|dri_clk                             ; seg_led:u_seg_led|dri_clk                             ; 0        ; 0        ; 0            ; 382      ;
; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk                             ; 0        ; 0        ; > 2147483647 ; 0        ;
; remote_rcv:u_remote_rcv|div_clk                       ; sys_clk                                               ; 1        ; 1        ; 0            ; 0        ;
; seg_led:u_seg_led|dri_clk                             ; sys_clk                                               ; 1        ; 1        ; 0            ; 0        ;
; sys_clk                                               ; sys_clk                                               ; 180      ; 0        ; 0            ; 0        ;
; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 216      ; 0        ; 0            ; 0        ;
; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 46207    ; 0        ; 0            ; 0        ;
+-------------------------------------------------------+-------------------------------------------------------+----------+----------+--------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                ;
+-------------------------------------------------------+-------------------------------------------------------+----------+----------+--------------+----------+
; From Clock                                            ; To Clock                                              ; RR Paths ; FR Paths ; RF Paths     ; FF Paths ;
+-------------------------------------------------------+-------------------------------------------------------+----------+----------+--------------+----------+
; remote_rcv:u_remote_rcv|div_clk                       ; remote_rcv:u_remote_rcv|div_clk                       ; 950      ; 0        ; 0            ; 0        ;
; seg_led:u_seg_led|dri_clk                             ; seg_led:u_seg_led|dri_clk                             ; 0        ; 0        ; 0            ; 382      ;
; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk                             ; 0        ; 0        ; > 2147483647 ; 0        ;
; remote_rcv:u_remote_rcv|div_clk                       ; sys_clk                                               ; 1        ; 1        ; 0            ; 0        ;
; seg_led:u_seg_led|dri_clk                             ; sys_clk                                               ; 1        ; 1        ; 0            ; 0        ;
; sys_clk                                               ; sys_clk                                               ; 180      ; 0        ; 0            ; 0        ;
; remote_rcv:u_remote_rcv|div_clk                       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 216      ; 0        ; 0            ; 0        ;
; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; 46207    ; 0        ; 0            ; 0        ;
+-------------------------------------------------------+-------------------------------------------------------+----------+----------+--------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 622   ; 622  ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 299   ; 299  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Wed Jan 12 14:20:46 2022
Info: Command: quartus_sta vga_snake_top -c vga_snake_top
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_snake_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name sys_clk sys_clk
    Info (332110): create_generated_clock -source {u_vga_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {u_vga_pll|altpll_component|auto_generated|pll1|clk[0]} {u_vga_pll|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name remote_rcv:u_remote_rcv|div_clk remote_rcv:u_remote_rcv|div_clk
    Info (332105): create_clock -period 1.000 -name seg_led:u_seg_led|dri_clk seg_led:u_seg_led|dri_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -46.510
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -46.510            -869.740 seg_led:u_seg_led|dri_clk 
    Info (332119):    -5.319             -30.092 u_vga_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -3.375            -124.043 remote_rcv:u_remote_rcv|div_clk 
    Info (332119):    -0.059              -0.059 sys_clk 
Info (332146): Worst-case hold slack is -0.119
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.119              -0.178 sys_clk 
    Info (332119):     0.451               0.000 u_vga_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.452               0.000 remote_rcv:u_remote_rcv|div_clk 
    Info (332119):     0.455               0.000 seg_led:u_seg_led|dri_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.487             -84.759 seg_led:u_seg_led|dri_clk 
    Info (332119):    -1.487             -72.863 remote_rcv:u_remote_rcv|div_clk 
    Info (332119):     9.783               0.000 sys_clk 
    Info (332119):    19.718               0.000 u_vga_pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -42.675
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -42.675            -798.242 seg_led:u_seg_led|dri_clk 
    Info (332119):    -4.660             -26.327 u_vga_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -3.093            -112.038 remote_rcv:u_remote_rcv|div_clk 
    Info (332119):    -0.045              -0.045 sys_clk 
Info (332146): Worst-case hold slack is -0.089
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.089              -0.125 sys_clk 
    Info (332119):     0.400               0.000 u_vga_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.402               0.000 remote_rcv:u_remote_rcv|div_clk 
    Info (332119):     0.405               0.000 seg_led:u_seg_led|dri_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.487             -84.759 seg_led:u_seg_led|dri_clk 
    Info (332119):    -1.487             -72.863 remote_rcv:u_remote_rcv|div_clk 
    Info (332119):     9.774               0.000 sys_clk 
    Info (332119):    19.715               0.000 u_vga_pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -19.428
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -19.428            -348.971 seg_led:u_seg_led|dri_clk 
    Info (332119):    -1.896             -10.615 u_vga_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.872             -26.283 remote_rcv:u_remote_rcv|div_clk 
    Info (332119):     0.250               0.000 sys_clk 
Info (332146): Worst-case hold slack is -0.213
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.213              -0.423 sys_clk 
    Info (332119):     0.185               0.000 seg_led:u_seg_led|dri_clk 
    Info (332119):     0.186               0.000 remote_rcv:u_remote_rcv|div_clk 
    Info (332119):     0.186               0.000 u_vga_pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -57.000 seg_led:u_seg_led|dri_clk 
    Info (332119):    -1.000             -49.000 remote_rcv:u_remote_rcv|div_clk 
    Info (332119):     9.435               0.000 sys_clk 
    Info (332119):    19.795               0.000 u_vga_pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4759 megabytes
    Info: Processing ended: Wed Jan 12 14:20:56 2022
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:10


