Fitter report for dataPath
Fri Apr 03 01:55:21 2020
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Apr 03 01:55:21 2020       ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                      ; dataPath                                    ;
; Top-level Entity Name              ; MIPS_DataPath                               ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C6GES                            ;
; Timing Models                      ; Preliminary                                 ;
; Total logic elements               ; 2,357 / 49,760 ( 5 % )                      ;
;     Total combinational functions  ; 2,307 / 49,760 ( 5 % )                      ;
;     Dedicated logic registers      ; 1,206 / 49,760 ( 2 % )                      ;
; Total registers                    ; 1206                                        ;
; Total pins                         ; 65 / 360 ( 18 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 8,192 / 1,677,312 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 6 / 288 ( 2 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 10M50DAF484C6GES                      ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.24        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.0%      ;
;     Processor 3            ;   7.9%      ;
;     Processor 4            ;   7.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3702 ) ; 0.00 % ( 0 / 3702 )        ; 0.00 % ( 0 / 3702 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3702 ) ; 0.00 % ( 0 / 3702 )        ; 0.00 % ( 0 / 3702 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3686 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Documents/School/DD/LABS/Final_Project/mem_block/datapath/output_files/dataPath.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 2,357 / 49,760 ( 5 % )      ;
;     -- Combinational with no register       ; 1151                        ;
;     -- Register only                        ; 50                          ;
;     -- Combinational with a register        ; 1156                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 1767                        ;
;     -- 3 input functions                    ; 395                         ;
;     -- <=2 input functions                  ; 145                         ;
;     -- Register only                        ; 50                          ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 2218                        ;
;     -- arithmetic mode                      ; 89                          ;
;                                             ;                             ;
; Total registers*                            ; 1,206 / 51,509 ( 2 % )      ;
;     -- Dedicated logic registers            ; 1,206 / 49,760 ( 2 % )      ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 178 / 3,110 ( 6 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 65 / 360 ( 18 % )           ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )              ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )             ;
;                                             ;                             ;
; M9Ks                                        ; 1 / 182 ( < 1 % )           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )               ;
; ADC blocks                                  ; 0 / 2 ( 0 % )               ;
; Total block memory bits                     ; 8,192 / 1,677,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 1,677,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 288 ( 2 % )             ;
; PLLs                                        ; 0 / 4 ( 0 % )               ;
; Global signals                              ; 2                           ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Remote update blocks                        ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 2.0% / 2.0% / 2.2%          ;
; Peak interconnect usage (total/H/V)         ; 28.3% / 26.8% / 30.3%       ;
; Maximum fan-out                             ; 1208                        ;
; Highest non-global fan-out                  ; 244                         ;
; Total fan-out                               ; 13486                       ;
; Average fan-out                             ; 3.62                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2357 / 49760 ( 5 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 1151                 ; 0                              ;
;     -- Register only                        ; 50                   ; 0                              ;
;     -- Combinational with a register        ; 1156                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1767                 ; 0                              ;
;     -- 3 input functions                    ; 395                  ; 0                              ;
;     -- <=2 input functions                  ; 145                  ; 0                              ;
;     -- Register only                        ; 50                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2218                 ; 0                              ;
;     -- arithmetic mode                      ; 89                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1206                 ; 0                              ;
;     -- Dedicated logic registers            ; 1206 / 49760 ( 2 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 178 / 3110 ( 6 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 65                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 288 ( 2 % )      ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 8192                 ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; M9K                                         ; 1 / 182 ( < 1 % )    ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 2 / 24 ( 8 % )       ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 13627                ; 8                              ;
;     -- Registered Connections               ; 5176                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 27                   ; 0                              ;
;     -- Output Ports                         ; 38                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ALUSrcA     ; W14   ; 4        ; 49           ; 0            ; 21           ; 147                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; ALUSrcB[0]  ; W12   ; 4        ; 46           ; 0            ; 7            ; 93                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; ALUSrcB[1]  ; P18   ; 5        ; 78           ; 24           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; ALU_Op      ; AB3   ; 3        ; 22           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; IN0_en      ; W15   ; 4        ; 54           ; 0            ; 7            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; IN1_en      ; AB20  ; 4        ; 56           ; 0            ; 0            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; IRWrite     ; AB16  ; 4        ; 54           ; 0            ; 0            ; 32                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; InData[0]   ; U15   ; 4        ; 56           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; InData[1]   ; Y17   ; 4        ; 58           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; InData[2]   ; AA17  ; 4        ; 58           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; InData[3]   ; AA20  ; 4        ; 62           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; InData[4]   ; V16   ; 4        ; 56           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; InData[5]   ; V15   ; 4        ; 58           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; InData[6]   ; W18   ; 4        ; 62           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; InData[7]   ; AB19  ; 4        ; 56           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; InData[8]   ; Y19   ; 4        ; 62           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; InData[9]   ; AA16  ; 4        ; 56           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; IorD        ; AA14  ; 4        ; 51           ; 0            ; 21           ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; MemToReg    ; AB14  ; 4        ; 49           ; 0            ; 7            ; 32                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; MemWrite    ; AA19  ; 4        ; 58           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; PCSource[0] ; T18   ; 5        ; 78           ; 20           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; PCSource[1] ; P3    ; 2        ; 0            ; 16           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; Reg_write   ; AB12  ; 4        ; 40           ; 0            ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; clk         ; M8    ; 2        ; 0            ; 18           ; 14           ; 1208                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; isSigned    ; D15   ; 7        ; 66           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; regDST      ; W13   ; 4        ; 46           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; rst         ; M9    ; 2        ; 0            ; 18           ; 21           ; 1184                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Outport[0]  ; C8    ; 8        ; 36           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[10] ; N14   ; 6        ; 78           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[11] ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[12] ; P14   ; 5        ; 78           ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[13] ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[14] ; N8    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[15] ; Y20   ; 5        ; 78           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[16] ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[17] ; K9    ; 1B       ; 0            ; 30           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[18] ; W7    ; 3        ; 24           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[19] ; A19   ; 7        ; 66           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[1]  ; Y14   ; 4        ; 51           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[20] ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[21] ; Y8    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[22] ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[23] ; W10   ; 3        ; 24           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[24] ; J10   ; 8        ; 34           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[25] ; C9    ; 7        ; 46           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[26] ; V17   ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[27] ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[28] ; P22   ; 5        ; 78           ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[29] ; M3    ; 1B       ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[2]  ; B1    ; 8        ; 22           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[30] ; P5    ; 2        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[31] ; B15   ; 7        ; 58           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[3]  ; B8    ; 7        ; 46           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[4]  ; AB10  ; 4        ; 38           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[5]  ; H12   ; 7        ; 49           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[6]  ; T6    ; 2        ; 0            ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[7]  ; AA7   ; 3        ; 29           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[8]  ; E10   ; 8        ; 36           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outport[9]  ; G1    ; 1B       ; 0            ; 26           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ctrl[0]     ; AA13  ; 4        ; 49           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ctrl[1]     ; V14   ; 4        ; 54           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ctrl[2]     ; V13   ; 4        ; 49           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ctrl[3]     ; AA15  ; 4        ; 54           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ctrl[4]     ; Y16   ; 4        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ctrl[5]     ; P12   ; 4        ; 40           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; K9       ; DIFFIO_RX_L15p, DIFFOUT_L15p, JTAGEN, Low_Speed    ; Use as regular IO              ; Outport[17]         ; Dual Purpose Pin ;
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 7 / 24 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 8 / 36 ( 22 % )  ; 2.5V          ; --           ;
; 3        ; 5 / 48 ( 10 % )  ; 2.5V          ; --           ;
; 4        ; 29 / 48 ( 60 % ) ; 2.5V          ; --           ;
; 5        ; 5 / 40 ( 13 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 60 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 10 / 52 ( 19 % ) ; 2.5V          ; --           ;
; 8        ; 8 / 36 ( 22 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; Outport[11]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; Outport[19]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; Outport[7]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; ctrl[0]                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 201        ; 4        ; IorD                                           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 205        ; 4        ; ctrl[3]                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; InData[9]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 212        ; 4        ; InData[2]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; MemWrite                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA20     ; 227        ; 4        ; InData[3]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; ALU_Op                                         ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; Outport[4]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; Reg_write                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; MemToReg                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; IRWrite                                        ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; InData[7]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB20     ; 215        ; 4        ; IN1_en                                         ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; Outport[2]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; Outport[3]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; Outport[27]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; Outport[31]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; Outport[16]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; Outport[0]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 450        ; 7        ; Outport[25]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; Outport[20]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; isSigned                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; Outport[8]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; Outport[9]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; Outport[5]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; Outport[24]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; Outport[17]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; Outport[29]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; clk                                            ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M9       ; 74         ; 2        ; rst                                            ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; Outport[14]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; Outport[10]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; PCSource[1]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; Outport[30]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; ctrl[5]                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; Outport[12]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; ALUSrcB[1]                                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; Outport[28]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 121        ; 2        ; Outport[22]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; Outport[6]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; PCSource[0]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; InData[0]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; Outport[13]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; ctrl[2]                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 204        ; 4        ; ctrl[1]                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 216        ; 4        ; InData[5]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ; 210        ; 4        ; InData[4]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V17      ; 242        ; 4        ; Outport[26]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; Outport[18]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; Outport[23]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; ALUSrcB[0]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ; 195        ; 4        ; regDST                                         ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W14      ; 194        ; 4        ; ALUSrcA                                        ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W15      ; 206        ; 4        ; IN0_en                                         ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; InData[6]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; Outport[21]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; Outport[1]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; ctrl[4]                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y17      ; 214        ; 4        ; InData[1]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; InData[8]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y20      ; 285        ; 5        ; Outport[15]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; isSigned    ; Incomplete set of assignments ;
; PCSource[0] ; Incomplete set of assignments ;
; PCSource[1] ; Incomplete set of assignments ;
; ctrl[0]     ; Incomplete set of assignments ;
; ctrl[1]     ; Incomplete set of assignments ;
; ctrl[2]     ; Incomplete set of assignments ;
; ctrl[3]     ; Incomplete set of assignments ;
; ctrl[4]     ; Incomplete set of assignments ;
; ctrl[5]     ; Incomplete set of assignments ;
; ALU_Op      ; Incomplete set of assignments ;
; Outport[0]  ; Incomplete set of assignments ;
; Outport[1]  ; Incomplete set of assignments ;
; Outport[2]  ; Incomplete set of assignments ;
; Outport[3]  ; Incomplete set of assignments ;
; Outport[4]  ; Incomplete set of assignments ;
; Outport[5]  ; Incomplete set of assignments ;
; Outport[6]  ; Incomplete set of assignments ;
; Outport[7]  ; Incomplete set of assignments ;
; Outport[8]  ; Incomplete set of assignments ;
; Outport[9]  ; Incomplete set of assignments ;
; Outport[10] ; Incomplete set of assignments ;
; Outport[11] ; Incomplete set of assignments ;
; Outport[12] ; Incomplete set of assignments ;
; Outport[13] ; Incomplete set of assignments ;
; Outport[14] ; Incomplete set of assignments ;
; Outport[15] ; Incomplete set of assignments ;
; Outport[16] ; Incomplete set of assignments ;
; Outport[17] ; Incomplete set of assignments ;
; Outport[18] ; Incomplete set of assignments ;
; Outport[19] ; Incomplete set of assignments ;
; Outport[20] ; Incomplete set of assignments ;
; Outport[21] ; Incomplete set of assignments ;
; Outport[22] ; Incomplete set of assignments ;
; Outport[23] ; Incomplete set of assignments ;
; Outport[24] ; Incomplete set of assignments ;
; Outport[25] ; Incomplete set of assignments ;
; Outport[26] ; Incomplete set of assignments ;
; Outport[27] ; Incomplete set of assignments ;
; Outport[28] ; Incomplete set of assignments ;
; Outport[29] ; Incomplete set of assignments ;
; Outport[30] ; Incomplete set of assignments ;
; Outport[31] ; Incomplete set of assignments ;
; ALUSrcB[1]  ; Incomplete set of assignments ;
; clk         ; Incomplete set of assignments ;
; rst         ; Incomplete set of assignments ;
; IRWrite     ; Incomplete set of assignments ;
; IorD        ; Incomplete set of assignments ;
; MemWrite    ; Incomplete set of assignments ;
; ALUSrcA     ; Incomplete set of assignments ;
; ALUSrcB[0]  ; Incomplete set of assignments ;
; InData[4]   ; Incomplete set of assignments ;
; IN1_en      ; Incomplete set of assignments ;
; IN0_en      ; Incomplete set of assignments ;
; InData[1]   ; Incomplete set of assignments ;
; InData[0]   ; Incomplete set of assignments ;
; InData[2]   ; Incomplete set of assignments ;
; InData[5]   ; Incomplete set of assignments ;
; InData[3]   ; Incomplete set of assignments ;
; MemToReg    ; Incomplete set of assignments ;
; regDST      ; Incomplete set of assignments ;
; Reg_write   ; Incomplete set of assignments ;
; InData[7]   ; Incomplete set of assignments ;
; InData[6]   ; Incomplete set of assignments ;
; InData[9]   ; Incomplete set of assignments ;
; InData[8]   ; Incomplete set of assignments ;
; isSigned    ; Missing location assignment   ;
; PCSource[0] ; Missing location assignment   ;
; PCSource[1] ; Missing location assignment   ;
; ctrl[0]     ; Missing location assignment   ;
; ctrl[1]     ; Missing location assignment   ;
; ctrl[2]     ; Missing location assignment   ;
; ctrl[3]     ; Missing location assignment   ;
; ctrl[4]     ; Missing location assignment   ;
; ctrl[5]     ; Missing location assignment   ;
; ALU_Op      ; Missing location assignment   ;
; Outport[0]  ; Missing location assignment   ;
; Outport[1]  ; Missing location assignment   ;
; Outport[2]  ; Missing location assignment   ;
; Outport[3]  ; Missing location assignment   ;
; Outport[4]  ; Missing location assignment   ;
; Outport[5]  ; Missing location assignment   ;
; Outport[6]  ; Missing location assignment   ;
; Outport[7]  ; Missing location assignment   ;
; Outport[8]  ; Missing location assignment   ;
; Outport[9]  ; Missing location assignment   ;
; Outport[10] ; Missing location assignment   ;
; Outport[11] ; Missing location assignment   ;
; Outport[12] ; Missing location assignment   ;
; Outport[13] ; Missing location assignment   ;
; Outport[14] ; Missing location assignment   ;
; Outport[15] ; Missing location assignment   ;
; Outport[16] ; Missing location assignment   ;
; Outport[17] ; Missing location assignment   ;
; Outport[18] ; Missing location assignment   ;
; Outport[19] ; Missing location assignment   ;
; Outport[20] ; Missing location assignment   ;
; Outport[21] ; Missing location assignment   ;
; Outport[22] ; Missing location assignment   ;
; Outport[23] ; Missing location assignment   ;
; Outport[24] ; Missing location assignment   ;
; Outport[25] ; Missing location assignment   ;
; Outport[26] ; Missing location assignment   ;
; Outport[27] ; Missing location assignment   ;
; Outport[28] ; Missing location assignment   ;
; Outport[29] ; Missing location assignment   ;
; Outport[30] ; Missing location assignment   ;
; Outport[31] ; Missing location assignment   ;
; ALUSrcB[1]  ; Missing location assignment   ;
; clk         ; Missing location assignment   ;
; rst         ; Missing location assignment   ;
; IRWrite     ; Missing location assignment   ;
; IorD        ; Missing location assignment   ;
; MemWrite    ; Missing location assignment   ;
; ALUSrcA     ; Missing location assignment   ;
; ALUSrcB[0]  ; Missing location assignment   ;
; InData[4]   ; Missing location assignment   ;
; IN1_en      ; Missing location assignment   ;
; IN0_en      ; Missing location assignment   ;
; InData[1]   ; Missing location assignment   ;
; InData[0]   ; Missing location assignment   ;
; InData[2]   ; Missing location assignment   ;
; InData[5]   ; Missing location assignment   ;
; InData[3]   ; Missing location assignment   ;
; MemToReg    ; Missing location assignment   ;
; regDST      ; Missing location assignment   ;
; Reg_write   ; Missing location assignment   ;
; InData[7]   ; Missing location assignment   ;
; InData[6]   ; Missing location assignment   ;
; InData[9]   ; Missing location assignment   ;
; InData[8]   ; Missing location assignment   ;
+-------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                      ; Entity Name     ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------+-----------------+--------------+
; |MIPS_DataPath                               ; 2357 (1)    ; 1206 (0)                  ; 0 (0)         ; 8192        ; 1    ; 1          ; 6            ; 0       ; 3         ; 65   ; 0            ; 1151 (1)     ; 50 (0)            ; 1156 (0)         ; 0          ; |MIPS_DataPath                                                                                           ; MIPS_DataPath   ; work         ;
;    |IR:U_IREG|                               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 21 (21)          ; 0          ; |MIPS_DataPath|IR:U_IREG                                                                                 ; IR              ; work         ;
;    |alu:U_ALU|                               ; 702 (674)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 657 (629)    ; 0 (0)             ; 45 (45)          ; 0          ; |MIPS_DataPath|alu:U_ALU                                                                                 ; alu             ; work         ;
;       |lpm_mult:Mult0|                       ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |MIPS_DataPath|alu:U_ALU|lpm_mult:Mult0                                                                  ; lpm_mult        ; work         ;
;          |mult_qgs:auto_generated|           ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |MIPS_DataPath|alu:U_ALU|lpm_mult:Mult0|mult_qgs:auto_generated                                          ; mult_qgs        ; work         ;
;    |mem:U_MEMBLOCK|                          ; 71 (0)      ; 22 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 10 (0)            ; 44 (0)           ; 0          ; |MIPS_DataPath|mem:U_MEMBLOCK                                                                            ; mem             ; work         ;
;       |mem_logic:U_MEMLOGIC|                 ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 2 (2)            ; 0          ; |MIPS_DataPath|mem:U_MEMBLOCK|mem_logic:U_MEMLOGIC                                                       ; mem_logic       ; work         ;
;       |mux_four:U_RDMUX|                     ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 42 (42)          ; 0          ; |MIPS_DataPath|mem:U_MEMBLOCK|mux_four:U_RDMUX                                                           ; mux_four        ; work         ;
;       |reg:U_DELAYREG|                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |MIPS_DataPath|mem:U_MEMBLOCK|reg:U_DELAYREG                                                             ; reg             ; work         ;
;       |reg:U_INPORT0|                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |MIPS_DataPath|mem:U_MEMBLOCK|reg:U_INPORT0                                                              ; reg             ; work         ;
;       |reg:U_INPORT1|                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0          ; |MIPS_DataPath|mem:U_MEMBLOCK|reg:U_INPORT1                                                              ; reg             ; work         ;
;       |sram:U_SRAM|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |MIPS_DataPath|mem:U_MEMBLOCK|sram:U_SRAM                                                                ; sram            ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |MIPS_DataPath|mem:U_MEMBLOCK|sram:U_SRAM|altsyncram:altsyncram_component                                ; altsyncram      ; work         ;
;             |altsyncram_3bp3:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |MIPS_DataPath|mem:U_MEMBLOCK|sram:U_SRAM|altsyncram:altsyncram_component|altsyncram_3bp3:auto_generated ; altsyncram_3bp3 ; work         ;
;    |mux:U_ALU_MUX1|                          ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 4 (4)            ; 0          ; |MIPS_DataPath|mux:U_ALU_MUX1                                                                            ; mux             ; work         ;
;    |mux:U_MEMMUX|                            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |MIPS_DataPath|mux:U_MEMMUX                                                                              ; mux             ; work         ;
;    |mux:U_WR_MUX1|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |MIPS_DataPath|mux:U_WR_MUX1                                                                             ; mux             ; work         ;
;    |mux:U_WR_MUX2|                           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 6 (6)            ; 0          ; |MIPS_DataPath|mux:U_WR_MUX2                                                                             ; mux             ; work         ;
;    |mux_four:U_ALU_MUX2|                     ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 3 (3)            ; 0          ; |MIPS_DataPath|mux_four:U_ALU_MUX2                                                                       ; mux_four        ; work         ;
;    |reg:U_ALU_OUT|                           ; 75 (75)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 36 (36)          ; 0          ; |MIPS_DataPath|reg:U_ALU_OUT                                                                             ; reg             ; work         ;
;    |reg:U_MEM_DATA_REG|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |MIPS_DataPath|reg:U_MEM_DATA_REG                                                                        ; reg             ; work         ;
;    |reg:U_REGA|                              ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |MIPS_DataPath|reg:U_REGA                                                                                ; reg             ; work         ;
;    |reg:U_REGB|                              ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |MIPS_DataPath|reg:U_REGB                                                                                ; reg             ; work         ;
;    |register_file:U_REG_FILE|                ; 1420 (1420) ; 1024 (1024)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 346 (346)    ; 29 (29)           ; 1045 (1045)      ; 0          ; |MIPS_DataPath|register_file:U_REG_FILE                                                                  ; register_file   ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; isSigned    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; PCSource[0] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; PCSource[1] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ctrl[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrl[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrl[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrl[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrl[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrl[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ALU_Op      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Outport[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outport[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ALUSrcB[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; clk         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; IRWrite     ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; IorD        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; MemWrite    ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; ALUSrcA     ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; ALUSrcB[0]  ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; InData[4]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; IN1_en      ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; IN0_en      ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; InData[1]   ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; InData[0]   ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; InData[2]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; InData[5]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; InData[3]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; MemToReg    ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; regDST      ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; Reg_write   ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; InData[7]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; InData[6]   ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; InData[9]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; InData[8]   ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                        ;
+---------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------+-------------------+---------+
; isSigned                                                ;                   ;         ;
; PCSource[0]                                             ;                   ;         ;
; PCSource[1]                                             ;                   ;         ;
; ALU_Op                                                  ;                   ;         ;
; ALUSrcB[1]                                              ;                   ;         ;
; clk                                                     ;                   ;         ;
; rst                                                     ;                   ;         ;
; IRWrite                                                 ;                   ;         ;
;      - IR:U_IREG|ctrl[5]                                ; 0                 ; 6       ;
;      - IR:U_IREG|ctrl[4]                                ; 0                 ; 6       ;
;      - IR:U_IREG|ctrl[3]                                ; 0                 ; 6       ;
;      - IR:U_IREG|ctrl[2]                                ; 0                 ; 6       ;
;      - IR:U_IREG|ctrl[1]                                ; 0                 ; 6       ;
;      - IR:U_IREG|ctrl[0]                                ; 0                 ; 6       ;
;      - IR:U_IREG|ALU[4]                                 ; 0                 ; 6       ;
;      - IR:U_IREG|ALU[1]                                 ; 0                 ; 6       ;
;      - IR:U_IREG|ALU[0]                                 ; 0                 ; 6       ;
;      - IR:U_IREG|ALU[2]                                 ; 0                 ; 6       ;
;      - IR:U_IREG|ALU[5]                                 ; 0                 ; 6       ;
;      - IR:U_IREG|ALU[3]                                 ; 0                 ; 6       ;
;      - IR:U_IREG|ALU[7]                                 ; 0                 ; 6       ;
;      - IR:U_IREG|ALU[6]                                 ; 0                 ; 6       ;
;      - IR:U_IREG|ALU[9]                                 ; 0                 ; 6       ;
;      - IR:U_IREG|ALU[8]                                 ; 0                 ; 6       ;
;      - IR:U_IREG|ALU[10]                                ; 0                 ; 6       ;
;      - IR:U_IREG|read1[2]                               ; 0                 ; 6       ;
;      - IR:U_IREG|read1[3]                               ; 0                 ; 6       ;
;      - IR:U_IREG|read1[0]                               ; 0                 ; 6       ;
;      - IR:U_IREG|read1[1]                               ; 0                 ; 6       ;
;      - IR:U_IREG|read1[4]                               ; 0                 ; 6       ;
;      - IR:U_IREG|read2[2]                               ; 0                 ; 6       ;
;      - IR:U_IREG|read2[3]                               ; 0                 ; 6       ;
;      - IR:U_IREG|read2[1]                               ; 0                 ; 6       ;
;      - IR:U_IREG|read2[0]                               ; 0                 ; 6       ;
;      - IR:U_IREG|read2[4]                               ; 0                 ; 6       ;
;      - IR:U_IREG|Write[4]                               ; 0                 ; 6       ;
;      - IR:U_IREG|Write[3]                               ; 0                 ; 6       ;
;      - IR:U_IREG|Write[0]                               ; 0                 ; 6       ;
;      - IR:U_IREG|Write[1]                               ; 0                 ; 6       ;
;      - IR:U_IREG|Write[2]                               ; 0                 ; 6       ;
; IorD                                                    ;                   ;         ;
;      - mux:U_MEMMUX|output[2]~0                         ; 0                 ; 6       ;
;      - mem:U_MEMBLOCK|mem_logic:U_MEMLOGIC|Equal0~0     ; 0                 ; 6       ;
;      - mem:U_MEMBLOCK|mem_logic:U_MEMLOGIC|Equal0~1     ; 0                 ; 6       ;
;      - mem:U_MEMBLOCK|mem_logic:U_MEMLOGIC|Equal0~2     ; 0                 ; 6       ;
;      - mem:U_MEMBLOCK|mem_logic:U_MEMLOGIC|Equal0~3     ; 0                 ; 6       ;
;      - mem:U_MEMBLOCK|mem_logic:U_MEMLOGIC|Equal0~5     ; 0                 ; 6       ;
;      - mem:U_MEMBLOCK|mem_logic:U_MEMLOGIC|Equal0~6     ; 0                 ; 6       ;
;      - mem:U_MEMBLOCK|mem_logic:U_MEMLOGIC|Equal0~7     ; 0                 ; 6       ;
;      - mem:U_MEMBLOCK|mem_logic:U_MEMLOGIC|Equal0~8     ; 0                 ; 6       ;
;      - mem:U_MEMBLOCK|mem_logic:U_MEMLOGIC|Equal0~10    ; 0                 ; 6       ;
;      - mem:U_MEMBLOCK|mem_logic:U_MEMLOGIC|mux_sel[0]~0 ; 0                 ; 6       ;
;      - mux:U_MEMMUX|output[3]~1                         ; 0                 ; 6       ;
;      - mux:U_MEMMUX|output[4]~2                         ; 0                 ; 6       ;
;      - mux:U_MEMMUX|output[5]~3                         ; 0                 ; 6       ;
;      - mux:U_MEMMUX|output[6]~4                         ; 0                 ; 6       ;
;      - mux:U_MEMMUX|output[7]~5                         ; 0                 ; 6       ;
;      - mux:U_MEMMUX|output[8]~6                         ; 0                 ; 6       ;
;      - mux:U_MEMMUX|output[9]~7                         ; 0                 ; 6       ;
; MemWrite                                                ;                   ;         ;
;      - mem:U_MEMBLOCK|reg:U_DELAYREG|output[1]          ; 0                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_DELAYREG|output[0]          ; 0                 ; 6       ;
;      - mem:U_MEMBLOCK|mem_logic:U_MEMLOGIC|wr_en~0      ; 0                 ; 6       ;
; ALUSrcA                                                 ;                   ;         ;
;      - mux:U_ALU_MUX1|output[30]~0                      ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[29]~1                      ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[28]~2                      ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[27]~3                      ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[26]~4                      ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[25]~5                      ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[24]~6                      ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[23]~7                      ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[22]~8                      ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[21]~9                      ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[20]~10                     ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[19]~11                     ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[18]~12                     ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[17]~13                     ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[16]~14                     ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[15]~15                     ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[14]~16                     ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[13]~17                     ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[12]~18                     ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[11]~19                     ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[10]~20                     ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[9]~21                      ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[8]~22                      ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[7]~23                      ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[6]~24                      ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[5]~25                      ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[4]~26                      ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[3]~27                      ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[2]~28                      ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[1]~29                      ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[0]~30                      ; 0                 ; 6       ;
;      - alu:U_ALU|Mux1~6                                 ; 0                 ; 6       ;
;      - alu:U_ALU|Mux1~10                                ; 0                 ; 6       ;
;      - mux:U_ALU_MUX1|output[31]~31                     ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~49                          ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~50                          ; 0                 ; 6       ;
;      - alu:U_ALU|Mux0~5                                 ; 0                 ; 6       ;
;      - alu:U_ALU|result~0                               ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~3                          ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~65                          ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~9                          ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight1~17                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~11                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight1~18                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight1~19                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight1~20                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~15                         ; 0                 ; 6       ;
;      - alu:U_ALU|result~1                               ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~16                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight1~31                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight1~32                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight1~34                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight1~35                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~26                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~27                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~29                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~35                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~38                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight1~42                         ; 0                 ; 6       ;
;      - alu:U_ALU|result~2                               ; 0                 ; 6       ;
;      - alu:U_ALU|Mux30~8                                ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~54                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~58                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~60                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~71                          ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight1~44                         ; 0                 ; 6       ;
;      - alu:U_ALU|result~3                               ; 0                 ; 6       ;
;      - alu:U_ALU|result~4                               ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~74                          ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~75                          ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight1~45                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~62                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~64                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight1~47                         ; 0                 ; 6       ;
;      - alu:U_ALU|result~5                               ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight1~49                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~83                          ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~84                          ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~85                          ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~88                          ; 0                 ; 6       ;
;      - alu:U_ALU|Mux2~7                                 ; 0                 ; 6       ;
;      - alu:U_ALU|Mux15~4                                ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~73                         ; 0                 ; 6       ;
;      - alu:U_ALU|Mux24~6                                ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight1~51                         ; 0                 ; 6       ;
;      - alu:U_ALU|result~6                               ; 0                 ; 6       ;
;      - alu:U_ALU|result~7                               ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight1~52                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~75                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~94                          ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~95                          ; 0                 ; 6       ;
;      - alu:U_ALU|result~8                               ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~96                          ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~97                          ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~76                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~79                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight1~53                         ; 0                 ; 6       ;
;      - alu:U_ALU|Mux23~3                                ; 0                 ; 6       ;
;      - alu:U_ALU|result~9                               ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~99                          ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~101                         ; 0                 ; 6       ;
;      - alu:U_ALU|result~10                              ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~102                         ; 0                 ; 6       ;
;      - alu:U_ALU|Mux9~4                                 ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~103                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~104                         ; 0                 ; 6       ;
;      - alu:U_ALU|result~11                              ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~105                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~106                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~107                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~108                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~109                         ; 0                 ; 6       ;
;      - alu:U_ALU|result~12                              ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~81                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~83                         ; 0                 ; 6       ;
;      - alu:U_ALU|Mux22~3                                ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~112                         ; 0                 ; 6       ;
;      - alu:U_ALU|result~13                              ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight1~54                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~113                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~114                         ; 0                 ; 6       ;
;      - alu:U_ALU|result~14                              ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight1~55                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~116                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~117                         ; 0                 ; 6       ;
;      - alu:U_ALU|result~15                              ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~120                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight1~56                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~125                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~126                         ; 0                 ; 6       ;
;      - alu:U_ALU|Mux3~7                                 ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~87                         ; 0                 ; 6       ;
;      - alu:U_ALU|Mux16~2                                ; 0                 ; 6       ;
;      - alu:U_ALU|result~16                              ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~94                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~95                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight1~58                         ; 0                 ; 6       ;
;      - alu:U_ALU|Mux17~5                                ; 0                 ; 6       ;
;      - alu:U_ALU|Mux17~7                                ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~97                         ; 0                 ; 6       ;
;      - alu:U_ALU|Mux18~2                                ; 0                 ; 6       ;
;      - alu:U_ALU|result~17                              ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~98                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight0~99                         ; 0                 ; 6       ;
;      - alu:U_ALU|Mux20~2                                ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftLeft0~127                         ; 0                 ; 6       ;
;      - alu:U_ALU|ShiftRight1~60                         ; 0                 ; 6       ;
; ALUSrcB[0]                                              ;                   ;         ;
;      - mux_four:U_ALU_MUX2|Mux1~0                       ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~0                                 ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~1                                 ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~2                                 ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~3                                 ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~4                                 ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~5                                 ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~6                                 ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~7                                 ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~8                                 ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~9                                 ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~10                                ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~11                                ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~12                                ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~13                                ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~14                                ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~15                                ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~16                                ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~17                                ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~18                                ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~19                                ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~20                                ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~21                                ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~22                                ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~23                                ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~24                                ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~25                                ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~26                                ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~27                                ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~28                                ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~29                                ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~30                                ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux0~0                       ; 0                 ; 6       ;
;      - alu:U_ALU|Add0~99                                ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux29~0                      ; 0                 ; 6       ;
;      - alu:U_ALU|result~0                               ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux28~0                      ; 0                 ; 6       ;
;      - alu:U_ALU|result~1                               ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux27~0                      ; 0                 ; 6       ;
;      - alu:U_ALU|result~2                               ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux30~0                      ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux26~0                      ; 0                 ; 6       ;
;      - alu:U_ALU|result~3                               ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux12~0                      ; 0                 ; 6       ;
;      - alu:U_ALU|result~4                               ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux25~0                      ; 0                 ; 6       ;
;      - alu:U_ALU|result~5                               ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux2~0                       ; 0                 ; 6       ;
;      - alu:U_ALU|Mux2~7                                 ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux15~0                      ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux24~0                      ; 0                 ; 6       ;
;      - alu:U_ALU|result~6                               ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux14~0                      ; 0                 ; 6       ;
;      - alu:U_ALU|result~7                               ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux13~0                      ; 0                 ; 6       ;
;      - alu:U_ALU|result~8                               ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux23~0                      ; 0                 ; 6       ;
;      - alu:U_ALU|Mux23~3                                ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux11~0                      ; 0                 ; 6       ;
;      - alu:U_ALU|result~9                               ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux10~0                      ; 0                 ; 6       ;
;      - alu:U_ALU|result~10                              ; 0                 ; 6       ;
;      - alu:U_ALU|Mux9~4                                 ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux9~0                       ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux8~0                       ; 0                 ; 6       ;
;      - alu:U_ALU|result~11                              ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux7~0                       ; 0                 ; 6       ;
;      - alu:U_ALU|result~12                              ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux22~0                      ; 0                 ; 6       ;
;      - alu:U_ALU|Mux22~3                                ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux6~0                       ; 0                 ; 6       ;
;      - alu:U_ALU|result~13                              ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux5~0                       ; 0                 ; 6       ;
;      - alu:U_ALU|result~14                              ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux4~0                       ; 0                 ; 6       ;
;      - alu:U_ALU|result~15                              ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux3~0                       ; 0                 ; 6       ;
;      - alu:U_ALU|Mux3~7                                 ; 0                 ; 6       ;
;      - alu:U_ALU|Mux16~2                                ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux16~0                      ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux17~0                      ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux18~0                      ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux19~0                      ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux20~0                      ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux21~0                      ; 0                 ; 6       ;
;      - mux_four:U_ALU_MUX2|Mux31~0                      ; 0                 ; 6       ;
;      - alu:U_ALU|result~16                              ; 0                 ; 6       ;
;      - alu:U_ALU|Mux17~5                                ; 0                 ; 6       ;
;      - alu:U_ALU|Mux18~2                                ; 0                 ; 6       ;
;      - alu:U_ALU|result~17                              ; 0                 ; 6       ;
;      - alu:U_ALU|Mux20~2                                ; 0                 ; 6       ;
;      - alu:U_ALU|Mux13~18                               ; 0                 ; 6       ;
;      - alu:U_ALU|Mux10~17                               ; 0                 ; 6       ;
; InData[4]                                               ;                   ;         ;
;      - mem:U_MEMBLOCK|reg:U_INPORT0|output[4]           ; 0                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT1|output[4]~feeder    ; 0                 ; 6       ;
; IN1_en                                                  ;                   ;         ;
;      - mem:U_MEMBLOCK|reg:U_INPORT1|output[9]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT1|output[8]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT1|output[7]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT1|output[6]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT1|output[5]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT1|output[4]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT1|output[3]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT1|output[2]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT1|output[1]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT1|output[0]           ; 1                 ; 6       ;
; IN0_en                                                  ;                   ;         ;
;      - mem:U_MEMBLOCK|reg:U_INPORT0|output[9]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT0|output[8]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT0|output[7]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT0|output[6]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT0|output[5]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT0|output[4]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT0|output[3]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT0|output[2]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT0|output[1]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT0|output[0]           ; 1                 ; 6       ;
; InData[1]                                               ;                   ;         ;
;      - mem:U_MEMBLOCK|reg:U_INPORT0|output[1]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT1|output[1]~feeder    ; 1                 ; 6       ;
; InData[0]                                               ;                   ;         ;
;      - mem:U_MEMBLOCK|reg:U_INPORT0|output[0]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT1|output[0]~feeder    ; 1                 ; 6       ;
; InData[2]                                               ;                   ;         ;
;      - mem:U_MEMBLOCK|reg:U_INPORT0|output[2]           ; 0                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT1|output[2]~feeder    ; 0                 ; 6       ;
; InData[5]                                               ;                   ;         ;
;      - mem:U_MEMBLOCK|reg:U_INPORT0|output[5]           ; 0                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT1|output[5]~feeder    ; 0                 ; 6       ;
; InData[3]                                               ;                   ;         ;
;      - mem:U_MEMBLOCK|reg:U_INPORT0|output[3]           ; 0                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT1|output[3]~feeder    ; 0                 ; 6       ;
; MemToReg                                                ;                   ;         ;
;      - mux:U_WR_MUX2|output[30]~0                       ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[29]~1                       ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[28]~2                       ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[27]~3                       ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[26]~4                       ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[25]~5                       ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[24]~6                       ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[23]~7                       ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[22]~8                       ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[21]~9                       ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[20]~10                      ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[19]~11                      ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[18]~12                      ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[17]~13                      ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[16]~14                      ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[15]~15                      ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[14]~16                      ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[13]~17                      ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[12]~18                      ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[11]~19                      ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[10]~20                      ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[9]~21                       ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[8]~22                       ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[7]~23                       ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[6]~24                       ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[5]~25                       ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[4]~26                       ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[3]~27                       ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[2]~28                       ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[1]~29                       ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[0]~30                       ; 1                 ; 6       ;
;      - mux:U_WR_MUX2|output[31]~31                      ; 1                 ; 6       ;
; regDST                                                  ;                   ;         ;
;      - mux:U_WR_MUX1|output[4]~0                        ; 1                 ; 6       ;
;      - register_file:U_REG_FILE|Decoder0~0              ; 1                 ; 6       ;
;      - mux:U_WR_MUX1|output[0]~1                        ; 1                 ; 6       ;
;      - mux:U_WR_MUX1|output[1]~2                        ; 1                 ; 6       ;
;      - mux:U_WR_MUX1|output[2]~3                        ; 1                 ; 6       ;
;      - register_file:U_REG_FILE|Decoder0~3              ; 1                 ; 6       ;
;      - register_file:U_REG_FILE|Decoder0~26             ; 1                 ; 6       ;
;      - register_file:U_REG_FILE|Decoder0~31             ; 1                 ; 6       ;
; Reg_write                                               ;                   ;         ;
;      - register_file:U_REG_FILE|Decoder0~1              ; 1                 ; 6       ;
;      - register_file:U_REG_FILE|Decoder0~4              ; 1                 ; 6       ;
;      - register_file:U_REG_FILE|Decoder0~8              ; 1                 ; 6       ;
;      - register_file:U_REG_FILE|Decoder0~10             ; 1                 ; 6       ;
;      - register_file:U_REG_FILE|Decoder0~14             ; 1                 ; 6       ;
;      - register_file:U_REG_FILE|Decoder0~16             ; 1                 ; 6       ;
;      - register_file:U_REG_FILE|Decoder0~20             ; 1                 ; 6       ;
;      - register_file:U_REG_FILE|Decoder0~22             ; 1                 ; 6       ;
; InData[7]                                               ;                   ;         ;
;      - mem:U_MEMBLOCK|reg:U_INPORT0|output[7]           ; 0                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT1|output[7]~feeder    ; 0                 ; 6       ;
; InData[6]                                               ;                   ;         ;
;      - mem:U_MEMBLOCK|reg:U_INPORT0|output[6]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT1|output[6]~feeder    ; 1                 ; 6       ;
; InData[9]                                               ;                   ;         ;
;      - mem:U_MEMBLOCK|reg:U_INPORT0|output[9]           ; 0                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT1|output[9]~feeder    ; 0                 ; 6       ;
; InData[8]                                               ;                   ;         ;
;      - mem:U_MEMBLOCK|reg:U_INPORT0|output[8]           ; 1                 ; 6       ;
;      - mem:U_MEMBLOCK|reg:U_INPORT1|output[8]~feeder    ; 1                 ; 6       ;
+---------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                          ;
+---------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                        ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; IN0_en                                      ; PIN_W15            ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IN1_en                                      ; PIN_AB20           ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IR:U_IREG|ALU[4]                            ; FF_X51_Y6_N25      ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; IRWrite                                     ; PIN_AB16           ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MemWrite                                    ; PIN_AA19           ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                                         ; PIN_M8             ; 1208    ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; mem:U_MEMBLOCK|mem_logic:U_MEMLOGIC|wr_en~0 ; LCCOMB_X55_Y10_N2  ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; reg:U_ALU_OUT|output[26]~47                 ; LCCOMB_X45_Y6_N26  ; 4       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~11        ; LCCOMB_X43_Y9_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~12        ; LCCOMB_X40_Y10_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~13        ; LCCOMB_X43_Y9_N22  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~15        ; LCCOMB_X36_Y9_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~17        ; LCCOMB_X36_Y9_N8   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~18        ; LCCOMB_X36_Y9_N10  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~19        ; LCCOMB_X36_Y9_N20  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~2         ; LCCOMB_X44_Y9_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~21        ; LCCOMB_X45_Y9_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~23        ; LCCOMB_X43_Y9_N4   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~24        ; LCCOMB_X44_Y9_N20  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~25        ; LCCOMB_X44_Y9_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~27        ; LCCOMB_X45_Y9_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~28        ; LCCOMB_X45_Y9_N14  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~29        ; LCCOMB_X45_Y9_N8   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~30        ; LCCOMB_X45_Y9_N10  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~32        ; LCCOMB_X42_Y13_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~33        ; LCCOMB_X42_Y13_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~34        ; LCCOMB_X42_Y13_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~35        ; LCCOMB_X43_Y9_N26  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~36        ; LCCOMB_X43_Y9_N8   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~37        ; LCCOMB_X43_Y9_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~38        ; LCCOMB_X44_Y9_N28  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~39        ; LCCOMB_X44_Y9_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~40        ; LCCOMB_X45_Y9_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~41        ; LCCOMB_X45_Y9_N2   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~42        ; LCCOMB_X45_Y9_N20  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~43        ; LCCOMB_X45_Y9_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~5         ; LCCOMB_X43_Y9_N14  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~6         ; LCCOMB_X43_Y9_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~7         ; LCCOMB_X44_Y9_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:U_REG_FILE|Decoder0~9         ; LCCOMB_X43_Y9_N16  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rst                                         ; PIN_M9             ; 1184    ; Async. clear ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+---------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_M8   ; 1208    ; 23                                   ; Global Clock         ; GCLK3            ; --                        ;
; rst  ; PIN_M9   ; 1184    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                 ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; mem:U_MEMBLOCK|sram:U_SRAM|altsyncram:altsyncram_component|altsyncram_3bp3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X53_Y10_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                          ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; alu:U_ALU|lpm_mult:Mult0|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y6_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    alu:U_ALU|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X48_Y6_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; alu:U_ALU|lpm_mult:Mult0|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y7_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    alu:U_ALU|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X48_Y7_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; alu:U_ALU|lpm_mult:Mult0|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y5_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    alu:U_ALU|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y5_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+---------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 4,845 / 148,641 ( 3 % ) ;
; C16 interconnects     ; 35 / 5,382 ( < 1 % )    ;
; C4 interconnects      ; 2,453 / 106,704 ( 2 % ) ;
; Direct links          ; 720 / 148,641 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )         ;
; Local interconnects   ; 1,039 / 49,760 ( 2 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 26 / 5,406 ( < 1 % )    ;
; R4 interconnects      ; 3,117 / 147,764 ( 2 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.24) ; Number of LABs  (Total = 178) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 5                             ;
; 2                                           ; 3                             ;
; 3                                           ; 3                             ;
; 4                                           ; 1                             ;
; 5                                           ; 4                             ;
; 6                                           ; 3                             ;
; 7                                           ; 4                             ;
; 8                                           ; 3                             ;
; 9                                           ; 6                             ;
; 10                                          ; 6                             ;
; 11                                          ; 5                             ;
; 12                                          ; 4                             ;
; 13                                          ; 14                            ;
; 14                                          ; 6                             ;
; 15                                          ; 16                            ;
; 16                                          ; 95                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.35) ; Number of LABs  (Total = 178) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 147                           ;
; 1 Clock                            ; 149                           ;
; 1 Clock enable                     ; 26                            ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 95                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.84) ; Number of LABs  (Total = 178) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 2                             ;
; 2                                            ; 5                             ;
; 3                                            ; 1                             ;
; 4                                            ; 1                             ;
; 5                                            ; 2                             ;
; 6                                            ; 2                             ;
; 7                                            ; 2                             ;
; 8                                            ; 1                             ;
; 9                                            ; 0                             ;
; 10                                           ; 4                             ;
; 11                                           ; 5                             ;
; 12                                           ; 4                             ;
; 13                                           ; 5                             ;
; 14                                           ; 5                             ;
; 15                                           ; 3                             ;
; 16                                           ; 26                            ;
; 17                                           ; 7                             ;
; 18                                           ; 11                            ;
; 19                                           ; 7                             ;
; 20                                           ; 8                             ;
; 21                                           ; 7                             ;
; 22                                           ; 4                             ;
; 23                                           ; 4                             ;
; 24                                           ; 4                             ;
; 25                                           ; 6                             ;
; 26                                           ; 3                             ;
; 27                                           ; 2                             ;
; 28                                           ; 7                             ;
; 29                                           ; 4                             ;
; 30                                           ; 7                             ;
; 31                                           ; 4                             ;
; 32                                           ; 24                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 13.81) ; Number of LABs  (Total = 178) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 1                             ;
; 1                                                ; 4                             ;
; 2                                                ; 3                             ;
; 3                                                ; 2                             ;
; 4                                                ; 5                             ;
; 5                                                ; 5                             ;
; 6                                                ; 6                             ;
; 7                                                ; 9                             ;
; 8                                                ; 9                             ;
; 9                                                ; 7                             ;
; 10                                               ; 10                            ;
; 11                                               ; 12                            ;
; 12                                               ; 8                             ;
; 13                                               ; 11                            ;
; 14                                               ; 13                            ;
; 15                                               ; 4                             ;
; 16                                               ; 11                            ;
; 17                                               ; 5                             ;
; 18                                               ; 9                             ;
; 19                                               ; 5                             ;
; 20                                               ; 6                             ;
; 21                                               ; 2                             ;
; 22                                               ; 4                             ;
; 23                                               ; 8                             ;
; 24                                               ; 8                             ;
; 25                                               ; 2                             ;
; 26                                               ; 1                             ;
; 27                                               ; 1                             ;
; 28                                               ; 3                             ;
; 29                                               ; 2                             ;
; 30                                               ; 1                             ;
; 31                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 26.69) ; Number of LABs  (Total = 178) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 1                             ;
; 4                                            ; 2                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 3                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 2                             ;
; 13                                           ; 2                             ;
; 14                                           ; 1                             ;
; 15                                           ; 2                             ;
; 16                                           ; 4                             ;
; 17                                           ; 3                             ;
; 18                                           ; 3                             ;
; 19                                           ; 5                             ;
; 20                                           ; 11                            ;
; 21                                           ; 2                             ;
; 22                                           ; 4                             ;
; 23                                           ; 9                             ;
; 24                                           ; 5                             ;
; 25                                           ; 2                             ;
; 26                                           ; 5                             ;
; 27                                           ; 9                             ;
; 28                                           ; 5                             ;
; 29                                           ; 7                             ;
; 30                                           ; 13                            ;
; 31                                           ; 15                            ;
; 32                                           ; 9                             ;
; 33                                           ; 6                             ;
; 34                                           ; 5                             ;
; 35                                           ; 8                             ;
; 36                                           ; 11                            ;
; 37                                           ; 10                            ;
; 38                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 65        ; 0            ; 0            ; 65        ; 65        ; 0            ; 38           ; 0            ; 0            ; 27           ; 0            ; 38           ; 27           ; 0            ; 0            ; 0            ; 38           ; 0            ; 0            ; 0            ; 0            ; 0            ; 65        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 65           ; 65           ; 65           ; 65           ; 65           ; 0         ; 65           ; 65           ; 0         ; 0         ; 65           ; 27           ; 65           ; 65           ; 38           ; 65           ; 27           ; 38           ; 65           ; 65           ; 65           ; 27           ; 65           ; 65           ; 65           ; 65           ; 65           ; 0         ; 65           ; 65           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; isSigned           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PCSource[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PCSource[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrl[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrl[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrl[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrl[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrl[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrl[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALU_Op             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[16]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[17]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[18]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[19]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[20]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[21]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[22]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[23]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[24]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[25]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[26]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[27]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[28]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[29]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[30]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outport[31]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUSrcB[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IRWrite            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IorD               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MemWrite           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUSrcA            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUSrcB[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; InData[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN1_en             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN0_en             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; InData[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; InData[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; InData[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; InData[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; InData[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MemToReg           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDST             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Reg_write          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; InData[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; InData[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; InData[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; InData[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                   ;
+------------------+--------------------------+-------------------+
; Source Register  ; Destination Register     ; Delay Added in ns ;
+------------------+--------------------------+-------------------+
; IR:U_IREG|ALU[4] ; reg:U_ALU_OUT|output[30] ; 0.012             ;
+------------------+--------------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M50DAF484C6GES for design "dataPath"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 65 pins of 65 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'dataPath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN M8 (CLK1n, DIFFIO_RX_L36n, DIFFOUT_L36n, High_Speed)) File: D:/Documents/School/DD/LABS/Final_Project/MIPS_DataPath.vhdl Line: 12
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node rst~input (placed in PIN M9 (CLK1p, DIFFIO_RX_L36p, DIFFOUT_L36p, High_Speed)) File: D:/Documents/School/DD/LABS/Final_Project/MIPS_DataPath.vhdl Line: 12
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 63 (unused VREF, 2.5V VCCIO, 25 input, 38 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  34 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  60 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X45_Y0 to location X55_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (11888): Total time spent on timing analysis during the Fitter is 1.92 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file D:/Documents/School/DD/LABS/Final_Project/mem_block/datapath/output_files/dataPath.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 5677 megabytes
    Info: Processing ended: Fri Apr 03 01:55:22 2020
    Info: Elapsed time: 00:00:36
    Info: Total CPU time (on all processors): 00:00:55


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Documents/School/DD/LABS/Final_Project/mem_block/datapath/output_files/dataPath.fit.smsg.


