41 2 0
38 1
22 24 48 121 28 0 \NUL
Trevor Barnes
22 24 66 156 46 0 \NUL
trwbarne@ucsc.edu
22 24 84 120 64 0 \NUL
T-Th 1:00-3:00
22 24 102 160 82 0 \NUL
Due Date: 11/1/2015
22 24 120 139 100 0 \NUL
TA: Sina Hessani
22 462 126 552 106 0 \NUL
ALU Interface
24 174 210 223 161 1 0 0
25 30 270 137 174
24 174 348 223 299 1 0 0
24 174 258 223 209 1 0 0
24 174 300 223 251 1 0 0
10 156 180 173 163 0 0
10 138 258 155 241 0 0
10 144 264 161 247 0 0
10 132 270 149 253 0 0
10 138 240 155 223 0 0
10 156 198 173 181 0 0
10 156 240 173 223 0 0
10 156 288 173 271 0 0
10 156 336 173 319 0 0
20 288 180 347 161 0
Input3
20 288 228 347 209 0
Input2
20 288 270 347 251 0
Input1
20 288 318 347 299 0
Input0
8 64 412 113 363 1 1
8 64 472 113 423 1 1
8 64 532 113 483 1 0
8 66 594 115 545 1 0
8 66 654 115 605 1 0
8 66 774 115 725 1 0
22 70 370 109 350 0 \NUL
Clock
22 70 430 112 410 0 \NUL
Reset
22 70 490 127 470 0 \NUL
Address
22 72 552 104 532 0 \NUL
R/W
22 72 612 116 592 0 \NUL
In_sel
22 72 672 118 652 0 \NUL
LA_we
22 72 732 120 712 0 \NUL
LB_we
8 66 714 115 665 1 0
5 130 472 179 423 0
8 209 534 258 485 1 0
20 141 517 200 498 0
Adrs0
20 278 519 337 500 0
Adrs1
20 217 579 276 560 0
R/W
20 211 699 270 680 0
LA_we
20 211 759 270 740 0
LB_we
20 211 639 270 620 0
In_sel
20 210 457 269 438 0
Reset
20 212 397 271 378 0
Clock
11 422 364 449 266 0 1
8 66 828 115 779 1 0
8 219 827 268 778 1 0
22 72 786 125 766 0 \NUL
Opcode
19 578 218 637 199 0
Add0,0
19 578 200 637 181 0
Add0,1
19 578 182 637 163 0
Add1,0
19 578 164 637 145 0
Add1,1
7 740 260 789 211 0 1
7 740 224 789 175 0 1
7 740 188 789 139 0 1
7 740 152 789 103 0 1
19 840 198 899 179 0
0,0
19 840 180 899 161 0
0,1
19 840 162 899 143 0
0,2
19 840 143 899 124 0
0,3
19 834 336 893 317 0
1,0
19 834 318 893 299 0
1,1
19 834 300 893 281 0
1,2
19 834 282 893 263 0
1,3
19 840 480 899 461 0
2,0
19 840 462 899 443 0
2,1
19 840 444 899 425 0
2,2
19 840 426 899 407 0
2,3
19 840 642 899 623 0
3,0
19 840 624 899 605 0
3,1
19 840 606 899 587 0
3,2
19 840 588 899 569 0
3,3
11 1062 624 1089 526 0 1
11 1068 456 1095 358 0 1
11 1056 312 1083 214 0 1
11 1054 175 1081 77 0 1
19 556 578 615 559 0
LA0Out
19 556 560 615 541 0
LA1Out
19 556 542 615 523 0
LA2Out
19 556 524 615 505 0
LA3Out
19 548 749 607 730 0
LB0Out
19 548 731 607 712 0
LB1Out
19 548 713 607 694 0
LB2Out
19 548 695 607 676 0
LB3Out
11 747 721 774 623 0 1
11 756 554 783 456 0 1
20 150 813 209 794 0
OP0
20 296 812 355 793 0
OP1
7 740 335 789 286 0 1
19 588 308 647 289 0
Carry
22 388 822 440 802 0 \NUL
01 AND
22 448 804 500 784 0 \NUL
10 ADD
22 448 822 507 802 0 \NUL
11 PASS
22 388 804 440 784 0 \NUL
00 NOT
22 624 288 716 268 0 \NUL
Detects Carry
22 602 499 724 479 0 \NUL
Number in A Latch
22 906 552 1044 532 0 \NUL
1,1 Registry Number
22 906 390 1044 370 0 \NUL
1,0 Registry Number
22 900 252 1038 232 0 \NUL
0,1 Registry Number
22 894 114 1032 94 0 \NUL
0,0 Registry Number
22 624 108 828 88 0 \NUL
Shows which address is active
22 608 655 732 635 0 \NUL
Number in B Latch
22 90 156 290 136 0 \NUL
Chose a number between 0-15
7 739 417 788 368 0 1
19 587 390 646 371 0
2Carry
22 619 365 807 345 0 \NUL
Two's Complement Overflow
3 680 335 729 286 0 0
19 589 330 648 311 0
CarD
3 679 417 728 368 0 0
19 588 412 647 393 0
CarD2
22 14 589 64 569 0 \NUL
Read 0
22 14 569 65 549 0 \NUL
Write 1
11 1052 805 1079 707 0 1
19 896 766 955 747 0
ALU 3
19 896 784 955 765 0
ALU 2
19 896 802 955 783 0
ALU 1
19 896 820 955 801 0
ALU 0
22 936 699 1037 679 0 \NUL
Number in ALU
1 164 171 134 242
1 146 249 134 248
1 175 218 147 249
1 175 170 165 171
1 153 255 175 260
1 134 254 152 255
1 140 261 134 260
1 175 308 141 261
1 146 231 134 230
1 164 189 147 231
1 175 188 165 189
1 164 231 165 189
1 164 279 165 231
1 164 327 165 279
1 175 236 165 231
1 175 278 165 279
1 175 326 165 327
1 289 170 220 170
1 289 218 220 218
1 289 260 220 260
1 289 308 220 308
1 131 447 110 447
1 142 507 110 507
1 218 569 112 569
1 212 689 112 689
1 212 629 112 629
1 212 749 112 749
1 211 447 176 447
1 213 387 110 387
1 423 348 220 308
1 423 342 220 260
1 423 336 220 218
1 423 330 220 170
1 634 208 741 235
1 634 172 741 163
1 634 154 741 127
1 634 190 741 199
1 1055 141 896 133
1 1055 147 896 152
1 1055 153 896 170
1 1055 159 896 188
1 1057 296 890 326
1 1057 290 890 308
1 1057 284 890 290
1 1057 278 890 272
1 1069 440 896 470
1 1069 434 896 452
1 1069 428 896 434
1 1069 422 896 416
1 1063 608 896 632
1 1063 602 896 614
1 1063 596 896 596
1 1063 590 896 578
1 612 568 757 538
1 612 550 757 532
1 612 532 757 526
1 612 514 757 520
1 604 739 748 705
1 604 721 748 699
1 604 703 748 693
1 604 685 748 687
1 255 509 279 509
1 112 803 151 803
1 265 802 297 802
1 644 298 681 296
1 726 310 741 310
1 681 324 645 320
1 643 380 680 378
1 725 392 740 392
1 680 406 644 402
1 952 756 1053 771
1 952 774 1053 777
1 952 792 1053 783
1 952 810 1053 789
38 2
22 24 48 121 28 0 \NUL
Trevor Barnes
22 24 66 156 46 0 \NUL
trwbarne@ucsc.edu
22 24 84 120 64 0 \NUL
T-Th 1:00-3:00
22 24 102 160 82 0 \NUL
Due Date: 11/1/2015
22 24 120 139 100 0 \NUL
TA: Sina Hessani
19 26 499 85 480 0
Adrs0
19 26 517 85 498 0
Adrs1
22 560 129 839 109 0 \NUL
Multiplexer/Decoder/Additional Logic Page
31 131 515 180 430 0 4
20 329 424 388 405 0
Add1,1
20 330 451 389 432 0
Add1,0
20 327 494 386 475 0
Add0,1
20 327 529 386 510 0
Add0,0
19 36 306 95 287 0
In_sel
14 93 338 142 289
31 158 316 207 231 0 2
19 36 269 95 250 0
ALU 0
19 36 288 95 269 0
Input0
20 231 280 290 261 0
NewIn0
19 318 306 377 287 0
In_sel
14 373 337 422 288
31 438 317 487 232 0 2
19 318 270 377 251 0
ALU 1
19 318 288 377 269 0
Input1
20 511 281 570 262 0
NewIn1
19 588 306 647 287 0
In_sel
14 637 338 686 289
31 704 316 753 231 0 2
19 588 270 647 251 0
ALU 2
19 588 288 647 269 0
Input2
20 777 280 836 261 0
NewIn2
19 870 312 929 293 0
In_sel
14 919 338 968 289
31 989 318 1038 233 0 2
19 870 276 929 257 0
ALU 3
19 870 294 929 275 0
Input3
20 1062 282 1121 263 0
NewIn3
14 86 569 135 520
5 234 439 283 390 0
5 254 466 303 417 0
5 255 509 304 460 0
5 234 544 283 495 0
31 186 754 235 669 0 1
19 112 742 171 723 0
OP0
19 112 760 171 741 0
OP1
14 143 823 192 774
19 59 669 118 650 0
LA0Pas
19 53 688 112 669 0
L0 Add
19 46 707 105 688 0
L0 And
20 268 718 327 699 0
ALU 0
31 494 764 543 679 0 1
19 420 752 479 733 0
OP0
19 420 770 479 751 0
OP1
14 434 841 483 792
19 367 679 426 660 0
LA1Pas
19 361 698 420 679 0
L1 Add
19 354 717 413 698 0
L1 And
19 349 736 408 717 0
LA1Not
20 576 728 635 709 0
ALU 1
31 813 754 862 669 0 1
19 739 742 798 723 0
OP0
19 739 760 798 741 0
OP1
14 770 823 819 774
19 686 669 745 650 0
LA2Pas
19 680 688 739 669 0
L2 Add
19 673 707 732 688 0
L2 And
19 668 726 727 707 0
LA2Not
20 895 718 954 699 0
ALU 2
31 1135 748 1184 663 0 1
19 1061 736 1120 717 0
OP0
19 1061 754 1120 735 0
OP1
14 1092 817 1141 768
19 1008 663 1067 644 0
LA3Pas
19 1002 682 1061 663 0
L3 Add
19 995 701 1054 682 0
L3 And
19 990 720 1049 701 0
LA3Not
20 1217 712 1276 693 0
ALU 3
19 41 726 100 707 0
LA0Not
31 469 976 518 891 0 1
19 353 962 412 943 0
1,1
19 350 944 409 925 0
2,1
19 345 926 404 907 0
3,1
19 357 980 416 961 0
0,1
19 367 1015 426 996 0
Adrs0
14 453 1040 502 991
19 379 1038 438 1019 0
Adrs1
20 562 940 621 921 0
LADat1
31 173 973 222 888 0 1
19 57 959 116 940 0
1,0
19 54 941 113 922 0
2,0
19 49 923 108 904 0
3,0
19 61 977 120 958 0
0,0
19 71 1012 130 993 0
Adrs0
14 157 1037 206 988
19 83 1035 142 1016 0
Adrs1
20 266 937 325 918 0
LADat0
31 755 976 804 891 0 1
19 639 962 698 943 0
1,2
19 636 944 695 925 0
2,2
19 631 926 690 907 0
3,2
19 643 980 702 961 0
0,2
19 653 1015 712 996 0
Adrs0
14 739 1040 788 991
19 665 1038 724 1019 0
Adrs1
20 848 940 907 921 0
LADat2
31 1060 983 1109 898 0 1
19 944 969 1003 950 0
1,3
19 941 951 1000 932 0
2,3
19 936 933 995 914 0
3,3
19 948 987 1007 968 0
0,3
19 958 1022 1017 1003 0
Adrs0
14 1044 1047 1093 998
19 970 1045 1029 1026 0
Adrs1
20 1153 947 1212 928 0
LADat3
22 480 204 715 184 0 \NUL
MUX for input, either ALU or keypad
22 188 372 343 352 0 \NUL
Logic to select Address
22 564 630 873 610 0 \NUL
Logic to chose what operation to do for each bit
22 588 876 898 856 0 \NUL
Logic to chose which bits to send to the latches
5 984 520 1033 471 0
5 652 515 701 466 0
20 1142 527 1201 508 0
CarD2
3 1059 542 1108 493 0 0
19 894 541 953 522 0
OP0
19 894 523 953 504 0
OP1
22 782 431 942 411 0 \NUL
Logic for carry detection
20 814 523 873 504 0
CarD
3 731 538 780 489 0 0
19 566 537 625 518 0
OP0
19 566 519 625 500 0
OP1
19 117 1181 176 1162 0
LA3Out
19 117 1217 176 1198 0
LB3Out
35 233 1214 282 1165 0 1
19 116 1287 175 1268 0
L3 Add
19 117 1317 176 1298 0
LA3Out
3 374 1260 423 1211 0 0
20 461 1245 520 1226 0
2Carry
35 223 1317 272 1268 0 0
22 126 1111 370 1091 0 \NUL
Logic to check for Two's Complement
22 12 1162 319 1142 0 \NUL
Checks that both inputs have the same sign bit
22 15 1344 408 1324 0 \NUL
Checks that the sign bit of the inputs and output are different
22 382 1207 908 1187 0 \NUL
If the new sign bit changes from the old sign bit then there has been an overflow 
22 610 1067 869 1047 0 \NUL
Address switches are the selector lines
22 491 792 813 772 0 \NUL
The opcode determines what is sent to the output
22 791 450 931 430 0 \NUL
Checks for 1 0 signal
22 720 467 1023 447 0 \NUL
so lights only turn on during the add operation
22 132 395 399 375 0 \NUL
Decodes address into 4 different outputs
22 457 224 732 204 0 \NUL
Determines what is saved in the registers
1 139 313 159 312
1 159 300 92 296
1 232 270 204 270
1 419 312 439 313
1 439 301 374 296
1 512 271 484 271
1 683 313 705 312
1 705 300 644 296
1 778 270 750 270
1 965 313 990 314
1 990 302 926 302
1 1063 272 1035 272
1 132 544 132 511
1 280 414 330 414
1 300 441 331 441
1 301 484 328 484
1 280 519 328 519
1 235 519 177 475
1 177 469 256 484
1 177 463 255 441
1 235 414 177 457
1 82 489 132 493
1 82 507 132 499
1 926 284 990 278
1 926 266 990 272
1 644 278 705 276
1 644 260 705 270
1 374 278 439 277
1 374 260 439 271
1 92 278 159 276
1 92 259 159 270
1 189 798 187 750
1 168 750 187 738
1 168 732 187 732
1 102 697 187 708
1 109 678 187 702
1 232 708 269 708
1 480 816 495 760
1 476 760 495 748
1 476 742 495 742
1 405 726 495 724
1 410 707 495 718
1 417 688 495 712
1 423 669 495 706
1 540 718 577 718
1 816 798 814 750
1 795 750 814 738
1 795 732 814 732
1 724 716 814 714
1 729 697 814 708
1 736 678 814 702
1 742 659 814 696
1 859 708 896 708
1 1138 792 1136 744
1 1117 744 1136 732
1 1117 726 1136 726
1 1046 710 1136 708
1 1051 691 1136 702
1 1058 672 1136 696
1 1064 653 1136 690
1 1181 702 1218 702
1 97 716 187 714
1 115 659 187 696
1 401 916 470 918
1 406 934 470 924
1 409 952 470 930
1 413 970 470 936
1 470 972 499 1015
1 423 1005 470 954
1 435 1028 470 960
1 515 930 563 930
1 105 913 174 915
1 110 931 174 921
1 113 949 174 927
1 117 967 174 933
1 174 969 203 1012
1 127 1002 174 951
1 139 1025 174 957
1 219 927 267 927
1 687 916 756 918
1 692 934 756 924
1 695 952 756 930
1 699 970 756 936
1 756 972 785 1015
1 709 1005 756 954
1 721 1028 756 960
1 801 930 849 930
1 992 923 1061 925
1 997 941 1061 931
1 1000 959 1061 937
1 1004 977 1061 943
1 1061 979 1090 1022
1 1014 1012 1061 961
1 1026 1035 1061 967
1 1106 937 1154 937
1 732 499 698 490
1 653 490 622 509
1 732 527 622 527
1 1060 531 950 531
1 1060 503 1030 495
1 985 495 950 513
1 1105 517 1143 517
1 777 513 815 513
1 173 1171 234 1175
1 173 1207 234 1203
1 279 1189 375 1221
1 420 1235 462 1235
1 172 1277 224 1278
1 173 1307 224 1306
1 269 1292 375 1249
38 3
22 24 48 121 28 0 \NUL
Trevor Barnes
22 24 66 156 46 0 \NUL
trwbarne@ucsc.edu
22 24 84 120 64 0 \NUL
T-Th 1:00-3:00
22 24 102 160 82 0 \NUL
Due Date: 11/1/2015
22 24 120 139 100 0 \NUL
TA: Sina Hessani
22 462 126 577 106 0 \NUL
4x4 Register File
24 218 331 267 259 1 0 1
19 177 337 236 318 0
Reset
19 162 289 221 270 0
NewIn0
19 25 327 84 308 0
R/W
19 25 307 84 288 0
Add0,0
19 25 288 84 269 0
Clock
3 118 322 167 273 1 0
15 187 286 236 237
24 558 329 607 257 1 0 1
19 517 335 576 316 0
Reset
19 502 287 561 268 0
NewIn1
19 365 325 424 306 0
R/W
19 365 305 424 286 0
Add0,0
19 365 286 424 267 0
Clock
3 458 320 507 271 1 0
15 527 284 576 235
24 906 324 955 252 1 0 1
19 865 330 924 311 0
Reset
19 850 282 909 263 0
NewIn2
19 713 320 772 301 0
R/W
19 712 299 771 280 0
Add0,0
19 713 281 772 262 0
Clock
3 806 315 855 266 1 0
15 875 279 924 230
24 1258 325 1307 253 1 0 1
19 1217 331 1276 312 0
Reset
19 1202 283 1261 264 0
NewIn3
19 1065 321 1124 302 0
R/W
19 1065 301 1124 282 0
Add0,0
19 1065 282 1124 263 0
Clock
3 1158 316 1207 267 1 0
15 1227 280 1276 231
22 632 209 715 189 0 \NUL
0,0 Register
22 634 396 717 376 0 \NUL
0,1 Register
22 668 571 751 551 0 \NUL
1,0 Register
22 651 752 734 732 0 \NUL
1,1 Register
20 291 289 350 270 0
0,0
20 630 286 689 267 0
0,1
20 981 283 1040 264 0
0,2
20 1330 283 1389 264 0
0,3
24 225 856 274 784 1 0 1
19 184 862 243 843 0
Reset
19 169 814 228 795 0
NewIn0
19 32 852 91 833 0
R/W
19 32 832 91 813 0
Add1,1
19 32 813 91 794 0
Clock
3 125 847 174 798 1 0
15 194 811 243 762
20 299 815 358 796 0
3,0
24 559 856 608 784 1 0 1
19 518 862 577 843 0
Reset
19 503 814 562 795 0
NewIn1
19 366 852 425 833 0
R/W
19 366 832 425 813 0
Add1,1
19 366 813 425 794 0
Clock
3 459 847 508 798 1 0
15 528 811 577 762
20 643 811 702 792 0
3,1
24 899 854 948 782 1 0 1
19 858 860 917 841 0
Reset
19 843 812 902 793 0
NewIn2
19 706 850 765 831 0
R/W
19 706 830 765 811 0
Add1,1
19 706 811 765 792 0
Clock
3 799 845 848 796 1 0
15 868 809 917 760
20 977 810 1036 791 0
3,2
24 1235 852 1284 780 1 0 1
19 1194 858 1253 839 0
Reset
19 1179 810 1238 791 0
NewIn3
19 1042 848 1101 829 0
R/W
19 1042 828 1101 809 0
Add1,1
19 1042 809 1101 790 0
Clock
3 1135 843 1184 794 1 0
15 1204 807 1253 758
20 1312 813 1371 794 0
3,3
24 221 678 270 606 1 0 1
19 180 684 239 665 0
Reset
19 165 636 224 617 0
NewIn0
19 28 674 87 655 0
R/W
19 28 654 87 635 0
Add1,0
19 28 635 87 616 0
Clock
3 121 669 170 620 1 0
15 190 633 239 584
20 294 636 353 617 0
2,0
24 554 677 603 605 1 0 1
19 513 683 572 664 0
Reset
19 498 635 557 616 0
NewIn1
19 361 673 420 654 0
R/W
19 361 653 420 634 0
Add1,0
19 361 634 420 615 0
Clock
3 454 668 503 619 1 0
15 523 632 572 583
20 629 635 688 616 0
2,1
24 885 678 934 606 1 0 1
19 844 684 903 665 0
Reset
19 829 636 888 617 0
NewIn2
19 692 674 751 655 0
R/W
19 692 654 751 635 0
Add1,0
19 692 635 751 616 0
Clock
3 785 669 834 620 1 0
15 854 633 903 584
20 958 637 1017 618 0
2,2
24 1216 679 1265 607 1 0 1
19 1175 685 1234 666 0
Reset
19 1160 637 1219 618 0
NewIn3
19 1023 675 1082 656 0
R/W
19 1023 655 1082 636 0
Add1,0
19 1023 636 1082 617 0
Clock
3 1116 670 1165 621 1 0
15 1185 634 1234 585
20 1295 639 1354 620 0
2,3
20 1316 456 1375 437 0
1,3
15 1214 453 1263 404
3 1145 489 1194 440 1 0
19 1052 455 1111 436 0
Clock
19 1052 474 1111 455 0
Add0,1
19 1052 494 1111 475 0
R/W
19 1189 456 1248 437 0
NewIn3
19 1204 504 1263 485 0
Reset
24 1245 498 1294 426 1 0 1
20 987 456 1046 437 0
1,2
15 885 454 934 405
3 816 490 865 441 1 0
19 723 456 782 437 0
Clock
19 723 475 782 456 0
Add0,1
19 723 495 782 476 0
R/W
19 860 457 919 438 0
NewIn2
19 875 505 934 486 0
Reset
24 916 499 965 427 1 0 1
20 641 457 700 438 0
1,1
15 533 455 582 406
3 464 491 513 442 1 0
19 371 457 430 438 0
Clock
19 371 476 430 457 0
Add0,1
19 371 496 430 477 0
R/W
19 508 458 567 439 0
NewIn1
19 523 506 582 487 0
Reset
24 564 500 613 428 1 0 1
20 289 458 348 439 0
1,0
15 188 457 237 408
3 119 493 168 444 1 0
19 26 459 85 440 0
Clock
19 26 478 85 459 0
Add0,1
19 26 498 85 479 0
R/W
19 163 460 222 441 0
NewIn0
19 178 508 237 489 0
Reset
24 219 502 268 430 1 0 1
22 6 360 399 340 0 \NUL
Activates when proper address, write, and clock are enabled
22 6 216 416 196 0 \NUL
Takes in data from mux that chooses between keypad and ALU
22 180 234 628 214 0 \NUL
Sends out a signal to mux that chooses which bits to send to latches
1 233 327 232 327
1 119 297 81 297
1 81 278 119 283
1 119 311 81 317
1 219 279 218 279
1 232 261 233 261
1 219 297 164 297
1 573 325 572 325
1 459 295 421 295
1 421 276 459 281
1 459 309 421 315
1 559 277 558 277
1 572 259 573 259
1 559 295 504 295
1 921 320 920 320
1 769 271 807 276
1 807 304 769 310
1 907 272 906 272
1 920 254 921 254
1 907 290 852 290
1 1273 321 1272 321
1 1159 291 1121 291
1 1121 272 1159 277
1 1159 305 1121 311
1 1259 273 1258 273
1 1272 255 1273 255
1 1259 291 1204 291
1 807 290 768 289
1 240 852 239 852
1 126 822 88 822
1 88 803 126 808
1 126 836 88 842
1 226 804 225 804
1 239 786 240 786
1 226 822 171 822
1 574 852 573 852
1 460 822 422 822
1 422 803 460 808
1 460 836 422 842
1 560 804 559 804
1 573 786 574 786
1 560 822 505 822
1 914 850 913 850
1 800 820 762 820
1 762 801 800 806
1 800 834 762 840
1 900 802 899 802
1 913 784 914 784
1 900 820 845 820
1 1250 848 1249 848
1 1136 818 1098 818
1 1098 799 1136 804
1 1136 832 1098 838
1 1236 800 1235 800
1 1249 782 1250 782
1 1236 818 1181 818
1 236 674 235 674
1 122 644 84 644
1 84 625 122 630
1 122 658 84 664
1 222 626 221 626
1 235 608 236 608
1 222 644 167 644
1 569 673 568 673
1 455 643 417 643
1 417 624 455 629
1 455 657 417 663
1 555 625 554 625
1 568 607 569 607
1 555 643 500 643
1 900 674 899 674
1 786 644 748 644
1 748 625 786 630
1 786 658 748 664
1 886 626 885 626
1 899 608 900 608
1 886 644 831 644
1 1231 675 1230 675
1 1117 645 1079 645
1 1079 626 1117 631
1 1117 659 1079 665
1 1217 627 1216 627
1 1230 609 1231 609
1 1217 645 1162 645
1 1246 464 1191 464
1 1259 428 1260 428
1 1246 446 1245 446
1 1146 478 1108 484
1 1108 445 1146 450
1 1146 464 1108 464
1 1260 494 1259 494
1 917 465 862 465
1 930 429 931 429
1 917 447 916 447
1 817 479 779 485
1 779 446 817 451
1 817 465 779 465
1 931 495 930 495
1 565 466 510 466
1 578 430 579 430
1 565 448 564 448
1 465 480 427 486
1 427 447 465 452
1 465 466 427 466
1 579 496 578 496
1 220 468 165 468
1 233 432 234 432
1 220 450 219 450
1 120 482 82 488
1 82 449 120 454
1 120 468 82 468
1 234 498 233 498
1 1291 446 1317 446
1 1331 273 1304 273
1 982 273 952 272
1 292 279 264 279
1 631 276 604 277
1 988 446 962 447
1 642 447 610 448
1 290 448 265 450
1 295 626 267 626
1 630 625 600 625
1 959 627 931 626
1 1296 629 1262 627
1 1313 803 1281 800
1 978 800 945 802
1 644 801 605 804
1 300 805 271 804
38 4
22 24 48 121 28 0 \NUL
Trevor Barnes
22 24 66 156 46 0 \NUL
trwbarne@ucsc.edu
22 24 84 120 64 0 \NUL
T-Th 1:00-3:00
22 24 102 160 82 0 \NUL
Due Date: 11/1/2015
22 24 120 139 100 0 \NUL
TA: Sina Hessani
22 462 126 571 106 0 \NUL
Latches A and B
24 210 384 259 312 1 0 1
15 180 318 229 269
19 156 444 215 425 0
Reset
20 270 342 329 323 0
LA0Out
19 84 390 143 371 0
LA_we
19 84 372 143 353 0
Clock
24 552 396 601 324 1 0 1
15 522 324 571 275
19 510 456 569 437 0
Reset
20 618 354 677 335 0
LA1Out
24 894 396 943 324 1 0 1
15 864 324 913 275
19 852 456 911 437 0
Reset
20 954 354 1013 335 0
LA2Out
24 1242 402 1291 330 1 0 1
15 1212 330 1261 281
19 1200 456 1259 437 0
Reset
20 1302 360 1361 341 0
LA3Out
24 210 672 259 600 1 0 1
15 180 600 229 551
19 174 738 233 719 0
Reset
20 270 630 329 611 0
LB0Out
24 546 684 595 612 1 0 1
15 522 612 571 563
19 516 726 575 707 0
Reset
20 612 642 671 623 0
LB1Out
24 888 690 937 618 1 0 1
15 858 624 907 575
19 858 744 917 725 0
Reset
20 948 648 1007 629 0
LB2Out
24 1236 696 1285 624 1 0 1
15 1206 624 1255 575
19 1206 738 1265 719 0
Reset
20 1296 654 1355 635 0
LB3Out
19 42 420 101 401 0
R/W
5 120 432 169 383 0
3 162 402 211 353 1 0
19 426 396 485 377 0
LA_we
19 426 372 485 353 0
Clock
19 384 420 443 401 0
R/W
5 456 438 505 389 0
3 504 402 553 353 1 0
19 768 396 827 377 0
LA_we
19 768 378 827 359 0
Clock
19 726 426 785 407 0
R/W
5 798 438 847 389 0
3 846 408 895 359 1 0
19 1116 402 1175 383 0
LA_we
19 1110 384 1169 365 0
Clock
19 1068 426 1127 407 0
R/W
5 1146 444 1195 395 0
3 1188 414 1237 365 1 0
19 78 678 137 659 0
LB_we
19 78 660 137 641 0
Clock
19 36 702 95 683 0
R/W
5 108 720 157 671 0
3 156 684 205 635 1 0
19 420 678 479 659 0
LB_we
19 420 660 479 641 0
Clock
19 378 708 437 689 0
R/W
5 450 720 499 671 0
3 498 690 547 641 1 0
19 762 690 821 671 0
LB_we
19 762 672 821 653 0
Clock
19 720 720 779 701 0
R/W
5 792 732 841 683 0
3 840 702 889 653 1 0
19 1110 696 1169 677 0
LB_we
19 1104 678 1163 659 0
Clock
19 1062 720 1121 701 0
R/W
5 1140 738 1189 689 0
3 1182 702 1231 653 1 0
19 120 342 179 323 0
LADat0
19 462 348 521 329 0
LADat1
19 798 354 857 335 0
LADat2
19 1158 360 1217 341 0
LADat3
19 126 630 185 611 0
LADat0
19 462 642 521 623 0
LADat1
19 798 648 857 629 0
LADat2
19 1146 654 1205 635 0
LADat3
22 18 258 421 238 0 \NUL
Takes in data from MUX that choses between a column of bits
22 36 468 279 448 0 \NUL
Latches only work when clock, latch, 
22 90 492 237 472 0 \NUL
and Read are enabled
1 226 293 224 314
1 256 332 271 332
1 224 380 212 434
1 568 299 566 326
1 598 344 619 344
1 566 392 566 446
1 910 299 908 326
1 940 344 955 344
1 908 392 908 446
1 1258 305 1256 332
1 1288 350 1303 350
1 1256 398 1256 446
1 226 575 224 602
1 256 620 271 620
1 224 668 230 728
1 568 587 560 614
1 592 632 613 632
1 560 680 572 716
1 904 599 902 620
1 934 638 949 638
1 902 686 914 734
1 1252 599 1250 626
1 1282 644 1297 644
1 1250 692 1262 728
1 98 410 121 407
1 140 380 163 377
1 166 407 163 391
1 140 362 163 363
1 440 410 457 413
1 482 386 505 377
1 502 413 505 391
1 482 362 505 363
1 782 416 799 413
1 824 386 847 383
1 844 413 847 397
1 824 368 847 369
1 1124 416 1147 419
1 1172 392 1189 389
1 1192 419 1189 403
1 1166 374 1189 375
1 1243 368 1234 389
1 895 362 892 383
1 553 362 550 377
1 211 350 208 377
1 92 692 109 695
1 134 668 157 659
1 154 695 157 673
1 134 650 157 645
1 434 698 451 695
1 476 668 499 665
1 496 695 499 679
1 476 650 499 651
1 776 710 793 707
1 818 680 841 677
1 838 707 841 691
1 818 662 841 663
1 1118 710 1141 713
1 1166 686 1183 677
1 1186 713 1183 691
1 1160 668 1183 663
1 1228 677 1237 662
1 889 656 886 677
1 544 665 547 650
1 202 659 211 638
1 1214 350 1243 350
1 854 344 895 344
1 518 338 553 344
1 211 332 176 332
1 182 620 211 620
1 518 632 547 632
1 854 638 889 638
1 1202 644 1237 644
38 5
22 24 48 121 28 0 \NUL
Trevor Barnes
22 24 66 156 46 0 \NUL
trwbarne@ucsc.edu
22 24 84 120 64 0 \NUL
T-Th 1:00-3:00
22 24 102 160 82 0 \NUL
Due Date: 11/1/2015
22 24 120 139 100 0 \NUL
TA: Sina Hessani
22 560 129 592 109 0 \NUL
NOT
19 504 488 563 469 0
LA3Out
19 512 404 571 385 0
LA2Out
19 506 332 565 313 0
LA1Out
19 505 265 564 246 0
LA0Out
5 591 281 640 232 0
5 591 347 640 298 0
5 591 419 640 370 0
5 591 503 640 454 0
20 672 266 731 247 0
LA0Not
20 675 332 734 313 0
LA1Not
20 676 404 735 385 0
LA2Not
20 679 488 738 469 0
LA3Not
22 534 222 707 202 0 \NUL
Flips the number bit by bit
1 637 478 680 478
1 637 394 677 394
1 637 322 676 322
1 637 256 673 256
1 561 255 592 256
1 562 322 592 322
1 568 394 592 394
1 560 478 592 478
38 6
22 24 48 121 28 0 \NUL
Trevor Barnes
22 24 66 156 46 0 \NUL
trwbarne@ucsc.edu
22 24 84 120 64 0 \NUL
T-Th 1:00-3:00
22 24 102 160 82 0 \NUL
Due Date: 11/1/2015
22 24 120 139 100 0 \NUL
TA: Sina Hessani
22 560 129 592 109 0 \NUL
AND
19 524 260 583 241 0
LA0Out
19 524 278 583 259 0
LB0Out
19 539 408 598 389 0
LB1Out
19 524 516 583 497 0
LB2Out
19 529 649 588 630 0
LB3Out
19 539 390 598 371 0
LA1Out
19 524 498 583 479 0
LA2Out
19 529 631 588 612 0
LA3Out
20 703 267 762 248 0
L0 And
20 703 399 762 380 0
L1 And
20 702 507 761 488 0
L2 And
20 703 639 762 620 0
L3 And
3 632 655 681 606 0 0
3 623 522 672 473 0 0
3 635 414 684 365 0 0
3 635 283 684 234 0 0
22 528 222 757 202 0 \NUL
Checks for AND operation bit by bit
1 580 250 636 244
1 580 268 636 272
1 595 380 636 375
1 636 403 595 398
1 580 488 624 483
1 580 506 624 511
1 585 621 633 616
1 585 639 633 644
1 678 630 704 629
1 669 497 703 497
1 681 389 704 389
1 681 258 704 257
38 7
22 24 48 121 28 0 \NUL
Trevor Barnes
22 24 66 156 46 0 \NUL
trwbarne@ucsc.edu
22 24 84 120 64 0 \NUL
T-Th 1:00-3:00
22 24 102 160 82 0 \NUL
Due Date: 11/1/2015
22 24 120 139 100 0 \NUL
TA: Sina Hessani
22 560 129 592 109 0 \NUL
ADD
4 512 420 561 371 0 0
3 389 461 438 412 0 0
3 388 387 437 338 0 0
35 392 279 441 230 0 0
35 240 277 289 228 0 0
19 72 248 131 229 0
LA0Out
14 278 322 327 273
10 337 357 354 340 0 0
10 337 306 354 289 0 0
10 337 277 354 260 0 0
19 138 276 197 257 0
LB0Out
10 191 431 208 414 0 0
10 121 459 138 442 0 0
10 282 385 299 368 0 0
20 473 264 532 245 0
L0 Add
4 1132 423 1181 374 0 0
3 1009 464 1058 415 0 0
3 1008 390 1057 341 0 0
35 1012 282 1061 233 0 0
35 860 280 909 231 0 0
19 692 251 751 232 0
LA1Out
10 957 360 974 343 0 0
10 957 309 974 292 0 0
10 957 280 974 263 0 0
19 758 279 817 260 0
LB1Out
10 811 434 828 417 0 0
10 741 462 758 445 0 0
10 902 388 919 371 0 0
20 1099 267 1158 248 0
L1 Add
4 513 796 562 747 0 0
3 390 837 439 788 0 0
3 389 763 438 714 0 0
35 393 655 442 606 0 0
35 241 653 290 604 0 0
19 73 624 132 605 0
LA2Out
10 338 733 355 716 0 0
10 338 682 355 665 0 0
10 338 653 355 636 0 0
19 139 652 198 633 0
LB2Out
10 192 807 209 790 0 0
10 122 835 139 818 0 0
10 283 761 300 744 0 0
20 463 640 522 621 0
L2 Add
4 1103 781 1152 732 0 0
3 980 822 1029 773 0 0
3 979 748 1028 699 0 0
35 983 640 1032 591 0 0
35 831 638 880 589 0 0
19 663 609 722 590 0
LA3Out
10 928 718 945 701 0 0
10 928 667 945 650 0 0
10 928 638 945 621 0 0
19 729 637 788 618 0
LB3Out
10 782 792 799 775 0 0
10 712 820 729 803 0 0
10 873 746 890 729 0 0
10 1170 566 1187 549 0 0
10 36 566 53 549 0 0
10 550 309 567 292 0 0
10 36 681 53 664 0 0
10 551 667 568 650 0 0
20 1209 766 1268 747 0
Carry
20 1064 625 1123 606 0
L3 Add
22 354 210 970 190 0 \NUL
4 full bit adders, each carry out goes into the carry in of the next adder, except for first and last
22 500 440 671 420 0 \NUL
Sends carry to next adder
22 458 242 622 222 0 \NUL
Sum of bits from A and B
22 1053 246 1217 226 0 \NUL
Sum of bits from A and B
22 1030 602 1194 582 0 \NUL
Sum of bits from A and B
22 445 616 609 596 0 \NUL
Sum of bits from A and B
1 434 362 513 381
1 435 436 513 409
1 346 268 393 268
1 346 348 389 348
1 324 297 345 297
1 346 297 345 268
1 346 297 345 348
1 128 238 129 450
1 130 450 390 450
1 194 266 199 422
1 200 422 390 422
1 128 238 241 238
1 194 266 241 266
1 286 252 393 240
1 286 252 290 376
1 291 376 389 376
1 1054 365 1133 384
1 1055 439 1133 412
1 966 271 1013 271
1 966 351 1009 351
1 966 300 965 271
1 748 241 749 453
1 750 453 1010 453
1 814 269 819 425
1 820 425 1010 425
1 748 241 861 241
1 814 269 861 269
1 906 255 1013 243
1 906 255 910 379
1 911 379 1009 379
1 435 738 514 757
1 436 812 514 785
1 347 644 394 644
1 347 724 390 724
1 129 614 130 826
1 131 826 391 826
1 195 642 200 798
1 201 798 391 798
1 129 614 242 614
1 195 642 242 642
1 287 628 394 616
1 287 628 291 752
1 292 752 390 752
1 1025 723 1104 742
1 1026 797 1104 770
1 937 629 984 629
1 937 709 980 709
1 719 599 720 811
1 721 811 981 811
1 785 627 790 783
1 791 783 981 783
1 719 599 832 599
1 785 627 832 627
1 877 613 984 601
1 877 613 881 737
1 882 737 980 737
1 1178 398 1178 557
1 1179 557 44 557
1 45 557 44 672
1 45 672 346 673
1 558 395 558 300
1 559 300 965 300
1 937 658 936 629
1 347 644 347 673
1 347 673 346 724
1 559 771 559 658
1 560 658 936 658
1 1149 756 1210 756
1 1058 257 1100 257
1 438 254 474 254
1 439 630 464 630
1 1029 615 1065 615
1 966 351 966 300
1 937 658 936 709
38 8
22 24 48 121 28 0 \NUL
Trevor Barnes
22 24 66 156 46 0 \NUL
trwbarne@ucsc.edu
22 24 84 120 64 0 \NUL
T-Th 1:00-3:00
22 24 102 160 82 0 \NUL
Due Date: 11/1/2015
22 24 120 139 100 0 \NUL
TA: Sina Hessani
22 560 129 599 109 0 \NUL
PASS
19 554 485 613 466 0
LA3Out
19 551 401 610 382 0
LA2Out
19 556 329 615 310 0
LA1Out
19 556 263 615 244 0
LA0Out
20 661 263 720 244 0
LA0Pas
20 663 329 722 310 0
LA1Pas
20 664 401 723 382 0
LA2Pas
20 669 485 728 466 0
LA3Pas
22 546 222 743 202 0 \NUL
Directly passes bits in latch A
1 612 253 662 253
1 612 319 664 319
1 607 391 665 391
1 610 475 670 475
39 16777215
47 0
40 1 6 6
50 1400 1400
51 0 100
30
System
16
700
0
0
1
2
2
34
