TimeQuest Timing Analyzer report for Keyboard_velocity
Mon Nov 14 04:07:58 2011
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'uartBaudRateGenerator:inst|clkOut'
 12. Slow Model Setup: 'clockDivider:inst1|clkOut'
 13. Slow Model Setup: 'master_clock'
 14. Slow Model Setup: 'sevenSegmentDriver:inst5|digitIndex[0]'
 15. Slow Model Hold: 'clockDivider:inst1|clkOut'
 16. Slow Model Hold: 'sevenSegmentDriver:inst5|digitIndex[0]'
 17. Slow Model Hold: 'master_clock'
 18. Slow Model Hold: 'uartBaudRateGenerator:inst|clkOut'
 19. Slow Model Recovery: 'clockDivider:inst1|clkOut'
 20. Slow Model Removal: 'clockDivider:inst1|clkOut'
 21. Slow Model Minimum Pulse Width: 'clockDivider:inst1|clkOut'
 22. Slow Model Minimum Pulse Width: 'master_clock'
 23. Slow Model Minimum Pulse Width: 'uartBaudRateGenerator:inst|clkOut'
 24. Slow Model Minimum Pulse Width: 'sevenSegmentDriver:inst5|digitIndex[0]'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Propagation Delay
 30. Minimum Propagation Delay
 31. Fast Model Setup Summary
 32. Fast Model Hold Summary
 33. Fast Model Recovery Summary
 34. Fast Model Removal Summary
 35. Fast Model Minimum Pulse Width Summary
 36. Fast Model Setup: 'clockDivider:inst1|clkOut'
 37. Fast Model Setup: 'uartBaudRateGenerator:inst|clkOut'
 38. Fast Model Setup: 'sevenSegmentDriver:inst5|digitIndex[0]'
 39. Fast Model Setup: 'master_clock'
 40. Fast Model Hold: 'clockDivider:inst1|clkOut'
 41. Fast Model Hold: 'master_clock'
 42. Fast Model Hold: 'sevenSegmentDriver:inst5|digitIndex[0]'
 43. Fast Model Hold: 'uartBaudRateGenerator:inst|clkOut'
 44. Fast Model Recovery: 'clockDivider:inst1|clkOut'
 45. Fast Model Removal: 'clockDivider:inst1|clkOut'
 46. Fast Model Minimum Pulse Width: 'clockDivider:inst1|clkOut'
 47. Fast Model Minimum Pulse Width: 'master_clock'
 48. Fast Model Minimum Pulse Width: 'uartBaudRateGenerator:inst|clkOut'
 49. Fast Model Minimum Pulse Width: 'sevenSegmentDriver:inst5|digitIndex[0]'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Propagation Delay
 55. Minimum Propagation Delay
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Progagation Delay
 62. Minimum Progagation Delay
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; Keyboard_velocity                                ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C8Q208C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; clockDivider:inst1|clkOut              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivider:inst1|clkOut }              ;
; master_clock                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { master_clock }                           ;
; sevenSegmentDriver:inst5|digitIndex[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sevenSegmentDriver:inst5|digitIndex[0] } ;
; uartBaudRateGenerator:inst|clkOut      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uartBaudRateGenerator:inst|clkOut }      ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                         ;
+------------+-----------------+----------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note                    ;
+------------+-----------------+----------------------------------------+-------------------------+
; INF MHz    ; 151.98 MHz      ; sevenSegmentDriver:inst5|digitIndex[0] ; limit due to hold check ;
; 153.05 MHz ; 153.05 MHz      ; clockDivider:inst1|clkOut              ;                         ;
; 201.65 MHz ; 201.65 MHz      ; uartBaudRateGenerator:inst|clkOut      ;                         ;
; 288.52 MHz ; 288.52 MHz      ; master_clock                           ;                         ;
+------------+-----------------+----------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; uartBaudRateGenerator:inst|clkOut      ; -3.959 ; -124.177      ;
; clockDivider:inst1|clkOut              ; -3.188 ; -179.763      ;
; master_clock                           ; -2.466 ; -38.268       ;
; sevenSegmentDriver:inst5|digitIndex[0] ; -2.064 ; -7.015        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clockDivider:inst1|clkOut              ; -3.309 ; -4.854        ;
; sevenSegmentDriver:inst5|digitIndex[0] ; -3.290 ; -10.856       ;
; master_clock                           ; -2.645 ; -5.263        ;
; uartBaudRateGenerator:inst|clkOut      ; 0.499  ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------+
; Slow Model Recovery Summary                        ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clockDivider:inst1|clkOut ; -2.379 ; -39.472       ;
+---------------------------+--------+---------------+


+---------------------------------------------------+
; Slow Model Removal Summary                        ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; clockDivider:inst1|clkOut ; 1.584 ; 0.000         ;
+---------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clockDivider:inst1|clkOut              ; -2.567 ; -256.858      ;
; master_clock                           ; -1.941 ; -36.073       ;
; uartBaudRateGenerator:inst|clkOut      ; -0.742 ; -59.360       ;
; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500  ; 0.000         ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'uartBaudRateGenerator:inst|clkOut'                                                                                                                                          ;
+--------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -3.959 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartTxReg[5]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.002      ; 5.001      ;
; -3.959 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.002      ; 5.001      ;
; -3.959 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.002      ; 5.001      ;
; -3.890 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartTxReg[5]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.002      ; 4.932      ;
; -3.890 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.002      ; 4.932      ;
; -3.890 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.002      ; 4.932      ;
; -3.723 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|midiUartTxReg[7]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.000      ; 4.763      ;
; -3.654 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|midiUartTxReg[7]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.000      ; 4.694      ;
; -3.644 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartTxReg[5]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.002      ; 4.686      ;
; -3.644 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.002      ; 4.686      ;
; -3.644 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.002      ; 4.686      ;
; -3.602 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartTxReg[0]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.641      ;
; -3.602 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartTxReg[1]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.641      ;
; -3.602 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartTxReg[2]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.641      ;
; -3.602 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartTxReg[3]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.641      ;
; -3.602 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartTxReg[4]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.641      ;
; -3.602 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|midiUartTxReg[4]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.641      ;
; -3.602 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|midiUartTxReg[3]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.641      ;
; -3.602 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|midiUartTxReg[2]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.641      ;
; -3.602 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|midiUartTxReg[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.641      ;
; -3.602 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|midiUartTxReg[5]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.641      ;
; -3.543 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|uartTxReg[5]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.001      ; 4.584      ;
; -3.543 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.001      ; 4.584      ;
; -3.543 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.001      ; 4.584      ;
; -3.533 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartTxReg[0]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.572      ;
; -3.533 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartTxReg[1]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.572      ;
; -3.533 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartTxReg[2]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.572      ;
; -3.533 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartTxReg[3]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.572      ;
; -3.533 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartTxReg[4]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.572      ;
; -3.533 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|midiUartTxReg[4]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.572      ;
; -3.533 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|midiUartTxReg[3]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.572      ;
; -3.533 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|midiUartTxReg[2]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.572      ;
; -3.533 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|midiUartTxReg[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.572      ;
; -3.533 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|midiUartTxReg[5]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.572      ;
; -3.510 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartBuffert[1][0] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.549      ;
; -3.510 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartBuffert[1][1] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.549      ;
; -3.510 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartBuffert[1][2] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.549      ;
; -3.510 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartBuffert[1][3] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.549      ;
; -3.510 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|midiUartTxReg[0]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.549      ;
; -3.509 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartBuffert[1][4] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.001      ; 4.550      ;
; -3.509 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartBuffert[1][5] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.001      ; 4.550      ;
; -3.509 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartBuffert[1][6] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.001      ; 4.550      ;
; -3.485 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|uartTxReg[5]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.002      ; 4.527      ;
; -3.485 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.002      ; 4.527      ;
; -3.485 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.002      ; 4.527      ;
; -3.441 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartBuffert[1][0] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.480      ;
; -3.441 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartBuffert[1][1] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.480      ;
; -3.441 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartBuffert[1][2] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.480      ;
; -3.441 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartBuffert[1][3] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.480      ;
; -3.441 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|midiUartTxReg[0]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.480      ;
; -3.440 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartBuffert[1][4] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.001      ; 4.481      ;
; -3.440 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartBuffert[1][5] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.001      ; 4.481      ;
; -3.440 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartBuffert[1][6] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.001      ; 4.481      ;
; -3.408 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|midiUartTxReg[7]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.000      ; 4.448      ;
; -3.308 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartTxOut         ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.003     ; 4.345      ;
; -3.287 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartTxReg[0]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.326      ;
; -3.287 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartTxReg[1]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.326      ;
; -3.287 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartTxReg[2]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.326      ;
; -3.287 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartTxReg[3]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.326      ;
; -3.287 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartTxReg[4]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.326      ;
; -3.287 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|midiUartTxReg[4]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.326      ;
; -3.287 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|midiUartTxReg[3]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.326      ;
; -3.287 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|midiUartTxReg[2]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.326      ;
; -3.287 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|midiUartTxReg[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.326      ;
; -3.287 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|midiUartTxReg[5]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.326      ;
; -3.266 ; midi_uart:inst3|extFifoRdOut     ; midi_uart:inst3|uartTxReg[5]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.001      ; 4.307      ;
; -3.266 ; midi_uart:inst3|extFifoRdOut     ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.001      ; 4.307      ;
; -3.266 ; midi_uart:inst3|extFifoRdOut     ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.001      ; 4.307      ;
; -3.249 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|midiUartTxReg[7]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.000      ; 4.289      ;
; -3.239 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartTxOut         ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.003     ; 4.276      ;
; -3.195 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartBuffert[1][0] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.234      ;
; -3.195 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartBuffert[1][1] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.234      ;
; -3.195 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartBuffert[1][2] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.234      ;
; -3.195 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartBuffert[1][3] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.234      ;
; -3.195 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|midiUartTxReg[0]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.234      ;
; -3.194 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartBuffert[1][4] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.001      ; 4.235      ;
; -3.194 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartBuffert[1][5] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.001      ; 4.235      ;
; -3.194 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartBuffert[1][6] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.001      ; 4.235      ;
; -3.186 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|uartTxReg[0]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.002     ; 4.224      ;
; -3.186 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|uartTxReg[1]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.002     ; 4.224      ;
; -3.186 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|uartTxReg[2]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.002     ; 4.224      ;
; -3.186 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|uartTxReg[3]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.002     ; 4.224      ;
; -3.186 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|uartTxReg[4]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.002     ; 4.224      ;
; -3.186 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|midiUartTxReg[4]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.002     ; 4.224      ;
; -3.186 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|midiUartTxReg[3]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.002     ; 4.224      ;
; -3.186 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|midiUartTxReg[2]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.002     ; 4.224      ;
; -3.186 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|midiUartTxReg[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.002     ; 4.224      ;
; -3.186 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|midiUartTxReg[5]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.002     ; 4.224      ;
; -3.163 ; midi_uart:inst3|uartByteIndex[1] ; midi_uart:inst3|uartTxReg[5]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.005      ; 4.208      ;
; -3.163 ; midi_uart:inst3|uartByteIndex[1] ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.005      ; 4.208      ;
; -3.163 ; midi_uart:inst3|uartByteIndex[1] ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.005      ; 4.208      ;
; -3.139 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartByteIndex[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.003     ; 4.176      ;
; -3.139 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartByteIndex[0]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.003     ; 4.176      ;
; -3.128 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|uartTxReg[0]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.167      ;
; -3.128 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|uartTxReg[1]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.167      ;
; -3.128 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|uartTxReg[2]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.167      ;
; -3.128 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|uartTxReg[3]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.167      ;
; -3.128 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|uartTxReg[4]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.167      ;
; -3.128 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|midiUartTxReg[4]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.167      ;
; -3.128 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|midiUartTxReg[3]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 4.167      ;
+--------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivider:inst1|clkOut'                                                                                                                                                                                                                                                                                                                                ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                                                                                                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -3.188 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[6]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.228      ;
; -3.188 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.228      ;
; -3.188 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.228      ;
; -3.188 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.228      ;
; -3.188 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.228      ;
; -3.188 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.228      ;
; -3.188 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.228      ;
; -3.165 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.205      ;
; -3.165 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.205      ;
; -3.165 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.205      ;
; -3.165 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.205      ;
; -3.165 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.205      ;
; -3.165 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.205      ;
; -3.165 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[6]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.205      ;
; -3.152 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[6]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.192      ;
; -3.152 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.192      ;
; -3.152 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.192      ;
; -3.152 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.192      ;
; -3.152 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.192      ;
; -3.152 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.192      ;
; -3.152 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.192      ;
; -3.066 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[6]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.106      ;
; -3.066 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.106      ;
; -3.066 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.106      ;
; -3.066 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.106      ;
; -3.066 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.106      ;
; -3.066 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.106      ;
; -3.066 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.106      ;
; -3.030 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.070      ;
; -3.030 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.070      ;
; -3.030 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.070      ;
; -3.030 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.070      ;
; -3.030 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.070      ;
; -3.030 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.070      ;
; -3.030 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[6]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 4.070      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg0 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg1 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg2 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg3 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg5 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg6 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg0 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg1 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg2 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg3 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg5 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg6 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg0 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg1 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg2 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg3 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg5 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg6 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg0 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg1 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg2 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg3 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg5 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg6 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg0 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg1 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg2 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg3 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg5 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg6 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg0 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg1 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg2 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg3 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg5 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg6 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg0 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg1 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg2 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg3 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg5 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -3.002 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg6 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.057     ; 3.899      ;
; -2.936 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[6]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 3.976      ;
; -2.936 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 3.976      ;
; -2.936 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 3.976      ;
; -2.936 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 3.976      ;
; -2.936 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 3.976      ;
; -2.936 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 3.976      ;
; -2.936 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 3.976      ;
; -2.887 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 3.927      ;
; -2.887 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 3.927      ;
; -2.887 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 3.927      ;
; -2.887 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 3.927      ;
; -2.887 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 3.927      ;
; -2.887 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 3.927      ;
; -2.887 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[6]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 3.927      ;
; -2.859 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 3.899      ;
; -2.859 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]                                    ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]                 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 3.899      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'master_clock'                                                                                                                                  ;
+--------+-----------------------------------------+-----------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+--------------+--------------+------------+------------+
; -2.466 ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[9]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.506      ;
; -2.381 ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[9]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.421      ;
; -2.374 ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|clkOut       ; master_clock ; master_clock ; 1.000        ; -0.002     ; 3.412      ;
; -2.374 ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.414      ;
; -2.345 ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[9]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.385      ;
; -2.341 ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.381      ;
; -2.338 ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|clkOut       ; master_clock ; master_clock ; 1.000        ; -0.002     ; 3.376      ;
; -2.325 ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock ; master_clock ; 1.000        ; -0.002     ; 3.363      ;
; -2.292 ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock ; master_clock ; 1.000        ; -0.002     ; 3.330      ;
; -2.288 ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.328      ;
; -2.260 ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[9]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.300      ;
; -2.255 ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.295      ;
; -2.215 ; clockDivider:inst1|keyIndex[8]          ; clockDivider:inst1|keyIndex[0]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.255      ;
; -2.215 ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.255      ;
; -2.214 ; clockDivider:inst1|keyIndex[8]          ; clockDivider:inst1|keyIndex[8]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.254      ;
; -2.214 ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|clkOut       ; master_clock ; master_clock ; 1.000        ; -0.002     ; 3.252      ;
; -2.207 ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[8]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.247      ;
; -2.192 ; uartBaudRateGenerator:inst|keyIndex[3]  ; uartBaudRateGenerator:inst|clkOut       ; master_clock ; master_clock ; 1.000        ; -0.002     ; 3.230      ;
; -2.166 ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock ; master_clock ; 1.000        ; -0.002     ; 3.204      ;
; -2.133 ; clockDivider:inst1|keyIndex[4]          ; clockDivider:inst1|keyIndex[9]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.173      ;
; -2.129 ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.169      ;
; -2.123 ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[5]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.163      ;
; -2.122 ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[8]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.162      ;
; -2.087 ; clockDivider:inst1|keyIndex[9]          ; clockDivider:inst1|keyIndex[9]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.127      ;
; -2.087 ; clockDivider:inst1|keyIndex[9]          ; clockDivider:inst1|keyIndex[5]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.127      ;
; -2.086 ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[8]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.126      ;
; -2.073 ; uartBaudRateGenerator:inst|keyIndex[10] ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.113      ;
; -2.072 ; uartBaudRateGenerator:inst|keyIndex[10] ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.112      ;
; -2.062 ; uartBaudRateGenerator:inst|keyIndex[3]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.102      ;
; -2.051 ; clockDivider:inst1|keyIndex[9]          ; clockDivider:inst1|keyIndex[0]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.091      ;
; -2.050 ; clockDivider:inst1|keyIndex[9]          ; clockDivider:inst1|keyIndex[8]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.090      ;
; -2.044 ; clockDivider:inst1|keyIndex[8]          ; clockDivider:inst1|keyIndex[5]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.084      ;
; -2.043 ; clockDivider:inst1|keyIndex[8]          ; clockDivider:inst1|keyIndex[9]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.083      ;
; -2.041 ; clockDivider:inst1|keyIndex[5]          ; clockDivider:inst1|keyIndex[9]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.081      ;
; -2.041 ; clockDivider:inst1|keyIndex[5]          ; clockDivider:inst1|keyIndex[5]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.081      ;
; -2.038 ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[5]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.078      ;
; -2.027 ; uartBaudRateGenerator:inst|keyIndex[6]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock ; master_clock ; 1.000        ; 0.002      ; 3.069      ;
; -2.026 ; clockDivider:inst1|keyIndex[6]          ; clockDivider:inst1|keyIndex[0]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.066      ;
; -2.026 ; uartBaudRateGenerator:inst|keyIndex[6]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.002      ; 3.068      ;
; -2.025 ; clockDivider:inst1|keyIndex[6]          ; clockDivider:inst1|keyIndex[8]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.065      ;
; -2.025 ; uartBaudRateGenerator:inst|keyIndex[3]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock ; master_clock ; 1.000        ; -0.002     ; 3.063      ;
; -2.005 ; clockDivider:inst1|keyIndex[5]          ; clockDivider:inst1|keyIndex[0]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.045      ;
; -2.004 ; clockDivider:inst1|keyIndex[5]          ; clockDivider:inst1|keyIndex[8]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.044      ;
; -2.002 ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[5]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.042      ;
; -2.001 ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[8]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.041      ;
; -1.993 ; uartBaudRateGenerator:inst|keyIndex[5]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.033      ;
; -1.992 ; uartBaudRateGenerator:inst|keyIndex[5]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.032      ;
; -1.976 ; uartBaudRateGenerator:inst|keyIndex[3]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 3.016      ;
; -1.922 ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.962      ;
; -1.917 ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[5]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.957      ;
; -1.910 ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.950      ;
; -1.874 ; clockDivider:inst1|keyIndex[4]          ; clockDivider:inst1|keyIndex[8]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.914      ;
; -1.874 ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.914      ;
; -1.873 ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock ; master_clock ; 1.000        ; -0.002     ; 2.911      ;
; -1.855 ; clockDivider:inst1|keyIndex[6]          ; clockDivider:inst1|keyIndex[5]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.895      ;
; -1.854 ; clockDivider:inst1|keyIndex[6]          ; clockDivider:inst1|keyIndex[9]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.894      ;
; -1.847 ; uartBaudRateGenerator:inst|keyIndex[5]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock ; master_clock ; 1.000        ; -0.002     ; 2.885      ;
; -1.836 ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.876      ;
; -1.822 ; uartBaudRateGenerator:inst|keyIndex[8]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.862      ;
; -1.821 ; uartBaudRateGenerator:inst|keyIndex[8]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.861      ;
; -1.805 ; clockDivider:inst1|keyIndex[7]          ; clockDivider:inst1|keyIndex[9]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.845      ;
; -1.790 ; clockDivider:inst1|keyIndex[4]          ; clockDivider:inst1|keyIndex[5]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.830      ;
; -1.787 ; clockDivider:inst1|keyIndex[9]          ; clockDivider:inst1|clkOut               ; master_clock ; master_clock ; 1.000        ; -0.001     ; 2.826      ;
; -1.773 ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|clkOut               ; master_clock ; master_clock ; 1.000        ; -0.001     ; 2.812      ;
; -1.757 ; uartBaudRateGenerator:inst|keyIndex[10] ; uartBaudRateGenerator:inst|clkOut       ; master_clock ; master_clock ; 1.000        ; -0.002     ; 2.795      ;
; -1.750 ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.790      ;
; -1.743 ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|clkOut               ; master_clock ; master_clock ; 1.000        ; -0.001     ; 2.782      ;
; -1.741 ; clockDivider:inst1|keyIndex[5]          ; clockDivider:inst1|clkOut               ; master_clock ; master_clock ; 1.000        ; -0.001     ; 2.780      ;
; -1.728 ; uartBaudRateGenerator:inst|keyIndex[3]  ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.768      ;
; -1.720 ; uartBaudRateGenerator:inst|keyIndex[7]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.760      ;
; -1.714 ; uartBaudRateGenerator:inst|keyIndex[5]  ; uartBaudRateGenerator:inst|clkOut       ; master_clock ; master_clock ; 1.000        ; -0.002     ; 2.752      ;
; -1.711 ; uartBaudRateGenerator:inst|keyIndex[6]  ; uartBaudRateGenerator:inst|clkOut       ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.751      ;
; -1.708 ; uartBaudRateGenerator:inst|keyIndex[10] ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock ; master_clock ; 1.000        ; -0.002     ; 2.746      ;
; -1.673 ; clockDivider:inst1|keyIndex[4]          ; clockDivider:inst1|keyIndex[0]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.713      ;
; -1.662 ; uartBaudRateGenerator:inst|keyIndex[6]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.702      ;
; -1.641 ; uartBaudRateGenerator:inst|keyIndex[10] ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.681      ;
; -1.634 ; uartBaudRateGenerator:inst|keyIndex[7]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.674      ;
; -1.630 ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[8]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.670      ;
; -1.617 ; clockDivider:inst1|keyIndex[7]          ; clockDivider:inst1|keyIndex[5]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.657      ;
; -1.597 ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[8]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.637      ;
; -1.595 ; uartBaudRateGenerator:inst|keyIndex[6]  ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock ; master_clock ; 1.000        ; 0.002      ; 2.637      ;
; -1.588 ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|clkOut               ; master_clock ; master_clock ; 1.000        ; -0.001     ; 2.627      ;
; -1.586 ; uartBaudRateGenerator:inst|keyIndex[7]  ; uartBaudRateGenerator:inst|clkOut       ; master_clock ; master_clock ; 1.000        ; -0.002     ; 2.624      ;
; -1.581 ; clockDivider:inst1|keyIndex[7]          ; clockDivider:inst1|keyIndex[0]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.621      ;
; -1.580 ; clockDivider:inst1|keyIndex[7]          ; clockDivider:inst1|keyIndex[8]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.620      ;
; -1.561 ; uartBaudRateGenerator:inst|keyIndex[5]  ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.601      ;
; -1.553 ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|clkOut       ; master_clock ; master_clock ; 1.000        ; -0.002     ; 2.591      ;
; -1.552 ; uartBaudRateGenerator:inst|keyIndex[9]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.592      ;
; -1.546 ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[7]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.586      ;
; -1.544 ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[7]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.584      ;
; -1.539 ; uartBaudRateGenerator:inst|keyIndex[8]  ; uartBaudRateGenerator:inst|clkOut       ; master_clock ; master_clock ; 1.000        ; -0.002     ; 2.577      ;
; -1.511 ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[7]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.551      ;
; -1.471 ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|keyIndex[8]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.511      ;
; -1.461 ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[7]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.501      ;
; -1.460 ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[6]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.500      ;
; -1.457 ; uartBaudRateGenerator:inst|keyIndex[8]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock ; master_clock ; 1.000        ; -0.002     ; 2.495      ;
; -1.457 ; clockDivider:inst1|keyIndex[4]          ; clockDivider:inst1|clkOut               ; master_clock ; master_clock ; 1.000        ; -0.001     ; 2.496      ;
; -1.425 ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[7]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 2.465      ;
; -1.419 ; uartBaudRateGenerator:inst|keyIndex[7]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock ; master_clock ; 1.000        ; -0.002     ; 2.457      ;
; -1.408 ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|clkOut               ; master_clock ; master_clock ; 1.000        ; -0.001     ; 2.447      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sevenSegmentDriver:inst5|digitIndex[0]'                                                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.064 ; sevenSegmentDriver:inst5|digit2data[1] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 2.067      ; 3.260      ;
; -1.886 ; sevenSegmentDriver:inst5|digit3data[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 2.066      ; 3.080      ;
; -1.799 ; sevenSegmentDriver:inst5|digit3data[1] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 2.063      ; 2.991      ;
; -1.771 ; sevenSegmentDriver:inst5|digit4data[2] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 2.062      ; 2.901      ;
; -1.697 ; sevenSegmentDriver:inst5|digit2data[2] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 2.066      ; 2.831      ;
; -1.617 ; sevenSegmentDriver:inst5|digit4data[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 2.062      ; 2.807      ;
; -1.600 ; sevenSegmentDriver:inst5|digit3data[2] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 2.062      ; 2.730      ;
; -1.450 ; sevenSegmentDriver:inst5|digit1data[2] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 2.066      ; 2.584      ;
; -1.390 ; sevenSegmentDriver:inst5|digit1data[1] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 2.067      ; 2.586      ;
; -1.294 ; sevenSegmentDriver:inst5|digit5data[0] ; sevenSegmentDriver:inst5|currentDigitData[3] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 1.862      ; 2.449      ;
; -1.219 ; sevenSegmentDriver:inst5|digit1data[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 2.066      ; 2.413      ;
; -1.144 ; sevenSegmentDriver:inst5|digit3data[3] ; sevenSegmentDriver:inst5|currentDigitData[3] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 1.862      ; 2.299      ;
; -1.128 ; sevenSegmentDriver:inst5|digit5data[0] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 2.066      ; 2.262      ;
; -0.893 ; sevenSegmentDriver:inst5|digit1data[3] ; sevenSegmentDriver:inst5|currentDigitData[3] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 1.862      ; 2.048      ;
; -0.827 ; sevenSegmentDriver:inst5|digit4data[1] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 2.067      ; 2.023      ;
; -0.815 ; sevenSegmentDriver:inst5|digit5data[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 2.066      ; 2.009      ;
; -0.645 ; sevenSegmentDriver:inst5|digit2data[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 2.066      ; 1.839      ;
; -0.535 ; sevenSegmentDriver:inst5|digitIndex[1] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 3.490      ; 3.593      ;
; -0.003 ; sevenSegmentDriver:inst5|digitIndex[1] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 3.491      ; 3.123      ;
; 0.172  ; sevenSegmentDriver:inst5|digitIndex[1] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 3.490      ; 2.946      ;
; 0.323  ; sevenSegmentDriver:inst5|digitIndex[1] ; sevenSegmentDriver:inst5|currentDigitData[3] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 3.286      ; 2.756      ;
; 0.335  ; sevenSegmentDriver:inst5|digitIndex[2] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 3.490      ; 2.723      ;
; 0.396  ; sevenSegmentDriver:inst5|digitIndex[2] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 3.490      ; 2.722      ;
; 0.511  ; sevenSegmentDriver:inst5|digitIndex[2] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 3.491      ; 2.609      ;
; 0.873  ; sevenSegmentDriver:inst5|digitIndex[2] ; sevenSegmentDriver:inst5|currentDigitData[3] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 3.286      ; 2.206      ;
; 1.042  ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[2] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 5.570      ; 3.900      ;
; 1.542  ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[2] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 5.570      ; 3.900      ;
; 1.667  ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[1] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 5.571      ; 3.337      ;
; 1.873  ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 5.570      ; 3.129      ;
; 2.167  ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[1] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 5.571      ; 3.337      ;
; 2.347  ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[3] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 5.366      ; 2.616      ;
; 2.373  ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 5.570      ; 3.129      ;
; 2.847  ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[3] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 5.366      ; 2.616      ;
+--------+----------------------------------------+----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivider:inst1|clkOut'                                                                                                                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                                                                   ; Launch Clock                           ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+---------------------------+--------------+------------+------------+
; -3.309 ; sevenSegmentDriver:inst5|digitIndex[0]                                                                     ; sevenSegmentDriver:inst5|digitIndex[0]                                                                                                    ; sevenSegmentDriver:inst5|digitIndex[0] ; clockDivider:inst1|clkOut ; 0.000        ; 3.504      ; 0.805      ;
; -2.809 ; sevenSegmentDriver:inst5|digitIndex[0]                                                                     ; sevenSegmentDriver:inst5|digitIndex[0]                                                                                                    ; sevenSegmentDriver:inst5|digitIndex[0] ; clockDivider:inst1|clkOut ; -0.500       ; 3.504      ; 0.805      ;
; -0.794 ; sevenSegmentDriver:inst5|digitIndex[0]                                                                     ; sevenSegmentDriver:inst5|digitIndex[2]                                                                                                    ; sevenSegmentDriver:inst5|digitIndex[0] ; clockDivider:inst1|clkOut ; 0.000        ; 2.080      ; 1.896      ;
; -0.751 ; sevenSegmentDriver:inst5|digitIndex[0]                                                                     ; sevenSegmentDriver:inst5|digitIndex[1]                                                                                                    ; sevenSegmentDriver:inst5|digitIndex[0] ; clockDivider:inst1|clkOut ; 0.000        ; 2.080      ; 1.939      ;
; -0.294 ; sevenSegmentDriver:inst5|digitIndex[0]                                                                     ; sevenSegmentDriver:inst5|digitIndex[2]                                                                                                    ; sevenSegmentDriver:inst5|digitIndex[0] ; clockDivider:inst1|clkOut ; -0.500       ; 2.080      ; 1.896      ;
; -0.251 ; sevenSegmentDriver:inst5|digitIndex[0]                                                                     ; sevenSegmentDriver:inst5|digitIndex[1]                                                                                                    ; sevenSegmentDriver:inst5|digitIndex[0] ; clockDivider:inst1|clkOut ; -0.500       ; 2.080      ; 1.939      ;
; 0.499  ; sevenSegmentDriver:inst5|digitIndex[1]                                                                     ; sevenSegmentDriver:inst5|digitIndex[1]                                                                                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sevenSegmentDriver:inst5|digitIndex[2]                                                                     ; sevenSegmentDriver:inst5|digitIndex[2]                                                                                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; keyBuffers:inst4|seqState                                                                                  ; keyBuffers:inst4|seqState                                                                                                                 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; keyBuffers:inst4|keyIndex[0]                                                                               ; keyBuffers:inst4|keyIndex[0]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; keyBuffers:inst4|par2serLatchOut                                                                           ; keyBuffers:inst4|par2serLatchOut                                                                                                          ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.805      ;
; 0.758  ; sevenSegmentDriver:inst5|digitIndex[2]                                                                     ; sevenSegmentDriver:inst5|digitIndex[1]                                                                                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.064      ;
; 0.985  ; sevenSegmentDriver:inst5|digitIndex[1]                                                                     ; sevenSegmentDriver:inst5|digitIndex[2]                                                                                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.291      ;
; 1.085  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.391      ;
; 1.165  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.471      ;
; 1.174  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.480      ;
; 1.180  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[6]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[6]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.486      ;
; 1.182  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.488      ;
; 1.185  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.491      ;
; 1.185  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.491      ;
; 1.212  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.518      ;
; 1.213  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[6] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[6]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.519      ;
; 1.213  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.519      ;
; 1.213  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.519      ;
; 1.234  ; keyBuffers:inst4|keyIndex[5]                                                                               ; keyBuffers:inst4|keyIndex[5]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.540      ;
; 1.241  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.547      ;
; 1.242  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.548      ;
; 1.242  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.548      ;
; 1.352  ; keyBuffers:inst4|keyIndex[6]                                                                               ; keyBuffers:inst4|keyIndex[4]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.658      ;
; 1.353  ; keyBuffers:inst4|keyIndex[6]                                                                               ; keyBuffers:inst4|keyIndex[3]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.659      ;
; 1.353  ; keyBuffers:inst4|keyIndex[6]                                                                               ; keyBuffers:inst4|keyIndex[6]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.659      ;
; 1.370  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg5 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.139      ; 1.776      ;
; 1.384  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg0 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.139      ; 1.790      ;
; 1.386  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg2 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.139      ; 1.792      ;
; 1.387  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg3 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.139      ; 1.793      ;
; 1.392  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg1 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.139      ; 1.798      ;
; 1.413  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg5 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.096      ; 1.776      ;
; 1.418  ; keyBuffers:inst4|seqState                                                                                  ; keyBuffers:inst4|par2serLatchOut                                                                                                          ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.724      ;
; 1.427  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg0 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.096      ; 1.790      ;
; 1.429  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg2 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.096      ; 1.792      ;
; 1.430  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg3 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.096      ; 1.793      ;
; 1.435  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg1 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.096      ; 1.798      ;
; 1.436  ; keyBuffers:inst4|seqState                                                                                  ; keyBuffers:inst4|par2serClkOut                                                                                                            ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 1.242      ;
; 1.515  ; keyBuffers:inst4|keyIndex[2]                                                                               ; sevenSegmentDriver:inst5|digit3data[2]                                                                                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; -0.029     ; 1.792      ;
; 1.535  ; keyBuffers:inst4|keyIndex[5]                                                                               ; keyBuffers:inst4|keyIndex[4]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.841      ;
; 1.536  ; keyBuffers:inst4|keyIndex[5]                                                                               ; keyBuffers:inst4|keyIndex[3]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.842      ;
; 1.536  ; keyBuffers:inst4|keyIndex[5]                                                                               ; keyBuffers:inst4|keyIndex[6]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.842      ;
; 1.643  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.949      ;
; 1.649  ; keyBuffers:inst4|keyIndex[6]                                                                               ; keyBuffers:inst4|par2serLatchOut                                                                                                          ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.955      ;
; 1.652  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[6]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.958      ;
; 1.664  ; keyBuffers:inst4|extFifoWr                                                                                 ; keyBuffers:inst4|extFifoWr                                                                                                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.970      ;
; 1.664  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.970      ;
; 1.664  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.970      ;
; 1.692  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.998      ;
; 1.693  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.999      ;
; 1.693  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.999      ;
; 1.694  ; keyBuffers:inst4|keyIndex[0]                                                                               ; keyBuffers:inst4|keyIndex[4]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.000      ;
; 1.695  ; keyBuffers:inst4|keyIndex[0]                                                                               ; keyBuffers:inst4|keyIndex[3]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.001      ;
; 1.695  ; keyBuffers:inst4|keyIndex[0]                                                                               ; keyBuffers:inst4|keyIndex[6]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.001      ;
; 1.696  ; keyBuffers:inst4|keyIndex[6]                                                                               ; sevenSegmentDriver:inst5|digit4data[2]                                                                                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; -0.029     ; 1.973      ;
; 1.716  ; keyBuffers:inst4|keyIndex[4]                                                                               ; sevenSegmentDriver:inst5|digit4data[0]                                                                                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; -0.029     ; 1.993      ;
; 1.721  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.027      ;
; 1.722  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[6]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.028      ;
; 1.722  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.028      ;
; 1.725  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg4 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.139      ; 2.131      ;
; 1.729  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.035      ;
; 1.731  ; keyBuffers:inst4|keyIndex[4]                                                                               ; keyBuffers:inst4|keyIndex[5]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.037      ;
; 1.736  ; keyBuffers:inst4|keyIndex[4]                                                                               ; keyBuffers:inst4|keyIndex[4]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.042      ;
; 1.737  ; keyBuffers:inst4|keyIndex[4]                                                                               ; keyBuffers:inst4|keyIndex[3]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.043      ;
; 1.737  ; keyBuffers:inst4|keyIndex[4]                                                                               ; keyBuffers:inst4|keyIndex[6]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.043      ;
; 1.750  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[6]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.056      ;
; 1.750  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.056      ;
; 1.753  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.059      ;
; 1.755  ; keyBuffers:inst4|keyIndex[3]                                                                               ; keyBuffers:inst4|keyIndex[5]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.061      ;
; 1.768  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg4 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.096      ; 2.131      ;
; 1.770  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.076      ;
; 1.778  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[6]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.084      ;
; 1.779  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.085      ;
; 1.786  ; keyBuffers:inst4|keyIndex[2]                                                                               ; keyBuffers:inst4|keyIndex[2]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.092      ;
; 1.807  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.113      ;
; 1.808  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.114      ;
; 1.815  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.121      ;
; 1.832  ; keyBuffers:inst4|keyIndex[5]                                                                               ; keyBuffers:inst4|par2serLatchOut                                                                                                          ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.138      ;
; 1.836  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.142      ;
; 1.837  ; keyBuffers:inst4|timerValueTemp[4]                                                                         ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg2  ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; -0.500       ; 0.087      ; 1.691      ;
; 1.839  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.145      ;
; 1.852  ; keyBuffers:inst4|timerValueTemp[3]                                                                         ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg3  ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; -0.500       ; 0.087      ; 1.706      ;
; 1.852  ; keyBuffers:inst4|keyIndex[2]                                                                               ; keyBuffers:inst4|keyIndex[4]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.158      ;
; 1.852  ; keyBuffers:inst4|keyIndex[2]                                                                               ; keyBuffers:inst4|keyIndex[3]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.158      ;
; 1.853  ; keyBuffers:inst4|keyIndex[2]                                                                               ; keyBuffers:inst4|keyIndex[6]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.159      ;
; 1.856  ; keyBuffers:inst4|timerValueTemp[2]                                                                         ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg4  ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; -0.500       ; 0.087      ; 1.710      ;
; 1.856  ; keyBuffers:inst4|timerValueTemp[0]                                                                         ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg6  ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; -0.500       ; 0.087      ; 1.710      ;
; 1.856  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.162      ;
; 1.857  ; keyBuffers:inst4|keyIndex[1]                                                                               ; sevenSegmentDriver:inst5|digit3data[1]                                                                                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; -0.029     ; 2.134      ;
; 1.858  ; keyBuffers:inst4|timerValueTemp[1]                                                                         ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg5  ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; -0.500       ; 0.087      ; 1.712      ;
; 1.870  ; keyBuffers:inst4|timerValueTemp[5]                                                                         ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg1  ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; -0.500       ; 0.087      ; 1.724      ;
; 1.883  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.189      ;
; 1.893  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.199      ;
; 1.894  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[6]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.200      ;
; 1.905  ; keyBuffers:inst4|keyIndex[2]                                                                               ; keyBuffers:inst4|keyIndex[5]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 2.211      ;
+--------+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sevenSegmentDriver:inst5|digitIndex[0]'                                                                                                                                                                 ;
+--------+----------------------------------------+----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -3.290 ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 5.570      ; 2.584      ;
; -3.054 ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[3] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 5.366      ; 2.616      ;
; -2.790 ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 5.570      ; 2.584      ;
; -2.554 ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[3] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 5.366      ; 2.616      ;
; -2.538 ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[1] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 5.571      ; 3.337      ;
; -2.038 ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[1] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 5.571      ; 3.337      ;
; -1.974 ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[2] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 5.570      ; 3.900      ;
; -1.474 ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[2] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 5.570      ; 3.900      ;
; -1.080 ; sevenSegmentDriver:inst5|digitIndex[2] ; sevenSegmentDriver:inst5|currentDigitData[3] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 3.286      ; 2.206      ;
; -0.882 ; sevenSegmentDriver:inst5|digitIndex[2] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 3.491      ; 2.609      ;
; -0.768 ; sevenSegmentDriver:inst5|digitIndex[2] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 3.490      ; 2.722      ;
; -0.767 ; sevenSegmentDriver:inst5|digitIndex[2] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 3.490      ; 2.723      ;
; -0.544 ; sevenSegmentDriver:inst5|digitIndex[1] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 3.490      ; 2.946      ;
; -0.530 ; sevenSegmentDriver:inst5|digitIndex[1] ; sevenSegmentDriver:inst5|currentDigitData[3] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 3.286      ; 2.756      ;
; -0.375 ; sevenSegmentDriver:inst5|digitIndex[1] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 3.490      ; 3.115      ;
; -0.372 ; sevenSegmentDriver:inst5|digitIndex[1] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 3.491      ; 3.119      ;
; 0.273  ; sevenSegmentDriver:inst5|digit2data[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 2.066      ; 1.839      ;
; 0.443  ; sevenSegmentDriver:inst5|digit5data[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 2.066      ; 2.009      ;
; 0.456  ; sevenSegmentDriver:inst5|digit4data[1] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 2.067      ; 2.023      ;
; 0.686  ; sevenSegmentDriver:inst5|digit1data[3] ; sevenSegmentDriver:inst5|currentDigitData[3] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 1.862      ; 2.048      ;
; 0.696  ; sevenSegmentDriver:inst5|digit5data[0] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 2.066      ; 2.262      ;
; 0.847  ; sevenSegmentDriver:inst5|digit1data[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 2.066      ; 2.413      ;
; 0.937  ; sevenSegmentDriver:inst5|digit3data[3] ; sevenSegmentDriver:inst5|currentDigitData[3] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 1.862      ; 2.299      ;
; 1.018  ; sevenSegmentDriver:inst5|digit1data[2] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 2.066      ; 2.584      ;
; 1.019  ; sevenSegmentDriver:inst5|digit1data[1] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 2.067      ; 2.586      ;
; 1.087  ; sevenSegmentDriver:inst5|digit5data[0] ; sevenSegmentDriver:inst5|currentDigitData[3] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 1.862      ; 2.449      ;
; 1.168  ; sevenSegmentDriver:inst5|digit3data[2] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 2.062      ; 2.730      ;
; 1.245  ; sevenSegmentDriver:inst5|digit4data[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 2.062      ; 2.807      ;
; 1.265  ; sevenSegmentDriver:inst5|digit2data[2] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 2.066      ; 2.831      ;
; 1.339  ; sevenSegmentDriver:inst5|digit4data[2] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 2.062      ; 2.901      ;
; 1.428  ; sevenSegmentDriver:inst5|digit3data[1] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 2.063      ; 2.991      ;
; 1.514  ; sevenSegmentDriver:inst5|digit3data[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 2.066      ; 3.080      ;
; 1.693  ; sevenSegmentDriver:inst5|digit2data[1] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 2.067      ; 3.260      ;
+--------+----------------------------------------+----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'master_clock'                                                                                                                                                        ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------+--------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                      ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------+--------------+--------------+------------+------------+
; -2.645 ; clockDivider:inst1|clkOut               ; clockDivider:inst1|clkOut               ; clockDivider:inst1|clkOut         ; master_clock ; 0.000        ; 2.840      ; 0.805      ;
; -2.618 ; uartBaudRateGenerator:inst|clkOut       ; uartBaudRateGenerator:inst|clkOut       ; uartBaudRateGenerator:inst|clkOut ; master_clock ; 0.000        ; 2.813      ; 0.805      ;
; -2.145 ; clockDivider:inst1|clkOut               ; clockDivider:inst1|clkOut               ; clockDivider:inst1|clkOut         ; master_clock ; -0.500       ; 2.840      ; 0.805      ;
; -2.118 ; uartBaudRateGenerator:inst|clkOut       ; uartBaudRateGenerator:inst|clkOut       ; uartBaudRateGenerator:inst|clkOut ; master_clock ; -0.500       ; 2.813      ; 0.805      ;
; 1.175  ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[4]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.481      ;
; 1.177  ; uartBaudRateGenerator:inst|keyIndex[8]  ; uartBaudRateGenerator:inst|keyIndex[8]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.483      ;
; 1.182  ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[1]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.488      ;
; 1.185  ; clockDivider:inst1|keyIndex[6]          ; clockDivider:inst1|keyIndex[6]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.491      ;
; 1.186  ; clockDivider:inst1|keyIndex[4]          ; clockDivider:inst1|keyIndex[4]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.492      ;
; 1.186  ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|keyIndex[2]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.492      ;
; 1.225  ; clockDivider:inst1|keyIndex[7]          ; clockDivider:inst1|keyIndex[7]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.531      ;
; 1.228  ; uartBaudRateGenerator:inst|keyIndex[3]  ; uartBaudRateGenerator:inst|keyIndex[3]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.534      ;
; 1.230  ; uartBaudRateGenerator:inst|keyIndex[7]  ; uartBaudRateGenerator:inst|keyIndex[7]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.536      ;
; 1.231  ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[2]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.537      ;
; 1.231  ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[1]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.537      ;
; 1.232  ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[3]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.538      ;
; 1.234  ; uartBaudRateGenerator:inst|keyIndex[5]  ; uartBaudRateGenerator:inst|keyIndex[5]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.540      ;
; 1.318  ; uartBaudRateGenerator:inst|keyIndex[10] ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.624      ;
; 1.511  ; clockDivider:inst1|keyIndex[9]          ; clockDivider:inst1|keyIndex[9]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.817      ;
; 1.528  ; uartBaudRateGenerator:inst|keyIndex[9]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.834      ;
; 1.529  ; uartBaudRateGenerator:inst|keyIndex[9]  ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.835      ;
; 1.529  ; uartBaudRateGenerator:inst|keyIndex[9]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.835      ;
; 1.650  ; clockDivider:inst1|keyIndex[5]          ; clockDivider:inst1|keyIndex[6]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.956      ;
; 1.654  ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[5]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.960      ;
; 1.658  ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[1]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.964      ;
; 1.660  ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[1]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.966      ;
; 1.661  ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[2]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.967      ;
; 1.664  ; clockDivider:inst1|keyIndex[6]          ; clockDivider:inst1|keyIndex[7]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 1.970      ;
; 1.708  ; uartBaudRateGenerator:inst|keyIndex[3]  ; uartBaudRateGenerator:inst|keyIndex[4]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.014      ;
; 1.710  ; uartBaudRateGenerator:inst|keyIndex[7]  ; uartBaudRateGenerator:inst|keyIndex[8]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.016      ;
; 1.711  ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[2]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.017      ;
; 1.711  ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[3]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.017      ;
; 1.712  ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[4]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.018      ;
; 1.734  ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[8]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.040      ;
; 1.736  ; clockDivider:inst1|keyIndex[5]          ; clockDivider:inst1|keyIndex[7]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.042      ;
; 1.739  ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[0]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.045      ;
; 1.744  ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[2]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.050      ;
; 1.746  ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[2]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.052      ;
; 1.747  ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[3]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.053      ;
; 1.759  ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[0]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.065      ;
; 1.775  ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|keyIndex[3]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.081      ;
; 1.776  ; clockDivider:inst1|keyIndex[8]          ; clockDivider:inst1|keyIndex[8]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.082      ;
; 1.784  ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[5]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.090      ;
; 1.784  ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[9]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.090      ;
; 1.794  ; uartBaudRateGenerator:inst|keyIndex[3]  ; uartBaudRateGenerator:inst|keyIndex[5]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.100      ;
; 1.797  ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[4]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.103      ;
; 1.800  ; uartBaudRateGenerator:inst|keyIndex[5]  ; uartBaudRateGenerator:inst|keyIndex[7]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.106      ;
; 1.822  ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.128      ;
; 1.823  ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.129      ;
; 1.823  ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.129      ;
; 1.826  ; uartBaudRateGenerator:inst|keyIndex[9]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock                      ; master_clock ; 0.000        ; -0.002     ; 2.130      ;
; 1.826  ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[7]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.132      ;
; 1.832  ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[3]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.138      ;
; 1.833  ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[4]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.139      ;
; 1.855  ; uartBaudRateGenerator:inst|keyIndex[7]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.161      ;
; 1.856  ; uartBaudRateGenerator:inst|keyIndex[7]  ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.162      ;
; 1.856  ; uartBaudRateGenerator:inst|keyIndex[7]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.162      ;
; 1.858  ; clockDivider:inst1|keyIndex[6]          ; clockDivider:inst1|clkOut               ; master_clock                      ; master_clock ; 0.000        ; -0.001     ; 2.163      ;
; 1.861  ; clockDivider:inst1|keyIndex[4]          ; clockDivider:inst1|keyIndex[6]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.167      ;
; 1.861  ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|keyIndex[4]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.167      ;
; 1.886  ; uartBaudRateGenerator:inst|keyIndex[5]  ; uartBaudRateGenerator:inst|keyIndex[8]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.192      ;
; 1.901  ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[3]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.207      ;
; 1.909  ; uartBaudRateGenerator:inst|keyIndex[6]  ; uartBaudRateGenerator:inst|keyIndex[7]  ; master_clock                      ; master_clock ; 0.000        ; 0.002      ; 2.217      ;
; 1.912  ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[8]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.218      ;
; 1.914  ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[8]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.220      ;
; 1.918  ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[4]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.224      ;
; 1.919  ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[0]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.225      ;
; 1.920  ; clockDivider:inst1|keyIndex[5]          ; clockDivider:inst1|keyIndex[5]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.226      ;
; 1.934  ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[3]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.240      ;
; 1.947  ; clockDivider:inst1|keyIndex[4]          ; clockDivider:inst1|keyIndex[7]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.253      ;
; 1.947  ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|keyIndex[5]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.253      ;
; 1.964  ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[5]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.270      ;
; 1.964  ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[9]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.270      ;
; 1.966  ; uartBaudRateGenerator:inst|keyIndex[3]  ; uartBaudRateGenerator:inst|keyIndex[7]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.272      ;
; 1.987  ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[4]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.293      ;
; 1.988  ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[6]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.294      ;
; 1.993  ; uartBaudRateGenerator:inst|keyIndex[9]  ; uartBaudRateGenerator:inst|clkOut       ; master_clock                      ; master_clock ; 0.000        ; -0.002     ; 2.297      ;
; 1.995  ; uartBaudRateGenerator:inst|keyIndex[6]  ; uartBaudRateGenerator:inst|keyIndex[8]  ; master_clock                      ; master_clock ; 0.000        ; 0.002      ; 2.303      ;
; 2.016  ; clockDivider:inst1|keyIndex[8]          ; clockDivider:inst1|clkOut               ; master_clock                      ; master_clock ; 0.000        ; -0.001     ; 2.321      ;
; 2.020  ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[4]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.326      ;
; 2.051  ; clockDivider:inst1|keyIndex[7]          ; clockDivider:inst1|clkOut               ; master_clock                      ; master_clock ; 0.000        ; -0.001     ; 2.356      ;
; 2.052  ; uartBaudRateGenerator:inst|keyIndex[3]  ; uartBaudRateGenerator:inst|keyIndex[8]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.358      ;
; 2.069  ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[8]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.375      ;
; 2.073  ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[5]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.379      ;
; 2.073  ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[6]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.379      ;
; 2.074  ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[7]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.380      ;
; 2.099  ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[8]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.405      ;
; 2.104  ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[0]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.410      ;
; 2.106  ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[5]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.412      ;
; 2.109  ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[6]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.415      ;
; 2.119  ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[5]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.425      ;
; 2.119  ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[9]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.425      ;
; 2.119  ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|keyIndex[7]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.425      ;
; 2.120  ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock                      ; master_clock ; 0.000        ; -0.002     ; 2.424      ;
; 2.124  ; uartBaudRateGenerator:inst|keyIndex[8]  ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.430      ;
; 2.142  ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|clkOut               ; master_clock                      ; master_clock ; 0.000        ; -0.001     ; 2.447      ;
; 2.143  ; clockDivider:inst1|keyIndex[4]          ; clockDivider:inst1|clkOut               ; master_clock                      ; master_clock ; 0.000        ; -0.001     ; 2.448      ;
; 2.149  ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[5]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.455      ;
; 2.149  ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[9]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 2.455      ;
; 2.153  ; uartBaudRateGenerator:inst|keyIndex[7]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock                      ; master_clock ; 0.000        ; -0.002     ; 2.457      ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'uartBaudRateGenerator:inst|clkOut'                                                                                                                                           ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.499 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|extFifoRdOut      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartSending       ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; midi_uart:inst3|uartBitIndex[0]   ; midi_uart:inst3|uartBitIndex[0]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; midi_uart:inst3|uartBitIndex[3]   ; midi_uart:inst3|uartBitIndex[3]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; midi_uart:inst3|uartBitIndex[1]   ; midi_uart:inst3|uartBitIndex[1]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; midi_uart:inst3|uartBitIndex[2]   ; midi_uart:inst3|uartBitIndex[2]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; midi_uart:inst3|uartByteIndex[1]  ; midi_uart:inst3|uartByteIndex[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; midi_uart:inst3|uartByteIndex[0]  ; midi_uart:inst3|uartByteIndex[0]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; midi_uart:inst3|uartTxReg[7]      ; midi_uart:inst3|uartTxReg[7]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; midi_uart:inst3|midiUartTxReg[7]  ; midi_uart:inst3|midiUartTxReg[7]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; midi_uart:inst3|uartTxOut         ; midi_uart:inst3|uartTxOut         ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.805      ;
; 0.742 ; midi_uart:inst3|uartTxReg[6]      ; midi_uart:inst3|uartTxReg[5]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; midi_uart:inst3|midiUartTxReg[3]  ; midi_uart:inst3|midiUartTxReg[4]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.048      ;
; 0.745 ; midi_uart:inst3|uartBuffert[1][1] ; midi_uart:inst3|midiUartTxReg[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.051      ;
; 0.759 ; midi_uart:inst3|uartBuffert[1][2] ; midi_uart:inst3|midiUartTxReg[2]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.065      ;
; 0.759 ; midi_uart:inst3|uartBuffert[1][0] ; midi_uart:inst3|midiUartTxReg[0]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.065      ;
; 0.981 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartBuffert[1][6] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.287      ;
; 0.984 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartBuffert[1][4] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.290      ;
; 0.987 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartBuffert[1][5] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.293      ;
; 1.088 ; midi_uart:inst3|uartByteIndex[1]  ; midi_uart:inst3|uartByteIndex[0]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.394      ;
; 1.166 ; midi_uart:inst3|uartTxReg[7]      ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.472      ;
; 1.169 ; midi_uart:inst3|midiUartTxReg[2]  ; midi_uart:inst3|midiUartTxReg[3]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.475      ;
; 1.170 ; midi_uart:inst3|midiUartTxReg[4]  ; midi_uart:inst3|midiUartTxReg[5]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.476      ;
; 1.171 ; midi_uart:inst3|uartBuffert[1][1] ; midi_uart:inst3|uartTxReg[1]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; midi_uart:inst3|uartByteIndex[0]  ; midi_uart:inst3|uartByteIndex[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; midi_uart:inst3|uartTxReg[4]      ; midi_uart:inst3|uartTxReg[3]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.479      ;
; 1.173 ; midi_uart:inst3|midiUartTxReg[1]  ; midi_uart:inst3|midiUartTxReg[2]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.479      ;
; 1.181 ; midi_uart:inst3|midiUartTxReg[0]  ; midi_uart:inst3|midiUartTxReg[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.487      ;
; 1.185 ; midi_uart:inst3|uartBuffert[1][2] ; midi_uart:inst3|uartTxReg[2]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.491      ;
; 1.186 ; midi_uart:inst3|uartBuffert[1][0] ; midi_uart:inst3|uartTxReg[0]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.492      ;
; 1.221 ; midi_uart:inst3|uartTxReg[3]      ; midi_uart:inst3|uartTxReg[2]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.527      ;
; 1.224 ; midi_uart:inst3|uartTxReg[2]      ; midi_uart:inst3|uartTxReg[1]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.530      ;
; 1.224 ; midi_uart:inst3|uartTxReg[1]      ; midi_uart:inst3|uartTxReg[0]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.530      ;
; 1.226 ; midi_uart:inst3|uartBuffert[1][3] ; midi_uart:inst3|midiUartTxReg[3]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.532      ;
; 1.227 ; midi_uart:inst3|uartBuffert[1][3] ; midi_uart:inst3|uartTxReg[3]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.533      ;
; 1.292 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|extFifoRdOut      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.598      ;
; 1.441 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartByteIndex[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.004     ; 1.743      ;
; 1.442 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartByteIndex[0]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.004     ; 1.744      ;
; 1.458 ; midi_uart:inst3|uartBuffert[1][5] ; midi_uart:inst3|uartTxReg[5]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.001      ; 1.765      ;
; 1.460 ; midi_uart:inst3|uartBuffert[1][6] ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.001      ; 1.767      ;
; 1.462 ; midi_uart:inst3|uartBuffert[1][6] ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.001      ; 1.769      ;
; 1.492 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartTxReg[7]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.001      ; 1.799      ;
; 1.520 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartBuffert[1][6] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.826      ;
; 1.521 ; midi_uart:inst3|midiUartTxOut     ; midi_uart:inst3|midiUartTxOut     ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.827      ;
; 1.521 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartBuffert[1][4] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.827      ;
; 1.523 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartBuffert[1][5] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.829      ;
; 1.540 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartBuffert[1][3] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.002     ; 1.844      ;
; 1.583 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartSending       ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 1.889      ;
; 1.601 ; midi_uart:inst3|uartBuffert[1][5] ; midi_uart:inst3|midiUartTxReg[5]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.002     ; 1.905      ;
; 1.629 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartBitIndex[1]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 1.934      ;
; 1.629 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartBitIndex[2]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 1.934      ;
; 1.630 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartBitIndex[3]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 1.935      ;
; 1.722 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.001      ; 2.029      ;
; 1.722 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.001      ; 2.029      ;
; 1.791 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|midiUartTxOut     ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 2.097      ;
; 1.821 ; midi_uart:inst3|uartBuffert[0][5] ; midi_uart:inst3|uartBuffert[1][5] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.011     ; 2.116      ;
; 1.822 ; midi_uart:inst3|uartBuffert[0][6] ; midi_uart:inst3|uartBuffert[1][6] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.011     ; 2.117      ;
; 1.826 ; midi_uart:inst3|uartBuffert[0][4] ; midi_uart:inst3|uartBuffert[1][4] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.011     ; 2.121      ;
; 1.836 ; midi_uart:inst3|uartBuffert[1][4] ; midi_uart:inst3|midiUartTxReg[4]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.002     ; 2.140      ;
; 1.844 ; midi_uart:inst3|uartBuffert[1][4] ; midi_uart:inst3|uartTxReg[4]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.002     ; 2.148      ;
; 1.861 ; midi_uart:inst3|uartTxReg[5]      ; midi_uart:inst3|uartTxReg[4]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.003     ; 2.164      ;
; 1.875 ; midi_uart:inst3|uartBitIndex[0]   ; midi_uart:inst3|uartBitIndex[1]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 2.181      ;
; 1.886 ; midi_uart:inst3|midiUartTxReg[5]  ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.003      ; 2.195      ;
; 1.888 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartBuffert[1][1] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.002     ; 2.192      ;
; 1.890 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.001      ; 2.197      ;
; 1.890 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.001      ; 2.197      ;
; 1.891 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartBuffert[1][0] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.002     ; 2.195      ;
; 1.897 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|midiUartTxReg[0]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.002     ; 2.201      ;
; 1.898 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartBuffert[1][2] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.002     ; 2.202      ;
; 1.899 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartBuffert[1][3] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.002     ; 2.203      ;
; 1.936 ; midi_uart:inst3|midiUartTxReg[7]  ; midi_uart:inst3|midiUartTxOut     ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.001      ; 2.243      ;
; 1.959 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|midiUartTxOut     ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 2.265      ;
; 1.980 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartByteIndex[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.004     ; 2.282      ;
; 1.981 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartByteIndex[0]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.004     ; 2.283      ;
; 1.981 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|midiUartTxReg[7]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 2.286      ;
; 1.981 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartBuffert[1][0] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.002     ; 2.285      ;
; 1.983 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartBuffert[1][1] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.002     ; 2.287      ;
; 2.010 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartBitIndex[1]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 2.315      ;
; 2.010 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartBitIndex[2]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 2.315      ;
; 2.011 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartBitIndex[3]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 2.316      ;
; 2.063 ; midi_uart:inst3|uartBitIndex[2]   ; midi_uart:inst3|uartTxReg[0]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 2.368      ;
; 2.064 ; midi_uart:inst3|uartBitIndex[2]   ; midi_uart:inst3|uartTxReg[2]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 2.369      ;
; 2.065 ; midi_uart:inst3|uartBitIndex[2]   ; midi_uart:inst3|uartTxReg[3]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 2.370      ;
; 2.068 ; midi_uart:inst3|uartBitIndex[2]   ; midi_uart:inst3|uartTxReg[1]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 2.373      ;
; 2.069 ; midi_uart:inst3|uartBitIndex[2]   ; midi_uart:inst3|uartTxReg[4]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 2.374      ;
; 2.070 ; midi_uart:inst3|uartBitIndex[2]   ; midi_uart:inst3|midiUartTxReg[3]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 2.375      ;
; 2.082 ; midi_uart:inst3|uartTxReg[0]      ; midi_uart:inst3|uartTxOut         ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.002     ; 2.386      ;
; 2.085 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartTxReg[5]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.001      ; 2.392      ;
; 2.109 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|midiUartTxReg[5]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.002     ; 2.413      ;
; 2.121 ; midi_uart:inst3|uartBitIndex[0]   ; midi_uart:inst3|uartSending       ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.001      ; 2.428      ;
; 2.136 ; midi_uart:inst3|uartBitIndex[1]   ; midi_uart:inst3|uartBitIndex[3]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 2.442      ;
; 2.146 ; midi_uart:inst3|uartBuffert[0][1] ; midi_uart:inst3|uartBuffert[1][1] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.013     ; 2.439      ;
; 2.149 ; midi_uart:inst3|uartBuffert[0][0] ; midi_uart:inst3|uartBuffert[1][0] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.013     ; 2.442      ;
; 2.149 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|midiUartTxReg[7]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 2.454      ;
; 2.181 ; midi_uart:inst3|uartBitIndex[3]   ; midi_uart:inst3|uartTxReg[0]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 2.486      ;
; 2.182 ; midi_uart:inst3|uartBitIndex[3]   ; midi_uart:inst3|uartTxReg[2]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 2.487      ;
; 2.183 ; midi_uart:inst3|uartBitIndex[3]   ; midi_uart:inst3|uartTxReg[3]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 2.488      ;
; 2.186 ; midi_uart:inst3|uartBitIndex[3]   ; midi_uart:inst3|uartTxReg[1]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 2.491      ;
; 2.187 ; midi_uart:inst3|uartBitIndex[3]   ; midi_uart:inst3|uartTxReg[4]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 2.492      ;
; 2.188 ; midi_uart:inst3|uartBitIndex[3]   ; midi_uart:inst3|midiUartTxReg[3]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 2.493      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clockDivider:inst1|clkOut'                                                                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                                                                                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -2.379 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.072      ; 3.405      ;
; -2.379 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.072      ; 3.405      ;
; -2.379 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.072      ; 3.405      ;
; -2.379 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.072      ; 3.405      ;
; -2.379 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.072      ; 3.405      ;
; -2.379 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.072      ; 3.405      ;
; -2.379 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.072      ; 3.405      ;
; -1.350 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|seqState                                                                                              ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 1.890      ;
; -1.350 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|par2serLatchOut                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 1.890      ;
; -1.318 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4                                    ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.001      ; 1.859      ;
; -1.318 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[6]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.001      ; 1.859      ;
; -1.318 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.001      ; 1.859      ;
; -1.318 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.001      ; 1.859      ;
; -1.318 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.001      ; 1.859      ;
; -1.318 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.001      ; 1.859      ;
; -1.318 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.001      ; 1.859      ;
; -1.318 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.001      ; 1.859      ;
; -1.125 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[0]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 1.665      ;
; -1.125 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[1]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 1.665      ;
; -1.125 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[2]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 1.665      ;
; -1.125 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[3]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 1.665      ;
; -1.125 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[4]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 1.665      ;
; -1.125 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[5]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 1.665      ;
; -1.125 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[6]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 1.665      ;
; -0.850 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|par2serClkOut                                                                                         ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 1.890      ;
; -0.850 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|extFifoWr                                                                                             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 1.890      ;
+--------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clockDivider:inst1|clkOut'                                                                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                                                                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 1.584 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|par2serClkOut                                                                                         ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.890      ;
; 1.584 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|extFifoWr                                                                                             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 1.890      ;
; 1.859 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[0]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 1.665      ;
; 1.859 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[1]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 1.665      ;
; 1.859 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[2]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 1.665      ;
; 1.859 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[3]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 1.665      ;
; 1.859 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[4]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 1.665      ;
; 1.859 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[5]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 1.665      ;
; 1.859 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[6]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 1.665      ;
; 2.052 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4                                    ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.001      ; 1.859      ;
; 2.052 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[6]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.001      ; 1.859      ;
; 2.052 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.001      ; 1.859      ;
; 2.052 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.001      ; 1.859      ;
; 2.052 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.001      ; 1.859      ;
; 2.052 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.001      ; 1.859      ;
; 2.052 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.001      ; 1.859      ;
; 2.052 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.001      ; 1.859      ;
; 2.084 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|seqState                                                                                              ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 1.890      ;
; 2.084 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|par2serLatchOut                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 1.890      ;
; 3.066 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.000        ; 0.072      ; 3.405      ;
; 3.066 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.000        ; 0.072      ; 3.405      ;
; 3.066 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.000        ; 0.072      ; 3.405      ;
; 3.066 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.000        ; 0.072      ; 3.405      ;
; 3.066 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.000        ; 0.072      ; 3.405      ;
; 3.066 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.000        ; 0.072      ; 3.405      ;
; 3.066 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.000        ; 0.072      ; 3.405      ;
+-------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivider:inst1|clkOut'                                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0                    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0                    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1                    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1                    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2                    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2                    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3                    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3                    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4                    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4                    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5                    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5                    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6                    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6                    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6~porta_memory_reg0  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4]                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4]                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5]                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5]                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[6]                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[6]                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[6]                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[6]                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4                                                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4                                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'master_clock'                                                                                  ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; master_clock ; Rise       ; master_clock                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|clkOut               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|clkOut               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[0]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[0]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[1]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[1]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[2]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[2]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[3]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[3]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[4]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[4]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[5]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[5]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[6]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[6]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[7]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[7]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[8]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[8]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[9]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[9]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|clkOut       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|clkOut       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|clkOut|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|clkOut|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|keyIndex[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|keyIndex[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|keyIndex[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|keyIndex[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|keyIndex[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|keyIndex[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|keyIndex[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|keyIndex[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|keyIndex[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|keyIndex[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|keyIndex[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|keyIndex[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|keyIndex[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|keyIndex[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|keyIndex[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|keyIndex[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|keyIndex[8]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|keyIndex[8]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|keyIndex[9]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|keyIndex[9]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|clkOut|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|clkOut|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[7]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[7]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[8]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[8]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[9]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[9]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; master_clock|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; master_clock|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; master_clock~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; master_clock~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; master_clock~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; master_clock~clkctrl|outclk             ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'uartBaudRateGenerator:inst|clkOut'                                                                            ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|extFifoRdOut      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|extFifoRdOut      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxOut     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxOut     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBitIndex[0]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBitIndex[0]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBitIndex[1]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBitIndex[1]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBitIndex[2]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBitIndex[2]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBitIndex[3]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBitIndex[3]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartByteIndex[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartByteIndex[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartByteIndex[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartByteIndex[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartSending       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartSending       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxOut         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxOut         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[7]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|extFifoRdOut|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|extFifoRdOut|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxOut|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxOut|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[7]|clk        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sevenSegmentDriver:inst5|digitIndex[0]'                                                                                      ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                       ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[1]~3clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[1]~3clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[1]~3clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[1]~3clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[1]~3|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[1]~3|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[1]~3|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[1]~3|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[2]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[2]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[3]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[3]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|digitIndex[0]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|digitIndex[0]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; sevenSegmentDriver:inst5|currentDigitData[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; sevenSegmentDriver:inst5|currentDigitData[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; sevenSegmentDriver:inst5|currentDigitData[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; sevenSegmentDriver:inst5|currentDigitData[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; sevenSegmentDriver:inst5|currentDigitData[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; sevenSegmentDriver:inst5|currentDigitData[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; sevenSegmentDriver:inst5|currentDigitData[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; sevenSegmentDriver:inst5|currentDigitData[3] ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                             ;
+--------------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port          ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+--------------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; master_clear       ; clockDivider:inst1|clkOut         ; 4.552 ; 4.552 ; Rise       ; clockDivider:inst1|clkOut         ;
; shiftInA           ; clockDivider:inst1|clkOut         ; 6.325 ; 6.325 ; Rise       ; clockDivider:inst1|clkOut         ;
; shiftInB           ; clockDivider:inst1|clkOut         ; 5.945 ; 5.945 ; Rise       ; clockDivider:inst1|clkOut         ;
; shiftInA           ; clockDivider:inst1|clkOut         ; 6.206 ; 6.206 ; Fall       ; clockDivider:inst1|clkOut         ;
; shiftInB           ; clockDivider:inst1|clkOut         ; 5.821 ; 5.821 ; Fall       ; clockDivider:inst1|clkOut         ;
; extFifoDataIn[*]   ; uartBaudRateGenerator:inst|clkOut ; 5.007 ; 5.007 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[0]  ; uartBaudRateGenerator:inst|clkOut ; 4.851 ; 4.851 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[1]  ; uartBaudRateGenerator:inst|clkOut ; 5.007 ; 5.007 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[2]  ; uartBaudRateGenerator:inst|clkOut ; 4.891 ; 4.891 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[3]  ; uartBaudRateGenerator:inst|clkOut ; 4.635 ; 4.635 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[4]  ; uartBaudRateGenerator:inst|clkOut ; 4.644 ; 4.644 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[5]  ; uartBaudRateGenerator:inst|clkOut ; 4.243 ; 4.243 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[6]  ; uartBaudRateGenerator:inst|clkOut ; 3.869 ; 3.869 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[7]  ; uartBaudRateGenerator:inst|clkOut ; 4.829 ; 4.829 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[8]  ; uartBaudRateGenerator:inst|clkOut ; 4.448 ; 4.448 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[9]  ; uartBaudRateGenerator:inst|clkOut ; 4.739 ; 4.739 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[10] ; uartBaudRateGenerator:inst|clkOut ; 4.762 ; 4.762 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[11] ; uartBaudRateGenerator:inst|clkOut ; 4.036 ; 4.036 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[12] ; uartBaudRateGenerator:inst|clkOut ; 4.370 ; 4.370 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[13] ; uartBaudRateGenerator:inst|clkOut ; 4.736 ; 4.736 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[14] ; uartBaudRateGenerator:inst|clkOut ; 4.083 ; 4.083 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
; extFifoEmptyIn     ; uartBaudRateGenerator:inst|clkOut ; 4.657 ; 4.657 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
; master_clear       ; uartBaudRateGenerator:inst|clkOut ; 8.566 ; 8.566 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
; midiChNr[*]        ; uartBaudRateGenerator:inst|clkOut ; 5.273 ; 5.273 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[0]       ; uartBaudRateGenerator:inst|clkOut ; 5.058 ; 5.058 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[1]       ; uartBaudRateGenerator:inst|clkOut ; 4.805 ; 4.805 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[2]       ; uartBaudRateGenerator:inst|clkOut ; 5.108 ; 5.108 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[3]       ; uartBaudRateGenerator:inst|clkOut ; 5.273 ; 5.273 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
+--------------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+--------------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port          ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+--------------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; master_clear       ; clockDivider:inst1|clkOut         ; -4.286 ; -4.286 ; Rise       ; clockDivider:inst1|clkOut         ;
; shiftInA           ; clockDivider:inst1|clkOut         ; -5.178 ; -5.178 ; Rise       ; clockDivider:inst1|clkOut         ;
; shiftInB           ; clockDivider:inst1|clkOut         ; -4.794 ; -4.794 ; Rise       ; clockDivider:inst1|clkOut         ;
; shiftInA           ; clockDivider:inst1|clkOut         ; -5.940 ; -5.940 ; Fall       ; clockDivider:inst1|clkOut         ;
; shiftInB           ; clockDivider:inst1|clkOut         ; -5.555 ; -5.555 ; Fall       ; clockDivider:inst1|clkOut         ;
; extFifoDataIn[*]   ; uartBaudRateGenerator:inst|clkOut ; -3.603 ; -3.603 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[0]  ; uartBaudRateGenerator:inst|clkOut ; -4.585 ; -4.585 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[1]  ; uartBaudRateGenerator:inst|clkOut ; -4.741 ; -4.741 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[2]  ; uartBaudRateGenerator:inst|clkOut ; -4.625 ; -4.625 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[3]  ; uartBaudRateGenerator:inst|clkOut ; -4.369 ; -4.369 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[4]  ; uartBaudRateGenerator:inst|clkOut ; -4.378 ; -4.378 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[5]  ; uartBaudRateGenerator:inst|clkOut ; -3.977 ; -3.977 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[6]  ; uartBaudRateGenerator:inst|clkOut ; -3.603 ; -3.603 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[7]  ; uartBaudRateGenerator:inst|clkOut ; -4.563 ; -4.563 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[8]  ; uartBaudRateGenerator:inst|clkOut ; -4.182 ; -4.182 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[9]  ; uartBaudRateGenerator:inst|clkOut ; -4.473 ; -4.473 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[10] ; uartBaudRateGenerator:inst|clkOut ; -4.496 ; -4.496 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[11] ; uartBaudRateGenerator:inst|clkOut ; -3.770 ; -3.770 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[12] ; uartBaudRateGenerator:inst|clkOut ; -4.104 ; -4.104 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[13] ; uartBaudRateGenerator:inst|clkOut ; -4.470 ; -4.470 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[14] ; uartBaudRateGenerator:inst|clkOut ; -3.815 ; -3.815 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
; extFifoEmptyIn     ; uartBaudRateGenerator:inst|clkOut ; -4.391 ; -4.391 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
; master_clear       ; uartBaudRateGenerator:inst|clkOut ; -4.859 ; -4.859 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
; midiChNr[*]        ; uartBaudRateGenerator:inst|clkOut ; -4.477 ; -4.477 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[0]       ; uartBaudRateGenerator:inst|clkOut ; -4.477 ; -4.477 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[1]       ; uartBaudRateGenerator:inst|clkOut ; -4.538 ; -4.538 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[2]       ; uartBaudRateGenerator:inst|clkOut ; -4.842 ; -4.842 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[3]       ; uartBaudRateGenerator:inst|clkOut ; -5.005 ; -5.005 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
+--------------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+---------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port           ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+---------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; digit1strobe        ; clockDivider:inst1|clkOut              ; 8.765  ; 8.765  ; Rise       ; clockDivider:inst1|clkOut              ;
; digit2strobe        ; clockDivider:inst1|clkOut              ; 9.157  ; 9.157  ; Rise       ; clockDivider:inst1|clkOut              ;
; digit3strobe        ; clockDivider:inst1|clkOut              ; 9.100  ; 9.100  ; Rise       ; clockDivider:inst1|clkOut              ;
; digit4strobe        ; clockDivider:inst1|clkOut              ; 9.098  ; 9.098  ; Rise       ; clockDivider:inst1|clkOut              ;
; digit5strobe        ; clockDivider:inst1|clkOut              ; 8.954  ; 8.954  ; Rise       ; clockDivider:inst1|clkOut              ;
; extFifoWR_          ; clockDivider:inst1|clkOut              ; 9.197  ; 9.197  ; Rise       ; clockDivider:inst1|clkOut              ;
; keyBuffersClock     ; clockDivider:inst1|clkOut              ; 5.684  ;        ; Rise       ; clockDivider:inst1|clkOut              ;
; par2serClkOut       ; clockDivider:inst1|clkOut              ; 9.479  ; 9.479  ; Rise       ; clockDivider:inst1|clkOut              ;
; extFifoDataOut[*]   ; clockDivider:inst1|clkOut              ; 10.390 ; 10.390 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[0]  ; clockDivider:inst1|clkOut              ; 9.586  ; 9.586  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[1]  ; clockDivider:inst1|clkOut              ; 10.390 ; 10.390 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[2]  ; clockDivider:inst1|clkOut              ; 9.498  ; 9.498  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[3]  ; clockDivider:inst1|clkOut              ; 9.989  ; 9.989  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[4]  ; clockDivider:inst1|clkOut              ; 9.946  ; 9.946  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[5]  ; clockDivider:inst1|clkOut              ; 9.592  ; 9.592  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[6]  ; clockDivider:inst1|clkOut              ; 9.560  ; 9.560  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[7]  ; clockDivider:inst1|clkOut              ; 8.895  ; 8.895  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[8]  ; clockDivider:inst1|clkOut              ; 8.645  ; 8.645  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[9]  ; clockDivider:inst1|clkOut              ; 8.446  ; 8.446  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[10] ; clockDivider:inst1|clkOut              ; 8.456  ; 8.456  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[11] ; clockDivider:inst1|clkOut              ; 9.272  ; 9.272  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[12] ; clockDivider:inst1|clkOut              ; 8.832  ; 8.832  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[13] ; clockDivider:inst1|clkOut              ; 9.144  ; 9.144  ; Fall       ; clockDivider:inst1|clkOut              ;
; keyBuffersClock     ; clockDivider:inst1|clkOut              ;        ; 5.684  ; Fall       ; clockDivider:inst1|clkOut              ;
; par2serLatchOut     ; clockDivider:inst1|clkOut              ; 9.542  ; 9.542  ; Fall       ; clockDivider:inst1|clkOut              ;
; digit1strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 6.297  ;        ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit2strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;        ; 6.692  ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit3strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;        ; 6.622  ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit4strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 6.632  ;        ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit5strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;        ; 6.368  ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digitData[*]        ; sevenSegmentDriver:inst5|digitIndex[0] ; 14.311 ; 14.311 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[0]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 14.124 ; 14.124 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[1]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 14.311 ; 14.311 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[2]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 14.259 ; 14.259 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[3]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 14.103 ; 14.103 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[4]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 14.280 ; 14.280 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[5]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 13.764 ; 13.764 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[6]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 13.942 ; 13.942 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit1strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;        ; 6.297  ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit2strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 6.692  ;        ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit3strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 6.622  ;        ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit4strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;        ; 6.632  ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit5strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 6.368  ;        ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; extFifoRD_          ; uartBaudRateGenerator:inst|clkOut      ; 8.673  ; 8.673  ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; midiUartTx          ; uartBaudRateGenerator:inst|clkOut      ; 10.140 ; 10.140 ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartClock           ; uartBaudRateGenerator:inst|clkOut      ; 6.008  ;        ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartSending         ; uartBaudRateGenerator:inst|clkOut      ; 9.770  ; 9.770  ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartTx              ; uartBaudRateGenerator:inst|clkOut      ; 9.873  ; 9.873  ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartClock           ; uartBaudRateGenerator:inst|clkOut      ;        ; 6.008  ; Fall       ; uartBaudRateGenerator:inst|clkOut      ;
+---------------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+---------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port           ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+---------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; digit1strobe        ; clockDivider:inst1|clkOut              ; 8.496  ; 8.496  ; Rise       ; clockDivider:inst1|clkOut              ;
; digit2strobe        ; clockDivider:inst1|clkOut              ; 8.886  ; 8.886  ; Rise       ; clockDivider:inst1|clkOut              ;
; digit3strobe        ; clockDivider:inst1|clkOut              ; 8.917  ; 8.917  ; Rise       ; clockDivider:inst1|clkOut              ;
; digit4strobe        ; clockDivider:inst1|clkOut              ; 8.909  ; 8.909  ; Rise       ; clockDivider:inst1|clkOut              ;
; digit5strobe        ; clockDivider:inst1|clkOut              ; 8.582  ; 8.582  ; Rise       ; clockDivider:inst1|clkOut              ;
; extFifoWR_          ; clockDivider:inst1|clkOut              ; 9.197  ; 9.197  ; Rise       ; clockDivider:inst1|clkOut              ;
; keyBuffersClock     ; clockDivider:inst1|clkOut              ; 5.684  ;        ; Rise       ; clockDivider:inst1|clkOut              ;
; par2serClkOut       ; clockDivider:inst1|clkOut              ; 9.479  ; 9.479  ; Rise       ; clockDivider:inst1|clkOut              ;
; extFifoDataOut[*]   ; clockDivider:inst1|clkOut              ; 8.446  ; 8.446  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[0]  ; clockDivider:inst1|clkOut              ; 9.586  ; 9.586  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[1]  ; clockDivider:inst1|clkOut              ; 10.390 ; 10.390 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[2]  ; clockDivider:inst1|clkOut              ; 9.498  ; 9.498  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[3]  ; clockDivider:inst1|clkOut              ; 9.989  ; 9.989  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[4]  ; clockDivider:inst1|clkOut              ; 9.946  ; 9.946  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[5]  ; clockDivider:inst1|clkOut              ; 9.592  ; 9.592  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[6]  ; clockDivider:inst1|clkOut              ; 9.560  ; 9.560  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[7]  ; clockDivider:inst1|clkOut              ; 8.895  ; 8.895  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[8]  ; clockDivider:inst1|clkOut              ; 8.645  ; 8.645  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[9]  ; clockDivider:inst1|clkOut              ; 8.446  ; 8.446  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[10] ; clockDivider:inst1|clkOut              ; 8.456  ; 8.456  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[11] ; clockDivider:inst1|clkOut              ; 9.272  ; 9.272  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[12] ; clockDivider:inst1|clkOut              ; 8.832  ; 8.832  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[13] ; clockDivider:inst1|clkOut              ; 9.144  ; 9.144  ; Fall       ; clockDivider:inst1|clkOut              ;
; keyBuffersClock     ; clockDivider:inst1|clkOut              ;        ; 5.684  ; Fall       ; clockDivider:inst1|clkOut              ;
; par2serLatchOut     ; clockDivider:inst1|clkOut              ; 9.542  ; 9.542  ; Fall       ; clockDivider:inst1|clkOut              ;
; digit1strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 6.297  ;        ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit2strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;        ; 6.692  ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit3strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;        ; 6.622  ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit4strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 6.632  ;        ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit5strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;        ; 6.368  ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digitData[*]        ; sevenSegmentDriver:inst5|digitIndex[0] ; 13.242 ; 13.242 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[0]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 13.609 ; 13.609 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[1]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 13.796 ; 13.796 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[2]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 13.772 ; 13.772 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[3]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 13.585 ; 13.585 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[4]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 13.755 ; 13.755 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[5]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 13.242 ; 13.242 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[6]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 13.426 ; 13.426 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit1strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;        ; 6.297  ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit2strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 6.692  ;        ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit3strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 6.622  ;        ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit4strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;        ; 6.632  ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit5strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 6.368  ;        ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; extFifoRD_          ; uartBaudRateGenerator:inst|clkOut      ; 8.673  ; 8.673  ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; midiUartTx          ; uartBaudRateGenerator:inst|clkOut      ; 10.140 ; 10.140 ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartClock           ; uartBaudRateGenerator:inst|clkOut      ; 6.008  ;        ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartSending         ; uartBaudRateGenerator:inst|clkOut      ; 9.770  ; 9.770  ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartTx              ; uartBaudRateGenerator:inst|clkOut      ; 9.873  ; 9.873  ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartClock           ; uartBaudRateGenerator:inst|clkOut      ;        ; 6.008  ; Fall       ; uartBaudRateGenerator:inst|clkOut      ;
+---------------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+--------------------+--------+----+----+--------+
; Input Port ; Output Port        ; RR     ; RF ; FR ; FF     ;
+------------+--------------------+--------+----+----+--------+
; shiftInA   ; extFifoDataOut[14] ; 13.278 ;    ;    ; 13.278 ;
; shiftInB   ; extFifoDataOut[14] ; 12.893 ;    ;    ; 12.893 ;
+------------+--------------------+--------+----+----+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+--------------------+--------+----+----+--------+
; Input Port ; Output Port        ; RR     ; RF ; FR ; FF     ;
+------------+--------------------+--------+----+----+--------+
; shiftInA   ; extFifoDataOut[14] ; 13.278 ;    ;    ; 13.278 ;
; shiftInB   ; extFifoDataOut[14] ; 12.893 ;    ;    ; 12.893 ;
+------------+--------------------+--------+----+----+--------+


+-----------------------------------------------------------------+
; Fast Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clockDivider:inst1|clkOut              ; -1.460 ; -35.908       ;
; uartBaudRateGenerator:inst|clkOut      ; -0.629 ; -14.941       ;
; sevenSegmentDriver:inst5|digitIndex[0] ; -0.425 ; -1.275        ;
; master_clock                           ; -0.205 ; -0.872        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clockDivider:inst1|clkOut              ; -1.467 ; -2.251        ;
; master_clock                           ; -1.423 ; -2.818        ;
; sevenSegmentDriver:inst5|digitIndex[0] ; -1.377 ; -4.761        ;
; uartBaudRateGenerator:inst|clkOut      ; 0.215  ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Recovery Summary                        ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clockDivider:inst1|clkOut ; -0.368 ; -6.814        ;
+---------------------------+--------+---------------+


+---------------------------------------------------+
; Fast Model Removal Summary                        ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; clockDivider:inst1|clkOut ; 0.669 ; 0.000         ;
+---------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clockDivider:inst1|clkOut              ; -1.627 ; -165.890      ;
; master_clock                           ; -1.380 ; -24.380       ;
; uartBaudRateGenerator:inst|clkOut      ; -0.500 ; -40.000       ;
; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500  ; 0.000         ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivider:inst1|clkOut'                                                                                                                                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                                                                                                                  ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.460 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg0  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_memory_reg0 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg1  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1~porta_memory_reg0 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg2  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2~porta_memory_reg0 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg3  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3~porta_memory_reg0 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg4  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4~porta_memory_reg0 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg5  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5~porta_memory_reg0 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg6  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6~porta_memory_reg0 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.017     ; 2.442      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg0 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg1 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg2 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg3 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg5 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg6 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg0 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg1 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg2 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg3 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg5 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg6 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg0 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg1 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg2 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg3 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg5 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg6 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg0 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg1 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg2 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg3 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg5 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg6 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg0 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg1 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg2 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg3 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg5 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg6 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg0 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg1 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg2 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg3 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg5 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg6 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg0 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg1 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg2 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg3 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg5 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg6 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.020     ; 1.960      ;
; -0.589 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6                    ; keyBuffers:inst4|timerValueTemp[6]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.037     ; 1.084      ;
; -0.577 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5                    ; keyBuffers:inst4|timerValueTemp[6]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.037     ; 1.072      ;
; -0.575 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5                    ; keyBuffers:inst4|timerValueTemp[5]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.037     ; 1.070      ;
; -0.575 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5                    ; keyBuffers:inst4|timerValueTemp[3]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.037     ; 1.070      ;
; -0.574 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5                    ; keyBuffers:inst4|timerValueTemp[1]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.037     ; 1.069      ;
; -0.569 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6                    ; keyBuffers:inst4|timerValueTemp[4]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.037     ; 1.064      ;
; -0.568 ; keyBuffers:inst4|seqState                                                                                                                 ; keyBuffers:inst4|timerValueTemp[6]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.002     ; 1.098      ;
; -0.568 ; keyBuffers:inst4|seqState                                                                                                                 ; keyBuffers:inst4|timerValueTemp[5]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.002     ; 1.098      ;
; -0.568 ; keyBuffers:inst4|seqState                                                                                                                 ; keyBuffers:inst4|timerValueTemp[4]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.002     ; 1.098      ;
; -0.568 ; keyBuffers:inst4|seqState                                                                                                                 ; keyBuffers:inst4|timerValueTemp[3]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.002     ; 1.098      ;
; -0.568 ; keyBuffers:inst4|seqState                                                                                                                 ; keyBuffers:inst4|timerValueTemp[2]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.002     ; 1.098      ;
; -0.568 ; keyBuffers:inst4|seqState                                                                                                                 ; keyBuffers:inst4|timerValueTemp[1]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.002     ; 1.098      ;
; -0.568 ; keyBuffers:inst4|seqState                                                                                                                 ; keyBuffers:inst4|timerValueTemp[0]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.002     ; 1.098      ;
; -0.557 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6                    ; keyBuffers:inst4|timerValueTemp[5]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.037     ; 1.052      ;
; -0.523 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0                    ; keyBuffers:inst4|timerValueTemp[3]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.037     ; 1.018      ;
; -0.523 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0                    ; keyBuffers:inst4|timerValueTemp[1]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.037     ; 1.018      ;
; -0.522 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0                    ; keyBuffers:inst4|timerValueTemp[6]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.037     ; 1.017      ;
; -0.522 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0                    ; keyBuffers:inst4|timerValueTemp[5]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.037     ; 1.017      ;
; -0.516 ; keyBuffers:inst4|extFifoWr                                                                                                                ; sevenSegmentDriver:inst5|digit2data[0]                                                                                                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.026     ; 1.022      ;
; -0.516 ; keyBuffers:inst4|extFifoWr                                                                                                                ; sevenSegmentDriver:inst5|digit4data[1]                                                                                                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.026     ; 1.022      ;
; -0.516 ; keyBuffers:inst4|extFifoWr                                                                                                                ; sevenSegmentDriver:inst5|digit3data[0]                                                                                                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.026     ; 1.022      ;
; -0.516 ; keyBuffers:inst4|extFifoWr                                                                                                                ; sevenSegmentDriver:inst5|digit1data[0]                                                                                                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.026     ; 1.022      ;
; -0.516 ; keyBuffers:inst4|extFifoWr                                                                                                                ; sevenSegmentDriver:inst5|digit2data[1]                                                                                                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.026     ; 1.022      ;
; -0.516 ; keyBuffers:inst4|extFifoWr                                                                                                                ; sevenSegmentDriver:inst5|digit1data[1]                                                                                                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.026     ; 1.022      ;
; -0.516 ; keyBuffers:inst4|extFifoWr                                                                                                                ; sevenSegmentDriver:inst5|digit1data[2]                                                                                                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.026     ; 1.022      ;
; -0.516 ; keyBuffers:inst4|extFifoWr                                                                                                                ; sevenSegmentDriver:inst5|digit2data[2]                                                                                                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.026     ; 1.022      ;
; -0.515 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5                    ; keyBuffers:inst4|timerValueTemp[4]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.037     ; 1.010      ;
; -0.513 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4                    ; keyBuffers:inst4|timerValueTemp[6]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.037     ; 1.008      ;
; -0.511 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6                    ; keyBuffers:inst4|timerValueTemp[0]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.037     ; 1.006      ;
; -0.511 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6                    ; keyBuffers:inst4|timerValueTemp[3]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.037     ; 1.006      ;
; -0.510 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6                    ; keyBuffers:inst4|timerValueTemp[1]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.037     ; 1.005      ;
; -0.509 ; keyBuffers:inst4|extFifoWr                                                                                                                ; sevenSegmentDriver:inst5|digit5data[0]                                                                                                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.027     ; 1.014      ;
; -0.509 ; keyBuffers:inst4|extFifoWr                                                                                                                ; sevenSegmentDriver:inst5|digit1data[3]                                                                                                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.027     ; 1.014      ;
; -0.509 ; keyBuffers:inst4|extFifoWr                                                                                                                ; sevenSegmentDriver:inst5|digit3data[3]                                                                                                   ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.027     ; 1.014      ;
; -0.499 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6                    ; keyBuffers:inst4|timerValueTemp[2]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.037     ; 0.994      ;
; -0.496 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[6]                               ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 1.528      ;
; -0.496 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5]                               ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 1.528      ;
; -0.496 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4]                               ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 1.528      ;
; -0.496 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]                               ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 1.528      ;
; -0.496 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]                               ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 1.528      ;
; -0.496 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]                               ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 1.528      ;
; -0.496 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]                                ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]                               ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.000      ; 1.528      ;
; -0.493 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4                    ; keyBuffers:inst4|timerValueTemp[4]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.037     ; 0.988      ;
; -0.481 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4                    ; keyBuffers:inst4|timerValueTemp[5]                                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.037     ; 0.976      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'uartBaudRateGenerator:inst|clkOut'                                                                                                                                          ;
+--------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.629 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartTxReg[5]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.003      ; 1.664      ;
; -0.629 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.003      ; 1.664      ;
; -0.629 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.003      ; 1.664      ;
; -0.612 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartTxReg[5]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.003      ; 1.647      ;
; -0.612 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.003      ; 1.647      ;
; -0.612 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.003      ; 1.647      ;
; -0.547 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartTxReg[5]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.003      ; 1.582      ;
; -0.547 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.003      ; 1.582      ;
; -0.547 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.003      ; 1.582      ;
; -0.528 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartTxReg[0]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.559      ;
; -0.528 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartTxReg[1]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.559      ;
; -0.528 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartTxReg[2]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.559      ;
; -0.528 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartTxReg[3]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.559      ;
; -0.528 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartTxReg[4]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.559      ;
; -0.528 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|midiUartTxReg[4]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.559      ;
; -0.528 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|midiUartTxReg[3]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.559      ;
; -0.528 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|midiUartTxReg[2]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.559      ;
; -0.528 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|midiUartTxReg[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.559      ;
; -0.528 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|midiUartTxReg[5]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.559      ;
; -0.522 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|uartTxReg[5]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.003      ; 1.557      ;
; -0.522 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.003      ; 1.557      ;
; -0.522 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.003      ; 1.557      ;
; -0.515 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|uartTxReg[5]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.001      ; 1.548      ;
; -0.515 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.001      ; 1.548      ;
; -0.515 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.001      ; 1.548      ;
; -0.514 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartBuffert[1][0] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.545      ;
; -0.514 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartBuffert[1][1] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.545      ;
; -0.514 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartBuffert[1][2] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.545      ;
; -0.514 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartBuffert[1][3] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.545      ;
; -0.514 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|midiUartTxReg[0]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.545      ;
; -0.511 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartTxReg[0]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.542      ;
; -0.511 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartTxReg[1]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.542      ;
; -0.511 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartTxReg[2]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.542      ;
; -0.511 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartTxReg[3]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.542      ;
; -0.511 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartTxReg[4]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.542      ;
; -0.511 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|midiUartTxReg[4]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.542      ;
; -0.511 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|midiUartTxReg[3]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.542      ;
; -0.511 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|midiUartTxReg[2]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.542      ;
; -0.511 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|midiUartTxReg[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.542      ;
; -0.511 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|midiUartTxReg[5]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.542      ;
; -0.509 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartBuffert[1][4] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.002      ; 1.543      ;
; -0.509 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartBuffert[1][5] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.002      ; 1.543      ;
; -0.509 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|uartBuffert[1][6] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.002      ; 1.543      ;
; -0.497 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartBuffert[1][0] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.528      ;
; -0.497 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartBuffert[1][1] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.528      ;
; -0.497 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartBuffert[1][2] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.528      ;
; -0.497 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartBuffert[1][3] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.528      ;
; -0.497 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|midiUartTxReg[0]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.528      ;
; -0.492 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartBuffert[1][4] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.002      ; 1.526      ;
; -0.492 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartBuffert[1][5] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.002      ; 1.526      ;
; -0.492 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|uartBuffert[1][6] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.002      ; 1.526      ;
; -0.446 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartTxReg[0]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.477      ;
; -0.446 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartTxReg[1]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.477      ;
; -0.446 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartTxReg[2]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.477      ;
; -0.446 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartTxReg[3]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.477      ;
; -0.446 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartTxReg[4]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.477      ;
; -0.446 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|midiUartTxReg[4]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.477      ;
; -0.446 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|midiUartTxReg[3]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.477      ;
; -0.446 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|midiUartTxReg[2]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.477      ;
; -0.446 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|midiUartTxReg[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.477      ;
; -0.446 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|midiUartTxReg[5]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.477      ;
; -0.435 ; midi_uart:inst3|extFifoRdOut     ; midi_uart:inst3|uartTxReg[5]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.001      ; 1.468      ;
; -0.435 ; midi_uart:inst3|extFifoRdOut     ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.001      ; 1.468      ;
; -0.435 ; midi_uart:inst3|extFifoRdOut     ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.001      ; 1.468      ;
; -0.432 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartBuffert[1][0] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartBuffert[1][1] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartBuffert[1][2] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartBuffert[1][3] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|midiUartTxReg[0]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.463      ;
; -0.427 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartBuffert[1][4] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.002      ; 1.461      ;
; -0.427 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartBuffert[1][5] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.002      ; 1.461      ;
; -0.427 ; midi_uart:inst3|uartBitIndex[3]  ; midi_uart:inst3|uartBuffert[1][6] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.002      ; 1.461      ;
; -0.425 ; midi_uart:inst3|uartBitIndex[1]  ; midi_uart:inst3|midiUartTxReg[7]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.000      ; 1.457      ;
; -0.421 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|uartTxReg[0]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.452      ;
; -0.421 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|uartTxReg[1]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.452      ;
; -0.421 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|uartTxReg[2]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.452      ;
; -0.421 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|uartTxReg[3]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.452      ;
; -0.421 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|uartTxReg[4]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.452      ;
; -0.421 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|midiUartTxReg[4]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.452      ;
; -0.421 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|midiUartTxReg[3]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.452      ;
; -0.421 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|midiUartTxReg[2]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.452      ;
; -0.421 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|midiUartTxReg[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.452      ;
; -0.421 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|midiUartTxReg[5]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.452      ;
; -0.414 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|uartTxReg[0]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.003     ; 1.443      ;
; -0.414 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|uartTxReg[1]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.003     ; 1.443      ;
; -0.414 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|uartTxReg[2]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.003     ; 1.443      ;
; -0.414 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|uartTxReg[3]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.003     ; 1.443      ;
; -0.414 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|uartTxReg[4]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.003     ; 1.443      ;
; -0.414 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|midiUartTxReg[4]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.003     ; 1.443      ;
; -0.414 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|midiUartTxReg[3]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.003     ; 1.443      ;
; -0.414 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|midiUartTxReg[2]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.003     ; 1.443      ;
; -0.414 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|midiUartTxReg[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.003     ; 1.443      ;
; -0.414 ; midi_uart:inst3|uartSending      ; midi_uart:inst3|midiUartTxReg[5]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.003     ; 1.443      ;
; -0.413 ; midi_uart:inst3|uartByteIndex[1] ; midi_uart:inst3|uartTxReg[5]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.006      ; 1.451      ;
; -0.413 ; midi_uart:inst3|uartByteIndex[1] ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.006      ; 1.451      ;
; -0.413 ; midi_uart:inst3|uartByteIndex[1] ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.006      ; 1.451      ;
; -0.408 ; midi_uart:inst3|uartBitIndex[2]  ; midi_uart:inst3|midiUartTxReg[7]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; 0.000      ; 1.440      ;
; -0.407 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|uartBuffert[1][0] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.438      ;
; -0.407 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|uartBuffert[1][1] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.438      ;
; -0.407 ; midi_uart:inst3|uartBitIndex[0]  ; midi_uart:inst3|uartBuffert[1][2] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 1.000        ; -0.001     ; 1.438      ;
+--------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sevenSegmentDriver:inst5|digitIndex[0]'                                                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.425 ; sevenSegmentDriver:inst5|digit2data[1] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 0.517      ; 1.051      ;
; -0.351 ; sevenSegmentDriver:inst5|digit3data[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 0.516      ; 0.975      ;
; -0.337 ; sevenSegmentDriver:inst5|digit3data[1] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 0.516      ; 0.962      ;
; -0.315 ; sevenSegmentDriver:inst5|digit4data[2] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 0.515      ; 0.923      ;
; -0.289 ; sevenSegmentDriver:inst5|digit2data[2] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 0.516      ; 0.898      ;
; -0.276 ; sevenSegmentDriver:inst5|digit1data[1] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 0.517      ; 0.902      ;
; -0.263 ; sevenSegmentDriver:inst5|digit1data[2] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 0.516      ; 0.872      ;
; -0.258 ; sevenSegmentDriver:inst5|digit4data[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 0.515      ; 0.881      ;
; -0.254 ; sevenSegmentDriver:inst5|digit3data[2] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 0.515      ; 0.862      ;
; -0.202 ; sevenSegmentDriver:inst5|digit1data[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 0.516      ; 0.826      ;
; -0.184 ; sevenSegmentDriver:inst5|digit5data[0] ; sevenSegmentDriver:inst5|currentDigitData[3] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 0.448      ; 0.784      ;
; -0.156 ; sevenSegmentDriver:inst5|digit3data[3] ; sevenSegmentDriver:inst5|currentDigitData[3] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 0.448      ; 0.756      ;
; -0.126 ; sevenSegmentDriver:inst5|digit1data[3] ; sevenSegmentDriver:inst5|currentDigitData[3] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 0.448      ; 0.726      ;
; -0.116 ; sevenSegmentDriver:inst5|digit5data[0] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 0.517      ; 0.726      ;
; -0.113 ; sevenSegmentDriver:inst5|digit4data[1] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 0.517      ; 0.739      ;
; -0.034 ; sevenSegmentDriver:inst5|digit5data[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 0.517      ; 0.659      ;
; -0.033 ; sevenSegmentDriver:inst5|digit2data[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 0.516      ; 0.657      ;
; 0.749  ; sevenSegmentDriver:inst5|digitIndex[1] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 1.287      ; 1.131      ;
; 0.863  ; sevenSegmentDriver:inst5|digitIndex[1] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 1.288      ; 1.034      ;
; 0.937  ; sevenSegmentDriver:inst5|digitIndex[1] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 1.287      ; 0.958      ;
; 0.964  ; sevenSegmentDriver:inst5|digitIndex[1] ; sevenSegmentDriver:inst5|currentDigitData[3] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 1.218      ; 0.906      ;
; 1.010  ; sevenSegmentDriver:inst5|digitIndex[2] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 1.287      ; 0.870      ;
; 1.025  ; sevenSegmentDriver:inst5|digitIndex[2] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 1.287      ; 0.870      ;
; 1.027  ; sevenSegmentDriver:inst5|digitIndex[2] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 1.288      ; 0.870      ;
; 1.096  ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[2] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 2.057      ; 1.195      ;
; 1.112  ; sevenSegmentDriver:inst5|digitIndex[2] ; sevenSegmentDriver:inst5|currentDigitData[3] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 1.218      ; 0.758      ;
; 1.228  ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[1] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 2.058      ; 1.080      ;
; 1.309  ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 2.057      ; 0.997      ;
; 1.414  ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[3] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.500        ; 1.988      ; 0.867      ;
; 1.596  ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[2] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 2.057      ; 1.195      ;
; 1.728  ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[1] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 2.058      ; 1.080      ;
; 1.809  ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 2.057      ; 0.997      ;
; 1.914  ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[3] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 1.000        ; 1.988      ; 0.867      ;
+--------+----------------------------------------+----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'master_clock'                                                                                                                                  ;
+--------+-----------------------------------------+-----------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+--------------+--------------+------------+------------+
; -0.205 ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[9]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.237      ;
; -0.172 ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[9]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.204      ;
; -0.163 ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.195      ;
; -0.149 ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[9]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.181      ;
; -0.142 ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.174      ;
; -0.128 ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.160      ;
; -0.114 ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[9]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.146      ;
; -0.107 ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.139      ;
; -0.102 ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|clkOut       ; master_clock ; master_clock ; 1.000        ; -0.001     ; 1.133      ;
; -0.101 ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock ; master_clock ; 1.000        ; -0.001     ; 1.132      ;
; -0.094 ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[8]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.126      ;
; -0.091 ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.123      ;
; -0.086 ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|clkOut       ; master_clock ; master_clock ; 1.000        ; -0.001     ; 1.117      ;
; -0.080 ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock ; master_clock ; 1.000        ; -0.001     ; 1.111      ;
; -0.067 ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[5]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.099      ;
; -0.063 ; clockDivider:inst1|keyIndex[4]          ; clockDivider:inst1|keyIndex[9]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.095      ;
; -0.061 ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[8]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.093      ;
; -0.056 ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.088      ;
; -0.038 ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[8]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.070      ;
; -0.034 ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[5]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.066      ;
; -0.030 ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|clkOut       ; master_clock ; master_clock ; 1.000        ; -0.001     ; 1.061      ;
; -0.029 ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock ; master_clock ; 1.000        ; -0.001     ; 1.060      ;
; -0.023 ; uartBaudRateGenerator:inst|keyIndex[3]  ; uartBaudRateGenerator:inst|clkOut       ; master_clock ; master_clock ; 1.000        ; -0.001     ; 1.054      ;
; -0.012 ; clockDivider:inst1|keyIndex[8]          ; clockDivider:inst1|keyIndex[0]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; uartBaudRateGenerator:inst|keyIndex[3]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.044      ;
; -0.011 ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[5]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.043      ;
; -0.010 ; clockDivider:inst1|keyIndex[8]          ; clockDivider:inst1|keyIndex[8]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.042      ;
; -0.003 ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[8]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.035      ;
; 0.022  ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.010      ;
; 0.022  ; uartBaudRateGenerator:inst|keyIndex[3]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock ; master_clock ; 1.000        ; -0.001     ; 1.009      ;
; 0.023  ; uartBaudRateGenerator:inst|keyIndex[3]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.009      ;
; 0.024  ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[5]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 1.008      ;
; 0.031  ; uartBaudRateGenerator:inst|keyIndex[6]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.001      ; 1.002      ;
; 0.034  ; clockDivider:inst1|keyIndex[5]          ; clockDivider:inst1|keyIndex[9]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.998      ;
; 0.036  ; clockDivider:inst1|keyIndex[9]          ; clockDivider:inst1|keyIndex[9]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.996      ;
; 0.036  ; clockDivider:inst1|keyIndex[8]          ; clockDivider:inst1|keyIndex[9]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.996      ;
; 0.036  ; clockDivider:inst1|keyIndex[9]          ; clockDivider:inst1|keyIndex[5]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.996      ;
; 0.036  ; clockDivider:inst1|keyIndex[8]          ; clockDivider:inst1|keyIndex[5]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.996      ;
; 0.036  ; clockDivider:inst1|keyIndex[9]          ; clockDivider:inst1|keyIndex[0]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.996      ;
; 0.037  ; clockDivider:inst1|keyIndex[9]          ; clockDivider:inst1|keyIndex[8]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.995      ;
; 0.038  ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.994      ;
; 0.039  ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.993      ;
; 0.045  ; uartBaudRateGenerator:inst|keyIndex[10] ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.987      ;
; 0.045  ; uartBaudRateGenerator:inst|keyIndex[10] ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.987      ;
; 0.046  ; uartBaudRateGenerator:inst|keyIndex[6]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 0.987      ;
; 0.048  ; clockDivider:inst1|keyIndex[4]          ; clockDivider:inst1|keyIndex[8]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.984      ;
; 0.049  ; clockDivider:inst1|keyIndex[5]          ; clockDivider:inst1|keyIndex[5]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.983      ;
; 0.049  ; clockDivider:inst1|keyIndex[5]          ; clockDivider:inst1|keyIndex[0]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.983      ;
; 0.050  ; clockDivider:inst1|keyIndex[5]          ; clockDivider:inst1|keyIndex[8]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.982      ;
; 0.057  ; uartBaudRateGenerator:inst|keyIndex[5]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.975      ;
; 0.064  ; clockDivider:inst1|keyIndex[6]          ; clockDivider:inst1|keyIndex[9]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.968      ;
; 0.068  ; uartBaudRateGenerator:inst|keyIndex[5]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.964      ;
; 0.070  ; clockDivider:inst1|keyIndex[6]          ; clockDivider:inst1|keyIndex[0]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.962      ;
; 0.072  ; clockDivider:inst1|keyIndex[6]          ; clockDivider:inst1|keyIndex[8]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.960      ;
; 0.074  ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[8]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.958      ;
; 0.074  ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.958      ;
; 0.075  ; clockDivider:inst1|keyIndex[4]          ; clockDivider:inst1|keyIndex[5]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.957      ;
; 0.076  ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|clkOut               ; master_clock ; master_clock ; 1.000        ; -0.001     ; 0.955      ;
; 0.088  ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|clkOut               ; master_clock ; master_clock ; 1.000        ; -0.001     ; 0.943      ;
; 0.090  ; clockDivider:inst1|keyIndex[7]          ; clockDivider:inst1|keyIndex[9]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.942      ;
; 0.094  ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.938      ;
; 0.095  ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[8]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.937      ;
; 0.101  ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock ; master_clock ; 1.000        ; -0.001     ; 0.930      ;
; 0.101  ; uartBaudRateGenerator:inst|keyIndex[3]  ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.931      ;
; 0.109  ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[7]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.923      ;
; 0.109  ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[7]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.923      ;
; 0.114  ; uartBaudRateGenerator:inst|keyIndex[8]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.918      ;
; 0.114  ; uartBaudRateGenerator:inst|keyIndex[8]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.918      ;
; 0.118  ; clockDivider:inst1|keyIndex[6]          ; clockDivider:inst1|keyIndex[5]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.914      ;
; 0.119  ; uartBaudRateGenerator:inst|keyIndex[5]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock ; master_clock ; 1.000        ; -0.001     ; 0.912      ;
; 0.127  ; uartBaudRateGenerator:inst|keyIndex[7]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.905      ;
; 0.128  ; clockDivider:inst1|keyIndex[4]          ; clockDivider:inst1|keyIndex[0]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.904      ;
; 0.130  ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[7]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.902      ;
; 0.133  ; clockDivider:inst1|keyIndex[9]          ; clockDivider:inst1|clkOut               ; master_clock ; master_clock ; 1.000        ; -0.001     ; 0.898      ;
; 0.139  ; uartBaudRateGenerator:inst|keyIndex[10] ; uartBaudRateGenerator:inst|clkOut       ; master_clock ; master_clock ; 1.000        ; -0.001     ; 0.892      ;
; 0.140  ; uartBaudRateGenerator:inst|keyIndex[6]  ; uartBaudRateGenerator:inst|clkOut       ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.892      ;
; 0.142  ; uartBaudRateGenerator:inst|keyIndex[10] ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock ; master_clock ; 1.000        ; -0.001     ; 0.889      ;
; 0.142  ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[7]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.890      ;
; 0.143  ; uartBaudRateGenerator:inst|keyIndex[6]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.889      ;
; 0.144  ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[6]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.888      ;
; 0.144  ; clockDivider:inst1|keyIndex[5]          ; clockDivider:inst1|clkOut               ; master_clock ; master_clock ; 1.000        ; -0.001     ; 0.887      ;
; 0.146  ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|keyIndex[8]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.886      ;
; 0.149  ; uartBaudRateGenerator:inst|keyIndex[7]  ; uartBaudRateGenerator:inst|clkOut       ; master_clock ; master_clock ; 1.000        ; -0.001     ; 0.882      ;
; 0.159  ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|clkOut               ; master_clock ; master_clock ; 1.000        ; -0.001     ; 0.872      ;
; 0.160  ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|clkOut       ; master_clock ; master_clock ; 1.000        ; -0.001     ; 0.871      ;
; 0.160  ; uartBaudRateGenerator:inst|keyIndex[5]  ; uartBaudRateGenerator:inst|clkOut       ; master_clock ; master_clock ; 1.000        ; -0.001     ; 0.871      ;
; 0.162  ; uartBaudRateGenerator:inst|keyIndex[7]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.870      ;
; 0.165  ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[7]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.867      ;
; 0.171  ; clockDivider:inst1|keyIndex[7]          ; clockDivider:inst1|keyIndex[5]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.861      ;
; 0.171  ; clockDivider:inst1|keyIndex[7]          ; clockDivider:inst1|keyIndex[0]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.861      ;
; 0.172  ; clockDivider:inst1|keyIndex[7]          ; clockDivider:inst1|keyIndex[8]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.860      ;
; 0.174  ; uartBaudRateGenerator:inst|keyIndex[10] ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.858      ;
; 0.175  ; uartBaudRateGenerator:inst|keyIndex[6]  ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 0.858      ;
; 0.177  ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[6]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.855      ;
; 0.179  ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[5]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.853      ;
; 0.181  ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|keyIndex[7]  ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.851      ;
; 0.184  ; uartBaudRateGenerator:inst|keyIndex[8]  ; uartBaudRateGenerator:inst|clkOut       ; master_clock ; master_clock ; 1.000        ; -0.001     ; 0.847      ;
; 0.192  ; clockDivider:inst1|keyIndex[4]          ; clockDivider:inst1|clkOut               ; master_clock ; master_clock ; 1.000        ; -0.001     ; 0.839      ;
; 0.193  ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[0]          ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.839      ;
; 0.194  ; uartBaudRateGenerator:inst|keyIndex[9]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock ; master_clock ; 1.000        ; 0.000      ; 0.838      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivider:inst1|clkOut'                                                                                                                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                                                                   ; Launch Clock                           ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+---------------------------+--------------+------------+------------+
; -1.467 ; sevenSegmentDriver:inst5|digitIndex[0]                                                                     ; sevenSegmentDriver:inst5|digitIndex[0]                                                                                                    ; sevenSegmentDriver:inst5|digitIndex[0] ; clockDivider:inst1|clkOut ; 0.000        ; 1.541      ; 0.367      ;
; -0.967 ; sevenSegmentDriver:inst5|digitIndex[0]                                                                     ; sevenSegmentDriver:inst5|digitIndex[0]                                                                                                    ; sevenSegmentDriver:inst5|digitIndex[0] ; clockDivider:inst1|clkOut ; -0.500       ; 1.541      ; 0.367      ;
; -0.393 ; sevenSegmentDriver:inst5|digitIndex[0]                                                                     ; sevenSegmentDriver:inst5|digitIndex[2]                                                                                                    ; sevenSegmentDriver:inst5|digitIndex[0] ; clockDivider:inst1|clkOut ; 0.000        ; 0.770      ; 0.670      ;
; -0.391 ; sevenSegmentDriver:inst5|digitIndex[0]                                                                     ; sevenSegmentDriver:inst5|digitIndex[1]                                                                                                    ; sevenSegmentDriver:inst5|digitIndex[0] ; clockDivider:inst1|clkOut ; 0.000        ; 0.770      ; 0.672      ;
; 0.107  ; sevenSegmentDriver:inst5|digitIndex[0]                                                                     ; sevenSegmentDriver:inst5|digitIndex[2]                                                                                                    ; sevenSegmentDriver:inst5|digitIndex[0] ; clockDivider:inst1|clkOut ; -0.500       ; 0.770      ; 0.670      ;
; 0.109  ; sevenSegmentDriver:inst5|digitIndex[0]                                                                     ; sevenSegmentDriver:inst5|digitIndex[1]                                                                                                    ; sevenSegmentDriver:inst5|digitIndex[0] ; clockDivider:inst1|clkOut ; -0.500       ; 0.770      ; 0.672      ;
; 0.215  ; sevenSegmentDriver:inst5|digitIndex[1]                                                                     ; sevenSegmentDriver:inst5|digitIndex[1]                                                                                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sevenSegmentDriver:inst5|digitIndex[2]                                                                     ; sevenSegmentDriver:inst5|digitIndex[2]                                                                                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyBuffers:inst4|seqState                                                                                  ; keyBuffers:inst4|seqState                                                                                                                 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyBuffers:inst4|keyIndex[0]                                                                               ; keyBuffers:inst4|keyIndex[0]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyBuffers:inst4|par2serLatchOut                                                                           ; keyBuffers:inst4|par2serLatchOut                                                                                                          ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.367      ;
; 0.245  ; sevenSegmentDriver:inst5|digitIndex[2]                                                                     ; sevenSegmentDriver:inst5|digitIndex[1]                                                                                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.397      ;
; 0.321  ; sevenSegmentDriver:inst5|digitIndex[1]                                                                     ; sevenSegmentDriver:inst5|digitIndex[2]                                                                                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.473      ;
; 0.356  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.508      ;
; 0.360  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.512      ;
; 0.362  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[6]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[6]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.514      ;
; 0.364  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.516      ;
; 0.367  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[6] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[6]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.519      ;
; 0.376  ; keyBuffers:inst4|keyIndex[5]                                                                               ; keyBuffers:inst4|keyIndex[5]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.528      ;
; 0.378  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.530      ;
; 0.380  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.532      ;
; 0.408  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg5 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.063      ; 0.609      ;
; 0.412  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg5 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.059      ; 0.609      ;
; 0.417  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg0 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.063      ; 0.618      ;
; 0.417  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg2 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.063      ; 0.618      ;
; 0.418  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg1 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.063      ; 0.619      ;
; 0.418  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg3 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.063      ; 0.619      ;
; 0.421  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg0 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.059      ; 0.618      ;
; 0.421  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg2 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.059      ; 0.618      ;
; 0.422  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg1 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.059      ; 0.619      ;
; 0.422  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg3 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.059      ; 0.619      ;
; 0.425  ; keyBuffers:inst4|keyIndex[6]                                                                               ; keyBuffers:inst4|keyIndex[4]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.577      ;
; 0.426  ; keyBuffers:inst4|keyIndex[6]                                                                               ; keyBuffers:inst4|keyIndex[3]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.578      ;
; 0.426  ; keyBuffers:inst4|keyIndex[6]                                                                               ; keyBuffers:inst4|keyIndex[6]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.578      ;
; 0.454  ; keyBuffers:inst4|seqState                                                                                  ; keyBuffers:inst4|par2serLatchOut                                                                                                          ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.606      ;
; 0.479  ; keyBuffers:inst4|keyIndex[5]                                                                               ; keyBuffers:inst4|keyIndex[4]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.631      ;
; 0.480  ; keyBuffers:inst4|keyIndex[5]                                                                               ; keyBuffers:inst4|keyIndex[3]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.632      ;
; 0.480  ; keyBuffers:inst4|keyIndex[5]                                                                               ; keyBuffers:inst4|keyIndex[6]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.632      ;
; 0.494  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.646      ;
; 0.498  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[6]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.650      ;
; 0.502  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.654      ;
; 0.502  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.654      ;
; 0.504  ; keyBuffers:inst4|keyIndex[6]                                                                               ; keyBuffers:inst4|par2serLatchOut                                                                                                          ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; -0.001     ; 0.655      ;
; 0.507  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.659      ;
; 0.512  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg4 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.063      ; 0.713      ;
; 0.516  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg4 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.059      ; 0.713      ;
; 0.518  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.670      ;
; 0.520  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[6]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.672      ;
; 0.520  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.672      ;
; 0.525  ; keyBuffers:inst4|extFifoWr                                                                                 ; keyBuffers:inst4|extFifoWr                                                                                                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.677      ;
; 0.526  ; keyBuffers:inst4|keyIndex[2]                                                                               ; sevenSegmentDriver:inst5|digit3data[2]                                                                                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; -0.026     ; 0.652      ;
; 0.526  ; keyBuffers:inst4|keyIndex[4]                                                                               ; keyBuffers:inst4|keyIndex[5]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.678      ;
; 0.529  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.681      ;
; 0.537  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[6]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.689      ;
; 0.537  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.689      ;
; 0.542  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[6]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.694      ;
; 0.542  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.694      ;
; 0.543  ; keyBuffers:inst4|keyIndex[3]                                                                               ; keyBuffers:inst4|keyIndex[5]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.695      ;
; 0.549  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.701      ;
; 0.553  ; keyBuffers:inst4|keyIndex[0]                                                                               ; keyBuffers:inst4|keyIndex[4]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.705      ;
; 0.553  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.705      ;
; 0.554  ; keyBuffers:inst4|keyIndex[0]                                                                               ; keyBuffers:inst4|keyIndex[3]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.706      ;
; 0.554  ; keyBuffers:inst4|keyIndex[0]                                                                               ; keyBuffers:inst4|keyIndex[6]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.706      ;
; 0.555  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.707      ;
; 0.557  ; keyBuffers:inst4|keyIndex[6]                                                                               ; sevenSegmentDriver:inst5|digit4data[2]                                                                                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; -0.026     ; 0.683      ;
; 0.557  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.709      ;
; 0.558  ; keyBuffers:inst4|keyIndex[5]                                                                               ; keyBuffers:inst4|par2serLatchOut                                                                                                          ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; -0.001     ; 0.709      ;
; 0.564  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.716      ;
; 0.565  ; keyBuffers:inst4|keyIndex[2]                                                                               ; keyBuffers:inst4|keyIndex[4]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.717      ;
; 0.566  ; keyBuffers:inst4|keyIndex[2]                                                                               ; keyBuffers:inst4|keyIndex[3]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.718      ;
; 0.566  ; keyBuffers:inst4|keyIndex[2]                                                                               ; keyBuffers:inst4|keyIndex[6]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.718      ;
; 0.568  ; keyBuffers:inst4|keyIndex[4]                                                                               ; sevenSegmentDriver:inst5|digit4data[0]                                                                                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; -0.026     ; 0.694      ;
; 0.572  ; keyBuffers:inst4|keyIndex[4]                                                                               ; keyBuffers:inst4|keyIndex[4]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.724      ;
; 0.572  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.724      ;
; 0.573  ; keyBuffers:inst4|keyIndex[4]                                                                               ; keyBuffers:inst4|keyIndex[3]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.725      ;
; 0.573  ; keyBuffers:inst4|keyIndex[4]                                                                               ; keyBuffers:inst4|keyIndex[6]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.725      ;
; 0.580  ; keyBuffers:inst4|keyIndex[2]                                                                               ; keyBuffers:inst4|keyIndex[2]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.732      ;
; 0.584  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.736      ;
; 0.588  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.740      ;
; 0.590  ; keyBuffers:inst4|keyIndex[1]                                                                               ; keyBuffers:inst4|keyIndex[1]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.742      ;
; 0.590  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[6]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.742      ;
; 0.592  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.744      ;
; 0.598  ; keyBuffers:inst4|keyIndex[2]                                                                               ; keyBuffers:inst4|keyIndex[5]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.750      ;
; 0.601  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2] ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4]                                ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.753      ;
; 0.607  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[6]                                    ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.759      ;
; 0.610  ; keyBuffers:inst4|keyIndex[3]                                                                               ; keyBuffers:inst4|keyIndex[4]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.762      ;
; 0.611  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[6]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg6 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.063      ; 0.812      ;
; 0.611  ; keyBuffers:inst4|keyIndex[3]                                                                               ; keyBuffers:inst4|keyIndex[3]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.763      ;
; 0.611  ; keyBuffers:inst4|keyIndex[3]                                                                               ; keyBuffers:inst4|keyIndex[6]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.763      ;
; 0.611  ; keyBuffers:inst4|keyIndex[1]                                                                               ; keyBuffers:inst4|keyIndex[5]                                                                                                              ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.000      ; 0.763      ;
; 0.615  ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[6]     ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg6 ; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut ; 0.000        ; 0.059      ; 0.812      ;
+--------+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'master_clock'                                                                                                                                                        ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------+--------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                      ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------+--------------+--------------+------------+------------+
; -1.423 ; clockDivider:inst1|clkOut               ; clockDivider:inst1|clkOut               ; clockDivider:inst1|clkOut         ; master_clock ; 0.000        ; 1.497      ; 0.367      ;
; -1.395 ; uartBaudRateGenerator:inst|clkOut       ; uartBaudRateGenerator:inst|clkOut       ; uartBaudRateGenerator:inst|clkOut ; master_clock ; 0.000        ; 1.469      ; 0.367      ;
; -0.923 ; clockDivider:inst1|clkOut               ; clockDivider:inst1|clkOut               ; clockDivider:inst1|clkOut         ; master_clock ; -0.500       ; 1.497      ; 0.367      ;
; -0.895 ; uartBaudRateGenerator:inst|clkOut       ; uartBaudRateGenerator:inst|clkOut       ; uartBaudRateGenerator:inst|clkOut ; master_clock ; -0.500       ; 1.469      ; 0.367      ;
; 0.360  ; uartBaudRateGenerator:inst|keyIndex[8]  ; uartBaudRateGenerator:inst|keyIndex[8]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[4]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.513      ;
; 0.364  ; clockDivider:inst1|keyIndex[6]          ; clockDivider:inst1|keyIndex[6]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.516      ;
; 0.366  ; clockDivider:inst1|keyIndex[4]          ; clockDivider:inst1|keyIndex[4]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[1]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|keyIndex[2]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.518      ;
; 0.371  ; clockDivider:inst1|keyIndex[7]          ; clockDivider:inst1|keyIndex[7]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.523      ;
; 0.375  ; uartBaudRateGenerator:inst|keyIndex[3]  ; uartBaudRateGenerator:inst|keyIndex[3]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[2]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[3]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; uartBaudRateGenerator:inst|keyIndex[5]  ; uartBaudRateGenerator:inst|keyIndex[5]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; uartBaudRateGenerator:inst|keyIndex[7]  ; uartBaudRateGenerator:inst|keyIndex[7]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[1]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.528      ;
; 0.407  ; uartBaudRateGenerator:inst|keyIndex[10] ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.559      ;
; 0.475  ; uartBaudRateGenerator:inst|keyIndex[9]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.627      ;
; 0.476  ; uartBaudRateGenerator:inst|keyIndex[9]  ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.628      ;
; 0.476  ; uartBaudRateGenerator:inst|keyIndex[9]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.628      ;
; 0.493  ; clockDivider:inst1|keyIndex[9]          ; clockDivider:inst1|keyIndex[9]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.645      ;
; 0.497  ; clockDivider:inst1|keyIndex[5]          ; clockDivider:inst1|keyIndex[6]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.649      ;
; 0.499  ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[5]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.651      ;
; 0.502  ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[1]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.654      ;
; 0.502  ; clockDivider:inst1|keyIndex[6]          ; clockDivider:inst1|keyIndex[7]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.654      ;
; 0.502  ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[1]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.654      ;
; 0.504  ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[2]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.656      ;
; 0.515  ; uartBaudRateGenerator:inst|keyIndex[3]  ; uartBaudRateGenerator:inst|keyIndex[4]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.667      ;
; 0.516  ; uartBaudRateGenerator:inst|keyIndex[7]  ; uartBaudRateGenerator:inst|keyIndex[8]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[4]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[2]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[3]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.668      ;
; 0.532  ; clockDivider:inst1|keyIndex[5]          ; clockDivider:inst1|keyIndex[7]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[0]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.685      ;
; 0.537  ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[2]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.689      ;
; 0.537  ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[2]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.689      ;
; 0.539  ; clockDivider:inst1|keyIndex[8]          ; clockDivider:inst1|keyIndex[8]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.691      ;
; 0.539  ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[3]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.691      ;
; 0.545  ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[8]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.697      ;
; 0.550  ; uartBaudRateGenerator:inst|keyIndex[3]  ; uartBaudRateGenerator:inst|keyIndex[5]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.702      ;
; 0.550  ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[0]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.702      ;
; 0.551  ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[5]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.703      ;
; 0.551  ; uartBaudRateGenerator:inst|keyIndex[5]  ; uartBaudRateGenerator:inst|keyIndex[7]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.703      ;
; 0.551  ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[9]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.703      ;
; 0.551  ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[4]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.703      ;
; 0.555  ; uartBaudRateGenerator:inst|keyIndex[9]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock                      ; master_clock ; 0.000        ; -0.001     ; 0.706      ;
; 0.559  ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|keyIndex[3]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.711      ;
; 0.569  ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[7]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.721      ;
; 0.572  ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[3]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.724      ;
; 0.574  ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[4]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.726      ;
; 0.577  ; uartBaudRateGenerator:inst|keyIndex[6]  ; uartBaudRateGenerator:inst|keyIndex[7]  ; master_clock                      ; master_clock ; 0.000        ; 0.001      ; 0.730      ;
; 0.586  ; uartBaudRateGenerator:inst|keyIndex[5]  ; uartBaudRateGenerator:inst|keyIndex[8]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.738      ;
; 0.594  ; clockDivider:inst1|keyIndex[4]          ; clockDivider:inst1|keyIndex[6]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.746      ;
; 0.594  ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|keyIndex[4]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.746      ;
; 0.595  ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.747      ;
; 0.596  ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.748      ;
; 0.596  ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.748      ;
; 0.599  ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[8]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.751      ;
; 0.600  ; uartBaudRateGenerator:inst|keyIndex[9]  ; uartBaudRateGenerator:inst|clkOut       ; master_clock                      ; master_clock ; 0.000        ; -0.001     ; 0.751      ;
; 0.604  ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[0]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.756      ;
; 0.604  ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[8]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.756      ;
; 0.605  ; clockDivider:inst1|keyIndex[6]          ; clockDivider:inst1|clkOut               ; master_clock                      ; master_clock ; 0.000        ; -0.001     ; 0.756      ;
; 0.605  ; clockDivider:inst1|keyIndex[5]          ; clockDivider:inst1|keyIndex[5]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.757      ;
; 0.605  ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[5]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.757      ;
; 0.605  ; clockDivider:inst1|keyIndex[1]          ; clockDivider:inst1|keyIndex[9]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.757      ;
; 0.606  ; uartBaudRateGenerator:inst|keyIndex[7]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.758      ;
; 0.607  ; uartBaudRateGenerator:inst|keyIndex[7]  ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.759      ;
; 0.607  ; uartBaudRateGenerator:inst|keyIndex[7]  ; uartBaudRateGenerator:inst|keyIndex[10] ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.759      ;
; 0.607  ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[4]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.759      ;
; 0.610  ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[3]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.762      ;
; 0.611  ; clockDivider:inst1|keyIndex[7]          ; clockDivider:inst1|clkOut               ; master_clock                      ; master_clock ; 0.000        ; -0.001     ; 0.762      ;
; 0.612  ; uartBaudRateGenerator:inst|keyIndex[6]  ; uartBaudRateGenerator:inst|keyIndex[8]  ; master_clock                      ; master_clock ; 0.000        ; 0.001      ; 0.765      ;
; 0.620  ; uartBaudRateGenerator:inst|keyIndex[3]  ; uartBaudRateGenerator:inst|keyIndex[7]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.772      ;
; 0.629  ; clockDivider:inst1|keyIndex[4]          ; clockDivider:inst1|keyIndex[7]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.781      ;
; 0.629  ; uartBaudRateGenerator:inst|keyIndex[2]  ; uartBaudRateGenerator:inst|keyIndex[5]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.781      ;
; 0.631  ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[3]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.783      ;
; 0.637  ; uartBaudRateGenerator:inst|keyIndex[8]  ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.789      ;
; 0.637  ; clockDivider:inst1|keyIndex[8]          ; clockDivider:inst1|clkOut               ; master_clock                      ; master_clock ; 0.000        ; -0.001     ; 0.788      ;
; 0.645  ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[6]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.797      ;
; 0.645  ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[4]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.797      ;
; 0.654  ; clockDivider:inst1|keyIndex[4]          ; clockDivider:inst1|clkOut               ; master_clock                      ; master_clock ; 0.000        ; -0.001     ; 0.805      ;
; 0.655  ; uartBaudRateGenerator:inst|keyIndex[3]  ; uartBaudRateGenerator:inst|keyIndex[8]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.807      ;
; 0.665  ; uartBaudRateGenerator:inst|keyIndex[8]  ; uartBaudRateGenerator:inst|keyIndex[9]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.817      ;
; 0.666  ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[4]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.818      ;
; 0.667  ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|clkOut               ; master_clock                      ; master_clock ; 0.000        ; -0.001     ; 0.818      ;
; 0.669  ; uartBaudRateGenerator:inst|keyIndex[8]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock                      ; master_clock ; 0.000        ; -0.001     ; 0.820      ;
; 0.670  ; uartBaudRateGenerator:inst|keyIndex[0]  ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.822      ;
; 0.670  ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[8]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.822      ;
; 0.672  ; uartBaudRateGenerator:inst|keyIndex[8]  ; uartBaudRateGenerator:inst|clkOut       ; master_clock                      ; master_clock ; 0.000        ; -0.001     ; 0.823      ;
; 0.675  ; uartBaudRateGenerator:inst|keyIndex[4]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock                      ; master_clock ; 0.000        ; -0.001     ; 0.826      ;
; 0.676  ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[5]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.828      ;
; 0.676  ; clockDivider:inst1|keyIndex[0]          ; clockDivider:inst1|keyIndex[9]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.828      ;
; 0.679  ; clockDivider:inst1|keyIndex[7]          ; clockDivider:inst1|keyIndex[8]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.831      ;
; 0.680  ; clockDivider:inst1|keyIndex[3]          ; clockDivider:inst1|keyIndex[7]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.832      ;
; 0.680  ; uartBaudRateGenerator:inst|keyIndex[1]  ; uartBaudRateGenerator:inst|keyIndex[5]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.832      ;
; 0.680  ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[6]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.832      ;
; 0.682  ; clockDivider:inst1|keyIndex[2]          ; clockDivider:inst1|keyIndex[8]          ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.834      ;
; 0.682  ; uartBaudRateGenerator:inst|keyIndex[6]  ; uartBaudRateGenerator:inst|keyIndex[6]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.834      ;
; 0.683  ; uartBaudRateGenerator:inst|keyIndex[5]  ; uartBaudRateGenerator:inst|keyIndex[0]  ; master_clock                      ; master_clock ; 0.000        ; 0.000      ; 0.835      ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sevenSegmentDriver:inst5|digitIndex[0]'                                                                                                                                                                 ;
+--------+----------------------------------------+----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.377 ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 2.057      ; 0.821      ;
; -1.262 ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[3] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 1.988      ; 0.867      ;
; -1.119 ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[1] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 2.058      ; 1.080      ;
; -1.003 ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[2] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 2.057      ; 1.195      ;
; -0.877 ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 2.057      ; 0.821      ;
; -0.762 ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[3] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 1.988      ; 0.867      ;
; -0.619 ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[1] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 2.058      ; 1.080      ;
; -0.503 ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|currentDigitData[2] ; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 2.057      ; 1.195      ;
; -0.460 ; sevenSegmentDriver:inst5|digitIndex[2] ; sevenSegmentDriver:inst5|currentDigitData[3] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 1.218      ; 0.758      ;
; -0.418 ; sevenSegmentDriver:inst5|digitIndex[2] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 1.288      ; 0.870      ;
; -0.417 ; sevenSegmentDriver:inst5|digitIndex[2] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 1.287      ; 0.870      ;
; -0.417 ; sevenSegmentDriver:inst5|digitIndex[2] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 1.287      ; 0.870      ;
; -0.329 ; sevenSegmentDriver:inst5|digitIndex[1] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 1.287      ; 0.958      ;
; -0.312 ; sevenSegmentDriver:inst5|digitIndex[1] ; sevenSegmentDriver:inst5|currentDigitData[3] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 1.218      ; 0.906      ;
; -0.310 ; sevenSegmentDriver:inst5|digitIndex[1] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 1.287      ; 0.977      ;
; -0.278 ; sevenSegmentDriver:inst5|digitIndex[1] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 0.000        ; 1.288      ; 1.010      ;
; 0.641  ; sevenSegmentDriver:inst5|digit2data[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 0.516      ; 0.657      ;
; 0.642  ; sevenSegmentDriver:inst5|digit5data[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 0.517      ; 0.659      ;
; 0.709  ; sevenSegmentDriver:inst5|digit5data[0] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 0.517      ; 0.726      ;
; 0.722  ; sevenSegmentDriver:inst5|digit4data[1] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 0.517      ; 0.739      ;
; 0.778  ; sevenSegmentDriver:inst5|digit1data[3] ; sevenSegmentDriver:inst5|currentDigitData[3] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 0.448      ; 0.726      ;
; 0.808  ; sevenSegmentDriver:inst5|digit3data[3] ; sevenSegmentDriver:inst5|currentDigitData[3] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 0.448      ; 0.756      ;
; 0.810  ; sevenSegmentDriver:inst5|digit1data[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 0.516      ; 0.826      ;
; 0.836  ; sevenSegmentDriver:inst5|digit5data[0] ; sevenSegmentDriver:inst5|currentDigitData[3] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 0.448      ; 0.784      ;
; 0.847  ; sevenSegmentDriver:inst5|digit3data[2] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 0.515      ; 0.862      ;
; 0.856  ; sevenSegmentDriver:inst5|digit1data[2] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 0.516      ; 0.872      ;
; 0.866  ; sevenSegmentDriver:inst5|digit4data[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 0.515      ; 0.881      ;
; 0.882  ; sevenSegmentDriver:inst5|digit2data[2] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 0.516      ; 0.898      ;
; 0.885  ; sevenSegmentDriver:inst5|digit1data[1] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 0.517      ; 0.902      ;
; 0.908  ; sevenSegmentDriver:inst5|digit4data[2] ; sevenSegmentDriver:inst5|currentDigitData[2] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 0.515      ; 0.923      ;
; 0.946  ; sevenSegmentDriver:inst5|digit3data[1] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 0.516      ; 0.962      ;
; 0.959  ; sevenSegmentDriver:inst5|digit3data[0] ; sevenSegmentDriver:inst5|currentDigitData[0] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 0.516      ; 0.975      ;
; 1.034  ; sevenSegmentDriver:inst5|digit2data[1] ; sevenSegmentDriver:inst5|currentDigitData[1] ; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; -0.500       ; 0.517      ; 1.051      ;
+--------+----------------------------------------+----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'uartBaudRateGenerator:inst|clkOut'                                                                                                                                           ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|extFifoRdOut      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartSending       ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_uart:inst3|uartBitIndex[0]   ; midi_uart:inst3|uartBitIndex[0]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_uart:inst3|uartBitIndex[3]   ; midi_uart:inst3|uartBitIndex[3]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_uart:inst3|uartBitIndex[1]   ; midi_uart:inst3|uartBitIndex[1]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_uart:inst3|uartBitIndex[2]   ; midi_uart:inst3|uartBitIndex[2]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_uart:inst3|uartByteIndex[1]  ; midi_uart:inst3|uartByteIndex[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_uart:inst3|uartByteIndex[0]  ; midi_uart:inst3|uartByteIndex[0]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_uart:inst3|uartTxReg[7]      ; midi_uart:inst3|uartTxReg[7]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_uart:inst3|midiUartTxReg[7]  ; midi_uart:inst3|midiUartTxReg[7]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_uart:inst3|uartTxOut         ; midi_uart:inst3|uartTxOut         ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; midi_uart:inst3|uartTxReg[6]      ; midi_uart:inst3|uartTxReg[5]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; midi_uart:inst3|midiUartTxReg[3]  ; midi_uart:inst3|midiUartTxReg[4]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; midi_uart:inst3|uartBuffert[1][1] ; midi_uart:inst3|midiUartTxReg[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.393      ;
; 0.248 ; midi_uart:inst3|uartBuffert[1][2] ; midi_uart:inst3|midiUartTxReg[2]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; midi_uart:inst3|uartBuffert[1][0] ; midi_uart:inst3|midiUartTxReg[0]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.400      ;
; 0.323 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartBuffert[1][6] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.475      ;
; 0.327 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartBuffert[1][4] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartBuffert[1][5] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.481      ;
; 0.361 ; midi_uart:inst3|uartByteIndex[1]  ; midi_uart:inst3|uartByteIndex[0]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; midi_uart:inst3|midiUartTxReg[1]  ; midi_uart:inst3|midiUartTxReg[2]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; midi_uart:inst3|uartBuffert[1][1] ; midi_uart:inst3|uartTxReg[1]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; midi_uart:inst3|uartTxReg[7]      ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; midi_uart:inst3|uartByteIndex[0]  ; midi_uart:inst3|uartByteIndex[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; midi_uart:inst3|midiUartTxReg[2]  ; midi_uart:inst3|midiUartTxReg[3]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; midi_uart:inst3|midiUartTxReg[4]  ; midi_uart:inst3|midiUartTxReg[5]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; midi_uart:inst3|midiUartTxReg[0]  ; midi_uart:inst3|midiUartTxReg[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; midi_uart:inst3|uartTxReg[4]      ; midi_uart:inst3|uartTxReg[3]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; midi_uart:inst3|uartBuffert[1][2] ; midi_uart:inst3|uartTxReg[2]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; midi_uart:inst3|uartBuffert[1][0] ; midi_uart:inst3|uartTxReg[0]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; midi_uart:inst3|uartBuffert[1][3] ; midi_uart:inst3|midiUartTxReg[3]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; midi_uart:inst3|uartBuffert[1][3] ; midi_uart:inst3|uartTxReg[3]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.525      ;
; 0.377 ; midi_uart:inst3|uartTxReg[3]      ; midi_uart:inst3|uartTxReg[2]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; midi_uart:inst3|uartTxReg[2]      ; midi_uart:inst3|uartTxReg[1]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; midi_uart:inst3|uartTxReg[1]      ; midi_uart:inst3|uartTxReg[0]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.532      ;
; 0.400 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|extFifoRdOut      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.552      ;
; 0.439 ; midi_uart:inst3|uartBuffert[1][5] ; midi_uart:inst3|uartTxReg[5]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.001      ; 0.592      ;
; 0.449 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartByteIndex[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.005     ; 0.596      ;
; 0.450 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartByteIndex[0]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.005     ; 0.597      ;
; 0.451 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartTxReg[7]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.001      ; 0.604      ;
; 0.460 ; midi_uart:inst3|uartBuffert[1][6] ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.001      ; 0.613      ;
; 0.461 ; midi_uart:inst3|uartBuffert[1][6] ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.001      ; 0.614      ;
; 0.471 ; midi_uart:inst3|midiUartTxOut     ; midi_uart:inst3|midiUartTxOut     ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.623      ;
; 0.480 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartBuffert[1][6] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.632      ;
; 0.482 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartBuffert[1][4] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.634      ;
; 0.484 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartBuffert[1][5] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.636      ;
; 0.497 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartBuffert[1][3] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.003     ; 0.646      ;
; 0.498 ; midi_uart:inst3|uartBuffert[1][5] ; midi_uart:inst3|midiUartTxReg[5]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.003     ; 0.647      ;
; 0.503 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartSending       ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.655      ;
; 0.525 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartBitIndex[1]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.002     ; 0.675      ;
; 0.525 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartBitIndex[2]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.002     ; 0.675      ;
; 0.526 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartBitIndex[3]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.002     ; 0.676      ;
; 0.541 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.001      ; 0.694      ;
; 0.542 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.001      ; 0.695      ;
; 0.551 ; midi_uart:inst3|uartBitIndex[0]   ; midi_uart:inst3|uartBitIndex[1]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.703      ;
; 0.559 ; midi_uart:inst3|uartTxReg[5]      ; midi_uart:inst3|uartTxReg[4]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.004     ; 0.707      ;
; 0.559 ; midi_uart:inst3|midiUartTxReg[5]  ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.004      ; 0.715      ;
; 0.559 ; midi_uart:inst3|uartBuffert[1][4] ; midi_uart:inst3|uartTxReg[4]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.003     ; 0.708      ;
; 0.560 ; midi_uart:inst3|uartBuffert[1][4] ; midi_uart:inst3|midiUartTxReg[4]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.003     ; 0.709      ;
; 0.575 ; midi_uart:inst3|uartBuffert[0][5] ; midi_uart:inst3|uartBuffert[1][5] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.010     ; 0.717      ;
; 0.576 ; midi_uart:inst3|uartBuffert[0][6] ; midi_uart:inst3|uartBuffert[1][6] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.010     ; 0.718      ;
; 0.578 ; midi_uart:inst3|uartBuffert[0][4] ; midi_uart:inst3|uartBuffert[1][4] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.010     ; 0.720      ;
; 0.579 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartBuffert[1][1] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.003     ; 0.728      ;
; 0.581 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartBuffert[1][3] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.003     ; 0.730      ;
; 0.583 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartBuffert[1][0] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.003     ; 0.732      ;
; 0.583 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|midiUartTxReg[0]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.003     ; 0.732      ;
; 0.584 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartBuffert[1][2] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.003     ; 0.733      ;
; 0.595 ; midi_uart:inst3|midiUartTxReg[7]  ; midi_uart:inst3|midiUartTxOut     ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.002      ; 0.749      ;
; 0.596 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|midiUartTxOut     ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.748      ;
; 0.614 ; midi_uart:inst3|uartTxReg[0]      ; midi_uart:inst3|uartTxOut         ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.002     ; 0.764      ;
; 0.618 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|midiUartTxReg[6]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.001      ; 0.771      ;
; 0.619 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartTxReg[6]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.001      ; 0.772      ;
; 0.620 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartByteIndex[1]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.005     ; 0.767      ;
; 0.621 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartByteIndex[0]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.005     ; 0.768      ;
; 0.624 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|midiUartTxReg[7]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.002     ; 0.774      ;
; 0.625 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartBuffert[1][0] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.003     ; 0.774      ;
; 0.626 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartBuffert[1][1] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.003     ; 0.775      ;
; 0.636 ; midi_uart:inst3|uartBitIndex[2]   ; midi_uart:inst3|uartTxReg[0]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 0.787      ;
; 0.637 ; midi_uart:inst3|uartBitIndex[2]   ; midi_uart:inst3|uartTxReg[2]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 0.788      ;
; 0.638 ; midi_uart:inst3|uartBitIndex[1]   ; midi_uart:inst3|uartBitIndex[3]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.790      ;
; 0.639 ; midi_uart:inst3|uartBitIndex[2]   ; midi_uart:inst3|uartTxReg[3]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 0.790      ;
; 0.644 ; midi_uart:inst3|uartBitIndex[2]   ; midi_uart:inst3|uartTxReg[1]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 0.795      ;
; 0.644 ; midi_uart:inst3|uartBitIndex[2]   ; midi_uart:inst3|midiUartTxReg[3]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 0.795      ;
; 0.644 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartBitIndex[1]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.002     ; 0.794      ;
; 0.644 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartBitIndex[2]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.002     ; 0.794      ;
; 0.644 ; midi_uart:inst3|uartBitIndex[2]   ; midi_uart:inst3|uartTxReg[4]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 0.795      ;
; 0.645 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartBitIndex[3]   ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.002     ; 0.795      ;
; 0.657 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|uartTxReg[7]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.001      ; 0.810      ;
; 0.660 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|midiUartTxReg[5]  ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.003     ; 0.809      ;
; 0.662 ; midi_uart:inst3|uartBitIndex[0]   ; midi_uart:inst3|uartSending       ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.002      ; 0.816      ;
; 0.667 ; midi_uart:inst3|uartBuffert[0][1] ; midi_uart:inst3|uartBuffert[1][1] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.013     ; 0.806      ;
; 0.668 ; midi_uart:inst3|uartSending       ; midi_uart:inst3|uartTxReg[5]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.001      ; 0.821      ;
; 0.669 ; midi_uart:inst3|uartBuffert[0][0] ; midi_uart:inst3|uartBuffert[1][0] ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.013     ; 0.808      ;
; 0.673 ; midi_uart:inst3|extFifoRdOut      ; midi_uart:inst3|midiUartTxOut     ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.000      ; 0.825      ;
; 0.674 ; midi_uart:inst3|uartBitIndex[1]   ; midi_uart:inst3|uartTxReg[0]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 0.825      ;
; 0.675 ; midi_uart:inst3|uartBitIndex[3]   ; midi_uart:inst3|uartTxReg[0]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 0.826      ;
; 0.675 ; midi_uart:inst3|uartBitIndex[1]   ; midi_uart:inst3|uartTxReg[2]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 0.826      ;
; 0.676 ; midi_uart:inst3|uartBitIndex[3]   ; midi_uart:inst3|uartTxReg[2]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 0.827      ;
; 0.677 ; midi_uart:inst3|uartBitIndex[2]   ; midi_uart:inst3|midiUartTxOut     ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; 0.002      ; 0.831      ;
; 0.677 ; midi_uart:inst3|uartBitIndex[1]   ; midi_uart:inst3|uartTxReg[3]      ; uartBaudRateGenerator:inst|clkOut ; uartBaudRateGenerator:inst|clkOut ; 0.000        ; -0.001     ; 0.828      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clockDivider:inst1|clkOut'                                                                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                                                                                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.368 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.034      ; 1.401      ;
; -0.368 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.034      ; 1.401      ;
; -0.368 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.034      ; 1.401      ;
; -0.368 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.034      ; 1.401      ;
; -0.368 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.034      ; 1.401      ;
; -0.368 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.034      ; 1.401      ;
; -0.368 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; 0.034      ; 1.401      ;
; -0.289 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|seqState                                                                                              ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.001     ; 0.820      ;
; -0.289 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|par2serLatchOut                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; -0.001     ; 0.820      ;
; -0.272 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4                                    ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 0.804      ;
; -0.272 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[6]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 0.804      ;
; -0.272 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 0.804      ;
; -0.272 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 0.804      ;
; -0.272 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 0.804      ;
; -0.272 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 0.804      ;
; -0.272 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 0.804      ;
; -0.272 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 0.804      ;
; -0.212 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[0]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 0.744      ;
; -0.212 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[1]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 0.744      ;
; -0.212 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[2]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 0.744      ;
; -0.212 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[3]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 0.744      ;
; -0.212 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[4]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 0.744      ;
; -0.212 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[5]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 0.744      ;
; -0.212 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[6]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.500        ; 0.000      ; 0.744      ;
; 0.211  ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|par2serClkOut                                                                                         ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.001     ; 0.820      ;
; 0.211  ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|extFifoWr                                                                                             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 1.000        ; -0.001     ; 0.820      ;
+--------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clockDivider:inst1|clkOut'                                                                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                                                                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.669 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|par2serClkOut                                                                                         ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|extFifoWr                                                                                             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.000        ; -0.001     ; 0.820      ;
; 1.092 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[0]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 0.744      ;
; 1.092 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[1]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 0.744      ;
; 1.092 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[2]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 0.744      ;
; 1.092 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[3]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 0.744      ;
; 1.092 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[4]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 0.744      ;
; 1.092 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[5]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 0.744      ;
; 1.092 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|keyIndex[6]                                                                                           ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 0.744      ;
; 1.152 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4                                    ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 0.804      ;
; 1.152 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[6]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 0.804      ;
; 1.152 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 0.804      ;
; 1.152 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 0.804      ;
; 1.152 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 0.804      ;
; 1.152 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 0.804      ;
; 1.152 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 0.804      ;
; 1.152 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]             ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; 0.000      ; 0.804      ;
; 1.169 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|seqState                                                                                              ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; -0.001     ; 0.820      ;
; 1.169 ; keyBuffers:inst4|masterReset                                                        ; keyBuffers:inst4|par2serLatchOut                                                                                       ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; -0.500       ; -0.001     ; 0.820      ;
; 1.229 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.000        ; 0.034      ; 1.401      ;
; 1.229 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.000        ; 0.034      ; 1.401      ;
; 1.229 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.000        ; 0.034      ; 1.401      ;
; 1.229 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.000        ; 0.034      ; 1.401      ;
; 1.229 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.000        ; 0.034      ; 1.401      ;
; 1.229 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.000        ; 0.034      ; 1.401      ;
; 1.229 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4 ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6 ; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 0.000        ; 0.034      ; 1.401      ;
+-------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivider:inst1|clkOut'                                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0                    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0                    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1                    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1                    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2                    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2                    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3                    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3                    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4                    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4                    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5                    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5                    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6                    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6                    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|altsyncram_eua1:altsyncram2|ram_block5a6~porta_memory_reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[0]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[1]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[2]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[3]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[4]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[5]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[6]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_a6h:cntr3|pre_hazard[6]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[0]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[1]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[2]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[3]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[4]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[5]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[6]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|cntr_kmf:cntr1|safe_q[6]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:inst1|clkOut ; Fall       ; keyBuffers:inst4|altshift_taps:timerValue_rtl_0|shift_taps_m1n:auto_generated|dffe4                                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'master_clock'                                                                                  ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; master_clock ; Rise       ; master_clock                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|clkOut               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|clkOut               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; clockDivider:inst1|keyIndex[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|clkOut       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|clkOut       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; uartBaudRateGenerator:inst|keyIndex[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|clkOut|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|clkOut|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|keyIndex[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|keyIndex[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|keyIndex[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|keyIndex[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|keyIndex[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|keyIndex[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|keyIndex[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|keyIndex[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|keyIndex[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|keyIndex[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|keyIndex[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|keyIndex[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|keyIndex[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|keyIndex[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|keyIndex[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|keyIndex[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|keyIndex[8]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|keyIndex[8]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst1|keyIndex[9]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst1|keyIndex[9]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|clkOut|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|clkOut|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[7]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[7]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[8]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[8]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; inst|keyIndex[9]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; inst|keyIndex[9]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; master_clock|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; master_clock|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; master_clock~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; master_clock~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clock ; Rise       ; master_clock~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clock ; Rise       ; master_clock~clkctrl|outclk             ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'uartBaudRateGenerator:inst|clkOut'                                                                            ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|extFifoRdOut      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|extFifoRdOut      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxOut     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxOut     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|midiUartTxReg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBitIndex[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBitIndex[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBitIndex[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBitIndex[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBitIndex[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBitIndex[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBitIndex[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBitIndex[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[0][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartBuffert[1][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartByteIndex[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartByteIndex[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartByteIndex[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartByteIndex[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartSending       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartSending       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxOut         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxOut         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; midi_uart:inst3|uartTxReg[7]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|extFifoRdOut|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|extFifoRdOut|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxOut|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxOut|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uartBaudRateGenerator:inst|clkOut ; Rise       ; inst3|midiUartTxReg[7]|clk        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sevenSegmentDriver:inst5|digitIndex[0]'                                                                                      ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                       ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[1]~3clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[1]~3clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[1]~3clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[1]~3clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[1]~3|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[1]~3|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[1]~3|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[1]~3|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[2]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[2]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[3]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|currentDigitData[3]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|digitIndex[0]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; inst5|digitIndex[0]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; sevenSegmentDriver:inst5|currentDigitData[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; sevenSegmentDriver:inst5|currentDigitData[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; sevenSegmentDriver:inst5|currentDigitData[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; sevenSegmentDriver:inst5|currentDigitData[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; sevenSegmentDriver:inst5|currentDigitData[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; sevenSegmentDriver:inst5|currentDigitData[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; sevenSegmentDriver:inst5|currentDigitData[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sevenSegmentDriver:inst5|digitIndex[0] ; Rise       ; sevenSegmentDriver:inst5|currentDigitData[3] ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                             ;
+--------------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port          ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+--------------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; master_clear       ; clockDivider:inst1|clkOut         ; 2.286 ; 2.286 ; Rise       ; clockDivider:inst1|clkOut         ;
; shiftInA           ; clockDivider:inst1|clkOut         ; 2.809 ; 2.809 ; Rise       ; clockDivider:inst1|clkOut         ;
; shiftInB           ; clockDivider:inst1|clkOut         ; 2.677 ; 2.677 ; Rise       ; clockDivider:inst1|clkOut         ;
; shiftInA           ; clockDivider:inst1|clkOut         ; 2.809 ; 2.809 ; Fall       ; clockDivider:inst1|clkOut         ;
; shiftInB           ; clockDivider:inst1|clkOut         ; 2.700 ; 2.700 ; Fall       ; clockDivider:inst1|clkOut         ;
; extFifoDataIn[*]   ; uartBaudRateGenerator:inst|clkOut ; 2.387 ; 2.387 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[0]  ; uartBaudRateGenerator:inst|clkOut ; 2.365 ; 2.365 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[1]  ; uartBaudRateGenerator:inst|clkOut ; 2.351 ; 2.351 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[2]  ; uartBaudRateGenerator:inst|clkOut ; 2.387 ; 2.387 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[3]  ; uartBaudRateGenerator:inst|clkOut ; 2.156 ; 2.156 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[4]  ; uartBaudRateGenerator:inst|clkOut ; 2.167 ; 2.167 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[5]  ; uartBaudRateGenerator:inst|clkOut ; 2.024 ; 2.024 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[6]  ; uartBaudRateGenerator:inst|clkOut ; 2.013 ; 2.013 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[7]  ; uartBaudRateGenerator:inst|clkOut ; 2.226 ; 2.226 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[8]  ; uartBaudRateGenerator:inst|clkOut ; 2.090 ; 2.090 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[9]  ; uartBaudRateGenerator:inst|clkOut ; 2.179 ; 2.179 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[10] ; uartBaudRateGenerator:inst|clkOut ; 2.194 ; 2.194 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[11] ; uartBaudRateGenerator:inst|clkOut ; 1.972 ; 1.972 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[12] ; uartBaudRateGenerator:inst|clkOut ; 2.056 ; 2.056 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[13] ; uartBaudRateGenerator:inst|clkOut ; 2.177 ; 2.177 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[14] ; uartBaudRateGenerator:inst|clkOut ; 2.044 ; 2.044 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
; extFifoEmptyIn     ; uartBaudRateGenerator:inst|clkOut ; 2.265 ; 2.265 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
; master_clear       ; uartBaudRateGenerator:inst|clkOut ; 3.506 ; 3.506 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
; midiChNr[*]        ; uartBaudRateGenerator:inst|clkOut ; 2.530 ; 2.530 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[0]       ; uartBaudRateGenerator:inst|clkOut ; 2.368 ; 2.368 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[1]       ; uartBaudRateGenerator:inst|clkOut ; 2.375 ; 2.375 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[2]       ; uartBaudRateGenerator:inst|clkOut ; 2.480 ; 2.480 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[3]       ; uartBaudRateGenerator:inst|clkOut ; 2.530 ; 2.530 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
+--------------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+--------------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port          ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+--------------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; master_clear       ; clockDivider:inst1|clkOut         ; -2.166 ; -2.166 ; Rise       ; clockDivider:inst1|clkOut         ;
; shiftInA           ; clockDivider:inst1|clkOut         ; -2.420 ; -2.420 ; Rise       ; clockDivider:inst1|clkOut         ;
; shiftInB           ; clockDivider:inst1|clkOut         ; -2.294 ; -2.294 ; Rise       ; clockDivider:inst1|clkOut         ;
; shiftInA           ; clockDivider:inst1|clkOut         ; -2.689 ; -2.689 ; Fall       ; clockDivider:inst1|clkOut         ;
; shiftInB           ; clockDivider:inst1|clkOut         ; -2.580 ; -2.580 ; Fall       ; clockDivider:inst1|clkOut         ;
; extFifoDataIn[*]   ; uartBaudRateGenerator:inst|clkOut ; -1.852 ; -1.852 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[0]  ; uartBaudRateGenerator:inst|clkOut ; -2.245 ; -2.245 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[1]  ; uartBaudRateGenerator:inst|clkOut ; -2.231 ; -2.231 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[2]  ; uartBaudRateGenerator:inst|clkOut ; -2.267 ; -2.267 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[3]  ; uartBaudRateGenerator:inst|clkOut ; -2.036 ; -2.036 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[4]  ; uartBaudRateGenerator:inst|clkOut ; -2.047 ; -2.047 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[5]  ; uartBaudRateGenerator:inst|clkOut ; -1.904 ; -1.904 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[6]  ; uartBaudRateGenerator:inst|clkOut ; -1.893 ; -1.893 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[7]  ; uartBaudRateGenerator:inst|clkOut ; -2.106 ; -2.106 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[8]  ; uartBaudRateGenerator:inst|clkOut ; -1.970 ; -1.970 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[9]  ; uartBaudRateGenerator:inst|clkOut ; -2.059 ; -2.059 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[10] ; uartBaudRateGenerator:inst|clkOut ; -2.074 ; -2.074 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[11] ; uartBaudRateGenerator:inst|clkOut ; -1.852 ; -1.852 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[12] ; uartBaudRateGenerator:inst|clkOut ; -1.936 ; -1.936 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[13] ; uartBaudRateGenerator:inst|clkOut ; -2.057 ; -2.057 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[14] ; uartBaudRateGenerator:inst|clkOut ; -1.923 ; -1.923 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
; extFifoEmptyIn     ; uartBaudRateGenerator:inst|clkOut ; -2.145 ; -2.145 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
; master_clear       ; uartBaudRateGenerator:inst|clkOut ; -2.354 ; -2.354 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
; midiChNr[*]        ; uartBaudRateGenerator:inst|clkOut ; -2.205 ; -2.205 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[0]       ; uartBaudRateGenerator:inst|clkOut ; -2.205 ; -2.205 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[1]       ; uartBaudRateGenerator:inst|clkOut ; -2.255 ; -2.255 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[2]       ; uartBaudRateGenerator:inst|clkOut ; -2.359 ; -2.359 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[3]       ; uartBaudRateGenerator:inst|clkOut ; -2.407 ; -2.407 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
+--------------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                              ;
+---------------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port           ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+---------------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; digit1strobe        ; clockDivider:inst1|clkOut              ; 3.575 ; 3.575 ; Rise       ; clockDivider:inst1|clkOut              ;
; digit2strobe        ; clockDivider:inst1|clkOut              ; 3.698 ; 3.698 ; Rise       ; clockDivider:inst1|clkOut              ;
; digit3strobe        ; clockDivider:inst1|clkOut              ; 3.656 ; 3.656 ; Rise       ; clockDivider:inst1|clkOut              ;
; digit4strobe        ; clockDivider:inst1|clkOut              ; 3.654 ; 3.654 ; Rise       ; clockDivider:inst1|clkOut              ;
; digit5strobe        ; clockDivider:inst1|clkOut              ; 3.584 ; 3.584 ; Rise       ; clockDivider:inst1|clkOut              ;
; extFifoWR_          ; clockDivider:inst1|clkOut              ; 3.957 ; 3.957 ; Rise       ; clockDivider:inst1|clkOut              ;
; keyBuffersClock     ; clockDivider:inst1|clkOut              ; 2.389 ;       ; Rise       ; clockDivider:inst1|clkOut              ;
; par2serClkOut       ; clockDivider:inst1|clkOut              ; 4.002 ; 4.002 ; Rise       ; clockDivider:inst1|clkOut              ;
; extFifoDataOut[*]   ; clockDivider:inst1|clkOut              ; 4.360 ; 4.360 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[0]  ; clockDivider:inst1|clkOut              ; 4.099 ; 4.099 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[1]  ; clockDivider:inst1|clkOut              ; 4.360 ; 4.360 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[2]  ; clockDivider:inst1|clkOut              ; 4.126 ; 4.126 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[3]  ; clockDivider:inst1|clkOut              ; 4.218 ; 4.218 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[4]  ; clockDivider:inst1|clkOut              ; 4.205 ; 4.205 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[5]  ; clockDivider:inst1|clkOut              ; 4.089 ; 4.089 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[6]  ; clockDivider:inst1|clkOut              ; 4.075 ; 4.075 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[7]  ; clockDivider:inst1|clkOut              ; 3.880 ; 3.880 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[8]  ; clockDivider:inst1|clkOut              ; 3.845 ; 3.845 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[9]  ; clockDivider:inst1|clkOut              ; 3.726 ; 3.726 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[10] ; clockDivider:inst1|clkOut              ; 3.736 ; 3.736 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[11] ; clockDivider:inst1|clkOut              ; 4.003 ; 4.003 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[12] ; clockDivider:inst1|clkOut              ; 3.846 ; 3.846 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[13] ; clockDivider:inst1|clkOut              ; 3.931 ; 3.931 ; Fall       ; clockDivider:inst1|clkOut              ;
; keyBuffersClock     ; clockDivider:inst1|clkOut              ;       ; 2.389 ; Fall       ; clockDivider:inst1|clkOut              ;
; par2serLatchOut     ; clockDivider:inst1|clkOut              ; 4.031 ; 4.031 ; Fall       ; clockDivider:inst1|clkOut              ;
; digit1strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 2.608 ;       ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit2strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;       ; 2.762 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit3strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;       ; 2.682 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit4strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 2.718 ;       ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit5strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;       ; 2.607 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digitData[*]        ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.359 ; 5.359 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[0]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.301 ; 5.301 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[1]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.359 ; 5.359 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[2]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.354 ; 5.354 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[3]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.298 ; 5.298 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[4]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.344 ; 5.344 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[5]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.199 ; 5.199 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[6]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.249 ; 5.249 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit1strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;       ; 2.608 ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit2strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 2.762 ;       ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit3strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 2.682 ;       ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit4strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;       ; 2.718 ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit5strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 2.607 ;       ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; extFifoRD_          ; uartBaudRateGenerator:inst|clkOut      ; 3.843 ; 3.843 ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; midiUartTx          ; uartBaudRateGenerator:inst|clkOut      ; 4.375 ; 4.375 ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartClock           ; uartBaudRateGenerator:inst|clkOut      ; 2.449 ;       ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartSending         ; uartBaudRateGenerator:inst|clkOut      ; 4.214 ; 4.214 ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartTx              ; uartBaudRateGenerator:inst|clkOut      ; 4.290 ; 4.290 ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartClock           ; uartBaudRateGenerator:inst|clkOut      ;       ; 2.449 ; Fall       ; uartBaudRateGenerator:inst|clkOut      ;
+---------------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                      ;
+---------------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port           ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+---------------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; digit1strobe        ; clockDivider:inst1|clkOut              ; 3.476 ; 3.476 ; Rise       ; clockDivider:inst1|clkOut              ;
; digit2strobe        ; clockDivider:inst1|clkOut              ; 3.595 ; 3.595 ; Rise       ; clockDivider:inst1|clkOut              ;
; digit3strobe        ; clockDivider:inst1|clkOut              ; 3.562 ; 3.562 ; Rise       ; clockDivider:inst1|clkOut              ;
; digit4strobe        ; clockDivider:inst1|clkOut              ; 3.556 ; 3.556 ; Rise       ; clockDivider:inst1|clkOut              ;
; digit5strobe        ; clockDivider:inst1|clkOut              ; 3.482 ; 3.482 ; Rise       ; clockDivider:inst1|clkOut              ;
; extFifoWR_          ; clockDivider:inst1|clkOut              ; 3.957 ; 3.957 ; Rise       ; clockDivider:inst1|clkOut              ;
; keyBuffersClock     ; clockDivider:inst1|clkOut              ; 2.389 ;       ; Rise       ; clockDivider:inst1|clkOut              ;
; par2serClkOut       ; clockDivider:inst1|clkOut              ; 4.002 ; 4.002 ; Rise       ; clockDivider:inst1|clkOut              ;
; extFifoDataOut[*]   ; clockDivider:inst1|clkOut              ; 3.726 ; 3.726 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[0]  ; clockDivider:inst1|clkOut              ; 4.099 ; 4.099 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[1]  ; clockDivider:inst1|clkOut              ; 4.360 ; 4.360 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[2]  ; clockDivider:inst1|clkOut              ; 4.126 ; 4.126 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[3]  ; clockDivider:inst1|clkOut              ; 4.218 ; 4.218 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[4]  ; clockDivider:inst1|clkOut              ; 4.205 ; 4.205 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[5]  ; clockDivider:inst1|clkOut              ; 4.089 ; 4.089 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[6]  ; clockDivider:inst1|clkOut              ; 4.075 ; 4.075 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[7]  ; clockDivider:inst1|clkOut              ; 3.880 ; 3.880 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[8]  ; clockDivider:inst1|clkOut              ; 3.845 ; 3.845 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[9]  ; clockDivider:inst1|clkOut              ; 3.726 ; 3.726 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[10] ; clockDivider:inst1|clkOut              ; 3.736 ; 3.736 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[11] ; clockDivider:inst1|clkOut              ; 4.003 ; 4.003 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[12] ; clockDivider:inst1|clkOut              ; 3.846 ; 3.846 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[13] ; clockDivider:inst1|clkOut              ; 3.931 ; 3.931 ; Fall       ; clockDivider:inst1|clkOut              ;
; keyBuffersClock     ; clockDivider:inst1|clkOut              ;       ; 2.389 ; Fall       ; clockDivider:inst1|clkOut              ;
; par2serLatchOut     ; clockDivider:inst1|clkOut              ; 4.031 ; 4.031 ; Fall       ; clockDivider:inst1|clkOut              ;
; digit1strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 2.608 ;       ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit2strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;       ; 2.762 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit3strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;       ; 2.682 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit4strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 2.718 ;       ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit5strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;       ; 2.607 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digitData[*]        ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.035 ; 5.035 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[0]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.144 ; 5.144 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[1]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.202 ; 5.202 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[2]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.189 ; 5.189 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[3]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.138 ; 5.138 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[4]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.177 ; 5.177 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[5]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.035 ; 5.035 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[6]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.090 ; 5.090 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit1strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;       ; 2.608 ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit2strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 2.762 ;       ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit3strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 2.682 ;       ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit4strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;       ; 2.718 ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit5strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 2.607 ;       ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; extFifoRD_          ; uartBaudRateGenerator:inst|clkOut      ; 3.843 ; 3.843 ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; midiUartTx          ; uartBaudRateGenerator:inst|clkOut      ; 4.375 ; 4.375 ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartClock           ; uartBaudRateGenerator:inst|clkOut      ; 2.449 ;       ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartSending         ; uartBaudRateGenerator:inst|clkOut      ; 4.214 ; 4.214 ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartTx              ; uartBaudRateGenerator:inst|clkOut      ; 4.290 ; 4.290 ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartClock           ; uartBaudRateGenerator:inst|clkOut      ;       ; 2.449 ; Fall       ; uartBaudRateGenerator:inst|clkOut      ;
+---------------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------------+-------+----+----+-------+
; Input Port ; Output Port        ; RR    ; RF ; FR ; FF    ;
+------------+--------------------+-------+----+----+-------+
; shiftInA   ; extFifoDataOut[14] ; 6.037 ;    ;    ; 6.037 ;
; shiftInB   ; extFifoDataOut[14] ; 5.928 ;    ;    ; 5.928 ;
+------------+--------------------+-------+----+----+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------------+-------+----+----+-------+
; Input Port ; Output Port        ; RR    ; RF ; FR ; FF    ;
+------------+--------------------+-------+----+----+-------+
; shiftInA   ; extFifoDataOut[14] ; 6.037 ;    ;    ; 6.037 ;
; shiftInB   ; extFifoDataOut[14] ; 5.928 ;    ;    ; 5.928 ;
+------------+--------------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+-----------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                   ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                        ; -3.959   ; -3.309  ; -2.379   ; 0.669   ; -2.567              ;
;  clockDivider:inst1|clkOut              ; -3.188   ; -3.309  ; -2.379   ; 0.669   ; -2.567              ;
;  master_clock                           ; -2.466   ; -2.645  ; N/A      ; N/A     ; -1.941              ;
;  sevenSegmentDriver:inst5|digitIndex[0] ; -2.064   ; -3.290  ; N/A      ; N/A     ; 0.500               ;
;  uartBaudRateGenerator:inst|clkOut      ; -3.959   ; 0.215   ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS                         ; -349.223 ; -20.973 ; -39.472  ; 0.0     ; -352.291            ;
;  clockDivider:inst1|clkOut              ; -179.763 ; -4.854  ; -39.472  ; 0.000   ; -256.858            ;
;  master_clock                           ; -38.268  ; -5.263  ; N/A      ; N/A     ; -36.073             ;
;  sevenSegmentDriver:inst5|digitIndex[0] ; -7.015   ; -10.856 ; N/A      ; N/A     ; 0.000               ;
;  uartBaudRateGenerator:inst|clkOut      ; -124.177 ; 0.000   ; N/A      ; N/A     ; -59.360             ;
+-----------------------------------------+----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                             ;
+--------------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port          ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+--------------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; master_clear       ; clockDivider:inst1|clkOut         ; 4.552 ; 4.552 ; Rise       ; clockDivider:inst1|clkOut         ;
; shiftInA           ; clockDivider:inst1|clkOut         ; 6.325 ; 6.325 ; Rise       ; clockDivider:inst1|clkOut         ;
; shiftInB           ; clockDivider:inst1|clkOut         ; 5.945 ; 5.945 ; Rise       ; clockDivider:inst1|clkOut         ;
; shiftInA           ; clockDivider:inst1|clkOut         ; 6.206 ; 6.206 ; Fall       ; clockDivider:inst1|clkOut         ;
; shiftInB           ; clockDivider:inst1|clkOut         ; 5.821 ; 5.821 ; Fall       ; clockDivider:inst1|clkOut         ;
; extFifoDataIn[*]   ; uartBaudRateGenerator:inst|clkOut ; 5.007 ; 5.007 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[0]  ; uartBaudRateGenerator:inst|clkOut ; 4.851 ; 4.851 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[1]  ; uartBaudRateGenerator:inst|clkOut ; 5.007 ; 5.007 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[2]  ; uartBaudRateGenerator:inst|clkOut ; 4.891 ; 4.891 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[3]  ; uartBaudRateGenerator:inst|clkOut ; 4.635 ; 4.635 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[4]  ; uartBaudRateGenerator:inst|clkOut ; 4.644 ; 4.644 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[5]  ; uartBaudRateGenerator:inst|clkOut ; 4.243 ; 4.243 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[6]  ; uartBaudRateGenerator:inst|clkOut ; 3.869 ; 3.869 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[7]  ; uartBaudRateGenerator:inst|clkOut ; 4.829 ; 4.829 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[8]  ; uartBaudRateGenerator:inst|clkOut ; 4.448 ; 4.448 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[9]  ; uartBaudRateGenerator:inst|clkOut ; 4.739 ; 4.739 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[10] ; uartBaudRateGenerator:inst|clkOut ; 4.762 ; 4.762 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[11] ; uartBaudRateGenerator:inst|clkOut ; 4.036 ; 4.036 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[12] ; uartBaudRateGenerator:inst|clkOut ; 4.370 ; 4.370 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[13] ; uartBaudRateGenerator:inst|clkOut ; 4.736 ; 4.736 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[14] ; uartBaudRateGenerator:inst|clkOut ; 4.083 ; 4.083 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
; extFifoEmptyIn     ; uartBaudRateGenerator:inst|clkOut ; 4.657 ; 4.657 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
; master_clear       ; uartBaudRateGenerator:inst|clkOut ; 8.566 ; 8.566 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
; midiChNr[*]        ; uartBaudRateGenerator:inst|clkOut ; 5.273 ; 5.273 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[0]       ; uartBaudRateGenerator:inst|clkOut ; 5.058 ; 5.058 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[1]       ; uartBaudRateGenerator:inst|clkOut ; 4.805 ; 4.805 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[2]       ; uartBaudRateGenerator:inst|clkOut ; 5.108 ; 5.108 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[3]       ; uartBaudRateGenerator:inst|clkOut ; 5.273 ; 5.273 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
+--------------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+--------------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port          ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+--------------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; master_clear       ; clockDivider:inst1|clkOut         ; -2.166 ; -2.166 ; Rise       ; clockDivider:inst1|clkOut         ;
; shiftInA           ; clockDivider:inst1|clkOut         ; -2.420 ; -2.420 ; Rise       ; clockDivider:inst1|clkOut         ;
; shiftInB           ; clockDivider:inst1|clkOut         ; -2.294 ; -2.294 ; Rise       ; clockDivider:inst1|clkOut         ;
; shiftInA           ; clockDivider:inst1|clkOut         ; -2.689 ; -2.689 ; Fall       ; clockDivider:inst1|clkOut         ;
; shiftInB           ; clockDivider:inst1|clkOut         ; -2.580 ; -2.580 ; Fall       ; clockDivider:inst1|clkOut         ;
; extFifoDataIn[*]   ; uartBaudRateGenerator:inst|clkOut ; -1.852 ; -1.852 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[0]  ; uartBaudRateGenerator:inst|clkOut ; -2.245 ; -2.245 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[1]  ; uartBaudRateGenerator:inst|clkOut ; -2.231 ; -2.231 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[2]  ; uartBaudRateGenerator:inst|clkOut ; -2.267 ; -2.267 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[3]  ; uartBaudRateGenerator:inst|clkOut ; -2.036 ; -2.036 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[4]  ; uartBaudRateGenerator:inst|clkOut ; -2.047 ; -2.047 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[5]  ; uartBaudRateGenerator:inst|clkOut ; -1.904 ; -1.904 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[6]  ; uartBaudRateGenerator:inst|clkOut ; -1.893 ; -1.893 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[7]  ; uartBaudRateGenerator:inst|clkOut ; -2.106 ; -2.106 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[8]  ; uartBaudRateGenerator:inst|clkOut ; -1.970 ; -1.970 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[9]  ; uartBaudRateGenerator:inst|clkOut ; -2.059 ; -2.059 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[10] ; uartBaudRateGenerator:inst|clkOut ; -2.074 ; -2.074 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[11] ; uartBaudRateGenerator:inst|clkOut ; -1.852 ; -1.852 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[12] ; uartBaudRateGenerator:inst|clkOut ; -1.936 ; -1.936 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[13] ; uartBaudRateGenerator:inst|clkOut ; -2.057 ; -2.057 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  extFifoDataIn[14] ; uartBaudRateGenerator:inst|clkOut ; -1.923 ; -1.923 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
; extFifoEmptyIn     ; uartBaudRateGenerator:inst|clkOut ; -2.145 ; -2.145 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
; master_clear       ; uartBaudRateGenerator:inst|clkOut ; -2.354 ; -2.354 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
; midiChNr[*]        ; uartBaudRateGenerator:inst|clkOut ; -2.205 ; -2.205 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[0]       ; uartBaudRateGenerator:inst|clkOut ; -2.205 ; -2.205 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[1]       ; uartBaudRateGenerator:inst|clkOut ; -2.255 ; -2.255 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[2]       ; uartBaudRateGenerator:inst|clkOut ; -2.359 ; -2.359 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
;  midiChNr[3]       ; uartBaudRateGenerator:inst|clkOut ; -2.407 ; -2.407 ; Rise       ; uartBaudRateGenerator:inst|clkOut ;
+--------------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+---------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port           ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+---------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; digit1strobe        ; clockDivider:inst1|clkOut              ; 8.765  ; 8.765  ; Rise       ; clockDivider:inst1|clkOut              ;
; digit2strobe        ; clockDivider:inst1|clkOut              ; 9.157  ; 9.157  ; Rise       ; clockDivider:inst1|clkOut              ;
; digit3strobe        ; clockDivider:inst1|clkOut              ; 9.100  ; 9.100  ; Rise       ; clockDivider:inst1|clkOut              ;
; digit4strobe        ; clockDivider:inst1|clkOut              ; 9.098  ; 9.098  ; Rise       ; clockDivider:inst1|clkOut              ;
; digit5strobe        ; clockDivider:inst1|clkOut              ; 8.954  ; 8.954  ; Rise       ; clockDivider:inst1|clkOut              ;
; extFifoWR_          ; clockDivider:inst1|clkOut              ; 9.197  ; 9.197  ; Rise       ; clockDivider:inst1|clkOut              ;
; keyBuffersClock     ; clockDivider:inst1|clkOut              ; 5.684  ;        ; Rise       ; clockDivider:inst1|clkOut              ;
; par2serClkOut       ; clockDivider:inst1|clkOut              ; 9.479  ; 9.479  ; Rise       ; clockDivider:inst1|clkOut              ;
; extFifoDataOut[*]   ; clockDivider:inst1|clkOut              ; 10.390 ; 10.390 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[0]  ; clockDivider:inst1|clkOut              ; 9.586  ; 9.586  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[1]  ; clockDivider:inst1|clkOut              ; 10.390 ; 10.390 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[2]  ; clockDivider:inst1|clkOut              ; 9.498  ; 9.498  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[3]  ; clockDivider:inst1|clkOut              ; 9.989  ; 9.989  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[4]  ; clockDivider:inst1|clkOut              ; 9.946  ; 9.946  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[5]  ; clockDivider:inst1|clkOut              ; 9.592  ; 9.592  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[6]  ; clockDivider:inst1|clkOut              ; 9.560  ; 9.560  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[7]  ; clockDivider:inst1|clkOut              ; 8.895  ; 8.895  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[8]  ; clockDivider:inst1|clkOut              ; 8.645  ; 8.645  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[9]  ; clockDivider:inst1|clkOut              ; 8.446  ; 8.446  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[10] ; clockDivider:inst1|clkOut              ; 8.456  ; 8.456  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[11] ; clockDivider:inst1|clkOut              ; 9.272  ; 9.272  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[12] ; clockDivider:inst1|clkOut              ; 8.832  ; 8.832  ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[13] ; clockDivider:inst1|clkOut              ; 9.144  ; 9.144  ; Fall       ; clockDivider:inst1|clkOut              ;
; keyBuffersClock     ; clockDivider:inst1|clkOut              ;        ; 5.684  ; Fall       ; clockDivider:inst1|clkOut              ;
; par2serLatchOut     ; clockDivider:inst1|clkOut              ; 9.542  ; 9.542  ; Fall       ; clockDivider:inst1|clkOut              ;
; digit1strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 6.297  ;        ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit2strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;        ; 6.692  ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit3strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;        ; 6.622  ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit4strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 6.632  ;        ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit5strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;        ; 6.368  ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digitData[*]        ; sevenSegmentDriver:inst5|digitIndex[0] ; 14.311 ; 14.311 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[0]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 14.124 ; 14.124 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[1]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 14.311 ; 14.311 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[2]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 14.259 ; 14.259 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[3]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 14.103 ; 14.103 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[4]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 14.280 ; 14.280 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[5]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 13.764 ; 13.764 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[6]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 13.942 ; 13.942 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit1strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;        ; 6.297  ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit2strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 6.692  ;        ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit3strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 6.622  ;        ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit4strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;        ; 6.632  ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit5strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 6.368  ;        ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; extFifoRD_          ; uartBaudRateGenerator:inst|clkOut      ; 8.673  ; 8.673  ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; midiUartTx          ; uartBaudRateGenerator:inst|clkOut      ; 10.140 ; 10.140 ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartClock           ; uartBaudRateGenerator:inst|clkOut      ; 6.008  ;        ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartSending         ; uartBaudRateGenerator:inst|clkOut      ; 9.770  ; 9.770  ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartTx              ; uartBaudRateGenerator:inst|clkOut      ; 9.873  ; 9.873  ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartClock           ; uartBaudRateGenerator:inst|clkOut      ;        ; 6.008  ; Fall       ; uartBaudRateGenerator:inst|clkOut      ;
+---------------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                      ;
+---------------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port           ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+---------------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; digit1strobe        ; clockDivider:inst1|clkOut              ; 3.476 ; 3.476 ; Rise       ; clockDivider:inst1|clkOut              ;
; digit2strobe        ; clockDivider:inst1|clkOut              ; 3.595 ; 3.595 ; Rise       ; clockDivider:inst1|clkOut              ;
; digit3strobe        ; clockDivider:inst1|clkOut              ; 3.562 ; 3.562 ; Rise       ; clockDivider:inst1|clkOut              ;
; digit4strobe        ; clockDivider:inst1|clkOut              ; 3.556 ; 3.556 ; Rise       ; clockDivider:inst1|clkOut              ;
; digit5strobe        ; clockDivider:inst1|clkOut              ; 3.482 ; 3.482 ; Rise       ; clockDivider:inst1|clkOut              ;
; extFifoWR_          ; clockDivider:inst1|clkOut              ; 3.957 ; 3.957 ; Rise       ; clockDivider:inst1|clkOut              ;
; keyBuffersClock     ; clockDivider:inst1|clkOut              ; 2.389 ;       ; Rise       ; clockDivider:inst1|clkOut              ;
; par2serClkOut       ; clockDivider:inst1|clkOut              ; 4.002 ; 4.002 ; Rise       ; clockDivider:inst1|clkOut              ;
; extFifoDataOut[*]   ; clockDivider:inst1|clkOut              ; 3.726 ; 3.726 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[0]  ; clockDivider:inst1|clkOut              ; 4.099 ; 4.099 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[1]  ; clockDivider:inst1|clkOut              ; 4.360 ; 4.360 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[2]  ; clockDivider:inst1|clkOut              ; 4.126 ; 4.126 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[3]  ; clockDivider:inst1|clkOut              ; 4.218 ; 4.218 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[4]  ; clockDivider:inst1|clkOut              ; 4.205 ; 4.205 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[5]  ; clockDivider:inst1|clkOut              ; 4.089 ; 4.089 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[6]  ; clockDivider:inst1|clkOut              ; 4.075 ; 4.075 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[7]  ; clockDivider:inst1|clkOut              ; 3.880 ; 3.880 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[8]  ; clockDivider:inst1|clkOut              ; 3.845 ; 3.845 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[9]  ; clockDivider:inst1|clkOut              ; 3.726 ; 3.726 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[10] ; clockDivider:inst1|clkOut              ; 3.736 ; 3.736 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[11] ; clockDivider:inst1|clkOut              ; 4.003 ; 4.003 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[12] ; clockDivider:inst1|clkOut              ; 3.846 ; 3.846 ; Fall       ; clockDivider:inst1|clkOut              ;
;  extFifoDataOut[13] ; clockDivider:inst1|clkOut              ; 3.931 ; 3.931 ; Fall       ; clockDivider:inst1|clkOut              ;
; keyBuffersClock     ; clockDivider:inst1|clkOut              ;       ; 2.389 ; Fall       ; clockDivider:inst1|clkOut              ;
; par2serLatchOut     ; clockDivider:inst1|clkOut              ; 4.031 ; 4.031 ; Fall       ; clockDivider:inst1|clkOut              ;
; digit1strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 2.608 ;       ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit2strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;       ; 2.762 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit3strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;       ; 2.682 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit4strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 2.718 ;       ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit5strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;       ; 2.607 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digitData[*]        ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.035 ; 5.035 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[0]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.144 ; 5.144 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[1]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.202 ; 5.202 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[2]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.189 ; 5.189 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[3]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.138 ; 5.138 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[4]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.177 ; 5.177 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[5]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.035 ; 5.035 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
;  digitData[6]       ; sevenSegmentDriver:inst5|digitIndex[0] ; 5.090 ; 5.090 ; Rise       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit1strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;       ; 2.608 ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit2strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 2.762 ;       ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit3strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 2.682 ;       ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit4strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ;       ; 2.718 ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; digit5strobe        ; sevenSegmentDriver:inst5|digitIndex[0] ; 2.607 ;       ; Fall       ; sevenSegmentDriver:inst5|digitIndex[0] ;
; extFifoRD_          ; uartBaudRateGenerator:inst|clkOut      ; 3.843 ; 3.843 ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; midiUartTx          ; uartBaudRateGenerator:inst|clkOut      ; 4.375 ; 4.375 ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartClock           ; uartBaudRateGenerator:inst|clkOut      ; 2.449 ;       ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartSending         ; uartBaudRateGenerator:inst|clkOut      ; 4.214 ; 4.214 ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartTx              ; uartBaudRateGenerator:inst|clkOut      ; 4.290 ; 4.290 ; Rise       ; uartBaudRateGenerator:inst|clkOut      ;
; uartClock           ; uartBaudRateGenerator:inst|clkOut      ;       ; 2.449 ; Fall       ; uartBaudRateGenerator:inst|clkOut      ;
+---------------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-------------------------------------------------------------+
; Progagation Delay                                           ;
+------------+--------------------+--------+----+----+--------+
; Input Port ; Output Port        ; RR     ; RF ; FR ; FF     ;
+------------+--------------------+--------+----+----+--------+
; shiftInA   ; extFifoDataOut[14] ; 13.278 ;    ;    ; 13.278 ;
; shiftInB   ; extFifoDataOut[14] ; 12.893 ;    ;    ; 12.893 ;
+------------+--------------------+--------+----+----+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+------------+--------------------+-------+----+----+-------+
; Input Port ; Output Port        ; RR    ; RF ; FR ; FF    ;
+------------+--------------------+-------+----+----+-------+
; shiftInA   ; extFifoDataOut[14] ; 6.037 ;    ;    ; 6.037 ;
; shiftInB   ; extFifoDataOut[14] ; 5.928 ;    ;    ; 5.928 ;
+------------+--------------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut              ; 13       ; 93       ; 22       ; 403      ;
; sevenSegmentDriver:inst5|digitIndex[0] ; clockDivider:inst1|clkOut              ; 3        ; 3        ; 0        ; 0        ;
; clockDivider:inst1|clkOut              ; master_clock                           ; 1        ; 1        ; 0        ; 0        ;
; master_clock                           ; master_clock                           ; 234      ; 0        ; 0        ; 0        ;
; uartBaudRateGenerator:inst|clkOut      ; master_clock                           ; 1        ; 1        ; 0        ; 0        ;
; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 10       ; 17       ; 0        ; 0        ;
; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 5        ; 5        ; 0        ; 0        ;
; uartBaudRateGenerator:inst|clkOut      ; uartBaudRateGenerator:inst|clkOut      ; 616      ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clockDivider:inst1|clkOut              ; clockDivider:inst1|clkOut              ; 13       ; 93       ; 22       ; 403      ;
; sevenSegmentDriver:inst5|digitIndex[0] ; clockDivider:inst1|clkOut              ; 3        ; 3        ; 0        ; 0        ;
; clockDivider:inst1|clkOut              ; master_clock                           ; 1        ; 1        ; 0        ; 0        ;
; master_clock                           ; master_clock                           ; 234      ; 0        ; 0        ; 0        ;
; uartBaudRateGenerator:inst|clkOut      ; master_clock                           ; 1        ; 1        ; 0        ; 0        ;
; clockDivider:inst1|clkOut              ; sevenSegmentDriver:inst5|digitIndex[0] ; 10       ; 17       ; 0        ; 0        ;
; sevenSegmentDriver:inst5|digitIndex[0] ; sevenSegmentDriver:inst5|digitIndex[0] ; 5        ; 5        ; 0        ; 0        ;
; uartBaudRateGenerator:inst|clkOut      ; uartBaudRateGenerator:inst|clkOut      ; 616      ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 2        ; 0        ; 17       ; 7        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                 ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clockDivider:inst1|clkOut ; clockDivider:inst1|clkOut ; 2        ; 0        ; 17       ; 7        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 23    ; 23   ;
; Unconstrained Input Port Paths  ; 105   ; 105  ;
; Unconstrained Output Ports      ; 37    ; 37   ;
; Unconstrained Output Port Paths ; 76    ; 76   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Mon Nov 14 04:07:54 2011
Info: Command: quartus_sta Keyboard_velocity -c Keyboard_velocity
Info: qsta_default_script.tcl version: #1
Warning: Ignored assignments for entity "InputStage.bdf" -- entity does not exist in design
    Warning: Assignment for entity set_global_assignment -name EDA_DESIGN_ENTRY_SYNTHESIS_TOOL ViewDraw -entity InputStage.bdf was ignored
    Warning: Assignment for entity set_global_assignment -name EDA_INPUT_GND_NAME GND -entity InputStage.bdf -section_id eda_design_synthesis was ignored
    Warning: Assignment for entity set_global_assignment -name EDA_INPUT_VCC_NAME VDD -entity InputStage.bdf -section_id eda_design_synthesis was ignored
    Warning: Assignment for entity set_global_assignment -name EDA_INPUT_DATA_FORMAT EDIF -entity InputStage.bdf -section_id eda_design_synthesis was ignored
    Warning: Assignment for entity set_global_assignment -name EDA_LMF_FILE vwl_bas.lmf -entity InputStage.bdf -section_id eda_design_synthesis was ignored
    Warning: Assignment for entity set_global_assignment -name EDA_SHOW_LMF_MAPPING_MESSAGES OFF -entity InputStage.bdf -section_id eda_design_synthesis was ignored
    Warning: Assignment for entity set_global_assignment -name EDA_RUN_TOOL_AUTOMATICALLY OFF -entity InputStage.bdf -section_id eda_design_synthesis was ignored
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "inst5|currentDigitData[0]|combout" is a latch
    Warning: Node "inst5|currentDigitData[3]|combout" is a latch
    Warning: Node "inst5|currentDigitData[1]|combout" is a latch
    Warning: Node "inst5|currentDigitData[2]|combout" is a latch
    Warning: Node "inst5|invSegmentOutput|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'Keyboard_velocity.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clockDivider:inst1|clkOut clockDivider:inst1|clkOut
    Info: create_clock -period 1.000 -name master_clock master_clock
    Info: create_clock -period 1.000 -name uartBaudRateGenerator:inst|clkOut uartBaudRateGenerator:inst|clkOut
    Info: create_clock -period 1.000 -name sevenSegmentDriver:inst5|digitIndex[0] sevenSegmentDriver:inst5|digitIndex[0]
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.959
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.959      -124.177 uartBaudRateGenerator:inst|clkOut 
    Info:    -3.188      -179.763 clockDivider:inst1|clkOut 
    Info:    -2.466       -38.268 master_clock 
    Info:    -2.064        -7.015 sevenSegmentDriver:inst5|digitIndex[0] 
Info: Worst-case hold slack is -3.309
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.309        -4.854 clockDivider:inst1|clkOut 
    Info:    -3.290       -10.856 sevenSegmentDriver:inst5|digitIndex[0] 
    Info:    -2.645        -5.263 master_clock 
    Info:     0.499         0.000 uartBaudRateGenerator:inst|clkOut 
Info: Worst-case recovery slack is -2.379
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.379       -39.472 clockDivider:inst1|clkOut 
Info: Worst-case removal slack is 1.584
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.584         0.000 clockDivider:inst1|clkOut 
Info: Worst-case minimum pulse width slack is -2.567
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.567      -256.858 clockDivider:inst1|clkOut 
    Info:    -1.941       -36.073 master_clock 
    Info:    -0.742       -59.360 uartBaudRateGenerator:inst|clkOut 
    Info:     0.500         0.000 sevenSegmentDriver:inst5|digitIndex[0] 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 38 output pins without output pin load capacitance assignment
    Info: Pin "par2serLatchOut" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "par2serClkOut" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "extFifoReset" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "extFifoWR_" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "extFifoRD_" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "uartClock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "uartSending" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "keyBuffersClock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "midiUartTx" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "uartTx" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "digit1strobe" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "digit2strobe" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "digit3strobe" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "digit4strobe" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "digit5strobe" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "digitData[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "digitData[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "digitData[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "digitData[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "digitData[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "digitData[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "digitData[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "digitData[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "extFifoDataOut[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "extFifoDataOut[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "extFifoDataOut[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "extFifoDataOut[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "extFifoDataOut[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "extFifoDataOut[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "extFifoDataOut[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "extFifoDataOut[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "extFifoDataOut[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "extFifoDataOut[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "extFifoDataOut[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "extFifoDataOut[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "extFifoDataOut[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "extFifoDataOut[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "extFifoDataOut[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.460
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.460       -35.908 clockDivider:inst1|clkOut 
    Info:    -0.629       -14.941 uartBaudRateGenerator:inst|clkOut 
    Info:    -0.425        -1.275 sevenSegmentDriver:inst5|digitIndex[0] 
    Info:    -0.205        -0.872 master_clock 
Info: Worst-case hold slack is -1.467
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.467        -2.251 clockDivider:inst1|clkOut 
    Info:    -1.423        -2.818 master_clock 
    Info:    -1.377        -4.761 sevenSegmentDriver:inst5|digitIndex[0] 
    Info:     0.215         0.000 uartBaudRateGenerator:inst|clkOut 
Info: Worst-case recovery slack is -0.368
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.368        -6.814 clockDivider:inst1|clkOut 
Info: Worst-case removal slack is 0.669
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.669         0.000 clockDivider:inst1|clkOut 
Info: Worst-case minimum pulse width slack is -1.627
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.627      -165.890 clockDivider:inst1|clkOut 
    Info:    -1.380       -24.380 master_clock 
    Info:    -0.500       -40.000 uartBaudRateGenerator:inst|clkOut 
    Info:     0.500         0.000 sevenSegmentDriver:inst5|digitIndex[0] 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 19 warnings
    Info: Peak virtual memory: 201 megabytes
    Info: Processing ended: Mon Nov 14 04:07:58 2011
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


