digraph "CFG for '_Z11stdp_kernelPfiiiiS_iiiiS_S_' function" {
	label="CFG for '_Z11stdp_kernelPfiiiiS_iiiiS_S_' function";

	Node0x5d4add0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#abc8fd70",label="{%12:\l  %13 = sdiv i32 %3, -2\l  %14 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %15 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %16 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %17 = tail call i32 @llvm.amdgcn.workgroup.id.z()\l  %18 = mul i32 %14, %8\l  %19 = mul i32 %18, %7\l  %20 = mul nsw i32 %9, %8\l  %21 = mul nsw i32 %20, %15\l  %22 = add i32 %19, %16\l  %23 = mul i32 %22, %9\l  %24 = add i32 %21, %17\l  %25 = add i32 %24, %23\l  %26 = sext i32 %25 to i64\l  %27 = getelementptr inbounds float, float addrspace(1)* %5, i64 %26\l  %28 = load float, float addrspace(1)* %27, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %29 = fcmp contract une float %28, 1.000000e+00\l  br i1 %29, label %161, label %30\l|{<s0>T|<s1>F}}"];
	Node0x5d4add0:s0 -> Node0x5d4e8e0;
	Node0x5d4add0:s1 -> Node0x5d4e970;
	Node0x5d4e970 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#88abfd70",label="{%30:\l30:                                               \l  %31 = mul i32 %15, %2\l  %32 = mul i32 %4, %3\l  %33 = mul i32 %32, %14\l  %34 = mul i32 %33, %1\l  %35 = mul i32 %34, %2\l  %36 = icmp sgt i32 %2, 0\l  br i1 %36, label %37, label %161\l|{<s0>T|<s1>F}}"];
	Node0x5d4e970:s0 -> Node0x5d4d2c0;
	Node0x5d4e970:s1 -> Node0x5d4e8e0;
	Node0x5d4d2c0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#7a9df870",label="{%37:\l37:                                               \l  %38 = mul i32 %18, %2\l  %39 = icmp sgt i32 %3, 0\l  %40 = add i32 %13, %16\l  %41 = icmp slt i32 %4, 1\l  %42 = add i32 %13, %17\l  %43 = and i32 %4, 1\l  %44 = icmp eq i32 %4, 1\l  %45 = and i32 %4, -2\l  %46 = icmp eq i32 %43, 0\l  br label %47\l}"];
	Node0x5d4d2c0 -> Node0x5d4f550;
	Node0x5d4f550 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e3d9d370",label="{%47:\l47:                                               \l  %48 = phi i32 [ 0, %37 ], [ %54, %53 ]\l  %49 = mul nsw i32 %48, %20\l  br i1 %39, label %50, label %53\l|{<s0>T|<s1>F}}"];
	Node0x5d4f550:s0 -> Node0x5d4f810;
	Node0x5d4f550:s1 -> Node0x5d4f640;
	Node0x5d4f810 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d6dce470",label="{%50:\l50:                                               \l  %51 = add i32 %48, %31\l  %52 = mul i32 %51, %3\l  br label %56\l}"];
	Node0x5d4f810 -> Node0x5d4fa70;
	Node0x5d4f640 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e3d9d370",label="{%53:\l53:                                               \l  %54 = add nuw nsw i32 %48, 1\l  %55 = icmp eq i32 %54, %2\l  br i1 %55, label %161, label %47, !llvm.loop !10\l|{<s0>T|<s1>F}}"];
	Node0x5d4f640:s0 -> Node0x5d4e8e0;
	Node0x5d4f640:s1 -> Node0x5d4f550;
	Node0x5d4fa70 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ed836670",label="{%56:\l56:                                               \l  %57 = phi i32 [ 0, %50 ], [ %159, %158 ]\l  %58 = add i32 %40, %57\l  %59 = icmp slt i32 %58, 0\l  %60 = icmp sge i32 %58, %8\l  %61 = select i1 %59, i1 true, i1 %60\l  %62 = select i1 %61, i1 true, i1 %41\l  br i1 %62, label %158, label %63\l|{<s0>T|<s1>F}}"];
	Node0x5d4fa70:s0 -> Node0x5d4fdc0;
	Node0x5d4fa70:s1 -> Node0x5d50240;
	Node0x5d50240 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f5a08170",label="{%63:\l63:                                               \l  %64 = add i32 %52, %57\l  %65 = mul i32 %64, %4\l  %66 = add i32 %58, %38\l  %67 = mul i32 %66, %9\l  br i1 %44, label %129, label %68\l|{<s0>T|<s1>F}}"];
	Node0x5d50240:s0 -> Node0x5d4ed80;
	Node0x5d50240:s1 -> Node0x5d50820;
	Node0x5d50820 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%68:\l68:                                               \l  %69 = phi i32 [ %126, %125 ], [ 0, %63 ]\l  %70 = phi i32 [ %127, %125 ], [ 0, %63 ]\l  %71 = add i32 %65, %69\l  %72 = add i32 %42, %69\l  %73 = icmp sgt i32 %72, -1\l  %74 = icmp slt i32 %72, %9\l  %75 = select i1 %73, i1 %74, i1 false\l  br i1 %75, label %76, label %97\l|{<s0>T|<s1>F}}"];
	Node0x5d50820:s0 -> Node0x5d50f40;
	Node0x5d50820:s1 -> Node0x5d50fd0;
	Node0x5d50f40 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#cc403a70",label="{%76:\l76:                                               \l  %77 = add nsw i32 %71, %35\l  %78 = add i32 %72, %49\l  %79 = add i32 %78, %67\l  %80 = sext i32 %79 to i64\l  %81 = getelementptr inbounds float, float addrspace(1)* %10, i64 %80\l  %82 = load float, float addrspace(1)* %81, align 4, !tbaa !5\l  %83 = sext i32 %71 to i64\l  %84 = getelementptr inbounds float, float addrspace(1)* %0, i64 %83\l  %85 = load float, float addrspace(1)* %84, align 4, !tbaa !5\l  %86 = fsub contract float 1.000000e+00, %85\l  %87 = fmul contract float %85, %86\l  %88 = fcmp contract une float %82, 0.000000e+00\l  %89 = zext i1 %88 to i32\l  %90 = fcmp contract oeq float %82, 0.000000e+00\l  %91 = sext i1 %90 to i32\l  %92 = add nsw i32 %91, %89\l  %93 = sitofp i32 %92 to float\l  %94 = fmul contract float %87, %93\l  %95 = sext i32 %77 to i64\l  %96 = getelementptr inbounds float, float addrspace(1)* %11, i64 %95\l  store float %94, float addrspace(1)* %96, align 4, !tbaa !5\l  br label %97\l}"];
	Node0x5d50f40 -> Node0x5d50fd0;
	Node0x5d50fd0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%97:\l97:                                               \l  %98 = or i32 %69, 1\l  %99 = add i32 %65, %98\l  %100 = add i32 %42, %98\l  %101 = icmp sgt i32 %100, -1\l  %102 = icmp slt i32 %100, %9\l  %103 = select i1 %101, i1 %102, i1 false\l  br i1 %103, label %104, label %125\l|{<s0>T|<s1>F}}"];
	Node0x5d50fd0:s0 -> Node0x5d52640;
	Node0x5d50fd0:s1 -> Node0x5d50990;
	Node0x5d52640 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#cc403a70",label="{%104:\l104:                                              \l  %105 = add nsw i32 %99, %35\l  %106 = add i32 %100, %49\l  %107 = add i32 %106, %67\l  %108 = sext i32 %107 to i64\l  %109 = getelementptr inbounds float, float addrspace(1)* %10, i64 %108\l  %110 = load float, float addrspace(1)* %109, align 4, !tbaa !5\l  %111 = sext i32 %99 to i64\l  %112 = getelementptr inbounds float, float addrspace(1)* %0, i64 %111\l  %113 = load float, float addrspace(1)* %112, align 4, !tbaa !5\l  %114 = fsub contract float 1.000000e+00, %113\l  %115 = fmul contract float %113, %114\l  %116 = fcmp contract une float %110, 0.000000e+00\l  %117 = zext i1 %116 to i32\l  %118 = fcmp contract oeq float %110, 0.000000e+00\l  %119 = sext i1 %118 to i32\l  %120 = add nsw i32 %119, %117\l  %121 = sitofp i32 %120 to float\l  %122 = fmul contract float %115, %121\l  %123 = sext i32 %105 to i64\l  %124 = getelementptr inbounds float, float addrspace(1)* %11, i64 %123\l  store float %122, float addrspace(1)* %124, align 4, !tbaa !5\l  br label %125\l}"];
	Node0x5d52640 -> Node0x5d50990;
	Node0x5d50990 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%125:\l125:                                              \l  %126 = add nuw nsw i32 %69, 2\l  %127 = add i32 %70, 2\l  %128 = icmp eq i32 %127, %45\l  br i1 %128, label %129, label %68, !llvm.loop !12\l|{<s0>T|<s1>F}}"];
	Node0x5d50990:s0 -> Node0x5d4ed80;
	Node0x5d50990:s1 -> Node0x5d50820;
	Node0x5d4ed80 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f5a08170",label="{%129:\l129:                                              \l  %130 = phi i32 [ 0, %63 ], [ %126, %125 ]\l  br i1 %46, label %158, label %131\l|{<s0>T|<s1>F}}"];
	Node0x5d4ed80:s0 -> Node0x5d4fdc0;
	Node0x5d4ed80:s1 -> Node0x5d505f0;
	Node0x5d505f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b59970",label="{%131:\l131:                                              \l  %132 = add i32 %65, %130\l  %133 = add i32 %42, %130\l  %134 = icmp sgt i32 %133, -1\l  %135 = icmp slt i32 %133, %9\l  %136 = select i1 %134, i1 %135, i1 false\l  br i1 %136, label %137, label %158\l|{<s0>T|<s1>F}}"];
	Node0x5d505f0:s0 -> Node0x5d50ad0;
	Node0x5d505f0:s1 -> Node0x5d4fdc0;
	Node0x5d50ad0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f2cab570",label="{%137:\l137:                                              \l  %138 = add nsw i32 %132, %35\l  %139 = add i32 %133, %49\l  %140 = add i32 %139, %67\l  %141 = sext i32 %140 to i64\l  %142 = getelementptr inbounds float, float addrspace(1)* %10, i64 %141\l  %143 = load float, float addrspace(1)* %142, align 4, !tbaa !5\l  %144 = sext i32 %132 to i64\l  %145 = getelementptr inbounds float, float addrspace(1)* %0, i64 %144\l  %146 = load float, float addrspace(1)* %145, align 4, !tbaa !5\l  %147 = fsub contract float 1.000000e+00, %146\l  %148 = fmul contract float %146, %147\l  %149 = fcmp contract une float %143, 0.000000e+00\l  %150 = zext i1 %149 to i32\l  %151 = fcmp contract oeq float %143, 0.000000e+00\l  %152 = sext i1 %151 to i32\l  %153 = add nsw i32 %152, %150\l  %154 = sitofp i32 %153 to float\l  %155 = fmul contract float %148, %154\l  %156 = sext i32 %138 to i64\l  %157 = getelementptr inbounds float, float addrspace(1)* %11, i64 %156\l  store float %155, float addrspace(1)* %157, align 4, !tbaa !5\l  br label %158\l}"];
	Node0x5d50ad0 -> Node0x5d4fdc0;
	Node0x5d4fdc0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ed836670",label="{%158:\l158:                                              \l  %159 = add nuw nsw i32 %57, 1\l  %160 = icmp eq i32 %159, %3\l  br i1 %160, label %53, label %56, !llvm.loop !13\l|{<s0>T|<s1>F}}"];
	Node0x5d4fdc0:s0 -> Node0x5d4f640;
	Node0x5d4fdc0:s1 -> Node0x5d4fa70;
	Node0x5d4e8e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#abc8fd70",label="{%161:\l161:                                              \l  ret void\l}"];
}
