DRM_ERROR,FUNC_0
RB_BLKSZ,VAR_0
RB_BUFSZ,VAR_1
RB_NO_FETCH,VAR_2
RB_NO_UPDATE,VAR_3
RB_RPTR_WR_EN,VAR_4
RB_WPTR_POLL_EN,VAR_5
REG_SET_FIELD,FUNC_1
RREG32,FUNC_2
SRBM_SOFT_RESET__SOFT_RESET_UVD_MASK,VAR_6
UVD_RBC_RB_CNTL,VAR_7
UVD_RBC_RB_CNTL__RB_NO_FETCH_MASK,VAR_8
UVD_SOFT_RESET__CSM_SOFT_RESET_MASK,VAR_9
UVD_SOFT_RESET__CXW_SOFT_RESET_MASK,VAR_10
UVD_SOFT_RESET__LBSI_SOFT_RESET_MASK,VAR_11
UVD_SOFT_RESET__LMI_SOFT_RESET_MASK,VAR_12
UVD_SOFT_RESET__LMI_UMC_SOFT_RESET_MASK,VAR_13
UVD_SOFT_RESET__RBC_SOFT_RESET_MASK,VAR_14
UVD_SOFT_RESET__TAP_SOFT_RESET_MASK,VAR_15
UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK,VAR_16
WREG32,FUNC_3
WREG32_P,FUNC_4
lower_32_bits,FUNC_5
mdelay,FUNC_6
mmSRBM_SOFT_RESET,VAR_17
mmUVD_LMI_CTRL,VAR_18
mmUVD_LMI_CTRL2,VAR_19
mmUVD_LMI_RBC_RB_64BIT_BAR_HIGH,VAR_20
mmUVD_LMI_RBC_RB_64BIT_BAR_LOW,VAR_21
mmUVD_LMI_SWAP_CNTL,VAR_22
mmUVD_MASTINT_EN,VAR_23
mmUVD_MPC_SET_ALU,VAR_24
mmUVD_MPC_SET_MUX,VAR_25
mmUVD_MPC_SET_MUXA0,VAR_26
mmUVD_MPC_SET_MUXA1,VAR_27
mmUVD_MPC_SET_MUXB0,VAR_28
mmUVD_MPC_SET_MUXB1,VAR_29
mmUVD_MP_SWAP_CNTL,VAR_30
mmUVD_POWER_STATUS,VAR_31
mmUVD_RBC_RB_CNTL,VAR_32
mmUVD_RBC_RB_RPTR,VAR_33
mmUVD_RBC_RB_RPTR_ADDR,VAR_34
mmUVD_RBC_RB_WPTR,VAR_35
mmUVD_RBC_RB_WPTR_CNTL,VAR_36
mmUVD_SOFT_RESET,VAR_37
mmUVD_STATUS,VAR_38
mmUVD_VCPU_CNTL,VAR_39
order_base_2,FUNC_7
upper_32_bits,FUNC_8
uvd_v5_0_mc_resume,FUNC_9
uvd_v5_0_start,FUNC_10
adev,VAR_40
ring,VAR_41
rb_bufsz,VAR_42
tmp,VAR_43
lmi_swap_cntl,VAR_44
mp_swap_cntl,VAR_45
i,VAR_46
j,VAR_47
r,VAR_48
status,VAR_49
