\chapter{Desarrollo del sistema maestro para la comunicación entre la FPGA y la interfaz Cypress}
	\label{cap:fpga}
	\input{secciones/cuerpo/capitulo3/intro}
%	\section{Descripción conceptual}
%		\input{secciones/cuerpo/capitulo5/overview}
	\section{Elección del FPGA}
		\label{mats:fpga}
		\input{secciones/cuerpo/capitulo3/mojo_intro}
	\section{Señales de comunicación de la Máquina de Estados Finitos}
		\label{fpga:sigs}
		\input{secciones/cuerpo/capitulo3/control}
	\section{Diseño de la Máquina de Estados Finitos}
		\input{secciones/cuerpo/capitulo3/mea}
	\section{Síntesis de la Máquina de Estados en VHDL}
		\input{secciones/cuerpo/capitulo3/vhdl}
	\section{Verificación funcional de la síntesis}
		\input{secciones/cuerpo/capitulo3/tb}
	\section{Placa de Interconexión}
		\input{secciones/cuerpo/capitulo3/pcb}
		\pagebreak
	\section{Sumario del capítulo}
		\input{secciones/cuerpo/capitulo3/sumario}