Fundamentos del lenguaje Verilog
================================

En esta sección se cubren los principales fundamentos del lenguaje de descripción de hardware Verilog.

Módulos
-------

Simulación y Síntesis
---------------------

Convenciones de Léxico
----------------------

Tipos de Datos
--------------

Modelado por Flujo de Datos: RTL
--------------------------------

Modelado Estructural
--------------------

Diseño Secuencial
-----------------

If-Then-Else
^^^^^^^^^^^^

Asignaciones bloqueantes y no-bloqueantes
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

FlipFlops, Registros y Latches
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Sentencia Case
^^^^^^^^^^^^^^

Máquinas de Estado Sincrónicas
------------------------------

System Tasks, System Function
-----------------------------

Módulo Testbench
----------------