Eine dreidimensionale integrierte Schaltung (3D IC) ist eine MOS (Metalloxid-Halbleiter) integrierte Schaltung (IC), die durch Stapeln von Silizium-Wafern oder -Diäten hergestellt und vertikal miteinander verbunden wird, z.B. mittels Durch-Silizium-Übergängen (TSVs) oder Cu-Cu-Verbindungen, so dass sie sich als einziges Gerät verhalten, um Leistungsverbesserungen bei reduzierter Leistung und kleinerer Footprint als herkömmliche zweidimensionale Prozesse zu erzielen. Das 3D IC ist eine von mehreren 3D-Integrationssystemen, die die z-Richtung nutzen, um elektrische Leistungsvorteile in der Mikroelektronik und Nanoelektronik zu erzielen. 3D-integrierte Schaltungen können durch ihr Niveau der Verbindungshierarchie auf der globalen (Verpackungs-,) Zwischenstufe (Anbindungspad) und lokalen (Transistor) Ebene klassifiziert werden. Im Allgemeinen ist die 3D-Integration ein breiter Begriff, der Technologien wie 3D-Wafer-Level-Verpackung (3DWLP), 2,5D- und 3D-Interposer-basierte Integration, 3D gestapelte ICs (3D-SICs;) monolithische 3D-ICs, 3D-Heterogenintegration und 3D-Systemintegration umfasst. Internationale Organisationen wie das Jisso Technology Roadmap Committee (JIC) und die International Technology Roadmap for Semiconductors (ITRS) haben daran gearbeitet, die verschiedenen 3D-Integrationstechnologien zur weiteren Festlegung von Standards und Roadmaps der 3D-Integration zu klassifizieren. Seit den 2010er Jahren sind 3D ICs weit verbreitet für NAND Flash-Speicher und in mobilen Geräten. Die Typen 3D ICs vs. 3D-Verpackung 3D-Verpackung bezieht sich auf 3D-Integrationssysteme, die sich auf traditionelle Methoden der Verbindung wie Drahtbonden und Flip-Chip stützen, um vertikale Stapel zu erreichen. 3D-Verpackungen können weiter in 3D-System in Paket (3D SiP) und 3D-Wafer-Level-Paket (3D WLP,) Stacked Memory-die mit Drahtbindungen verbunden, und Paket auf Paket (PoP) Konfigurationen mit entweder Drahtbindungen verbunden, oder Flip-Chips sind 3D SiPs, die seit einiger Zeit in der Mainstream-Produktion und haben eine gut etablierte Infrastruktur. PoP wird für die vertikale Integration von disparate Technologien wie 3D WLP verwendet Wafer-Level-Prozesse wie Umverteilungsschichten (RDL) und Wafer-Pumping-Prozesse zur Bildung von Interconnects. 2.5D-Interposer ist auch ein 3D-WLP, der die Seite auf einem Silizium-, Glas- oder organischen Interposer mit TSVs und RDL verbindet. In allen Arten von 3D Packaging kommunizieren Chips im Paket mit Off-Chip-Signalisierung, so als ob sie in separaten Paketen auf einer normalen Leiterplatte montiert wurden. 3D ICs können in 3D Stacked ICs (3D SIC) unterteilt werden, die sich auf Stacking-ICs mit TSV-Verbindungen und monolithischen 3D-ICs bezieht, die mit fab-Prozessen 3D-Verbindungen auf den lokalen Ebenen der On-Chip-Verdrahtungshierarchie gemäß ITRS realisieren, was direkte vertikale Verbindungen zwischen Geräteschichten zur Folge hat. Die ersten Beispiele eines monolithischen Ansatzes sind in Samsungs 3D V-NAND-Geräten zu sehen. Seit den 2010er Jahren sind 3D IC-Pakete weit verbreitet für NAND Flash-Speicher in mobilen Geräten. 3D SiCs Der digitale Elektronikmarkt erfordert einen höheren Dichte-Halbleiter-Speicherchip, um kürzlich freigegebene CPU-Komponenten zu erfüllen, und die Mehrfach-Diät Stacking-Technik wurde als Lösung für dieses Problem vorgeschlagen. JEDEC offenbart die bevorstehende DRAM-Technologie umfasst den "3D SiC"-Display-Plan bei "Server Memory Forum", 1.–2, 2011, Santa Clara, CA.Im August 2014 begann Samsung Electronics mit der Erstellung von 64 GB SDRAM-Modulen für Server auf Basis der aufstrebenden DDR4 (Doppeldatenrate 4) Speicher mit 3D TSV-Pakettechnologie. Neuere vorgeschlagene Standards für 3D gestapeltes DRAM sind Wide I/O, Wide I/O 2, Hybrid Memory Cube, High Bandwidth Memory. Monolithic 3D ICs Monolithic 3D ICs werden auf einem einzigen Halbleiterwafer in Schichten aufgebaut, die dann in 3D-ICs dicediert wird. Es gibt nur ein Substrat, also keine Notwendigkeit für die Ausrichtung, Verdünnung, Verklebung oder Durch-Silizium Vias. Prozesstemperaturbegrenzungen werden durch Trennen der Transistorherstellung an zwei Phasen angesprochen. Eine hohe Temperaturphase, die vor Schichtübertragung erfolgt, gefolgt von einem Schichttransfer mit Ionenschnitt, auch als Schichttransfer bezeichnet, der in den letzten zwei Jahrzehnten zur Herstellung von Silizium auf Isolator (SOI)-Wafern verwendet wurde. Mehrere dünne (10s–100s Nanometer-Skala) Schichten von praktisch defektfreiem Silikon können durch die Verwendung niedriger Temperatur <(400°C) Bond- und Spalttechniken erzeugt werden und auf die aktive Transistorschaltung gelegt werden. Anschließend werden die Transistoren mit Ätz- und Abscheideprozessen abgeschlossen. Diese monolithische 3D-IC-Technologie wurde an der Stanford University unter einem DARPA-geförderten Stipendium erforscht. CEA-Leti entwickelt auch monolithische 3D-IC-Ansätze, genannt sequentielle 3D-IC. 2014 stellte das französische Forschungsinstitut seinen CoolCubeTM vor, einen Tieftemperatur-Prozessfluss, der einen wahren Weg zu 3DVLSI bietet. An der Stanford University entwerfen Forscher monolithische 3D-ICs mit Kohlenstoff-Nanotube (CNT)-Strukturen gegenüber Silizium mit einem Wafer-Skala niedriger Temperatur CNT-Transferverfahren, die bei 120°C durchgeführt werden können. Im Allgemeinen sind monolithische 3D-ICs immer noch eine Entwicklungstechnologie und werden von den meisten bis zu mehreren Jahren weg von der Produktion betrachtet. Fertigungstechnologien für 3D SiCs Es gibt mehrere Methoden für das 3D-IC-Design, einschließlich Umkristallisation und Waferbonding Methoden. Es gibt zwei große Arten von Waferbonden, Cu-Cu-Verbindungen (Kupfer-Kupfer-Verbindungen zwischen gestapelten ICs, in TSVs verwendet) und Durch-Silizium über (TSV). Ab 2014 wurden eine Reihe von Speicherprodukten wie High Bandwidth Memory (HBM) und der Hybrid Memory Cube gestartet, die 3D IC Stacking mit TSVs implementieren. Es gibt eine Reihe von Schlüsselstapelansätzen, die umgesetzt und erforscht werden. Dazu gehören die-to-die, die-to-wafer und Wafer-to-wafer. Die-to-Die Elektronische Komponenten werden auf mehreren Werkzeugen gebaut, die dann ausgerichtet und gebunden werden. Die Verdünnung und TSV-Erstellung kann vor oder nach dem Verkleben erfolgen. Ein Vorteil von Die-to-die ist, dass jede Komponente zuerst getestet werden kann, so dass eine schlechte Düse nicht einen ganzen Stapel ruiniert. Darüber hinaus kann jede Matrize im 3D-IC vorab binden, so dass sie gemischt und angepasst werden können, um den Stromverbrauch und die Leistung zu optimieren (z.B. das Matching mehrerer Würfel aus der Low-Power-Prozess-Ecke für eine mobile Anwendung). Die-to-Wafer Electronic Komponenten sind auf zwei Halbleiterscheiben aufgebaut. Ein Wafer wird gewürfelt; die gesungenen Würfel sind ausgerichtet und auf die Düsenstellen des zweiten Wafers gebunden. Wie bei der Wafer-on-Wafer-Methode erfolgt die Verdünnung und TSV-Erstellung entweder vor oder nach dem Verkleben. Zusätzlicher Stempel kann den Stapeln vor dem Dicing hinzugefügt werden. Wafer-to-Wafer Elektronische Bauelemente werden auf zwei oder mehr Halbleiterwafern aufgebaut, die dann ausgerichtet, gebunden und in 3D-ICs zerlegt werden. Jeder Wafer kann vor oder nach dem Verkleben verdünnt werden. Vertikale Verbindungen werden entweder vor dem Verkleben in die Wafer eingebaut oder auch nach dem Verkleben im Stapel erzeugt. Diese "Through-Silicon Vias" (TSVs) durchlaufen das oder die Siliziumsubstrate zwischen aktiven Schichten und/oder zwischen einer aktiven Schicht und einem externen Bondpad. Die Wafer-zu-Wafer-Bindung kann Ausbeuten reduzieren, da bei einem Defekt von 1 N-Chips in einem 3D-IC das gesamte 3D-IC defekt ist. Darüber hinaus müssen die Wafer gleich groß sein, aber viele exotische Materialien (z.B. III-Vs) werden auf viel kleineren Wafern hergestellt als CMOS-Logik oder DRAM (typischerweise 300 mm), die heterogene Integration komplizieren. Leistungen Während herkömmliche CMOS-Skalierprozesse die Signalausbreitungsgeschwindigkeit verbessern, wird die Skalierung von aktuellen Fertigungs- und Chip-Design-Technologien zum Teil aufgrund von Leistungsdichtezwängen schwieriger und kostspieliger, zum Teil weil die Verbindungen nicht schneller werden, während die Transistoren es tun. 3D-ICs thematisieren die Skalierungs-Herausforderung, indem sie 2D-Diäten stapeln und in der 3. Dimension verbinden. Dies verspricht die Kommunikation zwischen geschichteten Chips im Vergleich zu planarem Layout zu beschleunigen. 3D ICs versprechen viele bedeutende Vorteile, darunter: Footprint Mehr Funktionalität passt in einen kleinen Raum. Dies erstreckt sich Moore's Gesetz und ermöglicht eine neue Generation von winzigen, aber leistungsstarken Geräten. Kosten Die Aufteilung eines großen Chips in mehrere kleinere Matrizen mit 3D-Stackierung kann die Ausbeute verbessern und die Fertigungskosten senken, wenn einzelne Matrizen separat getestet werden. Heterogene Integration Schaltungsschichten können mit unterschiedlichen Prozessen oder auch auf unterschiedlichen Wafertypen aufgebaut werden. Dies bedeutet, dass die Komponenten viel stärker optimiert werden können, als wenn sie auf einem einzigen Wafer zusammengebaut wurden. Darüber hinaus könnten Bauteile mit unverträglicher Herstellung in einem einzigen 3D-IC kombiniert werden. Kurzer Anschluss Die mittlere Drahtlänge wird reduziert. Die von den Forschern gemeldeten gemeinsamen Zahlen liegen in der Größenordnung von 10–15,%, aber diese Reduktion gilt meist für eine längere Verbindung, die die Verzögerung der Schaltung um einen größeren Betrag beeinflussen kann. Da 3D-Drähte eine wesentlich höhere Kapazität haben als herkömmliche In-Dym-Drähte, kann die Schaltungsverzögerung oder nicht verbessern. Power Keeping ein Signal on-chip kann seinen Stromverbrauch um 10–100 mal reduzieren. Kürzere Drähte reduzieren auch den Stromverbrauch durch weniger parasitäre Kapazität. Die Reduzierung des Strombudgets führt zu weniger Wärmeerzeugung, erweiterter Akkulaufzeit und geringeren Betriebskosten. Design Die vertikale Dimension fügt eine höhere Konnektivität hinzu und bietet neue Gestaltungsmöglichkeiten. Die Schaltungssicherheit 3D-Integration kann Sicherheit durch Obscurity erreichen; die gestapelte Struktur erschwert Versuche, die Schaltung umzuschalten. Sensitive Schaltungen können auch so auf die Schichten aufgeteilt werden, dass die Funktion jeder Schicht überwunden wird. Darüber hinaus ermöglicht die 3D-Integration die Integration von dedizierten, systemmonitorähnlichen Features in separate Schichten. Ziel ist es hier, eine Art Hardware-Firewall für alle Waarenkomponenten/Chips zu implementieren, die zur Laufzeit überwacht werden sollen, um das gesamte elektronische System vor Laufzeitangriffen sowie schädlichen Hardware-Änderungen zu schützen. Bandbreite 3D-Integration ermöglicht große Anzahl von vertikalen Vias zwischen den Schichten. Dies ermöglicht den Aufbau von breiten Bandbreitenbussen zwischen Funktionsblöcken in verschiedenen Schichten. Ein typisches Beispiel wäre ein Prozessor + Speicher 3D-Stapel, wobei der Cache-Speicher auf dem Prozessor gestapelt wird. Diese Anordnung ermöglicht einen Bus wesentlich breiter als die typischen 128 oder 256 Bits zwischen Cache und Prozessor. Große Busse wiederum lindern das Problem der Speicherwand. Herausforderungen Da diese Technologie neu ist, trägt sie neue Herausforderungen, darunter: Kosten Während Kosten ein Vorteil im Vergleich zu Skalierung ist, wurde es auch als Herausforderung für die Vermarktung von 3D-ICs in Mainstream-Verbraucheranwendungen identifiziert. Es wird jedoch gearbeitet, um dies anzusprechen. Obwohl die 3D-Technologie neu und ziemlich komplex ist, sind die Kosten für den Herstellungsprozess überraschend einfach, wenn sie in die Aktivitäten zerlegt werden, die den gesamten Prozess aufbauen. Durch die Analyse der Kombination von Aktivitäten, die auf der Basis liegen, können Kostentreiber identifiziert werden. Sobald die Kostentreiber identifiziert werden, wird es zu einem weniger komplizierten Zweck, zu bestimmen, wo die Mehrheit der Kosten kommt und, noch wichtiger, wo die Kosten das Potenzial zu reduzieren. Jeder zusätzliche Fertigungsschritt bringt ein Risiko für Mängel. Damit 3D-ICs handelsfähig sind, könnten Defekte repariert oder toleriert werden oder die Defektdichte verbessert werden. Wärmeaufbau innerhalb des Stapels muss abgeführt werden. Dies ist ein unvermeidliches Problem, da die elektrische Nähe mit der thermischen Nähe korreliert. Spezifische thermische Hotspots müssen sorgfältiger verwaltet werden. Design Komplexität Der volle Vorteil der 3D-Integration erfordert anspruchsvolle Designtechniken und neue CAD-Tools. TSV-introduzierte Overhead-TSVs sind im Vergleich zu Gates und Impact-Bodenplans groß. Am 45 nm Technologieknoten ist der Flächenfußabdruck eines 10μm x 10μm TSV mit dem von etwa 50 Gates vergleichbar. Darüber hinaus erfordert die Manufakturabilität Landepads und Aushaltezonen, die den TSV-Flächenfußabdruck weiter erhöhen. Je nach Technologiewahl blockieren TSVs eine Teilmenge an Layoutressourcen. Via-first TSVs werden vor der Metallisierung hergestellt, nehmen also die Geräteschicht ein und führen zu Platzierungshindernissen. Überlast TSVs werden nach der Metallisierung hergestellt und durch den Chip geleitet. So nehmen sie sowohl die Vorrichtung als auch die Metallschichten auf, was zu Platzierungs- und Routinghindern führt. Während der Einsatz von TSVs in der Regel erwartet wird, die Drahtlänge zu reduzieren, hängt dies von der Anzahl der TSVs und ihrer Eigenschaften ab. Auch die Granularität der inter-die-Partitionierung schlägt Drahtlänge. Es nimmt typischerweise für moderate (Blöcke mit 20-100 Modulen) und grobe (Block-Level-Partitionierung) Granularitäten ab, erhöht aber für feine (Gate-Level-Partitionierung) Granularitäten. Prüfung Um eine hohe Gesamtausbeute zu erreichen und Kosten zu senken, ist eine separate Prüfung unabhängiger Stempel unerlässlich. Eine enge Integration zwischen benachbarten aktiven Schichten in 3D-ICs führt jedoch zu einer erheblichen Verbindung zwischen verschiedenen Abschnitten desselben Schaltungsmoduls, die auf unterschiedliche Düsen verteilt wurden. Neben dem massiven Überkopf, der durch benötigte TSVs eingeführt wird, können Abschnitte eines solchen Moduls, z.B. eines Multiplikators, nicht durch herkömmliche Techniken unabhängig getestet werden. Dies gilt insbesondere für Timing-kritische Pfade, die in 3D festgelegt sind. Mangel an Normen Es gibt wenige Standards für TSV-basierte 3D-IC-Design, Herstellung und Verpackung, obwohl diese Frage behandelt wird. Darüber hinaus gibt es viele Integrationsoptionen, wie z.B. via-last, via-first, via-middle; Interposer oder direkte Bindung; etc. Heterogene Integrationskette In heterogen integrierten Systemen verzögert die Verzögerung eines Teils eines der verschiedenen Teilelieferanten die Lieferung des gesamten Produkts und verzögert so den Umsatz für jeden der 3D-IC-Teillieferanten. Mangel an klar definiertem Eigentum Es ist unklar, wer die 3D IC Integration und Verpackung / Montage besitzen sollte. Es könnte Montagehäuser wie ASE oder das Produkt OEMs sein. Design-Stile Abhängig von der Partitionierung Granularität können verschiedene Design-Stile unterschieden werden. Gate-Level-Integration konfrontiert mehrere Herausforderungen und erscheint derzeit weniger praktisch als Block-Level-Integration. Integration von Gate-Level Dieser Stil Partitionen Standardzellen zwischen mehreren sterben. Es verspricht Drahtverlängerung und große Flexibilität. Die Reduzierung der Drahtlänge kann jedoch unterminiert werden, wenn Module mit einer bestimmten Mindestgröße erhalten bleiben. Auf der anderen Seite, seine negativen Auswirkungen umfassen die massive Anzahl der notwendigen TSVs für Verbindungen. Dieser Design-Stil erfordert 3D-Platz-und-Route-Tools, die noch nicht verfügbar sind. Auch die Partitionierung eines Designblocks über mehrere Düsen bedeutet, dass es nicht vollständig getestet werden kann, bevor die Stapelung. Nach dem Stanzen (post-bond-Tests) kann ein einziger fehlgeschlagener Stempel mehrere gute Stempel unbrauchbar machen, unterminierende Ausbeute. Dieser Stil verstärkt auch die Auswirkungen der Prozessvariation, insbesondere Inter-die Variation. In der Tat kann ein 3D-Layout schlechter als die gleiche Schaltung in 2D liefern, im Gegensatz zum ursprünglichen Versprechen der 3D-IC-Integration. Darüber hinaus muss dieser Design-Stil die verfügbare Intellectual Property neu gestalten, da bestehende IP-Blöcke und EDA-Tools keine 3D-Integration bieten. Integration auf Blockebene Dieser Stil ordnet ganze Design-Blöcke zu trennen. Design-Blöcke subsume die meisten Netlist-Konnektivität und sind durch eine kleine Anzahl von globalen Verbindungen verbunden. Daher verspricht die Block-Level-Integration, TSV Overhead zu reduzieren. Ausgereifte 3D-Systeme, die heterogene Die kombinieren, erfordern unterschiedliche Fertigungsprozesse an verschiedenen Technologieknoten für schnelle und leistungsarme Zufallslogik, mehrere Speichertypen, analoge und HF-Schaltungen usw. Block-Level-Integration, die separate und optimierte Fertigungsprozesse ermöglicht, erscheint somit für die 3D-Integration entscheidend. Darüber hinaus könnte dieser Stil den Übergang vom aktuellen 2D-Design in Richtung 3D IC-Design erleichtern. Grundsätzlich werden 3D-Aware-Tools nur zur Partitionierung und thermischen Analyse benötigt. Getrennte Düsen werden mit 2D-Werkzeugen und 2D-Blöcken konstruiert. Dies wird durch die breite Verfügbarkeit zuverlässiger IP-Blöcke motiviert. Es ist bequemer, verfügbare 2D-IP-Blöcke zu verwenden und die obligatorischen TSVs in den unbesetzten Raum zwischen Blöcken zu platzieren, anstatt IP-Blöcke neu zu gestalten und TSVs einzubetten. Design-for-Testability-Strukturen sind ein wesentlicher Bestandteil von IP-Blöcken und können daher verwendet werden, um die Prüfung auf 3D-ICs zu erleichtern. Auch können kritische Pfade meist innerhalb von 2D-Blöcken eingebettet werden, was den Einfluss von TSV und Inter-die-Variation auf die Fertigungsausbeute begrenzt. Schließlich erfordert moderne Chip-Design oft Last-Minute-Engineering-Änderungen. Die Einschränkung der Auswirkungen solcher Änderungen auf einzelne Formen ist unerlässlich, um die Kosten zu begrenzen. Geschichte Einige Jahre nach dem MOS-Integrated Circuit (MOS IC) Chip wurde erstmals von Mohamed Atalla in Bell Labs 1960 vorgeschlagen, wurde das Konzept einer dreidimensionalen MOS-Integrationsschaltung von Texas Instruments-Forschern Robert W. Haisty, Rowland E. Johnson und Edward W. Mehal 1964 vorgeschlagen. 1969 wurde das Konzept eines dreidimensionalen MOS-integrierten Schaltungsspeicherchips von NEC-ForscherKatsuhiro Onoda, Ryo Igarashi, Toshio Wada, Sho Nakanuma und Toru Tsujide vorgeschlagen. Demonstrationen (1983–2012) Japan (1983–2005)3D Die ICs wurden erstmals in Japan in den 1980er Jahren erfolgreich demonstriert, wo Forschung und Entwicklung (R&D) auf 3D-ICs 1981 mit dem "Three Dimensional Circuit Element R&D Project" der Research and Development Association for Future (New) Electron Devices initiiert wurde. Es wurden zunächst zwei Formen des 3D-IC-Designs untersucht, Rekristallisation und Waferbonding, mit den frühesten erfolgreichen Demonstrationen unter Verwendung von Rekristallisation. Im Oktober 1983 fertigte ein Fujitsu-Forschungsteam unter anderem S. Kawamura, Nobuo Sasaki und T. Iwai erfolgreich einen dreidimensionalen komplementären Metalloxid-Halbleiter (CMOS)-Integrationskreislauf unter Verwendung von Laserstrahlumkristallisation. Es bestand aus einer Struktur, in der eine Art Transistor direkt oberhalb eines Transistors der gegenüberliegenden Art mit separaten Gates und einem dazwischenliegenden Isolator hergestellt ist. Als Zwischenisolierschicht zwischen Ober- und Unterbauten wurde eine Doppelschicht aus Siliziumnitrid und Phosphosilikatglas (PSG)-Folie verwendet. Dies war die Grundlage für die Realisierung einer mehrschichtigen 3D-Einrichtung, bestehend aus vertikal gestapelten Transistoren, mit separaten Gates und einer dazwischen liegenden isolierenden Schicht. Im Dezember 1983 fertigte das gleiche Fujitsu-Forschungsteam einen 3D-integrierten Schaltkreis mit einem Silizium-on-Isolator (SOI) CMOS-Struktur. Im folgenden Jahr fertigten sie ein 3D-Gate-Array mit vertikal gestapelter dualer SOI/CMOS-Struktur mittels Strahlumkristallisation. Im Jahr 1986 haben Mitsubishi Electric-Forscher Yoichi Akasaka und Tadashi Nishimura die grundlegenden Konzepte und Technologien für 3D-ICs vorgestellt. Im folgenden Jahr produzierte ein Mitsubishi-Forschungsteam mit Nishimura, Akasaka und Osaka Universitätsabsolvent Yasuo Inoue einen Bildsignalprozessor (ISP) auf einem 3D-IC, mit einer Reihe von Photosensoren, CMOS A-to-D-Wandlern, arithmetischen Logikeinheiten (ALU) und in einer dreischichtigen Struktur angeordneten Schieberegistern. 1989 fertigte ein NEC-Forschungsteam unter der Leitung von Yoshihiro Hayashi ein 3D-IC mit einer vierschichtigen Struktur mit Laserstrahlkristallisation. 1990 fertigte ein Matsushita-Forschungsteam bestehend aus K. Yamazaki, Y. Itoh und A. Wada auf einem vierschichtigen 3D-IC einen parallelen Bildsignalprozessor mit durch Laserumkristallisation gebildeten SOI-Schichten und den vier Schichten aus einem optischen Sensor, Pegeldetektor, Speicher und ALU. Die häufigste Form des 3D IC-Designs ist die Waferbindung. Wafer Bonding wurde zunächst als "kumulativ gebundenes IC" (CUBIC) bezeichnet, das 1981 mit dem "Three Dimensional Circuit Element R&D Project" in Japan begann und 1990 von Yoshihiro Hayashis NEC-Forschungsteam abgeschlossen wurde, der eine Methode zeigte, in der mehrere Dünnschichtgeräte kumulativ gebunden sind, was eine Vielzahl von Geräteschichten ermöglichen würde. Sie schlugen die Herstellung von separaten Vorrichtungen in separaten Wafern vor, die Dicke der Wafer zu verringern, Front- und Rückleitungen vorzusehen und die Verdünnungsdüse miteinander zu verbinden.Sie nutzten die CUBIC-Technologie, um ein zwei aktives Schichtgerät in top-to-unter Weise herzustellen und zu testen, mit einer Bulk-Si-NMOS-FET-Unterschicht und einer verdünnten NMOS-FET-Oberschicht, und schlugen CUBIC-Technologie vor, die 3D-ICs mit mehr als drei aktiven Schichten herstellen könnte. Die ersten 3D IC Stacked Chips, die mit einem Durch-Silizium über (TSV) Verfahren hergestellt wurden, wurden in den 1980er Jahren Japan erfunden. Hitachi reichte 1983 ein japanisches Patent ein, gefolgt von Fujitsu 1984. 1986 wurde in einem von Fujitsu eingereichten japanischen Patent eine gestapelte Chipstruktur mit TSV beschrieben. 1989 hat Mitsumasa Koyonagi der Tohoku Universität die Technik der Wafer-zu-Wafer-Bindung mit TSV vorangetrieben, die er 1989 zur Herstellung eines 3D-LSI-Chips verwendete. 1999 begann die Association of Super-Advanced Electronics Technologies (ASET) in Japan mit der Finanzierung der Entwicklung von 3D-IC-Chips mit TSV-Technologie, die das Projekt "R&D on High Density Electronic System Integration Technology" nennt. Der Begriff "Durch-Silizium via" (TSV) wurde von Tru-Si Technologies-Forschern Sergey Savastiouk, O. Siniaguine und E. Korczynski geprägt, die 2000 eine TSV-Methode für eine 3D-Wafer-Level-Verpackung (WLP)-Lösung vorgeschlagen haben. Die Koyanagi-Gruppe an der Tohoku University, unter der Leitung von Mitsumasa Koyanagi, nutzte die TSV-Technologie, um im Jahr 2000 einen dreischichtigen Speicherchip zu erzeugen, einen dreischichtigen künstlichen Netzhautchip im Jahr 2001, einen dreischichtigen Mikroprozessor im Jahr 2002 und einen zehnschichtigen Speicherchip im Jahr 2005. Im selben Jahr präsentierte ein Forschungsteam der Stanford University aus Kaustav Banerjee, Shukri J. Souri, Pawan Kapur und Krishna C. Saraswat ein neuartiges 3D-Chip-Design, das die vertikale Dimension nutzt, um die miteinander verbundenen Probleme zu lindern und die heterogene Integration von Technologien zur Realisierung eines Systems-on-a-Chip (SoC)-Designs zu erleichtern. 2001 entwickelte ein Toshiba-Forschungsteam mit T. Imoto, M. Matsui und C. Takubo ein "System Block Module"-Waferbonding-Verfahren zur Herstellung von 3D-IC-Paketen. Europa (1988–2005) Fraunhofer und Siemens begannen 1987 mit der Erforschung der 3D-IC-Integration. 1988 fertigten sie 3D-CMOS-IC-Geräte auf Basis der Umkristallisation von Polysilizium. 1997 wurde die Interchip-Methode (ICV) von einem Fraunhofer-Siemens-Forschungsteam entwickelt, darunter Peter Ramm, Manfred Engelhardt, Werner Pamler, Christof Landesberger und Armin Klumpp. Es war ein erstes industrielles 3D-IC-Verfahren, basierend auf Siemens CMOS-Fab-Wafern. Eine Variation dieses TSV-Prozesses wurde später als TSV-SLID (feste flüssige Inter-Diffusion) Technologie bezeichnet. Es war eine Herangehensweise an das 3D-IC-Design auf Basis der Low-Temperatur-Wafer-Bindung und der vertikalen Integration von IC-Geräten unter Verwendung von Inter-Chip-s, die sie patentierten. Ramm entwickelte Branchen-Akademik-Konsortien für die Produktion relevanter 3D-Integrationstechnologien. Im deutsch geförderten kooperativen VIC-Projekt zwischen Siemens und Fraunhofer zeigten sie einen kompletten industriellen 3D-IC-Stackprozess (1993–1996). Mit seinen Siemens- und Fraunhofer-Kollegen veröffentlichte Ramm Ergebnisse, die die Details von Schlüsselprozessen wie 3D-Metallisierung zeigen [T. Grassl, P. Ramm, M. Engelhardt, Z. Gabric, O. Spindler, First International Dielectrics for VLSI/ULSI Interconnection Metallization Conference – DUMIC, Santa Clara, CA, 20–22 Feb, 1995] und auf ECTC 1995. In den frühen 2000er Jahren untersuchte ein Team von Fraunhofer und Infineon München Forscher 3D TSV-Technologien mit besonderem Fokus auf die-zu-Substrat-Stackierung im deutschen/Österreichischen EUREKA-Projekt VSI und initiierte die European Integrating Projects e-CUBES als erste europäische 3D-Technologieplattform und e-BRAINS mit a.o, Infineon, Siemens, EPFL, IMEC und Tyndall, wo heterogene 3D-Anlagen integriert wurden. Ein besonderer Schwerpunkt des e-BRAINS-Projekts war die Entwicklung neuartiger Tieftemperaturverfahren für hochsichere 3D-integrierte Sensorsysteme. USA (1999–2012) Kupfer-Kupfer-Wafer-Bindung, auch Cu-Cu-Verbindungen oder Cu-Cu-Wafer-Bindung genannt, wurde am MIT von einem Forscherteam aus Andy Fan, Adnan-ur Rahman und Rafael Reif im Jahr 1999 entwickelt. Reif und Fan untersuchten die Cu-Cu-Waferbindung mit anderen MIT-Forschern wie Kuan-Neng Chen, Shamik Das, Chuan Seng Tan und Nisha Checka 2001–2002. 2003 begannen DARPA und das Microelectronics Center of North Carolina (MCNC) mit der Finanzierung von FuE auf 3D-IC-Technologie. Im Jahr 2004 baute Tezzaron Semiconductor arbeitende 3D-Geräte aus sechs verschiedenen Designs. Die Chips wurden in zwei Schichten mit überersten Wolfram TSVs für die vertikale Verbindung gebaut. Zwei Wafer wurden face-to-face gestapelt und mit einem Kupferprozess verbunden. Der obere Wafer wurde verdünnt und der Zweiwaferstapel dann in Chips zerlegt. Der erste getestete Chip war ein einfaches Speicherregister, aber die bemerkenswerteste des Sets war ein 8051 Prozessor / Speicherstapel, der viel höhere Geschwindigkeit und niedrigere Stromaufnahme als eine analoge 2D-Baugruppe zeigte. Im Jahr 2004 präsentierte Intel eine 3D-Version der Pentium 4 CPU. Der Chip wurde mit zwei Matrizes mit face-to-face Stapeln hergestellt, was eine dichte über Struktur erlaubte. Backside TSVs werden für I/O und Stromversorgung verwendet. Für den 3D-Bodenplan haben die Designer in jeder Matrize manuell Funktionsblöcke angeordnet, die auf eine Leistungsreduzierung und Leistungsverbesserung abzielen. Aufteilen großer und hoher Stromblöcke und sorgfältige Umrüstung erlaubt, thermische Hotspots zu begrenzen. Das 3D-Design bietet 15% Leistungsverbesserung (durch die Beseitigung von Pipeline-Stufen) und 15% Energieeinsparung (durch die Beseitigung von Repeater und reduzierte Verdrahtung) im Vergleich zum 2D Pentium 4. Der 2007 von Intel eingeführte Teraflops Research Chip ist ein experimentelles 80-Kern-Design mit gestapeltem Speicher. Aufgrund der hohen Nachfrage nach Speicherbandbreite würde ein traditioneller I/O-Ansatz 10 bis 25 W verbrauchen. Um dies zu verbessern, implementierten Intel Designer einen TSV-basierten Speicherbus. Jeder Kern ist mit einer Speicherfliese im SRAM-die mit einem Link verbunden, der 12 GB/s Bandbreite liefert, was zu einer Gesamtbandbreite von 1 TB/s bei nur 2,2 W führt. Eine akademische Umsetzung eines 3D-Prozessors wurde 2008 an der Universität von Rochester von Professor Eby Friedman und seinen Studenten vorgestellt. Der Chip läuft mit 1,4 GHz und es wurde für eine optimierte vertikale Verarbeitung zwischen den gestapelten Chips entworfen, die dem 3D-Prozessor Fähigkeiten gibt, die der traditionelle einschichtige Chip nicht erreichen konnte. Eine Herausforderung bei der Herstellung des dreidimensionalen Chips war es, alle Schichten in Harmonie arbeiten zu lassen, ohne Hindernisse, die ein Stück Information stören würde, die von einer Schicht zur anderen. Im ISSCC 2012 wurden zwei 3D-IC-basierte Multi-Core-Designs mit dem 130 nm-Prozess von GlobalFoundries und der FaStack-Technologie von Tezzaron vorgestellt und demonstriert: 3D-MAPS, eine 64 kundenspezifische Kern-Implementierung mit Zwei-Logic-die-Stack, wurde von Forschern der School of Electrical and Computer Engineering am Georgia Institute of Technology gezeigt. Centip3De, Nah-Schwell-Design auf Basis von ARM Cortex-M3 Kernen, war von der Abteilung für Elektrotechnik und Informatik an der Universität Michigan. Kommerzielle 3D-ICs (2004–heute) Die früheste bekannte kommerzielle Verwendung eines 3D-IC-Chips war in Sonys PlayStation Portable (PSP) Handheld-Spielkonsole, veröffentlicht im Jahr 2004. Die PSP Hardware beinhaltet eDRAM (embedded DRAM) Speicher, der von Toshiba in einem 3D-System-in-Package-Chip mit zwei vertikal gestapelten Werkzeugen hergestellt wird. Toshiba nannte es damals "semi-embedded DRAM", bevor es später eine gestapelte Chip-on-Chip (CoC)-Lösung nannte. Im April 2007 veröffentlichte Toshiba einen achtschichtigen 3D IC, den 16 GB THGAM eingebetteten NAND Flash-Speicherchip, der mit acht gestapelten 2 GB NAND-Flash-Chips hergestellt wurde. Im September 2007 führte Hynix eine 24-Schicht 3D IC-Technologie ein, mit einem 16 GB Flash-Speicherchip, der mit 24 gestapelten NAND-Flash-Chips unter Verwendung eines Waferbonding-Prozesses hergestellt wurde. Toshiba verwendete 2008 auch ein achtschichtiges 3D-IC für ihren 32 GB THGBM Flash-Chip. Im Jahr 2010 verwendet Toshiba einen 16-lagigen 3D IC für ihren 128 GB THGBM2 Flash-Chip, der mit 16 gestapelten 8 GB Chips hergestellt wurde. In den 2010er Jahren kamen 3D-ICs in Form von Multi-Chip-Paket und Paket auf Paketlösungen für NAND Flash-Speicher in mobilen Geräten weit verbreitet. Elpida Memory entwickelte im September 2009 den ersten 8 GB DRAM-Chip (gestapelt mit vier DDR3 SDRAM-Diäten) und veröffentlichte ihn im Juni 2011. TSMC gab im Januar 2010 Pläne für die 3D-IC-Produktion mit TSV-Technologie bekannt. Im Jahr 2011, SK Hynix eingeführt 16 GB DDR3 SDRAM (40 nm Klasse) mit TSV-Technologie, Samsung Electronics eingeführt 3D-gestapelt 32 GB DDR3 (30 nm Klasse) basierend auf TSV im September, und dann Samsung und Micron Technology kündigte TSV-basierte Hybrid Memory Cube (HMC) Technologie im Oktober. High Bandwidth Memory (HBM), entwickelt von Samsung, AMD und SK Hynix, verwendet gestapelte Chips und TSVs. Der erste HBM-Speicherchip wurde 2013 von SK Hynix hergestellt. Im Januar 2016 kündigte Samsung Electronics die frühe Massenproduktion von HBM2, bei bis zu 8 GB pro Stack an. Im Jahr 2017 kombinierte Samsung Electronics 3D IC Stacking mit seiner 3D V-NAND-Technologie (basierend auf Ladefall-Flash-Technologie), um seinen 512 GB KLUFG8R1EM Flash-Speicherchip mit acht gestapelten 64-Schicht-V-NAND-Chips herzustellen. 2019 produzierte Samsung einen 1 TB Flash-Chip mit 16 gestapelten V-NAND-Diäten. Ab 2018 erwägt Intel den Einsatz von 3D-ICs, um die Leistung zu verbessern. Ab April 2019 können Speichergeräte mit 96-Schicht-Chips von mehr als einem Hersteller gekauft werden; mit Toshiba hat im Jahr 2018 96-Schicht-Geräte hergestellt. Siehe auch Ladefallblitz (CTF) FinFET(3D-Transistor)MOSFET Multigate-Gerät (MuGFET) V-NAND (3D NAND) Weitere Informationen Philip Garrou, Christopher Bower, Peter Ramm: Handbook of 3D Integration, Technology and Applications of 3D Integrated Circuits Vol.1 and Vol.2, Wiley-VCH, Weinheim 2008, ISBN 978-3-527-32034-9.Yuan Xie, Jason Cong, Sachin Sapatnekar: Dreidimensionale integrierte Schaltung Design: Eda, Design und Microarchitectures, Verlag: Springer, ISBN 1-4419-0783-1, ISBN 978-1-4419-0783-7, 978-1441907837, Veröffentlichungsdatum: Dezember 2009. Philip Garrou, Mitsumasa Koyanagi, Peter Ramm: Handbook of 3D Integration, 3D Process Technology Vol.3, Wiley-VCH, Weinheim 2014, ISBN 978-3-527-33466-7. Paul D. Franzon, Erik Jan Marinissen, Muhannad S. Bakir, Philip Garrou, Mitsumasa Koyanagi, Peter Ramm: Handbuch der 3D-Integration: "Design, Test, and Thermal Management of 3D Integrated Circuits", Band 4, Wiley-VCH, Weinheim 2019, ISBN 978-3-527-33855-9. Reale Welttechnologien. Retrieved 2014-05-15.Semiconductors (2006)."Mapping Progress in 3D IC Integration". Solid State Technology. Retrieved 2014-05-15.Peter Ramm; et al.(2010-09-16)."3D Integration Technology: Status and Application Development".2010 Proceedings of ESSCIRC.IEEE.pp.9–16.doi:10.1109/ESSCIRC.2010.5619857.hdl:11250/2463188.ISBN 978-1-4244-6664-1.S2CID 1239311. Mingjie Lin; Abbas El Gamal; Yi-chang Lu & Simon Wong (2006-02-22)."Performance Benefits of Monolithisch Stacked 3D-FPGA (invited)". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems.Portal.acm.org.26 (2): 113.doi:10.1145/1117201.1117219.ISBN 978-1595932921.S2CID 7818893."Joint Project for Mechanical Qualification of Next Generation High Density Package-on-Package (PoP) with Through Mold Via Technology". Retrieved 2014-05-15. "Advancements in Stacked Chip Scale Packaging (S-CSP), bietet System-in-a-Package-Funktionalität für drahtlose und Handheld-Anwendungen". Retrieved 2014-05-15.Smith, Lee (6. Juli 2010). "Die dritte Generation von 3D Packaging bis 3D IC Architectures erreichen". Zukunft Fab International. Amkor Technology. Retrieved 2014-05-15. "Factors Affecting Electromigration and Current Carrying Capacity of Flip Chip und 3D IC Interconnects". Retrieved 2014-05-15."Evaluation für UV-Laser-Dicing-Prozess und seine Zuverlässigkeit für verschiedene Designs von Stack Chip Scale Package". Retrieved 2014-05-15. "High Density PoP (Package-on-Package) und Package Stacking Development". Retrieved 2014-05-15. "3D Interconnect Technology Coming to Light".EDN.2004. Archiviert aus dem Original am 2008-12-03. Retrieved 2008-01-22."Dreidimensional SoCs treten für die Zukunft auf." EE Design.2003. Retrieved 2014-05-15. "MagnaChip, Tezzaron Form Partnerschaft für 3D-Chips". EE Times.2004. Archiviert vom Original am 2013-01-21. "Matrix preps 64-Mbyte Schreib-Once-Speicher". EE Times.2001. Archiviert aus dem Original am 2008-05-15. Retrieved 2014-05-15. "Samsung beginnt Massenproduktion erste 3D vertikale NAND Blitz, August 2013". Electroiq.com.2013-08-06.Archiv aus dem Original auf 2013-08-18.Retrieved 2014-05-15."CEA Leti platzierte monolithische 3D als die nächste Generation Technologie als Alternative zur Dimensionsskalierung, August 2013". Electroiq.com. Archiviert vom Original am 2013-08-19.Retrieved 2014-05-15. "3D Integration: A status report".2009. Archiviert vom Original am 2013-01-22.Retrieved 2011-01-21. Deepak C. Sekar & Zvi Or-Bach. "Monolithische 3D-ICs mit Single Crystal Silicon Layers" (PDF). Retrieved 2014-05-15. "Global 3D Chips/3D IC Market, um US$5.2 Billion bis 2015 zu erreichen". PRWeb 2010.Retrieved 2014-05-15. "Samsung entwickelt 30nm-Klasse 32GB Green DDR3 für Server der nächsten Generation, mit TSV-Pakettechnologie".Samsung.com 2011.Retrieved 2014-05-15."Wie kommen 3D-ICs zusammen?". Semiconductor International. 2008.Archiviert vom Original am 2010-03-04. Retrieved 2009-06-11."Three-Dimensional ICs Solve the Interconnect Paradox".Semiconductor International.2005. Archiviert vom Original am 2008-02-12. Retrieved 2008-01-22. "Ziptronix, Raytheon Prove 3-D Integration von 0,5 μm CMOS Device".Semiconductor International.2007. Archiviert aus dem Original am 2007-11-06. 2008-01-22.Peter Ramm; Armin Klumpp; Josef Weber; Maaike Taklo (2010). "3D System-on-Chip-Technologien für mehr als Moore-Systeme".Journal of Microsystem Technologies.Springerlink.com.16 (7): 1051–1055.doi:10.1007/s00542-009-0976-1 S2CID 55824967. Philip Garrou, James Lu & Peter Ramm (2012)."Kapitel 15".Drei-Dimensional Integration. Handbuch von Wafer Bonding.Wiley-VCH.Retrieved 2014-05-15.