{"posts":[{"title":"频率综合器","content":"1. 为什么需要频率综合？ 频率源是电子系统的重要组成部分，许多数字电路都需要高速稳定的时钟信号源进行驱动，比如ADC等器件。而当下随着电子技术发展进步，特别是在通信领域，对高速、高频、快跳变的时钟信源提出了需求，同时还希望信号源具有高分辨（频率跳变步进）、高带宽、低噪声（相噪抖动）等特性。晶振等器件虽然可以提供较高品质的信号，但其频率固定、频段较低（&lt;200MHz），显然不能满足我们的应用需求。 一些常见晶振类型： XO：Crystal Oscillator，准确度、温漂问题 VCXO：Voltage Controlled Crystal Oscillator，压控晶振 TCXO：Temperature Compensated Crystal Oscillator，温补晶振 OCXO：Oven Controlled Crystal Oscillator，恒温晶体振荡器 频率合成： 一个或多个频率稳定度和精确度很高的参考信号源通过各种技术（如DS、PLL、DDS等）途径产生具有与参考源的稳定度和精确度同样或接近的大量离散频率的过程。 当前的频率合成技术已经得到广泛应用，如在微波通信领域提供快跳变、小步进、高频的本振信号（LO），或在数字系统中提供统一稳定的时钟源（PLL时钟树），支持高速ADC的时钟信号等等。 2、常见的几种频率综合技术 对于频率合成，一般会用到一个内部参考频率，信号源输出的信号可以保持这个参考频率的准确度和稳定性，由合成原理不同分为直接合成和间接合成，具体的频率合成方法（主要）可分为三种：直接频率合成法，锁相式频率合成，直接数字合成。 1.1 直接频率合成法DS： 这是一种较早期的频率合成法，是通过对一个或多个固定频率的参考信号进行混频(加减)、倍频(乘)、分频(除)实现频率变换。直接合成法的频率更新速度快，缺点是需要大量的混频、 分频及滤波等设备。 1.2 PLL： 现代频率合成技术常应用的方法。锁相环是一种反馈系统，通过锁相环(PLL)路将主振源的频率直接反馈或者分频后再反馈，并与参考频率源做对比，让反馈频率与参考频率相等，相位差稳定保持不变。锁相式频率合成的优点是所需的硬件设备少，可靠性高，频率范围宽。但由于锁相需要一定的稳定时间，因此频率更新速度较慢。 如上图所示，输入信号FREFF_{REF}FREF​与反馈信号F0N\\frac {F_0} NNF0​​通过ERROR DETECTOR进行比较，当两者相位和频率存在差异时（电荷泵CP）将产生一个调整电流IcpI_{cp}Icp​，该电流经过环路滤波电路产生一个调整电压，该电压作用到VCO上对VCO的输出信号相位频率进行调整，使得反馈信号与参考信号进行相位和频率同步，我们称这个过程叫做相位捕获或锁定，最后输出的信号与参考信号保持相位同步： F0=N×FREFF_0 = N \\times F_{REF} F0​=N×FREF​ 1.2.1 PFD鉴频鉴相器与电荷泵CP 在PLL中，十分关键的一个部件叫做鉴相器PD，用于比较参考信号和反馈信号之间的相位差异，以产生反馈调整信号。下图为一种典型的具有电荷泵CP的鉴相电路结构。因为可以同时比较相位和频率，又叫做PFD。 该电路结构主要包含两个DFF、两个电流源、一个与门和延迟单元。 当UP端对应的DFF产生一个高电平输出，而DOWN端输出低电平，将驱动CP产生一个正向电流脉冲。CP具体的输出与DFF的UP和DOWN输出对应关系可见左下角真值表。 当输入参考信号＋IN与反馈信号－IN存在频率差异时，如右上角所示，参考信号频率高于反馈信号，则输出电流大部分时间为正向电流，这将促使VCO信号频率提高，即使得－IN的反馈输入信号与＋IN频率同步，这就是鉴频过程。 当＋IN与－IN的频率接近相位存在差异时，如图右中所示，＋IN端信号相位超前，将输出离散的正向短脉冲，这将使得－IN的相位被拉前与＋IN同步，这是鉴相过程。 同时，考虑到电CP电路等存在的延迟（如电流的开启关闭需要一定的保持时间），引入延迟单元保证UP/DOWN信号的足够宽度以避免死区的出现。 1.2.2 压控振荡器VCO VCO为PLL电路输出信号的直接来源，鉴相器PFD的误差调节电流IcpI_{cp}Icp​通过环路滤波输出调整电压作用到VCO上产生最终的输出信号，我们可以简单的认为调整电压ufu_fuf​与VCO的输出信号频率ω2\\omega_2ω2​之间为一种线性关系。VCO的具体原理可以参见下图一个典型电路示意： 如图示，反馈调整电压ufu_fuf​首先转化为电流，在SR锁存器的控制下，电容C两端的PMOS与NMOS结构交替关闭打开，电流对C进行充放电，C两端电压通过斯密特触发器，又反馈作用到SR锁存器，最终SR锁存器输出信号为一个周期方波，频率与充放电的快慢（ufu_fuf​大小有关）相联系，实现了电压控制振荡输出。 1.3 DDS(Direct Digital Synthesizer)： 采用全数字技术，基于采样定理和查找表的形式，直接合成所需波形。我们知道采样的过程就是将模拟信号离散数字化，而DDS(Direct Digital Synthesizer)可以视为其逆过程，即将离散的数字波形数据（相位-幅度点）存储在ROM中，通过数字信号控制相位（幅度存储地址）变化，输出对应的幅度点，而相位变化的不同速度就对应各种不同的频率，最后再通过DAC和LPF实现信号输出。与其他传统的频率合成器相比，DDS的突出优点是频率分辨率极高，在保证相位连续的情况下可以实现快速的频率转换，数字化控制精确度高。 如上图，对于一个正弦信号，我们按照波形的相位顺序存储其一个周期的数据点（实际只需要存储1/4个周期，90°），存储深度（采样数据点数目2n2^n2n）决定了DDS的分辨率（频率跳变步进fc/2nf_c/2^nfc​/2n）。信号输出时通过改变每次读取的相位点的间隔M我们可以控制输出的信号频率： f0=M×fc2nf_0=\\frac{M\\times f_c}{2^n} f0​=2nM×fc​​ 同时，由采样定理，我们可以知道输出信号的频率不能大于参考信号fcf_cfc​的一半。 3、一个典型的应用设计 对于频率综合，如果想要实现高分辨、快跳变、高频高带宽的频率输出，一种设计思路便是结合PLL和DDS两种技术，即用PLL提供一个固定的高频参考信号供给DDS电路，再通过DDS进行输出： 如上图，采用10M的TCXO晶振，利用PLL芯片ADF4350输出固定1GHz参考供给DDS芯片AD9858，最终通过AD9858实现0-400M的变频输出。 ","link":"https://zhangsJohn.github.io/post/Frequency-Synthesizer/"}]}