TimeQuest Timing Analyzer report for BigBrother
Tue Jan 13 20:00:19 2026
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk_50'
 13. Slow Model Hold: 'clk_50'
 14. Slow Model Minimum Pulse Width: 'clk_50'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clk_50'
 31. Fast Model Hold: 'clk_50'
 32. Fast Model Minimum Pulse Width: 'clk_50'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Propagation Delay
 38. Minimum Propagation Delay
 39. Output Enable Times
 40. Minimum Output Enable Times
 41. Output Disable Times
 42. Minimum Output Disable Times
 43. Multicorner Timing Analysis Summary
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Progagation Delay
 49. Minimum Progagation Delay
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; BigBrother                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------+
; SDC File List                                                                    ;
+----------------------------------------------+--------+--------------------------+
; SDC File Path                                ; Status ; Read at                  ;
+----------------------------------------------+--------+--------------------------+
; ../../../../Downloads/Saletti/BigBrother.sdc ; OK     ; Tue Jan 13 20:00:18 2026 ;
+----------------------------------------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------------------+---------------------------------------------------+
; Clock Name                                    ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                          ; Targets                                           ;
+-----------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------------------+---------------------------------------------------+
; clk_50                                        ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                 ; { CLOCK_50 }                                      ;
; u_top_audio|u_pll|altpll_component|pll|clk[0] ; Generated ; 54.285 ; 18.42 MHz ; 0.000 ; 27.142 ; 50.00      ; 19        ; 7           ;       ;        ;           ;            ; false    ; clk_50 ; u_top_audio|u_pll|altpll_component|pll|inclk[0] ; { u_top_audio|u_pll|altpll_component|pll|clk[0] } ;
+-----------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------------------+---------------------------------------------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 71.24 MHz ; 71.24 MHz       ; clk_50     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk_50 ; 5.963 ; 0.000         ;
+--------+-------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk_50 ; 0.391 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+-------+-----------------------+
; Clock  ; Slack ; End Point TNS         ;
+--------+-------+-----------------------+
; clk_50 ; 7.500 ; 0.000                 ;
+--------+-------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_50'                                                                                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.963 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg7  ; clk_50       ; clk_50      ; 20.000       ; 0.080      ; 14.082     ;
; 5.986 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg8  ; clk_50       ; clk_50      ; 20.000       ; 0.063      ; 14.042     ;
; 5.995 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.072      ; 14.042     ;
; 6.024 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg8  ; clk_50       ; clk_50      ; 20.000       ; 0.080      ; 14.021     ;
; 6.041 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a38~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.086      ; 14.010     ;
; 6.095 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a35~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.095      ; 13.965     ;
; 6.099 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a26~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.092      ; 13.958     ;
; 6.111 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[0] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg7  ; clk_50       ; clk_50      ; 20.000       ; 0.081      ; 13.935     ;
; 6.134 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[0] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg8  ; clk_50       ; clk_50      ; 20.000       ; 0.064      ; 13.895     ;
; 6.143 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[0] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.073      ; 13.895     ;
; 6.172 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[0] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg8  ; clk_50       ; clk_50      ; 20.000       ; 0.081      ; 13.874     ;
; 6.189 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[0] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a38~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.087      ; 13.863     ;
; 6.205 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg6  ; clk_50       ; clk_50      ; 20.000       ; 0.063      ; 13.823     ;
; 6.211 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~portb_address_reg6 ; clk_50       ; clk_50      ; 20.000       ; 0.072      ; 13.826     ;
; 6.215 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg7  ; clk_50       ; clk_50      ; 20.000       ; 0.063      ; 13.813     ;
; 6.230 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg6  ; clk_50       ; clk_50      ; 20.000       ; 0.080      ; 13.815     ;
; 6.243 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[0] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a35~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.096      ; 13.818     ;
; 6.247 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[0] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a26~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.093      ; 13.811     ;
; 6.254 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a38~portb_address_reg6 ; clk_50       ; clk_50      ; 20.000       ; 0.086      ; 13.797     ;
; 6.260 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[3] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg7  ; clk_50       ; clk_50      ; 20.000       ; 0.080      ; 13.785     ;
; 6.264 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[4] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg7  ; clk_50       ; clk_50      ; 20.000       ; 0.080      ; 13.781     ;
; 6.283 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[3] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg8  ; clk_50       ; clk_50      ; 20.000       ; 0.063      ; 13.745     ;
; 6.287 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[4] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg8  ; clk_50       ; clk_50      ; 20.000       ; 0.063      ; 13.741     ;
; 6.292 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[3] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.072      ; 13.745     ;
; 6.296 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[4] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.072      ; 13.741     ;
; 6.298 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a35~portb_address_reg6 ; clk_50       ; clk_50      ; 20.000       ; 0.095      ; 13.762     ;
; 6.308 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~portb_address_reg7 ; clk_50       ; clk_50      ; 20.000       ; 0.072      ; 13.729     ;
; 6.312 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a26~portb_address_reg6 ; clk_50       ; clk_50      ; 20.000       ; 0.092      ; 13.745     ;
; 6.321 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[3] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg8  ; clk_50       ; clk_50      ; 20.000       ; 0.080      ; 13.724     ;
; 6.325 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[4] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg8  ; clk_50       ; clk_50      ; 20.000       ; 0.080      ; 13.720     ;
; 6.335 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[2] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg7  ; clk_50       ; clk_50      ; 20.000       ; 0.081      ; 13.711     ;
; 6.338 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[3] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a38~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.086      ; 13.713     ;
; 6.342 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[4] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a38~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.086      ; 13.709     ;
; 6.353 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[0] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg6  ; clk_50       ; clk_50      ; 20.000       ; 0.064      ; 13.676     ;
; 6.356 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a35~portb_address_reg7 ; clk_50       ; clk_50      ; 20.000       ; 0.095      ; 13.704     ;
; 6.358 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[2] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg8  ; clk_50       ; clk_50      ; 20.000       ; 0.064      ; 13.671     ;
; 6.359 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[0] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~portb_address_reg6 ; clk_50       ; clk_50      ; 20.000       ; 0.073      ; 13.679     ;
; 6.363 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[0] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg7  ; clk_50       ; clk_50      ; 20.000       ; 0.064      ; 13.666     ;
; 6.365 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[5] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg7  ; clk_50       ; clk_50      ; 20.000       ; 0.080      ; 13.680     ;
; 6.367 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[2] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.073      ; 13.671     ;
; 6.377 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg2  ; clk_50       ; clk_50      ; 20.000       ; 0.063      ; 13.651     ;
; 6.378 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[0] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg6  ; clk_50       ; clk_50      ; 20.000       ; 0.081      ; 13.668     ;
; 6.388 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[5] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg8  ; clk_50       ; clk_50      ; 20.000       ; 0.063      ; 13.640     ;
; 6.392 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[3] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a35~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.095      ; 13.668     ;
; 6.396 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[2] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg8  ; clk_50       ; clk_50      ; 20.000       ; 0.081      ; 13.650     ;
; 6.396 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[4] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a35~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.095      ; 13.664     ;
; 6.396 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[3] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a26~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.092      ; 13.661     ;
; 6.397 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[5] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.072      ; 13.640     ;
; 6.400 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[4] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a26~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.092      ; 13.657     ;
; 6.402 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[0] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a38~portb_address_reg6 ; clk_50       ; clk_50      ; 20.000       ; 0.087      ; 13.650     ;
; 6.413 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[2] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a38~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.087      ; 13.639     ;
; 6.426 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[5] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg8  ; clk_50       ; clk_50      ; 20.000       ; 0.080      ; 13.619     ;
; 6.443 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[5] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a38~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.086      ; 13.608     ;
; 6.446 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[0] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a35~portb_address_reg6 ; clk_50       ; clk_50      ; 20.000       ; 0.096      ; 13.615     ;
; 6.447 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[6] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg7  ; clk_50       ; clk_50      ; 20.000       ; 0.080      ; 13.598     ;
; 6.456 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[0] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~portb_address_reg7 ; clk_50       ; clk_50      ; 20.000       ; 0.073      ; 13.582     ;
; 6.460 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[0] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a26~portb_address_reg6 ; clk_50       ; clk_50      ; 20.000       ; 0.093      ; 13.598     ;
; 6.467 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[2] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a35~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.096      ; 13.594     ;
; 6.470 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[6] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg8  ; clk_50       ; clk_50      ; 20.000       ; 0.063      ; 13.558     ;
; 6.471 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[2] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a26~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.093      ; 13.587     ;
; 6.479 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[6] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.072      ; 13.558     ;
; 6.492 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~portb_address_reg5 ; clk_50       ; clk_50      ; 20.000       ; 0.072      ; 13.545     ;
; 6.497 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[5] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a35~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.095      ; 13.563     ;
; 6.501 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[5] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a26~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.092      ; 13.556     ;
; 6.502 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[3] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg6  ; clk_50       ; clk_50      ; 20.000       ; 0.063      ; 13.526     ;
; 6.504 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[0] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a35~portb_address_reg7 ; clk_50       ; clk_50      ; 20.000       ; 0.096      ; 13.557     ;
; 6.506 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[4] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg6  ; clk_50       ; clk_50      ; 20.000       ; 0.063      ; 13.522     ;
; 6.508 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[6] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg8  ; clk_50       ; clk_50      ; 20.000       ; 0.080      ; 13.537     ;
; 6.508 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[3] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~portb_address_reg6 ; clk_50       ; clk_50      ; 20.000       ; 0.072      ; 13.529     ;
; 6.512 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[4] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~portb_address_reg6 ; clk_50       ; clk_50      ; 20.000       ; 0.072      ; 13.525     ;
; 6.512 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[3] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg7  ; clk_50       ; clk_50      ; 20.000       ; 0.063      ; 13.516     ;
; 6.516 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[4] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg7  ; clk_50       ; clk_50      ; 20.000       ; 0.063      ; 13.512     ;
; 6.518 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[7] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg7  ; clk_50       ; clk_50      ; 20.000       ; 0.080      ; 13.527     ;
; 6.525 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[6] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a38~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.086      ; 13.526     ;
; 6.525 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[0] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg2  ; clk_50       ; clk_50      ; 20.000       ; 0.064      ; 13.504     ;
; 6.527 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[3] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg6  ; clk_50       ; clk_50      ; 20.000       ; 0.080      ; 13.518     ;
; 6.531 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[4] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg6  ; clk_50       ; clk_50      ; 20.000       ; 0.080      ; 13.514     ;
; 6.541 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[7] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg8  ; clk_50       ; clk_50      ; 20.000       ; 0.063      ; 13.487     ;
; 6.550 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[7] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.072      ; 13.487     ;
; 6.551 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[3] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a38~portb_address_reg6 ; clk_50       ; clk_50      ; 20.000       ; 0.086      ; 13.500     ;
; 6.555 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[4] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a38~portb_address_reg6 ; clk_50       ; clk_50      ; 20.000       ; 0.086      ; 13.496     ;
; 6.577 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[2] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg6  ; clk_50       ; clk_50      ; 20.000       ; 0.064      ; 13.452     ;
; 6.579 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[7] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg8  ; clk_50       ; clk_50      ; 20.000       ; 0.080      ; 13.466     ;
; 6.579 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[6] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a35~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.095      ; 13.481     ;
; 6.581 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg4  ; clk_50       ; clk_50      ; 20.000       ; 0.063      ; 13.447     ;
; 6.583 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[6] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a26~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.092      ; 13.474     ;
; 6.583 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[2] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~portb_address_reg6 ; clk_50       ; clk_50      ; 20.000       ; 0.073      ; 13.455     ;
; 6.587 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[2] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg7  ; clk_50       ; clk_50      ; 20.000       ; 0.064      ; 13.442     ;
; 6.595 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[3] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a35~portb_address_reg6 ; clk_50       ; clk_50      ; 20.000       ; 0.095      ; 13.465     ;
; 6.596 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[7] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a38~portb_address_reg8 ; clk_50       ; clk_50      ; 20.000       ; 0.086      ; 13.455     ;
; 6.599 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[4] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a35~portb_address_reg6 ; clk_50       ; clk_50      ; 20.000       ; 0.095      ; 13.461     ;
; 6.602 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[2] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg6  ; clk_50       ; clk_50      ; 20.000       ; 0.081      ; 13.444     ;
; 6.605 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[3] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~portb_address_reg7 ; clk_50       ; clk_50      ; 20.000       ; 0.072      ; 13.432     ;
; 6.607 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[5] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg6  ; clk_50       ; clk_50      ; 20.000       ; 0.063      ; 13.421     ;
; 6.609 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~portb_address_reg4 ; clk_50       ; clk_50      ; 20.000       ; 0.072      ; 13.428     ;
; 6.609 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[4] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~portb_address_reg7 ; clk_50       ; clk_50      ; 20.000       ; 0.072      ; 13.428     ;
; 6.609 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[3] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a26~portb_address_reg6 ; clk_50       ; clk_50      ; 20.000       ; 0.092      ; 13.448     ;
; 6.613 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[5] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~portb_address_reg6 ; clk_50       ; clk_50      ; 20.000       ; 0.072      ; 13.424     ;
; 6.613 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[4] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a26~portb_address_reg6 ; clk_50       ; clk_50      ; 20.000       ; 0.092      ; 13.444     ;
; 6.617 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[5] ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a5~portb_address_reg7  ; clk_50       ; clk_50      ; 20.000       ; 0.063      ; 13.411     ;
+-------+----------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_50'                                                                                                                                                                                                                                                                                                                           ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                         ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_counter[0]  ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_counter[1]  ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_counter[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_counter[2]  ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_counter[3]  ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_counter[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|state.S_CONVERT   ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|state.S_CONVERT   ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|frequency_memory:u_freq_mem|step_value[3]   ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|frequency_memory:u_freq_mem|step_value[3]   ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|frequency_memory:u_freq_mem|step_value[5]   ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|frequency_memory:u_freq_mem|step_value[5]   ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[0]      ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[0]      ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[13]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[13]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[15]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[15]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[16]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[16]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[14]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[14]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[17]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[17]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[20]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[20]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[19]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[19]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[18]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[18]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[21]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[21]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[22]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[22]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[24]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[24]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[23]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[23]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[25]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[25]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[28]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[28]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[26]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[26]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[27]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[27]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_audio:u_top_audio|i2c_config_codec_standard:u_i2c_config_codec_standard|reg_index[0]                                          ; top_audio:u_top_audio|i2c_config_codec_standard:u_i2c_config_codec_standard|reg_index[0]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_audio:u_top_audio|i2c_config_codec_standard:u_i2c_config_codec_standard|reg_index[1]                                          ; top_audio:u_top_audio|i2c_config_codec_standard:u_i2c_config_codec_standard|reg_index[1]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_audio:u_top_audio|i2c_config_codec_standard:u_i2c_config_codec_standard|reg_index[2]                                          ; top_audio:u_top_audio|i2c_config_codec_standard:u_i2c_config_codec_standard|reg_index[2]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_audio:u_top_audio|i2c_config_codec_standard:u_i2c_config_codec_standard|reg_index[3]                                          ; top_audio:u_top_audio|i2c_config_codec_standard:u_i2c_config_codec_standard|reg_index[3]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_audio:u_top_audio|i2c_config_codec_standard:u_i2c_config_codec_standard|sda_out                                               ; top_audio:u_top_audio|i2c_config_codec_standard:u_i2c_config_codec_standard|sda_out                                               ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_MAG_WAIT_VALID                                                      ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_MAG_WAIT_VALID                                                      ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_MAG_OUTPUT                                                          ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_MAG_OUTPUT                                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_LOAD_READ_REQ                                                       ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_LOAD_READ_REQ                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_LOAD_WRITE                                                          ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_LOAD_WRITE                                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_COMPUTE_WAIT_VALID                                                  ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_COMPUTE_WAIT_VALID                                                  ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_COMPUTE_WRITE                                                       ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_COMPUTE_WRITE                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1]                                                                    ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1]                                                                    ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[2]                                                                    ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[2]                                                                    ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[3]                                                                    ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[3]                                                                    ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[4]                                                                    ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[4]                                                                    ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[5]                                                                    ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[5]                                                                    ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[6]                                                                    ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[6]                                                                    ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[7]                                                                    ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[7]                                                                    ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[8]                                                                    ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[8]                                                                    ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[0]                                                                    ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[0]                                                                    ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_audio:u_top_audio|i2s_double_buffer:u_i2s_double_buffer|write_buffer_sel                                                      ; top_audio:u_top_audio|i2s_double_buffer:u_i2s_double_buffer|write_buffer_sel                                                      ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|state.S_WAIT_DATA                                         ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|state.S_WAIT_DATA                                         ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|state.S_WAIT_MIX                                          ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|state.S_WAIT_MIX                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fft_top:u_fft_top|magnitude_approximator:u_magnitude_approximator|p1_abs_re[23]                                                   ; fft_top:u_fft_top|magnitude_approximator:u_magnitude_approximator|p1_abs_re[23]                                                   ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fft_top:u_fft_top|magnitude_approximator:u_magnitude_approximator|p1_abs_im[23]                                                   ; fft_top:u_fft_top|magnitude_approximator:u_magnitude_approximator|p1_abs_im[23]                                                   ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fft_top:u_fft_top|magnitude_approximator:u_magnitude_approximator|p2_max[0]                                                       ; fft_top:u_fft_top|magnitude_approximator:u_magnitude_approximator|p2_max[0]                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|state                                                                           ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|state                                                                           ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[45]                                                                           ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[45]                                                                           ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; vga_top_system:u_vga_top_system|lockin_vga_visualizer:u_lockin_vga_visualizer|write_ptr[8]                                        ; vga_top_system:u_vga_top_system|lockin_vga_visualizer:u_lockin_vga_visualizer|write_ptr[8]                                        ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|is_flipped                                                                      ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|is_flipped                                                                      ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; vga_clk_reg                                                                                                                       ; vga_clk_reg                                                                                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.513 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|button_edge_detector:u_buttons|keys_prev[0] ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|button_edge_detector:u_buttons|pulse_out[0] ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.779      ;
; 0.516 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[8]                                                                      ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[8]                                           ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[4]                                                                 ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[4]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[5]                                                                 ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[5]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[6]                                                                 ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[6]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[8]                                                                 ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[8]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[27]                                                                ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[27]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[31]                                                                ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[31]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[3]                                                                      ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[3]                                           ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[7]                                                                      ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[7]                                           ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[36]                                                                     ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[36]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[0]                                                                 ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[0]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[23]                                                                ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[23]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[16]                                                                     ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[16]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.784      ;
; 0.519 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[17]                                                                     ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[17]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_im[1]                                                                        ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_im[1]                                                                        ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_im[2]                                                                        ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_im[2]                                                                        ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_re[19]                                                                       ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_re[19]                                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_re[14]                                                                       ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_re[14]                                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[15]                                                                ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[15]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[0]                                                                      ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[0]                                           ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[14]                                                                     ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[14]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[15]                                                                     ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[15]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[35]                                                                ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[35]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[36]                                                                ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[36]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[5]                                                                      ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[5]                                           ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[6]                                                                      ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[6]                                           ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[11]                                                                     ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[11]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_im[7]                                                                        ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_im[7]                                                                        ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[1]                                                                      ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[1]                                           ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[25]                                                                     ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[25]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_im[14]                                                                       ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_im[14]                                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_re[20]                                                                       ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_re[20]                                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[23]                                                                     ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[23]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|button_edge_detector:u_buttons|keys_sync[0] ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|button_edge_detector:u_buttons|keys_prev[0] ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_im[0]                                                                        ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_im[0]                                                                        ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_re[18]                                                                       ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_re[18]                                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_re[17]                                                                       ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_re[17]                                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_re[15]                                                                       ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_re[15]                                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|button_edge_detector:u_buttons|keys_sync[2] ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|button_edge_detector:u_buttons|keys_prev[2] ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[8]      ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[9]      ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.791      ;
; 0.527 ; fft_top:u_fft_top|magnitude_approximator:u_magnitude_approximator|p1_abs_im[1]                                                    ; fft_top:u_fft_top|magnitude_approximator:u_magnitude_approximator|p2_max[1]                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[13]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|bcd_output[0]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|mixer_start_en                                            ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|p1_valid                                                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|p1_valid                                                                          ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|p2_valid                                                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.795      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_50'                                                                                                                                                                                         ;
+-------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                                          ;
+-------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg2   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg2   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg3   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg3   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg4   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg4   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg5   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg5   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg6   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg6   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg7   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg7   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg8   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg8   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a10~portb_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a10~portb_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg7 ;
+-------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; clk_50     ; 7.043 ; 7.043 ; Rise       ; clk_50          ;
; KEY[*]    ; clk_50     ; 8.892 ; 8.892 ; Rise       ; clk_50          ;
;  KEY[0]   ; clk_50     ; 8.892 ; 8.892 ; Rise       ; clk_50          ;
;  KEY[1]   ; clk_50     ; 3.579 ; 3.579 ; Rise       ; clk_50          ;
;  KEY[2]   ; clk_50     ; 3.587 ; 3.587 ; Rise       ; clk_50          ;
;  KEY[3]   ; clk_50     ; 4.175 ; 4.175 ; Rise       ; clk_50          ;
; SW[*]     ; clk_50     ; 5.074 ; 5.074 ; Rise       ; clk_50          ;
;  SW[0]    ; clk_50     ; 5.074 ; 5.074 ; Rise       ; clk_50          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; I2C_SDAT  ; clk_50     ; -4.423 ; -4.423 ; Rise       ; clk_50          ;
; KEY[*]    ; clk_50     ; -3.349 ; -3.349 ; Rise       ; clk_50          ;
;  KEY[0]   ; clk_50     ; -3.987 ; -3.987 ; Rise       ; clk_50          ;
;  KEY[1]   ; clk_50     ; -3.349 ; -3.349 ; Rise       ; clk_50          ;
;  KEY[2]   ; clk_50     ; -3.357 ; -3.357 ; Rise       ; clk_50          ;
;  KEY[3]   ; clk_50     ; -3.945 ; -3.945 ; Rise       ; clk_50          ;
; SW[*]     ; clk_50     ; -0.513 ; -0.513 ; Rise       ; clk_50          ;
;  SW[0]    ; clk_50     ; -0.513 ; -0.513 ; Rise       ; clk_50          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+-----------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+-----------+------------+--------+--------+------------+-----------------------------------------------+
; HEX0[*]   ; clk_50     ; 10.678 ; 10.678 ; Rise       ; clk_50                                        ;
;  HEX0[0]  ; clk_50     ; 10.678 ; 10.678 ; Rise       ; clk_50                                        ;
;  HEX0[1]  ; clk_50     ; 9.124  ; 9.124  ; Rise       ; clk_50                                        ;
;  HEX0[2]  ; clk_50     ; 8.975  ; 8.975  ; Rise       ; clk_50                                        ;
;  HEX0[3]  ; clk_50     ; 9.344  ; 9.344  ; Rise       ; clk_50                                        ;
;  HEX0[4]  ; clk_50     ; 8.856  ; 8.856  ; Rise       ; clk_50                                        ;
;  HEX0[5]  ; clk_50     ; 8.141  ; 8.141  ; Rise       ; clk_50                                        ;
;  HEX0[6]  ; clk_50     ; 8.467  ; 8.467  ; Rise       ; clk_50                                        ;
; HEX1[*]   ; clk_50     ; 8.581  ; 8.581  ; Rise       ; clk_50                                        ;
;  HEX1[0]  ; clk_50     ; 8.581  ; 8.581  ; Rise       ; clk_50                                        ;
;  HEX1[1]  ; clk_50     ; 8.414  ; 8.414  ; Rise       ; clk_50                                        ;
;  HEX1[2]  ; clk_50     ; 7.921  ; 7.921  ; Rise       ; clk_50                                        ;
;  HEX1[3]  ; clk_50     ; 8.096  ; 8.096  ; Rise       ; clk_50                                        ;
;  HEX1[4]  ; clk_50     ; 7.497  ; 7.497  ; Rise       ; clk_50                                        ;
;  HEX1[5]  ; clk_50     ; 7.505  ; 7.505  ; Rise       ; clk_50                                        ;
;  HEX1[6]  ; clk_50     ; 7.273  ; 7.273  ; Rise       ; clk_50                                        ;
; HEX2[*]   ; clk_50     ; 7.491  ; 7.491  ; Rise       ; clk_50                                        ;
;  HEX2[0]  ; clk_50     ; 7.446  ; 7.446  ; Rise       ; clk_50                                        ;
;  HEX2[1]  ; clk_50     ; 7.269  ; 7.269  ; Rise       ; clk_50                                        ;
;  HEX2[2]  ; clk_50     ; 7.465  ; 7.465  ; Rise       ; clk_50                                        ;
;  HEX2[3]  ; clk_50     ; 7.491  ; 7.491  ; Rise       ; clk_50                                        ;
;  HEX2[4]  ; clk_50     ; 7.433  ; 7.433  ; Rise       ; clk_50                                        ;
;  HEX2[5]  ; clk_50     ; 7.415  ; 7.415  ; Rise       ; clk_50                                        ;
;  HEX2[6]  ; clk_50     ; 7.481  ; 7.481  ; Rise       ; clk_50                                        ;
; HEX3[*]   ; clk_50     ; 7.391  ; 7.391  ; Rise       ; clk_50                                        ;
;  HEX3[0]  ; clk_50     ; 7.222  ; 7.222  ; Rise       ; clk_50                                        ;
;  HEX3[1]  ; clk_50     ; 6.986  ; 6.986  ; Rise       ; clk_50                                        ;
;  HEX3[2]  ; clk_50     ; 7.388  ; 7.388  ; Rise       ; clk_50                                        ;
;  HEX3[3]  ; clk_50     ; 7.238  ; 7.238  ; Rise       ; clk_50                                        ;
;  HEX3[4]  ; clk_50     ; 7.391  ; 7.391  ; Rise       ; clk_50                                        ;
;  HEX3[5]  ; clk_50     ; 6.911  ; 6.911  ; Rise       ; clk_50                                        ;
;  HEX3[6]  ; clk_50     ; 6.963  ; 6.963  ; Rise       ; clk_50                                        ;
; HEX4[*]   ; clk_50     ; 9.323  ; 9.323  ; Rise       ; clk_50                                        ;
;  HEX4[0]  ; clk_50     ; 8.504  ; 8.504  ; Rise       ; clk_50                                        ;
;  HEX4[1]  ; clk_50     ; 9.323  ; 9.323  ; Rise       ; clk_50                                        ;
;  HEX4[2]  ; clk_50     ; 9.323  ; 9.323  ; Rise       ; clk_50                                        ;
;  HEX4[3]  ; clk_50     ; 8.205  ; 8.205  ; Rise       ; clk_50                                        ;
;  HEX4[4]  ; clk_50     ; 8.225  ; 8.225  ; Rise       ; clk_50                                        ;
;  HEX4[5]  ; clk_50     ; 8.225  ; 8.225  ; Rise       ; clk_50                                        ;
; HEX5[*]   ; clk_50     ; 9.414  ; 9.414  ; Rise       ; clk_50                                        ;
;  HEX5[0]  ; clk_50     ; 8.727  ; 8.727  ; Rise       ; clk_50                                        ;
;  HEX5[1]  ; clk_50     ; 9.414  ; 9.414  ; Rise       ; clk_50                                        ;
;  HEX5[2]  ; clk_50     ; 9.414  ; 9.414  ; Rise       ; clk_50                                        ;
;  HEX5[3]  ; clk_50     ; 9.009  ; 9.009  ; Rise       ; clk_50                                        ;
;  HEX5[4]  ; clk_50     ; 8.989  ; 8.989  ; Rise       ; clk_50                                        ;
;  HEX5[5]  ; clk_50     ; 8.989  ; 8.989  ; Rise       ; clk_50                                        ;
; HEX6[*]   ; clk_50     ; 9.450  ; 9.450  ; Rise       ; clk_50                                        ;
;  HEX6[0]  ; clk_50     ; 9.369  ; 9.369  ; Rise       ; clk_50                                        ;
;  HEX6[1]  ; clk_50     ; 9.450  ; 9.450  ; Rise       ; clk_50                                        ;
;  HEX6[2]  ; clk_50     ; 9.450  ; 9.450  ; Rise       ; clk_50                                        ;
;  HEX6[3]  ; clk_50     ; 8.706  ; 8.706  ; Rise       ; clk_50                                        ;
;  HEX6[4]  ; clk_50     ; 8.706  ; 8.706  ; Rise       ; clk_50                                        ;
;  HEX6[5]  ; clk_50     ; 8.686  ; 8.686  ; Rise       ; clk_50                                        ;
; HEX7[*]   ; clk_50     ; 9.780  ; 9.780  ; Rise       ; clk_50                                        ;
;  HEX7[0]  ; clk_50     ; 9.780  ; 9.780  ; Rise       ; clk_50                                        ;
;  HEX7[1]  ; clk_50     ; 8.441  ; 8.441  ; Rise       ; clk_50                                        ;
;  HEX7[2]  ; clk_50     ; 8.411  ; 8.411  ; Rise       ; clk_50                                        ;
;  HEX7[3]  ; clk_50     ; 9.750  ; 9.750  ; Rise       ; clk_50                                        ;
;  HEX7[4]  ; clk_50     ; 9.750  ; 9.750  ; Rise       ; clk_50                                        ;
;  HEX7[5]  ; clk_50     ; 9.503  ; 9.503  ; Rise       ; clk_50                                        ;
; I2C_SCLK  ; clk_50     ; 8.722  ; 8.722  ; Rise       ; clk_50                                        ;
; I2C_SDAT  ; clk_50     ; 8.638  ; 8.638  ; Rise       ; clk_50                                        ;
; LEDR[*]   ; clk_50     ; 7.796  ; 7.796  ; Rise       ; clk_50                                        ;
;  LEDR[17] ; clk_50     ; 7.796  ; 7.796  ; Rise       ; clk_50                                        ;
; VGA_CLK   ; clk_50     ; 7.305  ; 7.305  ; Rise       ; clk_50                                        ;
; AUD_XCK   ; clk_50     ; 2.969  ;        ; Rise       ; u_top_audio|u_pll|altpll_component|pll|clk[0] ;
; AUD_XCK   ; clk_50     ;        ; 2.969  ; Fall       ; u_top_audio|u_pll|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+-----------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+-----------+------------+--------+--------+------------+-----------------------------------------------+
; HEX0[*]   ; clk_50     ; 8.141  ; 8.141  ; Rise       ; clk_50                                        ;
;  HEX0[0]  ; clk_50     ; 10.678 ; 10.678 ; Rise       ; clk_50                                        ;
;  HEX0[1]  ; clk_50     ; 9.124  ; 9.124  ; Rise       ; clk_50                                        ;
;  HEX0[2]  ; clk_50     ; 8.975  ; 8.975  ; Rise       ; clk_50                                        ;
;  HEX0[3]  ; clk_50     ; 9.344  ; 9.344  ; Rise       ; clk_50                                        ;
;  HEX0[4]  ; clk_50     ; 8.856  ; 8.856  ; Rise       ; clk_50                                        ;
;  HEX0[5]  ; clk_50     ; 8.141  ; 8.141  ; Rise       ; clk_50                                        ;
;  HEX0[6]  ; clk_50     ; 8.467  ; 8.467  ; Rise       ; clk_50                                        ;
; HEX1[*]   ; clk_50     ; 7.273  ; 7.273  ; Rise       ; clk_50                                        ;
;  HEX1[0]  ; clk_50     ; 8.581  ; 8.581  ; Rise       ; clk_50                                        ;
;  HEX1[1]  ; clk_50     ; 8.414  ; 8.414  ; Rise       ; clk_50                                        ;
;  HEX1[2]  ; clk_50     ; 7.921  ; 7.921  ; Rise       ; clk_50                                        ;
;  HEX1[3]  ; clk_50     ; 8.096  ; 8.096  ; Rise       ; clk_50                                        ;
;  HEX1[4]  ; clk_50     ; 7.497  ; 7.497  ; Rise       ; clk_50                                        ;
;  HEX1[5]  ; clk_50     ; 7.505  ; 7.505  ; Rise       ; clk_50                                        ;
;  HEX1[6]  ; clk_50     ; 7.273  ; 7.273  ; Rise       ; clk_50                                        ;
; HEX2[*]   ; clk_50     ; 7.269  ; 7.269  ; Rise       ; clk_50                                        ;
;  HEX2[0]  ; clk_50     ; 7.446  ; 7.446  ; Rise       ; clk_50                                        ;
;  HEX2[1]  ; clk_50     ; 7.269  ; 7.269  ; Rise       ; clk_50                                        ;
;  HEX2[2]  ; clk_50     ; 7.465  ; 7.465  ; Rise       ; clk_50                                        ;
;  HEX2[3]  ; clk_50     ; 7.491  ; 7.491  ; Rise       ; clk_50                                        ;
;  HEX2[4]  ; clk_50     ; 7.433  ; 7.433  ; Rise       ; clk_50                                        ;
;  HEX2[5]  ; clk_50     ; 7.415  ; 7.415  ; Rise       ; clk_50                                        ;
;  HEX2[6]  ; clk_50     ; 7.481  ; 7.481  ; Rise       ; clk_50                                        ;
; HEX3[*]   ; clk_50     ; 6.911  ; 6.911  ; Rise       ; clk_50                                        ;
;  HEX3[0]  ; clk_50     ; 7.222  ; 7.222  ; Rise       ; clk_50                                        ;
;  HEX3[1]  ; clk_50     ; 6.986  ; 6.986  ; Rise       ; clk_50                                        ;
;  HEX3[2]  ; clk_50     ; 7.388  ; 7.388  ; Rise       ; clk_50                                        ;
;  HEX3[3]  ; clk_50     ; 7.238  ; 7.238  ; Rise       ; clk_50                                        ;
;  HEX3[4]  ; clk_50     ; 7.391  ; 7.391  ; Rise       ; clk_50                                        ;
;  HEX3[5]  ; clk_50     ; 6.911  ; 6.911  ; Rise       ; clk_50                                        ;
;  HEX3[6]  ; clk_50     ; 6.963  ; 6.963  ; Rise       ; clk_50                                        ;
; HEX4[*]   ; clk_50     ; 8.205  ; 8.205  ; Rise       ; clk_50                                        ;
;  HEX4[0]  ; clk_50     ; 8.504  ; 8.504  ; Rise       ; clk_50                                        ;
;  HEX4[1]  ; clk_50     ; 9.323  ; 9.323  ; Rise       ; clk_50                                        ;
;  HEX4[2]  ; clk_50     ; 9.323  ; 9.323  ; Rise       ; clk_50                                        ;
;  HEX4[3]  ; clk_50     ; 8.205  ; 8.205  ; Rise       ; clk_50                                        ;
;  HEX4[4]  ; clk_50     ; 8.225  ; 8.225  ; Rise       ; clk_50                                        ;
;  HEX4[5]  ; clk_50     ; 8.225  ; 8.225  ; Rise       ; clk_50                                        ;
; HEX5[*]   ; clk_50     ; 8.727  ; 8.727  ; Rise       ; clk_50                                        ;
;  HEX5[0]  ; clk_50     ; 8.727  ; 8.727  ; Rise       ; clk_50                                        ;
;  HEX5[1]  ; clk_50     ; 9.414  ; 9.414  ; Rise       ; clk_50                                        ;
;  HEX5[2]  ; clk_50     ; 9.414  ; 9.414  ; Rise       ; clk_50                                        ;
;  HEX5[3]  ; clk_50     ; 9.009  ; 9.009  ; Rise       ; clk_50                                        ;
;  HEX5[4]  ; clk_50     ; 8.989  ; 8.989  ; Rise       ; clk_50                                        ;
;  HEX5[5]  ; clk_50     ; 8.989  ; 8.989  ; Rise       ; clk_50                                        ;
; HEX6[*]   ; clk_50     ; 8.686  ; 8.686  ; Rise       ; clk_50                                        ;
;  HEX6[0]  ; clk_50     ; 9.369  ; 9.369  ; Rise       ; clk_50                                        ;
;  HEX6[1]  ; clk_50     ; 9.450  ; 9.450  ; Rise       ; clk_50                                        ;
;  HEX6[2]  ; clk_50     ; 9.450  ; 9.450  ; Rise       ; clk_50                                        ;
;  HEX6[3]  ; clk_50     ; 8.706  ; 8.706  ; Rise       ; clk_50                                        ;
;  HEX6[4]  ; clk_50     ; 8.706  ; 8.706  ; Rise       ; clk_50                                        ;
;  HEX6[5]  ; clk_50     ; 8.686  ; 8.686  ; Rise       ; clk_50                                        ;
; HEX7[*]   ; clk_50     ; 8.411  ; 8.411  ; Rise       ; clk_50                                        ;
;  HEX7[0]  ; clk_50     ; 9.780  ; 9.780  ; Rise       ; clk_50                                        ;
;  HEX7[1]  ; clk_50     ; 8.441  ; 8.441  ; Rise       ; clk_50                                        ;
;  HEX7[2]  ; clk_50     ; 8.411  ; 8.411  ; Rise       ; clk_50                                        ;
;  HEX7[3]  ; clk_50     ; 9.750  ; 9.750  ; Rise       ; clk_50                                        ;
;  HEX7[4]  ; clk_50     ; 9.750  ; 9.750  ; Rise       ; clk_50                                        ;
;  HEX7[5]  ; clk_50     ; 9.503  ; 9.503  ; Rise       ; clk_50                                        ;
; I2C_SCLK  ; clk_50     ; 8.722  ; 8.722  ; Rise       ; clk_50                                        ;
; I2C_SDAT  ; clk_50     ; 8.638  ; 8.638  ; Rise       ; clk_50                                        ;
; LEDR[*]   ; clk_50     ; 7.796  ; 7.796  ; Rise       ; clk_50                                        ;
;  LEDR[17] ; clk_50     ; 7.796  ; 7.796  ; Rise       ; clk_50                                        ;
; VGA_CLK   ; clk_50     ; 7.305  ; 7.305  ; Rise       ; clk_50                                        ;
; AUD_XCK   ; clk_50     ; 2.969  ;        ; Rise       ; u_top_audio|u_pll|altpll_component|pll|clk[0] ;
; AUD_XCK   ; clk_50     ;        ; 2.969  ; Fall       ; u_top_audio|u_pll|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+-----------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; LEDG[7]     ; 10.395 ;        ;        ; 10.395 ;
; SW[0]      ; HEX0[0]     ; 7.431  ;        ;        ; 7.431  ;
; SW[0]      ; HEX0[1]     ; 8.391  ;        ;        ; 8.391  ;
; SW[0]      ; HEX0[2]     ; 8.418  ;        ;        ; 8.418  ;
; SW[0]      ; HEX0[3]     ; 8.388  ;        ;        ; 8.388  ;
; SW[0]      ; HEX0[4]     ; 8.081  ;        ;        ; 8.081  ;
; SW[0]      ; HEX0[5]     ; 7.400  ;        ;        ; 7.400  ;
; SW[0]      ; HEX0[6]     ; 7.497  ;        ;        ; 7.497  ;
; SW[0]      ; HEX1[0]     ; 6.905  ;        ;        ; 6.905  ;
; SW[0]      ; HEX1[1]     ; 6.959  ;        ;        ; 6.959  ;
; SW[0]      ; HEX1[2]     ; 7.256  ;        ;        ; 7.256  ;
; SW[0]      ; HEX1[3]     ; 6.972  ;        ;        ; 6.972  ;
; SW[0]      ; HEX1[4]     ; 6.528  ;        ;        ; 6.528  ;
; SW[0]      ; HEX1[5]     ; 6.543  ;        ;        ; 6.543  ;
; SW[0]      ; HEX1[6]     ; 6.493  ;        ;        ; 6.493  ;
; SW[0]      ; HEX2[0]     ; 6.492  ;        ;        ; 6.492  ;
; SW[0]      ; HEX2[1]     ; 6.745  ;        ;        ; 6.745  ;
; SW[0]      ; HEX2[2]     ; 6.907  ;        ;        ; 6.907  ;
; SW[0]      ; HEX2[3]     ; 6.791  ;        ;        ; 6.791  ;
; SW[0]      ; HEX2[4]     ; 6.840  ;        ;        ; 6.840  ;
; SW[0]      ; HEX2[5]     ; 6.713  ;        ;        ; 6.713  ;
; SW[0]      ; HEX2[6]     ; 6.773  ;        ;        ; 6.773  ;
; SW[0]      ; HEX3[0]     ; 7.003  ;        ;        ; 7.003  ;
; SW[0]      ; HEX3[1]     ; 6.206  ;        ;        ; 6.206  ;
; SW[0]      ; HEX3[2]     ; 6.830  ;        ;        ; 6.830  ;
; SW[0]      ; HEX3[3]     ; 7.011  ;        ;        ; 7.011  ;
; SW[0]      ; HEX3[4]     ; 6.832  ;        ;        ; 6.832  ;
; SW[0]      ; HEX3[5]     ; 6.680  ;        ;        ; 6.680  ;
; SW[0]      ; HEX3[6]     ; 6.727  ;        ;        ; 6.727  ;
; SW[0]      ; HEX4[0]     ; 7.974  ;        ;        ; 7.974  ;
; SW[0]      ; HEX4[1]     ; 9.019  ;        ;        ; 9.019  ;
; SW[0]      ; HEX4[2]     ; 9.019  ;        ;        ; 9.019  ;
; SW[0]      ; HEX4[3]     ; 7.675  ;        ;        ; 7.675  ;
; SW[0]      ; HEX4[4]     ; 7.695  ;        ;        ; 7.695  ;
; SW[0]      ; HEX4[5]     ; 7.695  ;        ;        ; 7.695  ;
; SW[0]      ; HEX5[0]     ; 8.226  ;        ;        ; 8.226  ;
; SW[0]      ; HEX5[1]     ; 9.110  ;        ;        ; 9.110  ;
; SW[0]      ; HEX5[2]     ; 9.110  ;        ;        ; 9.110  ;
; SW[0]      ; HEX5[3]     ; 8.508  ;        ;        ; 8.508  ;
; SW[0]      ; HEX5[4]     ; 8.488  ;        ;        ; 8.488  ;
; SW[0]      ; HEX5[5]     ; 8.488  ;        ;        ; 8.488  ;
; SW[0]      ; HEX6[0]     ; 8.872  ;        ;        ; 8.872  ;
; SW[0]      ; HEX6[1]     ; 9.146  ;        ;        ; 9.146  ;
; SW[0]      ; HEX6[2]     ; 9.146  ;        ;        ; 9.146  ;
; SW[0]      ; HEX6[3]     ; 8.209  ;        ;        ; 8.209  ;
; SW[0]      ; HEX6[4]     ; 8.209  ;        ;        ; 8.209  ;
; SW[0]      ; HEX6[5]     ; 8.189  ;        ;        ; 8.189  ;
; SW[0]      ; HEX7[0]     ; 9.253  ;        ;        ; 9.253  ;
; SW[0]      ; HEX7[1]     ; 8.137  ;        ;        ; 8.137  ;
; SW[0]      ; HEX7[2]     ; 8.107  ;        ;        ; 8.107  ;
; SW[0]      ; HEX7[3]     ; 9.223  ;        ;        ; 9.223  ;
; SW[0]      ; HEX7[4]     ; 9.223  ;        ;        ; 9.223  ;
; SW[0]      ; HEX7[5]     ; 8.976  ;        ;        ; 8.976  ;
; SW[0]      ; LEDG[0]     ;        ; 5.229  ; 5.229  ;        ;
; SW[0]      ; LEDR[0]     ; 5.653  ;        ;        ; 5.653  ;
; SW[0]      ; VGA_B[0]    ; 7.534  ; 7.534  ; 7.534  ; 7.534  ;
; SW[0]      ; VGA_B[1]    ; 7.534  ; 7.534  ; 7.534  ; 7.534  ;
; SW[0]      ; VGA_B[2]    ; 7.505  ; 7.505  ; 7.505  ; 7.505  ;
; SW[0]      ; VGA_B[3]    ; 7.495  ; 7.495  ; 7.495  ; 7.495  ;
; SW[0]      ; VGA_B[4]    ; 7.563  ; 7.563  ; 7.563  ; 7.563  ;
; SW[0]      ; VGA_B[5]    ; 7.553  ; 7.553  ; 7.553  ; 7.553  ;
; SW[0]      ; VGA_B[6]    ; 7.533  ; 7.533  ; 7.533  ; 7.533  ;
; SW[0]      ; VGA_B[7]    ; 7.533  ; 7.533  ; 7.533  ; 7.533  ;
; SW[0]      ; VGA_B[8]    ; 7.740  ; 7.740  ; 7.740  ; 7.740  ;
; SW[0]      ; VGA_B[9]    ; 7.740  ; 7.740  ; 7.740  ; 7.740  ;
; SW[0]      ; VGA_G[0]    ; 9.853  ; 9.853  ; 9.853  ; 9.853  ;
; SW[0]      ; VGA_G[1]    ; 9.853  ; 9.853  ; 9.853  ; 9.853  ;
; SW[0]      ; VGA_G[2]    ; 9.843  ; 9.843  ; 9.843  ; 9.843  ;
; SW[0]      ; VGA_G[3]    ; 9.843  ; 9.843  ; 9.843  ; 9.843  ;
; SW[0]      ; VGA_G[4]    ; 10.085 ; 10.085 ; 10.085 ; 10.085 ;
; SW[0]      ; VGA_G[5]    ; 10.085 ; 10.085 ; 10.085 ; 10.085 ;
; SW[0]      ; VGA_G[6]    ; 10.045 ; 10.045 ; 10.045 ; 10.045 ;
; SW[0]      ; VGA_G[7]    ; 10.065 ; 10.065 ; 10.065 ; 10.065 ;
; SW[0]      ; VGA_G[8]    ; 10.068 ; 10.068 ; 10.068 ; 10.068 ;
; SW[0]      ; VGA_G[9]    ; 10.068 ; 10.068 ; 10.068 ; 10.068 ;
; SW[0]      ; VGA_R[0]    ; 9.369  ; 9.369  ; 9.369  ; 9.369  ;
; SW[0]      ; VGA_R[1]    ; 9.349  ; 9.349  ; 9.349  ; 9.349  ;
; SW[0]      ; VGA_R[2]    ; 9.349  ; 9.349  ; 9.349  ; 9.349  ;
; SW[0]      ; VGA_R[3]    ; 9.609  ; 9.609  ; 9.609  ; 9.609  ;
; SW[0]      ; VGA_R[4]    ; 9.609  ; 9.609  ; 9.609  ; 9.609  ;
; SW[0]      ; VGA_R[5]    ; 9.619  ; 9.619  ; 9.619  ; 9.619  ;
; SW[0]      ; VGA_R[6]    ; 9.834  ; 9.834  ; 9.834  ; 9.834  ;
; SW[0]      ; VGA_R[7]    ; 9.844  ; 9.844  ; 9.844  ; 9.844  ;
; SW[0]      ; VGA_R[8]    ; 9.824  ; 9.824  ; 9.824  ; 9.824  ;
; SW[0]      ; VGA_R[9]    ; 9.824  ; 9.824  ; 9.824  ; 9.824  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; LEDG[7]     ; 10.395 ;        ;        ; 10.395 ;
; SW[0]      ; HEX0[0]     ; 7.431  ;        ;        ; 7.431  ;
; SW[0]      ; HEX0[1]     ; 8.391  ;        ;        ; 8.391  ;
; SW[0]      ; HEX0[2]     ; 8.418  ;        ;        ; 8.418  ;
; SW[0]      ; HEX0[3]     ; 8.388  ;        ;        ; 8.388  ;
; SW[0]      ; HEX0[4]     ; 8.081  ;        ;        ; 8.081  ;
; SW[0]      ; HEX0[5]     ; 7.400  ;        ;        ; 7.400  ;
; SW[0]      ; HEX0[6]     ; 7.497  ;        ;        ; 7.497  ;
; SW[0]      ; HEX1[0]     ; 6.905  ;        ;        ; 6.905  ;
; SW[0]      ; HEX1[1]     ; 6.959  ;        ;        ; 6.959  ;
; SW[0]      ; HEX1[2]     ; 7.256  ;        ;        ; 7.256  ;
; SW[0]      ; HEX1[3]     ; 6.972  ;        ;        ; 6.972  ;
; SW[0]      ; HEX1[4]     ; 6.528  ;        ;        ; 6.528  ;
; SW[0]      ; HEX1[5]     ; 6.543  ;        ;        ; 6.543  ;
; SW[0]      ; HEX1[6]     ; 6.493  ;        ;        ; 6.493  ;
; SW[0]      ; HEX2[0]     ; 6.492  ;        ;        ; 6.492  ;
; SW[0]      ; HEX2[1]     ; 6.745  ;        ;        ; 6.745  ;
; SW[0]      ; HEX2[2]     ; 6.907  ;        ;        ; 6.907  ;
; SW[0]      ; HEX2[3]     ; 6.791  ;        ;        ; 6.791  ;
; SW[0]      ; HEX2[4]     ; 6.840  ;        ;        ; 6.840  ;
; SW[0]      ; HEX2[5]     ; 6.713  ;        ;        ; 6.713  ;
; SW[0]      ; HEX2[6]     ; 6.773  ;        ;        ; 6.773  ;
; SW[0]      ; HEX3[0]     ; 7.003  ;        ;        ; 7.003  ;
; SW[0]      ; HEX3[1]     ; 6.206  ;        ;        ; 6.206  ;
; SW[0]      ; HEX3[2]     ; 6.830  ;        ;        ; 6.830  ;
; SW[0]      ; HEX3[3]     ; 7.011  ;        ;        ; 7.011  ;
; SW[0]      ; HEX3[4]     ; 6.832  ;        ;        ; 6.832  ;
; SW[0]      ; HEX3[5]     ; 6.680  ;        ;        ; 6.680  ;
; SW[0]      ; HEX3[6]     ; 6.727  ;        ;        ; 6.727  ;
; SW[0]      ; HEX4[0]     ; 7.974  ;        ;        ; 7.974  ;
; SW[0]      ; HEX4[1]     ; 9.019  ;        ;        ; 9.019  ;
; SW[0]      ; HEX4[2]     ; 9.019  ;        ;        ; 9.019  ;
; SW[0]      ; HEX4[3]     ; 7.675  ;        ;        ; 7.675  ;
; SW[0]      ; HEX4[4]     ; 7.695  ;        ;        ; 7.695  ;
; SW[0]      ; HEX4[5]     ; 7.695  ;        ;        ; 7.695  ;
; SW[0]      ; HEX5[0]     ; 8.226  ;        ;        ; 8.226  ;
; SW[0]      ; HEX5[1]     ; 9.110  ;        ;        ; 9.110  ;
; SW[0]      ; HEX5[2]     ; 9.110  ;        ;        ; 9.110  ;
; SW[0]      ; HEX5[3]     ; 8.508  ;        ;        ; 8.508  ;
; SW[0]      ; HEX5[4]     ; 8.488  ;        ;        ; 8.488  ;
; SW[0]      ; HEX5[5]     ; 8.488  ;        ;        ; 8.488  ;
; SW[0]      ; HEX6[0]     ; 8.872  ;        ;        ; 8.872  ;
; SW[0]      ; HEX6[1]     ; 9.146  ;        ;        ; 9.146  ;
; SW[0]      ; HEX6[2]     ; 9.146  ;        ;        ; 9.146  ;
; SW[0]      ; HEX6[3]     ; 8.209  ;        ;        ; 8.209  ;
; SW[0]      ; HEX6[4]     ; 8.209  ;        ;        ; 8.209  ;
; SW[0]      ; HEX6[5]     ; 8.189  ;        ;        ; 8.189  ;
; SW[0]      ; HEX7[0]     ; 9.253  ;        ;        ; 9.253  ;
; SW[0]      ; HEX7[1]     ; 8.137  ;        ;        ; 8.137  ;
; SW[0]      ; HEX7[2]     ; 8.107  ;        ;        ; 8.107  ;
; SW[0]      ; HEX7[3]     ; 9.223  ;        ;        ; 9.223  ;
; SW[0]      ; HEX7[4]     ; 9.223  ;        ;        ; 9.223  ;
; SW[0]      ; HEX7[5]     ; 8.976  ;        ;        ; 8.976  ;
; SW[0]      ; LEDG[0]     ;        ; 5.229  ; 5.229  ;        ;
; SW[0]      ; LEDR[0]     ; 5.653  ;        ;        ; 5.653  ;
; SW[0]      ; VGA_B[0]    ; 7.534  ; 7.534  ; 7.534  ; 7.534  ;
; SW[0]      ; VGA_B[1]    ; 7.534  ; 7.534  ; 7.534  ; 7.534  ;
; SW[0]      ; VGA_B[2]    ; 7.505  ; 7.505  ; 7.505  ; 7.505  ;
; SW[0]      ; VGA_B[3]    ; 7.495  ; 7.495  ; 7.495  ; 7.495  ;
; SW[0]      ; VGA_B[4]    ; 7.563  ; 7.563  ; 7.563  ; 7.563  ;
; SW[0]      ; VGA_B[5]    ; 7.553  ; 7.553  ; 7.553  ; 7.553  ;
; SW[0]      ; VGA_B[6]    ; 7.533  ; 7.533  ; 7.533  ; 7.533  ;
; SW[0]      ; VGA_B[7]    ; 7.533  ; 7.533  ; 7.533  ; 7.533  ;
; SW[0]      ; VGA_B[8]    ; 7.740  ; 7.740  ; 7.740  ; 7.740  ;
; SW[0]      ; VGA_B[9]    ; 7.740  ; 7.740  ; 7.740  ; 7.740  ;
; SW[0]      ; VGA_G[0]    ; 9.853  ; 9.853  ; 9.853  ; 9.853  ;
; SW[0]      ; VGA_G[1]    ; 9.853  ; 9.853  ; 9.853  ; 9.853  ;
; SW[0]      ; VGA_G[2]    ; 9.843  ; 9.843  ; 9.843  ; 9.843  ;
; SW[0]      ; VGA_G[3]    ; 9.843  ; 9.843  ; 9.843  ; 9.843  ;
; SW[0]      ; VGA_G[4]    ; 10.085 ; 10.085 ; 10.085 ; 10.085 ;
; SW[0]      ; VGA_G[5]    ; 10.085 ; 10.085 ; 10.085 ; 10.085 ;
; SW[0]      ; VGA_G[6]    ; 10.045 ; 10.045 ; 10.045 ; 10.045 ;
; SW[0]      ; VGA_G[7]    ; 10.065 ; 10.065 ; 10.065 ; 10.065 ;
; SW[0]      ; VGA_G[8]    ; 10.068 ; 10.068 ; 10.068 ; 10.068 ;
; SW[0]      ; VGA_G[9]    ; 10.068 ; 10.068 ; 10.068 ; 10.068 ;
; SW[0]      ; VGA_R[0]    ; 9.369  ; 9.369  ; 9.369  ; 9.369  ;
; SW[0]      ; VGA_R[1]    ; 9.349  ; 9.349  ; 9.349  ; 9.349  ;
; SW[0]      ; VGA_R[2]    ; 9.349  ; 9.349  ; 9.349  ; 9.349  ;
; SW[0]      ; VGA_R[3]    ; 9.609  ; 9.609  ; 9.609  ; 9.609  ;
; SW[0]      ; VGA_R[4]    ; 9.609  ; 9.609  ; 9.609  ; 9.609  ;
; SW[0]      ; VGA_R[5]    ; 9.619  ; 9.619  ; 9.619  ; 9.619  ;
; SW[0]      ; VGA_R[6]    ; 9.834  ; 9.834  ; 9.834  ; 9.834  ;
; SW[0]      ; VGA_R[7]    ; 9.844  ; 9.844  ; 9.844  ; 9.844  ;
; SW[0]      ; VGA_R[8]    ; 9.824  ; 9.824  ; 9.824  ; 9.824  ;
; SW[0]      ; VGA_R[9]    ; 9.824  ; 9.824  ; 9.824  ; 9.824  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; I2C_SDAT  ; clk_50     ; 8.705 ;      ; Rise       ; clk_50          ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; I2C_SDAT  ; clk_50     ; 8.705 ;      ; Rise       ; clk_50          ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk_50     ; 8.705     ;           ; Rise       ; clk_50          ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk_50     ; 8.705     ;           ; Rise       ; clk_50          ;
+-----------+------------+-----------+-----------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clk_50 ; 13.806 ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk_50 ; 0.215 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+-------+-----------------------+
; Clock  ; Slack ; End Point TNS         ;
+--------+-------+-----------------------+
; clk_50 ; 7.500 ; 0.000                 ;
+--------+-------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_50'                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 13.806 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[0]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[41]            ; clk_50       ; clk_50      ; 20.000       ; -0.002     ; 6.224      ;
; 13.844 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[0]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[45]            ; clk_50       ; clk_50      ; 20.000       ; 0.000      ; 6.188      ;
; 13.866 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[1]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[41]            ; clk_50       ; clk_50      ; 20.000       ; -0.002     ; 6.164      ;
; 13.870 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[35]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[41]            ; clk_50       ; clk_50      ; 20.000       ; 0.007      ; 6.169      ;
; 13.887 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[1]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[41]            ; clk_50       ; clk_50      ; 20.000       ; -0.002     ; 6.143      ;
; 13.898 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[0]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[44]            ; clk_50       ; clk_50      ; 20.000       ; 0.000      ; 6.134      ;
; 13.908 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[35]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[45]            ; clk_50       ; clk_50      ; 20.000       ; 0.009      ; 6.133      ;
; 13.924 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[0]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[43]            ; clk_50       ; clk_50      ; 20.000       ; 0.000      ; 6.108      ;
; 13.925 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[1]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[45]            ; clk_50       ; clk_50      ; 20.000       ; 0.000      ; 6.107      ;
; 13.932 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[1]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[45]            ; clk_50       ; clk_50      ; 20.000       ; 0.002      ; 6.102      ;
; 13.958 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[1]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[44]            ; clk_50       ; clk_50      ; 20.000       ; 0.002      ; 6.076      ;
; 13.962 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[35]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[44]            ; clk_50       ; clk_50      ; 20.000       ; 0.009      ; 6.079      ;
; 13.964 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[0]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[42]            ; clk_50       ; clk_50      ; 20.000       ; 0.000      ; 6.068      ;
; 13.966 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[1]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[36]            ; clk_50       ; clk_50      ; 20.000       ; 0.002      ; 6.068      ;
; 13.979 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[1]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[44]            ; clk_50       ; clk_50      ; 20.000       ; 0.000      ; 6.053      ;
; 13.988 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[35]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[43]            ; clk_50       ; clk_50      ; 20.000       ; 0.009      ; 6.053      ;
; 14.005 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[1]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[43]            ; clk_50       ; clk_50      ; 20.000       ; 0.000      ; 6.027      ;
; 14.006 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[1]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[43]            ; clk_50       ; clk_50      ; 20.000       ; 0.002      ; 6.028      ;
; 14.019 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[2]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[41]            ; clk_50       ; clk_50      ; 20.000       ; -0.002     ; 6.011      ;
; 14.028 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[35]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[42]            ; clk_50       ; clk_50      ; 20.000       ; 0.009      ; 6.013      ;
; 14.031 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[0]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[41]            ; clk_50       ; clk_50      ; 20.000       ; -0.002     ; 5.999      ;
; 14.033 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[1]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[42]            ; clk_50       ; clk_50      ; 20.000       ; 0.002      ; 6.001      ;
; 14.034 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[0]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[38]            ; clk_50       ; clk_50      ; 20.000       ; -0.008     ; 5.990      ;
; 14.038 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[30]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[41]            ; clk_50       ; clk_50      ; 20.000       ; -0.005     ; 5.989      ;
; 14.041 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[1]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[33]            ; clk_50       ; clk_50      ; 20.000       ; 0.002      ; 5.993      ;
; 14.045 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[1]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[42]            ; clk_50       ; clk_50      ; 20.000       ; 0.000      ; 5.987      ;
; 14.055 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[0]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[36]            ; clk_50       ; clk_50      ; 20.000       ; 0.002      ; 5.979      ;
; 14.057 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[2]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[45]            ; clk_50       ; clk_50      ; 20.000       ; 0.000      ; 5.975      ;
; 14.057 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[39]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[41]            ; clk_50       ; clk_50      ; 20.000       ; 0.007      ; 5.982      ;
; 14.060 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[0]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[36]            ; clk_50       ; clk_50      ; 20.000       ; -0.008     ; 5.964      ;
; 14.061 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[27]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[41]            ; clk_50       ; clk_50      ; 20.000       ; 0.000      ; 5.971      ;
; 14.062 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[0]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[39]            ; clk_50       ; clk_50      ; 20.000       ; -0.009     ; 5.961      ;
; 14.069 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[1]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[39]            ; clk_50       ; clk_50      ; 20.000       ; -0.009     ; 5.954      ;
; 14.076 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[30]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[45]            ; clk_50       ; clk_50      ; 20.000       ; -0.003     ; 5.953      ;
; 14.081 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[39]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[36]            ; clk_50       ; clk_50      ; 20.000       ; 0.011      ; 5.962      ;
; 14.089 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[39]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[41]            ; clk_50       ; clk_50      ; 20.000       ; 0.007      ; 5.950      ;
; 14.095 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[39]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[45]            ; clk_50       ; clk_50      ; 20.000       ; 0.009      ; 5.946      ;
; 14.097 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[0]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[45]            ; clk_50       ; clk_50      ; 20.000       ; 0.002      ; 5.937      ;
; 14.098 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[35]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[38]            ; clk_50       ; clk_50      ; 20.000       ; 0.001      ; 5.935      ;
; 14.098 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[32]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[41]            ; clk_50       ; clk_50      ; 20.000       ; 0.007      ; 5.941      ;
; 14.099 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[27]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[45]            ; clk_50       ; clk_50      ; 20.000       ; 0.002      ; 5.935      ;
; 14.107 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[5]         ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[41]            ; clk_50       ; clk_50      ; 20.000       ; 0.003      ; 5.928      ;
; 14.111 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[2]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[44]            ; clk_50       ; clk_50      ; 20.000       ; 0.000      ; 5.921      ;
; 14.113 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[34]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[41]            ; clk_50       ; clk_50      ; 20.000       ; 0.001      ; 5.920      ;
; 14.115 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[1]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[38]            ; clk_50       ; clk_50      ; 20.000       ; -0.008     ; 5.909      ;
; 14.119 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[0]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[40]            ; clk_50       ; clk_50      ; 20.000       ; -0.008     ; 5.905      ;
; 14.123 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[0]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[44]            ; clk_50       ; clk_50      ; 20.000       ; 0.002      ; 5.911      ;
; 14.124 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[35]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[36]            ; clk_50       ; clk_50      ; 20.000       ; 0.001      ; 5.909      ;
; 14.126 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[35]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[39]            ; clk_50       ; clk_50      ; 20.000       ; 0.000      ; 5.906      ;
; 14.130 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[30]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[44]            ; clk_50       ; clk_50      ; 20.000       ; -0.003     ; 5.899      ;
; 14.130 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[0]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[33]            ; clk_50       ; clk_50      ; 20.000       ; 0.002      ; 5.904      ;
; 14.136 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[32]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[45]            ; clk_50       ; clk_50      ; 20.000       ; 0.009      ; 5.905      ;
; 14.137 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[2]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[43]            ; clk_50       ; clk_50      ; 20.000       ; 0.000      ; 5.895      ;
; 14.141 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[1]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[36]            ; clk_50       ; clk_50      ; 20.000       ; -0.008     ; 5.883      ;
; 14.143 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[1]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[39]            ; clk_50       ; clk_50      ; 20.000       ; -0.009     ; 5.880      ;
; 14.145 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[5]         ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[45]            ; clk_50       ; clk_50      ; 20.000       ; 0.005      ; 5.892      ;
; 14.149 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[39]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[44]            ; clk_50       ; clk_50      ; 20.000       ; 0.009      ; 5.892      ;
; 14.151 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[34]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[45]            ; clk_50       ; clk_50      ; 20.000       ; 0.003      ; 5.884      ;
; 14.153 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[27]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[44]            ; clk_50       ; clk_50      ; 20.000       ; 0.002      ; 5.881      ;
; 14.154 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[35]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[41]            ; clk_50       ; clk_50      ; 20.000       ; 0.006      ; 5.884      ;
; 14.154 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[15]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[41]            ; clk_50       ; clk_50      ; 20.000       ; 0.011      ; 5.889      ;
; 14.155 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[39]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[45]            ; clk_50       ; clk_50      ; 20.000       ; 0.011      ; 5.888      ;
; 14.156 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[30]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[43]            ; clk_50       ; clk_50      ; 20.000       ; -0.003     ; 5.873      ;
; 14.156 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[39]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[33]            ; clk_50       ; clk_50      ; 20.000       ; 0.011      ; 5.887      ;
; 14.161 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[21]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[41]            ; clk_50       ; clk_50      ; 20.000       ; -0.002     ; 5.869      ;
; 14.161 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[20]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[41]            ; clk_50       ; clk_50      ; 20.000       ; -0.002     ; 5.869      ;
; 14.161 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[1]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[40]            ; clk_50       ; clk_50      ; 20.000       ; -0.008     ; 5.863      ;
; 14.166 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[28]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[41]            ; clk_50       ; clk_50      ; 20.000       ; -0.005     ; 5.861      ;
; 14.171 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[29]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[41]            ; clk_50       ; clk_50      ; 20.000       ; 0.007      ; 5.868      ;
; 14.171 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[0]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[43]            ; clk_50       ; clk_50      ; 20.000       ; 0.002      ; 5.863      ;
; 14.174 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[43]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[36]            ; clk_50       ; clk_50      ; 20.000       ; 0.002      ; 5.860      ;
; 14.175 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[39]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[43]            ; clk_50       ; clk_50      ; 20.000       ; 0.009      ; 5.866      ;
; 14.176 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[1]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[40]            ; clk_50       ; clk_50      ; 20.000       ; -0.002     ; 5.854      ;
; 14.176 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[12]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[41]            ; clk_50       ; clk_50      ; 20.000       ; 0.012      ; 5.868      ;
; 14.177 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[2]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[42]            ; clk_50       ; clk_50      ; 20.000       ; 0.000      ; 5.855      ;
; 14.179 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[27]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[43]            ; clk_50       ; clk_50      ; 20.000       ; 0.002      ; 5.855      ;
; 14.180 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[41]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[36]            ; clk_50       ; clk_50      ; 20.000       ; 0.004      ; 5.856      ;
; 14.181 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[4]         ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[41]            ; clk_50       ; clk_50      ; 20.000       ; 0.003      ; 5.854      ;
; 14.181 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[39]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[44]            ; clk_50       ; clk_50      ; 20.000       ; 0.011      ; 5.862      ;
; 14.183 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[35]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[40]            ; clk_50       ; clk_50      ; 20.000       ; 0.001      ; 5.850      ;
; 14.185 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[43]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[41]            ; clk_50       ; clk_50      ; 20.000       ; -0.002     ; 5.845      ;
; 14.190 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[32]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[44]            ; clk_50       ; clk_50      ; 20.000       ; 0.009      ; 5.851      ;
; 14.191 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[34]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[41]            ; clk_50       ; clk_50      ; 20.000       ; 0.006      ; 5.847      ;
; 14.191 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[41]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[41]            ; clk_50       ; clk_50      ; 20.000       ; 0.000      ; 5.841      ;
; 14.191 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[0]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[39]            ; clk_50       ; clk_50      ; 20.000       ; -0.009     ; 5.832      ;
; 14.192 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[15]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[45]            ; clk_50       ; clk_50      ; 20.000       ; 0.013      ; 5.853      ;
; 14.196 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[30]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[42]            ; clk_50       ; clk_50      ; 20.000       ; -0.003     ; 5.833      ;
; 14.197 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[6]         ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[41]            ; clk_50       ; clk_50      ; 20.000       ; 0.003      ; 5.838      ;
; 14.198 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[0]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[42]            ; clk_50       ; clk_50      ; 20.000       ; 0.002      ; 5.836      ;
; 14.199 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[5]         ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[44]            ; clk_50       ; clk_50      ; 20.000       ; 0.005      ; 5.838      ;
; 14.199 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[21]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[45]            ; clk_50       ; clk_50      ; 20.000       ; 0.000      ; 5.833      ;
; 14.199 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[20]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[45]            ; clk_50       ; clk_50      ; 20.000       ; 0.000      ; 5.833      ;
; 14.201 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[1]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[37]            ; clk_50       ; clk_50      ; 20.000       ; 0.001      ; 5.832      ;
; 14.204 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[1]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[38]            ; clk_50       ; clk_50      ; 20.000       ; 0.002      ; 5.830      ;
; 14.204 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[28]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[45]            ; clk_50       ; clk_50      ; 20.000       ; -0.003     ; 5.825      ;
; 14.205 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[34]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[44]            ; clk_50       ; clk_50      ; 20.000       ; 0.003      ; 5.830      ;
; 14.206 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[3] ; fft_top:u_fft_top|fft_controller:u_fft_controller|group_idx_reg[2] ; clk_50       ; clk_50      ; 20.000       ; 0.043      ; 5.812      ;
; 14.208 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[8]         ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[41]            ; clk_50       ; clk_50      ; 20.000       ; 0.017      ; 5.841      ;
; 14.209 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|iter_cnt[0]  ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[34]            ; clk_50       ; clk_50      ; 20.000       ; -0.008     ; 5.815      ;
; 14.209 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|x[29]        ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[45]            ; clk_50       ; clk_50      ; 20.000       ; 0.009      ; 5.832      ;
+--------+----------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_50'                                                                                                                                                                                                                                                                                                                           ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                         ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_counter[0]  ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_counter[1]  ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_counter[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_counter[2]  ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_counter[3]  ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_counter[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|state.S_CONVERT   ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|state.S_CONVERT   ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|frequency_memory:u_freq_mem|step_value[3]   ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|frequency_memory:u_freq_mem|step_value[3]   ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|frequency_memory:u_freq_mem|step_value[5]   ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|frequency_memory:u_freq_mem|step_value[5]   ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[0]      ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[0]      ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[13]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[13]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[15]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[15]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[16]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[16]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[14]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[14]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[17]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[17]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[20]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[20]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[19]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[19]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[18]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[18]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[21]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[21]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[22]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[22]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[24]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[24]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[23]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[23]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[25]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[25]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[28]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[28]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[26]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[26]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[27]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[27]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_audio:u_top_audio|i2c_config_codec_standard:u_i2c_config_codec_standard|reg_index[0]                                          ; top_audio:u_top_audio|i2c_config_codec_standard:u_i2c_config_codec_standard|reg_index[0]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_audio:u_top_audio|i2c_config_codec_standard:u_i2c_config_codec_standard|reg_index[1]                                          ; top_audio:u_top_audio|i2c_config_codec_standard:u_i2c_config_codec_standard|reg_index[1]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_audio:u_top_audio|i2c_config_codec_standard:u_i2c_config_codec_standard|reg_index[2]                                          ; top_audio:u_top_audio|i2c_config_codec_standard:u_i2c_config_codec_standard|reg_index[2]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_audio:u_top_audio|i2c_config_codec_standard:u_i2c_config_codec_standard|reg_index[3]                                          ; top_audio:u_top_audio|i2c_config_codec_standard:u_i2c_config_codec_standard|reg_index[3]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_audio:u_top_audio|i2c_config_codec_standard:u_i2c_config_codec_standard|sda_out                                               ; top_audio:u_top_audio|i2c_config_codec_standard:u_i2c_config_codec_standard|sda_out                                               ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_MAG_WAIT_VALID                                                      ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_MAG_WAIT_VALID                                                      ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_MAG_OUTPUT                                                          ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_MAG_OUTPUT                                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_LOAD_READ_REQ                                                       ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_LOAD_READ_REQ                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_LOAD_WRITE                                                          ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_LOAD_WRITE                                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_COMPUTE_WAIT_VALID                                                  ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_COMPUTE_WAIT_VALID                                                  ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_COMPUTE_WRITE                                                       ; fft_top:u_fft_top|fft_controller:u_fft_controller|state_reg.S_COMPUTE_WRITE                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1]                                                                    ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[1]                                                                    ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[2]                                                                    ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[2]                                                                    ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[3]                                                                    ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[3]                                                                    ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[4]                                                                    ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[4]                                                                    ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[5]                                                                    ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[5]                                                                    ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[6]                                                                    ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[6]                                                                    ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[7]                                                                    ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[7]                                                                    ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[8]                                                                    ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[8]                                                                    ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[0]                                                                    ; fft_top:u_fft_top|fft_controller:u_fft_controller|stage_reg[0]                                                                    ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_audio:u_top_audio|i2s_double_buffer:u_i2s_double_buffer|write_buffer_sel                                                      ; top_audio:u_top_audio|i2s_double_buffer:u_i2s_double_buffer|write_buffer_sel                                                      ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|state.S_WAIT_DATA                                         ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|state.S_WAIT_DATA                                         ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|state.S_WAIT_MIX                                          ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|state.S_WAIT_MIX                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fft_top:u_fft_top|magnitude_approximator:u_magnitude_approximator|p1_abs_re[23]                                                   ; fft_top:u_fft_top|magnitude_approximator:u_magnitude_approximator|p1_abs_re[23]                                                   ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fft_top:u_fft_top|magnitude_approximator:u_magnitude_approximator|p1_abs_im[23]                                                   ; fft_top:u_fft_top|magnitude_approximator:u_magnitude_approximator|p1_abs_im[23]                                                   ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fft_top:u_fft_top|magnitude_approximator:u_magnitude_approximator|p2_max[0]                                                       ; fft_top:u_fft_top|magnitude_approximator:u_magnitude_approximator|p2_max[0]                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|state                                                                           ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|state                                                                           ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[45]                                                                           ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|y[45]                                                                           ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_top_system:u_vga_top_system|lockin_vga_visualizer:u_lockin_vga_visualizer|write_ptr[8]                                        ; vga_top_system:u_vga_top_system|lockin_vga_visualizer:u_lockin_vga_visualizer|write_ptr[8]                                        ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|is_flipped                                                                      ; lockin_math_top:u_lockin_math_top|cordic:u_cordic|is_flipped                                                                      ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_clk_reg                                                                                                                       ; vga_clk_reg                                                                                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|button_edge_detector:u_buttons|keys_prev[0] ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|button_edge_detector:u_buttons|pulse_out[0] ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.387      ;
; 0.237 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[5]                                                                 ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[5]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[8]                                                                 ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[8]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[3]                                                                      ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[3]                                           ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[8]                                                                      ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[8]                                           ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[36]                                                                     ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[36]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[4]                                                                 ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[4]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[6]                                                                 ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[6]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[27]                                                                ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[27]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[31]                                                                ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[31]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[7]                                                                      ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[7]                                           ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_im[1]                                                                        ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_im[1]                                                                        ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_re[19]                                                                       ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_re[19]                                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_re[14]                                                                       ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_re[14]                                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[0]                                                                 ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[0]                                      ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[15]                                                                ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[15]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[23]                                                                ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[23]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[14]                                                                     ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[14]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[15]                                                                     ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[15]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[16]                                                                     ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[16]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[17]                                                                     ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[17]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_im[2]                                                                        ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_im[2]                                                                        ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[35]                                                                ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[35]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|quadrature_reg[36]                                                                ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_quadrature_in[36]                                     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[0]                                                                      ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[0]                                           ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[5]                                                                      ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[5]                                           ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[11]                                                                     ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[11]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_im[7]                                                                        ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_im[7]                                                                        ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_re[18]                                                                       ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_re[18]                                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_re[15]                                                                       ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_re[15]                                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; fft_top:u_fft_top|magnitude_approximator:u_magnitude_approximator|p1_abs_im[1]                                                    ; fft_top:u_fft_top|magnitude_approximator:u_magnitude_approximator|p2_max[1]                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[6]                                                                      ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[6]                                           ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[25]                                                                     ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[25]                                          ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|button_edge_detector:u_buttons|keys_sync[0] ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|button_edge_detector:u_buttons|keys_prev[0] ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[8]      ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[9]      ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_im[0]                                                                        ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_im[0]                                                                        ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_re[17]                                                                       ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_re[17]                                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; fft_top:u_fft_top|magnitude_approximator:u_magnitude_approximator|p1_abs_re[7]                                                    ; fft_top:u_fft_top|magnitude_approximator:u_magnitude_approximator|p2_max[7]                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; lockin_math_top:u_lockin_math_top|mixer:u_mixer|phase_reg[1]                                                                      ; lockin_math_top:u_lockin_math_top|lockin_controller:u_lockin_controller|cic_phase_in[1]                                           ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|shift_reg[13]     ; lockin_math_top:u_lockin_math_top|frequency_controller_top:u_frequency_controller_top|display_control:u_display|bcd_output[0]     ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; fft_top:u_fft_top|fft_controller:u_fft_controller|load_counter_reg[8]                                                             ; fft_top:u_fft_top|fft_controller:u_fft_controller|load_counter_reg[8]                                                             ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_im[14]                                                                       ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_im[14]                                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p1_a_re[20]                                                                       ; fft_top:u_fft_top|fft_butterfly:u_fft_butterfly|p2_a_re[20]                                                                       ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; fft_top:u_fft_top|magnitude_approximator:u_magnitude_approximator|p1_abs_im[15]                                                   ; fft_top:u_fft_top|magnitude_approximator:u_magnitude_approximator|p2_max[15]                                                      ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; lockin_math_top:u_lockin_math_top|ddfs_core:u_ddfs_core|phase_acc[15]                                                             ; lockin_math_top:u_lockin_math_top|ddfs_core:u_ddfs_core|phase_acc[15]                                                             ; clk_50       ; clk_50      ; 0.000        ; 0.000      ; 0.395      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_50'                                                                                                                                                                                         ;
+-------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                                          ;
+-------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg2   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg2   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg3   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg3   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg4   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg4   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg5   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg5   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg6   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg6   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg7   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg7   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg8   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_datain_reg8   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a0~portb_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a10~portb_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a10~portb_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk_50 ; Rise       ; fft_top:u_fft_top|fft_working_ram:u_fft_working_ram|altsyncram:ram_memory_rtl_0|altsyncram_iim1:auto_generated|ram_block1a11~porta_address_reg7 ;
+-------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; clk_50     ; 3.572 ; 3.572 ; Rise       ; clk_50          ;
; KEY[*]    ; clk_50     ; 4.497 ; 4.497 ; Rise       ; clk_50          ;
;  KEY[0]   ; clk_50     ; 4.497 ; 4.497 ; Rise       ; clk_50          ;
;  KEY[1]   ; clk_50     ; 1.982 ; 1.982 ; Rise       ; clk_50          ;
;  KEY[2]   ; clk_50     ; 1.985 ; 1.985 ; Rise       ; clk_50          ;
;  KEY[3]   ; clk_50     ; 2.263 ; 2.263 ; Rise       ; clk_50          ;
; SW[*]     ; clk_50     ; 2.172 ; 2.172 ; Rise       ; clk_50          ;
;  SW[0]    ; clk_50     ; 2.172 ; 2.172 ; Rise       ; clk_50          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; I2C_SDAT  ; clk_50     ; -2.394 ; -2.394 ; Rise       ; clk_50          ;
; KEY[*]    ; clk_50     ; -1.862 ; -1.862 ; Rise       ; clk_50          ;
;  KEY[0]   ; clk_50     ; -2.215 ; -2.215 ; Rise       ; clk_50          ;
;  KEY[1]   ; clk_50     ; -1.862 ; -1.862 ; Rise       ; clk_50          ;
;  KEY[2]   ; clk_50     ; -1.865 ; -1.865 ; Rise       ; clk_50          ;
;  KEY[3]   ; clk_50     ; -2.143 ; -2.143 ; Rise       ; clk_50          ;
; SW[*]     ; clk_50     ; 0.091  ; 0.091  ; Rise       ; clk_50          ;
;  SW[0]    ; clk_50     ; 0.091  ; 0.091  ; Rise       ; clk_50          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                               ;
+-----------+------------+-------+-------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-------+-------+------------+-----------------------------------------------+
; HEX0[*]   ; clk_50     ; 5.689 ; 5.689 ; Rise       ; clk_50                                        ;
;  HEX0[0]  ; clk_50     ; 5.689 ; 5.689 ; Rise       ; clk_50                                        ;
;  HEX0[1]  ; clk_50     ; 4.903 ; 4.903 ; Rise       ; clk_50                                        ;
;  HEX0[2]  ; clk_50     ; 4.851 ; 4.851 ; Rise       ; clk_50                                        ;
;  HEX0[3]  ; clk_50     ; 5.006 ; 5.006 ; Rise       ; clk_50                                        ;
;  HEX0[4]  ; clk_50     ; 4.805 ; 4.805 ; Rise       ; clk_50                                        ;
;  HEX0[5]  ; clk_50     ; 4.486 ; 4.486 ; Rise       ; clk_50                                        ;
;  HEX0[6]  ; clk_50     ; 4.634 ; 4.634 ; Rise       ; clk_50                                        ;
; HEX1[*]   ; clk_50     ; 4.610 ; 4.610 ; Rise       ; clk_50                                        ;
;  HEX1[0]  ; clk_50     ; 4.610 ; 4.610 ; Rise       ; clk_50                                        ;
;  HEX1[1]  ; clk_50     ; 4.557 ; 4.557 ; Rise       ; clk_50                                        ;
;  HEX1[2]  ; clk_50     ; 4.272 ; 4.272 ; Rise       ; clk_50                                        ;
;  HEX1[3]  ; clk_50     ; 4.341 ; 4.341 ; Rise       ; clk_50                                        ;
;  HEX1[4]  ; clk_50     ; 4.097 ; 4.097 ; Rise       ; clk_50                                        ;
;  HEX1[5]  ; clk_50     ; 4.102 ; 4.102 ; Rise       ; clk_50                                        ;
;  HEX1[6]  ; clk_50     ; 4.001 ; 4.001 ; Rise       ; clk_50                                        ;
; HEX2[*]   ; clk_50     ; 4.106 ; 4.106 ; Rise       ; clk_50                                        ;
;  HEX2[0]  ; clk_50     ; 4.070 ; 4.070 ; Rise       ; clk_50                                        ;
;  HEX2[1]  ; clk_50     ; 3.988 ; 3.988 ; Rise       ; clk_50                                        ;
;  HEX2[2]  ; clk_50     ; 4.086 ; 4.086 ; Rise       ; clk_50                                        ;
;  HEX2[3]  ; clk_50     ; 4.106 ; 4.106 ; Rise       ; clk_50                                        ;
;  HEX2[4]  ; clk_50     ; 4.049 ; 4.049 ; Rise       ; clk_50                                        ;
;  HEX2[5]  ; clk_50     ; 4.047 ; 4.047 ; Rise       ; clk_50                                        ;
;  HEX2[6]  ; clk_50     ; 4.081 ; 4.081 ; Rise       ; clk_50                                        ;
; HEX3[*]   ; clk_50     ; 4.028 ; 4.028 ; Rise       ; clk_50                                        ;
;  HEX3[0]  ; clk_50     ; 3.957 ; 3.957 ; Rise       ; clk_50                                        ;
;  HEX3[1]  ; clk_50     ; 3.866 ; 3.866 ; Rise       ; clk_50                                        ;
;  HEX3[2]  ; clk_50     ; 4.027 ; 4.027 ; Rise       ; clk_50                                        ;
;  HEX3[3]  ; clk_50     ; 3.971 ; 3.971 ; Rise       ; clk_50                                        ;
;  HEX3[4]  ; clk_50     ; 4.028 ; 4.028 ; Rise       ; clk_50                                        ;
;  HEX3[5]  ; clk_50     ; 3.806 ; 3.806 ; Rise       ; clk_50                                        ;
;  HEX3[6]  ; clk_50     ; 3.844 ; 3.844 ; Rise       ; clk_50                                        ;
; HEX4[*]   ; clk_50     ; 5.068 ; 5.068 ; Rise       ; clk_50                                        ;
;  HEX4[0]  ; clk_50     ; 4.622 ; 4.622 ; Rise       ; clk_50                                        ;
;  HEX4[1]  ; clk_50     ; 5.068 ; 5.068 ; Rise       ; clk_50                                        ;
;  HEX4[2]  ; clk_50     ; 5.068 ; 5.068 ; Rise       ; clk_50                                        ;
;  HEX4[3]  ; clk_50     ; 4.483 ; 4.483 ; Rise       ; clk_50                                        ;
;  HEX4[4]  ; clk_50     ; 4.503 ; 4.503 ; Rise       ; clk_50                                        ;
;  HEX4[5]  ; clk_50     ; 4.503 ; 4.503 ; Rise       ; clk_50                                        ;
; HEX5[*]   ; clk_50     ; 5.103 ; 5.103 ; Rise       ; clk_50                                        ;
;  HEX5[0]  ; clk_50     ; 4.707 ; 4.707 ; Rise       ; clk_50                                        ;
;  HEX5[1]  ; clk_50     ; 5.103 ; 5.103 ; Rise       ; clk_50                                        ;
;  HEX5[2]  ; clk_50     ; 5.103 ; 5.103 ; Rise       ; clk_50                                        ;
;  HEX5[3]  ; clk_50     ; 4.832 ; 4.832 ; Rise       ; clk_50                                        ;
;  HEX5[4]  ; clk_50     ; 4.812 ; 4.812 ; Rise       ; clk_50                                        ;
;  HEX5[5]  ; clk_50     ; 4.812 ; 4.812 ; Rise       ; clk_50                                        ;
; HEX6[*]   ; clk_50     ; 5.136 ; 5.136 ; Rise       ; clk_50                                        ;
;  HEX6[0]  ; clk_50     ; 5.053 ; 5.053 ; Rise       ; clk_50                                        ;
;  HEX6[1]  ; clk_50     ; 5.136 ; 5.136 ; Rise       ; clk_50                                        ;
;  HEX6[2]  ; clk_50     ; 5.136 ; 5.136 ; Rise       ; clk_50                                        ;
;  HEX6[3]  ; clk_50     ; 4.724 ; 4.724 ; Rise       ; clk_50                                        ;
;  HEX6[4]  ; clk_50     ; 4.724 ; 4.724 ; Rise       ; clk_50                                        ;
;  HEX6[5]  ; clk_50     ; 4.704 ; 4.704 ; Rise       ; clk_50                                        ;
; HEX7[*]   ; clk_50     ; 5.174 ; 5.174 ; Rise       ; clk_50                                        ;
;  HEX7[0]  ; clk_50     ; 5.174 ; 5.174 ; Rise       ; clk_50                                        ;
;  HEX7[1]  ; clk_50     ; 4.631 ; 4.631 ; Rise       ; clk_50                                        ;
;  HEX7[2]  ; clk_50     ; 4.601 ; 4.601 ; Rise       ; clk_50                                        ;
;  HEX7[3]  ; clk_50     ; 5.144 ; 5.144 ; Rise       ; clk_50                                        ;
;  HEX7[4]  ; clk_50     ; 5.144 ; 5.144 ; Rise       ; clk_50                                        ;
;  HEX7[5]  ; clk_50     ; 5.052 ; 5.052 ; Rise       ; clk_50                                        ;
; I2C_SCLK  ; clk_50     ; 4.785 ; 4.785 ; Rise       ; clk_50                                        ;
; I2C_SDAT  ; clk_50     ; 4.735 ; 4.735 ; Rise       ; clk_50                                        ;
; LEDR[*]   ; clk_50     ; 4.366 ; 4.366 ; Rise       ; clk_50                                        ;
;  LEDR[17] ; clk_50     ; 4.366 ; 4.366 ; Rise       ; clk_50                                        ;
; VGA_CLK   ; clk_50     ; 3.934 ; 3.934 ; Rise       ; clk_50                                        ;
; AUD_XCK   ; clk_50     ; 1.504 ;       ; Rise       ; u_top_audio|u_pll|altpll_component|pll|clk[0] ;
; AUD_XCK   ; clk_50     ;       ; 1.504 ; Fall       ; u_top_audio|u_pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+-----------+------------+-------+-------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-------+-------+------------+-----------------------------------------------+
; HEX0[*]   ; clk_50     ; 4.486 ; 4.486 ; Rise       ; clk_50                                        ;
;  HEX0[0]  ; clk_50     ; 5.689 ; 5.689 ; Rise       ; clk_50                                        ;
;  HEX0[1]  ; clk_50     ; 4.903 ; 4.903 ; Rise       ; clk_50                                        ;
;  HEX0[2]  ; clk_50     ; 4.851 ; 4.851 ; Rise       ; clk_50                                        ;
;  HEX0[3]  ; clk_50     ; 5.006 ; 5.006 ; Rise       ; clk_50                                        ;
;  HEX0[4]  ; clk_50     ; 4.805 ; 4.805 ; Rise       ; clk_50                                        ;
;  HEX0[5]  ; clk_50     ; 4.486 ; 4.486 ; Rise       ; clk_50                                        ;
;  HEX0[6]  ; clk_50     ; 4.634 ; 4.634 ; Rise       ; clk_50                                        ;
; HEX1[*]   ; clk_50     ; 4.001 ; 4.001 ; Rise       ; clk_50                                        ;
;  HEX1[0]  ; clk_50     ; 4.610 ; 4.610 ; Rise       ; clk_50                                        ;
;  HEX1[1]  ; clk_50     ; 4.557 ; 4.557 ; Rise       ; clk_50                                        ;
;  HEX1[2]  ; clk_50     ; 4.272 ; 4.272 ; Rise       ; clk_50                                        ;
;  HEX1[3]  ; clk_50     ; 4.341 ; 4.341 ; Rise       ; clk_50                                        ;
;  HEX1[4]  ; clk_50     ; 4.097 ; 4.097 ; Rise       ; clk_50                                        ;
;  HEX1[5]  ; clk_50     ; 4.102 ; 4.102 ; Rise       ; clk_50                                        ;
;  HEX1[6]  ; clk_50     ; 4.001 ; 4.001 ; Rise       ; clk_50                                        ;
; HEX2[*]   ; clk_50     ; 3.988 ; 3.988 ; Rise       ; clk_50                                        ;
;  HEX2[0]  ; clk_50     ; 4.070 ; 4.070 ; Rise       ; clk_50                                        ;
;  HEX2[1]  ; clk_50     ; 3.988 ; 3.988 ; Rise       ; clk_50                                        ;
;  HEX2[2]  ; clk_50     ; 4.086 ; 4.086 ; Rise       ; clk_50                                        ;
;  HEX2[3]  ; clk_50     ; 4.106 ; 4.106 ; Rise       ; clk_50                                        ;
;  HEX2[4]  ; clk_50     ; 4.049 ; 4.049 ; Rise       ; clk_50                                        ;
;  HEX2[5]  ; clk_50     ; 4.047 ; 4.047 ; Rise       ; clk_50                                        ;
;  HEX2[6]  ; clk_50     ; 4.081 ; 4.081 ; Rise       ; clk_50                                        ;
; HEX3[*]   ; clk_50     ; 3.806 ; 3.806 ; Rise       ; clk_50                                        ;
;  HEX3[0]  ; clk_50     ; 3.957 ; 3.957 ; Rise       ; clk_50                                        ;
;  HEX3[1]  ; clk_50     ; 3.866 ; 3.866 ; Rise       ; clk_50                                        ;
;  HEX3[2]  ; clk_50     ; 4.027 ; 4.027 ; Rise       ; clk_50                                        ;
;  HEX3[3]  ; clk_50     ; 3.971 ; 3.971 ; Rise       ; clk_50                                        ;
;  HEX3[4]  ; clk_50     ; 4.028 ; 4.028 ; Rise       ; clk_50                                        ;
;  HEX3[5]  ; clk_50     ; 3.806 ; 3.806 ; Rise       ; clk_50                                        ;
;  HEX3[6]  ; clk_50     ; 3.844 ; 3.844 ; Rise       ; clk_50                                        ;
; HEX4[*]   ; clk_50     ; 4.483 ; 4.483 ; Rise       ; clk_50                                        ;
;  HEX4[0]  ; clk_50     ; 4.622 ; 4.622 ; Rise       ; clk_50                                        ;
;  HEX4[1]  ; clk_50     ; 5.068 ; 5.068 ; Rise       ; clk_50                                        ;
;  HEX4[2]  ; clk_50     ; 5.068 ; 5.068 ; Rise       ; clk_50                                        ;
;  HEX4[3]  ; clk_50     ; 4.483 ; 4.483 ; Rise       ; clk_50                                        ;
;  HEX4[4]  ; clk_50     ; 4.503 ; 4.503 ; Rise       ; clk_50                                        ;
;  HEX4[5]  ; clk_50     ; 4.503 ; 4.503 ; Rise       ; clk_50                                        ;
; HEX5[*]   ; clk_50     ; 4.707 ; 4.707 ; Rise       ; clk_50                                        ;
;  HEX5[0]  ; clk_50     ; 4.707 ; 4.707 ; Rise       ; clk_50                                        ;
;  HEX5[1]  ; clk_50     ; 5.103 ; 5.103 ; Rise       ; clk_50                                        ;
;  HEX5[2]  ; clk_50     ; 5.103 ; 5.103 ; Rise       ; clk_50                                        ;
;  HEX5[3]  ; clk_50     ; 4.832 ; 4.832 ; Rise       ; clk_50                                        ;
;  HEX5[4]  ; clk_50     ; 4.812 ; 4.812 ; Rise       ; clk_50                                        ;
;  HEX5[5]  ; clk_50     ; 4.812 ; 4.812 ; Rise       ; clk_50                                        ;
; HEX6[*]   ; clk_50     ; 4.704 ; 4.704 ; Rise       ; clk_50                                        ;
;  HEX6[0]  ; clk_50     ; 5.053 ; 5.053 ; Rise       ; clk_50                                        ;
;  HEX6[1]  ; clk_50     ; 5.136 ; 5.136 ; Rise       ; clk_50                                        ;
;  HEX6[2]  ; clk_50     ; 5.136 ; 5.136 ; Rise       ; clk_50                                        ;
;  HEX6[3]  ; clk_50     ; 4.724 ; 4.724 ; Rise       ; clk_50                                        ;
;  HEX6[4]  ; clk_50     ; 4.724 ; 4.724 ; Rise       ; clk_50                                        ;
;  HEX6[5]  ; clk_50     ; 4.704 ; 4.704 ; Rise       ; clk_50                                        ;
; HEX7[*]   ; clk_50     ; 4.601 ; 4.601 ; Rise       ; clk_50                                        ;
;  HEX7[0]  ; clk_50     ; 5.174 ; 5.174 ; Rise       ; clk_50                                        ;
;  HEX7[1]  ; clk_50     ; 4.631 ; 4.631 ; Rise       ; clk_50                                        ;
;  HEX7[2]  ; clk_50     ; 4.601 ; 4.601 ; Rise       ; clk_50                                        ;
;  HEX7[3]  ; clk_50     ; 5.144 ; 5.144 ; Rise       ; clk_50                                        ;
;  HEX7[4]  ; clk_50     ; 5.144 ; 5.144 ; Rise       ; clk_50                                        ;
;  HEX7[5]  ; clk_50     ; 5.052 ; 5.052 ; Rise       ; clk_50                                        ;
; I2C_SCLK  ; clk_50     ; 4.785 ; 4.785 ; Rise       ; clk_50                                        ;
; I2C_SDAT  ; clk_50     ; 4.735 ; 4.735 ; Rise       ; clk_50                                        ;
; LEDR[*]   ; clk_50     ; 4.366 ; 4.366 ; Rise       ; clk_50                                        ;
;  LEDR[17] ; clk_50     ; 4.366 ; 4.366 ; Rise       ; clk_50                                        ;
; VGA_CLK   ; clk_50     ; 3.934 ; 3.934 ; Rise       ; clk_50                                        ;
; AUD_XCK   ; clk_50     ; 1.504 ;       ; Rise       ; u_top_audio|u_pll|altpll_component|pll|clk[0] ;
; AUD_XCK   ; clk_50     ;       ; 1.504 ; Fall       ; u_top_audio|u_pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[7]     ; 5.967 ;       ;       ; 5.967 ;
; SW[0]      ; HEX0[0]     ; 3.869 ;       ;       ; 3.869 ;
; SW[0]      ; HEX0[1]     ; 4.296 ;       ;       ; 4.296 ;
; SW[0]      ; HEX0[2]     ; 4.312 ;       ;       ; 4.312 ;
; SW[0]      ; HEX0[3]     ; 4.303 ;       ;       ; 4.303 ;
; SW[0]      ; HEX0[4]     ; 4.183 ;       ;       ; 4.183 ;
; SW[0]      ; HEX0[5]     ; 3.873 ;       ;       ; 3.873 ;
; SW[0]      ; HEX0[6]     ; 3.917 ;       ;       ; 3.917 ;
; SW[0]      ; HEX1[0]     ; 3.590 ;       ;       ; 3.590 ;
; SW[0]      ; HEX1[1]     ; 3.624 ;       ;       ; 3.624 ;
; SW[0]      ; HEX1[2]     ; 3.669 ;       ;       ; 3.669 ;
; SW[0]      ; HEX1[3]     ; 3.552 ;       ;       ; 3.552 ;
; SW[0]      ; HEX1[4]     ; 3.383 ;       ;       ; 3.383 ;
; SW[0]      ; HEX1[5]     ; 3.395 ;       ;       ; 3.395 ;
; SW[0]      ; HEX1[6]     ; 3.366 ;       ;       ; 3.366 ;
; SW[0]      ; HEX2[0]     ; 3.367 ;       ;       ; 3.367 ;
; SW[0]      ; HEX2[1]     ; 3.461 ;       ;       ; 3.461 ;
; SW[0]      ; HEX2[2]     ; 3.562 ;       ;       ; 3.562 ;
; SW[0]      ; HEX2[3]     ; 3.509 ;       ;       ; 3.509 ;
; SW[0]      ; HEX2[4]     ; 3.513 ;       ;       ; 3.513 ;
; SW[0]      ; HEX2[5]     ; 3.450 ;       ;       ; 3.450 ;
; SW[0]      ; HEX2[6]     ; 3.479 ;       ;       ; 3.479 ;
; SW[0]      ; HEX3[0]     ; 3.569 ;       ;       ; 3.569 ;
; SW[0]      ; HEX3[1]     ; 3.230 ;       ;       ; 3.230 ;
; SW[0]      ; HEX3[2]     ; 3.504 ;       ;       ; 3.504 ;
; SW[0]      ; HEX3[3]     ; 3.578 ;       ;       ; 3.578 ;
; SW[0]      ; HEX3[4]     ; 3.504 ;       ;       ; 3.504 ;
; SW[0]      ; HEX3[5]     ; 3.409 ;       ;       ; 3.409 ;
; SW[0]      ; HEX3[6]     ; 3.443 ;       ;       ; 3.443 ;
; SW[0]      ; HEX4[0]     ; 4.094 ;       ;       ; 4.094 ;
; SW[0]      ; HEX4[1]     ; 4.593 ;       ;       ; 4.593 ;
; SW[0]      ; HEX4[2]     ; 4.593 ;       ;       ; 4.593 ;
; SW[0]      ; HEX4[3]     ; 3.955 ;       ;       ; 3.955 ;
; SW[0]      ; HEX4[4]     ; 3.975 ;       ;       ; 3.975 ;
; SW[0]      ; HEX4[5]     ; 3.975 ;       ;       ; 3.975 ;
; SW[0]      ; HEX5[0]     ; 4.187 ;       ;       ; 4.187 ;
; SW[0]      ; HEX5[1]     ; 4.628 ;       ;       ; 4.628 ;
; SW[0]      ; HEX5[2]     ; 4.628 ;       ;       ; 4.628 ;
; SW[0]      ; HEX5[3]     ; 4.312 ;       ;       ; 4.312 ;
; SW[0]      ; HEX5[4]     ; 4.292 ;       ;       ; 4.292 ;
; SW[0]      ; HEX5[5]     ; 4.292 ;       ;       ; 4.292 ;
; SW[0]      ; HEX6[0]     ; 4.536 ;       ;       ; 4.536 ;
; SW[0]      ; HEX6[1]     ; 4.661 ;       ;       ; 4.661 ;
; SW[0]      ; HEX6[2]     ; 4.661 ;       ;       ; 4.661 ;
; SW[0]      ; HEX6[3]     ; 4.207 ;       ;       ; 4.207 ;
; SW[0]      ; HEX6[4]     ; 4.207 ;       ;       ; 4.207 ;
; SW[0]      ; HEX6[5]     ; 4.187 ;       ;       ; 4.187 ;
; SW[0]      ; HEX7[0]     ; 4.649 ;       ;       ; 4.649 ;
; SW[0]      ; HEX7[1]     ; 4.156 ;       ;       ; 4.156 ;
; SW[0]      ; HEX7[2]     ; 4.126 ;       ;       ; 4.126 ;
; SW[0]      ; HEX7[3]     ; 4.619 ;       ;       ; 4.619 ;
; SW[0]      ; HEX7[4]     ; 4.619 ;       ;       ; 4.619 ;
; SW[0]      ; HEX7[5]     ; 4.527 ;       ;       ; 4.527 ;
; SW[0]      ; LEDG[0]     ;       ; 2.858 ; 2.858 ;       ;
; SW[0]      ; LEDR[0]     ; 3.047 ;       ;       ; 3.047 ;
; SW[0]      ; VGA_B[0]    ; 3.921 ; 3.921 ; 3.921 ; 3.921 ;
; SW[0]      ; VGA_B[1]    ; 3.921 ; 3.921 ; 3.921 ; 3.921 ;
; SW[0]      ; VGA_B[2]    ; 3.890 ; 3.890 ; 3.890 ; 3.890 ;
; SW[0]      ; VGA_B[3]    ; 3.880 ; 3.880 ; 3.880 ; 3.880 ;
; SW[0]      ; VGA_B[4]    ; 3.946 ; 3.946 ; 3.946 ; 3.946 ;
; SW[0]      ; VGA_B[5]    ; 3.936 ; 3.936 ; 3.936 ; 3.936 ;
; SW[0]      ; VGA_B[6]    ; 3.916 ; 3.916 ; 3.916 ; 3.916 ;
; SW[0]      ; VGA_B[7]    ; 3.916 ; 3.916 ; 3.916 ; 3.916 ;
; SW[0]      ; VGA_B[8]    ; 4.003 ; 4.003 ; 4.003 ; 4.003 ;
; SW[0]      ; VGA_B[9]    ; 4.003 ; 4.003 ; 4.003 ; 4.003 ;
; SW[0]      ; VGA_G[0]    ; 5.029 ; 5.029 ; 5.029 ; 5.029 ;
; SW[0]      ; VGA_G[1]    ; 5.029 ; 5.029 ; 5.029 ; 5.029 ;
; SW[0]      ; VGA_G[2]    ; 5.019 ; 5.019 ; 5.019 ; 5.019 ;
; SW[0]      ; VGA_G[3]    ; 5.019 ; 5.019 ; 5.019 ; 5.019 ;
; SW[0]      ; VGA_G[4]    ; 5.132 ; 5.132 ; 5.132 ; 5.132 ;
; SW[0]      ; VGA_G[5]    ; 5.132 ; 5.132 ; 5.132 ; 5.132 ;
; SW[0]      ; VGA_G[6]    ; 5.092 ; 5.092 ; 5.092 ; 5.092 ;
; SW[0]      ; VGA_G[7]    ; 5.112 ; 5.112 ; 5.112 ; 5.112 ;
; SW[0]      ; VGA_G[8]    ; 5.119 ; 5.119 ; 5.119 ; 5.119 ;
; SW[0]      ; VGA_G[9]    ; 5.119 ; 5.119 ; 5.119 ; 5.119 ;
; SW[0]      ; VGA_R[0]    ; 4.801 ; 4.801 ; 4.801 ; 4.801 ;
; SW[0]      ; VGA_R[1]    ; 4.781 ; 4.781 ; 4.781 ; 4.781 ;
; SW[0]      ; VGA_R[2]    ; 4.781 ; 4.781 ; 4.781 ; 4.781 ;
; SW[0]      ; VGA_R[3]    ; 4.910 ; 4.910 ; 4.910 ; 4.910 ;
; SW[0]      ; VGA_R[4]    ; 4.910 ; 4.910 ; 4.910 ; 4.910 ;
; SW[0]      ; VGA_R[5]    ; 4.920 ; 4.920 ; 4.920 ; 4.920 ;
; SW[0]      ; VGA_R[6]    ; 5.004 ; 5.004 ; 5.004 ; 5.004 ;
; SW[0]      ; VGA_R[7]    ; 5.014 ; 5.014 ; 5.014 ; 5.014 ;
; SW[0]      ; VGA_R[8]    ; 4.994 ; 4.994 ; 4.994 ; 4.994 ;
; SW[0]      ; VGA_R[9]    ; 4.994 ; 4.994 ; 4.994 ; 4.994 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[7]     ; 5.967 ;       ;       ; 5.967 ;
; SW[0]      ; HEX0[0]     ; 3.869 ;       ;       ; 3.869 ;
; SW[0]      ; HEX0[1]     ; 4.296 ;       ;       ; 4.296 ;
; SW[0]      ; HEX0[2]     ; 4.312 ;       ;       ; 4.312 ;
; SW[0]      ; HEX0[3]     ; 4.303 ;       ;       ; 4.303 ;
; SW[0]      ; HEX0[4]     ; 4.183 ;       ;       ; 4.183 ;
; SW[0]      ; HEX0[5]     ; 3.873 ;       ;       ; 3.873 ;
; SW[0]      ; HEX0[6]     ; 3.917 ;       ;       ; 3.917 ;
; SW[0]      ; HEX1[0]     ; 3.590 ;       ;       ; 3.590 ;
; SW[0]      ; HEX1[1]     ; 3.624 ;       ;       ; 3.624 ;
; SW[0]      ; HEX1[2]     ; 3.669 ;       ;       ; 3.669 ;
; SW[0]      ; HEX1[3]     ; 3.552 ;       ;       ; 3.552 ;
; SW[0]      ; HEX1[4]     ; 3.383 ;       ;       ; 3.383 ;
; SW[0]      ; HEX1[5]     ; 3.395 ;       ;       ; 3.395 ;
; SW[0]      ; HEX1[6]     ; 3.366 ;       ;       ; 3.366 ;
; SW[0]      ; HEX2[0]     ; 3.367 ;       ;       ; 3.367 ;
; SW[0]      ; HEX2[1]     ; 3.461 ;       ;       ; 3.461 ;
; SW[0]      ; HEX2[2]     ; 3.562 ;       ;       ; 3.562 ;
; SW[0]      ; HEX2[3]     ; 3.509 ;       ;       ; 3.509 ;
; SW[0]      ; HEX2[4]     ; 3.513 ;       ;       ; 3.513 ;
; SW[0]      ; HEX2[5]     ; 3.450 ;       ;       ; 3.450 ;
; SW[0]      ; HEX2[6]     ; 3.479 ;       ;       ; 3.479 ;
; SW[0]      ; HEX3[0]     ; 3.569 ;       ;       ; 3.569 ;
; SW[0]      ; HEX3[1]     ; 3.230 ;       ;       ; 3.230 ;
; SW[0]      ; HEX3[2]     ; 3.504 ;       ;       ; 3.504 ;
; SW[0]      ; HEX3[3]     ; 3.578 ;       ;       ; 3.578 ;
; SW[0]      ; HEX3[4]     ; 3.504 ;       ;       ; 3.504 ;
; SW[0]      ; HEX3[5]     ; 3.409 ;       ;       ; 3.409 ;
; SW[0]      ; HEX3[6]     ; 3.443 ;       ;       ; 3.443 ;
; SW[0]      ; HEX4[0]     ; 4.094 ;       ;       ; 4.094 ;
; SW[0]      ; HEX4[1]     ; 4.593 ;       ;       ; 4.593 ;
; SW[0]      ; HEX4[2]     ; 4.593 ;       ;       ; 4.593 ;
; SW[0]      ; HEX4[3]     ; 3.955 ;       ;       ; 3.955 ;
; SW[0]      ; HEX4[4]     ; 3.975 ;       ;       ; 3.975 ;
; SW[0]      ; HEX4[5]     ; 3.975 ;       ;       ; 3.975 ;
; SW[0]      ; HEX5[0]     ; 4.187 ;       ;       ; 4.187 ;
; SW[0]      ; HEX5[1]     ; 4.628 ;       ;       ; 4.628 ;
; SW[0]      ; HEX5[2]     ; 4.628 ;       ;       ; 4.628 ;
; SW[0]      ; HEX5[3]     ; 4.312 ;       ;       ; 4.312 ;
; SW[0]      ; HEX5[4]     ; 4.292 ;       ;       ; 4.292 ;
; SW[0]      ; HEX5[5]     ; 4.292 ;       ;       ; 4.292 ;
; SW[0]      ; HEX6[0]     ; 4.536 ;       ;       ; 4.536 ;
; SW[0]      ; HEX6[1]     ; 4.661 ;       ;       ; 4.661 ;
; SW[0]      ; HEX6[2]     ; 4.661 ;       ;       ; 4.661 ;
; SW[0]      ; HEX6[3]     ; 4.207 ;       ;       ; 4.207 ;
; SW[0]      ; HEX6[4]     ; 4.207 ;       ;       ; 4.207 ;
; SW[0]      ; HEX6[5]     ; 4.187 ;       ;       ; 4.187 ;
; SW[0]      ; HEX7[0]     ; 4.649 ;       ;       ; 4.649 ;
; SW[0]      ; HEX7[1]     ; 4.156 ;       ;       ; 4.156 ;
; SW[0]      ; HEX7[2]     ; 4.126 ;       ;       ; 4.126 ;
; SW[0]      ; HEX7[3]     ; 4.619 ;       ;       ; 4.619 ;
; SW[0]      ; HEX7[4]     ; 4.619 ;       ;       ; 4.619 ;
; SW[0]      ; HEX7[5]     ; 4.527 ;       ;       ; 4.527 ;
; SW[0]      ; LEDG[0]     ;       ; 2.858 ; 2.858 ;       ;
; SW[0]      ; LEDR[0]     ; 3.047 ;       ;       ; 3.047 ;
; SW[0]      ; VGA_B[0]    ; 3.921 ; 3.921 ; 3.921 ; 3.921 ;
; SW[0]      ; VGA_B[1]    ; 3.921 ; 3.921 ; 3.921 ; 3.921 ;
; SW[0]      ; VGA_B[2]    ; 3.890 ; 3.890 ; 3.890 ; 3.890 ;
; SW[0]      ; VGA_B[3]    ; 3.880 ; 3.880 ; 3.880 ; 3.880 ;
; SW[0]      ; VGA_B[4]    ; 3.946 ; 3.946 ; 3.946 ; 3.946 ;
; SW[0]      ; VGA_B[5]    ; 3.936 ; 3.936 ; 3.936 ; 3.936 ;
; SW[0]      ; VGA_B[6]    ; 3.916 ; 3.916 ; 3.916 ; 3.916 ;
; SW[0]      ; VGA_B[7]    ; 3.916 ; 3.916 ; 3.916 ; 3.916 ;
; SW[0]      ; VGA_B[8]    ; 4.003 ; 4.003 ; 4.003 ; 4.003 ;
; SW[0]      ; VGA_B[9]    ; 4.003 ; 4.003 ; 4.003 ; 4.003 ;
; SW[0]      ; VGA_G[0]    ; 5.029 ; 5.029 ; 5.029 ; 5.029 ;
; SW[0]      ; VGA_G[1]    ; 5.029 ; 5.029 ; 5.029 ; 5.029 ;
; SW[0]      ; VGA_G[2]    ; 5.019 ; 5.019 ; 5.019 ; 5.019 ;
; SW[0]      ; VGA_G[3]    ; 5.019 ; 5.019 ; 5.019 ; 5.019 ;
; SW[0]      ; VGA_G[4]    ; 5.132 ; 5.132 ; 5.132 ; 5.132 ;
; SW[0]      ; VGA_G[5]    ; 5.132 ; 5.132 ; 5.132 ; 5.132 ;
; SW[0]      ; VGA_G[6]    ; 5.092 ; 5.092 ; 5.092 ; 5.092 ;
; SW[0]      ; VGA_G[7]    ; 5.112 ; 5.112 ; 5.112 ; 5.112 ;
; SW[0]      ; VGA_G[8]    ; 5.119 ; 5.119 ; 5.119 ; 5.119 ;
; SW[0]      ; VGA_G[9]    ; 5.119 ; 5.119 ; 5.119 ; 5.119 ;
; SW[0]      ; VGA_R[0]    ; 4.801 ; 4.801 ; 4.801 ; 4.801 ;
; SW[0]      ; VGA_R[1]    ; 4.781 ; 4.781 ; 4.781 ; 4.781 ;
; SW[0]      ; VGA_R[2]    ; 4.781 ; 4.781 ; 4.781 ; 4.781 ;
; SW[0]      ; VGA_R[3]    ; 4.910 ; 4.910 ; 4.910 ; 4.910 ;
; SW[0]      ; VGA_R[4]    ; 4.910 ; 4.910 ; 4.910 ; 4.910 ;
; SW[0]      ; VGA_R[5]    ; 4.920 ; 4.920 ; 4.920 ; 4.920 ;
; SW[0]      ; VGA_R[6]    ; 5.004 ; 5.004 ; 5.004 ; 5.004 ;
; SW[0]      ; VGA_R[7]    ; 5.014 ; 5.014 ; 5.014 ; 5.014 ;
; SW[0]      ; VGA_R[8]    ; 4.994 ; 4.994 ; 4.994 ; 4.994 ;
; SW[0]      ; VGA_R[9]    ; 4.994 ; 4.994 ; 4.994 ; 4.994 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; I2C_SDAT  ; clk_50     ; 4.765 ;      ; Rise       ; clk_50          ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; I2C_SDAT  ; clk_50     ; 4.765 ;      ; Rise       ; clk_50          ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk_50     ; 4.765     ;           ; Rise       ; clk_50          ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk_50     ; 4.765     ;           ; Rise       ; clk_50          ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 5.963 ; 0.215 ; N/A      ; N/A     ; 7.500               ;
;  clk_50          ; 5.963 ; 0.215 ; N/A      ; N/A     ; 7.500               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk_50          ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; clk_50     ; 7.043 ; 7.043 ; Rise       ; clk_50          ;
; KEY[*]    ; clk_50     ; 8.892 ; 8.892 ; Rise       ; clk_50          ;
;  KEY[0]   ; clk_50     ; 8.892 ; 8.892 ; Rise       ; clk_50          ;
;  KEY[1]   ; clk_50     ; 3.579 ; 3.579 ; Rise       ; clk_50          ;
;  KEY[2]   ; clk_50     ; 3.587 ; 3.587 ; Rise       ; clk_50          ;
;  KEY[3]   ; clk_50     ; 4.175 ; 4.175 ; Rise       ; clk_50          ;
; SW[*]     ; clk_50     ; 5.074 ; 5.074 ; Rise       ; clk_50          ;
;  SW[0]    ; clk_50     ; 5.074 ; 5.074 ; Rise       ; clk_50          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; I2C_SDAT  ; clk_50     ; -2.394 ; -2.394 ; Rise       ; clk_50          ;
; KEY[*]    ; clk_50     ; -1.862 ; -1.862 ; Rise       ; clk_50          ;
;  KEY[0]   ; clk_50     ; -2.215 ; -2.215 ; Rise       ; clk_50          ;
;  KEY[1]   ; clk_50     ; -1.862 ; -1.862 ; Rise       ; clk_50          ;
;  KEY[2]   ; clk_50     ; -1.865 ; -1.865 ; Rise       ; clk_50          ;
;  KEY[3]   ; clk_50     ; -2.143 ; -2.143 ; Rise       ; clk_50          ;
; SW[*]     ; clk_50     ; 0.091  ; 0.091  ; Rise       ; clk_50          ;
;  SW[0]    ; clk_50     ; 0.091  ; 0.091  ; Rise       ; clk_50          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+-----------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+-----------+------------+--------+--------+------------+-----------------------------------------------+
; HEX0[*]   ; clk_50     ; 10.678 ; 10.678 ; Rise       ; clk_50                                        ;
;  HEX0[0]  ; clk_50     ; 10.678 ; 10.678 ; Rise       ; clk_50                                        ;
;  HEX0[1]  ; clk_50     ; 9.124  ; 9.124  ; Rise       ; clk_50                                        ;
;  HEX0[2]  ; clk_50     ; 8.975  ; 8.975  ; Rise       ; clk_50                                        ;
;  HEX0[3]  ; clk_50     ; 9.344  ; 9.344  ; Rise       ; clk_50                                        ;
;  HEX0[4]  ; clk_50     ; 8.856  ; 8.856  ; Rise       ; clk_50                                        ;
;  HEX0[5]  ; clk_50     ; 8.141  ; 8.141  ; Rise       ; clk_50                                        ;
;  HEX0[6]  ; clk_50     ; 8.467  ; 8.467  ; Rise       ; clk_50                                        ;
; HEX1[*]   ; clk_50     ; 8.581  ; 8.581  ; Rise       ; clk_50                                        ;
;  HEX1[0]  ; clk_50     ; 8.581  ; 8.581  ; Rise       ; clk_50                                        ;
;  HEX1[1]  ; clk_50     ; 8.414  ; 8.414  ; Rise       ; clk_50                                        ;
;  HEX1[2]  ; clk_50     ; 7.921  ; 7.921  ; Rise       ; clk_50                                        ;
;  HEX1[3]  ; clk_50     ; 8.096  ; 8.096  ; Rise       ; clk_50                                        ;
;  HEX1[4]  ; clk_50     ; 7.497  ; 7.497  ; Rise       ; clk_50                                        ;
;  HEX1[5]  ; clk_50     ; 7.505  ; 7.505  ; Rise       ; clk_50                                        ;
;  HEX1[6]  ; clk_50     ; 7.273  ; 7.273  ; Rise       ; clk_50                                        ;
; HEX2[*]   ; clk_50     ; 7.491  ; 7.491  ; Rise       ; clk_50                                        ;
;  HEX2[0]  ; clk_50     ; 7.446  ; 7.446  ; Rise       ; clk_50                                        ;
;  HEX2[1]  ; clk_50     ; 7.269  ; 7.269  ; Rise       ; clk_50                                        ;
;  HEX2[2]  ; clk_50     ; 7.465  ; 7.465  ; Rise       ; clk_50                                        ;
;  HEX2[3]  ; clk_50     ; 7.491  ; 7.491  ; Rise       ; clk_50                                        ;
;  HEX2[4]  ; clk_50     ; 7.433  ; 7.433  ; Rise       ; clk_50                                        ;
;  HEX2[5]  ; clk_50     ; 7.415  ; 7.415  ; Rise       ; clk_50                                        ;
;  HEX2[6]  ; clk_50     ; 7.481  ; 7.481  ; Rise       ; clk_50                                        ;
; HEX3[*]   ; clk_50     ; 7.391  ; 7.391  ; Rise       ; clk_50                                        ;
;  HEX3[0]  ; clk_50     ; 7.222  ; 7.222  ; Rise       ; clk_50                                        ;
;  HEX3[1]  ; clk_50     ; 6.986  ; 6.986  ; Rise       ; clk_50                                        ;
;  HEX3[2]  ; clk_50     ; 7.388  ; 7.388  ; Rise       ; clk_50                                        ;
;  HEX3[3]  ; clk_50     ; 7.238  ; 7.238  ; Rise       ; clk_50                                        ;
;  HEX3[4]  ; clk_50     ; 7.391  ; 7.391  ; Rise       ; clk_50                                        ;
;  HEX3[5]  ; clk_50     ; 6.911  ; 6.911  ; Rise       ; clk_50                                        ;
;  HEX3[6]  ; clk_50     ; 6.963  ; 6.963  ; Rise       ; clk_50                                        ;
; HEX4[*]   ; clk_50     ; 9.323  ; 9.323  ; Rise       ; clk_50                                        ;
;  HEX4[0]  ; clk_50     ; 8.504  ; 8.504  ; Rise       ; clk_50                                        ;
;  HEX4[1]  ; clk_50     ; 9.323  ; 9.323  ; Rise       ; clk_50                                        ;
;  HEX4[2]  ; clk_50     ; 9.323  ; 9.323  ; Rise       ; clk_50                                        ;
;  HEX4[3]  ; clk_50     ; 8.205  ; 8.205  ; Rise       ; clk_50                                        ;
;  HEX4[4]  ; clk_50     ; 8.225  ; 8.225  ; Rise       ; clk_50                                        ;
;  HEX4[5]  ; clk_50     ; 8.225  ; 8.225  ; Rise       ; clk_50                                        ;
; HEX5[*]   ; clk_50     ; 9.414  ; 9.414  ; Rise       ; clk_50                                        ;
;  HEX5[0]  ; clk_50     ; 8.727  ; 8.727  ; Rise       ; clk_50                                        ;
;  HEX5[1]  ; clk_50     ; 9.414  ; 9.414  ; Rise       ; clk_50                                        ;
;  HEX5[2]  ; clk_50     ; 9.414  ; 9.414  ; Rise       ; clk_50                                        ;
;  HEX5[3]  ; clk_50     ; 9.009  ; 9.009  ; Rise       ; clk_50                                        ;
;  HEX5[4]  ; clk_50     ; 8.989  ; 8.989  ; Rise       ; clk_50                                        ;
;  HEX5[5]  ; clk_50     ; 8.989  ; 8.989  ; Rise       ; clk_50                                        ;
; HEX6[*]   ; clk_50     ; 9.450  ; 9.450  ; Rise       ; clk_50                                        ;
;  HEX6[0]  ; clk_50     ; 9.369  ; 9.369  ; Rise       ; clk_50                                        ;
;  HEX6[1]  ; clk_50     ; 9.450  ; 9.450  ; Rise       ; clk_50                                        ;
;  HEX6[2]  ; clk_50     ; 9.450  ; 9.450  ; Rise       ; clk_50                                        ;
;  HEX6[3]  ; clk_50     ; 8.706  ; 8.706  ; Rise       ; clk_50                                        ;
;  HEX6[4]  ; clk_50     ; 8.706  ; 8.706  ; Rise       ; clk_50                                        ;
;  HEX6[5]  ; clk_50     ; 8.686  ; 8.686  ; Rise       ; clk_50                                        ;
; HEX7[*]   ; clk_50     ; 9.780  ; 9.780  ; Rise       ; clk_50                                        ;
;  HEX7[0]  ; clk_50     ; 9.780  ; 9.780  ; Rise       ; clk_50                                        ;
;  HEX7[1]  ; clk_50     ; 8.441  ; 8.441  ; Rise       ; clk_50                                        ;
;  HEX7[2]  ; clk_50     ; 8.411  ; 8.411  ; Rise       ; clk_50                                        ;
;  HEX7[3]  ; clk_50     ; 9.750  ; 9.750  ; Rise       ; clk_50                                        ;
;  HEX7[4]  ; clk_50     ; 9.750  ; 9.750  ; Rise       ; clk_50                                        ;
;  HEX7[5]  ; clk_50     ; 9.503  ; 9.503  ; Rise       ; clk_50                                        ;
; I2C_SCLK  ; clk_50     ; 8.722  ; 8.722  ; Rise       ; clk_50                                        ;
; I2C_SDAT  ; clk_50     ; 8.638  ; 8.638  ; Rise       ; clk_50                                        ;
; LEDR[*]   ; clk_50     ; 7.796  ; 7.796  ; Rise       ; clk_50                                        ;
;  LEDR[17] ; clk_50     ; 7.796  ; 7.796  ; Rise       ; clk_50                                        ;
; VGA_CLK   ; clk_50     ; 7.305  ; 7.305  ; Rise       ; clk_50                                        ;
; AUD_XCK   ; clk_50     ; 2.969  ;        ; Rise       ; u_top_audio|u_pll|altpll_component|pll|clk[0] ;
; AUD_XCK   ; clk_50     ;        ; 2.969  ; Fall       ; u_top_audio|u_pll|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+-----------+------------+-------+-------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-------+-------+------------+-----------------------------------------------+
; HEX0[*]   ; clk_50     ; 4.486 ; 4.486 ; Rise       ; clk_50                                        ;
;  HEX0[0]  ; clk_50     ; 5.689 ; 5.689 ; Rise       ; clk_50                                        ;
;  HEX0[1]  ; clk_50     ; 4.903 ; 4.903 ; Rise       ; clk_50                                        ;
;  HEX0[2]  ; clk_50     ; 4.851 ; 4.851 ; Rise       ; clk_50                                        ;
;  HEX0[3]  ; clk_50     ; 5.006 ; 5.006 ; Rise       ; clk_50                                        ;
;  HEX0[4]  ; clk_50     ; 4.805 ; 4.805 ; Rise       ; clk_50                                        ;
;  HEX0[5]  ; clk_50     ; 4.486 ; 4.486 ; Rise       ; clk_50                                        ;
;  HEX0[6]  ; clk_50     ; 4.634 ; 4.634 ; Rise       ; clk_50                                        ;
; HEX1[*]   ; clk_50     ; 4.001 ; 4.001 ; Rise       ; clk_50                                        ;
;  HEX1[0]  ; clk_50     ; 4.610 ; 4.610 ; Rise       ; clk_50                                        ;
;  HEX1[1]  ; clk_50     ; 4.557 ; 4.557 ; Rise       ; clk_50                                        ;
;  HEX1[2]  ; clk_50     ; 4.272 ; 4.272 ; Rise       ; clk_50                                        ;
;  HEX1[3]  ; clk_50     ; 4.341 ; 4.341 ; Rise       ; clk_50                                        ;
;  HEX1[4]  ; clk_50     ; 4.097 ; 4.097 ; Rise       ; clk_50                                        ;
;  HEX1[5]  ; clk_50     ; 4.102 ; 4.102 ; Rise       ; clk_50                                        ;
;  HEX1[6]  ; clk_50     ; 4.001 ; 4.001 ; Rise       ; clk_50                                        ;
; HEX2[*]   ; clk_50     ; 3.988 ; 3.988 ; Rise       ; clk_50                                        ;
;  HEX2[0]  ; clk_50     ; 4.070 ; 4.070 ; Rise       ; clk_50                                        ;
;  HEX2[1]  ; clk_50     ; 3.988 ; 3.988 ; Rise       ; clk_50                                        ;
;  HEX2[2]  ; clk_50     ; 4.086 ; 4.086 ; Rise       ; clk_50                                        ;
;  HEX2[3]  ; clk_50     ; 4.106 ; 4.106 ; Rise       ; clk_50                                        ;
;  HEX2[4]  ; clk_50     ; 4.049 ; 4.049 ; Rise       ; clk_50                                        ;
;  HEX2[5]  ; clk_50     ; 4.047 ; 4.047 ; Rise       ; clk_50                                        ;
;  HEX2[6]  ; clk_50     ; 4.081 ; 4.081 ; Rise       ; clk_50                                        ;
; HEX3[*]   ; clk_50     ; 3.806 ; 3.806 ; Rise       ; clk_50                                        ;
;  HEX3[0]  ; clk_50     ; 3.957 ; 3.957 ; Rise       ; clk_50                                        ;
;  HEX3[1]  ; clk_50     ; 3.866 ; 3.866 ; Rise       ; clk_50                                        ;
;  HEX3[2]  ; clk_50     ; 4.027 ; 4.027 ; Rise       ; clk_50                                        ;
;  HEX3[3]  ; clk_50     ; 3.971 ; 3.971 ; Rise       ; clk_50                                        ;
;  HEX3[4]  ; clk_50     ; 4.028 ; 4.028 ; Rise       ; clk_50                                        ;
;  HEX3[5]  ; clk_50     ; 3.806 ; 3.806 ; Rise       ; clk_50                                        ;
;  HEX3[6]  ; clk_50     ; 3.844 ; 3.844 ; Rise       ; clk_50                                        ;
; HEX4[*]   ; clk_50     ; 4.483 ; 4.483 ; Rise       ; clk_50                                        ;
;  HEX4[0]  ; clk_50     ; 4.622 ; 4.622 ; Rise       ; clk_50                                        ;
;  HEX4[1]  ; clk_50     ; 5.068 ; 5.068 ; Rise       ; clk_50                                        ;
;  HEX4[2]  ; clk_50     ; 5.068 ; 5.068 ; Rise       ; clk_50                                        ;
;  HEX4[3]  ; clk_50     ; 4.483 ; 4.483 ; Rise       ; clk_50                                        ;
;  HEX4[4]  ; clk_50     ; 4.503 ; 4.503 ; Rise       ; clk_50                                        ;
;  HEX4[5]  ; clk_50     ; 4.503 ; 4.503 ; Rise       ; clk_50                                        ;
; HEX5[*]   ; clk_50     ; 4.707 ; 4.707 ; Rise       ; clk_50                                        ;
;  HEX5[0]  ; clk_50     ; 4.707 ; 4.707 ; Rise       ; clk_50                                        ;
;  HEX5[1]  ; clk_50     ; 5.103 ; 5.103 ; Rise       ; clk_50                                        ;
;  HEX5[2]  ; clk_50     ; 5.103 ; 5.103 ; Rise       ; clk_50                                        ;
;  HEX5[3]  ; clk_50     ; 4.832 ; 4.832 ; Rise       ; clk_50                                        ;
;  HEX5[4]  ; clk_50     ; 4.812 ; 4.812 ; Rise       ; clk_50                                        ;
;  HEX5[5]  ; clk_50     ; 4.812 ; 4.812 ; Rise       ; clk_50                                        ;
; HEX6[*]   ; clk_50     ; 4.704 ; 4.704 ; Rise       ; clk_50                                        ;
;  HEX6[0]  ; clk_50     ; 5.053 ; 5.053 ; Rise       ; clk_50                                        ;
;  HEX6[1]  ; clk_50     ; 5.136 ; 5.136 ; Rise       ; clk_50                                        ;
;  HEX6[2]  ; clk_50     ; 5.136 ; 5.136 ; Rise       ; clk_50                                        ;
;  HEX6[3]  ; clk_50     ; 4.724 ; 4.724 ; Rise       ; clk_50                                        ;
;  HEX6[4]  ; clk_50     ; 4.724 ; 4.724 ; Rise       ; clk_50                                        ;
;  HEX6[5]  ; clk_50     ; 4.704 ; 4.704 ; Rise       ; clk_50                                        ;
; HEX7[*]   ; clk_50     ; 4.601 ; 4.601 ; Rise       ; clk_50                                        ;
;  HEX7[0]  ; clk_50     ; 5.174 ; 5.174 ; Rise       ; clk_50                                        ;
;  HEX7[1]  ; clk_50     ; 4.631 ; 4.631 ; Rise       ; clk_50                                        ;
;  HEX7[2]  ; clk_50     ; 4.601 ; 4.601 ; Rise       ; clk_50                                        ;
;  HEX7[3]  ; clk_50     ; 5.144 ; 5.144 ; Rise       ; clk_50                                        ;
;  HEX7[4]  ; clk_50     ; 5.144 ; 5.144 ; Rise       ; clk_50                                        ;
;  HEX7[5]  ; clk_50     ; 5.052 ; 5.052 ; Rise       ; clk_50                                        ;
; I2C_SCLK  ; clk_50     ; 4.785 ; 4.785 ; Rise       ; clk_50                                        ;
; I2C_SDAT  ; clk_50     ; 4.735 ; 4.735 ; Rise       ; clk_50                                        ;
; LEDR[*]   ; clk_50     ; 4.366 ; 4.366 ; Rise       ; clk_50                                        ;
;  LEDR[17] ; clk_50     ; 4.366 ; 4.366 ; Rise       ; clk_50                                        ;
; VGA_CLK   ; clk_50     ; 3.934 ; 3.934 ; Rise       ; clk_50                                        ;
; AUD_XCK   ; clk_50     ; 1.504 ;       ; Rise       ; u_top_audio|u_pll|altpll_component|pll|clk[0] ;
; AUD_XCK   ; clk_50     ;       ; 1.504 ; Fall       ; u_top_audio|u_pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; LEDG[7]     ; 10.395 ;        ;        ; 10.395 ;
; SW[0]      ; HEX0[0]     ; 7.431  ;        ;        ; 7.431  ;
; SW[0]      ; HEX0[1]     ; 8.391  ;        ;        ; 8.391  ;
; SW[0]      ; HEX0[2]     ; 8.418  ;        ;        ; 8.418  ;
; SW[0]      ; HEX0[3]     ; 8.388  ;        ;        ; 8.388  ;
; SW[0]      ; HEX0[4]     ; 8.081  ;        ;        ; 8.081  ;
; SW[0]      ; HEX0[5]     ; 7.400  ;        ;        ; 7.400  ;
; SW[0]      ; HEX0[6]     ; 7.497  ;        ;        ; 7.497  ;
; SW[0]      ; HEX1[0]     ; 6.905  ;        ;        ; 6.905  ;
; SW[0]      ; HEX1[1]     ; 6.959  ;        ;        ; 6.959  ;
; SW[0]      ; HEX1[2]     ; 7.256  ;        ;        ; 7.256  ;
; SW[0]      ; HEX1[3]     ; 6.972  ;        ;        ; 6.972  ;
; SW[0]      ; HEX1[4]     ; 6.528  ;        ;        ; 6.528  ;
; SW[0]      ; HEX1[5]     ; 6.543  ;        ;        ; 6.543  ;
; SW[0]      ; HEX1[6]     ; 6.493  ;        ;        ; 6.493  ;
; SW[0]      ; HEX2[0]     ; 6.492  ;        ;        ; 6.492  ;
; SW[0]      ; HEX2[1]     ; 6.745  ;        ;        ; 6.745  ;
; SW[0]      ; HEX2[2]     ; 6.907  ;        ;        ; 6.907  ;
; SW[0]      ; HEX2[3]     ; 6.791  ;        ;        ; 6.791  ;
; SW[0]      ; HEX2[4]     ; 6.840  ;        ;        ; 6.840  ;
; SW[0]      ; HEX2[5]     ; 6.713  ;        ;        ; 6.713  ;
; SW[0]      ; HEX2[6]     ; 6.773  ;        ;        ; 6.773  ;
; SW[0]      ; HEX3[0]     ; 7.003  ;        ;        ; 7.003  ;
; SW[0]      ; HEX3[1]     ; 6.206  ;        ;        ; 6.206  ;
; SW[0]      ; HEX3[2]     ; 6.830  ;        ;        ; 6.830  ;
; SW[0]      ; HEX3[3]     ; 7.011  ;        ;        ; 7.011  ;
; SW[0]      ; HEX3[4]     ; 6.832  ;        ;        ; 6.832  ;
; SW[0]      ; HEX3[5]     ; 6.680  ;        ;        ; 6.680  ;
; SW[0]      ; HEX3[6]     ; 6.727  ;        ;        ; 6.727  ;
; SW[0]      ; HEX4[0]     ; 7.974  ;        ;        ; 7.974  ;
; SW[0]      ; HEX4[1]     ; 9.019  ;        ;        ; 9.019  ;
; SW[0]      ; HEX4[2]     ; 9.019  ;        ;        ; 9.019  ;
; SW[0]      ; HEX4[3]     ; 7.675  ;        ;        ; 7.675  ;
; SW[0]      ; HEX4[4]     ; 7.695  ;        ;        ; 7.695  ;
; SW[0]      ; HEX4[5]     ; 7.695  ;        ;        ; 7.695  ;
; SW[0]      ; HEX5[0]     ; 8.226  ;        ;        ; 8.226  ;
; SW[0]      ; HEX5[1]     ; 9.110  ;        ;        ; 9.110  ;
; SW[0]      ; HEX5[2]     ; 9.110  ;        ;        ; 9.110  ;
; SW[0]      ; HEX5[3]     ; 8.508  ;        ;        ; 8.508  ;
; SW[0]      ; HEX5[4]     ; 8.488  ;        ;        ; 8.488  ;
; SW[0]      ; HEX5[5]     ; 8.488  ;        ;        ; 8.488  ;
; SW[0]      ; HEX6[0]     ; 8.872  ;        ;        ; 8.872  ;
; SW[0]      ; HEX6[1]     ; 9.146  ;        ;        ; 9.146  ;
; SW[0]      ; HEX6[2]     ; 9.146  ;        ;        ; 9.146  ;
; SW[0]      ; HEX6[3]     ; 8.209  ;        ;        ; 8.209  ;
; SW[0]      ; HEX6[4]     ; 8.209  ;        ;        ; 8.209  ;
; SW[0]      ; HEX6[5]     ; 8.189  ;        ;        ; 8.189  ;
; SW[0]      ; HEX7[0]     ; 9.253  ;        ;        ; 9.253  ;
; SW[0]      ; HEX7[1]     ; 8.137  ;        ;        ; 8.137  ;
; SW[0]      ; HEX7[2]     ; 8.107  ;        ;        ; 8.107  ;
; SW[0]      ; HEX7[3]     ; 9.223  ;        ;        ; 9.223  ;
; SW[0]      ; HEX7[4]     ; 9.223  ;        ;        ; 9.223  ;
; SW[0]      ; HEX7[5]     ; 8.976  ;        ;        ; 8.976  ;
; SW[0]      ; LEDG[0]     ;        ; 5.229  ; 5.229  ;        ;
; SW[0]      ; LEDR[0]     ; 5.653  ;        ;        ; 5.653  ;
; SW[0]      ; VGA_B[0]    ; 7.534  ; 7.534  ; 7.534  ; 7.534  ;
; SW[0]      ; VGA_B[1]    ; 7.534  ; 7.534  ; 7.534  ; 7.534  ;
; SW[0]      ; VGA_B[2]    ; 7.505  ; 7.505  ; 7.505  ; 7.505  ;
; SW[0]      ; VGA_B[3]    ; 7.495  ; 7.495  ; 7.495  ; 7.495  ;
; SW[0]      ; VGA_B[4]    ; 7.563  ; 7.563  ; 7.563  ; 7.563  ;
; SW[0]      ; VGA_B[5]    ; 7.553  ; 7.553  ; 7.553  ; 7.553  ;
; SW[0]      ; VGA_B[6]    ; 7.533  ; 7.533  ; 7.533  ; 7.533  ;
; SW[0]      ; VGA_B[7]    ; 7.533  ; 7.533  ; 7.533  ; 7.533  ;
; SW[0]      ; VGA_B[8]    ; 7.740  ; 7.740  ; 7.740  ; 7.740  ;
; SW[0]      ; VGA_B[9]    ; 7.740  ; 7.740  ; 7.740  ; 7.740  ;
; SW[0]      ; VGA_G[0]    ; 9.853  ; 9.853  ; 9.853  ; 9.853  ;
; SW[0]      ; VGA_G[1]    ; 9.853  ; 9.853  ; 9.853  ; 9.853  ;
; SW[0]      ; VGA_G[2]    ; 9.843  ; 9.843  ; 9.843  ; 9.843  ;
; SW[0]      ; VGA_G[3]    ; 9.843  ; 9.843  ; 9.843  ; 9.843  ;
; SW[0]      ; VGA_G[4]    ; 10.085 ; 10.085 ; 10.085 ; 10.085 ;
; SW[0]      ; VGA_G[5]    ; 10.085 ; 10.085 ; 10.085 ; 10.085 ;
; SW[0]      ; VGA_G[6]    ; 10.045 ; 10.045 ; 10.045 ; 10.045 ;
; SW[0]      ; VGA_G[7]    ; 10.065 ; 10.065 ; 10.065 ; 10.065 ;
; SW[0]      ; VGA_G[8]    ; 10.068 ; 10.068 ; 10.068 ; 10.068 ;
; SW[0]      ; VGA_G[9]    ; 10.068 ; 10.068 ; 10.068 ; 10.068 ;
; SW[0]      ; VGA_R[0]    ; 9.369  ; 9.369  ; 9.369  ; 9.369  ;
; SW[0]      ; VGA_R[1]    ; 9.349  ; 9.349  ; 9.349  ; 9.349  ;
; SW[0]      ; VGA_R[2]    ; 9.349  ; 9.349  ; 9.349  ; 9.349  ;
; SW[0]      ; VGA_R[3]    ; 9.609  ; 9.609  ; 9.609  ; 9.609  ;
; SW[0]      ; VGA_R[4]    ; 9.609  ; 9.609  ; 9.609  ; 9.609  ;
; SW[0]      ; VGA_R[5]    ; 9.619  ; 9.619  ; 9.619  ; 9.619  ;
; SW[0]      ; VGA_R[6]    ; 9.834  ; 9.834  ; 9.834  ; 9.834  ;
; SW[0]      ; VGA_R[7]    ; 9.844  ; 9.844  ; 9.844  ; 9.844  ;
; SW[0]      ; VGA_R[8]    ; 9.824  ; 9.824  ; 9.824  ; 9.824  ;
; SW[0]      ; VGA_R[9]    ; 9.824  ; 9.824  ; 9.824  ; 9.824  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[7]     ; 5.967 ;       ;       ; 5.967 ;
; SW[0]      ; HEX0[0]     ; 3.869 ;       ;       ; 3.869 ;
; SW[0]      ; HEX0[1]     ; 4.296 ;       ;       ; 4.296 ;
; SW[0]      ; HEX0[2]     ; 4.312 ;       ;       ; 4.312 ;
; SW[0]      ; HEX0[3]     ; 4.303 ;       ;       ; 4.303 ;
; SW[0]      ; HEX0[4]     ; 4.183 ;       ;       ; 4.183 ;
; SW[0]      ; HEX0[5]     ; 3.873 ;       ;       ; 3.873 ;
; SW[0]      ; HEX0[6]     ; 3.917 ;       ;       ; 3.917 ;
; SW[0]      ; HEX1[0]     ; 3.590 ;       ;       ; 3.590 ;
; SW[0]      ; HEX1[1]     ; 3.624 ;       ;       ; 3.624 ;
; SW[0]      ; HEX1[2]     ; 3.669 ;       ;       ; 3.669 ;
; SW[0]      ; HEX1[3]     ; 3.552 ;       ;       ; 3.552 ;
; SW[0]      ; HEX1[4]     ; 3.383 ;       ;       ; 3.383 ;
; SW[0]      ; HEX1[5]     ; 3.395 ;       ;       ; 3.395 ;
; SW[0]      ; HEX1[6]     ; 3.366 ;       ;       ; 3.366 ;
; SW[0]      ; HEX2[0]     ; 3.367 ;       ;       ; 3.367 ;
; SW[0]      ; HEX2[1]     ; 3.461 ;       ;       ; 3.461 ;
; SW[0]      ; HEX2[2]     ; 3.562 ;       ;       ; 3.562 ;
; SW[0]      ; HEX2[3]     ; 3.509 ;       ;       ; 3.509 ;
; SW[0]      ; HEX2[4]     ; 3.513 ;       ;       ; 3.513 ;
; SW[0]      ; HEX2[5]     ; 3.450 ;       ;       ; 3.450 ;
; SW[0]      ; HEX2[6]     ; 3.479 ;       ;       ; 3.479 ;
; SW[0]      ; HEX3[0]     ; 3.569 ;       ;       ; 3.569 ;
; SW[0]      ; HEX3[1]     ; 3.230 ;       ;       ; 3.230 ;
; SW[0]      ; HEX3[2]     ; 3.504 ;       ;       ; 3.504 ;
; SW[0]      ; HEX3[3]     ; 3.578 ;       ;       ; 3.578 ;
; SW[0]      ; HEX3[4]     ; 3.504 ;       ;       ; 3.504 ;
; SW[0]      ; HEX3[5]     ; 3.409 ;       ;       ; 3.409 ;
; SW[0]      ; HEX3[6]     ; 3.443 ;       ;       ; 3.443 ;
; SW[0]      ; HEX4[0]     ; 4.094 ;       ;       ; 4.094 ;
; SW[0]      ; HEX4[1]     ; 4.593 ;       ;       ; 4.593 ;
; SW[0]      ; HEX4[2]     ; 4.593 ;       ;       ; 4.593 ;
; SW[0]      ; HEX4[3]     ; 3.955 ;       ;       ; 3.955 ;
; SW[0]      ; HEX4[4]     ; 3.975 ;       ;       ; 3.975 ;
; SW[0]      ; HEX4[5]     ; 3.975 ;       ;       ; 3.975 ;
; SW[0]      ; HEX5[0]     ; 4.187 ;       ;       ; 4.187 ;
; SW[0]      ; HEX5[1]     ; 4.628 ;       ;       ; 4.628 ;
; SW[0]      ; HEX5[2]     ; 4.628 ;       ;       ; 4.628 ;
; SW[0]      ; HEX5[3]     ; 4.312 ;       ;       ; 4.312 ;
; SW[0]      ; HEX5[4]     ; 4.292 ;       ;       ; 4.292 ;
; SW[0]      ; HEX5[5]     ; 4.292 ;       ;       ; 4.292 ;
; SW[0]      ; HEX6[0]     ; 4.536 ;       ;       ; 4.536 ;
; SW[0]      ; HEX6[1]     ; 4.661 ;       ;       ; 4.661 ;
; SW[0]      ; HEX6[2]     ; 4.661 ;       ;       ; 4.661 ;
; SW[0]      ; HEX6[3]     ; 4.207 ;       ;       ; 4.207 ;
; SW[0]      ; HEX6[4]     ; 4.207 ;       ;       ; 4.207 ;
; SW[0]      ; HEX6[5]     ; 4.187 ;       ;       ; 4.187 ;
; SW[0]      ; HEX7[0]     ; 4.649 ;       ;       ; 4.649 ;
; SW[0]      ; HEX7[1]     ; 4.156 ;       ;       ; 4.156 ;
; SW[0]      ; HEX7[2]     ; 4.126 ;       ;       ; 4.126 ;
; SW[0]      ; HEX7[3]     ; 4.619 ;       ;       ; 4.619 ;
; SW[0]      ; HEX7[4]     ; 4.619 ;       ;       ; 4.619 ;
; SW[0]      ; HEX7[5]     ; 4.527 ;       ;       ; 4.527 ;
; SW[0]      ; LEDG[0]     ;       ; 2.858 ; 2.858 ;       ;
; SW[0]      ; LEDR[0]     ; 3.047 ;       ;       ; 3.047 ;
; SW[0]      ; VGA_B[0]    ; 3.921 ; 3.921 ; 3.921 ; 3.921 ;
; SW[0]      ; VGA_B[1]    ; 3.921 ; 3.921 ; 3.921 ; 3.921 ;
; SW[0]      ; VGA_B[2]    ; 3.890 ; 3.890 ; 3.890 ; 3.890 ;
; SW[0]      ; VGA_B[3]    ; 3.880 ; 3.880 ; 3.880 ; 3.880 ;
; SW[0]      ; VGA_B[4]    ; 3.946 ; 3.946 ; 3.946 ; 3.946 ;
; SW[0]      ; VGA_B[5]    ; 3.936 ; 3.936 ; 3.936 ; 3.936 ;
; SW[0]      ; VGA_B[6]    ; 3.916 ; 3.916 ; 3.916 ; 3.916 ;
; SW[0]      ; VGA_B[7]    ; 3.916 ; 3.916 ; 3.916 ; 3.916 ;
; SW[0]      ; VGA_B[8]    ; 4.003 ; 4.003 ; 4.003 ; 4.003 ;
; SW[0]      ; VGA_B[9]    ; 4.003 ; 4.003 ; 4.003 ; 4.003 ;
; SW[0]      ; VGA_G[0]    ; 5.029 ; 5.029 ; 5.029 ; 5.029 ;
; SW[0]      ; VGA_G[1]    ; 5.029 ; 5.029 ; 5.029 ; 5.029 ;
; SW[0]      ; VGA_G[2]    ; 5.019 ; 5.019 ; 5.019 ; 5.019 ;
; SW[0]      ; VGA_G[3]    ; 5.019 ; 5.019 ; 5.019 ; 5.019 ;
; SW[0]      ; VGA_G[4]    ; 5.132 ; 5.132 ; 5.132 ; 5.132 ;
; SW[0]      ; VGA_G[5]    ; 5.132 ; 5.132 ; 5.132 ; 5.132 ;
; SW[0]      ; VGA_G[6]    ; 5.092 ; 5.092 ; 5.092 ; 5.092 ;
; SW[0]      ; VGA_G[7]    ; 5.112 ; 5.112 ; 5.112 ; 5.112 ;
; SW[0]      ; VGA_G[8]    ; 5.119 ; 5.119 ; 5.119 ; 5.119 ;
; SW[0]      ; VGA_G[9]    ; 5.119 ; 5.119 ; 5.119 ; 5.119 ;
; SW[0]      ; VGA_R[0]    ; 4.801 ; 4.801 ; 4.801 ; 4.801 ;
; SW[0]      ; VGA_R[1]    ; 4.781 ; 4.781 ; 4.781 ; 4.781 ;
; SW[0]      ; VGA_R[2]    ; 4.781 ; 4.781 ; 4.781 ; 4.781 ;
; SW[0]      ; VGA_R[3]    ; 4.910 ; 4.910 ; 4.910 ; 4.910 ;
; SW[0]      ; VGA_R[4]    ; 4.910 ; 4.910 ; 4.910 ; 4.910 ;
; SW[0]      ; VGA_R[5]    ; 4.920 ; 4.920 ; 4.920 ; 4.920 ;
; SW[0]      ; VGA_R[6]    ; 5.004 ; 5.004 ; 5.004 ; 5.004 ;
; SW[0]      ; VGA_R[7]    ; 5.014 ; 5.014 ; 5.014 ; 5.014 ;
; SW[0]      ; VGA_R[8]    ; 4.994 ; 4.994 ; 4.994 ; 4.994 ;
; SW[0]      ; VGA_R[9]    ; 4.994 ; 4.994 ; 4.994 ; 4.994 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 25028654 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 25028654 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 1239  ; 1239 ;
; Unconstrained Output Ports      ; 93    ; 93   ;
; Unconstrained Output Port Paths ; 213   ; 213  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jan 13 20:00:17 2026
Info: Command: quartus_sta BigBrother -c BigBrother
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: '../../../../Downloads/Saletti/BigBrother.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u_top_audio|u_pll|altpll_component|pll|inclk[0]} -divide_by 19 -multiply_by 7 -duty_cycle 50.00 -name {u_top_audio|u_pll|altpll_component|pll|clk[0]} {u_top_audio|u_pll|altpll_component|pll|clk[0]}
Warning (332153): Family doesn't support jitter analysis.
Warning (332060): Node: vga_clk_reg was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: AUD_BCLK was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 5.963
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.963         0.000 clk_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 clk_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: vga_clk_reg was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: AUD_BCLK was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 13.806
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    13.806         0.000 clk_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 clk_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 383 megabytes
    Info: Processing ended: Tue Jan 13 20:00:19 2026
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


