/*
 * nthw_fpga_reg_defs_msk.h
 *
 * Auto-generated file - do *NOT* edit
 *
 */

#ifndef _NTHW_FPGA_REG_DEFS_MSK_
#define _NTHW_FPGA_REG_DEFS_MSK_

/* MSK */
#define NTHW_MOD_MSK (0xcfd617eeUL)
#define MSK_RCP_CTRL (0xc1c33daaUL)
#define MSK_RCP_CTRL_ADR (0x350a336UL)
#define MSK_RCP_CTRL_CNT (0x13583ae7UL)
#define MSK_RCP_DATA (0x6e12bfb3UL)
#define MSK_RCP_DATA_MASK_DYN0 (0x9d269a43UL)
#define MSK_RCP_DATA_MASK_DYN1 (0xea21aad5UL)
#define MSK_RCP_DATA_MASK_DYN2 (0x7328fb6fUL)
#define MSK_RCP_DATA_MASK_DYN3 (0x42fcbf9UL)
#define MSK_RCP_DATA_MASK_EN0 (0x487b2e09UL)
#define MSK_RCP_DATA_MASK_EN1 (0x3f7c1e9fUL)
#define MSK_RCP_DATA_MASK_EN2 (0xa6754f25UL)
#define MSK_RCP_DATA_MASK_EN3 (0xd1727fb3UL)
#define MSK_RCP_DATA_MASK_LEN0 (0x4daee8b8UL)
#define MSK_RCP_DATA_MASK_LEN1 (0x3aa9d82eUL)
#define MSK_RCP_DATA_MASK_LEN2 (0xa3a08994UL)
#define MSK_RCP_DATA_MASK_LEN3 (0xd4a7b902UL)
#define MSK_RCP_DATA_MASK_OFS0 (0xa2319513UL)
#define MSK_RCP_DATA_MASK_OFS1 (0xd536a585UL)
#define MSK_RCP_DATA_MASK_OFS2 (0x4c3ff43fUL)
#define MSK_RCP_DATA_MASK_OFS3 (0x3b38c4a9UL)

#endif	/* _NTHW_FPGA_REG_DEFS_MSK_ */

/*
 * Auto-generated file - do *NOT* edit
 */

/*
 * EOF
 */
