TimeQuest Timing Analyzer report for prueba3
Sat Jun 01 09:49:19 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'uControl:unidadControl|aluOP[0]'
 12. Slow Model Setup: 'InstructionReg:IR|sal[0]'
 13. Slow Model Setup: 'clk'
 14. Slow Model Hold: 'clk'
 15. Slow Model Hold: 'InstructionReg:IR|sal[0]'
 16. Slow Model Hold: 'uControl:unidadControl|aluOP[0]'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'InstructionReg:IR|sal[0]'
 19. Slow Model Minimum Pulse Width: 'uControl:unidadControl|aluOP[0]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'uControl:unidadControl|aluOP[0]'
 30. Fast Model Setup: 'InstructionReg:IR|sal[0]'
 31. Fast Model Setup: 'clk'
 32. Fast Model Hold: 'InstructionReg:IR|sal[0]'
 33. Fast Model Hold: 'clk'
 34. Fast Model Hold: 'uControl:unidadControl|aluOP[0]'
 35. Fast Model Minimum Pulse Width: 'clk'
 36. Fast Model Minimum Pulse Width: 'InstructionReg:IR|sal[0]'
 37. Fast Model Minimum Pulse Width: 'uControl:unidadControl|aluOP[0]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; prueba3                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; InstructionReg:IR|sal[0]        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { InstructionReg:IR|sal[0] }        ;
; uControl:unidadControl|aluOP[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uControl:unidadControl|aluOP[0] } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; 3.86 MHz   ; 3.86 MHz        ; InstructionReg:IR|sal[0]        ;                                                       ;
; 109.55 MHz ; 109.55 MHz      ; uControl:unidadControl|aluOP[0] ;                                                       ;
; 255.43 MHz ; 195.01 MHz      ; clk                             ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+---------------------------------+----------+---------------+
; Clock                           ; Slack    ; End Point TNS ;
+---------------------------------+----------+---------------+
; uControl:unidadControl|aluOP[0] ; -144.154 ; -4955.520     ;
; InstructionReg:IR|sal[0]        ; -137.617 ; -4378.696     ;
; clk                             ; -9.988   ; -817.977      ;
+---------------------------------+----------+---------------+


+-----------------------------------------------------------+
; Slow Model Hold Summary                                   ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -11.190 ; -161.059      ;
; InstructionReg:IR|sal[0]        ; -9.431  ; -282.314      ;
; uControl:unidadControl|aluOP[0] ; -2.894  ; -68.814       ;
+---------------------------------+---------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -2.064 ; -481.687      ;
; InstructionReg:IR|sal[0]        ; 0.500  ; 0.000         ;
; uControl:unidadControl|aluOP[0] ; 0.500  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'uControl:unidadControl|aluOP[0]'                                                                                                                                                                  ;
+----------+----------------------------------------------------------------------------------------------+------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack    ; From Node                                                                                    ; To Node          ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+----------+----------------------------------------------------------------------------------------------+------------------+--------------+---------------------------------+--------------+------------+------------+
; -144.154 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.861      ; 144.129    ;
; -144.064 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.861      ; 144.039    ;
; -143.922 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.861      ; 143.897    ;
; -143.871 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.844      ; 144.074    ;
; -143.781 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.844      ; 143.984    ;
; -143.684 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.861      ; 143.659    ;
; -143.658 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.861      ; 143.633    ;
; -143.639 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.844      ; 143.842    ;
; -143.613 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.849      ; 143.777    ;
; -143.600 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.861      ; 143.575    ;
; -143.550 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[15] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.865      ; 143.775    ;
; -143.543 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.844      ; 143.706    ;
; -143.523 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.849      ; 143.687    ;
; -143.497 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[10] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.848      ; 143.653    ;
; -143.460 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[15] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.865      ; 143.685    ;
; -143.453 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.844      ; 143.616    ;
; -143.420 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[12] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.844      ; 143.618    ;
; -143.415 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.837      ; 143.568    ;
; -143.410 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[18] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.852      ; 143.582    ;
; -143.407 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[10] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.848      ; 143.563    ;
; -143.401 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.844      ; 143.604    ;
; -143.381 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.849      ; 143.545    ;
; -143.375 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.844      ; 143.578    ;
; -143.369 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[4]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.843      ; 143.564    ;
; -143.367 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[5]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.856      ; 143.578    ;
; -143.357 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[9]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.855      ; 143.532    ;
; -143.350 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[20] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.851      ; 143.509    ;
; -143.345 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[26] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.842      ; 143.538    ;
; -143.330 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[12] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.844      ; 143.528    ;
; -143.325 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.837      ; 143.478    ;
; -143.324 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a23 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.861      ; 143.299    ;
; -143.320 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[18] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.852      ; 143.492    ;
; -143.318 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[15] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.865      ; 143.543    ;
; -143.317 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.844      ; 143.520    ;
; -143.311 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.844      ; 143.474    ;
; -143.299 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a25 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.861      ; 143.274    ;
; -143.279 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[4]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.843      ; 143.474    ;
; -143.277 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[5]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.856      ; 143.488    ;
; -143.267 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[9]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.855      ; 143.442    ;
; -143.265 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[10] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.848      ; 143.421    ;
; -143.260 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[20] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.851      ; 143.419    ;
; -143.255 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[26] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.842      ; 143.448    ;
; -143.211 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[14] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.863      ; 143.394    ;
; -143.194 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[6]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.851      ; 143.357    ;
; -143.188 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[12] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.844      ; 143.386    ;
; -143.183 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.837      ; 143.336    ;
; -143.180 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[28] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 1.057      ; 143.400    ;
; -143.180 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[21] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.855      ; 143.384    ;
; -143.178 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[18] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.852      ; 143.350    ;
; -143.157 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[17] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.862      ; 143.338    ;
; -143.143 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.849      ; 143.307    ;
; -143.139 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[19] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.864      ; 143.358    ;
; -143.137 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[4]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.843      ; 143.332    ;
; -143.135 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[5]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.856      ; 143.346    ;
; -143.125 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[9]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.855      ; 143.300    ;
; -143.121 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[14] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.863      ; 143.304    ;
; -143.118 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[20] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.851      ; 143.277    ;
; -143.117 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.849      ; 143.281    ;
; -143.113 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[26] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.842      ; 143.306    ;
; -143.104 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[6]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.851      ; 143.267    ;
; -143.090 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[28] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 1.057      ; 143.310    ;
; -143.090 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[21] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.855      ; 143.294    ;
; -143.080 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[15] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.865      ; 143.305    ;
; -143.073 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.844      ; 143.236    ;
; -143.067 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[17] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.862      ; 143.248    ;
; -143.061 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a24 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.861      ; 143.036    ;
; -143.059 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.849      ; 143.223    ;
; -143.054 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[15] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.865      ; 143.279    ;
; -143.049 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[19] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.864      ; 143.268    ;
; -143.047 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.844      ; 143.210    ;
; -143.041 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a23 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.844      ; 143.244    ;
; -143.032 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[23] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.865      ; 143.256    ;
; -143.027 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[10] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.848      ; 143.183    ;
; -143.016 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a25 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.844      ; 143.219    ;
; -143.011 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[27] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.849      ; 143.172    ;
; -143.001 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a22 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.861      ; 142.976    ;
; -143.001 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[10] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.848      ; 143.157    ;
; -142.996 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[15] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.865      ; 143.221    ;
; -142.994 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[24] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.844      ; 143.193    ;
; -142.989 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.844      ; 143.152    ;
; -142.984 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[1]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.848      ; 143.152    ;
; -142.979 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[14] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.863      ; 143.162    ;
; -142.962 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[6]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.851      ; 143.125    ;
; -142.950 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[12] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.844      ; 143.148    ;
; -142.948 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[28] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 1.057      ; 143.168    ;
; -142.948 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[21] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.855      ; 143.152    ;
; -142.946 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a20 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.861      ; 142.921    ;
; -142.945 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.837      ; 143.098    ;
; -142.943 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[10] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.848      ; 143.099    ;
; -142.942 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[23] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.865      ; 143.166    ;
; -142.940 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[18] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.852      ; 143.112    ;
; -142.938 ; uControl:unidadControl|aluSrcB[1]                                                            ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 1.160      ; 143.212    ;
; -142.925 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[17] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.862      ; 143.106    ;
; -142.924 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[12] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.844      ; 143.122    ;
; -142.921 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[27] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.849      ; 143.082    ;
; -142.919 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.837      ; 143.072    ;
; -142.914 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[18] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.852      ; 143.086    ;
; -142.907 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[19] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.864      ; 143.126    ;
; -142.904 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[24] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.844      ; 143.103    ;
; -142.899 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[4]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.843      ; 143.094    ;
+----------+----------------------------------------------------------------------------------------------+------------------+--------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'InstructionReg:IR|sal[0]'                                                                                                                                                                  ;
+----------+----------------------------------------------------------------------------------------------+------------------+--------------+--------------------------+--------------+------------+------------+
; Slack    ; From Node                                                                                    ; To Node          ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+----------+----------------------------------------------------------------------------------------------+------------------+--------------+--------------------------+--------------+------------+------------+
; -137.617 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.398      ; 144.129    ;
; -137.527 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.398      ; 144.039    ;
; -137.385 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.398      ; 143.897    ;
; -137.334 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.381      ; 144.074    ;
; -137.244 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.381      ; 143.984    ;
; -137.147 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.398      ; 143.659    ;
; -137.121 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.398      ; 143.633    ;
; -137.102 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.381      ; 143.842    ;
; -137.076 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.386      ; 143.777    ;
; -137.063 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.398      ; 143.575    ;
; -137.013 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[15] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.402      ; 143.775    ;
; -137.006 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.381      ; 143.706    ;
; -136.986 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.386      ; 143.687    ;
; -136.960 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[10] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.385      ; 143.653    ;
; -136.923 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[15] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.402      ; 143.685    ;
; -136.916 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.381      ; 143.616    ;
; -136.883 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[12] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.381      ; 143.618    ;
; -136.878 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.374      ; 143.568    ;
; -136.873 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[18] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.389      ; 143.582    ;
; -136.870 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[10] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.385      ; 143.563    ;
; -136.864 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.381      ; 143.604    ;
; -136.844 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.386      ; 143.545    ;
; -136.838 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.381      ; 143.578    ;
; -136.832 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[4]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.380      ; 143.564    ;
; -136.830 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[5]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.393      ; 143.578    ;
; -136.820 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[9]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.392      ; 143.532    ;
; -136.813 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[20] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.388      ; 143.509    ;
; -136.808 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[26] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.379      ; 143.538    ;
; -136.793 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[12] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.381      ; 143.528    ;
; -136.788 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.374      ; 143.478    ;
; -136.787 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a23 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.398      ; 143.299    ;
; -136.783 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[18] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.389      ; 143.492    ;
; -136.781 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[15] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.402      ; 143.543    ;
; -136.780 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.381      ; 143.520    ;
; -136.774 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.381      ; 143.474    ;
; -136.762 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a25 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.398      ; 143.274    ;
; -136.742 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[4]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.380      ; 143.474    ;
; -136.740 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[5]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.393      ; 143.488    ;
; -136.730 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[9]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.392      ; 143.442    ;
; -136.728 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[10] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.385      ; 143.421    ;
; -136.723 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[20] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.388      ; 143.419    ;
; -136.718 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[26] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.379      ; 143.448    ;
; -136.674 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[14] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.400      ; 143.394    ;
; -136.657 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[6]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.388      ; 143.357    ;
; -136.651 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[12] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.381      ; 143.386    ;
; -136.646 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.374      ; 143.336    ;
; -136.643 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[28] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.594      ; 143.400    ;
; -136.643 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[21] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.392      ; 143.384    ;
; -136.641 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[18] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.389      ; 143.350    ;
; -136.620 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[17] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.399      ; 143.338    ;
; -136.606 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.386      ; 143.307    ;
; -136.602 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[19] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.401      ; 143.358    ;
; -136.600 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[4]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.380      ; 143.332    ;
; -136.598 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[5]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.393      ; 143.346    ;
; -136.588 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[9]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.392      ; 143.300    ;
; -136.584 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[14] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.400      ; 143.304    ;
; -136.581 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[20] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.388      ; 143.277    ;
; -136.580 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.386      ; 143.281    ;
; -136.576 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[26] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.379      ; 143.306    ;
; -136.567 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[6]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.388      ; 143.267    ;
; -136.553 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[28] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.594      ; 143.310    ;
; -136.553 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[21] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.392      ; 143.294    ;
; -136.543 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[15] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.402      ; 143.305    ;
; -136.536 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.381      ; 143.236    ;
; -136.530 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[17] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.399      ; 143.248    ;
; -136.524 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a24 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.398      ; 143.036    ;
; -136.522 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.386      ; 143.223    ;
; -136.517 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[15] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.402      ; 143.279    ;
; -136.512 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[19] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.401      ; 143.268    ;
; -136.510 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.381      ; 143.210    ;
; -136.504 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a23 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.381      ; 143.244    ;
; -136.495 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[23] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.402      ; 143.256    ;
; -136.490 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[10] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.385      ; 143.183    ;
; -136.479 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a25 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.381      ; 143.219    ;
; -136.474 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[27] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.386      ; 143.172    ;
; -136.464 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a22 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.398      ; 142.976    ;
; -136.464 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[10] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.385      ; 143.157    ;
; -136.459 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[15] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.402      ; 143.221    ;
; -136.457 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[24] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.381      ; 143.193    ;
; -136.452 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.381      ; 143.152    ;
; -136.447 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[1]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.385      ; 143.152    ;
; -136.442 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[14] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.400      ; 143.162    ;
; -136.425 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[6]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.388      ; 143.125    ;
; -136.413 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[12] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.381      ; 143.148    ;
; -136.411 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[28] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.594      ; 143.168    ;
; -136.411 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[21] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.392      ; 143.152    ;
; -136.409 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a20 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.398      ; 142.921    ;
; -136.408 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.374      ; 143.098    ;
; -136.406 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[10] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.385      ; 143.099    ;
; -136.405 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[23] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.402      ; 143.166    ;
; -136.403 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[18] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.389      ; 143.112    ;
; -136.401 ; uControl:unidadControl|aluSrcB[1]                                                            ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.697      ; 143.212    ;
; -136.388 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[17] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.399      ; 143.106    ;
; -136.387 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[12] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.381      ; 143.122    ;
; -136.384 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[27] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.386      ; 143.082    ;
; -136.382 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.374      ; 143.072    ;
; -136.377 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[18] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.389      ; 143.086    ;
; -136.370 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[19] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.401      ; 143.126    ;
; -136.367 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[24] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.381      ; 143.103    ;
; -136.362 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[4]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 7.380      ; 143.094    ;
+----------+----------------------------------------------------------------------------------------------+------------------+--------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                  ;
+--------+--------------------------+-----------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                     ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------------+---------------------------------+-------------+--------------+------------+------------+
; -9.988 ; Alu:aAlu|res[0]          ; PC:cPC|pcAc[0]              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.150     ; 2.376      ;
; -9.464 ; Alu:aAlu|res[26]         ; PC:cPC|pcAc[26]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.736     ; 2.266      ;
; -9.406 ; Alu:aAlu|res[20]         ; PC:cPC|pcAc[20]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.118     ; 1.826      ;
; -9.403 ; Alu:aAlu|res[5]          ; PC:cPC|pcAc[5]              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.105     ; 1.836      ;
; -9.304 ; Alu:aAlu|res[28]         ; PC:cPC|pcAc[28]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.813     ; 2.029      ;
; -9.257 ; Alu:aAlu|res[23]         ; PC:cPC|pcAc[23]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.492     ; 2.303      ;
; -9.214 ; Alu:aAlu|res[25]         ; PC:cPC|pcAc[25]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.753     ; 1.999      ;
; -9.212 ; Alu:aAlu|res[27]         ; PC:cPC|pcAc[27]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.743     ; 2.007      ;
; -9.198 ; Alu:aAlu|res[22]         ; PC:cPC|pcAc[22]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.472     ; 2.264      ;
; -9.163 ; Alu:aAlu|res[29]         ; PC:cPC|pcAc[29]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.754     ; 1.947      ;
; -9.135 ; Alu:aAlu|res[31]         ; PC:cPC|pcAc[31]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.725     ; 1.948      ;
; -9.110 ; Alu:aAlu|res[14]         ; PC:cPC|pcAc[14]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.129     ; 1.519      ;
; -9.083 ; Alu:aAlu|res[18]         ; PC:cPC|pcAc[18]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.119     ; 1.502      ;
; -9.076 ; Alu:aAlu|res[10]         ; PC:cPC|pcAc[10]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.097     ; 1.517      ;
; -9.064 ; Alu:aAlu|res[6]          ; PC:cPC|pcAc[6]              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.849     ; 1.753      ;
; -9.048 ; Alu:aAlu|res[17]         ; PC:cPC|pcAc[17]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.177     ; 1.409      ;
; -9.031 ; Alu:aAlu|res[13]         ; PC:cPC|pcAc[13]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.859     ; 1.710      ;
; -9.015 ; Alu:aAlu|res[19]         ; PC:cPC|pcAc[19]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.113     ; 1.440      ;
; -8.999 ; Alu:aAlu|res[1]          ; PC:cPC|pcAc[1]              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.163     ; 1.374      ;
; -8.994 ; Alu:aAlu|res[8]          ; PC:cPC|pcAc[8]              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.104     ; 1.428      ;
; -8.962 ; Alu:aAlu|res[21]         ; PC:cPC|pcAc[21]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.482     ; 2.018      ;
; -8.922 ; Alu:aAlu|res[15]         ; PC:cPC|pcAc[15]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.411     ; 2.049      ;
; -8.920 ; Alu:aAlu|res[24]         ; PC:cPC|pcAc[24]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.471     ; 1.987      ;
; -8.771 ; Alu:aAlu|res[4]          ; PC:cPC|pcAc[4]              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.841     ; 1.468      ;
; -8.745 ; Alu:aAlu|res[12]         ; PC:cPC|pcAc[12]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.093     ; 1.190      ;
; -8.733 ; Alu:aAlu|res[9]          ; PC:cPC|pcAc[9]              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.180     ; 1.091      ;
; -8.681 ; Alu:aAlu|res[7]          ; PC:cPC|pcAc[7]              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.093     ; 1.126      ;
; -8.678 ; Alu:aAlu|res[11]         ; PC:cPC|pcAc[11]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.125     ; 1.091      ;
; -8.541 ; Alu:aAlu|res[16]         ; PC:cPC|pcAc[16]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.425     ; 1.654      ;
; -8.497 ; Alu:aAlu|res[24]         ; Registro:regAluOut|temp[24] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.078     ; 0.957      ;
; -8.467 ; Alu:aAlu|res[13]         ; Registro:regAluOut|temp[13] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.185     ; 0.820      ;
; -8.403 ; Alu:aAlu|res[31]         ; Registro:regAluOut|temp[31] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.220     ; 0.721      ;
; -8.370 ; Alu:aAlu|res[2]          ; PC:cPC|pcAc[2]              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.142     ; 0.766      ;
; -8.365 ; Alu:aAlu|res[28]         ; Registro:regAluOut|temp[28] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.320     ; 0.583      ;
; -8.338 ; Alu:aAlu|res[22]         ; Registro:regAluOut|temp[22] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.150     ; 0.726      ;
; -8.196 ; Alu:aAlu|res[27]         ; Registro:regAluOut|temp[27] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.153     ; 0.581      ;
; -8.192 ; Alu:aAlu|res[30]         ; PC:cPC|pcAc[30]             ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.151     ; 0.579      ;
; -8.133 ; Alu:aAlu|res[8]          ; Registro:regAluOut|temp[8]  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.092     ; 0.579      ;
; -8.123 ; Alu:aAlu|res[21]         ; Registro:regAluOut|temp[21] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.072     ; 0.589      ;
; -8.037 ; Alu:aAlu|res[3]          ; PC:cPC|pcAc[3]              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.756     ; 0.819      ;
; -7.973 ; Alu:aAlu|res[20]         ; Registro:regAluOut|temp[20] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.778     ; 0.733      ;
; -7.960 ; Alu:aAlu|res[6]          ; Registro:regAluOut|temp[6]  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.771     ; 0.727      ;
; -7.955 ; Alu:aAlu|res[26]         ; Registro:regAluOut|temp[26] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.766     ; 0.727      ;
; -7.923 ; Alu:aAlu|res[10]         ; Registro:regAluOut|temp[10] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.731     ; 0.730      ;
; -7.855 ; Alu:aAlu|res[23]         ; Registro:regAluOut|temp[23] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.297     ; 0.096      ;
; -7.855 ; Alu:aAlu|res[15]         ; Registro:regAluOut|temp[15] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.297     ; 0.096      ;
; -7.808 ; Alu:aAlu|res[19]         ; Registro:regAluOut|temp[19] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.250     ; 0.096      ;
; -7.808 ; Alu:aAlu|res[5]          ; Registro:regAluOut|temp[5]  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.771     ; 0.575      ;
; -7.806 ; Alu:aAlu|res[17]         ; Registro:regAluOut|temp[17] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.248     ; 0.096      ;
; -7.791 ; Alu:aAlu|res[1]          ; Registro:regAluOut|temp[1]  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.233     ; 0.096      ;
; -7.778 ; Alu:aAlu|res[4]          ; Registro:regAluOut|temp[4]  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.733     ; 0.583      ;
; -7.742 ; Alu:aAlu|res[29]         ; Registro:regAluOut|temp[29] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.184     ; 0.096      ;
; -7.741 ; Alu:aAlu|res[11]         ; Registro:regAluOut|temp[11] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.183     ; 0.096      ;
; -7.683 ; Alu:aAlu|res[14]         ; Registro:regAluOut|temp[14] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.125     ; 0.096      ;
; -7.682 ; Alu:aAlu|res[9]          ; Registro:regAluOut|temp[9]  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.124     ; 0.096      ;
; -7.631 ; Alu:aAlu|res[18]         ; Registro:regAluOut|temp[18] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.073     ; 0.096      ;
; -7.623 ; Alu:aAlu|res[12]         ; Registro:regAluOut|temp[12] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -8.065     ; 0.096      ;
; -7.507 ; Alu:aAlu|res[30]         ; Registro:regAluOut|temp[30] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.949     ; 0.096      ;
; -7.505 ; Alu:aAlu|res[25]         ; Registro:regAluOut|temp[25] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.947     ; 0.096      ;
; -7.505 ; Alu:aAlu|res[2]          ; Registro:regAluOut|temp[2]  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.947     ; 0.096      ;
; -7.324 ; Alu:aAlu|br              ; PC:cPC|pcAc[9]              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -5.376     ; 2.986      ;
; -7.317 ; Alu:aAlu|res[16]         ; Registro:regAluOut|temp[16] ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.759     ; 0.096      ;
; -7.314 ; Alu:aAlu|res[3]          ; Registro:regAluOut|temp[3]  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.756     ; 0.096      ;
; -7.301 ; Alu:aAlu|res[7]          ; Registro:regAluOut|temp[7]  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.743     ; 0.096      ;
; -7.277 ; Alu:aAlu|res[0]          ; Registro:regAluOut|temp[0]  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.719     ; 0.096      ;
; -7.081 ; Alu:aAlu|br              ; PC:cPC|pcAc[17]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -5.366     ; 2.753      ;
; -7.081 ; Alu:aAlu|br              ; PC:cPC|pcAc[1]              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -5.366     ; 2.753      ;
; -7.061 ; Alu:aAlu|br              ; PC:cPC|pcAc[20]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -5.318     ; 2.781      ;
; -7.061 ; Alu:aAlu|br              ; PC:cPC|pcAc[18]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -5.318     ; 2.781      ;
; -7.004 ; Alu:aAlu|br              ; PC:cPC|pcAc[19]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -5.300     ; 2.742      ;
; -7.004 ; Alu:aAlu|br              ; PC:cPC|pcAc[12]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -5.300     ; 2.742      ;
; -7.004 ; Alu:aAlu|br              ; PC:cPC|pcAc[10]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -5.300     ; 2.742      ;
; -7.004 ; Alu:aAlu|br              ; PC:cPC|pcAc[8]              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -5.300     ; 2.742      ;
; -7.004 ; Alu:aAlu|br              ; PC:cPC|pcAc[7]              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -5.300     ; 2.742      ;
; -7.004 ; Alu:aAlu|br              ; PC:cPC|pcAc[5]              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -5.300     ; 2.742      ;
; -7.003 ; Alu:aAlu|br              ; PC:cPC|pcAc[3]              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.958     ; 3.083      ;
; -6.985 ; Alu:aAlu|br              ; PC:cPC|pcAc[31]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.945     ; 3.078      ;
; -6.985 ; Alu:aAlu|br              ; PC:cPC|pcAc[29]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.945     ; 3.078      ;
; -6.985 ; Alu:aAlu|br              ; PC:cPC|pcAc[27]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.945     ; 3.078      ;
; -6.985 ; Alu:aAlu|br              ; PC:cPC|pcAc[26]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.945     ; 3.078      ;
; -6.930 ; Alu:aAlu|br              ; PC:cPC|pcAc[15]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.597     ; 3.371      ;
; -6.927 ; Alu:aAlu|br              ; PC:cPC|pcAc[25]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.928     ; 3.037      ;
; -6.915 ; Alu:aAlu|br              ; PC:cPC|pcAc[28]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.807     ; 3.146      ;
; -6.763 ; Alu:aAlu|br              ; PC:cPC|pcAc[0]              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -5.357     ; 2.444      ;
; -6.759 ; Alu:aAlu|br              ; PC:cPC|pcAc[24]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.678     ; 3.119      ;
; -6.759 ; Alu:aAlu|br              ; PC:cPC|pcAc[23]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.678     ; 3.119      ;
; -6.759 ; Alu:aAlu|br              ; PC:cPC|pcAc[22]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.678     ; 3.119      ;
; -6.759 ; Alu:aAlu|br              ; PC:cPC|pcAc[21]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.678     ; 3.119      ;
; -6.737 ; Alu:aAlu|br              ; PC:cPC|pcAc[13]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -5.049     ; 2.726      ;
; -6.737 ; Alu:aAlu|br              ; PC:cPC|pcAc[6]              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -5.049     ; 2.726      ;
; -6.737 ; Alu:aAlu|br              ; PC:cPC|pcAc[4]              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -5.049     ; 2.726      ;
; -6.709 ; Alu:aAlu|br              ; PC:cPC|pcAc[30]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -5.324     ; 2.423      ;
; -6.696 ; Alu:aAlu|br              ; PC:cPC|pcAc[14]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -5.317     ; 2.417      ;
; -6.696 ; Alu:aAlu|br              ; PC:cPC|pcAc[11]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -5.317     ; 2.417      ;
; -6.696 ; Alu:aAlu|br              ; PC:cPC|pcAc[2]              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -5.317     ; 2.417      ;
; -6.678 ; Alu:aAlu|br              ; PC:cPC|pcAc[16]             ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.639     ; 3.077      ;
; -3.451 ; Alu:aAlu|res[0]          ; PC:cPC|pcAc[0]              ; uControl:unidadControl|aluOP[0] ; clk         ; 0.500        ; -1.613     ; 2.376      ;
; -2.927 ; Alu:aAlu|res[26]         ; PC:cPC|pcAc[26]             ; uControl:unidadControl|aluOP[0] ; clk         ; 0.500        ; -1.199     ; 2.266      ;
; -2.915 ; InstructionReg:IR|sal[9] ; PC:cPC|pcAc[9]              ; clk                             ; clk         ; 1.000        ; -0.757     ; 3.196      ;
; -2.869 ; Alu:aAlu|res[20]         ; PC:cPC|pcAc[20]             ; uControl:unidadControl|aluOP[0] ; clk         ; 0.500        ; -1.581     ; 1.826      ;
+--------+--------------------------+-----------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                     ;
+---------+---------------------------------------------+-------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                   ; To Node                                   ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------+-------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -11.190 ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado3[3]         ; clk                             ; clk         ; 0.000        ; 11.846     ; 0.942      ;
; -11.034 ; uControl:unidadControl|state.division       ; uControl:unidadControl|estado3[2]         ; clk                             ; clk         ; 0.000        ; 11.846     ; 1.098      ;
; -11.033 ; uControl:unidadControl|state.division       ; uControl:unidadControl|estado3[1]         ; clk                             ; clk         ; 0.000        ; 11.846     ; 1.099      ;
; -11.027 ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado3[6]         ; clk                             ; clk         ; 0.000        ; 11.846     ; 1.105      ;
; -11.025 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[3]         ; clk                             ; clk         ; 0.000        ; 11.846     ; 1.107      ;
; -10.940 ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado3[1]         ; clk                             ; clk         ; 0.000        ; 11.846     ; 1.192      ;
; -10.938 ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado3[2]         ; clk                             ; clk         ; 0.000        ; 11.846     ; 1.194      ;
; -10.909 ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado3[6]         ; clk                             ; clk         ; 0.000        ; 11.846     ; 1.223      ;
; -10.900 ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado3[3]         ; clk                             ; clk         ; 0.000        ; 11.846     ; 1.232      ;
; -10.897 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[5]         ; clk                             ; clk         ; 0.000        ; 11.846     ; 1.235      ;
; -10.776 ; uControl:unidadControl|state.despuesAddi    ; uControl:unidadControl|estado3[5]         ; clk                             ; clk         ; 0.000        ; 11.833     ; 1.343      ;
; -10.642 ; uControl:unidadControl|state.despuesAddi    ; uControl:unidadControl|estado3[2]         ; clk                             ; clk         ; 0.000        ; 11.833     ; 1.477      ;
; -10.639 ; uControl:unidadControl|state.memReadSig     ; uControl:unidadControl|estado4[5]         ; clk                             ; clk         ; 0.000        ; 11.438     ; 1.085      ;
; -10.625 ; uControl:unidadControl|state.despuesAddi    ; uControl:unidadControl|estado3[3]         ; clk                             ; clk         ; 0.000        ; 11.833     ; 1.494      ;
; -10.625 ; uControl:unidadControl|state.despuesAddi    ; uControl:unidadControl|estado3[6]         ; clk                             ; clk         ; 0.000        ; 11.833     ; 1.494      ;
; -10.546 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[1]         ; clk                             ; clk         ; 0.000        ; 11.846     ; 1.586      ;
; -10.545 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[2]         ; clk                             ; clk         ; 0.000        ; 11.846     ; 1.587      ;
; -10.492 ; uControl:unidadControl|state.paso           ; uControl:unidadControl|estado3[6]         ; clk                             ; clk         ; 0.000        ; 11.397     ; 1.191      ;
; -10.492 ; uControl:unidadControl|state.paso           ; uControl:unidadControl|estado3[5]         ; clk                             ; clk         ; 0.000        ; 11.397     ; 1.191      ;
; -10.439 ; uControl:unidadControl|state.memAddrSW      ; uControl:unidadControl|estado3[1]         ; clk                             ; clk         ; 0.000        ; 11.846     ; 1.693      ;
; -10.438 ; uControl:unidadControl|state.memAddrSW      ; uControl:unidadControl|estado3[2]         ; clk                             ; clk         ; 0.000        ; 11.846     ; 1.694      ;
; -10.416 ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado3[1]         ; clk                             ; clk         ; 0.000        ; 11.846     ; 1.716      ;
; -10.339 ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[1]         ; clk                             ; clk         ; 0.000        ; 11.438     ; 1.385      ;
; -10.270 ; uControl:unidadControl|state.memAddrSW      ; uControl:unidadControl|estado3[0]         ; clk                             ; clk         ; 0.000        ; 11.854     ; 1.870      ;
; -10.210 ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|estado4[1]         ; clk                             ; clk         ; 0.000        ; 11.438     ; 1.514      ;
; -10.132 ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|estado4[6]         ; clk                             ; clk         ; 0.000        ; 11.907     ; 2.061      ;
; -10.023 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[4]         ; clk                             ; clk         ; 0.000        ; 11.877     ; 2.140      ;
; -10.012 ; uControl:unidadControl|state.paso           ; uControl:unidadControl|estado3[1]         ; clk                             ; clk         ; 0.000        ; 11.397     ; 1.671      ;
; -10.011 ; uControl:unidadControl|state.paso           ; uControl:unidadControl|estado3[2]         ; clk                             ; clk         ; 0.000        ; 11.397     ; 1.672      ;
; -9.913  ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado3[0]         ; clk                             ; clk         ; 0.000        ; 11.854     ; 2.227      ;
; -9.778  ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|regWrite           ; clk                             ; clk         ; 0.000        ; 11.904     ; 2.412      ;
; -9.754  ; uControl:unidadControl|state.despuesAddi    ; uControl:unidadControl|regWrite           ; clk                             ; clk         ; 0.000        ; 11.891     ; 2.423      ;
; -9.748  ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[0]         ; clk                             ; clk         ; 0.000        ; 11.854     ; 2.392      ;
; -9.623  ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado3[0]         ; clk                             ; clk         ; 0.000        ; 11.854     ; 2.517      ;
; -9.621  ; uControl:unidadControl|state.memAddr        ; uControl:unidadControl|estado4[6]         ; clk                             ; clk         ; 0.000        ; 11.907     ; 2.572      ;
; -9.498  ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|estado4[0]         ; clk                             ; clk         ; 0.000        ; 11.438     ; 2.226      ;
; -9.495  ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|estado4[3]         ; clk                             ; clk         ; 0.000        ; 11.438     ; 2.229      ;
; -9.492  ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|estado4[5]         ; clk                             ; clk         ; 0.000        ; 11.438     ; 2.232      ;
; -9.446  ; uControl:unidadControl|state.branchSig      ; uControl:unidadControl|estado4[6]         ; clk                             ; clk         ; 0.000        ; 11.458     ; 2.298      ;
; -9.433  ; uControl:unidadControl|state.decode         ; uControl:unidadControl|estado4[3]         ; clk                             ; clk         ; 0.000        ; 11.373     ; 2.226      ;
; -9.371  ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[0]         ; clk                             ; clk         ; 0.000        ; 11.438     ; 2.353      ;
; -9.368  ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[3]         ; clk                             ; clk         ; 0.000        ; 11.438     ; 2.356      ;
; -9.365  ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|memToReg           ; clk                             ; clk         ; 0.000        ; 11.355     ; 2.276      ;
; -9.365  ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[5]         ; clk                             ; clk         ; 0.000        ; 11.438     ; 2.359      ;
; -9.348  ; uControl:unidadControl|state.despuesAddi    ; uControl:unidadControl|estado3[0]         ; clk                             ; clk         ; 0.000        ; 11.841     ; 2.779      ;
; -9.342  ; uControl:unidadControl|state.branchSig      ; uControl:unidadControl|estado4[5]         ; clk                             ; clk         ; 0.000        ; 11.533     ; 2.477      ;
; -9.179  ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|regWrite           ; clk                             ; clk         ; 0.000        ; 11.360     ; 2.467      ;
; -9.102  ; uControl:unidadControl|state.memAddr        ; uControl:unidadControl|estado4[3]         ; clk                             ; clk         ; 0.000        ; 11.982     ; 3.166      ;
; -9.087  ; uControl:unidadControl|state.Execute        ; uControl:unidadControl|estado4[0]         ; clk                             ; clk         ; 0.000        ; 11.982     ; 3.181      ;
; -9.026  ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado3[4]         ; clk                             ; clk         ; 0.000        ; 11.877     ; 3.137      ;
; -8.907  ; uControl:unidadControl|state.branchSig      ; uControl:unidadControl|estado4[0]         ; clk                             ; clk         ; 0.000        ; 11.533     ; 2.912      ;
; -8.889  ; uControl:unidadControl|state.memReadSig     ; uControl:unidadControl|estado4[6]         ; clk                             ; clk         ; 0.000        ; 11.363     ; 2.760      ;
; -8.832  ; uControl:unidadControl|state.memAddr        ; uControl:unidadControl|estado4[0]         ; clk                             ; clk         ; 0.000        ; 11.982     ; 3.436      ;
; -8.715  ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[4]         ; clk                             ; clk         ; 0.000        ; 11.338     ; 2.909      ;
; -8.580  ; uControl:unidadControl|state.decode         ; uControl:unidadControl|estado4[0]         ; clk                             ; clk         ; 0.000        ; 11.373     ; 3.079      ;
; -8.549  ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[6]         ; clk                             ; clk         ; 0.000        ; 11.363     ; 3.100      ;
; -8.486  ; uControl:unidadControl|state.decode         ; uControl:unidadControl|estado4[4]         ; clk                             ; clk         ; 0.000        ; 11.273     ; 3.073      ;
; -8.420  ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|estado4[6]         ; clk                             ; clk         ; 0.000        ; 11.363     ; 3.229      ;
; -8.192  ; uControl:unidadControl|state.jump           ; uControl:unidadControl|estado4[4]         ; clk                             ; clk         ; 0.000        ; 11.433     ; 3.527      ;
; -8.191  ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|estado4[4]         ; clk                             ; clk         ; 0.000        ; 11.882     ; 3.977      ;
; -8.118  ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|estado4[0]         ; clk                             ; clk         ; 0.000        ; 11.982     ; 4.150      ;
; -8.115  ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|estado4[3]         ; clk                             ; clk         ; 0.000        ; 11.982     ; 4.153      ;
; -8.112  ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|estado4[5]         ; clk                             ; clk         ; 0.000        ; 11.982     ; 4.156      ;
; -8.004  ; uControl:unidadControl|state.jump           ; uControl:unidadControl|estado4[0]         ; clk                             ; clk         ; 0.000        ; 11.533     ; 3.815      ;
; -8.001  ; uControl:unidadControl|state.jump           ; uControl:unidadControl|estado4[3]         ; clk                             ; clk         ; 0.000        ; 11.533     ; 3.818      ;
; -7.998  ; uControl:unidadControl|state.jump           ; uControl:unidadControl|estado4[5]         ; clk                             ; clk         ; 0.000        ; 11.533     ; 3.821      ;
; -7.624  ; uControl:unidadControl|state.decode         ; uControl:unidadControl|estado4[2]         ; clk                             ; clk         ; 0.000        ; 11.245     ; 3.907      ;
; -7.473  ; uControl:unidadControl|state.decode         ; uControl:unidadControl|estado4[6]         ; clk                             ; clk         ; 0.000        ; 11.298     ; 4.111      ;
; 0.317   ; InstructionReg:IR|sal[0]                    ; PC:cPC|pcAc[0]                            ; InstructionReg:IR|sal[0]        ; clk         ; 0.000        ; 3.200      ; 4.080      ;
; 0.624   ; uControl:unidadControl|state.Execute        ; uControl:unidadControl|state.aluWriteBack ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.910      ;
; 0.641   ; uControl:unidadControl|state.decode         ; uControl:unidadControl|aluSrcB[0]         ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.927      ;
; 0.671   ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.branchSig    ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.957      ;
; 0.674   ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.paso         ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.960      ;
; 0.774   ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|state.aluWriteBack ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.777   ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|aluOP[1]           ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.800   ; uControl:unidadControl|state.memReadSig     ; uControl:unidadControl|state.memWriteBack ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.086      ;
; 0.817   ; InstructionReg:IR|sal[0]                    ; PC:cPC|pcAc[0]                            ; InstructionReg:IR|sal[0]        ; clk         ; -0.500       ; 3.200      ; 4.080      ;
; 0.961   ; InstructionReg:IR|sal[27]                   ; uControl:unidadControl|state.branchSig    ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.247      ;
; 0.987   ; uControl:unidadControl|state.decode         ; uControl:unidadControl|aluSrcB[1]         ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.273      ;
; 1.005   ; uControl:unidadControl|state.slt            ; uControl:unidadControl|aluOP[1]           ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.291      ;
; 1.011   ; InstructionReg:IR|sal[27]                   ; uControl:unidadControl|state.paso         ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.297      ;
; 1.013   ; uControl:unidadControl|state.slt            ; uControl:unidadControl|state.aluWriteBack ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.125   ; Alu:aAlu|br                                 ; PC:cPC|pcAc[16]                           ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 2.166      ; 3.077      ;
; 1.138   ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.jump         ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.424      ;
; 1.143   ; Alu:aAlu|br                                 ; PC:cPC|pcAc[14]                           ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 1.488      ; 2.417      ;
; 1.143   ; Alu:aAlu|br                                 ; PC:cPC|pcAc[11]                           ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 1.488      ; 2.417      ;
; 1.143   ; Alu:aAlu|br                                 ; PC:cPC|pcAc[2]                            ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 1.488      ; 2.417      ;
; 1.156   ; Alu:aAlu|br                                 ; PC:cPC|pcAc[30]                           ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 1.481      ; 2.423      ;
; 1.184   ; Alu:aAlu|br                                 ; PC:cPC|pcAc[13]                           ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 1.756      ; 2.726      ;
; 1.184   ; Alu:aAlu|br                                 ; PC:cPC|pcAc[6]                            ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 1.756      ; 2.726      ;
; 1.184   ; Alu:aAlu|br                                 ; PC:cPC|pcAc[4]                            ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 1.756      ; 2.726      ;
; 1.206   ; Alu:aAlu|br                                 ; PC:cPC|pcAc[24]                           ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 2.127      ; 3.119      ;
; 1.206   ; Alu:aAlu|br                                 ; PC:cPC|pcAc[23]                           ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 2.127      ; 3.119      ;
; 1.206   ; Alu:aAlu|br                                 ; PC:cPC|pcAc[22]                           ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 2.127      ; 3.119      ;
; 1.206   ; Alu:aAlu|br                                 ; PC:cPC|pcAc[21]                           ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 2.127      ; 3.119      ;
; 1.210   ; Alu:aAlu|br                                 ; PC:cPC|pcAc[0]                            ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 1.448      ; 2.444      ;
; 1.253   ; InstructionReg:IR|sal[18]                   ; PC:cPC|pcAc[18]                           ; clk                             ; clk         ; 0.000        ; 0.887      ; 2.426      ;
; 1.258   ; uControl:unidadControl|state.addi           ; uControl:unidadControl|state.despuesAddi  ; clk                             ; clk         ; 0.000        ; 0.013      ; 1.557      ;
; 1.290   ; uControl:unidadControl|state.division       ; uControl:unidadControl|state.aluWriteBack ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.576      ;
; 1.294   ; InstructionReg:IR|sal[24]                   ; PC:cPC|pcAc[24]                           ; clk                             ; clk         ; 0.000        ; 1.527      ; 3.107      ;
+---------+---------------------------------------------+-------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'InstructionReg:IR|sal[0]'                                                                                                                       ;
+--------+---------------------------------+------------------+---------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node          ; Launch Clock                    ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------+---------------------------------+--------------------------+--------------+------------+------------+
; -9.431 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[24] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.350     ; 2.196      ;
; -9.276 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[9]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.361     ; 2.362      ;
; -9.266 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[29] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.366     ; 2.377      ;
; -9.263 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[15] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.371     ; 2.385      ;
; -9.261 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[23] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.371     ; 2.387      ;
; -9.261 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[21] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.361     ; 2.377      ;
; -9.260 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[13] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.367     ; 2.384      ;
; -9.258 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[11] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.365     ; 2.384      ;
; -9.241 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[31] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.337     ; 2.373      ;
; -9.238 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[25] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.382     ; 2.421      ;
; -9.235 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[2]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.382     ; 2.424      ;
; -9.079 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[8]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.361     ; 2.559      ;
; -9.045 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[30] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.384     ; 2.616      ;
; -9.040 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[20] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.357     ; 2.594      ;
; -8.977 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[6]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.357     ; 2.657      ;
; -8.931 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[24] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.350     ; 2.196      ;
; -8.915 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[27] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.355     ; 2.717      ;
; -8.869 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[28] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.563     ; 2.971      ;
; -8.798 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[19] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.370     ; 2.849      ;
; -8.798 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[17] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.368     ; 2.847      ;
; -8.776 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[9]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.361     ; 2.362      ;
; -8.766 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[29] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.366     ; 2.377      ;
; -8.763 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[15] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.371     ; 2.385      ;
; -8.761 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[23] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.371     ; 2.387      ;
; -8.761 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[21] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.361     ; 2.377      ;
; -8.760 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[13] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.367     ; 2.384      ;
; -8.758 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[11] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.365     ; 2.384      ;
; -8.756 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[26] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.348     ; 2.869      ;
; -8.741 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[31] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.337     ; 2.373      ;
; -8.738 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[25] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.382     ; 2.421      ;
; -8.735 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[2]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.382     ; 2.424      ;
; -8.658 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[5]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.362     ; 2.981      ;
; -8.579 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[8]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.361     ; 2.559      ;
; -8.545 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[30] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.384     ; 2.616      ;
; -8.540 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[20] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.357     ; 2.594      ;
; -8.477 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[6]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.357     ; 2.657      ;
; -8.433 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[18] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.358     ; 3.202      ;
; -8.415 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[27] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.355     ; 2.717      ;
; -8.409 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[10] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.354     ; 3.222      ;
; -8.395 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[16] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.343     ; 3.225      ;
; -8.369 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[28] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.563     ; 2.971      ;
; -8.324 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[12] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.350     ; 3.303      ;
; -8.298 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[19] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.370     ; 2.849      ;
; -8.298 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[17] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.368     ; 2.847      ;
; -8.275 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[22] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.351     ; 3.353      ;
; -8.256 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[26] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.348     ; 2.869      ;
; -8.158 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[5]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.362     ; 2.981      ;
; -8.123 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[1]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.354     ; 3.508      ;
; -7.933 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[18] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.358     ; 3.202      ;
; -7.909 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[10] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.354     ; 3.222      ;
; -7.895 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[16] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.343     ; 3.225      ;
; -7.824 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[12] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.350     ; 3.303      ;
; -7.806 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[14] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.369     ; 3.840      ;
; -7.775 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[22] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.351     ; 3.353      ;
; -7.623 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[1]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.354     ; 3.508      ;
; -7.433 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[0]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.350     ; 4.194      ;
; -7.405 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[7]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.350     ; 4.222      ;
; -7.306 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[14] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.369     ; 3.840      ;
; -7.269 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[3]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.355     ; 4.363      ;
; -7.201 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[4]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 11.349     ; 4.425      ;
; -6.933 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[0]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.350     ; 4.194      ;
; -6.905 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[7]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.350     ; 4.222      ;
; -6.769 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[3]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.355     ; 4.363      ;
; -6.701 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[4]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 11.349     ; 4.425      ;
; -5.709 ; PC:cPC|pcAc[30]                 ; Alu:aAlu|res[30] ; clk                             ; InstructionReg:IR|sal[0] ; -0.500       ; 8.151      ; 1.942      ;
; -4.953 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[1]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 11.354     ; 6.678      ;
; -4.702 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[31] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 11.337     ; 6.912      ;
; -4.674 ; Alu:aAlu|tmp[3]                 ; Alu:aAlu|res[3]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 7.749      ; 2.575      ;
; -4.617 ; Alu:aAlu|tmp[2]                 ; Alu:aAlu|res[2]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 7.752      ; 2.635      ;
; -4.541 ; uControl:unidadControl|aluOP[1] ; Alu:aAlu|res[18] ; clk                             ; InstructionReg:IR|sal[0] ; -0.500       ; 8.297      ; 3.256      ;
; -4.511 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[6]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 11.357     ; 7.123      ;
; -4.473 ; Alu:aAlu|tmp[14]                ; Alu:aAlu|res[14] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 7.762      ; 2.789      ;
; -4.453 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[1]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; -0.500       ; 11.354     ; 6.678      ;
; -4.443 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[3]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 11.355     ; 7.189      ;
; -4.440 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[2]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 11.382     ; 7.219      ;
; -4.416 ; PC:cPC|pcAc[4]                  ; Alu:aAlu|res[4]  ; clk                             ; InstructionReg:IR|sal[0] ; -0.500       ; 7.841      ; 2.925      ;
; -4.386 ; Alu:aAlu|tmp[5]                 ; Alu:aAlu|res[5]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 7.751      ; 2.865      ;
; -4.316 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|br      ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 8.557      ; 4.518      ;
; -4.307 ; Alu:aAlu|tmp[11]                ; Alu:aAlu|res[11] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 7.765      ; 2.958      ;
; -4.297 ; Alu:aAlu|tmp[4]                 ; Alu:aAlu|res[4]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 7.759      ; 2.962      ;
; -4.287 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[5]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 11.362     ; 7.352      ;
; -4.285 ; uControl:unidadControl|aluOP[1] ; Alu:aAlu|res[12] ; clk                             ; InstructionReg:IR|sal[0] ; -0.500       ; 8.289      ; 3.504      ;
; -4.282 ; PC:cPC|pcAc[7]                  ; Alu:aAlu|res[7]  ; clk                             ; InstructionReg:IR|sal[0] ; -0.500       ; 8.093      ; 3.311      ;
; -4.265 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[8]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 11.361     ; 7.373      ;
; -4.220 ; Alu:aAlu|tmp[8]                 ; Alu:aAlu|res[8]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 7.755      ; 3.035      ;
; -4.202 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[31] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; -0.500       ; 11.337     ; 6.912      ;
; -4.169 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[7]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 11.350     ; 7.458      ;
; -4.150 ; Alu:aAlu|tmp[10]                ; Alu:aAlu|res[10] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 7.756      ; 3.106      ;
; -4.148 ; Alu:aAlu|tmp[31]                ; Alu:aAlu|res[31] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 7.692      ; 3.044      ;
; -4.148 ; Alu:aAlu|tmp[18]                ; Alu:aAlu|res[18] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 7.742      ; 3.094      ;
; -4.117 ; PC:cPC|pcAc[17]                 ; Alu:aAlu|res[17] ; clk                             ; InstructionReg:IR|sal[0] ; -0.500       ; 8.177      ; 3.560      ;
; -4.108 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[4]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 11.349     ; 7.518      ;
; -4.087 ; PC:cPC|pcAc[8]                  ; Alu:aAlu|res[8]  ; clk                             ; InstructionReg:IR|sal[0] ; -0.500       ; 8.104      ; 3.517      ;
; -4.063 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[24] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 11.350     ; 7.564      ;
; -4.028 ; Alu:aAlu|tmp[6]                 ; Alu:aAlu|res[6]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 7.724      ; 3.196      ;
; -4.027 ; Alu:aAlu|tmp[30]                ; Alu:aAlu|res[30] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 7.618      ; 3.091      ;
; -4.027 ; Alu:aAlu|tmp[1]                 ; Alu:aAlu|res[1]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 7.753      ; 3.226      ;
; -4.011 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[6]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; -0.500       ; 11.357     ; 7.123      ;
; -4.011 ; Alu:aAlu|tmp[19]                ; Alu:aAlu|res[19] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 7.754      ; 3.243      ;
; -4.008 ; Alu:aAlu|tmp[17]                ; Alu:aAlu|res[17] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 7.751      ; 3.243      ;
+--------+---------------------------------+------------------+---------------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'uControl:unidadControl|aluOP[0]'                                                                                                                       ;
+--------+---------------------------------+------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.894 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[24] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.813      ; 2.196      ;
; -2.739 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[9]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.824      ; 2.362      ;
; -2.729 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[29] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.829      ; 2.377      ;
; -2.726 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[15] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.834      ; 2.385      ;
; -2.724 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[23] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.834      ; 2.387      ;
; -2.724 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[21] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.824      ; 2.377      ;
; -2.723 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[13] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.830      ; 2.384      ;
; -2.721 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[11] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.828      ; 2.384      ;
; -2.704 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[31] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.800      ; 2.373      ;
; -2.701 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[25] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.845      ; 2.421      ;
; -2.698 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[2]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.845      ; 2.424      ;
; -2.542 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[8]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.824      ; 2.559      ;
; -2.508 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[30] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.847      ; 2.616      ;
; -2.503 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[20] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.820      ; 2.594      ;
; -2.440 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[6]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.820      ; 2.657      ;
; -2.394 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[24] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.813      ; 2.196      ;
; -2.378 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[27] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.818      ; 2.717      ;
; -2.332 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[28] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 5.026      ; 2.971      ;
; -2.261 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[19] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.833      ; 2.849      ;
; -2.261 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[17] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.831      ; 2.847      ;
; -2.239 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[9]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.824      ; 2.362      ;
; -2.229 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[29] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.829      ; 2.377      ;
; -2.226 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[15] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.834      ; 2.385      ;
; -2.224 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[23] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.834      ; 2.387      ;
; -2.224 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[21] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.824      ; 2.377      ;
; -2.223 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[13] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.830      ; 2.384      ;
; -2.221 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[11] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.828      ; 2.384      ;
; -2.219 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[26] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.811      ; 2.869      ;
; -2.204 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[31] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.800      ; 2.373      ;
; -2.201 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[25] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.845      ; 2.421      ;
; -2.198 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[2]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.845      ; 2.424      ;
; -2.121 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[5]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.825      ; 2.981      ;
; -2.042 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[8]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.824      ; 2.559      ;
; -2.008 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[30] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.847      ; 2.616      ;
; -2.003 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[20] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.820      ; 2.594      ;
; -1.940 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[6]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.820      ; 2.657      ;
; -1.896 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[18] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.821      ; 3.202      ;
; -1.878 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[27] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.818      ; 2.717      ;
; -1.872 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[10] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.817      ; 3.222      ;
; -1.858 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[16] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.806      ; 3.225      ;
; -1.832 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[28] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 5.026      ; 2.971      ;
; -1.787 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[12] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.813      ; 3.303      ;
; -1.761 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[19] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.833      ; 2.849      ;
; -1.761 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[17] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.831      ; 2.847      ;
; -1.738 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[22] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.814      ; 3.353      ;
; -1.719 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[26] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.811      ; 2.869      ;
; -1.621 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[5]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.825      ; 2.981      ;
; -1.586 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[1]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.817      ; 3.508      ;
; -1.396 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[18] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.821      ; 3.202      ;
; -1.372 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[10] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.817      ; 3.222      ;
; -1.358 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[16] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.806      ; 3.225      ;
; -1.287 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[12] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.813      ; 3.303      ;
; -1.269 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[14] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.832      ; 3.840      ;
; -1.238 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[22] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.814      ; 3.353      ;
; -1.086 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[1]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.817      ; 3.508      ;
; -0.896 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[0]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.813      ; 4.194      ;
; -0.868 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[7]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.813      ; 4.222      ;
; -0.769 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[14] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.832      ; 3.840      ;
; -0.732 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[3]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.818      ; 4.363      ;
; -0.664 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[4]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.812      ; 4.425      ;
; -0.396 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[0]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.813      ; 4.194      ;
; -0.368 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[7]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.813      ; 4.222      ;
; -0.232 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[3]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.818      ; 4.363      ;
; -0.164 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[4]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.812      ; 4.425      ;
; 0.828  ; PC:cPC|pcAc[30]                 ; Alu:aAlu|res[30] ; clk                             ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.614      ; 1.942      ;
; 1.584  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[1]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.817      ; 6.678      ;
; 1.835  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[31] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.800      ; 6.912      ;
; 1.863  ; Alu:aAlu|tmp[3]                 ; Alu:aAlu|res[3]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.212      ; 2.575      ;
; 1.920  ; Alu:aAlu|tmp[2]                 ; Alu:aAlu|res[2]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.215      ; 2.635      ;
; 1.996  ; uControl:unidadControl|aluOP[1] ; Alu:aAlu|res[18] ; clk                             ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.760      ; 3.256      ;
; 2.026  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[6]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.820      ; 7.123      ;
; 2.064  ; Alu:aAlu|tmp[14]                ; Alu:aAlu|res[14] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.225      ; 2.789      ;
; 2.084  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[1]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.817      ; 6.678      ;
; 2.094  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[3]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.818      ; 7.189      ;
; 2.097  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[2]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.845      ; 7.219      ;
; 2.121  ; PC:cPC|pcAc[4]                  ; Alu:aAlu|res[4]  ; clk                             ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.304      ; 2.925      ;
; 2.151  ; Alu:aAlu|tmp[5]                 ; Alu:aAlu|res[5]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.214      ; 2.865      ;
; 2.230  ; Alu:aAlu|tmp[11]                ; Alu:aAlu|res[11] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.228      ; 2.958      ;
; 2.240  ; Alu:aAlu|tmp[4]                 ; Alu:aAlu|res[4]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.222      ; 2.962      ;
; 2.250  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[5]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.825      ; 7.352      ;
; 2.252  ; uControl:unidadControl|aluOP[1] ; Alu:aAlu|res[12] ; clk                             ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.752      ; 3.504      ;
; 2.255  ; PC:cPC|pcAc[7]                  ; Alu:aAlu|res[7]  ; clk                             ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.556      ; 3.311      ;
; 2.272  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[8]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.824      ; 7.373      ;
; 2.317  ; Alu:aAlu|tmp[8]                 ; Alu:aAlu|res[8]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.218      ; 3.035      ;
; 2.335  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[31] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.800      ; 6.912      ;
; 2.368  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[7]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.813      ; 7.458      ;
; 2.387  ; Alu:aAlu|tmp[10]                ; Alu:aAlu|res[10] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.219      ; 3.106      ;
; 2.389  ; Alu:aAlu|tmp[31]                ; Alu:aAlu|res[31] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.155      ; 3.044      ;
; 2.389  ; Alu:aAlu|tmp[18]                ; Alu:aAlu|res[18] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.205      ; 3.094      ;
; 2.420  ; PC:cPC|pcAc[17]                 ; Alu:aAlu|res[17] ; clk                             ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.640      ; 3.560      ;
; 2.429  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[4]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.812      ; 7.518      ;
; 2.450  ; PC:cPC|pcAc[8]                  ; Alu:aAlu|res[8]  ; clk                             ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.567      ; 3.517      ;
; 2.474  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[24] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.813      ; 7.564      ;
; 2.489  ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|br      ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.752      ; 4.518      ;
; 2.509  ; Alu:aAlu|tmp[6]                 ; Alu:aAlu|res[6]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.187      ; 3.196      ;
; 2.510  ; Alu:aAlu|tmp[30]                ; Alu:aAlu|res[30] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.081      ; 3.091      ;
; 2.510  ; Alu:aAlu|tmp[1]                 ; Alu:aAlu|res[1]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.216      ; 3.226      ;
; 2.526  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[6]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.820      ; 7.123      ;
; 2.526  ; Alu:aAlu|tmp[19]                ; Alu:aAlu|res[19] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.217      ; 3.243      ;
; 2.529  ; Alu:aAlu|tmp[17]                ; Alu:aAlu|res[17] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.214      ; 3.243      ;
+--------+---------------------------------+------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a1                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a1                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a10                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a10                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a11                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a11                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a12                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a12                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a13                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a13                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a14                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a14                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a15                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a15                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a16                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a16                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a17                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a17                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a18                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a18                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a19                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a19                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a2                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a2                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a20                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a20                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a21                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a21                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a22                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a22                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a23                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a23                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a24                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a24                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a25                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a25                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a26                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a26                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a27                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a27                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a28                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a28                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a29                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a29                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a3                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a3                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a30                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a30                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a31                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a31                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a4                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a4                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a5                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a5                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a6                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a6                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a7                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a7                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a8                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a8                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a9                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a9                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a1                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a1                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a10                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a10                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a11                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a11                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a12                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a12                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a13                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a13                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a14                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a14                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a15                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a15                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'InstructionReg:IR|sal[0]'                                                                ;
+-------+--------------+----------------+------------------+--------------------------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+--------------------------+------------+------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; Alu:aAlu|br            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; Alu:aAlu|br            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[10]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[10]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[11]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[11]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[12]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[12]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[13]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[13]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[14]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[14]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[15]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[15]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[16]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[16]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[17]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[17]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[18]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[18]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[19]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[19]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[20]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[20]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[21]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[21]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[22]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[22]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[23]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[23]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[24]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[24]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[25]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[25]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[26]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[26]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[27]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[27]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[28]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[28]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[29]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[29]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[2]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[2]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[30]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[30]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[31]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[31]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[3]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[3]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[4]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[4]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[5]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[5]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[6]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[6]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[7]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[7]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[8]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[8]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[9]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[9]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; IR|sal[0]|regout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; IR|sal[0]|regout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~11|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~11|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~11|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~11|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~13|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~13|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~13|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~13|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~15|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~15|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~15|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~15|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~17|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~17|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~17|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~17|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~19|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~19|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~19|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~19|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~1|cout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~1|cout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~1|datab ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~1|datab ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~21|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~21|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~21|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~21|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~23|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~23|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~23|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~23|cout ;
+-------+--------------+----------------+------------------+--------------------------+------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'uControl:unidadControl|aluOP[0]'                                                          ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|br      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|br      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[23] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[24] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[24] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[25] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[25] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[26] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[26] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[27] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[27] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[28] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[28] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[29] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[29] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[30] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[30] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[31] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[31] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[23] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[24] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[24] ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; reset          ; clk        ; 3.302  ; 3.302  ; Rise       ; clk             ;
; salidaMem[*]   ; clk        ; 4.980  ; 4.980  ; Rise       ; clk             ;
;  salidaMem[0]  ; clk        ; 2.924  ; 2.924  ; Rise       ; clk             ;
;  salidaMem[1]  ; clk        ; 3.508  ; 3.508  ; Rise       ; clk             ;
;  salidaMem[2]  ; clk        ; 3.472  ; 3.472  ; Rise       ; clk             ;
;  salidaMem[3]  ; clk        ; 3.453  ; 3.453  ; Rise       ; clk             ;
;  salidaMem[4]  ; clk        ; 3.199  ; 3.199  ; Rise       ; clk             ;
;  salidaMem[5]  ; clk        ; 3.203  ; 3.203  ; Rise       ; clk             ;
;  salidaMem[6]  ; clk        ; 3.265  ; 3.265  ; Rise       ; clk             ;
;  salidaMem[7]  ; clk        ; 3.827  ; 3.827  ; Rise       ; clk             ;
;  salidaMem[8]  ; clk        ; 3.535  ; 3.535  ; Rise       ; clk             ;
;  salidaMem[9]  ; clk        ; 3.361  ; 3.361  ; Rise       ; clk             ;
;  salidaMem[10] ; clk        ; 3.441  ; 3.441  ; Rise       ; clk             ;
;  salidaMem[11] ; clk        ; 3.564  ; 3.564  ; Rise       ; clk             ;
;  salidaMem[12] ; clk        ; 3.689  ; 3.689  ; Rise       ; clk             ;
;  salidaMem[13] ; clk        ; 3.299  ; 3.299  ; Rise       ; clk             ;
;  salidaMem[14] ; clk        ; 3.786  ; 3.786  ; Rise       ; clk             ;
;  salidaMem[15] ; clk        ; 3.174  ; 3.174  ; Rise       ; clk             ;
;  salidaMem[16] ; clk        ; -0.673 ; -0.673 ; Rise       ; clk             ;
;  salidaMem[17] ; clk        ; 4.851  ; 4.851  ; Rise       ; clk             ;
;  salidaMem[18] ; clk        ; 4.870  ; 4.870  ; Rise       ; clk             ;
;  salidaMem[19] ; clk        ; 3.209  ; 3.209  ; Rise       ; clk             ;
;  salidaMem[20] ; clk        ; 3.953  ; 3.953  ; Rise       ; clk             ;
;  salidaMem[21] ; clk        ; 3.947  ; 3.947  ; Rise       ; clk             ;
;  salidaMem[22] ; clk        ; 3.038  ; 3.038  ; Rise       ; clk             ;
;  salidaMem[23] ; clk        ; 3.537  ; 3.537  ; Rise       ; clk             ;
;  salidaMem[24] ; clk        ; 3.942  ; 3.942  ; Rise       ; clk             ;
;  salidaMem[25] ; clk        ; 4.980  ; 4.980  ; Rise       ; clk             ;
;  salidaMem[26] ; clk        ; 3.493  ; 3.493  ; Rise       ; clk             ;
;  salidaMem[27] ; clk        ; 3.315  ; 3.315  ; Rise       ; clk             ;
;  salidaMem[28] ; clk        ; 3.527  ; 3.527  ; Rise       ; clk             ;
;  salidaMem[29] ; clk        ; 3.259  ; 3.259  ; Rise       ; clk             ;
;  salidaMem[30] ; clk        ; 3.323  ; 3.323  ; Rise       ; clk             ;
;  salidaMem[31] ; clk        ; 3.388  ; 3.388  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; reset          ; clk        ; 12.186 ; 12.186 ; Rise       ; clk             ;
; salidaMem[*]   ; clk        ; 1.048  ; 1.048  ; Rise       ; clk             ;
;  salidaMem[0]  ; clk        ; -2.676 ; -2.676 ; Rise       ; clk             ;
;  salidaMem[1]  ; clk        ; -3.260 ; -3.260 ; Rise       ; clk             ;
;  salidaMem[2]  ; clk        ; -3.224 ; -3.224 ; Rise       ; clk             ;
;  salidaMem[3]  ; clk        ; -3.205 ; -3.205 ; Rise       ; clk             ;
;  salidaMem[4]  ; clk        ; -2.951 ; -2.951 ; Rise       ; clk             ;
;  salidaMem[5]  ; clk        ; -2.955 ; -2.955 ; Rise       ; clk             ;
;  salidaMem[6]  ; clk        ; -3.017 ; -3.017 ; Rise       ; clk             ;
;  salidaMem[7]  ; clk        ; -3.579 ; -3.579 ; Rise       ; clk             ;
;  salidaMem[8]  ; clk        ; -3.287 ; -3.287 ; Rise       ; clk             ;
;  salidaMem[9]  ; clk        ; -3.113 ; -3.113 ; Rise       ; clk             ;
;  salidaMem[10] ; clk        ; -3.193 ; -3.193 ; Rise       ; clk             ;
;  salidaMem[11] ; clk        ; -3.316 ; -3.316 ; Rise       ; clk             ;
;  salidaMem[12] ; clk        ; -3.441 ; -3.441 ; Rise       ; clk             ;
;  salidaMem[13] ; clk        ; -3.051 ; -3.051 ; Rise       ; clk             ;
;  salidaMem[14] ; clk        ; -3.538 ; -3.538 ; Rise       ; clk             ;
;  salidaMem[15] ; clk        ; -2.926 ; -2.926 ; Rise       ; clk             ;
;  salidaMem[16] ; clk        ; 1.048  ; 1.048  ; Rise       ; clk             ;
;  salidaMem[17] ; clk        ; -3.561 ; -3.561 ; Rise       ; clk             ;
;  salidaMem[18] ; clk        ; -3.600 ; -3.600 ; Rise       ; clk             ;
;  salidaMem[19] ; clk        ; -2.466 ; -2.466 ; Rise       ; clk             ;
;  salidaMem[20] ; clk        ; -3.039 ; -3.039 ; Rise       ; clk             ;
;  salidaMem[21] ; clk        ; -2.998 ; -2.998 ; Rise       ; clk             ;
;  salidaMem[22] ; clk        ; -2.526 ; -2.526 ; Rise       ; clk             ;
;  salidaMem[23] ; clk        ; -3.134 ; -3.134 ; Rise       ; clk             ;
;  salidaMem[24] ; clk        ; -3.034 ; -3.034 ; Rise       ; clk             ;
;  salidaMem[25] ; clk        ; -3.542 ; -3.542 ; Rise       ; clk             ;
;  salidaMem[26] ; clk        ; -3.245 ; -3.245 ; Rise       ; clk             ;
;  salidaMem[27] ; clk        ; -3.067 ; -3.067 ; Rise       ; clk             ;
;  salidaMem[28] ; clk        ; -3.279 ; -3.279 ; Rise       ; clk             ;
;  salidaMem[29] ; clk        ; -3.011 ; -3.011 ; Rise       ; clk             ;
;  salidaMem[30] ; clk        ; -3.075 ; -3.075 ; Rise       ; clk             ;
;  salidaMem[31] ; clk        ; -3.140 ; -3.140 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; estado3[*]        ; clk        ; 22.761 ; 22.761 ; Rise       ; clk             ;
;  estado3[0]       ; clk        ; 22.761 ; 22.761 ; Rise       ; clk             ;
;  estado3[1]       ; clk        ; 21.658 ; 21.658 ; Rise       ; clk             ;
;  estado3[2]       ; clk        ; 22.167 ; 22.167 ; Rise       ; clk             ;
;  estado3[3]       ; clk        ; 21.472 ; 21.472 ; Rise       ; clk             ;
;  estado3[4]       ; clk        ; 20.945 ; 20.945 ; Rise       ; clk             ;
;  estado3[5]       ; clk        ; 21.288 ; 21.288 ; Rise       ; clk             ;
;  estado3[6]       ; clk        ; 21.056 ; 21.056 ; Rise       ; clk             ;
; estado4[*]        ; clk        ; 22.410 ; 22.410 ; Rise       ; clk             ;
;  estado4[0]       ; clk        ; 21.619 ; 21.619 ; Rise       ; clk             ;
;  estado4[1]       ; clk        ; 22.410 ; 22.410 ; Rise       ; clk             ;
;  estado4[2]       ; clk        ; 21.642 ; 21.642 ; Rise       ; clk             ;
;  estado4[3]       ; clk        ; 21.116 ; 21.116 ; Rise       ; clk             ;
;  estado4[4]       ; clk        ; 21.065 ; 21.065 ; Rise       ; clk             ;
;  estado4[5]       ; clk        ; 21.445 ; 21.445 ; Rise       ; clk             ;
;  estado4[6]       ; clk        ; 21.785 ; 21.785 ; Rise       ; clk             ;
; salidaMemRead     ; clk        ; 8.398  ; 8.398  ; Rise       ; clk             ;
; salidaMemWrite    ; clk        ; 7.022  ; 7.022  ; Rise       ; clk             ;
; salidaPrueba[*]   ; clk        ; 13.989 ; 13.989 ; Rise       ; clk             ;
;  salidaPrueba[0]  ; clk        ; 12.804 ; 12.804 ; Rise       ; clk             ;
;  salidaPrueba[1]  ; clk        ; 10.797 ; 10.797 ; Rise       ; clk             ;
;  salidaPrueba[2]  ; clk        ; 10.427 ; 10.427 ; Rise       ; clk             ;
;  salidaPrueba[3]  ; clk        ; 13.989 ; 13.989 ; Rise       ; clk             ;
;  salidaPrueba[4]  ; clk        ; 11.357 ; 11.357 ; Rise       ; clk             ;
;  salidaPrueba[5]  ; clk        ; 11.058 ; 11.058 ; Rise       ; clk             ;
;  salidaPrueba[6]  ; clk        ; 12.181 ; 12.181 ; Rise       ; clk             ;
;  salidaPrueba[7]  ; clk        ; 11.584 ; 11.584 ; Rise       ; clk             ;
;  salidaPrueba[8]  ; clk        ; 11.560 ; 11.560 ; Rise       ; clk             ;
;  salidaPrueba[9]  ; clk        ; 11.528 ; 11.528 ; Rise       ; clk             ;
;  salidaPrueba[10] ; clk        ; 12.449 ; 12.449 ; Rise       ; clk             ;
;  salidaPrueba[11] ; clk        ; 10.550 ; 10.550 ; Rise       ; clk             ;
;  salidaPrueba[12] ; clk        ; 11.842 ; 11.842 ; Rise       ; clk             ;
;  salidaPrueba[13] ; clk        ; 13.700 ; 13.700 ; Rise       ; clk             ;
;  salidaPrueba[14] ; clk        ; 12.263 ; 12.263 ; Rise       ; clk             ;
;  salidaPrueba[15] ; clk        ; 13.886 ; 13.886 ; Rise       ; clk             ;
;  salidaPrueba[16] ; clk        ; 11.363 ; 11.363 ; Rise       ; clk             ;
;  salidaPrueba[17] ; clk        ; 12.841 ; 12.841 ; Rise       ; clk             ;
;  salidaPrueba[18] ; clk        ; 12.269 ; 12.269 ; Rise       ; clk             ;
;  salidaPrueba[19] ; clk        ; 10.624 ; 10.624 ; Rise       ; clk             ;
;  salidaPrueba[20] ; clk        ; 12.664 ; 12.664 ; Rise       ; clk             ;
;  salidaPrueba[21] ; clk        ; 12.470 ; 12.470 ; Rise       ; clk             ;
;  salidaPrueba[22] ; clk        ; 12.597 ; 12.597 ; Rise       ; clk             ;
;  salidaPrueba[23] ; clk        ; 11.915 ; 11.915 ; Rise       ; clk             ;
;  salidaPrueba[24] ; clk        ; 12.222 ; 12.222 ; Rise       ; clk             ;
;  salidaPrueba[25] ; clk        ; 11.938 ; 11.938 ; Rise       ; clk             ;
;  salidaPrueba[26] ; clk        ; 12.670 ; 12.670 ; Rise       ; clk             ;
;  salidaPrueba[27] ; clk        ; 11.815 ; 11.815 ; Rise       ; clk             ;
;  salidaPrueba[28] ; clk        ; 12.159 ; 12.159 ; Rise       ; clk             ;
;  salidaPrueba[29] ; clk        ; 12.839 ; 12.839 ; Rise       ; clk             ;
;  salidaPrueba[30] ; clk        ; 12.246 ; 12.246 ; Rise       ; clk             ;
;  salidaPrueba[31] ; clk        ; 12.447 ; 12.447 ; Rise       ; clk             ;
; salidaRegB[*]     ; clk        ; 12.375 ; 12.375 ; Rise       ; clk             ;
;  salidaRegB[0]    ; clk        ; 9.183  ; 9.183  ; Rise       ; clk             ;
;  salidaRegB[1]    ; clk        ; 8.641  ; 8.641  ; Rise       ; clk             ;
;  salidaRegB[2]    ; clk        ; 9.008  ; 9.008  ; Rise       ; clk             ;
;  salidaRegB[3]    ; clk        ; 8.494  ; 8.494  ; Rise       ; clk             ;
;  salidaRegB[4]    ; clk        ; 9.023  ; 9.023  ; Rise       ; clk             ;
;  salidaRegB[5]    ; clk        ; 8.668  ; 8.668  ; Rise       ; clk             ;
;  salidaRegB[6]    ; clk        ; 9.062  ; 9.062  ; Rise       ; clk             ;
;  salidaRegB[7]    ; clk        ; 8.646  ; 8.646  ; Rise       ; clk             ;
;  salidaRegB[8]    ; clk        ; 8.691  ; 8.691  ; Rise       ; clk             ;
;  salidaRegB[9]    ; clk        ; 8.934  ; 8.934  ; Rise       ; clk             ;
;  salidaRegB[10]   ; clk        ; 8.971  ; 8.971  ; Rise       ; clk             ;
;  salidaRegB[11]   ; clk        ; 8.975  ; 8.975  ; Rise       ; clk             ;
;  salidaRegB[12]   ; clk        ; 9.218  ; 9.218  ; Rise       ; clk             ;
;  salidaRegB[13]   ; clk        ; 8.920  ; 8.920  ; Rise       ; clk             ;
;  salidaRegB[14]   ; clk        ; 9.054  ; 9.054  ; Rise       ; clk             ;
;  salidaRegB[15]   ; clk        ; 9.054  ; 9.054  ; Rise       ; clk             ;
;  salidaRegB[16]   ; clk        ; 10.670 ; 10.670 ; Rise       ; clk             ;
;  salidaRegB[17]   ; clk        ; 12.375 ; 12.375 ; Rise       ; clk             ;
;  salidaRegB[18]   ; clk        ; 11.141 ; 11.141 ; Rise       ; clk             ;
;  salidaRegB[19]   ; clk        ; 9.981  ; 9.981  ; Rise       ; clk             ;
;  salidaRegB[20]   ; clk        ; 11.895 ; 11.895 ; Rise       ; clk             ;
;  salidaRegB[21]   ; clk        ; 11.431 ; 11.431 ; Rise       ; clk             ;
;  salidaRegB[22]   ; clk        ; 9.658  ; 9.658  ; Rise       ; clk             ;
;  salidaRegB[23]   ; clk        ; 11.123 ; 11.123 ; Rise       ; clk             ;
;  salidaRegB[24]   ; clk        ; 10.195 ; 10.195 ; Rise       ; clk             ;
;  salidaRegB[25]   ; clk        ; 11.419 ; 11.419 ; Rise       ; clk             ;
;  salidaRegB[26]   ; clk        ; 9.366  ; 9.366  ; Rise       ; clk             ;
;  salidaRegB[27]   ; clk        ; 8.959  ; 8.959  ; Rise       ; clk             ;
;  salidaRegB[28]   ; clk        ; 9.990  ; 9.990  ; Rise       ; clk             ;
;  salidaRegB[29]   ; clk        ; 9.505  ; 9.505  ; Rise       ; clk             ;
;  salidaRegB[30]   ; clk        ; 10.123 ; 10.123 ; Rise       ; clk             ;
;  salidaRegB[31]   ; clk        ; 9.840  ; 9.840  ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; estado3[*]        ; clk        ; 20.945 ; 20.945 ; Rise       ; clk             ;
;  estado3[0]       ; clk        ; 22.761 ; 22.761 ; Rise       ; clk             ;
;  estado3[1]       ; clk        ; 21.658 ; 21.658 ; Rise       ; clk             ;
;  estado3[2]       ; clk        ; 22.167 ; 22.167 ; Rise       ; clk             ;
;  estado3[3]       ; clk        ; 21.472 ; 21.472 ; Rise       ; clk             ;
;  estado3[4]       ; clk        ; 20.945 ; 20.945 ; Rise       ; clk             ;
;  estado3[5]       ; clk        ; 21.288 ; 21.288 ; Rise       ; clk             ;
;  estado3[6]       ; clk        ; 21.056 ; 21.056 ; Rise       ; clk             ;
; estado4[*]        ; clk        ; 21.065 ; 21.065 ; Rise       ; clk             ;
;  estado4[0]       ; clk        ; 21.619 ; 21.619 ; Rise       ; clk             ;
;  estado4[1]       ; clk        ; 22.410 ; 22.410 ; Rise       ; clk             ;
;  estado4[2]       ; clk        ; 21.642 ; 21.642 ; Rise       ; clk             ;
;  estado4[3]       ; clk        ; 21.116 ; 21.116 ; Rise       ; clk             ;
;  estado4[4]       ; clk        ; 21.065 ; 21.065 ; Rise       ; clk             ;
;  estado4[5]       ; clk        ; 21.445 ; 21.445 ; Rise       ; clk             ;
;  estado4[6]       ; clk        ; 21.785 ; 21.785 ; Rise       ; clk             ;
; salidaMemRead     ; clk        ; 8.398  ; 8.398  ; Rise       ; clk             ;
; salidaMemWrite    ; clk        ; 7.022  ; 7.022  ; Rise       ; clk             ;
; salidaPrueba[*]   ; clk        ; 8.448  ; 8.448  ; Rise       ; clk             ;
;  salidaPrueba[0]  ; clk        ; 9.428  ; 9.428  ; Rise       ; clk             ;
;  salidaPrueba[1]  ; clk        ; 9.178  ; 9.178  ; Rise       ; clk             ;
;  salidaPrueba[2]  ; clk        ; 9.068  ; 9.068  ; Rise       ; clk             ;
;  salidaPrueba[3]  ; clk        ; 11.221 ; 11.221 ; Rise       ; clk             ;
;  salidaPrueba[4]  ; clk        ; 9.812  ; 9.812  ; Rise       ; clk             ;
;  salidaPrueba[5]  ; clk        ; 8.948  ; 8.948  ; Rise       ; clk             ;
;  salidaPrueba[6]  ; clk        ; 10.321 ; 10.321 ; Rise       ; clk             ;
;  salidaPrueba[7]  ; clk        ; 9.659  ; 9.659  ; Rise       ; clk             ;
;  salidaPrueba[8]  ; clk        ; 9.607  ; 9.607  ; Rise       ; clk             ;
;  salidaPrueba[9]  ; clk        ; 9.321  ; 9.321  ; Rise       ; clk             ;
;  salidaPrueba[10] ; clk        ; 10.432 ; 10.432 ; Rise       ; clk             ;
;  salidaPrueba[11] ; clk        ; 9.957  ; 9.957  ; Rise       ; clk             ;
;  salidaPrueba[12] ; clk        ; 9.938  ; 9.938  ; Rise       ; clk             ;
;  salidaPrueba[13] ; clk        ; 11.409 ; 11.409 ; Rise       ; clk             ;
;  salidaPrueba[14] ; clk        ; 9.957  ; 9.957  ; Rise       ; clk             ;
;  salidaPrueba[15] ; clk        ; 10.989 ; 10.989 ; Rise       ; clk             ;
;  salidaPrueba[16] ; clk        ; 9.478  ; 9.478  ; Rise       ; clk             ;
;  salidaPrueba[17] ; clk        ; 9.784  ; 9.784  ; Rise       ; clk             ;
;  salidaPrueba[18] ; clk        ; 9.449  ; 9.449  ; Rise       ; clk             ;
;  salidaPrueba[19] ; clk        ; 8.885  ; 8.885  ; Rise       ; clk             ;
;  salidaPrueba[20] ; clk        ; 9.842  ; 9.842  ; Rise       ; clk             ;
;  salidaPrueba[21] ; clk        ; 9.573  ; 9.573  ; Rise       ; clk             ;
;  salidaPrueba[22] ; clk        ; 10.103 ; 10.103 ; Rise       ; clk             ;
;  salidaPrueba[23] ; clk        ; 9.450  ; 9.450  ; Rise       ; clk             ;
;  salidaPrueba[24] ; clk        ; 9.790  ; 9.790  ; Rise       ; clk             ;
;  salidaPrueba[25] ; clk        ; 9.286  ; 9.286  ; Rise       ; clk             ;
;  salidaPrueba[26] ; clk        ; 10.504 ; 10.504 ; Rise       ; clk             ;
;  salidaPrueba[27] ; clk        ; 9.177  ; 9.177  ; Rise       ; clk             ;
;  salidaPrueba[28] ; clk        ; 9.403  ; 9.403  ; Rise       ; clk             ;
;  salidaPrueba[29] ; clk        ; 10.526 ; 10.526 ; Rise       ; clk             ;
;  salidaPrueba[30] ; clk        ; 8.448  ; 8.448  ; Rise       ; clk             ;
;  salidaPrueba[31] ; clk        ; 8.825  ; 8.825  ; Rise       ; clk             ;
; salidaRegB[*]     ; clk        ; 8.494  ; 8.494  ; Rise       ; clk             ;
;  salidaRegB[0]    ; clk        ; 9.183  ; 9.183  ; Rise       ; clk             ;
;  salidaRegB[1]    ; clk        ; 8.641  ; 8.641  ; Rise       ; clk             ;
;  salidaRegB[2]    ; clk        ; 9.008  ; 9.008  ; Rise       ; clk             ;
;  salidaRegB[3]    ; clk        ; 8.494  ; 8.494  ; Rise       ; clk             ;
;  salidaRegB[4]    ; clk        ; 9.023  ; 9.023  ; Rise       ; clk             ;
;  salidaRegB[5]    ; clk        ; 8.668  ; 8.668  ; Rise       ; clk             ;
;  salidaRegB[6]    ; clk        ; 9.062  ; 9.062  ; Rise       ; clk             ;
;  salidaRegB[7]    ; clk        ; 8.646  ; 8.646  ; Rise       ; clk             ;
;  salidaRegB[8]    ; clk        ; 8.691  ; 8.691  ; Rise       ; clk             ;
;  salidaRegB[9]    ; clk        ; 8.934  ; 8.934  ; Rise       ; clk             ;
;  salidaRegB[10]   ; clk        ; 8.971  ; 8.971  ; Rise       ; clk             ;
;  salidaRegB[11]   ; clk        ; 8.975  ; 8.975  ; Rise       ; clk             ;
;  salidaRegB[12]   ; clk        ; 9.218  ; 9.218  ; Rise       ; clk             ;
;  salidaRegB[13]   ; clk        ; 8.920  ; 8.920  ; Rise       ; clk             ;
;  salidaRegB[14]   ; clk        ; 9.054  ; 9.054  ; Rise       ; clk             ;
;  salidaRegB[15]   ; clk        ; 9.054  ; 9.054  ; Rise       ; clk             ;
;  salidaRegB[16]   ; clk        ; 10.670 ; 10.670 ; Rise       ; clk             ;
;  salidaRegB[17]   ; clk        ; 12.375 ; 12.375 ; Rise       ; clk             ;
;  salidaRegB[18]   ; clk        ; 11.141 ; 11.141 ; Rise       ; clk             ;
;  salidaRegB[19]   ; clk        ; 9.981  ; 9.981  ; Rise       ; clk             ;
;  salidaRegB[20]   ; clk        ; 11.895 ; 11.895 ; Rise       ; clk             ;
;  salidaRegB[21]   ; clk        ; 11.431 ; 11.431 ; Rise       ; clk             ;
;  salidaRegB[22]   ; clk        ; 9.658  ; 9.658  ; Rise       ; clk             ;
;  salidaRegB[23]   ; clk        ; 11.123 ; 11.123 ; Rise       ; clk             ;
;  salidaRegB[24]   ; clk        ; 10.195 ; 10.195 ; Rise       ; clk             ;
;  salidaRegB[25]   ; clk        ; 11.419 ; 11.419 ; Rise       ; clk             ;
;  salidaRegB[26]   ; clk        ; 9.366  ; 9.366  ; Rise       ; clk             ;
;  salidaRegB[27]   ; clk        ; 8.959  ; 8.959  ; Rise       ; clk             ;
;  salidaRegB[28]   ; clk        ; 9.990  ; 9.990  ; Rise       ; clk             ;
;  salidaRegB[29]   ; clk        ; 9.505  ; 9.505  ; Rise       ; clk             ;
;  salidaRegB[30]   ; clk        ; 10.123 ; 10.123 ; Rise       ; clk             ;
;  salidaRegB[31]   ; clk        ; 9.840  ; 9.840  ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; uControl:unidadControl|aluOP[0] ; -55.875 ; -1861.097     ;
; InstructionReg:IR|sal[0]        ; -53.153 ; -1690.526     ;
; clk                             ; -3.819  ; -279.685      ;
+---------------------------------+---------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; InstructionReg:IR|sal[0]        ; -4.326 ; -130.372      ;
; clk                             ; -4.303 ; -61.861       ;
; uControl:unidadControl|aluOP[0] ; -1.604 ; -41.383       ;
+---------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.880 ; -422.462      ;
; InstructionReg:IR|sal[0]        ; 0.500  ; 0.000         ;
; uControl:unidadControl|aluOP[0] ; 0.500  ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'uControl:unidadControl|aluOP[0]'                                                                                                                                                                 ;
+---------+----------------------------------------------------------------------------------------------+------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                    ; To Node          ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------+------------------+--------------+---------------------------------+--------------+------------+------------+
; -55.875 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.404      ; 56.302     ;
; -55.803 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.404      ; 56.230     ;
; -55.753 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.404      ; 56.180     ;
; -55.745 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.396      ; 56.252     ;
; -55.705 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.404      ; 56.132     ;
; -55.695 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.404      ; 56.122     ;
; -55.673 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.396      ; 56.180     ;
; -55.650 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.398      ; 56.146     ;
; -55.643 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.404      ; 56.070     ;
; -55.640 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[15] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.406      ; 56.158     ;
; -55.629 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[10] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.397      ; 56.119     ;
; -55.623 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.396      ; 56.130     ;
; -55.610 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.392      ; 56.102     ;
; -55.599 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.392      ; 56.090     ;
; -55.588 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[12] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.394      ; 56.091     ;
; -55.586 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[18] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.401      ; 56.087     ;
; -55.581 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[5]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.402      ; 56.092     ;
; -55.578 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.398      ; 56.074     ;
; -55.575 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.396      ; 56.082     ;
; -55.572 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[26] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.395      ; 56.073     ;
; -55.568 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[15] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.406      ; 56.086     ;
; -55.565 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.396      ; 56.072     ;
; -55.559 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[4]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.397      ; 56.064     ;
; -55.558 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[20] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.402      ; 56.054     ;
; -55.557 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[10] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.397      ; 56.047     ;
; -55.556 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[9]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.402      ; 56.058     ;
; -55.538 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.392      ; 56.030     ;
; -55.528 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.398      ; 56.024     ;
; -55.527 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.392      ; 56.018     ;
; -55.518 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[15] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.406      ; 56.036     ;
; -55.516 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[12] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.394      ; 56.019     ;
; -55.514 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[14] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.406      ; 56.021     ;
; -55.514 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[18] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.401      ; 56.015     ;
; -55.513 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.396      ; 56.020     ;
; -55.512 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a23 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.404      ; 55.939     ;
; -55.510 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a25 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.404      ; 55.937     ;
; -55.509 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[5]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.402      ; 56.020     ;
; -55.508 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[6]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.401      ; 56.004     ;
; -55.507 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[10] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.397      ; 55.997     ;
; -55.505 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[21] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.403      ; 56.014     ;
; -55.500 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[26] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.395      ; 56.001     ;
; -55.488 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.392      ; 55.980     ;
; -55.487 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[4]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.397      ; 55.992     ;
; -55.486 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[20] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.402      ; 55.982     ;
; -55.484 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[9]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.402      ; 55.986     ;
; -55.480 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.398      ; 55.976     ;
; -55.477 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[28] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.476      ; 55.985     ;
; -55.477 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.392      ; 55.968     ;
; -55.470 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.398      ; 55.966     ;
; -55.470 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[15] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.406      ; 55.988     ;
; -55.466 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[12] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.394      ; 55.969     ;
; -55.465 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[19] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.406      ; 55.980     ;
; -55.464 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[18] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.401      ; 55.965     ;
; -55.462 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[17] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.404      ; 55.966     ;
; -55.460 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[15] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.406      ; 55.978     ;
; -55.459 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[10] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.397      ; 55.949     ;
; -55.459 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[5]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.402      ; 55.970     ;
; -55.450 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[26] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.395      ; 55.951     ;
; -55.449 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[10] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.397      ; 55.939     ;
; -55.445 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a24 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.404      ; 55.872     ;
; -55.442 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[14] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.406      ; 55.949     ;
; -55.440 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.392      ; 55.932     ;
; -55.437 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[4]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.397      ; 55.942     ;
; -55.436 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[20] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.402      ; 55.932     ;
; -55.436 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[6]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.401      ; 55.932     ;
; -55.434 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a22 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.404      ; 55.861     ;
; -55.434 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[9]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.402      ; 55.936     ;
; -55.433 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[21] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.403      ; 55.942     ;
; -55.430 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.392      ; 55.922     ;
; -55.429 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.392      ; 55.920     ;
; -55.425 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[24] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.397      ; 55.931     ;
; -55.423 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[23] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.406      ; 55.940     ;
; -55.419 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[27] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.398      ; 55.913     ;
; -55.419 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.392      ; 55.910     ;
; -55.418 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.398      ; 55.914     ;
; -55.418 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[12] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.394      ; 55.921     ;
; -55.416 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[18] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.401      ; 55.917     ;
; -55.411 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[5]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.402      ; 55.922     ;
; -55.409 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a20 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.404      ; 55.836     ;
; -55.408 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[15] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.406      ; 55.926     ;
; -55.408 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[12] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.394      ; 55.911     ;
; -55.406 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[18] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.401      ; 55.907     ;
; -55.405 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[28] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.476      ; 55.913     ;
; -55.402 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[26] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.395      ; 55.903     ;
; -55.401 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[5]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.402      ; 55.912     ;
; -55.397 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[10] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.397      ; 55.887     ;
; -55.394 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[1]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.396      ; 55.891     ;
; -55.393 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[19] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.406      ; 55.908     ;
; -55.392 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[26] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.395      ; 55.893     ;
; -55.392 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[14] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.406      ; 55.899     ;
; -55.390 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[17] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.404      ; 55.894     ;
; -55.389 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[4]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.397      ; 55.894     ;
; -55.388 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[20] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.402      ; 55.884     ;
; -55.386 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[9]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.402      ; 55.888     ;
; -55.386 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[6]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.401      ; 55.882     ;
; -55.383 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[21] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.403      ; 55.892     ;
; -55.382 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a23 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.396      ; 55.889     ;
; -55.381 ; uControl:unidadControl|aluSrcB[1]                                                            ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.539      ; 55.943     ;
; -55.380 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a25 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.396      ; 55.887     ;
; -55.379 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[4]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.397      ; 55.884     ;
+---------+----------------------------------------------------------------------------------------------+------------------+--------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'InstructionReg:IR|sal[0]'                                                                                                                                                                 ;
+---------+----------------------------------------------------------------------------------------------+------------------+--------------+--------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                    ; To Node          ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------+------------------+--------------+--------------------------+--------------+------------+------------+
; -53.153 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.126      ; 56.302     ;
; -53.081 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.126      ; 56.230     ;
; -53.031 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.126      ; 56.180     ;
; -53.023 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.118      ; 56.252     ;
; -52.983 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.126      ; 56.132     ;
; -52.973 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.126      ; 56.122     ;
; -52.951 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.118      ; 56.180     ;
; -52.928 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.120      ; 56.146     ;
; -52.921 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.126      ; 56.070     ;
; -52.918 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[15] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.128      ; 56.158     ;
; -52.907 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[10] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.119      ; 56.119     ;
; -52.901 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.118      ; 56.130     ;
; -52.888 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.114      ; 56.102     ;
; -52.877 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.114      ; 56.090     ;
; -52.866 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[12] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.116      ; 56.091     ;
; -52.864 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[18] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.123      ; 56.087     ;
; -52.859 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[5]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.124      ; 56.092     ;
; -52.856 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.120      ; 56.074     ;
; -52.853 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.118      ; 56.082     ;
; -52.850 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[26] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.117      ; 56.073     ;
; -52.846 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[15] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.128      ; 56.086     ;
; -52.843 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.118      ; 56.072     ;
; -52.837 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[4]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.119      ; 56.064     ;
; -52.836 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[20] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.124      ; 56.054     ;
; -52.835 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[10] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.119      ; 56.047     ;
; -52.834 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[9]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.124      ; 56.058     ;
; -52.816 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.114      ; 56.030     ;
; -52.806 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.120      ; 56.024     ;
; -52.805 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.114      ; 56.018     ;
; -52.796 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[15] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.128      ; 56.036     ;
; -52.794 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[12] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.116      ; 56.019     ;
; -52.792 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[14] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.128      ; 56.021     ;
; -52.792 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[18] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.123      ; 56.015     ;
; -52.791 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.118      ; 56.020     ;
; -52.790 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a23 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.126      ; 55.939     ;
; -52.788 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a25 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.126      ; 55.937     ;
; -52.787 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[5]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.124      ; 56.020     ;
; -52.786 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[6]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.123      ; 56.004     ;
; -52.785 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[10] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.119      ; 55.997     ;
; -52.783 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[21] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.125      ; 56.014     ;
; -52.778 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[26] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.117      ; 56.001     ;
; -52.766 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.114      ; 55.980     ;
; -52.765 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[4]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.119      ; 55.992     ;
; -52.764 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[20] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.124      ; 55.982     ;
; -52.762 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[9]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.124      ; 55.986     ;
; -52.758 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.120      ; 55.976     ;
; -52.755 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[28] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.198      ; 55.985     ;
; -52.755 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.114      ; 55.968     ;
; -52.748 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.120      ; 55.966     ;
; -52.748 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[15] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.128      ; 55.988     ;
; -52.744 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[12] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.116      ; 55.969     ;
; -52.743 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[19] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.128      ; 55.980     ;
; -52.742 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[18] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.123      ; 55.965     ;
; -52.740 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[17] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.126      ; 55.966     ;
; -52.738 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[15] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.128      ; 55.978     ;
; -52.737 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[10] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.119      ; 55.949     ;
; -52.737 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[5]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.124      ; 55.970     ;
; -52.728 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[26] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.117      ; 55.951     ;
; -52.727 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[10] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.119      ; 55.939     ;
; -52.723 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a24 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.126      ; 55.872     ;
; -52.720 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[14] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.128      ; 55.949     ;
; -52.718 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.114      ; 55.932     ;
; -52.715 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[4]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.119      ; 55.942     ;
; -52.714 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[20] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.124      ; 55.932     ;
; -52.714 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[6]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.123      ; 55.932     ;
; -52.712 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a22 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.126      ; 55.861     ;
; -52.712 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[9]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.124      ; 55.936     ;
; -52.711 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[21] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.125      ; 55.942     ;
; -52.708 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.114      ; 55.922     ;
; -52.707 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.114      ; 55.920     ;
; -52.703 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[24] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.119      ; 55.931     ;
; -52.701 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[23] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.128      ; 55.940     ;
; -52.697 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[27] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.120      ; 55.913     ;
; -52.697 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.114      ; 55.910     ;
; -52.696 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.120      ; 55.914     ;
; -52.696 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[12] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.116      ; 55.921     ;
; -52.694 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[18] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.123      ; 55.917     ;
; -52.689 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[5]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.124      ; 55.922     ;
; -52.687 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a20 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.126      ; 55.836     ;
; -52.686 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[15] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.128      ; 55.926     ;
; -52.686 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[12] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.116      ; 55.911     ;
; -52.684 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[18] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.123      ; 55.907     ;
; -52.683 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[28] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.198      ; 55.913     ;
; -52.680 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[26] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.117      ; 55.903     ;
; -52.679 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[5]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.124      ; 55.912     ;
; -52.675 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[10] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.119      ; 55.887     ;
; -52.672 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[1]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.118      ; 55.891     ;
; -52.671 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[19] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.128      ; 55.908     ;
; -52.670 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[26] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.117      ; 55.893     ;
; -52.670 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[14] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.128      ; 55.899     ;
; -52.668 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[17] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.126      ; 55.894     ;
; -52.667 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[4]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.119      ; 55.894     ;
; -52.666 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[20] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.124      ; 55.884     ;
; -52.664 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[9]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.124      ; 55.888     ;
; -52.664 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[6]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.123      ; 55.882     ;
; -52.661 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[21] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.125      ; 55.892     ;
; -52.660 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a23 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.118      ; 55.889     ;
; -52.659 ; uControl:unidadControl|aluSrcB[1]                                                            ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.261      ; 55.943     ;
; -52.658 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a25 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.118      ; 55.887     ;
; -52.657 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[4]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 3.119      ; 55.884     ;
+---------+----------------------------------------------------------------------------------------------+------------------+--------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                                                                      ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -3.819 ; Alu:aAlu|res[0]                                                                                                ; PC:cPC|pcAc[0]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.445     ; 0.906      ;
; -3.682 ; Alu:aAlu|res[26]                                                                                               ; PC:cPC|pcAc[26]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.299     ; 0.915      ;
; -3.624 ; Alu:aAlu|res[20]                                                                                               ; PC:cPC|pcAc[20]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.450     ; 0.706      ;
; -3.617 ; Alu:aAlu|res[5]                                                                                                ; PC:cPC|pcAc[5]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.441     ; 0.708      ;
; -3.569 ; Alu:aAlu|res[28]                                                                                               ; PC:cPC|pcAc[28]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.281     ; 0.820      ;
; -3.538 ; Alu:aAlu|res[23]                                                                                               ; PC:cPC|pcAc[23]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.212     ; 0.858      ;
; -3.520 ; Alu:aAlu|res[27]                                                                                               ; PC:cPC|pcAc[27]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.302     ; 0.750      ;
; -3.519 ; Alu:aAlu|res[25]                                                                                               ; PC:cPC|pcAc[25]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.306     ; 0.745      ;
; -3.512 ; Alu:aAlu|res[18]                                                                                               ; PC:cPC|pcAc[18]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.449     ; 0.595      ;
; -3.503 ; Alu:aAlu|res[22]                                                                                               ; PC:cPC|pcAc[22]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.204     ; 0.831      ;
; -3.499 ; Alu:aAlu|res[29]                                                                                               ; PC:cPC|pcAc[29]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.307     ; 0.724      ;
; -3.499 ; Alu:aAlu|res[14]                                                                                               ; PC:cPC|pcAc[14]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.452     ; 0.579      ;
; -3.492 ; Alu:aAlu|res[6]                                                                                                ; PC:cPC|pcAc[6]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.360     ; 0.664      ;
; -3.488 ; Alu:aAlu|res[21]                                                                                               ; PC:cPC|pcAc[21]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.209     ; 0.811      ;
; -3.481 ; Alu:aAlu|res[10]                                                                                               ; PC:cPC|pcAc[10]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.436     ; 0.577      ;
; -3.480 ; Alu:aAlu|res[31]                                                                                               ; PC:cPC|pcAc[31]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.290     ; 0.722      ;
; -3.465 ; Alu:aAlu|res[13]                                                                                               ; PC:cPC|pcAc[13]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.363     ; 0.634      ;
; -3.462 ; Alu:aAlu|res[24]                                                                                               ; PC:cPC|pcAc[24]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.203     ; 0.791      ;
; -3.459 ; Alu:aAlu|res[17]                                                                                               ; PC:cPC|pcAc[17]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.468     ; 0.523      ;
; -3.443 ; Alu:aAlu|res[19]                                                                                               ; PC:cPC|pcAc[19]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.445     ; 0.530      ;
; -3.440 ; Alu:aAlu|res[8]                                                                                                ; PC:cPC|pcAc[8]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.442     ; 0.530      ;
; -3.434 ; Alu:aAlu|res[1]                                                                                                ; PC:cPC|pcAc[1]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.460     ; 0.506      ;
; -3.411 ; Alu:aAlu|res[15]                                                                                               ; PC:cPC|pcAc[15]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.163     ; 0.780      ;
; -3.372 ; Alu:aAlu|res[4]                                                                                                ; PC:cPC|pcAc[4]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.356     ; 0.548      ;
; -3.355 ; Alu:aAlu|res[12]                                                                                               ; PC:cPC|pcAc[12]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.433     ; 0.454      ;
; -3.347 ; Alu:aAlu|res[9]                                                                                                ; PC:cPC|pcAc[9]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.482     ; 0.397      ;
; -3.317 ; Alu:aAlu|res[7]                                                                                                ; PC:cPC|pcAc[7]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.431     ; 0.418      ;
; -3.311 ; Alu:aAlu|res[11]                                                                                               ; PC:cPC|pcAc[11]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.449     ; 0.394      ;
; -3.277 ; Alu:aAlu|res[31]                                                                                               ; Registro:regAluOut|temp[31]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.514     ; 0.295      ;
; -3.269 ; Alu:aAlu|res[24]                                                                                               ; Registro:regAluOut|temp[24]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.419     ; 0.382      ;
; -3.254 ; Alu:aAlu|res[13]                                                                                               ; Registro:regAluOut|temp[13]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.489     ; 0.297      ;
; -3.236 ; Alu:aAlu|res[22]                                                                                               ; Registro:regAluOut|temp[22]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.471     ; 0.297      ;
; -3.226 ; Alu:aAlu|res[16]                                                                                               ; PC:cPC|pcAc[16]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.147     ; 0.611      ;
; -3.217 ; Alu:aAlu|res[2]                                                                                                ; PC:cPC|pcAc[2]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.459     ; 0.290      ;
; -3.205 ; Alu:aAlu|res[28]                                                                                               ; Registro:regAluOut|temp[28]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.522     ; 0.215      ;
; -3.155 ; Alu:aAlu|res[27]                                                                                               ; Registro:regAluOut|temp[27]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.474     ; 0.213      ;
; -3.148 ; Alu:aAlu|res[30]                                                                                               ; PC:cPC|pcAc[30]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.467     ; 0.213      ;
; -3.105 ; Alu:aAlu|res[8]                                                                                                ; Registro:regAluOut|temp[8]                                                                   ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.426     ; 0.211      ;
; -3.095 ; Alu:aAlu|res[21]                                                                                               ; Registro:regAluOut|temp[21]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.409     ; 0.218      ;
; -3.081 ; Alu:aAlu|res[20]                                                                                               ; Registro:regAluOut|temp[20]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.311     ; 0.302      ;
; -3.077 ; Alu:aAlu|res[6]                                                                                                ; Registro:regAluOut|temp[6]                                                                   ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.310     ; 0.299      ;
; -3.075 ; Alu:aAlu|res[3]                                                                                                ; PC:cPC|pcAc[3]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.307     ; 0.300      ;
; -3.069 ; Alu:aAlu|res[26]                                                                                               ; Registro:regAluOut|temp[26]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.303     ; 0.298      ;
; -3.058 ; Alu:aAlu|res[23]                                                                                               ; Registro:regAluOut|temp[23]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.548     ; 0.042      ;
; -3.058 ; Alu:aAlu|res[15]                                                                                               ; Registro:regAluOut|temp[15]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.548     ; 0.042      ;
; -3.039 ; Alu:aAlu|res[10]                                                                                               ; Registro:regAluOut|temp[10]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.271     ; 0.300      ;
; -3.035 ; Alu:aAlu|res[19]                                                                                               ; Registro:regAluOut|temp[19]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.525     ; 0.042      ;
; -3.033 ; Alu:aAlu|res[17]                                                                                               ; Registro:regAluOut|temp[17]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.523     ; 0.042      ;
; -3.020 ; Alu:aAlu|res[1]                                                                                                ; Registro:regAluOut|temp[1]                                                                   ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.510     ; 0.042      ;
; -2.998 ; Alu:aAlu|res[29]                                                                                               ; Registro:regAluOut|temp[29]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.488     ; 0.042      ;
; -2.998 ; Alu:aAlu|res[11]                                                                                               ; Registro:regAluOut|temp[11]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.488     ; 0.042      ;
; -2.981 ; Alu:aAlu|res[5]                                                                                                ; Registro:regAluOut|temp[5]                                                                   ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.304     ; 0.209      ;
; -2.974 ; Alu:aAlu|res[4]                                                                                                ; Registro:regAluOut|temp[4]                                                                   ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.291     ; 0.215      ;
; -2.955 ; Alu:aAlu|res[14]                                                                                               ; Registro:regAluOut|temp[14]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.445     ; 0.042      ;
; -2.954 ; Alu:aAlu|res[9]                                                                                                ; Registro:regAluOut|temp[9]                                                                   ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.444     ; 0.042      ;
; -2.928 ; Alu:aAlu|res[30]                                                                                               ; Registro:regAluOut|temp[30]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.418     ; 0.042      ;
; -2.926 ; Alu:aAlu|res[2]                                                                                                ; Registro:regAluOut|temp[2]                                                                   ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.416     ; 0.042      ;
; -2.925 ; Alu:aAlu|res[25]                                                                                               ; Registro:regAluOut|temp[25]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.415     ; 0.042      ;
; -2.919 ; Alu:aAlu|res[18]                                                                                               ; Registro:regAluOut|temp[18]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.409     ; 0.042      ;
; -2.912 ; Alu:aAlu|res[12]                                                                                               ; Registro:regAluOut|temp[12]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.402     ; 0.042      ;
; -2.817 ; Alu:aAlu|res[3]                                                                                                ; Registro:regAluOut|temp[3]                                                                   ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.307     ; 0.042      ;
; -2.811 ; Alu:aAlu|res[7]                                                                                                ; Registro:regAluOut|temp[7]                                                                   ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.301     ; 0.042      ;
; -2.808 ; Alu:aAlu|res[16]                                                                                               ; Registro:regAluOut|temp[16]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.298     ; 0.042      ;
; -2.788 ; Alu:aAlu|res[0]                                                                                                ; Registro:regAluOut|temp[0]                                                                   ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.278     ; 0.042      ;
; -2.096 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[9]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.914     ; 1.214      ;
; -2.038 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[3]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.743     ; 1.327      ;
; -2.031 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[20]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.882     ; 1.181      ;
; -2.031 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[18]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.882     ; 1.181      ;
; -2.025 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[31]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.738     ; 1.319      ;
; -2.025 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[29]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.738     ; 1.319      ;
; -2.025 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[27]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.738     ; 1.319      ;
; -2.025 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[26]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.738     ; 1.319      ;
; -2.006 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[17]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.898     ; 1.140      ;
; -2.006 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[1]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.898     ; 1.140      ;
; -1.998 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[15]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.591     ; 1.439      ;
; -1.986 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[25]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.728     ; 1.290      ;
; -1.969 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[28]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.639     ; 1.362      ;
; -1.967 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[19]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.873     ; 1.126      ;
; -1.967 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[12]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.873     ; 1.126      ;
; -1.967 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[10]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.873     ; 1.126      ;
; -1.967 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[8]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.873     ; 1.126      ;
; -1.967 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[7]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.873     ; 1.126      ;
; -1.967 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[5]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.873     ; 1.126      ;
; -1.959 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[24]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.640     ; 1.351      ;
; -1.959 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[23]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.640     ; 1.351      ;
; -1.959 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[22]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.640     ; 1.351      ;
; -1.959 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[21]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.640     ; 1.351      ;
; -1.885 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[30]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.886     ; 1.031      ;
; -1.883 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[16]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.589     ; 1.326      ;
; -1.879 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[13]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.793     ; 1.118      ;
; -1.879 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[6]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.793     ; 1.118      ;
; -1.879 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[4]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.793     ; 1.118      ;
; -1.876 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[14]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.880     ; 1.028      ;
; -1.876 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[11]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.880     ; 1.028      ;
; -1.876 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[2]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.880     ; 1.028      ;
; -1.858 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[0]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.883     ; 1.007      ;
; -1.097 ; Alu:aAlu|res[0]                                                                                                ; PC:cPC|pcAc[0]                                                                               ; uControl:unidadControl|aluOP[0] ; clk         ; 0.500        ; -0.723     ; 0.906      ;
; -0.981 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg0 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; clk                             ; clk         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg1 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; clk                             ; clk         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg2 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; clk                             ; clk         ; 1.000        ; -0.020     ; 1.960      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'InstructionReg:IR|sal[0]'                                                                                                                       ;
+--------+---------------------------------+------------------+---------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node          ; Launch Clock                    ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------+---------------------------------+--------------------------+--------------+------------+------------+
; -4.326 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[24] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.036      ; 0.851      ;
; -4.254 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[9]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.041      ; 0.928      ;
; -4.244 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[21] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.042      ; 0.939      ;
; -4.244 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[15] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.045      ; 0.942      ;
; -4.243 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[29] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.042      ; 0.940      ;
; -4.242 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[23] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.045      ; 0.944      ;
; -4.242 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[11] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.042      ; 0.941      ;
; -4.240 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[13] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.043      ; 0.944      ;
; -4.229 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[31] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.025      ; 0.937      ;
; -4.226 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[2]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.052      ; 0.967      ;
; -4.225 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[25] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.051      ; 0.967      ;
; -4.171 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[8]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.042      ; 1.012      ;
; -4.161 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[30] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.054      ; 1.034      ;
; -4.159 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[20] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.041      ; 1.023      ;
; -4.136 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[6]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.040      ; 1.045      ;
; -4.107 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[28] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.115      ; 1.149      ;
; -4.084 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[19] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.045      ; 1.102      ;
; -4.083 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[17] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.043      ; 1.101      ;
; -4.079 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[27] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.037      ; 1.099      ;
; -4.051 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[26] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.034      ; 1.124      ;
; -4.018 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[5]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.041      ; 1.164      ;
; -3.916 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[10] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.036      ; 1.261      ;
; -3.911 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[16] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.031      ; 1.261      ;
; -3.908 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[18] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.040      ; 1.273      ;
; -3.874 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[12] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.033      ; 1.300      ;
; -3.855 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[22] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.037      ; 1.323      ;
; -3.829 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[1]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.035      ; 1.347      ;
; -3.826 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[24] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.036      ; 0.851      ;
; -3.754 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[9]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.041      ; 0.928      ;
; -3.744 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[21] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.042      ; 0.939      ;
; -3.744 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[15] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.045      ; 0.942      ;
; -3.743 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[29] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.042      ; 0.940      ;
; -3.742 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[23] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.045      ; 0.944      ;
; -3.742 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[11] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.042      ; 0.941      ;
; -3.740 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[13] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.043      ; 0.944      ;
; -3.729 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[31] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.025      ; 0.937      ;
; -3.726 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[2]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.052      ; 0.967      ;
; -3.725 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[25] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.051      ; 0.967      ;
; -3.684 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[14] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.045      ; 1.502      ;
; -3.671 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[8]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.042      ; 1.012      ;
; -3.661 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[30] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.054      ; 1.034      ;
; -3.659 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[20] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.041      ; 1.023      ;
; -3.636 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[6]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.040      ; 1.045      ;
; -3.607 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[28] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.115      ; 1.149      ;
; -3.584 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[19] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.045      ; 1.102      ;
; -3.583 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[17] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.043      ; 1.101      ;
; -3.579 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[27] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.037      ; 1.099      ;
; -3.551 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[26] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.034      ; 1.124      ;
; -3.518 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[5]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.041      ; 1.164      ;
; -3.467 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[0]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.035      ; 1.709      ;
; -3.458 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[7]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.031      ; 1.714      ;
; -3.416 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[10] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.036      ; 1.261      ;
; -3.412 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[4]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.036      ; 1.765      ;
; -3.411 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[16] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.031      ; 1.261      ;
; -3.409 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[3]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 5.037      ; 1.769      ;
; -3.408 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[18] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.040      ; 1.273      ;
; -3.374 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[12] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.033      ; 1.300      ;
; -3.355 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[22] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.037      ; 1.323      ;
; -3.329 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[1]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.035      ; 1.347      ;
; -3.184 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[14] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.045      ; 1.502      ;
; -2.967 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[0]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.035      ; 1.709      ;
; -2.958 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[7]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.031      ; 1.714      ;
; -2.912 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[4]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.036      ; 1.765      ;
; -2.909 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[3]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.037      ; 1.769      ;
; -2.564 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[1]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.035      ; 2.612      ;
; -2.454 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[31] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.025      ; 2.712      ;
; -2.387 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[2]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.052      ; 2.806      ;
; -2.382 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[6]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.040      ; 2.799      ;
; -2.376 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[3]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.037      ; 2.802      ;
; -2.285 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[29] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.042      ; 2.898      ;
; -2.277 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[5]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.041      ; 2.905      ;
; -2.260 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[8]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.042      ; 2.923      ;
; -2.251 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[4]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.036      ; 2.926      ;
; -2.222 ; PC:cPC|pcAc[30]                 ; Alu:aAlu|res[30] ; clk                             ; InstructionReg:IR|sal[0] ; -0.500       ; 3.467      ; 0.745      ;
; -2.219 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[30] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.054      ; 2.976      ;
; -2.217 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[7]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.031      ; 2.955      ;
; -2.216 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[24] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.036      ; 2.961      ;
; -2.153 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[13] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.043      ; 3.031      ;
; -2.102 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[9]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.041      ; 3.080      ;
; -2.094 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[27] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.037      ; 3.084      ;
; -2.083 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[0]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.035      ; 3.093      ;
; -2.080 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[17] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.043      ; 3.104      ;
; -2.067 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[11] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.042      ; 3.116      ;
; -2.064 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[1]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; -0.500       ; 5.035      ; 2.612      ;
; -2.051 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[14] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.045      ; 3.135      ;
; -2.000 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[19] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.045      ; 3.186      ;
; -1.993 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[15] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.045      ; 3.193      ;
; -1.992 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[12] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.033      ; 3.182      ;
; -1.954 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[31] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; -0.500       ; 5.025      ; 2.712      ;
; -1.945 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[10] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.036      ; 3.232      ;
; -1.942 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[20] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.041      ; 3.240      ;
; -1.914 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[23] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.045      ; 3.272      ;
; -1.887 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[2]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; -0.500       ; 5.052      ; 2.806      ;
; -1.885 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|br      ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 3.473      ; 1.729      ;
; -1.882 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[6]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; -0.500       ; 5.040      ; 2.799      ;
; -1.876 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[3]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; -0.500       ; 5.037      ; 2.802      ;
; -1.862 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[28] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.115      ; 3.394      ;
; -1.808 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[26] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 5.034      ; 3.367      ;
; -1.785 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[29] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; -0.500       ; 5.042      ; 2.898      ;
; -1.777 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[5]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; -0.500       ; 5.041      ; 2.905      ;
+--------+---------------------------------+------------------+---------------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                    ;
+--------+---------------------------------------------+-------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                   ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -4.303 ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado3[3]         ; clk                             ; clk         ; 0.000        ; 4.560      ; 0.409      ;
; -4.251 ; uControl:unidadControl|state.division       ; uControl:unidadControl|estado3[2]         ; clk                             ; clk         ; 0.000        ; 4.560      ; 0.461      ;
; -4.250 ; uControl:unidadControl|state.division       ; uControl:unidadControl|estado3[1]         ; clk                             ; clk         ; 0.000        ; 4.560      ; 0.462      ;
; -4.241 ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado3[6]         ; clk                             ; clk         ; 0.000        ; 4.560      ; 0.471      ;
; -4.240 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[3]         ; clk                             ; clk         ; 0.000        ; 4.560      ; 0.472      ;
; -4.179 ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado3[1]         ; clk                             ; clk         ; 0.000        ; 4.560      ; 0.533      ;
; -4.177 ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado3[2]         ; clk                             ; clk         ; 0.000        ; 4.560      ; 0.535      ;
; -4.177 ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado3[6]         ; clk                             ; clk         ; 0.000        ; 4.560      ; 0.535      ;
; -4.172 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[5]         ; clk                             ; clk         ; 0.000        ; 4.560      ; 0.540      ;
; -4.168 ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado3[3]         ; clk                             ; clk         ; 0.000        ; 4.560      ; 0.544      ;
; -4.148 ; uControl:unidadControl|state.despuesAddi    ; uControl:unidadControl|estado3[5]         ; clk                             ; clk         ; 0.000        ; 4.557      ; 0.561      ;
; -4.100 ; uControl:unidadControl|state.memReadSig     ; uControl:unidadControl|estado4[5]         ; clk                             ; clk         ; 0.000        ; 4.407      ; 0.459      ;
; -4.080 ; uControl:unidadControl|state.despuesAddi    ; uControl:unidadControl|estado3[2]         ; clk                             ; clk         ; 0.000        ; 4.557      ; 0.629      ;
; -4.073 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[1]         ; clk                             ; clk         ; 0.000        ; 4.560      ; 0.639      ;
; -4.072 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[2]         ; clk                             ; clk         ; 0.000        ; 4.560      ; 0.640      ;
; -4.063 ; uControl:unidadControl|state.despuesAddi    ; uControl:unidadControl|estado3[6]         ; clk                             ; clk         ; 0.000        ; 4.557      ; 0.646      ;
; -4.062 ; uControl:unidadControl|state.despuesAddi    ; uControl:unidadControl|estado3[3]         ; clk                             ; clk         ; 0.000        ; 4.557      ; 0.647      ;
; -4.022 ; uControl:unidadControl|state.paso           ; uControl:unidadControl|estado3[5]         ; clk                             ; clk         ; 0.000        ; 4.372      ; 0.502      ;
; -4.021 ; uControl:unidadControl|state.paso           ; uControl:unidadControl|estado3[6]         ; clk                             ; clk         ; 0.000        ; 4.372      ; 0.503      ;
; -4.014 ; uControl:unidadControl|state.memAddrSW      ; uControl:unidadControl|estado3[1]         ; clk                             ; clk         ; 0.000        ; 4.560      ; 0.698      ;
; -4.013 ; uControl:unidadControl|state.memAddrSW      ; uControl:unidadControl|estado3[2]         ; clk                             ; clk         ; 0.000        ; 4.560      ; 0.699      ;
; -4.005 ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado3[1]         ; clk                             ; clk         ; 0.000        ; 4.560      ; 0.707      ;
; -4.002 ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[1]         ; clk                             ; clk         ; 0.000        ; 4.407      ; 0.557      ;
; -3.937 ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|estado4[1]         ; clk                             ; clk         ; 0.000        ; 4.407      ; 0.622      ;
; -3.923 ; uControl:unidadControl|state.memAddrSW      ; uControl:unidadControl|estado3[0]         ; clk                             ; clk         ; 0.000        ; 4.518      ; 0.747      ;
; -3.853 ; uControl:unidadControl|state.paso           ; uControl:unidadControl|estado3[1]         ; clk                             ; clk         ; 0.000        ; 4.372      ; 0.671      ;
; -3.852 ; uControl:unidadControl|state.paso           ; uControl:unidadControl|estado3[2]         ; clk                             ; clk         ; 0.000        ; 4.372      ; 0.672      ;
; -3.836 ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|estado4[6]         ; clk                             ; clk         ; 0.000        ; 4.531      ; 0.847      ;
; -3.794 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[4]         ; clk                             ; clk         ; 0.000        ; 4.532      ; 0.890      ;
; -3.790 ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado3[0]         ; clk                             ; clk         ; 0.000        ; 4.518      ; 0.880      ;
; -3.779 ; uControl:unidadControl|state.despuesAddi    ; uControl:unidadControl|regWrite           ; clk                             ; clk         ; 0.000        ; 4.607      ; 0.980      ;
; -3.773 ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|regWrite           ; clk                             ; clk         ; 0.000        ; 4.610      ; 0.989      ;
; -3.727 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[0]         ; clk                             ; clk         ; 0.000        ; 4.518      ; 0.943      ;
; -3.693 ; uControl:unidadControl|state.memAddr        ; uControl:unidadControl|estado4[6]         ; clk                             ; clk         ; 0.000        ; 4.531      ; 0.990      ;
; -3.687 ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|estado4[0]         ; clk                             ; clk         ; 0.000        ; 4.407      ; 0.872      ;
; -3.684 ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|estado4[3]         ; clk                             ; clk         ; 0.000        ; 4.407      ; 0.875      ;
; -3.680 ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|estado4[5]         ; clk                             ; clk         ; 0.000        ; 4.407      ; 0.879      ;
; -3.655 ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado3[0]         ; clk                             ; clk         ; 0.000        ; 4.518      ; 1.015      ;
; -3.619 ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[0]         ; clk                             ; clk         ; 0.000        ; 4.407      ; 0.940      ;
; -3.616 ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[3]         ; clk                             ; clk         ; 0.000        ; 4.407      ; 0.943      ;
; -3.612 ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[5]         ; clk                             ; clk         ; 0.000        ; 4.407      ; 0.947      ;
; -3.580 ; uControl:unidadControl|state.branchSig      ; uControl:unidadControl|estado4[6]         ; clk                             ; clk         ; 0.000        ; 4.343      ; 0.915      ;
; -3.576 ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|memToReg           ; clk                             ; clk         ; 0.000        ; 4.363      ; 0.939      ;
; -3.574 ; uControl:unidadControl|state.decode         ; uControl:unidadControl|estado4[3]         ; clk                             ; clk         ; 0.000        ; 4.356      ; 0.934      ;
; -3.563 ; uControl:unidadControl|state.Execute        ; uControl:unidadControl|estado4[0]         ; clk                             ; clk         ; 0.000        ; 4.650      ; 1.239      ;
; -3.556 ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|regWrite           ; clk                             ; clk         ; 0.000        ; 4.367      ; 0.963      ;
; -3.555 ; uControl:unidadControl|state.branchSig      ; uControl:unidadControl|estado4[5]         ; clk                             ; clk         ; 0.000        ; 4.462      ; 1.059      ;
; -3.549 ; uControl:unidadControl|state.despuesAddi    ; uControl:unidadControl|estado3[0]         ; clk                             ; clk         ; 0.000        ; 4.515      ; 1.118      ;
; -3.549 ; uControl:unidadControl|state.memAddr        ; uControl:unidadControl|estado4[3]         ; clk                             ; clk         ; 0.000        ; 4.650      ; 1.253      ;
; -3.444 ; uControl:unidadControl|state.memAddr        ; uControl:unidadControl|estado4[0]         ; clk                             ; clk         ; 0.000        ; 4.650      ; 1.358      ;
; -3.398 ; uControl:unidadControl|state.branchSig      ; uControl:unidadControl|estado4[0]         ; clk                             ; clk         ; 0.000        ; 4.462      ; 1.216      ;
; -3.340 ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado3[4]         ; clk                             ; clk         ; 0.000        ; 4.532      ; 1.344      ;
; -3.318 ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[4]         ; clk                             ; clk         ; 0.000        ; 4.350      ; 1.184      ;
; -3.283 ; uControl:unidadControl|state.decode         ; uControl:unidadControl|estado4[0]         ; clk                             ; clk         ; 0.000        ; 4.356      ; 1.225      ;
; -3.273 ; uControl:unidadControl|state.memReadSig     ; uControl:unidadControl|estado4[6]         ; clk                             ; clk         ; 0.000        ; 4.288      ; 1.167      ;
; -3.228 ; uControl:unidadControl|state.decode         ; uControl:unidadControl|estado4[4]         ; clk                             ; clk         ; 0.000        ; 4.299      ; 1.223      ;
; -3.160 ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[6]         ; clk                             ; clk         ; 0.000        ; 4.288      ; 1.280      ;
; -3.159 ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|estado4[0]         ; clk                             ; clk         ; 0.000        ; 4.650      ; 1.643      ;
; -3.156 ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|estado4[3]         ; clk                             ; clk         ; 0.000        ; 4.650      ; 1.646      ;
; -3.152 ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|estado4[5]         ; clk                             ; clk         ; 0.000        ; 4.650      ; 1.650      ;
; -3.123 ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|estado4[4]         ; clk                             ; clk         ; 0.000        ; 4.593      ; 1.622      ;
; -3.109 ; uControl:unidadControl|state.jump           ; uControl:unidadControl|estado4[4]         ; clk                             ; clk         ; 0.000        ; 4.405      ; 1.448      ;
; -3.095 ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|estado4[6]         ; clk                             ; clk         ; 0.000        ; 4.288      ; 1.345      ;
; -3.083 ; uControl:unidadControl|state.jump           ; uControl:unidadControl|estado4[0]         ; clk                             ; clk         ; 0.000        ; 4.462      ; 1.531      ;
; -3.080 ; uControl:unidadControl|state.jump           ; uControl:unidadControl|estado4[3]         ; clk                             ; clk         ; 0.000        ; 4.462      ; 1.534      ;
; -3.076 ; uControl:unidadControl|state.jump           ; uControl:unidadControl|estado4[5]         ; clk                             ; clk         ; 0.000        ; 4.462      ; 1.538      ;
; -2.775 ; uControl:unidadControl|state.decode         ; uControl:unidadControl|estado4[6]         ; clk                             ; clk         ; 0.000        ; 4.237      ; 1.614      ;
; -2.711 ; uControl:unidadControl|state.decode         ; uControl:unidadControl|estado4[2]         ; clk                             ; clk         ; 0.000        ; 4.224      ; 1.665      ;
; -0.234 ; InstructionReg:IR|sal[0]                    ; PC:cPC|pcAc[0]                            ; InstructionReg:IR|sal[0]        ; clk         ; 0.000        ; 1.590      ; 1.649      ;
; 0.240  ; uControl:unidadControl|state.Execute        ; uControl:unidadControl|state.aluWriteBack ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.251  ; uControl:unidadControl|state.decode         ; uControl:unidadControl|aluSrcB[0]         ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.265  ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.branchSig    ; clk                             ; clk         ; 0.000        ; 0.001      ; 0.418      ;
; 0.266  ; InstructionReg:IR|sal[0]                    ; PC:cPC|pcAc[0]                            ; InstructionReg:IR|sal[0]        ; clk         ; -0.500       ; 1.590      ; 1.649      ;
; 0.267  ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.paso         ; clk                             ; clk         ; 0.000        ; 0.001      ; 0.420      ;
; 0.314  ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|state.aluWriteBack ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.466      ;
; 0.318  ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|aluOP[1]           ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.470      ;
; 0.331  ; uControl:unidadControl|state.memReadSig     ; uControl:unidadControl|state.memWriteBack ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.369  ; uControl:unidadControl|state.decode         ; uControl:unidadControl|aluSrcB[1]         ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.375  ; uControl:unidadControl|state.slt            ; uControl:unidadControl|aluOP[1]           ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.383  ; uControl:unidadControl|state.slt            ; uControl:unidadControl|state.aluWriteBack ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.392  ; InstructionReg:IR|sal[27]                   ; uControl:unidadControl|state.paso         ; clk                             ; clk         ; 0.000        ; 0.001      ; 0.545      ;
; 0.397  ; InstructionReg:IR|sal[27]                   ; uControl:unidadControl|state.branchSig    ; clk                             ; clk         ; 0.000        ; 0.001      ; 0.550      ;
; 0.406  ; Alu:aAlu|br                                 ; PC:cPC|pcAc[0]                            ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 0.949      ; 1.007      ;
; 0.424  ; Alu:aAlu|br                                 ; PC:cPC|pcAc[14]                           ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 0.952      ; 1.028      ;
; 0.424  ; Alu:aAlu|br                                 ; PC:cPC|pcAc[11]                           ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 0.952      ; 1.028      ;
; 0.424  ; Alu:aAlu|br                                 ; PC:cPC|pcAc[2]                            ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 0.952      ; 1.028      ;
; 0.427  ; Alu:aAlu|br                                 ; PC:cPC|pcAc[13]                           ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 1.039      ; 1.118      ;
; 0.427  ; Alu:aAlu|br                                 ; PC:cPC|pcAc[6]                            ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 1.039      ; 1.118      ;
; 0.427  ; Alu:aAlu|br                                 ; PC:cPC|pcAc[4]                            ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 1.039      ; 1.118      ;
; 0.429  ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.jump         ; clk                             ; clk         ; 0.000        ; 0.001      ; 0.582      ;
; 0.431  ; Alu:aAlu|br                                 ; PC:cPC|pcAc[16]                           ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 1.243      ; 1.326      ;
; 0.433  ; Alu:aAlu|br                                 ; PC:cPC|pcAc[30]                           ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 0.946      ; 1.031      ;
; 0.476  ; uControl:unidadControl|state.division       ; uControl:unidadControl|state.aluWriteBack ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.628      ;
; 0.480  ; uControl:unidadControl|state.division       ; uControl:unidadControl|aluOP[1]           ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.632      ;
; 0.494  ; uControl:unidadControl|state.addi           ; uControl:unidadControl|state.despuesAddi  ; clk                             ; clk         ; 0.000        ; 0.003      ; 0.649      ;
; 0.507  ; InstructionReg:IR|sal[18]                   ; PC:cPC|pcAc[18]                           ; clk                             ; clk         ; 0.000        ; 0.389      ; 1.048      ;
; 0.507  ; Alu:aAlu|br                                 ; PC:cPC|pcAc[24]                           ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 1.192      ; 1.351      ;
; 0.507  ; Alu:aAlu|br                                 ; PC:cPC|pcAc[23]                           ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 1.192      ; 1.351      ;
; 0.507  ; Alu:aAlu|br                                 ; PC:cPC|pcAc[22]                           ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 1.192      ; 1.351      ;
; 0.507  ; Alu:aAlu|br                                 ; PC:cPC|pcAc[21]                           ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; 1.192      ; 1.351      ;
+--------+---------------------------------------------+-------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'uControl:unidadControl|aluOP[0]'                                                                                                                       ;
+--------+---------------------------------+------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.604 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[24] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.314      ; 0.851      ;
; -1.532 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[9]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.319      ; 0.928      ;
; -1.522 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[21] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.320      ; 0.939      ;
; -1.522 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[15] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.323      ; 0.942      ;
; -1.521 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[29] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.320      ; 0.940      ;
; -1.520 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[23] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.323      ; 0.944      ;
; -1.520 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[11] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.320      ; 0.941      ;
; -1.518 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[13] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.321      ; 0.944      ;
; -1.507 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[31] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.303      ; 0.937      ;
; -1.504 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[2]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.330      ; 0.967      ;
; -1.503 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[25] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.329      ; 0.967      ;
; -1.449 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[8]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.320      ; 1.012      ;
; -1.439 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[30] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.332      ; 1.034      ;
; -1.437 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[20] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.319      ; 1.023      ;
; -1.414 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[6]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.318      ; 1.045      ;
; -1.385 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[28] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.393      ; 1.149      ;
; -1.362 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[19] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.323      ; 1.102      ;
; -1.361 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[17] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.321      ; 1.101      ;
; -1.357 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[27] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.315      ; 1.099      ;
; -1.329 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[26] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.312      ; 1.124      ;
; -1.296 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[5]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.319      ; 1.164      ;
; -1.194 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[10] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.314      ; 1.261      ;
; -1.189 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[16] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.309      ; 1.261      ;
; -1.186 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[18] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.318      ; 1.273      ;
; -1.152 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[12] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.311      ; 1.300      ;
; -1.133 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[22] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.315      ; 1.323      ;
; -1.107 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[1]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.313      ; 1.347      ;
; -1.104 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[24] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.314      ; 0.851      ;
; -1.032 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[9]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.319      ; 0.928      ;
; -1.022 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[21] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.320      ; 0.939      ;
; -1.022 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[15] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.323      ; 0.942      ;
; -1.021 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[29] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.320      ; 0.940      ;
; -1.020 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[23] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.323      ; 0.944      ;
; -1.020 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[11] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.320      ; 0.941      ;
; -1.018 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[13] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.321      ; 0.944      ;
; -1.007 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[31] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.303      ; 0.937      ;
; -1.004 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[2]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.330      ; 0.967      ;
; -1.003 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[25] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.329      ; 0.967      ;
; -0.962 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[14] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.323      ; 1.502      ;
; -0.949 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[8]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.320      ; 1.012      ;
; -0.939 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[30] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.332      ; 1.034      ;
; -0.937 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[20] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.319      ; 1.023      ;
; -0.914 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[6]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.318      ; 1.045      ;
; -0.885 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[28] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.393      ; 1.149      ;
; -0.862 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[19] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.323      ; 1.102      ;
; -0.861 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[17] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.321      ; 1.101      ;
; -0.857 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[27] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.315      ; 1.099      ;
; -0.829 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[26] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.312      ; 1.124      ;
; -0.796 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[5]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.319      ; 1.164      ;
; -0.745 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[0]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.313      ; 1.709      ;
; -0.736 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[7]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.309      ; 1.714      ;
; -0.694 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[10] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.314      ; 1.261      ;
; -0.690 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[4]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.314      ; 1.765      ;
; -0.689 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[16] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.309      ; 1.261      ;
; -0.687 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[3]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.315      ; 1.769      ;
; -0.686 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[18] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.318      ; 1.273      ;
; -0.652 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[12] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.311      ; 1.300      ;
; -0.633 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[22] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.315      ; 1.323      ;
; -0.607 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[1]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.313      ; 1.347      ;
; -0.462 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[14] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.323      ; 1.502      ;
; -0.245 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[0]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.313      ; 1.709      ;
; -0.236 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[7]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.309      ; 1.714      ;
; -0.190 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[4]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.314      ; 1.765      ;
; -0.187 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[3]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.315      ; 1.769      ;
; 0.054  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[7]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.901      ; 2.096      ;
; 0.146  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[1]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.909      ; 2.196      ;
; 0.156  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[15] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.930      ; 2.227      ;
; 0.158  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[1]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.313      ; 2.612      ;
; 0.159  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[4]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.901      ; 2.201      ;
; 0.187  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[9]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.908      ; 2.236      ;
; 0.216  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[13] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.930      ; 2.287      ;
; 0.247  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[2]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.926      ; 2.314      ;
; 0.265  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[17] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.920      ; 2.326      ;
; 0.268  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[0]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.909      ; 2.318      ;
; 0.268  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[31] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.303      ; 2.712      ;
; 0.335  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[2]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.330      ; 2.806      ;
; 0.340  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[6]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.318      ; 2.799      ;
; 0.346  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[3]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.315      ; 2.802      ;
; 0.382  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[11] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.910      ; 2.433      ;
; 0.411  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[29] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.972      ; 2.524      ;
; 0.418  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[27] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.977      ; 2.536      ;
; 0.421  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[12] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.914      ; 2.476      ;
; 0.428  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[14] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.913      ; 2.482      ;
; 0.437  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[29] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.320      ; 2.898      ;
; 0.445  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[5]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.319      ; 2.905      ;
; 0.446  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[30] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.972      ; 2.559      ;
; 0.448  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[28] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.984      ; 2.573      ;
; 0.462  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[8]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.320      ; 2.923      ;
; 0.471  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[4]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.314      ; 2.926      ;
; 0.488  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[24] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.978      ; 2.607      ;
; 0.500  ; PC:cPC|pcAc[30]                 ; Alu:aAlu|res[30] ; clk                             ; uControl:unidadControl|aluOP[0] ; -0.500       ; 0.745      ; 0.745      ;
; 0.503  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[30] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.332      ; 2.976      ;
; 0.505  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[7]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.309      ; 2.955      ;
; 0.506  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[24] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.314      ; 2.961      ;
; 0.507  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[26] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.978      ; 2.626      ;
; 0.527  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[21] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.928      ; 2.596      ;
; 0.543  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[3]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.912      ; 2.596      ;
; 0.548  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[10] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.911      ; 2.600      ;
; 0.551  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[8]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 1.917      ; 2.609      ;
; 0.554  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[7]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.901      ; 2.096      ;
+--------+---------------------------------+------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a1                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a1                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a10                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a10                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a11                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a11                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a12                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a12                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a13                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a13                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a14                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a14                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a15                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a15                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a16                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a16                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a17                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a17                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a18                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a18                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a19                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a19                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a2                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a2                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a20                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a20                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a21                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a21                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a22                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a22                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a23                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a23                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a24                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a24                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a25                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a25                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a26                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a26                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a27                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a27                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a28                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a28                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a29                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a29                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a3                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a3                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a30                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a30                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a31                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a31                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a4                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a4                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a5                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a5                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a6                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a6                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a7                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a7                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a8                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a8                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a9                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a9                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a1                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a1                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a10                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a10                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a11                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a11                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a12                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a12                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a13                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a13                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a14                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a14                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a15                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a15                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'InstructionReg:IR|sal[0]'                                                                ;
+-------+--------------+----------------+------------------+--------------------------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+--------------------------+------------+------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; Alu:aAlu|br            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; Alu:aAlu|br            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[10]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[10]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[11]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[11]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[12]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[12]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[13]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[13]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[14]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[14]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[15]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[15]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[16]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[16]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[17]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[17]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[18]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[18]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[19]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[19]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[20]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[20]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[21]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[21]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[22]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[22]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[23]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[23]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[24]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[24]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[25]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[25]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[26]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[26]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[27]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[27]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[28]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[28]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[29]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[29]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[2]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[2]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[30]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[30]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[31]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[31]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[3]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[3]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[4]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[4]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[5]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[5]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[6]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[6]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[7]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[7]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[8]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[8]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[9]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[9]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; IR|sal[0]|regout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; IR|sal[0]|regout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~11|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~11|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~11|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~11|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~13|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~13|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~13|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~13|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~15|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~15|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~15|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~15|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~17|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~17|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~17|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~17|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~19|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~19|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~19|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~19|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~1|cout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~1|cout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~1|datab ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~1|datab ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~21|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~21|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~21|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~21|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~23|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~23|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~23|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~23|cout ;
+-------+--------------+----------------+------------------+--------------------------+------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'uControl:unidadControl|aluOP[0]'                                                          ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|br      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|br      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[23] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[24] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[24] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[25] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[25] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[26] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[26] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[27] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[27] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[28] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[28] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[29] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[29] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[30] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[30] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[31] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[31] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[23] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[24] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[24] ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; reset          ; clk        ; 1.108  ; 1.108  ; Rise       ; clk             ;
; salidaMem[*]   ; clk        ; 2.626  ; 2.626  ; Rise       ; clk             ;
;  salidaMem[0]  ; clk        ; 1.747  ; 1.747  ; Rise       ; clk             ;
;  salidaMem[1]  ; clk        ; 1.996  ; 1.996  ; Rise       ; clk             ;
;  salidaMem[2]  ; clk        ; 1.936  ; 1.936  ; Rise       ; clk             ;
;  salidaMem[3]  ; clk        ; 1.927  ; 1.927  ; Rise       ; clk             ;
;  salidaMem[4]  ; clk        ; 1.852  ; 1.852  ; Rise       ; clk             ;
;  salidaMem[5]  ; clk        ; 1.837  ; 1.837  ; Rise       ; clk             ;
;  salidaMem[6]  ; clk        ; 1.933  ; 1.933  ; Rise       ; clk             ;
;  salidaMem[7]  ; clk        ; 2.088  ; 2.088  ; Rise       ; clk             ;
;  salidaMem[8]  ; clk        ; 2.003  ; 2.003  ; Rise       ; clk             ;
;  salidaMem[9]  ; clk        ; 1.977  ; 1.977  ; Rise       ; clk             ;
;  salidaMem[10] ; clk        ; 1.911  ; 1.911  ; Rise       ; clk             ;
;  salidaMem[11] ; clk        ; 1.936  ; 1.936  ; Rise       ; clk             ;
;  salidaMem[12] ; clk        ; 2.016  ; 2.016  ; Rise       ; clk             ;
;  salidaMem[13] ; clk        ; 1.842  ; 1.842  ; Rise       ; clk             ;
;  salidaMem[14] ; clk        ; 2.119  ; 2.119  ; Rise       ; clk             ;
;  salidaMem[15] ; clk        ; 1.826  ; 1.826  ; Rise       ; clk             ;
;  salidaMem[16] ; clk        ; -0.421 ; -0.421 ; Rise       ; clk             ;
;  salidaMem[17] ; clk        ; 2.547  ; 2.547  ; Rise       ; clk             ;
;  salidaMem[18] ; clk        ; 2.567  ; 2.567  ; Rise       ; clk             ;
;  salidaMem[19] ; clk        ; 1.855  ; 1.855  ; Rise       ; clk             ;
;  salidaMem[20] ; clk        ; 2.177  ; 2.177  ; Rise       ; clk             ;
;  salidaMem[21] ; clk        ; 2.169  ; 2.169  ; Rise       ; clk             ;
;  salidaMem[22] ; clk        ; 1.793  ; 1.793  ; Rise       ; clk             ;
;  salidaMem[23] ; clk        ; 2.006  ; 2.006  ; Rise       ; clk             ;
;  salidaMem[24] ; clk        ; 2.172  ; 2.172  ; Rise       ; clk             ;
;  salidaMem[25] ; clk        ; 2.626  ; 2.626  ; Rise       ; clk             ;
;  salidaMem[26] ; clk        ; 2.028  ; 2.028  ; Rise       ; clk             ;
;  salidaMem[27] ; clk        ; 1.956  ; 1.956  ; Rise       ; clk             ;
;  salidaMem[28] ; clk        ; 2.017  ; 2.017  ; Rise       ; clk             ;
;  salidaMem[29] ; clk        ; 1.888  ; 1.888  ; Rise       ; clk             ;
;  salidaMem[30] ; clk        ; 1.960  ; 1.960  ; Rise       ; clk             ;
;  salidaMem[31] ; clk        ; 1.972  ; 1.972  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; reset          ; clk        ; 4.768  ; 4.768  ; Rise       ; clk             ;
; salidaMem[*]   ; clk        ; 0.616  ; 0.616  ; Rise       ; clk             ;
;  salidaMem[0]  ; clk        ; -1.627 ; -1.627 ; Rise       ; clk             ;
;  salidaMem[1]  ; clk        ; -1.876 ; -1.876 ; Rise       ; clk             ;
;  salidaMem[2]  ; clk        ; -1.816 ; -1.816 ; Rise       ; clk             ;
;  salidaMem[3]  ; clk        ; -1.807 ; -1.807 ; Rise       ; clk             ;
;  salidaMem[4]  ; clk        ; -1.732 ; -1.732 ; Rise       ; clk             ;
;  salidaMem[5]  ; clk        ; -1.717 ; -1.717 ; Rise       ; clk             ;
;  salidaMem[6]  ; clk        ; -1.813 ; -1.813 ; Rise       ; clk             ;
;  salidaMem[7]  ; clk        ; -1.968 ; -1.968 ; Rise       ; clk             ;
;  salidaMem[8]  ; clk        ; -1.883 ; -1.883 ; Rise       ; clk             ;
;  salidaMem[9]  ; clk        ; -1.857 ; -1.857 ; Rise       ; clk             ;
;  salidaMem[10] ; clk        ; -1.791 ; -1.791 ; Rise       ; clk             ;
;  salidaMem[11] ; clk        ; -1.816 ; -1.816 ; Rise       ; clk             ;
;  salidaMem[12] ; clk        ; -1.896 ; -1.896 ; Rise       ; clk             ;
;  salidaMem[13] ; clk        ; -1.722 ; -1.722 ; Rise       ; clk             ;
;  salidaMem[14] ; clk        ; -1.999 ; -1.999 ; Rise       ; clk             ;
;  salidaMem[15] ; clk        ; -1.706 ; -1.706 ; Rise       ; clk             ;
;  salidaMem[16] ; clk        ; 0.616  ; 0.616  ; Rise       ; clk             ;
;  salidaMem[17] ; clk        ; -1.986 ; -1.986 ; Rise       ; clk             ;
;  salidaMem[18] ; clk        ; -2.008 ; -2.008 ; Rise       ; clk             ;
;  salidaMem[19] ; clk        ; -1.496 ; -1.496 ; Rise       ; clk             ;
;  salidaMem[20] ; clk        ; -1.779 ; -1.779 ; Rise       ; clk             ;
;  salidaMem[21] ; clk        ; -1.776 ; -1.776 ; Rise       ; clk             ;
;  salidaMem[22] ; clk        ; -1.566 ; -1.566 ; Rise       ; clk             ;
;  salidaMem[23] ; clk        ; -1.792 ; -1.792 ; Rise       ; clk             ;
;  salidaMem[24] ; clk        ; -1.808 ; -1.808 ; Rise       ; clk             ;
;  salidaMem[25] ; clk        ; -2.017 ; -2.017 ; Rise       ; clk             ;
;  salidaMem[26] ; clk        ; -1.908 ; -1.908 ; Rise       ; clk             ;
;  salidaMem[27] ; clk        ; -1.836 ; -1.836 ; Rise       ; clk             ;
;  salidaMem[28] ; clk        ; -1.897 ; -1.897 ; Rise       ; clk             ;
;  salidaMem[29] ; clk        ; -1.768 ; -1.768 ; Rise       ; clk             ;
;  salidaMem[30] ; clk        ; -1.840 ; -1.840 ; Rise       ; clk             ;
;  salidaMem[31] ; clk        ; -1.852 ; -1.852 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; estado3[*]        ; clk        ; 9.634 ; 9.634 ; Rise       ; clk             ;
;  estado3[0]       ; clk        ; 9.634 ; 9.634 ; Rise       ; clk             ;
;  estado3[1]       ; clk        ; 9.201 ; 9.201 ; Rise       ; clk             ;
;  estado3[2]       ; clk        ; 9.327 ; 9.327 ; Rise       ; clk             ;
;  estado3[3]       ; clk        ; 9.064 ; 9.064 ; Rise       ; clk             ;
;  estado3[4]       ; clk        ; 8.812 ; 8.812 ; Rise       ; clk             ;
;  estado3[5]       ; clk        ; 9.007 ; 9.007 ; Rise       ; clk             ;
;  estado3[6]       ; clk        ; 8.913 ; 8.913 ; Rise       ; clk             ;
; estado4[*]        ; clk        ; 9.567 ; 9.567 ; Rise       ; clk             ;
;  estado4[0]       ; clk        ; 9.093 ; 9.093 ; Rise       ; clk             ;
;  estado4[1]       ; clk        ; 9.567 ; 9.567 ; Rise       ; clk             ;
;  estado4[2]       ; clk        ; 9.168 ; 9.168 ; Rise       ; clk             ;
;  estado4[3]       ; clk        ; 8.859 ; 8.859 ; Rise       ; clk             ;
;  estado4[4]       ; clk        ; 8.823 ; 8.823 ; Rise       ; clk             ;
;  estado4[5]       ; clk        ; 8.995 ; 8.995 ; Rise       ; clk             ;
;  estado4[6]       ; clk        ; 9.141 ; 9.141 ; Rise       ; clk             ;
; salidaMemRead     ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
; salidaMemWrite    ; clk        ; 3.375 ; 3.375 ; Rise       ; clk             ;
; salidaPrueba[*]   ; clk        ; 6.328 ; 6.328 ; Rise       ; clk             ;
;  salidaPrueba[0]  ; clk        ; 5.667 ; 5.667 ; Rise       ; clk             ;
;  salidaPrueba[1]  ; clk        ; 4.917 ; 4.917 ; Rise       ; clk             ;
;  salidaPrueba[2]  ; clk        ; 4.766 ; 4.766 ; Rise       ; clk             ;
;  salidaPrueba[3]  ; clk        ; 6.328 ; 6.328 ; Rise       ; clk             ;
;  salidaPrueba[4]  ; clk        ; 5.197 ; 5.197 ; Rise       ; clk             ;
;  salidaPrueba[5]  ; clk        ; 4.981 ; 4.981 ; Rise       ; clk             ;
;  salidaPrueba[6]  ; clk        ; 5.484 ; 5.484 ; Rise       ; clk             ;
;  salidaPrueba[7]  ; clk        ; 5.187 ; 5.187 ; Rise       ; clk             ;
;  salidaPrueba[8]  ; clk        ; 5.097 ; 5.097 ; Rise       ; clk             ;
;  salidaPrueba[9]  ; clk        ; 5.203 ; 5.203 ; Rise       ; clk             ;
;  salidaPrueba[10] ; clk        ; 5.539 ; 5.539 ; Rise       ; clk             ;
;  salidaPrueba[11] ; clk        ; 4.760 ; 4.760 ; Rise       ; clk             ;
;  salidaPrueba[12] ; clk        ; 5.333 ; 5.333 ; Rise       ; clk             ;
;  salidaPrueba[13] ; clk        ; 6.096 ; 6.096 ; Rise       ; clk             ;
;  salidaPrueba[14] ; clk        ; 5.512 ; 5.512 ; Rise       ; clk             ;
;  salidaPrueba[15] ; clk        ; 6.229 ; 6.229 ; Rise       ; clk             ;
;  salidaPrueba[16] ; clk        ; 5.250 ; 5.250 ; Rise       ; clk             ;
;  salidaPrueba[17] ; clk        ; 5.915 ; 5.915 ; Rise       ; clk             ;
;  salidaPrueba[18] ; clk        ; 5.556 ; 5.556 ; Rise       ; clk             ;
;  salidaPrueba[19] ; clk        ; 4.846 ; 4.846 ; Rise       ; clk             ;
;  salidaPrueba[20] ; clk        ; 5.729 ; 5.729 ; Rise       ; clk             ;
;  salidaPrueba[21] ; clk        ; 5.602 ; 5.602 ; Rise       ; clk             ;
;  salidaPrueba[22] ; clk        ; 5.762 ; 5.762 ; Rise       ; clk             ;
;  salidaPrueba[23] ; clk        ; 5.436 ; 5.436 ; Rise       ; clk             ;
;  salidaPrueba[24] ; clk        ; 5.604 ; 5.604 ; Rise       ; clk             ;
;  salidaPrueba[25] ; clk        ; 5.472 ; 5.472 ; Rise       ; clk             ;
;  salidaPrueba[26] ; clk        ; 5.702 ; 5.702 ; Rise       ; clk             ;
;  salidaPrueba[27] ; clk        ; 5.395 ; 5.395 ; Rise       ; clk             ;
;  salidaPrueba[28] ; clk        ; 5.671 ; 5.671 ; Rise       ; clk             ;
;  salidaPrueba[29] ; clk        ; 5.856 ; 5.856 ; Rise       ; clk             ;
;  salidaPrueba[30] ; clk        ; 5.513 ; 5.513 ; Rise       ; clk             ;
;  salidaPrueba[31] ; clk        ; 5.647 ; 5.647 ; Rise       ; clk             ;
; salidaRegB[*]     ; clk        ; 5.786 ; 5.786 ; Rise       ; clk             ;
;  salidaRegB[0]    ; clk        ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  salidaRegB[1]    ; clk        ; 4.147 ; 4.147 ; Rise       ; clk             ;
;  salidaRegB[2]    ; clk        ; 4.303 ; 4.303 ; Rise       ; clk             ;
;  salidaRegB[3]    ; clk        ; 4.105 ; 4.105 ; Rise       ; clk             ;
;  salidaRegB[4]    ; clk        ; 4.331 ; 4.331 ; Rise       ; clk             ;
;  salidaRegB[5]    ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
;  salidaRegB[6]    ; clk        ; 4.280 ; 4.280 ; Rise       ; clk             ;
;  salidaRegB[7]    ; clk        ; 4.157 ; 4.157 ; Rise       ; clk             ;
;  salidaRegB[8]    ; clk        ; 4.188 ; 4.188 ; Rise       ; clk             ;
;  salidaRegB[9]    ; clk        ; 4.180 ; 4.180 ; Rise       ; clk             ;
;  salidaRegB[10]   ; clk        ; 4.295 ; 4.295 ; Rise       ; clk             ;
;  salidaRegB[11]   ; clk        ; 4.305 ; 4.305 ; Rise       ; clk             ;
;  salidaRegB[12]   ; clk        ; 4.385 ; 4.385 ; Rise       ; clk             ;
;  salidaRegB[13]   ; clk        ; 4.258 ; 4.258 ; Rise       ; clk             ;
;  salidaRegB[14]   ; clk        ; 4.349 ; 4.349 ; Rise       ; clk             ;
;  salidaRegB[15]   ; clk        ; 4.262 ; 4.262 ; Rise       ; clk             ;
;  salidaRegB[16]   ; clk        ; 5.106 ; 5.106 ; Rise       ; clk             ;
;  salidaRegB[17]   ; clk        ; 5.786 ; 5.786 ; Rise       ; clk             ;
;  salidaRegB[18]   ; clk        ; 5.358 ; 5.358 ; Rise       ; clk             ;
;  salidaRegB[19]   ; clk        ; 4.750 ; 4.750 ; Rise       ; clk             ;
;  salidaRegB[20]   ; clk        ; 5.623 ; 5.623 ; Rise       ; clk             ;
;  salidaRegB[21]   ; clk        ; 5.492 ; 5.492 ; Rise       ; clk             ;
;  salidaRegB[22]   ; clk        ; 4.611 ; 4.611 ; Rise       ; clk             ;
;  salidaRegB[23]   ; clk        ; 5.235 ; 5.235 ; Rise       ; clk             ;
;  salidaRegB[24]   ; clk        ; 4.764 ; 4.764 ; Rise       ; clk             ;
;  salidaRegB[25]   ; clk        ; 5.308 ; 5.308 ; Rise       ; clk             ;
;  salidaRegB[26]   ; clk        ; 4.454 ; 4.454 ; Rise       ; clk             ;
;  salidaRegB[27]   ; clk        ; 4.290 ; 4.290 ; Rise       ; clk             ;
;  salidaRegB[28]   ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  salidaRegB[29]   ; clk        ; 4.490 ; 4.490 ; Rise       ; clk             ;
;  salidaRegB[30]   ; clk        ; 4.842 ; 4.842 ; Rise       ; clk             ;
;  salidaRegB[31]   ; clk        ; 4.621 ; 4.621 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; estado3[*]        ; clk        ; 8.812 ; 8.812 ; Rise       ; clk             ;
;  estado3[0]       ; clk        ; 9.634 ; 9.634 ; Rise       ; clk             ;
;  estado3[1]       ; clk        ; 9.201 ; 9.201 ; Rise       ; clk             ;
;  estado3[2]       ; clk        ; 9.327 ; 9.327 ; Rise       ; clk             ;
;  estado3[3]       ; clk        ; 9.064 ; 9.064 ; Rise       ; clk             ;
;  estado3[4]       ; clk        ; 8.812 ; 8.812 ; Rise       ; clk             ;
;  estado3[5]       ; clk        ; 9.007 ; 9.007 ; Rise       ; clk             ;
;  estado3[6]       ; clk        ; 8.913 ; 8.913 ; Rise       ; clk             ;
; estado4[*]        ; clk        ; 8.823 ; 8.823 ; Rise       ; clk             ;
;  estado4[0]       ; clk        ; 9.093 ; 9.093 ; Rise       ; clk             ;
;  estado4[1]       ; clk        ; 9.567 ; 9.567 ; Rise       ; clk             ;
;  estado4[2]       ; clk        ; 9.168 ; 9.168 ; Rise       ; clk             ;
;  estado4[3]       ; clk        ; 8.859 ; 8.859 ; Rise       ; clk             ;
;  estado4[4]       ; clk        ; 8.823 ; 8.823 ; Rise       ; clk             ;
;  estado4[5]       ; clk        ; 8.995 ; 8.995 ; Rise       ; clk             ;
;  estado4[6]       ; clk        ; 9.141 ; 9.141 ; Rise       ; clk             ;
; salidaMemRead     ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
; salidaMemWrite    ; clk        ; 3.375 ; 3.375 ; Rise       ; clk             ;
; salidaPrueba[*]   ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  salidaPrueba[0]  ; clk        ; 4.343 ; 4.343 ; Rise       ; clk             ;
;  salidaPrueba[1]  ; clk        ; 4.274 ; 4.274 ; Rise       ; clk             ;
;  salidaPrueba[2]  ; clk        ; 4.244 ; 4.244 ; Rise       ; clk             ;
;  salidaPrueba[3]  ; clk        ; 5.128 ; 5.128 ; Rise       ; clk             ;
;  salidaPrueba[4]  ; clk        ; 4.561 ; 4.561 ; Rise       ; clk             ;
;  salidaPrueba[5]  ; clk        ; 4.217 ; 4.217 ; Rise       ; clk             ;
;  salidaPrueba[6]  ; clk        ; 4.730 ; 4.730 ; Rise       ; clk             ;
;  salidaPrueba[7]  ; clk        ; 4.478 ; 4.478 ; Rise       ; clk             ;
;  salidaPrueba[8]  ; clk        ; 4.388 ; 4.388 ; Rise       ; clk             ;
;  salidaPrueba[9]  ; clk        ; 4.292 ; 4.292 ; Rise       ; clk             ;
;  salidaPrueba[10] ; clk        ; 4.696 ; 4.696 ; Rise       ; clk             ;
;  salidaPrueba[11] ; clk        ; 4.546 ; 4.546 ; Rise       ; clk             ;
;  salidaPrueba[12] ; clk        ; 4.581 ; 4.581 ; Rise       ; clk             ;
;  salidaPrueba[13] ; clk        ; 5.098 ; 5.098 ; Rise       ; clk             ;
;  salidaPrueba[14] ; clk        ; 4.562 ; 4.562 ; Rise       ; clk             ;
;  salidaPrueba[15] ; clk        ; 5.057 ; 5.057 ; Rise       ; clk             ;
;  salidaPrueba[16] ; clk        ; 4.461 ; 4.461 ; Rise       ; clk             ;
;  salidaPrueba[17] ; clk        ; 4.615 ; 4.615 ; Rise       ; clk             ;
;  salidaPrueba[18] ; clk        ; 4.419 ; 4.419 ; Rise       ; clk             ;
;  salidaPrueba[19] ; clk        ; 4.199 ; 4.199 ; Rise       ; clk             ;
;  salidaPrueba[20] ; clk        ; 4.591 ; 4.591 ; Rise       ; clk             ;
;  salidaPrueba[21] ; clk        ; 4.370 ; 4.370 ; Rise       ; clk             ;
;  salidaPrueba[22] ; clk        ; 4.673 ; 4.673 ; Rise       ; clk             ;
;  salidaPrueba[23] ; clk        ; 4.356 ; 4.356 ; Rise       ; clk             ;
;  salidaPrueba[24] ; clk        ; 4.543 ; 4.543 ; Rise       ; clk             ;
;  salidaPrueba[25] ; clk        ; 4.337 ; 4.337 ; Rise       ; clk             ;
;  salidaPrueba[26] ; clk        ; 4.751 ; 4.751 ; Rise       ; clk             ;
;  salidaPrueba[27] ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  salidaPrueba[28] ; clk        ; 4.436 ; 4.436 ; Rise       ; clk             ;
;  salidaPrueba[29] ; clk        ; 4.826 ; 4.826 ; Rise       ; clk             ;
;  salidaPrueba[30] ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  salidaPrueba[31] ; clk        ; 4.164 ; 4.164 ; Rise       ; clk             ;
; salidaRegB[*]     ; clk        ; 4.105 ; 4.105 ; Rise       ; clk             ;
;  salidaRegB[0]    ; clk        ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  salidaRegB[1]    ; clk        ; 4.147 ; 4.147 ; Rise       ; clk             ;
;  salidaRegB[2]    ; clk        ; 4.303 ; 4.303 ; Rise       ; clk             ;
;  salidaRegB[3]    ; clk        ; 4.105 ; 4.105 ; Rise       ; clk             ;
;  salidaRegB[4]    ; clk        ; 4.331 ; 4.331 ; Rise       ; clk             ;
;  salidaRegB[5]    ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
;  salidaRegB[6]    ; clk        ; 4.280 ; 4.280 ; Rise       ; clk             ;
;  salidaRegB[7]    ; clk        ; 4.157 ; 4.157 ; Rise       ; clk             ;
;  salidaRegB[8]    ; clk        ; 4.188 ; 4.188 ; Rise       ; clk             ;
;  salidaRegB[9]    ; clk        ; 4.180 ; 4.180 ; Rise       ; clk             ;
;  salidaRegB[10]   ; clk        ; 4.295 ; 4.295 ; Rise       ; clk             ;
;  salidaRegB[11]   ; clk        ; 4.305 ; 4.305 ; Rise       ; clk             ;
;  salidaRegB[12]   ; clk        ; 4.385 ; 4.385 ; Rise       ; clk             ;
;  salidaRegB[13]   ; clk        ; 4.258 ; 4.258 ; Rise       ; clk             ;
;  salidaRegB[14]   ; clk        ; 4.349 ; 4.349 ; Rise       ; clk             ;
;  salidaRegB[15]   ; clk        ; 4.262 ; 4.262 ; Rise       ; clk             ;
;  salidaRegB[16]   ; clk        ; 5.106 ; 5.106 ; Rise       ; clk             ;
;  salidaRegB[17]   ; clk        ; 5.786 ; 5.786 ; Rise       ; clk             ;
;  salidaRegB[18]   ; clk        ; 5.358 ; 5.358 ; Rise       ; clk             ;
;  salidaRegB[19]   ; clk        ; 4.750 ; 4.750 ; Rise       ; clk             ;
;  salidaRegB[20]   ; clk        ; 5.623 ; 5.623 ; Rise       ; clk             ;
;  salidaRegB[21]   ; clk        ; 5.492 ; 5.492 ; Rise       ; clk             ;
;  salidaRegB[22]   ; clk        ; 4.611 ; 4.611 ; Rise       ; clk             ;
;  salidaRegB[23]   ; clk        ; 5.235 ; 5.235 ; Rise       ; clk             ;
;  salidaRegB[24]   ; clk        ; 4.764 ; 4.764 ; Rise       ; clk             ;
;  salidaRegB[25]   ; clk        ; 5.308 ; 5.308 ; Rise       ; clk             ;
;  salidaRegB[26]   ; clk        ; 4.454 ; 4.454 ; Rise       ; clk             ;
;  salidaRegB[27]   ; clk        ; 4.290 ; 4.290 ; Rise       ; clk             ;
;  salidaRegB[28]   ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  salidaRegB[29]   ; clk        ; 4.490 ; 4.490 ; Rise       ; clk             ;
;  salidaRegB[30]   ; clk        ; 4.842 ; 4.842 ; Rise       ; clk             ;
;  salidaRegB[31]   ; clk        ; 4.621 ; 4.621 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+----------------------------------+------------+----------+----------+---------+---------------------+
; Clock                            ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack                 ; -144.154   ; -11.190  ; N/A      ; N/A     ; -2.064              ;
;  InstructionReg:IR|sal[0]        ; -137.617   ; -9.431   ; N/A      ; N/A     ; 0.500               ;
;  clk                             ; -9.988     ; -11.190  ; N/A      ; N/A     ; -2.064              ;
;  uControl:unidadControl|aluOP[0] ; -144.154   ; -2.894   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                  ; -10152.193 ; -512.187 ; 0.0      ; 0.0     ; -481.687            ;
;  InstructionReg:IR|sal[0]        ; -4378.696  ; -282.314 ; N/A      ; N/A     ; 0.000               ;
;  clk                             ; -817.977   ; -161.059 ; N/A      ; N/A     ; -481.687            ;
;  uControl:unidadControl|aluOP[0] ; -4955.520  ; -68.814  ; N/A      ; N/A     ; 0.000               ;
+----------------------------------+------------+----------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; reset          ; clk        ; 3.302  ; 3.302  ; Rise       ; clk             ;
; salidaMem[*]   ; clk        ; 4.980  ; 4.980  ; Rise       ; clk             ;
;  salidaMem[0]  ; clk        ; 2.924  ; 2.924  ; Rise       ; clk             ;
;  salidaMem[1]  ; clk        ; 3.508  ; 3.508  ; Rise       ; clk             ;
;  salidaMem[2]  ; clk        ; 3.472  ; 3.472  ; Rise       ; clk             ;
;  salidaMem[3]  ; clk        ; 3.453  ; 3.453  ; Rise       ; clk             ;
;  salidaMem[4]  ; clk        ; 3.199  ; 3.199  ; Rise       ; clk             ;
;  salidaMem[5]  ; clk        ; 3.203  ; 3.203  ; Rise       ; clk             ;
;  salidaMem[6]  ; clk        ; 3.265  ; 3.265  ; Rise       ; clk             ;
;  salidaMem[7]  ; clk        ; 3.827  ; 3.827  ; Rise       ; clk             ;
;  salidaMem[8]  ; clk        ; 3.535  ; 3.535  ; Rise       ; clk             ;
;  salidaMem[9]  ; clk        ; 3.361  ; 3.361  ; Rise       ; clk             ;
;  salidaMem[10] ; clk        ; 3.441  ; 3.441  ; Rise       ; clk             ;
;  salidaMem[11] ; clk        ; 3.564  ; 3.564  ; Rise       ; clk             ;
;  salidaMem[12] ; clk        ; 3.689  ; 3.689  ; Rise       ; clk             ;
;  salidaMem[13] ; clk        ; 3.299  ; 3.299  ; Rise       ; clk             ;
;  salidaMem[14] ; clk        ; 3.786  ; 3.786  ; Rise       ; clk             ;
;  salidaMem[15] ; clk        ; 3.174  ; 3.174  ; Rise       ; clk             ;
;  salidaMem[16] ; clk        ; -0.421 ; -0.421 ; Rise       ; clk             ;
;  salidaMem[17] ; clk        ; 4.851  ; 4.851  ; Rise       ; clk             ;
;  salidaMem[18] ; clk        ; 4.870  ; 4.870  ; Rise       ; clk             ;
;  salidaMem[19] ; clk        ; 3.209  ; 3.209  ; Rise       ; clk             ;
;  salidaMem[20] ; clk        ; 3.953  ; 3.953  ; Rise       ; clk             ;
;  salidaMem[21] ; clk        ; 3.947  ; 3.947  ; Rise       ; clk             ;
;  salidaMem[22] ; clk        ; 3.038  ; 3.038  ; Rise       ; clk             ;
;  salidaMem[23] ; clk        ; 3.537  ; 3.537  ; Rise       ; clk             ;
;  salidaMem[24] ; clk        ; 3.942  ; 3.942  ; Rise       ; clk             ;
;  salidaMem[25] ; clk        ; 4.980  ; 4.980  ; Rise       ; clk             ;
;  salidaMem[26] ; clk        ; 3.493  ; 3.493  ; Rise       ; clk             ;
;  salidaMem[27] ; clk        ; 3.315  ; 3.315  ; Rise       ; clk             ;
;  salidaMem[28] ; clk        ; 3.527  ; 3.527  ; Rise       ; clk             ;
;  salidaMem[29] ; clk        ; 3.259  ; 3.259  ; Rise       ; clk             ;
;  salidaMem[30] ; clk        ; 3.323  ; 3.323  ; Rise       ; clk             ;
;  salidaMem[31] ; clk        ; 3.388  ; 3.388  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; reset          ; clk        ; 12.186 ; 12.186 ; Rise       ; clk             ;
; salidaMem[*]   ; clk        ; 1.048  ; 1.048  ; Rise       ; clk             ;
;  salidaMem[0]  ; clk        ; -1.627 ; -1.627 ; Rise       ; clk             ;
;  salidaMem[1]  ; clk        ; -1.876 ; -1.876 ; Rise       ; clk             ;
;  salidaMem[2]  ; clk        ; -1.816 ; -1.816 ; Rise       ; clk             ;
;  salidaMem[3]  ; clk        ; -1.807 ; -1.807 ; Rise       ; clk             ;
;  salidaMem[4]  ; clk        ; -1.732 ; -1.732 ; Rise       ; clk             ;
;  salidaMem[5]  ; clk        ; -1.717 ; -1.717 ; Rise       ; clk             ;
;  salidaMem[6]  ; clk        ; -1.813 ; -1.813 ; Rise       ; clk             ;
;  salidaMem[7]  ; clk        ; -1.968 ; -1.968 ; Rise       ; clk             ;
;  salidaMem[8]  ; clk        ; -1.883 ; -1.883 ; Rise       ; clk             ;
;  salidaMem[9]  ; clk        ; -1.857 ; -1.857 ; Rise       ; clk             ;
;  salidaMem[10] ; clk        ; -1.791 ; -1.791 ; Rise       ; clk             ;
;  salidaMem[11] ; clk        ; -1.816 ; -1.816 ; Rise       ; clk             ;
;  salidaMem[12] ; clk        ; -1.896 ; -1.896 ; Rise       ; clk             ;
;  salidaMem[13] ; clk        ; -1.722 ; -1.722 ; Rise       ; clk             ;
;  salidaMem[14] ; clk        ; -1.999 ; -1.999 ; Rise       ; clk             ;
;  salidaMem[15] ; clk        ; -1.706 ; -1.706 ; Rise       ; clk             ;
;  salidaMem[16] ; clk        ; 1.048  ; 1.048  ; Rise       ; clk             ;
;  salidaMem[17] ; clk        ; -1.986 ; -1.986 ; Rise       ; clk             ;
;  salidaMem[18] ; clk        ; -2.008 ; -2.008 ; Rise       ; clk             ;
;  salidaMem[19] ; clk        ; -1.496 ; -1.496 ; Rise       ; clk             ;
;  salidaMem[20] ; clk        ; -1.779 ; -1.779 ; Rise       ; clk             ;
;  salidaMem[21] ; clk        ; -1.776 ; -1.776 ; Rise       ; clk             ;
;  salidaMem[22] ; clk        ; -1.566 ; -1.566 ; Rise       ; clk             ;
;  salidaMem[23] ; clk        ; -1.792 ; -1.792 ; Rise       ; clk             ;
;  salidaMem[24] ; clk        ; -1.808 ; -1.808 ; Rise       ; clk             ;
;  salidaMem[25] ; clk        ; -2.017 ; -2.017 ; Rise       ; clk             ;
;  salidaMem[26] ; clk        ; -1.908 ; -1.908 ; Rise       ; clk             ;
;  salidaMem[27] ; clk        ; -1.836 ; -1.836 ; Rise       ; clk             ;
;  salidaMem[28] ; clk        ; -1.897 ; -1.897 ; Rise       ; clk             ;
;  salidaMem[29] ; clk        ; -1.768 ; -1.768 ; Rise       ; clk             ;
;  salidaMem[30] ; clk        ; -1.840 ; -1.840 ; Rise       ; clk             ;
;  salidaMem[31] ; clk        ; -1.852 ; -1.852 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; estado3[*]        ; clk        ; 22.761 ; 22.761 ; Rise       ; clk             ;
;  estado3[0]       ; clk        ; 22.761 ; 22.761 ; Rise       ; clk             ;
;  estado3[1]       ; clk        ; 21.658 ; 21.658 ; Rise       ; clk             ;
;  estado3[2]       ; clk        ; 22.167 ; 22.167 ; Rise       ; clk             ;
;  estado3[3]       ; clk        ; 21.472 ; 21.472 ; Rise       ; clk             ;
;  estado3[4]       ; clk        ; 20.945 ; 20.945 ; Rise       ; clk             ;
;  estado3[5]       ; clk        ; 21.288 ; 21.288 ; Rise       ; clk             ;
;  estado3[6]       ; clk        ; 21.056 ; 21.056 ; Rise       ; clk             ;
; estado4[*]        ; clk        ; 22.410 ; 22.410 ; Rise       ; clk             ;
;  estado4[0]       ; clk        ; 21.619 ; 21.619 ; Rise       ; clk             ;
;  estado4[1]       ; clk        ; 22.410 ; 22.410 ; Rise       ; clk             ;
;  estado4[2]       ; clk        ; 21.642 ; 21.642 ; Rise       ; clk             ;
;  estado4[3]       ; clk        ; 21.116 ; 21.116 ; Rise       ; clk             ;
;  estado4[4]       ; clk        ; 21.065 ; 21.065 ; Rise       ; clk             ;
;  estado4[5]       ; clk        ; 21.445 ; 21.445 ; Rise       ; clk             ;
;  estado4[6]       ; clk        ; 21.785 ; 21.785 ; Rise       ; clk             ;
; salidaMemRead     ; clk        ; 8.398  ; 8.398  ; Rise       ; clk             ;
; salidaMemWrite    ; clk        ; 7.022  ; 7.022  ; Rise       ; clk             ;
; salidaPrueba[*]   ; clk        ; 13.989 ; 13.989 ; Rise       ; clk             ;
;  salidaPrueba[0]  ; clk        ; 12.804 ; 12.804 ; Rise       ; clk             ;
;  salidaPrueba[1]  ; clk        ; 10.797 ; 10.797 ; Rise       ; clk             ;
;  salidaPrueba[2]  ; clk        ; 10.427 ; 10.427 ; Rise       ; clk             ;
;  salidaPrueba[3]  ; clk        ; 13.989 ; 13.989 ; Rise       ; clk             ;
;  salidaPrueba[4]  ; clk        ; 11.357 ; 11.357 ; Rise       ; clk             ;
;  salidaPrueba[5]  ; clk        ; 11.058 ; 11.058 ; Rise       ; clk             ;
;  salidaPrueba[6]  ; clk        ; 12.181 ; 12.181 ; Rise       ; clk             ;
;  salidaPrueba[7]  ; clk        ; 11.584 ; 11.584 ; Rise       ; clk             ;
;  salidaPrueba[8]  ; clk        ; 11.560 ; 11.560 ; Rise       ; clk             ;
;  salidaPrueba[9]  ; clk        ; 11.528 ; 11.528 ; Rise       ; clk             ;
;  salidaPrueba[10] ; clk        ; 12.449 ; 12.449 ; Rise       ; clk             ;
;  salidaPrueba[11] ; clk        ; 10.550 ; 10.550 ; Rise       ; clk             ;
;  salidaPrueba[12] ; clk        ; 11.842 ; 11.842 ; Rise       ; clk             ;
;  salidaPrueba[13] ; clk        ; 13.700 ; 13.700 ; Rise       ; clk             ;
;  salidaPrueba[14] ; clk        ; 12.263 ; 12.263 ; Rise       ; clk             ;
;  salidaPrueba[15] ; clk        ; 13.886 ; 13.886 ; Rise       ; clk             ;
;  salidaPrueba[16] ; clk        ; 11.363 ; 11.363 ; Rise       ; clk             ;
;  salidaPrueba[17] ; clk        ; 12.841 ; 12.841 ; Rise       ; clk             ;
;  salidaPrueba[18] ; clk        ; 12.269 ; 12.269 ; Rise       ; clk             ;
;  salidaPrueba[19] ; clk        ; 10.624 ; 10.624 ; Rise       ; clk             ;
;  salidaPrueba[20] ; clk        ; 12.664 ; 12.664 ; Rise       ; clk             ;
;  salidaPrueba[21] ; clk        ; 12.470 ; 12.470 ; Rise       ; clk             ;
;  salidaPrueba[22] ; clk        ; 12.597 ; 12.597 ; Rise       ; clk             ;
;  salidaPrueba[23] ; clk        ; 11.915 ; 11.915 ; Rise       ; clk             ;
;  salidaPrueba[24] ; clk        ; 12.222 ; 12.222 ; Rise       ; clk             ;
;  salidaPrueba[25] ; clk        ; 11.938 ; 11.938 ; Rise       ; clk             ;
;  salidaPrueba[26] ; clk        ; 12.670 ; 12.670 ; Rise       ; clk             ;
;  salidaPrueba[27] ; clk        ; 11.815 ; 11.815 ; Rise       ; clk             ;
;  salidaPrueba[28] ; clk        ; 12.159 ; 12.159 ; Rise       ; clk             ;
;  salidaPrueba[29] ; clk        ; 12.839 ; 12.839 ; Rise       ; clk             ;
;  salidaPrueba[30] ; clk        ; 12.246 ; 12.246 ; Rise       ; clk             ;
;  salidaPrueba[31] ; clk        ; 12.447 ; 12.447 ; Rise       ; clk             ;
; salidaRegB[*]     ; clk        ; 12.375 ; 12.375 ; Rise       ; clk             ;
;  salidaRegB[0]    ; clk        ; 9.183  ; 9.183  ; Rise       ; clk             ;
;  salidaRegB[1]    ; clk        ; 8.641  ; 8.641  ; Rise       ; clk             ;
;  salidaRegB[2]    ; clk        ; 9.008  ; 9.008  ; Rise       ; clk             ;
;  salidaRegB[3]    ; clk        ; 8.494  ; 8.494  ; Rise       ; clk             ;
;  salidaRegB[4]    ; clk        ; 9.023  ; 9.023  ; Rise       ; clk             ;
;  salidaRegB[5]    ; clk        ; 8.668  ; 8.668  ; Rise       ; clk             ;
;  salidaRegB[6]    ; clk        ; 9.062  ; 9.062  ; Rise       ; clk             ;
;  salidaRegB[7]    ; clk        ; 8.646  ; 8.646  ; Rise       ; clk             ;
;  salidaRegB[8]    ; clk        ; 8.691  ; 8.691  ; Rise       ; clk             ;
;  salidaRegB[9]    ; clk        ; 8.934  ; 8.934  ; Rise       ; clk             ;
;  salidaRegB[10]   ; clk        ; 8.971  ; 8.971  ; Rise       ; clk             ;
;  salidaRegB[11]   ; clk        ; 8.975  ; 8.975  ; Rise       ; clk             ;
;  salidaRegB[12]   ; clk        ; 9.218  ; 9.218  ; Rise       ; clk             ;
;  salidaRegB[13]   ; clk        ; 8.920  ; 8.920  ; Rise       ; clk             ;
;  salidaRegB[14]   ; clk        ; 9.054  ; 9.054  ; Rise       ; clk             ;
;  salidaRegB[15]   ; clk        ; 9.054  ; 9.054  ; Rise       ; clk             ;
;  salidaRegB[16]   ; clk        ; 10.670 ; 10.670 ; Rise       ; clk             ;
;  salidaRegB[17]   ; clk        ; 12.375 ; 12.375 ; Rise       ; clk             ;
;  salidaRegB[18]   ; clk        ; 11.141 ; 11.141 ; Rise       ; clk             ;
;  salidaRegB[19]   ; clk        ; 9.981  ; 9.981  ; Rise       ; clk             ;
;  salidaRegB[20]   ; clk        ; 11.895 ; 11.895 ; Rise       ; clk             ;
;  salidaRegB[21]   ; clk        ; 11.431 ; 11.431 ; Rise       ; clk             ;
;  salidaRegB[22]   ; clk        ; 9.658  ; 9.658  ; Rise       ; clk             ;
;  salidaRegB[23]   ; clk        ; 11.123 ; 11.123 ; Rise       ; clk             ;
;  salidaRegB[24]   ; clk        ; 10.195 ; 10.195 ; Rise       ; clk             ;
;  salidaRegB[25]   ; clk        ; 11.419 ; 11.419 ; Rise       ; clk             ;
;  salidaRegB[26]   ; clk        ; 9.366  ; 9.366  ; Rise       ; clk             ;
;  salidaRegB[27]   ; clk        ; 8.959  ; 8.959  ; Rise       ; clk             ;
;  salidaRegB[28]   ; clk        ; 9.990  ; 9.990  ; Rise       ; clk             ;
;  salidaRegB[29]   ; clk        ; 9.505  ; 9.505  ; Rise       ; clk             ;
;  salidaRegB[30]   ; clk        ; 10.123 ; 10.123 ; Rise       ; clk             ;
;  salidaRegB[31]   ; clk        ; 9.840  ; 9.840  ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; estado3[*]        ; clk        ; 8.812 ; 8.812 ; Rise       ; clk             ;
;  estado3[0]       ; clk        ; 9.634 ; 9.634 ; Rise       ; clk             ;
;  estado3[1]       ; clk        ; 9.201 ; 9.201 ; Rise       ; clk             ;
;  estado3[2]       ; clk        ; 9.327 ; 9.327 ; Rise       ; clk             ;
;  estado3[3]       ; clk        ; 9.064 ; 9.064 ; Rise       ; clk             ;
;  estado3[4]       ; clk        ; 8.812 ; 8.812 ; Rise       ; clk             ;
;  estado3[5]       ; clk        ; 9.007 ; 9.007 ; Rise       ; clk             ;
;  estado3[6]       ; clk        ; 8.913 ; 8.913 ; Rise       ; clk             ;
; estado4[*]        ; clk        ; 8.823 ; 8.823 ; Rise       ; clk             ;
;  estado4[0]       ; clk        ; 9.093 ; 9.093 ; Rise       ; clk             ;
;  estado4[1]       ; clk        ; 9.567 ; 9.567 ; Rise       ; clk             ;
;  estado4[2]       ; clk        ; 9.168 ; 9.168 ; Rise       ; clk             ;
;  estado4[3]       ; clk        ; 8.859 ; 8.859 ; Rise       ; clk             ;
;  estado4[4]       ; clk        ; 8.823 ; 8.823 ; Rise       ; clk             ;
;  estado4[5]       ; clk        ; 8.995 ; 8.995 ; Rise       ; clk             ;
;  estado4[6]       ; clk        ; 9.141 ; 9.141 ; Rise       ; clk             ;
; salidaMemRead     ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
; salidaMemWrite    ; clk        ; 3.375 ; 3.375 ; Rise       ; clk             ;
; salidaPrueba[*]   ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  salidaPrueba[0]  ; clk        ; 4.343 ; 4.343 ; Rise       ; clk             ;
;  salidaPrueba[1]  ; clk        ; 4.274 ; 4.274 ; Rise       ; clk             ;
;  salidaPrueba[2]  ; clk        ; 4.244 ; 4.244 ; Rise       ; clk             ;
;  salidaPrueba[3]  ; clk        ; 5.128 ; 5.128 ; Rise       ; clk             ;
;  salidaPrueba[4]  ; clk        ; 4.561 ; 4.561 ; Rise       ; clk             ;
;  salidaPrueba[5]  ; clk        ; 4.217 ; 4.217 ; Rise       ; clk             ;
;  salidaPrueba[6]  ; clk        ; 4.730 ; 4.730 ; Rise       ; clk             ;
;  salidaPrueba[7]  ; clk        ; 4.478 ; 4.478 ; Rise       ; clk             ;
;  salidaPrueba[8]  ; clk        ; 4.388 ; 4.388 ; Rise       ; clk             ;
;  salidaPrueba[9]  ; clk        ; 4.292 ; 4.292 ; Rise       ; clk             ;
;  salidaPrueba[10] ; clk        ; 4.696 ; 4.696 ; Rise       ; clk             ;
;  salidaPrueba[11] ; clk        ; 4.546 ; 4.546 ; Rise       ; clk             ;
;  salidaPrueba[12] ; clk        ; 4.581 ; 4.581 ; Rise       ; clk             ;
;  salidaPrueba[13] ; clk        ; 5.098 ; 5.098 ; Rise       ; clk             ;
;  salidaPrueba[14] ; clk        ; 4.562 ; 4.562 ; Rise       ; clk             ;
;  salidaPrueba[15] ; clk        ; 5.057 ; 5.057 ; Rise       ; clk             ;
;  salidaPrueba[16] ; clk        ; 4.461 ; 4.461 ; Rise       ; clk             ;
;  salidaPrueba[17] ; clk        ; 4.615 ; 4.615 ; Rise       ; clk             ;
;  salidaPrueba[18] ; clk        ; 4.419 ; 4.419 ; Rise       ; clk             ;
;  salidaPrueba[19] ; clk        ; 4.199 ; 4.199 ; Rise       ; clk             ;
;  salidaPrueba[20] ; clk        ; 4.591 ; 4.591 ; Rise       ; clk             ;
;  salidaPrueba[21] ; clk        ; 4.370 ; 4.370 ; Rise       ; clk             ;
;  salidaPrueba[22] ; clk        ; 4.673 ; 4.673 ; Rise       ; clk             ;
;  salidaPrueba[23] ; clk        ; 4.356 ; 4.356 ; Rise       ; clk             ;
;  salidaPrueba[24] ; clk        ; 4.543 ; 4.543 ; Rise       ; clk             ;
;  salidaPrueba[25] ; clk        ; 4.337 ; 4.337 ; Rise       ; clk             ;
;  salidaPrueba[26] ; clk        ; 4.751 ; 4.751 ; Rise       ; clk             ;
;  salidaPrueba[27] ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  salidaPrueba[28] ; clk        ; 4.436 ; 4.436 ; Rise       ; clk             ;
;  salidaPrueba[29] ; clk        ; 4.826 ; 4.826 ; Rise       ; clk             ;
;  salidaPrueba[30] ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  salidaPrueba[31] ; clk        ; 4.164 ; 4.164 ; Rise       ; clk             ;
; salidaRegB[*]     ; clk        ; 4.105 ; 4.105 ; Rise       ; clk             ;
;  salidaRegB[0]    ; clk        ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  salidaRegB[1]    ; clk        ; 4.147 ; 4.147 ; Rise       ; clk             ;
;  salidaRegB[2]    ; clk        ; 4.303 ; 4.303 ; Rise       ; clk             ;
;  salidaRegB[3]    ; clk        ; 4.105 ; 4.105 ; Rise       ; clk             ;
;  salidaRegB[4]    ; clk        ; 4.331 ; 4.331 ; Rise       ; clk             ;
;  salidaRegB[5]    ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
;  salidaRegB[6]    ; clk        ; 4.280 ; 4.280 ; Rise       ; clk             ;
;  salidaRegB[7]    ; clk        ; 4.157 ; 4.157 ; Rise       ; clk             ;
;  salidaRegB[8]    ; clk        ; 4.188 ; 4.188 ; Rise       ; clk             ;
;  salidaRegB[9]    ; clk        ; 4.180 ; 4.180 ; Rise       ; clk             ;
;  salidaRegB[10]   ; clk        ; 4.295 ; 4.295 ; Rise       ; clk             ;
;  salidaRegB[11]   ; clk        ; 4.305 ; 4.305 ; Rise       ; clk             ;
;  salidaRegB[12]   ; clk        ; 4.385 ; 4.385 ; Rise       ; clk             ;
;  salidaRegB[13]   ; clk        ; 4.258 ; 4.258 ; Rise       ; clk             ;
;  salidaRegB[14]   ; clk        ; 4.349 ; 4.349 ; Rise       ; clk             ;
;  salidaRegB[15]   ; clk        ; 4.262 ; 4.262 ; Rise       ; clk             ;
;  salidaRegB[16]   ; clk        ; 5.106 ; 5.106 ; Rise       ; clk             ;
;  salidaRegB[17]   ; clk        ; 5.786 ; 5.786 ; Rise       ; clk             ;
;  salidaRegB[18]   ; clk        ; 5.358 ; 5.358 ; Rise       ; clk             ;
;  salidaRegB[19]   ; clk        ; 4.750 ; 4.750 ; Rise       ; clk             ;
;  salidaRegB[20]   ; clk        ; 5.623 ; 5.623 ; Rise       ; clk             ;
;  salidaRegB[21]   ; clk        ; 5.492 ; 5.492 ; Rise       ; clk             ;
;  salidaRegB[22]   ; clk        ; 4.611 ; 4.611 ; Rise       ; clk             ;
;  salidaRegB[23]   ; clk        ; 5.235 ; 5.235 ; Rise       ; clk             ;
;  salidaRegB[24]   ; clk        ; 4.764 ; 4.764 ; Rise       ; clk             ;
;  salidaRegB[25]   ; clk        ; 5.308 ; 5.308 ; Rise       ; clk             ;
;  salidaRegB[26]   ; clk        ; 4.454 ; 4.454 ; Rise       ; clk             ;
;  salidaRegB[27]   ; clk        ; 4.290 ; 4.290 ; Rise       ; clk             ;
;  salidaRegB[28]   ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  salidaRegB[29]   ; clk        ; 4.490 ; 4.490 ; Rise       ; clk             ;
;  salidaRegB[30]   ; clk        ; 4.842 ; 4.842 ; Rise       ; clk             ;
;  salidaRegB[31]   ; clk        ; 4.621 ; 4.621 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                       ;
+---------------------------------+---------------------------------+----------+----------+--------------+--------------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths     ; FF Paths     ;
+---------------------------------+---------------------------------+----------+----------+--------------+--------------+
; clk                             ; clk                             ; 746      ; 0        ; 0            ; 0            ;
; InstructionReg:IR|sal[0]        ; clk                             ; 33       ; 65       ; 0            ; 0            ;
; uControl:unidadControl|aluOP[0] ; clk                             ; 0        ; 96       ; 0            ; 0            ;
; clk                             ; InstructionReg:IR|sal[0]        ; 3530     ; 0        ; > 2147483647 ; 0            ;
; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0]        ; 32       ; 32       ; > 2147483647 ; > 2147483647 ;
; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0]        ; 1        ; 1        ; 703          ; 671          ;
; clk                             ; uControl:unidadControl|aluOP[0] ; 44471    ; 0        ; > 2147483647 ; 0            ;
; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 683      ; 683      ; > 2147483647 ; > 2147483647 ;
; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0        ; 0        ; 704          ; 672          ;
+---------------------------------+---------------------------------+----------+----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                        ;
+---------------------------------+---------------------------------+----------+----------+--------------+--------------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths     ; FF Paths     ;
+---------------------------------+---------------------------------+----------+----------+--------------+--------------+
; clk                             ; clk                             ; 746      ; 0        ; 0            ; 0            ;
; InstructionReg:IR|sal[0]        ; clk                             ; 33       ; 65       ; 0            ; 0            ;
; uControl:unidadControl|aluOP[0] ; clk                             ; 0        ; 96       ; 0            ; 0            ;
; clk                             ; InstructionReg:IR|sal[0]        ; 3530     ; 0        ; > 2147483647 ; 0            ;
; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0]        ; 32       ; 32       ; > 2147483647 ; > 2147483647 ;
; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0]        ; 1        ; 1        ; 703          ; 671          ;
; clk                             ; uControl:unidadControl|aluOP[0] ; 44471    ; 0        ; > 2147483647 ; 0            ;
; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 683      ; 683      ; > 2147483647 ; > 2147483647 ;
; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0        ; 0        ; 704          ; 672          ;
+---------------------------------+---------------------------------+----------+----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 33    ; 33   ;
; Unconstrained Input Port Paths  ; 73    ; 73   ;
; Unconstrained Output Ports      ; 80    ; 80   ;
; Unconstrained Output Port Paths ; 144   ; 144  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jun 01 09:49:12 2019
Info: Command: quartus_sta prueba3 -c prueba3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 65 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'prueba3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name InstructionReg:IR|sal[0] InstructionReg:IR|sal[0]
    Info (332105): create_clock -period 1.000 -name uControl:unidadControl|aluOP[0] uControl:unidadControl|aluOP[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: aAlu|Mux65~0  from: dataa  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -144.154
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -144.154     -4955.520 uControl:unidadControl|aluOP[0] 
    Info (332119):  -137.617     -4378.696 InstructionReg:IR|sal[0] 
    Info (332119):    -9.988      -817.977 clk 
Info (332146): Worst-case hold slack is -11.190
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.190      -161.059 clk 
    Info (332119):    -9.431      -282.314 InstructionReg:IR|sal[0] 
    Info (332119):    -2.894       -68.814 uControl:unidadControl|aluOP[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064      -481.687 clk 
    Info (332119):     0.500         0.000 InstructionReg:IR|sal[0] 
    Info (332119):     0.500         0.000 uControl:unidadControl|aluOP[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: aAlu|Mux65~0  from: dataa  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -55.875
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -55.875     -1861.097 uControl:unidadControl|aluOP[0] 
    Info (332119):   -53.153     -1690.526 InstructionReg:IR|sal[0] 
    Info (332119):    -3.819      -279.685 clk 
Info (332146): Worst-case hold slack is -4.326
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.326      -130.372 InstructionReg:IR|sal[0] 
    Info (332119):    -4.303       -61.861 clk 
    Info (332119):    -1.604       -41.383 uControl:unidadControl|aluOP[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.880      -422.462 clk 
    Info (332119):     0.500         0.000 InstructionReg:IR|sal[0] 
    Info (332119):     0.500         0.000 uControl:unidadControl|aluOP[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4682 megabytes
    Info: Processing ended: Sat Jun 01 09:49:19 2019
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:06


