## FSM [Moore/Mealy Model] - **중요한 개념**
하나의 상태만을 가지게 되고, 어떠한 Event에 의해 현 State에서 다른 State로 변화. → 이를 전이[Transition]라 함 [IDLE, RUN, DONE] 
- System 및 Data Flow Path의 동작을 제어하는 데 사용되는 Sequential 회로
    - Current state와 Input에 따라서 Next state가 결정
- 현재 상태를 정확하게 명시하고 입력에 의해서 동작을 시키도록 기술
    - Control Logic 쉽게 설계할 수 있음

-----------------------------------------------------------
# Moore/Mealy Model → 상황에 맞게 사용해야함
- **Mealy Machine : 외부 출력 결정 시 입력과 현재 상태 모두에 영향 받음**
    - State와 Input을 보기 때문에 출력 Timing 손해
        - 입력 신호가 조합 경로를 통해 바로 출력에 반영됨
        - 즉, 입력이 클록 사이클 중간에 바뀌면 → 출력도 바로 흔들릴 수 있음
    - F/F을 거치지 않고 나간다면, 즉 Registered Output이 아니면 Noise/Glitch 유발 가능
        - 출력은 입력까지 같이 보기 때문에 응답이 빠르지만
        - 입력 노이즈 때문에 글리치가 생길 수 있음 (특히 출력이 레지스터링되지 않고 직접 연결될 때)

그래서 양방향 handshake 인터페이스 같이 "입력을 보고 바로 반응해야 하는 곳"에 유리
    - input까지 봐야하는 Handshake interface에 유리
- **Moore Machine 외부 출력 결정 시 입력이 개입하지 않음 → 현재 상태만을 보고 출력**
    - Output 입장에서 Timing이 더 좋음
        - 상태는 클록 상승엣지에서만 바뀌니까 → 출력도 클록 이벤트에 맞춰 안정적으로 변함
        - 즉, 출력이 플립플롭(F/F) 거쳐 나온 것처럼 동작 → 타이밍 여유(Slack)가 있음
    - Input을 안보기 때문에 단방향으로 흘러가는 시스템에서 사용할 수 있음

---------------------------------------------------------

## RTL - Register Transfer Level
- 레지스터와 레지스터 사이에서 데이터가 이동(transfer)하고, 그 과정에서 연산(logic operation)이 수행되는 동작을 기술하는 추상화 수준

---------------------------------------------------------
## 동기/비동기 리셋
| 구분     | 비동기 리셋 (Asynchronous Reset) | 동기 리셋 (Synchronous Reset)    |
| ------     | --------------------------- | ---------------------------- |
| 동작 시점  | 클록과 무관하게 리셋 신호 입력 시 즉시 동작   | 클록 엣지에서만 리셋이 활성화됨 (클록 동기화)   |
| 반응 속도  | 시스템을 즉시 초기화 가능              | 다음 클록 사이클까지 대기 후 초기화         |
| 설계 단순성 | 긴급 복구 상황에서 선호됨              | 타이밍이 예측 가능하고 안정성 위험이 적음      |
| 단점     | 타이밍 해저드 및 메타안정성 위험 존재       | 리셋 지연 발생, 다중 클록 도메인 동기화가 복잡함 |

- **메타안정성** : 플리플롭이나 래치가 입력 신호를 정확히 0 또는 1로 결정하지 못하고 애매한 상태에 머무르는 현상
- **타이밍 헤저드** : 입력 신호가 변할 때, 출력이 순간적으로 원하지 않는 값으로 튀는 현상(Glitch)
- 비동기 리셋
    - 전원이 인가되는 순간 회로를 알려진 상태로 초기화 → 시스템 부팅 시 안전성 보장
    - 클럭이 정상 동작 전 리셋 가능 → 전원 공급 초기 단계 중요
    - 대부분 Negedge 사용
- 동기 리셋
    - 클럭 엣지와 리셋 신호의 타이밍 맞춰야함
    - 각 클럭 도메인의 동기화 문제 피할 수 있음
        - 멀티 클럭일 때 생기는 리셋 때문에 생기는 ECO

---------------------------------------------------------
## 비메모리 설계 엔지니어에게 메모리란?
### 만들어진 메모리를 사용
- 적당한 메모리를 선택해서 사용하는 것이 비메모리 설계 엔지니어의 덕목
- F/F 만으로 로직 설계하면 영역 큼. 다른 메모리 소자들도 사용해 직접도 ↑
### 레지스터, 내/외부 메모리
- 레지스터 : F/F
    - 대략적으로 10 Gate → 1bit
    - 40 transister
    - 1 Cycle에 F/F 개수만큼 W/R → Access 하는 순간 W/R
- 내부 메모리 : SRAM [대표적]
    - 6개의 트랜지스터 → 1bit
    - Data width만큼 W/R
        - Access 후 일정 Cycle 후 Data 사용 가능 [보통 1 Cycle]
    - 다양한 메모리가 SRAM에서 파생
    - F/F에 비해 대략적으로 1/10 크기, 추가적으로 더 붙어 사실상 더 큼
- 외부 메모리 : DRAM
    - 외부에 존재하는 고직접 메모리
        - 먼 거리에 있어서 시간이 걸림
    - 1개의 트랜지스터 → 1bit
    - 1 Cycle
    - SRAM에 비해 1/4 정도로 작음

### SRAM과 DRAM의 특별한 Interface
- SRAM : Memory I/F 사용
- DRAM : DDR I/F 사용

### 참고
- 2 Input Nand Gate : 4개의 레지스터
- F/F, SRAM 은  Random Access 해도 Performance Drop 발생 안함
    - DRAM은 Random Access에 물리적인 제약이 있다.
