### **1 块命名规范**

- 一个文件只定义一个module；

- module名应与文件名一致；

- module名用小写英文表示。

### **2 信号命名规范**

- 用小写字母定义wire、reg和input、inout、output信号；

- 用大写字母定义parameter、localparam和宏定义；

- 信号名应反映信号的含义/用途，不建议使用单个字母命名；

- 变量名若含有多个单词，用下划线分开，如ram_addr；
- 时钟信号应使用前缀“clk”，如clk_g
- 复位信号应使用前缀“rst”，如rst_n；
- 低电平有效的信号应使用后缀“_n”，如cs_n；
- 使用降序排列定义向量有效位顺序，最低位为0。

### **3 模块定义规范**

- 模块定义写法

<center><img src="../s1-1.png" width = 300></center>                          

### **4 参数规范**

- 不需在模块实例化时设置的参数，应将其定义为局部参数（localparam）；

- 全局参数建议放在I/O端口前面。

   <center><img src="../s1-2.png" width = 300></center>

 

### **5 模块实例化规范**

- 模块实例应用u_x_x表示（多次例化用序号0、1、2等表示）；

   <center><img src="../s1-3.png" width = 300></center>

 

### **6 通用规范**

- 尽量采用参数化设计；
- 所有的if语句应有与之对应的else；
- case语句应考虑default情况；
- if语句尽量不要嵌套太多；
- 在RTL级代码中不能含有initial结构，也不可对任何信号进行初始化赋值。若需要初始化，应采用复位的方式；
- 尽量不产生未连接的端口；
- 数据位宽要匹配；
- 常量应标注其位宽，如1’b0；
- 不要使用include、wait、forever、repeat、while等语句；
- 如非必要，不使用integer类型；
- 采用同步设计，避免使用异步逻辑（全局信号复位除外）；
- 同步时序逻辑的always块中有且只有一个时钟信号，并且在同一个沿动作（如上升沿）；
- 在时序always块的敏感信号列表中必须都是沿触发，不允许出现电平触发；
- 敏感信号列表中不允许出现表达式；
- 除异步复位之外，敏感信号列表中不允许同时出现posedge和negedge；
- 时序逻辑语句块中使用非阻塞型赋值；
- 建议一个always块只对一个变量赋值；
