# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../ejercicio_fsm.srcs/sources_1/new/det_secuencia.vhd" \
"../../../../ejercicio_fsm.srcs/sim_1/new/deteccion_secuencia_test.vhd" \

# Do not sort compile order
nosort
