## TODO
- 看下 xl 那里 cob 内部的一根开关线算不算 1 格路径长度？如果不算，遇到在同一个 cob 内部变换两次的，需要注意一下中间一次用到的 track 实际上不是信号通路，不能给路径长度 +1 


## 时间安排

tjh：布线测试
ljx：布局测试
yc：GUI

|时间|计划|
|:-:|:-|
|12.4 - 12.11|tjh:<br>把之前一个例子的布线 bug 修完 <br> yc:<br> 做2D 硬件显示功能<br> ljx:<br> 熟悉硬件、代码以及测试文件|
|12.12 - 12.18|tjh:<br> 1. 用 catch2 库写一下 regression test  <br> 2. 原来的代码加一个计算线长的功能 <br> yc:<br> 完成2D硬件显示功能 <br> ljx:<br> 熟悉硬件、代码以及测试文件 |
|12.19 - 12.25|tjh:<br>找一下之前的测例，其中jsy给的有一些测例需要做处理，包括坐标旋转、确定外部 I/O端口位置，然后跑一下 golden 数据<br> yc:<br> 1. 交互查看信息功能 <br>2. 修改寄存器配置<br> 3. 可移动 TopDie <br> ljx:<br> 熟悉硬件、代码以及测试文件|
|12.26 - 1.1|tjh:<br>1. 结合写好的回归测试，继续测其它例子 <br> 2. 约一次讨论，交流代码内容和进展 <br> yc:<br> 做更详细的硬件显示 <br> ljx:<br> 熟悉代码，做布局测试|
|1.2 - 1.8|tjh:<br> 把 jsy 那里纯布线的例子测完+修bug <br> yc:<br> 完成更详细的硬件显示功能，可以对硬件进行扩大显示，展示更多细节 <br>ljx: <br> 补全 test_placer 测试部分，构造 topdie 实例并跑通布局功能|
|1.9 - 1.22|yc:<br> 1. 完善之前的设计，集成到一个大窗体中 <br> 2. 基本的设计流程界面：使用 GUI 导入文件、运行算法、查看结果、输出 bitcell等 <br> tjh\ljx:<br> 用实际的布局未确定的例子做布局布线联调|


****************************************************
过年前出一个整体的框架，包括：
  - 布线在以前的例子下可以布通
  - 完成布局测试
  - 布局布线联调，如果有时间可以再优化一下算法
  - GUI 显示结果（纯显示，不包含点击修改布线的功能）
****************************************************




（下面的先不管）
3月-6月把增量布局布线算法的修改加进去，然后把小的地方修修补补
6月-9月要和硬件联调，所以还要提前了解一下硬件，包括硬件怎么调试，硬件的电路。会有模拟信号（现在全是数字信号）
9月份提供一个可演示的系统，（本来在12月，提前了）
9月份之后还要做分割













