```rust
SynDeclSheet {
    decls: [
        (
            ItemPath(`core::array`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::array),
                },
            ),
        ),
        (
            ItemPath(`core::backend`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::backend),
                },
            ),
        ),
        (
            ItemPath(`core::basic`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::basic),
                },
            ),
        ),
        (
            ItemPath(`core::clone`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::clone),
                },
            ),
        ),
        (
            ItemPath(`core::cmp`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::cmp),
                },
            ),
        ),
        (
            ItemPath(`core::default`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::default),
                },
            ),
        ),
        (
            ItemPath(`core::frontend`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::frontend),
                },
            ),
        ),
        (
            ItemPath(`core::fmt`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::fmt),
                },
            ),
        ),
        (
            ItemPath(`core::logic`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::logic),
                },
            ),
        ),
        (
            ItemPath(`core::marker`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::marker),
                },
            ),
        ),
        (
            ItemPath(`core::mem`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::mem),
                },
            ),
        ),
        (
            ItemPath(`core::num`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::num),
                },
            ),
        ),
        (
            ItemPath(`core::ops`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::ops),
                },
            ),
        ),
        (
            ItemPath(`core::option`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::option),
                },
            ),
        ),
        (
            ItemPath(`core::prelude`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::prelude),
                },
            ),
        ),
        (
            ItemPath(`core::raw_bits`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::raw_bits),
                },
            ),
        ),
        (
            ItemPath(`core::result`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::result),
                },
            ),
        ),
        (
            ItemPath(`core::task`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::task),
                },
            ),
        ),
        (
            ItemPath(`core::vec`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::vec),
                },
            ),
        ),
        (
            ItemPath(`core::slice`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::slice),
                },
            ),
        ),
        (
            ItemPath(`core::str`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::str),
                },
            ),
        ),
        (
            ItemPath(`core::visual`),
            SynDecl::Submodule(
                SubmoduleSynDecl {
                    path: SubmoduleItemPath(`core::visual),
                },
            ),
        ),
    ],
}
```