Fitter report for irig_b
Fri Mar  7 09:08:12 2014
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Mar  7 09:08:12 2014           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; irig_b                                          ;
; Top-level Entity Name              ; irig_b                                          ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16F484C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,148 / 15,408 ( 7 % )                          ;
;     Total combinational functions  ; 1,143 / 15,408 ( 7 % )                          ;
;     Dedicated logic registers      ; 105 / 15,408 ( < 1 % )                          ;
; Total registers                    ; 105                                             ;
; Total pins                         ; 45 / 347 ( 13 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; output   ; Incomplete set of assignments ;
; irq_ou   ; Incomplete set of assignments ;
; enable   ; Incomplete set of assignments ;
; pps      ; Incomplete set of assignments ;
; clk      ; Incomplete set of assignments ;
; hour[3]  ; Incomplete set of assignments ;
; hour[1]  ; Incomplete set of assignments ;
; hour[2]  ; Incomplete set of assignments ;
; hour[4]  ; Incomplete set of assignments ;
; hour[0]  ; Incomplete set of assignments ;
; min[5]   ; Incomplete set of assignments ;
; min[4]   ; Incomplete set of assignments ;
; min[3]   ; Incomplete set of assignments ;
; min[2]   ; Incomplete set of assignments ;
; min[0]   ; Incomplete set of assignments ;
; min[1]   ; Incomplete set of assignments ;
; sec[5]   ; Incomplete set of assignments ;
; sec[4]   ; Incomplete set of assignments ;
; sec[3]   ; Incomplete set of assignments ;
; sec[2]   ; Incomplete set of assignments ;
; sec[1]   ; Incomplete set of assignments ;
; sec[0]   ; Incomplete set of assignments ;
; year[11] ; Incomplete set of assignments ;
; year[10] ; Incomplete set of assignments ;
; year[9]  ; Incomplete set of assignments ;
; year[8]  ; Incomplete set of assignments ;
; year[7]  ; Incomplete set of assignments ;
; year[6]  ; Incomplete set of assignments ;
; year[5]  ; Incomplete set of assignments ;
; year[4]  ; Incomplete set of assignments ;
; year[3]  ; Incomplete set of assignments ;
; year[2]  ; Incomplete set of assignments ;
; day[5]   ; Incomplete set of assignments ;
; day[3]   ; Incomplete set of assignments ;
; day[4]   ; Incomplete set of assignments ;
; day[6]   ; Incomplete set of assignments ;
; day[7]   ; Incomplete set of assignments ;
; day[8]   ; Incomplete set of assignments ;
; day[2]   ; Incomplete set of assignments ;
; year[1]  ; Incomplete set of assignments ;
; year[0]  ; Incomplete set of assignments ;
; day[1]   ; Incomplete set of assignments ;
; day[0]   ; Incomplete set of assignments ;
; update   ; Incomplete set of assignments ;
; reset    ; Incomplete set of assignments ;
+----------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1351 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1351 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1341    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /media/emilio/Datos/Dropbox/Seven/IRIG-B/output_files/irig_b.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,148 / 15,408 ( 7 % ) ;
;     -- Combinational with no register       ; 1043                   ;
;     -- Register only                        ; 5                      ;
;     -- Combinational with a register        ; 100                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 383                    ;
;     -- 3 input functions                    ; 260                    ;
;     -- <=2 input functions                  ; 500                    ;
;     -- Register only                        ; 5                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 800                    ;
;     -- arithmetic mode                      ; 343                    ;
;                                             ;                        ;
; Total registers*                            ; 105 / 17,068 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 105 / 15,408 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 91 / 963 ( 9 % )       ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 45 / 347 ( 13 % )      ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 3                      ;
; M9Ks                                        ; 0 / 56 ( 0 % )         ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 3 / 20 ( 15 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 2% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 6% / 7% / 5%           ;
; Maximum fan-out                             ; 63                     ;
; Highest non-global fan-out                  ; 55                     ;
; Total fan-out                               ; 3585                   ;
; Average fan-out                             ; 2.65                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1148 / 15408 ( 7 % )  ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 1043                  ; 0                              ;
;     -- Register only                        ; 5                     ; 0                              ;
;     -- Combinational with a register        ; 100                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 383                   ; 0                              ;
;     -- 3 input functions                    ; 260                   ; 0                              ;
;     -- <=2 input functions                  ; 500                   ; 0                              ;
;     -- Register only                        ; 5                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 800                   ; 0                              ;
;     -- arithmetic mode                      ; 343                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 105                   ; 0                              ;
;     -- Dedicated logic registers            ; 105 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 91 / 963 ( 9 % )      ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 45                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 3 / 24 ( 12 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 3580                  ; 5                              ;
;     -- Registered Connections               ; 507                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 43                    ; 0                              ;
;     -- Output Ports                         ; 2                     ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk      ; G2    ; 1        ; 0            ; 14           ; 0            ; 37                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; day[0]   ; K19   ; 6        ; 41           ; 18           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; day[1]   ; L16   ; 6        ; 41           ; 17           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; day[2]   ; E12   ; 7        ; 21           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; day[3]   ; H11   ; 8        ; 19           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; day[4]   ; N2    ; 2        ; 0            ; 12           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; day[5]   ; E9    ; 8        ; 11           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; day[6]   ; C10   ; 8        ; 14           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; day[7]   ; G12   ; 7        ; 26           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; day[8]   ; D10   ; 8        ; 16           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; enable   ; F13   ; 7        ; 26           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; hour[0]  ; H12   ; 7        ; 26           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; hour[1]  ; A13   ; 7        ; 21           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; hour[2]  ; E11   ; 7        ; 21           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; hour[3]  ; A8    ; 8        ; 14           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; hour[4]  ; F11   ; 7        ; 21           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; min[0]   ; AA10  ; 3        ; 19           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; min[1]   ; C13   ; 7        ; 23           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; min[2]   ; J15   ; 6        ; 41           ; 19           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; min[3]   ; B14   ; 7        ; 23           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; min[4]   ; J1    ; 1        ; 0            ; 20           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; min[5]   ; H2    ; 1        ; 0            ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; pps      ; A9    ; 8        ; 16           ; 29           ; 28           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; reset    ; D13   ; 7        ; 23           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sec[0]   ; L6    ; 2        ; 0            ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sec[1]   ; AB8   ; 3        ; 16           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sec[2]   ; M2    ; 2        ; 0            ; 13           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sec[3]   ; M6    ; 2        ; 0            ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sec[4]   ; B10   ; 8        ; 16           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sec[5]   ; J2    ; 1        ; 0            ; 20           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; update   ; A14   ; 7        ; 23           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; year[0]  ; J4    ; 1        ; 0            ; 21           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; year[10] ; J3    ; 1        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; year[11] ; B9    ; 8        ; 14           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; year[1]  ; B13   ; 7        ; 21           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; year[2]  ; E13   ; 7        ; 23           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; year[3]  ; E10   ; 8        ; 16           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; year[4]  ; H1    ; 1        ; 0            ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; year[5]  ; G11   ; 8        ; 14           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; year[6]  ; B8    ; 8        ; 14           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; year[7]  ; M3    ; 2        ; 0            ; 12           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; year[8]  ; M1    ; 2        ; 0            ; 13           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; year[9]  ; M4    ; 2        ; 0            ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; irq_ou ; A10   ; 8        ; 16           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output ; K15   ; 6        ; 41           ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; enable                  ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                       ; Use as regular IO        ; min[1]                  ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                       ; Use as regular IO        ; reset                   ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                       ; Use as regular IO        ; update                  ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                      ; Use as regular IO        ; min[3]                  ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                      ; Use as regular IO        ; hour[1]                 ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; year[1]                 ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                      ; Use as regular IO        ; hour[2]                 ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                      ; Use as regular IO        ; hour[4]                 ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                      ; Use as regular IO        ; sec[4]                  ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                      ; Use as regular IO        ; pps                     ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; year[11]                ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO        ; hour[3]                 ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO        ; year[6]                 ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 11 / 33 ( 33 % ) ; 2.5V          ; --           ;
; 2        ; 7 / 48 ( 15 % )  ; 2.5V          ; --           ;
; 3        ; 2 / 46 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 5 / 43 ( 12 % )  ; 2.5V          ; --           ;
; 7        ; 13 / 47 ( 28 % ) ; 2.5V          ; --           ;
; 8        ; 12 / 43 ( 28 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; hour[3]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 328        ; 8        ; pps                                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 326        ; 8        ; irq_ou                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; hour[1]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 312        ; 7        ; update                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; min[0]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; sec[1]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; year[6]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 329        ; 8        ; year[11]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 327        ; 8        ; sec[4]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; year[1]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 313        ; 7        ; min[3]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; day[6]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; min[1]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; day[8]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; reset                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; day[5]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 325        ; 8        ; year[3]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 317        ; 7        ; hour[2]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 316        ; 7        ; day[2]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 311        ; 7        ; year[2]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; hour[4]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; enable                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; year[5]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 305        ; 7        ; day[7]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; year[4]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 25         ; 1        ; min[5]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; day[3]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 304        ; 7        ; hour[0]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; min[4]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 28         ; 1        ; sec[5]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 27         ; 1        ; year[10]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 24         ; 1        ; year[0]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; min[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; output                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; day[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; sec[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; day[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; year[8]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 44         ; 2        ; sec[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 47         ; 2        ; year[7]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 46         ; 2        ; year[9]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; sec[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; day[4]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                      ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+
; |irig_b                                        ; 1148 (3)    ; 105 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 45   ; 0            ; 1043 (0)     ; 5 (1)             ; 100 (2)          ; |irig_b                                                                                                                  ; work         ;
;    |freq_div:divisor|                          ; 88 (88)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 1 (1)             ; 33 (33)          ; |irig_b|freq_div:divisor                                                                                                 ; work         ;
;    |irigb_mod:irig|                            ; 1057 (795)  ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 989 (727)    ; 3 (3)             ; 65 (65)          ; |irig_b|irigb_mod:irig                                                                                                   ; work         ;
;       |lpm_divide:Mod0|                        ; 152 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (0)      ; 0 (0)             ; 0 (0)            ; |irig_b|irigb_mod:irig|lpm_divide:Mod0                                                                                   ; work         ;
;          |lpm_divide_7bm:auto_generated|       ; 152 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (0)      ; 0 (0)             ; 0 (0)            ; |irig_b|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated                                                     ; work         ;
;             |sign_div_unsign_5nh:divider|      ; 152 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (0)      ; 0 (0)             ; 0 (0)            ; |irig_b|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider                         ; work         ;
;                |alt_u_div_l8f:divider|         ; 152 (152)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (152)    ; 0 (0)             ; 0 (0)            ; |irig_b|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider   ; work         ;
;       |lpm_divide:Mod1|                        ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (0)       ; 0 (0)             ; 0 (0)            ; |irig_b|irigb_mod:irig|lpm_divide:Mod1                                                                                   ; work         ;
;          |lpm_divide_7bm:auto_generated|       ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (0)       ; 0 (0)             ; 0 (0)            ; |irig_b|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated                                                     ; work         ;
;             |sign_div_unsign_5nh:divider|      ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (0)       ; 0 (0)             ; 0 (0)            ; |irig_b|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider                         ; work         ;
;                |alt_u_div_l8f:divider|         ; 99 (99)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (99)      ; 0 (0)             ; 0 (0)            ; |irig_b|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider   ; work         ;
;       |lpm_mult:Mult0|                         ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |irig_b|irigb_mod:irig|lpm_mult:Mult0                                                                                    ; work         ;
;          |multcore:mult_core|                  ; 11 (7)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (7)       ; 0 (0)             ; 0 (0)            ; |irig_b|irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core                                                                 ; work         ;
;             |mpar_add:padder|                  ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |irig_b|irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |irig_b|irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_gfh:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |irig_b|irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gfh:auto_generated ; work         ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; output   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; irq_ou   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; enable   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; pps      ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; clk      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; hour[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; hour[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; hour[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; hour[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; hour[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; min[5]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; min[4]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; min[3]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; min[2]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; min[0]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; min[1]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sec[5]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sec[4]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sec[3]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sec[2]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sec[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sec[0]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; year[11] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; year[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; year[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; year[8]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; year[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; year[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; year[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; year[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; year[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; year[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; day[5]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; day[3]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; day[4]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; day[6]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; day[7]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; day[8]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; day[2]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; year[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; year[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; day[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; day[0]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; update   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; reset    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                     ;
+--------------------------------------+-------------------+---------+
; Source Pin / Fanout                  ; Pad To Core Index ; Setting ;
+--------------------------------------+-------------------+---------+
; enable                               ;                   ;         ;
;      - irigb_mod:irig|output         ; 1                 ; 6       ;
; pps                                  ;                   ;         ;
;      - irigb_mod:irig|ctrlclk~0      ; 0                 ; 0       ;
;      - freq_div:divisor|contar~0     ; 0                 ; 0       ;
;      - up~0                          ; 1                 ; 0       ;
;      - rs~0                          ; 1                 ; 0       ;
;      - irigb_mod:irig|hour_s[0]~16   ; 1                 ; 0       ;
;      - irigb_mod:irig|min_s[0]~15    ; 1                 ; 0       ;
;      - irigb_mod:irig|day_s[0]~24    ; 0                 ; 0       ;
;      - freq_div:divisor|pre_pps~0    ; 1                 ; 0       ;
;      - prev_pps~feeder               ; 1                 ; 0       ;
;      - irigb_mod:irig|pre_pps~feeder ; 0                 ; 0       ;
; clk                                  ;                   ;         ;
; hour[3]                              ;                   ;         ;
;      - irigb_mod:irig|hour_s[3]~7    ; 1                 ; 6       ;
; hour[1]                              ;                   ;         ;
;      - irigb_mod:irig|hour_s[1]~9    ; 0                 ; 6       ;
; hour[2]                              ;                   ;         ;
;      - irigb_mod:irig|hour_s[2]~12   ; 0                 ; 6       ;
; hour[4]                              ;                   ;         ;
;      - irigb_mod:irig|hour_s[4]~14   ; 0                 ; 6       ;
; hour[0]                              ;                   ;         ;
;      - irigb_mod:irig|hour_s[0]~15   ; 1                 ; 6       ;
; min[5]                               ;                   ;         ;
;      - irigb_mod:irig|min_s[5]~5     ; 0                 ; 6       ;
; min[4]                               ;                   ;         ;
;      - irigb_mod:irig|min_s[4]~7     ; 0                 ; 6       ;
; min[3]                               ;                   ;         ;
;      - irigb_mod:irig|min_s[3]~9     ; 0                 ; 6       ;
; min[2]                               ;                   ;         ;
;      - irigb_mod:irig|min_s[2]~11    ; 1                 ; 6       ;
; min[0]                               ;                   ;         ;
;      - irigb_mod:irig|min_s[0]~12    ; 0                 ; 6       ;
; min[1]                               ;                   ;         ;
;      - irigb_mod:irig|min_s[1]~13    ; 1                 ; 6       ;
; sec[5]                               ;                   ;         ;
;      - irigb_mod:irig|Add0~13        ; 0                 ; 6       ;
; sec[4]                               ;                   ;         ;
;      - irigb_mod:irig|Add0~11        ; 0                 ; 6       ;
; sec[3]                               ;                   ;         ;
;      - irigb_mod:irig|Add0~9         ; 0                 ; 6       ;
; sec[2]                               ;                   ;         ;
;      - irigb_mod:irig|Add0~7         ; 0                 ; 6       ;
; sec[1]                               ;                   ;         ;
;      - irigb_mod:irig|Add0~5         ; 0                 ; 6       ;
; sec[0]                               ;                   ;         ;
;      - irigb_mod:irig|Add0~3         ; 0                 ; 6       ;
; year[11]                             ;                   ;         ;
;      - irigb_mod:irig|Add5~24        ; 0                 ; 6       ;
; year[10]                             ;                   ;         ;
;      - irigb_mod:irig|Add5~25        ; 0                 ; 6       ;
; year[9]                              ;                   ;         ;
;      - irigb_mod:irig|Add5~26        ; 0                 ; 6       ;
; year[8]                              ;                   ;         ;
;      - irigb_mod:irig|Add5~27        ; 0                 ; 6       ;
; year[7]                              ;                   ;         ;
;      - irigb_mod:irig|Add5~28        ; 1                 ; 6       ;
; year[6]                              ;                   ;         ;
;      - irigb_mod:irig|Add5~29        ; 1                 ; 6       ;
; year[5]                              ;                   ;         ;
;      - irigb_mod:irig|Add5~30        ; 1                 ; 6       ;
; year[4]                              ;                   ;         ;
;      - irigb_mod:irig|Add5~31        ; 1                 ; 6       ;
; year[3]                              ;                   ;         ;
;      - irigb_mod:irig|Add5~32        ; 0                 ; 6       ;
; year[2]                              ;                   ;         ;
;      - irigb_mod:irig|Add5~33        ; 1                 ; 6       ;
; day[5]                               ;                   ;         ;
;      - irigb_mod:irig|day_s[5]~5     ; 1                 ; 6       ;
; day[3]                               ;                   ;         ;
;      - irigb_mod:irig|day_s[3]~8     ; 1                 ; 6       ;
; day[4]                               ;                   ;         ;
;      - irigb_mod:irig|day_s[4]~10    ; 0                 ; 6       ;
; day[6]                               ;                   ;         ;
;      - irigb_mod:irig|day_s[6]~12    ; 1                 ; 6       ;
; day[7]                               ;                   ;         ;
;      - irigb_mod:irig|day_s[7]~14    ; 0                 ; 6       ;
; day[8]                               ;                   ;         ;
;      - irigb_mod:irig|day_s[8]~16    ; 0                 ; 6       ;
; day[2]                               ;                   ;         ;
;      - irigb_mod:irig|day_s[2]~18    ; 1                 ; 6       ;
; year[1]                              ;                   ;         ;
;      - irigb_mod:irig|Add5~34        ; 1                 ; 6       ;
; year[0]                              ;                   ;         ;
;      - irigb_mod:irig|Add5~35        ; 0                 ; 6       ;
; day[1]                               ;                   ;         ;
;      - irigb_mod:irig|day_s[1]~20    ; 0                 ; 6       ;
; day[0]                               ;                   ;         ;
;      - irigb_mod:irig|day_s[0]~22    ; 1                 ; 6       ;
; update                               ;                   ;         ;
;      - up~0                          ; 1                 ; 6       ;
; reset                                ;                   ;         ;
;      - rs~0                          ; 1                 ; 6       ;
+--------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                        ;
+-----------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; clk                         ; PIN_G2             ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                         ; PIN_G2             ; 35      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; freq_div:divisor|clk_ou     ; FF_X15_Y23_N31     ; 6       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; freq_div:divisor|clk_ou     ; FF_X15_Y23_N31     ; 63      ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; irigb_mod:irig|Equal6~1     ; LCCOMB_X26_Y18_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; irigb_mod:irig|ctrlclk~0    ; LCCOMB_X21_Y18_N26 ; 19      ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; irigb_mod:irig|ctrlcon~3    ; LCCOMB_X24_Y18_N30 ; 55      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; irigb_mod:irig|day_s[0]~24  ; LCCOMB_X22_Y16_N30 ; 9       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; irigb_mod:irig|hour_s[0]~16 ; LCCOMB_X21_Y17_N18 ; 5       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; irigb_mod:irig|min_s[0]~15  ; LCCOMB_X21_Y17_N12 ; 6       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; irigb_mod:irig|output~44    ; LCCOMB_X22_Y18_N4  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; irigb_mod:irig|year_s[8]~25 ; LCCOMB_X21_Y17_N26 ; 12      ; Latch enable               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
+-----------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                             ;
+-----------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                        ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                         ; PIN_G2             ; 35      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; freq_div:divisor|clk_ou     ; FF_X15_Y23_N31     ; 63      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; irigb_mod:irig|year_s[8]~25 ; LCCOMB_X21_Y17_N26 ; 12      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
+-----------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                        ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+
; irigb_mod:irig|ctrlcon~3                                                                                                                    ; 55      ;
; up                                                                                                                                          ; 49      ;
; irigb_mod:irig|tmp[2]                                                                                                                       ; 43      ;
; rs                                                                                                                                          ; 41      ;
; irigb_mod:irig|cnt[0]                                                                                                                       ; 34      ;
; freq_div:divisor|contar~0                                                                                                                   ; 33      ;
; irigb_mod:irig|tmp[3]                                                                                                                       ; 32      ;
; irigb_mod:irig|tmp[1]                                                                                                                       ; 30      ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[10]~12  ; 29      ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[10]~16  ; 29      ;
; irigb_mod:irig|cnt[2]                                                                                                                       ; 26      ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[9]~14   ; 26      ;
; irigb_mod:irig|cnt[1]                                                                                                                       ; 25      ;
; irigb_mod:irig|tmp[0]                                                                                                                       ; 24      ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[11]~14 ; 23      ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[9]~10   ; 23      ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[11]~18 ; 23      ;
; irigb_mod:irig|cnt[3]                                                                                                                       ; 22      ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_7_result_int[8]~12   ; 22      ;
; irigb_mod:irig|cnt[4]                                                                                                                       ; 21      ;
; irigb_mod:irig|ctrlclk~0                                                                                                                    ; 19      ;
; irigb_mod:irig|hour_s[1]                                                                                                                    ; 18      ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_6_result_int[7]~10   ; 17      ;
; irigb_mod:irig|min_s[2]                                                                                                                     ; 16      ;
; irigb_mod:irig|hour_s[0]                                                                                                                    ; 15      ;
; irigb_mod:irig|hour_s[2]                                                                                                                    ; 15      ;
; irigb_mod:irig|cnt[5]                                                                                                                       ; 15      ;
; irigb_mod:irig|min_s[4]                                                                                                                     ; 14      ;
; irigb_mod:irig|hour_s[3]                                                                                                                    ; 14      ;
; irigb_mod:irig|sec_s[2]                                                                                                                     ; 13      ;
; irigb_mod:irig|min_s[5]                                                                                                                     ; 13      ;
; irigb_mod:irig|LessThan36~2                                                                                                                 ; 13      ;
; irigb_mod:irig|min_s[1]                                                                                                                     ; 12      ;
; irigb_mod:irig|min_s[0]                                                                                                                     ; 12      ;
; irigb_mod:irig|min_s[3]                                                                                                                     ; 12      ;
; irigb_mod:irig|hour_s[4]                                                                                                                    ; 12      ;
; irigb_mod:irig|Mux1~6                                                                                                                       ; 12      ;
; irigb_mod:irig|cnt[6]                                                                                                                       ; 12      ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[12]~20 ; 12      ;
; irigb_mod:irig|LessThan21~1                                                                                                                 ; 11      ;
; irigb_mod:irig|LessThan33~1                                                                                                                 ; 11      ;
; pps~input                                                                                                                                   ; 10      ;
; irigb_mod:irig|year_s[3]                                                                                                                    ; 10      ;
; irigb_mod:irig|year_s[4]                                                                                                                    ; 10      ;
; irigb_mod:irig|year_s[5]                                                                                                                    ; 10      ;
; irigb_mod:irig|year_s[6]                                                                                                                    ; 10      ;
; irigb_mod:irig|sec_s[3]                                                                                                                     ; 10      ;
; irigb_mod:irig|sec_s[4]                                                                                                                     ; 10      ;
; irigb_mod:irig|LessThan37~4                                                                                                                 ; 10      ;
; irigb_mod:irig|aux~59                                                                                                                       ; 10      ;
; irigb_mod:irig|LessThan15~2                                                                                                                 ; 10      ;
; irigb_mod:irig|LessThan14~1                                                                                                                 ; 10      ;
; irigb_mod:irig|LessThan35~2                                                                                                                 ; 10      ;
; irigb_mod:irig|LessThan32~2                                                                                                                 ; 10      ;
; irigb_mod:irig|year_s[1]                                                                                                                    ; 9       ;
; irigb_mod:irig|sec_s[1]                                                                                                                     ; 9       ;
; irigb_mod:irig|sec_s[5]                                                                                                                     ; 9       ;
; irigb_mod:irig|day_s[0]~24                                                                                                                  ; 9       ;
; irigb_mod:irig|LessThan13~1                                                                                                                 ; 9       ;
; irigb_mod:irig|LessThan22~2                                                                                                                 ; 9       ;
; irigb_mod:irig|LessThan20~1                                                                                                                 ; 9       ;
; irigb_mod:irig|LessThan38~2                                                                                                                 ; 9       ;
; irigb_mod:irig|LessThan34~4                                                                                                                 ; 9       ;
; irigb_mod:irig|LessThan44~2                                                                                                                 ; 9       ;
; irigb_mod:irig|year_s[2]                                                                                                                    ; 8       ;
; irigb_mod:irig|year_s[7]                                                                                                                    ; 8       ;
; irigb_mod:irig|year_s[8]                                                                                                                    ; 8       ;
; irigb_mod:irig|year_s[9]                                                                                                                    ; 8       ;
; irigb_mod:irig|year_s[10]                                                                                                                   ; 8       ;
; irigb_mod:irig|year_s[11]                                                                                                                   ; 8       ;
; irigb_mod:irig|sec_s[0]                                                                                                                     ; 8       ;
; irigb_mod:irig|LessThan44~6                                                                                                                 ; 8       ;
; irigb_mod:irig|LessThan46~1                                                                                                                 ; 8       ;
; irigb_mod:irig|LessThan46~0                                                                                                                 ; 8       ;
; irigb_mod:irig|LessThan31~1                                                                                                                 ; 8       ;
; irigb_mod:irig|day_s[4]~6                                                                                                                   ; 7       ;
; irigb_mod:irig|LessThan46~2                                                                                                                 ; 7       ;
; irigb_mod:irig|aux~17                                                                                                                       ; 7       ;
; irigb_mod:irig|Equal6~1                                                                                                                     ; 7       ;
; irigb_mod:irig|min_s[0]~15                                                                                                                  ; 6       ;
; irigb_mod:irig|LessThan45~4                                                                                                                 ; 6       ;
; irigb_mod:irig|LessThan45~0                                                                                                                 ; 6       ;
; irigb_mod:irig|LessThan44~4                                                                                                                 ; 6       ;
; irigb_mod:irig|LessThan43~3                                                                                                                 ; 6       ;
; irigb_mod:irig|LessThan43~2                                                                                                                 ; 6       ;
; irigb_mod:irig|LessThan42~3                                                                                                                 ; 6       ;
; irigb_mod:irig|LessThan43~0                                                                                                                 ; 6       ;
; irigb_mod:irig|Equal6~0                                                                                                                     ; 6       ;
; irigb_mod:irig|day_s[1]                                                                                                                     ; 5       ;
; irigb_mod:irig|day_s[2]                                                                                                                     ; 5       ;
; irigb_mod:irig|day_s[8]                                                                                                                     ; 5       ;
; irigb_mod:irig|day_s[7]                                                                                                                     ; 5       ;
; irigb_mod:irig|day_s[6]                                                                                                                     ; 5       ;
; irigb_mod:irig|day_s[4]                                                                                                                     ; 5       ;
; irigb_mod:irig|day_s[3]                                                                                                                     ; 5       ;
; irigb_mod:irig|day_s[5]                                                                                                                     ; 5       ;
; irigb_mod:irig|hour_s[0]~16                                                                                                                 ; 5       ;
; irigb_mod:irig|LessThan41~6                                                                                                                 ; 5       ;
; irigb_mod:irig|aux~50                                                                                                                       ; 5       ;
; irigb_mod:irig|aux~39                                                                                                                       ; 5       ;
; irigb_mod:irig|LessThan45~2                                                                                                                 ; 5       ;
; irigb_mod:irig|LessThan42~1                                                                                                                 ; 5       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[138]~173            ; 5       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[136]~172            ; 5       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[137]~171            ; 5       ;
; freq_div:divisor|clk_ou                                                                                                                     ; 5       ;
; irigb_mod:irig|year_s[0]                                                                                                                    ; 4       ;
; irigb_mod:irig|Add0~25                                                                                                                      ; 4       ;
; irigb_mod:irig|aux~52                                                                                                                       ; 4       ;
; irigb_mod:irig|aux~51                                                                                                                       ; 4       ;
; irigb_mod:irig|aux~41                                                                                                                       ; 4       ;
; irigb_mod:irig|aux~40                                                                                                                       ; 4       ;
; irigb_mod:irig|aux~34                                                                                                                       ; 4       ;
; irigb_mod:irig|aux~33                                                                                                                       ; 4       ;
; irigb_mod:irig|aux~22                                                                                                                       ; 4       ;
; irigb_mod:irig|aux~21                                                                                                                       ; 4       ;
; irigb_mod:irig|LessThan42~0                                                                                                                 ; 4       ;
; irigb_mod:irig|aux~1                                                                                                                        ; 4       ;
; irigb_mod:irig|aux~0                                                                                                                        ; 4       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[135]~177            ; 4       ;
; irigb_mod:irig|LessThan41~5                                                                                                                 ; 4       ;
; irigb_mod:irig|Add8~2                                                                                                                       ; 4       ;
; irigb_mod:irig|Add8~0                                                                                                                       ; 4       ;
; irigb_mod:irig|pre_pps                                                                                                                      ; 4       ;
; irigb_mod:irig|ctrlout~15                                                                                                                   ; 4       ;
; irigb_mod:irig|Mux1~4                                                                                                                       ; 4       ;
; irigb_mod:irig|Add14~12                                                                                                                     ; 4       ;
; irigb_mod:irig|Add20~12                                                                                                                     ; 4       ;
; irigb_mod:irig|Add9~14                                                                                                                      ; 4       ;
; irigb_mod:irig|day_s[0]                                                                                                                     ; 3       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[122]~209            ; 3       ;
; irigb_mod:irig|min_s[2]~14                                                                                                                  ; 3       ;
; irigb_mod:irig|day_s[0]~4                                                                                                                   ; 3       ;
; irigb_mod:irig|year_s[8]~0                                                                                                                  ; 3       ;
; irigb_mod:irig|Add2~0                                                                                                                       ; 3       ;
; irigb_mod:irig|Add1~0                                                                                                                       ; 3       ;
; irigb_mod:irig|aux~62                                                                                                                       ; 3       ;
; irigb_mod:irig|aux~61                                                                                                                       ; 3       ;
; irigb_mod:irig|Add27~18                                                                                                                     ; 3       ;
; irigb_mod:irig|LessThan16~3                                                                                                                 ; 3       ;
; irigb_mod:irig|LessThan13~0                                                                                                                 ; 3       ;
; irigb_mod:irig|aux~49                                                                                                                       ; 3       ;
; irigb_mod:irig|LessThan23~2                                                                                                                 ; 3       ;
; irigb_mod:irig|aux~46                                                                                                                       ; 3       ;
; irigb_mod:irig|aux~44                                                                                                                       ; 3       ;
; irigb_mod:irig|LessThan20~0                                                                                                                 ; 3       ;
; irigb_mod:irig|Add35~14                                                                                                                     ; 3       ;
; irigb_mod:irig|aux~29                                                                                                                       ; 3       ;
; irigb_mod:irig|aux~27                                                                                                                       ; 3       ;
; irigb_mod:irig|aux~25                                                                                                                       ; 3       ;
; irigb_mod:irig|aux~24                                                                                                                       ; 3       ;
; irigb_mod:irig|aux~23                                                                                                                       ; 3       ;
; irigb_mod:irig|aux~20                                                                                                                       ; 3       ;
; irigb_mod:irig|LessThan46~3                                                                                                                 ; 3       ;
; irigb_mod:irig|aux~18                                                                                                                       ; 3       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[133]~181            ; 3       ;
; irigb_mod:irig|aux~14                                                                                                                       ; 3       ;
; irigb_mod:irig|aux~13                                                                                                                       ; 3       ;
; irigb_mod:irig|aux~10                                                                                                                       ; 3       ;
; irigb_mod:irig|aux~9                                                                                                                        ; 3       ;
; irigb_mod:irig|aux~8                                                                                                                        ; 3       ;
; irigb_mod:irig|aux~7                                                                                                                        ; 3       ;
; irigb_mod:irig|aux~4                                                                                                                        ; 3       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[134]~178            ; 3       ;
; irigb_mod:irig|aux~3                                                                                                                        ; 3       ;
; irigb_mod:irig|aux~2                                                                                                                        ; 3       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[139]~176            ; 3       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[140]~175            ; 3       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[141]~174            ; 3       ;
; irigb_mod:irig|LessThan41~4                                                                                                                 ; 3       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[121]~164            ; 3       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[121]~161            ; 3       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[122]~160            ; 3       ;
; irigb_mod:irig|Equal17~2                                                                                                                    ; 3       ;
; irigb_mod:irig|Equal17~0                                                                                                                    ; 3       ;
; irigb_mod:irig|Mux1~29                                                                                                                      ; 3       ;
; irigb_mod:irig|ctrlout~18                                                                                                                   ; 3       ;
; irigb_mod:irig|Add4~16                                                                                                                      ; 3       ;
; irigb_mod:irig|Add15~10                                                                                                                     ; 3       ;
; irigb_mod:irig|Add21~10                                                                                                                     ; 3       ;
; irigb_mod:irig|Add41~14                                                                                                                     ; 3       ;
; irigb_mod:irig|Add41~12                                                                                                                     ; 3       ;
; irigb_mod:irig|Add40~14                                                                                                                     ; 3       ;
; irigb_mod:irig|Add40~12                                                                                                                     ; 3       ;
; irigb_mod:irig|Add40~10                                                                                                                     ; 3       ;
; irigb_mod:irig|Add40~8                                                                                                                      ; 3       ;
; clk~input                                                                                                                                   ; 2       ;
; irigb_mod:irig|output                                                                                                                       ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[111]~210            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[122]~141            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[123]~140            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[124]~139            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[125]~138            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[113]~137            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[114]~136            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[115]~135            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[116]~134            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[117]~133            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[110]~208            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[99]~206             ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[87]~205             ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[88]~204             ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[89]~203             ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[90]~202             ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[91]~201             ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[130]~132            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[129]~131            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[126]~130            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[127]~129            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[128]~128            ; 2       ;
; irigb_mod:irig|LessThan16~4                                                                                                                 ; 2       ;
; irigb_mod:irig|LessThan39~4                                                                                                                 ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[125]~200            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[126]~199            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[127]~198            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[128]~197            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[129]~196            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[130]~195            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[123]~194            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[124]~193            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[112]~192            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[113]~191            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[114]~190            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[115]~189            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[116]~188            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[117]~187            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[100]~186            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[101]~185            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[102]~184            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[103]~183            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[104]~182            ; 2       ;
; prev_pps                                                                                                                                    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[121]~125            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[121]~122            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[122]~121            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[130]~116            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[129]~115            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[126]~107            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[127]~106            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[128]~105            ; 2       ;
; irigb_mod:irig|year_s[8]~1                                                                                                                  ; 2       ;
; irigb_mod:irig|Add1~1                                                                                                                       ; 2       ;
; irigb_mod:irig|Add2~1                                                                                                                       ; 2       ;
; irigb_mod:irig|hour_s[0]~8                                                                                                                  ; 2       ;
; irigb_mod:irig|Add3~0                                                                                                                       ; 2       ;
; irigb_mod:irig|hour_s[4]~5                                                                                                                  ; 2       ;
; freq_div:divisor|cnt[3]                                                                                                                     ; 2       ;
; freq_div:divisor|cnt[2]                                                                                                                     ; 2       ;
; freq_div:divisor|cnt[1]                                                                                                                     ; 2       ;
; freq_div:divisor|cnt[0]                                                                                                                     ; 2       ;
; freq_div:divisor|cnt[7]                                                                                                                     ; 2       ;
; freq_div:divisor|cnt[6]                                                                                                                     ; 2       ;
; freq_div:divisor|cnt[5]                                                                                                                     ; 2       ;
; freq_div:divisor|cnt[4]                                                                                                                     ; 2       ;
; freq_div:divisor|cnt[11]                                                                                                                    ; 2       ;
; freq_div:divisor|cnt[10]                                                                                                                    ; 2       ;
; freq_div:divisor|cnt[9]                                                                                                                     ; 2       ;
; freq_div:divisor|cnt[8]                                                                                                                     ; 2       ;
; freq_div:divisor|cnt[15]                                                                                                                    ; 2       ;
; freq_div:divisor|cnt[14]                                                                                                                    ; 2       ;
; freq_div:divisor|cnt[13]                                                                                                                    ; 2       ;
; freq_div:divisor|cnt[12]                                                                                                                    ; 2       ;
; freq_div:divisor|cnt[19]                                                                                                                    ; 2       ;
; freq_div:divisor|cnt[18]                                                                                                                    ; 2       ;
; freq_div:divisor|cnt[17]                                                                                                                    ; 2       ;
; freq_div:divisor|cnt[16]                                                                                                                    ; 2       ;
; freq_div:divisor|cnt[23]                                                                                                                    ; 2       ;
; freq_div:divisor|cnt[22]                                                                                                                    ; 2       ;
; freq_div:divisor|cnt[21]                                                                                                                    ; 2       ;
; freq_div:divisor|cnt[20]                                                                                                                    ; 2       ;
; freq_div:divisor|cnt[27]                                                                                                                    ; 2       ;
; freq_div:divisor|cnt[26]                                                                                                                    ; 2       ;
; freq_div:divisor|cnt[25]                                                                                                                    ; 2       ;
; freq_div:divisor|cnt[24]                                                                                                                    ; 2       ;
; freq_div:divisor|cnt[31]                                                                                                                    ; 2       ;
; freq_div:divisor|cnt[30]                                                                                                                    ; 2       ;
; freq_div:divisor|cnt[29]                                                                                                                    ; 2       ;
; freq_div:divisor|cnt[28]                                                                                                                    ; 2       ;
; irigb_mod:irig|LessThan29~2                                                                                                                 ; 2       ;
; irigb_mod:irig|Add27~19                                                                                                                     ; 2       ;
; irigb_mod:irig|Add27~15                                                                                                                     ; 2       ;
; irigb_mod:irig|Add27~12                                                                                                                     ; 2       ;
; irigb_mod:irig|Add27~9                                                                                                                      ; 2       ;
; irigb_mod:irig|Add27~6                                                                                                                      ; 2       ;
; irigb_mod:irig|Add16~19                                                                                                                     ; 2       ;
; irigb_mod:irig|aux~58                                                                                                                       ; 2       ;
; irigb_mod:irig|Add16~18                                                                                                                     ; 2       ;
; irigb_mod:irig|Add16~17                                                                                                                     ; 2       ;
; irigb_mod:irig|Add16~16                                                                                                                     ; 2       ;
; irigb_mod:irig|Add16~13                                                                                                                     ; 2       ;
; irigb_mod:irig|Add16~10                                                                                                                     ; 2       ;
; irigb_mod:irig|aux~57                                                                                                                       ; 2       ;
; irigb_mod:irig|aux~56                                                                                                                       ; 2       ;
; irigb_mod:irig|aux~55                                                                                                                       ; 2       ;
; irigb_mod:irig|aux~54                                                                                                                       ; 2       ;
; irigb_mod:irig|aux~53                                                                                                                       ; 2       ;
; irigb_mod:irig|LessThan23~1                                                                                                                 ; 2       ;
; irigb_mod:irig|Add22~24                                                                                                                     ; 2       ;
; irigb_mod:irig|Add22~21                                                                                                                     ; 2       ;
; irigb_mod:irig|aux~48                                                                                                                       ; 2       ;
; irigb_mod:irig|Add22~20                                                                                                                     ; 2       ;
; irigb_mod:irig|Add22~19                                                                                                                     ; 2       ;
; irigb_mod:irig|Add22~18                                                                                                                     ; 2       ;
; irigb_mod:irig|Add22~15                                                                                                                     ; 2       ;
; irigb_mod:irig|Add22~12                                                                                                                     ; 2       ;
; irigb_mod:irig|LessThan39~3                                                                                                                 ; 2       ;
; irigb_mod:irig|aux~47                                                                                                                       ; 2       ;
; irigb_mod:irig|Add36~27                                                                                                                     ; 2       ;
; irigb_mod:irig|Add36~26                                                                                                                     ; 2       ;
; irigb_mod:irig|Add36~25                                                                                                                     ; 2       ;
; irigb_mod:irig|Add36~23                                                                                                                     ; 2       ;
; irigb_mod:irig|Add36~22                                                                                                                     ; 2       ;
; irigb_mod:irig|Add36~21                                                                                                                     ; 2       ;
; irigb_mod:irig|Add36~20                                                                                                                     ; 2       ;
; irigb_mod:irig|LessThan22~1                                                                                                                 ; 2       ;
; irigb_mod:irig|aux~45                                                                                                                       ; 2       ;
; irigb_mod:irig|aux~43                                                                                                                       ; 2       ;
; irigb_mod:irig|aux~42                                                                                                                       ; 2       ;
; irigb_mod:irig|aux~38                                                                                                                       ; 2       ;
; irigb_mod:irig|LessThan38~1                                                                                                                 ; 2       ;
; irigb_mod:irig|LessThan38~0                                                                                                                 ; 2       ;
; irigb_mod:irig|aux~32                                                                                                                       ; 2       ;
; irigb_mod:irig|aux~30                                                                                                                       ; 2       ;
; irigb_mod:irig|aux~28                                                                                                                       ; 2       ;
; irigb_mod:irig|LessThan47~2                                                                                                                 ; 2       ;
; irigb_mod:irig|LessThan47~1                                                                                                                 ; 2       ;
; irigb_mod:irig|Add43~18                                                                                                                     ; 2       ;
; irigb_mod:irig|aux~19                                                                                                                       ; 2       ;
; irigb_mod:irig|Add43~17                                                                                                                     ; 2       ;
; irigb_mod:irig|Add43~16                                                                                                                     ; 2       ;
; irigb_mod:irig|Add43~13                                                                                                                     ; 2       ;
; irigb_mod:irig|Add43~10                                                                                                                     ; 2       ;
; irigb_mod:irig|Add42~9                                                                                                                      ; 2       ;
; irigb_mod:irig|LessThan45~1                                                                                                                 ; 2       ;
; irigb_mod:irig|aux~12                                                                                                                       ; 2       ;
; irigb_mod:irig|aux~11                                                                                                                       ; 2       ;
; irigb_mod:irig|aux~6                                                                                                                        ; 2       ;
; irigb_mod:irig|LessThan31~0                                                                                                                 ; 2       ;
; irigb_mod:irig|aux~5                                                                                                                        ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[125]~170            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[126]~169            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[127]~168            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[128]~167            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[123]~159            ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[124]~158            ; 2       ;
; irigb_mod:irig|Add8~7                                                                                                                       ; 2       ;
; irigb_mod:irig|Add8~1                                                                                                                       ; 2       ;
; irigb_mod:irig|output~40                                                                                                                    ; 2       ;
; irigb_mod:irig|Mux1~22                                                                                                                      ; 2       ;
; irigb_mod:irig|ctrlout~23                                                                                                                   ; 2       ;
; irigb_mod:irig|ctrlout~20                                                                                                                   ; 2       ;
; irigb_mod:irig|ctrlcon~0                                                                                                                    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[1]~18   ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[12]~16 ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[3]~16  ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[2]~16   ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[5]~2   ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[4]~0   ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[3]~14   ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[9]~10   ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[8]~8    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[7]~6    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[6]~4    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[5]~2    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[4]~0    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[8]~8    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[7]~6    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[6]~4    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[5]~2    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[4]~0    ; 2       ;
; irigb_mod:irig|Add4~14                                                                                                                      ; 2       ;
; irigb_mod:irig|Add4~12                                                                                                                      ; 2       ;
; irigb_mod:irig|Add4~10                                                                                                                      ; 2       ;
; irigb_mod:irig|Add4~8                                                                                                                       ; 2       ;
; irigb_mod:irig|Add4~6                                                                                                                       ; 2       ;
; irigb_mod:irig|Add4~4                                                                                                                       ; 2       ;
; irigb_mod:irig|Add4~2                                                                                                                       ; 2       ;
; irigb_mod:irig|Add4~0                                                                                                                       ; 2       ;
; freq_div:divisor|Add0~62                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~60                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~58                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~56                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~54                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~52                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~50                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~48                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~46                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~44                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~42                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~40                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~38                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~36                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~34                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~32                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~30                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~28                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~26                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~24                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~22                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~20                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~18                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~16                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~14                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~12                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~10                                                                                                                    ; 2       ;
; freq_div:divisor|Add0~8                                                                                                                     ; 2       ;
; freq_div:divisor|Add0~6                                                                                                                     ; 2       ;
; freq_div:divisor|Add0~4                                                                                                                     ; 2       ;
; freq_div:divisor|Add0~2                                                                                                                     ; 2       ;
; freq_div:divisor|Add0~0                                                                                                                     ; 2       ;
; irigb_mod:irig|Add27~2                                                                                                                      ; 2       ;
; irigb_mod:irig|Add16~20                                                                                                                     ; 2       ;
; irigb_mod:irig|Add16~0                                                                                                                      ; 2       ;
; irigb_mod:irig|Add15~12                                                                                                                     ; 2       ;
; irigb_mod:irig|Add15~8                                                                                                                      ; 2       ;
; irigb_mod:irig|Add15~6                                                                                                                      ; 2       ;
; irigb_mod:irig|Add15~4                                                                                                                      ; 2       ;
; irigb_mod:irig|Add14~8                                                                                                                      ; 2       ;
; irigb_mod:irig|Add14~6                                                                                                                      ; 2       ;
; irigb_mod:irig|Add22~22                                                                                                                     ; 2       ;
; irigb_mod:irig|Add36~10                                                                                                                     ; 2       ;
; irigb_mod:irig|Add21~12                                                                                                                     ; 2       ;
; irigb_mod:irig|Add21~8                                                                                                                      ; 2       ;
; irigb_mod:irig|Add21~6                                                                                                                      ; 2       ;
; irigb_mod:irig|Add21~4                                                                                                                      ; 2       ;
; irigb_mod:irig|Add20~8                                                                                                                      ; 2       ;
; irigb_mod:irig|Add21~0                                                                                                                      ; 2       ;
; irigb_mod:irig|Add20~6                                                                                                                      ; 2       ;
; irigb_mod:irig|Add35~12                                                                                                                     ; 2       ;
; irigb_mod:irig|Add35~10                                                                                                                     ; 2       ;
; irigb_mod:irig|Add35~8                                                                                                                      ; 2       ;
; irigb_mod:irig|Add35~6                                                                                                                      ; 2       ;
; irigb_mod:irig|Add35~2                                                                                                                      ; 2       ;
; irigb_mod:irig|Add35~0                                                                                                                      ; 2       ;
; irigb_mod:irig|Add34~16                                                                                                                     ; 2       ;
; irigb_mod:irig|Add34~14                                                                                                                     ; 2       ;
; irigb_mod:irig|Add34~12                                                                                                                     ; 2       ;
; irigb_mod:irig|Add34~10                                                                                                                     ; 2       ;
; irigb_mod:irig|Add33~14                                                                                                                     ; 2       ;
; irigb_mod:irig|Add33~12                                                                                                                     ; 2       ;
; irigb_mod:irig|Add33~10                                                                                                                     ; 2       ;
; irigb_mod:irig|Add33~8                                                                                                                      ; 2       ;
; irigb_mod:irig|Add34~8                                                                                                                      ; 2       ;
; irigb_mod:irig|Add34~6                                                                                                                      ; 2       ;
; irigb_mod:irig|Add34~4                                                                                                                      ; 2       ;
; irigb_mod:irig|Add34~2                                                                                                                      ; 2       ;
; irigb_mod:irig|Add33~6                                                                                                                      ; 2       ;
; irigb_mod:irig|Add32~12                                                                                                                     ; 2       ;
; irigb_mod:irig|Add32~10                                                                                                                     ; 2       ;
; irigb_mod:irig|Add32~8                                                                                                                      ; 2       ;
; irigb_mod:irig|Add32~6                                                                                                                      ; 2       ;
; irigb_mod:irig|Add31~10                                                                                                                     ; 2       ;
; irigb_mod:irig|Add31~8                                                                                                                      ; 2       ;
; irigb_mod:irig|Add31~6                                                                                                                      ; 2       ;
; irigb_mod:irig|Add31~4                                                                                                                      ; 2       ;
; irigb_mod:irig|Add31~0                                                                                                                      ; 2       ;
; irigb_mod:irig|Add30~14                                                                                                                     ; 2       ;
; irigb_mod:irig|Add30~12                                                                                                                     ; 2       ;
; irigb_mod:irig|Add30~10                                                                                                                     ; 2       ;
; irigb_mod:irig|Add43~19                                                                                                                     ; 2       ;
; irigb_mod:irig|Add42~16                                                                                                                     ; 2       ;
; irigb_mod:irig|Add42~14                                                                                                                     ; 2       ;
; irigb_mod:irig|Add42~12                                                                                                                     ; 2       ;
; irigb_mod:irig|Add43~4                                                                                                                      ; 2       ;
; irigb_mod:irig|Add43~2                                                                                                                      ; 2       ;
; irigb_mod:irig|Add41~16                                                                                                                     ; 2       ;
; irigb_mod:irig|Add42~6                                                                                                                      ; 2       ;
; irigb_mod:irig|Add42~4                                                                                                                      ; 2       ;
; irigb_mod:irig|Add42~2                                                                                                                      ; 2       ;
; irigb_mod:irig|Add42~0                                                                                                                      ; 2       ;
; irigb_mod:irig|Add41~10                                                                                                                     ; 2       ;
; irigb_mod:irig|Add41~8                                                                                                                      ; 2       ;
; irigb_mod:irig|Add41~6                                                                                                                      ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[1]~22  ; 2       ;
; irigb_mod:irig|Add40~6                                                                                                                      ; 2       ;
; irigb_mod:irig|Add29~12                                                                                                                     ; 2       ;
; irigb_mod:irig|Add29~10                                                                                                                     ; 2       ;
; irigb_mod:irig|Add39~12                                                                                                                     ; 2       ;
; irigb_mod:irig|Add39~10                                                                                                                     ; 2       ;
; irigb_mod:irig|Add39~8                                                                                                                      ; 2       ;
; irigb_mod:irig|Add39~6                                                                                                                      ; 2       ;
; irigb_mod:irig|Add38~10                                                                                                                     ; 2       ;
; irigb_mod:irig|Add38~8                                                                                                                      ; 2       ;
; irigb_mod:irig|Add38~6                                                                                                                      ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[3]~2   ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[2]~0   ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[10]~16 ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[9]~14  ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[1]~18   ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[9]~14   ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[8]~12   ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[7]~10   ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[6]~8    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[5]~6    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[4]~4    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[3]~2    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[2]~0    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[1]~16   ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[8]~12   ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[7]~10   ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[6]~8    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[5]~6    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[4]~4    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[3]~2    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[2]~0    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_7_result_int[7]~10   ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_7_result_int[6]~8    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_7_result_int[5]~6    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_7_result_int[4]~4    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_7_result_int[3]~2    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_7_result_int[2]~0    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_6_result_int[6]~8    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_6_result_int[5]~6    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_6_result_int[4]~4    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_6_result_int[3]~2    ; 2       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_6_result_int[2]~0    ; 2       ;
; irigb_mod:irig|irq_ou~feeder                                                                                                                ; 1       ;
; reset~input                                                                                                                                 ; 1       ;
; update~input                                                                                                                                ; 1       ;
; day[0]~input                                                                                                                                ; 1       ;
; day[1]~input                                                                                                                                ; 1       ;
; year[0]~input                                                                                                                               ; 1       ;
; year[1]~input                                                                                                                               ; 1       ;
; day[2]~input                                                                                                                                ; 1       ;
; day[8]~input                                                                                                                                ; 1       ;
; day[7]~input                                                                                                                                ; 1       ;
; day[6]~input                                                                                                                                ; 1       ;
; day[4]~input                                                                                                                                ; 1       ;
; day[3]~input                                                                                                                                ; 1       ;
; day[5]~input                                                                                                                                ; 1       ;
; year[2]~input                                                                                                                               ; 1       ;
; year[3]~input                                                                                                                               ; 1       ;
; year[4]~input                                                                                                                               ; 1       ;
; year[5]~input                                                                                                                               ; 1       ;
; year[6]~input                                                                                                                               ; 1       ;
; year[7]~input                                                                                                                               ; 1       ;
; year[8]~input                                                                                                                               ; 1       ;
; year[9]~input                                                                                                                               ; 1       ;
; year[10]~input                                                                                                                              ; 1       ;
; year[11]~input                                                                                                                              ; 1       ;
; sec[0]~input                                                                                                                                ; 1       ;
; sec[1]~input                                                                                                                                ; 1       ;
; sec[2]~input                                                                                                                                ; 1       ;
; sec[3]~input                                                                                                                                ; 1       ;
; sec[4]~input                                                                                                                                ; 1       ;
; sec[5]~input                                                                                                                                ; 1       ;
; min[1]~input                                                                                                                                ; 1       ;
; min[0]~input                                                                                                                                ; 1       ;
; min[2]~input                                                                                                                                ; 1       ;
; min[3]~input                                                                                                                                ; 1       ;
; min[4]~input                                                                                                                                ; 1       ;
; min[5]~input                                                                                                                                ; 1       ;
; hour[0]~input                                                                                                                               ; 1       ;
; hour[4]~input                                                                                                                               ; 1       ;
; hour[2]~input                                                                                                                               ; 1       ;
; hour[1]~input                                                                                                                               ; 1       ;
; hour[3]~input                                                                                                                               ; 1       ;
; enable~input                                                                                                                                ; 1       ;
; freq_div:divisor|pre_pps~0                                                                                                                  ; 1       ;
; irigb_mod:irig|sec_c[5]~1                                                                                                                   ; 1       ;
; irigb_mod:irig|sec_c[4]~0                                                                                                                   ; 1       ;
; irigb_mod:irig|min_c[5]~1                                                                                                                   ; 1       ;
; irigb_mod:irig|hour_c[4]~0                                                                                                                  ; 1       ;
; irigb_mod:irig|min_c[4]~0                                                                                                                   ; 1       ;
; irigb_mod:irig|year_c[4]~3                                                                                                                  ; 1       ;
; irigb_mod:irig|day_c[4]~5                                                                                                                   ; 1       ;
; irigb_mod:irig|day_c[6]~4                                                                                                                   ; 1       ;
; irigb_mod:irig|day_c[5]~3                                                                                                                   ; 1       ;
; irigb_mod:irig|day_c[7]~2                                                                                                                   ; 1       ;
; irigb_mod:irig|day_c[8]~1                                                                                                                   ; 1       ;
; irigb_mod:irig|day_c[9]~0                                                                                                                   ; 1       ;
; irigb_mod:irig|year_c[6]~2                                                                                                                  ; 1       ;
; irigb_mod:irig|year_c[5]~1                                                                                                                  ; 1       ;
; irigb_mod:irig|year_c[7]~0                                                                                                                  ; 1       ;
; irigb_mod:irig|tmp[0]~3                                                                                                                     ; 1       ;
; irigb_mod:irig|ctrlout~26                                                                                                                   ; 1       ;
; irigb_mod:irig|ctrlout~25                                                                                                                   ; 1       ;
; irigb_mod:irig|ctrlout~24                                                                                                                   ; 1       ;
; irigb_mod:irig|ctrlout~4                                                                                                                    ; 1       ;
; irigb_mod:irig|ctrlout~3                                                                                                                    ; 1       ;
; irigb_mod:irig|output~44                                                                                                                    ; 1       ;
; irigb_mod:irig|output~3                                                                                                                     ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[98]~207             ; 1       ;
; irigb_mod:irig|Add22~26                                                                                                                     ; 1       ;
; irigb_mod:irig|Add36~28                                                                                                                     ; 1       ;
; irigb_mod:irig|LessThan34~5                                                                                                                 ; 1       ;
; irigb_mod:irig|Mux1~71                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~70                                                                                                                      ; 1       ;
; rs~0                                                                                                                                        ; 1       ;
; up~0                                                                                                                                        ; 1       ;
; freq_div:divisor|aux~31                                                                                                                     ; 1       ;
; freq_div:divisor|aux~30                                                                                                                     ; 1       ;
; freq_div:divisor|aux~29                                                                                                                     ; 1       ;
; freq_div:divisor|aux~28                                                                                                                     ; 1       ;
; freq_div:divisor|aux~27                                                                                                                     ; 1       ;
; freq_div:divisor|aux~26                                                                                                                     ; 1       ;
; freq_div:divisor|aux~25                                                                                                                     ; 1       ;
; freq_div:divisor|aux~24                                                                                                                     ; 1       ;
; freq_div:divisor|aux~23                                                                                                                     ; 1       ;
; freq_div:divisor|aux~22                                                                                                                     ; 1       ;
; freq_div:divisor|aux~21                                                                                                                     ; 1       ;
; freq_div:divisor|aux~20                                                                                                                     ; 1       ;
; freq_div:divisor|aux~19                                                                                                                     ; 1       ;
; freq_div:divisor|aux~18                                                                                                                     ; 1       ;
; freq_div:divisor|aux~17                                                                                                                     ; 1       ;
; freq_div:divisor|aux~16                                                                                                                     ; 1       ;
; freq_div:divisor|aux~15                                                                                                                     ; 1       ;
; freq_div:divisor|aux~14                                                                                                                     ; 1       ;
; freq_div:divisor|aux~13                                                                                                                     ; 1       ;
; freq_div:divisor|aux~12                                                                                                                     ; 1       ;
; freq_div:divisor|aux~11                                                                                                                     ; 1       ;
; freq_div:divisor|aux~10                                                                                                                     ; 1       ;
; freq_div:divisor|aux~9                                                                                                                      ; 1       ;
; freq_div:divisor|aux~8                                                                                                                      ; 1       ;
; freq_div:divisor|aux~7                                                                                                                      ; 1       ;
; freq_div:divisor|aux~6                                                                                                                      ; 1       ;
; freq_div:divisor|aux~5                                                                                                                      ; 1       ;
; freq_div:divisor|aux~4                                                                                                                      ; 1       ;
; freq_div:divisor|aux~3                                                                                                                      ; 1       ;
; freq_div:divisor|aux~2                                                                                                                      ; 1       ;
; freq_div:divisor|aux~1                                                                                                                      ; 1       ;
; freq_div:divisor|aux~0                                                                                                                      ; 1       ;
; irigb_mod:irig|day_s[0]~23                                                                                                                  ; 1       ;
; irigb_mod:irig|day_s[0]~22                                                                                                                  ; 1       ;
; irigb_mod:irig|day_s[1]~21                                                                                                                  ; 1       ;
; irigb_mod:irig|day_s[1]~20                                                                                                                  ; 1       ;
; irigb_mod:irig|Add5~35                                                                                                                      ; 1       ;
; irigb_mod:irig|Add5~34                                                                                                                      ; 1       ;
; irigb_mod:irig|day_s[2]~19                                                                                                                  ; 1       ;
; irigb_mod:irig|day_s[2]~18                                                                                                                  ; 1       ;
; irigb_mod:irig|day_s[8]~17                                                                                                                  ; 1       ;
; irigb_mod:irig|day_s[8]~16                                                                                                                  ; 1       ;
; irigb_mod:irig|day_s[7]~15                                                                                                                  ; 1       ;
; irigb_mod:irig|day_s[7]~14                                                                                                                  ; 1       ;
; irigb_mod:irig|day_s[6]~13                                                                                                                  ; 1       ;
; irigb_mod:irig|day_s[6]~12                                                                                                                  ; 1       ;
; irigb_mod:irig|day_s[4]~11                                                                                                                  ; 1       ;
; irigb_mod:irig|day_s[4]~10                                                                                                                  ; 1       ;
; irigb_mod:irig|day_s[3]~9                                                                                                                   ; 1       ;
; irigb_mod:irig|day_s[3]~8                                                                                                                   ; 1       ;
; irigb_mod:irig|day_s[5]~7                                                                                                                   ; 1       ;
; irigb_mod:irig|day_s[5]~5                                                                                                                   ; 1       ;
; irigb_mod:irig|Add5~33                                                                                                                      ; 1       ;
; irigb_mod:irig|Add5~32                                                                                                                      ; 1       ;
; irigb_mod:irig|Add5~31                                                                                                                      ; 1       ;
; irigb_mod:irig|Add5~30                                                                                                                      ; 1       ;
; irigb_mod:irig|Add5~29                                                                                                                      ; 1       ;
; irigb_mod:irig|Add5~28                                                                                                                      ; 1       ;
; irigb_mod:irig|Add5~27                                                                                                                      ; 1       ;
; irigb_mod:irig|Add5~26                                                                                                                      ; 1       ;
; irigb_mod:irig|Add5~25                                                                                                                      ; 1       ;
; irigb_mod:irig|year_s[8]~24                                                                                                                 ; 1       ;
; irigb_mod:irig|year_s[8]~23                                                                                                                 ; 1       ;
; irigb_mod:irig|year_s[8]~22                                                                                                                 ; 1       ;
; irigb_mod:irig|year_s[8]~21                                                                                                                 ; 1       ;
; irigb_mod:irig|year_s[8]~20                                                                                                                 ; 1       ;
; irigb_mod:irig|year_s[8]~19                                                                                                                 ; 1       ;
; irigb_mod:irig|year_s[8]~18                                                                                                                 ; 1       ;
; irigb_mod:irig|year_s[8]~17                                                                                                                 ; 1       ;
; irigb_mod:irig|year_s[8]~16                                                                                                                 ; 1       ;
; irigb_mod:irig|year_s[8]~15                                                                                                                 ; 1       ;
; irigb_mod:irig|year_s[8]~14                                                                                                                 ; 1       ;
; irigb_mod:irig|year_s[8]~13                                                                                                                 ; 1       ;
; irigb_mod:irig|year_s[8]~12                                                                                                                 ; 1       ;
; irigb_mod:irig|year_s[8]~11                                                                                                                 ; 1       ;
; irigb_mod:irig|year_s[8]~10                                                                                                                 ; 1       ;
; irigb_mod:irig|year_s[8]~9                                                                                                                  ; 1       ;
; irigb_mod:irig|year_s[8]~8                                                                                                                  ; 1       ;
; irigb_mod:irig|year_s[8]~7                                                                                                                  ; 1       ;
; irigb_mod:irig|year_s[8]~6                                                                                                                  ; 1       ;
; irigb_mod:irig|year_s[8]~5                                                                                                                  ; 1       ;
; irigb_mod:irig|year_s[8]~4                                                                                                                  ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[120]~127            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[120]~126            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[108]~124            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[108]~123            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[109]~120            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[96]~119             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[96]~118             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[109]~117            ; 1       ;
; irigb_mod:irig|year_s[8]~3                                                                                                                  ; 1       ;
; irigb_mod:irig|year_s[8]~2                                                                                                                  ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[123]~114            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[110]~113            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[97]~112             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[97]~111             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[110]~110            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[124]~109            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[125]~108            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[111]~104            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[98]~103             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[98]~102             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[111]~101            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[112]~100            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[112]~99             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[113]~98             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[114]~97             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[115]~96             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[116]~95             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[117]~94             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[99]~93              ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[99]~92              ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[100]~91             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[100]~90             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[101]~89             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[101]~88             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[102]~87             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[102]~86             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[103]~85             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[103]~84             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[104]~83             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[104]~82             ; 1       ;
; irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core|romout[0][13]~5                                                                            ; 1       ;
; irigb_mod:irig|Add5~24                                                                                                                      ; 1       ;
; irigb_mod:irig|Add0~24                                                                                                                      ; 1       ;
; irigb_mod:irig|Add0~23                                                                                                                      ; 1       ;
; irigb_mod:irig|Add0~22                                                                                                                      ; 1       ;
; irigb_mod:irig|Add0~21                                                                                                                      ; 1       ;
; irigb_mod:irig|Add0~20                                                                                                                      ; 1       ;
; irigb_mod:irig|Add0~19                                                                                                                      ; 1       ;
; irigb_mod:irig|Add0~18                                                                                                                      ; 1       ;
; irigb_mod:irig|Add0~17                                                                                                                      ; 1       ;
; irigb_mod:irig|Add0~16                                                                                                                      ; 1       ;
; irigb_mod:irig|Add0~15                                                                                                                      ; 1       ;
; irigb_mod:irig|Add0~2                                                                                                                       ; 1       ;
; irigb_mod:irig|min_s[1]~13                                                                                                                  ; 1       ;
; irigb_mod:irig|min_s[0]~12                                                                                                                  ; 1       ;
; irigb_mod:irig|min_s[2]~11                                                                                                                  ; 1       ;
; irigb_mod:irig|min_s[2]~10                                                                                                                  ; 1       ;
; irigb_mod:irig|min_s[3]~9                                                                                                                   ; 1       ;
; irigb_mod:irig|min_s[3]~8                                                                                                                   ; 1       ;
; irigb_mod:irig|min_s[4]~7                                                                                                                   ; 1       ;
; irigb_mod:irig|min_s[4]~6                                                                                                                   ; 1       ;
; irigb_mod:irig|min_s[5]~5                                                                                                                   ; 1       ;
; irigb_mod:irig|min_s[5]~4                                                                                                                   ; 1       ;
; irigb_mod:irig|hour_s[0]~15                                                                                                                 ; 1       ;
; irigb_mod:irig|hour_s[4]~14                                                                                                                 ; 1       ;
; irigb_mod:irig|hour_s[4]~13                                                                                                                 ; 1       ;
; irigb_mod:irig|hour_s[2]~12                                                                                                                 ; 1       ;
; irigb_mod:irig|hour_s[2]~11                                                                                                                 ; 1       ;
; irigb_mod:irig|hour_s[1]~10                                                                                                                 ; 1       ;
; irigb_mod:irig|hour_s[1]~9                                                                                                                  ; 1       ;
; irigb_mod:irig|hour_s[3]~7                                                                                                                  ; 1       ;
; irigb_mod:irig|hour_s[3]~6                                                                                                                  ; 1       ;
; irigb_mod:irig|hour_s[4]~4                                                                                                                  ; 1       ;
; freq_div:divisor|LessThan0~10                                                                                                               ; 1       ;
; freq_div:divisor|LessThan0~9                                                                                                                ; 1       ;
; freq_div:divisor|LessThan0~8                                                                                                                ; 1       ;
; freq_div:divisor|LessThan0~7                                                                                                                ; 1       ;
; freq_div:divisor|LessThan0~6                                                                                                                ; 1       ;
; freq_div:divisor|LessThan0~5                                                                                                                ; 1       ;
; freq_div:divisor|LessThan0~4                                                                                                                ; 1       ;
; freq_div:divisor|LessThan0~3                                                                                                                ; 1       ;
; freq_div:divisor|LessThan0~2                                                                                                                ; 1       ;
; freq_div:divisor|LessThan0~1                                                                                                                ; 1       ;
; freq_div:divisor|LessThan0~0                                                                                                                ; 1       ;
; freq_div:divisor|pre_pps                                                                                                                    ; 1       ;
; freq_div:divisor|Equal0~9                                                                                                                   ; 1       ;
; freq_div:divisor|Equal0~8                                                                                                                   ; 1       ;
; freq_div:divisor|Equal0~7                                                                                                                   ; 1       ;
; freq_div:divisor|Equal0~6                                                                                                                   ; 1       ;
; freq_div:divisor|Equal0~5                                                                                                                   ; 1       ;
; freq_div:divisor|Equal0~4                                                                                                                   ; 1       ;
; freq_div:divisor|Equal0~3                                                                                                                   ; 1       ;
; freq_div:divisor|Equal0~2                                                                                                                   ; 1       ;
; freq_div:divisor|Equal0~1                                                                                                                   ; 1       ;
; freq_div:divisor|Equal0~0                                                                                                                   ; 1       ;
; irigb_mod:irig|aux~60                                                                                                                       ; 1       ;
; irigb_mod:irig|LessThan30~3                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan30~2                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan30~1                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan30~0                                                                                                                 ; 1       ;
; irigb_mod:irig|Add27~20                                                                                                                     ; 1       ;
; irigb_mod:irig|LessThan29~1                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan29~0                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan17~3                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan17~2                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan17~1                                                                                                                 ; 1       ;
; irigb_mod:irig|Add16~23                                                                                                                     ; 1       ;
; irigb_mod:irig|LessThan17~0                                                                                                                 ; 1       ;
; irigb_mod:irig|Add16~22                                                                                                                     ; 1       ;
; irigb_mod:irig|LessThan16~2                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan15~1                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan15~0                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan14~0                                                                                                                 ; 1       ;
; irigb_mod:irig|Add13~0                                                                                                                      ; 1       ;
; irigb_mod:irig|LessThan18~0                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan24~3                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan24~2                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan24~1                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan24~0                                                                                                                 ; 1       ;
; irigb_mod:irig|Add22~25                                                                                                                     ; 1       ;
; irigb_mod:irig|LessThan23~0                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan40~3                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan39~2                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan40~2                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan40~1                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan40~0                                                                                                                 ; 1       ;
; irigb_mod:irig|Add36~24                                                                                                                     ; 1       ;
; irigb_mod:irig|Add35~20                                                                                                                     ; 1       ;
; irigb_mod:irig|Add35~19                                                                                                                     ; 1       ;
; irigb_mod:irig|Add35~18                                                                                                                     ; 1       ;
; irigb_mod:irig|Add35~17                                                                                                                     ; 1       ;
; irigb_mod:irig|Add35~16                                                                                                                     ; 1       ;
; irigb_mod:irig|Add35~15                                                                                                                     ; 1       ;
; irigb_mod:irig|LessThan25~0                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan11~0                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan22~0                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan21~0                                                                                                                 ; 1       ;
; irigb_mod:irig|Add19~0                                                                                                                      ; 1       ;
; irigb_mod:irig|aux~37                                                                                                                       ; 1       ;
; irigb_mod:irig|aux~36                                                                                                                       ; 1       ;
; irigb_mod:irig|LessThan37~3                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan37~2                                                                                                                 ; 1       ;
; irigb_mod:irig|aux~35                                                                                                                       ; 1       ;
; irigb_mod:irig|LessThan36~1                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan36~0                                                                                                                 ; 1       ;
; irigb_mod:irig|aux~31                                                                                                                       ; 1       ;
; irigb_mod:irig|LessThan35~1                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan35~0                                                                                                                 ; 1       ;
; irigb_mod:irig|aux~26                                                                                                                       ; 1       ;
; irigb_mod:irig|LessThan34~3                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan34~2                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan33~0                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan48~3                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan48~2                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan48~1                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan48~0                                                                                                                 ; 1       ;
; irigb_mod:irig|Add43~23                                                                                                                     ; 1       ;
; irigb_mod:irig|Add43~22                                                                                                                     ; 1       ;
; irigb_mod:irig|Add43~21                                                                                                                     ; 1       ;
; irigb_mod:irig|LessThan47~0                                                                                                                 ; 1       ;
; irigb_mod:irig|Add42~20                                                                                                                     ; 1       ;
; irigb_mod:irig|Add42~19                                                                                                                     ; 1       ;
; irigb_mod:irig|Add42~18                                                                                                                     ; 1       ;
; irigb_mod:irig|LessThan45~3                                                                                                                 ; 1       ;
; irigb_mod:irig|Add42~11                                                                                                                     ; 1       ;
; irigb_mod:irig|Add42~10                                                                                                                     ; 1       ;
; irigb_mod:irig|Add42~8                                                                                                                      ; 1       ;
; irigb_mod:irig|aux~16                                                                                                                       ; 1       ;
; irigb_mod:irig|aux~15                                                                                                                       ; 1       ;
; irigb_mod:irig|LessThan44~5                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan44~3                                                                                                                 ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[120]~180            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[120]~179            ; 1       ;
; irigb_mod:irig|LessThan32~1                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan32~0                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan42~2                                                                                                                 ; 1       ;
; irigb_mod:irig|LessThan43~1                                                                                                                 ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[129]~166            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[130]~165            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[108]~163            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[108]~162            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[109]~157            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[96]~156             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[96]~155             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[109]~154            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[110]~153            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[111]~152            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[112]~151            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[113]~150            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[114]~149            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[115]~148            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[116]~147            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[117]~146            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[97]~145             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[84]~144             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[84]~143             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[97]~142             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[98]~141             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[99]~140             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[100]~139            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[101]~138            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[102]~137            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[103]~136            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[104]~135            ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[85]~134             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[85]~133             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[86]~132             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[86]~131             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[87]~130             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[88]~129             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[89]~128             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[90]~127             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[91]~126             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[73]~125             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[73]~124             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[74]~123             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[74]~122             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[75]~121             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[75]~120             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[76]~119             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[76]~118             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[77]~117             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[77]~116             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[78]~115             ; 1       ;
; irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[78]~114             ; 1       ;
; irigb_mod:irig|tmp~2                                                                                                                        ; 1       ;
; irigb_mod:irig|tmp[2]~1                                                                                                                     ; 1       ;
; irigb_mod:irig|ctrlcon~2                                                                                                                    ; 1       ;
; irigb_mod:irig|ctrlcon~1                                                                                                                    ; 1       ;
; irigb_mod:irig|Add8~6                                                                                                                       ; 1       ;
; irigb_mod:irig|Add8~5                                                                                                                       ; 1       ;
; irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core|romout[0][10]                                                                              ; 1       ;
; irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core|romout[0][11]~4                                                                            ; 1       ;
; irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core|romout[0][12]~3                                                                            ; 1       ;
; irigb_mod:irig|Add8~4                                                                                                                       ; 1       ;
; irigb_mod:irig|Add8~3                                                                                                                       ; 1       ;
; irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core|romout[0][13]~2                                                                            ; 1       ;
; irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core|romout[0][14]~1                                                                            ; 1       ;
; irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core|romout[0][15]~0                                                                            ; 1       ;
; irigb_mod:irig|cnt~2                                                                                                                        ; 1       ;
; irigb_mod:irig|cnt~1                                                                                                                        ; 1       ;
; irigb_mod:irig|tmp~0                                                                                                                        ; 1       ;
; irigb_mod:irig|cnt~0                                                                                                                        ; 1       ;
; irigb_mod:irig|Equal17~1                                                                                                                    ; 1       ;
; irigb_mod:irig|output~43                                                                                                                    ; 1       ;
; irigb_mod:irig|output~42                                                                                                                    ; 1       ;
; irigb_mod:irig|Mux1~69                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~68                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~67                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~66                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~65                                                                                                                      ; 1       ;
; irigb_mod:irig|hour_c[3]                                                                                                                    ; 1       ;
; irigb_mod:irig|hour_c[1]                                                                                                                    ; 1       ;
; irigb_mod:irig|hour_c[2]                                                                                                                    ; 1       ;
; irigb_mod:irig|hour_c[0]                                                                                                                    ; 1       ;
; irigb_mod:irig|Mux1~64                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~63                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~62                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~61                                                                                                                      ; 1       ;
; irigb_mod:irig|sec_c[0]                                                                                                                     ; 1       ;
; irigb_mod:irig|Mux1~60                                                                                                                      ; 1       ;
; irigb_mod:irig|sec_c[1]                                                                                                                     ; 1       ;
; irigb_mod:irig|sec_c[2]                                                                                                                     ; 1       ;
; irigb_mod:irig|Mux1~59                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~58                                                                                                                      ; 1       ;
; irigb_mod:irig|sec_c[5]                                                                                                                     ; 1       ;
; irigb_mod:irig|Mux1~57                                                                                                                      ; 1       ;
; irigb_mod:irig|sec_c[3]                                                                                                                     ; 1       ;
; irigb_mod:irig|sec_c[4]                                                                                                                     ; 1       ;
; irigb_mod:irig|Mux1~56                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~55                                                                                                                      ; 1       ;
; irigb_mod:irig|min_c[5]                                                                                                                     ; 1       ;
; irigb_mod:irig|min_c[6]                                                                                                                     ; 1       ;
; irigb_mod:irig|Mux1~54                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~53                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~52                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~51                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~50                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~49                                                                                                                      ; 1       ;
; irigb_mod:irig|hour_c[4]                                                                                                                    ; 1       ;
; irigb_mod:irig|Mux1~48                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~47                                                                                                                      ; 1       ;
; irigb_mod:irig|min_c[4]                                                                                                                     ; 1       ;
; irigb_mod:irig|Mux1~46                                                                                                                      ; 1       ;
; irigb_mod:irig|min_c[0]                                                                                                                     ; 1       ;
; irigb_mod:irig|min_c[1]                                                                                                                     ; 1       ;
; irigb_mod:irig|Mux1~45                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~44                                                                                                                      ; 1       ;
; irigb_mod:irig|day_c[1]                                                                                                                     ; 1       ;
; irigb_mod:irig|Mux1~43                                                                                                                      ; 1       ;
; irigb_mod:irig|day_c[0]                                                                                                                     ; 1       ;
; irigb_mod:irig|hour_c[5]                                                                                                                    ; 1       ;
; irigb_mod:irig|Mux1~42                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~41                                                                                                                      ; 1       ;
; irigb_mod:irig|min_c[3]                                                                                                                     ; 1       ;
; irigb_mod:irig|Mux1~40                                                                                                                      ; 1       ;
; irigb_mod:irig|sec_c[6]                                                                                                                     ; 1       ;
; irigb_mod:irig|min_c[2]                                                                                                                     ; 1       ;
; irigb_mod:irig|Mux1~39                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~38                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~37                                                                                                                      ; 1       ;
; irigb_mod:irig|year_c[4]                                                                                                                    ; 1       ;
; irigb_mod:irig|Mux1~36                                                                                                                      ; 1       ;
; irigb_mod:irig|year_c[2]                                                                                                                    ; 1       ;
; irigb_mod:irig|year_c[3]                                                                                                                    ; 1       ;
; irigb_mod:irig|Mux1~35                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~34                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~33                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~32                                                                                                                      ; 1       ;
; irigb_mod:irig|day_c[4]                                                                                                                     ; 1       ;
; irigb_mod:irig|day_c[3]                                                                                                                     ; 1       ;
; irigb_mod:irig|day_c[2]                                                                                                                     ; 1       ;
; irigb_mod:irig|Mux1~31                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~30                                                                                                                      ; 1       ;
; irigb_mod:irig|day_c[6]                                                                                                                     ; 1       ;
; irigb_mod:irig|Mux1~28                                                                                                                      ; 1       ;
; irigb_mod:irig|day_c[5]                                                                                                                     ; 1       ;
; irigb_mod:irig|day_c[7]                                                                                                                     ; 1       ;
; irigb_mod:irig|Mux1~27                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~26                                                                                                                      ; 1       ;
; irigb_mod:irig|year_c[0]                                                                                                                    ; 1       ;
; irigb_mod:irig|year_c[1]                                                                                                                    ; 1       ;
; irigb_mod:irig|output~41                                                                                                                    ; 1       ;
; irigb_mod:irig|Mux1~25                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~24                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~23                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~21                                                                                                                      ; 1       ;
; irigb_mod:irig|Mux1~20                                                                                                                      ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,383 / 47,787 ( 3 % ) ;
; C16 interconnects           ; 33 / 1,804 ( 2 % )     ;
; C4 interconnects            ; 501 / 31,272 ( 2 % )   ;
; Direct links                ; 421 / 47,787 ( < 1 % ) ;
; Global clocks               ; 3 / 20 ( 15 % )        ;
; Local interconnects         ; 672 / 15,408 ( 4 % )   ;
; R24 interconnects           ; 26 / 1,775 ( 1 % )     ;
; R4 interconnects            ; 786 / 41,310 ( 2 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.62) ; Number of LABs  (Total = 91) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 9                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 2                            ;
; 5                                           ; 4                            ;
; 6                                           ; 3                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 3                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 6                            ;
; 15                                          ; 3                            ;
; 16                                          ; 56                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.58) ; Number of LABs  (Total = 91) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 2                            ;
; 1 Clock                            ; 27                           ;
; 1 Clock enable                     ; 21                           ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.76) ; Number of LABs  (Total = 91) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 9                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 4                            ;
; 6                                            ; 3                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 3                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 3                            ;
; 15                                           ; 4                            ;
; 16                                           ; 35                           ;
; 17                                           ; 9                            ;
; 18                                           ; 4                            ;
; 19                                           ; 3                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.01) ; Number of LABs  (Total = 91) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 12                           ;
; 2                                               ; 7                            ;
; 3                                               ; 8                            ;
; 4                                               ; 2                            ;
; 5                                               ; 3                            ;
; 6                                               ; 4                            ;
; 7                                               ; 2                            ;
; 8                                               ; 6                            ;
; 9                                               ; 6                            ;
; 10                                              ; 4                            ;
; 11                                              ; 13                           ;
; 12                                              ; 4                            ;
; 13                                              ; 5                            ;
; 14                                              ; 9                            ;
; 15                                              ; 2                            ;
; 16                                              ; 4                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.44) ; Number of LABs  (Total = 91) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 2                            ;
; 3                                            ; 3                            ;
; 4                                            ; 6                            ;
; 5                                            ; 0                            ;
; 6                                            ; 5                            ;
; 7                                            ; 3                            ;
; 8                                            ; 5                            ;
; 9                                            ; 1                            ;
; 10                                           ; 6                            ;
; 11                                           ; 3                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 4                            ;
; 15                                           ; 8                            ;
; 16                                           ; 7                            ;
; 17                                           ; 4                            ;
; 18                                           ; 10                           ;
; 19                                           ; 4                            ;
; 20                                           ; 3                            ;
; 21                                           ; 2                            ;
; 22                                           ; 5                            ;
; 23                                           ; 0                            ;
; 24                                           ; 3                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 45        ; 0            ; 0            ; 45        ; 45        ; 0            ; 2            ; 0            ; 0            ; 43           ; 0            ; 2            ; 43           ; 0            ; 0            ; 0            ; 2            ; 0            ; 0            ; 0            ; 0            ; 0            ; 45        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 45           ; 45           ; 45           ; 45           ; 45           ; 0         ; 45           ; 45           ; 0         ; 0         ; 45           ; 43           ; 45           ; 45           ; 2            ; 45           ; 43           ; 2            ; 45           ; 45           ; 45           ; 43           ; 45           ; 45           ; 45           ; 45           ; 45           ; 0         ; 45           ; 45           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; output             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; irq_ou             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enable             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pps                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hour[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hour[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hour[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hour[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hour[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; year[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; year[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; year[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; year[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; year[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; year[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; year[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; year[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; year[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; year[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; day[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; day[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; day[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; day[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; day[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; day[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; day[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; year[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; year[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; day[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; day[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; update             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                         ;
+-------------------------+-------------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s)    ; Delay Added in ns ;
+-------------------------+-------------------------+-------------------+
; clk                     ; pps                     ; 47.7              ;
; freq_div:divisor|clk_ou ; irigb_mod:irig|cnt[2]   ; 28.0              ;
; freq_div:divisor|clk_ou ; freq_div:divisor|clk_ou ; 14.1              ;
; clk,I/O                 ; clk                     ; 11.9              ;
; clk,pps,I/O             ; pps                     ; 3.0               ;
+-------------------------+-------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                             ;
+---------------------------+---------------------------+-------------------+
; Source Register           ; Destination Register      ; Delay Added in ns ;
+---------------------------+---------------------------+-------------------+
; irigb_mod:irig|cnt[3]     ; irigb_mod:irig|output     ; 8.001             ;
; irigb_mod:irig|cnt[4]     ; irigb_mod:irig|output     ; 8.001             ;
; irigb_mod:irig|cnt[5]     ; irigb_mod:irig|output     ; 8.000             ;
; irigb_mod:irig|cnt[6]     ; irigb_mod:irig|output     ; 8.000             ;
; up                        ; irigb_mod:irig|year_s[2]  ; 2.868             ;
; rs                        ; irigb_mod:irig|year_s[2]  ; 2.744             ;
; irigb_mod:irig|cnt[2]     ; irigb_mod:irig|cnt[2]     ; 1.694             ;
; irigb_mod:irig|cnt[1]     ; irigb_mod:irig|cnt[2]     ; 1.141             ;
; irigb_mod:irig|cnt[0]     ; irigb_mod:irig|cnt[2]     ; 1.141             ;
; irigb_mod:irig|tmp[2]     ; irigb_mod:irig|hour_c[4]  ; 0.885             ;
; irigb_mod:irig|tmp[1]     ; irigb_mod:irig|hour_c[4]  ; 0.885             ;
; irigb_mod:irig|tmp[0]     ; irigb_mod:irig|hour_c[4]  ; 0.885             ;
; irigb_mod:irig|tmp[3]     ; irigb_mod:irig|hour_c[4]  ; 0.885             ;
; year[1]                   ; irigb_mod:irig|year_s[1]  ; 0.781             ;
; irigb_mod:irig|year_s[0]  ; irigb_mod:irig|year_s[1]  ; 0.781             ;
; irigb_mod:irig|year_s[1]  ; irigb_mod:irig|year_s[1]  ; 0.781             ;
; pps                       ; irigb_mod:irig|irq_ou     ; 0.659             ;
; irigb_mod:irig|pre_pps    ; irigb_mod:irig|irq_ou     ; 0.659             ;
; year[0]                   ; irigb_mod:irig|year_s[0]  ; 0.629             ;
; freq_div:divisor|cnt[30]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[29]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[28]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[31]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[26]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[25]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[24]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[27]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[20]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[22]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[21]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[23]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[16]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[17]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[18]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[19]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[12]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[13]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[14]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[15]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[8]   ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[9]   ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[10]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[11]  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[4]   ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[5]   ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[6]   ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[7]   ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[1]   ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[2]   ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[3]   ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|pre_pps  ; freq_div:divisor|cnt[12]  ; 0.532             ;
; freq_div:divisor|cnt[0]   ; freq_div:divisor|cnt[12]  ; 0.532             ;
; year[6]                   ; irigb_mod:irig|year_s[6]  ; 0.346             ;
; irigb_mod:irig|year_s[6]  ; irigb_mod:irig|year_s[6]  ; 0.346             ;
; irigb_mod:irig|year_s[4]  ; irigb_mod:irig|year_s[6]  ; 0.346             ;
; irigb_mod:irig|year_s[3]  ; irigb_mod:irig|year_s[6]  ; 0.346             ;
; irigb_mod:irig|year_s[2]  ; irigb_mod:irig|year_s[6]  ; 0.346             ;
; irigb_mod:irig|year_s[5]  ; irigb_mod:irig|year_s[6]  ; 0.346             ;
; year[2]                   ; irigb_mod:irig|year_s[2]  ; 0.325             ;
; year[4]                   ; irigb_mod:irig|year_s[4]  ; 0.262             ;
; year[3]                   ; irigb_mod:irig|year_s[3]  ; 0.238             ;
; irigb_mod:irig|min_s[0]   ; irigb_mod:irig|min_s[0]   ; 0.169             ;
; min[0]                    ; irigb_mod:irig|min_s[0]   ; 0.169             ;
; year[8]                   ; irigb_mod:irig|year_s[8]  ; 0.082             ;
; irigb_mod:irig|year_s[8]  ; irigb_mod:irig|year_s[8]  ; 0.082             ;
; irigb_mod:irig|year_s[7]  ; irigb_mod:irig|year_s[8]  ; 0.082             ;
; year[7]                   ; irigb_mod:irig|year_s[7]  ; 0.070             ;
; year[9]                   ; irigb_mod:irig|year_s[9]  ; 0.069             ;
; irigb_mod:irig|year_s[9]  ; irigb_mod:irig|year_s[9]  ; 0.069             ;
; year[11]                  ; irigb_mod:irig|year_s[11] ; 0.012             ;
; irigb_mod:irig|year_s[11] ; irigb_mod:irig|year_s[11] ; 0.012             ;
; irigb_mod:irig|year_s[10] ; irigb_mod:irig|year_s[11] ; 0.012             ;
+---------------------------+---------------------------+-------------------+
Note: This table only shows the top 72 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "irig_b"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 45 pins of 45 total pins
    Info (169086): Pin output not assigned to an exact location on the device
    Info (169086): Pin irq_ou not assigned to an exact location on the device
    Info (169086): Pin enable not assigned to an exact location on the device
    Info (169086): Pin pps not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin hour[3] not assigned to an exact location on the device
    Info (169086): Pin hour[1] not assigned to an exact location on the device
    Info (169086): Pin hour[2] not assigned to an exact location on the device
    Info (169086): Pin hour[4] not assigned to an exact location on the device
    Info (169086): Pin hour[0] not assigned to an exact location on the device
    Info (169086): Pin min[5] not assigned to an exact location on the device
    Info (169086): Pin min[4] not assigned to an exact location on the device
    Info (169086): Pin min[3] not assigned to an exact location on the device
    Info (169086): Pin min[2] not assigned to an exact location on the device
    Info (169086): Pin min[0] not assigned to an exact location on the device
    Info (169086): Pin min[1] not assigned to an exact location on the device
    Info (169086): Pin sec[5] not assigned to an exact location on the device
    Info (169086): Pin sec[4] not assigned to an exact location on the device
    Info (169086): Pin sec[3] not assigned to an exact location on the device
    Info (169086): Pin sec[2] not assigned to an exact location on the device
    Info (169086): Pin sec[1] not assigned to an exact location on the device
    Info (169086): Pin sec[0] not assigned to an exact location on the device
    Info (169086): Pin year[11] not assigned to an exact location on the device
    Info (169086): Pin year[10] not assigned to an exact location on the device
    Info (169086): Pin year[9] not assigned to an exact location on the device
    Info (169086): Pin year[8] not assigned to an exact location on the device
    Info (169086): Pin year[7] not assigned to an exact location on the device
    Info (169086): Pin year[6] not assigned to an exact location on the device
    Info (169086): Pin year[5] not assigned to an exact location on the device
    Info (169086): Pin year[4] not assigned to an exact location on the device
    Info (169086): Pin year[3] not assigned to an exact location on the device
    Info (169086): Pin year[2] not assigned to an exact location on the device
    Info (169086): Pin day[5] not assigned to an exact location on the device
    Info (169086): Pin day[3] not assigned to an exact location on the device
    Info (169086): Pin day[4] not assigned to an exact location on the device
    Info (169086): Pin day[6] not assigned to an exact location on the device
    Info (169086): Pin day[7] not assigned to an exact location on the device
    Info (169086): Pin day[8] not assigned to an exact location on the device
    Info (169086): Pin day[2] not assigned to an exact location on the device
    Info (169086): Pin year[1] not assigned to an exact location on the device
    Info (169086): Pin year[0] not assigned to an exact location on the device
    Info (169086): Pin day[1] not assigned to an exact location on the device
    Info (169086): Pin day[0] not assigned to an exact location on the device
    Info (169086): Pin update not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 39 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'irig_b.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN G2 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node up
        Info (176357): Destination node rs
Info (176353): Automatically promoted node freq_div:divisor|clk_ou 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node irigb_mod:irig|cnt[3]
        Info (176357): Destination node irigb_mod:irig|cnt[4]
        Info (176357): Destination node irigb_mod:irig|cnt[5]
        Info (176357): Destination node irigb_mod:irig|cnt[6]
        Info (176357): Destination node irigb_mod:irig|pre_pps
Info (176353): Automatically promoted node irigb_mod:irig|year_s[8]~25 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 44 (unused VREF, 2.5V VCCIO, 42 input, 2 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.26 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file /media/emilio/Datos/Dropbox/Seven/IRIG-B/output_files/irig_b.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 512 megabytes
    Info: Processing ended: Fri Mar  7 09:08:12 2014
    Info: Elapsed time: 00:00:28
    Info: Total CPU time (on all processors): 00:00:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /media/emilio/Datos/Dropbox/Seven/IRIG-B/output_files/irig_b.fit.smsg.


