# BUAA_CO_2020
### 2020级BUAA计算机组成课程设计

####   -   P0

主要考察简单的有限状态机实现，其中ftoi是附加题（2020），目的是实现浮点数到整数的转换。

另外grf的实现过程中很容易出现错误，无论是拉线还是tunnel都有可能，一定要认真检查布线，防止不必要的时间浪费。

课上的话记得当时第三题是斐波那契数列的计算，在PRE的教程里有，如果记得可以节省大量时间。

####   -   P1

PRE之后第二次和Verilog打交道。课下还是实现一些简单的部件，课上是有限状态机，记得最后一题是等式的正则匹配，所以在课下一定要多看看FSM的各种代码。

####   -   P2

课下（对我来说）有不小难度，当时是室友帮我debug了全排列和高精度阶乘（然而后者的最后一个测试点依然步数过多）。MIPS汇编主要的难度在于循环嵌套、多重判断和递归，在课下一定要领悟递归的原理和实现，尤其是多个参数的传递。

####   -   P3

P3如何实现对后续CPU的构造具有一定的决定性，所以在开始搭之前一定要明白每个部件具体的作用以及相互配合的方式。

另外就是课下尽可能为课上着想（……），外观设计美观&明确一点为好，这样课上就可以节约在繁杂的布线浪费的时间。本人的设计当然不是最友好的设计，可以说仅仅完成了数据通路，仅供参考。

#### -   P4

P4可以说完全就是对着Logisim翻译Verilog，但是仍然可能出现很多bug，所以在搭P4之前要掌握Verilog的语法，包括如何实例化部件以及如何测试。当然P3的bug也可能影响P4的正确性，因此要综合各方面来debug。

从P4开始我的一大想法就是CPU设计变得比较抽象，所以在刚开始P4的时候会时常打开Logisim来对照。这是不可避免的，不过慢慢就会熟练起来。

#### -   P5、P6

从单周期CPU进化到流水线CPU可以说是计组实验课的难度飞跃，重点在于理解数据冒险、转发和阻塞。本人当时是依靠讨论区和学长博客来搭建的，采用了分布式译码设计，HILO部件放在E级。

**这里推荐两位学长的博客：**

https://roife.github.io

https://coekjan.cn

#### -   P7

P7也是计组的一个难度飞跃，2020级做完P7的同学至少有四分之一，可能是课程组降低难度的结果。和之前project不同的地方在于网站上的教程写得比较难懂，所以在这里需要阅读很多给出的材料以及学长/同学的教程来理解P7究竟在做什么（上面两位学长的博客就可以，但我更多还是依靠同学的文章）。

P7另外一个难点是无法进行对拍，而且自动化测试需要改动不少地方，由于能力和时间的限制本人就没有进行自动化测试。文件夹里给出的测试文件是我从初步完成P7到最后通过课下强测所用的debug数据。可能是运气原因，将这些数据点通过之后我就通过了P7课上，在最后一周完成了计组的实验，实在是很幸运。

**（重要：2020级的课下测试点几乎没有计时器的测试，所以在课下一定要充分测试计时器，包括计时器的寄存器写入和异常测试，保证尽量测试到所有可能的边界条件，这是通过课上的必要条件。）**
