<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="facing" val="west"/>
      <a name="fanout" val="3"/>
      <a name="incoming" val="4"/>
      <a name="bit1" val="0"/>
      <a name="bit2" val="1"/>
      <a name="bit3" val="2"/>
    </tool>
    <tool name="Pin">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Probe">
      <a name="facing" val="south"/>
    </tool>
    <tool name="Tunnel">
      <a name="facing" val="east"/>
    </tool>
    <tool name="Constant">
      <a name="value" val="0x0"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="adder no carryout"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="adder no carryout">
    <a name="circuit" val="adder no carryout"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(620,180)" to="(740,180)"/>
    <wire from="(620,140)" to="(740,140)"/>
    <wire from="(120,110)" to="(440,110)"/>
    <wire from="(480,170)" to="(540,170)"/>
    <wire from="(620,180)" to="(620,190)"/>
    <wire from="(480,120)" to="(540,120)"/>
    <wire from="(420,260)" to="(540,260)"/>
    <wire from="(420,210)" to="(540,210)"/>
    <wire from="(420,160)" to="(420,180)"/>
    <wire from="(740,140)" to="(740,170)"/>
    <wire from="(120,180)" to="(420,180)"/>
    <wire from="(420,180)" to="(420,210)"/>
    <wire from="(440,110)" to="(440,140)"/>
    <wire from="(380,80)" to="(480,80)"/>
    <wire from="(440,140)" to="(540,140)"/>
    <wire from="(440,240)" to="(540,240)"/>
    <wire from="(620,290)" to="(730,290)"/>
    <wire from="(730,210)" to="(730,290)"/>
    <wire from="(480,270)" to="(570,270)"/>
    <wire from="(480,220)" to="(570,220)"/>
    <wire from="(710,200)" to="(710,240)"/>
    <wire from="(710,200)" to="(740,200)"/>
    <wire from="(420,160)" to="(570,160)"/>
    <wire from="(420,310)" to="(570,310)"/>
    <wire from="(480,80)" to="(480,120)"/>
    <wire from="(620,240)" to="(710,240)"/>
    <wire from="(440,140)" to="(440,190)"/>
    <wire from="(440,240)" to="(440,290)"/>
    <wire from="(420,260)" to="(420,310)"/>
    <wire from="(440,190)" to="(440,240)"/>
    <wire from="(420,210)" to="(420,260)"/>
    <wire from="(480,120)" to="(480,170)"/>
    <wire from="(480,220)" to="(480,270)"/>
    <wire from="(480,170)" to="(480,220)"/>
    <wire from="(380,30)" to="(380,80)"/>
    <wire from="(440,190)" to="(570,190)"/>
    <wire from="(440,290)" to="(570,290)"/>
    <wire from="(730,210)" to="(740,210)"/>
    <comp lib="1" loc="(570,170)" name="NOT Gate">
      <a name="label" val="NOT Gate_31"/>
    </comp>
    <comp lib="1" loc="(620,240)" name="AND Gate">
      <a name="inputs" val="3"/>
      <a name="label" val="AND Gate_277"/>
    </comp>
    <comp lib="1" loc="(570,240)" name="NOT Gate">
      <a name="label" val="NOT Gate_30"/>
    </comp>
    <comp lib="1" loc="(620,290)" name="AND Gate">
      <a name="inputs" val="3"/>
      <a name="label" val="AND Gate_279"/>
    </comp>
    <comp lib="1" loc="(620,140)" name="AND Gate">
      <a name="inputs" val="3"/>
      <a name="label" val="AND Gate_276"/>
    </comp>
    <comp lib="0" loc="(120,180)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="Pin_313"/>
    </comp>
    <comp lib="0" loc="(790,190)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="Pin_314"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(570,260)" name="NOT Gate">
      <a name="label" val="NOT Gate_29"/>
    </comp>
    <comp lib="1" loc="(570,140)" name="NOT Gate">
      <a name="label" val="NOT Gate_32"/>
    </comp>
    <comp lib="1" loc="(570,120)" name="NOT Gate">
      <a name="label" val="NOT Gate_28"/>
    </comp>
    <comp lib="1" loc="(620,190)" name="AND Gate">
      <a name="inputs" val="3"/>
      <a name="label" val="AND Gate_278"/>
    </comp>
    <comp lib="1" loc="(790,190)" name="OR Gate">
      <a name="inputs" val="4"/>
      <a name="label" val="OR Gate_116"/>
    </comp>
    <comp lib="0" loc="(380,30)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="Pin_311"/>
    </comp>
    <comp lib="0" loc="(120,110)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="Pin_312"/>
    </comp>
    <comp lib="1" loc="(570,210)" name="NOT Gate">
      <a name="label" val="NOT Gate_27"/>
    </comp>
  </circuit>
</project>
