TimeQuest Timing Analyzer report for LUT_toplevel
Sat Nov 14 18:55:20 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock'
 27. Slow 1200mV 0C Model Hold: 'clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock'
 40. Fast 1200mV 0C Model Hold: 'clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; LUT_toplevel                                                      ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 1231.53 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.188 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.324 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -54.892                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                                     ;
+-------+-----------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; LUT:LUT_x1|code_in[3] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.279      ; 1.129      ;
; 0.207 ; LUT:LUT_y1|code_in[7] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.279      ; 1.110      ;
; 0.209 ; LUT:LUT_x2|code_in[6] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.278      ; 1.107      ;
; 0.214 ; LUT:LUT_y1|code_in[1] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.279      ; 1.103      ;
; 0.216 ; LUT:LUT_x1|code_in[1] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.279      ; 1.101      ;
; 0.217 ; LUT:LUT_y1|code_in[5] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.279      ; 1.100      ;
; 0.220 ; LUT:LUT_y2|code_in[4] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.284      ; 1.102      ;
; 0.221 ; LUT:LUT_y1|code_in[6] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.279      ; 1.096      ;
; 0.223 ; LUT:LUT_x2|code_in[5] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.278      ; 1.093      ;
; 0.224 ; LUT:LUT_y2|code_in[6] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.284      ; 1.098      ;
; 0.224 ; LUT:LUT_y2|code_in[7] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.278      ; 1.092      ;
; 0.224 ; LUT:LUT_x2|code_in[7] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.283      ; 1.097      ;
; 0.224 ; LUT:LUT_x1|code_in[6] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.292      ; 1.106      ;
; 0.227 ; LUT:LUT_x2|code_in[0] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.283      ; 1.094      ;
; 0.228 ; LUT:LUT_y2|code_in[0] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.278      ; 1.088      ;
; 0.228 ; LUT:LUT_x1|code_in[0] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.279      ; 1.089      ;
; 0.229 ; LUT:LUT_y2|code_in[3] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.278      ; 1.087      ;
; 0.230 ; LUT:LUT_y1|code_in[4] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.284      ; 1.092      ;
; 0.232 ; LUT:LUT_x2|code_in[1] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.283      ; 1.089      ;
; 0.235 ; LUT:LUT_y1|code_in[2] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.284      ; 1.087      ;
; 0.236 ; LUT:LUT_x1|code_in[4] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.292      ; 1.094      ;
; 0.240 ; LUT:LUT_x2|code_in[2] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.278      ; 1.076      ;
; 0.247 ; LUT:LUT_x2|code_in[4] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.278      ; 1.069      ;
; 0.253 ; LUT:LUT_y2|code_in[5] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.278      ; 1.063      ;
; 0.254 ; LUT:LUT_x1|code_in[5] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.279      ; 1.063      ;
; 0.256 ; LUT:LUT_x1|code_in[2] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.292      ; 1.074      ;
; 0.257 ; LUT:LUT_y2|code_in[2] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.284      ; 1.065      ;
; 0.259 ; LUT:LUT_x2|code_in[3] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.283      ; 1.062      ;
; 0.262 ; LUT:LUT_y2|code_in[1] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.278      ; 1.054      ;
; 0.263 ; LUT:LUT_y1|code_in[0] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.284      ; 1.059      ;
; 0.264 ; LUT:LUT_x1|code_in[7] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.292      ; 1.066      ;
; 0.266 ; LUT:LUT_y1|code_in[3] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.284      ; 1.056      ;
+-------+-----------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                      ;
+-------+-----------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.324 ; LUT:LUT_y1|code_in[3] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.441      ; 0.987      ;
; 0.325 ; LUT:LUT_x1|code_in[7] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.447      ; 0.994      ;
; 0.326 ; LUT:LUT_y2|code_in[2] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.442      ; 0.990      ;
; 0.326 ; LUT:LUT_y1|code_in[0] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.441      ; 0.989      ;
; 0.327 ; LUT:LUT_y2|code_in[1] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.437      ; 0.986      ;
; 0.329 ; LUT:LUT_x2|code_in[3] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.442      ; 0.993      ;
; 0.331 ; LUT:LUT_y2|code_in[5] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.437      ; 0.990      ;
; 0.331 ; LUT:LUT_x1|code_in[5] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.435      ; 0.988      ;
; 0.333 ; LUT:LUT_x2|code_in[4] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.436      ; 0.991      ;
; 0.336 ; LUT:LUT_x1|code_in[2] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.447      ; 1.005      ;
; 0.341 ; LUT:LUT_x2|code_in[2] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.436      ; 0.999      ;
; 0.349 ; LUT:LUT_x1|code_in[4] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.447      ; 1.018      ;
; 0.350 ; LUT:LUT_y1|code_in[2] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.441      ; 1.013      ;
; 0.352 ; LUT:LUT_x2|code_in[1] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.442      ; 1.016      ;
; 0.353 ; LUT:LUT_y2|code_in[6] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.442      ; 1.017      ;
; 0.354 ; LUT:LUT_x2|code_in[5] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.436      ; 1.012      ;
; 0.355 ; LUT:LUT_y2|code_in[3] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.437      ; 1.014      ;
; 0.357 ; LUT:LUT_x1|code_in[0] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.435      ; 1.014      ;
; 0.358 ; LUT:LUT_y1|code_in[6] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.436      ; 1.016      ;
; 0.359 ; LUT:LUT_y1|code_in[4] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.441      ; 1.022      ;
; 0.359 ; LUT:LUT_x2|code_in[0] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.442      ; 1.023      ;
; 0.361 ; LUT:LUT_y2|code_in[0] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.437      ; 1.020      ;
; 0.361 ; LUT:LUT_x2|code_in[7] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.442      ; 1.025      ;
; 0.362 ; LUT:LUT_y2|code_in[4] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.442      ; 1.026      ;
; 0.362 ; LUT:LUT_x1|code_in[1] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.435      ; 1.019      ;
; 0.363 ; LUT:LUT_y2|code_in[7] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.437      ; 1.022      ;
; 0.364 ; LUT:LUT_x1|code_in[6] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.447      ; 1.033      ;
; 0.366 ; LUT:LUT_y1|code_in[1] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.436      ; 1.024      ;
; 0.366 ; LUT:LUT_y1|code_in[5] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.436      ; 1.024      ;
; 0.372 ; LUT:LUT_x2|code_in[6] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.436      ; 1.030      ;
; 0.376 ; LUT:LUT_y1|code_in[7] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.436      ; 1.034      ;
; 0.393 ; LUT:LUT_x1|code_in[3] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.435      ; 1.050      ;
+-------+-----------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                                                                                              ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; clock ; Rise       ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; clock ; Rise       ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; clock ; Rise       ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; clock ; Rise       ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x1|code_in[0]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x1|code_in[1]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x1|code_in[2]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x1|code_in[3]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x1|code_in[4]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x1|code_in[5]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x1|code_in[6]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x1|code_in[7]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x2|code_in[0]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x2|code_in[1]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x2|code_in[2]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x2|code_in[3]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x2|code_in[4]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x2|code_in[5]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x2|code_in[6]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x2|code_in[7]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y1|code_in[0]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y1|code_in[1]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y1|code_in[2]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y1|code_in[3]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y1|code_in[4]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y1|code_in[5]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y1|code_in[6]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y1|code_in[7]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y2|code_in[0]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y2|code_in[1]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y2|code_in[2]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y2|code_in[3]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y2|code_in[4]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y2|code_in[5]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y2|code_in[6]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y2|code_in[7]                                                                              ;
; 0.129  ; 0.364        ; 0.235          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.130  ; 0.365        ; 0.235          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.131  ; 0.366        ; 0.235          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.131  ; 0.366        ; 0.235          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y2|code_in[2]                                                                              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y2|code_in[4]                                                                              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y2|code_in[6]                                                                              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x1|code_in[0]                                                                              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x1|code_in[1]                                                                              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x1|code_in[3]                                                                              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x1|code_in[5]                                                                              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y1|code_in[0]                                                                              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y1|code_in[1]                                                                              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y1|code_in[2]                                                                              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y1|code_in[3]                                                                              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y1|code_in[4]                                                                              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y1|code_in[5]                                                                              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y1|code_in[6]                                                                              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y1|code_in[7]                                                                              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y2|code_in[0]                                                                              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y2|code_in[1]                                                                              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y2|code_in[3]                                                                              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y2|code_in[5]                                                                              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y2|code_in[7]                                                                              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x1|code_in[2]                                                                              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x1|code_in[4]                                                                              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x1|code_in[6]                                                                              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x1|code_in[7]                                                                              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x2|code_in[2]                                                                              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x2|code_in[4]                                                                              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x2|code_in[5]                                                                              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x2|code_in[6]                                                                              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x2|code_in[0]                                                                              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x2|code_in[1]                                                                              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x2|code_in[3]                                                                              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x2|code_in[7]                                                                              ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[2]                                                                              ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[4]                                                                              ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[6]                                                                              ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[7]                                                                              ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[2]                                                                              ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[4]                                                                              ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[5]                                                                              ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[6]                                                                              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[0]                                                                              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[1]                                                                              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[3]                                                                              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[7]                                                                              ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[0]                                                                              ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[1]                                                                              ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[3]                                                                              ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[5]                                                                              ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[0]                                                                              ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[1]                                                                              ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[2]                                                                              ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[3]                                                                              ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[4]                                                                              ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[5]                                                                              ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[6]                                                                              ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[7]                                                                              ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y2|code_in[0]                                                                              ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y2|code_in[1]                                                                              ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y2|code_in[2]                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; code_x1[*]  ; clock      ; 1.346 ; 1.687 ; Rise       ; clock           ;
;  code_x1[0] ; clock      ; 1.006 ; 1.353 ; Rise       ; clock           ;
;  code_x1[1] ; clock      ; 1.176 ; 1.539 ; Rise       ; clock           ;
;  code_x1[2] ; clock      ; 1.158 ; 1.483 ; Rise       ; clock           ;
;  code_x1[3] ; clock      ; 1.102 ; 1.456 ; Rise       ; clock           ;
;  code_x1[4] ; clock      ; 1.153 ; 1.504 ; Rise       ; clock           ;
;  code_x1[5] ; clock      ; 0.930 ; 1.282 ; Rise       ; clock           ;
;  code_x1[6] ; clock      ; 1.346 ; 1.687 ; Rise       ; clock           ;
;  code_x1[7] ; clock      ; 0.960 ; 1.311 ; Rise       ; clock           ;
; code_x2[*]  ; clock      ; 1.115 ; 1.466 ; Rise       ; clock           ;
;  code_x2[0] ; clock      ; 0.947 ; 1.292 ; Rise       ; clock           ;
;  code_x2[1] ; clock      ; 0.928 ; 1.278 ; Rise       ; clock           ;
;  code_x2[2] ; clock      ; 1.081 ; 1.444 ; Rise       ; clock           ;
;  code_x2[3] ; clock      ; 1.115 ; 1.466 ; Rise       ; clock           ;
;  code_x2[4] ; clock      ; 0.911 ; 1.262 ; Rise       ; clock           ;
;  code_x2[5] ; clock      ; 0.922 ; 1.268 ; Rise       ; clock           ;
;  code_x2[6] ; clock      ; 1.087 ; 1.449 ; Rise       ; clock           ;
;  code_x2[7] ; clock      ; 0.931 ; 1.282 ; Rise       ; clock           ;
; code_y1[*]  ; clock      ; 1.345 ; 1.695 ; Rise       ; clock           ;
;  code_y1[0] ; clock      ; 1.217 ; 1.552 ; Rise       ; clock           ;
;  code_y1[1] ; clock      ; 1.186 ; 1.541 ; Rise       ; clock           ;
;  code_y1[2] ; clock      ; 0.992 ; 1.340 ; Rise       ; clock           ;
;  code_y1[3] ; clock      ; 1.127 ; 1.483 ; Rise       ; clock           ;
;  code_y1[4] ; clock      ; 1.144 ; 1.470 ; Rise       ; clock           ;
;  code_y1[5] ; clock      ; 1.170 ; 1.514 ; Rise       ; clock           ;
;  code_y1[6] ; clock      ; 1.345 ; 1.695 ; Rise       ; clock           ;
;  code_y1[7] ; clock      ; 0.937 ; 1.290 ; Rise       ; clock           ;
; code_y2[*]  ; clock      ; 1.271 ; 1.601 ; Rise       ; clock           ;
;  code_y2[0] ; clock      ; 1.061 ; 1.418 ; Rise       ; clock           ;
;  code_y2[1] ; clock      ; 1.271 ; 1.601 ; Rise       ; clock           ;
;  code_y2[2] ; clock      ; 1.125 ; 1.484 ; Rise       ; clock           ;
;  code_y2[3] ; clock      ; 1.249 ; 1.579 ; Rise       ; clock           ;
;  code_y2[4] ; clock      ; 0.921 ; 1.268 ; Rise       ; clock           ;
;  code_y2[5] ; clock      ; 1.108 ; 1.433 ; Rise       ; clock           ;
;  code_y2[6] ; clock      ; 1.113 ; 1.467 ; Rise       ; clock           ;
;  code_y2[7] ; clock      ; 1.078 ; 1.433 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; code_x1[*]  ; clock      ; -0.495 ; -0.829 ; Rise       ; clock           ;
;  code_x1[0] ; clock      ; -0.570 ; -0.900 ; Rise       ; clock           ;
;  code_x1[1] ; clock      ; -0.748 ; -1.102 ; Rise       ; clock           ;
;  code_x1[2] ; clock      ; -0.715 ; -1.024 ; Rise       ; clock           ;
;  code_x1[3] ; clock      ; -0.674 ; -1.020 ; Rise       ; clock           ;
;  code_x1[4] ; clock      ; -0.726 ; -1.069 ; Rise       ; clock           ;
;  code_x1[5] ; clock      ; -0.495 ; -0.829 ; Rise       ; clock           ;
;  code_x1[6] ; clock      ; -0.910 ; -1.244 ; Rise       ; clock           ;
;  code_x1[7] ; clock      ; -0.526 ; -0.860 ; Rise       ; clock           ;
; code_x2[*]  ; clock      ; -0.474 ; -0.808 ; Rise       ; clock           ;
;  code_x2[0] ; clock      ; -0.509 ; -0.837 ; Rise       ; clock           ;
;  code_x2[1] ; clock      ; -0.491 ; -0.824 ; Rise       ; clock           ;
;  code_x2[2] ; clock      ; -0.653 ; -1.007 ; Rise       ; clock           ;
;  code_x2[3] ; clock      ; -0.686 ; -1.029 ; Rise       ; clock           ;
;  code_x2[4] ; clock      ; -0.474 ; -0.808 ; Rise       ; clock           ;
;  code_x2[5] ; clock      ; -0.485 ; -0.813 ; Rise       ; clock           ;
;  code_x2[6] ; clock      ; -0.658 ; -1.011 ; Rise       ; clock           ;
;  code_x2[7] ; clock      ; -0.494 ; -0.827 ; Rise       ; clock           ;
; code_y1[*]  ; clock      ; -0.502 ; -0.837 ; Rise       ; clock           ;
;  code_y1[0] ; clock      ; -0.770 ; -1.088 ; Rise       ; clock           ;
;  code_y1[1] ; clock      ; -0.756 ; -1.102 ; Rise       ; clock           ;
;  code_y1[2] ; clock      ; -0.556 ; -0.886 ; Rise       ; clock           ;
;  code_y1[3] ; clock      ; -0.699 ; -1.047 ; Rise       ; clock           ;
;  code_y1[4] ; clock      ; -0.700 ; -1.011 ; Rise       ; clock           ;
;  code_y1[5] ; clock      ; -0.724 ; -1.050 ; Rise       ; clock           ;
;  code_y1[6] ; clock      ; -0.907 ; -1.249 ; Rise       ; clock           ;
;  code_y1[7] ; clock      ; -0.502 ; -0.837 ; Rise       ; clock           ;
; code_y2[*]  ; clock      ; -0.485 ; -0.814 ; Rise       ; clock           ;
;  code_y2[0] ; clock      ; -0.634 ; -0.982 ; Rise       ; clock           ;
;  code_y2[1] ; clock      ; -0.821 ; -1.134 ; Rise       ; clock           ;
;  code_y2[2] ; clock      ; -0.694 ; -1.045 ; Rise       ; clock           ;
;  code_y2[3] ; clock      ; -0.797 ; -1.111 ; Rise       ; clock           ;
;  code_y2[4] ; clock      ; -0.485 ; -0.814 ; Rise       ; clock           ;
;  code_y2[5] ; clock      ; -0.663 ; -0.971 ; Rise       ; clock           ;
;  code_y2[6] ; clock      ; -0.684 ; -1.030 ; Rise       ; clock           ;
;  code_y2[7] ; clock      ; -0.649 ; -0.996 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; theta[*]  ; clock      ; 22.619 ; 22.644 ; Rise       ; clock           ;
;  theta[0] ; clock      ; 20.247 ; 20.253 ; Rise       ; clock           ;
;  theta[1] ; clock      ; 22.619 ; 22.644 ; Rise       ; clock           ;
;  theta[2] ; clock      ; 21.528 ; 21.417 ; Rise       ; clock           ;
;  theta[3] ; clock      ; 21.307 ; 21.243 ; Rise       ; clock           ;
;  theta[4] ; clock      ; 21.467 ; 21.295 ; Rise       ; clock           ;
;  theta[5] ; clock      ; 20.585 ; 20.571 ; Rise       ; clock           ;
;  theta[6] ; clock      ; 21.852 ; 21.707 ; Rise       ; clock           ;
;  theta[7] ; clock      ; 19.916 ; 19.900 ; Rise       ; clock           ;
;  theta[8] ; clock      ; 19.155 ; 19.038 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; theta[*]  ; clock      ; 11.058 ; 10.910 ; Rise       ; clock           ;
;  theta[0] ; clock      ; 11.157 ; 11.036 ; Rise       ; clock           ;
;  theta[1] ; clock      ; 12.471 ; 12.456 ; Rise       ; clock           ;
;  theta[2] ; clock      ; 11.184 ; 11.071 ; Rise       ; clock           ;
;  theta[3] ; clock      ; 11.583 ; 11.525 ; Rise       ; clock           ;
;  theta[4] ; clock      ; 11.743 ; 11.578 ; Rise       ; clock           ;
;  theta[5] ; clock      ; 11.058 ; 10.910 ; Rise       ; clock           ;
;  theta[6] ; clock      ; 11.697 ; 11.544 ; Rise       ; clock           ;
;  theta[7] ; clock      ; 11.958 ; 11.949 ; Rise       ; clock           ;
;  theta[8] ; clock      ; 12.273 ; 12.287 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 1333.33 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.250 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.327 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -54.716                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                                      ;
+-------+-----------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.250 ; LUT:LUT_x1|code_in[3] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.243      ; 1.023      ;
; 0.266 ; LUT:LUT_y1|code_in[7] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.244      ; 1.008      ;
; 0.267 ; LUT:LUT_x2|code_in[6] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.242      ; 1.005      ;
; 0.275 ; LUT:LUT_y1|code_in[1] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.244      ; 0.999      ;
; 0.275 ; LUT:LUT_y1|code_in[5] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.244      ; 0.999      ;
; 0.276 ; LUT:LUT_y2|code_in[7] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.243      ; 0.997      ;
; 0.276 ; LUT:LUT_x2|code_in[7] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.248      ; 1.002      ;
; 0.276 ; LUT:LUT_x1|code_in[1] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.243      ; 0.997      ;
; 0.278 ; LUT:LUT_y2|code_in[4] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.249      ; 1.001      ;
; 0.279 ; LUT:LUT_y2|code_in[0] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.243      ; 0.994      ;
; 0.280 ; LUT:LUT_y1|code_in[6] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.244      ; 0.994      ;
; 0.280 ; LUT:LUT_x1|code_in[6] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.257      ; 1.007      ;
; 0.281 ; LUT:LUT_y2|code_in[3] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.243      ; 0.992      ;
; 0.282 ; LUT:LUT_y1|code_in[4] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.249      ; 0.997      ;
; 0.283 ; LUT:LUT_y2|code_in[6] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.249      ; 0.996      ;
; 0.283 ; LUT:LUT_x2|code_in[5] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.242      ; 0.989      ;
; 0.284 ; LUT:LUT_x2|code_in[0] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.248      ; 0.994      ;
; 0.284 ; LUT:LUT_x2|code_in[1] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.248      ; 0.994      ;
; 0.284 ; LUT:LUT_x1|code_in[0] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.243      ; 0.989      ;
; 0.287 ; LUT:LUT_y1|code_in[2] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.249      ; 0.992      ;
; 0.291 ; LUT:LUT_x1|code_in[4] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.257      ; 0.996      ;
; 0.295 ; LUT:LUT_x2|code_in[2] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.242      ; 0.977      ;
; 0.301 ; LUT:LUT_x2|code_in[4] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.242      ; 0.971      ;
; 0.302 ; LUT:LUT_y2|code_in[5] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.243      ; 0.971      ;
; 0.306 ; LUT:LUT_x1|code_in[2] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.257      ; 0.981      ;
; 0.307 ; LUT:LUT_x2|code_in[3] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.248      ; 0.971      ;
; 0.307 ; LUT:LUT_x1|code_in[5] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.243      ; 0.966      ;
; 0.310 ; LUT:LUT_y2|code_in[1] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.243      ; 0.963      ;
; 0.312 ; LUT:LUT_y2|code_in[2] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.249      ; 0.967      ;
; 0.312 ; LUT:LUT_y1|code_in[0] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.249      ; 0.967      ;
; 0.314 ; LUT:LUT_y1|code_in[3] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.249      ; 0.965      ;
; 0.316 ; LUT:LUT_x1|code_in[7] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.257      ; 0.971      ;
+-------+-----------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                       ;
+-------+-----------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.327 ; LUT:LUT_y1|code_in[3] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 0.922      ;
; 0.327 ; LUT:LUT_x1|code_in[7] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.401      ; 0.929      ;
; 0.328 ; LUT:LUT_y1|code_in[0] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 0.923      ;
; 0.329 ; LUT:LUT_y2|code_in[1] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.390      ; 0.920      ;
; 0.331 ; LUT:LUT_x2|code_in[3] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.395      ; 0.927      ;
; 0.333 ; LUT:LUT_y2|code_in[5] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.390      ; 0.924      ;
; 0.333 ; LUT:LUT_x1|code_in[2] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.401      ; 0.935      ;
; 0.335 ; LUT:LUT_y2|code_in[2] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.395      ; 0.931      ;
; 0.342 ; LUT:LUT_x2|code_in[4] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.390      ; 0.933      ;
; 0.342 ; LUT:LUT_x1|code_in[5] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.387      ; 0.930      ;
; 0.348 ; LUT:LUT_x2|code_in[2] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.390      ; 0.939      ;
; 0.350 ; LUT:LUT_x1|code_in[4] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.401      ; 0.952      ;
; 0.352 ; LUT:LUT_y1|code_in[2] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 0.947      ;
; 0.353 ; LUT:LUT_x2|code_in[1] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.395      ; 0.949      ;
; 0.356 ; LUT:LUT_y2|code_in[3] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.390      ; 0.947      ;
; 0.359 ; LUT:LUT_x2|code_in[0] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.395      ; 0.955      ;
; 0.360 ; LUT:LUT_y1|code_in[4] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 0.955      ;
; 0.361 ; LUT:LUT_y2|code_in[6] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.395      ; 0.957      ;
; 0.361 ; LUT:LUT_x2|code_in[7] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.395      ; 0.957      ;
; 0.362 ; LUT:LUT_y2|code_in[0] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.390      ; 0.953      ;
; 0.362 ; LUT:LUT_x2|code_in[5] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.390      ; 0.953      ;
; 0.363 ; LUT:LUT_x1|code_in[6] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.401      ; 0.965      ;
; 0.364 ; LUT:LUT_y2|code_in[7] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.390      ; 0.955      ;
; 0.367 ; LUT:LUT_y1|code_in[6] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.389      ; 0.957      ;
; 0.367 ; LUT:LUT_x1|code_in[0] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.387      ; 0.955      ;
; 0.370 ; LUT:LUT_y2|code_in[4] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.395      ; 0.966      ;
; 0.371 ; LUT:LUT_x1|code_in[1] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.387      ; 0.959      ;
; 0.374 ; LUT:LUT_y1|code_in[1] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.389      ; 0.964      ;
; 0.374 ; LUT:LUT_y1|code_in[5] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.389      ; 0.964      ;
; 0.378 ; LUT:LUT_x2|code_in[6] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.390      ; 0.969      ;
; 0.383 ; LUT:LUT_y1|code_in[7] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.389      ; 0.973      ;
; 0.401 ; LUT:LUT_x1|code_in[3] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.387      ; 0.989      ;
+-------+-----------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                                                                                              ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clock ; Rise       ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clock ; Rise       ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clock ; Rise       ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clock ; Rise       ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x1|code_in[0]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x1|code_in[1]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x1|code_in[2]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x1|code_in[3]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x1|code_in[4]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x1|code_in[5]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x1|code_in[6]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x1|code_in[7]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x2|code_in[0]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x2|code_in[1]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x2|code_in[2]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x2|code_in[3]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x2|code_in[4]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x2|code_in[5]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x2|code_in[6]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_x2|code_in[7]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y1|code_in[0]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y1|code_in[1]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y1|code_in[2]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y1|code_in[3]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y1|code_in[4]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y1|code_in[5]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y1|code_in[6]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y1|code_in[7]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y2|code_in[0]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y2|code_in[1]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y2|code_in[2]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y2|code_in[3]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y2|code_in[4]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y2|code_in[5]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y2|code_in[6]                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; LUT:LUT_y2|code_in[7]                                                                              ;
; 0.147  ; 0.380        ; 0.233          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.148  ; 0.381        ; 0.233          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.148  ; 0.381        ; 0.233          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.150  ; 0.383        ; 0.233          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y1|code_in[1]                                                                              ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y1|code_in[5]                                                                              ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y1|code_in[6]                                                                              ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y1|code_in[7]                                                                              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x1|code_in[2]                                                                              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x1|code_in[4]                                                                              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x1|code_in[6]                                                                              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x1|code_in[7]                                                                              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y1|code_in[0]                                                                              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y1|code_in[2]                                                                              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y1|code_in[3]                                                                              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y1|code_in[4]                                                                              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y2|code_in[0]                                                                              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y2|code_in[1]                                                                              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y2|code_in[2]                                                                              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y2|code_in[3]                                                                              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y2|code_in[4]                                                                              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y2|code_in[5]                                                                              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y2|code_in[6]                                                                              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_y2|code_in[7]                                                                              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x1|code_in[0]                                                                              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x1|code_in[1]                                                                              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x1|code_in[3]                                                                              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x1|code_in[5]                                                                              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x2|code_in[0]                                                                              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x2|code_in[1]                                                                              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x2|code_in[2]                                                                              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x2|code_in[3]                                                                              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x2|code_in[4]                                                                              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x2|code_in[5]                                                                              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x2|code_in[6]                                                                              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; LUT:LUT_x2|code_in[7]                                                                              ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[0]                                                                              ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[1]                                                                              ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[2]                                                                              ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[3]                                                                              ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[4]                                                                              ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[5]                                                                              ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[6]                                                                              ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[7]                                                                              ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[2]                                                                              ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[4]                                                                              ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[6]                                                                              ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[7]                                                                              ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[0]                                                                              ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[1]                                                                              ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[3]                                                                              ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[5]                                                                              ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[0]                                                                              ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[1]                                                                              ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[2]                                                                              ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[3]                                                                              ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[4]                                                                              ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[5]                                                                              ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[6]                                                                              ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[7]                                                                              ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y2|code_in[0]                                                                              ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y2|code_in[1]                                                                              ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clock ; Rise       ; LUT:LUT_y2|code_in[2]                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; code_x1[*]  ; clock      ; 1.145 ; 1.383 ; Rise       ; clock           ;
;  code_x1[0] ; clock      ; 0.831 ; 1.077 ; Rise       ; clock           ;
;  code_x1[1] ; clock      ; 0.985 ; 1.254 ; Rise       ; clock           ;
;  code_x1[2] ; clock      ; 0.969 ; 1.191 ; Rise       ; clock           ;
;  code_x1[3] ; clock      ; 0.909 ; 1.177 ; Rise       ; clock           ;
;  code_x1[4] ; clock      ; 0.962 ; 1.227 ; Rise       ; clock           ;
;  code_x1[5] ; clock      ; 0.761 ; 1.006 ; Rise       ; clock           ;
;  code_x1[6] ; clock      ; 1.145 ; 1.383 ; Rise       ; clock           ;
;  code_x1[7] ; clock      ; 0.789 ; 1.039 ; Rise       ; clock           ;
; code_x2[*]  ; clock      ; 0.921 ; 1.185 ; Rise       ; clock           ;
;  code_x2[0] ; clock      ; 0.768 ; 1.011 ; Rise       ; clock           ;
;  code_x2[1] ; clock      ; 0.755 ; 1.001 ; Rise       ; clock           ;
;  code_x2[2] ; clock      ; 0.894 ; 1.160 ; Rise       ; clock           ;
;  code_x2[3] ; clock      ; 0.921 ; 1.185 ; Rise       ; clock           ;
;  code_x2[4] ; clock      ; 0.737 ; 0.983 ; Rise       ; clock           ;
;  code_x2[5] ; clock      ; 0.744 ; 0.988 ; Rise       ; clock           ;
;  code_x2[6] ; clock      ; 0.896 ; 1.163 ; Rise       ; clock           ;
;  code_x2[7] ; clock      ; 0.755 ; 1.006 ; Rise       ; clock           ;
; code_y1[*]  ; clock      ; 1.139 ; 1.385 ; Rise       ; clock           ;
;  code_y1[0] ; clock      ; 1.030 ; 1.251 ; Rise       ; clock           ;
;  code_y1[1] ; clock      ; 0.991 ; 1.253 ; Rise       ; clock           ;
;  code_y1[2] ; clock      ; 0.818 ; 1.064 ; Rise       ; clock           ;
;  code_y1[3] ; clock      ; 0.939 ; 1.206 ; Rise       ; clock           ;
;  code_y1[4] ; clock      ; 0.964 ; 1.180 ; Rise       ; clock           ;
;  code_y1[5] ; clock      ; 0.986 ; 1.210 ; Rise       ; clock           ;
;  code_y1[6] ; clock      ; 1.139 ; 1.385 ; Rise       ; clock           ;
;  code_y1[7] ; clock      ; 0.770 ; 1.018 ; Rise       ; clock           ;
; code_y2[*]  ; clock      ; 1.075 ; 1.295 ; Rise       ; clock           ;
;  code_y2[0] ; clock      ; 0.875 ; 1.145 ; Rise       ; clock           ;
;  code_y2[1] ; clock      ; 1.075 ; 1.295 ; Rise       ; clock           ;
;  code_y2[2] ; clock      ; 0.929 ; 1.198 ; Rise       ; clock           ;
;  code_y2[3] ; clock      ; 1.053 ; 1.270 ; Rise       ; clock           ;
;  code_y2[4] ; clock      ; 0.749 ; 0.996 ; Rise       ; clock           ;
;  code_y2[5] ; clock      ; 0.924 ; 1.140 ; Rise       ; clock           ;
;  code_y2[6] ; clock      ; 0.921 ; 1.191 ; Rise       ; clock           ;
;  code_y2[7] ; clock      ; 0.886 ; 1.158 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; code_x1[*]  ; clock      ; -0.376 ; -0.605 ; Rise       ; clock           ;
;  code_x1[0] ; clock      ; -0.446 ; -0.675 ; Rise       ; clock           ;
;  code_x1[1] ; clock      ; -0.607 ; -0.866 ; Rise       ; clock           ;
;  code_x1[2] ; clock      ; -0.577 ; -0.783 ; Rise       ; clock           ;
;  code_x1[3] ; clock      ; -0.531 ; -0.790 ; Rise       ; clock           ;
;  code_x1[4] ; clock      ; -0.585 ; -0.841 ; Rise       ; clock           ;
;  code_x1[5] ; clock      ; -0.376 ; -0.605 ; Rise       ; clock           ;
;  code_x1[6] ; clock      ; -0.759 ; -0.990 ; Rise       ; clock           ;
;  code_x1[7] ; clock      ; -0.404 ; -0.639 ; Rise       ; clock           ;
; code_x2[*]  ; clock      ; -0.350 ; -0.580 ; Rise       ; clock           ;
;  code_x2[0] ; clock      ; -0.381 ; -0.609 ; Rise       ; clock           ;
;  code_x2[1] ; clock      ; -0.369 ; -0.600 ; Rise       ; clock           ;
;  code_x2[2] ; clock      ; -0.514 ; -0.772 ; Rise       ; clock           ;
;  code_x2[3] ; clock      ; -0.543 ; -0.799 ; Rise       ; clock           ;
;  code_x2[4] ; clock      ; -0.350 ; -0.580 ; Rise       ; clock           ;
;  code_x2[5] ; clock      ; -0.357 ; -0.584 ; Rise       ; clock           ;
;  code_x2[6] ; clock      ; -0.516 ; -0.775 ; Rise       ; clock           ;
;  code_x2[7] ; clock      ; -0.370 ; -0.604 ; Rise       ; clock           ;
; code_y1[*]  ; clock      ; -0.385 ; -0.617 ; Rise       ; clock           ;
;  code_y1[0] ; clock      ; -0.634 ; -0.840 ; Rise       ; clock           ;
;  code_y1[1] ; clock      ; -0.612 ; -0.865 ; Rise       ; clock           ;
;  code_y1[2] ; clock      ; -0.432 ; -0.663 ; Rise       ; clock           ;
;  code_y1[3] ; clock      ; -0.562 ; -0.820 ; Rise       ; clock           ;
;  code_y1[4] ; clock      ; -0.571 ; -0.772 ; Rise       ; clock           ;
;  code_y1[5] ; clock      ; -0.591 ; -0.799 ; Rise       ; clock           ;
;  code_y1[6] ; clock      ; -0.752 ; -0.990 ; Rise       ; clock           ;
;  code_y1[7] ; clock      ; -0.385 ; -0.617 ; Rise       ; clock           ;
; code_y2[*]  ; clock      ; -0.363 ; -0.594 ; Rise       ; clock           ;
;  code_y2[0] ; clock      ; -0.497 ; -0.759 ; Rise       ; clock           ;
;  code_y2[1] ; clock      ; -0.676 ; -0.881 ; Rise       ; clock           ;
;  code_y2[2] ; clock      ; -0.549 ; -0.808 ; Rise       ; clock           ;
;  code_y2[3] ; clock      ; -0.653 ; -0.856 ; Rise       ; clock           ;
;  code_y2[4] ; clock      ; -0.363 ; -0.594 ; Rise       ; clock           ;
;  code_y2[5] ; clock      ; -0.529 ; -0.731 ; Rise       ; clock           ;
;  code_y2[6] ; clock      ; -0.543 ; -0.804 ; Rise       ; clock           ;
;  code_y2[7] ; clock      ; -0.508 ; -0.771 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; theta[*]  ; clock      ; 20.666 ; 20.607 ; Rise       ; clock           ;
;  theta[0] ; clock      ; 18.495 ; 18.528 ; Rise       ; clock           ;
;  theta[1] ; clock      ; 20.666 ; 20.607 ; Rise       ; clock           ;
;  theta[2] ; clock      ; 19.737 ; 19.564 ; Rise       ; clock           ;
;  theta[3] ; clock      ; 19.542 ; 19.415 ; Rise       ; clock           ;
;  theta[4] ; clock      ; 19.680 ; 19.462 ; Rise       ; clock           ;
;  theta[5] ; clock      ; 18.895 ; 18.848 ; Rise       ; clock           ;
;  theta[6] ; clock      ; 20.041 ; 19.830 ; Rise       ; clock           ;
;  theta[7] ; clock      ; 18.283 ; 18.209 ; Rise       ; clock           ;
;  theta[8] ; clock      ; 17.559 ; 17.391 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; theta[*]  ; clock      ; 9.983  ; 9.791  ; Rise       ; clock           ;
;  theta[0] ; clock      ; 10.073 ; 9.900  ; Rise       ; clock           ;
;  theta[1] ; clock      ; 11.221 ; 11.117 ; Rise       ; clock           ;
;  theta[2] ; clock      ; 10.102 ; 9.932  ; Rise       ; clock           ;
;  theta[3] ; clock      ; 10.481 ; 10.345 ; Rise       ; clock           ;
;  theta[4] ; clock      ; 10.621 ; 10.387 ; Rise       ; clock           ;
;  theta[5] ; clock      ; 9.983  ; 9.791  ; Rise       ; clock           ;
;  theta[6] ; clock      ; 10.582 ; 10.350 ; Rise       ; clock           ;
;  theta[7] ; clock      ; 10.729 ; 10.813 ; Rise       ; clock           ;
;  theta[8] ; clock      ; 11.005 ; 11.112 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.557 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.126 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -41.465                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                      ;
+-------+-----------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.557 ; LUT:LUT_x1|code_in[3] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.133      ; 0.585      ;
; 0.565 ; LUT:LUT_y1|code_in[7] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.133      ; 0.577      ;
; 0.568 ; LUT:LUT_x2|code_in[6] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.133      ; 0.574      ;
; 0.571 ; LUT:LUT_y1|code_in[1] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.133      ; 0.571      ;
; 0.571 ; LUT:LUT_x1|code_in[1] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.133      ; 0.571      ;
; 0.572 ; LUT:LUT_y2|code_in[4] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.135      ; 0.572      ;
; 0.572 ; LUT:LUT_y1|code_in[5] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.133      ; 0.570      ;
; 0.574 ; LUT:LUT_y1|code_in[6] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.133      ; 0.568      ;
; 0.575 ; LUT:LUT_y2|code_in[6] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.135      ; 0.569      ;
; 0.576 ; LUT:LUT_x2|code_in[5] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.133      ; 0.566      ;
; 0.577 ; LUT:LUT_y2|code_in[7] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.132      ; 0.564      ;
; 0.577 ; LUT:LUT_x2|code_in[7] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.135      ; 0.567      ;
; 0.577 ; LUT:LUT_x1|code_in[0] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.133      ; 0.565      ;
; 0.578 ; LUT:LUT_y2|code_in[0] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.132      ; 0.563      ;
; 0.578 ; LUT:LUT_x2|code_in[0] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.135      ; 0.566      ;
; 0.579 ; LUT:LUT_y2|code_in[3] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.132      ; 0.562      ;
; 0.581 ; LUT:LUT_x2|code_in[1] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.135      ; 0.563      ;
; 0.583 ; LUT:LUT_x2|code_in[2] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.133      ; 0.559      ;
; 0.584 ; LUT:LUT_y1|code_in[4] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.139      ; 0.564      ;
; 0.584 ; LUT:LUT_x1|code_in[6] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.146      ; 0.571      ;
; 0.586 ; LUT:LUT_y1|code_in[2] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.139      ; 0.562      ;
; 0.588 ; LUT:LUT_x2|code_in[4] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.133      ; 0.554      ;
; 0.590 ; LUT:LUT_x1|code_in[4] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.146      ; 0.565      ;
; 0.590 ; LUT:LUT_x1|code_in[5] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.133      ; 0.552      ;
; 0.591 ; LUT:LUT_y2|code_in[2] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.135      ; 0.553      ;
; 0.591 ; LUT:LUT_y2|code_in[5] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.132      ; 0.550      ;
; 0.594 ; LUT:LUT_x2|code_in[3] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.135      ; 0.550      ;
; 0.596 ; LUT:LUT_y2|code_in[1] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.132      ; 0.545      ;
; 0.599 ; LUT:LUT_x1|code_in[2] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.146      ; 0.556      ;
; 0.600 ; LUT:LUT_y1|code_in[0] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.139      ; 0.548      ;
; 0.602 ; LUT:LUT_y1|code_in[3] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.139      ; 0.546      ;
; 0.604 ; LUT:LUT_x1|code_in[7] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.146      ; 0.551      ;
+-------+-----------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                       ;
+-------+-----------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.126 ; LUT:LUT_x1|code_in[7] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 0.466      ;
; 0.128 ; LUT:LUT_y1|code_in[3] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.230      ; 0.462      ;
; 0.129 ; LUT:LUT_y1|code_in[0] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.230      ; 0.463      ;
; 0.130 ; LUT:LUT_x1|code_in[2] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 0.470      ;
; 0.132 ; LUT:LUT_y2|code_in[2] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.227      ; 0.463      ;
; 0.133 ; LUT:LUT_y2|code_in[1] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.461      ;
; 0.134 ; LUT:LUT_x2|code_in[3] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.227      ; 0.465      ;
; 0.136 ; LUT:LUT_x2|code_in[4] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.225      ; 0.465      ;
; 0.136 ; LUT:LUT_x1|code_in[4] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 0.476      ;
; 0.136 ; LUT:LUT_x1|code_in[5] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.223      ; 0.463      ;
; 0.137 ; LUT:LUT_y2|code_in[5] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.465      ;
; 0.139 ; LUT:LUT_y1|code_in[2] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.230      ; 0.473      ;
; 0.140 ; LUT:LUT_x2|code_in[2] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.225      ; 0.469      ;
; 0.141 ; LUT:LUT_y1|code_in[4] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.230      ; 0.475      ;
; 0.142 ; LUT:LUT_x1|code_in[6] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 0.482      ;
; 0.143 ; LUT:LUT_x2|code_in[1] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.227      ; 0.474      ;
; 0.143 ; LUT:LUT_x2|code_in[5] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.225      ; 0.472      ;
; 0.145 ; LUT:LUT_y2|code_in[3] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.473      ;
; 0.145 ; LUT:LUT_y2|code_in[6] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.227      ; 0.476      ;
; 0.146 ; LUT:LUT_x1|code_in[0] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.223      ; 0.473      ;
; 0.147 ; LUT:LUT_y2|code_in[0] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.475      ;
; 0.147 ; LUT:LUT_y2|code_in[4] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.227      ; 0.478      ;
; 0.147 ; LUT:LUT_y1|code_in[6] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.475      ;
; 0.147 ; LUT:LUT_x2|code_in[0] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.227      ; 0.478      ;
; 0.147 ; LUT:LUT_x2|code_in[7] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.227      ; 0.478      ;
; 0.148 ; LUT:LUT_y2|code_in[7] ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.476      ;
; 0.149 ; LUT:LUT_y1|code_in[1] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.477      ;
; 0.149 ; LUT:LUT_y1|code_in[5] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.477      ;
; 0.150 ; LUT:LUT_x1|code_in[1] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.223      ; 0.477      ;
; 0.152 ; LUT:LUT_x2|code_in[6] ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.225      ; 0.481      ;
; 0.155 ; LUT:LUT_y1|code_in[7] ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.483      ;
; 0.160 ; LUT:LUT_x1|code_in[3] ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.223      ; 0.487      ;
+-------+-----------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_x1|code_in[0]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_x1|code_in[1]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_x1|code_in[2]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_x1|code_in[3]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_x1|code_in[4]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_x1|code_in[5]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_x1|code_in[6]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_x1|code_in[7]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_x2|code_in[0]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_x2|code_in[1]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_x2|code_in[2]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_x2|code_in[3]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_x2|code_in[4]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_x2|code_in[5]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_x2|code_in[6]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_x2|code_in[7]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_y1|code_in[0]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_y1|code_in[1]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_y1|code_in[2]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_y1|code_in[3]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_y1|code_in[4]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_y1|code_in[5]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_y1|code_in[6]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_y1|code_in[7]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_y2|code_in[0]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_y2|code_in[1]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_y2|code_in[2]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_y2|code_in[3]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_y2|code_in[4]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_y2|code_in[5]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_y2|code_in[6]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; LUT:LUT_y2|code_in[7]                                                                              ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_x1|altsyncram:WideOr6_rtl_0|altsyncram_nm01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_y2|altsyncram:WideOr6_rtl_0|altsyncram_km01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_y1|altsyncram:WideOr6_rtl_0|altsyncram_lm01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.124 ; 0.106        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_x2|altsyncram:WideOr6_rtl_0|altsyncram_mm01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[0]                                                                              ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[1]                                                                              ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[2]                                                                              ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[3]                                                                              ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[4]                                                                              ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[5]                                                                              ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[6]                                                                              ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_x1|code_in[7]                                                                              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_y2|code_in[2]                                                                              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_y2|code_in[4]                                                                              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_y2|code_in[6]                                                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[0]                                                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[1]                                                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[2]                                                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[3]                                                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[4]                                                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[5]                                                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[6]                                                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_y1|code_in[7]                                                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_y2|code_in[0]                                                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_y2|code_in[1]                                                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_y2|code_in[3]                                                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_y2|code_in[5]                                                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_y2|code_in[7]                                                                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[0]                                                                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[1]                                                                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[2]                                                                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[3]                                                                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[4]                                                                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[5]                                                                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[6]                                                                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; LUT:LUT_x2|code_in[7]                                                                              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_x1|code_in[0]|clk                                                                              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_x1|code_in[1]|clk                                                                              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_x1|code_in[2]|clk                                                                              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_x1|code_in[3]|clk                                                                              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_x1|code_in[4]|clk                                                                              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_x1|code_in[5]|clk                                                                              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_x1|code_in[6]|clk                                                                              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_x1|code_in[7]|clk                                                                              ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_x1|WideOr6_rtl_0|auto_generated|ram_block1a0|clk0                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_y1|WideOr6_rtl_0|auto_generated|ram_block1a0|clk0                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_y1|code_in[0]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_y1|code_in[1]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_y1|code_in[2]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_y1|code_in[3]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_y1|code_in[4]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_y1|code_in[5]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_y1|code_in[6]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_y1|code_in[7]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_y2|WideOr6_rtl_0|auto_generated|ram_block1a0|clk0                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_y2|code_in[0]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_y2|code_in[1]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_y2|code_in[2]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_y2|code_in[3]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_y2|code_in[4]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_y2|code_in[5]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_y2|code_in[6]|clk                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; LUT_y2|code_in[7]|clk                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; code_x1[*]  ; clock      ; 0.594 ; 1.164 ; Rise       ; clock           ;
;  code_x1[0] ; clock      ; 0.463 ; 1.033 ; Rise       ; clock           ;
;  code_x1[1] ; clock      ; 0.535 ; 1.099 ; Rise       ; clock           ;
;  code_x1[2] ; clock      ; 0.512 ; 1.085 ; Rise       ; clock           ;
;  code_x1[3] ; clock      ; 0.468 ; 1.025 ; Rise       ; clock           ;
;  code_x1[4] ; clock      ; 0.524 ; 1.082 ; Rise       ; clock           ;
;  code_x1[5] ; clock      ; 0.399 ; 0.967 ; Rise       ; clock           ;
;  code_x1[6] ; clock      ; 0.594 ; 1.164 ; Rise       ; clock           ;
;  code_x1[7] ; clock      ; 0.440 ; 1.004 ; Rise       ; clock           ;
; code_x2[*]  ; clock      ; 0.480 ; 1.036 ; Rise       ; clock           ;
;  code_x2[0] ; clock      ; 0.394 ; 0.965 ; Rise       ; clock           ;
;  code_x2[1] ; clock      ; 0.394 ; 0.961 ; Rise       ; clock           ;
;  code_x2[2] ; clock      ; 0.451 ; 1.012 ; Rise       ; clock           ;
;  code_x2[3] ; clock      ; 0.480 ; 1.036 ; Rise       ; clock           ;
;  code_x2[4] ; clock      ; 0.373 ; 0.940 ; Rise       ; clock           ;
;  code_x2[5] ; clock      ; 0.371 ; 0.941 ; Rise       ; clock           ;
;  code_x2[6] ; clock      ; 0.448 ; 1.009 ; Rise       ; clock           ;
;  code_x2[7] ; clock      ; 0.405 ; 0.968 ; Rise       ; clock           ;
; code_y1[*]  ; clock      ; 0.579 ; 1.147 ; Rise       ; clock           ;
;  code_y1[0] ; clock      ; 0.539 ; 1.118 ; Rise       ; clock           ;
;  code_y1[1] ; clock      ; 0.521 ; 1.088 ; Rise       ; clock           ;
;  code_y1[2] ; clock      ; 0.454 ; 1.019 ; Rise       ; clock           ;
;  code_y1[3] ; clock      ; 0.512 ; 1.065 ; Rise       ; clock           ;
;  code_y1[4] ; clock      ; 0.516 ; 1.083 ; Rise       ; clock           ;
;  code_y1[5] ; clock      ; 0.498 ; 1.079 ; Rise       ; clock           ;
;  code_y1[6] ; clock      ; 0.579 ; 1.147 ; Rise       ; clock           ;
;  code_y1[7] ; clock      ; 0.416 ; 0.982 ; Rise       ; clock           ;
; code_y2[*]  ; clock      ; 0.569 ; 1.153 ; Rise       ; clock           ;
;  code_y2[0] ; clock      ; 0.458 ; 1.011 ; Rise       ; clock           ;
;  code_y2[1] ; clock      ; 0.569 ; 1.153 ; Rise       ; clock           ;
;  code_y2[2] ; clock      ; 0.463 ; 1.029 ; Rise       ; clock           ;
;  code_y2[3] ; clock      ; 0.530 ; 1.117 ; Rise       ; clock           ;
;  code_y2[4] ; clock      ; 0.383 ; 0.955 ; Rise       ; clock           ;
;  code_y2[5] ; clock      ; 0.465 ; 1.040 ; Rise       ; clock           ;
;  code_y2[6] ; clock      ; 0.482 ; 1.041 ; Rise       ; clock           ;
;  code_y2[7] ; clock      ; 0.463 ; 1.017 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; code_x1[*]  ; clock      ; -0.184 ; -0.738 ; Rise       ; clock           ;
;  code_x1[0] ; clock      ; -0.249 ; -0.804 ; Rise       ; clock           ;
;  code_x1[1] ; clock      ; -0.323 ; -0.878 ; Rise       ; clock           ;
;  code_x1[2] ; clock      ; -0.294 ; -0.852 ; Rise       ; clock           ;
;  code_x1[3] ; clock      ; -0.256 ; -0.805 ; Rise       ; clock           ;
;  code_x1[4] ; clock      ; -0.312 ; -0.862 ; Rise       ; clock           ;
;  code_x1[5] ; clock      ; -0.184 ; -0.738 ; Rise       ; clock           ;
;  code_x1[6] ; clock      ; -0.377 ; -0.939 ; Rise       ; clock           ;
;  code_x1[7] ; clock      ; -0.226 ; -0.775 ; Rise       ; clock           ;
; code_x2[*]  ; clock      ; -0.156 ; -0.710 ; Rise       ; clock           ;
;  code_x2[0] ; clock      ; -0.179 ; -0.736 ; Rise       ; clock           ;
;  code_x2[1] ; clock      ; -0.180 ; -0.732 ; Rise       ; clock           ;
;  code_x2[2] ; clock      ; -0.238 ; -0.791 ; Rise       ; clock           ;
;  code_x2[3] ; clock      ; -0.267 ; -0.816 ; Rise       ; clock           ;
;  code_x2[4] ; clock      ; -0.158 ; -0.710 ; Rise       ; clock           ;
;  code_x2[5] ; clock      ; -0.156 ; -0.712 ; Rise       ; clock           ;
;  code_x2[6] ; clock      ; -0.235 ; -0.788 ; Rise       ; clock           ;
;  code_x2[7] ; clock      ; -0.190 ; -0.739 ; Rise       ; clock           ;
; code_y1[*]  ; clock      ; -0.201 ; -0.753 ; Rise       ; clock           ;
;  code_y1[0] ; clock      ; -0.319 ; -0.883 ; Rise       ; clock           ;
;  code_y1[1] ; clock      ; -0.307 ; -0.866 ; Rise       ; clock           ;
;  code_y1[2] ; clock      ; -0.239 ; -0.790 ; Rise       ; clock           ;
;  code_y1[3] ; clock      ; -0.300 ; -0.846 ; Rise       ; clock           ;
;  code_y1[4] ; clock      ; -0.297 ; -0.850 ; Rise       ; clock           ;
;  code_y1[5] ; clock      ; -0.279 ; -0.844 ; Rise       ; clock           ;
;  code_y1[6] ; clock      ; -0.361 ; -0.921 ; Rise       ; clock           ;
;  code_y1[7] ; clock      ; -0.201 ; -0.753 ; Rise       ; clock           ;
; code_y2[*]  ; clock      ; -0.168 ; -0.725 ; Rise       ; clock           ;
;  code_y2[0] ; clock      ; -0.246 ; -0.791 ; Rise       ; clock           ;
;  code_y2[1] ; clock      ; -0.348 ; -0.917 ; Rise       ; clock           ;
;  code_y2[2] ; clock      ; -0.249 ; -0.807 ; Rise       ; clock           ;
;  code_y2[3] ; clock      ; -0.308 ; -0.880 ; Rise       ; clock           ;
;  code_y2[4] ; clock      ; -0.168 ; -0.725 ; Rise       ; clock           ;
;  code_y2[5] ; clock      ; -0.246 ; -0.806 ; Rise       ; clock           ;
;  code_y2[6] ; clock      ; -0.269 ; -0.820 ; Rise       ; clock           ;
;  code_y2[7] ; clock      ; -0.250 ; -0.796 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; theta[*]  ; clock      ; 11.790 ; 11.953 ; Rise       ; clock           ;
;  theta[0] ; clock      ; 10.463 ; 10.510 ; Rise       ; clock           ;
;  theta[1] ; clock      ; 11.790 ; 11.953 ; Rise       ; clock           ;
;  theta[2] ; clock      ; 10.986 ; 11.105 ; Rise       ; clock           ;
;  theta[3] ; clock      ; 10.934 ; 11.046 ; Rise       ; clock           ;
;  theta[4] ; clock      ; 11.010 ; 11.112 ; Rise       ; clock           ;
;  theta[5] ; clock      ; 10.629 ; 10.707 ; Rise       ; clock           ;
;  theta[6] ; clock      ; 11.116 ; 11.268 ; Rise       ; clock           ;
;  theta[7] ; clock      ; 10.252 ; 10.361 ; Rise       ; clock           ;
;  theta[8] ; clock      ; 9.821  ; 9.961  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; theta[*]  ; clock      ; 5.381 ; 5.486 ; Rise       ; clock           ;
;  theta[0] ; clock      ; 5.422 ; 5.529 ; Rise       ; clock           ;
;  theta[1] ; clock      ; 6.340 ; 6.499 ; Rise       ; clock           ;
;  theta[2] ; clock      ; 5.438 ; 5.555 ; Rise       ; clock           ;
;  theta[3] ; clock      ; 5.671 ; 5.829 ; Rise       ; clock           ;
;  theta[4] ; clock      ; 5.713 ; 5.844 ; Rise       ; clock           ;
;  theta[5] ; clock      ; 5.381 ; 5.486 ; Rise       ; clock           ;
;  theta[6] ; clock      ; 5.674 ; 5.815 ; Rise       ; clock           ;
;  theta[7] ; clock      ; 5.941 ; 5.863 ; Rise       ; clock           ;
;  theta[8] ; clock      ; 6.032 ; 6.018 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.188 ; 0.126 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; 0.188 ; 0.126 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; -54.892             ;
;  clock           ; 0.000 ; 0.000 ; N/A      ; N/A     ; -54.892             ;
+------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; code_x1[*]  ; clock      ; 1.346 ; 1.687 ; Rise       ; clock           ;
;  code_x1[0] ; clock      ; 1.006 ; 1.353 ; Rise       ; clock           ;
;  code_x1[1] ; clock      ; 1.176 ; 1.539 ; Rise       ; clock           ;
;  code_x1[2] ; clock      ; 1.158 ; 1.483 ; Rise       ; clock           ;
;  code_x1[3] ; clock      ; 1.102 ; 1.456 ; Rise       ; clock           ;
;  code_x1[4] ; clock      ; 1.153 ; 1.504 ; Rise       ; clock           ;
;  code_x1[5] ; clock      ; 0.930 ; 1.282 ; Rise       ; clock           ;
;  code_x1[6] ; clock      ; 1.346 ; 1.687 ; Rise       ; clock           ;
;  code_x1[7] ; clock      ; 0.960 ; 1.311 ; Rise       ; clock           ;
; code_x2[*]  ; clock      ; 1.115 ; 1.466 ; Rise       ; clock           ;
;  code_x2[0] ; clock      ; 0.947 ; 1.292 ; Rise       ; clock           ;
;  code_x2[1] ; clock      ; 0.928 ; 1.278 ; Rise       ; clock           ;
;  code_x2[2] ; clock      ; 1.081 ; 1.444 ; Rise       ; clock           ;
;  code_x2[3] ; clock      ; 1.115 ; 1.466 ; Rise       ; clock           ;
;  code_x2[4] ; clock      ; 0.911 ; 1.262 ; Rise       ; clock           ;
;  code_x2[5] ; clock      ; 0.922 ; 1.268 ; Rise       ; clock           ;
;  code_x2[6] ; clock      ; 1.087 ; 1.449 ; Rise       ; clock           ;
;  code_x2[7] ; clock      ; 0.931 ; 1.282 ; Rise       ; clock           ;
; code_y1[*]  ; clock      ; 1.345 ; 1.695 ; Rise       ; clock           ;
;  code_y1[0] ; clock      ; 1.217 ; 1.552 ; Rise       ; clock           ;
;  code_y1[1] ; clock      ; 1.186 ; 1.541 ; Rise       ; clock           ;
;  code_y1[2] ; clock      ; 0.992 ; 1.340 ; Rise       ; clock           ;
;  code_y1[3] ; clock      ; 1.127 ; 1.483 ; Rise       ; clock           ;
;  code_y1[4] ; clock      ; 1.144 ; 1.470 ; Rise       ; clock           ;
;  code_y1[5] ; clock      ; 1.170 ; 1.514 ; Rise       ; clock           ;
;  code_y1[6] ; clock      ; 1.345 ; 1.695 ; Rise       ; clock           ;
;  code_y1[7] ; clock      ; 0.937 ; 1.290 ; Rise       ; clock           ;
; code_y2[*]  ; clock      ; 1.271 ; 1.601 ; Rise       ; clock           ;
;  code_y2[0] ; clock      ; 1.061 ; 1.418 ; Rise       ; clock           ;
;  code_y2[1] ; clock      ; 1.271 ; 1.601 ; Rise       ; clock           ;
;  code_y2[2] ; clock      ; 1.125 ; 1.484 ; Rise       ; clock           ;
;  code_y2[3] ; clock      ; 1.249 ; 1.579 ; Rise       ; clock           ;
;  code_y2[4] ; clock      ; 0.921 ; 1.268 ; Rise       ; clock           ;
;  code_y2[5] ; clock      ; 1.108 ; 1.433 ; Rise       ; clock           ;
;  code_y2[6] ; clock      ; 1.113 ; 1.467 ; Rise       ; clock           ;
;  code_y2[7] ; clock      ; 1.078 ; 1.433 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; code_x1[*]  ; clock      ; -0.184 ; -0.605 ; Rise       ; clock           ;
;  code_x1[0] ; clock      ; -0.249 ; -0.675 ; Rise       ; clock           ;
;  code_x1[1] ; clock      ; -0.323 ; -0.866 ; Rise       ; clock           ;
;  code_x1[2] ; clock      ; -0.294 ; -0.783 ; Rise       ; clock           ;
;  code_x1[3] ; clock      ; -0.256 ; -0.790 ; Rise       ; clock           ;
;  code_x1[4] ; clock      ; -0.312 ; -0.841 ; Rise       ; clock           ;
;  code_x1[5] ; clock      ; -0.184 ; -0.605 ; Rise       ; clock           ;
;  code_x1[6] ; clock      ; -0.377 ; -0.939 ; Rise       ; clock           ;
;  code_x1[7] ; clock      ; -0.226 ; -0.639 ; Rise       ; clock           ;
; code_x2[*]  ; clock      ; -0.156 ; -0.580 ; Rise       ; clock           ;
;  code_x2[0] ; clock      ; -0.179 ; -0.609 ; Rise       ; clock           ;
;  code_x2[1] ; clock      ; -0.180 ; -0.600 ; Rise       ; clock           ;
;  code_x2[2] ; clock      ; -0.238 ; -0.772 ; Rise       ; clock           ;
;  code_x2[3] ; clock      ; -0.267 ; -0.799 ; Rise       ; clock           ;
;  code_x2[4] ; clock      ; -0.158 ; -0.580 ; Rise       ; clock           ;
;  code_x2[5] ; clock      ; -0.156 ; -0.584 ; Rise       ; clock           ;
;  code_x2[6] ; clock      ; -0.235 ; -0.775 ; Rise       ; clock           ;
;  code_x2[7] ; clock      ; -0.190 ; -0.604 ; Rise       ; clock           ;
; code_y1[*]  ; clock      ; -0.201 ; -0.617 ; Rise       ; clock           ;
;  code_y1[0] ; clock      ; -0.319 ; -0.840 ; Rise       ; clock           ;
;  code_y1[1] ; clock      ; -0.307 ; -0.865 ; Rise       ; clock           ;
;  code_y1[2] ; clock      ; -0.239 ; -0.663 ; Rise       ; clock           ;
;  code_y1[3] ; clock      ; -0.300 ; -0.820 ; Rise       ; clock           ;
;  code_y1[4] ; clock      ; -0.297 ; -0.772 ; Rise       ; clock           ;
;  code_y1[5] ; clock      ; -0.279 ; -0.799 ; Rise       ; clock           ;
;  code_y1[6] ; clock      ; -0.361 ; -0.921 ; Rise       ; clock           ;
;  code_y1[7] ; clock      ; -0.201 ; -0.617 ; Rise       ; clock           ;
; code_y2[*]  ; clock      ; -0.168 ; -0.594 ; Rise       ; clock           ;
;  code_y2[0] ; clock      ; -0.246 ; -0.759 ; Rise       ; clock           ;
;  code_y2[1] ; clock      ; -0.348 ; -0.881 ; Rise       ; clock           ;
;  code_y2[2] ; clock      ; -0.249 ; -0.807 ; Rise       ; clock           ;
;  code_y2[3] ; clock      ; -0.308 ; -0.856 ; Rise       ; clock           ;
;  code_y2[4] ; clock      ; -0.168 ; -0.594 ; Rise       ; clock           ;
;  code_y2[5] ; clock      ; -0.246 ; -0.731 ; Rise       ; clock           ;
;  code_y2[6] ; clock      ; -0.269 ; -0.804 ; Rise       ; clock           ;
;  code_y2[7] ; clock      ; -0.250 ; -0.771 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; theta[*]  ; clock      ; 22.619 ; 22.644 ; Rise       ; clock           ;
;  theta[0] ; clock      ; 20.247 ; 20.253 ; Rise       ; clock           ;
;  theta[1] ; clock      ; 22.619 ; 22.644 ; Rise       ; clock           ;
;  theta[2] ; clock      ; 21.528 ; 21.417 ; Rise       ; clock           ;
;  theta[3] ; clock      ; 21.307 ; 21.243 ; Rise       ; clock           ;
;  theta[4] ; clock      ; 21.467 ; 21.295 ; Rise       ; clock           ;
;  theta[5] ; clock      ; 20.585 ; 20.571 ; Rise       ; clock           ;
;  theta[6] ; clock      ; 21.852 ; 21.707 ; Rise       ; clock           ;
;  theta[7] ; clock      ; 19.916 ; 19.900 ; Rise       ; clock           ;
;  theta[8] ; clock      ; 19.155 ; 19.038 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; theta[*]  ; clock      ; 5.381 ; 5.486 ; Rise       ; clock           ;
;  theta[0] ; clock      ; 5.422 ; 5.529 ; Rise       ; clock           ;
;  theta[1] ; clock      ; 6.340 ; 6.499 ; Rise       ; clock           ;
;  theta[2] ; clock      ; 5.438 ; 5.555 ; Rise       ; clock           ;
;  theta[3] ; clock      ; 5.671 ; 5.829 ; Rise       ; clock           ;
;  theta[4] ; clock      ; 5.713 ; 5.844 ; Rise       ; clock           ;
;  theta[5] ; clock      ; 5.381 ; 5.486 ; Rise       ; clock           ;
;  theta[6] ; clock      ; 5.674 ; 5.815 ; Rise       ; clock           ;
;  theta[7] ; clock      ; 5.941 ; 5.863 ; Rise       ; clock           ;
;  theta[8] ; clock      ; 6.032 ; 6.018 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; theta[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; theta[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; theta[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; theta[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; theta[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; theta[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; theta[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; theta[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; theta[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_x1[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_x1[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_x1[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_x1[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_x1[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_x1[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_x1[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_x1[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_x2[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_x2[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_x2[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_x2[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_x2[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_x2[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_x2[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_x2[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_y2[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_y2[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_y2[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_y2[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_y2[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_y2[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_y2[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_y2[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_y1[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_y1[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_y1[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_y1[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_y1[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_y1[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_y1[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; code_y1[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; theta[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; theta[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; theta[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; theta[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; theta[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; theta[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; theta[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; theta[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; theta[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; theta[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; theta[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; theta[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; theta[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; theta[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; theta[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; theta[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; theta[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; theta[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; theta[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; theta[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; theta[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; theta[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; theta[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; theta[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; theta[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; theta[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; theta[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 32    ; 32   ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 36    ; 36   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Nov 14 18:55:17 2015
Info: Command: quartus_sta LUT_toplevel -c LUT_toplevel
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LUT_toplevel.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.188
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.188         0.000 clock 
Info (332146): Worst-case hold slack is 0.324
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.324         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -54.892 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.250
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.250         0.000 clock 
Info (332146): Worst-case hold slack is 0.327
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.327         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -54.716 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.557
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.557         0.000 clock 
Info (332146): Worst-case hold slack is 0.126
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.126         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -41.465 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 498 megabytes
    Info: Processing ended: Sat Nov 14 18:55:20 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


