{"hands_on_practices": [{"introduction": "在数字电路设计中，连接逻辑门不仅仅是在原理图上画线，更要考虑电气特性的限制。一个门的输出必须有足够的能力来驱动所有与之相连的输入。本练习将引导您实践一个最基本的接口参数计算——扇出（fan-out），重点关注TTL逻辑门在低电平状态下的电流灌入能力（$I_{OL}$），这通常是决定其驱动能力的关键因素 [@problem_id:1973523]。", "problem": "一位电子工程师正在设计一个数字电路，该电路将一个标准的晶体管-晶体管逻辑 (TTL) 门与一组相同的、定制设计的输入级相连接。为使电路正常工作，标准 TTL 门的输出必须能够同时驱动所有连接的定制输入端。\n\n规格说明指出，当其输出处于逻辑低电平状态时，单个标准 TTL 门可以从所连接的设备中吸收高达 16.0 mA 的电流（灌电流），同时保持有效的低电平输出电压。每个定制逻辑器件的输入端，在连接到低电平信号时，会向驱动门的输出端源出 2.2 mA 的电流。\n\n确定当其输出处于逻辑低电平状态时，单个标准 TTL 门可以可靠驱动的这些定制输入端的最大数量。", "solution": "令 $I_{\\text{sink,max}}$ 表示 TTL 门在有效低电平输出时能吸收的最大电流（最大灌电流），令 $I_{\\text{in}}$ 表示每个定制输入端在被驱动为低电平时源出的电流。对于连接的 $N$ 个相同输入端，总源出电流为\n$$\nI_{\\text{tot}} = N I_{\\text{in}}.\n$$\n为保证在低电平状态下正常工作，TTL 门必须满足\n$$\nI_{\\text{tot}} \\leq I_{\\text{sink,max}} \\quad \\Rightarrow \\quad N I_{\\text{in}} \\leq I_{\\text{sink,max}}.\n$$\n解出 $N$ 可得\n$$\nN \\leq \\frac{I_{\\text{sink,max}}}{I_{\\text{in}}}.\n$$\n因此，输入端的最大整数数量为\n$$\nN_{\\max} = \\left\\lfloor \\frac{I_{\\text{sink,max}}}{I_{\\text{in}}} \\right\\rfloor.\n$$\n代入给定值 $I_{\\text{sink,max}} = 16.0 \\text{ mA}$ 和 $I_{\\text{in}} = 2.2 \\text{ mA}$，\n$$\nN_{\\max} = \\left\\lfloor \\frac{16.0}{2.2} \\right\\rfloor = \\left\\lfloor \\frac{80}{11} \\right\\rfloor = 7.\n$$", "answer": "$$\\boxed{7}$$", "id": "1973523"}, {"introduction": "学会了如何连接逻辑门的输出和输入后，一个常见且重要的问题随之而来：如何处理多输入逻辑门上未使用的输入端？本练习将探讨这一关键的工程实践准则 [@problem_id:1973560]。通过这个例子，您将理解为什么将TTL输入端悬空是一种不良设计，并学会如何正确地端接它们，以确保电路逻辑的稳定性和可靠性。", "problem": "一位工程师正在使用 74LS51 芯片设计一个数字电路，该芯片是一个低功耗肖特基晶体管-晶体管逻辑 (TTL) 与或非 (AOI) 门。该门的布尔函数为 $Y = \\overline{(A \\cdot B) + (C \\cdot D)}$，其中 $A, B$ 是第一个与门的输入，而 $C, D$ 是第二个与门的输入。\n\n该工程师的特定应用仅需要一个双输入与非门后接一个反相器的功能，这可以简化为一个双输入与门。为了实现这一点，计划只使用第一个与门（输入为 $A$ 和 $B$），并禁用第二个与门（输入为 $C$ 和 $D$）。禁用第二个与门意味着其输出，即逻辑项 $(C \\cdot D)$，必须被永久强制为逻辑 0。这确保了总输出变为 $Y = \\overline{(A \\cdot B) + 0} = \\overline{A \\cdot B}$，如果需要，这个输出可以再输入到一个外部反相器中，以获得最终的与功能。\n\n考虑到74LS系列TTL门的典型电气特性，以下哪种方法是端接未使用的输入端 $C$ 和 $D$ 以实现所需功能的最合适且最可靠的工程实践？\n\nA. 将输入端 $C$ 和 $D$ 都直接连接到 Vcc (+5V) 电源轨。\n\nB. 将输入端 $C$ 和 $D$ 都保持断开（悬空）。\n\nC. 将输入端 $C$ 接地（0V），并保持输入端 $D$ 断开。\n\nD. 将输入端 $C$ 和 $D$ 都接地。\n\nE. 将输入端 $C$ 连接到 Vcc，输入端 $D$ 接地。", "solution": "目标是禁用 74LS51 AOI 结构中的第二个与门，其输入为 $C$ 和 $D$。整个门的逻辑函数是 $Y = \\overline{(A \\cdot B) + (C \\cdot D)}$。为了使输出仅依赖于第一个与门，逻辑项 $(C \\cdot D)$ 必须等于逻辑 0。这将函数简化为 $Y = \\overline{(A \\cdot B) + 0} = \\overline{A \\cdot B}$。\n\n逻辑与操作的一个特性是，只要其至少一个输入为 0，其输出就为 0。因此，为确保 $(C \\cdot D) = 0$，我们必须确保输入 $C$、输入 $D$ 或两者都保持在恒定的逻辑 0 状态。\n\n现在，我们根据这一要求以及晶体管-晶体管逻辑 (TTL) 电路，特别是74LS（低功耗肖特基）系列的标准实践来分析每个选项。\n\n**选项 A：将输入端 $C$ 和 $D$ 都直接连接到 Vcc (+5V) 电源轨。**\n将输入端连接到 Vcc 会将其强制为逻辑 1 状态。在这种情况下，$C=1$ 且 $D=1$。未使用的与门的输出将是 $(C \\cdot D) = 1 \\cdot 1 = 1$。这与我们的目标相反。这种配置会使逻辑项 $(A \\cdot B)$ 变得无关紧要，因为无论 $A$ 和 $B$ 的状态如何，总输出都将变为 $Y = \\overline{(A \\cdot B) + 1} = \\overline{1} = 0$。因此，这个选项是错误的。\n\n**选项 B：将输入端 $C$ 和 $D$ 都保持断开（悬空）。**\nTTL 输入端具有一种内部结构，当其悬空时，会使其“上拉”至高电平。这是因为输入端会源出少量电流，在没有到地的通路时，输入电压会上升到一个被解释为逻辑 1 的水平。所以，74LS 芯片上的悬空输入表现得就像它们处于逻辑 1 状态一样。这会导致 $(C \\cdot D) \\approx 1 \\cdot 1 = 1$，这与选项 A 错误的原因相同。此外，将 TTL 输入端悬空被认为是糟糕的工程实践，因为它们容易拾取噪声，这可能导致不稳定的行为和增加的功耗。\n\n**选项 C：将输入端 $C$ 接地（0V），并保持输入端 $D$ 断开。**\n将输入端 $C$ 接地正确地将其强制为逻辑 0 状态。正如选项 B 中所述，悬空的输入 $D$ 将表现为逻辑 1。那么与门的输出将是 $(C \\cdot D) = 0 \\cdot 1 = 0$。从逻辑上讲，这种配置实现了预期的目标。然而，它仍然涉及将一个输入端（$D$）悬空，这在数字设计中出于抗噪声能力和可靠性的原因是强烈不推荐的。因此，这不是最合适或最可靠的方法。\n\n**选项 D：将输入端 $C$ 和 $D$ 都接地。**\n将两个输入端都接地会将它们都强制为逻辑 0 状态。与门的输出变为 $(C \\cdot D) = 0 \\cdot 0 = 0$。这实现了预期的逻辑目标。从电气角度看，将输入端接地提供了一个低阻抗路径，使输入端对噪声免疫。这是一种稳定、可靠且节能的方式，可将输入固定在已知状态。这是在 TTL 电路中禁用未使用的与门或与非门时的标准推荐做法。\n\n**选项 E：将输入端 $C$ 连接到 Vcc，输入端 $D$ 接地。**\n这种配置将 $C=1$ 且 $D=0$。与门的输出变为 $(C \\cdot D) = 1 \\cdot 0 = 0$。逻辑上，这实现了目标。两个输入端都连接到稳定的电压轨（Vcc 和地），所以这是一个可靠的连接。然而，这需要将未使用的输入端连接到两个不同的电位。虽然技术上正确，但选项 D 的方法更简单，因为它将所有相关引脚连接到一个单一的公共电位（地）。对于禁用与门，将所有未使用的输入端接地是最常见和最直接的惯例。在这些选项中，选项 D 因其简单性而略胜一筹，并代表了规范的答案。\n\n**结论：**\nD 和 E 在逻辑上都是正确的，在电气上也是可靠的。然而，选项 D 是在 TTL 逻辑中禁用与门/与非门最常用、最简单且普遍推荐的方法。因此，它代表了“最合适且最可靠的工程实践”。", "answer": "$$\\boxed{D}$$", "id": "1973560"}, {"introduction": "除了标准的“图腾柱”输出结构，一些TTL器件提供了“集电极开路”（open-collector）输出，以支持线与（wired-AND）逻辑或驱动共享总线等特殊应用。这种输出结构需要一个外部上拉电阻（$R_P$）才能正常工作。本练习将指导您完成一个完整的工程计算，通过权衡高电平和低电平两种状态下的最坏情况参数，来确定这个上拉电阻的有效取值范围（$R_{P(min)}$ 到 $R_{P(max)}$）[@problem_id:1973564]。", "problem": "一位工程师正在使用晶体管-晶体管逻辑（TTL）元件设计一个数字接口。一个单独的 74LS05 集电极开路反相器被配置为同时驱动五个独立的 74LS04 标准反相器的输入。公共连接点（74LS05 的输出端和 74LS04 的输入端）通过一个上拉电阻 $R_P$ 连接到电源轨 $V_{CC}$。为了在所有最坏情况下的工作条件下保证正确的逻辑电平，这个上拉电阻的阻值必须在一个特定的范围内。\n\n您的任务是计算这个上拉电阻的最小和最大允许值，分别表示为 $R_{P(min)}$ 和 $R_{P(max)}$。\n\n请使用以下最坏情况下的数据手册参数进行计算：\n\n- **系统电源电压：**\n    - $V_{CC} = 5.0$ V\n\n- **74LS05 驱动器（集电极开路输出）：**\n    - 最大输出低电平电压：$V_{OL(max)} = 0.5$ V\n    - 最大输出灌电流：$I_{OL(max)} = 8.0$ mA\n    - 最大输出高电平漏电流（输出晶体管关闭）：$I_{OH(leak)} = 100$ µA\n\n- **74LS04 负载（标准输入，$N=5$ 个门）：**\n    - 最小输入高电平电压：$V_{IH(min)} = 2.0$ V\n    - 最大输入高电平电流：$I_{IH(max)} = 20$ µA\n    - 最大输入低电平电流：$I_{IL(max)} = -0.4$ mA（负号表示在低电平状态下，电流从输入端流出）。\n\n请提供 $R_{P(min)}$ 和 $R_{P(max)}$ 的计算值作为您的最终答案。将两个值都以千欧姆（kΩ）为单位表示，并四舍五入到三位有效数字。", "solution": "设由 74LS05 集电极开路输出驱动并馈送给 $N=5$ 个 74LS04 输入的节点，通过上拉电阻 $R_{P}$ 连接到 $V_{CC}$。我们根据低电平状态的灌电流能力（它设定了 $R_{P}$ 的最小值）和高电平状态的输入阈值（它设定了 $R_{P}$ 的最大值）来确定 $R_{P}$ 的边界。\n\n低电平状态约束（驱动器开启，灌入电流）：\n- 在指定的低电平下，流过上拉电阻的电流为\n$$\nI_{R}=\\frac{V_{CC}-V_{OL(\\max)}}{R_{P}}.\n$$\n- 在低电平状态下，每个 74LS04 输入向节点源出最多 $-I_{IL(\\max)}$ 的电流，因此必须灌入的总输入电流为\n$$\nI_{\\text{in,LOW}}=N\\left(-I_{IL(\\max)}\\right).\n$$\n- 74LS05 必须灌入这个总和电流，同时保持 $V_{OL}\\leq V_{OL(\\max)}$，所以\n$$\nI_{R}+I_{\\text{in,LOW}}\\leq I_{OL(\\max)}.\n$$\n代入并求解 $R_{P}$：\n$$\n\\frac{V_{CC}-V_{OL(\\max)}}{R_{P}}+N\\left(-I_{IL(\\max)}\\right)\\leq I_{OL(\\max)}\n\\quad\\Rightarrow\\quad\n\\frac{V_{CC}-V_{OL(\\max)}}{R_{P}}\\leq I_{OL(\\max)}-N\\left(-I_{IL(\\max)}\\right),\n$$\n$$\nR_{P}\\geq \\frac{V_{CC}-V_{OL(\\max)}}{I_{OL(\\max)}-N\\left(-I_{IL(\\max)}\\right)}.\n$$\n代入给定值 $V_{CC}=5.0$，$V_{OL(\\max)}=0.5$，$I_{OL(\\max)}=8.0\\times 10^{-3}$，$I_{IL(\\max)}=-0.4\\times 10^{-3}$，$N=5$：\n$$\nR_{P(\\min)}=\\frac{5.0-0.5}{8.0\\times 10^{-3}-5\\left(0.4\\times 10^{-3}\\right)}=\\frac{4.5}{6.0\\times 10^{-3}}=750\\ \\Omega=0.750\\ \\text{k}\\Omega.\n$$\n\n高电平状态约束（驱动器关闭，通过 $R_{P}$ 上拉）：\n- 当输出晶体管关闭时，上拉电阻必须提供总电流\n$$\nI_{\\text{HIGH}}=N\\,I_{IH(\\max)}+I_{OH(\\text{leak})}.\n$$\n- 节点电压为 $V=V_{CC}-I_{\\text{HIGH}}R_{P}$，它必须满足 $V\\geq V_{IH(\\min)}$：\n$$\nV_{CC}-I_{\\text{HIGH}}R_{P}\\geq V_{IH(\\min)}\n\\quad\\Rightarrow\\quad\nR_{P}\\leq \\frac{V_{CC}-V_{IH(\\min)}}{I_{\\text{HIGH}}}.\n$$\n代入给定值 $V_{IH(\\min)}=2.0$，$I_{IH(\\max)}=20\\times 10^{-6}$，$I_{OH(\\text{leak})}=100\\times 10^{-6}$，$N=5$：\n$$\nI_{\\text{HIGH}}=5\\left(20\\times 10^{-6}\\right)+100\\times 10^{-6}=200\\times 10^{-6}\\ \\text{A},\n$$\n$$\nR_{P(\\max)}=\\frac{5.0-2.0}{200\\times 10^{-6}}=\\frac{3.0}{2.0\\times 10^{-4}}=1.5\\times 10^{4}\\ \\Omega=15.0\\ \\text{k}\\Omega.\n$$\n\n因此，上拉电阻的允许范围是从 $0.750$ kΩ 到 $15.0$ kΩ，按要求四舍五入到三位有效数字。", "answer": "$$\\boxed{\\begin{pmatrix}0.750 & 15.0\\end{pmatrix}}$$", "id": "1973564"}]}