---
title: "Ch 1. Signal Integrity Is in Your Future"
excerpt: "Signal and Power Integrity - Simplified"
date: 2024-11-30 12:00:00 +0900
classes: wide
header:
  overlay_image: /assets/images/unsplash-Umberto.jpg
  overlay_filter: 0.5
  caption: "Photo by [**Umberto**](https://unsplash.com/@umby) on [**Unsplash**](https://unsplash.com/)"
categories:
  - VLSI
mathjax: true
---

## 강의 교재

- Signal and Power Integrity - Simplified
  - Eric Bogatin
  - 자세하고 쉬운 설명

## 교재 구성

1. Signal Integrity Is in Your Future
2. Time and Frequency Domains
3. Impedance and Electrical Models
4. The Physical Basis of Resistance
5. The Physical Basis of Capacitance
6. The Physical Basis of Inductance
7. The Physical Basis of Transmission Lines
8. Transmission Lines and Reflections
9. Lossy Lines, Rise-Time Degradation, and Material Properties
10. Crosst Talk in Transmission Lines
11. Differential Pairs and Differential Impedance
12. S-Parameters for Signal-Integrity Applications
13. The Power Distribution Network (PDN)
14. Appendix A: 100+ General Design Guidelines to Minimize Signal-Integrity Problems
15. Appendix B: 100 Collected Rules of Thumb to Help Estimate Signal-Integrity Effects
16. Appendix C: Selected References
17. Appendix D: Review Questions and Answers

- 선수 과목: 기초 전자공학 (회로이론, 전자기학 등) + 실무 설계 경험(있으면 이해하기 좋다)

## Signal Integrity Is in Your Future

기본적인 내용 요약

1. What Are Signal Integrity, Power Integrity, and Electromagnetic Compatibility?
2. Signal-Integrity Effects on One Net
3. Cross Talk
4. Rail-Collapse Noise
5. Electromagnetic Interference (EMI)
6. Two Important Signal-Integrity Generalizations
7. Trends in Electronic Products
8. The Need for a New Design Methodology
9. A New Product Design Methodology
10. Simulations
11. Modeling and Models
12. Creating Circuit Models from Calculation
13. Three Types of Measurements
14. The Role of Measurements
15. THe Bottom Line

## 1.1 What Are Signal Integrity, Power Integrity, and Electromagnetic Compatibility?

- The quality of the electrical signal
- How stable the signal arrives in time.
- Driver와 Receiver 사이의 선. 회로도 상에는 별거 아닌 것 같지만 실제로는 노이즈가 많이 발생한다.
- 넓은 의미에서 Signal Integrity는 고속 신호 제품의 Interconnect가 전압 또는 전류 파형에 영향을 주어, 시스템 성능에 영향을 주는 모든 문제들을 의미한다.
- 왜 Transmission Line의 효과를 무시할 수 없는가?
  - 언제부터? 주파수의 파장을 생각해야 한다 1GHz면 약 30cm가 될 것. 이 파장 대비 Transmission Line의 길이가 1/10이나 1/5 이상이 되면 고려해야 한다.
  - 언제까지? 두 가지 엔지니어가 있다고 한다. 현재 SI 문제를 가지고 있는 사람과 미래에 SI 문제를 가질 사람. 결국 영원히 고려해야 한다.

### Problems

- Signal Integrity(SI)
  - Distortion of signals: 시그널의 왜곡 현상
  - Timing (Rising/Falling Time, Jitter): 신호의 시간축에서의 문제
  - Noise (Ringing, Reflections, Cross Talk, Ground bound): 전압축에서의 문제
- Power Integrity(PI): SI와 유사하지만 파워에 대한 현상
  - Noise on the interconnects delivering power to the active devices.
  - Noise (Rail-Collapse/Simultaneous Switching Noise, IR Drop)
- Electromagnetic compatibility(EMC): 노이즈가 다른 시스템에 영향을 주거나 받는것
  - Emissions or susceptibility
  - Conducted emission/susceptibility(도체를 통해서 나가는/들어오는 것), Radiated emission/susceptibility(방사를 통해서 나가는/들어오는 것)

SI/PI/EMC 세 가지 문제는 서로 연결되어 있다. 또한 설계 관점에서도 Chip/Package/Module 모두 Co-Design이 필요하다. BGA Pin Assignment를 예를 들면, SI/PI 문제가 회로나 보드에서 관측이 될텐데, BGA에서 핀 배치가 중요. 보드에서 이를 바꾸는 것은 힘들다. 이를 고려한 Pin 배치가 필요하다(패키지 관점). IC Designer 입장에서도 Driver/Receiver의 위치를 고려해야 한다거나 On-Die Capacitor 등을 고려할 수 있다. 결국 모든 Designer가 문제를 공유해야 한다.
{: .notice--info}

### Problems in the fields of SI/PI/EMC

- Signal distortion on one net
- Rise-time degradation from frequency-dependent losses in the interconnects
- Cross talk between two or more nets: 하나의 신호선과 다른 신호선 사이의 영향을 주는 것. 고속 신호는 신호가 전달될때 전기장과 자기장을 발생시키는데, 이게 다른 신호선에 영향을 줄 수 있다.
- Ground and power bounce as a special case of cross talk: Ground와 Power는 이상적으로는 고정된 전압을 유지해야하지만, 실제로는 전압이 변한다.
- Rail collapse in the power and ground distribution: Power와 Ground 사이의 전압이 붕괴되는 것.
- Electromagnetic interference and radiation from the entire system: EMI 문제

## 1.2 Signal-Integrity Effects on One Net

- Net
  - Metal trace connected together in a system
  - All the traces connected together are considered as a one net.
  - 하나의 Net도 한 순간에 위치에 따라 전압이 다를 수 있다. 딜레이/왜곡이 발생할 수 있기 때문이다. 이는 Impedance의 변화로 인해 많이 발생한다.
- Factor of impedance changing
  - An end of the interconnect: 터미네이션이 되지 않으면 많은 반사가 일어난다.
  - A line-width change: width가 변하면 임피던스가 변해 반사가 일어난다.
  - A layer change Through a via: 레이어 변경 시 임피던스가 변해 반사가 일어난다.
  - A gap in return-path plane: VDD/VSS Plane에 변화가 있으면 임피던스가 변해 반사가 일어난다.
  - A connector
  - A routing topology change
- Problems: 일어나는 문제
  - Noise
    - Ringing
    - Reflection
- Net problems - Reflection
  - 신호가 지나가면서 만나는 모든 impedance 변화가 발생할 때마다 reflection이 일어난다.
  - 가장 Ideal한 상황은 모든 임피던스가 일정하게 설계된 경우이다.
- Net problems - Ringing
  - 아래 그림에서 termination이 잘 된 경우와 안 된 경우를 비교한 것이다.
  - Termination이 잘 된 경우에는 신호가 잘 전달되지만, 안 된 경우에는 반사가 일어나 Ringing이 발생한다.

![ringing]({{site.baseurl}}/assets/images/2024-11-30-sipi-1/ringing.png){: .align-center}  

- Discontinuity depends on the rise time
  - Rise time이 짧아질수록 Ringing이 더 심해진다.
  - 또한 동작 전압이 낮아질수록 노이즈의 영향력이 커진다.

### Problems: Signal integrity - Timing

- Rise/Fall time
- Skew and Jitter

분석하기 위해 eye diagram을 많이 사용한다. Unit interval 기준으로 신호를 겹쳐서 보고 worst case를 확인할 수 있다.
{: .notice--info}

### Strategy

- Impedance changes at the junction
  - 신호의 분기가 일어나는 부분(junction)에서 반사가 많이 생긴다.
  - 이를 줄이기 위해 Daisy Chain 형태로 만들어서 반사를 줄일 확률이 있다. 하지만 항상 좋은 것을 보장하지는 않는다. 주파수나 칩 등의 영향도 있기 때문이다. 제일 좋은 것은 각각의 신호마다 전송선을 따로 만드는 것이나 이는 현실적으로 어려울 수 있다.
- Higher frequency, shorter rise time - Difficult to keep the impedance
  - Using controlled impedance interconnects - e.g. Ball Grid Arrays(BGAs)
    - 기존 리드프레임 패키지 대신에 BGA를 사용할 수 있다. 패키지는 입체 구조로 만들어져 있기 때문에 임피던스 컨트롤이 어려울 수 있다(PCB보다). 패키지의 길이를 최대한 줄여(BGA로 짧게) 임피던스 미스매칭 구간을 줄일 수 있다.
- Time delay difference (skew)
  - 신호가 여러 개를 동시에 보내는 경우가 많다. 이 신호들이 한 보드 안에서 완벽하게 구현되려면 각각의 net를 위한 공간이 많이 확보되어야 한다. 하지만 현실적으로 전자기기들은 소형화되고 있고, 공간을 넉넉히 갖기 힘들 수 있다. 이로 인해 각각의 net가 서로 delay가 다르게 구현될 수 있다(skew). 또는 서로 다른 net에 영향을 미쳐 신호의 왜곡이 발생할 수도 있다.

## 1.3 Cross Talk

- Definision
  - It is the capacitive and inductive coupling between two nets that provides a path for unwanted noise from one net to the other.
  - 신호가 전달될 때 전자기장이 생성되며, 이는 다른 net에 영향을 줄 수 있다.
  - 이는 Capacitive coupling과 Inductive coupling으로 나뉜다.
  - Capacitive coupling: 두 net 사이에 전기장이 생성되어 전압이 변화할 수 있다.
  - Inductive coupling: 두 net 사이에 자기장이 생성되어 전류가 변화할 수 있다.
- NEXT and FEXT
  - Near and cross talk (NEXT) occurs at the same end of transmitter.
    - 전압은 낮으면서 오랜시간 동안 영향을 미친다.
  - Far end cross talk (FEXT) occurs at the opposite end of transmitter.
    - 전압이 크면서 짧은 시간 동안 영향을 미친다.

![NEXT_FEXT]({{site.baseurl}}/assets/images/2024-11-30-sipi-1/NEXT_FEXT.png){: .align-center}  

더 나아가서 SI 엔지니어가 해야하는 것 중 중요한 일은 Root cause를 찾아내는 것이다. 원인을 찾아내는 방법 중 하나가 Cross Talk 분석이다. Cross Talk 파형이 예상 파형을 생각할 수 있고 이를 확인할 수 있다.
{: .notice--info}

- SSO noise (Simultaneous Switching Output)
  - SSO noise in the mutual-inductance becomes serious
  - 아래 그림에서 Quiet line에 노이즈 패턴이 신호가 스위칭될 때 발생한다는 것을 알 수 있다.
  - Solution: Minimizing mutual inductance, Use of differential signaling

![sso]({{site.baseurl}}/assets/images/2024-11-30-sipi-1/sso.png){: .align-center}  

### Cross Talk - Solutions

- Capacitive coupling
  - $C = \frac{\epsilon A}{d}$
  - Spacing the adjacent traces farther apart
  - lower dielectric constant material
- Inductive coupling
  - Keeping interconnects short
- Guard trace
  - Making another path: 두 신호 사이에 Ground trace를 만들고 Via로 촘촘하게 Ground plane과 연결한다.

## 1.4 Rail-Collapse Noise

- Problems
  - Power integrity - noise
    - Rail-Collapse/Simultaneous Switching Noise(SSN)
    - IR drop

![hierarchical-pdn]({{site.baseurl}}/assets/images/2024-11-30-sipi-1/hierarchical-pdn.png){: .align-center}  

Noise 소스는 chip이다. chip의 transistor가 on/off 동작을 한다. 특히 chip의 output driver에서 발생하는 노이즈가 가장 크다. 결국 transistor에서 power에서 ground로 전류가 흘러야 한다. 여러 tr이 동시에 동작을 하면 이 전류들이 커지게 된다. 이 때 power는 power 회로(VRM)에서 흘러와야 하는데, 이 때 긴 경로를 지나게 된다. 이 과정에서 노이즈가 유기된다. 특히 고주파 전류가 흐르면서 인덕턴스에 걸리는 전압이 커지게 된다. vdd 뿐만 아니라 ground 경로에서도 걸리는 전압이 커진다. 결국 tr단에서 걸리는 전압의 차이는 1V보다 작아진다.
{: .notice--info}

- Definition
  - Voltage drop across the impedance of the power and ground paths when current through the power and ground distribution network that feeds each chip.

$$\Delta V = Z \times \Delta I$$

Power net이 받아들이는 전압 드롭의 양은 임피던스×전류인데, 전류는 줄일 수 없다. 그러므로 임피던스를 최대한 낮추는 것이 좋다. (큰 전류가 들어와도 전압 드롭이 작게 되도록) High-performance processor에서는 저전압+빠른 동작 속도로 인해 이러한 문제가 더 심각하게 발생한다.
{: .notice--info}

- Solution
  - To reduce the noise on power rails, the best design practice is to keep the low PDN impedance.
  - Designing the power / ground distribution to minimize the impedance
    - Low-inductance decoupling capacitors(on chip/on package)
    - Multiple, very short power ground leads in packages(nowadays use TSV)
    - Thin dielectric planes for the power and ground distribution
    - Low-impedance VRM(voltage regulation module)

![decoupling-capacitor]({{site.baseurl}}/assets/images/2024-11-30-sipi-1/decoupling-capacitor.png){: .align-center}  

임피던스를 줄이는 예: Decoupling capacitor 사용할 수 있다. Capacitor는 주파수가 높아지면 신호 전달이 더 잘되는 특성이 있다. Power와 Ground 사이에 Capacitor를 두어 고주파만 통과할 수 있는 채널을 만들어 준다. Power와 Ground 사이에 전하가 저장될 수 있도록 하는 역할을 하고, 이를 통해 인덕턴스를 줄이고 임피던스를 줄일 수 있다.
{: .notice--info}

- Allowable PDN impedance (Target PDN impedance)
  - Lower impedance in the PDN is important but harder to achieve
  - We can optimize the design of the PDN for low impedance considering the physical design of the interconnects.

## 1.5 Electromagnetic Interference (EMI)

- Definition
  - Radiation or conducted electromagnetic waves affecting the function of other equipment.
- Source
  - The two most common sources of EMI are:
    - the conversion of some differential signal into a common signal.
    - ground bounce on a circuit board generating common currents on external signle-ended shielded cables.

Differential mode와 common mode 두 가지 radiation이 있다. common mode radiation이 크므로 주의해야 한다.
{: .notice--info}

- Solution (improvements)
  - In order to reduce EMI, there is a method of using ferrite beads or an EMI filter
  - Ferrites are commonly used to decrease common currents, a major source of radiated emissions.
