module IntSyncCrossingSource_n1x2 (
	clock,
	reset,
	auto_in_0,
	auto_in_1,
	auto_out_sync_0,
	auto_out_sync_1
);
	input clock;
	input reset;
	input auto_in_0;
	input auto_in_1;
	output wire auto_out_sync_0;
	output wire auto_out_sync_1;
	wire [1:0] _reg_io_q;
	AsyncResetRegVec_w2_i0 reg_0(
		.clock(clock),
		.reset(reset),
		.io_d({auto_in_1, auto_in_0}),
		.io_q(_reg_io_q)
	);
	assign auto_out_sync_0 = _reg_io_q[0];
	assign auto_out_sync_1 = _reg_io_q[1];
endmodule
