X01
W jezyku VHDL proces z lista wrazliwosci sygnalow zostanie wykonany w kazdym cyklu symulacji, w ktorym dowolny sygnal z listy jest aktywny :
TAK
NIE