# 🪛 3.3 配線技術とリソグラフィ補正の進化  
# 🪛 3.3 Interconnect Technologies and Lithography Corrections

---

## 🧭 概要｜Overview

本節では、CMOSプロセスにおける**配線材料・構造の進化**と、  
それを支える**リソグラフィ補正技術（OPC / ハーフトーン）およびCMP（平坦化）**を解説します。

> This section explores the evolution of **interconnect materials and multilayer structures**,  
> and the critical role of **lithography correction (OPC, halftone masks)** and **CMP** in enabling advanced CMOS nodes.

---

## ⚙️ 配線材料の変遷｜Interconnect Material Evolution

### ▶ AlからAl-Cu合金へ｜From Al to Al-Cu Alloy

- Alは加工性に優れるが、**エレクトロマイグレーション（EM）**に弱い  
- 少量のCuを添加した**Al-Cu合金**がEM耐性を向上  
- Cu拡散防止層が不要なため、プロセスも比較的容易

> Aluminum is easy to process but suffers from **electromigration (EM)**.  
> Adding Cu improves EM resistance. Al-Cu alloys became the standard before pure Cu was adopted.

---

### ▶ Cu配線とダマシン技術｜Cu Interconnect and Damascene Process

- 0.13µm以降、**Cu配線**が主流に  
- 高速・低抵抗・高EM耐性を実現  
- → **ダマシンプロセス**が必要（配線溝にCuを埋め、CMPで余剰除去）

> Cu wiring reduces **resistance and RC delay** but requires the **damascene process**,  
> where trenches are etched, filled with Cu, and planarized via CMP.

---

## 📊 各世代の配線プロセス進化表｜Interconnect Process Evolution by Node

| ノード | 配線材料 | Wプラグ | バリアTi | 層間絶縁膜 | 特徴 |
|--------|----------|---------|-----------|--------------|------|
| 0.5µm  | Al       | なし    | なし      | SiO₂         | SOGプロセス |
| 0.35µm | Al       | 一部導入 | 初期導入  | SiO₂         | HDPやアンダーカット制御 |
| 0.25µm | Al-Cu    | 本格導入 | IMP Ti    | SiO₂＋BPSG   | HDP + CMP |
| 0.18µm | Al-Cu    | 標準化   | IMP Ti/TiN| FSG           | Low-k初期導入 |
| 0.13µm | Cu       | Cu埋込   | Ta/TaN    | SiOF, Black Diamond | Dual Damascene |
| 90nm   | Cu       | Cu埋込   | Ta/TaN    | SiOC, Coral | 本格Low-k |

---

## ⏱️ RC遅延とLow-k材料｜RC Delay and Low-k Dielectrics

### ▶ RC遅延の本質｜Nature of RC Delay

- 配線の微細化により、**R（抵抗）** と **C（寄生容量）** がともに増加  
- 遅延時間：$\tau = R \cdot C$ がクロック上限を制約  
- とくに金属配線の**単位長あたりの抵抗（ρ）**が重要

> RC delay increases with scaling, becoming a **bottleneck** for clock speed.

---

### ▶ AlとCuの抵抗率｜Resistivity of Al and Cu

| 材料 / Material | 抵抗率 ρ [μΩ·cm] | 備考 / Notes |
|----------------|------------------|----------------|
| アルミニウム（Al） | 約 2.65           | Al-Cu 合金で若干改善される |
| 銅（Cu）         | 約 1.67           | Alの**約60%**、微細化に有利 |

- CuはAlよりも**低抵抗**で、RC遅延や電圧降下（IR drop）を軽減  
- → 0.13µm以降は**Cu配線 + Low-k膜**が主流に

> Cu’s lower resistivity (~60% of Al) significantly **reduces RC delay** in scaled nodes.

---

### ▶ Low-k絶縁膜による容量低減｜Low-k Dielectrics

- 配線間の**寄生容量C**は絶縁膜の**誘電率εr**に比例  
- 通常のSiO₂（εr ≈ 4.1）では限界 → **Low-k材料**導入

| ノード / Node | ILD材料 | 誘電率 εr | 備考 |
|---------------|----------|------------|------|
| 0.5µm〜0.25µm | SiO₂     | ~4.1       | 熱・機械特性に優れる |
| 0.18µm        | FSG      | ~3.7       | フッ素添加酸化膜 |
| 0.13µm〜90nm  | OSG, SiLK | ~2.7–3.0   | 有機Low-k（導入初期） |
| 65nm以降      | Porous Low-k | ~2.2–2.5 | 空孔構造により誘電率低下 |

> Reducing εr with Low-k materials minimizes **inter-wire capacitance**, improving speed and power.

---

## 🧼 CMP：化学機械研磨｜Chemical Mechanical Polishing

- 表面平坦性を確保し、**多層配線**と**ダマシンプロセス**を可能に  
- STI・ILD・Cu埋込など各所で活用

---

## 🧠 本節のまとめ｜Summary

| 技術カテゴリ / Category     | 要点 / Summary |
|----------------------------|----------------|
| 配線材料 / Interconnect    | Al→Al-Cu→CuによるRCとEMの改善 |
| CMP                        | 多層・ダマシンを支える表面平坦化技術 |
| Low-k絶縁膜 / Dielectrics  | RC遅延の低減に不可欠、誘電率は4.2→2.7へ |

---

## 📘 次節への接続｜Lead-in to Section 3.4

👉 次節 [**3.4 ばらつきと信頼性の限界**](./3.4_variation_and_reliability.md) では、  
**DIBL、リーク電流、Vthばらつき、HCI**など、スケーリングによる制約を解説します
