<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:47.2147</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.06</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0175964</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>DISPLAY DEVICE</inventionTitleEng><openDate>2025.06.13</openDate><openNumber>10-2025-0086374</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/075</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 29/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/856</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/857</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/815</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/821</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/831</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 발광 영역 및 발광 영역을 둘러싸는 비발광 영역을 포함하는 복수의 서브 화소가 형성된 기판; 비발광 영역에서, 기판 상에 형성된 제1 및 제2 박막 트랜지스터; 및 발광 영역에서, 기판 상에 형성된 발광 다이오드를 포함하고, 발광 다이오드는 제1 박막 트랜지스터와 전기적으로 연결된 제1 p형 전극 및 제2 박막 트랜지스터와 전기적으로 연결된 제2 p형 전극을 포함하는, 표시 장치를 제공한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 발광 영역 및 상기 발광 영역을 둘러싸는 비발광 영역을 포함하는 복수의 서브 화소가 형성된 기판;상기 비발광 영역에서, 상기 기판 상에 형성된 제1 및 제2 박막 트랜지스터; 및상기 발광 영역에서, 상기 기판 상에 형성된 발광 다이오드를 포함하고,상기 발광 다이오드는 상기 제1 박막 트랜지스터와 전기적으로 연결된 제1 p형 전극 및 상기 제2 박막 트랜지스터와 전기적으로 연결된 제2 p형 전극을 포함하는, 표시 장치. </claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 발광 다이오드는,상기 기판 상에 형성된 버퍼층;상기 버퍼층 상에 형성된 n형 반도체층;상기 n형 반도체층 상에 형성된 제1 및 제2 활성층과 n형 전극;상기 제1 및 제2 활성층 상에 형성된 제1 및 제2 p형 반도체층을 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 n형 반도체층은,상기 n형 반도체층의 일측 영역에 형성된 제1 돌출부;상기 n형 반도체층의 타측 영역에 형성된 제2 돌출부; 및상기 제1 및 제2 돌출부 사이에 형성되며, 홈을 갖는 오목부를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 발광 영역은 제1 및 제2 발광 영역을 포함하고,상기 n형 반도체층의 제1 돌출부는 상기 제1 발광 영역에 배치되고,상기 n형 반도체층의 제2 돌출부는 상기 제2 발광 영역에 배치되고,상기 n형 반도체층의 오목부는 상기 제1 및 제2 발광 영역의 경계에 배치된, 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 n형 반도체층의 제1 돌출부 상에는 상기 제1 활성층, 제1 p형 반도체층 및 제1 p형 전극이 순차적으로 형성되고,상기 n형 반도체층의 제2 돌출부 상에는 상기 제2 활성층, 제2 p형 반도체층 및 제2 p형 전극이 순차적으로 형성되고,상기 n형 반도체층의 오목부 상에는 상기 n형 전극이 형성된, 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,제1 및 제2 활성층은 서로 이격되고,제1 및 제2 p형 반도체층은 서로 이격된, 표시 장치. </claim></claimInfo><claimInfo><claim>7. 제4 항에 있어서,상기 제1 돌출부 상에 형성된 제1 반사층 및;상기 기판 상에 형성되며, 상기 제2 돌출부와 중첩되도록 배치된 제2 반사층을 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제4 항에 있어서,상기 제1 p형 전극 상면에 형성된 제1 반사 부재 및;상기 버퍼층 하면에 형성되며, 상기 제2 돌출부와 중첩되도록 배치된 제2 반사 부재를 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제2 항에 있어서,상기 기판 상에 형성된 제1 내지 제3 연결 전극을 더 포함하고,상기 제1 연결 전극은 상기 제1 박막 트랜지스터와 상기 제1 p형 전극을 전기적으로 연결하고,상기 제2 연결 전극은 상기 제2 박막 트랜지스터와 상기 제2 p형 전극을 전기적으로 연결하고,상기 제3 연결 전극은 공통 배선과 상기 n형 전극을 전기적으로 연결하는, 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,상기 기판 상에 형성되며, 상기 발광 다이오드의 측면을 둘러싸는 제1 평탄화층 및;상기 제1 평탄화층 상에 형성되며, 상기 발광 다이오드의 상면을 덮는 제2 평탄화층을 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서,상기 제1 및 제2 연결 전극은 상기 제2 평탄화층 상에 형성되고,상기 제3 연결 전극은 상기 제1 및 제2 평탄화층 사이에 형성된, 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 제3 연결 전극은 상기 발광 다이오드의 홈 내부에 형성된, 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제10 항에 있어서,상기 제1 및 제2 평탄화층 사이에 형성된 도전 물질을 더 포함하고,상기 도전 물질은 상기 제3 연결 전극과 동일한 물질로 구성되며, 상기 발광 다이오드의 측면에 배치된, 표시 장치.</claim></claimInfo><claimInfo><claim>14. 발광 영역 및 상기 발광 영역을 둘러싸는 비발광 영역을 포함하는 복수의 서브 화소가 형성된 기판; 및상기 발광 영역에서, 상기 기판 상에 형성된 발광 다이오드를 포함하고,상기 발광 다이오드는,상기 기판 상에 형성된 버퍼층;상기 버퍼층의 일측에 형성된 제1 p형 전극;상기 버퍼층의 타측에 형성된 제2 p형 전극; 및상기 버퍼층의 중앙에 형성된 n형 전극을 포함하며,상기 제1 및 제2 p형 전극과 n형 전극 각각은 이격된, 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 발광 다이오드 상에 형성된 제1 내지 제3 연결 전극을 더 포함하고,상기 제1 연결 전극은 상기 제1 p형 전극과 중첩되고,상기 제2 연결 전극은 상기 제2 p형 전극과 중첩되고,상기 제3 연결 전극은 상기 n형 전극과 중첩되며,상기 제1 내지 제3 연결 전극은 서로 이격된, 표시 장치. </claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서,상기 제1 내지 제3 연결 전극 각각은 제1 내지 제3 컨택홀을 통해 전압을 인가받고,상기 제1 내지 제3 컨택홀은 상기 비발광 영역에 형성된, 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제15 항에 있어서,상기 복수의 서브 화소는 제1 내지 제3 서브 화소를 포함하고,상기 제1 및 제2 연결 전극은 상기 제1 내지 제3 서브 화소에 독립적으로 형성되고,상기 제3 연결 전극은 상기 제1 내지 제3 서브 화소에 연속적으로 형성된, 표시 장치.</claim></claimInfo><claimInfo><claim>18. 복수의 서브 화소를 갖는 표시 장치에서,상기 복수의 서브 화소 각각은,제1 및 제2 애노드 전극과 캐소드 전극을 갖는 발광 다이오드;제1 애노드 전극과 연결된 제1 전극을 갖는 제1 구동 트랜지스터; 및제2 애노드 전극과 연결된 제1 전극을 갖는 제2 구동 트랜지스터를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서,상기 복수의 서브 화소 각각은,상기 제1 구동 트랜지스터의 게이트 전극 및 제2 전극 사이에 접속된 제1 스토리지 커패시터 및;상기 제2 구동 트랜지스터의 게이트 전극 및 제2 전극 사이에 접속된 제2 스토리지 커패시터를 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제18 항에 있어서,상기 복수의 서브 화소 각각은,제1 데이터 라인을 통해 공급받은 제1 데이터 전압을 상기 제1 스토리지 커패시터의 제1 전극에 공급하는 제1 스위칭 트랜지스터; 및제2 데이터 라인을 통해 공급받은 제2 데이터 전압을 상기 제2 스토리지 커패시터의 제1 전극에 공급하는 제2 스위칭 트랜지스터를 더 포함하는, 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>HeumeIl Baek</engName><name>백흠일</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구  논현로  *** ,*층 (역삼동, 경안빌딩)</address><code>920091000010</code><country>대한민국</country><engName>Astran International IP Group</engName><name>특허법인천문</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.12.06</receiptDate><receiptNumber>1-1-2023-1369755-61</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230175964.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93f16c9b1f1d4d1921ed4182614c3bcfce8876a10eb476277ad0223796d59f1bed444172e19a84ce744c17a5850f58e7cd321d61c42567d336</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfdd5cba34d1019e9bfbbdf31afeb1086b4236d42711b3d4197f83606f684b1a7d07b2251179b1871d8f9f15beb7e555f7aa0fccce75b2b04e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>