0.7
2020.2
Oct 14 2022
05:20:55
C:/Users/Severin/Desktop/UniBasel/Rechnerarchitektur/Projekt/RnW_projekt/RnW_projekt.sim/sim_1/behav/xsim/glbl.v,1665704903,verilog,,,,glbl,,,,,,,,
C:/Users/Severin/Desktop/UniBasel/Rechnerarchitektur/Projekt/RnW_projekt/RnW_projekt.srcs/sources_1/new/DFlipFlop.v,1670149990,verilog,,C:/Users/Severin/Desktop/UniBasel/Rechnerarchitektur/Projekt/RnW_projekt/RnW_projekt.srcs/sources_1/new/EightBitAdder.v,,DFlipFlop,,,,,,,,
C:/Users/Severin/Desktop/UniBasel/Rechnerarchitektur/Projekt/RnW_projekt/RnW_projekt.srcs/sources_1/new/EightBitAdder.v,1671889069,verilog,,C:/Users/Severin/Desktop/UniBasel/Rechnerarchitektur/Projekt/RnW_projekt/RnW_projekt.srcs/sources_1/new/FourBitAdder.v,,EightBitAdder,,,,,,,,
C:/Users/Severin/Desktop/UniBasel/Rechnerarchitektur/Projekt/RnW_projekt/RnW_projekt.srcs/sources_1/new/FourBitAdder.v,1671889143,verilog,,C:/Users/Severin/Desktop/UniBasel/Rechnerarchitektur/Projekt/RnW_projekt/RnW_projekt.srcs/sources_1/new/FullAdder.v,,FourBitAdder,,,,,,,,
C:/Users/Severin/Desktop/UniBasel/Rechnerarchitektur/Projekt/RnW_projekt/RnW_projekt.srcs/sources_1/new/FullAdder.v,1671888763,verilog,,C:/Users/Severin/Desktop/UniBasel/Rechnerarchitektur/Projekt/RnW_projekt/RnW_projekt.srcs/sources_1/new/SlowClk4Hz.v,,FullAdder,,,,,,,,
C:/Users/Severin/Desktop/UniBasel/Rechnerarchitektur/Projekt/RnW_projekt/RnW_projekt.srcs/sources_1/new/PushButton.v,1671889186,verilog,,,,PushButton,,,,,,,,
C:/Users/Severin/Desktop/UniBasel/Rechnerarchitektur/Projekt/RnW_projekt/RnW_projekt.srcs/sources_1/new/SlowClk4Hz.v,1670148959,verilog,,C:/Users/Severin/Desktop/UniBasel/Rechnerarchitektur/Projekt/RnW_projekt/RnW_projekt.srcs/sources_1/new/PushButton.v,,SlowClk4Hz,,,,,,,,
