---
title: "Chapter01_Introduction_new"
excerpt: "Chapter01. Design of Digital System"

categories:
  - DesignOfDigitalSystem
tags:
  - [Design Of Digital System]

permalink: /categories/DDS/Chapter01_DSS

toc: true
toc_sticky: true

date: 2025-04-23
last_modified_at: 2025-04-26
---

# Chapter 1: Introduction to Digital Systems

## 1. Contemporary Digital System Design
- 1-1. Components of Electronic Systems (H/W, S/W)
- 1-2. Typical Electronic System 예시
- 1-3. Example System (스마트폰 구조 예시)
- 1-4. Digital System (Combinational vs Sequential Logic)
- 1-5. Advantages and Disadvantages of Digital System
- 1-6. Complexity 증가와 새로운 설계 방법 (VLSI, HDL 사용)
- 1-7. Design Trends
- 1-8. Design Constraints (Area, Speed, Power, Testability)

## 2. VLSI and ASIC
- 2-1. VLSI 개념 및 필요성
- 2-2. ASIC 개념과 제조 과정
- 2-3. ASIC Components (Cell Libraries, Gate Array, Standard Cell)
- 2-4. Hardware Implementations 비교 (Full Custom, Semi-Custom, Programmable)

## 3. SoC (System on a Chip)
- 3-1. SoC 개념
- 3-2. SoC의 구성 요소 (H/W, S/W)
- 3-3. SoC 예시 (Wireless/Computing)
- 3-4. Benefits of SoC

## 4. Design Methodology and Productivity
- 4-1. Design Methodology Evolution
- 4-2. IP 재사용 (IP-based Design)
- 4-3. Platform-based Design
- 4-4. High-level Design and Productivity 향상 방법

## 5. Nanoelectronics and 3D IC
- 5-1. Nanoelectronics 발전 과정
- 5-2. 3D IC 개념 및 필요성
- 5-3. Packaging Technology 변화 (GDDR5, HBM2)
- 5-4. 3D IC Technology Roadmap

## 6. Modern IC and Design Flow
- 6-1. Modern IC 개념
- 6-2. ASIC Design Flow 개요
- 6-3. Front-End Design (Behavioral → RTL → Synthesis)
- 6-4. Verification과 Testing 중요성
- 6-5. Logic Synthesis, Optimization, and Mapping
- 6-6. Implementation (Standard Cell, Custom Logic, FPGA Mapping)
- 6-7. Partitioning, Floorplanning, Placement, Routing
- 6-8. Final Steps (Mask Generation, Fabrication)

## 7. Layout Verification and Testing
- 7-1. Layout Verification (DRC, LVS)
- 7-2. Pattern Generation (PG tool)
- 7-3. Design for Testability (DFT)

## 8. Design Issues of Complex Systems
- 8-1. 주요 설계 이슈 (Area, Speed, Power, Testability)
- 8-2. System Integration과 Analog Interface 문제
- 8-3. Summary

---

# Chapter 1: Introduction to Digital Systems

## 1. Contemporary Digital System Design

### 1-1. Components of Electronic Systems (H/W, S/W)

- **Hardware (H/W)**:
  - 물리적 전자 블록(회로)로 구성.
  - 예시: CPU Core, DSP Core, 디지털 논리 회로, 아날로그/RF 회로, 입출력(I/O) 장치.

- **Software (S/W)**:
  - 프로그램 모듈(코드)로 구성.
  - 예시: 운영체제(OS), 데이터베이스(DB), 임베디드 S/W 및 펌웨어, 응용 프로그램 S/W.

---

### 1-2. Typical Electronic System 예시
- 현대 전자 시스템은 H/W + S/W의 복합체.

---

### 1-3. Example System (스마트폰 구조 예시)

- **Processor**: Application Processor (AP) - Microcontroller (MC)
- **Modem**: GSM, GPRS, WCDMA, CDMA2000
- **Connectivity**: Wireless LAN, GPS, Bluetooth
- **RF/Analog**: Rx, Tx, Zero IF, PM
- **Camera**: CIS, CCD, ISP
- **Display Driver IC (DDI)**: STN, TFT, OLED
- **Smart Card**: SIM
- **Flash Memory**: 코드/데이터 저장
- **RAM**: Mobile DRAM, SRAM, UtRAM
- **Packaging**: SIP, MCP, TSV

---

### 1-4. Digital System (Combinational vs Sequential Logic)

- **Combinational Logic**:
  - 출력은 입력의 함수로만 결정됨.
  - 메모리 요소 없음.

- **Sequential Logic**:
  - 일부 출력이 다시 입력으로 피드백.
  - 상태 기억을 위해 메모리 요소(Flip-Flop) 필요.

---

### 1-5. Advantages and Disadvantages of Digital System

- **장점**:
  - 노이즈 면역성 우수
  - 높은 정확성, 신뢰성
  - 고성능
  - SoC 구현에 용이 (소형화, 저전력, 저비용)

- **단점**:
  - D/A, A/D 변환 필요
  - 자연적으로 아날로그 요소가 필요함

---

### 1-6. Complexity 증가와 새로운 설계 방법

- 과거: 진리표, 카르노맵(K-map), 상태 다이어그램 이용한 설계.
- 현재: VLSI(초대규모 집적회로) 및 SoC 레벨 설계.
  - HDL(Verilog, VHDL) 사용.
  - IP 재사용, H/W-S/W 공동 설계(Co-Design) 필요.

---

### 1-7. Design Trends

- **면적(Area) 최적화**
- **속도(Speed) 향상**
- **저전력(Power) 설계**
- **Testability(검증 가능성) 향상**
- 이들의 Trade-off 고려 필수.

---

### 1-8. Design Constraints (Area, Speed, Power, Testability)

- 서로 상충하는 제약조건.
- 설계 목표에 따라 최적화 방향 결정.

---

## 2. VLSI and ASIC

### 2-1. VLSI 개념 및 필요성

- VLSI (Very Large Scale Integration):
  - 매우 복잡한 디지털 시스템을 단일 칩에 집적.
- 이유:
  - 새로운 시장 개척
  - 빠른 동작 속도
  - 기존 설계에 대한 투자 보호

---

### 2-2. ASIC 개념과 제조 과정

- ASIC (Application Specific Integrated Circuit):
  - 대량 생산을 위한 특화된 집적 회로.
- 제조비용 (NRE 비용): 약 0.1~1백만 달러 소요.

---

### 2-3. ASIC Components (Cell Libraries, Gate Array, Standard Cell)

- **Cell Libraries**:
  - 간단한 게이트부터 프로세서 코어까지 포함.
  
- **Gate Array**:
  - 사전 제작된 웨이퍼에 메탈 배선을 추가해 기능 구현.

- **Standard Cell**:
  - 미리 설계된 논리 기능을 블록처럼 연결.
  - 가장 유연하지만 비용이 높음.

---

### 2-4. Hardware Implementations 비교

| 종류          | 특징 |
|---------------|------|
| Full Custom   | 수작업 레이아웃, 최고의 성능, 긴 개발 시간 |
| Semi-Custom   | 표준 셀 이용, 빠른 개발, 중간 비용 |
| Programmable  | FPGA/PLD, 매우 빠른 개발, 낮은 초기 비용 |

---

## 3. SoC (System on a Chip)

### 3-1. SoC 개념
- SoC(System on a Chip):
  - 하나의 칩(set) 안에 제품의 주요 기능을 통합한 복합 IC.
  - CPU, DSP, 메모리, I/O, 아날로그/RF IP 등을 통합.

---

### 3-2. SoC의 구성 요소 (H/W, S/W)

- **Hardware**:
  - **CPU**: 시스템 제어 및 인터페이스 담당.
  - **Memory**: 소프트웨어 저장 및 실행.
  - **Co-Processor/Peripherals**: 시스템 기능 특화 (ex. USB, MPEG 처리).

- **Software**:
  - **System BUS Specification**: 시스템 통신 구조 정의.
  - **System Software**: RTOS, Device Drivers 등.
  - **Application Software**: 알고리즘, 응용 프로그램.
  - **Development Tools**: ISS, Debugger, Compiler, Assembler 등.

---

### 3-3. SoC 예시 (Wireless/Computing)

- Generic Wireless / Computing SoC 예시:
  - AP(애플리케이션 프로세서), Modem, Connectivity, Camera, Display IC, Flash Memory 등 다양한 구성 통합.

---

### 3-4. Benefits of SoC

- 시스템 비용 절감
- 성능 향상
- 저전력 소모
- 하드웨어 축소
- 재사용성 향상
- 높은 추상화 수준에서의 설계 가능

---

## 4. Design Methodology and Productivity

### 4-1. Design Methodology Evolution

- 과거:
  - 보드 단위 설계.
- 현재:
  - SoC 기반 설계.
  - 고수준 설계 및 IP 재사용 기반.

---

### 4-2. IP 재사용 (IP-based Design)

- Intellectual Property(IP) 재사용:
  - 검증된 기능 블록을 설계에 통합하여 생산성 향상.

---

### 4-3. Platform-based Design

- 플랫폼 기반 설계:
  - 공통 아키텍처를 재사용하여 다양한 제품을 빠르게 개발.

---

### 4-4. High-level Design and Productivity 향상 방법

- 고수준 언어 사용 (ex. C 언어 이상 수준)
- Mentor Graphics SPW, Synopsys COSSAP 등 고수준 설계 도구 활용.
- 함수-아키텍처 공동 설계(Function-Architecture Co-design) 적용.

---

## 5. Nanoelectronics and 3D IC

### 5-1. Nanoelectronics 발전 과정

- 발전 단계:
  - PCB 조립(Chip-on-Board) → ASIC → SoC → SiP(System-in-Package)

- 오늘날:
  - 과거의 하나의 칩 기능이 현재 SoC의 기능 블록으로 축소됨.

---

### 5-2. 3D IC 개념 및 필요성

- 고성능, 저비용, 저전력, 소형화를 위한 해법.
- 설계:
  - 고대역폭 인터페이스, 전력/열 관리.
- 신뢰성:
  - 수명, 노화 문제 고려.
- 테스트:
  - 수율, 접근성, 테스트 비용 문제.

---

### 5-3. Packaging Technology 변화 (GDDR5, HBM2)

- GDDR5 → 고대역폭 메모리(HBM2)로 진화.
- ASIC + DRAM 통합 패키징.

---

### 5-4. 3D IC Technology Roadmap

- TSV(Through Silicon Via) 기반 3D 적층 기술 발전.
- 패브리스 업체를 위한 고급 패키징 기술 도입.

---

'''
ASIC Design Flow
 ├── Front-End Design
 ├── Logic Synthesis
 │    ├── Synthesis
 │    ├── Translation
 │    ├── Optimization
 │    ├── Architectural Optimization
 │    ├── Logic Level Optimization
 │    └── Logic/Gate-Level Optimization
 ├── Technology Mapping
 │    ├── Tech Mapping: Std. Cells
 │    └── Tech Mapping: FPGAs
 ├── Physical Design
 │    ├── Partitioning & Floorplanning
 │    ├── Placement
 │    └── Routing
 │         ├── Detailed Routing: Std. Cells
 │         └── Detailed Routing: FPGAs
 ├── Final Steps
 │    ├── Final Steps: Std. Cells
 │    └── Final Steps: FPGAs
 ├── Chip Fabrication
 ├── Verification & Testing
 │    ├── Layout Verification & Pattern Generation
 │    └── Testing
 └── Design Issues of Complex Systems
 '''

 ---


| 단계 | 이름                         | 주요 내용                                                          |
|:----:|:-----------------------------|:------------------------------------------------------------------|
|  1   | System Specification         | 시스템 기능, 성능 목표, I/O 신호, 테스트 계획 작성               |
|  2   | RTL Design                    | HDL(Verilog 등)로 레지스터/데이터 흐름 기반 설계 및 기능 검증    |
|  3   | Logic Synthesis               | HDL 코드를 읽어 초기 Netlist(논리 표현) 생성                      |
|  4   | Translation (Elaboration)     | 구조적 표현(Netlist) 생성 및 초기 오류/경고 검출                 |
|  5   | Optimization                  | 초기 Netlist 최적화 (지연, 면적, 디자인 룰 수정)                  |
|  6   | Architectural Optimization    | 고수준 구조 최적화 (자원 공유, 연산 최적화 등)                   |
|  7   | Mapping                       | 기술 라이브러리 셀로 회로 매핑 → Technology-specific Netlist 생성 |
|  8   | Logic/Gate-Level Optimization | 매핑된 Netlist 추가 최적화 (속도, 면적 목표 충족)                 |

---

## 6. Modern IC and Design Flow

### 6-1. Modern IC 개념

- 고성능, 복합 기능을 하나의 칩 또는 칩셋으로 집적.

---

### 6-2. ASIC Design Flow 개요

- **ASIC Spec 작성** → **Behavioral Level 설계** → **Structural Level 설계** → **Synthesis** → **P&R(Layout)** → **검증 및 Fabrication**

---

### 6-3. Front-End Design (Behavioral → RTL → Synthesis)

- Behavioral Level:
  - 기능 요구사항 정의, 성능 목표 설정.
- RTL 설계:
  - Register-Transfer-Level에서 최적화된 하드웨어 구조 설계.
- Synthesis:
  - Verilog 등 HDL로 기술된 디자인을 게이트 수준으로 변환.

---

### 6-4. Verification과 Testing 중요성

- 전체 하드웨어 설계 과정의 60~80%는 검증에 사용.
- 기능 오류의 대다수는 시뮬레이션을 통한 검증으로 발견.
- 실제 하드웨어에서는 내부 신호 접근이 어려워 검증 더 어려움.
- 검증 시간은 시스템 복잡도 증가에 따라 급격히 증가.

---

### 6-5. Logic Synthesis, Optimization and Mapping

- **Logic Synthesis**:
  - RTL 코드를 기반으로 논리 게이트 수준의 Netlist 생성.
  - Synthesis 과정:
    - Translation (코드를 구조화)
    - Optimization (논리 최적화)
    - Technology Mapping (특정 라이브러리의 셀들로 매핑)

- **Optimization**:
  - 타이밍, 면적, 전력 목표를 만족하도록 회로를 최적화.
  - 연산 재사용, 리소스 공유, 수식 단순화 등이 이루어짐.

- **Mapping**:
  - 최적화된 논리 구조를 실제 셀 라이브러리(Gates, LUTs)로 변환.

---

### 6-6. Implementation (Standard Cell, Custom Logic, FPGA Mapping)

- **Standard Cell 기반 구현**:
  - 사전 정의된 표준 셀들을 사용하여 배치 및 배선.

- **Custom Logic 기반 구현**:
  - 고성능 요구 시, 수작업 레이아웃 적용 (높은 개발 비용).

- **FPGA Mapping**:
  - FPGA 칩의 LUT와 전용 리소스를 이용해 Netlist를 매핑.
  - Post-simulation으로 최종 타이밍 검증 필요.

---

### 6-7. Partitioning, Floorplanning, Placement, Routing

- **Partitioning**:
  - 큰 설계를 여러 서브 블록으로 분할하여 복잡도 감소.

- **Floorplanning**:
  - 파티션된 블록들을 칩 내 적절한 위치에 배치.

- **Placement**:
  - 셀들을 칩 또는 FPGA 내부에 실제로 배치.
  - 목표: 전체 배선 길이 최소화.

- **Routing**:
  - 배치된 셀들을 연결하는 배선 경로를 생성.
  - Routing 단계:
    - Global Routing: 대략적 경로 설정.
    - Detailed Routing: 실제 배선 생성.

---

### 6-8. Final Steps (Mask Generation, Fabrication)

- **Mask Generation**:
  - 각 레이어에 필요한 패턴 데이터(GDS 파일) 생성.

- **Fabrication**:
  - Standard Cell 방식: 8~12주 소요.
  - Gate Array 방식: 4~6주 소요.

---

## 7. Layout Verification and Testing

### 7-1. Layout Verification (DRC, LVS)

- **DRC (Design Rule Check)**:
  - 레이아웃이 제조 공정의 디자인 규칙에 맞는지 확인.

- **LVS (Layout vs Schematic)**:
  - 레이아웃으로부터 추출한 Netlist와 원래 설계 Netlist를 비교하여 일치 여부 확인.

---

### 7-2. Pattern Generation (PG tool)

- **PG (Pattern Generation) Tool**:
  - 마스크 제작용 데이터(GDSII 포맷)를 생성.

---

### 7-3. Design for Testability (DFT)

- DFT 기법은 내부 상태 관찰 및 제어를 가능하게 하여 테스트 용이성 향상.
- 중요 이유:
  - 테스트 비용 절감
  - 수율 향상
  - 디버깅 용이성 확보

---

## 8. Design Issues of Complex Systems

### 8-1. 주요 설계 이슈 (Area, Speed, Power, Testability)

- 모든 시스템 설계는 면적, 속도, 전력, 테스트 용이성 간의 Trade-off를 고려해야 함.

---

### 8-2. System Integration과 Analog Interface 문제

- 디지털과 아날로그 컴포넌트 간 인터페이스 문제 발생 (ex. ADC, DAC).
- 아날로그 요소 통합 시 신호 무결성과 전력 관리가 중요.

---

### 8-3. Summary

- Synthesis 이후에도 많은 후속 과정 필요.
- 최종 구현 목표에 따라 비용/성능 Trade-off 고려 필요.
- 복잡한 시스템 설계에서는 통합 및 테스트가 핵심 성공 요인.

---

# ✅ Chapter 1 전체 요약 정리

| 구분 | 핵심 내용 요약 |
|-----|---------------|
| 디지털 시스템 기본 구조 | H/W와 S/W 구성요소 |
| 현대 시스템 예시 | 스마트폰 구성요소 |
| 디지털 시스템 논리 | 조합 논리 vs 순차 논리 |
| SoC 개념 및 이점 | 하나의 칩에 모든 기능 통합 |
| VLSI/ASIC/SoC 설계 방법론 | IP 재사용, 고수준 설계 방법 |
| 3D IC 및 패키징 | 고성능/소형화 대응 기술 |
| ASIC Design Flow | Front-end 설계 → Back-end 설계 전체 흐름 |
| Verification 중요성 | 설계 전체 노력의 60~80% 소요 |
| Layout 및 Fabrication 과정 | Mask generation, Fabrication 소요 |
| DFT | 복잡 시스템의 테스트 설계 중요성 |

---

