mov: reg(6) imm(1)
mov: reg(7) imm(2)
add: reg(6) reg(7)
alloc var reg(7)
mov: reg(7) reg(6)

//---------------
下面这个部分出现了错误
mov: reg(6) imm(1)
alloc var reg(8)
lead: reg(6)

//当前这个寄存器已经


add: reg(6) reg(7)
mov: reg(7) reg(6)
