Fitter report for cmos4
Fri Oct 27 15:39:01 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Incremental Compilation Routing Preservation
 12. Pin-Out File
 13. Fitter Resource Usage Summary
 14. Fitter Partition Statistics
 15. Input Pins
 16. Output Pins
 17. Bidir Pins
 18. Dual Purpose and Dedicated Pins
 19. I/O Bank Usage
 20. All Package Pins
 21. PLL Summary
 22. PLL Usage
 23. altmemphy Summary
 24. Fitter Resource Utilization by Entity
 25. Delay Chain Summary
 26. Pad To Core Delay Chain Fanout
 27. Control Signals
 28. Global & Other Fast Signals
 29. Non-Global High Fan-Out Signals
 30. Fitter RAM Summary
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Oct 27 15:39:01 2023       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; cmos4                                       ;
; Top-level Entity Name              ; top_sdv                                     ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE15F23C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 13,561 / 15,408 ( 88 % )                    ;
;     Total combinational functions  ; 11,648 / 15,408 ( 76 % )                    ;
;     Dedicated logic registers      ; 7,742 / 15,408 ( 50 % )                     ;
; Total registers                    ; 7850                                        ;
; Total pins                         ; 188 / 344 ( 55 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 336,160 / 516,096 ( 65 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                             ;
; Total PLLs                         ; 3 / 4 ( 75 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE15F23C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 24          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 2.63        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  18.3%      ;
;     Processor 5            ;  16.9%      ;
;     Processors 6-8         ;  15.5%      ;
;     Processors 9-16        ;   5.6%      ;
;     Processors 17-24       ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; mem_addr[0]    ; Missing slew rate                    ;
; mem_addr[1]    ; Missing slew rate                    ;
; mem_addr[2]    ; Missing slew rate                    ;
; mem_addr[3]    ; Missing slew rate                    ;
; mem_addr[4]    ; Missing slew rate                    ;
; mem_addr[5]    ; Missing slew rate                    ;
; mem_addr[6]    ; Missing slew rate                    ;
; mem_addr[7]    ; Missing slew rate                    ;
; mem_addr[8]    ; Missing slew rate                    ;
; mem_addr[9]    ; Missing slew rate                    ;
; mem_addr[10]   ; Missing slew rate                    ;
; mem_addr[11]   ; Missing slew rate                    ;
; mem_addr[12]   ; Missing slew rate                    ;
; mem_ba[0]      ; Missing slew rate                    ;
; mem_ba[1]      ; Missing slew rate                    ;
; mem_ba[2]      ; Missing slew rate                    ;
; mem_cas_n      ; Missing slew rate                    ;
; mem_cke[0]     ; Missing slew rate                    ;
; mem_cs_n[0]    ; Missing slew rate                    ;
; mem_dm[0]      ; Missing slew rate                    ;
; mem_dm[1]      ; Missing slew rate                    ;
; mem_odt[0]     ; Missing slew rate                    ;
; mem_ras_n      ; Missing slew rate                    ;
; mem_we_n       ; Missing slew rate                    ;
; sd_clk         ; Missing drive strength and slew rate ;
; sd_cs          ; Missing drive strength and slew rate ;
; sd_mosi        ; Missing drive strength and slew rate ;
; vga_hs         ; Missing drive strength and slew rate ;
; vga_vs         ; Missing drive strength and slew rate ;
; vga_r[0]       ; Missing drive strength and slew rate ;
; vga_r[1]       ; Missing drive strength and slew rate ;
; vga_r[2]       ; Missing drive strength and slew rate ;
; vga_r[3]       ; Missing drive strength and slew rate ;
; vga_r[4]       ; Missing drive strength and slew rate ;
; vga_g[0]       ; Missing drive strength and slew rate ;
; vga_g[1]       ; Missing drive strength and slew rate ;
; vga_g[2]       ; Missing drive strength and slew rate ;
; vga_g[3]       ; Missing drive strength and slew rate ;
; vga_g[4]       ; Missing drive strength and slew rate ;
; vga_g[5]       ; Missing drive strength and slew rate ;
; vga_b[0]       ; Missing drive strength and slew rate ;
; vga_b[1]       ; Missing drive strength and slew rate ;
; vga_b[2]       ; Missing drive strength and slew rate ;
; vga_b[3]       ; Missing drive strength and slew rate ;
; vga_b[4]       ; Missing drive strength and slew rate ;
; m0_i2c_sclk    ; Missing drive strength and slew rate ;
; m0_camera_pwdn ; Missing drive strength and slew rate ;
; m0_camera_xclk ; Missing drive strength and slew rate ;
; m1_i2c_sclk    ; Missing drive strength and slew rate ;
; m1_camera_pwdn ; Missing drive strength and slew rate ;
; m1_camera_xclk ; Missing drive strength and slew rate ;
; m2_i2c_sclk    ; Missing drive strength and slew rate ;
; m2_camera_pwdn ; Missing drive strength and slew rate ;
; m2_camera_xclk ; Missing drive strength and slew rate ;
; m3_i2c_sclk    ; Missing drive strength and slew rate ;
; m3_camera_pwdn ; Missing drive strength and slew rate ;
; m3_camera_xclk ; Missing drive strength and slew rate ;
; m4_i2c_sclk    ; Missing drive strength and slew rate ;
; m4_camera_pwdn ; Missing drive strength and slew rate ;
; m4_camera_xclk ; Missing drive strength and slew rate ;
; m5_i2c_sclk    ; Missing drive strength and slew rate ;
; m5_camera_pwdn ; Missing drive strength and slew rate ;
; m5_camera_xclk ; Missing drive strength and slew rate ;
; e_reset        ; Missing drive strength and slew rate ;
; e_mdc          ; Missing drive strength and slew rate ;
; e_gtxc         ; Missing drive strength and slew rate ;
; e_txen         ; Missing drive strength and slew rate ;
; e_txer         ; Missing drive strength and slew rate ;
; e_txd[0]       ; Missing drive strength and slew rate ;
; e_txd[1]       ; Missing drive strength and slew rate ;
; e_txd[2]       ; Missing drive strength and slew rate ;
; e_txd[3]       ; Missing drive strength and slew rate ;
; e_txd[4]       ; Missing drive strength and slew rate ;
; e_txd[5]       ; Missing drive strength and slew rate ;
; e_txd[6]       ; Missing drive strength and slew rate ;
; e_txd[7]       ; Missing drive strength and slew rate ;
; mem_clk[0]     ; Missing slew rate                    ;
; mem_clk_n[0]   ; Missing slew rate                    ;
; mem_dq[0]      ; Missing slew rate                    ;
; mem_dq[1]      ; Missing slew rate                    ;
; mem_dq[2]      ; Missing slew rate                    ;
; mem_dq[3]      ; Missing slew rate                    ;
; mem_dq[4]      ; Missing slew rate                    ;
; mem_dq[5]      ; Missing slew rate                    ;
; mem_dq[6]      ; Missing slew rate                    ;
; mem_dq[7]      ; Missing slew rate                    ;
; mem_dq[8]      ; Missing slew rate                    ;
; mem_dq[9]      ; Missing slew rate                    ;
; mem_dq[10]     ; Missing slew rate                    ;
; mem_dq[11]     ; Missing slew rate                    ;
; mem_dq[12]     ; Missing slew rate                    ;
; mem_dq[13]     ; Missing slew rate                    ;
; mem_dq[14]     ; Missing slew rate                    ;
; mem_dq[15]     ; Missing slew rate                    ;
; mem_dqs[0]     ; Missing slew rate                    ;
; mem_dqs[1]     ; Missing slew rate                    ;
; m0_i2c_sdat    ; Missing drive strength and slew rate ;
; m1_i2c_sdat    ; Missing drive strength and slew rate ;
; m2_i2c_sdat    ; Missing drive strength and slew rate ;
; m3_i2c_sdat    ; Missing drive strength and slew rate ;
; m4_i2c_sdat    ; Missing drive strength and slew rate ;
; m5_i2c_sdat    ; Missing drive strength and slew rate ;
; e_mdio         ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                                        ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[0]  ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[1]  ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[2]  ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[3]  ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[4]  ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[5]  ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[6]  ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[7]  ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[8]  ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[9]  ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[10] ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[11] ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[12] ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[13] ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[14] ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[15] ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[0]  ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[1]  ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[2]  ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[3]  ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[4]  ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[5]  ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[6]  ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[7]  ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[8]  ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[9]  ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[10] ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[11] ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[12] ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[13] ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[14] ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[15] ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|int_encoder_output_dm_r[0]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_lil1:auto_generated|q_b[0]    ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|int_encoder_output_dm_r[1]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_lil1:auto_generated|q_b[1]    ; PORTBDATAOUT     ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[0]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[0].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[0]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[1]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[1].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[1]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[2]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[2].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[2]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[3]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[3].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[3]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[4]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[4].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[4]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[5]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[5].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[5]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[6]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[6].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[6]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[7]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[7].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[7]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[8]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[0].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[8]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[9]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[1].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[9]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[10]                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[2].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[10]                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[11]                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[3].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[11]                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[12]                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[4].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[12]                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[13]                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[5].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[13]                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[14]                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[6].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[14]                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[15]                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[7].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[15]                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                   ;
+---------------------+----------------------------------+--------------+------------------+---------------+----------------------------+
; Name                ; Ignored Entity                   ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+---------------------+----------------------------------+--------------+------------------+---------------+----------------------------+
; Location            ;                                  ;              ; ddr_initial_done ; PIN_D15       ; QSF Assignment             ;
; DDIO_INPUT_REGISTER ; altddio_bidir                    ;              ; input_cell_H     ; HIGH          ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER ; altddio_bidir                    ;              ; input_cell_L     ; LOW           ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER ; altddio_in                       ;              ; input_cell_H     ; HIGH          ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER ; altddio_in                       ;              ; input_cell_L     ; LOW           ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER ; ddio_bidir_n5h                   ;              ; input_cell_l     ; LOW           ; Compiler or HDL Assignment ;
; Global Signal       ; ddr2_phy_alt_mem_phy_seq_wrapper ;              ; sc_clk_dp[0]     ; off           ; Compiler or HDL Assignment ;
; Global Signal       ; ddr2_phy_alt_mem_phy_seq_wrapper ;              ; sc_clk_dp[1]     ; off           ; Compiler or HDL Assignment ;
+---------------------+----------------------------------+--------------+------------------+---------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                        ;
+---------------------+-----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]         ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+-----------------------+----------------------------+--------------------------+
; Placement (by node) ;                       ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 20443 )  ; 0.00 % ( 0 / 20443 )       ; 0.00 % ( 0 / 20443 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 20443 )  ; 0.00 % ( 0 / 20443 )       ; 0.00 % ( 0 / 20443 )     ;
;                     ;                       ;                            ;                          ;
; Routing (by net)    ;                       ;                            ;                          ;
;     -- Requested    ; 0.25 % ( 38 / 15332 ) ; 0.25 % ( 38 / 15332 )      ; 0.00 % ( 0 / 15332 )     ;
;     -- Achieved     ; 0.25 % ( 38 / 15332 ) ; 0.25 % ( 38 / 15332 )      ; 0.00 % ( 0 / 15332 )     ;
+---------------------+-----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 19316 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 209 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 890 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 28 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Routing Preservation                                                                                                   ;
+--------------------------------+--------------------------------+------------------------+-----------------------+---------------------+-------+
; Partition 1                    ; Partition 2                    ; Preservation Requested ; Preservation Achieved ; Preservation Method ; Notes ;
+--------------------------------+--------------------------------+------------------------+-----------------------+---------------------+-------+
; Top                            ; Top                            ; 0.00 % ( 0 / 80754 )   ; 0.00 % ( 0 / 80754 )  ; N/A                 ;       ;
; sld_hub:auto_hub               ; Top                            ; 0.00 % ( 0 / 52 )      ; 0.00 % ( 0 / 52 )     ; N/A                 ;       ;
; Top                            ; sld_hub:auto_hub               ; 0.00 % ( 0 / 52 )      ; 0.00 % ( 0 / 52 )     ; N/A                 ;       ;
; sld_hub:auto_hub               ; sld_hub:auto_hub               ; 0.00 % ( 0 / 744 )     ; 0.00 % ( 0 / 744 )    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; Top                            ; 0.00 % ( 0 / 93 )      ; 0.00 % ( 0 / 93 )     ; N/A                 ;       ;
; Top                            ; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 93 )      ; 0.00 % ( 0 / 93 )     ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; sld_hub:auto_hub               ; 0.00 % ( 0 / 123 )     ; 0.00 % ( 0 / 123 )    ; N/A                 ;       ;
; sld_hub:auto_hub               ; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 123 )     ; 0.00 % ( 0 / 123 )    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 2576 )    ; 0.00 % ( 0 / 2576 )   ; N/A                 ;       ;
; hard_block:auto_generated_inst ; Top                            ; 0.00 % ( 0 / 1264 )    ; 0.00 % ( 0 / 1264 )   ; N/A                 ;       ;
; Top                            ; hard_block:auto_generated_inst ; 0.00 % ( 0 / 1264 )    ; 0.00 % ( 0 / 1264 )   ; N/A                 ;       ;
; hard_block:auto_generated_inst ; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 46 )      ; 0.00 % ( 0 / 46 )     ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ; 0.00 % ( 0 / 46 )      ; 0.00 % ( 0 / 46 )     ; N/A                 ;       ;
; hard_block:auto_generated_inst ; hard_block:auto_generated_inst ; 0.00 % ( 0 / 48 )      ; 0.00 % ( 0 / 48 )     ; N/A                 ;       ;
+--------------------------------+--------------------------------+------------------------+-----------------------+---------------------+-------+
Note: The table contains rows with duplicate information to facilitate sorting by Partition.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/old_Quartus_File/cmos_eth_v2/output_files/cmos4.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 13,561 / 15,408 ( 88 % )   ;
;     -- Combinational with no register       ; 5819                       ;
;     -- Register only                        ; 1913                       ;
;     -- Combinational with a register        ; 5829                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 6062                       ;
;     -- 3 input functions                    ; 2576                       ;
;     -- <=2 input functions                  ; 3010                       ;
;     -- Register only                        ; 1913                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 10081                      ;
;     -- arithmetic mode                      ; 1567                       ;
;                                             ;                            ;
; Total registers*                            ; 7,850 / 17,056 ( 46 % )    ;
;     -- Dedicated logic registers            ; 7,742 / 15,408 ( 50 % )    ;
;     -- I/O registers                        ; 108 / 1,648 ( 7 % )        ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 946 / 963 ( 98 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 188 / 344 ( 55 % )         ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 20                         ;
; M9Ks                                        ; 47 / 56 ( 84 % )           ;
; Total block memory bits                     ; 336,160 / 516,096 ( 65 % ) ;
; Total block memory implementation bits      ; 433,152 / 516,096 ( 84 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )            ;
; PLLs                                        ; 3 / 4 ( 75 % )             ;
; Global clocks                               ; 20 / 20 ( 100 % )          ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 33% / 32% / 34%            ;
; Peak interconnect usage (total/H/V)         ; 49% / 45% / 55%            ;
; Maximum fan-out                             ; 4372                       ;
; Highest non-global fan-out                  ; 1179                       ;
; Total fan-out                               ; 68239                      ;
; Average fan-out                             ; 3.17                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                     ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                    ; Top                    ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                    ; Low                   ; Low                            ; Low                            ;
;                                              ;                        ;                       ;                                ;                                ;
; Total logic elements                         ; 12793 / 15408 ( 83 % ) ; 145 / 15408 ( < 1 % ) ; 617 / 15408 ( 4 % )            ; 6 / 15408 ( < 1 % )            ;
;     -- Combinational with no register        ; 5670                   ; 55                    ; 88                             ; 6                              ;
;     -- Register only                         ; 1609                   ; 26                    ; 278                            ; 0                              ;
;     -- Combinational with a register         ; 5514                   ; 64                    ; 251                            ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs  ;                        ;                       ;                                ;                                ;
;     -- 4 input functions                     ; 5858                   ; 51                    ; 153                            ; 0                              ;
;     -- 3 input functions                     ; 2448                   ; 31                    ; 94                             ; 3                              ;
;     -- <=2 input functions                   ; 2878                   ; 37                    ; 92                             ; 3                              ;
;     -- Register only                         ; 1609                   ; 26                    ; 278                            ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Logic elements by mode                       ;                        ;                       ;                                ;                                ;
;     -- normal mode                           ; 9682                   ; 111                   ; 282                            ; 6                              ;
;     -- arithmetic mode                       ; 1502                   ; 8                     ; 57                             ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Total registers                              ; 7231                   ; 90                    ; 529                            ; 0                              ;
;     -- Dedicated logic registers             ; 7123 / 15408 ( 46 % )  ; 90 / 15408 ( < 1 % )  ; 529 / 15408 ( 3 % )            ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                         ; 216                    ; 0                     ; 0                              ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Total LABs:  partially or completely used    ; 900 / 963 ( 93 % )     ; 13 / 963 ( 1 % )      ; 56 / 963 ( 6 % )               ; 1 / 963 ( < 1 % )              ;
;                                              ;                        ;                       ;                                ;                                ;
; Virtual pins                                 ; 0                      ; 0                     ; 0                              ; 0                              ;
; I/O pins                                     ; 188                    ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 112 ( 0 % )        ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ; 0 / 112 ( 0 % )                ;
; Total memory bits                            ; 334688                 ; 0                     ; 1472                           ; 0                              ;
; Total RAM block bits                         ; 423936                 ; 0                     ; 9216                           ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                  ; 3 / 4 ( 75 % )                 ;
; M9K                                          ; 46 / 56 ( 82 % )       ; 0 / 56 ( 0 % )        ; 1 / 56 ( 1 % )                 ; 0 / 56 ( 0 % )                 ;
; Clock control block                          ; 10 / 24 ( 41 % )       ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ; 9 / 24 ( 37 % )                ;
; Double Data Rate I/O output circuitry        ; 44 / 336 ( 13 % )      ; 0 / 336 ( 0 % )       ; 0 / 336 ( 0 % )                ; 0 / 336 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 18 / 336 ( 5 % )       ; 0 / 336 ( 0 % )       ; 0 / 336 ( 0 % )                ; 0 / 336 ( 0 % )                ;
;                                              ;                        ;                       ;                                ;                                ;
; Connections                                  ;                        ;                       ;                                ;                                ;
;     -- Input Connections                     ; 5218                   ; 133                   ; 717                            ; 12                             ;
;     -- Registered Input Connections          ; 5024                   ; 99                    ; 545                            ; 0                              ;
;     -- Output Connections                    ; 470                    ; 145                   ; 1                              ; 5464                           ;
;     -- Registered Output Connections         ; 26                     ; 144                   ; 0                              ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Internal Connections                         ;                        ;                       ;                                ;                                ;
;     -- Total Connections                     ; 65375                  ; 829                   ; 2974                           ; 5505                           ;
;     -- Registered Connections                ; 30481                  ; 582                   ; 1461                           ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; External Connections                         ;                        ;                       ;                                ;                                ;
;     -- Top                                   ; 54                     ; 123                   ; 309                            ; 5202                           ;
;     -- sld_hub:auto_hub                      ; 123                    ; 20                    ; 135                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0        ; 309                    ; 135                   ; 0                              ; 274                            ;
;     -- hard_block:auto_generated_inst        ; 5202                   ; 0                     ; 274                            ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Partition Interface                          ;                        ;                       ;                                ;                                ;
;     -- Input Ports                           ; 88                     ; 21                    ; 105                            ; 12                             ;
;     -- Output Ports                          ; 101                    ; 39                    ; 58                             ; 13                             ;
;     -- Bidir Ports                           ; 27                     ; 0                     ; 0                              ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Registered Ports                             ;                        ;                       ;                                ;                                ;
;     -- Registered Input Ports                ; 0                      ; 4                     ; 5                              ; 0                              ;
;     -- Registered Output Ports               ; 0                      ; 28                    ; 47                             ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Port Connectivity                            ;                        ;                       ;                                ;                                ;
;     -- Input Ports driven by GND             ; 0                      ; 1                     ; 0                              ; 0                              ;
;     -- Output Ports driven by GND            ; 0                      ; 1                     ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Source            ; 0                      ; 1                     ; 35                             ; 0                              ;
;     -- Output Ports with no Source           ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                      ; 2                     ; 40                             ; 3                              ;
;     -- Output Ports with no Fanout           ; 0                      ; 15                    ; 47                             ; 0                              ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; close_key         ; A19   ; 7        ; 32           ; 29           ; 7            ; 33                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxc             ; E3    ; 1        ; 0            ; 26           ; 7            ; 1179                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxd[0]          ; H6    ; 1        ; 0            ; 25           ; 21           ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxd[1]          ; G5    ; 1        ; 0            ; 27           ; 21           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxd[2]          ; H7    ; 1        ; 0            ; 25           ; 14           ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxd[3]          ; E4    ; 1        ; 0            ; 26           ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxd[4]          ; D2    ; 1        ; 0            ; 25           ; 0            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxd[5]          ; C1    ; 1        ; 0            ; 26           ; 21           ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxd[6]          ; C2    ; 1        ; 0            ; 26           ; 14           ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxd[7]          ; B1    ; 1        ; 0            ; 27           ; 14           ; 21                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxdv            ; J6    ; 1        ; 0            ; 24           ; 0            ; 41                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_rxer            ; B2    ; 1        ; 0            ; 27           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; e_txc             ; J4    ; 1        ; 0            ; 21           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_arp_key         ; D17   ; 7        ; 37           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_sd_save_key     ; E13   ; 7        ; 23           ; 29           ; 14           ; 33                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m0_camera_data[0] ; M4    ; 2        ; 0            ; 12           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m0_camera_data[1] ; N2    ; 2        ; 0            ; 12           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m0_camera_data[2] ; V22   ; 5        ; 41           ; 7            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m0_camera_data[3] ; U19   ; 5        ; 41           ; 5            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m0_camera_data[4] ; W22   ; 5        ; 41           ; 5            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m0_camera_data[5] ; W21   ; 5        ; 41           ; 5            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m0_camera_data[6] ; U22   ; 5        ; 41           ; 8            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m0_camera_data[7] ; U21   ; 5        ; 41           ; 8            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m0_camera_href    ; Y22   ; 5        ; 41           ; 3            ; 0            ; 34                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m0_camera_pclk    ; N1    ; 2        ; 0            ; 12           ; 21           ; 124                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m0_camera_vsync   ; M3    ; 2        ; 0            ; 12           ; 7            ; 38                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m1_camera_data[0] ; P16   ; 5        ; 41           ; 6            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m1_camera_data[1] ; P15   ; 5        ; 41           ; 6            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m1_camera_data[2] ; P22   ; 5        ; 41           ; 11           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m1_camera_data[3] ; N19   ; 5        ; 41           ; 12           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m1_camera_data[4] ; R22   ; 5        ; 41           ; 10           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m1_camera_data[5] ; R21   ; 5        ; 41           ; 10           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m1_camera_data[6] ; N17   ; 5        ; 41           ; 12           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m1_camera_data[7] ; N18   ; 5        ; 41           ; 13           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m1_camera_href    ; P17   ; 5        ; 41           ; 7            ; 7            ; 34                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m1_camera_pclk    ; R19   ; 5        ; 41           ; 9            ; 14           ; 122                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m1_camera_vsync   ; R20   ; 5        ; 41           ; 8            ; 14           ; 38                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m2_camera_data[0] ; G15   ; 7        ; 39           ; 29           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m2_camera_data[1] ; F14   ; 7        ; 37           ; 29           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m2_camera_data[2] ; E15   ; 7        ; 30           ; 29           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m2_camera_data[3] ; D19   ; 7        ; 37           ; 29           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m2_camera_data[4] ; F15   ; 7        ; 39           ; 29           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m2_camera_data[5] ; G16   ; 7        ; 39           ; 29           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m2_camera_data[6] ; C13   ; 7        ; 23           ; 29           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m2_camera_data[7] ; D13   ; 7        ; 23           ; 29           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m2_camera_href    ; F16   ; 7        ; 39           ; 29           ; 0            ; 34                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m2_camera_pclk    ; H14   ; 7        ; 35           ; 29           ; 28           ; 122                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m2_camera_vsync   ; H15   ; 7        ; 35           ; 29           ; 21           ; 38                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m3_camera_data[0] ; A17   ; 7        ; 30           ; 29           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m3_camera_data[1] ; B17   ; 7        ; 30           ; 29           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m3_camera_data[2] ; A14   ; 7        ; 23           ; 29           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m3_camera_data[3] ; B13   ; 7        ; 21           ; 29           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m3_camera_data[4] ; A16   ; 7        ; 30           ; 29           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m3_camera_data[5] ; B16   ; 7        ; 28           ; 29           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m3_camera_data[6] ; E11   ; 7        ; 21           ; 29           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m3_camera_data[7] ; F11   ; 7        ; 21           ; 29           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m3_camera_href    ; A15   ; 7        ; 26           ; 29           ; 21           ; 34                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m3_camera_pclk    ; B18   ; 7        ; 32           ; 29           ; 21           ; 122                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m3_camera_vsync   ; A18   ; 7        ; 32           ; 29           ; 14           ; 38                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m4_camera_data[0] ; V1    ; 2        ; 0            ; 8            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m4_camera_data[1] ; T4    ; 2        ; 0            ; 4            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m4_camera_data[2] ; Y1    ; 2        ; 0            ; 6            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m4_camera_data[3] ; V3    ; 2        ; 0            ; 4            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m4_camera_data[4] ; V2    ; 2        ; 0            ; 9            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m4_camera_data[5] ; T5    ; 2        ; 0            ; 3            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m4_camera_data[6] ; Y2    ; 2        ; 0            ; 6            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m4_camera_data[7] ; AA1   ; 2        ; 0            ; 5            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m4_camera_href    ; R6    ; 2        ; 0            ; 3            ; 7            ; 34                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m4_camera_pclk    ; U1    ; 2        ; 0            ; 9            ; 14           ; 122                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m4_camera_vsync   ; U2    ; 2        ; 0            ; 9            ; 7            ; 38                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m5_camera_data[0] ; R7    ; 2        ; 0            ; 2            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m5_camera_data[1] ; M5    ; 2        ; 0            ; 11           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m5_camera_data[2] ; P3    ; 2        ; 0            ; 9            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m5_camera_data[3] ; R1    ; 2        ; 0            ; 10           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m5_camera_data[4] ; P6    ; 2        ; 0            ; 4            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m5_camera_data[5] ; N5    ; 2        ; 0            ; 10           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m5_camera_data[6] ; P5    ; 2        ; 0            ; 8            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m5_camera_data[7] ; P4    ; 2        ; 0            ; 10           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m5_camera_href    ; P1    ; 2        ; 0            ; 11           ; 21           ; 34                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m5_camera_pclk    ; P7    ; 2        ; 0            ; 5            ; 0            ; 122                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; m5_camera_vsync   ; N6    ; 2        ; 0            ; 8            ; 14           ; 38                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sd_miso           ; C20   ; 6        ; 41           ; 27           ; 21           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; source_clk        ; T21   ; 5        ; 41           ; 15           ; 14           ; 12                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; switch_key        ; C17   ; 7        ; 35           ; 29           ; 14           ; 33                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sys_rst_n         ; B19   ; 7        ; 32           ; 29           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; e_gtxc         ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_mdc          ; K8    ; 1        ; 0            ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_reset        ; F1    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[0]       ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[1]       ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[2]       ; G4    ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[3]       ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[4]       ; H5    ; 1        ; 0            ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[5]       ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[6]       ; K7    ; 1        ; 0            ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[7]       ; J7    ; 1        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txen         ; G3    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txer         ; L6    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; m0_camera_pwdn ; V21   ; 5        ; 41           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; m0_camera_xclk ; Y21   ; 5        ; 41           ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; m0_i2c_sclk    ; M1    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; m1_camera_pwdn ; P21   ; 5        ; 41           ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; m1_camera_xclk ; P20   ; 5        ; 41           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; m1_i2c_sclk    ; R17   ; 5        ; 41           ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; m2_camera_pwdn ; G14   ; 7        ; 37           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; m2_camera_xclk ; E16   ; 7        ; 39           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; m2_i2c_sclk    ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; m3_camera_pwdn ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; m3_camera_xclk ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; m3_i2c_sclk    ; B20   ; 7        ; 35           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; m4_camera_pwdn ; W2    ; 2        ; 0            ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; m4_camera_xclk ; W1    ; 2        ; 0            ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; m4_i2c_sclk    ; R5    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; m5_camera_pwdn ; P2    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; m5_camera_xclk ; T7    ; 2        ; 0            ; 2            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; m5_i2c_sclk    ; M7    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[0]    ; V6    ; 3        ; 1            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[10]   ; U14   ; 4        ; 39           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[11]   ; T9    ; 3        ; 1            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[12]   ; R15   ; 4        ; 39           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[1]    ; U13   ; 4        ; 30           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[2]    ; V7    ; 3        ; 7            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[3]    ; T14   ; 4        ; 32           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[4]    ; U7    ; 3        ; 3            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[5]    ; U15   ; 4        ; 39           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[6]    ; U8    ; 3        ; 3            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[7]    ; R16   ; 4        ; 37           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[8]    ; U10   ; 3        ; 14           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[9]    ; R14   ; 4        ; 39           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_ba[0]      ; Y17   ; 4        ; 35           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_ba[1]      ; W15   ; 4        ; 32           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_ba[2]      ; V15   ; 4        ; 32           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_cas_n      ; AB10  ; 3        ; 21           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_cke[0]     ; AB3   ; 3        ; 7            ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_cs_n[0]    ; Y6    ; 3        ; 5            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_dm[0]      ; AA7   ; 3        ; 11           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; Group 3078784       ;
; mem_dm[1]      ; V5    ; 3        ; 3            ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; Group 3078784       ;
; mem_odt[0]     ; AB5   ; 3        ; 9            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_ras_n      ; AA4   ; 3        ; 7            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_we_n       ; AA3   ; 3        ; 5            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sd_clk         ; D20   ; 6        ; 41           ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sd_cs          ; C21   ; 6        ; 41           ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sd_mosi        ; B21   ; 6        ; 41           ; 26           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[0]       ; G8    ; 8        ; 5            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[1]       ; G10   ; 8        ; 9            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[2]       ; F8    ; 8        ; 5            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[3]       ; C7    ; 8        ; 9            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[4]       ; F7    ; 8        ; 1            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[0]       ; B4    ; 8        ; 5            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[1]       ; E7    ; 8        ; 3            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[2]       ; C6    ; 8        ; 5            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[3]       ; D6    ; 8        ; 3            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[4]       ; A5    ; 8        ; 7            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[5]       ; B5    ; 8        ; 7            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_hs         ; F10   ; 8        ; 7            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[0]       ; B3    ; 8        ; 3            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[1]       ; C4    ; 8        ; 1            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[2]       ; A3    ; 8        ; 3            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[3]       ; A4    ; 8        ; 5            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[4]       ; C3    ; 8        ; 3            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_vs         ; H11   ; 8        ; 19           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------+------+-------------------------------------------------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                          ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------+------+-------------------------------------------------------------------------------+---------------------+
; e_mdio       ; L8    ; 1        ; 0            ; 22           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                             ; -                   ;
; m0_i2c_sdat  ; M2    ; 2        ; 0            ; 13           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; camera_ov9281:camera_m0|ov9281_config:ov9281_config_m0|i2c_com:u1|reg_sdat~en ; -                   ;
; m1_i2c_sdat  ; R18   ; 5        ; 41           ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; camera_ov9281:camera_m1|ov9281_config:ov9281_config_m0|i2c_com:u1|reg_sdat~en ; -                   ;
; m2_i2c_sdat  ; E14   ; 7        ; 28           ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; camera_ov9281:camera_m2|ov9281_config:ov9281_config_m0|i2c_com:u1|reg_sdat~en ; -                   ;
; m3_i2c_sdat  ; A20   ; 7        ; 35           ; 29           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; camera_ov9281:camera_m3|ov9281_config:ov9281_config_m0|i2c_com:u1|reg_sdat~en ; -                   ;
; m4_i2c_sdat  ; T3    ; 2        ; 0            ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; camera_ov9281:camera_m4|ov9281_config:ov9281_config_m0|i2c_com:u1|reg_sdat~en ; -                   ;
; m5_i2c_sdat  ; N7    ; 2        ; 0            ; 6            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; camera_ov9281:camera_m5|ov9281_config:ov9281_config_m0|i2c_com:u1|reg_sdat~en ; -                   ;
; mem_clk[0]   ; AA17  ; 4        ; 28           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                             ; -                   ;
; mem_clk_n[0] ; AB17  ; 4        ; 28           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                             ; -                   ;
; mem_dq[0]    ; AB8   ; 3        ; 16           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                             ; Group 3078784       ;
; mem_dq[10]   ; V8    ; 3        ; 11           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                             ; Group 3078784       ;
; mem_dq[11]   ; W6    ; 3        ; 7            ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                             ; Group 3078784       ;
; mem_dq[12]   ; W7    ; 3        ; 9            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                             ; Group 3078784       ;
; mem_dq[13]   ; W8    ; 3        ; 11           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                             ; Group 3078784       ;
; mem_dq[14]   ; Y3    ; 3        ; 5            ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                             ; Group 3078784       ;
; mem_dq[15]   ; AA5   ; 3        ; 9            ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                             ; Group 3078784       ;
; mem_dq[1]    ; Y8    ; 3        ; 11           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                             ; Group 3078784       ;
; mem_dq[2]    ; AA9   ; 3        ; 16           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                             ; Group 3078784       ;
; mem_dq[3]    ; W10   ; 3        ; 19           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                             ; Group 3078784       ;
; mem_dq[4]    ; V11   ; 3        ; 19           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                             ; Group 3078784       ;
; mem_dq[5]    ; Y10   ; 3        ; 19           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                             ; Group 3078784       ;
; mem_dq[6]    ; AB7   ; 3        ; 11           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                             ; Group 3078784       ;
; mem_dq[7]    ; AA8   ; 3        ; 16           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                             ; Group 3078784       ;
; mem_dq[8]    ; Y7    ; 3        ; 9            ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                             ; Group 3078784       ;
; mem_dq[9]    ; U9    ; 3        ; 9            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                             ; Group 3078784       ;
; mem_dqs[0]   ; AB9   ; 3        ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                             ; Group 3078784       ;
; mem_dqs[1]   ; V10   ; 3        ; 14           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                             ; Group 3078784       ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------+------+-------------------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                     ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                      ; Use as regular IO        ; e_rxd[3]                ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                 ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO             ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                    ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                   ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; L5       ; TDI                                     ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; L2       ; TCK                                     ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; L1       ; TMS                                     ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; L4       ; TDO                                     ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; L3       ; nCE                                     ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                               ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                       ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B21      ; DIFFIO_R3p, PADD21                      ; Use as regular IO        ; sd_mosi                 ; Dual Purpose Pin          ;
; C20      ; DIFFIO_R2n, PADD20, DQS2R/CQ3R,CDPCLK5  ; Use as regular IO        ; sd_miso                 ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                      ; Use as regular IO        ; m3_camera_pclk          ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                      ; Use as regular IO        ; m3_camera_data[0]       ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                      ; Use as regular IO        ; m3_camera_data[1]       ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                      ; Use as regular IO        ; m2_i2c_sdat             ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8   ; Use as regular IO        ; m2_i2c_sclk             ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                      ; Use as regular IO        ; m3_camera_href          ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                      ; Use as regular IO        ; m3_camera_xclk          ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                      ; Use as regular IO        ; m2_camera_data[6]       ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                      ; Use as regular IO        ; m2_camera_data[7]       ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                      ; Use as regular IO        ; m3_camera_data[2]       ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                     ; Use as regular IO        ; m3_camera_pwdn          ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9  ; Use as regular IO        ; m3_camera_data[3]       ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                     ; Use as regular IO        ; m3_camera_data[6]       ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                     ; Use as regular IO        ; m3_camera_data[7]       ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9p, DATA13                      ; Use as regular IO        ; vga_b[3]                ; Dual Purpose Pin          ;
; A5       ; DATA5                                   ; Use as regular IO        ; vga_g[4]                ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T6p, DATA6                       ; Use as regular IO        ; vga_hs                  ; Dual Purpose Pin          ;
; C6       ; DATA7                                   ; Use as regular IO        ; vga_g[2]                ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8                       ; Use as regular IO        ; vga_g[0]                ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T4n, DATA9                       ; Use as regular IO        ; vga_b[2]                ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T3n, DATA10                      ; Use as regular IO        ; vga_r[2]                ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T3p, DATA11                      ; Use as regular IO        ; vga_r[0]                ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T2p, DATA12, DQS1T/CQ1T#,CDPCLK7 ; Use as regular IO        ; vga_r[1]                ; Dual Purpose Pin          ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 29 / 32 ( 91 % ) ; 2.5V          ; --           ;
; 2        ; 37 / 47 ( 79 % ) ; 2.5V          ; --           ;
; 3        ; 32 / 46 ( 70 % ) ; 1.8V          ; 0.9V         ;
; 4        ; 12 / 41 ( 29 % ) ; 1.8V          ; 0.9V         ;
; 5        ; 25 / 45 ( 56 % ) ; 2.5V          ; --           ;
; 6        ; 5 / 43 ( 12 % )  ; 2.5V          ; --           ;
; 7        ; 35 / 47 ( 74 % ) ; 2.5V          ; --           ;
; 8        ; 18 / 43 ( 42 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                           ;
+----------+------------+----------+-----------------------------------------------------------+--------+-----------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard    ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+-----------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; vga_r[2]                                                  ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 350        ; 8        ; vga_r[3]                                                  ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 345        ; 8        ; vga_g[4]                                                  ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; m3_camera_data[2]                                         ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; m3_camera_href                                            ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; m3_camera_data[4]                                         ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; m3_camera_data[0]                                         ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; m3_camera_vsync                                           ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 290        ; 7        ; close_key                                                 ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; m3_i2c_sdat                                               ; bidir  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; m4_camera_data[7]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 3        ; mem_we_n                                                  ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 106        ; 3        ; mem_ras_n                                                 ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 108        ; 3        ; mem_dq[15]                                                ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; mem_dm[0]                                                 ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 123        ; 3        ; mem_dq[7]                                                 ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 126        ; 3        ; mem_dq[2]                                                 ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; mem_clk[0]                                                ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; mem_cke[0]                                                ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; mem_odt[0]                                                ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; mem_dq[6]                                                 ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 124        ; 3        ; mem_dq[0]                                                 ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 127        ; 3        ; mem_dqs[0]                                                ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 133        ; 3        ; mem_cas_n                                                 ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; mem_clk_n[0]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; e_rxd[7]                                                  ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; e_rxer                                                    ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; vga_r[0]                                                  ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 351        ; 8        ; vga_g[0]                                                  ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 346        ; 8        ; vga_g[5]                                                  ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; m3_camera_data[3]                                         ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; m3_camera_pwdn                                            ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; m3_camera_xclk                                            ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 299        ; 7        ; m3_camera_data[5]                                         ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; m3_camera_data[1]                                         ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; m3_camera_pclk                                            ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; sys_rst_n                                                 ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; m3_i2c_sclk                                               ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 269        ; 6        ; sd_mosi                                                   ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; e_rxd[5]                                                  ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; e_rxd[6]                                                  ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; vga_r[4]                                                  ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 359        ; 8        ; vga_r[1]                                                  ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; vga_g[2]                                                  ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 340        ; 8        ; vga_b[3]                                                  ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; m2_camera_data[6]                                         ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; switch_key                                                ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; sd_miso                                                   ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 267        ; 6        ; sd_cs                                                     ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V           ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; e_rxd[4]                                                  ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; vga_g[3]                                                  ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; m2_camera_data[7]                                         ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; i_arp_key                                                 ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; m2_camera_data[3]                                         ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; sd_clk                                                    ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; e_txd[1]                                                  ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V           ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; e_rxc                                                     ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; e_rxd[3]                                                  ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; vga_g[1]                                                  ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; m3_camera_data[6]                                         ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; i_sd_save_key                                             ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 301        ; 7        ; m2_i2c_sdat                                               ; bidir  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; m2_camera_data[2]                                         ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; m2_camera_xclk                                            ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; e_reset                                                   ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; e_txd[0]                                                  ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; vga_b[4]                                                  ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 352        ; 8        ; vga_b[2]                                                  ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; vga_hs                                                    ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 318        ; 7        ; m3_camera_data[7]                                         ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; m2_i2c_sclk                                               ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; m2_camera_data[1]                                         ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; m2_camera_data[4]                                         ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; m2_camera_href                                            ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; e_txen                                                    ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; e_txd[2]                                                  ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; e_rxd[1]                                                  ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; vga_b[0]                                                  ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; vga_b[1]                                                  ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; m2_camera_pwdn                                            ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; G15      ; 278        ; 7        ; m2_camera_data[0]                                         ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; m2_camera_data[5]                                         ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; e_gtxc                                                    ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; e_txd[4]                                                  ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; e_rxd[0]                                                  ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; e_rxd[2]                                                  ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; vga_vs                                                    ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; m2_camera_pclk                                            ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 287        ; 7        ; m2_camera_vsync                                           ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; e_txd[3]                                                  ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; e_txd[5]                                                  ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; e_txc                                                     ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; e_rxdv                                                    ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; e_txd[7]                                                  ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V           ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V           ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; e_txd[6]                                                  ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 21         ; 1        ; e_mdc                                                     ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V           ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V           ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 34         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V           ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V           ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 33         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V           ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 42         ; 2        ; e_txer                                                    ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; e_mdio                                                    ; bidir  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; m0_i2c_sclk                                               ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 44         ; 2        ; m0_i2c_sdat                                               ; bidir  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 47         ; 2        ; m0_camera_vsync                                           ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 46         ; 2        ; m0_camera_data[0]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 51         ; 2        ; m5_camera_data[1]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; m5_i2c_sclk                                               ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; m0_camera_pclk                                            ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 48         ; 2        ; m0_camera_data[1]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; m5_camera_data[5]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 64         ; 2        ; m5_camera_vsync                                           ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ; 73         ; 2        ; m5_i2c_sdat                                               ; bidir  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; m1_camera_data[6]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N18      ; 215        ; 5        ; m1_camera_data[7]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 213        ; 5        ; m1_camera_data[3]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; m5_camera_href                                            ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 2        ; m5_camera_pwdn                                            ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 58         ; 2        ; m5_camera_data[2]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 57         ; 2        ; m5_camera_data[7]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 63         ; 2        ; m5_camera_data[6]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 79         ; 2        ; m5_camera_data[4]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 74         ; 2        ; m5_camera_pclk                                            ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; m1_camera_data[1]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 193        ; 5        ; m1_camera_data[0]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P17      ; 197        ; 5        ; m1_camera_href                                            ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; m1_camera_xclk                                            ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ; 211        ; 5        ; m1_camera_pwdn                                            ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 210        ; 5        ; m1_camera_data[2]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 55         ; 2        ; m5_camera_data[3]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; m4_i2c_sclk                                               ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 83         ; 2        ; m4_camera_href                                            ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 84         ; 2        ; m5_camera_data[0]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; mem_addr[9]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 176        ; 4        ; mem_addr[12]                                              ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; R16      ; 172        ; 4        ; mem_addr[7]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; R17      ; 194        ; 5        ; m1_i2c_sclk                                               ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 203        ; 5        ; m1_i2c_sdat                                               ; bidir  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 204        ; 5        ; m1_camera_pclk                                            ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 200        ; 5        ; m1_camera_vsync                                           ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 207        ; 5        ; m1_camera_data[5]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 206        ; 5        ; m1_camera_data[4]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; m4_i2c_sdat                                               ; bidir  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 81         ; 2        ; m4_camera_data[1]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 82         ; 2        ; m4_camera_data[5]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; m5_camera_xclk                                            ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; mem_addr[11]                                              ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; mem_addr[3]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; source_clk                                                ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; m4_camera_pclk                                            ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 59         ; 2        ; m4_camera_vsync                                           ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; mem_addr[4]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 95         ; 3        ; mem_addr[6]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 112        ; 3        ; mem_dq[9]                                                 ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 122        ; 3        ; mem_addr[8]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; mem_addr[1]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 174        ; 4        ; mem_addr[10]                                              ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 173        ; 4        ; mem_addr[5]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; m0_camera_data[3]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; m0_camera_data[7]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 201        ; 5        ; m0_camera_data[6]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 62         ; 2        ; m4_camera_data[0]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 61         ; 2        ; m4_camera_data[4]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 78         ; 2        ; m4_camera_data[3]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; mem_dm[1]                                                 ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 92         ; 3        ; mem_addr[0]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V7       ; 105        ; 3        ; mem_addr[2]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 113        ; 3        ; mem_dq[10]                                                ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 119        ; 3        ; VREFB3N0                                                  ;        ;                 ; 0.9V    ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; mem_dqs[1]                                                ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 129        ; 3        ; mem_dq[4]                                                 ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; mem_ba[2]                                                 ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; m0_camera_pwdn                                            ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 198        ; 5        ; m0_camera_data[2]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 69         ; 2        ; m4_camera_xclk                                            ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 68         ; 2        ; m4_camera_pwdn                                            ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; mem_dq[11]                                                ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 110        ; 3        ; mem_dq[12]                                                ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 114        ; 3        ; mem_dq[13]                                                ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; mem_dq[3]                                                 ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; VREFB4N1                                                  ;        ;                 ; 0.9V    ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; mem_ba[1]                                                 ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; m0_camera_data[5]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 190        ; 5        ; m0_camera_data[4]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 71         ; 2        ; m4_camera_data[2]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 70         ; 2        ; m4_camera_data[6]                                         ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 99         ; 3        ; mem_dq[14]                                                ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y4       ; 96         ; 3        ; VREFB3N1                                                  ;        ;                 ; 0.9V    ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; mem_cs_n[0]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 111        ; 3        ; mem_dq[8]                                                 ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 117        ; 3        ; mem_dq[1]                                                 ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; mem_dq[5]                                                 ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; mem_ba[0]                                                 ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; m0_camera_xclk                                            ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 185        ; 5        ; m0_camera_href                                            ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+-----------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 ; pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1 ; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; pll_sd|altpll_component|auto_generated|pll1                             ; pll_sdvga|altpll_component|auto_generated|pll1                             ; ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1                                                                                                                                               ;
; PLL mode                      ; Normal                                                                  ; Normal                                                                     ; Normal                                                                                                                                                                                                                                                                         ;
; Compensate clock              ; clock0                                                                  ; clock0                                                                     ; clock1                                                                                                                                                                                                                                                                         ;
; Compensated input/output pins ; --                                                                      ; --                                                                         ; --                                                                                                                                                                                                                                                                             ;
; Switchover type               ; --                                                                      ; --                                                                         ; --                                                                                                                                                                                                                                                                             ;
; Input frequency 0             ; 50.0 MHz                                                                ; 50.0 MHz                                                                   ; 50.0 MHz                                                                                                                                                                                                                                                                       ;
; Input frequency 1             ; --                                                                      ; --                                                                         ; --                                                                                                                                                                                                                                                                             ;
; Nominal PFD frequency         ; 50.0 MHz                                                                ; 10.0 MHz                                                                   ; 16.7 MHz                                                                                                                                                                                                                                                                       ;
; Nominal VCO frequency         ; 600.0 MHz                                                               ; 1080.0 MHz                                                                 ; 1166.7 MHz                                                                                                                                                                                                                                                                     ;
; VCO post scale K counter      ; 2                                                                       ; --                                                                         ; --                                                                                                                                                                                                                                                                             ;
; VCO frequency control         ; Auto                                                                    ; Auto                                                                       ; Manual Phase                                                                                                                                                                                                                                                                   ;
; VCO phase shift step          ; 208 ps                                                                  ; 115 ps                                                                     ; 107 ps                                                                                                                                                                                                                                                                         ;
; VCO multiply                  ; --                                                                      ; --                                                                         ; --                                                                                                                                                                                                                                                                             ;
; VCO divide                    ; --                                                                      ; --                                                                         ; --                                                                                                                                                                                                                                                                             ;
; Freq min lock                 ; 25.0 MHz                                                                ; 28.0 MHz                                                                   ; 29.4 MHz                                                                                                                                                                                                                                                                       ;
; Freq max lock                 ; 54.18 MHz                                                               ; 60.2 MHz                                                                   ; 55.73 MHz                                                                                                                                                                                                                                                                      ;
; M VCO Tap                     ; 0                                                                       ; 0                                                                          ; 6                                                                                                                                                                                                                                                                              ;
; M Initial                     ; 1                                                                       ; 1                                                                          ; 2                                                                                                                                                                                                                                                                              ;
; M value                       ; 12                                                                      ; 108                                                                        ; 70                                                                                                                                                                                                                                                                             ;
; N value                       ; 1                                                                       ; 5                                                                          ; 3                                                                                                                                                                                                                                                                              ;
; Charge pump current           ; setting 1                                                               ; setting 1                                                                  ; setting 1                                                                                                                                                                                                                                                                      ;
; Loop filter resistance        ; setting 27                                                              ; setting 19                                                                 ; setting 24                                                                                                                                                                                                                                                                     ;
; Loop filter capacitance       ; setting 0                                                               ; setting 0                                                                  ; setting 0                                                                                                                                                                                                                                                                      ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                      ; 450 kHz to 560 kHz                                                         ; 450 kHz to 980 kHz                                                                                                                                                                                                                                                             ;
; Bandwidth type                ; Medium                                                                  ; Medium                                                                     ; Medium                                                                                                                                                                                                                                                                         ;
; Real time reconfigurable      ; Off                                                                     ; Off                                                                        ; On                                                                                                                                                                                                                                                                             ;
; Scan chain MIF file           ; --                                                                      ; --                                                                         ; --                                                                                                                                                                                                                                                                             ;
; Preserve PLL counter order    ; Off                                                                     ; Off                                                                        ; Off                                                                                                                                                                                                                                                                            ;
; PLL location                  ; PLL_1                                                                   ; PLL_4                                                                      ; PLL_2                                                                                                                                                                                                                                                                          ;
; Inclk0 signal                 ; source_clk                                                              ; source_clk                                                                 ; source_clk                                                                                                                                                                                                                                                                     ;
; Inclk1 signal                 ; --                                                                      ; --                                                                         ; --                                                                                                                                                                                                                                                                             ;
; Inclk0 signal type            ; Global Clock                                                            ; Dedicated Pin                                                              ; Dedicated Pin                                                                                                                                                                                                                                                                  ;
; Inclk1 signal type            ; --                                                                      ; --                                                                         ; --                                                                                                                                                                                                                                                                             ;
+-------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+------+------------------+----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                             ; Output Clock ; Mult ; Div  ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+------+------------------+----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-----------------------------------------------------------------------------------------------------------------------------------------+
; sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                              ; clock0       ; 1    ; 2    ; 25.0 MHz         ; 0 (0 ps)       ; 1.88 (208 ps)    ; 50/50      ; C0      ; 24            ; 12/12 Even   ; --            ; 1       ; 0       ; pll_sd|altpll_component|auto_generated|pll1|clk[0]                                                                                      ;
; sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                              ; clock1       ; 1    ; 2    ; 25.0 MHz         ; 180 (20000 ps) ; 1.88 (208 ps)    ; 50/50      ; C1      ; 24            ; 12/12 Even   ; --            ; 13      ; 0       ; pll_sd|altpll_component|auto_generated|pll1|clk[1]                                                                                      ;
; pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                           ; clock0       ; 12   ; 25   ; 24.0 MHz         ; 0 (0 ps)       ; 1.00 (115 ps)    ; 50/50      ; C0      ; 45            ; 23/22 Odd    ; --            ; 1       ; 0       ; pll_sdvga|altpll_component|auto_generated|pll1|clk[0]                                                                                   ;
; pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                           ; clock1       ; 108  ; 65   ; 83.08 MHz        ; 0 (0 ps)       ; 3.46 (115 ps)    ; 50/50      ; C1      ; 13            ; 7/6 Odd      ; --            ; 1       ; 0       ; pll_sdvga|altpll_component|auto_generated|pll1|clk[1]                                                                                   ;
; pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                                                                           ; clock2       ; 1    ; 2500 ; 0.02 MHz         ; 0 (0 ps)       ; 0.09 (115 ps)    ; 50/50      ; C3      ; 500           ; 250/250 Even ; C2            ; 1       ; 0       ; pll_sdvga|altpll_component|auto_generated|pll1|clk[2]                                                                                   ;
; pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|wire_pll1_clk[2]~cascade_in                                                                                                                                                                                ; --           ; --   ; --   ; --               ; --             ; --               ; --         ; C2      ; 108           ; 54/54 Even   ; --            ; 1       ; 0       ;                                                                                                                                         ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[1] ; clock1       ; 10   ; 3    ; 166.67 MHz       ; 0 (0 ps)       ; 6.43 (107 ps)    ; 50/50      ; C3      ; 7             ; 4/3 Odd      ; --            ; 2       ; 6       ; ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[2] ; clock2       ; 10   ; 3    ; 166.67 MHz       ; -90 (-1500 ps) ; 6.43 (107 ps)    ; 50/50      ; C2      ; 7             ; 4/3 Odd      ; --            ; 1       ; 0       ; ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[3] ; clock3       ; 10   ; 3    ; 166.67 MHz       ; 0 (0 ps)       ; 6.43 (107 ps)    ; 50/50      ; C0      ; 7             ; 4/3 Odd      ; --            ; 2       ; 6       ; ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3] ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[4] ; clock4       ; 10   ; 3    ; 166.67 MHz       ; 0 (0 ps)       ; 6.43 (107 ps)    ; 50/50      ; C1      ; 7             ; 4/3 Odd      ; --            ; 2       ; 6       ; ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4] ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+------+------------------+----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-----------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; altmemphy Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+-----------+--------------+------------+------------+------------+---------------+----------+----------+---------------------+-------------------+-----------------+------------------+--------------------+------------------------------------+---------------------+
; Name                                                                                                                                                                                                                                                                                     ; Type  ; Direction ; Pin Location ; X Location ; Y Location ; Z Location ; DQS Bus Width ; I/O Edge ; I/O Bank ; Input DQS Frequency ; Max DQS Frequency ; I/O Standard    ; Current Strength ; Output Termination ; DQS Delay (Slow Model, Fast Model) ; Delay Chain Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+-----------+--------------+------------+------------+------------+---------------+----------+----------+---------------------+-------------------+-----------------+------------------+--------------------+------------------------------------+---------------------+
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[3]~clkctrl ; Clock ;           ;              ; 41         ; 15         ; 28         ;               ;          ;          ; 166.7 MHz           ;                   ;                 ;                  ;                    ;                                    ;                     ;
;      mem_dqs[0]                                                                                                                                                                                                                                                                          ; DQS   ; Bidir     ; AB9          ; 16         ; 0          ; 0          ; x9            ; Bottom   ; 3        ; 166.7 MHz           ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           mem_dq[0]                                                                                                                                                                                                                                                                      ; DQ    ; Bidir     ; AB8          ; 16         ; 0          ; 21         ; x9            ; Bottom   ; 3        ; 166.7 MHz           ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           mem_dq[1]                                                                                                                                                                                                                                                                      ; DQ    ; Bidir     ; Y8           ; 11         ; 0          ; 0          ; x9            ; Bottom   ; 3        ; 166.7 MHz           ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           mem_dq[2]                                                                                                                                                                                                                                                                      ; DQ    ; Bidir     ; AA9          ; 16         ; 0          ; 7          ; x9            ; Bottom   ; 3        ; 166.7 MHz           ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           mem_dq[3]                                                                                                                                                                                                                                                                      ; DQ    ; Bidir     ; W10          ; 19         ; 0          ; 14         ; x9            ; Bottom   ; 3        ; 166.7 MHz           ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           mem_dq[4]                                                                                                                                                                                                                                                                      ; DQ    ; Bidir     ; V11          ; 19         ; 0          ; 21         ; x9            ; Bottom   ; 3        ; 166.7 MHz           ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           mem_dq[5]                                                                                                                                                                                                                                                                      ; DQ    ; Bidir     ; Y10          ; 19         ; 0          ; 7          ; x9            ; Bottom   ; 3        ; 166.7 MHz           ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           mem_dq[6]                                                                                                                                                                                                                                                                      ; DQ    ; Bidir     ; AB7          ; 11         ; 0          ; 7          ; x9            ; Bottom   ; 3        ; 166.7 MHz           ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           mem_dq[7]                                                                                                                                                                                                                                                                      ; DQ    ; Bidir     ; AA8          ; 16         ; 0          ; 28         ; x9            ; Bottom   ; 3        ; 166.7 MHz           ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           mem_dm[0]                                                                                                                                                                                                                                                                      ; DQ    ; Output    ; AA7          ; 11         ; 0          ; 14         ; x9            ; Bottom   ; 3        ; 166.7 MHz           ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;      mem_dqs[1]                                                                                                                                                                                                                                                                          ; DQS   ; Bidir     ; V10          ; 14         ; 0          ; 14         ; x9            ; Bottom   ; 3        ; 166.7 MHz           ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           mem_dq[8]                                                                                                                                                                                                                                                                      ; DQ    ; Bidir     ; Y7           ; 9          ; 0          ; 7          ; x9            ; Bottom   ; 3        ; 166.7 MHz           ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           mem_dq[9]                                                                                                                                                                                                                                                                      ; DQ    ; Bidir     ; U9           ; 9          ; 0          ; 0          ; x9            ; Bottom   ; 3        ; 166.7 MHz           ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           mem_dq[10]                                                                                                                                                                                                                                                                     ; DQ    ; Bidir     ; V8           ; 11         ; 0          ; 28         ; x9            ; Bottom   ; 3        ; 166.7 MHz           ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           mem_dq[11]                                                                                                                                                                                                                                                                     ; DQ    ; Bidir     ; W6           ; 7          ; 0          ; 21         ; x9            ; Bottom   ; 3        ; 166.7 MHz           ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           mem_dq[12]                                                                                                                                                                                                                                                                     ; DQ    ; Bidir     ; W7           ; 9          ; 0          ; 14         ; x9            ; Bottom   ; 3        ; 166.7 MHz           ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           mem_dq[13]                                                                                                                                                                                                                                                                     ; DQ    ; Bidir     ; W8           ; 11         ; 0          ; 21         ; x9            ; Bottom   ; 3        ; 166.7 MHz           ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           mem_dq[14]                                                                                                                                                                                                                                                                     ; DQ    ; Bidir     ; Y3           ; 5          ; 0          ; 21         ; x9            ; Bottom   ; 3        ; 166.7 MHz           ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           mem_dq[15]                                                                                                                                                                                                                                                                     ; DQ    ; Bidir     ; AA5          ; 9          ; 0          ; 28         ; x9            ; Bottom   ; 3        ; 166.7 MHz           ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           mem_dm[1]                                                                                                                                                                                                                                                                      ; DQ    ; Output    ; V5           ; 3          ; 0          ; 28         ; x9            ; Bottom   ; 3        ; 166.7 MHz           ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+-----------+--------------+------------+------------+------------+---------------+----------+----------+---------------------+-------------------+-----------------+------------------+--------------------+------------------------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Library Name ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |top_sdv                                                                                                                             ; 13561 (10)  ; 7742 (6)                  ; 108 (108)     ; 336160      ; 47   ; 0            ; 0       ; 0         ; 188  ; 0            ; 5819 (6)     ; 1913 (0)          ; 5829 (1)         ; |top_sdv                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;    |arbitrate_ctrl:arbitrate_ctrl_u0|                                                                                                ; 327 (327)   ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 275 (275)    ; 0 (0)             ; 52 (52)          ; |top_sdv|arbitrate_ctrl:arbitrate_ctrl_u0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |arbitrate_ctrl_rd_ddr:arbitrate_ctrl_rd_ddr_m|                                                                                   ; 87 (87)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 51 (51)          ; |top_sdv|arbitrate_ctrl_rd_ddr:arbitrate_ctrl_rd_ddr_m                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |bank_switch_ctrl:bank_switch_ctrl_u0|                                                                                            ; 125 (0)     ; 117 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 8 (0)             ; 109 (0)          ; |top_sdv|bank_switch_ctrl:bank_switch_ctrl_u0                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |bank_switch:bank_switch0|                                                                                                     ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 12 (12)          ; |top_sdv|bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch0                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |bank_switch:bank_switch1|                                                                                                     ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 12 (12)          ; |top_sdv|bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch1                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |bank_switch:bank_switch2|                                                                                                     ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |top_sdv|bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch2                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |bank_switch:bank_switch3|                                                                                                     ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 12 (12)          ; |top_sdv|bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch3                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |bank_switch:bank_switch4|                                                                                                     ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 12 (12)          ; |top_sdv|bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch4                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |bank_switch:bank_switch5|                                                                                                     ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 12 (12)          ; |top_sdv|bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch5                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |bank_switch:bank_switch6|                                                                                                     ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 12 (12)          ; |top_sdv|bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch6                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |bank_switch:bank_switch7|                                                                                                     ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 12 (12)          ; |top_sdv|bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch7                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |bank_switch:bank_switch8|                                                                                                     ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 12 (12)          ; |top_sdv|bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch8                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |camera_config_sel:u_camera_config_sel|                                                                                           ; 392 (164)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 269 (47)     ; 0 (0)             ; 123 (117)        ; |top_sdv|camera_config_sel:u_camera_config_sel                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |camera_config_index:camera_config_index_lab|                                                                                  ; 228 (228)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 222 (222)    ; 0 (0)             ; 6 (6)            ; |top_sdv|camera_config_sel:u_camera_config_sel|camera_config_index:camera_config_index_lab                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |camera_ov9281:camera_m0|                                                                                                         ; 187 (14)    ; 120 (13)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (2)       ; 42 (0)            ; 86 (12)          ; |top_sdv|camera_ov9281:camera_m0                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |ov9281_capture:camera_capture_m0|                                                                                             ; 97 (97)     ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 34 (34)           ; 34 (34)          ; |top_sdv|camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |ov9281_config:ov9281_config_m0|                                                                                               ; 76 (43)     ; 47 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (5)       ; 8 (8)             ; 40 (20)          ; |top_sdv|camera_ov9281:camera_m0|ov9281_config:ov9281_config_m0                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;          |i2c_com:u1|                                                                                                                ; 43 (43)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 20 (20)          ; |top_sdv|camera_ov9281:camera_m0|ov9281_config:ov9281_config_m0|i2c_com:u1                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |camera_ov9281:camera_m1|                                                                                                         ; 179 (16)    ; 120 (13)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (3)       ; 7 (2)             ; 113 (11)         ; |top_sdv|camera_ov9281:camera_m1                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |ov9281_capture:camera_capture_m0|                                                                                             ; 76 (76)     ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 4 (4)             ; 56 (56)          ; |top_sdv|camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |ov9281_config:ov9281_config_m0|                                                                                               ; 87 (43)     ; 47 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (6)       ; 1 (1)             ; 46 (36)          ; |top_sdv|camera_ov9281:camera_m1|ov9281_config:ov9281_config_m0                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;          |i2c_com:u1|                                                                                                                ; 44 (44)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 10 (10)          ; |top_sdv|camera_ov9281:camera_m1|ov9281_config:ov9281_config_m0|i2c_com:u1                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |camera_ov9281:camera_m2|                                                                                                         ; 171 (14)    ; 120 (13)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (1)       ; 4 (2)             ; 118 (12)         ; |top_sdv|camera_ov9281:camera_m2                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |ov9281_capture:camera_capture_m0|                                                                                             ; 70 (70)     ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 2 (2)             ; 58 (58)          ; |top_sdv|camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |ov9281_config:ov9281_config_m0|                                                                                               ; 87 (43)     ; 47 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (6)       ; 0 (0)             ; 49 (37)          ; |top_sdv|camera_ov9281:camera_m2|ov9281_config:ov9281_config_m0                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;          |i2c_com:u1|                                                                                                                ; 44 (44)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 12 (12)          ; |top_sdv|camera_ov9281:camera_m2|ov9281_config:ov9281_config_m0|i2c_com:u1                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |camera_ov9281:camera_m3|                                                                                                         ; 179 (13)    ; 120 (13)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (1)       ; 13 (1)            ; 111 (12)         ; |top_sdv|camera_ov9281:camera_m3                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |ov9281_capture:camera_capture_m0|                                                                                             ; 79 (79)     ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 12 (12)           ; 53 (53)          ; |top_sdv|camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |ov9281_config:ov9281_config_m0|                                                                                               ; 87 (43)     ; 47 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (6)       ; 0 (0)             ; 47 (37)          ; |top_sdv|camera_ov9281:camera_m3|ov9281_config:ov9281_config_m0                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;          |i2c_com:u1|                                                                                                                ; 44 (44)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 10 (10)          ; |top_sdv|camera_ov9281:camera_m3|ov9281_config:ov9281_config_m0|i2c_com:u1                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |camera_ov9281:camera_m4|                                                                                                         ; 187 (13)    ; 120 (13)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (1)       ; 22 (0)            ; 106 (12)         ; |top_sdv|camera_ov9281:camera_m4                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |ov9281_capture:camera_capture_m0|                                                                                             ; 87 (87)     ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 22 (22)           ; 47 (47)          ; |top_sdv|camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |ov9281_config:ov9281_config_m0|                                                                                               ; 87 (43)     ; 47 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (6)       ; 0 (0)             ; 47 (37)          ; |top_sdv|camera_ov9281:camera_m4|ov9281_config:ov9281_config_m0                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;          |i2c_com:u1|                                                                                                                ; 44 (44)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 10 (10)          ; |top_sdv|camera_ov9281:camera_m4|ov9281_config:ov9281_config_m0|i2c_com:u1                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |camera_ov9281:camera_m5|                                                                                                         ; 181 (13)    ; 120 (13)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (1)       ; 17 (1)            ; 110 (12)         ; |top_sdv|camera_ov9281:camera_m5                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |ov9281_capture:camera_capture_m0|                                                                                             ; 81 (81)     ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 16 (16)           ; 51 (51)          ; |top_sdv|camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |ov9281_config:ov9281_config_m0|                                                                                               ; 87 (43)     ; 47 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (5)       ; 0 (0)             ; 48 (38)          ; |top_sdv|camera_ov9281:camera_m5|ov9281_config:ov9281_config_m0                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;          |i2c_com:u1|                                                                                                                ; 44 (44)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 10 (10)          ; |top_sdv|camera_ov9281:camera_m5|ov9281_config:ov9281_config_m0|i2c_com:u1                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |camera_ov9281:camera_m6|                                                                                                         ; 42 (12)     ; 32 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (1)       ; 0 (0)             ; 32 (11)          ; |top_sdv|camera_ov9281:camera_m6                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |ov9281_config:ov9281_config_m0|                                                                                               ; 30 (19)     ; 21 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (5)        ; 0 (0)             ; 21 (14)          ; |top_sdv|camera_ov9281:camera_m6|ov9281_config:ov9281_config_m0                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;          |i2c_com:u1|                                                                                                                ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; |top_sdv|camera_ov9281:camera_m6|ov9281_config:ov9281_config_m0|i2c_com:u1                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |cmos_switch_mould:cmos_eth_sel|                                                                                                  ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 3 (3)            ; |top_sdv|cmos_switch_mould:cmos_eth_sel                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |cmos_switch_mould:cmos_sd_sel|                                                                                                   ; 154 (154)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 147 (147)    ; 0 (0)             ; 7 (7)            ; |top_sdv|cmos_switch_mould:cmos_sd_sel                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |ddr_wdisplay_slave:Rslave0|                                                                                                      ; 56 (56)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 2 (2)             ; 25 (25)          ; |top_sdv|ddr_wdisplay_slave:Rslave0                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;    |ddr_wr_ctrl:ddr_wr_ctrl|                                                                                                         ; 5417 (77)   ; 2895 (64)                 ; 0 (0)         ; 11104       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2513 (13)    ; 612 (16)          ; 2292 (34)        ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |ddr2:ddr_m0|                                                                                                                  ; 5212 (0)    ; 2767 (0)                  ; 0 (0)         ; 11104       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2436 (0)     ; 596 (0)           ; 2180 (0)         ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;          |ddr2_controller_phy:ddr2_controller_phy_inst|                                                                              ; 5212 (0)    ; 2767 (0)                  ; 0 (0)         ; 11104       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2436 (0)     ; 596 (0)           ; 2180 (0)         ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|                                                 ; 3428 (0)    ; 1785 (0)                  ; 0 (0)         ; 10560       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1629 (0)     ; 360 (0)           ; 1439 (0)         ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst                                                                                                                                                                                                                                                                                                                   ; work         ;
;                |alt_mem_ddrx_controller_st_top:controller_inst|                                                                      ; 3413 (0)    ; 1781 (0)                  ; 0 (0)         ; 10560       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1618 (0)     ; 360 (0)           ; 1435 (0)         ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst                                                                                                                                                                                                                                                                    ; work         ;
;                   |alt_mem_ddrx_controller:controller_inst|                                                                          ; 3413 (1)    ; 1781 (1)                  ; 0 (0)         ; 10560       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1618 (0)     ; 360 (0)           ; 1435 (1)         ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst                                                                                                                                                                                                                            ; work         ;
;                      |alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|                                                                 ; 77 (7)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (7)       ; 2 (0)             ; 42 (0)           ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst                                                                                                                                                                              ; work         ;
;                         |alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst|                               ; 39 (39)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 1 (1)             ; 22 (22)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst                                                                                                 ; work         ;
;                         |alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst|                               ; 28 (28)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 17 (17)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst                                                                                                 ; work         ;
;                         |alt_mem_ddrx_odt_gen:gen_bg_afi_signal_decode[0].odt_gen_inst|                                              ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_odt_gen:gen_bg_afi_signal_decode[0].odt_gen_inst                                                                                                                ; work         ;
;                            |alt_mem_ddrx_ddr2_odt_gen:ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_odt_gen:gen_bg_afi_signal_decode[0].odt_gen_inst|alt_mem_ddrx_ddr2_odt_gen:ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                       ; work         ;
;                         |alt_mem_ddrx_odt_gen:gen_bg_afi_signal_decode[1].odt_gen_inst|                                              ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (1)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_odt_gen:gen_bg_afi_signal_decode[1].odt_gen_inst                                                                                                                ; work         ;
;                            |alt_mem_ddrx_ddr2_odt_gen:ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst|                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_odt_gen:gen_bg_afi_signal_decode[1].odt_gen_inst|alt_mem_ddrx_ddr2_odt_gen:ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                       ; work         ;
;                      |alt_mem_ddrx_arbiter:arbiter_inst|                                                                             ; 207 (207)   ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (86)      ; 0 (0)             ; 121 (121)        ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst                                                                                                                                                                                          ; work         ;
;                      |alt_mem_ddrx_burst_gen:burst_gen_inst|                                                                         ; 84 (84)     ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 6 (6)             ; 62 (62)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst                                                                                                                                                                                      ; work         ;
;                      |alt_mem_ddrx_cmd_gen:cmd_gen_inst|                                                                             ; 202 (202)   ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (103)    ; 10 (10)           ; 89 (89)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst                                                                                                                                                                                          ; work         ;
;                      |alt_mem_ddrx_input_if:input_if_inst|                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_input_if:input_if_inst                                                                                                                                                                                        ; work         ;
;                      |alt_mem_ddrx_rank_timer:rank_timer_inst|                                                                       ; 179 (179)   ; 113 (113)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 54 (54)           ; 61 (61)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst                                                                                                                                                                                    ; work         ;
;                      |alt_mem_ddrx_rdata_path:rdata_path_inst|                                                                       ; 503 (88)    ; 256 (34)                  ; 0 (0)         ; 8384        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 246 (54)     ; 7 (1)             ; 250 (33)         ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst                                                                                                                                                                                    ; work         ;
;                         |alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst                                                                                                                  ; work         ;
;                            |altsyncram:altsyncram_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst|altsyncram:altsyncram_component                                                                                  ; work         ;
;                               |altsyncram_7pl1:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst|altsyncram:altsyncram_component|altsyncram_7pl1:auto_generated                                                   ; work         ;
;                         |alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|                                           ; 36 (2)      ; 23 (0)                    ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (1)       ; 0 (0)             ; 23 (1)           ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst                                                                                                                   ; work         ;
;                            |scfifo:gen_fifo_instance.scfifo_component|                                                               ; 35 (0)      ; 23 (0)                    ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 23 (0)           ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component                                                                         ; work         ;
;                               |scfifo_j941:auto_generated|                                                                           ; 35 (0)      ; 23 (0)                    ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 23 (0)           ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated                                              ; work         ;
;                                  |a_dpfifo_sk31:dpfifo|                                                                              ; 35 (24)     ; 23 (12)                   ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 23 (12)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo                         ; work         ;
;                                     |altsyncram_fud1:FIFOram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|altsyncram_fud1:FIFOram ; work         ;
;                                     |cntr_bo7:usedw_counter|                                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|cntr_bo7:usedw_counter  ; work         ;
;                                     |cntr_unb:rd_ptr_msb|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|cntr_unb:rd_ptr_msb     ; work         ;
;                                     |cntr_vnb:wr_ptr|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|cntr_vnb:wr_ptr         ; work         ;
;                         |alt_mem_ddrx_fifo:pending_rd_fifo|                                                                          ; 37 (1)      ; 23 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (1)       ; 2 (0)             ; 21 (0)           ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo                                                                                                                                                  ; work         ;
;                            |scfifo:gen_fifo_instance.scfifo_component|                                                               ; 36 (0)      ; 23 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 2 (0)             ; 21 (0)           ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component                                                                                                        ; work         ;
;                               |scfifo_p941:auto_generated|                                                                           ; 36 (0)      ; 23 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 2 (0)             ; 21 (0)           ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated                                                                             ; work         ;
;                                  |a_dpfifo_2l31:dpfifo|                                                                              ; 36 (25)     ; 23 (12)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 2 (2)             ; 21 (10)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo                                                        ; work         ;
;                                     |altsyncram_rud1:FIFOram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|altsyncram_rud1:FIFOram                                ; work         ;
;                                     |cntr_bo7:usedw_counter|                                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|cntr_bo7:usedw_counter                                 ; work         ;
;                                     |cntr_unb:rd_ptr_msb|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|cntr_unb:rd_ptr_msb                                    ; work         ;
;                                     |cntr_vnb:wr_ptr|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|cntr_vnb:wr_ptr                                        ; work         ;
;                         |alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|                                          ; 193 (193)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (97)      ; 4 (4)             ; 92 (92)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst                                                                                                                  ; work         ;
;                         |alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|                                                ; 149 (149)   ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 81 (81)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst                                                                                                                        ; work         ;
;                      |alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|                                                                 ; 584 (584)   ; 465 (465)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (112)    ; 199 (199)         ; 273 (273)        ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst                                                                                                                                                                              ; work         ;
;                      |alt_mem_ddrx_sideband:sideband_inst|                                                                           ; 75 (75)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 40 (40)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst                                                                                                                                                                                        ; work         ;
;                      |alt_mem_ddrx_tbp:tbp_inst|                                                                                     ; 910 (910)   ; 408 (408)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 496 (496)    ; 59 (59)           ; 355 (355)        ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst                                                                                                                                                                                                  ; work         ;
;                      |alt_mem_ddrx_wdata_path:wdata_path_inst|                                                                       ; 720 (3)     ; 292 (3)                   ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 427 (0)      ; 23 (0)            ; 270 (3)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst                                                                                                                                                                                    ; work         ;
;                         |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                           ; work         ;
;                            |altsyncram:altsyncram_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component                                           ; work         ;
;                               |altsyncram_lil1:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_lil1:auto_generated            ; work         ;
;                         |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                         ; work         ;
;                            |altsyncram:altsyncram_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component                                         ; work         ;
;                               |altsyncram_vll1:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated          ; work         ;
;                         |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                         ; work         ;
;                            |altsyncram:altsyncram_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component                                         ; work         ;
;                               |altsyncram_vll1:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated          ; work         ;
;                         |alt_mem_ddrx_burst_tracking:wdatap_burst_tracking_inst|                                                     ; 35 (35)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 7 (7)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_burst_tracking:wdatap_burst_tracking_inst                                                                                                                             ; work         ;
;                         |alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|                                                     ; 539 (467)   ; 213 (173)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 322 (288)    ; 23 (19)           ; 194 (163)        ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst                                                                                                                             ; work         ;
;                            |alt_mem_ddrx_list:burstcount_list|                                                                       ; 74 (74)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 4 (4)             ; 36 (36)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list                                                                                           ; work         ;
;                         |alt_mem_ddrx_list:wdatap_list_allocated_id_inst|                                                            ; 77 (77)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 37 (37)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst                                                                                                                                    ; work         ;
;                         |alt_mem_ddrx_list:wdatap_list_freeid_inst|                                                                  ; 69 (69)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 32 (32)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst                                                                                                                                          ; work         ;
;                |alt_mem_ddrx_mm_st_converter:mm_st_converter_inst|                                                                   ; 15 (15)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 4 (4)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_mm_st_converter:mm_st_converter_inst                                                                                                                                                                                                                                                                 ; work         ;
;             |ddr2_phy:ddr2_phy_inst|                                                                                                 ; 1821 (0)    ; 982 (0)                   ; 0 (0)         ; 544         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 807 (0)      ; 236 (0)           ; 778 (0)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;                |ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|                                                                      ; 1821 (0)    ; 982 (0)                   ; 0 (0)         ; 544         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 807 (0)      ; 236 (0)           ; 778 (0)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst                                                                                                                                                                                                                                                                                                                    ; work         ;
;                   |ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|                                                              ; 101 (0)     ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 30 (0)            ; 61 (0)           ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc                                                                                                                                                                                                                                                                ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:addr[0].addr_struct|                                                                   ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[0].addr_struct                                                                                                                                                                                                                    ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[0].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[0].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:addr[10].addr_struct|                                                                  ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[10].addr_struct                                                                                                                                                                                                                   ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[10].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                    ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[10].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                        ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:addr[11].addr_struct|                                                                  ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[11].addr_struct                                                                                                                                                                                                                   ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[11].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                    ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[11].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                        ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:addr[12].addr_struct|                                                                  ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[12].addr_struct                                                                                                                                                                                                                   ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[12].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                    ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[12].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                        ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:addr[1].addr_struct|                                                                   ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 3 (3)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[1].addr_struct                                                                                                                                                                                                                    ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[1].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[1].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:addr[2].addr_struct|                                                                   ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 3 (3)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[2].addr_struct                                                                                                                                                                                                                    ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[2].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[2].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:addr[3].addr_struct|                                                                   ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 4 (4)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[3].addr_struct                                                                                                                                                                                                                    ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[3].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[3].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:addr[4].addr_struct|                                                                   ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 3 (3)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[4].addr_struct                                                                                                                                                                                                                    ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[4].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[4].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:addr[5].addr_struct|                                                                   ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[5].addr_struct                                                                                                                                                                                                                    ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[5].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[5].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:addr[6].addr_struct|                                                                   ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[6].addr_struct                                                                                                                                                                                                                    ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[6].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[6].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:addr[7].addr_struct|                                                                   ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[7].addr_struct                                                                                                                                                                                                                    ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[7].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[7].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:addr[8].addr_struct|                                                                   ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[8].addr_struct                                                                                                                                                                                                                    ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[8].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[8].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:addr[9].addr_struct|                                                                   ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[9].addr_struct                                                                                                                                                                                                                    ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[9].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[9].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:ba[0].ba_struct|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[0].ba_struct                                                                                                                                                                                                                        ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[0].ba_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                         ; work         ;
;                            |ddio_out_akd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[0].ba_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                                                                                             ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:ba[1].ba_struct|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[1].ba_struct                                                                                                                                                                                                                        ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[1].ba_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                         ; work         ;
;                            |ddio_out_akd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[1].ba_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                                                                                             ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:ba[2].ba_struct|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[2].ba_struct                                                                                                                                                                                                                        ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[2].ba_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                         ; work         ;
;                            |ddio_out_akd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[2].ba_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                                                                                             ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:cas_n_struct|                                                                          ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cas_n_struct                                                                                                                                                                                                                           ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cas_n_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                            ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cas_n_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:cke[0].cke_struct|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cke[0].cke_struct                                                                                                                                                                                                                      ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cke[0].cke_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                       ; work         ;
;                            |ddio_out_akd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cke[0].cke_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                                                                                           ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct|                                                                   ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct                                                                                                                                                                                                                    ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct|                                                             ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct                                                                                                                                                                                                              ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                               ; work         ;
;                            |ddio_out_akd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                                                                                   ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:ras_n_struct|                                                                          ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ras_n_struct                                                                                                                                                                                                                           ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ras_n_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                            ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ras_n_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                ; work         ;
;                      |ddr2_phy_alt_mem_phy_ac:we_n_struct|                                                                           ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:we_n_struct                                                                                                                                                                                                                            ; work         ;
;                         |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:we_n_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                             ; work         ;
;                            |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:we_n_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                 ; work         ;
;                   |ddr2_phy_alt_mem_phy_clk_reset:clk|                                                                               ; 61 (36)     ; 49 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (4)       ; 22 (17)           ; 27 (14)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk                                                                                                                                                                                                                                                                                 ; work         ;
;                      |altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_n|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_n                                                                                                                                                                                                                                      ; work         ;
;                         |ddio_bidir_ref:auto_generated|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_n|ddio_bidir_ref:auto_generated                                                                                                                                                                                                        ; work         ;
;                      |altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|                                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p                                                                                                                                                                                                                                      ; work         ;
;                         |ddio_bidir_n5h:auto_generated|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|ddio_bidir_n5h:auto_generated                                                                                                                                                                                                        ; work         ;
;                      |ddr2_phy_alt_mem_phy_pll:pll|                                                                                  ; 18 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 1 (0)             ; 9 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll                                                                                                                                                                                                                                                    ; work         ;
;                         |altpll:altpll_component|                                                                                    ; 18 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 1 (0)             ; 9 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component                                                                                                                                                                                                                            ; work         ;
;                            |altpll_2il3:auto_generated|                                                                              ; 18 (10)     ; 9 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (5)        ; 1 (1)             ; 9 (5)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated                                                                                                                                                                                                 ; work         ;
;                               |altpll_dyn_phase_le_4ho:altpll_dyn_phase_le2|                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|altpll_dyn_phase_le_4ho:altpll_dyn_phase_le2                                                                                                                                                    ; work         ;
;                               |altpll_dyn_phase_le_5ho:altpll_dyn_phase_le4|                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|altpll_dyn_phase_le_5ho:altpll_dyn_phase_le4                                                                                                                                                    ; work         ;
;                               |altpll_dyn_phase_le_6ho:altpll_dyn_phase_le5|                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|altpll_dyn_phase_le_6ho:altpll_dyn_phase_le5                                                                                                                                                    ; work         ;
;                               |cntr_22e:phasestep_counter|                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|cntr_22e:phasestep_counter                                                                                                                                                                      ; work         ;
;                               |cntr_8ge:pll_internal_phasestep|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|cntr_8ge:pll_internal_phasestep                                                                                                                                                                 ; work         ;
;                      |ddr2_phy_alt_mem_phy_reset_pipe:ac_clk_pipe_2x|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:ac_clk_pipe_2x                                                                                                                                                                                                                                  ; work         ;
;                      |ddr2_phy_alt_mem_phy_reset_pipe:measure_clk_pipe|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:measure_clk_pipe                                                                                                                                                                                                                                ; work         ;
;                      |ddr2_phy_alt_mem_phy_reset_pipe:reset_rdp_phy_clk_pipe|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:reset_rdp_phy_clk_pipe                                                                                                                                                                                                                          ; work         ;
;                      |ddr2_phy_alt_mem_phy_reset_pipe:resync_clk_pipe|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:resync_clk_pipe                                                                                                                                                                                                                                 ; work         ;
;                   |ddr2_phy_alt_mem_phy_dp_io:dpio|                                                                                  ; 112 (64)    ; 112 (64)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 111 (63)          ; 1 (1)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio                                                                                                                                                                                                                                                                                    ; work         ;
;                      |altddio_in:dqs_group[0].dq[0].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi                                                                                                                                                                                                                                                  ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work         ;
;                      |altddio_in:dqs_group[0].dq[1].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi                                                                                                                                                                                                                                                  ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work         ;
;                      |altddio_in:dqs_group[0].dq[2].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi                                                                                                                                                                                                                                                  ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work         ;
;                      |altddio_in:dqs_group[0].dq[3].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi                                                                                                                                                                                                                                                  ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work         ;
;                      |altddio_in:dqs_group[0].dq[4].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi                                                                                                                                                                                                                                                  ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work         ;
;                      |altddio_in:dqs_group[0].dq[5].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi                                                                                                                                                                                                                                                  ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work         ;
;                      |altddio_in:dqs_group[0].dq[6].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi                                                                                                                                                                                                                                                  ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work         ;
;                      |altddio_in:dqs_group[0].dq[7].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi                                                                                                                                                                                                                                                  ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work         ;
;                      |altddio_in:dqs_group[1].dq[0].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi                                                                                                                                                                                                                                                  ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work         ;
;                      |altddio_in:dqs_group[1].dq[1].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi                                                                                                                                                                                                                                                  ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work         ;
;                      |altddio_in:dqs_group[1].dq[2].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi                                                                                                                                                                                                                                                  ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work         ;
;                      |altddio_in:dqs_group[1].dq[3].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi                                                                                                                                                                                                                                                  ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work         ;
;                      |altddio_in:dqs_group[1].dq[4].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi                                                                                                                                                                                                                                                  ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work         ;
;                      |altddio_in:dqs_group[1].dq[5].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi                                                                                                                                                                                                                                                  ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work         ;
;                      |altddio_in:dqs_group[1].dq[6].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi                                                                                                                                                                                                                                                  ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work         ;
;                      |altddio_in:dqs_group[1].dq[7].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi                                                                                                                                                                                                                                                  ; work         ;
;                         |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work         ;
;                   |ddr2_phy_alt_mem_phy_mimic:mmc|                                                                                   ; 30 (30)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 4 (4)             ; 20 (20)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_mimic:mmc                                                                                                                                                                                                                                                                                     ; work         ;
;                   |ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|                                                                        ; 17 (17)     ; 10 (10)                   ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 13 (13)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe                                                                                                                                                                                                                                                                          ; work         ;
;                      |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component                                                                                                                                                                                                                                          ; work         ;
;                         |altsyncram_boi1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component|altsyncram_boi1:auto_generated                                                                                                                                                                                                           ; work         ;
;                   |ddr2_phy_alt_mem_phy_read_dp:rdp|                                                                                 ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp                                                                                                                                                                                                                                                                                   ; work         ;
;                      |altsyncram:full_rate_ram_gen.altsyncram_component|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component                                                                                                                                                                                                                                 ; work         ;
;                         |altsyncram_reh1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated                                                                                                                                                                                                  ; work         ;
;                   |ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|                                                                     ; 1449 (0)    ; 672 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 773 (0)      ; 66 (0)            ; 610 (0)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper                                                                                                                                                                                                                                                                       ; work         ;
;                      |ddr2_phy_alt_mem_phy_seq:seq_inst|                                                                             ; 1449 (44)   ; 672 (36)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 773 (7)      ; 66 (8)            ; 610 (27)         ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst                                                                                                                                                                                                                                     ; work         ;
;                         |ddr2_phy_alt_mem_phy_admin:admin|                                                                           ; 288 (288)   ; 87 (87)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 196 (196)    ; 1 (1)             ; 91 (91)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin                                                                                                                                                                                                    ; work         ;
;                         |ddr2_phy_alt_mem_phy_ctrl:ctrl|                                                                             ; 209 (209)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 10 (10)           ; 126 (126)        ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl                                                                                                                                                                                                      ; work         ;
;                         |ddr2_phy_alt_mem_phy_dgrb:dgrb|                                                                             ; 811 (811)   ; 366 (366)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 439 (439)    ; 38 (38)           ; 334 (334)        ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb                                                                                                                                                                                                      ; work         ;
;                         |ddr2_phy_alt_mem_phy_dgwb:dgwb|                                                                             ; 114 (114)   ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 9 (9)             ; 47 (47)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb                                                                                                                                                                                                      ; work         ;
;                   |ddr2_phy_alt_mem_phy_write_dp_fr:full_rate_wdp_gen.wdp|                                                           ; 44 (44)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 41 (41)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_write_dp_fr:full_rate_wdp_gen.wdp                                                                                                                                                                                                                                                             ; work         ;
;       |mem_burst_ddr:mem_burst_m1|                                                                                                   ; 144 (144)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 80 (80)          ; |top_sdv|ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |debounce:debounce_sd_save_key|                                                                                                   ; 46 (46)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 33 (33)          ; |top_sdv|debounce:debounce_sd_save_key                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |eth_trans_slave:Rslave2|                                                                                                         ; 84 (84)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 3 (3)             ; 37 (37)          ; |top_sdv|eth_trans_slave:Rslave2                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |ethernet_top:eth_top|                                                                                                            ; 1957 (0)    ; 979 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 976 (0)      ; 182 (0)           ; 799 (0)          ; |top_sdv|ethernet_top:eth_top                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |arp_top:arp_m0|                                                                                                               ; 896 (0)     ; 588 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 303 (0)      ; 152 (0)           ; 441 (0)          ; |top_sdv|ethernet_top:eth_top|arp_top:arp_m0                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;          |arp:arp_m0|                                                                                                                ; 728 (0)     ; 423 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 299 (0)      ; 86 (0)            ; 343 (0)          ; |top_sdv|ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;             |arp_rx:arp_rx_u0|                                                                                                       ; 377 (377)   ; 277 (277)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (100)    ; 81 (81)           ; 196 (196)        ; |top_sdv|ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;             |arp_tx:arp_tx_u0|                                                                                                       ; 288 (288)   ; 114 (114)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 169 (169)    ; 4 (4)             ; 115 (115)        ; |top_sdv|ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;             |crc32_d8:u_crc32_d8|                                                                                                    ; 65 (65)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 1 (1)             ; 34 (34)          ; |top_sdv|ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |arp_ctrl:arp_ctrl_m1|                                                                                                      ; 170 (170)   ; 165 (165)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 66 (66)           ; 100 (100)        ; |top_sdv|ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |gmii_tx_ctrl:gmii_tx_ctrlm2|                                                                                                  ; 15 (15)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 8 (8)            ; |top_sdv|ethernet_top:eth_top|gmii_tx_ctrl:gmii_tx_ctrlm2                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |udp:udp_m1|                                                                                                                   ; 1088 (2)    ; 387 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 667 (1)      ; 29 (0)            ; 392 (1)          ; |top_sdv|ethernet_top:eth_top|udp:udp_m1                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;          |crc32_d8:crc32_d8_u2|                                                                                                      ; 57 (57)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 32 (32)          ; |top_sdv|ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2                                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |udp_rx:rx_u0|                                                                                                              ; 369 (369)   ; 154 (154)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 194 (194)    ; 16 (16)           ; 159 (159)        ; |top_sdv|ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0                                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;          |udp_tx:tx_u1|                                                                                                              ; 663 (663)   ; 200 (200)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 447 (447)    ; 13 (13)           ; 203 (203)        ; |top_sdv|ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1                                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;    |fifo_32w16r:cmos_sd_fifo|                                                                                                        ; 162 (0)     ; 139 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 39 (0)            ; 101 (0)          ; |top_sdv|fifo_32w16r:cmos_sd_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                            ; 162 (0)     ; 139 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 39 (0)            ; 101 (0)          ; |top_sdv|fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;          |dcfifo_g7n1:auto_generated|                                                                                                ; 162 (49)    ; 139 (31)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (6)       ; 39 (14)           ; 101 (24)         ; |top_sdv|fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |a_gray2bin_6ib:rdptr_g_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |top_sdv|fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|a_gray2bin_6ib:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |a_gray2bin_6ib:rs_dgwp_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_sdv|fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|a_gray2bin_6ib:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |a_gray2bin_6ib:wrptr_g_gray2bin|                                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |top_sdv|fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|a_gray2bin_6ib:wrptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |a_gray2bin_6ib:ws_dgrp_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |top_sdv|fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|a_gray2bin_6ib:ws_dgrp_gray2bin                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |a_graycounter_1lc:wrptr_g1p|                                                                                            ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |top_sdv|fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|a_graycounter_1lc:wrptr_g1p                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |a_graycounter_477:rdptr_g1p|                                                                                            ; 22 (22)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 16 (16)          ; |top_sdv|fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|a_graycounter_477:rdptr_g1p                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |alt_synch_pipe_4md:rs_dgwp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 12 (0)           ; |top_sdv|fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|alt_synch_pipe_4md:rs_dgwp                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                |dffpipe_af9:dffpipe5|                                                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 12 (12)          ; |top_sdv|fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|alt_synch_pipe_4md:rs_dgwp|dffpipe_af9:dffpipe5                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |alt_synch_pipe_5md:ws_dgrp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |top_sdv|fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|alt_synch_pipe_5md:ws_dgrp                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                |dffpipe_bf9:dffpipe8|                                                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |top_sdv|fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|alt_synch_pipe_5md:ws_dgrp|dffpipe_bf9:dffpipe8                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |altsyncram_4l31:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|altsyncram_4l31:fifo_ram                                                                                                                                                                                                                                                                                                                                            ; work         ;
;             |cmpr_n76:rdempty_eq_comp|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_sdv|fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|cmpr_n76:rdempty_eq_comp                                                                                                                                                                                                                                                                                                                                            ; work         ;
;             |cmpr_n76:wrfull_eq_comp|                                                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |top_sdv|fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|cmpr_n76:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |cntr_54e:cntr_b|                                                                                                        ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |top_sdv|fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|cntr_54e:cntr_b                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |dffpipe_3dc:wraclr|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;             |dffpipe_oe9:rs_bwp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_sdv|fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|dffpipe_oe9:rs_bwp                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;             |dffpipe_oe9:ws_brp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_sdv|fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;             |dffpipe_oe9:ws_bwp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_sdv|fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;             |dffpipe_pe9:rs_brp|                                                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 8 (8)            ; |top_sdv|fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|dffpipe_pe9:rs_brp                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;    |fifo_32w32r:fifo_camera_m0|                                                                                                      ; 147 (0)     ; 118 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 51 (0)            ; 68 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_m0                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |dcfifo:dcfifo_component|                                                                                                      ; 147 (0)     ; 118 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 51 (0)            ; 68 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |dcfifo_1tk1:auto_generated|                                                                                                ; 147 (50)    ; 118 (30)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (10)      ; 51 (19)           ; 68 (14)          ; |top_sdv|fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_gray2bin_6ib:rdptr_g_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |top_sdv|fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_gray2bin_6ib:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_gray2bin_6ib:rs_dgwp_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |top_sdv|fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_gray2bin_6ib:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_graycounter_1lc:wrptr_g1p|                                                                                            ; 25 (25)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 6 (6)             ; 10 (10)          ; |top_sdv|fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |a_graycounter_877:rdptr_g1p|                                                                                            ; 22 (22)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 16 (16)          ; |top_sdv|fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |alt_synch_pipe_amd:rs_dgwp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 9 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_amd:rs_dgwp                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                |dffpipe_gf9:dffpipe5|                                                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 9 (9)            ; |top_sdv|fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_amd:rs_dgwp|dffpipe_gf9:dffpipe5                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |alt_synch_pipe_bmd:ws_dgrp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 7 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                |dffpipe_hf9:dffpipe8|                                                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 7 (7)            ; |top_sdv|fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |altsyncram_qj31:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |cmpr_n76:wrfull_eq_comp|                                                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |top_sdv|fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|cmpr_n76:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |dffpipe_3dc:wraclr|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_sdv|fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |dffpipe_oe9:rs_brp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_sdv|fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |dffpipe_oe9:rs_bwp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_sdv|fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_oe9:rs_bwp                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |fifo_32w32r:fifo_camera_m1|                                                                                                      ; 142 (0)     ; 118 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 53 (0)            ; 66 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_m1                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |dcfifo:dcfifo_component|                                                                                                      ; 142 (0)     ; 118 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 53 (0)            ; 66 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |dcfifo_1tk1:auto_generated|                                                                                                ; 142 (43)    ; 118 (30)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (7)       ; 53 (22)           ; 66 (17)          ; |top_sdv|fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_gray2bin_6ib:rdptr_g_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |top_sdv|fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_gray2bin_6ib:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_gray2bin_6ib:rs_dgwp_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |top_sdv|fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_gray2bin_6ib:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_graycounter_1lc:wrptr_g1p|                                                                                            ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |top_sdv|fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |a_graycounter_877:rdptr_g1p|                                                                                            ; 22 (22)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 14 (14)          ; |top_sdv|fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |alt_synch_pipe_amd:rs_dgwp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 6 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_amd:rs_dgwp                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                |dffpipe_gf9:dffpipe5|                                                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 6 (6)            ; |top_sdv|fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_amd:rs_dgwp|dffpipe_gf9:dffpipe5                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |alt_synch_pipe_bmd:ws_dgrp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 6 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                |dffpipe_hf9:dffpipe8|                                                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 6 (6)            ; |top_sdv|fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |altsyncram_qj31:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |cmpr_n76:wrfull_eq_comp|                                                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |top_sdv|fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|cmpr_n76:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |dffpipe_3dc:wraclr|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |dffpipe_oe9:rs_brp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |top_sdv|fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |dffpipe_oe9:rs_bwp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |top_sdv|fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_oe9:rs_bwp                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |fifo_32w32r:fifo_camera_m2|                                                                                                      ; 150 (0)     ; 118 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 58 (0)            ; 60 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_m2                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |dcfifo:dcfifo_component|                                                                                                      ; 150 (0)     ; 118 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 58 (0)            ; 60 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |dcfifo_1tk1:auto_generated|                                                                                                ; 150 (49)    ; 118 (30)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (16)      ; 58 (21)           ; 60 (10)          ; |top_sdv|fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_gray2bin_6ib:rdptr_g_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |top_sdv|fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_gray2bin_6ib:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_gray2bin_6ib:rs_dgwp_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_sdv|fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_gray2bin_6ib:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_graycounter_1lc:wrptr_g1p|                                                                                            ; 23 (23)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 4 (4)             ; 13 (13)          ; |top_sdv|fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |a_graycounter_877:rdptr_g1p|                                                                                            ; 22 (22)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 14 (14)          ; |top_sdv|fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |alt_synch_pipe_amd:rs_dgwp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 3 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_amd:rs_dgwp                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                |dffpipe_gf9:dffpipe5|                                                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 3 (3)            ; |top_sdv|fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_amd:rs_dgwp|dffpipe_gf9:dffpipe5                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |alt_synch_pipe_bmd:ws_dgrp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 7 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                |dffpipe_hf9:dffpipe8|                                                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 7 (7)            ; |top_sdv|fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |altsyncram_qj31:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |cmpr_n76:wrfull_eq_comp|                                                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |top_sdv|fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|cmpr_n76:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |dffpipe_3dc:wraclr|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_sdv|fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |dffpipe_oe9:rs_brp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 7 (7)            ; |top_sdv|fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |dffpipe_oe9:rs_bwp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_sdv|fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_oe9:rs_bwp                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |fifo_32w32r:fifo_camera_m3|                                                                                                      ; 153 (0)     ; 118 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 59 (0)            ; 60 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_m3                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |dcfifo:dcfifo_component|                                                                                                      ; 153 (0)     ; 118 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 59 (0)            ; 60 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |dcfifo_1tk1:auto_generated|                                                                                                ; 153 (47)    ; 118 (30)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (8)       ; 59 (19)           ; 60 (18)          ; |top_sdv|fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_gray2bin_6ib:rdptr_g_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |top_sdv|fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_gray2bin_6ib:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_gray2bin_6ib:rs_dgwp_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |top_sdv|fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_gray2bin_6ib:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_graycounter_1lc:wrptr_g1p|                                                                                            ; 25 (25)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 6 (6)             ; 9 (9)            ; |top_sdv|fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |a_graycounter_877:rdptr_g1p|                                                                                            ; 22 (22)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 15 (15)          ; |top_sdv|fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |alt_synch_pipe_amd:rs_dgwp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 1 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_amd:rs_dgwp                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                |dffpipe_gf9:dffpipe5|                                                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 1 (1)            ; |top_sdv|fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_amd:rs_dgwp|dffpipe_gf9:dffpipe5                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |alt_synch_pipe_bmd:ws_dgrp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 9 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                |dffpipe_hf9:dffpipe8|                                                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 9 (9)            ; |top_sdv|fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |altsyncram_qj31:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |cmpr_n76:wrfull_eq_comp|                                                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |top_sdv|fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|cmpr_n76:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |dffpipe_3dc:wraclr|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_sdv|fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |dffpipe_oe9:rs_brp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_sdv|fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |dffpipe_oe9:rs_bwp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 7 (7)            ; |top_sdv|fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_oe9:rs_bwp                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |fifo_32w32r:fifo_camera_m4|                                                                                                      ; 162 (0)     ; 118 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 65 (0)            ; 54 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_m4                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |dcfifo:dcfifo_component|                                                                                                      ; 162 (0)     ; 118 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 65 (0)            ; 54 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |dcfifo_1tk1:auto_generated|                                                                                                ; 162 (52)    ; 118 (30)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (17)      ; 65 (20)           ; 54 (13)          ; |top_sdv|fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_gray2bin_6ib:rdptr_g_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |top_sdv|fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_gray2bin_6ib:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_gray2bin_6ib:rs_dgwp_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |top_sdv|fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_gray2bin_6ib:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_graycounter_1lc:wrptr_g1p|                                                                                            ; 29 (29)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 9 (9)             ; 6 (6)            ; |top_sdv|fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |a_graycounter_877:rdptr_g1p|                                                                                            ; 22 (22)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 14 (14)          ; |top_sdv|fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |alt_synch_pipe_amd:rs_dgwp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 2 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_amd:rs_dgwp                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                |dffpipe_gf9:dffpipe5|                                                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 2 (2)            ; |top_sdv|fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_amd:rs_dgwp|dffpipe_gf9:dffpipe5                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |alt_synch_pipe_bmd:ws_dgrp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 6 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                |dffpipe_hf9:dffpipe8|                                                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 6 (6)            ; |top_sdv|fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |altsyncram_qj31:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |cmpr_n76:wrfull_eq_comp|                                                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |top_sdv|fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|cmpr_n76:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |dffpipe_3dc:wraclr|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_sdv|fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |dffpipe_oe9:rs_brp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |top_sdv|fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |dffpipe_oe9:rs_bwp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |top_sdv|fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_oe9:rs_bwp                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |fifo_32w32r:fifo_camera_m5|                                                                                                      ; 144 (0)     ; 118 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 49 (0)            ; 70 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_m5                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |dcfifo:dcfifo_component|                                                                                                      ; 144 (0)     ; 118 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 49 (0)            ; 70 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |dcfifo_1tk1:auto_generated|                                                                                                ; 144 (46)    ; 118 (30)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (6)       ; 49 (16)           ; 70 (23)          ; |top_sdv|fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_gray2bin_6ib:rdptr_g_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |top_sdv|fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_gray2bin_6ib:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_gray2bin_6ib:rs_dgwp_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_sdv|fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_gray2bin_6ib:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_graycounter_1lc:wrptr_g1p|                                                                                            ; 30 (30)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 10 (10)           ; 8 (8)            ; |top_sdv|fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |a_graycounter_877:rdptr_g1p|                                                                                            ; 21 (21)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 16 (16)          ; |top_sdv|fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |alt_synch_pipe_amd:rs_dgwp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 7 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_amd:rs_dgwp                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                |dffpipe_gf9:dffpipe5|                                                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 7 (7)            ; |top_sdv|fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_amd:rs_dgwp|dffpipe_gf9:dffpipe5                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |alt_synch_pipe_bmd:ws_dgrp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 11 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                |dffpipe_hf9:dffpipe8|                                                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 11 (11)          ; |top_sdv|fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |altsyncram_qj31:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |cmpr_n76:wrfull_eq_comp|                                                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |top_sdv|fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|cmpr_n76:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |dffpipe_3dc:wraclr|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_sdv|fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |dffpipe_oe9:rs_brp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_sdv|fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |dffpipe_oe9:rs_bwp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_sdv|fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_oe9:rs_bwp                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |fifo_32w32r:fifo_camera_m6|                                                                                                      ; 50 (0)      ; 33 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 3 (0)             ; 31 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_m6                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |dcfifo:dcfifo_component|                                                                                                      ; 50 (0)      ; 33 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 3 (0)             ; 31 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |dcfifo_1tk1:auto_generated|                                                                                                ; 50 (21)     ; 33 (10)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (9)       ; 3 (3)             ; 31 (6)           ; |top_sdv|fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_gray2bin_6ib:rdptr_g_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |top_sdv|fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_gray2bin_6ib:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_graycounter_877:rdptr_g1p|                                                                                            ; 22 (22)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 16 (16)          ; |top_sdv|fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |altsyncram_qj31:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |cmpr_n76:rdempty_eq_comp|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_sdv|fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|cmpr_n76:rdempty_eq_comp                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |dffpipe_oe9:rs_brp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_sdv|fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |fifo_32w32r:fifo_camera_m7|                                                                                                      ; 50 (0)      ; 33 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 4 (0)             ; 30 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_m7                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |dcfifo:dcfifo_component|                                                                                                      ; 50 (0)      ; 33 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 4 (0)             ; 30 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |dcfifo_1tk1:auto_generated|                                                                                                ; 50 (22)     ; 33 (10)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (10)      ; 4 (3)             ; 30 (5)           ; |top_sdv|fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_gray2bin_6ib:rdptr_g_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_sdv|fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_gray2bin_6ib:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_graycounter_877:rdptr_g1p|                                                                                            ; 23 (23)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 17 (17)          ; |top_sdv|fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |altsyncram_qj31:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |cmpr_n76:rdempty_eq_comp|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|cmpr_n76:rdempty_eq_comp                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |dffpipe_oe9:rs_brp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_sdv|fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |fifo_32w32r:fifo_camera_m8|                                                                                                      ; 50 (0)      ; 33 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 3 (0)             ; 31 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_m8                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |dcfifo:dcfifo_component|                                                                                                      ; 50 (0)      ; 33 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 3 (0)             ; 31 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |dcfifo_1tk1:auto_generated|                                                                                                ; 50 (23)     ; 33 (10)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (8)       ; 3 (3)             ; 31 (9)           ; |top_sdv|fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_gray2bin_6ib:rdptr_g_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |top_sdv|fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_gray2bin_6ib:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_graycounter_877:rdptr_g1p|                                                                                            ; 21 (21)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |top_sdv|fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |altsyncram_qj31:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |cmpr_n76:rdempty_eq_comp|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_sdv|fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|cmpr_n76:rdempty_eq_comp                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |dffpipe_oe9:rs_brp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_sdv|fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |fifo_32w32r:fifo_camera_sel_sd|                                                                                                  ; 157 (0)     ; 118 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 45 (0)            ; 75 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_sel_sd                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;       |dcfifo:dcfifo_component|                                                                                                      ; 157 (0)     ; 118 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 45 (0)            ; 75 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;          |dcfifo_1tk1:auto_generated|                                                                                                ; 157 (48)    ; 118 (30)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (10)      ; 45 (17)           ; 75 (22)          ; |top_sdv|fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |a_gray2bin_6ib:rdptr_g_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |top_sdv|fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_gray2bin_6ib:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |a_gray2bin_6ib:rs_dgwp_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_sdv|fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_gray2bin_6ib:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |a_graycounter_1lc:wrptr_g1p|                                                                                            ; 34 (34)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 9 (9)             ; 6 (6)            ; |top_sdv|fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |a_graycounter_877:rdptr_g1p|                                                                                            ; 21 (21)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 16 (16)          ; |top_sdv|fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |alt_synch_pipe_amd:rs_dgwp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 15 (0)           ; |top_sdv|fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_amd:rs_dgwp                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                |dffpipe_gf9:dffpipe5|                                                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 15 (15)          ; |top_sdv|fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_amd:rs_dgwp|dffpipe_gf9:dffpipe5                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |alt_synch_pipe_bmd:ws_dgrp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 7 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                |dffpipe_hf9:dffpipe8|                                                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 7 (7)            ; |top_sdv|fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |altsyncram_qj31:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;             |cmpr_n76:wrfull_eq_comp|                                                                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |top_sdv|fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|cmpr_n76:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |dffpipe_3dc:wraclr|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_sdv|fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;             |dffpipe_oe9:rs_brp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_sdv|fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;             |dffpipe_oe9:rs_bwp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_sdv|fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_oe9:rs_bwp                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |fifo_32w8r:fifo_ddr2vga|                                                                                                         ; 129 (0)     ; 94 (0)                    ; 0 (0)         ; 12288       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 16 (0)            ; 78 (0)           ; |top_sdv|fifo_32w8r:fifo_ddr2vga                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                            ; 129 (0)     ; 94 (0)                    ; 0 (0)         ; 12288       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 16 (0)            ; 78 (0)           ; |top_sdv|fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;          |dcfifo_kuk1:auto_generated|                                                                                                ; 129 (48)    ; 94 (34)                   ; 0 (0)         ; 12288       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (10)      ; 16 (11)           ; 78 (7)           ; |top_sdv|fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;             |a_gray2bin_6ib:wrptr_g_gray2bin|                                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |top_sdv|fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|a_gray2bin_6ib:wrptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                      ; work         ;
;             |a_gray2bin_6ib:ws_dgrp_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |top_sdv|fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|a_gray2bin_6ib:ws_dgrp_gray2bin                                                                                                                                                                                                                                                                                                                                      ; work         ;
;             |a_graycounter_1lc:wrptr_g1p|                                                                                            ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |top_sdv|fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|a_graycounter_1lc:wrptr_g1p                                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |a_graycounter_477:rdptr_g1p|                                                                                            ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 14 (14)          ; |top_sdv|fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|a_graycounter_477:rdptr_g1p                                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |alt_synch_pipe_2e8:ws_dgrp|                                                                                             ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 5 (0)            ; |top_sdv|fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|alt_synch_pipe_2e8:ws_dgrp                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                |dffpipe_if9:dffpipe4|                                                                                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; |top_sdv|fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|alt_synch_pipe_2e8:ws_dgrp|dffpipe_if9:dffpipe4                                                                                                                                                                                                                                                                                                                      ; work         ;
;             |altsyncram_mj31:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 12288       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|altsyncram_mj31:fifo_ram                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |cmpr_n76:wrempty_eq_comp|                                                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |top_sdv|fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|cmpr_n76:wrempty_eq_comp                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |cntr_64e:cntr_b|                                                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |top_sdv|fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|cntr_64e:cntr_b                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;             |dffpipe_3dc:wraclr|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;             |dffpipe_oe9:ws_brp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_sdv|fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;             |dffpipe_oe9:ws_bwp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_sdv|fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;             |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |top_sdv|fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                                                                                                        ; work         ;
;             |mux_j28:rdemp_eq_comp_msb_mux|                                                                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |top_sdv|fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                                                                                                        ; work         ;
;             |mux_j28:wrfull_eq_comp_lsb_mux|                                                                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |top_sdv|fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                                                                                                                                       ; work         ;
;             |mux_j28:wrfull_eq_comp_msb_mux|                                                                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |top_sdv|fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |img_data_pkt:eth_img_pkt|                                                                                                        ; 614 (254)   ; 396 (98)                  ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 214 (151)    ; 144 (17)          ; 256 (86)         ; |top_sdv|img_data_pkt:eth_img_pkt                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |fifo_eth_8w32r:async_fifo_2048x32b_all|                                                                                       ; 189 (0)     ; 160 (0)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 56 (0)            ; 106 (0)          ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;          |dcfifo:dcfifo_component|                                                                                                   ; 189 (0)     ; 160 (0)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 56 (0)            ; 106 (0)          ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;             |dcfifo_bul1:auto_generated|                                                                                             ; 189 (59)    ; 160 (36)                  ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (3)       ; 56 (15)           ; 106 (25)         ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;                |a_gray2bin_8ib:rdptr_g_gray2bin|                                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_gray2bin_8ib:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                        ; work         ;
;                |a_gray2bin_8ib:rs_dgwp_gray2bin|                                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_gray2bin_8ib:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                                        ; work         ;
;                |a_gray2bin_8ib:wrptr_g_gray2bin|                                                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_gray2bin_8ib:wrptr_g_gray2bin                                                                                                                                                                                                                                                                                                                        ; work         ;
;                |a_gray2bin_8ib:ws_dgrp_gray2bin|                                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_gray2bin_8ib:ws_dgrp_gray2bin                                                                                                                                                                                                                                                                                                                        ; work         ;
;                |a_graycounter_3lc:wrptr_g1p|                                                                                         ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 18 (18)          ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p                                                                                                                                                                                                                                                                                                                            ; work         ;
;                |a_graycounter_777:rdptr_g1p|                                                                                         ; 24 (24)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 18 (18)          ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p                                                                                                                                                                                                                                                                                                                            ; work         ;
;                |alt_synch_pipe_cmd:rs_dgwp|                                                                                          ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 8 (0)            ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |dffpipe_jf9:dffpipe5|                                                                                             ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 8 (8)            ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5                                                                                                                                                                                                                                                                                                        ; work         ;
;                |alt_synch_pipe_dmd:ws_dgrp|                                                                                          ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 4 (0)            ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |dffpipe_kf9:dffpipe8|                                                                                             ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 4 (4)            ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8                                                                                                                                                                                                                                                                                                        ; work         ;
;                |altsyncram_cm31:fifo_ram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|altsyncram_cm31:fifo_ram                                                                                                                                                                                                                                                                                                                               ; work         ;
;                |cmpr_p76:rdempty_eq_comp|                                                                                            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|cmpr_p76:rdempty_eq_comp                                                                                                                                                                                                                                                                                                                               ; work         ;
;                |cmpr_p76:wrfull_eq_comp|                                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|cmpr_p76:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |dffpipe_qe9:rs_brp|                                                                                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 8 (8)            ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp                                                                                                                                                                                                                                                                                                                                     ; work         ;
;                |dffpipe_qe9:rs_bwp|                                                                                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp                                                                                                                                                                                                                                                                                                                                     ; work         ;
;                |dffpipe_qe9:ws_brp|                                                                                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:ws_brp                                                                                                                                                                                                                                                                                                                                     ; work         ;
;                |dffpipe_qe9:ws_bwp|                                                                                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:ws_bwp                                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |fifo_eth_8w32r:async_fifo_2048x32b_sigle|                                                                                     ; 174 (0)     ; 138 (0)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 71 (0)            ; 67 (0)           ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |dcfifo:dcfifo_component|                                                                                                   ; 174 (0)     ; 138 (0)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 71 (0)            ; 67 (0)           ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |dcfifo_bul1:auto_generated|                                                                                             ; 174 (52)    ; 138 (36)                  ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (14)      ; 71 (25)           ; 67 (5)           ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                |a_gray2bin_8ib:rdptr_g_gray2bin|                                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_gray2bin_8ib:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                      ; work         ;
;                |a_gray2bin_8ib:rs_dgwp_gray2bin|                                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_gray2bin_8ib:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                                      ; work         ;
;                |a_graycounter_3lc:wrptr_g1p|                                                                                         ; 31 (31)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 9 (9)             ; 12 (12)          ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p                                                                                                                                                                                                                                                                                                                          ; work         ;
;                |a_graycounter_777:rdptr_g1p|                                                                                         ; 24 (24)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 18 (18)          ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p                                                                                                                                                                                                                                                                                                                          ; work         ;
;                |alt_synch_pipe_cmd:rs_dgwp|                                                                                          ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 6 (0)            ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp                                                                                                                                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_jf9:dffpipe5|                                                                                             ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 6 (6)            ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5                                                                                                                                                                                                                                                                                                      ; work         ;
;                |alt_synch_pipe_dmd:ws_dgrp|                                                                                          ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 6 (0)            ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp                                                                                                                                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_kf9:dffpipe8|                                                                                             ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 6 (6)            ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8                                                                                                                                                                                                                                                                                                      ; work         ;
;                |altsyncram_cm31:fifo_ram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|altsyncram_cm31:fifo_ram                                                                                                                                                                                                                                                                                                                             ; work         ;
;                |cmpr_p76:rdempty_eq_comp|                                                                                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|cmpr_p76:rdempty_eq_comp                                                                                                                                                                                                                                                                                                                             ; work         ;
;                |cmpr_p76:wrfull_eq_comp|                                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|cmpr_p76:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                              ; work         ;
;                |dffpipe_qe9:rs_brp|                                                                                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp                                                                                                                                                                                                                                                                                                                                   ; work         ;
;                |dffpipe_qe9:rs_bwp|                                                                                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |top_sdv|img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp                                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |key_bank_switch:key_bank_sw|                                                                                                     ; 55 (9)      ; 38 (4)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (5)       ; 2 (0)             ; 36 (4)           ; |top_sdv|key_bank_switch:key_bank_sw                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |debounce:debounce_key1|                                                                                                       ; 46 (46)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 2 (2)             ; 32 (32)          ; |top_sdv|key_bank_switch:key_bank_sw|debounce:debounce_key1                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |pll_u0:pll_sdvga|                                                                                                                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_sdv|pll_u0:pll_sdvga                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |altpll:altpll_component|                                                                                                      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_sdv|pll_u0:pll_sdvga|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |pll_u0_altpll:auto_generated|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_sdv|pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;    |sd_pll:pll_sd|                                                                                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_sdv|sd_pll:pll_sd                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |altpll:altpll_component|                                                                                                      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_sdv|sd_pll:pll_sd|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |sd_pll_altpll:auto_generated|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_sdv|sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |sd_rdaddr_slave1:Rslave1|                                                                                                        ; 48 (48)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 3 (3)             ; 22 (22)          ; |top_sdv|sd_rdaddr_slave1:Rslave1                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;    |slave_arbitrate_interface:slave_m0|                                                                                              ; 21 (21)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 16 (16)          ; |top_sdv|slave_arbitrate_interface:slave_m0                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |slave_arbitrate_interface:slave_m1|                                                                                              ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 3 (3)             ; 13 (13)          ; |top_sdv|slave_arbitrate_interface:slave_m1                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |slave_arbitrate_interface:slave_m2|                                                                                              ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 15 (15)          ; |top_sdv|slave_arbitrate_interface:slave_m2                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |slave_arbitrate_interface:slave_m3|                                                                                              ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 14 (14)          ; |top_sdv|slave_arbitrate_interface:slave_m3                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |slave_arbitrate_interface:slave_m4|                                                                                              ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 3 (3)             ; 13 (13)          ; |top_sdv|slave_arbitrate_interface:slave_m4                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |slave_arbitrate_interface:slave_m5|                                                                                              ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 14 (14)          ; |top_sdv|slave_arbitrate_interface:slave_m5                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |slave_arbitrate_interface:slave_m6|                                                                                              ; 21 (21)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 13 (13)          ; |top_sdv|slave_arbitrate_interface:slave_m6                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |slave_arbitrate_interface:slave_m7|                                                                                              ; 21 (21)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 12 (12)          ; |top_sdv|slave_arbitrate_interface:slave_m7                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |slave_arbitrate_interface:slave_m8|                                                                                              ; 21 (21)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 15 (15)          ; |top_sdv|slave_arbitrate_interface:slave_m8                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |slave_arbitrate_interface_sd:slave_sel_sd|                                                                                       ; 18 (18)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; |top_sdv|slave_arbitrate_interface_sd:slave_sel_sd                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;    |slave_rd_bank_sel_module:sel_mod|                                                                                                ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 3 (3)            ; |top_sdv|slave_rd_bank_sel_module:sel_mod                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |sld_hub:auto_hub|                                                                                                                ; 145 (1)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (1)       ; 26 (0)            ; 64 (0)           ; |top_sdv|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                                 ; 144 (103)   ; 90 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (41)      ; 26 (24)           ; 64 (39)          ; |top_sdv|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                                                   ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |top_sdv|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                                 ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 17 (17)          ; |top_sdv|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                  ; 617 (47)    ; 529 (46)                  ; 0 (0)         ; 1472        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (1)       ; 278 (46)          ; 251 (0)          ; |top_sdv|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                        ; 570 (0)     ; 483 (0)                   ; 0 (0)         ; 1472        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (0)       ; 232 (0)           ; 251 (0)          ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                    ; 570 (196)   ; 483 (164)                 ; 0 (0)         ; 1472        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (33)      ; 232 (105)         ; 251 (56)         ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                         ; 42 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 27 (27)           ; 14 (0)           ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                                                                                                ; work         ;
;                |lpm_decode:wdecoder|                                                                                                 ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                                                                                            ; work         ;
;                   |decode_dvf:auto_generated|                                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                                                                                                                                                  ; work         ;
;                |lpm_mux:mux|                                                                                                         ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                                                                                                                                    ; work         ;
;                   |mux_qsc:auto_generated|                                                                                           ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_qsc:auto_generated                                                                                                                                                                                                                                                             ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1472        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                                                                                               ; work         ;
;                |altsyncram_5024:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1472        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_5024:auto_generated                                                                                                                                                                                                                                                                                ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                                                                                                ; work         ;
;             |lpm_shiftreg:status_register|                                                                                           ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                                                                                                  ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                                                                                                                                       ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                             ; 64 (64)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 14 (14)           ; 30 (30)          ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |sld_ela_control:ela_control|                                                                                            ; 138 (1)     ; 131 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 83 (0)            ; 48 (1)           ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                                                                                                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                                                                                           ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                              ; 115 (0)     ; 115 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 69 (0)            ; 46 (0)           ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                                                                                                                                            ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                       ; 69 (69)     ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 69 (69)           ; 0 (0)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                                                                                                                                 ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                   ; 46 (0)      ; 46 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 46 (0)           ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                                                                                                                                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                                                                       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                                                                                                                                      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                                                                                                                                      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                                                                                                                                      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                                                                                                                                      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                                                                                                                                      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                                                                                                                                      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                                                                                                                                      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                                                                                                                                      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                                                                                                                                      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                                                                                                                                      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                                                                                                                                       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                                                                                                                                      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                                                                                                                                      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                                                                                                                                      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                                                                                                                                       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                                                                                                                                       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                                                                                                                                       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                                                                                                                                       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                                                                                                                                       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                                                                                                                                       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                                                                                                                                       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                                                                                                                                       ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                       ; 18 (8)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 10 (0)            ; 1 (1)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                                                                                                     ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                             ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                       ; 80 (9)      ; 65 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (9)       ; 0 (0)             ; 65 (0)           ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                                                                                              ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                           ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                                                                                                    ; work         ;
;                   |cntr_fgi:auto_generated|                                                                                          ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_fgi:auto_generated                                                                                                                                                                                            ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                    ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                                                                                             ; work         ;
;                   |cntr_05j:auto_generated|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_05j:auto_generated                                                                                                                                                                                                                     ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                          ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                                                                                                   ; work         ;
;                   |cntr_fii:auto_generated|                                                                                          ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_fii:auto_generated                                                                                                                                                                                                           ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                             ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                                                                                                      ; work         ;
;                   |cntr_23j:auto_generated|                                                                                          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                                                                                                                                                              ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                    ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                                                                                             ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                     ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                                                                                              ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                  ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                                                                                           ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                  ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |top_sdv|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |start_transfer_ctrl:u_start_transfer_ctrl|                                                                                       ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 3 (3)             ; 8 (8)            ; |top_sdv|start_transfer_ctrl:u_start_transfer_ctrl                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;    |switch_show:sw_show|                                                                                                             ; 47 (1)      ; 35 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 1 (0)             ; 34 (1)           ; |top_sdv|switch_show:sw_show                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;       |debounce:deboune_sw_show|                                                                                                     ; 46 (46)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 33 (33)          ; |top_sdv|switch_show:sw_show|debounce:deboune_sw_show                                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;    |top_sd_rw:sd_rw|                                                                                                                 ; 639 (0)     ; 350 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 280 (0)      ; 72 (0)            ; 287 (0)          ; |top_sdv|top_sd_rw:sd_rw                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |data_gen:u_data_gen|                                                                                                          ; 224 (162)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (68)     ; 3 (3)             ; 111 (81)         ; |top_sdv|top_sd_rw:sd_rw|data_gen:u_data_gen                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;          |lpm_mult:Mult0|                                                                                                            ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 0 (0)             ; 30 (0)           ; |top_sdv|top_sd_rw:sd_rw|data_gen:u_data_gen|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;             |multcore:mult_core|                                                                                                     ; 72 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (23)      ; 0 (0)             ; 30 (12)          ; |top_sdv|top_sd_rw:sd_rw|data_gen:u_data_gen|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;                |mpar_add:padder|                                                                                                     ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 18 (0)           ; |top_sdv|top_sd_rw:sd_rw|data_gen:u_data_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                                             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |top_sdv|top_sd_rw:sd_rw|data_gen:u_data_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                      |add_sub_ogh:auto_generated|                                                                                    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |top_sdv|top_sd_rw:sd_rw|data_gen:u_data_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated                                                                                                                                                                                                                                                                                                                                     ; work         ;
;                   |lpm_add_sub:adder[1]|                                                                                             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 4 (0)            ; |top_sdv|top_sd_rw:sd_rw|data_gen:u_data_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                      |add_sub_ogh:auto_generated|                                                                                    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 4 (4)            ; |top_sdv|top_sd_rw:sd_rw|data_gen:u_data_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ogh:auto_generated                                                                                                                                                                                                                                                                                                                                     ; work         ;
;                   |mpar_add:sub_par_add|                                                                                             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 3 (0)            ; |top_sdv|top_sd_rw:sd_rw|data_gen:u_data_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                      |lpm_add_sub:adder[0]|                                                                                          ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 3 (0)            ; |top_sdv|top_sd_rw:sd_rw|data_gen:u_data_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                         |add_sub_sgh:auto_generated|                                                                                 ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 3 (3)            ; |top_sdv|top_sd_rw:sd_rw|data_gen:u_data_gen|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_sgh:auto_generated                                                                                                                                                                                                                                                                                                                ; work         ;
;       |sd_ctrl_top:u_sd_ctrl_top|                                                                                                    ; 445 (5)     ; 274 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 170 (5)      ; 69 (0)            ; 206 (2)          ; |top_sdv|top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;          |sd_init:u_sd_init|                                                                                                         ; 167 (167)   ; 111 (111)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 47 (47)           ; 64 (64)          ; |top_sdv|top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;          |sd_read:u_sd_read|                                                                                                         ; 105 (105)   ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 5 (5)             ; 69 (69)          ; |top_sdv|top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_read:u_sd_read                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;          |sd_write:u_sd_write|                                                                                                       ; 168 (168)   ; 89 (89)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 17 (17)           ; 73 (73)          ; |top_sdv|top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |vga_display:vga_m0|                                                                                                              ; 73 (73)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (4)             ; 30 (30)          ; |top_sdv|vga_display:vga_m0                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |vsync_pos_switch:sd_channal_sw|                                                                                                  ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |top_sdv|vsync_pos_switch:sd_channal_sw                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                          ;
+-------------------+----------+---------------+---------------+-----------------------+------------+----------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO        ; TCOE     ;
+-------------------+----------+---------------+---------------+-----------------------+------------+----------+
; mem_addr[0]       ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[1]       ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[2]       ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[3]       ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[4]       ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[5]       ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[6]       ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[7]       ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[8]       ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[9]       ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[10]      ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[11]      ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[12]      ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_ba[0]         ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_ba[1]         ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_ba[2]         ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_cas_n         ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_cke[0]        ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_cs_n[0]       ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_dm[0]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --       ;
; mem_dm[1]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --       ;
; mem_odt[0]        ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_ras_n         ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_we_n          ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; sd_clk            ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; sd_cs             ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; sd_mosi           ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; vga_hs            ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; vga_vs            ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; vga_r[0]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; vga_r[1]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; vga_r[2]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; vga_r[3]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; vga_r[4]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; vga_g[0]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; vga_g[1]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; vga_g[2]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; vga_g[3]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; vga_g[4]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; vga_g[5]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; vga_b[0]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; vga_b[1]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; vga_b[2]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; vga_b[3]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; vga_b[4]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; m0_i2c_sclk       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; m0_camera_pwdn    ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; m0_camera_xclk    ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; m1_i2c_sclk       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; m1_camera_pwdn    ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; m1_camera_xclk    ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; m2_i2c_sclk       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; m2_camera_pwdn    ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; m2_camera_xclk    ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; m3_i2c_sclk       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; m3_camera_pwdn    ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; m3_camera_xclk    ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; m4_i2c_sclk       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; m4_camera_pwdn    ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; m4_camera_xclk    ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; m5_i2c_sclk       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; m5_camera_pwdn    ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; m5_camera_xclk    ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_reset           ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_mdc             ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_rxer            ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; e_txc             ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; e_gtxc            ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_txen            ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_txer            ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_txd[0]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_txd[1]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_txd[2]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_txd[3]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_txd[4]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_txd[5]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_txd[6]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_txd[7]          ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; mem_clk[0]        ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; --       ;
; mem_clk_n[0]      ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps   ; --       ;
; mem_dq[0]         ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[1]         ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[2]         ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[3]         ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[4]         ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[5]         ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[6]         ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[7]         ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[8]         ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[9]         ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[10]        ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[11]        ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[12]        ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[13]        ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[14]        ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[15]        ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dqs[0]        ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dqs[1]        ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; m0_i2c_sdat       ; Bidir    ; --            ; --            ; --                    ; --         ; --       ;
; m1_i2c_sdat       ; Bidir    ; --            ; --            ; --                    ; --         ; --       ;
; m2_i2c_sdat       ; Bidir    ; --            ; --            ; --                    ; --         ; --       ;
; m3_i2c_sdat       ; Bidir    ; --            ; --            ; --                    ; --         ; --       ;
; m4_i2c_sdat       ; Bidir    ; --            ; --            ; --                    ; --         ; --       ;
; m5_i2c_sdat       ; Bidir    ; --            ; --            ; --                    ; --         ; --       ;
; e_mdio            ; Bidir    ; --            ; --            ; --                    ; --         ; --       ;
; sys_rst_n         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; e_rxc             ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --         ; --       ;
; source_clk        ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --       ;
; sd_miso           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; e_rxdv            ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --       ;
; i_arp_key         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m0_camera_pclk    ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --         ; --       ;
; m5_camera_pclk    ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --       ;
; m4_camera_pclk    ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --         ; --       ;
; m3_camera_pclk    ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --         ; --       ;
; m2_camera_pclk    ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --         ; --       ;
; m1_camera_pclk    ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --         ; --       ;
; m0_camera_vsync   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m3_camera_vsync   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m5_camera_vsync   ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m1_camera_vsync   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m2_camera_vsync   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m4_camera_vsync   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; e_rxd[4]          ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --       ;
; e_rxd[6]          ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --         ; --       ;
; e_rxd[5]          ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --         ; --       ;
; e_rxd[7]          ; Input    ; --            ; (0) 0 ps      ; --                    ; --         ; --       ;
; e_rxd[3]          ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --         ; --       ;
; e_rxd[2]          ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --         ; --       ;
; e_rxd[1]          ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --         ; --       ;
; e_rxd[0]          ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --         ; --       ;
; m0_camera_href    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m3_camera_href    ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m5_camera_href    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m1_camera_href    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m2_camera_href    ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m4_camera_href    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m3_camera_data[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m1_camera_data[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m2_camera_data[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m4_camera_data[0] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m5_camera_data[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m0_camera_data[0] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m1_camera_data[1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m2_camera_data[1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m4_camera_data[1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m5_camera_data[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m3_camera_data[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m0_camera_data[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m3_camera_data[2] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m2_camera_data[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m1_camera_data[2] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m4_camera_data[2] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m5_camera_data[2] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m0_camera_data[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m2_camera_data[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m4_camera_data[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m5_camera_data[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m1_camera_data[3] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m3_camera_data[3] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m0_camera_data[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m3_camera_data[4] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m2_camera_data[4] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m1_camera_data[4] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m4_camera_data[4] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m5_camera_data[4] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m0_camera_data[4] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m3_camera_data[5] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m2_camera_data[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m1_camera_data[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m4_camera_data[5] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m5_camera_data[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m0_camera_data[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m3_camera_data[6] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m2_camera_data[6] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m1_camera_data[6] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m4_camera_data[6] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m5_camera_data[6] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m0_camera_data[6] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m3_camera_data[7] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m1_camera_data[7] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m2_camera_data[7] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m4_camera_data[7] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; m5_camera_data[7] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; m0_camera_data[7] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; close_key         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; switch_key        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; i_sd_save_key     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
+-------------------+----------+---------------+---------------+-----------------------+------------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; e_rxer                                                                                                                                                                                                                                                                                           ;                   ;         ;
; e_txc                                                                                                                                                                                                                                                                                            ;                   ;         ;
; mem_clk[0]                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|ddio_bidir_n5h:auto_generated|input_cell_h[0]~feeder ; 0                 ; 0       ;
; mem_clk_n[0]                                                                                                                                                                                                                                                                                     ;                   ;         ;
; mem_dq[0]                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; mem_dq[1]                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; mem_dq[2]                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; mem_dq[3]                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; mem_dq[4]                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; mem_dq[5]                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; mem_dq[6]                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; mem_dq[7]                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; mem_dq[8]                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; mem_dq[9]                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; mem_dq[10]                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; mem_dq[11]                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; mem_dq[12]                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; mem_dq[13]                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; mem_dq[14]                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; mem_dq[15]                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; mem_dqs[0]                                                                                                                                                                                                                                                                                       ;                   ;         ;
; mem_dqs[1]                                                                                                                                                                                                                                                                                       ;                   ;         ;
; m0_i2c_sdat                                                                                                                                                                                                                                                                                      ;                   ;         ;
; m1_i2c_sdat                                                                                                                                                                                                                                                                                      ;                   ;         ;
; m2_i2c_sdat                                                                                                                                                                                                                                                                                      ;                   ;         ;
; m3_i2c_sdat                                                                                                                                                                                                                                                                                      ;                   ;         ;
; m4_i2c_sdat                                                                                                                                                                                                                                                                                      ;                   ;         ;
; m5_i2c_sdat                                                                                                                                                                                                                                                                                      ;                   ;         ;
; e_mdio                                                                                                                                                                                                                                                                                           ;                   ;         ;
; sys_rst_n                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll_lock_sync                                                                                                                                                                                                          ; 1                 ; 6       ;
;      - pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll_lock_sync                                                                                                                                                                                                       ; 1                 ; 6       ;
;      - rst_n~0                                                                                                                                                                                                                                                                                   ; 1                 ; 6       ;
;      - pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1                                                                                                                                                                                                                ; 1                 ; 6       ;
;      - sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1                                                                                                                                                                                                                   ; 1                 ; 6       ;
; e_rxc                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|altsyncram_cm31:fifo_ram|ram_block11a0                                                                                                                               ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|altsyncram_cm31:fifo_ram|ram_block11a1                                                                                                                               ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|altsyncram_cm31:fifo_ram|ram_block11a2                                                                                                                               ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|altsyncram_cm31:fifo_ram|ram_block11a3                                                                                                                               ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|altsyncram_cm31:fifo_ram|ram_block11a4                                                                                                                               ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|altsyncram_cm31:fifo_ram|ram_block11a5                                                                                                                               ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|altsyncram_cm31:fifo_ram|ram_block11a6                                                                                                                               ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|altsyncram_cm31:fifo_ram|ram_block11a7                                                                                                                               ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|altsyncram_cm31:fifo_ram|ram_block11a0                                                                                                                                 ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|altsyncram_cm31:fifo_ram|ram_block11a1                                                                                                                                 ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|altsyncram_cm31:fifo_ram|ram_block11a2                                                                                                                                 ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|altsyncram_cm31:fifo_ram|ram_block11a3                                                                                                                                 ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|altsyncram_cm31:fifo_ram|ram_block11a4                                                                                                                                 ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|altsyncram_cm31:fifo_ram|ram_block11a5                                                                                                                                 ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|altsyncram_cm31:fifo_ram|ram_block11a6                                                                                                                                 ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|altsyncram_cm31:fifo_ram|ram_block11a7                                                                                                                                 ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|r_all_frame_trans_state                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_arp_tx_done_t                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_real_add_cnt[0]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_real_add_cnt[1]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_real_add_cnt[2]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_real_add_cnt[3]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_real_add_cnt[4]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_cnt[2]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_cnt[3]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_cnt[4]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_cnt[5]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_cnt[6]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_cnt[7]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_cnt[8]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_cnt[9]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_cnt[10]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_cnt[11]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_cnt[12]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_cnt[13]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_cnt[14]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_cnt[15]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_cnt[0]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_cnt[1]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_cnt[0]                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_cnt[1]                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_cnt[2]                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[1][24]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_cnt[3]                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_cnt[0]                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_cnt[1]                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_cnt[2]                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_cnt[3]                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_cnt[4]                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_cnt[5]                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[1][25]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[1][17]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[1][26]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[1][18]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[1][19]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[1][27]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[1][20]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[1][28]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[1][21]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[1][29]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[1][22]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[1][30]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[1][23]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[1][31]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_cnt[4]                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_check_buff[8]                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_check_buff[0]                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_check_buff[9]                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_check_buff[1]                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_check_buff[2]                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_check_buff[10]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_check_buff[3]                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_check_buff[11]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_check_buff[4]                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_check_buff[12]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_check_buff[5]                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_check_buff[13]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_check_buff[6]                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_check_buff[14]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_check_buff[15]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_check_buff[7]                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_check_buff[16]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[0]                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[1]                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[2]                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[3]                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[4]                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[5]                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[6]                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[7]                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[8]                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[9]                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|o_gmii_tx_en                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_gmii_tx_dv                                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - ethernet_top:eth_top|gmii_tx_ctrl:gmii_tx_ctrlm2|o_tx_arpp_udpn                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|o_gmii_tx_data[0]                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_gmii_tx_data[0]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|o_gmii_tx_data[1]                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_gmii_tx_data[1]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|o_gmii_tx_data[2]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_gmii_tx_data[2]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|o_gmii_tx_data[3]                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_gmii_tx_data[3]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|o_gmii_tx_data[4]                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_gmii_tx_data[4]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|o_gmii_tx_data[5]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_gmii_tx_data[5]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|o_gmii_tx_data[6]                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_gmii_tx_data[6]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|o_gmii_tx_data[7]                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_gmii_tx_data[7]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|all_frame_transfer_done_d0                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|all_frame_transfer_done_d1                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|all_frame_transfer_done_d2                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|eth_trans_singleN_or_allP                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[0]                                                                                                                                          ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[0]                                                                                                                                          ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[10]                                                                                                                                         ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[10]                                                                                                                                         ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[9]                                                                                                                                          ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[9]                                                                                                                                          ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[8]                                                                                                                                          ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[8]                                                                                                                                          ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[7]                                                                                                                                          ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[7]                                                                                                                                          ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[6]                                                                                                                                          ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[6]                                                                                                                                          ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[5]                                                                                                                                          ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[5]                                                                                                                                          ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[4]                                                                                                                                          ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[4]                                                                                                                                          ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[3]                                                                                                                                          ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[3]                                                                                                                                          ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[2]                                                                                                                                          ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[2]                                                                                                                                          ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[1]                                                                                                                                          ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[1]                                                                                                                                          ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_crc_clr                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|nextstate.ST_IDLE                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|state.ST_IDLE                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_skip_en                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|state.ST_CHECK_SUM                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|state.ST_CRC                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_req                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|o_tx_udp_req                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|gmii_tx_ctrl:gmii_tx_ctrlm2|o_tx_busy                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|nextstate.ST_ETH_HEAD                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|nextstate.ST_PREADMBLE                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|nextstate.ST_CRC                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[29]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[15]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[7]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[23]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_data_cnt[4]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_data_cnt[3]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_data_cnt[2]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_data_cnt[1]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_data_cnt[0]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|nextstate.ST_ARP_DATA                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[20][0]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[25][0]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[26][0]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[24][0]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[27][0]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[22][0]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[21][0]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[23][0]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[7][0]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[19][0]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[18][0]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[6][24]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][24]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][16]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[1][16]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_tx_byte_sel[1]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][0]                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[2][0]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_tx_byte_sel[0]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][8]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[0][8]                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[2][8]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|state.ST_ETH_HEAD                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|state.ST_IP_HEAD                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[15]                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[23]                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[7]                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[29]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|state.ST_TX_DATA                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[5][0]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[1][0]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[3][0]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[0][0]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[4][0]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[2][0]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|state.ST_PREAMBLE                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_len[3]                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_len[2]                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_len[10]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[22][1]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[18][1]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[25][1]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[26][1]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[24][1]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[27][1]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[21][1]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[23][1]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[14]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[22]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[6]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[28]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[31]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[19][1]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[20][1]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[14]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[22]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[6]                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[2][9]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][9]                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][17]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[2][1]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][1]                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[28]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[31]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][25]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[4][1]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[5][1]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[1][1]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[2][1]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[0][1]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[3][1]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[25][2]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[26][2]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[24][2]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[27][2]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[22][2]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[21][2]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[23][2]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[30]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[27]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[13]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[5]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[21]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[18][2]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[20][2]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[19][2]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[5]                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[21]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[30]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[27]                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[13]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[4][2]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][18]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[6][18]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[1][2]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[2][2]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[0][2]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[3][2]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][26]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[0][10]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][10]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[2][2]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[0][2]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[2][10]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][2]                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[5][2]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[26][3]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[25][3]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[24][3]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[27][3]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[22][3]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[21][3]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[23][3]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[12]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[20]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[4]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[26]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[18][3]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[20][3]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[19][3]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[4]                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[20]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[26]                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[12]                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[4][3]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][19]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[6][19]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[1][3]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[2][3]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[0][3]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[3][3]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][27]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][11]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[2][3]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[0][3]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][3]                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[2][11]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[5][3]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[25][4]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[26][4]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[24][4]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[27][4]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[22][4]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[21][4]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[23][4]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[19]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[11]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[3]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[25]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[18][4]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[20][4]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[19][4]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[19]                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[25]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[3]                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[11]                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[4][4]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][20]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[6][20]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[1][4]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[2][4]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[0][4]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[3][4]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][28]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][12]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[2][4]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[0][4]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][4]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[2][12]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[5][4]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[25][5]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[24][5]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[26][5]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[27][5]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[22][5]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[21][5]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[23][5]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[10]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[18]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[2]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[24]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[18][5]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[20][5]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[19][5]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[24]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[18]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[2]                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[10]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[4][5]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[1][5]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[2][5]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[0][5]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[3][5]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][29]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][13]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[2][5]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[0][5]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][5]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[2][13]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][21]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[5][5]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[25][6]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[26][6]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[24][6]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[27][6]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[22][6]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[21][6]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[23][6]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[9]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[1]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[17]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[18][6]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[20][6]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[19][6]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[1]                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[17]                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[9]                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[4][6]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[1][6]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[2][6]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[0][6]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[3][6]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][30]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][14]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][6]                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[2][14]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[2][6]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][22]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[5][6]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[16]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[8]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[0]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[20][7]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[19][7]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[18][7]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[21][7]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[22][7]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[23][7]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[25][7]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[26][7]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[24][7]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[27][7]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[4][7]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[5][7]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[1][7]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[2][7]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[0][7]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[3][7]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[16]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][31]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[8]                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[0]                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][15]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[2][15]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][23]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[2][7]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[4][7]                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|eth_single_frame_eth_done_d0                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|r_trans_frame_num[0]                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|r_trans_frame_num[3]                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|r_trans_frame_num[2]                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|r_trans_frame_num[1]                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|img_pkt_busyn                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - start_transfer_ctrl:u_start_transfer_ctrl|transfer_all_frame_flag_d3                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - start_transfer_ctrl:u_start_transfer_ctrl|transfer_all_frame_flag_d0                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - start_transfer_ctrl:u_start_transfer_ctrl|transfer_all_frame_flag_d1                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - start_transfer_ctrl:u_start_transfer_ctrl|transfer_all_frame_flag_d2                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - start_transfer_ctrl:u_start_transfer_ctrl|transfer_signle_frame_flag                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[11]                                                                                                             ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[10]                                                                                                             ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[9]                                                                                                              ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[8]                                                                                                              ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[7]                                                                                                              ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[6]                                                                                                              ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[5]                                                                                                              ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[4]                                                                                                              ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[3]                                                                                                              ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[2]                                                                                                              ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[1]                                                                                                              ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[0]                                                                                                              ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|ddr_write_pre_first_flag_ready                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[0]                                                                                                                                                             ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[1]                                                                                                                                                             ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[2]                                                                                                                                                             ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[3]                                                                                                                                                             ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[4]                                                                                                                                                             ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[5]                                                                                                                                                             ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[6]                                                                                                                                                             ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[7]                                                                                                                                                             ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[8]                                                                                                                                                             ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[9]                                                                                                                                                             ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[11]                                                                                                                                                            ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[10]                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_tx_done_t                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_skip_en                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|state.ST_CRC                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|state.ST_ARP_DATA                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|state.ST_PREADMBLE                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|state.ST_ETH_HEAD                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_en                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_udp_tx_start_d0                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_udp_tx_start_d1                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_rx_done                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|gmii_tx_ctrl:gmii_tx_ctrlm2|o_arp_valid                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_rx_type                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_touch_key_d1                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_touch_key_d0                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|udp_tx_start_en                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - ethernet_top:eth_top|gmii_tx_ctrl:gmii_tx_ctrlm2|o_udp_tx_valid                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|o_crc_clr                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|o_crc_en                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[24]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[31]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[30]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[29]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[28]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[27]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[26]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[25]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[24]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[23]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[22]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[21]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[20]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[19]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[18]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[17]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[16]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[15]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[14]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[13]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[12]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[11]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[10]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[9]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[8]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[7]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[6]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[5]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[4]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[3]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[2]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[1]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desip_addr[0]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[47]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[46]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[45]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[44]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[40]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[43]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[42]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[41]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[39]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[38]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[37]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[36]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[35]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[34]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[33]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[32]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[31]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[30]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[29]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[28]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[27]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[26]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[25]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[23]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[22]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[21]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[20]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[19]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[18]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[17]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[16]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[15]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[14]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[13]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[12]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[11]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[10]                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[9]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[8]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[7]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[6]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[5]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[4]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[3]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[2]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[1]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_desmac_addr[0]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_type                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_crc_en                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_fifo_data_req                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a0                                                                                                                                 ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a1                                                                                                                                 ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a2                                                                                                                                 ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a3                                                                                                                                 ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a4                                                                                                                                 ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a5                                                                                                                                 ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a6                                                                                                                                 ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a7                                                                                                                                 ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a8                                                                                                                                 ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a9                                                                                                                                 ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a10                                                                                                                                ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a11                                                                                                                                ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[10]                                                                                                                                                          ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[10]                                                                                                           ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[11]                                                                                                                                                          ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[11]                                                                                                           ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[8]                                                                                                                                                           ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[8]                                                                                                            ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[9]                                                                                                                                                           ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[9]                                                                                                            ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[6]                                                                                                                                                           ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[6]                                                                                                            ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[7]                                                                                                                                                           ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[7]                                                                                                            ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[4]                                                                                                                                                           ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[4]                                                                                                            ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[5]                                                                                                                                                           ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[5]                                                                                                            ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[2]                                                                                                                                                           ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[2]                                                                                                            ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[3]                                                                                                                                                           ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[3]                                                                                                            ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[0]                                                                                                                                                           ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[0]                                                                                                            ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|rdptr_g[1]                                                                                                                                                           ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe7a[1]                                                                                                            ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a0                                                                                                                               ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a1                                                                                                                               ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a2                                                                                                                               ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a3                                                                                                                               ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a4                                                                                                                               ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a5                                                                                                                               ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a6                                                                                                                               ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a7                                                                                                                               ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a8                                                                                                                               ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a9                                                                                                                               ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a10                                                                                                                              ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a11                                                                                                                              ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|udp_tx_byte_num[3]                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|udp_tx_byte_num[2]                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|udp_tx_byte_num[10]                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_total_num[2]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_udp_len[3]                                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_total_num[3]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_total_num[4]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_total_num[5]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|ddr_rddone_eth_nondone_state                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|eth_single_frame_eth_done_d2                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|eth_single_frame_eth_done_d1                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|single_frame_transfer_done                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data_num[0]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_udp_rec_done                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data_num[14]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data_num[13]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data_num[12]                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data_num[11]                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data_num[10]                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data_num[9]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data_num[15]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data_num[8]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data_num[7]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data_num[6]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data_num[5]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data_num[4]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data_num[3]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data_num[2]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data_num[1]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data[4]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data[6]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data[5]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data[7]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data[3]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data[2]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data[1]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data[0]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[11]                                                                                                             ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[10]                                                                                                             ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[9]                                                                                                              ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[8]                                                                                                              ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[7]                                                                                                              ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[6]                                                                                                              ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[5]                                                                                                              ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[4]                                                                                                              ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[3]                                                                                                              ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[2]                                                                                                              ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[1]                                                                                                              ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[0]                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|state.ST_ARP_DATA                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_cnt[5]                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_cnt[2]                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_cnt[4]                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_cnt[3]                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[15]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[14]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[13]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[12]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[11]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[10]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[9]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[8]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[7]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[6]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[5]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[4]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[3]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[2]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_cnt[0]                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_cnt[1]                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[31]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[30]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[29]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[28]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[27]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[26]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[25]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[24]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[23]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[21]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[22]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[20]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[19]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[18]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[17]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[16]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[15]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[14]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[13]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[12]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[8]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[11]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[10]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[9]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[7]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[6]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[5]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[4]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[3]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[1]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[2]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[0]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[1]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[0]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[6]                                                                                                                                        ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[6]                                                                                                                                        ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[5]                                                                                                                                        ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[5]                                                                                                                                        ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[4]                                                                                                                                        ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[4]                                                                                                                                        ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[3]                                                                                                                                        ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[3]                                                                                                                                        ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[2]                                                                                                                                        ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[2]                                                                                                                                        ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[1]                                                                                                                                        ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[1]                                                                                                                                        ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[0]                                                                                                                                        ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[0]                                                                                                                                        ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[7]                                                                                                                                        ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[7]                                                                                                                                        ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[8]                                                                                                                                        ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[8]                                                                                                                                        ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[9]                                                                                                                                        ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[9]                                                                                                                                        ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_bwp|dffe12a[10]                                                                                                                                       ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|dffpipe_qe9:rs_brp|dffe12a[10]                                                                                                                                       ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|r_pos_edge_transfer_flag                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[24]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[24]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[31]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[31]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[30]                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[30]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[29]                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[29]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[28]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[28]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[27]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[27]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[26]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[26]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[25]                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[25]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[24]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[24]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[23]                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[23]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[22]                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[22]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[21]                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[21]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[20]                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[20]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[19]                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[19]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[18]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[18]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[17]                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[17]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[16]                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[16]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[15]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[15]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[14]                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[14]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[13]                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[13]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[12]                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[12]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[11]                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[11]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[10]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[10]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[9]                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[9]                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[8]                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[8]                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[7]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[7]                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[6]                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[6]                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[5]                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[5]                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[4]                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[4]                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[3]                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[3]                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[2]                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[2]                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[1]                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[1]                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcip_addr[0]                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcip_addr[0]                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[47]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[47]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[46]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[46]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[45]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[45]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[44]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[44]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[40]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[40]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[43]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[43]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[42]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[42]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[41]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[41]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[39]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[39]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[38]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[38]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[37]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[37]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[36]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[36]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[35]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[35]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[34]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[34]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[33]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[33]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[32]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[32]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[31]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[31]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[30]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[30]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[29]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[29]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[28]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[28]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[27]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[27]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[26]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[26]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[25]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[25]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[23]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[23]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[22]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[22]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[21]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[21]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[20]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[20]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[19]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[19]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[18]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[18]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[17]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[17]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[16]                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[16]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[15]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[15]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[14]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[14]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[13]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[13]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[12]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[12]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[11]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[11]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[10]                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[10]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[9]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[9]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[8]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[8]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[7]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[7]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[6]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[6]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[5]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[5]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[4]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[4]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[3]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[3]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[2]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[2]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[1]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[1]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[0]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[0]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_check_buff[18]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_check_buff[17]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|parity6                                                                                                                                    ; 0                 ; 0       ;
;      - start_transfer_ctrl:u_start_transfer_ctrl|transfer_cmos_sel[3]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - start_transfer_ctrl:u_start_transfer_ctrl|transfer_cmos_sel[1]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - start_transfer_ctrl:u_start_transfer_ctrl|transfer_cmos_sel[2]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - start_transfer_ctrl:u_start_transfer_ctrl|transfer_cmos_sel[0]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[10]                                                                                                           ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[11]                                                                                                           ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[8]                                                                                                            ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[9]                                                                                                            ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[6]                                                                                                            ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[7]                                                                                                            ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[4]                                                                                                            ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[5]                                                                                                            ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[2]                                                                                                            ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[3]                                                                                                            ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[0]                                                                                                            ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_cmd:rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a[1]                                                                                                            ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|parity6                                                                                                                                  ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|img_vsync_txc_d0                                                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|img_vsync_txc_d1                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|ddr_single_transfer_done_d0                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|ddr_single_transfer_done_d1                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|r_transfer_flag                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[0]                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state.ST_RX_DONE                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state.ST_UDP_HEAD                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state.ST_UDP_DATA                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[14]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[13]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[12]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[11]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[10]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[9]                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[8]                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[7]                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[6]                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[5]                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[4]                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[3]                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[15]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[2]                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[1]                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_data_cnt[0]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_data_cnt[15]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_data_cnt[14]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_data_cnt[13]                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_data_cnt[12]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_data_cnt[11]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_data_cnt[10]                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_data_cnt[9]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_data_cnt[8]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_data_cnt[7]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_data_cnt[6]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_data_cnt[5]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_data_cnt[4]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_data_cnt[3]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_data_cnt[2]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_data_cnt[1]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_eth_type[15]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_eth_type[14]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|state.ST_ETH_HEAD                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_eth_type[11]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_eth_type[13]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_eth_type[12]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_eth_type[10]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_eth_type[9]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_eth_type[8]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|state.ST_PREAMBLE                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|state.ST_RX_END                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|state.ST_IDLE                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[24]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[31]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[30]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[29]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[28]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[27]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[26]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[25]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[24]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[23]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[22]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[21]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[20]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[19]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[18]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[17]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[16]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[15]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[14]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[13]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[12]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[11]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[10]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[9]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[8]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[7]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[6]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[5]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[4]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[3]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[2]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[1]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[0]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[47]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[46]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[45]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[44]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[40]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[43]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[42]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[41]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[39]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[38]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[37]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[36]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[35]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[34]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[33]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[32]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[31]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[30]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[29]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[28]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[27]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[26]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[25]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[23]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[22]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[21]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[20]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[19]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[18]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[17]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[16]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[15]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[14]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[13]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[12]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[11]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[10]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[9]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[8]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[7]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[6]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[5]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[4]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[3]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[2]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[1]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[0]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[2]                                                                                                                            ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[1]                                                                                                                            ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[0]                                                                                                                            ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[2]                                                                                                                          ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[1]                                                                                                                          ; 0                 ; 0       ;
;      - img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|sub_parity7a[0]                                                                                                                          ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state.ST_PREA                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_des_portnum[15]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_des_portnum[14]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_des_portnum[13]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_des_portnum[12]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_des_portnum[9]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_des_portnum[8]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_des_portnum[11]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_des_portnum[10]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state.ST_IP_HEAD                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[23]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[22]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[21]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[20]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[19]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[18]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[15]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[17]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[16]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[14]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[13]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[11]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[12]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[10]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[9]                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[8]                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[7]                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[6]                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[5]                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[4]                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[3]                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[2]                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[0]                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[1]                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state.ST_ETH_HEAD                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[1]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[0]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[39]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[38]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[37]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[36]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[35]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[34]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[33]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[32]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[31]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[30]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[29]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[27]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[26]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[25]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[23]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[22]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[20]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[19]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[18]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[16]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[15]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[14]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[11]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[10]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[7]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[5]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[4]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[3]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[6]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[2]                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[28]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[24]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[21]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[17]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[13]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[12]                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[9]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[8]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_eth_length[15]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_eth_length[14]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_eth_length[13]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_eth_length[12]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_eth_length[10]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_eth_length[9]                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_eth_length[8]                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_eth_length[11]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state.ST_IDLE                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[36]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[32]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[29]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[25]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[21]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[20]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[17]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[16]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[14]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[10]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[6]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[4]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[2]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[0]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[47]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[46]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[45]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[44]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[43]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[42]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[41]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[40]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[39]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[38]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[37]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[35]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[34]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[33]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[31]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[30]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[28]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[27]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[26]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[24]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[23]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[22]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[19]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[18]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[15]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[13]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[12]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[11]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[9]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[8]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[7]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[5]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[3]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[1]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - e_gtxc~output                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
; source_clk                                                                                                                                                                                                                                                                                       ;                   ;         ;
; sd_miso                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|res_data~0                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_read:u_sd_read|always2~0                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|detect_data~7                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|res_flag~0                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|res_bit_cnt~0                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|res_bit_cnt~1                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_read:u_sd_read|res_flag~0                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_read:u_sd_read|res_bit_cnt[3]~0                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_read:u_sd_read|res_bit_cnt~1                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_read:u_sd_read|rx_data_t~15                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|res_data[0]                                                                                                                                                                                                                   ; 0                 ; 6       ;
; e_rxdv                                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_rx_done~0                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_rx_type~11                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data_num[8]~0                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_udp_rec_done~0                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data[1]~0                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Selector3~2                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Selector3~3                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_cnt[5]~3                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[15]~0                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[7]~1                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[31]~5                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[0]~1                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data[1]~1                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always0~0                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always0~2                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Selector6~2                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Selector6~13                                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[8]~19                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[8]~22                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Selector4~0                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[8]~23                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Selector4~3                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Selector5~1                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_eth_type[15]~0                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Selector2~0                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Selector0~7                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Selector0~8                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Selector1~2                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Selector4~5                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Selector0~14                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[31]~38                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_des_portnum[13]~2                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Selector3~2                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Selector3~3                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[23]~1                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Selector2~1                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_eth_length[15]~3                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[16]~1                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[13]~34                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[18]~3                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Selector0~2                                                                                                                                                                                                                                  ; 0                 ; 0       ;
; i_arp_key                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_touch_key_d0~feeder                                                                                                                                                                                                            ; 1                 ; 6       ;
; m0_camera_pclk                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|first_flag                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0                                                                                                                                                                       ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a9                                                                                                                                                                       ; 0                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|cmos_wren                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - cmos_switch_mould:cmos_eth_sel|o_cmos_sel_pclk~9                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - cmos_switch_mould:cmos_eth_sel|o_cmos_sel_pclk~0                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[24]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[8]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[16]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[0]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[25]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[17]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[9]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[1]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[2]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[10]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[18]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[26]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[3]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[11]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[19]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[27]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[20]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[4]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[12]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[28]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[5]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[13]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[21]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[29]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[22]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[6]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[14]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[30]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[31]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[15]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[23]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[7]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|counter[0]                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|counter[1]                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[16]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[24]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[8]                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[25]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[17]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[9]                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[10]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[18]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[26]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[11]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[19]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[27]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[28]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[12]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[20]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[13]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[21]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[29]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[30]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[14]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[22]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[23]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[31]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg[15]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                               ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[0]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[0]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[1]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[1]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[8]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[9]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[9]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[8]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[6]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[6]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[7]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[7]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[4]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[4]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[5]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[5]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[2]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[2]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[3]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[3]                                                                                                                                                  ; 0                 ; 0       ;
;      - camera_ov9281:camera_m0|bank_valid_d0                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - camera_ov9281:camera_m0|bank_valid_d1                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - cmos_switch_mould:cmos_sd_sel|o_cmos_sel_pclk~9                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - cmos_switch_mould:cmos_sd_sel|o_cmos_sel_pclk~0                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                                                                                                               ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[0]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                                                                                                                                                                      ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[1]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                                                                                                                                                                      ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                                                                                                                                                                      ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[9]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[8]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                                                                                                                                                                      ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[6]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                                                                                                                                                                      ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[7]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                                                                                                                                                                      ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[4]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                                                                                                                                                                      ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[5]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                                                                                                                                                                      ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[2]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                                                                                                                                                                      ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[3]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[7]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[6]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[5]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[4]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[3]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[2]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[1]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[0]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[8]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[9]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                                                                                                                                                                         ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                                                                                                                                                                ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                                                                                                                                                                ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                                                                                                                                                                ; 1                 ; 0       ;
; m5_camera_pclk                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|first_flag                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0                                                                                                                                                                       ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a9                                                                                                                                                                       ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|cmos_wren                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - cmos_switch_mould:cmos_eth_sel|o_cmos_sel_pclk~5                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[24]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[8]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[16]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[0]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[25]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[17]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[9]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[1]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[2]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[10]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[18]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[26]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[3]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[11]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[19]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[27]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[20]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[4]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[12]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[28]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[5]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[13]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[21]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[29]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[22]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[6]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[14]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[30]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[31]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[15]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[23]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[7]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|counter[0]                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|counter[1]                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[16]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[24]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[8]                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[25]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[17]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[9]                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[10]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[18]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[26]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[11]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[19]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[27]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[28]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[12]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[20]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[13]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[21]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[29]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[30]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[14]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[22]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[23]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[31]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[15]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                               ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[0]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[0]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[1]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[1]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[8]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[9]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[9]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[8]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[6]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[6]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[7]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[7]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[4]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[4]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[5]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[5]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[2]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[2]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[3]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[3]                                                                                                                                                  ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|bank_valid_d0                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - camera_ov9281:camera_m5|bank_valid_d1                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                                                                                                               ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[0]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[1]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[9]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[8]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[6]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[7]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[4]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[5]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[2]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[3]                                                                                                                                                   ; 0                 ; 0       ;
;      - cmos_switch_mould:cmos_sd_sel|o_cmos_sel_pclk~5                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[7]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[6]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[5]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[4]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[3]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[2]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[1]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[0]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[8]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[9]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                                                                                                                                                                         ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                                                                                                                                                                ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                                                                                                                                                                ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                                                                                                                                                                ; 0                 ; 0       ;
; m4_camera_pclk                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|first_flag                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0                                                                                                                                                                       ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a9                                                                                                                                                                       ; 1                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|cmos_wren                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - cmos_switch_mould:cmos_eth_sel|o_cmos_sel_pclk~4                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[24]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[8]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[16]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[0]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[25]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[17]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[9]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[1]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[2]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[10]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[18]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[26]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[3]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[11]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[19]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[27]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[20]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[4]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[12]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[28]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[5]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[13]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[21]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[29]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[22]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[6]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[14]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[30]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[31]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[15]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[23]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[7]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|counter[0]                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|counter[1]                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[16]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[24]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[8]                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[25]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[17]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[9]                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[10]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[18]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[26]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[11]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[19]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[27]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[28]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[12]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[20]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[13]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[21]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[29]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[30]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[14]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[22]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[23]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[31]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[15]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                               ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[0]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[0]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[1]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[1]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[8]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[9]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[9]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[8]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[6]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[6]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[7]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[7]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[4]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[4]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[5]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[5]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[2]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[2]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[3]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[3]                                                                                                                                                  ; 0                 ; 0       ;
;      - camera_ov9281:camera_m4|bank_valid_d0                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - camera_ov9281:camera_m4|bank_valid_d1                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                                                                                                               ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[0]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[1]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[9]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[8]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[6]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[7]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[4]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[5]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[2]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[3]                                                                                                                                                   ; 0                 ; 0       ;
;      - cmos_switch_mould:cmos_sd_sel|o_cmos_sel_pclk~4                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[7]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[6]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[5]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[4]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[3]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[2]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[1]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[0]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[8]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[9]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                                                                                                                                                                         ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                                                                                                                                                                ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                                                                                                                                                                ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                                                                                                                                                                ; 1                 ; 0       ;
; m3_camera_pclk                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|first_flag                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0                                                                                                                                                                       ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a9                                                                                                                                                                       ; 1                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|cmos_wren                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - cmos_switch_mould:cmos_eth_sel|o_cmos_sel_pclk~3                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[24]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[8]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[16]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[0]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[25]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[17]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[9]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[1]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[2]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[10]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[18]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[26]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[3]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[11]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[19]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[27]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[20]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[4]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[12]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[28]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[5]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[13]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[21]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[29]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[22]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[6]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[14]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[30]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[31]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[15]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[23]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[7]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|counter[0]                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|counter[1]                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[16]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[24]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[8]                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[25]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[17]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[9]                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[10]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[18]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[26]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[11]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[19]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[27]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[28]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[12]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[20]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[13]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[21]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[29]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[30]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[14]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[22]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[23]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[31]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[15]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                               ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[0]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[0]                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[1]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[1]                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[8]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[9]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[9]                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[8]                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[6]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[6]                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[7]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[7]                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[4]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[4]                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[5]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[5]                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[2]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[2]                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[3]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[3]                                                                                                                                                  ; 1                 ; 0       ;
;      - camera_ov9281:camera_m3|bank_valid_d0                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - camera_ov9281:camera_m3|bank_valid_d1                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - cmos_switch_mould:cmos_sd_sel|o_cmos_sel_pclk~3                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                                                                                                               ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[0]                                                                                                                                                   ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[1]                                                                                                                                                   ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[9]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[8]                                                                                                                                                   ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[6]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[7]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[4]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[5]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[2]                                                                                                                                                   ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[3]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[7]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[6]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[5]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[4]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[3]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[2]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[1]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[0]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[8]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[9]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                                                                                                                                                                         ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                                                                                                                                                                ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                                                                                                                                                                ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                                                                                                                                                                ; 0                 ; 0       ;
; m2_camera_pclk                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|first_flag                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0                                                                                                                                                                       ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a9                                                                                                                                                                       ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|cmos_wren                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - cmos_switch_mould:cmos_eth_sel|o_cmos_sel_pclk~2                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[24]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[8]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[16]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[0]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[25]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[17]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[9]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[1]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[2]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[10]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[18]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[26]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[3]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[11]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[19]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[27]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[20]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[4]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[12]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[28]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[5]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[13]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[21]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[29]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[22]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[6]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[14]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[30]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[31]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[15]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[23]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[7]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|counter[0]                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|counter[1]                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[16]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[24]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[8]                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[25]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[17]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[9]                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[10]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[18]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[26]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[11]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[19]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[27]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[28]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[12]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[20]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[13]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[21]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[29]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[30]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[14]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[22]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[23]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[31]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[15]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                               ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[0]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[0]                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[1]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[1]                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[8]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[9]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[9]                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[8]                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[6]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[6]                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[7]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[7]                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[4]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[4]                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[5]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[5]                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[2]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[2]                                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[3]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[3]                                                                                                                                                  ; 1                 ; 0       ;
;      - camera_ov9281:camera_m2|bank_valid_d0                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - camera_ov9281:camera_m2|bank_valid_d1                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                                                                                                               ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[0]                                                                                                                                                   ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[1]                                                                                                                                                   ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                                                                                                                                                                      ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                                                                                                                                                                      ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[9]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[8]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[6]                                                                                                                                                   ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[7]                                                                                                                                                   ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[4]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[5]                                                                                                                                                   ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[2]                                                                                                                                                   ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[3]                                                                                                                                                   ; 1                 ; 0       ;
;      - cmos_switch_mould:cmos_sd_sel|o_cmos_sel_pclk~2                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[7]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[6]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[5]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[4]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[3]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[2]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[1]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[0]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[8]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[9]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                                                                                                                                                                         ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                                                                                                                                                                ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                                                                                                                                                                ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                                                                                                                                                                ; 1                 ; 0       ;
; m1_camera_pclk                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|first_flag                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0                                                                                                                                                                       ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a9                                                                                                                                                                       ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|cmos_wren                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - cmos_switch_mould:cmos_eth_sel|o_cmos_sel_pclk~1                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[24]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[8]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[16]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[0]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[25]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[17]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[9]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[1]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[2]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[10]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[18]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[26]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[3]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[11]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[19]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[27]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[20]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[4]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[12]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[28]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[5]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[13]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[21]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[29]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[22]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[6]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[14]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[30]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[31]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[15]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[23]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[7]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|counter[0]                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|counter[1]                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[16]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[24]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[8]                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[25]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[17]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[9]                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[10]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[18]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[26]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[11]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[19]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[27]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[28]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[12]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[20]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[13]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[21]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[29]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[30]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[14]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[22]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[23]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[31]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[15]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                               ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[0]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[0]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[1]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[1]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[8]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[9]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[9]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[8]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[6]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[6]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[7]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[7]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[4]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[4]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[5]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[5]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[2]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[2]                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[3]                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe10a[3]                                                                                                                                                  ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|bank_valid_d0                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - camera_ov9281:camera_m1|bank_valid_d1                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                                                                                                               ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[0]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[1]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[9]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[8]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[6]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[7]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[4]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[5]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[2]                                                                                                                                                   ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                                                                                                                                                                      ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[3]                                                                                                                                                   ; 0                 ; 0       ;
;      - cmos_switch_mould:cmos_sd_sel|o_cmos_sel_pclk~1                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[7]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[6]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[5]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[4]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[3]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[2]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[1]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[0]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[8]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|delayed_wrptr_g[9]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                                                                                                                                                                         ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                                                                                                                                                                ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                                                                                                                                                                ; 0                 ; 0       ;
;      - fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                                                                                                                                                                ; 0                 ; 0       ;
; m0_camera_vsync                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - cmos_switch_mould:cmos_eth_sel|o_cmos_sel_vsync~8                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|first_flag~0                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|cmos_wren~0                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~0                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|always0~0                                                                                                                                                                                                                        ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~2                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~3                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~4                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~5                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~6                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~7                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~8                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~9                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~10                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~11                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~12                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~13                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~14                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~15                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~16                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~17                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~18                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~19                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~20                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~21                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~22                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~23                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~24                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~25                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~26                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~27                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~28                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~29                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~30                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~31                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~32                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - cmos_switch_mould:cmos_sd_sel|o_cmos_sel_vsync~3                                                                                                                                                                                                                                          ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|bank_valid_d0                                                                                                                                                                                                                                                     ; 1                 ; 6       ;
; m3_camera_vsync                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - cmos_switch_mould:cmos_eth_sel|o_cmos_sel_vsync~7                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|first_flag~0                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|cmos_wren~0                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~0                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|always0~0                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~2                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~3                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~4                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~5                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~6                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~7                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~8                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~9                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~10                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~11                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~12                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~13                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~14                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~15                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~16                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~17                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~18                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~19                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~20                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~21                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~22                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~23                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~24                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~25                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~26                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~27                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~28                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~29                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~30                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~31                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~32                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - cmos_switch_mould:cmos_sd_sel|o_cmos_sel_vsync~1                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|bank_valid_d0                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
; m5_camera_vsync                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - cmos_switch_mould:cmos_eth_sel|o_cmos_sel_vsync~6                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|first_flag~0                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|cmos_wren~0                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~0                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|always0~0                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~2                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~3                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~4                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~5                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~6                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~7                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~8                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~9                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~10                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~11                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~12                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~13                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~14                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~15                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~16                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~17                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~18                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~19                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~20                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~21                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~22                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~23                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~24                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~25                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~26                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~27                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~28                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~29                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~30                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~31                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~32                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - cmos_switch_mould:cmos_sd_sel|o_cmos_sel_vsync~0                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|bank_valid_d0                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
; m1_camera_vsync                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - cmos_switch_mould:cmos_eth_sel|o_cmos_sel_vsync~6                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|first_flag~0                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|cmos_wren~0                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~0                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|always0~0                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~2                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~3                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~4                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~5                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~6                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~7                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~8                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~9                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~10                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~11                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~12                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~13                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~14                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~15                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~16                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~17                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~18                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~19                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~20                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~21                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~22                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~23                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~24                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~25                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~26                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~27                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~28                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~29                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~30                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~31                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~32                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - cmos_switch_mould:cmos_sd_sel|o_cmos_sel_vsync~2                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|bank_valid_d0                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
; m2_camera_vsync                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - cmos_switch_mould:cmos_eth_sel|o_cmos_sel_vsync~5                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|first_flag~0                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|cmos_wren~0                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~0                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|always0~0                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~2                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~3                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~4                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~5                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~6                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~7                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~8                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~9                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~10                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~11                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~12                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~13                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~14                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~15                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~16                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~17                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~18                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~19                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~20                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~21                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~22                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~23                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~24                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~25                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~26                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~27                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~28                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~29                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~30                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~31                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~32                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - cmos_switch_mould:cmos_sd_sel|o_cmos_sel_vsync~1                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|bank_valid_d0~feeder                                                                                                                                                                                                                                              ; 0                 ; 6       ;
; m4_camera_vsync                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - cmos_switch_mould:cmos_eth_sel|o_cmos_sel_vsync~5                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|first_flag~0                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|cmos_wren~0                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~0                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|always0~0                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~2                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~3                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~4                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~5                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~6                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~7                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~8                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~9                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~10                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~11                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~12                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~13                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~14                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~15                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~16                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~17                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~18                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~19                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~20                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~21                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~22                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~23                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~24                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~25                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~26                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~27                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~28                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~29                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~30                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~31                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~32                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - cmos_switch_mould:cmos_sd_sel|o_cmos_sel_vsync~0                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|bank_valid_d0                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
; e_rxd[4]                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[12]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Selector52~0                                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Equal15~0                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Equal0~0                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t~33                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always0~1                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Equal20~3                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state~26                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state~30                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state~31                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always0~29                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[4]~24                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t~28                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t~45                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Selector48~0                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_eth_type[12]~feeder                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[4]~feeder                                                                                                                                                                                                       ; 0                 ; 0       ;
; e_rxd[6]                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Selector50~0                                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Equal13~0                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_eth_type[14]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Equal0~0                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t~31                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always0~1                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Equal20~3                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state~29                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always0~29                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[6]~20                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t~26                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t~43                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Selector46~0                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[14]~feeder                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[6]~feeder                                                                                                                                                                                                       ; 0                 ; 0       ;
; e_rxd[5]                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[13]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[5]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Selector51~0                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Equal15~0                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_eth_type[13]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Equal13~1                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t~32                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Equal20~2                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state~27                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always0~13                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always0~24                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[5]~23                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t~27                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t~44                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Selector47~0                                                                                                                                                                                                              ; 1                 ; 0       ;
; e_rxd[7]                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[15]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[7]                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Selector49~0                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Equal13~0                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_eth_type[15]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_cnt[5]~3                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t~30                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always0~0                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always0~2                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Equal20~2                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state~29                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always0~13                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always0~24                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[8]~23                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[7]~18                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Selector0~3                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Selector0~9                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Selector4~0                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t~25                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t~42                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Selector45~0                                                                                                                                                                                                              ; 1                 ; 0       ;
; e_rxd[3]                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[11]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[3]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Selector53~0                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|always0~1                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Equal13~1                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t~34                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Equal20~3                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Equal15~1                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state~23                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always0~12                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always0~24                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[3]~26                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t~29                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t~46                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Selector49~0                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_eth_type[11]~feeder                                                                                                                                                                                                     ; 1                 ; 0       ;
; e_rxd[2]                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[10]                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[2]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Selector54~0                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|always0~1                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Equal0~0                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t~36                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always0~1                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Equal20~3                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Equal15~1                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state~23                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state~29                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state~31                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always0~29                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[2]~30                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t~30                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t~47                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Selector50~0                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_eth_type[10]~feeder                                                                                                                                                                                                     ; 0                 ; 0       ;
; e_rxd[1]                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[1]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Selector55~0                                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Selector3~1                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Equal13~1                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t~35                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Equal20~2                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Equal15~9                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state~23                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always0~13                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always0~23                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[1]~32                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Selector4~3                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t~31                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t~48                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Selector51~0                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[9]~feeder                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_eth_type[9]~feeder                                                                                                                                                                                                      ; 0                 ; 0       ;
; e_rxd[0]                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[0]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Selector56~0                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Equal15~0                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Equal13~1                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t~37                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_udp_len[0]~2                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Equal20~2                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state~26                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always0~28                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t~32                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t~49                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Selector52~0                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[8]~feeder                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_eth_type[8]~feeder                                                                                                                                                                                                      ; 1                 ; 0       ;
; m0_camera_href                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|cmos_wren~0                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~0                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|always0~0                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~2                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~3                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~4                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~5                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~6                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~7                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~8                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~9                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~10                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~11                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~12                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~13                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~14                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~15                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~16                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~17                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~18                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~19                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~20                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~21                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~22                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~23                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~24                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~25                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~26                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~27                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~28                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~29                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~30                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~31                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~32                                                                                                                                                                                                             ; 0                 ; 6       ;
; m3_camera_href                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|cmos_wren~0                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~0                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|always0~0                                                                                                                                                                                                                        ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~2                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~3                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~4                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~5                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~6                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~7                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~8                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~9                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~10                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~11                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~12                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~13                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~14                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~15                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~16                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~17                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~18                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~19                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~20                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~21                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~22                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~23                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~24                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~25                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~26                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~27                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~28                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~29                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~30                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~31                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~32                                                                                                                                                                                                             ; 1                 ; 6       ;
; m5_camera_href                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|cmos_wren~0                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~0                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|always0~0                                                                                                                                                                                                                        ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~2                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~3                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~4                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~5                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~6                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~7                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~8                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~9                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~10                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~11                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~12                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~13                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~14                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~15                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~16                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~17                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~18                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~19                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~20                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~21                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~22                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~23                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~24                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~25                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~26                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~27                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~28                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~29                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~30                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~31                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~32                                                                                                                                                                                                             ; 1                 ; 6       ;
; m1_camera_href                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|cmos_wren~0                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~0                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|always0~0                                                                                                                                                                                                                        ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~2                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~3                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~4                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~5                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~6                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~7                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~8                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~9                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~10                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~11                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~12                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~13                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~14                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~15                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~16                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~17                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~18                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~19                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~20                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~21                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~22                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~23                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~24                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~25                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~26                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~27                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~28                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~29                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~30                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~31                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~32                                                                                                                                                                                                             ; 1                 ; 6       ;
; m2_camera_href                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|cmos_wren~0                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~0                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|always0~0                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~2                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~3                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~4                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~5                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~6                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~7                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~8                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~9                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~10                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~11                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~12                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~13                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~14                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~15                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~16                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~17                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~18                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~19                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~20                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~21                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~22                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~23                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~24                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~25                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~26                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~27                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~28                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~29                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~30                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~31                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~32                                                                                                                                                                                                             ; 1                 ; 6       ;
; m4_camera_href                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|cmos_wren~0                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~0                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|always0~0                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~2                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~3                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~4                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~5                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~6                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~7                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~8                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~9                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~10                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~11                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~12                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~13                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~14                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~15                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~16                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~17                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~18                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~19                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~20                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~21                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~22                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~23                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~24                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~25                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~26                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~27                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~28                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~29                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~30                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~31                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~32                                                                                                                                                                                                             ; 0                 ; 6       ;
; m3_camera_data[0]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~0                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg~2                                                                                                                                                                                                                ; 0                 ; 6       ;
; m1_camera_data[0]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~0                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg~2                                                                                                                                                                                                                ; 0                 ; 6       ;
; m2_camera_data[0]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~0                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg~2                                                                                                                                                                                                                ; 0                 ; 6       ;
; m4_camera_data[0]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~0                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg~2                                                                                                                                                                                                                ; 1                 ; 6       ;
; m5_camera_data[0]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~0                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg~2                                                                                                                                                                                                                ; 0                 ; 6       ;
; m0_camera_data[0]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~0                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg~1                                                                                                                                                                                                                ; 1                 ; 6       ;
; m1_camera_data[1]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~5                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg~4                                                                                                                                                                                                                ; 1                 ; 6       ;
; m2_camera_data[1]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~5                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg~4                                                                                                                                                                                                                ; 1                 ; 6       ;
; m4_camera_data[1]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~5                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg~4                                                                                                                                                                                                                ; 1                 ; 6       ;
; m5_camera_data[1]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~5                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg~4                                                                                                                                                                                                                ; 0                 ; 6       ;
; m3_camera_data[1]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~5                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg~4                                                                                                                                                                                                                ; 0                 ; 6       ;
; m0_camera_data[1]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~5                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg~3                                                                                                                                                                                                                ; 0                 ; 6       ;
; m3_camera_data[2]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~12                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg~9                                                                                                                                                                                                                ; 1                 ; 6       ;
; m2_camera_data[2]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~12                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg~9                                                                                                                                                                                                                ; 0                 ; 6       ;
; m1_camera_data[2]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~12                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg~9                                                                                                                                                                                                                ; 1                 ; 6       ;
; m4_camera_data[2]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~12                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg~9                                                                                                                                                                                                                ; 1                 ; 6       ;
; m5_camera_data[2]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~12                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg~9                                                                                                                                                                                                                ; 1                 ; 6       ;
; m0_camera_data[2]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~12                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg~8                                                                                                                                                                                                                ; 0                 ; 6       ;
; m2_camera_data[3]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~16                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg~12                                                                                                                                                                                                               ; 0                 ; 6       ;
; m4_camera_data[3]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~16                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg~12                                                                                                                                                                                                               ; 0                 ; 6       ;
; m5_camera_data[3]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~16                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg~12                                                                                                                                                                                                               ; 0                 ; 6       ;
; m1_camera_data[3]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~16                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg~12                                                                                                                                                                                                               ; 1                 ; 6       ;
; m3_camera_data[3]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~16                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg~12                                                                                                                                                                                                               ; 1                 ; 6       ;
; m0_camera_data[3]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~16                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg~11                                                                                                                                                                                                               ; 0                 ; 6       ;
; m3_camera_data[4]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~20                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg~13                                                                                                                                                                                                               ; 1                 ; 6       ;
; m2_camera_data[4]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~20                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg~13                                                                                                                                                                                                               ; 1                 ; 6       ;
; m1_camera_data[4]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~20                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg~13                                                                                                                                                                                                               ; 0                 ; 6       ;
; m4_camera_data[4]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~20                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg~13                                                                                                                                                                                                               ; 1                 ; 6       ;
; m5_camera_data[4]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~20                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg~13                                                                                                                                                                                                               ; 0                 ; 6       ;
; m0_camera_data[4]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~20                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg~12                                                                                                                                                                                                               ; 1                 ; 6       ;
; m3_camera_data[5]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~24                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg~18                                                                                                                                                                                                               ; 1                 ; 6       ;
; m2_camera_data[5]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~24                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg~18                                                                                                                                                                                                               ; 0                 ; 6       ;
; m1_camera_data[5]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~24                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg~18                                                                                                                                                                                                               ; 0                 ; 6       ;
; m4_camera_data[5]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~24                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg~18                                                                                                                                                                                                               ; 1                 ; 6       ;
; m5_camera_data[5]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~24                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg~18                                                                                                                                                                                                               ; 0                 ; 6       ;
; m0_camera_data[5]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~24                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg~17                                                                                                                                                                                                               ; 0                 ; 6       ;
; m3_camera_data[6]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~28                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg~19                                                                                                                                                                                                               ; 1                 ; 6       ;
; m2_camera_data[6]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~28                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg~19                                                                                                                                                                                                               ; 0                 ; 6       ;
; m1_camera_data[6]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~28                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg~19                                                                                                                                                                                                               ; 0                 ; 6       ;
; m4_camera_data[6]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~28                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg~19                                                                                                                                                                                                               ; 0                 ; 6       ;
; m5_camera_data[6]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~28                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg~19                                                                                                                                                                                                               ; 1                 ; 6       ;
; m0_camera_data[6]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~28                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg~18                                                                                                                                                                                                               ; 0                 ; 6       ;
; m3_camera_data[7]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data~29                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg~23                                                                                                                                                                                                               ; 0                 ; 6       ;
; m1_camera_data[7]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data~29                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg~23                                                                                                                                                                                                               ; 1                 ; 6       ;
; m2_camera_data[7]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data~29                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg~23                                                                                                                                                                                                               ; 0                 ; 6       ;
; m4_camera_data[7]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data~29                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg~23                                                                                                                                                                                                               ; 0                 ; 6       ;
; m5_camera_data[7]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data~29                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg~23                                                                                                                                                                                                               ; 1                 ; 6       ;
; m0_camera_data[7]                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data~29                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_data_reg~22                                                                                                                                                                                                               ; 0                 ; 6       ;
; close_key                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[0]                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[1]                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[2]                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[3]                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[4]                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[5]                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[6]                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[7]                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[8]                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[9]                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[10]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[11]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[12]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[13]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[14]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[15]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[16]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[17]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[18]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[19]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[20]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[21]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[22]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[23]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[24]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[25]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[26]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[27]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[28]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[29]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[30]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[31]                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - switch_show:sw_show|debounce:deboune_sw_show|cnt_num[24]~34                                                                                                                                                                                                                               ; 0                 ; 6       ;
; switch_key                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[0]                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[1]                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[2]                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[3]                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[4]                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[5]                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[6]                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[7]                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[8]                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[9]                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[10]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[11]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[12]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[13]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[14]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[15]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[16]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[17]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[18]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[19]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[20]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[21]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[22]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[23]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[24]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[25]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[26]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[27]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[28]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[29]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[30]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[31]                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[20]~34                                                                                                                                                                                                                         ; 0                 ; 6       ;
; i_sd_save_key                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - debounce:debounce_sd_save_key|cnt_num[0]                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[1]                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[2]                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[3]                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[4]                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[5]                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[6]                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[7]                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[8]                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[9]                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[10]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[11]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[12]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[13]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[14]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[15]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[16]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[17]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[18]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[19]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[20]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[21]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[22]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[23]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[24]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[25]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[26]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[27]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[28]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[29]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[30]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[31]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - debounce:debounce_sd_save_key|cnt_num[21]~34                                                                                                                                                                                                                                              ; 1                 ; 6       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Location              ; Fan-Out ; Usage                                  ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                         ; JTAG_X1_Y15_N0        ; 347     ; Clock                                  ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                         ; JTAG_X1_Y15_N0        ; 23      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; arbitrate_ctrl:arbitrate_ctrl_u0|always2~0                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X22_Y12_N2     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; arbitrate_ctrl:arbitrate_ctrl_u0|slave_valid[0]~7                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X21_Y9_N10     ; 27      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; arbitrate_ctrl_rd_ddr:arbitrate_ctrl_rd_ddr_m|always2~0                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X17_Y15_N10    ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; arbitrate_ctrl_rd_ddr:arbitrate_ctrl_rd_ddr_m|arb_rddr_len~1                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X17_Y15_N12    ; 18      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; arbitrate_ctrl_rd_ddr:arbitrate_ctrl_rd_ddr_m|primary_num~1                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X22_Y15_N2     ; 20      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; arbitrate_ctrl_rd_ddr:arbitrate_ctrl_rd_ddr_m|slave_valid[2]~3                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X17_Y15_N6     ; 21      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch0|rd_bank[1]~0                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X20_Y17_N4     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch0|wr_load                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X21_Y13_N7         ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch1|rd_bank[1]~0                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X19_Y14_N0     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch1|wr_load                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X21_Y15_N17        ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch2|rd_bank[1]~0                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X19_Y17_N28    ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch2|wr_load                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X19_Y17_N31        ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch3|rd_bank[1]~0                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X22_Y14_N2     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch3|wr_load                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X22_Y14_N27        ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch4|rd_bank[1]~0                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X21_Y14_N18    ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch4|wr_load                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X21_Y14_N15        ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch5|rd_bank[1]~0                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X21_Y10_N2     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch5|wr_load                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X21_Y10_N15        ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch6|rd_bank[1]~0                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X21_Y14_N0     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch6|wr_load                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X21_Y15_N19        ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch7|rd_bank[1]~0                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X20_Y13_N18    ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch7|wr_load                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X20_Y13_N15        ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch8|rd_bank[1]~0                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X20_Y8_N18     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; bank_switch_ctrl:bank_switch_ctrl_u0|bank_switch:bank_switch8|wr_load                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X21_Y13_N19        ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m0|always1~0                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X22_Y21_N0     ; 10      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m0|camera_vsync_rst                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y12_N30    ; 67      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[16]~1                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X11_Y12_N4     ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m0|ov9281_config:ov9281_config_m0|i2c_com:u1|Mux2~2                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X36_Y28_N14    ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m0|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[4]~13                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y28_N0     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m0|ov9281_config:ov9281_config_m0|i2c_com:u1|reg_sdat~en                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X36_Y28_N25        ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m0|ov9281_config:ov9281_config_m0|i2c_data[22]~0                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y26_N12    ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m0|ov9281_config:ov9281_config_m0|i2c_data[22]~1                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y26_N2     ; 23      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m0|ov9281_config:ov9281_config_m0|reg_conf_done_reg                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X35_Y26_N9         ; 78      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m0|ov9281_config:ov9281_config_m0|reg_index[8]~22                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y26_N20    ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m0|ov9281_config:ov9281_config_m0|start                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X35_Y26_N27        ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m1|always1~0                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X26_Y9_N8      ; 10      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m1|camera_vsync_rst                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X26_Y12_N0     ; 67      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[16]~1                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X26_Y12_N20    ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m1|ov9281_config:ov9281_config_m0|i2c_com:u1|Mux2~3                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X32_Y27_N2     ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m1|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[4]~13                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y27_N0     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m1|ov9281_config:ov9281_config_m0|i2c_com:u1|reg_sdat~en                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X32_Y27_N1         ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m1|ov9281_config:ov9281_config_m0|i2c_data[22]~0                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y26_N18    ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m1|ov9281_config:ov9281_config_m0|i2c_data[22]~1                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y26_N26    ; 23      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m1|ov9281_config:ov9281_config_m0|reg_conf_done_reg                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X29_Y26_N21        ; 64      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m1|ov9281_config:ov9281_config_m0|reg_index[8]~22                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X29_Y26_N30    ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m1|ov9281_config:ov9281_config_m0|start                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X28_Y26_N1         ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m2|always1~0                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y22_N22    ; 10      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m2|camera_vsync_rst                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X26_Y19_N0     ; 67      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[16]~1                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X26_Y19_N28    ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m2|ov9281_config:ov9281_config_m0|i2c_com:u1|Mux2~3                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X28_Y27_N14    ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m2|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[5]~13                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y27_N0     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m2|ov9281_config:ov9281_config_m0|i2c_com:u1|reg_sdat~en                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X28_Y27_N3         ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m2|ov9281_config:ov9281_config_m0|i2c_data[22]~0                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X28_Y24_N16    ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m2|ov9281_config:ov9281_config_m0|i2c_data[22]~1                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X28_Y24_N10    ; 23      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m2|ov9281_config:ov9281_config_m0|reg_index[8]~22                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X28_Y24_N24    ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m2|ov9281_config:ov9281_config_m0|start                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X28_Y24_N1         ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m3|always1~0                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y26_N16    ; 10      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m3|camera_vsync_rst                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X26_Y25_N4     ; 67      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[16]~1                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X26_Y25_N26    ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m3|ov9281_config:ov9281_config_m0|i2c_com:u1|Mux2~3                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X29_Y27_N26    ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m3|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[4]~13                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X33_Y28_N0     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m3|ov9281_config:ov9281_config_m0|i2c_com:u1|reg_sdat~en                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X29_Y27_N1         ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m3|ov9281_config:ov9281_config_m0|i2c_data[22]~0                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y27_N2     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m3|ov9281_config:ov9281_config_m0|i2c_data[22]~1                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y27_N18    ; 23      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m3|ov9281_config:ov9281_config_m0|reg_index[8]~22                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y27_N28    ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m3|ov9281_config:ov9281_config_m0|start                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X30_Y27_N1         ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m4|always1~0                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X12_Y9_N16     ; 10      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m4|camera_vsync_rst                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y9_N0      ; 67      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[16]~1                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X12_Y9_N22     ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m4|ov9281_config:ov9281_config_m0|i2c_com:u1|Mux2~3                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X24_Y28_N12    ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m4|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[0]~13                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X24_Y28_N2     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m4|ov9281_config:ov9281_config_m0|i2c_com:u1|reg_sdat~en                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X24_Y28_N11        ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m4|ov9281_config:ov9281_config_m0|i2c_data[22]~0                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y28_N2     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m4|ov9281_config:ov9281_config_m0|i2c_data[22]~1                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X24_Y27_N28    ; 23      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m4|ov9281_config:ov9281_config_m0|reg_index[8]~22                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X24_Y27_N30    ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m4|ov9281_config:ov9281_config_m0|start                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X23_Y28_N7         ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m5|always1~0                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X12_Y7_N18     ; 10      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m5|camera_vsync_rst                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y7_N20     ; 67      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[16]~1                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X12_Y7_N12     ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m5|ov9281_config:ov9281_config_m0|i2c_com:u1|Mux2~3                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X31_Y26_N0     ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m5|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[0]~13                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y24_N0     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m5|ov9281_config:ov9281_config_m0|i2c_com:u1|reg_sdat~en                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X31_Y26_N5         ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m5|ov9281_config:ov9281_config_m0|i2c_data[22]~0                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y24_N22    ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m5|ov9281_config:ov9281_config_m0|i2c_data[22]~1                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y24_N4     ; 23      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m5|ov9281_config:ov9281_config_m0|reg_index[8]~22                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X32_Y25_N30    ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m5|ov9281_config:ov9281_config_m0|start                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X32_Y24_N7         ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m6|ov9281_config:ov9281_config_m0|config_step~11                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X33_Y24_N2     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m6|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[3]~19                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y24_N0     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m6|ov9281_config:ov9281_config_m0|reg_conf_done_reg                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X32_Y24_N25        ; 24      ; Sync. clear, Sync. load                ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m6|ov9281_config:ov9281_config_m0|reg_index[8]~22                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X33_Y25_N2     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; camera_ov9281:camera_m6|ov9281_config:ov9281_config_m0|start                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X35_Y24_N1         ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; close_key                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; PIN_A19               ; 33      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; cmos_switch_mould:cmos_eth_sel|o_cmos_sel_pclk~0                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X20_Y25_N28    ; 108     ; Clock                                  ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; cmos_switch_mould:cmos_eth_sel|o_cmos_sel_vsync~0                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X20_Y22_N4     ; 56      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; cmos_switch_mould:cmos_sd_sel|o_cmos_sel_pclk                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X21_Y16_N14    ; 58      ; Clock                                  ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; comb~0                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X19_Y26_N18    ; 39      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; ddr_wdisplay_slave:Rslave0|fifo_clearn                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X9_Y5_N29          ; 32      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; ddr_wdisplay_slave:Rslave0|slave_raddr[22]~0                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X9_Y5_N10      ; 17      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|always4~0                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X20_Y8_N4      ; 19      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|always5~0                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X17_Y8_N20     ; 19      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_odt_gen:gen_bg_afi_signal_decode[0].odt_gen_inst|alt_mem_ddrx_ddr2_odt_gen:ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst|int_tcwl[1]                      ; FF_X33_Y4_N13         ; 131     ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|act_grant[0]                                                                                                                                                                        ; FF_X36_Y8_N11         ; 16      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|act_grant[1]                                                                                                                                                                        ; FF_X36_Y8_N17         ; 18      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|act_grant[2]                                                                                                                                                                        ; FF_X36_Y8_N15         ; 18      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|act_grant[3]                                                                                                                                                                        ; FF_X37_Y8_N7          ; 18      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst|int_do_col_req                                                                                                                                                                  ; LCCOMB_X20_Y1_N24     ; 26      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|buf_bank_addr[0]~5                                                                                                                                                                  ; LCCOMB_X22_Y6_N8      ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|buf_size[1]~5                                                                                                                                                                       ; LCCOMB_X23_Y7_N14     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|copy~0                                                                                                                                                                              ; LCCOMB_X22_Y6_N24     ; 43      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|generating                                                                                                                                                                          ; FF_X22_Y7_N21         ; 35      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|queue_full~2                                                                                                                                                                        ; LCCOMB_X22_Y6_N14     ; 33      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|act_monitor_per_chip[0].act_tfaw_cmd_cnt[1]~0                                                                                                                                 ; LCCOMB_X36_Y4_N0      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|act_monitor_per_chip[0].act_trrd_cnt[0]~11                                                                                                                                    ; LCCOMB_X35_Y3_N28     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|always164~0                                                                                                                                                                   ; LCCOMB_X36_Y4_N6      ; 12      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|int_can_read~1                                                                                                                                                                ; LCCOMB_X31_Y2_N28     ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|int_can_write~6                                                                                                                                                               ; LCCOMB_X30_Y6_N14     ; 12      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].int_do_read_diff_chip~0                                                                                                                              ; LCCOMB_X29_Y6_N4      ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].int_do_write_diff_chip~0                                                                                                                             ; LCCOMB_X31_Y2_N20     ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].read_cnt_diff_chip[0]~22                                                                                                                             ; LCCOMB_X29_Y6_N0      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].read_cnt_this_chip[2]~19                                                                                                                             ; LCCOMB_X29_Y2_N2      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].write_cnt_diff_chip[5]~7                                                                                                                             ; LCCOMB_X31_Y2_N2      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].write_cnt_this_chip[4]~20                                                                                                                            ; LCCOMB_X26_Y2_N26     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|fifo_put~0                                                                                                   ; LCCOMB_X27_Y8_N4      ; 19      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|_~7                ; LCCOMB_X27_Y8_N10     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|_~8                ; LCCOMB_X26_Y8_N12     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|pulse_ram_output~3 ; LCCOMB_X26_Y8_N18     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|fifo_put                                                                                                                                    ; LCCOMB_X28_Y5_N28     ; 16      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|_~8                                               ; LCCOMB_X26_Y5_N26     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|_~9                                               ; LCCOMB_X27_Y5_N14     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|pulse_ram_output~3                                ; LCCOMB_X26_Y6_N30     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[10][3]~113                                                                                             ; LCCOMB_X30_Y15_N20    ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[11][1]~114                                                                                             ; LCCOMB_X29_Y14_N26    ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[12][2]~115                                                                                             ; LCCOMB_X29_Y14_N4     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[13][3]~116                                                                                             ; LCCOMB_X29_Y13_N18    ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[14][3]~117                                                                                             ; LCCOMB_X29_Y13_N24    ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[15][3]~118                                                                                             ; LCCOMB_X29_Y10_N14    ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[1][0]~35                                                                                               ; LCCOMB_X30_Y12_N8     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[2][3]~105                                                                                              ; LCCOMB_X30_Y12_N30    ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[3][0]~106                                                                                              ; LCCOMB_X32_Y14_N6     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[4][1]~107                                                                                              ; LCCOMB_X32_Y14_N4     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[5][0]~108                                                                                              ; LCCOMB_X31_Y14_N16    ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[6][2]~109                                                                                              ; LCCOMB_X31_Y14_N2     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[7][0]~110                                                                                              ; LCCOMB_X30_Y14_N6     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[8][1]~111                                                                                              ; LCCOMB_X30_Y14_N28    ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[9][1]~112                                                                                              ; LCCOMB_X30_Y15_N14    ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list_vector[6]~2                                                                                            ; LCCOMB_X32_Y11_N14    ; 20      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list_v~11                                                                                                   ; LCCOMB_X30_Y13_N6     ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[0][3]~35                                                                                                     ; LCCOMB_X30_Y9_N14     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[10][3]~121                                                                                                   ; LCCOMB_X30_Y8_N0      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[11][0]~122                                                                                                   ; LCCOMB_X30_Y8_N14     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[11][0]~94                                                                                                    ; LCCOMB_X30_Y8_N22     ; 4       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[12][2]~123                                                                                                   ; LCCOMB_X29_Y8_N26     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[13][2]~103                                                                                                   ; LCCOMB_X28_Y10_N14    ; 4       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[13][2]~124                                                                                                   ; LCCOMB_X28_Y9_N12     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[14][3]~125                                                                                                   ; LCCOMB_X28_Y11_N6     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[15][3]~112                                                                                                   ; LCCOMB_X28_Y11_N2     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[1][1]~44                                                                                                     ; LCCOMB_X27_Y9_N30     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[2][2]~113                                                                                                    ; LCCOMB_X27_Y9_N18     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[3][2]~114                                                                                                    ; LCCOMB_X32_Y9_N8      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[4][1]~115                                                                                                    ; LCCOMB_X32_Y9_N26     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[5][1]~116                                                                                                    ; LCCOMB_X31_Y9_N8      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[6][3]~117                                                                                                    ; LCCOMB_X29_Y9_N20     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[7][0]~118                                                                                                    ; LCCOMB_X29_Y9_N14     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[7][0]~74                                                                                                     ; LCCOMB_X29_Y9_N18     ; 4       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[8][1]~119                                                                                                    ; LCCOMB_X30_Y9_N22     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[9][3]~120                                                                                                    ; LCCOMB_X31_Y9_N22     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list_v~9                                                                                                          ; LCCOMB_X29_Y8_N22     ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list~108                                                                                                          ; LCCOMB_X29_Y10_N12    ; 4       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|cmd_counter[3]~9                                                                                                                                                              ; LCCOMB_X27_Y6_N14     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|rdata_burst_complete                                                                                                                                                          ; LCCOMB_X26_Y6_N6      ; 11      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|Equal17~1                                                                                                                                                               ; LCCOMB_X6_Y3_N28      ; 14      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|dataid_vector_pipe_eq_afi_wlat_minus_2[0][6]~14                                                                                                                         ; LCCOMB_X6_Y3_N12      ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|always20~0                                                                                                                                                                        ; LCCOMB_X40_Y9_N28     ; 10      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|auto_refresh_logic_per_chip[0].refresh_cnt[1]~39                                                                                                                                  ; LCCOMB_X38_Y8_N6      ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|power_saving_logic_per_chip[0].power_saving_cnt[2]~17                                                                                                                             ; LCCOMB_X40_Y7_N0      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|rfsh_ack~0                                                                                                                                                                        ; LCCOMB_X39_Y9_N12     ; 20      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|LessThan41~10                                                                                                                                                                               ; LCCOMB_X33_Y7_N26     ; 6       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|LessThan43~10                                                                                                                                                                               ; LCCOMB_X40_Y6_N28     ; 6       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|LessThan45~10                                                                                                                                                                               ; LCCOMB_X38_Y1_N26     ; 6       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|LessThan47~10                                                                                                                                                                               ; LCCOMB_X39_Y2_N12     ; 6       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[0][5]~22                                                                                                                                                                          ; LCCOMB_X36_Y7_N30     ; 5       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[1][5]~37                                                                                                                                                                          ; LCCOMB_X38_Y7_N0      ; 5       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[2][4]~51                                                                                                                                                                          ; LCCOMB_X36_Y1_N2      ; 5       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[3][4]~65                                                                                                                                                                          ; LCCOMB_X37_Y2_N12     ; 5       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[0]~0                                                                                                                                                                               ; LCCOMB_X31_Y6_N8      ; 70      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[1]~1                                                                                                                                                                               ; LCCOMB_X23_Y3_N20     ; 73      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[2]~2                                                                                                                                                                               ; LCCOMB_X23_Y6_N28     ; 74      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[3]~4                                                                                                                                                                               ; LCCOMB_X23_Y3_N10     ; 74      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[0][5]~56                                                                                                                                                                          ; LCCOMB_X30_Y7_N24     ; 5       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[1][1]~57                                                                                                                                                                          ; LCCOMB_X40_Y5_N20     ; 5       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[2][5]~58                                                                                                                                                                          ; LCCOMB_X40_Y1_N6      ; 5       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[3][4]~59                                                                                                                                                                          ; LCCOMB_X40_Y2_N0      ; 5       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_burst_tracking:wdatap_burst_tracking_inst|burst_counter[5]~8                                                                                                     ; LCCOMB_X22_Y5_N26     ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[0][2]~12                                                                        ; LCCOMB_X19_Y5_N22     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[1][0]~18                                                                        ; LCCOMB_X19_Y5_N18     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[2][1]~51                                                                        ; LCCOMB_X20_Y6_N8      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[3][1]~52                                                                        ; LCCOMB_X20_Y6_N26     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[4][0]~53                                                                        ; LCCOMB_X17_Y6_N16     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[5][3]~54                                                                        ; LCCOMB_X17_Y6_N2      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[6][1]~46                                                                        ; LCCOMB_X21_Y6_N18     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[7][0]~50                                                                        ; LCCOMB_X19_Y4_N2      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list_v~4                                                                             ; LCCOMB_X21_Y6_N8      ; 26      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always11~0                                                                                                             ; LCCOMB_X20_Y3_N8      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always11~1                                                                                                             ; LCCOMB_X10_Y2_N22     ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always13~0                                                                                                             ; LCCOMB_X21_Y2_N14     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always13~1                                                                                                             ; LCCOMB_X10_Y2_N28     ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always15~2                                                                                                             ; LCCOMB_X9_Y3_N10      ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always15~3                                                                                                             ; LCCOMB_X20_Y3_N10     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always17~2                                                                                                             ; LCCOMB_X9_Y3_N24      ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always17~3                                                                                                             ; LCCOMB_X21_Y3_N0      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always3~2                                                                                                              ; LCCOMB_X10_Y3_N14     ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always3~3                                                                                                              ; LCCOMB_X20_Y3_N2      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always5~2                                                                                                              ; LCCOMB_X12_Y2_N22     ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always5~3                                                                                                              ; LCCOMB_X20_Y2_N28     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always7~2                                                                                                              ; LCCOMB_X10_Y2_N26     ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always7~3                                                                                                              ; LCCOMB_X20_Y2_N6      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always9~2                                                                                                              ; LCCOMB_X8_Y3_N18      ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always9~3                                                                                                              ; LCCOMB_X16_Y3_N22     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|buffer_valid_counter[5]~20                                                                                             ; LCCOMB_X12_Y8_N26     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[0][0]~135                                                                                         ; LCCOMB_X11_Y3_N14     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[1][5]~148                                                                                         ; LCCOMB_X12_Y2_N24     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[3][5]~122                                                                                         ; LCCOMB_X16_Y3_N4      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[5][0]~97                                                                                          ; LCCOMB_X17_Y4_N10     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[7][1]~72                                                                                          ; LCCOMB_X20_Y4_N14     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[2][2]~2                                                                                        ; LCCOMB_X15_Y2_N2      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[4][2]~1                                                                                        ; LCCOMB_X16_Y4_N10     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[6][2]~0                                                                                        ; LCCOMB_X12_Y3_N26     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_accepted~1                                                                                               ; LCCOMB_X22_Y5_N16     ; 27      ; Clock enable, Sync. load, Write enable ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[1][0]~15                                                                                                                 ; LCCOMB_X22_Y4_N2      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[2][2]~39                                                                                                                 ; LCCOMB_X22_Y4_N18     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[3][1]~40                                                                                                                 ; LCCOMB_X22_Y3_N2      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[4][2]~41                                                                                                                 ; LCCOMB_X24_Y3_N16     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[5][1]~42                                                                                                                 ; LCCOMB_X24_Y3_N14     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[6][2]~44                                                                                                                 ; LCCOMB_X20_Y3_N26     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[7][2]~38                                                                                                                 ; LCCOMB_X20_Y3_N12     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list_put~0                                                                                                                    ; LCCOMB_X21_Y4_N26     ; 22      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list_vector[4]~11                                                                                                             ; LCCOMB_X21_Y4_N30     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[0][2]~12                                                                                                                       ; LCCOMB_X16_Y6_N2      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[1][2]~20                                                                                                                       ; LCCOMB_X15_Y6_N0      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[2][2]~50                                                                                                                       ; LCCOMB_X14_Y6_N8      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[3][0]~51                                                                                                                       ; LCCOMB_X9_Y6_N28      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[4][1]~52                                                                                                                       ; LCCOMB_X9_Y6_N10      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[5][2]~53                                                                                                                       ; LCCOMB_X7_Y6_N12      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[6][1]~54                                                                                                                       ; LCCOMB_X7_Y6_N2       ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[7][2]~49                                                                                                                       ; LCCOMB_X15_Y6_N22     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list_v~17                                                                                                                           ; LCCOMB_X14_Y6_N22     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|init_done_reg                                                                                                                                                                                                         ; FF_X22_Y7_N15         ; 34      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_mm_st_converter:mm_st_converter_inst|always2~1                                                                                                                                                                                                                                                  ; LCCOMB_X22_Y6_N0      ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|always3~0                                                                                                                                                                                                                                                                  ; LCCOMB_X39_Y27_N6     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|clk_div_reset_ams_n_r                                                                                                                                                                                                                                                      ; FF_X1_Y14_N25         ; 4       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|comb~0                                                                                                                                                                                                                                                                     ; LCCOMB_X2_Y14_N22     ; 4       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|_~0                                                                                                                                                                                        ; LCCOMB_X39_Y28_N0     ; 3       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[1]                                                                                                                                                                                     ; PLL_2                 ; 4360    ; Clock                                  ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[2]                                                                                                                                                                                     ; PLL_2                 ; 80      ; Clock                                  ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[3]                                                                                                                                                                                     ; PLL_2                 ; 119     ; Clock                                  ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[4]                                                                                                                                                                                     ; PLL_2                 ; 27      ; Clock                                  ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|phasedone_state                                                                                                                                                                            ; FF_X39_Y28_N11        ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1~LOCKED                                                                                                                                                                                ; PLL_2                 ; 2       ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll_internal_phasestep_reg                                                                                                                                                                 ; FF_X40_Y28_N19        ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:ac_clk_pipe_2x|ams_pipe[1]                                                                                                                                                                                                                 ; FF_X1_Y14_N21         ; 2       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:measure_clk_pipe|ams_pipe[1]                                                                                                                                                                                                               ; FF_X35_Y14_N7         ; 24      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:reset_rdp_phy_clk_pipe|ams_pipe[1]                                                                                                                                                                                                         ; FF_X2_Y14_N29         ; 13      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:resync_clk_pipe|ams_pipe[1]                                                                                                                                                                                                                ; FF_X2_Y14_N23         ; 52      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|global_pre_clear                                                                                                                                                                                                                                                           ; FF_X1_Y14_N17         ; 6       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|phy_internal_reset_n                                                                                                                                                                                                                                                       ; LCCOMB_X26_Y28_N14    ; 6       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|pll_phase_auto_calibrate_pulse                                                                                                                                                                                                                                             ; LCCOMB_X40_Y28_N4     ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|pll_reconfig_reset_ams_n_r                                                                                                                                                                                                                                                 ; FF_X38_Y28_N17        ; 13      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n                                                                                                                                                                                                                                                         ; FF_X1_Y14_N23         ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n                                                                                                                                                                                                                                                         ; FF_X1_Y14_N23         ; 2470    ; Async. clear                           ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|scan_clk                                                                                                                                                                                                                                                                   ; FF_X2_Y14_N25         ; 24      ; Clock                                  ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[0]                                                                                                                                                                                                                                                          ; DDIOOECELL_X16_Y0_N26 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[10]                                                                                                                                                                                                                                                         ; DDIOOECELL_X11_Y0_N33 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[11]                                                                                                                                                                                                                                                         ; DDIOOECELL_X7_Y0_N26  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[12]                                                                                                                                                                                                                                                         ; DDIOOECELL_X9_Y0_N19  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[13]                                                                                                                                                                                                                                                         ; DDIOOECELL_X11_Y0_N26 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[14]                                                                                                                                                                                                                                                         ; DDIOOECELL_X5_Y0_N26  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[15]                                                                                                                                                                                                                                                         ; DDIOOECELL_X9_Y0_N33  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[1]                                                                                                                                                                                                                                                          ; DDIOOECELL_X11_Y0_N5  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[2]                                                                                                                                                                                                                                                          ; DDIOOECELL_X16_Y0_N12 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[3]                                                                                                                                                                                                                                                          ; DDIOOECELL_X19_Y0_N19 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[4]                                                                                                                                                                                                                                                          ; DDIOOECELL_X19_Y0_N26 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[5]                                                                                                                                                                                                                                                          ; DDIOOECELL_X19_Y0_N12 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[6]                                                                                                                                                                                                                                                          ; DDIOOECELL_X11_Y0_N12 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[7]                                                                                                                                                                                                                                                          ; DDIOOECELL_X16_Y0_N33 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[8]                                                                                                                                                                                                                                                          ; DDIOOECELL_X9_Y0_N12  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[9]                                                                                                                                                                                                                                                          ; DDIOOECELL_X9_Y0_N5   ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdqs_oe_2x_r[0]                                                                                                                                                                                                                                                           ; DDIOOECELL_X16_Y0_N5  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdqs_oe_2x_r[1]                                                                                                                                                                                                                                                           ; DDIOOECELL_X14_Y0_N19 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_mimic:mmc|shift_reg_data_out[1]~1                                                                                                                                                                                                                                                        ; LCCOMB_X36_Y14_N0     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|always3~0                                                                                                                                                                                                                                                           ; LCCOMB_X26_Y7_N18     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|ctl_rdata_valid[0]                                                                                                                                                                                                                                                  ; FF_X28_Y9_N23         ; 16      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|\ac_mux:ctrl_broadcast_r.command_req                                                                                                                                                                                           ; FF_X37_Y21_N11        ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|\ac_mux:seen_phy_init_complete                                                                                                                                                                                                 ; FF_X36_Y20_N31        ; 18      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|Add3~71                                                                                                                                                                                       ; LCCOMB_X31_Y22_N0     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|ac_state~21                                                                                                                                                                                   ; LCCOMB_X31_Y22_N16    ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|finished_state                                                                                                                                                                                ; FF_X33_Y22_N9         ; 12      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|process_12~0                                                                                                                                                                                  ; LCCOMB_X31_Y23_N28    ; 25      ; Clock enable, Sync. load               ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|refresh_count[7]~19                                                                                                                                                                           ; LCCOMB_X31_Y19_N20    ; 10      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|stage_counter[14]~4                                                                                                                                                                           ; LCCOMB_X31_Y22_N24    ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|Equal0~3                                                                                                                                                                                        ; LCCOMB_X40_Y23_N6     ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|\mtp_almt:dvw_size_a0[0]~0                                                                                                                                                                      ; LCCOMB_X38_Y22_N2     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|\mtp_almt:dvw_size_a1[0]~0                                                                                                                                                                      ; LCCOMB_X38_Y22_N8     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|process_16~0                                                                                                                                                                                    ; LCCOMB_X39_Y20_N8     ; 9       ; Clock enable, Sync. load               ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|state.s_operational                                                                                                                                                                             ; FF_X40_Y21_N31        ; 26      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|state~33                                                                                                                                                                                        ; LCCOMB_X38_Y22_N10    ; 23      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|state~35                                                                                                                                                                                        ; LCCOMB_X39_Y22_N8     ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|timeout_counter[11]~17                                                                                                                                                                          ; LCCOMB_X39_Y22_N6     ; 15      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|timeout_counter_clear                                                                                                                                                                           ; FF_X38_Y21_N17        ; 17      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|timeout_counter_clear~1                                                                                                                                                                         ; LCCOMB_X38_Y21_N10    ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|tracking_ms_counter[7]~11                                                                                                                                                                       ; LCCOMB_X39_Y20_N6     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|Add11~14                                                                                                                                                                                        ; LCCOMB_X40_Y16_N2     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|Add11~19                                                                                                                                                                                        ; LCCOMB_X40_Y16_N24    ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|Selector70~3                                                                                                                                                                                    ; LCCOMB_X36_Y16_N2     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_last_state.s_ac_read_poa_mtp                                                                                                                                             ; FF_X36_Y23_N31        ; 9       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_state.s_ac_read_poa_mtp                                                                                                                                                  ; FF_X36_Y22_N5         ; 15      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_count[5]~4                                                                                                                                                                        ; LCCOMB_X37_Y23_N6     ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_count[7]~7                                                                                                                                                                        ; LCCOMB_X38_Y23_N24    ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_setup[4]~1                                                                                                                                                                        ; LCCOMB_X37_Y22_N22    ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\dgrb_main_block:sig_count[6]~2                                                                                                                                                                 ; LCCOMB_X35_Y19_N0     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\dgrb_main_block:sig_wd_lat[4]~0                                                                                                                                                                ; LCCOMB_X36_Y19_N20    ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_count[1]~4                                                                                                                                                                       ; LCCOMB_X33_Y16_N20    ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_count[7]~4                                                                                                                                                                       ; LCCOMB_X33_Y16_N22    ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_num_phase_shifts[5]~4                                                                                                                                                            ; LCCOMB_X33_Y17_N2     ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_last_state.s_rsc_test_dq                                                                                                                                                     ; FF_X31_Y16_N31        ; 10      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_state.s_rsc_test_dq                                                                                                                                                          ; FF_X35_Y16_N23        ; 29      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_mimic_cdv_found                                                                                                                                                                  ; FF_X40_Y16_N21        ; 32      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_remaining_samples[5]~0                                                                                                                                                           ; LCCOMB_X35_Y15_N6     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_req_rsc_shift[4]~9                                                                                                                                                               ; LCCOMB_X40_Y17_N18    ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_cdvw_drift                                                                                                                                                       ; FF_X37_Y15_N27        ; 11      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_cdvw_wait                                                                                                                                                        ; FF_X37_Y15_N1         ; 18      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_mimic_sample                                                                                                                                                     ; FF_X37_Y15_N9         ; 16      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|btp_addr_array~0                                                                                                                                                                                ; LCCOMB_X35_Y23_N0     ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|find_centre_of_largest_data_valid_window~3                                                                                                                                                      ; LCCOMB_X38_Y13_N10    ; 9       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_bit[0]~10                                                                                                                                                                ; LCCOMB_X40_Y13_N2     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_bit[0]~9                                                                                                                                                                 ; LCCOMB_X40_Y13_N8     ; 6       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_window_centre[0]~10                                                                                                                                                      ; LCCOMB_X38_Y13_N18    ; 6       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_window_centre[0]~12                                                                                                                                                      ; LCCOMB_X39_Y13_N8     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_window_size[0]~18                                                                                                                                                        ; LCCOMB_X39_Y14_N22    ; 6       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_window_size[0]~20                                                                                                                                                        ; LCCOMB_X39_Y13_N2     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.first_good_edge[0]~0                                                                                                                                                             ; LCCOMB_X39_Y14_N28    ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.largest_window_centre[2]~1                                                                                                                                                       ; LCCOMB_X39_Y14_N30    ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.status.valid_result                                                                                                                                                              ; FF_X40_Y12_N15        ; 21      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.working_window[54]~6                                                                                                                                                             ; LCCOMB_X39_Y12_N30    ; 55      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_adv_rd_lat                                                                                                                                                                     ; FF_X37_Y19_N25        ; 19      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_track                                                                                                                                                                          ; FF_X38_Y19_N5         ; 124     ; Clock enable, Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state~46                                                                                                                                                                               ; LCCOMB_X37_Y19_N26    ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dq_pin_ctr[2]~0                                                                                                                                                                             ; LCCOMB_X31_Y16_N2     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_rsc_result[0]~0                                                                                                                                                                             ; LCCOMB_X40_Y16_N12    ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|Selector67~4                                                                                                                                                                                    ; LCCOMB_X21_Y1_N0      ; 8       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|\ac_write_block:sig_count[3]~5                                                                                                                                                                  ; LCCOMB_X21_Y1_N2      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|sig_addr_cmd[0].addr[0]~9                                                                                                                                                                       ; LCCOMB_X24_Y1_N6      ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_write_1100_step                                                                                                                                                                ; FF_X22_Y1_N27         ; 12      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_write_wlat                                                                                                                                                                     ; FF_X26_Y1_N27         ; 31      ; Sync. clear, Sync. load                ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|dgb_ac_access_gnt_r                                                                                                                                                                                                            ; FF_X36_Y23_N9         ; 25      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|process_4~2                                                                                                                                                                                                                    ; LCCOMB_X35_Y22_N26    ; 6       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|seq_mem_clk_disable                                                                                                                                                                                                            ; FF_X35_Y14_N31        ; 3       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_write_dp_fr:full_rate_wdp_gen.wdp|wdp_wdqs_oe_2x[0]                                                                                                                                                                                                                                      ; FF_X9_Y2_N5           ; 3       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|LOCAL_ADDR[10]~49                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X24_Y6_N30     ; 24      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|always4~0                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X22_Y8_N0      ; 10      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|rd_addr_cnt[7]~0                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X22_Y11_N18    ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|rd_valid_cnt[8]~28                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X22_Y8_N30     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|state.IDLE                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X23_Y9_N27         ; 49      ; Clock enable, Sync. load               ; no     ; --                   ; --               ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|wr_burst_len[3]~1                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X20_Y7_N8      ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; debounce:debounce_sd_save_key|cnt_num[21]~34                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X22_Y26_N0     ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; e_rxc                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; PIN_E3                ; 1179    ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; eth_trans_slave:Rslave2|eth_read_channal[3]~3                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X17_Y18_N2     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; eth_trans_slave:Rslave2|r_rd_cyc_flag~3                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y28_N10    ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; eth_trans_slave:Rslave2|slave_raddr[18]~0                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X17_Y18_N18    ; 17      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; eth_trans_slave:Rslave2|slave_req_t2~2                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X19_Y28_N22    ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[0]~1                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y26_N20    ; 80      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_cnt[5]~5                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X9_Y28_N24     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[31]~6                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X10_Y28_N8     ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[16]~1                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X12_Y27_N14    ; 48      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_eth_type[15]~0                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X11_Y28_N26    ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[15]~0                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X11_Y28_N14    ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[7]~1                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X5_Y28_N4      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[24]~1                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X10_Y28_N28    ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[0]~2                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X10_Y25_N30    ; 48      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[23][0]~4                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X8_Y23_N30     ; 80      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|nextstate.ST_CRC                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X2_Y23_N9          ; 15      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|nextstate.ST_IDLE                                                                                                                                                                                                                                                                                                                                                                                    ; FF_X1_Y23_N29         ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_cnt[3]~12                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X2_Y21_N6      ; 6       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_data_cnt[4]~1                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X3_Y21_N10     ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[8]~3                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X1_Y23_N16     ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_req~0                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X9_Y23_N2      ; 81      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[0]~0                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y23_N4      ; 80      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[21]~3                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y26_N20    ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data[1]~0                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X8_Y26_N28     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data_num[8]~0                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X2_Y23_N28     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[8]~17                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X3_Y28_N2      ; 10      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[8]~25                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X3_Y28_N6      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_des_portnum[13]~2                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X2_Y27_N6      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[23]~1                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X1_Y24_N0      ; 24      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[18]~2                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X3_Y26_N16     ; 40      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_eth_length[15]~3                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X2_Y27_N30     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|Equal2~0                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X2_Y24_N20     ; 19      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|LessThan0~14                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X10_Y16_N12    ; 21      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|LessThan1~13                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X12_Y16_N22    ; 8       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|WideOr10                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X6_Y22_N10     ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|always3~0                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X16_Y24_N0     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[5][0]~0                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y23_N0      ; 48      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[0][0]~19                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X6_Y23_N8      ; 18      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[0][0]~64                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X6_Y23_N18     ; 42      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[2][8]~39                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X6_Y25_N10     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_gmii_tx_dv~0                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X6_Y20_N18     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_cnt[0]~10                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X2_Y23_N24     ; 20      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_cnt[0]~16                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X6_Y23_N0      ; 5       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_cnt[0]~19                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X6_Y23_N22     ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_cnt[1]~43                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X10_Y19_N30    ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_real_add_cnt[4]~17                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y19_N12    ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|_~0                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X26_Y17_N16    ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                                                                                                                                                                                  ; FF_X24_Y14_N1         ; 74      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X26_Y17_N30    ; 14      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|valid_wrreq~1                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X26_Y18_N6     ; 20      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                                                                                                                                                                                                          ; FF_X7_Y12_N9          ; 55      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_rdreq~2                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X14_Y12_N0     ; 21      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X12_Y13_N10    ; 20      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                                                                                                                                                                                                          ; FF_X24_Y13_N5         ; 55      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_rdreq~2                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X24_Y12_N14    ; 21      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X24_Y13_N4     ; 20      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                                                                                                                                                                                                          ; FF_X27_Y20_N15        ; 55      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_rdreq~2                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y20_N18    ; 21      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X24_Y20_N2     ; 20      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                                                                                                                                                                                                          ; FF_X29_Y25_N23        ; 55      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_rdreq~2                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X24_Y25_N6     ; 21      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y23_N2     ; 20      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                                                                                                                                                                                                          ; FF_X9_Y9_N15          ; 55      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_rdreq~2                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X15_Y9_N2      ; 21      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X12_Y10_N20    ; 20      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                                                                                                                                                                                                          ; FF_X8_Y8_N5           ; 55      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_rdreq~2                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X15_Y7_N12     ; 21      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X9_Y7_N30      ; 20      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X16_Y8_N0      ; 20      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X14_Y14_N8     ; 19      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y10_N6     ; 19      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                                                                                                                                                                                                      ; FF_X23_Y17_N5         ; 55      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_rdreq~2                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X26_Y14_N8     ; 21      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_wrreq~1                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X24_Y16_N16    ; 20      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|_~0                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y5_N10     ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                                                                                                                                                                                   ; FF_X10_Y5_N7          ; 66      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|valid_rdreq~1                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X12_Y5_N30     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|valid_wrreq~1                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X10_Y5_N28     ; 20      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; i_sd_save_key                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; PIN_E13               ; 33      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; img_data_pkt:eth_img_pkt|always12~1                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X21_Y22_N30    ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; img_data_pkt:eth_img_pkt|ddr_write_pre_first_flag_d0                                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X20_Y26_N9         ; 23      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; img_data_pkt:eth_img_pkt|ddr_write_pre_first_flag_ready                                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X19_Y28_N1         ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; img_data_pkt:eth_img_pkt|ddr_write_pre_first_flag_ready                                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X19_Y28_N1         ; 168     ; Async. clear                           ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; img_data_pkt:eth_img_pkt|eth_trans_singleN_or_allP                                                                                                                                                                                                                                                                                                                                                                                                                   ; FF_X23_Y22_N21        ; 94      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|valid_rdreq~1                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X19_Y26_N0     ; 28      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X19_Y28_N30    ; 28      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|valid_rdreq~1                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X15_Y25_N30    ; 28      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X14_Y22_N10    ; 28      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; img_data_pkt:eth_img_pkt|pos_vsync                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X19_Y27_N16    ; 146     ; Async. clear                           ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; img_data_pkt:eth_img_pkt|r_transfer_flag~0                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X19_Y24_N22    ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; img_data_pkt:eth_img_pkt|udp_tx_byte_num[10]~2                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X17_Y22_N30    ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; img_data_pkt:eth_img_pkt|wr_signle_fifo_data~31                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X20_Y22_N28    ; 12      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[20]~34                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X22_Y16_N0     ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; key_bank_switch:key_bank_sw|read_channal[3]~10                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X21_Y16_N0     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; m0_camera_pclk                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; PIN_N1                ; 124     ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; m1_camera_pclk                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; PIN_R19               ; 122     ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; m2_camera_pclk                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; PIN_H14               ; 122     ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; m3_camera_pclk                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; PIN_B18               ; 122     ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; m4_camera_pclk                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; PIN_U1                ; 122     ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; m5_camera_pclk                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; PIN_P7                ; 122     ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                                                                                                                                                                               ; PLL_4                 ; 63      ; Clock                                  ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                                                                                                                                                                                                                                                               ; PLL_4                 ; 386     ; Clock                                  ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|wire_pll1_locked                                                                                                                                                                                                                                                                                                                                                                               ; PLL_4                 ; 13      ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; pos_slave_sel_frame_done_sdlck                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X24_Y14_N20    ; 71      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; pos_vsync                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y14_N0     ; 67      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; rst_n                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X9_Y11_N26     ; 2245    ; Async. clear                           ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; rst_n                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X9_Y11_N26     ; 51      ; Clock enable, Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                                                                                                                                  ; PLL_1                 ; 270     ; Clock                                  ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                                                                                                                                                                                  ; PLL_1                 ; 41      ; Clock                                  ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|wire_pll1_locked                                                                                                                                                                                                                                                                                                                                                                                  ; PLL_1                 ; 2       ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; sd_rdaddr_slave1:Rslave1|slave_raddr[17]~0                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X19_Y15_N18    ; 17      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; slave_arbitrate_interface:slave_m0|slave_waddr_reg[14]~30                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X12_Y12_N0     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; slave_arbitrate_interface:slave_m0|valid_neg                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X12_Y12_N16    ; 12      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; slave_arbitrate_interface:slave_m1|slave_waddr_reg[16]~30                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X26_Y12_N6     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; slave_arbitrate_interface:slave_m1|valid_neg                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X26_Y12_N26    ; 12      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; slave_arbitrate_interface:slave_m2|slave_waddr_reg[9]~30                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X26_Y19_N16    ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; slave_arbitrate_interface:slave_m2|valid_neg                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y11_N10    ; 12      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; slave_arbitrate_interface:slave_m3|slave_waddr_reg[9]~30                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X26_Y25_N16    ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; slave_arbitrate_interface:slave_m3|valid_neg                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y11_N22    ; 12      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; slave_arbitrate_interface:slave_m4|slave_waddr_reg[8]~30                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y9_N12     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; slave_arbitrate_interface:slave_m4|valid_neg                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X19_Y9_N30     ; 12      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; slave_arbitrate_interface:slave_m5|slave_waddr_reg[10]~30                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X12_Y7_N26     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; slave_arbitrate_interface:slave_m5|valid_neg                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X14_Y8_N30     ; 12      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; slave_arbitrate_interface:slave_m6|slave_waddr_reg[8]~32                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X21_Y10_N28    ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; slave_arbitrate_interface:slave_m6|valid_neg                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X20_Y10_N2     ; 10      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; slave_arbitrate_interface:slave_m7|slave_waddr_reg[8]~32                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X16_Y10_N4     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; slave_arbitrate_interface:slave_m7|valid_neg                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X16_Y10_N30    ; 10      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; slave_arbitrate_interface:slave_m8|slave_waddr_reg[9]~32                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X20_Y10_N18    ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; slave_arbitrate_interface:slave_m8|valid_neg                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X20_Y10_N24    ; 10      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; slave_arbitrate_interface_sd:slave_sel_sd|slave_waddr_reg[17]~18                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y14_N24    ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; slave_arbitrate_interface_sd:slave_sel_sd|valid_neg                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X19_Y9_N24     ; 12      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; slave_rd_bank_sel_module:sel_mod|slave_sel_rd_load~6                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X20_Y17_N10    ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X7_Y10_N11         ; 26      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X5_Y11_N6      ; 4       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X5_Y11_N10     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X5_Y11_N24     ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X3_Y11_N2      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X3_Y11_N20     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X6_Y12_N6      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X6_Y12_N23         ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X5_Y12_N23         ; 21      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X6_Y12_N4      ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~12                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X6_Y11_N16     ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~19                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X4_Y11_N2      ; 5       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~17                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X6_Y10_N22     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X6_Y11_N28     ; 5       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~20                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X6_Y10_N12     ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                                                                                     ; FF_X7_Y10_N1          ; 15      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                                                                                    ; FF_X8_Y10_N13         ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                                                                                     ; FF_X7_Y10_N21         ; 34      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                                                                                     ; FF_X7_Y10_N19         ; 15      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X8_Y10_N20     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                                                                    ; FF_X7_Y11_N13         ; 29      ; Async. clear, Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                                                                                                                                                ; LCCOMB_X2_Y13_N22     ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                                                                                                                                                ; LCCOMB_X2_Y13_N18     ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                                                                                                                              ; FF_X2_Y13_N25         ; 4       ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X2_Y13_N4      ; 19      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X5_Y11_N16     ; 32      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X5_Y11_N18     ; 32      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                                                                                                                ; FF_X5_Y14_N25         ; 180     ; Async. clear                           ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X4_Y8_N4       ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                                                                                                                           ; LCCOMB_X2_Y13_N12     ; 14      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                                                                                                                            ; LCCOMB_X2_Y13_N2      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                                                                                                                                ; LCCOMB_X4_Y14_N2      ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                                                                                                                      ; LCCOMB_X5_Y14_N2      ; 6       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_fgi:auto_generated|counter_reg_bit[4]~0                                                                                                                                                                  ; LCCOMB_X11_Y15_N12    ; 5       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_fii:auto_generated|counter_reg_bit[3]~0                                                                                                                                                                                 ; LCCOMB_X4_Y14_N4      ; 4       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                                                                                                                                                                                    ; LCCOMB_X4_Y13_N12     ; 1       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                                                                                                            ; LCCOMB_X5_Y14_N0      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~10                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X5_Y10_N16     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~9                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X5_Y10_N26     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X1_Y13_N18     ; 17      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[4]~34                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X4_Y8_N26      ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X5_Y10_N28     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X5_Y11_N0      ; 89      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; source_clk                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; PIN_T21               ; 4       ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; source_clk                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; PIN_T21               ; 9       ; Clock                                  ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; start_transfer_ctrl:u_start_transfer_ctrl|transfer_cmos_sel[3]~1                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X19_Y26_N20    ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; switch_key                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; PIN_C17               ; 33      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; switch_show:sw_show|debounce:deboune_sw_show|cnt_num[24]~34                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X27_Y15_N24    ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sys_rst_n                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; PIN_B19               ; 5       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|wr_sec_addr[30]~2                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y18_N26    ; 42      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|wr_sec_addr[30]~36                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X32_Y18_N2     ; 43      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|cmd_bit_cnt[4]~2                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X29_Y21_N28    ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|cur_state.st_idle                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X31_Y18_N15        ; 17      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|cur_state.st_wait_cmd0                                                                                                                                                                                                                                                                                                                                                                                   ; FF_X31_Y18_N5         ; 23      ; Clock enable, Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|div_clk                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X40_Y15_N3         ; 102     ; Clock                                  ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|over_time_en                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X29_Y21_N21        ; 18      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|poweron_cnt[9]~18                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X31_Y18_N28    ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|res_data~0                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y21_N20    ; 54      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|res_en                                                                                                                                                                                                                                                                                                                                                                                                   ; FF_X36_Y21_N25        ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_read:u_sd_read|always2~0                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X33_Y18_N26    ; 17      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_read:u_sd_read|cmd_bit_cnt[5]~4                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X33_Y15_N10    ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_read:u_sd_read|rd_val_en                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X36_Y10_N3         ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_read:u_sd_read|res_bit_cnt[3]~0                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X33_Y14_N14    ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_read:u_sd_read|rx_data_cnt[8]~1                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X33_Y18_N30    ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_read:u_sd_read|rx_en_t                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X33_Y18_N21        ; 17      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|bit_cnt[3]~2                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X33_Y13_N22    ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|cmd_bit_cnt[5]~5                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X35_Y13_N20    ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|cmd_wr[0]~1                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X33_Y13_N18    ; 33      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|data_cnt[8]~3                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X37_Y13_N2     ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|wr_data_t[0]~2                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y13_N6     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; vga_display:vga_m0|x_cnt[0]~35                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y6_N4       ; 21      ; Clock enable, Sync. load               ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                             ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                     ; JTAG_X1_Y15_N0     ; 347     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; cmos_switch_mould:cmos_eth_sel|o_cmos_sel_pclk~0                                                                                                                                                                                                                                 ; LCCOMB_X20_Y25_N28 ; 108     ; 7                                    ; Global Clock         ; GCLK10           ; --                        ;
; cmos_switch_mould:cmos_sd_sel|o_cmos_sel_pclk                                                                                                                                                                                                                                    ; LCCOMB_X21_Y16_N14 ; 58      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[1] ; PLL_2              ; 4360    ; 470                                  ; Global Clock         ; GCLK8            ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[2] ; PLL_2              ; 80      ; 2                                    ; Global Clock         ; GCLK7            ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[3] ; PLL_2              ; 119     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[4] ; PLL_2              ; 27      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n                                                                     ; FF_X1_Y14_N23      ; 2470    ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|scan_clk                                                                               ; FF_X2_Y14_N25      ; 24      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; img_data_pkt:eth_img_pkt|ddr_write_pre_first_flag_ready                                                                                                                                                                                                                          ; FF_X19_Y28_N1      ; 168     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; img_data_pkt:eth_img_pkt|pos_vsync                                                                                                                                                                                                                                               ; LCCOMB_X19_Y27_N16 ; 146     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                           ; PLL_4              ; 6       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                           ; PLL_4              ; 63      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                                                                           ; PLL_4              ; 386     ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; rst_n                                                                                                                                                                                                                                                                            ; LCCOMB_X9_Y11_N26  ; 2245    ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                              ; PLL_1              ; 270     ; 8                                    ; Global Clock         ; GCLK3            ; --                        ;
; sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                              ; PLL_1              ; 41      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                            ; FF_X5_Y14_N25      ; 180     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; source_clk                                                                                                                                                                                                                                                                       ; PIN_T21            ; 9       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|div_clk                                                                                                                                                                                                              ; FF_X40_Y15_N3      ; 102     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; e_rxc~input                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 1179    ;
; ~GND                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 249     ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_odt_gen:gen_bg_afi_signal_decode[0].odt_gen_inst|alt_mem_ddrx_ddr2_odt_gen:ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst|int_tcwl[1]   ; 131     ;
; m0_camera_pclk~input                                                                                                                                                                                                                                                                                                                                                                                                                              ; 124     ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_track                                                                                                                                                       ; 124     ;
; m1_camera_pclk~input                                                                                                                                                                                                                                                                                                                                                                                                                              ; 122     ;
; m2_camera_pclk~input                                                                                                                                                                                                                                                                                                                                                                                                                              ; 122     ;
; m3_camera_pclk~input                                                                                                                                                                                                                                                                                                                                                                                                                              ; 122     ;
; m4_camera_pclk~input                                                                                                                                                                                                                                                                                                                                                                                                                              ; 122     ;
; m5_camera_pclk~input                                                                                                                                                                                                                                                                                                                                                                                                                              ; 122     ;
; camera_config_sel:u_camera_config_sel|camera_index[6]~19                                                                                                                                                                                                                                                                                                                                                                                          ; 100     ;
; img_data_pkt:eth_img_pkt|eth_trans_singleN_or_allP                                                                                                                                                                                                                                                                                                                                                                                                ; 94      ;
; camera_config_sel:u_camera_config_sel|camera_index[0]~14                                                                                                                                                                                                                                                                                                                                                                                          ; 91      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                                                                                                     ; 89      ;
; camera_config_sel:u_camera_config_sel|camera_index[3]~29                                                                                                                                                                                                                                                                                                                                                                                          ; 89      ;
; camera_config_sel:u_camera_config_sel|camera_index[1]~44                                                                                                                                                                                                                                                                                                                                                                                          ; 88      ;
; camera_config_sel:u_camera_config_sel|camera_index[2]~39                                                                                                                                                                                                                                                                                                                                                                                          ; 88      ;
; camera_config_sel:u_camera_config_sel|camera_index[5]~24                                                                                                                                                                                                                                                                                                                                                                                          ; 87      ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state.ST_RX_DONE                                                                                                                                                                                                                                                                                                                                                                                     ; 84      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_touch_key_d0                                                                                                                                                                                                                                                                                                                                                                           ; 84      ;
; camera_config_sel:u_camera_config_sel|camera_index[4]~34                                                                                                                                                                                                                                                                                                                                                                                          ; 83      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_touch_key_d1                                                                                                                                                                                                                                                                                                                                                                           ; 83      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|afi_wlat_minus_3[0][3]                                                                                                                               ; 82      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|o_arp_tx_req~0                                                                                                                                                                                                                                                                                                                                                                           ; 81      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|afi_wlat_minus_3[0][1]                                                                                                                               ; 81      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|afi_wlat_minus_3[0][2]                                                                                                                               ; 81      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|arp_data[23][0]~4                                                                                                                                                                                                                                                                                                                                                                 ; 80      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|afi_wlat_minus_3[0][0]                                                                                                                               ; 80      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp_ctrl:arp_ctrl_m1|r_rx_srcmac_addr[0]~0                                                                                                                                                                                                                                                                                                                                                                    ; 80      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|o_arp_srcmac_addr[0]~1                                                                                                                                                                                                                                                                                                                                                            ; 80      ;
; camera_ov9281:camera_m0|ov9281_config:ov9281_config_m0|reg_conf_done_reg                                                                                                                                                                                                                                                                                                                                                                          ; 78      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[3]~4                                                                                                                                                            ; 74      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[2]~2                                                                                                                                                            ; 74      ;
; fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                                                                                                                                                               ; 74      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[1]~1                                                                                                                                                            ; 73      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_cnt[0]                                                                                                                                                                                                                                                                                                                                                                                             ; 73      ;
; pos_slave_sel_frame_done_sdlck                                                                                                                                                                                                                                                                                                                                                                                                                    ; 71      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[0]~0                                                                                                                                                            ; 70      ;
; camera_ov9281:camera_m0|camera_vsync_rst                                                                                                                                                                                                                                                                                                                                                                                                          ; 67      ;
; camera_ov9281:camera_m3|camera_vsync_rst                                                                                                                                                                                                                                                                                                                                                                                                          ; 67      ;
; camera_ov9281:camera_m5|camera_vsync_rst                                                                                                                                                                                                                                                                                                                                                                                                          ; 67      ;
; camera_ov9281:camera_m4|camera_vsync_rst                                                                                                                                                                                                                                                                                                                                                                                                          ; 67      ;
; camera_ov9281:camera_m2|camera_vsync_rst                                                                                                                                                                                                                                                                                                                                                                                                          ; 67      ;
; camera_ov9281:camera_m1|camera_vsync_rst                                                                                                                                                                                                                                                                                                                                                                                                          ; 67      ;
; pos_vsync                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 67      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list_v~2                                                                                 ; 66      ;
; fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                                                                                                                                                                ; 66      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_cnt[3]                                                                                                                                                                                                                                                                                                                                                                          ; 65      ;
; camera_ov9281:camera_m1|ov9281_config:ov9281_config_m0|reg_conf_done_reg                                                                                                                                                                                                                                                                                                                                                                          ; 64      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_cnt[1]                                                                                                                                                                                                                                                                                                                                                                                             ; 64      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|state.ST_ARP_DATA                                                                                                                                                                                                                                                                                                                                                                 ; 63      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_reset_cdvw                                                                                                                                                  ; 60      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list_v~0                                                                                 ; 59      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list_get~0                                                                               ; 57      ;
; camera_ov9281:camera_m3|ov9281_config:ov9281_config_m0|reg_conf_done_reg                                                                                                                                                                                                                                                                                                                                                                          ; 57      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_last_state.s_track                                                                                                                                                  ; 56      ;
; cmos_switch_mould:cmos_eth_sel|o_cmos_sel_vsync~0                                                                                                                                                                                                                                                                                                                                                                                                 ; 56      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.working_window[54]~6                                                                                                                                          ; 55      ;
; fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                                                                                                                                                                                       ; 55      ;
; fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                                                                                                                                                                                       ; 55      ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                                                                                                                                                                                   ; 55      ;
; fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                                                                                                                                                                                       ; 55      ;
; fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                                                                                                                                                                                       ; 55      ;
; fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                                                                                                                                                                                       ; 55      ;
; fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                                                                                                                                                                                       ; 55      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|less_than_3_rd_to_wr                                                                                                                                       ; 55      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_tx_byte_sel[0]                                                                                                                                                                                                                                                                                                                                                                                     ; 55      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|state.s_reset                                                                                                                                                              ; 54      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|res_data~0                                                                                                                                                                                                                                                                                                                                                                            ; 54      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|always1~0                                                                                                                                                                                                                                                                                                                                                                         ; 52      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:resync_clk_pipe|ams_pipe[1]                                                                                                                                                                                             ; 52      ;
; cmos_switch_mould:cmos_eth_sel|o_cmos_sel_vsync~1                                                                                                                                                                                                                                                                                                                                                                                                 ; 51      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|offset_t_param_act_to_act[5]                                                                                                                                             ; 50      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|LessThan0~1                                                                                                                                                                                                                                                                                                                                                                       ; 50      ;
; rst_n                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 50      ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|state.IDLE                                                                                                                                                                                                                                                                                                                                                                                     ; 49      ;
; cmos_switch_mould:cmos_eth_sel|o_cmos_sel_vsync~3                                                                                                                                                                                                                                                                                                                                                                                                 ; 49      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|num_stacked_refreshes[2]~2                                                                                                                                                 ; 49      ;
; arbitrate_ctrl:arbitrate_ctrl_u0|ddr_Rfifo_data[16]~3                                                                                                                                                                                                                                                                                                                                                                                             ; 48      ;
; arbitrate_ctrl:arbitrate_ctrl_u0|ddr_Rfifo_data[16]~2                                                                                                                                                                                                                                                                                                                                                                                             ; 48      ;
; arbitrate_ctrl:arbitrate_ctrl_u0|ddr_Rfifo_data[16]~1                                                                                                                                                                                                                                                                                                                                                                                             ; 48      ;
; arbitrate_ctrl:arbitrate_ctrl_u0|ddr_Rfifo_data[16]~0                                                                                                                                                                                                                                                                                                                                                                                             ; 48      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_mac_t[16]~1                                                                                                                                                                                                                                                                                                                                                                 ; 48      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_mac_t[0]~2                                                                                                                                                                                                                                                                                                                                                                  ; 48      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list_v~0                                                                                       ; 48      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|eth_head[5][0]~0                                                                                                                                                                                                                                                                                                                                                                                     ; 48      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|burstcount_list_read~0                                                                              ; 47      ;
; camera_config_sel:u_camera_config_sel|Equal2~0                                                                                                                                                                                                                                                                                                                                                                                                    ; 47      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_cnt[2]                                                                                                                                                                                                                                                                                                                                                                                             ; 45      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|col_grant[3]                                                                                                                                                     ; 44      ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|wr_sec_addr[30]~36                                                                                                                                                                                                                                                                                                                                                                                            ; 43      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|copy~0                                                                                                                                                           ; 43      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_cnt[5]                                                                                                                                                                                                                                                                                                                                                                          ; 43      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_tx_byte_sel[1]                                                                                                                                                                                                                                                                                                                                                                                     ; 43      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[0][0]~64                                                                                                                                                                                                                                                                                                                                                                                     ; 42      ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|wr_sec_addr[30]~2                                                                                                                                                                                                                                                                                                                                                                                             ; 42      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ctl_init_success                                                                                                                                                                                            ; 42      ;
; e_rxdv~input                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 41      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|col_grant[2]                                                                                                                                                     ; 41      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|col_grant[0]                                                                                                                                                     ; 41      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|col_grant[1]                                                                                                                                                     ; 41      ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desmac_addr[18]~2                                                                                                                                                                                                                                                                                                                                                                                  ; 40      ;
; comb~0                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 39      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_crc_clr                                                                                                                                                                                                                                                                                                                                                                                            ; 39      ;
; m4_camera_vsync~input                                                                                                                                                                                                                                                                                                                                                                                                                             ; 38      ;
; m2_camera_vsync~input                                                                                                                                                                                                                                                                                                                                                                                                                             ; 38      ;
; m1_camera_vsync~input                                                                                                                                                                                                                                                                                                                                                                                                                             ; 38      ;
; m5_camera_vsync~input                                                                                                                                                                                                                                                                                                                                                                                                                             ; 38      ;
; m3_camera_vsync~input                                                                                                                                                                                                                                                                                                                                                                                                                             ; 38      ;
; m0_camera_vsync~input                                                                                                                                                                                                                                                                                                                                                                                                                             ; 38      ;
; ddr_wr_ctrl:ddr_wr_ctrl|wr_burst_req                                                                                                                                                                                                                                                                                                                                                                                                              ; 37      ;
; ddr_wdisplay_slave:Rslave0|reg_slave_sel_rd_bank[1]~0                                                                                                                                                                                                                                                                                                                                                                                             ; 36      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|valid_rdreq~1                                                                                                                                                                                                                                                                                                                ; 36      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                ; 36      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|valid_rdreq~1                                                                                                                                                                                                                                                                                                                  ; 36      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                  ; 36      ;
; vsync_pos_switch:sd_channal_sw|o_cmos_sel_channal_sw                                                                                                                                                                                                                                                                                                                                                                                              ; 35      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|generating                                                                                                                                                       ; 35      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|always0~0                                                                                                                                                                                                                                                                                                                                                                         ; 35      ;
; m4_camera_href~input                                                                                                                                                                                                                                                                                                                                                                                                                              ; 34      ;
; m2_camera_href~input                                                                                                                                                                                                                                                                                                                                                                                                                              ; 34      ;
; m1_camera_href~input                                                                                                                                                                                                                                                                                                                                                                                                                              ; 34      ;
; m5_camera_href~input                                                                                                                                                                                                                                                                                                                                                                                                                              ; 34      ;
; m3_camera_href~input                                                                                                                                                                                                                                                                                                                                                                                                                              ; 34      ;
; m0_camera_href~input                                                                                                                                                                                                                                                                                                                                                                                                                              ; 34      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                                                                  ; 34      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|init_done_reg                                                                                                                                                                                      ; 34      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|state.s_program_cal_mrs                                                                                                                                                    ; 34      ;
; cmos_switch_mould:cmos_eth_sel|o_cmos_sel_vsync~4                                                                                                                                                                                                                                                                                                                                                                                                 ; 34      ;
; camera_ov9281:camera_m2|ov9281_config:ov9281_config_m0|reg_conf_done_reg                                                                                                                                                                                                                                                                                                                                                                          ; 34      ;
; i_sd_save_key~input                                                                                                                                                                                                                                                                                                                                                                                                                               ; 33      ;
; switch_key~input                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 33      ;
; close_key~input                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 33      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                                                                                  ; 33      ;
; cmos_switch_mould:cmos_sd_sel|o_cmos_sel_dreq~7                                                                                                                                                                                                                                                                                                                                                                                                   ; 33      ;
; cmos_switch_mould:cmos_sd_sel|o_cmos_sel_dreq~4                                                                                                                                                                                                                                                                                                                                                                                                   ; 33      ;
; cmos_switch_mould:cmos_sd_sel|o_cmos_sel_dreq~3                                                                                                                                                                                                                                                                                                                                                                                                   ; 33      ;
; cmos_switch_mould:cmos_sd_sel|o_cmos_sel_dreq~2                                                                                                                                                                                                                                                                                                                                                                                                   ; 33      ;
; cmos_switch_mould:cmos_sd_sel|o_cmos_sel_data[16]~0                                                                                                                                                                                                                                                                                                                                                                                               ; 33      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|always0~6                                                                                                                                                                                                                                                                                                                                                                         ; 33      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|always0~5                                                                                                                                                                                                                                                                                                                                                                         ; 33      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|queue_full~2                                                                                                                                                     ; 33      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[0][3]                                                                                     ; 33      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[0][2]                                                                                     ; 33      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[0][1]                                                                                     ; 33      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[0][0]                                                                                     ; 33      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|dgwb_wdp_ovride                                                                                                                                                              ; 33      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|o_crc_clr                                                                                                                                                                                                                                                                                                                                                                         ; 33      ;
; camera_ov9281:camera_m4|ov9281_config:ov9281_config_m0|reg_conf_done_reg                                                                                                                                                                                                                                                                                                                                                                          ; 33      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|cmd_wr[0]~1                                                                                                                                                                                                                                                                                                                                                                         ; 33      ;
; arbitrate_ctrl_rd_ddr:arbitrate_ctrl_rd_ddr_m|sellect_num.000010                                                                                                                                                                                                                                                                                                                                                                                  ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[4]~34                                                                                                                                                                                                                                                                                                                 ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                                                                                                           ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                                                                                                           ; 32      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|buf_bank_addr[0]~5                                                                                                                                               ; 32      ;
; debounce:debounce_sd_save_key|cnt_num[21]~34                                                                                                                                                                                                                                                                                                                                                                                                      ; 32      ;
; key_bank_switch:key_bank_sw|debounce:debounce_key1|cnt_num[20]~34                                                                                                                                                                                                                                                                                                                                                                                 ; 32      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_mimic_cdv_found                                                                                                                                               ; 32      ;
; arbitrate_ctrl:arbitrate_ctrl_u0|ddr_Rfifo_data[16]~6                                                                                                                                                                                                                                                                                                                                                                                             ; 32      ;
; arbitrate_ctrl:arbitrate_ctrl_u0|ddr_Rfifo_data[16]~5                                                                                                                                                                                                                                                                                                                                                                                             ; 32      ;
; arbitrate_ctrl:arbitrate_ctrl_u0|ddr_Rfifo_data[16]~4                                                                                                                                                                                                                                                                                                                                                                                             ; 32      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|update_data_if_burstcount_greatereq[7]~2                                                            ; 32      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_src_ip_t[24]~1                                                                                                                                                                                                                                                                                                                                                                  ; 32      ;
; switch_show:sw_show|debounce:deboune_sw_show|cnt_num[24]~34                                                                                                                                                                                                                                                                                                                                                                                       ; 32      ;
; key_bank_switch:key_bank_sw|read_channal[2]                                                                                                                                                                                                                                                                                                                                                                                                       ; 32      ;
; camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[16]~1                                                                                                                                                                                                                                                                                                                                                                  ; 32      ;
; camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[16]~1                                                                                                                                                                                                                                                                                                                                                                  ; 32      ;
; camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[16]~1                                                                                                                                                                                                                                                                                                                                                                  ; 32      ;
; camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[16]~1                                                                                                                                                                                                                                                                                                                                                                  ; 32      ;
; camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[16]~1                                                                                                                                                                                                                                                                                                                                                                  ; 32      ;
; camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[16]~1                                                                                                                                                                                                                                                                                                                                                                  ; 32      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_des_ip_t[31]~6                                                                                                                                                                                                                                                                                                                                                                  ; 32      ;
; ethernet_top:eth_top|udp:udp_m1|crc32_d8:crc32_d8_u2|crc_data[21]~3                                                                                                                                                                                                                                                                                                                                                                               ; 32      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|crc32_d8:u_crc32_d8|crc_data[8]~3                                                                                                                                                                                                                                                                                                                                                                  ; 32      ;
; ddr_wdisplay_slave:Rslave0|fifo_clearn                                                                                                                                                                                                                                                                                                                                                                                                            ; 32      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|cdvw_proc~1                                                                                                                                                                  ; 31      ;
; slave_arbitrate_interface_sd:slave_sel_sd|slave_req                                                                                                                                                                                                                                                                                                                                                                                               ; 31      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list_v~3                                                                                                         ; 31      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_write_wlat                                                                                                                                                  ; 31      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[15][3]~32                                                                                 ; 31      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_data_cnt[2]                                                                                                                                                                                                                                                                                                                                                                     ; 31      ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|WR_FINISH                                                                                                                                                                                                                                                                                                                                                                                      ; 30      ;
; key_bank_switch:key_bank_sw|read_channal[1]                                                                                                                                                                                                                                                                                                                                                                                                       ; 30      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                                                 ; 29      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|Selector33~0                                                                                                                                                                 ; 29      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_state.s_rsc_test_dq                                                                                                                                       ; 29      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|ac_state.s_0                                                                                                                                                               ; 29      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|row_grant[2]                                                                                                                                                     ; 29      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|row_grant[3]                                                                                                                                                     ; 29      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|row_grant[0]                                                                                                                                                     ; 29      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|row_grant[1]                                                                                                                                                     ; 29      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_data_cnt[0]                                                                                                                                                                                                                                                                                                                                                                     ; 29      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_data_cnt[1]                                                                                                                                                                                                                                                                                                                                                                     ; 29      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\cdvw_block:sig_cdvw_calc_1t                                                                                                                                                 ; 28      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_accepted~1                                                                            ; 28      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|update_cmd_if_address[2]~2                                                                          ; 28      ;
; img_data_pkt:eth_img_pkt|wr_all_fifo_data[6]~3                                                                                                                                                                                                                                                                                                                                                                                                    ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                                                                                                                 ; 27      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_adjust_resync                                                                                                                                 ; 27      ;
; arbitrate_ctrl:arbitrate_ctrl_u0|slave_valid[0]~7                                                                                                                                                                                                                                                                                                                                                                                                 ; 27      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dimm_driving_dq                                                                                                                                                          ; 27      ;
; camera_config_sel:u_camera_config_sel|camera_config_index:camera_config_index_lab|WideOr4~5                                                                                                                                                                                                                                                                                                                                                       ; 27      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list_put~0                                                                                                       ; 27      ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|wr_addr_load                                                                                                                                                                                                                                                                                                                                                                                                  ; 27      ;
; arbitrate_ctrl_rd_ddr:arbitrate_ctrl_rd_ddr_m|sellect_num.000001                                                                                                                                                                                                                                                                                                                                                                                  ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                                                                                             ; 26      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.status.calculating                                                                                                                                            ; 26      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list_v~4                                                          ; 26      ;
; key_bank_switch:key_bank_sw|read_channal[0]                                                                                                                                                                                                                                                                                                                                                                                                       ; 26      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|state.s_operational                                                                                                                                                          ; 26      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst|int_do_col_req                                                                                                                                               ; 26      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|update_cmd_if_address[0]~5                                                                          ; 26      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|update_cmd_if_address[1]~4                                                                          ; 26      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_data_cnt[3]                                                                                                                                                                                                                                                                                                                                                                     ; 26      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_skip_en                                                                                                                                                                                                                                                                                                                                                                                            ; 26      ;
; ddr_wr_ctrl:ddr_wr_ctrl|rd_burst_req                                                                                                                                                                                                                                                                                                                                                                                                              ; 25      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|dgb_ac_access_gnt_r                                                                                                                                                                                         ; 25      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|process_12~0                                                                                                                                                               ; 25      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|sb_do_precharge_all[0]                                                                                                                                         ; 25      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_read:u_sd_read|rx_flag                                                                                                                                                                                                                                                                                                                                                                               ; 25      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_cnt[0]                                                                                                                                                                                                                                                                                                                                                                          ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                                                                                                                                                                                                     ; 24      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:measure_clk_pipe|ams_pipe[1]                                                                                                                                                                                            ; 24      ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|LOCAL_ADDR[10]~49                                                                                                                                                                                                                                                                                                                                                                              ; 24      ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_desip_addr[23]~1                                                                                                                                                                                                                                                                                                                                                                                   ; 24      ;
; camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|counter[3]~5                                                                                                                                                                                                                                                                                                                                                                             ; 24      ;
; camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[10]~0                                                                                                                                                                                                                                                                                                                                                                    ; 24      ;
; camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_data_reg[18]~0                                                                                                                                                                                                                                                                                                                                                                    ; 24      ;
; camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_data_reg[23]~0                                                                                                                                                                                                                                                                                                                                                                    ; 24      ;
; camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_data_reg[24]~0                                                                                                                                                                                                                                                                                                                                                                    ; 24      ;
; camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_data_reg[14]~0                                                                                                                                                                                                                                                                                                                                                                    ; 24      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_burst_count[0]                                                                                                                                                 ; 24      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_data_cnt[4]                                                                                                                                                                                                                                                                                                                                                                     ; 24      ;
; camera_ov9281:camera_m6|ov9281_config:ov9281_config_m0|reg_conf_done_reg                                                                                                                                                                                                                                                                                                                                                                          ; 24      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_cnt[1]                                                                                                                                                                                                                                                                                                                                                                          ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                      ; 23      ;
; fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_rdreq~2                                                                                                                                                                                                                                                                                                                                                       ; 23      ;
; fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_rdreq~2                                                                                                                                                                                                                                                                                                                                                       ; 23      ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_rdreq~2                                                                                                                                                                                                                                                                                                                                                   ; 23      ;
; fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_rdreq~2                                                                                                                                                                                                                                                                                                                                                       ; 23      ;
; fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_rdreq~2                                                                                                                                                                                                                                                                                                                                                       ; 23      ;
; fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_rdreq~2                                                                                                                                                                                                                                                                                                                                                       ; 23      ;
; fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_rdreq~2                                                                                                                                                                                                                                                                                                                                                       ; 23      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|state~33                                                                                                                                                                     ; 23      ;
; camera_ov9281:camera_m5|ov9281_config:ov9281_config_m0|i2c_data[22]~1                                                                                                                                                                                                                                                                                                                                                                             ; 23      ;
; camera_config_sel:u_camera_config_sel|Equal4~0                                                                                                                                                                                                                                                                                                                                                                                                    ; 23      ;
; camera_ov9281:camera_m4|ov9281_config:ov9281_config_m0|i2c_data[22]~1                                                                                                                                                                                                                                                                                                                                                                             ; 23      ;
; camera_ov9281:camera_m3|ov9281_config:ov9281_config_m0|i2c_data[22]~1                                                                                                                                                                                                                                                                                                                                                                             ; 23      ;
; camera_ov9281:camera_m2|ov9281_config:ov9281_config_m0|i2c_data[22]~1                                                                                                                                                                                                                                                                                                                                                                             ; 23      ;
; camera_ov9281:camera_m1|ov9281_config:ov9281_config_m0|i2c_data[22]~1                                                                                                                                                                                                                                                                                                                                                                             ; 23      ;
; camera_ov9281:camera_m0|ov9281_config:ov9281_config_m0|i2c_data[22]~1                                                                                                                                                                                                                                                                                                                                                                             ; 23      ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always1~1                                                                                                                                                                                                                                                                                                                                                                                            ; 23      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|stage_counter_zero                                                                                                                                                         ; 23      ;
; img_data_pkt:eth_img_pkt|ddr_write_pre_first_flag_d0                                                                                                                                                                                                                                                                                                                                                                                              ; 23      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|seq_ac_sel                                                                                                                                                                 ; 23      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|cur_state.st_wait_cmd0                                                                                                                                                                                                                                                                                                                                                                ; 23      ;
; fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                                       ; 22      ;
; fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                                       ; 22      ;
; fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                                                                                       ; 22      ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_wrreq~1                                                                                                                                                                                                                                                                                                                                                   ; 22      ;
; fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                                       ; 22      ;
; fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                                       ; 22      ;
; fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                                       ; 22      ;
; fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                                       ; 22      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list_put~0                                                                                                 ; 22      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[0][1]                                                                                                       ; 22      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[0][2]                                                                                                       ; 22      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|split_size[3]                                                                                                                                                    ; 22      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_state.s_ac_read_mtp                                                                                                                                   ; 22      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|state.s_run_init_seq                                                                                                                                                       ; 22      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|ac_state.s_1                                                                                                                                                               ; 22      ;
; fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|valid_wrreq~1                                                                                                                                                                                                                                                                                                                               ; 22      ;
; fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|valid_wrreq~1                                                                                                                                                                                                                                                                                                                                ; 22      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|wr_ctrl_cnt[1]                                                                                                                                                                                                                                                                                                                                                                      ; 22      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|split_size[2]                                                                                                                                                    ; 22      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|split_size[0]                                                                                                                                                    ; 22      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|split_size[1]                                                                                                                                                    ; 22      ;
; e_rxd[7]~input                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 21      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                                                                                                                                                                       ; 21      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                                                                                                                                       ; 21      ;
; vga_display:vga_m0|x_cnt[0]~35                                                                                                                                                                                                                                                                                                                                                                                                                    ; 21      ;
; fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                                                                                       ; 21      ;
; fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                                                                                       ; 21      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.status.valid_result                                                                                                                                           ; 21      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|update_cmd_if_address[3]~1                                                                          ; 21      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|flush_tbp[3]~7                                                                                                                                                           ; 21      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|flush_tbp[2]~5                                                                                                                                                           ; 21      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|flush_tbp[1]~3                                                                                                                                                           ; 21      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|flush_tbp[0]~1                                                                                                                                                           ; 21      ;
; arbitrate_ctrl_rd_ddr:arbitrate_ctrl_rd_ddr_m|slave_valid[2]~3                                                                                                                                                                                                                                                                                                                                                                                    ; 21      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|arb_to_chip[1]~2                                                                                                                                                 ; 21      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|LessThan0~14                                                                                                                                                                                                                                                                                                                                                                                         ; 21      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|state.ST_IDLE                                                                                                                                                                                                                                                                                                                                                                                        ; 21      ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|state.write_sd_state                                                                                                                                                                                                                                                                                                                                                                                          ; 21      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_req_rsc_shift[7]                                                                                                                                              ; 20      ;
; slave_arbitrate_interface:slave_m0|slave_req                                                                                                                                                                                                                                                                                                                                                                                                      ; 20      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer~17                                                                                                                                                             ; 20      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|dataid_vector_pipe_eq_afi_wlat_minus_2[0][6]~10                                                                                                      ; 20      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|dataid_vector_pipe_eq_afi_wlat_minus_2[0][6]~8                                                                                                       ; 20      ;
; key_bank_switch:key_bank_sw|read_channal[3]                                                                                                                                                                                                                                                                                                                                                                                                       ; 20      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|buf_col_addr_reach_max                                                                                                                                           ; 20      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|cfg_output_regd_for_wdata_path[0]                                                                                                                    ; 20      ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always1~0                                                                                                                                                                                                                                                                                                                                                                                            ; 20      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|update_cmd_if_address[4]~3                                                                          ; 20      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|rfsh_ack~0                                                                                                                                                     ; 20      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|state.s_prog_user_mrs                                                                                                                                                      ; 20      ;
; arbitrate_ctrl_rd_ddr:arbitrate_ctrl_rd_ddr_m|primary_num~1                                                                                                                                                                                                                                                                                                                                                                                       ; 20      ;
; img_data_pkt:eth_img_pkt|wr_signle_fifo_data[23]~20                                                                                                                                                                                                                                                                                                                                                                                               ; 20      ;
; img_data_pkt:eth_img_pkt|wr_signle_fifo_data[23]~14                                                                                                                                                                                                                                                                                                                                                                                               ; 20      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list_vector[6]~2                                                                         ; 20      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list_vector[6]~0                                                                         ; 20      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|fifo_put~0                                                                                ; 20      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_cnt[0]~10                                                                                                                                                                                                                                                                                                                                                                                          ; 20      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|nextstate.ST_ETH_HEAD                                                                                                                                                                                                                                                                                                                                                             ; 20      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|state.ST_CHECK_SUM                                                                                                                                                                                                                                                                                                                                                                                   ; 20      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|wr_ctrl_cnt[0]                                                                                                                                                                                                                                                                                                                                                                      ; 20      ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[2]                                                                                                                                                                                                                                                                                                                                                                                             ; 20      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|split_read                                                                                                                                                       ; 20      ;
; camera_ov9281:camera_m0|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[0]                                                                                                                                                                                                                                                                                                                                                                    ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                                                                                          ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                                                                                                                   ; 19      ;
; ddr_wr_ctrl:ddr_wr_ctrl|always4~0                                                                                                                                                                                                                                                                                                                                                                                                                 ; 19      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_adv_rd_lat                                                                                                                                                  ; 19      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|dataid_vector_pipe_eq_afi_wlat_minus_2[0][6]~11                                                                                                      ; 19      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|dataid_vector_pipe_eq_afi_wlat_minus_2[0][6]~9                                                                                                       ; 19      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[0][0]                                                                                                       ; 19      ;
; ddr_wr_ctrl:ddr_wr_ctrl|always5~0                                                                                                                                                                                                                                                                                                                                                                                                                 ; 19      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|ecc_wdata_fifo_read[0]~0                                                                                                                             ; 19      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|update_cmd_if_address[5]~0                                                                          ; 19      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|Equal2~0                                                                                                                                                                                                                                                                                                                                                                                             ; 19      ;
; arbitrate_ctrl_rd_ddr:arbitrate_ctrl_rd_ddr_m|primary_num~0                                                                                                                                                                                                                                                                                                                                                                                       ; 19      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_cnt[2]                                                                                                                                                                                                                                                                                                                                                                          ; 19      ;
; camera_ov9281:camera_m5|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[0]                                                                                                                                                                                                                                                                                                                                                                    ; 19      ;
; camera_ov9281:camera_m4|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[0]                                                                                                                                                                                                                                                                                                                                                                    ; 19      ;
; camera_ov9281:camera_m3|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[0]                                                                                                                                                                                                                                                                                                                                                                    ; 19      ;
; camera_ov9281:camera_m2|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[0]                                                                                                                                                                                                                                                                                                                                                                    ; 19      ;
; camera_ov9281:camera_m1|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[0]                                                                                                                                                                                                                                                                                                                                                                    ; 19      ;
; e_rxd[2]~input                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 18      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|milisecond_tick_gen_count[0]~1                                                                                                                                               ; 18      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_cdvw_wait                                                                                                                                     ; 18      ;
; arbitrate_ctrl_rd_ddr:arbitrate_ctrl_rd_ddr_m|arb_rddr_len~1                                                                                                                                                                                                                                                                                                                                                                                      ; 18      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|generate_wdata                                                                                                                                                               ; 18      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|act_grant[3]                                                                                                                                                     ; 18      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|act_grant[2]                                                                                                                                                     ; 18      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|act_grant[1]                                                                                                                                                     ; 18      ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always2~0                                                                                                                                                                                                                                                                                                                                                                                            ; 18      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|\ac_mux:seen_phy_init_complete                                                                                                                                                                              ; 18      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[0][0]~19                                                                                                                                                                                                                                                                                                                                                                                     ; 18      ;
; camera_ov9281:camera_m5|ov9281_config:ov9281_config_m0|reg_conf_done_reg                                                                                                                                                                                                                                                                                                                                                                          ; 18      ;
; fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|valid_rdreq~1                                                                                                                                                                                                                                                                                                                                ; 18      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|wr_ctrl_cnt[2]                                                                                                                                                                                                                                                                                                                                                                      ; 18      ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|state.BURST_RD_MEM                                                                                                                                                                                                                                                                                                                                                                             ; 18      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|over_time_en                                                                                                                                                                                                                                                                                                                                                                          ; 18      ;
; camera_ov9281:camera_m5|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[1]                                                                                                                                                                                                                                                                                                                                                                    ; 18      ;
; camera_ov9281:camera_m4|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[1]                                                                                                                                                                                                                                                                                                                                                                    ; 18      ;
; camera_ov9281:camera_m3|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[1]                                                                                                                                                                                                                                                                                                                                                                    ; 18      ;
; camera_ov9281:camera_m2|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[1]                                                                                                                                                                                                                                                                                                                                                                    ; 18      ;
; camera_ov9281:camera_m1|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[1]                                                                                                                                                                                                                                                                                                                                                                    ; 18      ;
; camera_ov9281:camera_m0|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[1]                                                                                                                                                                                                                                                                                                                                                                    ; 18      ;
; e_rxd[1]~input                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 17      ;
; e_rxd[4]~input                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                                                                                                                 ; 17      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_state.s_rsc_seek_cdvw                                                                                                                                     ; 17      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|timeout_counter_clear                                                                                                                                                        ; 17      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|process_10~0                                                                                                                                                                 ; 17      ;
; sd_rdaddr_slave1:Rslave1|slave_raddr[17]~0                                                                                                                                                                                                                                                                                                                                                                                                        ; 17      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|fifo_put                                                                                                                 ; 17      ;
; ddr_wdisplay_slave:Rslave0|slave_raddr[22]~0                                                                                                                                                                                                                                                                                                                                                                                                      ; 17      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[1][3]                                                                               ; 17      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[1][2]                                                                               ; 17      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[1][1]                                                                               ; 17      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[1][0]                                                                               ; 17      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_read:u_sd_read|rx_en_t                                                                                                                                                                                                                                                                                                                                                                               ; 17      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_read:u_sd_read|always2~0                                                                                                                                                                                                                                                                                                                                                                             ; 17      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|WideOr1~2                                                                                                                                                        ; 17      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|WideOr0                                                                                                                                                          ; 17      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[0][3]                                                                               ; 17      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[0][2]                                                                               ; 17      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[0][1]                                                                               ; 17      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[0][0]                                                                               ; 17      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|ctl_rdata_valid[0]                                                                                                                                                                                                                               ; 17      ;
; eth_trans_slave:Rslave2|slave_raddr[18]~0                                                                                                                                                                                                                                                                                                                                                                                                         ; 17      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|cur_state.st_idle                                                                                                                                                                                                                                                                                                                                                                     ; 17      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|altsyncram_rud1:FIFOram|q_b[0] ; 17      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_cnt[3]                                                                                                                                                                                                                                                                                                                                                                          ; 17      ;
; camera_ov9281:camera_m5|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[4]                                                                                                                                                                                                                                                                                                                                                                    ; 17      ;
; camera_ov9281:camera_m4|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[4]                                                                                                                                                                                                                                                                                                                                                                    ; 17      ;
; camera_ov9281:camera_m3|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[4]                                                                                                                                                                                                                                                                                                                                                                    ; 17      ;
; camera_ov9281:camera_m2|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[4]                                                                                                                                                                                                                                                                                                                                                                    ; 17      ;
; camera_ov9281:camera_m1|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[4]                                                                                                                                                                                                                                                                                                                                                                    ; 17      ;
; e_rxd[3]~input                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 16      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                                                                                                                                                                               ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                                                                                                            ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][6]                                                                                                                                                                                                                                                                                                                                                                       ; 16      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|wr_data_t[0]~2                                                                                                                                                                                                                                                                                                                                                                      ; 16      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_wait_admin                                                                                                                                                  ; 16      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list_v[0]                                                         ; 16      ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_data_cnt[14]~1                                                                                                                                                                                                                                                                                                                                                                                     ; 16      ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|always2~1                                                                                                                                                                                                                                                                                                                                                                                            ; 16      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_state.s_ac_read_rdv                                                                                                                                   ; 16      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|act_grant[0]                                                                                                                                                     ; 16      ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data_num[8]~0                                                                                                                                                                                                                                                                                                                                                                                  ; 16      ;
; img_data_pkt:eth_img_pkt|neg_vsync                                                                                                                                                                                                                                                                                                                                                                                                                ; 16      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|cmd_gen_load                                                                                                                                                     ; 16      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|afi_wlat_eq_0[0]                                                                                                                                     ; 16      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_cnt[1]~43                                                                                                                                                                                                                                                                                                                                                                                     ; 16      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|ip_head[2][8]~39                                                                                                                                                                                                                                                                                                                                                                                     ; 16      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_read:u_sd_read|rd_val_en                                                                                                                                                                                                                                                                                                                                                                             ; 16      ;
; fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                                                               ; 16      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst|bg_do_activate[0]                                                                                                                                            ; 16      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|Selector6~0                                                                                                                                                                                                                                                                                                                                                                                          ; 16      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|Selector4~0                                                                                                                                                                                                                                                                                                                                                                                          ; 16      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_mimic_sample                                                                                                                                  ; 16      ;
; camera_ov9281:camera_m0|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[4]                                                                                                                                                                                                                                                                                                                                                                    ; 16      ;
; e_rxd[5]~input                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 15      ;
; e_rxd[6]~input                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                                                                  ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                                                                  ; 15      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|timeout_counter[11]~17                                                                                                                                                       ; 15      ;
; arbitrate_ctrl:arbitrate_ctrl_u0|primary_num.0000000100~0                                                                                                                                                                                                                                                                                                                                                                                         ; 15      ;
; arbitrate_ctrl:arbitrate_ctrl_u0|primary_num.0000001000~0                                                                                                                                                                                                                                                                                                                                                                                         ; 15      ;
; arbitrate_ctrl:arbitrate_ctrl_u0|primary_num.0000100000~0                                                                                                                                                                                                                                                                                                                                                                                         ; 15      ;
; arbitrate_ctrl:arbitrate_ctrl_u0|primary_num.0100000000~0                                                                                                                                                                                                                                                                                                                                                                                         ; 15      ;
; arbitrate_ctrl:arbitrate_ctrl_u0|primary_num.0010000000~0                                                                                                                                                                                                                                                                                                                                                                                         ; 15      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|dgrb_state_proc~0                                                                                                                                                            ; 15      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list_v[0]                                                                                                  ; 15      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|WideOr0~0                                                                                                                                                                    ; 15      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_address[0]                                                                            ; 15      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|Equal15~1                                                                                                                                                                    ; 15      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_state.s_ac_read_poa_mtp                                                                                                                               ; 15      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|ac_state.s_11                                                                                                                                                              ; 15      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|ac_state.s_10                                                                                                                                                              ; 15      ;
; start_transfer_ctrl:u_start_transfer_ctrl|transfer_cmos_sel[1]                                                                                                                                                                                                                                                                                                                                                                                    ; 15      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a5                                                                                                                                                                                                                                                                                       ; 15      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a2                                                                                                                                                                                                                                                                                       ; 15      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a5                                                                                                                                                                                                                                                                                         ; 15      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a2                                                                                                                                                                                                                                                                                         ; 15      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|WideOr3~10                                                                                                                                                 ; 15      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst|bg_do_precharge_all[1]                                                                                                                                       ; 15      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst|bg_do_read[1]                                                                                                                                                ; 15      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst|bg_do_write[1]                                                                                                                                               ; 15      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst|bg_do_precharge[0]                                                                                                                                           ; 15      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_len[10]                                                                                                                                                                                                                                                                                                                                                                                       ; 15      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|nextstate.ST_CRC                                                                                                                                                                                                                                                                                                                                                                  ; 15      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|sd_init_done                                                                                                                                                                                                                                                                                                                                                                          ; 15      ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[1]                                                                                                                                                                                                                                                                                                                                                                                             ; 15      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_cnt[3]                                                                                                                                                                                                                                                                                                                                                                                             ; 15      ;
; camera_ov9281:camera_m5|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[2]                                                                                                                                                                                                                                                                                                                                                                    ; 15      ;
; camera_ov9281:camera_m4|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[2]                                                                                                                                                                                                                                                                                                                                                                    ; 15      ;
; camera_ov9281:camera_m3|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[2]                                                                                                                                                                                                                                                                                                                                                                    ; 15      ;
; camera_ov9281:camera_m2|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[2]                                                                                                                                                                                                                                                                                                                                                                    ; 15      ;
; camera_ov9281:camera_m1|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[2]                                                                                                                                                                                                                                                                                                                                                                    ; 15      ;
; e_rxd[0]~input                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                                                                                                        ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~0                                                                                                                                                                                                                                                                                                                         ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]                                                                                                                                                                                                                                                                                                                                                                        ; 14      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                                                                                                                      ; 14      ;
; arbitrate_ctrl:arbitrate_ctrl_u0|primary_num.0001000000~1                                                                                                                                                                                                                                                                                                                                                                                         ; 14      ;
; arbitrate_ctrl:arbitrate_ctrl_u0|primary_num.0000000010~0                                                                                                                                                                                                                                                                                                                                                                                         ; 14      ;
; arbitrate_ctrl:arbitrate_ctrl_u0|primary_num.0000010000~0                                                                                                                                                                                                                                                                                                                                                                                         ; 14      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[7][0]~9                                                      ; 14      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|incrmntd_row_addr[11]~0                                                                                                                                          ; 14      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|WideAnd0~0                                                                                                                                                       ; 14      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_address[1]                                                                            ; 14      ;
; camera_config_sel:u_camera_config_sel|camera_index[6]~1                                                                                                                                                                                                                                                                                                                                                                                           ; 14      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_write_ones                                                                                                                                                  ; 14      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_write_zeros                                                                                                                                                 ; 14      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|state.s_idle                                                                                                                                                               ; 14      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|row_grant[1]~0                                                                                                                                                   ; 14      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|Equal17~1                                                                                                                                            ; 14      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|wd_lat[0]                                                                                                                                                                    ; 14      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|cmd_counter_load~0                                                                                                                                         ; 14      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a8                                                                                                                                                                                                                                                                                       ; 14      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a6                                                                                                                                                                                                                                                                                       ; 14      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a3                                                                                                                                                                                                                                                                                       ; 14      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a8                                                                                                                                                                                                                                                                                         ; 14      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a6                                                                                                                                                                                                                                                                                         ; 14      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a3                                                                                                                                                                                                                                                                                         ; 14      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_len[2]                                                                                                                                                                                                                                                                                                                                                                                        ; 14      ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[0]                                                                                                                                                                                                                                                                                                                                                                                             ; 14      ;
; vga_display:vga_m0|y_cnt[9]                                                                                                                                                                                                                                                                                                                                                                                                                       ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                                                                                                                             ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                                                                                                                             ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]~1                                                                                                                                                                                                                                                                                     ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~4                                                                                                                                                                                                                                                                                   ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                                                                                                              ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                                                                                    ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_req_rsc_shift[4]~5                                                                                                                                            ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|auto_refresh_logic_per_chip[0].refresh_cnt[1]~39                                                                                                               ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|offset_t_param_act_to_act[3]                                                                                                                                             ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|dataid_vector_pipe_eq_afi_wlat_minus_2[0][6]~14                                                                                                      ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|dataid_vector_pipe_eq_afi_wlat_minus_2[0][6]~13                                                                                                      ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always5~2                                                                                           ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always3~2                                                                                           ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always9~2                                                                                           ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always7~2                                                                                           ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always13~1                                                                                          ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always11~1                                                                                          ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always17~2                                                                                          ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always15~2                                                                                          ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|Selector0~6                                                                                                                                                                ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|LessThan0~4                                                                                         ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|int_can_read~1                                                                                                                                             ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|int_ecc_wdata_fifo_read[0]~1                                                                                                                         ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_address[2]                                                                            ; 13      ;
; camera_config_sel:u_camera_config_sel|camera_index[6]~0                                                                                                                                                                                                                                                                                                                                                                                           ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|do_pch_all_req[0]                                                                                                                                              ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_state.s_ac_relax                                                                                                                                      ; 13      ;
; start_transfer_ctrl:u_start_transfer_ctrl|transfer_cmos_sel[2]                                                                                                                                                                                                                                                                                                                                                                                    ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:reset_rdp_phy_clk_pipe|ams_pipe[1]                                                                                                                                                                                      ; 13      ;
; ddr_wdisplay_slave:Rslave0|always2~4                                                                                                                                                                                                                                                                                                                                                                                                              ; 13      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|poweron_cnt[9]~18                                                                                                                                                                                                                                                                                                                                                                     ; 13      ;
; eth_trans_slave:Rslave2|ddr_write_pre_first_flag_valid                                                                                                                                                                                                                                                                                                                                                                                            ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|pll_reconfig_reset_ams_n_r                                                                                                                                                                                                                              ; 13      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a9                                                                                                                                                                                                                                                                                       ; 13      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a7                                                                                                                                                                                                                                                                                       ; 13      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a4                                                                                                                                                                                                                                                                                       ; 13      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a1                                                                                                                                                                                                                                                                                       ; 13      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a9                                                                                                                                                                                                                                                                                         ; 13      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a7                                                                                                                                                                                                                                                                                         ; 13      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a4                                                                                                                                                                                                                                                                                         ; 13      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a1                                                                                                                                                                                                                                                                                         ; 13      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[4]                                                                                                                                                                                                                                                                                                                     ; 13      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[7]                                                                                                                                                                                                                                                                                                                     ; 13      ;
; eth_trans_slave:Rslave2|always5~0                                                                                                                                                                                                                                                                                                                                                                                                                 ; 13      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|nextstate.ST_ARP_DATA                                                                                                                                                                                                                                                                                                                                                             ; 13      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|cmd_bit_cnt[4]                                                                                                                                                                                                                                                                                                                                                                      ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[3][1]                                                                                                                                                          ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[2][1]                                                                                                                                                          ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[1][1]                                                                                                                                                          ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[0][1]                                                                                                                                                          ; 13      ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|state.BURST_RD_WAIT                                                                                                                                                                                                                                                                                                                                                                            ; 13      ;
; camera_ov9281:camera_m0|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[2]                                                                                                                                                                                                                                                                                                                                                                    ; 13      ;
; pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|wire_pll1_locked                                                                                                                                                                                                                                                                                                                                                            ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                                                                                                                                                                                              ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                                                                 ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|int_can_write~6                                                                                                                                            ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.largest_window_centre[2]~1                                                                                                                                    ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dq_pin_ctr[0]                                                                                                                                                            ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dq_pin_ctr[1]                                                                                                                                                            ; 12      ;
; slave_arbitrate_interface:slave_m5|valid_neg                                                                                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; slave_arbitrate_interface:slave_m4|valid_neg                                                                                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; slave_arbitrate_interface:slave_m1|valid_neg                                                                                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; slave_arbitrate_interface:slave_m0|valid_neg                                                                                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; slave_arbitrate_interface:slave_m2|valid_neg                                                                                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; slave_arbitrate_interface:slave_m3|valid_neg                                                                                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_state.s_rsc_idle                                                                                                                                          ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_rsc_drift[7]                                                                                                                                                  ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list_v~9                                                                                       ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|Equal0~3                                                                                                                                                                     ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list_v~11                                                                                ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|finished_state                                                                                                                                                             ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|always164~0                                                                                                                                                ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_address[4]                                                                            ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_address[3]                                                                            ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|buffer_valid_counter_full~1                                                                         ; 12      ;
; sd_rdaddr_slave1:Rslave1|always2~0                                                                                                                                                                                                                                                                                                                                                                                                                ; 12      ;
; slave_arbitrate_interface_sd:slave_sel_sd|valid_neg                                                                                                                                                                                                                                                                                                                                                                                               ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_write_1100_step                                                                                                                                             ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_last_state.s_ac_read_mtp                                                                                                                              ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|state.s_topup_refresh_done                                                                                                                                                 ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|state.s_access                                                                                                                                                             ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_wait_admin                                                                                                                                                  ; 12      ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|Equal9~0                                                                                                                                                                                                                                                                                                                                                                                             ; 12      ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|LessThan1~0                                                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; img_data_pkt:eth_img_pkt|wr_signle_fifo_data~31                                                                                                                                                                                                                                                                                                                                                                                                   ; 12      ;
; start_transfer_ctrl:u_start_transfer_ctrl|transfer_cmos_sel[0]                                                                                                                                                                                                                                                                                                                                                                                    ; 12      ;
; start_transfer_ctrl:u_start_transfer_ctrl|transfer_cmos_sel[3]                                                                                                                                                                                                                                                                                                                                                                                    ; 12      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_cnt[4]                                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_cnt[2]                                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst|bg_dataid[2]                                                                                                                                                 ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst|bg_dataid[1]                                                                                                                                                 ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst|bg_dataid[0]                                                                                                                                                 ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|valid_combi[0]                                                                                                                                                           ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list_v[0]                                                                                                        ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list_v[0]                                                                                      ; 12      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[1]                                                                                                                                                                                                                                                                                                                     ; 12      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[3]                                                                                                                                                                                                                                                                                                                     ; 12      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[6]                                                                                                                                                                                                                                                                                                                     ; 12      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[9]                                                                                                                                                                                                                                                                                                                     ; 12      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|Selector5~0                                                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_data_len[3]                                                                                                                                                                                                                                                                                                                                                                                        ; 12      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|o_gmii_tx_data[4]~1                                                                                                                                                                                                                                                                                                                                                               ; 12      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|bit_cnt[1]                                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; rst_n~0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_mimic_delta[6]                                                                                                                                                ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[3][0]                                                                                                                                                          ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[2][0]                                                                                                                                                          ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[1][0]                                                                                                                                                          ; 12      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[0][0]                                                                                                                                                          ; 12      ;
; camera_ov9281:camera_m5|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[5]                                                                                                                                                                                                                                                                                                                                                                    ; 12      ;
; camera_ov9281:camera_m4|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[5]                                                                                                                                                                                                                                                                                                                                                                    ; 12      ;
; camera_ov9281:camera_m3|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[5]                                                                                                                                                                                                                                                                                                                                                                    ; 12      ;
; camera_ov9281:camera_m2|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[5]                                                                                                                                                                                                                                                                                                                                                                    ; 12      ;
; camera_ov9281:camera_m1|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[5]                                                                                                                                                                                                                                                                                                                                                                    ; 12      ;
; camera_ov9281:camera_m0|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[5]                                                                                                                                                                                                                                                                                                                                                                    ; 12      ;
; sd_miso~input                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 11      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|v_cdvw_state~9                                                                                                                                                               ; 11      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_state.s_rsc_reset_cdvw                                                                                                                                    ; 11      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_cdvw_drift                                                                                                                                    ; 11      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|curr_cmd.cmd_idle                                                                                                                                                            ; 11      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|state.s_read_mtp                                                                                                                                                             ; 11      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|admin_req_extended                                                                                                                                                         ; 11      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_address[5]                                                                            ; 11      ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data[1]~1                                                                                                                                                                                                                                                                                                                                                                                      ; 11      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_write_0011_step                                                                                                                                             ; 11      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_state.s_ac_read_wd_lat                                                                                                                                ; 11      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|state.s_refresh_done                                                                                                                                                       ; 11      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|ac_state.s_2                                                                                                                                                               ; 11      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|state.s_access_precharge                                                                                                                                                   ; 11      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_release_admin                                                                                                                                               ; 11      ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state.ST_UDP_HEAD                                                                                                                                                                                                                                                                                                                                                                                    ; 11      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_cnt[1]                                                                                                                                                                                                                                                                                                                                                                          ; 11      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|rdata_burst_complete                                                                                                                                       ; 11      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[0]                                                                                                                                                                                                                                                                                                                     ; 11      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[2]                                                                                                                                                                                                                                                                                                                     ; 11      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[5]                                                                                                                                                                                                                                                                                                                     ; 11      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[8]                                                                                                                                                                                                                                                                                                                     ; 11      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|Equal0~10                                                                                                                                                                                                                                                                                                                                                                                            ; 11      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_gmii_tx_data[2]~24                                                                                                                                                                                                                                                                                                                                                                                 ; 11      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|Selector3~0                                                                                                                                                                                                                                                                                                                                                                                          ; 11      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|nextstate.ST_IDLE                                                                                                                                                                                                                                                                                                                                                                 ; 11      ;
; vga_display:vga_m0|Equal4~1                                                                                                                                                                                                                                                                                                                                                                                                                       ; 11      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|cmd_bit_cnt[3]                                                                                                                                                                                                                                                                                                                                                                      ; 11      ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|r_rd_data[0]                                                                                                                                                                                                                                                                                                                                                                                                  ; 11      ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|r_rd_data[4]                                                                                                                                                                                                                                                                                                                                                                                                  ; 11      ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|r_rd_data[8]                                                                                                                                                                                                                                                                                                                                                                                                  ; 11      ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|r_rd_data[12]                                                                                                                                                                                                                                                                                                                                                                                                 ; 11      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|bit_cnt[2]                                                                                                                                                                                                                                                                                                                                                                          ; 11      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|cmd_bit_cnt[4]                                                                                                                                                                                                                                                                                                                                                                        ; 11      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|cmd_bit_cnt[5]                                                                                                                                                                                                                                                                                                                                                                        ; 11      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|cmd_bit_cnt[5]                                                                                                                                                                                                                                                                                                                                                                      ; 11      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_read:u_sd_read|cmd_bit_cnt[5]                                                                                                                                                                                                                                                                                                                                                                        ; 11      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_gmii_tx_data[7]                                                                                                                                                                                                                                                                                                                                                                                    ; 11      ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[4]                                                                                                                                                                                                                                                                                                                                                                                             ; 11      ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[3]                                                                                                                                                                                                                                                                                                                                                                                             ; 11      ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[5]                                                                                                                                                                                                                                                                                                                                                                                             ; 11      ;
; camera_ov9281:camera_m0|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[3]                                                                                                                                                                                                                                                                                                                                                                    ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~1                                                                                                                                                                                                                                                                                   ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]~0                                                                                                                                                                                                                                                                               ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                                                                                                                                                                     ; 10      ;
; slave_arbitrate_interface:slave_m6|slave_waddr_reg[8]~32                                                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; slave_arbitrate_interface:slave_m7|slave_waddr_reg[8]~32                                                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; slave_arbitrate_interface:slave_m8|slave_waddr_reg[9]~32                                                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|refresh_count[7]~19                                                                                                                                                        ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dq_pin_ctr[2]                                                                                                                                                            ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dq_pin_ctr[3]                                                                                                                                                            ; 10      ;
; slave_arbitrate_interface:slave_m2|slave_waddr_reg[9]~30                                                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; slave_arbitrate_interface:slave_m0|slave_waddr_reg[14]~30                                                                                                                                                                                                                                                                                                                                                                                         ; 10      ;
; slave_arbitrate_interface:slave_m1|slave_waddr_reg[16]~30                                                                                                                                                                                                                                                                                                                                                                                         ; 10      ;
; slave_arbitrate_interface:slave_m3|slave_waddr_reg[9]~30                                                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; slave_arbitrate_interface:slave_m4|slave_waddr_reg[8]~30                                                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; slave_arbitrate_interface:slave_m5|slave_waddr_reg[10]~30                                                                                                                                                                                                                                                                                                                                                                                         ; 10      ;
; slave_arbitrate_interface:slave_m7|valid_neg                                                                                                                                                                                                                                                                                                                                                                                                      ; 10      ;
; slave_arbitrate_interface:slave_m6|valid_neg                                                                                                                                                                                                                                                                                                                                                                                                      ; 10      ;
; slave_arbitrate_interface:slave_m8|valid_neg                                                                                                                                                                                                                                                                                                                                                                                                      ; 10      ;
; arbitrate_ctrl:arbitrate_ctrl_u0|always2~0                                                                                                                                                                                                                                                                                                                                                                                                        ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_last_state.s_rsc_test_dq                                                                                                                                  ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_phs_shft_end                                                                                                                                                             ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|power_saving_logic_per_chip[0].power_saving_cnt[2]~17                                                                                                          ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|always20~0                                                                                                                                                     ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|rd_burst_addr[20]                                                                                                                                                                                                                                                                                                                                                                                                         ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|rd_burst_addr[19]                                                                                                                                                                                                                                                                                                                                                                                                         ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|wr_burst_addr[19]                                                                                                                                                                                                                                                                                                                                                                                                         ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|rd_burst_addr[18]                                                                                                                                                                                                                                                                                                                                                                                                         ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|wr_burst_addr[18]                                                                                                                                                                                                                                                                                                                                                                                                         ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|rd_grant[3]                                                                                                                                                      ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|rd_grant[2]                                                                                                                                                      ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|rd_grant[1]                                                                                                                                                      ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|rd_grant[0]                                                                                                                                                      ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_adv_wd_lat                                                                                                                                                  ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_last_state.s_adv_wd_lat                                                                                                                                             ; 10      ;
; camera_ov9281:camera_m5|always1~0                                                                                                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; camera_ov9281:camera_m4|always1~0                                                                                                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; camera_ov9281:camera_m3|always1~0                                                                                                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; camera_ov9281:camera_m2|always1~0                                                                                                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; camera_ov9281:camera_m1|always1~0                                                                                                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; camera_ov9281:camera_m0|always1~0                                                                                                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[1][5]~148                                                                      ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[0][0]~135                                                                      ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[3][5]~122                                                                      ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[2][2]~2                                                                     ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[5][0]~97                                                                       ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[4][2]~1                                                                     ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[7][1]~72                                                                       ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[6][2]~0                                                                     ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|LOCAL_SIZE[0]                                                                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_mm_st_converter:mm_st_converter_inst|avl_ready~0                                                                                                                                                                                                                             ; 10      ;
; slave_arbitrate_interface_sd:slave_sel_sd|slave_waddr_reg[17]~18                                                                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|ac_state~21                                                                                                                                                                ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|power_saving_logic_per_chip[0].state[1]                                                                                                                        ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|power_saving_logic_per_chip[0].state[0]                                                                                                                        ; 10      ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[8]~25                                                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_cnt[8]~17                                                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|state.s_non_operational                                                                                                                                                      ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|LOCAL_WRITE_REQ~0                                                                                                                                                                                                                                                                                                                                                                              ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|state.BURST_WR_SECOND_STAGE                                                                                                                                                                                                                                                                                                                                                                    ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|rd_valid_cnt[8]~28                                                                                                                                                                                                                                                                                                                                                                             ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|always4~0                                                                                                                                                                                                                                                                                                                                                                                      ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_mm_st_converter:mm_st_converter_inst|data_pass                                                                                                                                                                                                                               ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_write_01_pairs                                                                                                                                              ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|ac_state.s_7                                                                                                                                                               ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|state.s_access_act                                                                                                                                                         ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|open_row_pass_flush[0]~5                                                                                                                                                 ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|WideAnd1                                                                                                                                                                 ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|RD_FINISH~1                                                                                                                                                                                                                                                                                                                                                                                    ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|dgwb_ac_access_req                                                                                                                                                           ; 10      ;
; arbitrate_ctrl_rd_ddr:arbitrate_ctrl_rd_ddr_m|slave_valid[2]                                                                                                                                                                                                                                                                                                                                                                                      ; 10      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[1]                                                                                                                                                                                                                                                                                                                   ; 10      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[0]                                                                                                                                                                                                                                                                                                                   ; 10      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[3]                                                                                                                                                                                                                                                                                                                   ; 10      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[2]                                                                                                                                                                                                                                                                                                                   ; 10      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[5]                                                                                                                                                                                                                                                                                                                   ; 10      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[4]                                                                                                                                                                                                                                                                                                                   ; 10      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[7]                                                                                                                                                                                                                                                                                                                   ; 10      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[6]                                                                                                                                                                                                                                                                                                                   ; 10      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[9]                                                                                                                                                                                                                                                                                                                   ; 10      ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[8]                                                                                                                                                                                                                                                                                                                   ; 10      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_gmii_tx_data[2]~23                                                                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|o_gmii_tx_data[1]~2                                                                                                                                                                                                                                                                                                                                                               ; 10      ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|nextstate.ST_PREADMBLE                                                                                                                                                                                                                                                                                                                                                            ; 10      ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_gmii_tx_dv~0                                                                                                                                                                                                                                                                                                                                                                                       ; 10      ;
; vga_display:vga_m0|Equal4~2                                                                                                                                                                                                                                                                                                                                                                                                                       ; 10      ;
; fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|a_graycounter_477:rdptr_g1p|counter7a[5]                                                                                                                                                                                                                                                                                                     ; 10      ;
; fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|a_graycounter_477:rdptr_g1p|counter7a[2]                                                                                                                                                                                                                                                                                                     ; 10      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|cmd_bit_cnt[2]                                                                                                                                                                                                                                                                                                                                                                      ; 10      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|cmd_bit_cnt[1]                                                                                                                                                                                                                                                                                                                                                                      ; 10      ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|r_rd_data[1]                                                                                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|r_rd_data[2]                                                                                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|r_rd_data[5]                                                                                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|r_rd_data[6]                                                                                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|r_rd_data[9]                                                                                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|r_rd_data[10]                                                                                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|r_rd_data[13]                                                                                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|r_rd_data[14]                                                                                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_read:u_sd_read|cmd_bit_cnt[4]                                                                                                                                                                                                                                                                                                                                                                        ; 10      ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_read:u_sd_read|rd_ctrl_cnt[1]                                                                                                                                                                                                                                                                                                                                                                        ; 10      ;
; ethernet_top:eth_top|gmii_tx_ctrl:gmii_tx_ctrlm2|o_tx_arpp_udpn                                                                                                                                                                                                                                                                                                                                                                                   ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list_v[5]                                                                                                  ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|\ac_write_block:sig_count[3]                                                                                                                                                 ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|\ac_write_block:sig_count[2]                                                                                                                                                 ; 10      ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|split_write                                                                                                                                                      ; 10      ;
; camera_ov9281:camera_m5|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[3]                                                                                                                                                                                                                                                                                                                                                                    ; 10      ;
; camera_ov9281:camera_m4|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[3]                                                                                                                                                                                                                                                                                                                                                                    ; 10      ;
; camera_ov9281:camera_m3|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[3]                                                                                                                                                                                                                                                                                                                                                                    ; 10      ;
; camera_ov9281:camera_m2|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[3]                                                                                                                                                                                                                                                                                                                                                                    ; 10      ;
; camera_ov9281:camera_m1|ov9281_config:ov9281_config_m0|i2c_com:u1|cyc_count[3]                                                                                                                                                                                                                                                                                                                                                                    ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                                                                                                                 ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|data_cnt[8]~3                                                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|find_centre_of_largest_data_valid_window~3                                                                                                                                   ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.working_window[0]                                                                                                                                             ; 9       ;
; fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a2                                                                                                                                                                                                                                                                                                                              ; 9       ;
; fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a2                                                                                                                                                                                                                                                                                                                              ; 9       ;
; fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a2                                                                                                                                                                                                                                                                                                                              ; 9       ;
; fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a2                                                                                                                                                                                                                                                                                                                              ; 9       ;
; fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a4                                                                                                                                                                                                                                                                                                                              ; 9       ;
; fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a2                                                                                                                                                                                                                                                                                                                              ; 9       ;
; fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a1                                                                                                                                                                                                                                                                                                                              ; 9       ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a2                                                                                                                                                                                                                                                                                                                          ; 9       ;
; fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a2                                                                                                                                                                                                                                                                                                                              ; 9       ;
; fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a2                                                                                                                                                                                                                                                                                                                              ; 9       ;
; fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a2                                                                                                                                                                                                                                                                                                                              ; 9       ;
; fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a2                                                                                                                                                                                                                                                                                                                              ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|process_16~0                                                                                                                                                                 ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|wr_burst_len[3]~1                                                                                                                                                                                                                                                                                                                                                                              ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_idle                                                                                                                                                        ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_release_admin                                                                                                                                               ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_rdata_valid_align                                                                                                                                           ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|log2_open_row_pass_flush_r[3][0]                                                                                                                                         ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|log2_open_row_pass_flush_r[3][1]                                                                                                                                         ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|log2_open_row_pass_flush_r[2][0]                                                                                                                                         ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|log2_open_row_pass_flush_r[2][1]                                                                                                                                         ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|log2_open_row_pass_flush_r[1][0]                                                                                                                                         ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|log2_open_row_pass_flush_r[1][1]                                                                                                                                         ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|offset_t_param_act_to_rdwr[0]                                                                                                                                            ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|log2_open_row_pass_flush_r[0][0]                                                                                                                                         ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|log2_open_row_pass_flush_r[0][1]                                                                                                                                         ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_seek_cdvw                                                                                                                                                   ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_mm_st_converter:mm_st_converter_inst|avl_ready~3                                                                                                                                                                                                                             ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|state.IDLE                                                                                                                                                                                                                                                                                                                                                                                                                ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|rd_addr_cnt[7]~0                                                                                                                                                                                                                                                                                                                                                                               ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|LOCAL_SIZE[1]                                                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_mm_st_converter:mm_st_converter_inst|avl_ready~2                                                                                                                                                                                                                             ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|last_state.s_read_mtp                                                                                                                                                        ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|state.s_rrp_sweep                                                                                                                                                            ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|state.s_poa                                                                                                                                                                  ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|Equal7~0                                                                                                                                                                 ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[3][0]                                                                                                                                                          ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|Equal6~0                                                                                                                                                                 ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[2][0]                                                                                                                                                          ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|Equal5~0                                                                                                                                                                 ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[1][0]                                                                                                                                                          ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|Equal4~0                                                                                                                                                                 ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[0][0]                                                                                                                                                          ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|open_row_pass_r[0]                                                                                                                                                       ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|open_row_pass_r[3]                                                                                                                                                       ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|open_row_pass_r[2]                                                                                                                                                       ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|open_row_pass_r[1]                                                                                                                                                       ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|power_saving_logic_per_chip[0].state[2]                                                                                                                        ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|Add19~0                                                                                             ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_mm_st_converter:mm_st_converter_inst|always2~1                                                                                                                                                                                                                               ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_mm_st_converter:mm_st_converter_inst|always2~0                                                                                                                                                                                                                               ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|buffer_valid_counter_full                                                                           ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_address_blocked                                                                       ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|valid[3]                                                                                                                                                                 ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|valid[2]                                                                                                                                                                 ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|valid[1]                                                                                                                                                                 ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|valid[0]                                                                                                                                                                 ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_last_state.s_ac_read_rdv                                                                                                                              ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_last_state.s_ac_read_poa_mtp                                                                                                                          ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|open_row_pass_flush[2]~3                                                                                                                                                 ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|can_rd[0]                                                                                                                                                                ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|int_or_row_grant~0                                                                                                                                               ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|always88~1                                                                                                                                                       ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|stall_arbiter[0]                                                                                                                                               ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_idle                                                                                                                                                        ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst|bg_dataid[3]                                                                                                                                                 ; 9       ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|detect_done_flag                                                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_read:u_sd_read|rx_data_cnt[8]~1                                                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|WideOr0~1                                                                                                                                                        ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|WideOr0~0                                                                                                                                                        ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|seq_ac_addr~4                                                                                                                                                                                               ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|dgrb_ac_access_req                                                                                                                                                           ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|ac_access_gnt                                                                                                                                                              ; 9       ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|ram_address_a[10]                                                                                                                                                                                                                                                                                                              ; 9       ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_skip_en                                                                                                                                                                                                                                                                                                                                                                         ; 9       ;
; fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|a_graycounter_477:rdptr_g1p|counter7a[2]                                                                                                                                                                                                                                                                                                    ; 9       ;
; eth_trans_slave:Rslave2|LessThan0~0                                                                                                                                                                                                                                                                                                                                                                                                               ; 9       ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_gmii_tx_data[2]~29                                                                                                                                                                                                                                                                                                                                                                                 ; 9       ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_gmii_tx_data[2]~28                                                                                                                                                                                                                                                                                                                                                                                 ; 9       ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_gmii_tx_data[2]~25                                                                                                                                                                                                                                                                                                                                                                                 ; 9       ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_gmii_tx_data[2]~22                                                                                                                                                                                                                                                                                                                                                                                 ; 9       ;
; fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|a_graycounter_477:rdptr_g1p|counter7a[6]                                                                                                                                                                                                                                                                                                     ; 9       ;
; fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|a_graycounter_477:rdptr_g1p|counter7a[3]                                                                                                                                                                                                                                                                                                     ; 9       ;
; fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|a_graycounter_477:rdptr_g1p|counter7a[0]                                                                                                                                                                                                                                                                                                     ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|inordr_read_data_valid_r                                                                                                                                   ; 9       ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|cmd_bit_cnt[0]                                                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|r_rd_data[3]                                                                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|r_rd_data[7]                                                                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|r_rd_data[11]                                                                                                                                                                                                                                                                                                                                                                                                 ; 9       ;
; top_sd_rw:sd_rw|data_gen:u_data_gen|r_rd_data[15]                                                                                                                                                                                                                                                                                                                                                                                                 ; 9       ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_write:u_sd_write|bit_cnt[3]                                                                                                                                                                                                                                                                                                                                                                          ; 9       ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|res_en                                                                                                                                                                                                                                                                                                                                                                                ; 9       ;
; top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_read:u_sd_read|rd_ctrl_cnt[0]                                                                                                                                                                                                                                                                                                                                                                        ; 9       ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_gmii_tx_data[2]                                                                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|o_gmii_tx_data[1]                                                                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list_v[4]                                                         ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list_v[4]                                                                                                  ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list_v[5]                                                         ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list_v[3]                                                         ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list_v[3]                                                                                                  ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list_v[2]                                                         ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list_v[6]                                                                                                  ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[3][1]                                                                                                                                                          ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[2][1]                                                                                                                                                          ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[1][1]                                                                                                                                                          ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[0][1]                                                                                                                                                          ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|altsyncram_rud1:FIFOram|q_b[1] ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|altsyncram_rud1:FIFOram|q_b[2] ; 9       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|altsyncram_rud1:FIFOram|q_b[3] ; 9       ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_tx:arp_tx_u0|r_cnt[5]                                                                                                                                                                                                                                                                                                                                                                          ; 9       ;
; vga_display:vga_m0|hsync_de                                                                                                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                                                                                                        ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                                                                                                                 ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|crc_rom_sr_ena~0                                                                                                                                                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a0~_wirecell                                                                                                                                                                                                                                                                             ; 8       ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a0~_wirecell                                                                                                                                                                                                                                                                               ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|\ac_write_block:sig_count[3]~5                                                                                                                                               ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|WideOr1~7                                                                                           ; 8       ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|r_real_add_cnt[4]~17                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_mimic:mmc|shift_reg_s_clr                                                                                                                                                                                                                                             ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|always16~5                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_mimic:mmc|mimic_state.000                                                                                                                                                                                                                                             ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\dgrb_main_block:sig_count[6]~2                                                                                                                                              ; 8       ;
; camera_ov9281:camera_m6|ov9281_config:ov9281_config_m0|start                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                                                                                                                                                                                                                                                                                                                          ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|Add11~14                                                                                                                                                                     ; 8       ;
; fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a5                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a3                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a1                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a0                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a5                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a3                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a1                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a0                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a5                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a3                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a1                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a0                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a5                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a3                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a5                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a3                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a5                                                                                                                                                                                                                                                                                                                          ; 8       ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a3                                                                                                                                                                                                                                                                                                                          ; 8       ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a1                                                                                                                                                                                                                                                                                                                          ; 8       ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a0                                                                                                                                                                                                                                                                                                                          ; 8       ;
; fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a5                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a3                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a1                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a0                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a5                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a3                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a1                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a0                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a5                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a3                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a1                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a0                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a5                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a3                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a1                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_877:rdptr_g1p|counter5a0                                                                                                                                                                                                                                                                                                                              ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|tracking_ms_counter[7]~11                                                                                                                                                    ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|milisecond_tick_gen_count[17]~0                                                                                                                                              ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_idle                                                                                                                                          ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_state.s_rsc_flush_datapath                                                                                                                                ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].write_cnt_diff_chip[5]~7                                                                                                          ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].int_do_read_diff_chip~0                                                                                                           ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_last_state.s_rsc_seek_cdvw                                                                                                                                ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|Equal7~1                                                                                                                                                                     ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_state.s_rsc_rewind_phase                                                                                                                                  ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state~46                                                                                                                                                            ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|wdatap_dataread_dataid_r[1]                                                                                                                                ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|wdatap_dataread_dataid_r[2]                                                                                                                                ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|wdatap_dataread_dataid_r[0]                                                                                                                                ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|WR_BURST_DATA_REQ~0                                                                                                                                                                                                                                                                                                                                                                            ; 8       ;
; arbitrate_ctrl:arbitrate_ctrl_u0|arb_wddr_addr~0                                                                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_adv_rd_lat_setup                                                                                                                                            ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer_combi[2][3]~42                                                                                                                                                 ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer_combi[1][4]~28                                                                                                                                                 ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer~31                                                                                                                                                             ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer_combi[0][4]~14                                                                                                                                                 ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list_v[1]                                                         ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list_vector[4]~11                                                                                          ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list_vector[4]~7                                                                                           ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list_v[1]                                                                                                  ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].int_do_write_diff_chip~0                                                                                                          ; 8       ;
; camera_ov9281:camera_m6|ov9281_config:ov9281_config_m0|reg_index[8]~22                                                                                                                                                                                                                                                                                                                                                                            ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|afi_wlat_minus_2[0][1]                                                                                                                               ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|afi_wlat_minus_2[0][3]                                                                                                                               ; 8       ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_eth_length[15]~3                                                                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|r_des_portnum[13]~2                                                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_eth_type[15]~0                                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|buf_size[1]                                                                                                                                                      ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_nextaddress[0]                                                                        ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|Selector67~4                                                                                                                                                                 ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|LOCAL_ADDR[0]                                                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|state.ST_ETH_HEAD                                                                                                                                                                                                                                                                                                                                                                                    ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|state.s_phy_initialise                                                                                                                                                       ; 8       ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[7]~1                                                                                                                                                                                                                                                                                                                                                                    ; 8       ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|r_op_data[15]~0                                                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|Equal8~1                                                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; ethernet_top:eth_top|arp_top:arp_m0|arp:arp_m0|arp_rx:arp_rx_u0|state.ST_PREAMBLE                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|Add19~2                                                                                             ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|Add19~1                                                                                             ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|update_cmd_if_accepted_r                                                                            ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[7][0]~8                                                      ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list_v[1]                                                                                                        ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list_v[1]                                                                                      ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|mem_burst_ddr:mem_burst_m1|state.BURST_WR_FIRST_STAGE                                                                                                                                                                                                                                                                                                                                                                     ; 8       ;
; sd_rdaddr_slave1:Rslave1|arbitrate_valid_d0                                                                                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_accepted~0                                                                            ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|do_refresh_req[0]                                                                                                                                              ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|split_cs_addr[0]                                                                                                                                                 ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_count[1]                                                                                                                                                       ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|\ac_mux:ctrl_broadcast_r.command.cmd_init_dram                                                                                                                                                              ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|\ac_mux:ctrl_broadcast_r.command_req                                                                                                                                                                        ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|state.s_dummy_wait                                                                                                                                                         ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|WideOr48                                                                                                                                                                   ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|pch_grant[3]                                                                                                                                                     ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|pch_grant[2]                                                                                                                                                     ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|pch_grant[1]                                                                                                                                                     ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|pch_grant[0]                                                                                                                                                     ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|nor_cpv[0]                                                                                                                                                               ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|wd_lat[1]                                                                                                                                                                    ; 8       ;
; ethernet_top:eth_top|udp:udp_m1|udp_rx:rx_u0|o_rec_data[1]~0                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; img_data_pkt:eth_img_pkt|ddr_write_pre_first_flag_d1                                                                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; camera_ov9281:camera_m5|ov9281_config:ov9281_config_m0|reg_index[8]~22                                                                                                                                                                                                                                                                                                                                                                            ; 8       ;
; camera_ov9281:camera_m4|ov9281_config:ov9281_config_m0|reg_index[8]~22                                                                                                                                                                                                                                                                                                                                                                            ; 8       ;
; camera_ov9281:camera_m3|ov9281_config:ov9281_config_m0|reg_index[8]~22                                                                                                                                                                                                                                                                                                                                                                            ; 8       ;
; camera_ov9281:camera_m2|ov9281_config:ov9281_config_m0|reg_index[8]~22                                                                                                                                                                                                                                                                                                                                                                            ; 8       ;
; camera_ov9281:camera_m1|ov9281_config:ov9281_config_m0|reg_index[8]~22                                                                                                                                                                                                                                                                                                                                                                            ; 8       ;
; camera_ov9281:camera_m0|ov9281_config:ov9281_config_m0|reg_index[8]~22                                                                                                                                                                                                                                                                                                                                                                            ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|fifo_get                                                                                  ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list_v[1]                                                                                ; 8       ;
; sd_rdaddr_slave1:Rslave1|LessThan0~0                                                                                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|_~0                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|doing_write_pipe[0]                                                                                                                                  ; 8       ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|always3~0                                                                                                                                                                                                                                                                                                                                                                                            ; 8       ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|_~0                                                                                                                                                                                                                                                                                              ; 8       ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|ram_address_a[10]                                                                                                                                                                                                                                                                                                            ; 8       ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_777:rdptr_g1p|_~0                                                                                                                                                                                                                                                                                                ; 8       ;
; ethernet_top:eth_top|udp:udp_m1|udp_tx:tx_u1|LessThan1~13                                                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst|altsyncram:altsyncram_component|altsyncram_7pl1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 33           ; 256          ; 33           ; yes                    ; no                      ; yes                    ; no                      ; 8448  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X25_Y15_N0                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|altsyncram_fud1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 12           ; 16           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 192   ; 16                          ; 4                           ; 16                          ; 4                           ; 64                  ; 1    ; None ; M9K_X25_Y8_N0                                                                                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|altsyncram_rud1:FIFOram|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 45           ; 16           ; 45           ; yes                    ; no                      ; yes                    ; yes                     ; 720   ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M9K_X25_Y5_N0                                                                                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_lil1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 2            ; 64           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 128   ; 64                          ; 2                           ; 64                          ; 2                           ; 128                 ; 1    ; None ; M9K_X13_Y5_N0                                                                                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; None ; M9K_X13_Y5_N0                                                                                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; None ; M9K_X13_Y5_N0                                                                                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component|altsyncram_boi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 1            ; 32           ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 32    ; 32                          ; 1                           ; 32                          ; 1                           ; 32                  ; 1    ; None ; M9K_X25_Y7_N0                                                                                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None ; M9K_X25_Y9_N0                                                                                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; fifo_32w16r:cmos_sd_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_g7n1:auto_generated|altsyncram_4l31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 1024                        ; 16                          ; 16384               ; 2    ; None ; M9K_X25_Y14_N0, M9K_X25_Y17_N0                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; fifo_32w32r:fifo_camera_m0|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X13_Y12_N0, M9K_X13_Y13_N0                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; fifo_32w32r:fifo_camera_m1|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X25_Y13_N0, M9K_X25_Y12_N0                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; fifo_32w32r:fifo_camera_m2|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X25_Y19_N0, M9K_X25_Y20_N0                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; fifo_32w32r:fifo_camera_m3|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X25_Y23_N0, M9K_X25_Y25_N0                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; fifo_32w32r:fifo_camera_m4|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X13_Y9_N0, M9K_X13_Y10_N0                                                                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; fifo_32w32r:fifo_camera_m5|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X13_Y6_N0, M9K_X13_Y7_N0                                                                                                   ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X13_Y11_N0, M9K_X13_Y8_N0                                                                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X13_Y15_N0, M9K_X13_Y14_N0                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X25_Y11_N0, M9K_X25_Y10_N0                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X25_Y16_N0, M9K_X25_Y18_N0                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; fifo_32w8r:fifo_ddr2vga|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kuk1:auto_generated|altsyncram_mj31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 24                          ; 2048                        ; 6                           ; 12288               ; 2    ; None ; M9K_X13_Y4_N0, M9K_X13_Y3_N0                                                                                                   ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_all|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|altsyncram_cm31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None ; M9K_X13_Y27_N0, M9K_X25_Y27_N0, M9K_X13_Y28_N0, M9K_X13_Y26_N0, M9K_X25_Y26_N0, M9K_X25_Y24_N0, M9K_X25_Y22_N0, M9K_X25_Y28_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|altsyncram_cm31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None ; M9K_X13_Y25_N0, M9K_X13_Y23_N0, M9K_X13_Y18_N0, M9K_X13_Y21_N0, M9K_X13_Y22_N0, M9K_X13_Y20_N0, M9K_X13_Y19_N0, M9K_X13_Y24_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_5024:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 23           ; 64           ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 1472  ; 64                          ; 23                          ; 64                          ; 23                          ; 1472                ; 1    ; None ; M9K_X13_Y17_N0                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 18,696 / 47,787 ( 39 % ) ;
; C16 interconnects     ; 357 / 1,804 ( 20 % )     ;
; C4 interconnects      ; 10,236 / 31,272 ( 33 % ) ;
; Direct links          ; 3,568 / 47,787 ( 7 % )   ;
; Global clocks         ; 20 / 20 ( 100 % )        ;
; Local interconnects   ; 8,164 / 15,408 ( 53 % )  ;
; R24 interconnects     ; 462 / 1,775 ( 26 % )     ;
; R4 interconnects      ; 12,560 / 41,310 ( 30 % ) ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.34) ; Number of LABs  (Total = 946) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 5                             ;
; 2                                           ; 8                             ;
; 3                                           ; 7                             ;
; 4                                           ; 9                             ;
; 5                                           ; 11                            ;
; 6                                           ; 11                            ;
; 7                                           ; 9                             ;
; 8                                           ; 13                            ;
; 9                                           ; 13                            ;
; 10                                          ; 19                            ;
; 11                                          ; 17                            ;
; 12                                          ; 34                            ;
; 13                                          ; 44                            ;
; 14                                          ; 58                            ;
; 15                                          ; 99                            ;
; 16                                          ; 589                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.33) ; Number of LABs  (Total = 946) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 739                           ;
; 1 Clock                            ; 765                           ;
; 1 Clock enable                     ; 302                           ;
; 1 Sync. clear                      ; 68                            ;
; 1 Sync. load                       ; 68                            ;
; 2 Async. clears                    ; 47                            ;
; 2 Clock enables                    ; 111                           ;
; 2 Clocks                           ; 105                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.96) ; Number of LABs  (Total = 946) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 4                             ;
; 3                                            ; 4                             ;
; 4                                            ; 7                             ;
; 5                                            ; 4                             ;
; 6                                            ; 7                             ;
; 7                                            ; 6                             ;
; 8                                            ; 11                            ;
; 9                                            ; 10                            ;
; 10                                           ; 8                             ;
; 11                                           ; 8                             ;
; 12                                           ; 10                            ;
; 13                                           ; 18                            ;
; 14                                           ; 17                            ;
; 15                                           ; 19                            ;
; 16                                           ; 47                            ;
; 17                                           ; 32                            ;
; 18                                           ; 44                            ;
; 19                                           ; 38                            ;
; 20                                           ; 40                            ;
; 21                                           ; 55                            ;
; 22                                           ; 57                            ;
; 23                                           ; 68                            ;
; 24                                           ; 64                            ;
; 25                                           ; 57                            ;
; 26                                           ; 44                            ;
; 27                                           ; 49                            ;
; 28                                           ; 58                            ;
; 29                                           ; 57                            ;
; 30                                           ; 37                            ;
; 31                                           ; 21                            ;
; 32                                           ; 42                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.66) ; Number of LABs  (Total = 946) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 32                            ;
; 2                                               ; 40                            ;
; 3                                               ; 60                            ;
; 4                                               ; 76                            ;
; 5                                               ; 65                            ;
; 6                                               ; 58                            ;
; 7                                               ; 62                            ;
; 8                                               ; 87                            ;
; 9                                               ; 84                            ;
; 10                                              ; 72                            ;
; 11                                              ; 77                            ;
; 12                                              ; 39                            ;
; 13                                              ; 37                            ;
; 14                                              ; 44                            ;
; 15                                              ; 35                            ;
; 16                                              ; 41                            ;
; 17                                              ; 8                             ;
; 18                                              ; 5                             ;
; 19                                              ; 8                             ;
; 20                                              ; 5                             ;
; 21                                              ; 5                             ;
; 22                                              ; 2                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
; 25                                              ; 1                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.90) ; Number of LABs  (Total = 946) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 16                            ;
; 4                                            ; 26                            ;
; 5                                            ; 29                            ;
; 6                                            ; 21                            ;
; 7                                            ; 34                            ;
; 8                                            ; 38                            ;
; 9                                            ; 41                            ;
; 10                                           ; 34                            ;
; 11                                           ; 42                            ;
; 12                                           ; 40                            ;
; 13                                           ; 29                            ;
; 14                                           ; 35                            ;
; 15                                           ; 33                            ;
; 16                                           ; 50                            ;
; 17                                           ; 44                            ;
; 18                                           ; 23                            ;
; 19                                           ; 40                            ;
; 20                                           ; 44                            ;
; 21                                           ; 43                            ;
; 22                                           ; 33                            ;
; 23                                           ; 29                            ;
; 24                                           ; 35                            ;
; 25                                           ; 24                            ;
; 26                                           ; 23                            ;
; 27                                           ; 27                            ;
; 28                                           ; 17                            ;
; 29                                           ; 21                            ;
; 30                                           ; 18                            ;
; 31                                           ; 15                            ;
; 32                                           ; 16                            ;
; 33                                           ; 16                            ;
; 34                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 19    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 11    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                                             ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+---------------------------------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information                           ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+---------------------------------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                             ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                             ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                             ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                                             ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                             ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                             ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                             ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                                             ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                             ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                             ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                             ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                             ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                                             ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                                             ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                             ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                             ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                             ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                             ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                                             ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                             ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                             ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                             ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                                             ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                             ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                             ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                             ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                             ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; 0 such failures found.                                                   ; I/O                 ; 20 I/Os was assigned an output enable group ;
; ----         ; ----      ; Disclaimer                        ; Memory interface related rules are checked but not reported.                                         ; None     ; ----                                                                     ; Memory Interfaces   ;                                             ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                                             ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 188          ; 44           ; 188          ; 0            ; 20           ; 192       ; 188          ; 0            ; 192       ; 192       ; 44           ; 59           ; 0            ; 0            ; 92           ; 44           ; 59           ; 92           ; 0            ; 0            ; 1            ; 59           ; 103          ; 0            ; 0            ; 0            ; 0            ; 192       ; 0            ; 104          ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 148          ; 4            ; 192          ; 172          ; 0         ; 4            ; 192          ; 0         ; 0         ; 148          ; 133          ; 192          ; 192          ; 100          ; 148          ; 133          ; 100          ; 192          ; 192          ; 191          ; 133          ; 89           ; 192          ; 192          ; 192          ; 192          ; 0         ; 192          ; 88           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; mem_addr[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[12]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_ba[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_ba[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_ba[2]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_cas_n           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_cke[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_cs_n[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dm[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dm[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_odt[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_ras_n           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_we_n            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sd_clk              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sd_cs               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sd_mosi             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_hs              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_vs              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_r[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_r[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_r[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_r[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_r[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_g[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_g[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_g[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_g[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_g[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_g[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_b[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_b[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_b[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_b[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_b[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m0_i2c_sclk         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m0_camera_pwdn      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m0_camera_xclk      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m1_i2c_sclk         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m1_camera_pwdn      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m1_camera_xclk      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m2_i2c_sclk         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m2_camera_pwdn      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m2_camera_xclk      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m3_i2c_sclk         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m3_camera_pwdn      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m3_camera_xclk      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m4_i2c_sclk         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m4_camera_pwdn      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m4_camera_xclk      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m5_i2c_sclk         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m5_camera_pwdn      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m5_camera_xclk      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_reset             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_mdc               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_rxer              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_txc               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_gtxc              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_txen              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_txer              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_txd[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_txd[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_txd[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_txd[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_txd[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_txd[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_txd[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_txd[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_clk[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_clk_n[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[2]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[3]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[4]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[5]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[6]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[7]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[8]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[9]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[10]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[11]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[12]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[13]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[14]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[15]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dqs[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dqs[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m0_i2c_sdat         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m1_i2c_sdat         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m2_i2c_sdat         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m3_i2c_sdat         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m4_i2c_sdat         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; m5_i2c_sdat         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_mdio              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sys_rst_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxc               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; source_clk          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_miso             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxdv              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_arp_key           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m0_camera_pclk      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m5_camera_pclk      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m4_camera_pclk      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m3_camera_pclk      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m2_camera_pclk      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m1_camera_pclk      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m0_camera_vsync     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m3_camera_vsync     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m5_camera_vsync     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m1_camera_vsync     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m2_camera_vsync     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m4_camera_vsync     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m0_camera_href      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m3_camera_href      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m5_camera_href      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m1_camera_href      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m2_camera_href      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m4_camera_href      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m3_camera_data[0]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m1_camera_data[0]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m2_camera_data[0]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m4_camera_data[0]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m5_camera_data[0]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m0_camera_data[0]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m1_camera_data[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m2_camera_data[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m4_camera_data[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m5_camera_data[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m3_camera_data[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m0_camera_data[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m3_camera_data[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m2_camera_data[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m1_camera_data[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m4_camera_data[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m5_camera_data[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m0_camera_data[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m2_camera_data[3]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m4_camera_data[3]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m5_camera_data[3]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m1_camera_data[3]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m3_camera_data[3]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m0_camera_data[3]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m3_camera_data[4]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m2_camera_data[4]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m1_camera_data[4]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m4_camera_data[4]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m5_camera_data[4]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m0_camera_data[4]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m3_camera_data[5]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m2_camera_data[5]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m1_camera_data[5]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m4_camera_data[5]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m5_camera_data[5]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m0_camera_data[5]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m3_camera_data[6]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m2_camera_data[6]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m1_camera_data[6]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m4_camera_data[6]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m5_camera_data[6]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m0_camera_data[6]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m3_camera_data[7]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m1_camera_data[7]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m2_camera_data[7]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m4_camera_data[7]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m5_camera_data[7]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m0_camera_data[7]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; close_key           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switch_key          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_sd_save_key       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                                                                           ; Destination Clock(s)                                                                                                                    ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; cmos0_pclk,cmos1_pclk,cmos2_pclk,cmos3_pclk,cmos4_pclk,cmos5_pclk                                                                                                                                         ; cmos0_pclk,cmos1_pclk,cmos2_pclk,cmos3_pclk,cmos4_pclk,cmos5_pclk                                                                       ; 868.0             ;
; ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]                                                                   ; cmos0_pclk,cmos1_pclk,cmos2_pclk,cmos3_pclk,cmos4_pclk,cmos5_pclk                                                                       ; 214.7             ;
; e_rxc                                                                                                                                                                                                     ; cmos0_pclk,cmos1_pclk,cmos2_pclk,cmos3_pclk,cmos4_pclk,cmos5_pclk                                                                       ; 183.8             ;
; I/O                                                                                                                                                                                                       ; e_rxc                                                                                                                                   ; 97.6              ;
; cmos3_pclk                                                                                                                                                                                                ; cmos0_pclk,cmos1_pclk,cmos2_pclk,cmos3_pclk,cmos4_pclk,cmos5_pclk                                                                       ; 76.8              ;
; I/O                                                                                                                                                                                                       ; cmos0_pclk                                                                                                                              ; 59.8              ;
; cmos5_pclk                                                                                                                                                                                                ; cmos0_pclk,cmos1_pclk,cmos2_pclk,cmos3_pclk,cmos4_pclk,cmos5_pclk                                                                       ; 44.9              ;
; I/O                                                                                                                                                                                                       ; cmos1_pclk                                                                                                                              ; 38.8              ;
; I/O                                                                                                                                                                                                       ; cmos4_pclk                                                                                                                              ; 37.1              ;
; I/O                                                                                                                                                                                                       ; cmos5_pclk                                                                                                                              ; 36.3              ;
; I/O                                                                                                                                                                                                       ; cmos2_pclk                                                                                                                              ; 36.0              ;
; cmos2_pclk                                                                                                                                                                                                ; cmos0_pclk,cmos1_pclk,cmos2_pclk,cmos3_pclk,cmos4_pclk,cmos5_pclk                                                                       ; 35.5              ;
; cmos1_pclk                                                                                                                                                                                                ; cmos0_pclk,cmos1_pclk,cmos2_pclk,cmos3_pclk,cmos4_pclk,cmos5_pclk                                                                       ; 35.4              ;
; cmos3_pclk                                                                                                                                                                                                ; cmos3_pclk                                                                                                                              ; 31.1              ;
; I/O                                                                                                                                                                                                       ; cmos3_pclk                                                                                                                              ; 29.1              ;
; e_rxc,cmos0_pclk,cmos1_pclk,cmos2_pclk,cmos3_pclk,cmos4_pclk,cmos5_pclk                                                                                                                                   ; cmos0_pclk,cmos1_pclk,cmos2_pclk,cmos3_pclk,cmos4_pclk,cmos5_pclk                                                                       ; 27.8              ;
; cmos1_pclk                                                                                                                                                                                                ; cmos1_pclk                                                                                                                              ; 27.1              ;
; cmos0_pclk                                                                                                                                                                                                ; cmos0_pclk,cmos1_pclk,cmos2_pclk,cmos3_pclk,cmos4_pclk,cmos5_pclk                                                                       ; 25.6              ;
; ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1],cmos0_pclk,cmos1_pclk,cmos2_pclk,cmos3_pclk,cmos4_pclk,cmos5_pclk ; cmos0_pclk,cmos1_pclk,cmos2_pclk,cmos3_pclk,cmos4_pclk,cmos5_pclk                                                                       ; 21.2              ;
; cmos2_pclk                                                                                                                                                                                                ; cmos2_pclk                                                                                                                              ; 18.0              ;
; cmos5_pclk                                                                                                                                                                                                ; cmos5_pclk                                                                                                                              ; 14.2              ;
; ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]                                                                   ; ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] ; 14.2              ;
; cmos0_pclk                                                                                                                                                                                                ; cmos0_pclk                                                                                                                              ; 10.0              ;
; cmos3_pclk,I/O                                                                                                                                                                                            ; cmos3_pclk                                                                                                                              ; 9.4               ;
; e_rxc                                                                                                                                                                                                     ; e_rxc,cmos0_pclk,cmos1_pclk,cmos2_pclk,cmos3_pclk,cmos4_pclk,cmos5_pclk                                                                 ; 8.6               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                  ; Destination Register                                                                                                                                         ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[3]                                                  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 4.944             ;
; img_data_pkt:eth_img_pkt|wr_signle_fifo_en                                                                                                                                       ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 4.943             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[8]                                                  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 4.605             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[2]                                                  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 4.555             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[4]                                                  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 4.539             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[0]                                                  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 4.529             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[9]                                                  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 4.475             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[7]                                                  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 4.433             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[5]                                                  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 4.408             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[1]                                                  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 4.398             ;
; m0_camera_pclk                                                                                                                                                                   ; camera_ov9281:camera_m0|ov9281_capture:camera_capture_m0|camera_wfifo_data[22]                                                                               ; 4.339             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[5]                                                                                     ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_address_reg0                   ; 4.137             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[7]                                                                                     ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_address_reg0                   ; 4.136             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[2]                                                                                     ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_address_reg0                   ; 4.136             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[10]                                                 ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 4.088             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8|dffe10a[2]  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 4.066             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[11]                                                 ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 4.063             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a3                      ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 4.051             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8|dffe10a[0]  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 4.048             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[6]                                                  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 4.030             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[6]                                                                                     ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_address_reg0                   ; 3.921             ;
; m4_camera_pclk                                                                                                                                                                   ; camera_ov9281:camera_m4|ov9281_capture:camera_capture_m0|camera_wfifo_data[3]                                                                                ; 3.845             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8|dffe10a[3]  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 3.844             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8|dffe10a[1]  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 3.832             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[4]                                                                                     ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_address_reg0                   ; 3.827             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[3]                                                                                     ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_address_reg0                   ; 3.827             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[1]                                                                                     ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_address_reg0                   ; 3.827             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[0]                                                                                     ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_address_reg0                   ; 3.783             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a0                      ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 3.759             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[8]                                                                                     ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_address_reg0                   ; 3.755             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[9]                                                                                     ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_address_reg0                   ; 3.728             ;
; m5_camera_pclk                                                                                                                                                                   ; camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_wfifo_data[24]                                                                               ; 3.693             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8|dffe10a[8]  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 3.673             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8|dffe10a[6]  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 3.643             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[6]                                      ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_we_reg                         ; 3.635             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[4]                                      ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_we_reg                         ; 3.635             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[2]                                      ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_we_reg                         ; 3.635             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8|dffe10a[9]  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 3.630             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8|dffe10a[4]  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 3.628             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8|dffe10a[7]  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 3.614             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a1                      ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 3.612             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8|dffe10a[5]  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 3.606             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8|dffe10a[11] ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 3.600             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8|dffe10a[10] ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 3.600             ;
; vsync_pos_switch:sd_channal_sw|o_cmos_sel_channal_sw                                                                                                                             ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a14~porta_datain_reg0                   ; 3.505             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                                                         ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_address_reg0                   ; 3.497             ;
; m2_camera_pclk                                                                                                                                                                   ; camera_ov9281:camera_m2|ov9281_capture:camera_capture_m0|camera_wfifo_data[8]                                                                                ; 3.450             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[0]                                      ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_we_reg                         ; 3.433             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[1]                                      ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_we_reg                         ; 3.433             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[7]                                      ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_we_reg                         ; 3.433             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[9]                                      ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_we_reg                         ; 3.433             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[8]                                      ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_we_reg                         ; 3.433             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[5]                                      ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_we_reg                         ; 3.433             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|alt_synch_pipe_bmd:ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a[3]                                      ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_we_reg                         ; 3.433             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                                                         ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[7]                                                                 ; 3.428             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                                                         ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|wrptr_g[5]                                                                 ; 3.428             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                                                         ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_address_reg0                   ; 3.428             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                                                         ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                                     ; 3.366             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                                                         ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                                     ; 3.364             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                                                         ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                                     ; 3.363             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                                                         ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                                     ; 3.362             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a6                      ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 3.329             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a7                      ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 3.329             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a4                      ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 3.329             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a5                      ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 3.329             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a2                      ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 3.329             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|parity9                         ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 3.329             ;
; m1_camera_pclk                                                                                                                                                                   ; camera_ov9281:camera_m1|ov9281_capture:camera_capture_m0|camera_wfifo_data[24]                                                                               ; 3.277             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                                                   ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                                     ; 3.241             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                                                         ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                                     ; 3.241             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8|dffe9a[4]   ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 3.189             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8|dffe9a[0]   ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 3.189             ;
; img_data_pkt:eth_img_pkt|img_vsync_d0                                                                                                                                            ; img_data_pkt:eth_img_pkt|wr_signle_fifo_data[5]                                                                                                              ; 3.188             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                                                         ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                                     ; 3.160             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                                                            ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                                     ; 3.093             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a10                     ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[10]                             ; 3.047             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11                     ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|wrptr_g[11]                             ; 3.047             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                  ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                                     ; 3.042             ;
; key_bank_switch:key_bank_sw|read_channal[1]                                                                                                                                      ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_we_reg                         ; 3.025             ;
; key_bank_switch:key_bank_sw|read_channal[2]                                                                                                                                      ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_we_reg                         ; 3.021             ;
; key_bank_switch:key_bank_sw|read_channal[0]                                                                                                                                      ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0~porta_we_reg                         ; 3.001             ;
; m3_camera_pclk                                                                                                                                                                   ; camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[2]                                                                                ; 2.989             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a9                      ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a9  ; 2.982             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                  ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                                     ; 2.968             ;
; start_transfer_ctrl:u_start_transfer_ctrl|transfer_cmos_sel[3]                                                                                                                   ; img_data_pkt:eth_img_pkt|wr_signle_fifo_data[5]                                                                                                              ; 2.965             ;
; start_transfer_ctrl:u_start_transfer_ctrl|transfer_cmos_sel[1]                                                                                                                   ; img_data_pkt:eth_img_pkt|wr_signle_fifo_data[5]                                                                                                              ; 2.958             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                                                   ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                                     ; 2.941             ;
; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                                                   ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                                     ; 2.940             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8|dffe9a[11]  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 2.873             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8|dffe9a[8]   ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 2.873             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8|dffe9a[6]   ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 2.873             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8|dffe9a[2]   ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 2.873             ;
; key_bank_switch:key_bank_sw|read_channal[3]                                                                                                                                      ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a28~porta_datain_reg0                   ; 2.866             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a8                      ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a8  ; 2.859             ;
; camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|counter[1]                                                                                                              ; camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[18]                                                                                 ; 2.783             ;
; camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|counter[0]                                                                                                              ; camera_ov9281:camera_m5|ov9281_capture:camera_capture_m0|camera_data_reg[18]                                                                                 ; 2.762             ;
; start_transfer_ctrl:u_start_transfer_ctrl|transfer_cmos_sel[0]                                                                                                                   ; img_data_pkt:eth_img_pkt|wr_signle_fifo_data[4]                                                                                                              ; 2.742             ;
; camera_ov9281:camera_m3|ov9281_capture:camera_capture_m0|camera_wfifo_data[9]                                                                                                    ; fifo_32w32r:fifo_camera_sel_sd|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a9~porta_datain_reg0                    ; 2.679             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8|dffe9a[10]  ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 2.671             ;
; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|alt_synch_pipe_dmd:ws_dgrp|dffpipe_kf9:dffpipe8|dffe9a[9]   ; img_data_pkt:eth_img_pkt|fifo_eth_8w32r:async_fifo_2048x32b_sigle|dcfifo:dcfifo_component|dcfifo_bul1:auto_generated|a_graycounter_3lc:wrptr_g1p|counter8a11 ; 2.671             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 24 processors detected
Info (119006): Selected device EP4CE15F23C8 for design "cmos4"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 180 degrees (20000 ps) for sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|wire_pll1_clk[1] port
Info (15535): Implemented PLL "pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 12, clock division of 25, and phase shift of 0 degrees (0 ps) for pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 108, clock division of 65, and phase shift of 0 degrees (0 ps) for pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 1, clock division of 2500, and phase shift of 0 degrees (0 ps) for pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|wire_pll1_clk[2] port
Info (15535): Implemented PLL "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 10, clock division of 3, and phase shift of 0 degrees (0 ps) for ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[1] port
    Info (15099): Implementing clock multiplication of 10, clock division of 3, and phase shift of -90 degrees (-1500 ps) for ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[2] port
    Info (15099): Implementing clock multiplication of 10, clock division of 3, and phase shift of 0 degrees (0 ps) for ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[3] port
    Info (15099): Implementing clock multiplication of 10, clock division of 3, and phase shift of 0 degrees (0 ps) for ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[4] port
Info (119042): Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a16" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a16" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a16" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a17" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a17" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a17" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a18" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a18" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a18" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a19" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a19" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a19" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a20" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a20" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a20" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a21" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a21" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a21" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a22" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a22" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a22" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a23" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a23" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a23" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a24" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a24" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a24" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a25" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a25" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a25" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a26" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a26" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a26" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a27" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a27" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a27" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a28" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a28" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a28" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a29" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a29" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a29" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a30" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a30" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a30" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a31" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a31" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a31" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a16" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a16" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a16" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a0" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a17" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a17" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a17" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a1" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a1" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a1" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a18" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a18" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a18" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a2" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a2" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a2" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a19" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a19" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a19" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a3" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a3" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a3" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a20" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a20" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a20" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a4" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a4" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a4" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a21" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a21" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a21" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a5" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a5" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a5" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a22" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a22" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a22" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a6" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a6" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a6" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a23" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a23" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a23" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a7" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a7" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a7" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a24" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a24" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a24" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a8" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a8" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a8" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a25" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a25" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a25" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a9" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a9" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a9" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a26" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a26" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a26" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a10" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a10" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a10" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a27" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a27" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a27" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a11" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a11" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a11" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a28" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a28" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a28" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a12" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a12" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a12" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a29" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a29" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a29" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a13" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a13" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a13" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a30" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a30" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a30" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a14" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a14" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a14" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a31" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a31" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a31" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m8|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a15" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m7|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a15" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "fifo_32w32r:fifo_camera_m6|dcfifo:dcfifo_component|dcfifo_1tk1:auto_generated|altsyncram_qj31:fifo_ram|ram_block8a15" has a port clk0 that is stuck at GND
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F23C8 is compatible
    Info (176445): Device EP4CE30F23C8 is compatible
    Info (176445): Device EP4CE55F23C8 is compatible
    Info (176445): Device EP4CE75F23C8 is compatible
    Info (176445): Device EP4CE115F23C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176127): The parameters of the PLL pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1 and the PLL sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 do not have the same values - hence these PLLs cannot be merged
    Info (176120): The values of the parameter "M" do not match for the PLL atoms sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 and PLL pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M" for the PLL atom sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 is 12
        Info (176121): The value of the parameter "M" for the PLL atom pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1 is 108
    Info (176120): The values of the parameter "N" do not match for the PLL atoms sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 and PLL pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "N" for the PLL atom sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 is 1
        Info (176121): The value of the parameter "N" for the PLL atom pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1 is 5
    Info (176120): The values of the parameter "LOOP FILTER R" do not match for the PLL atoms sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 and PLL pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "LOOP FILTER R" for the PLL atom sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 is 4000
        Info (176121): The value of the parameter "LOOP FILTER R" for the PLL atom pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1 is 10000
    Info (176120): The values of the parameter "VCO POST SCALE" do not match for the PLL atoms sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 and PLL pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "VCO POST SCALE" for the PLL atom sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 is 2
        Info (176121): The value of the parameter "VCO POST SCALE" for the PLL atom pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1 is 1
    Info (176120): The values of the parameter "Min VCO Period" do not match for the PLL atoms sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 and PLL pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Min VCO Period" for the PLL atom sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 is 1538
        Info (176121): The value of the parameter "Min VCO Period" for the PLL atom pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1 is 769
    Info (176120): The values of the parameter "Max VCO Period" do not match for the PLL atoms sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 and PLL pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Max VCO Period" for the PLL atom sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 is 3333
        Info (176121): The value of the parameter "Max VCO Period" for the PLL atom pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1 is 1666
    Info (176120): The values of the parameter "Center VCO Period" do not match for the PLL atoms sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 and PLL pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Center VCO Period" for the PLL atom sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 is 1538
        Info (176121): The value of the parameter "Center VCO Period" for the PLL atom pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1 is 769
    Info (176120): The values of the parameter "Min Lock Period" do not match for the PLL atoms sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 and PLL pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 is 18456
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1 is 16610
    Info (176120): The values of the parameter "Max Lock Period" do not match for the PLL atoms sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 and PLL pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 is 39996
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1 is 35714
Warning (176125): The input ports of the PLL ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and the PLL sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 are mismatched, preventing the PLLs to be merged
    Warning (176124): PLL ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and PLL sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 have different input signals for input port ARESET
    Warning (176124): PLL ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and PLL sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 have different input signals for input port PHASEUPDOWN
    Warning (176124): PLL ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and PLL sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 have different input signals for input port PHASESTEP
    Warning (176124): PLL ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and PLL sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 have different input signals for input port SCANCLK
    Warning (176124): PLL ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and PLL sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 have different input signals for input port PHASECOUNTERSELECT
    Warning (176124): PLL ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and PLL sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 have different input signals for input port PHASECOUNTERSELECT
    Warning (176124): PLL ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and PLL sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1 have different input signals for input port PHASECOUNTERSELECT
Warning (176125): The input ports of the PLL ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and the PLL pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1 are mismatched, preventing the PLLs to be merged
    Warning (176124): PLL ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and PLL pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1 have different input signals for input port ARESET
    Warning (176124): PLL ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and PLL pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1 have different input signals for input port PHASEUPDOWN
    Warning (176124): PLL ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and PLL pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1 have different input signals for input port PHASESTEP
    Warning (176124): PLL ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and PLL pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1 have different input signals for input port SCANCLK
    Warning (176124): PLL ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and PLL pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1 have different input signals for input port PHASECOUNTERSELECT
    Warning (176124): PLL ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and PLL pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1 have different input signals for input port PHASECOUNTERSELECT
    Warning (176124): PLL ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and PLL pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1 have different input signals for input port PHASECOUNTERSELECT
Critical Warning (176598): PLL "pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_T21"
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altpll_2il3
        Info (332166): set_false_path -from ** -to *phasedone_state* 
        Info (332166): set_false_path -from ** -to *internal_phasestep* 
    Info (332165): Entity dcfifo_1tk1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_hf9:dffpipe8|dffe9a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_gf9:dffpipe5|dffe6a* 
    Info (332165): Entity dcfifo_bul1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_kf9:dffpipe8|dffe9a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_jf9:dffpipe5|dffe6a* 
    Info (332165): Entity dcfifo_g7n1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_bf9:dffpipe8|dffe9a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_af9:dffpipe5|dffe6a* 
    Info (332165): Entity dcfifo_kuk1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_if9:dffpipe4|dffe5a* 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'ethernet_test.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name source_clk source_clk
    Info (332110): create_generated_clock -source {pll_sdvga|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -multiply_by 12 -duty_cycle 50.00 -name {pll_sdvga|altpll_component|auto_generated|pll1|clk[0]} {pll_sdvga|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll_sdvga|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 65 -multiply_by 108 -duty_cycle 50.00 -name {pll_sdvga|altpll_component|auto_generated|pll1|clk[1]} {pll_sdvga|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {pll_sdvga|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2500 -duty_cycle 50.00 -name {pll_sdvga|altpll_component|auto_generated|pll1|clk[2]} {pll_sdvga|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {pll_sd|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {pll_sd|altpll_component|auto_generated|pll1|clk[0]} {pll_sd|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll_sd|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -phase 180.00 -duty_cycle 50.00 -name {pll_sd|altpll_component|auto_generated|pll1|clk[1]} {pll_sd|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 10 -duty_cycle 50.00 -name {ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]} {ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 10 -phase -90.00 -duty_cycle 50.00 -name {ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]} {ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 10 -duty_cycle 50.00 -name {ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]} {ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}
    Info (332110): create_generated_clock -source {ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 10 -duty_cycle 50.00 -name {ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4]} {ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'ddr2_example_top.sdc'
Warning (332174): Ignored filter at ddr2_example_top.sdc(1): pnf could not be matched with a port
Warning (332049): Ignored set_false_path at ddr2_example_top.sdc(1): Argument <to> is an empty collection
    Info (332050): set_false_path -from * -to [get_ports "pnf"]
Warning (332174): Ignored filter at ddr2_example_top.sdc(2): test_complete could not be matched with a port
Warning (332049): Ignored set_false_path at ddr2_example_top.sdc(2): Argument <to> is an empty collection
    Info (332050): set_false_path -from * -to [get_ports "test_complete"]
Warning (332174): Ignored filter at ddr2_example_top.sdc(3): pnf_per_byte[*] could not be matched with a port
Warning (332049): Ignored set_false_path at ddr2_example_top.sdc(3): Argument <to> is an empty collection
    Info (332050): set_false_path -from * -to [get_ports "pnf_per_byte\[*\]"]
Info (332104): Reading SDC File: 'ddr2_phy_ddr_timing.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'cmos4.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332043): Overwriting existing clock: e_rxc
Warning (332043): Overwriting existing clock: source_clk
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_capture
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_mimic
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_mem_clk[0]_mimic_launch_clock
Warning (332174): Ignored filter at cmos4.sdc(53): m6_camera_pclk could not be matched with a port
Warning (332049): Ignored create_clock at cmos4.sdc(53): Argument <targets> is an empty collection
    Info (332050): create_clock -name {cmos6_pclk} -period 41.666 -waveform { 0.000 20.833 } [get_ports {m6_camera_pclk}]
Warning (332174): Ignored filter at cmos4.sdc(54): m7_camera_pclk could not be matched with a port
Warning (332049): Ignored create_clock at cmos4.sdc(54): Argument <targets> is an empty collection
    Info (332050): create_clock -name {cmos7_pclk} -period 41.666 -waveform { 0.000 20.833 } [get_ports {m7_camera_pclk}]
Warning (332174): Ignored filter at cmos4.sdc(55): m8_camera_pclk could not be matched with a port
Warning (332049): Ignored create_clock at cmos4.sdc(55): Argument <targets> is an empty collection
    Info (332050): create_clock -name {cmos8_pclk} -period 41.666 -waveform { 0.000 20.833 } [get_ports {m8_camera_pclk}]
Warning (332174): Ignored filter at cmos4.sdc(56): m6_camera_xclk could not be matched with a port
Warning (332174): Ignored filter at cmos4.sdc(56): m7_camera_xclk could not be matched with a port
Warning (332174): Ignored filter at cmos4.sdc(56): m8_camera_xclk could not be matched with a port
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4]
Warning (332043): Overwriting existing clock: pll_sdvga|altpll_component|auto_generated|pll1|clk[0]
Warning (332043): Overwriting existing clock: pll_sdvga|altpll_component|auto_generated|pll1|clk[1]
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_mem_clk[0]_tDSS
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_mem_clk[0]_tDQSS
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_mem_clk[0]_ac_rise
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_mem_clk[0]_ac_fall
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_mem_clk_n[0]_tDSS
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_mem_clk_n[0]_tDQSS
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_mem_clk_n[0]_ac_rise
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_mem_clk_n[0]_ac_fall
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_1
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_2
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_3
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_4
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_5
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_6
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_7
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_8
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_9
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_10
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_11
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_12
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_13
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_14
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_15
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_16
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_17
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_18
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_19
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_20
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_21
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_22
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_23
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_24
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_25
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_26
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_27
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_28
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_29
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_30
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_31
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_32
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[0]
Warning (332043): Overwriting existing clock: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[1]
Warning (332174): Ignored filter at cmos4.sdc(868): *ws_dgrp|dffpipe_1f9:dffpipe8|dffe9a* could not be matched with a keeper
Warning (332049): Ignored set_false_path at cmos4.sdc(868): Argument <to> is an empty collection
    Info (332050): set_false_path -from [get_keepers {*rdptr_g*}] -to [get_keepers {*ws_dgrp|dffpipe_1f9:dffpipe8|dffe9a*}]
Warning (332174): Ignored filter at cmos4.sdc(869): *rs_dgwp|dffpipe_0f9:dffpipe5|dffe6a* could not be matched with a keeper
Warning (332049): Ignored set_false_path at cmos4.sdc(869): Argument <to> is an empty collection
    Info (332050): set_false_path -from [get_keepers {*delayed_wrptr_g*}] -to [get_keepers {*rs_dgwp|dffpipe_0f9:dffpipe5|dffe6a*}]
Warning (332174): Ignored filter at cmos4.sdc(872): *ws_dgrp|dffpipe_se9:dffpipe18|dffe19a* could not be matched with a keeper
Warning (332049): Ignored set_false_path at cmos4.sdc(872): Argument <to> is an empty collection
    Info (332050): set_false_path -from [get_keepers {*rdptr_g*}] -to [get_keepers {*ws_dgrp|dffpipe_se9:dffpipe18|dffe19a*}]
Warning (332174): Ignored filter at cmos4.sdc(873): *rs_dgwp|dffpipe_re9:dffpipe13|dffe14a* could not be matched with a keeper
Warning (332049): Ignored set_false_path at cmos4.sdc(873): Argument <to> is an empty collection
    Info (332050): set_false_path -from [get_keepers {*delayed_wrptr_g*}] -to [get_keepers {*rs_dgwp|dffpipe_re9:dffpipe13|dffe14a*}]
Warning (332174): Ignored filter at cmos4.sdc(874): *ws_dgrp|dffpipe_ve9:dffpipe16|dffe17a* could not be matched with a keeper
Warning (332049): Ignored set_false_path at cmos4.sdc(874): Argument <to> is an empty collection
    Info (332050): set_false_path -from [get_keepers {*rdptr_g*}] -to [get_keepers {*ws_dgrp|dffpipe_ve9:dffpipe16|dffe17a*}]
Warning (332060): Node: top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|div_clk was determined to be a clock but was found without an associated clock assignment.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs[0].dqs_ddio_out  from: muxsel  to: dataout
    Info (332098): Cell: ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs[1].dqs_ddio_out  from: muxsel  to: dataout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: pll_sdvga|altpll_component|auto_generated|pll1|clk[0] was found on node: pll_sdvga|altpll_component|auto_generated|pll1|clk[0] with settings that do not match the following PLL specifications:
        Warning (332056): -multiply_by (expected: 12, found: 229), -divide_by (expected: 25, found: 477)
Info (332171): The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info (332172): Setup clock transfer from source_clk (Rise) to source_clk (Rise) has uncertainty 0.020 that is less than the recommended uncertainty 0.080
    Info (332172): Hold clock transfer from source_clk (Rise) to source_clk (Rise) has uncertainty 0.020 that is less than the recommended uncertainty 0.080
    Info (332172): Setup clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock (Rise) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] (Rise) has uncertainty 0.020 that is less than the recommended uncertainty 0.130
    Info (332172): Hold clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock (Rise) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] (Rise) has uncertainty 0.020 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock (Fall) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] (Rise) has uncertainty 0.020 that is less than the recommended uncertainty 0.130
    Info (332172): Hold clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock (Fall) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] (Rise) has uncertainty 0.020 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] (Fall) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_mem_clk[0]_tDSS (Rise) has uncertainty 0.110 that is less than the recommended uncertainty 0.130
    Info (332172): Hold clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] (Rise) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_mem_clk[0]_tDQSS (Rise) has uncertainty 0.110 that is less than the recommended uncertainty 0.130
    Info (332172): Hold clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_mem_clk[0]_ac_fall (Rise) has uncertainty 0.110 that is less than the recommended uncertainty 0.130
    Info (332172): Hold clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] (Fall) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_mem_clk_n[0]_tDSS (Fall) has uncertainty 0.110 that is less than the recommended uncertainty 0.130
    Info (332172): Hold clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] (Rise) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_mem_clk_n[0]_tDQSS (Fall) has uncertainty 0.110 that is less than the recommended uncertainty 0.130
    Info (332172): Hold clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_mem_clk_n[0]_ac_fall (Fall) has uncertainty 0.110 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] (Rise) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock (Rise) has uncertainty 0.020 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] (Rise) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock (Rise) has uncertainty 0.020 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock (Rise) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock (Rise) has uncertainty 0.030 that is less than the recommended uncertainty 0.200
    Info (332172): Hold clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock (Rise) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock (Rise) has uncertainty 0.030 that is less than the recommended uncertainty 0.200
    Info (332172): Setup clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock (Fall) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock (Rise) has uncertainty 0.030 that is less than the recommended uncertainty 0.200
    Info (332172): Hold clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock (Fall) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock (Rise) has uncertainty 0.030 that is less than the recommended uncertainty 0.200
    Info (332172): Setup clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock (Rise) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock (Fall) has uncertainty 0.030 that is less than the recommended uncertainty 0.200
    Info (332172): Hold clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock (Rise) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock (Fall) has uncertainty 0.030 that is less than the recommended uncertainty 0.200
    Info (332172): Setup clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[0] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[0] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[0] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[0] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[0] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[0] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[0] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[0] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[1] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[1] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[1] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[1] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[1] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[1] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[1] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[1] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 65 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   41.666   cmos0_pclk
    Info (332111):   41.666   cmos1_pclk
    Info (332111):   41.666   cmos2_pclk
    Info (332111):   41.666   cmos3_pclk
    Info (332111):   41.666   cmos4_pclk
    Info (332111):   41.666   cmos5_pclk
    Info (332111):   41.666    cmos_xclk
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4]
    Info (332111):   12.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_mem_clk_n[0]_ac_fall
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_mem_clk_n[0]_ac_rise
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_mem_clk_n[0]_tDQSS
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_mem_clk_n[0]_tDSS
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_mem_clk[0]_ac_fall
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_mem_clk[0]_ac_rise
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_mem_clk[0]_tDQSS
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_mem_clk[0]_tDSS
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_capture
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[0]
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[1]
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_mimic
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_1
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_2
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_3
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_4
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_5
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_6
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_7
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_8
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_9
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_10
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_11
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_12
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_13
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_14
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_15
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_16
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_17
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_18
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_19
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_20
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_21
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_22
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_23
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_24
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_25
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_26
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_27
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_28
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_29
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_30
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_31
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_32
    Info (332111):    6.000 ddr_wr_ctrl|ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_mem_clk[0]_mimic_launch_clock
    Info (332111):    8.000        e_rxc
    Info (332111):   41.659 pll_sdvga|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   12.037 pll_sdvga|altpll_component|auto_generated|pll1|clk[1]
    Info (332111): 50000.000 pll_sdvga|altpll_component|auto_generated|pll1|clk[2]
    Info (332111):   40.000 pll_sd|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   40.000 pll_sd|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   20.000   source_clk
Info (176353): Automatically promoted node ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[1] (placed in counter C3 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[2] (placed in counter C2 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[3] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
Info (176353): Automatically promoted node ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[4] (placed in counter C1 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C3 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info (176353): Automatically promoted node sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node source_clk~input (placed in PIN T21 (CLK6, DIFFCLK_3p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|div_clk
Info (176353): Automatically promoted node cmos_switch_mould:cmos_eth_sel|o_cmos_sel_pclk~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|div_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_clk~0
        Info (176357): Destination node top_sd_rw:sd_rw|sd_ctrl_top:u_sd_ctrl_top|sd_init:u_sd_init|div_clk~0
Info (176353): Automatically promoted node cmos_switch_mould:cmos_sd_sel|o_cmos_sel_pclk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|scan_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|scan_clk~0
Info (176353): Automatically promoted node ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:mmc_seq_value_r
Info (176353): Automatically promoted node rst_n 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga_display:vga_m0|hsync_r
        Info (176357): Destination node vga_display:vga_m0|vsync_r
        Info (176357): Destination node vga_display:vga_m0|hsync_de
        Info (176357): Destination node vga_display:vga_m0|vsync_de
        Info (176357): Destination node vga_display:vga_m0|y_cnt[1]
        Info (176357): Destination node vga_display:vga_m0|y_cnt[4]
        Info (176357): Destination node vga_display:vga_m0|y_cnt[3]
        Info (176357): Destination node vga_display:vga_m0|y_cnt[2]
        Info (176357): Destination node vga_display:vga_m0|y_cnt[5]
        Info (176357): Destination node vga_display:vga_m0|y_cnt[8]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node img_data_pkt:eth_img_pkt|ddr_write_pre_first_flag_ready 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node img_data_pkt:eth_img_pkt|r_all_frame_trans_state
        Info (176357): Destination node eth_trans_slave:Rslave2|slave_req~0
        Info (176357): Destination node img_data_pkt:eth_img_pkt|ddr_write_pre_first_flag_d0~0
        Info (176357): Destination node eth_trans_slave:Rslave2|slave_req_t2~2
        Info (176357): Destination node eth_trans_slave:Rslave2|slave_req_t0~0
        Info (176357): Destination node eth_trans_slave:Rslave2|ddr_write_pre_first_flag_valid~2
        Info (176357): Destination node eth_trans_slave:Rslave2|r_rd_cyc_flag~4
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node img_data_pkt:eth_img_pkt|pos_vsync 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176466): Following DDIO Input nodes are constrained by the Fitter to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[0].dq_ibuf" is constrained to location IOIBUF_X16_Y0_N22 to improve DDIO timing
    Info (176467): Node "mem_dq[0]" is constrained to location PIN AB8 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X11_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X11_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X11_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[1].dq_ibuf" is constrained to location IOIBUF_X11_Y0_N1 to improve DDIO timing
    Info (176467): Node "mem_dq[1]" is constrained to location PIN Y8 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[2].dq_ibuf" is constrained to location IOIBUF_X16_Y0_N8 to improve DDIO timing
    Info (176467): Node "mem_dq[2]" is constrained to location PIN AA9 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X19_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X19_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X19_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[3].dq_ibuf" is constrained to location IOIBUF_X19_Y0_N15 to improve DDIO timing
    Info (176467): Node "mem_dq[3]" is constrained to location PIN W10 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X19_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X19_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X19_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[4].dq_ibuf" is constrained to location IOIBUF_X19_Y0_N22 to improve DDIO timing
    Info (176467): Node "mem_dq[4]" is constrained to location PIN V11 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X19_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X19_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X19_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[5].dq_ibuf" is constrained to location IOIBUF_X19_Y0_N8 to improve DDIO timing
    Info (176467): Node "mem_dq[5]" is constrained to location PIN Y10 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X11_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X11_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X11_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[6].dq_ibuf" is constrained to location IOIBUF_X11_Y0_N8 to improve DDIO timing
    Info (176467): Node "mem_dq[6]" is constrained to location PIN AB7 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[7].dq_ibuf" is constrained to location IOIBUF_X16_Y0_N29 to improve DDIO timing
    Info (176467): Node "mem_dq[7]" is constrained to location PIN AA8 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[0].dq_ibuf" is constrained to location IOIBUF_X9_Y0_N8 to improve DDIO timing
    Info (176467): Node "mem_dq[8]" is constrained to location PIN Y7 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[1].dq_ibuf" is constrained to location IOIBUF_X9_Y0_N1 to improve DDIO timing
    Info (176467): Node "mem_dq[9]" is constrained to location PIN U9 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X11_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X11_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X11_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[2].dq_ibuf" is constrained to location IOIBUF_X11_Y0_N29 to improve DDIO timing
    Info (176467): Node "mem_dq[10]" is constrained to location PIN V8 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X7_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X7_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X7_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[3].dq_ibuf" is constrained to location IOIBUF_X7_Y0_N22 to improve DDIO timing
    Info (176467): Node "mem_dq[11]" is constrained to location PIN W6 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[4].dq_ibuf" is constrained to location IOIBUF_X9_Y0_N15 to improve DDIO timing
    Info (176467): Node "mem_dq[12]" is constrained to location PIN W7 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X11_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X11_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X11_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[5].dq_ibuf" is constrained to location IOIBUF_X11_Y0_N22 to improve DDIO timing
    Info (176467): Node "mem_dq[13]" is constrained to location PIN W8 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X5_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X5_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X5_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[6].dq_ibuf" is constrained to location IOIBUF_X5_Y0_N22 to improve DDIO timing
    Info (176467): Node "mem_dq[14]" is constrained to location PIN Y3 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[7].dq_ibuf" is constrained to location IOIBUF_X9_Y0_N29 to improve DDIO timing
    Info (176467): Node "mem_dq[15]" is constrained to location PIN AA5 to improve DDIO timing
    Info (176467): Node "ddr_wr_ctrl:ddr_wr_ctrl|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|ddio_bidir_n5h:auto_generated|input_cell_h[0]" is constrained to location LAB_X28_Y1_N0 to improve DDIO timing
    Info (176467): Node "mem_clk[0]~input" is constrained to location IOIBUF_X28_Y0_N8 to improve DDIO timing
    Info (176467): Node "mem_clk[0]" is constrained to location PIN AA17 to improve DDIO timing
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 34 registers into blocks of type EC
    Extra Info (176218): Packed 16 registers into blocks of type I/O Output Buffer
Info (165008): altmemphy pin placement was successful
Warning (15055): PLL "sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input
    Info (15024): Input port INCLK[0] of node "sd_pll:pll_sd|altpll:altpll_component|sd_pll_altpll:auto_generated|pll1" is driven by source_clk~inputclkctrl which is OUTCLK output port of Clock control block type node source_clk~inputclkctrl
Warning (15058): PLL "pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Warning (15064): PLL "pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1" output port clk[0] feeds output pin "m5_camera_xclk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1" output port clk[0] feeds output pin "m4_camera_xclk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1" output port clk[0] feeds output pin "m3_camera_xclk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1" output port clk[0] feeds output pin "m2_camera_xclk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1" output port clk[0] feeds output pin "m1_camera_xclk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "pll_u0:pll_sdvga|altpll:altpll_component|pll_u0_altpll:auto_generated|pll1" output port clk[0] feeds output pin "m0_camera_xclk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ddr_initial_done" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:08
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:20
Info (170193): Fitter routing operations beginning
Info (170239): Router is attempting to preserve 0.25 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (170089): 2e+03 ns of routing delay (approximately 4.8% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 28% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 41% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:25
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 36.66 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 3 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin mem_clk[0] has a permanently enabled output enable
    Info (169065): Pin mem_clk_n[0] has a permanently enabled output enable
    Info (169065): Pin e_mdio has a permanently disabled output enable
Info (144001): Generated suppressed messages file F:/old_Quartus_File/cmos_eth_v2/output_files/cmos4.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 211 warnings
    Info: Peak virtual memory: 6468 megabytes
    Info: Processing ended: Fri Oct 27 15:39:03 2023
    Info: Elapsed time: 00:01:14
    Info: Total CPU time (on all processors): 00:02:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/old_Quartus_File/cmos_eth_v2/output_files/cmos4.fit.smsg.


