Fitter report for Practica6
Tue Nov  5 16:54:28 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Nov  5 16:54:28 2019       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; Practica6                                   ;
; Top-level Entity Name              ; Practica6                                   ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,598 / 22,320 ( 7 % )                      ;
;     Total combinational functions  ; 1,423 / 22,320 ( 6 % )                      ;
;     Dedicated logic registers      ; 810 / 22,320 ( 4 % )                        ;
; Total registers                    ; 810                                         ;
; Total pins                         ; 16 / 154 ( 10 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 1 / 132 ( < 1 % )                           ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.3%      ;
;     Processor 3            ;   2.1%      ;
;     Processor 4            ;   2.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                       ;
+------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------+------------------+-----------------------+
; Node                         ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                 ; Destination Port ; Destination Port Name ;
+------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------+------------------+-----------------------+
; micro68HC11:inst|tempMUL[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; micro68HC11:inst|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; micro68HC11:inst|tempMUL[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; micro68HC11:inst|tempMUL[0]                                      ; DATAOUT          ;                       ;
; micro68HC11:inst|tempMUL[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; micro68HC11:inst|tempMUL[0]                                      ; DATAOUT          ;                       ;
; micro68HC11:inst|tempMUL[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; micro68HC11:inst|tempMUL[0]                                      ; DATAOUT          ;                       ;
; micro68HC11:inst|tempMUL[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; micro68HC11:inst|tempMUL[0]                                      ; DATAOUT          ;                       ;
; micro68HC11:inst|tempMUL[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; micro68HC11:inst|tempMUL[0]                                      ; DATAOUT          ;                       ;
; micro68HC11:inst|tempMUL[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; micro68HC11:inst|tempMUL[0]                                      ; DATAOUT          ;                       ;
; micro68HC11:inst|tempMUL[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; micro68HC11:inst|tempMUL[0]                                      ; DATAOUT          ;                       ;
; micro68HC11:inst|tempMUL[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; micro68HC11:inst|tempMUL[0]                                      ; DATAOUT          ;                       ;
; micro68HC11:inst|tempMUL[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; micro68HC11:inst|tempMUL[0]                                      ; DATAOUT          ;                       ;
; micro68HC11:inst|tempMUL[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; micro68HC11:inst|tempMUL[0]                                      ; DATAOUT          ;                       ;
; micro68HC11:inst|tempMUL[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; micro68HC11:inst|tempMUL[0]                                      ; DATAOUT          ;                       ;
; micro68HC11:inst|tempMUL[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; micro68HC11:inst|tempMUL[0]                                      ; DATAOUT          ;                       ;
; micro68HC11:inst|tempMUL[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; micro68HC11:inst|tempMUL[0]                                      ; DATAOUT          ;                       ;
; micro68HC11:inst|tempMUL[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; micro68HC11:inst|tempMUL[0]                                      ; DATAOUT          ;                       ;
; micro68HC11:inst|tempMUL[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; micro68HC11:inst|tempMUL[0]                                      ; DATAOUT          ;                       ;
+------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2296 ) ; 0.00 % ( 0 / 2296 )        ; 0.00 % ( 0 / 2296 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2296 ) ; 0.00 % ( 0 / 2296 )        ; 0.00 % ( 0 / 2296 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2286 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/sirivasv/Documents/MCC/MCC-AC/Practica6/output_files/Practica6.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,598 / 22,320 ( 7 % ) ;
;     -- Combinational with no register       ; 788                    ;
;     -- Register only                        ; 175                    ;
;     -- Combinational with a register        ; 635                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 935                    ;
;     -- 3 input functions                    ; 169                    ;
;     -- <=2 input functions                  ; 319                    ;
;     -- Register only                        ; 175                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1320                   ;
;     -- arithmetic mode                      ; 103                    ;
;                                             ;                        ;
; Total registers*                            ; 810 / 23,018 ( 4 % )   ;
;     -- Dedicated logic registers            ; 810 / 22,320 ( 4 % )   ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 121 / 1,395 ( 9 % )    ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 16 / 154 ( 10 % )      ;
;     -- Clock pins                           ; 5 / 7 ( 71 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 66 ( 0 % )         ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 1 / 132 ( < 1 % )      ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global signals                              ; 2                      ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 2.9% / 2.8% / 3.0%     ;
; Peak interconnect usage (total/H/V)         ; 14.7% / 14.1% / 15.6%  ;
; Maximum fan-out                             ; 809                    ;
; Highest non-global fan-out                  ; 770                    ;
; Total fan-out                               ; 8041                   ;
; Average fan-out                             ; 3.45                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1598 / 22320 ( 7 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 788                  ; 0                              ;
;     -- Register only                        ; 175                  ; 0                              ;
;     -- Combinational with a register        ; 635                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 935                  ; 0                              ;
;     -- 3 input functions                    ; 169                  ; 0                              ;
;     -- <=2 input functions                  ; 319                  ; 0                              ;
;     -- Register only                        ; 175                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1320                 ; 0                              ;
;     -- arithmetic mode                      ; 103                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 810                  ; 0                              ;
;     -- Dedicated logic registers            ; 810 / 22320 ( 4 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 121 / 1395 ( 9 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 16                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 1 / 132 ( < 1 % )    ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 8053                 ; 5                              ;
;     -- Registered Connections               ; 2450                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 8                    ; 0                              ;
;     -- Output Ports                         ; 8                    ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; INT_I        ; M15   ; 5        ; 53           ; 17           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; INT_X        ; T6    ; 3        ; 14           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; boton_estado ; E1    ; 1        ; 0            ; 16           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; out_sel_1    ; M1    ; 2        ; 0            ; 16           ; 21           ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; out_sel_2    ; T8    ; 3        ; 27           ; 0            ; 14           ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; out_sel_3    ; B9    ; 7        ; 25           ; 34           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; reloj        ; R8    ; 3        ; 27           ; 0            ; 21           ; 2                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; reset        ; J15   ; 5        ; 53           ; 14           ; 0            ; 770                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; out_leds[0] ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_leds[1] ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_leds[2] ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_leds[3] ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_leds[4] ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_leds[5] ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_leds[6] ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_leds[7] ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn        ; Use as regular IO        ; reset                   ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1          ; Use as regular IO        ; out_leds[0]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 8 / 14 ( 57 % ) ; 2.5V          ; --           ;
; 2        ; 2 / 16 ( 13 % ) ; 2.5V          ; --           ;
; 3        ; 3 / 25 ( 12 % ) ; 2.5V          ; --           ;
; 4        ; 0 / 20 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 2 / 18 ( 11 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )  ; 2.5V          ; --           ;
; 7        ; 5 / 24 ( 21 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; out_leds[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; out_leds[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; out_leds[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; out_leds[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; out_sel_3                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; out_leds[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; out_leds[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; boton_estado                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; out_leds[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; out_leds[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; out_sel_1                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; INT_I                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; reloj                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; INT_X                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; out_sel_2                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; out_leds[7]  ; Incomplete set of assignments ;
; out_leds[6]  ; Incomplete set of assignments ;
; out_leds[5]  ; Incomplete set of assignments ;
; out_leds[4]  ; Incomplete set of assignments ;
; out_leds[3]  ; Incomplete set of assignments ;
; out_leds[2]  ; Incomplete set of assignments ;
; out_leds[1]  ; Incomplete set of assignments ;
; out_leds[0]  ; Incomplete set of assignments ;
; INT_X        ; Incomplete set of assignments ;
; out_sel_1    ; Incomplete set of assignments ;
; out_sel_2    ; Incomplete set of assignments ;
; out_sel_3    ; Incomplete set of assignments ;
; reset        ; Incomplete set of assignments ;
; boton_estado ; Incomplete set of assignments ;
; reloj        ; Incomplete set of assignments ;
; INT_I        ; Incomplete set of assignments ;
; INT_X        ; Missing location assignment   ;
+--------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                ;
+------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------+-------------+--------------+
; Compilation Hierarchy Node         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                ; Entity Name ; Library Name ;
+------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------+-------------+--------------+
; |Practica6                         ; 1598 (0)    ; 810 (0)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 16   ; 0            ; 788 (0)      ; 175 (0)           ; 635 (0)          ; |Practica6                                                         ; Practica6   ; work         ;
;    |memoria:inst2|                 ; 917 (917)   ; 656 (656)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 261 (261)    ; 165 (165)         ; 491 (491)        ; |Practica6|memoria:inst2                                           ; memoria     ; work         ;
;    |micro68HC11:inst|              ; 655 (655)   ; 152 (152)                 ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 503 (503)    ; 9 (9)             ; 143 (143)        ; |Practica6|micro68HC11:inst                                        ; micro68HC11 ; work         ;
;       |lpm_mult:Mult0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Practica6|micro68HC11:inst|lpm_mult:Mult0                         ; lpm_mult    ; work         ;
;          |mult_aat:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Practica6|micro68HC11:inst|lpm_mult:Mult0|mult_aat:auto_generated ; mult_aat    ; work         ;
;    |mux3x1:inst5|                  ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 16 (16)          ; |Practica6|mux3x1:inst5                                            ; mux3x1      ; work         ;
;    |sensa_boton:inst1|             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Practica6|sensa_boton:inst1                                       ; sensa_boton ; work         ;
+------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; out_leds[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_leds[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_leds[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_leds[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_leds[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_leds[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_leds[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_leds[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; INT_X        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; out_sel_1    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; out_sel_2    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; out_sel_3    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; boton_estado ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reloj        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; INT_I        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                        ;
+-----------------------------------------+-------------------+---------+
; Source Pin / Fanout                     ; Pad To Core Index ; Setting ;
+-----------------------------------------+-------------------+---------+
; INT_X                                   ;                   ;         ;
; out_sel_1                               ;                   ;         ;
; out_sel_2                               ;                   ;         ;
; out_sel_3                               ;                   ;         ;
; reset                                   ;                   ;         ;
;      - micro68HC11:inst|PC[0]           ; 1                 ; 6       ;
;      - micro68HC11:inst|PC[1]           ; 1                 ; 6       ;
;      - micro68HC11:inst|PC[3]           ; 1                 ; 6       ;
;      - micro68HC11:inst|PC[4]           ; 1                 ; 6       ;
;      - micro68HC11:inst|PC[5]           ; 1                 ; 6       ;
;      - micro68HC11:inst|PC[7]           ; 1                 ; 6       ;
;      - micro68HC11:inst|XL[0]           ; 1                 ; 6       ;
;      - micro68HC11:inst|XL[1]           ; 1                 ; 6       ;
;      - micro68HC11:inst|XL[2]           ; 1                 ; 6       ;
;      - micro68HC11:inst|XL[3]           ; 1                 ; 6       ;
;      - micro68HC11:inst|XL[4]           ; 1                 ; 6       ;
;      - micro68HC11:inst|XL[5]           ; 1                 ; 6       ;
;      - micro68HC11:inst|XL[6]           ; 1                 ; 6       ;
;      - micro68HC11:inst|XL[7]           ; 1                 ; 6       ;
;      - micro68HC11:inst|B[0]            ; 1                 ; 6       ;
;      - micro68HC11:inst|B[1]            ; 1                 ; 6       ;
;      - micro68HC11:inst|B[2]            ; 1                 ; 6       ;
;      - micro68HC11:inst|B[3]            ; 1                 ; 6       ;
;      - micro68HC11:inst|B[4]            ; 1                 ; 6       ;
;      - micro68HC11:inst|B[5]            ; 1                 ; 6       ;
;      - micro68HC11:inst|B[6]            ; 1                 ; 6       ;
;      - micro68HC11:inst|B[7]            ; 1                 ; 6       ;
;      - micro68HC11:inst|A[0]            ; 1                 ; 6       ;
;      - micro68HC11:inst|A[1]            ; 1                 ; 6       ;
;      - micro68HC11:inst|A[2]            ; 1                 ; 6       ;
;      - micro68HC11:inst|A[3]            ; 1                 ; 6       ;
;      - micro68HC11:inst|A[4]            ; 1                 ; 6       ;
;      - micro68HC11:inst|A[5]            ; 1                 ; 6       ;
;      - micro68HC11:inst|A[6]            ; 1                 ; 6       ;
;      - micro68HC11:inst|A[7]            ; 1                 ; 6       ;
;      - micro68HC11:inst|e_siguiente[4]  ; 1                 ; 6       ;
;      - micro68HC11:inst|e_siguiente[5]  ; 1                 ; 6       ;
;      - micro68HC11:inst|e_siguiente[6]  ; 1                 ; 6       ;
;      - micro68HC11:inst|e_siguiente[7]  ; 1                 ; 6       ;
;      - micro68HC11:inst|e_siguiente[8]  ; 1                 ; 6       ;
;      - micro68HC11:inst|e_siguiente[9]  ; 1                 ; 6       ;
;      - micro68HC11:inst|e_siguiente[10] ; 1                 ; 6       ;
;      - micro68HC11:inst|e_siguiente[11] ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0012[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0012[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0012[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0012[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0012[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0012[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0012[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0012[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0011[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0011[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0011[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0011[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0011[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0011[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0011[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0011[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0010[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0010[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0010[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0010[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0010[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0010[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0010[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0010[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Data_out[7]        ; 1                 ; 6       ;
;      - micro68HC11:inst|AP[15]          ; 1                 ; 6       ;
;      - micro68HC11:inst|AP[14]          ; 1                 ; 6       ;
;      - micro68HC11:inst|AP[13]          ; 1                 ; 6       ;
;      - micro68HC11:inst|AP[12]          ; 1                 ; 6       ;
;      - micro68HC11:inst|AP[11]          ; 1                 ; 6       ;
;      - micro68HC11:inst|AP[10]          ; 1                 ; 6       ;
;      - micro68HC11:inst|AP[9]           ; 1                 ; 6       ;
;      - micro68HC11:inst|AP[8]           ; 1                 ; 6       ;
;      - micro68HC11:inst|AP[7]           ; 1                 ; 6       ;
;      - micro68HC11:inst|AP[6]           ; 1                 ; 6       ;
;      - micro68HC11:inst|AP[5]           ; 1                 ; 6       ;
;      - micro68HC11:inst|AP[4]           ; 1                 ; 6       ;
;      - micro68HC11:inst|AP[3]           ; 1                 ; 6       ;
;      - micro68HC11:inst|AP[2]           ; 1                 ; 6       ;
;      - micro68HC11:inst|AP[1]           ; 1                 ; 6       ;
;      - micro68HC11:inst|AP[0]           ; 1                 ; 6       ;
;      - micro68HC11:inst|PC[6]           ; 1                 ; 6       ;
;      - micro68HC11:inst|PC[2]           ; 1                 ; 6       ;
;      - micro68HC11:inst|e_siguiente[2]  ; 1                 ; 6       ;
;      - micro68HC11:inst|e_siguiente[1]  ; 1                 ; 6       ;
;      - micro68HC11:inst|e_siguiente[0]  ; 1                 ; 6       ;
;      - micro68HC11:inst|e_siguiente[3]  ; 1                 ; 6       ;
;      - memoria:inst2|Data_out[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Data_out[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Data_out[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Data_out[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Data_out[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Data_out[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Data_out[0]        ; 1                 ; 6       ;
;      - micro68HC11:inst|estados[2]      ; 1                 ; 6       ;
;      - micro68HC11:inst|Data_out[7]     ; 1                 ; 6       ;
;      - micro68HC11:inst|nRW             ; 1                 ; 6       ;
;      - micro68HC11:inst|Data_out[6]     ; 1                 ; 6       ;
;      - micro68HC11:inst|Data_out[5]     ; 1                 ; 6       ;
;      - micro68HC11:inst|Data_out[4]     ; 1                 ; 6       ;
;      - micro68HC11:inst|Data_out[3]     ; 1                 ; 6       ;
;      - micro68HC11:inst|Data_out[2]     ; 1                 ; 6       ;
;      - micro68HC11:inst|Data_out[1]     ; 1                 ; 6       ;
;      - micro68HC11:inst|Data_out[0]     ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007E[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007F[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007D[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007C[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005E[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005D[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005C[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0056[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004F[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0054[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004D[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004E[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004C[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0046[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0045[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0044[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFF[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFE[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFD[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFC[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF8[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF4[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDF[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDE[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDD[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDC[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007B[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007A[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0078[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0079[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0077[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0076[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0075[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0074[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0072[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0073[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0071[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0070[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005A[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005B[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0058[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0059[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0057[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0055[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0053[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0052[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0051[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0050[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004B[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004A[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0049[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0048[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFB[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0047[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFA[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF9[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF7[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF6[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF5[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF3[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF2[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF1[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF0[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDB[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDA[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD9[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD8[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD7[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD6[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD5[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD4[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD3[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD2[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD1[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD0[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0081[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0080[7]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0060[7]        ; 1                 ; 6       ;
;      - micro68HC11:inst|tempMUL[15]~0   ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007E[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007F[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007D[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007C[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005E[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005D[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005C[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0056[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004F[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0054[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004D[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004E[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004C[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0046[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0044[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0045[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFE[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFF[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFC[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFD[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF4[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF8[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDE[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDF[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDC[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDD[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007A[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007B[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0078[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0079[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0076[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0077[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0074[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0075[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0072[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0073[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0071[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0070[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005A[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005B[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0058[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0059[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0055[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0057[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0053[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0052[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0050[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0051[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004A[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004B[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0049[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0048[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0047[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFB[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF9[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFA[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF6[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF7[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF3[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF5[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF1[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF2[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDB[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF0[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD9[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDA[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD7[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD8[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD5[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD6[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD3[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD4[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD1[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD2[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0081[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD0[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0080[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0060[6]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007F[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007E[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007D[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007C[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005D[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005E[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0056[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005C[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004F[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0054[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004D[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004E[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0046[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004C[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0044[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0045[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFF[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFD[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFE[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF8[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFC[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDF[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF4[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDD[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDE[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDC[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007B[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0079[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007A[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0077[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0078[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0076[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0075[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0074[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0073[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0071[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0072[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0070[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005B[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005A[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0059[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0057[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0058[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0053[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0055[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0051[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0052[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004B[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0050[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0049[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004A[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0047[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0048[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFA[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFB[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF7[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF9[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF5[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF6[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF2[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF3[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF0[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF1[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDA[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDB[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD8[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD9[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD6[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD7[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD4[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD5[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD2[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD3[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD0[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD1[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0080[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0060[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0081[5]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007E[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007F[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007D[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007C[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005D[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005E[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0056[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005C[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004F[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0054[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004D[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004E[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0046[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004C[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0044[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0045[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFE[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFF[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFC[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFD[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF4[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF8[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDE[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDF[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDC[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDD[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007A[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007B[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0079[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0078[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0076[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0077[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0074[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0075[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0072[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0073[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0070[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0071[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005A[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005B[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0059[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0058[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0055[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0057[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0052[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0053[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0050[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0051[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004B[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004A[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0048[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0049[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0047[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFB[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF9[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFA[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF6[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF7[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF3[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF5[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF1[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF2[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDB[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF0[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD9[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDA[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD7[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD8[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD5[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD6[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD3[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD4[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD1[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD2[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD0[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0081[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0080[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0060[4]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007E[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007F[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007C[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007D[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005E[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005D[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0056[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005C[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004F[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0054[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004D[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004E[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0046[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004C[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0044[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0045[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFE[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFF[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFC[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFD[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF4[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF8[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDE[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDF[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDC[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDD[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007A[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007B[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0079[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0078[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0076[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0077[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0074[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0075[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0072[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0073[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0071[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0070[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005A[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005B[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0059[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0058[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0055[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0057[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0052[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0053[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0050[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0051[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004A[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004B[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0049[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0048[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0047[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFB[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF9[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFA[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF6[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF7[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF3[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF5[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF1[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF2[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDB[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF0[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD9[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDA[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD7[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD8[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD5[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD6[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD3[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD4[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD1[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD2[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD0[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0081[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0080[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0060[3]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007E[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007F[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007D[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007C[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005E[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005D[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005C[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0056[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004F[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0054[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004E[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004D[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004C[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0046[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0045[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0044[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFE[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFF[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFC[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFD[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF4[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF8[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDE[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDF[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDC[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDD[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007A[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007B[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0078[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0079[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0077[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0076[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0074[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0075[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0072[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0073[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0071[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0070[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005A[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005B[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0059[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0058[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0057[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0055[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0053[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0052[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0050[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0051[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004A[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004B[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0049[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0048[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0047[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFB[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF9[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFA[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF6[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF7[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF3[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF5[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF1[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF2[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDB[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF0[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD9[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDA[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD7[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD8[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD5[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD6[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD3[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD4[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD1[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD2[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0081[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD0[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0080[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0060[2]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007E[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007F[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007D[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007C[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005D[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005E[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005C[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0056[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004F[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0054[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004D[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004E[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004C[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0046[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0045[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0044[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFE[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFF[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFC[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFD[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF4[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF8[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDE[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDF[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDC[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDD[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007A[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007B[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0079[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0078[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0077[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0076[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0074[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0075[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0072[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0073[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0071[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0070[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005A[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005B[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0058[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0059[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0057[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0055[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0053[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0052[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0050[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0051[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004A[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004B[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0049[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0048[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0047[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFB[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF9[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFA[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF6[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF7[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF3[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF5[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF1[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF2[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDB[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF0[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD9[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDA[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD7[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD8[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD5[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD6[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD3[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD4[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD1[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD2[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD0[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0081[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0080[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0060[1]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007E[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007F[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007C[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007D[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005D[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005E[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0056[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005C[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004F[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0054[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004D[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004E[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0046[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004C[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0044[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0045[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFE[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFF[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFC[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFD[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF4[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF8[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDE[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDF[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDC[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDD[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007A[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_007B[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0079[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0078[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0077[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0076[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0074[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0075[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0072[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0073[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0070[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0071[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005B[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_005A[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0059[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0058[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0057[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0055[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0053[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0052[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0050[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0051[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004A[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_004B[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0048[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0049[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFB[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0047[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF9[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFFA[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF6[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF7[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF3[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF5[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF1[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF2[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDB[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFF0[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD9[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFDA[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD7[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD8[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD5[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD6[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD3[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD4[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD1[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD2[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_FFD0[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0081[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0060[0]        ; 1                 ; 6       ;
;      - memoria:inst2|Dir_0080[0]        ; 1                 ; 6       ;
;      - micro68HC11:inst|XH[7]           ; 1                 ; 6       ;
;      - micro68HC11:inst|XH[6]           ; 1                 ; 6       ;
;      - micro68HC11:inst|XH[5]           ; 1                 ; 6       ;
;      - micro68HC11:inst|XH[4]           ; 1                 ; 6       ;
;      - micro68HC11:inst|XH[3]           ; 1                 ; 6       ;
;      - micro68HC11:inst|XH[2]           ; 1                 ; 6       ;
;      - micro68HC11:inst|XH[1]           ; 1                 ; 6       ;
;      - micro68HC11:inst|XH[0]           ; 1                 ; 6       ;
;      - micro68HC11:inst|PC[15]          ; 1                 ; 6       ;
;      - micro68HC11:inst|Dir[15]~16      ; 1                 ; 6       ;
;      - micro68HC11:inst|PC[14]          ; 1                 ; 6       ;
;      - micro68HC11:inst|PC[13]          ; 1                 ; 6       ;
;      - micro68HC11:inst|PC[12]          ; 1                 ; 6       ;
;      - micro68HC11:inst|PC[11]          ; 1                 ; 6       ;
;      - micro68HC11:inst|PC[10]          ; 1                 ; 6       ;
;      - micro68HC11:inst|PC[9]           ; 1                 ; 6       ;
;      - micro68HC11:inst|PC[8]           ; 1                 ; 6       ;
;      - micro68HC11:inst|estados[3]      ; 1                 ; 6       ;
;      - micro68HC11:inst|estados[1]      ; 1                 ; 6       ;
;      - micro68HC11:inst|estados[0]      ; 1                 ; 6       ;
;      - micro68HC11:inst|estados[7]~0    ; 1                 ; 6       ;
;      - micro68HC11:inst|YH[7]~0         ; 1                 ; 6       ;
;      - micro68HC11:inst|YL[7]~0         ; 1                 ; 6       ;
;      - micro68HC11:inst|SPL[1]          ; 1                 ; 6       ;
;      - micro68HC11:inst|SPL[0]          ; 1                 ; 6       ;
;      - micro68HC11:inst|tempH[7]~2      ; 1                 ; 6       ;
;      - micro68HC11:inst|SPH[7]          ; 1                 ; 6       ;
;      - micro68HC11:inst|SPH[6]          ; 1                 ; 6       ;
;      - micro68HC11:inst|SPH[5]          ; 1                 ; 6       ;
;      - micro68HC11:inst|SPH[4]          ; 1                 ; 6       ;
;      - micro68HC11:inst|SPH[3]          ; 1                 ; 6       ;
;      - micro68HC11:inst|SPH[2]          ; 1                 ; 6       ;
;      - micro68HC11:inst|SPH[1]          ; 1                 ; 6       ;
;      - micro68HC11:inst|SPH[0]          ; 1                 ; 6       ;
;      - micro68HC11:inst|SPL[5]          ; 1                 ; 6       ;
;      - micro68HC11:inst|SPL[3]          ; 1                 ; 6       ;
;      - micro68HC11:inst|SPL[2]          ; 1                 ; 6       ;
;      - micro68HC11:inst|SPL[6]          ; 1                 ; 6       ;
;      - micro68HC11:inst|SPL[4]          ; 1                 ; 6       ;
;      - micro68HC11:inst|SPL[7]          ; 1                 ; 6       ;
;      - micro68HC11:inst|IRQ~7           ; 1                 ; 6       ;
;      - micro68HC11:inst|tempL[7]~15     ; 1                 ; 6       ;
;      - micro68HC11:inst|temp[8]~0       ; 1                 ; 6       ;
; boton_estado                            ;                   ;         ;
; reloj                                   ;                   ;         ;
; INT_I                                   ;                   ;         ;
+-----------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                           ;
+--------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                           ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; memoria:inst2|Dir_0010[7]~3    ; LCCOMB_X27_Y14_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0011[7]~2    ; LCCOMB_X27_Y14_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0012[7]~2    ; LCCOMB_X27_Y14_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0044[7]~0    ; LCCOMB_X35_Y10_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0045[7]~0    ; LCCOMB_X35_Y10_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0046[7]~0    ; LCCOMB_X32_Y9_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0047[7]~0    ; LCCOMB_X31_Y15_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0048[7]~0    ; LCCOMB_X32_Y15_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0049[7]~0    ; LCCOMB_X32_Y15_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_004A[7]~0    ; LCCOMB_X32_Y12_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_004B[7]~0    ; LCCOMB_X32_Y12_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_004C[7]~0    ; LCCOMB_X35_Y9_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_004D[7]~0    ; LCCOMB_X36_Y9_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_004E[7]~0    ; LCCOMB_X36_Y9_N28  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_004F[7]~0    ; LCCOMB_X34_Y9_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0050[7]~0    ; LCCOMB_X31_Y12_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0051[7]~0    ; LCCOMB_X29_Y12_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0052[7]~0    ; LCCOMB_X28_Y10_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0053[7]~0    ; LCCOMB_X28_Y8_N16  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0054[7]~0    ; LCCOMB_X34_Y9_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0055[7]~0    ; LCCOMB_X30_Y9_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0056[7]~0    ; LCCOMB_X30_Y8_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0057[7]~0    ; LCCOMB_X29_Y9_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0058[7]~0    ; LCCOMB_X29_Y9_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0059[7]~0    ; LCCOMB_X28_Y9_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_005A[7]~0    ; LCCOMB_X27_Y11_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_005B[7]~0    ; LCCOMB_X27_Y11_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_005C[7]~2    ; LCCOMB_X30_Y12_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_005D[7]~2    ; LCCOMB_X30_Y12_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_005E[7]~0    ; LCCOMB_X30_Y12_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0060[7]~0    ; LCCOMB_X25_Y11_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0070[7]~0    ; LCCOMB_X28_Y10_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0071[7]~0    ; LCCOMB_X26_Y10_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0072[7]~0    ; LCCOMB_X28_Y10_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0073[7]~0    ; LCCOMB_X26_Y10_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0074[7]~0    ; LCCOMB_X26_Y11_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0075[7]~0    ; LCCOMB_X26_Y11_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0076[7]~0    ; LCCOMB_X30_Y11_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0077[7]~0    ; LCCOMB_X30_Y11_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0078[7]~0    ; LCCOMB_X28_Y13_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0079[7]~0    ; LCCOMB_X29_Y12_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_007A[7]~0    ; LCCOMB_X30_Y10_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_007B[7]~0    ; LCCOMB_X30_Y10_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_007C[7]~0    ; LCCOMB_X31_Y10_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_007D[7]~0    ; LCCOMB_X31_Y10_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_007E[7]~0    ; LCCOMB_X28_Y12_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_007F[7]~0    ; LCCOMB_X31_Y8_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0080[7]~0    ; LCCOMB_X28_Y11_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_0081[7]~0    ; LCCOMB_X32_Y11_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFD0[7]~2    ; LCCOMB_X31_Y13_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFD1[7]~2    ; LCCOMB_X31_Y13_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFD2[7]~2    ; LCCOMB_X31_Y13_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFD3[7]~2    ; LCCOMB_X31_Y13_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFD4[7]~0    ; LCCOMB_X35_Y11_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFD5[7]~0    ; LCCOMB_X34_Y15_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFD6[7]~0    ; LCCOMB_X34_Y15_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFD7[7]~0    ; LCCOMB_X36_Y10_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFD8[7]~0    ; LCCOMB_X36_Y10_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFD9[7]~0    ; LCCOMB_X37_Y11_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFDA[7]~0    ; LCCOMB_X37_Y11_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFDB[7]~0    ; LCCOMB_X35_Y12_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFDC[7]~0    ; LCCOMB_X29_Y10_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFDD[7]~0    ; LCCOMB_X34_Y10_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFDE[7]~0    ; LCCOMB_X37_Y13_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFDF[7]~0    ; LCCOMB_X37_Y13_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFF0[7]~2    ; LCCOMB_X34_Y13_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFF1[7]~2    ; LCCOMB_X34_Y13_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFF2[7]~2    ; LCCOMB_X29_Y13_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFF3[7]~2    ; LCCOMB_X29_Y13_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFF4[7]~0    ; LCCOMB_X30_Y14_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFF5[7]~0    ; LCCOMB_X35_Y14_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFF6[7]~0    ; LCCOMB_X36_Y13_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFF7[7]~0    ; LCCOMB_X36_Y13_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFF8[7]~0    ; LCCOMB_X29_Y14_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFF9[7]~0    ; LCCOMB_X36_Y15_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFFA[7]~0    ; LCCOMB_X36_Y15_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFFB[7]~0    ; LCCOMB_X31_Y15_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFFC[7]~0    ; LCCOMB_X29_Y14_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFFD[7]~0    ; LCCOMB_X29_Y14_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFFE[7]~0    ; LCCOMB_X32_Y14_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:inst2|Dir_FFFF[7]~0    ; LCCOMB_X32_Y14_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micro68HC11:inst|Dir[15]~16    ; LCCOMB_X20_Y13_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micro68HC11:inst|IRQ~0         ; LCCOMB_X23_Y10_N12 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; micro68HC11:inst|PC[12]~13     ; LCCOMB_X23_Y12_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micro68HC11:inst|WideOr30      ; LCCOMB_X21_Y13_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micro68HC11:inst|WideOr37      ; LCCOMB_X21_Y13_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micro68HC11:inst|WideOr39      ; LCCOMB_X23_Y13_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micro68HC11:inst|WideOr46      ; LCCOMB_X20_Y12_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micro68HC11:inst|WideOr47      ; LCCOMB_X18_Y12_N8  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; micro68HC11:inst|WideOr49      ; LCCOMB_X19_Y12_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micro68HC11:inst|XH~0          ; LCCOMB_X23_Y11_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micro68HC11:inst|XL~0          ; LCCOMB_X23_Y11_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micro68HC11:inst|YH[7]~0       ; LCCOMB_X24_Y12_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micro68HC11:inst|YL[7]~0       ; LCCOMB_X23_Y11_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micro68HC11:inst|estados[7]~0  ; LCCOMB_X20_Y10_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micro68HC11:inst|nRW           ; FF_X23_Y13_N27     ; 88      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micro68HC11:inst|tempH[7]~2    ; LCCOMB_X24_Y12_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micro68HC11:inst|tempL[7]~15   ; LCCOMB_X17_Y14_N20 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micro68HC11:inst|tempMUL[15]~0 ; LCCOMB_X17_Y12_N26 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reloj                          ; PIN_R8             ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; reset                          ; PIN_J15            ; 770     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sensa_boton:inst1|reloj        ; FF_X1_Y16_N17      ; 809     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+--------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                    ;
+-------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                    ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; reloj                   ; PIN_R8        ; 2       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; sensa_boton:inst1|reloj ; FF_X1_Y16_N17 ; 809     ; 57                                   ; Global Clock         ; GCLK2            ; --                        ;
+-------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; reset~input ; 770               ;
+-------------+-------------------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 1           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                 ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; micro68HC11:inst|tempMUL[0]                                          ; Simple Multiplier (9-bit) ; DSPOUT_X13_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    micro68HC11:inst|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ;                           ; DSPMULT_X13_Y13_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+----------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 2,808 / 71,559 ( 4 % ) ;
; C16 interconnects     ; 13 / 2,597 ( < 1 % )   ;
; C4 interconnects      ; 1,473 / 46,848 ( 3 % ) ;
; Direct links          ; 312 / 71,559 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )        ;
; Local interconnects   ; 725 / 24,624 ( 3 % )   ;
; R24 interconnects     ; 33 / 2,496 ( 1 % )     ;
; R4 interconnects      ; 1,734 / 62,424 ( 3 % ) ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.21) ; Number of LABs  (Total = 121) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 5                             ;
; 2                                           ; 3                             ;
; 3                                           ; 2                             ;
; 4                                           ; 1                             ;
; 5                                           ; 0                             ;
; 6                                           ; 1                             ;
; 7                                           ; 3                             ;
; 8                                           ; 2                             ;
; 9                                           ; 2                             ;
; 10                                          ; 5                             ;
; 11                                          ; 6                             ;
; 12                                          ; 4                             ;
; 13                                          ; 3                             ;
; 14                                          ; 10                            ;
; 15                                          ; 11                            ;
; 16                                          ; 63                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.00) ; Number of LABs  (Total = 121) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 83                            ;
; 1 Clock                            ; 95                            ;
; 1 Clock enable                     ; 36                            ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 27                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.86) ; Number of LABs  (Total = 121) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 6                             ;
; 3                                            ; 0                             ;
; 4                                            ; 2                             ;
; 5                                            ; 2                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 5                             ;
; 12                                           ; 2                             ;
; 13                                           ; 2                             ;
; 14                                           ; 2                             ;
; 15                                           ; 8                             ;
; 16                                           ; 16                            ;
; 17                                           ; 3                             ;
; 18                                           ; 4                             ;
; 19                                           ; 7                             ;
; 20                                           ; 4                             ;
; 21                                           ; 2                             ;
; 22                                           ; 8                             ;
; 23                                           ; 4                             ;
; 24                                           ; 2                             ;
; 25                                           ; 6                             ;
; 26                                           ; 8                             ;
; 27                                           ; 5                             ;
; 28                                           ; 2                             ;
; 29                                           ; 5                             ;
; 30                                           ; 5                             ;
; 31                                           ; 1                             ;
; 32                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.21) ; Number of LABs  (Total = 121) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 10                            ;
; 2                                               ; 2                             ;
; 3                                               ; 5                             ;
; 4                                               ; 6                             ;
; 5                                               ; 6                             ;
; 6                                               ; 1                             ;
; 7                                               ; 5                             ;
; 8                                               ; 5                             ;
; 9                                               ; 21                            ;
; 10                                              ; 16                            ;
; 11                                              ; 16                            ;
; 12                                              ; 8                             ;
; 13                                              ; 5                             ;
; 14                                              ; 4                             ;
; 15                                              ; 1                             ;
; 16                                              ; 7                             ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.91) ; Number of LABs  (Total = 121) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 0                             ;
; 4                                            ; 4                             ;
; 5                                            ; 0                             ;
; 6                                            ; 2                             ;
; 7                                            ; 2                             ;
; 8                                            ; 1                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 3                             ;
; 13                                           ; 9                             ;
; 14                                           ; 7                             ;
; 15                                           ; 4                             ;
; 16                                           ; 4                             ;
; 17                                           ; 2                             ;
; 18                                           ; 7                             ;
; 19                                           ; 10                            ;
; 20                                           ; 3                             ;
; 21                                           ; 3                             ;
; 22                                           ; 4                             ;
; 23                                           ; 3                             ;
; 24                                           ; 5                             ;
; 25                                           ; 4                             ;
; 26                                           ; 0                             ;
; 27                                           ; 3                             ;
; 28                                           ; 4                             ;
; 29                                           ; 2                             ;
; 30                                           ; 4                             ;
; 31                                           ; 4                             ;
; 32                                           ; 4                             ;
; 33                                           ; 3                             ;
; 34                                           ; 5                             ;
; 35                                           ; 2                             ;
; 36                                           ; 5                             ;
; 37                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 15           ; 15           ; 0            ; 0            ; 16        ; 15           ; 0            ; 0            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 8            ; 8            ; 0            ; 8            ; 0            ; 0            ; 8            ; 0            ; 16        ; 16        ; 16        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 16           ; 1            ; 1            ; 16           ; 16           ; 0         ; 1            ; 16           ; 16           ; 16           ; 16           ; 16           ; 8            ; 16           ; 16           ; 16           ; 16           ; 8            ; 8            ; 16           ; 8            ; 16           ; 16           ; 8            ; 16           ; 0         ; 0         ; 0         ; 16           ; 16           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; out_leds[7]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_leds[6]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_leds[5]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_leds[4]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_leds[3]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_leds[2]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_leds[1]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_leds[0]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; INT_X              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_sel_1          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_sel_2          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_sel_3          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; boton_estado       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; reloj              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; INT_I              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "Practica6"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 16 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Warning (335093): The Timing Analyzer is analyzing 1 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Practica6.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node reloj~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node sensa_boton:inst1|reloj  File: /home/sirivasv/Documents/MCC/MCC-AC/Practica6/sensa_boton.vhd Line: 10
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier output
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 2.5V VCCIO, 1 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 8 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 2 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 5 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 0.70 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file /home/sirivasv/Documents/MCC/MCC-AC/Practica6/output_files/Practica6.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 1589 megabytes
    Info: Processing ended: Tue Nov  5 16:54:28 2019
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:21


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/sirivasv/Documents/MCC/MCC-AC/Practica6/output_files/Practica6.fit.smsg.


