TimeQuest Timing Analyzer report for CODECSystem
<<<<<<< Updated upstream
Wed Sep 02 13:14:20 2015
=======
Mon Aug 31 11:27:24 2015
>>>>>>> Stashed changes
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
<<<<<<< Updated upstream
 12. Slow 1200mV 85C Model Datasheet Report
 13. Slow 1200mV 85C Model Metastability Report
 14. Slow 1200mV 0C Model Fmax Summary
 15. Slow 1200mV 0C Model Setup Summary
 16. Slow 1200mV 0C Model Hold Summary
 17. Slow 1200mV 0C Model Recovery Summary
 18. Slow 1200mV 0C Model Removal Summary
 19. Slow 1200mV 0C Model Minimum Pulse Width Summary
 20. Slow 1200mV 0C Model Datasheet Report
 21. Slow 1200mV 0C Model Metastability Report
 22. Fast 1200mV 0C Model Setup Summary
 23. Fast 1200mV 0C Model Hold Summary
 24. Fast 1200mV 0C Model Recovery Summary
 25. Fast 1200mV 0C Model Removal Summary
 26. Fast 1200mV 0C Model Minimum Pulse Width Summary
 27. Fast 1200mV 0C Model Datasheet Report
 28. Fast 1200mV 0C Model Metastability Report
 29. Multicorner Timing Analysis Summary
 30. Board Trace Model Assignments
 31. Input Transition Times
 32. Signal Integrity Metrics (Slow 1200mv 0c Model)
 33. Signal Integrity Metrics (Slow 1200mv 85c Model)
 34. Signal Integrity Metrics (Fast 1200mv 0c Model)
 35. Clock Transfers
 36. Report TCCS
 37. Report RSKM
 38. Unconstrained Paths
 39. TimeQuest Timing Analyzer Messages
=======
 12. Slow 1200mV 85C Model Setup: 'i[0]'
 13. Slow 1200mV 85C Model Setup: 'ClockDivider32:CLKD1|inst4'
 14. Slow 1200mV 85C Model Setup: 'CPUCLK'
 15. Slow 1200mV 85C Model Setup: 'ClockDivider32:CLKD1|inst3'
 16. Slow 1200mV 85C Model Setup: 'ClockDivider32:CLKD1|inst'
 17. Slow 1200mV 85C Model Setup: 'ClockDivider32:CLKD2|inst'
 18. Slow 1200mV 85C Model Setup: 'ClockDivider32:CLKD1|inst2'
 19. Slow 1200mV 85C Model Setup: 'ClockDivider32:CLKD2|inst2'
 20. Slow 1200mV 85C Model Setup: 'ClockDivider32:CLKD1|inst1'
 21. Slow 1200mV 85C Model Setup: 'ClockDivider32:CLKD2|inst1'
 22. Slow 1200mV 85C Model Setup: 'ClockDivider32:CLKD2|inst3'
 23. Slow 1200mV 85C Model Hold: 'i[0]'
 24. Slow 1200mV 85C Model Hold: 'ClockDivider32:CLKD1|inst4'
 25. Slow 1200mV 85C Model Hold: 'CPUCLK'
 26. Slow 1200mV 85C Model Hold: 'ClockDivider32:CLKD1|inst1'
 27. Slow 1200mV 85C Model Hold: 'ClockDivider32:CLKD2|inst1'
 28. Slow 1200mV 85C Model Hold: 'ClockDivider32:CLKD1|inst3'
 29. Slow 1200mV 85C Model Hold: 'ClockDivider32:CLKD2|inst'
 30. Slow 1200mV 85C Model Hold: 'ClockDivider32:CLKD1|inst'
 31. Slow 1200mV 85C Model Hold: 'ClockDivider32:CLKD2|inst2'
 32. Slow 1200mV 85C Model Hold: 'ClockDivider32:CLKD1|inst2'
 33. Slow 1200mV 85C Model Hold: 'ClockDivider32:CLKD2|inst3'
 34. Slow 1200mV 85C Model Minimum Pulse Width: 'CPUCLK'
 35. Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst4'
 36. Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst'
 37. Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst1'
 38. Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst2'
 39. Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst3'
 40. Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst'
 41. Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst1'
 42. Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst2'
 43. Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst3'
 44. Slow 1200mV 85C Model Minimum Pulse Width: 'i[0]'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Slow 1200mV 85C Model Metastability Report
 50. Slow 1200mV 0C Model Fmax Summary
 51. Slow 1200mV 0C Model Setup Summary
 52. Slow 1200mV 0C Model Hold Summary
 53. Slow 1200mV 0C Model Recovery Summary
 54. Slow 1200mV 0C Model Removal Summary
 55. Slow 1200mV 0C Model Minimum Pulse Width Summary
 56. Slow 1200mV 0C Model Setup: 'i[0]'
 57. Slow 1200mV 0C Model Setup: 'ClockDivider32:CLKD1|inst4'
 58. Slow 1200mV 0C Model Setup: 'CPUCLK'
 59. Slow 1200mV 0C Model Setup: 'ClockDivider32:CLKD1|inst3'
 60. Slow 1200mV 0C Model Setup: 'ClockDivider32:CLKD1|inst'
 61. Slow 1200mV 0C Model Setup: 'ClockDivider32:CLKD2|inst'
 62. Slow 1200mV 0C Model Setup: 'ClockDivider32:CLKD1|inst2'
 63. Slow 1200mV 0C Model Setup: 'ClockDivider32:CLKD2|inst2'
 64. Slow 1200mV 0C Model Setup: 'ClockDivider32:CLKD1|inst1'
 65. Slow 1200mV 0C Model Setup: 'ClockDivider32:CLKD2|inst1'
 66. Slow 1200mV 0C Model Setup: 'ClockDivider32:CLKD2|inst3'
 67. Slow 1200mV 0C Model Hold: 'i[0]'
 68. Slow 1200mV 0C Model Hold: 'CPUCLK'
 69. Slow 1200mV 0C Model Hold: 'ClockDivider32:CLKD1|inst4'
 70. Slow 1200mV 0C Model Hold: 'ClockDivider32:CLKD1|inst1'
 71. Slow 1200mV 0C Model Hold: 'ClockDivider32:CLKD2|inst1'
 72. Slow 1200mV 0C Model Hold: 'ClockDivider32:CLKD1|inst3'
 73. Slow 1200mV 0C Model Hold: 'ClockDivider32:CLKD2|inst'
 74. Slow 1200mV 0C Model Hold: 'ClockDivider32:CLKD1|inst2'
 75. Slow 1200mV 0C Model Hold: 'ClockDivider32:CLKD1|inst'
 76. Slow 1200mV 0C Model Hold: 'ClockDivider32:CLKD2|inst2'
 77. Slow 1200mV 0C Model Hold: 'ClockDivider32:CLKD2|inst3'
 78. Slow 1200mV 0C Model Minimum Pulse Width: 'CPUCLK'
 79. Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst4'
 80. Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst'
 81. Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst1'
 82. Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst2'
 83. Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst3'
 84. Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst'
 85. Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst1'
 86. Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst2'
 87. Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst3'
 88. Slow 1200mV 0C Model Minimum Pulse Width: 'i[0]'
 89. Setup Times
 90. Hold Times
 91. Clock to Output Times
 92. Minimum Clock to Output Times
 93. Slow 1200mV 0C Model Metastability Report
 94. Fast 1200mV 0C Model Setup Summary
 95. Fast 1200mV 0C Model Hold Summary
 96. Fast 1200mV 0C Model Recovery Summary
 97. Fast 1200mV 0C Model Removal Summary
 98. Fast 1200mV 0C Model Minimum Pulse Width Summary
 99. Fast 1200mV 0C Model Setup: 'i[0]'
100. Fast 1200mV 0C Model Setup: 'ClockDivider32:CLKD1|inst4'
101. Fast 1200mV 0C Model Setup: 'CPUCLK'
102. Fast 1200mV 0C Model Setup: 'ClockDivider32:CLKD1|inst3'
103. Fast 1200mV 0C Model Setup: 'ClockDivider32:CLKD1|inst'
104. Fast 1200mV 0C Model Setup: 'ClockDivider32:CLKD2|inst'
105. Fast 1200mV 0C Model Setup: 'ClockDivider32:CLKD1|inst2'
106. Fast 1200mV 0C Model Setup: 'ClockDivider32:CLKD2|inst2'
107. Fast 1200mV 0C Model Setup: 'ClockDivider32:CLKD1|inst1'
108. Fast 1200mV 0C Model Setup: 'ClockDivider32:CLKD2|inst1'
109. Fast 1200mV 0C Model Setup: 'ClockDivider32:CLKD2|inst3'
110. Fast 1200mV 0C Model Hold: 'i[0]'
111. Fast 1200mV 0C Model Hold: 'ClockDivider32:CLKD1|inst4'
112. Fast 1200mV 0C Model Hold: 'CPUCLK'
113. Fast 1200mV 0C Model Hold: 'ClockDivider32:CLKD1|inst1'
114. Fast 1200mV 0C Model Hold: 'ClockDivider32:CLKD2|inst1'
115. Fast 1200mV 0C Model Hold: 'ClockDivider32:CLKD1|inst3'
116. Fast 1200mV 0C Model Hold: 'ClockDivider32:CLKD2|inst2'
117. Fast 1200mV 0C Model Hold: 'ClockDivider32:CLKD2|inst'
118. Fast 1200mV 0C Model Hold: 'ClockDivider32:CLKD1|inst'
119. Fast 1200mV 0C Model Hold: 'ClockDivider32:CLKD1|inst2'
120. Fast 1200mV 0C Model Hold: 'ClockDivider32:CLKD2|inst3'
121. Fast 1200mV 0C Model Minimum Pulse Width: 'CPUCLK'
122. Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst4'
123. Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst'
124. Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst1'
125. Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst2'
126. Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst3'
127. Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst'
128. Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst1'
129. Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst2'
130. Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst3'
131. Fast 1200mV 0C Model Minimum Pulse Width: 'i[0]'
132. Setup Times
133. Hold Times
134. Clock to Output Times
135. Minimum Clock to Output Times
136. Fast 1200mV 0C Model Metastability Report
137. Multicorner Timing Analysis Summary
138. Setup Times
139. Hold Times
140. Clock to Output Times
141. Minimum Clock to Output Times
142. Board Trace Model Assignments
143. Input Transition Times
144. Signal Integrity Metrics (Slow 1200mv 0c Model)
145. Signal Integrity Metrics (Slow 1200mv 85c Model)
146. Signal Integrity Metrics (Fast 1200mv 0c Model)
147. Setup Transfers
148. Hold Transfers
149. Report TCCS
150. Report RSKM
151. Unconstrained Paths
152. TimeQuest Timing Analyzer Messages
>>>>>>> Stashed changes



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name      ; CODECSystem                                        ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


<<<<<<< Updated upstream
----------
; Clocks ;
----------
No clocks to report.


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.
=======
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; ClockDivider32:CLKD1|inst  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClockDivider32:CLKD1|inst }  ;
; ClockDivider32:CLKD1|inst1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClockDivider32:CLKD1|inst1 } ;
; ClockDivider32:CLKD1|inst2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClockDivider32:CLKD1|inst2 } ;
; ClockDivider32:CLKD1|inst3 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClockDivider32:CLKD1|inst3 } ;
; ClockDivider32:CLKD1|inst4 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClockDivider32:CLKD1|inst4 } ;
; ClockDivider32:CLKD2|inst  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClockDivider32:CLKD2|inst }  ;
; ClockDivider32:CLKD2|inst1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClockDivider32:CLKD2|inst1 } ;
; ClockDivider32:CLKD2|inst2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClockDivider32:CLKD2|inst2 } ;
; ClockDivider32:CLKD2|inst3 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClockDivider32:CLKD2|inst3 } ;
; CPUCLK                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CPUCLK }                     ;
; i[0]                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i[0] }                       ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                          ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; 228.62 MHz  ; 228.62 MHz      ; i[0]                       ;                                                ;
; 520.29 MHz  ; 437.64 MHz      ; ClockDivider32:CLKD1|inst4 ; limit due to minimum period restriction (tmin) ;
; 1265.82 MHz ; 437.64 MHz      ; ClockDivider32:CLKD2|inst3 ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.
>>>>>>> Stashed changes


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


<<<<<<< Updated upstream
---------------------------------------
; Slow 1200mV 85C Model Setup Summary ;
---------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 85C Model Hold Summary ;
--------------------------------------
No paths to report.
=======
+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; i[0]                       ; -4.838 ; -61.717       ;
; ClockDivider32:CLKD1|inst4 ; -0.922 ; -2.827        ;
; CPUCLK                     ; -0.252 ; -0.252        ;
; ClockDivider32:CLKD1|inst3 ; -0.208 ; -0.208        ;
; ClockDivider32:CLKD1|inst  ; -0.196 ; -0.196        ;
; ClockDivider32:CLKD2|inst  ; -0.195 ; -0.195        ;
; ClockDivider32:CLKD1|inst2 ; -0.027 ; -0.027        ;
; ClockDivider32:CLKD2|inst2 ; -0.026 ; -0.026        ;
; ClockDivider32:CLKD1|inst1 ; 0.006  ; 0.000         ;
; ClockDivider32:CLKD2|inst1 ; 0.006  ; 0.000         ;
; ClockDivider32:CLKD2|inst3 ; 0.210  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; i[0]                       ; -0.006 ; -0.006        ;
; ClockDivider32:CLKD1|inst4 ; 0.108  ; 0.000         ;
; CPUCLK                     ; 0.115  ; 0.000         ;
; ClockDivider32:CLKD1|inst1 ; 0.170  ; 0.000         ;
; ClockDivider32:CLKD2|inst1 ; 0.170  ; 0.000         ;
; ClockDivider32:CLKD1|inst3 ; 0.181  ; 0.000         ;
; ClockDivider32:CLKD2|inst  ; 0.183  ; 0.000         ;
; ClockDivider32:CLKD1|inst  ; 0.193  ; 0.000         ;
; ClockDivider32:CLKD2|inst2 ; 0.195  ; 0.000         ;
; ClockDivider32:CLKD1|inst2 ; 0.198  ; 0.000         ;
; ClockDivider32:CLKD2|inst3 ; 0.445  ; 0.000         ;
+----------------------------+--------+---------------+
>>>>>>> Stashed changes


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


<<<<<<< Updated upstream
-----------------------------------------------------
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
-----------------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 85C Model Datasheet Report ;
------------------------------------------
Nothing to report.
=======
+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CPUCLK                     ; -3.000 ; -4.285        ;
; ClockDivider32:CLKD1|inst4 ; -1.285 ; -6.425        ;
; ClockDivider32:CLKD1|inst  ; -1.285 ; -1.285        ;
; ClockDivider32:CLKD1|inst1 ; -1.285 ; -1.285        ;
; ClockDivider32:CLKD1|inst2 ; -1.285 ; -1.285        ;
; ClockDivider32:CLKD1|inst3 ; -1.285 ; -1.285        ;
; ClockDivider32:CLKD2|inst  ; -1.285 ; -1.285        ;
; ClockDivider32:CLKD2|inst1 ; -1.285 ; -1.285        ;
; ClockDivider32:CLKD2|inst2 ; -1.285 ; -1.285        ;
; ClockDivider32:CLKD2|inst3 ; -1.285 ; -1.285        ;
; i[0]                       ; 0.340  ; 0.000         ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i[0]'                                                                                    ;
+--------+-----------+---------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+----------------------------+-------------+--------------+------------+------------+
; -4.838 ; i[3]      ; led[5]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.362     ; 3.165      ;
; -4.556 ; i[2]      ; led[5]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.362     ; 2.883      ;
; -4.353 ; i[1]      ; led[5]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.362     ; 2.680      ;
; -4.096 ; i[3]      ; led[7]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.433     ; 3.275      ;
; -4.076 ; i[3]      ; led[11]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.133     ; 3.422      ;
; -4.069 ; i[3]      ; led[3]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.443     ; 3.237      ;
; -3.967 ; i[3]      ; led[2]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.423     ; 3.241      ;
; -3.870 ; i[3]      ; led[15]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.241     ; 3.427      ;
; -3.814 ; i[3]      ; led[1]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.267     ; 3.234      ;
; -3.814 ; i[2]      ; led[7]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.433     ; 2.993      ;
; -3.812 ; i[3]      ; led[9]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.258     ; 3.237      ;
; -3.794 ; i[2]      ; led[11]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.133     ; 3.140      ;
; -3.787 ; i[2]      ; led[3]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.443     ; 2.955      ;
; -3.781 ; i[3]      ; led[6]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.384     ; 3.240      ;
; -3.686 ; i[3]      ; led[8]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.492     ; 3.163      ;
; -3.685 ; i[2]      ; led[2]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.423     ; 2.959      ;
; -3.672 ; i[3]      ; led[13]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.076     ; 3.280      ;
; -3.662 ; i[3]      ; led[12]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.539     ; 3.242      ;
; -3.652 ; i[3]      ; led[4]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.466     ; 3.161      ;
; -3.643 ; i[3]      ; led[0]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.491     ; 3.272      ;
; -3.611 ; i[1]      ; led[7]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.433     ; 2.790      ;
; -3.607 ; i[3]      ; led[14]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.181     ; 3.271      ;
; -3.591 ; i[1]      ; led[11]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.133     ; 2.937      ;
; -3.588 ; i[2]      ; led[15]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.241     ; 3.145      ;
; -3.584 ; i[1]      ; led[3]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.443     ; 2.752      ;
; -3.532 ; i[2]      ; led[1]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.267     ; 2.952      ;
; -3.530 ; i[2]      ; led[9]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.258     ; 2.955      ;
; -3.499 ; i[2]      ; led[6]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.384     ; 2.958      ;
; -3.482 ; i[1]      ; led[2]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.423     ; 2.756      ;
; -3.472 ; i[3]      ; led[10]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.312     ; 3.278      ;
; -3.404 ; i[2]      ; led[8]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.492     ; 2.881      ;
; -3.390 ; i[2]      ; led[13]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.076     ; 2.998      ;
; -3.385 ; i[1]      ; led[15]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.241     ; 2.942      ;
; -3.380 ; i[2]      ; led[12]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.539     ; 2.960      ;
; -3.370 ; i[2]      ; led[4]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.466     ; 2.879      ;
; -3.361 ; i[2]      ; led[0]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.491     ; 2.990      ;
; -3.329 ; i[1]      ; led[1]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.267     ; 2.749      ;
; -3.327 ; i[1]      ; led[9]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.258     ; 2.752      ;
; -3.325 ; i[2]      ; led[14]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.181     ; 2.989      ;
; -3.296 ; i[1]      ; led[6]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.384     ; 2.755      ;
; -3.201 ; i[1]      ; led[8]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.492     ; 2.678      ;
; -3.190 ; i[2]      ; led[10]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.312     ; 2.996      ;
; -3.187 ; i[1]      ; led[13]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.076     ; 2.795      ;
; -3.177 ; i[1]      ; led[12]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.539     ; 2.757      ;
; -3.167 ; i[1]      ; led[4]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.466     ; 2.676      ;
; -3.158 ; i[1]      ; led[0]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.491     ; 2.787      ;
; -3.122 ; i[1]      ; led[14]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.181     ; 2.786      ;
; -2.987 ; i[1]      ; led[10]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.312     ; 2.793      ;
; -1.687 ; i[0]      ; led[5]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 1.546      ; 2.164      ;
; -1.415 ; i[0]      ; led[2]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 1.485      ; 2.339      ;
; -1.286 ; i[0]      ; led[5]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 1.546      ; 2.263      ;
; -1.229 ; i[0]      ; led[6]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 1.524      ; 2.338      ;
; -1.134 ; i[0]      ; led[8]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 1.416      ; 2.261      ;
; -1.110 ; i[0]      ; led[12]$latch ; i[0]                       ; i[0]        ; 0.500        ; 1.369      ; 2.340      ;
; -1.100 ; i[0]      ; led[4]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 1.442      ; 2.259      ;
; -1.091 ; i[0]      ; led[0]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 1.417      ; 2.370      ;
; -1.055 ; i[0]      ; led[14]$latch ; i[0]                       ; i[0]        ; 0.500        ; 1.727      ; 2.369      ;
; -0.945 ; i[0]      ; led[7]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 1.475      ; 2.274      ;
; -0.925 ; i[0]      ; led[11]$latch ; i[0]                       ; i[0]        ; 0.500        ; 1.775      ; 2.421      ;
; -0.920 ; i[0]      ; led[10]$latch ; i[0]                       ; i[0]        ; 0.500        ; 1.596      ; 2.376      ;
; -0.918 ; i[0]      ; led[3]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 1.465      ; 2.236      ;
; -0.816 ; i[0]      ; led[2]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 1.485      ; 2.240      ;
; -0.719 ; i[0]      ; led[15]$latch ; i[0]                       ; i[0]        ; 0.500        ; 1.667      ; 2.426      ;
; -0.663 ; i[0]      ; led[1]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 1.641      ; 2.233      ;
; -0.661 ; i[0]      ; led[9]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 1.650      ; 2.236      ;
; -0.630 ; i[0]      ; led[6]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 1.524      ; 2.239      ;
; -0.544 ; i[0]      ; led[7]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 1.475      ; 2.373      ;
; -0.535 ; i[0]      ; led[8]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 1.416      ; 2.162      ;
; -0.524 ; i[0]      ; led[11]$latch ; i[0]                       ; i[0]        ; 1.000        ; 1.775      ; 2.520      ;
; -0.521 ; i[0]      ; led[13]$latch ; i[0]                       ; i[0]        ; 0.500        ; 1.832      ; 2.279      ;
; -0.517 ; i[0]      ; led[3]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 1.465      ; 2.335      ;
; -0.511 ; i[0]      ; led[12]$latch ; i[0]                       ; i[0]        ; 1.000        ; 1.369      ; 2.241      ;
; -0.501 ; i[0]      ; led[4]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 1.442      ; 2.160      ;
; -0.492 ; i[0]      ; led[0]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 1.417      ; 2.271      ;
; -0.456 ; i[0]      ; led[14]$latch ; i[0]                       ; i[0]        ; 1.000        ; 1.727      ; 2.270      ;
; -0.321 ; i[0]      ; led[10]$latch ; i[0]                       ; i[0]        ; 1.000        ; 1.596      ; 2.277      ;
; -0.318 ; i[0]      ; led[15]$latch ; i[0]                       ; i[0]        ; 1.000        ; 1.667      ; 2.525      ;
; -0.262 ; i[0]      ; led[1]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 1.641      ; 2.332      ;
; -0.260 ; i[0]      ; led[9]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 1.650      ; 2.335      ;
; -0.120 ; i[0]      ; led[13]$latch ; i[0]                       ; i[0]        ; 1.000        ; 1.832      ; 2.378      ;
+--------+-----------+---------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClockDivider32:CLKD1|inst4'                                                                                                         ;
+--------+---------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.922 ; i[2]                      ; i[3]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 1.000        ; -0.047     ; 1.873      ;
; -0.907 ; i[3]                      ; i[3]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 1.000        ; -0.043     ; 1.862      ;
; -0.887 ; i[1]                      ; i[2]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 1.000        ; -0.047     ; 1.838      ;
; -0.642 ; i[2]                      ; i[2]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 1.000        ; -0.043     ; 1.597      ;
; -0.597 ; i[1]                      ; i[3]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 1.000        ; -0.047     ; 1.548      ;
; -0.594 ; i[1]                      ; i[1]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 1.000        ; -0.043     ; 1.549      ;
; -0.358 ; i[0]                      ; i[3]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.500        ; 1.813      ; 2.911      ;
; -0.239 ; i[0]                      ; i[0]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.500        ; 2.924      ; 3.903      ;
; -0.228 ; i[0]                      ; i[1]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.500        ; 1.813      ; 2.781      ;
; -0.226 ; i[0]                      ; i[2]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.500        ; 1.813      ; 2.779      ;
; -0.185 ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst  ; ClockDivider32:CLKD1|inst4 ; 0.500        ; 2.918      ; 3.843      ;
; 0.147  ; i[0]                      ; i[3]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 1.000        ; 1.813      ; 2.906      ;
; 0.270  ; i[0]                      ; i[2]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 1.000        ; 1.813      ; 2.783      ;
; 0.275  ; i[0]                      ; i[1]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 1.000        ; 1.813      ; 2.778      ;
; 0.294  ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst  ; ClockDivider32:CLKD1|inst4 ; 1.000        ; 2.918      ; 3.864      ;
; 0.300  ; i[0]                      ; i[0]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 1.000        ; 2.924      ; 3.864      ;
+--------+---------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CPUCLK'                                                                                                             ;
+--------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.252 ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; CPUCLK      ; 0.500        ; 2.086      ; 3.068      ;
; 0.275  ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; CPUCLK      ; 1.000        ; 2.086      ; 3.041      ;
+--------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClockDivider32:CLKD1|inst3'                                                                                                           ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.208 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst3 ; 0.500        ; 0.861      ; 1.809      ;
; 0.314  ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst3 ; 1.000        ; 0.861      ; 1.787      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClockDivider32:CLKD1|inst'                                                                                                           ;
+--------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; -0.196 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst ; 0.500        ; 0.864      ; 1.810      ;
; 0.321  ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst ; 1.000        ; 0.864      ; 1.793      ;
+--------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClockDivider32:CLKD2|inst'                                                                                                           ;
+--------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; -0.195 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst ; 0.500        ; 0.861      ; 1.806      ;
; 0.329  ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst ; 1.000        ; 0.861      ; 1.782      ;
+--------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClockDivider32:CLKD1|inst2'                                                                                                           ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.027 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst2 ; 0.500        ; 0.998      ; 1.775      ;
; 0.484  ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst2 ; 1.000        ; 0.998      ; 1.764      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClockDivider32:CLKD2|inst2'                                                                                                           ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.026 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst2 ; 0.500        ; 0.998      ; 1.774      ;
; 0.513  ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst2 ; 1.000        ; 0.998      ; 1.735      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClockDivider32:CLKD1|inst1'                                                                                                          ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.006 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst1 ; 0.500        ; 1.024      ; 1.768      ;
; 0.536 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst1 ; 1.000        ; 1.024      ; 1.738      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClockDivider32:CLKD2|inst1'                                                                                                          ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.006 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst1 ; 0.500        ; 1.024      ; 1.768      ;
; 0.536 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst1 ; 1.000        ; 1.024      ; 1.738      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClockDivider32:CLKD2|inst3'                                                                                                          ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.210 ; ClockDivider32:CLKD2|inst4 ; ClockDivider32:CLKD2|inst4 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; 1.000        ; -0.043     ; 0.765      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i[0]'                                                                                     ;
+--------+-----------+---------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+----------------------------+-------------+--------------+------------+------------+
; -0.006 ; i[0]      ; led[13]$latch ; i[0]                       ; i[0]        ; 0.000        ; 1.932      ; 2.158      ;
; 0.000  ; i[0]      ; led[14]$latch ; i[0]                       ; i[0]        ; 0.000        ; 1.842      ; 2.074      ;
; 0.154  ; i[0]      ; led[1]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 1.742      ; 2.128      ;
; 0.156  ; i[0]      ; led[9]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 1.742      ; 2.130      ;
; 0.171  ; i[0]      ; led[11]$latch ; i[0]                       ; i[0]        ; 0.000        ; 1.850      ; 2.253      ;
; 0.174  ; i[0]      ; led[5]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 1.611      ; 2.017      ;
; 0.185  ; i[0]      ; led[10]$latch ; i[0]                       ; i[0]        ; 0.000        ; 1.662      ; 2.079      ;
; 0.186  ; i[0]      ; led[6]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 1.632      ; 2.050      ;
; 0.203  ; i[0]      ; led[4]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 1.501      ; 1.936      ;
; 0.227  ; i[0]      ; led[2]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 1.592      ; 2.051      ;
; 0.232  ; i[0]      ; led[8]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 1.474      ; 1.938      ;
; 0.287  ; i[0]      ; led[15]$latch ; i[0]                       ; i[0]        ; 0.000        ; 1.737      ; 2.256      ;
; 0.367  ; i[0]      ; led[0]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 1.475      ; 2.074      ;
; 0.373  ; i[0]      ; led[3]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 1.525      ; 2.130      ;
; 0.386  ; i[0]      ; led[7]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 1.536      ; 2.154      ;
; 0.396  ; i[0]      ; led[12]$latch ; i[0]                       ; i[0]        ; 0.000        ; 1.425      ; 2.053      ;
; 0.417  ; i[0]      ; led[13]$latch ; i[0]                       ; i[0]        ; -0.500       ; 1.932      ; 2.081      ;
; 0.570  ; i[0]      ; led[1]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 1.742      ; 2.044      ;
; 0.573  ; i[0]      ; led[9]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 1.742      ; 2.047      ;
; 0.577  ; i[0]      ; led[14]$latch ; i[0]                       ; i[0]        ; -0.500       ; 1.842      ; 2.151      ;
; 0.578  ; i[0]      ; led[11]$latch ; i[0]                       ; i[0]        ; -0.500       ; 1.850      ; 2.160      ;
; 0.597  ; i[0]      ; led[5]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 1.611      ; 1.940      ;
; 0.695  ; i[0]      ; led[15]$latch ; i[0]                       ; i[0]        ; -0.500       ; 1.737      ; 2.164      ;
; 0.762  ; i[0]      ; led[10]$latch ; i[0]                       ; i[0]        ; -0.500       ; 1.662      ; 2.156      ;
; 0.769  ; i[0]      ; led[6]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 1.632      ; 2.133      ;
; 0.780  ; i[0]      ; led[4]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 1.501      ; 2.013      ;
; 0.791  ; i[0]      ; led[3]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 1.525      ; 2.048      ;
; 0.809  ; i[0]      ; led[8]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 1.474      ; 2.015      ;
; 0.809  ; i[0]      ; led[2]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 1.592      ; 2.133      ;
; 0.809  ; i[0]      ; led[7]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 1.536      ; 2.077      ;
; 0.944  ; i[0]      ; led[0]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 1.475      ; 2.151      ;
; 0.977  ; i[0]      ; led[12]$latch ; i[0]                       ; i[0]        ; -0.500       ; 1.425      ; 2.134      ;
; 1.596  ; i[1]      ; led[14]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; 0.029      ; 1.635      ;
; 1.781  ; i[1]      ; led[10]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.151     ; 1.640      ;
; 1.788  ; i[1]      ; led[6]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.181     ; 1.617      ;
; 1.799  ; i[1]      ; led[4]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.312     ; 1.497      ;
; 1.828  ; i[1]      ; led[8]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.339     ; 1.499      ;
; 1.828  ; i[1]      ; led[2]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.221     ; 1.617      ;
; 1.903  ; i[2]      ; led[14]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; 0.029      ; 1.942      ;
; 1.963  ; i[1]      ; led[0]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.338     ; 1.635      ;
; 1.996  ; i[1]      ; led[12]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.388     ; 1.618      ;
; 2.013  ; i[1]      ; led[13]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; 0.119      ; 1.642      ;
; 2.083  ; i[2]      ; led[6]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.181     ; 1.912      ;
; 2.090  ; i[2]      ; led[10]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.151     ; 1.949      ;
; 2.108  ; i[2]      ; led[4]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.312     ; 1.806      ;
; 2.124  ; i[2]      ; led[2]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.221     ; 1.913      ;
; 2.137  ; i[2]      ; led[8]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.339     ; 1.808      ;
; 2.173  ; i[1]      ; led[1]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.071     ; 1.612      ;
; 2.175  ; i[1]      ; led[9]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.071     ; 1.614      ;
; 2.190  ; i[1]      ; led[11]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; 0.037      ; 1.737      ;
; 2.193  ; i[1]      ; led[5]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.202     ; 1.501      ;
; 2.218  ; i[3]      ; led[14]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; 0.029      ; 2.257      ;
; 2.271  ; i[2]      ; led[0]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.338     ; 1.943      ;
; 2.293  ; i[2]      ; led[12]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.388     ; 1.915      ;
; 2.306  ; i[1]      ; led[15]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.076     ; 1.740      ;
; 2.322  ; i[2]      ; led[13]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; 0.119      ; 1.951      ;
; 2.392  ; i[1]      ; led[3]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.288     ; 1.614      ;
; 2.403  ; i[3]      ; led[10]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.151     ; 2.262      ;
; 2.405  ; i[1]      ; led[7]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.277     ; 1.638      ;
; 2.410  ; i[3]      ; led[6]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.181     ; 2.239      ;
; 2.421  ; i[3]      ; led[4]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.312     ; 2.119      ;
; 2.450  ; i[3]      ; led[8]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.339     ; 2.121      ;
; 2.450  ; i[3]      ; led[2]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.221     ; 2.239      ;
; 2.467  ; i[2]      ; led[1]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.071     ; 1.906      ;
; 2.470  ; i[2]      ; led[9]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.071     ; 1.909      ;
; 2.475  ; i[2]      ; led[11]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; 0.037      ; 2.022      ;
; 2.502  ; i[2]      ; led[5]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.202     ; 1.810      ;
; 2.585  ; i[3]      ; led[0]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.338     ; 2.257      ;
; 2.592  ; i[2]      ; led[15]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.076     ; 2.026      ;
; 2.618  ; i[3]      ; led[12]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.388     ; 2.240      ;
; 2.635  ; i[3]      ; led[13]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; 0.119      ; 2.264      ;
; 2.688  ; i[2]      ; led[3]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.288     ; 1.910      ;
; 2.714  ; i[2]      ; led[7]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.277     ; 1.947      ;
; 2.795  ; i[3]      ; led[1]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.071     ; 2.234      ;
; 2.797  ; i[3]      ; led[9]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.071     ; 2.236      ;
; 2.812  ; i[3]      ; led[11]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; 0.037      ; 2.359      ;
; 2.815  ; i[3]      ; led[5]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.202     ; 2.123      ;
; 2.928  ; i[3]      ; led[15]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.076     ; 2.362      ;
; 3.014  ; i[3]      ; led[3]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.288     ; 2.236      ;
; 3.027  ; i[3]      ; led[7]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.277     ; 2.260      ;
+--------+-----------+---------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClockDivider32:CLKD1|inst4'                                                                                                         ;
+-------+---------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.108 ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst  ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 3.060      ; 3.596      ;
; 0.221 ; i[0]                      ; i[0]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 3.067      ; 3.716      ;
; 0.330 ; i[0]                      ; i[2]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 1.908      ; 2.666      ;
; 0.330 ; i[0]                      ; i[1]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 1.908      ; 2.666      ;
; 0.423 ; i[0]                      ; i[3]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 1.908      ; 2.759      ;
; 0.620 ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst  ; ClockDivider32:CLKD1|inst4 ; -0.500       ; 3.060      ; 3.608      ;
; 0.761 ; i[0]                      ; i[0]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; -0.500       ; 3.067      ; 3.756      ;
; 0.818 ; i[0]                      ; i[1]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; -0.500       ; 1.908      ; 2.654      ;
; 0.823 ; i[0]                      ; i[2]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; -0.500       ; 1.908      ; 2.659      ;
; 0.946 ; i[0]                      ; i[3]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; -0.500       ; 1.908      ; 2.782      ;
; 1.167 ; i[1]                      ; i[3]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 0.047      ; 1.400      ;
; 1.180 ; i[1]                      ; i[1]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 0.043      ; 1.409      ;
; 1.208 ; i[2]                      ; i[2]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 0.043      ; 1.437      ;
; 1.420 ; i[1]                      ; i[2]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 0.047      ; 1.653      ;
; 1.428 ; i[2]                      ; i[3]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 0.047      ; 1.661      ;
; 1.491 ; i[3]                      ; i[3]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 0.043      ; 1.720      ;
+-------+---------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CPUCLK'                                                                                                             ;
+-------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.115 ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; CPUCLK      ; 0.000        ; 2.174      ; 2.727      ;
; 0.674 ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; CPUCLK      ; -0.500       ; 2.174      ; 2.786      ;
+-------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClockDivider32:CLKD1|inst1'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.170 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst1 ; 0.000        ; 1.087      ; 1.675      ;
; 0.701 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst1 ; -0.500       ; 1.087      ; 1.706      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClockDivider32:CLKD2|inst1'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.170 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst1 ; 0.000        ; 1.087      ; 1.675      ;
; 0.701 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst1 ; -0.500       ; 1.087      ; 1.706      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClockDivider32:CLKD1|inst3'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.181 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst3 ; 0.000        ; 0.917      ; 1.526      ;
; 0.727 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst3 ; -0.500       ; 0.917      ; 1.572      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClockDivider32:CLKD2|inst'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; 0.183 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst ; 0.000        ; 0.917      ; 1.518      ;
; 0.743 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst ; -0.500       ; 0.917      ; 1.578      ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClockDivider32:CLKD1|inst'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; 0.193 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst ; 0.000        ; 0.919      ; 1.530      ;
; 0.742 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst ; -0.500       ; 0.919      ; 1.579      ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClockDivider32:CLKD2|inst2'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.195 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst2 ; 0.000        ; 1.060      ; 1.673      ;
; 0.734 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst2 ; -0.500       ; 1.060      ; 1.712      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClockDivider32:CLKD1|inst2'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.198 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst2 ; 0.000        ; 1.060      ; 1.676      ;
; 0.719 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst2 ; -0.500       ; 1.060      ; 1.697      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClockDivider32:CLKD2|inst3'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.445 ; ClockDivider32:CLKD2|inst4 ; ClockDivider32:CLKD2|inst4 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; 0.000        ; 0.043      ; 0.674      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CPUCLK'                                                         ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CPUCLK ; Rise       ; CPUCLK                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CPUCLK ; Rise       ; ClockDivider32:CLKD1|inst ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; CPUCLK ; Rise       ; ClockDivider32:CLKD1|inst ;
; 0.314  ; 0.534        ; 0.220          ; High Pulse Width ; CPUCLK ; Rise       ; ClockDivider32:CLKD1|inst ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; CPUCLK ; Rise       ; CPUCLK~input|o            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CPUCLK ; Rise       ; CLKD1|inst|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPUCLK ; Rise       ; CPUCLK~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPUCLK ; Rise       ; CPUCLK~input|i            ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; CPUCLK ; Rise       ; CLKD1|inst|clk            ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; CPUCLK ; Rise       ; CPUCLK~input|o            ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst4'                                                            ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD1|inst4 ; Rise       ; ClockDivider32:CLKD2|inst    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[0]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[1]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[2]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[3]                         ;
; 0.237  ; 0.457        ; 0.220          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[1]                         ;
; 0.237  ; 0.457        ; 0.220          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[2]                         ;
; 0.237  ; 0.457        ; 0.220          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[3]                         ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; ClockDivider32:CLKD2|inst    ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[0]                         ;
; 0.327  ; 0.515        ; 0.188          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; ClockDivider32:CLKD2|inst    ;
; 0.328  ; 0.516        ; 0.188          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[0]                         ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[1]                         ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[2]                         ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[3]                         ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD1|inst4~clkctrl|inclk[0] ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD1|inst4~clkctrl|outclk   ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD2|inst|clk               ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[0]|clk                     ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[1]|clk                     ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[2]|clk                     ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD1|inst4|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD1|inst4|q                ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[1]|clk                     ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[2]|clk                     ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[3]|clk                     ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD2|inst|clk               ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[0]|clk                     ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD1|inst4~clkctrl|inclk[0] ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD1|inst4~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst'                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD1|inst ; Rise       ; ClockDivider32:CLKD1|inst1 ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst ; Rise       ; ClockDivider32:CLKD1|inst1 ;
; 0.324  ; 0.544        ; 0.220          ; High Pulse Width ; ClockDivider32:CLKD1|inst ; Rise       ; ClockDivider32:CLKD1|inst1 ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst ; Rise       ; CLKD1|inst1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst ; Rise       ; CLKD1|inst|q               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst ; Rise       ; CLKD1|inst|q               ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst ; Rise       ; CLKD1|inst1|clk            ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst1'                                                          ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD1|inst1 ; Rise       ; ClockDivider32:CLKD1|inst2 ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; ClockDivider32:CLKD1|inst1 ; Rise       ; ClockDivider32:CLKD1|inst2 ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst1 ; Rise       ; ClockDivider32:CLKD1|inst2 ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst1 ; Rise       ; CLKD1|inst2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst1 ; Rise       ; CLKD1|inst1|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst1 ; Rise       ; CLKD1|inst1|q              ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst1 ; Rise       ; CLKD1|inst2|clk            ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst2'                                                          ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD1|inst2 ; Rise       ; ClockDivider32:CLKD1|inst3 ;
; 0.276  ; 0.496        ; 0.220          ; High Pulse Width ; ClockDivider32:CLKD1|inst2 ; Rise       ; ClockDivider32:CLKD1|inst3 ;
; 0.314  ; 0.502        ; 0.188          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst2 ; Rise       ; ClockDivider32:CLKD1|inst3 ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst2 ; Rise       ; CLKD1|inst3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst2 ; Rise       ; CLKD1|inst2|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst2 ; Rise       ; CLKD1|inst2|q              ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst2 ; Rise       ; CLKD1|inst3|clk            ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst3'                                                          ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD1|inst3 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; 0.272  ; 0.460        ; 0.188          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst3 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; ClockDivider32:CLKD1|inst3 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst3 ; Rise       ; CLKD1|inst4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst3 ; Rise       ; CLKD1|inst3|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst3 ; Rise       ; CLKD1|inst3|q              ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst3 ; Rise       ; CLKD1|inst4|clk            ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst'                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD2|inst ; Rise       ; ClockDivider32:CLKD2|inst1 ;
; 0.272  ; 0.460        ; 0.188          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst ; Rise       ; ClockDivider32:CLKD2|inst1 ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; ClockDivider32:CLKD2|inst ; Rise       ; ClockDivider32:CLKD2|inst1 ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst ; Rise       ; CLKD2|inst1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst ; Rise       ; CLKD2|inst|q               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst ; Rise       ; CLKD2|inst|q               ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst ; Rise       ; CLKD2|inst1|clk            ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst1'                                                          ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD2|inst1 ; Rise       ; ClockDivider32:CLKD2|inst2 ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; ClockDivider32:CLKD2|inst1 ; Rise       ; ClockDivider32:CLKD2|inst2 ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst1 ; Rise       ; ClockDivider32:CLKD2|inst2 ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst1 ; Rise       ; CLKD2|inst2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst1 ; Rise       ; CLKD2|inst1|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst1 ; Rise       ; CLKD2|inst1|q              ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst1 ; Rise       ; CLKD2|inst2|clk            ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst2'                                                          ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD2|inst2 ; Rise       ; ClockDivider32:CLKD2|inst3 ;
; 0.276  ; 0.496        ; 0.220          ; High Pulse Width ; ClockDivider32:CLKD2|inst2 ; Rise       ; ClockDivider32:CLKD2|inst3 ;
; 0.314  ; 0.502        ; 0.188          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst2 ; Rise       ; ClockDivider32:CLKD2|inst3 ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst2 ; Rise       ; CLKD2|inst3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst2 ; Rise       ; CLKD2|inst2|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst2 ; Rise       ; CLKD2|inst2|q              ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst2 ; Rise       ; CLKD2|inst3|clk            ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst3'                                                          ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD2|inst3 ; Rise       ; ClockDivider32:CLKD2|inst4 ;
; 0.272  ; 0.460        ; 0.188          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst3 ; Rise       ; ClockDivider32:CLKD2|inst4 ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; ClockDivider32:CLKD2|inst3 ; Rise       ; ClockDivider32:CLKD2|inst4 ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst3 ; Rise       ; CLKD2|inst4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst3 ; Rise       ; CLKD2|inst3|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst3 ; Rise       ; CLKD2|inst3|q              ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst3 ; Rise       ; CLKD2|inst4|clk            ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i[0]'                                                   ;
+-------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+-------+------------+---------------------+
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[9]$latch|datab  ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[9]$latch        ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[12]$latch       ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[5]$latch|datad  ;
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[1]$latch        ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[1]$latch|dataa  ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~5|combout  ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~9|combout  ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[4]$latch        ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[13]$latch|datab ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~12|combout ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[15]$latch|datac ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[12]$latch|datad ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[13]$latch       ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[5]$latch        ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~12|dataa   ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~1|dataa    ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~3|dataa    ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~5|dataa    ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~6|dataa    ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~2|dataa    ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~4|dataa    ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~9|dataa    ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[15]$latch       ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~2|combout  ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[2]$latch        ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~4|combout  ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~1|combout  ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~6|combout  ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[10]$latch       ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[4]$latch|datad  ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~13|combout ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[6]$latch        ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~15|combout ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[8]$latch        ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~3|combout  ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[0]$latch        ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[3]$latch|datad  ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~10|dataa   ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~13|dataa   ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~14|dataa   ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~15|dataa   ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[2]$latch|datab  ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~10|combout ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~11|dataa   ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[10]$latch|datad ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~14|combout ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~0|datac    ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~8|datac    ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~7|datac    ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[7]$latch|datad  ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~7|combout  ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~0|combout  ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~8|combout  ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[14]$latch       ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[6]$latch|dataa  ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[8]$latch|datad  ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[0]$latch|datad  ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[3]$latch        ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[11]$latch|datac ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~11|combout ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[11]$latch       ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[7]$latch        ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[14]$latch|dataa ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; i[0]|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; i[0]|q              ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[14]$latch|dataa ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[7]$latch        ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~11|combout ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[11]$latch       ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; led[11]$latch|datac ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[0]$latch|datad  ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[3]$latch        ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[8]$latch|datad  ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; Decoder0~0|combout  ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; Decoder0~8|combout  ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[6]$latch|dataa  ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~7|combout  ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; led[14]$latch       ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; led[7]$latch|datad  ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~0|datac    ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~8|datac    ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~7|datac    ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; Decoder0~14|combout ;
; 0.551 ; 0.551        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[10]$latch|datad ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; Decoder0~10|combout ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~11|dataa   ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~10|dataa   ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~13|dataa   ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~14|dataa   ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~15|dataa   ;
; 0.558 ; 0.558        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[2]$latch|datab  ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; led[0]$latch        ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; led[3]$latch|datad  ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~3|combout  ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; led[8]$latch        ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~15|combout ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~13|combout ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; led[6]$latch        ;
; 0.580 ; 0.580        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; Decoder0~6|combout  ;
+-------+--------------+----------------+------------------+-------+------------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DAdata[*]   ; i[0]       ; 8.587 ; 9.160 ; Rise       ; i[0]            ;
;  DAdata[0]  ; i[0]       ; 8.507 ; 9.055 ; Rise       ; i[0]            ;
;  DAdata[1]  ; i[0]       ; 8.349 ; 8.916 ; Rise       ; i[0]            ;
;  DAdata[2]  ; i[0]       ; 8.103 ; 8.657 ; Rise       ; i[0]            ;
;  DAdata[3]  ; i[0]       ; 8.186 ; 8.752 ; Rise       ; i[0]            ;
;  DAdata[4]  ; i[0]       ; 8.433 ; 8.971 ; Rise       ; i[0]            ;
;  DAdata[5]  ; i[0]       ; 8.295 ; 8.810 ; Rise       ; i[0]            ;
;  DAdata[6]  ; i[0]       ; 8.098 ; 8.795 ; Rise       ; i[0]            ;
;  DAdata[7]  ; i[0]       ; 7.493 ; 7.999 ; Rise       ; i[0]            ;
;  DAdata[8]  ; i[0]       ; 8.587 ; 9.160 ; Rise       ; i[0]            ;
;  DAdata[9]  ; i[0]       ; 8.229 ; 8.784 ; Rise       ; i[0]            ;
;  DAdata[10] ; i[0]       ; 8.109 ; 8.646 ; Rise       ; i[0]            ;
;  DAdata[11] ; i[0]       ; 8.374 ; 8.914 ; Rise       ; i[0]            ;
;  DAdata[12] ; i[0]       ; 8.267 ; 8.878 ; Rise       ; i[0]            ;
;  DAdata[13] ; i[0]       ; 7.950 ; 8.501 ; Rise       ; i[0]            ;
;  DAdata[14] ; i[0]       ; 7.622 ; 8.227 ; Rise       ; i[0]            ;
;  DAdata[15] ; i[0]       ; 7.474 ; 7.973 ; Rise       ; i[0]            ;
; DAdata[*]   ; i[0]       ; 8.949 ; 9.531 ; Fall       ; i[0]            ;
;  DAdata[0]  ; i[0]       ; 8.878 ; 9.426 ; Fall       ; i[0]            ;
;  DAdata[1]  ; i[0]       ; 8.720 ; 9.287 ; Fall       ; i[0]            ;
;  DAdata[2]  ; i[0]       ; 8.474 ; 9.028 ; Fall       ; i[0]            ;
;  DAdata[3]  ; i[0]       ; 8.529 ; 9.123 ; Fall       ; i[0]            ;
;  DAdata[4]  ; i[0]       ; 8.804 ; 9.342 ; Fall       ; i[0]            ;
;  DAdata[5]  ; i[0]       ; 8.666 ; 9.181 ; Fall       ; i[0]            ;
;  DAdata[6]  ; i[0]       ; 8.441 ; 9.166 ; Fall       ; i[0]            ;
;  DAdata[7]  ; i[0]       ; 7.836 ; 8.370 ; Fall       ; i[0]            ;
;  DAdata[8]  ; i[0]       ; 8.949 ; 9.531 ; Fall       ; i[0]            ;
;  DAdata[9]  ; i[0]       ; 8.591 ; 9.155 ; Fall       ; i[0]            ;
;  DAdata[10] ; i[0]       ; 8.480 ; 9.017 ; Fall       ; i[0]            ;
;  DAdata[11] ; i[0]       ; 8.717 ; 9.285 ; Fall       ; i[0]            ;
;  DAdata[12] ; i[0]       ; 8.629 ; 9.249 ; Fall       ; i[0]            ;
;  DAdata[13] ; i[0]       ; 8.312 ; 8.872 ; Fall       ; i[0]            ;
;  DAdata[14] ; i[0]       ; 7.965 ; 8.598 ; Fall       ; i[0]            ;
;  DAdata[15] ; i[0]       ; 7.817 ; 8.344 ; Fall       ; i[0]            ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DAdata[*]   ; i[0]       ; -5.539 ; -6.020 ; Rise       ; i[0]            ;
;  DAdata[0]  ; i[0]       ; -6.481 ; -7.017 ; Rise       ; i[0]            ;
;  DAdata[1]  ; i[0]       ; -6.348 ; -6.893 ; Rise       ; i[0]            ;
;  DAdata[2]  ; i[0]       ; -6.022 ; -6.564 ; Rise       ; i[0]            ;
;  DAdata[3]  ; i[0]       ; -6.203 ; -6.759 ; Rise       ; i[0]            ;
;  DAdata[4]  ; i[0]       ; -6.414 ; -6.932 ; Rise       ; i[0]            ;
;  DAdata[5]  ; i[0]       ; -6.298 ; -6.787 ; Rise       ; i[0]            ;
;  DAdata[6]  ; i[0]       ; -6.083 ; -6.747 ; Rise       ; i[0]            ;
;  DAdata[7]  ; i[0]       ; -5.555 ; -6.050 ; Rise       ; i[0]            ;
;  DAdata[8]  ; i[0]       ; -6.603 ; -7.114 ; Rise       ; i[0]            ;
;  DAdata[9]  ; i[0]       ; -6.262 ; -6.753 ; Rise       ; i[0]            ;
;  DAdata[10] ; i[0]       ; -6.033 ; -6.547 ; Rise       ; i[0]            ;
;  DAdata[11] ; i[0]       ; -6.389 ; -6.909 ; Rise       ; i[0]            ;
;  DAdata[12] ; i[0]       ; -6.295 ; -6.847 ; Rise       ; i[0]            ;
;  DAdata[13] ; i[0]       ; -5.995 ; -6.487 ; Rise       ; i[0]            ;
;  DAdata[14] ; i[0]       ; -5.640 ; -6.224 ; Rise       ; i[0]            ;
;  DAdata[15] ; i[0]       ; -5.539 ; -6.020 ; Rise       ; i[0]            ;
; DAdata[*]   ; i[0]       ; -5.456 ; -5.939 ; Fall       ; i[0]            ;
;  DAdata[0]  ; i[0]       ; -6.398 ; -6.934 ; Fall       ; i[0]            ;
;  DAdata[1]  ; i[0]       ; -6.265 ; -6.810 ; Fall       ; i[0]            ;
;  DAdata[2]  ; i[0]       ; -5.939 ; -6.481 ; Fall       ; i[0]            ;
;  DAdata[3]  ; i[0]       ; -6.122 ; -6.676 ; Fall       ; i[0]            ;
;  DAdata[4]  ; i[0]       ; -6.331 ; -6.849 ; Fall       ; i[0]            ;
;  DAdata[5]  ; i[0]       ; -6.215 ; -6.704 ; Fall       ; i[0]            ;
;  DAdata[6]  ; i[0]       ; -6.000 ; -6.666 ; Fall       ; i[0]            ;
;  DAdata[7]  ; i[0]       ; -5.472 ; -5.969 ; Fall       ; i[0]            ;
;  DAdata[8]  ; i[0]       ; -6.520 ; -7.031 ; Fall       ; i[0]            ;
;  DAdata[9]  ; i[0]       ; -6.179 ; -6.670 ; Fall       ; i[0]            ;
;  DAdata[10] ; i[0]       ; -5.950 ; -6.464 ; Fall       ; i[0]            ;
;  DAdata[11] ; i[0]       ; -6.308 ; -6.826 ; Fall       ; i[0]            ;
;  DAdata[12] ; i[0]       ; -6.212 ; -6.764 ; Fall       ; i[0]            ;
;  DAdata[13] ; i[0]       ; -5.912 ; -6.404 ; Fall       ; i[0]            ;
;  DAdata[14] ; i[0]       ; -5.557 ; -6.143 ; Fall       ; i[0]            ;
;  DAdata[15] ; i[0]       ; -5.456 ; -5.939 ; Fall       ; i[0]            ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; BCLK      ; ClockDivider32:CLKD1|inst4 ; 3.834 ;       ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; int[*]    ; ClockDivider32:CLKD1|inst4 ; 5.928 ; 5.878 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[1]   ; ClockDivider32:CLKD1|inst4 ; 5.771 ; 5.748 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[2]   ; ClockDivider32:CLKD1|inst4 ; 5.706 ; 5.682 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[3]   ; ClockDivider32:CLKD1|inst4 ; 5.928 ; 5.878 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; BCLK      ; ClockDivider32:CLKD1|inst4 ;       ; 3.785 ; Fall       ; ClockDivider32:CLKD1|inst4 ;
; c64       ; ClockDivider32:CLKD2|inst3 ; 5.948 ; 6.006 ; Rise       ; ClockDivider32:CLKD2|inst3 ;
; int[*]    ; i[0]                       ; 3.751 ;       ; Rise       ; i[0]                       ;
;  int[0]   ; i[0]                       ; 3.751 ;       ; Rise       ; i[0]                       ;
; led[*]    ; i[0]                       ; 6.180 ; 6.066 ; Rise       ; i[0]                       ;
;  led[0]   ; i[0]                       ; 5.635 ; 5.581 ; Rise       ; i[0]                       ;
;  led[2]   ; i[0]                       ; 6.180 ; 6.066 ; Rise       ; i[0]                       ;
;  led[4]   ; i[0]                       ; 5.461 ; 5.332 ; Rise       ; i[0]                       ;
;  led[6]   ; i[0]                       ; 5.085 ; 5.008 ; Rise       ; i[0]                       ;
;  led[8]   ; i[0]                       ; 5.727 ; 5.602 ; Rise       ; i[0]                       ;
;  led[10]  ; i[0]                       ; 5.398 ; 5.298 ; Rise       ; i[0]                       ;
;  led[12]  ; i[0]                       ; 5.551 ; 5.508 ; Rise       ; i[0]                       ;
;  led[14]  ; i[0]                       ; 5.270 ; 5.191 ; Rise       ; i[0]                       ;
; int[*]    ; i[0]                       ;       ; 3.707 ; Fall       ; i[0]                       ;
;  int[0]   ; i[0]                       ;       ; 3.707 ; Fall       ; i[0]                       ;
; led[*]    ; i[0]                       ; 6.989 ; 7.031 ; Fall       ; i[0]                       ;
;  led[1]   ; i[0]                       ; 6.424 ; 6.355 ; Fall       ; i[0]                       ;
;  led[3]   ; i[0]                       ; 5.680 ; 5.630 ; Fall       ; i[0]                       ;
;  led[5]   ; i[0]                       ; 5.543 ; 5.411 ; Fall       ; i[0]                       ;
;  led[7]   ; i[0]                       ; 6.989 ; 7.031 ; Fall       ; i[0]                       ;
;  led[9]   ; i[0]                       ; 5.444 ; 5.342 ; Fall       ; i[0]                       ;
;  led[11]  ; i[0]                       ; 5.298 ; 5.216 ; Fall       ; i[0]                       ;
;  led[13]  ; i[0]                       ; 6.958 ; 6.969 ; Fall       ; i[0]                       ;
;  led[15]  ; i[0]                       ; 5.728 ; 5.632 ; Fall       ; i[0]                       ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; BCLK      ; ClockDivider32:CLKD1|inst4 ; 3.707 ;       ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; int[*]    ; ClockDivider32:CLKD1|inst4 ; 5.496 ; 5.472 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[1]   ; ClockDivider32:CLKD1|inst4 ; 5.559 ; 5.535 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[2]   ; ClockDivider32:CLKD1|inst4 ; 5.496 ; 5.472 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[3]   ; ClockDivider32:CLKD1|inst4 ; 5.708 ; 5.659 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; BCLK      ; ClockDivider32:CLKD1|inst4 ;       ; 3.658 ; Fall       ; ClockDivider32:CLKD1|inst4 ;
; c64       ; ClockDivider32:CLKD2|inst3 ; 5.781 ; 5.839 ; Rise       ; ClockDivider32:CLKD2|inst3 ;
; int[*]    ; i[0]                       ; 3.628 ;       ; Rise       ; i[0]                       ;
;  int[0]   ; i[0]                       ; 3.628 ;       ; Rise       ; i[0]                       ;
; led[*]    ; i[0]                       ; 4.865 ; 4.788 ; Rise       ; i[0]                       ;
;  led[0]   ; i[0]                       ; 5.437 ; 5.383 ; Rise       ; i[0]                       ;
;  led[2]   ; i[0]                       ; 5.915 ; 5.804 ; Rise       ; i[0]                       ;
;  led[4]   ; i[0]                       ; 5.271 ; 5.145 ; Rise       ; i[0]                       ;
;  led[6]   ; i[0]                       ; 4.865 ; 4.788 ; Rise       ; i[0]                       ;
;  led[8]   ; i[0]                       ; 5.525 ; 5.403 ; Rise       ; i[0]                       ;
;  led[10]  ; i[0]                       ; 5.210 ; 5.112 ; Rise       ; i[0]                       ;
;  led[12]  ; i[0]                       ; 5.357 ; 5.314 ; Rise       ; i[0]                       ;
;  led[14]  ; i[0]                       ; 5.044 ; 4.965 ; Rise       ; i[0]                       ;
; int[*]    ; i[0]                       ;       ; 3.584 ; Fall       ; i[0]                       ;
;  int[0]   ; i[0]                       ;       ; 3.584 ; Fall       ; i[0]                       ;
; led[*]    ; i[0]                       ; 5.111 ; 5.031 ; Fall       ; i[0]                       ;
;  led[1]   ; i[0]                       ; 6.162 ; 6.094 ; Fall       ; i[0]                       ;
;  led[3]   ; i[0]                       ; 5.480 ; 5.431 ; Fall       ; i[0]                       ;
;  led[5]   ; i[0]                       ; 5.347 ; 5.219 ; Fall       ; i[0]                       ;
;  led[7]   ; i[0]                       ; 6.790 ; 6.834 ; Fall       ; i[0]                       ;
;  led[9]   ; i[0]                       ; 5.230 ; 5.131 ; Fall       ; i[0]                       ;
;  led[11]  ; i[0]                       ; 5.111 ; 5.031 ; Fall       ; i[0]                       ;
;  led[13]  ; i[0]                       ; 6.737 ; 6.750 ; Fall       ; i[0]                       ;
;  led[15]  ; i[0]                       ; 5.524 ; 5.431 ; Fall       ; i[0]                       ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
>>>>>>> Stashed changes


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


<<<<<<< Updated upstream
-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Slow 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.
=======
+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                           ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; 243.55 MHz  ; 243.55 MHz      ; i[0]                       ;                                                ;
; 571.1 MHz   ; 437.64 MHz      ; ClockDivider32:CLKD1|inst4 ; limit due to minimum period restriction (tmin) ;
; 1422.48 MHz ; 437.64 MHz      ; ClockDivider32:CLKD2|inst3 ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; i[0]                       ; -4.419 ; -55.133       ;
; ClockDivider32:CLKD1|inst4 ; -0.751 ; -2.321        ;
; CPUCLK                     ; -0.138 ; -0.138        ;
; ClockDivider32:CLKD1|inst3 ; -0.132 ; -0.132        ;
; ClockDivider32:CLKD1|inst  ; -0.121 ; -0.121        ;
; ClockDivider32:CLKD2|inst  ; -0.119 ; -0.119        ;
; ClockDivider32:CLKD1|inst2 ; 0.026  ; 0.000         ;
; ClockDivider32:CLKD2|inst2 ; 0.029  ; 0.000         ;
; ClockDivider32:CLKD1|inst1 ; 0.059  ; 0.000         ;
; ClockDivider32:CLKD2|inst1 ; 0.059  ; 0.000         ;
; ClockDivider32:CLKD2|inst3 ; 0.297  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; i[0]                       ; -0.023 ; -0.023        ;
; CPUCLK                     ; 0.049  ; 0.000         ;
; ClockDivider32:CLKD1|inst4 ; 0.145  ; 0.000         ;
; ClockDivider32:CLKD1|inst1 ; 0.147  ; 0.000         ;
; ClockDivider32:CLKD2|inst1 ; 0.147  ; 0.000         ;
; ClockDivider32:CLKD1|inst3 ; 0.152  ; 0.000         ;
; ClockDivider32:CLKD2|inst  ; 0.156  ; 0.000         ;
; ClockDivider32:CLKD1|inst2 ; 0.159  ; 0.000         ;
; ClockDivider32:CLKD1|inst  ; 0.160  ; 0.000         ;
; ClockDivider32:CLKD2|inst2 ; 0.171  ; 0.000         ;
; ClockDivider32:CLKD2|inst3 ; 0.398  ; 0.000         ;
+----------------------------+--------+---------------+
>>>>>>> Stashed changes


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


<<<<<<< Updated upstream
----------------------------------------------------
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
----------------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 0C Model Datasheet Report ;
-----------------------------------------
Nothing to report.
=======
+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CPUCLK                     ; -3.000 ; -4.285        ;
; ClockDivider32:CLKD1|inst4 ; -1.285 ; -6.425        ;
; ClockDivider32:CLKD1|inst  ; -1.285 ; -1.285        ;
; ClockDivider32:CLKD1|inst1 ; -1.285 ; -1.285        ;
; ClockDivider32:CLKD1|inst2 ; -1.285 ; -1.285        ;
; ClockDivider32:CLKD1|inst3 ; -1.285 ; -1.285        ;
; ClockDivider32:CLKD2|inst  ; -1.285 ; -1.285        ;
; ClockDivider32:CLKD2|inst1 ; -1.285 ; -1.285        ;
; ClockDivider32:CLKD2|inst2 ; -1.285 ; -1.285        ;
; ClockDivider32:CLKD2|inst3 ; -1.285 ; -1.285        ;
; i[0]                       ; 0.386  ; 0.000         ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i[0]'                                                                                     ;
+--------+-----------+---------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+----------------------------+-------------+--------------+------------+------------+
; -4.419 ; i[3]      ; led[5]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.385     ; 2.843      ;
; -4.174 ; i[2]      ; led[5]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.385     ; 2.598      ;
; -3.979 ; i[1]      ; led[5]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.385     ; 2.403      ;
; -3.695 ; i[3]      ; led[7]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.449     ; 2.941      ;
; -3.694 ; i[3]      ; led[11]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.183     ; 3.085      ;
; -3.675 ; i[3]      ; led[3]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.455     ; 2.915      ;
; -3.512 ; i[3]      ; led[15]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.276     ; 3.089      ;
; -3.501 ; i[3]      ; led[2]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.395     ; 2.920      ;
; -3.454 ; i[3]      ; led[1]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.292     ; 2.914      ;
; -3.453 ; i[3]      ; led[9]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.285     ; 2.917      ;
; -3.450 ; i[2]      ; led[7]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.449     ; 2.696      ;
; -3.444 ; i[2]      ; led[11]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.183     ; 2.835      ;
; -3.425 ; i[2]      ; led[3]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.455     ; 2.665      ;
; -3.335 ; i[3]      ; led[6]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.365     ; 2.919      ;
; -3.327 ; i[3]      ; led[13]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.130     ; 2.946      ;
; -3.262 ; i[2]      ; led[15]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.276     ; 2.839      ;
; -3.255 ; i[1]      ; led[7]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.449     ; 2.501      ;
; -3.251 ; i[2]      ; led[2]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.395     ; 2.670      ;
; -3.245 ; i[1]      ; led[11]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.183     ; 2.636      ;
; -3.229 ; i[3]      ; led[12]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.510     ; 2.919      ;
; -3.229 ; i[3]      ; led[8]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.458     ; 2.841      ;
; -3.229 ; i[1]      ; led[3]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.455     ; 2.469      ;
; -3.215 ; i[3]      ; led[4]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.444     ; 2.839      ;
; -3.204 ; i[2]      ; led[1]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.292     ; 2.664      ;
; -3.203 ; i[2]      ; led[9]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.285     ; 2.667      ;
; -3.196 ; i[3]      ; led[0]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.459     ; 2.938      ;
; -3.162 ; i[3]      ; led[14]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.176     ; 2.938      ;
; -3.085 ; i[2]      ; led[6]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.365     ; 2.669      ;
; -3.082 ; i[2]      ; led[13]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.130     ; 2.701      ;
; -3.063 ; i[1]      ; led[15]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.276     ; 2.640      ;
; -3.054 ; i[1]      ; led[2]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.395     ; 2.473      ;
; -3.037 ; i[3]      ; led[10]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.292     ; 2.944      ;
; -3.005 ; i[1]      ; led[1]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.292     ; 2.465      ;
; -3.004 ; i[1]      ; led[9]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.285     ; 2.468      ;
; -2.984 ; i[2]      ; led[8]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.458     ; 2.596      ;
; -2.979 ; i[2]      ; led[12]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.510     ; 2.669      ;
; -2.970 ; i[2]      ; led[4]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.444     ; 2.594      ;
; -2.951 ; i[2]      ; led[0]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.459     ; 2.693      ;
; -2.916 ; i[2]      ; led[14]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.176     ; 2.692      ;
; -2.888 ; i[1]      ; led[6]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.365     ; 2.472      ;
; -2.887 ; i[1]      ; led[13]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.130     ; 2.506      ;
; -2.792 ; i[2]      ; led[10]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.292     ; 2.699      ;
; -2.789 ; i[1]      ; led[8]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.458     ; 2.401      ;
; -2.784 ; i[1]      ; led[12]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.510     ; 2.474      ;
; -2.775 ; i[1]      ; led[4]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.444     ; 2.399      ;
; -2.756 ; i[1]      ; led[0]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.459     ; 2.498      ;
; -2.721 ; i[1]      ; led[14]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.176     ; 2.497      ;
; -2.597 ; i[1]      ; led[10]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.292     ; 2.504      ;
; -1.553 ; i[0]      ; led[5]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 1.378      ; 1.963      ;
; -1.200 ; i[0]      ; led[2]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 1.368      ; 2.105      ;
; -1.125 ; i[0]      ; led[5]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 1.378      ; 2.035      ;
; -1.034 ; i[0]      ; led[6]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 1.398      ; 2.104      ;
; -0.935 ; i[0]      ; led[8]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 1.305      ; 2.033      ;
; -0.930 ; i[0]      ; led[12]$latch ; i[0]                       ; i[0]        ; 0.500        ; 1.253      ; 2.106      ;
; -0.921 ; i[0]      ; led[4]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 1.319      ; 2.031      ;
; -0.902 ; i[0]      ; led[0]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 1.304      ; 2.130      ;
; -0.867 ; i[0]      ; led[14]$latch ; i[0]                       ; i[0]        ; 0.500        ; 1.587      ; 2.129      ;
; -0.829 ; i[0]      ; led[7]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 1.314      ; 2.061      ;
; -0.819 ; i[0]      ; led[11]$latch ; i[0]                       ; i[0]        ; 0.500        ; 1.580      ; 2.196      ;
; -0.803 ; i[0]      ; led[3]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 1.308      ; 2.029      ;
; -0.743 ; i[0]      ; led[10]$latch ; i[0]                       ; i[0]        ; 0.500        ; 1.471      ; 2.136      ;
; -0.637 ; i[0]      ; led[15]$latch ; i[0]                       ; i[0]        ; 0.500        ; 1.487      ; 2.200      ;
; -0.628 ; i[0]      ; led[2]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 1.368      ; 2.033      ;
; -0.579 ; i[0]      ; led[1]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 1.471      ; 2.025      ;
; -0.578 ; i[0]      ; led[9]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 1.478      ; 2.028      ;
; -0.462 ; i[0]      ; led[6]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 1.398      ; 2.032      ;
; -0.461 ; i[0]      ; led[13]$latch ; i[0]                       ; i[0]        ; 0.500        ; 1.633      ; 2.066      ;
; -0.401 ; i[0]      ; led[7]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 1.314      ; 2.133      ;
; -0.391 ; i[0]      ; led[11]$latch ; i[0]                       ; i[0]        ; 1.000        ; 1.580      ; 2.268      ;
; -0.375 ; i[0]      ; led[3]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 1.308      ; 2.101      ;
; -0.363 ; i[0]      ; led[8]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 1.305      ; 1.961      ;
; -0.358 ; i[0]      ; led[12]$latch ; i[0]                       ; i[0]        ; 1.000        ; 1.253      ; 2.034      ;
; -0.349 ; i[0]      ; led[4]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 1.319      ; 1.959      ;
; -0.330 ; i[0]      ; led[0]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 1.304      ; 2.058      ;
; -0.295 ; i[0]      ; led[14]$latch ; i[0]                       ; i[0]        ; 1.000        ; 1.587      ; 2.057      ;
; -0.209 ; i[0]      ; led[15]$latch ; i[0]                       ; i[0]        ; 1.000        ; 1.487      ; 2.272      ;
; -0.171 ; i[0]      ; led[10]$latch ; i[0]                       ; i[0]        ; 1.000        ; 1.471      ; 2.064      ;
; -0.151 ; i[0]      ; led[1]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 1.471      ; 2.097      ;
; -0.150 ; i[0]      ; led[9]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 1.478      ; 2.100      ;
; -0.033 ; i[0]      ; led[13]$latch ; i[0]                       ; i[0]        ; 1.000        ; 1.633      ; 2.138      ;
+--------+-----------+---------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClockDivider32:CLKD1|inst4'                                                                                                          ;
+--------+---------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.751 ; i[2]                      ; i[3]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 1.000        ; -0.043     ; 1.707      ;
; -0.721 ; i[3]                      ; i[3]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 1.000        ; -0.039     ; 1.681      ;
; -0.716 ; i[1]                      ; i[2]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 1.000        ; -0.043     ; 1.672      ;
; -0.501 ; i[2]                      ; i[2]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 1.000        ; -0.039     ; 1.461      ;
; -0.463 ; i[1]                      ; i[3]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 1.000        ; -0.043     ; 1.419      ;
; -0.462 ; i[1]                      ; i[1]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 1.000        ; -0.039     ; 1.422      ;
; -0.230 ; i[0]                      ; i[3]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.500        ; 1.675      ; 2.627      ;
; -0.224 ; i[0]                      ; i[0]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.500        ; 2.631      ; 3.577      ;
; -0.168 ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst  ; ClockDivider32:CLKD1|inst4 ; 0.500        ; 2.625      ; 3.515      ;
; -0.103 ; i[0]                      ; i[2]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.500        ; 1.675      ; 2.500      ;
; -0.100 ; i[0]                      ; i[1]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.500        ; 1.675      ; 2.497      ;
; 0.210  ; i[0]                      ; i[3]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 1.000        ; 1.675      ; 2.687      ;
; 0.296  ; i[0]                      ; i[2]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 1.000        ; 1.675      ; 2.601      ;
; 0.300  ; i[0]                      ; i[1]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 1.000        ; 1.675      ; 2.597      ;
; 0.311  ; i[0]                      ; i[0]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 1.000        ; 2.631      ; 3.542      ;
; 0.314  ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst  ; ClockDivider32:CLKD1|inst4 ; 1.000        ; 2.625      ; 3.533      ;
+--------+---------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CPUCLK'                                                                                                              ;
+--------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.138 ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; CPUCLK      ; 0.500        ; 1.958      ; 2.808      ;
; 0.402  ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; CPUCLK      ; 1.000        ; 1.958      ; 2.768      ;
+--------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClockDivider32:CLKD1|inst3'                                                                                                            ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.132 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst3 ; 0.500        ; 0.788      ; 1.642      ;
; 0.397  ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst3 ; 1.000        ; 0.788      ; 1.613      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClockDivider32:CLKD1|inst'                                                                                                            ;
+--------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; -0.121 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst ; 0.500        ; 0.791      ; 1.644      ;
; 0.404  ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst ; 1.000        ; 0.791      ; 1.619      ;
+--------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClockDivider32:CLKD2|inst'                                                                                                            ;
+--------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; -0.119 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst ; 0.500        ; 0.788      ; 1.639      ;
; 0.410  ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst ; 1.000        ; 0.788      ; 1.610      ;
+--------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClockDivider32:CLKD1|inst2'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.026 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst2 ; 0.500        ; 0.922      ; 1.628      ;
; 0.552 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst2 ; 1.000        ; 0.922      ; 1.602      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClockDivider32:CLKD2|inst2'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.029 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst2 ; 0.500        ; 0.922      ; 1.625      ;
; 0.563 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst2 ; 1.000        ; 0.922      ; 1.591      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClockDivider32:CLKD1|inst1'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.059 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst1 ; 0.500        ; 0.948      ; 1.621      ;
; 0.587 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst1 ; 1.000        ; 0.948      ; 1.593      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClockDivider32:CLKD2|inst1'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.059 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst1 ; 0.500        ; 0.948      ; 1.621      ;
; 0.587 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst1 ; 1.000        ; 0.948      ; 1.593      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClockDivider32:CLKD2|inst3'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.297 ; ClockDivider32:CLKD2|inst4 ; ClockDivider32:CLKD2|inst4 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; 1.000        ; -0.039     ; 0.683      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i[0]'                                                                                      ;
+--------+-----------+---------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+----------------------------+-------------+--------------+------------+------------+
; -0.023 ; i[0]      ; led[14]$latch ; i[0]                       ; i[0]        ; 0.000        ; 1.695      ; 1.885      ;
; 0.032  ; i[0]      ; led[13]$latch ; i[0]                       ; i[0]        ; 0.000        ; 1.722      ; 1.967      ;
; 0.147  ; i[0]      ; led[10]$latch ; i[0]                       ; i[0]        ; 0.000        ; 1.533      ; 1.893      ;
; 0.150  ; i[0]      ; led[6]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 1.498      ; 1.861      ;
; 0.164  ; i[0]      ; led[1]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 1.561      ; 1.938      ;
; 0.168  ; i[0]      ; led[9]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 1.559      ; 1.940      ;
; 0.178  ; i[0]      ; led[11]$latch ; i[0]                       ; i[0]        ; 0.000        ; 1.645      ; 2.036      ;
; 0.179  ; i[0]      ; led[4]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 1.373      ; 1.765      ;
; 0.179  ; i[0]      ; led[5]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 1.436      ; 1.828      ;
; 0.182  ; i[0]      ; led[2]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 1.467      ; 1.862      ;
; 0.195  ; i[0]      ; led[8]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 1.359      ; 1.767      ;
; 0.278  ; i[0]      ; led[15]$latch ; i[0]                       ; i[0]        ; 0.000        ; 1.549      ; 2.040      ;
; 0.316  ; i[0]      ; led[0]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 1.358      ; 1.887      ;
; 0.345  ; i[0]      ; led[12]$latch ; i[0]                       ; i[0]        ; 0.000        ; 1.306      ; 1.864      ;
; 0.364  ; i[0]      ; led[3]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 1.364      ; 1.941      ;
; 0.381  ; i[0]      ; led[7]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 1.369      ; 1.963      ;
; 0.459  ; i[0]      ; led[13]$latch ; i[0]                       ; i[0]        ; -0.500       ; 1.722      ; 1.894      ;
; 0.552  ; i[0]      ; led[14]$latch ; i[0]                       ; i[0]        ; -0.500       ; 1.695      ; 1.960      ;
; 0.581  ; i[0]      ; led[1]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 1.561      ; 1.855      ;
; 0.586  ; i[0]      ; led[9]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 1.559      ; 1.858      ;
; 0.595  ; i[0]      ; led[11]$latch ; i[0]                       ; i[0]        ; -0.500       ; 1.645      ; 1.953      ;
; 0.621  ; i[0]      ; led[5]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 1.436      ; 1.770      ;
; 0.695  ; i[0]      ; led[15]$latch ; i[0]                       ; i[0]        ; -0.500       ; 1.549      ; 1.957      ;
; 0.719  ; i[0]      ; led[10]$latch ; i[0]                       ; i[0]        ; -0.500       ; 1.533      ; 1.965      ;
; 0.732  ; i[0]      ; led[6]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 1.498      ; 1.943      ;
; 0.738  ; i[0]      ; led[4]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 1.373      ; 1.824      ;
; 0.754  ; i[0]      ; led[8]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 1.359      ; 1.826      ;
; 0.763  ; i[0]      ; led[2]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 1.467      ; 1.943      ;
; 0.782  ; i[0]      ; led[3]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 1.364      ; 1.859      ;
; 0.808  ; i[0]      ; led[7]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 1.369      ; 1.890      ;
; 0.890  ; i[0]      ; led[0]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 1.358      ; 1.961      ;
; 0.925  ; i[0]      ; led[12]$latch ; i[0]                       ; i[0]        ; -0.500       ; 1.306      ; 1.944      ;
; 1.472  ; i[1]      ; led[14]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; 0.020      ; 1.502      ;
; 1.639  ; i[1]      ; led[10]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.142     ; 1.507      ;
; 1.652  ; i[1]      ; led[6]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.177     ; 1.485      ;
; 1.658  ; i[1]      ; led[4]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.302     ; 1.366      ;
; 1.674  ; i[1]      ; led[8]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.316     ; 1.368      ;
; 1.683  ; i[1]      ; led[2]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.208     ; 1.485      ;
; 1.716  ; i[2]      ; led[14]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; 0.020      ; 1.746      ;
; 1.810  ; i[1]      ; led[0]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.317     ; 1.503      ;
; 1.845  ; i[1]      ; led[12]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.369     ; 1.486      ;
; 1.886  ; i[2]      ; led[10]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.142     ; 1.754      ;
; 1.889  ; i[2]      ; led[6]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.177     ; 1.722      ;
; 1.918  ; i[2]      ; led[4]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.302     ; 1.626      ;
; 1.921  ; i[2]      ; led[2]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.208     ; 1.723      ;
; 1.934  ; i[2]      ; led[8]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.316     ; 1.628      ;
; 1.952  ; i[1]      ; led[13]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; 0.047      ; 1.509      ;
; 2.032  ; i[3]      ; led[14]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; 0.020      ; 2.062      ;
; 2.055  ; i[2]      ; led[0]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.317     ; 1.748      ;
; 2.084  ; i[2]      ; led[12]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.369     ; 1.725      ;
; 2.084  ; i[1]      ; led[1]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.114     ; 1.480      ;
; 2.088  ; i[1]      ; led[9]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.116     ; 1.482      ;
; 2.099  ; i[1]      ; led[5]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.239     ; 1.370      ;
; 2.112  ; i[1]      ; led[11]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.030     ; 1.592      ;
; 2.198  ; i[2]      ; led[13]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; 0.047      ; 1.755      ;
; 2.199  ; i[3]      ; led[10]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.142     ; 2.067      ;
; 2.212  ; i[3]      ; led[6]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.177     ; 2.045      ;
; 2.212  ; i[1]      ; led[15]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.126     ; 1.596      ;
; 2.218  ; i[3]      ; led[4]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.302     ; 1.926      ;
; 2.234  ; i[3]      ; led[8]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.316     ; 1.928      ;
; 2.243  ; i[3]      ; led[2]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.208     ; 2.045      ;
; 2.284  ; i[1]      ; led[3]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.311     ; 1.483      ;
; 2.301  ; i[1]      ; led[7]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.306     ; 1.505      ;
; 2.320  ; i[2]      ; led[1]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.114     ; 1.716      ;
; 2.325  ; i[2]      ; led[9]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.116     ; 1.719      ;
; 2.334  ; i[2]      ; led[11]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.030     ; 1.814      ;
; 2.360  ; i[2]      ; led[5]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.239     ; 1.631      ;
; 2.370  ; i[3]      ; led[0]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.317     ; 2.063      ;
; 2.405  ; i[3]      ; led[12]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.369     ; 2.046      ;
; 2.434  ; i[2]      ; led[15]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.126     ; 1.818      ;
; 2.512  ; i[3]      ; led[13]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; 0.047      ; 2.069      ;
; 2.521  ; i[2]      ; led[3]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.311     ; 1.720      ;
; 2.547  ; i[2]      ; led[7]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.306     ; 1.751      ;
; 2.644  ; i[3]      ; led[1]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.114     ; 2.040      ;
; 2.648  ; i[3]      ; led[9]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.116     ; 2.042      ;
; 2.659  ; i[3]      ; led[5]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.239     ; 1.930      ;
; 2.660  ; i[3]      ; led[11]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.030     ; 2.140      ;
; 2.760  ; i[3]      ; led[15]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.126     ; 2.144      ;
; 2.844  ; i[3]      ; led[3]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.311     ; 2.043      ;
; 2.861  ; i[3]      ; led[7]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.306     ; 2.065      ;
+--------+-----------+---------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CPUCLK'                                                                                                              ;
+-------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.049 ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; CPUCLK      ; 0.000        ; 2.036      ; 2.489      ;
; 0.608 ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; CPUCLK      ; -0.500       ; 2.036      ; 2.548      ;
+-------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClockDivider32:CLKD1|inst4'                                                                                                          ;
+-------+---------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.145 ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst  ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 2.752      ; 3.291      ;
; 0.256 ; i[0]                      ; i[0]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 2.758      ; 3.408      ;
; 0.312 ; i[0]                      ; i[2]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 1.763      ; 2.469      ;
; 0.313 ; i[0]                      ; i[1]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 1.763      ; 2.470      ;
; 0.414 ; i[0]                      ; i[3]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 1.763      ; 2.571      ;
; 0.650 ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst  ; ClockDivider32:CLKD1|inst4 ; -0.500       ; 2.752      ; 3.296      ;
; 0.747 ; i[0]                      ; i[2]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; -0.500       ; 1.763      ; 2.404      ;
; 0.748 ; i[0]                      ; i[1]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; -0.500       ; 1.763      ; 2.405      ;
; 0.790 ; i[0]                      ; i[0]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; -0.500       ; 2.758      ; 3.442      ;
; 0.832 ; i[0]                      ; i[3]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; -0.500       ; 1.763      ; 2.489      ;
; 1.057 ; i[1]                      ; i[3]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 0.043      ; 1.271      ;
; 1.071 ; i[1]                      ; i[1]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 0.039      ; 1.281      ;
; 1.096 ; i[2]                      ; i[2]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 0.039      ; 1.306      ;
; 1.294 ; i[1]                      ; i[2]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 0.043      ; 1.508      ;
; 1.315 ; i[2]                      ; i[3]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 0.043      ; 1.529      ;
; 1.363 ; i[3]                      ; i[3]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 0.039      ; 1.573      ;
+-------+---------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClockDivider32:CLKD1|inst1'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.147 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst1 ; 0.000        ; 1.006      ; 1.537      ;
; 0.673 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst1 ; -0.500       ; 1.006      ; 1.563      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClockDivider32:CLKD2|inst1'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.147 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst1 ; 0.000        ; 1.006      ; 1.537      ;
; 0.673 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst1 ; -0.500       ; 1.006      ; 1.563      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClockDivider32:CLKD1|inst3'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.152 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst3 ; 0.000        ; 0.838      ; 1.384      ;
; 0.693 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst3 ; -0.500       ; 0.838      ; 1.425      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClockDivider32:CLKD2|inst'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; 0.156 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst ; 0.000        ; 0.838      ; 1.378      ;
; 0.708 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst ; -0.500       ; 0.838      ; 1.430      ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClockDivider32:CLKD1|inst2'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.159 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst2 ; 0.000        ; 0.979      ; 1.522      ;
; 0.690 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst2 ; -0.500       ; 0.979      ; 1.553      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClockDivider32:CLKD1|inst'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; 0.160 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst ; 0.000        ; 0.842      ; 1.386      ;
; 0.704 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst ; -0.500       ; 0.842      ; 1.430      ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClockDivider32:CLKD2|inst2'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.171 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst2 ; 0.000        ; 0.979      ; 1.534      ;
; 0.705 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst2 ; -0.500       ; 0.979      ; 1.568      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClockDivider32:CLKD2|inst3'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.398 ; ClockDivider32:CLKD2|inst4 ; ClockDivider32:CLKD2|inst4 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; 0.000        ; 0.039      ; 0.608      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CPUCLK'                                                          ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CPUCLK ; Rise       ; CPUCLK                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CPUCLK ; Rise       ; ClockDivider32:CLKD1|inst ;
; 0.266  ; 0.484        ; 0.218          ; High Pulse Width ; CPUCLK ; Rise       ; ClockDivider32:CLKD1|inst ;
; 0.326  ; 0.512        ; 0.186          ; Low Pulse Width  ; CPUCLK ; Rise       ; ClockDivider32:CLKD1|inst ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; CPUCLK ; Rise       ; CPUCLK~input|o            ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; CPUCLK ; Rise       ; CLKD1|inst|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPUCLK ; Rise       ; CPUCLK~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPUCLK ; Rise       ; CPUCLK~input|i            ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; CPUCLK ; Rise       ; CLKD1|inst|clk            ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; CPUCLK ; Rise       ; CPUCLK~input|o            ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst4'                                                             ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD1|inst4 ; Rise       ; ClockDivider32:CLKD2|inst    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[0]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[1]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[2]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[3]                         ;
; 0.191  ; 0.409        ; 0.218          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[1]                         ;
; 0.191  ; 0.409        ; 0.218          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[2]                         ;
; 0.191  ; 0.409        ; 0.218          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[3]                         ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; ClockDivider32:CLKD2|inst    ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[0]                         ;
; 0.354  ; 0.540        ; 0.186          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; ClockDivider32:CLKD2|inst    ;
; 0.354  ; 0.540        ; 0.186          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[0]                         ;
; 0.400  ; 0.586        ; 0.186          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[1]                         ;
; 0.400  ; 0.586        ; 0.186          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[2]                         ;
; 0.400  ; 0.586        ; 0.186          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[3]                         ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[1]|clk                     ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[2]|clk                     ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[3]|clk                     ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD1|inst4~clkctrl|inclk[0] ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD1|inst4~clkctrl|outclk   ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD2|inst|clk               ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD1|inst4|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD1|inst4|q                ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[0]|clk                     ;
; 0.502  ; 0.502        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD2|inst|clk               ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD1|inst4~clkctrl|inclk[0] ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD1|inst4~clkctrl|outclk   ;
; 0.548  ; 0.548        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[1]|clk                     ;
; 0.548  ; 0.548        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[2]|clk                     ;
; 0.548  ; 0.548        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[3]|clk                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst'                                                           ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD1|inst ; Rise       ; ClockDivider32:CLKD1|inst1 ;
; 0.285  ; 0.471        ; 0.186          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst ; Rise       ; ClockDivider32:CLKD1|inst1 ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; ClockDivider32:CLKD1|inst ; Rise       ; ClockDivider32:CLKD1|inst1 ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst ; Rise       ; CLKD1|inst1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst ; Rise       ; CLKD1|inst|q               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst ; Rise       ; CLKD1|inst|q               ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst ; Rise       ; CLKD1|inst1|clk            ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst1'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD1|inst1 ; Rise       ; ClockDivider32:CLKD1|inst2 ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; ClockDivider32:CLKD1|inst1 ; Rise       ; ClockDivider32:CLKD1|inst2 ;
; 0.337  ; 0.523        ; 0.186          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst1 ; Rise       ; ClockDivider32:CLKD1|inst2 ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst1 ; Rise       ; CLKD1|inst2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst1 ; Rise       ; CLKD1|inst1|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst1 ; Rise       ; CLKD1|inst1|q              ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst1 ; Rise       ; CLKD1|inst2|clk            ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst2'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD1|inst2 ; Rise       ; ClockDivider32:CLKD1|inst3 ;
; 0.255  ; 0.473        ; 0.218          ; High Pulse Width ; ClockDivider32:CLKD1|inst2 ; Rise       ; ClockDivider32:CLKD1|inst3 ;
; 0.339  ; 0.525        ; 0.186          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst2 ; Rise       ; ClockDivider32:CLKD1|inst3 ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst2 ; Rise       ; CLKD1|inst3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst2 ; Rise       ; CLKD1|inst2|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst2 ; Rise       ; CLKD1|inst2|q              ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst2 ; Rise       ; CLKD1|inst3|clk            ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst3'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD1|inst3 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst3 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; ClockDivider32:CLKD1|inst3 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst3 ; Rise       ; CLKD1|inst4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst3 ; Rise       ; CLKD1|inst3|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst3 ; Rise       ; CLKD1|inst3|q              ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst3 ; Rise       ; CLKD1|inst4|clk            ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst'                                                           ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD2|inst ; Rise       ; ClockDivider32:CLKD2|inst1 ;
; 0.290  ; 0.476        ; 0.186          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst ; Rise       ; ClockDivider32:CLKD2|inst1 ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; ClockDivider32:CLKD2|inst ; Rise       ; ClockDivider32:CLKD2|inst1 ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst ; Rise       ; CLKD2|inst1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst ; Rise       ; CLKD2|inst|q               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst ; Rise       ; CLKD2|inst|q               ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst ; Rise       ; CLKD2|inst1|clk            ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst1'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD2|inst1 ; Rise       ; ClockDivider32:CLKD2|inst2 ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; ClockDivider32:CLKD2|inst1 ; Rise       ; ClockDivider32:CLKD2|inst2 ;
; 0.337  ; 0.523        ; 0.186          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst1 ; Rise       ; ClockDivider32:CLKD2|inst2 ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst1 ; Rise       ; CLKD2|inst2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst1 ; Rise       ; CLKD2|inst1|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst1 ; Rise       ; CLKD2|inst1|q              ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst1 ; Rise       ; CLKD2|inst2|clk            ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst2'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD2|inst2 ; Rise       ; ClockDivider32:CLKD2|inst3 ;
; 0.255  ; 0.473        ; 0.218          ; High Pulse Width ; ClockDivider32:CLKD2|inst2 ; Rise       ; ClockDivider32:CLKD2|inst3 ;
; 0.339  ; 0.525        ; 0.186          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst2 ; Rise       ; ClockDivider32:CLKD2|inst3 ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst2 ; Rise       ; CLKD2|inst3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst2 ; Rise       ; CLKD2|inst2|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst2 ; Rise       ; CLKD2|inst2|q              ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst2 ; Rise       ; CLKD2|inst3|clk            ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst3'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider32:CLKD2|inst3 ; Rise       ; ClockDivider32:CLKD2|inst4 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst3 ; Rise       ; ClockDivider32:CLKD2|inst4 ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; ClockDivider32:CLKD2|inst3 ; Rise       ; ClockDivider32:CLKD2|inst4 ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst3 ; Rise       ; CLKD2|inst4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst3 ; Rise       ; CLKD2|inst3|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst3 ; Rise       ; CLKD2|inst3|q              ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst3 ; Rise       ; CLKD2|inst4|clk            ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i[0]'                                                    ;
+-------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+-------+------------+---------------------+
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[12]$latch       ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[9]$latch|datab  ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[4]$latch        ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[9]$latch        ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~5|combout  ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~9|combout  ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[12]$latch|datad ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[1]$latch|dataa  ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[11]$latch       ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[4]$latch|datad  ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[1]$latch        ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~12|combout ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~1|dataa    ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~3|dataa    ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~5|dataa    ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~6|dataa    ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~12|dataa   ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~2|dataa    ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~4|dataa    ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~9|dataa    ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[2]$latch        ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[7]$latch        ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[5]$latch|datad  ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; led[11]$latch|datac ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[6]$latch        ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~4|combout  ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[0]$latch        ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[8]$latch        ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[10]$latch       ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~2|combout  ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~1|combout  ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~6|combout  ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[13]$latch|datab ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[15]$latch|datac ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~11|combout ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[14]$latch|dataa ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[3]$latch        ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; led[7]$latch|datad  ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[15]$latch       ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~3|combout  ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[5]$latch        ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[13]$latch       ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[2]$latch|datab  ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~13|combout ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[0]$latch|datad  ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[8]$latch|datad  ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[10]$latch|datad ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~15|combout ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[6]$latch|dataa  ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~7|combout  ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; Decoder0~10|combout ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~10|dataa   ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~13|dataa   ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; Decoder0~14|combout ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~14|dataa   ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~15|dataa   ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[14]$latch       ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~0|datac    ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~11|dataa   ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~7|datac    ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~8|datac    ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; Decoder0~0|combout  ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; Decoder0~8|combout  ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; led[3]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; i[0]|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; i[0]|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[3]$latch|datad  ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~0|combout  ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~8|combout  ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; led[14]$latch       ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~0|datac    ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~11|dataa   ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~7|datac    ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~8|datac    ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~10|dataa   ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~13|dataa   ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~14|combout ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~14|dataa   ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~15|dataa   ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~10|combout ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~7|combout  ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[6]$latch|dataa  ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~15|combout ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[10]$latch|datad ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[8]$latch|datad  ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~13|combout ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[0]$latch|datad  ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[13]$latch       ;
; 0.519 ; 0.519        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[2]$latch|datab  ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~3|combout  ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[5]$latch        ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[15]$latch       ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[7]$latch|datad  ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[3]$latch        ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[14]$latch|dataa ;
; 0.536 ; 0.536        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~11|combout ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; led[15]$latch|datac ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~1|combout  ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; Decoder0~6|combout  ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; led[13]$latch|datab ;
+-------+--------------+----------------+------------------+-------+------------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DAdata[*]   ; i[0]       ; 7.821 ; 8.100 ; Rise       ; i[0]            ;
;  DAdata[0]  ; i[0]       ; 7.689 ; 8.013 ; Rise       ; i[0]            ;
;  DAdata[1]  ; i[0]       ; 7.567 ; 7.919 ; Rise       ; i[0]            ;
;  DAdata[2]  ; i[0]       ; 7.312 ; 7.640 ; Rise       ; i[0]            ;
;  DAdata[3]  ; i[0]       ; 7.449 ; 7.780 ; Rise       ; i[0]            ;
;  DAdata[4]  ; i[0]       ; 7.618 ; 7.939 ; Rise       ; i[0]            ;
;  DAdata[5]  ; i[0]       ; 7.526 ; 7.829 ; Rise       ; i[0]            ;
;  DAdata[6]  ; i[0]       ; 7.352 ; 7.769 ; Rise       ; i[0]            ;
;  DAdata[7]  ; i[0]       ; 6.814 ; 7.046 ; Rise       ; i[0]            ;
;  DAdata[8]  ; i[0]       ; 7.821 ; 8.100 ; Rise       ; i[0]            ;
;  DAdata[9]  ; i[0]       ; 7.482 ; 7.755 ; Rise       ; i[0]            ;
;  DAdata[10] ; i[0]       ; 7.320 ; 7.627 ; Rise       ; i[0]            ;
;  DAdata[11] ; i[0]       ; 7.628 ; 7.913 ; Rise       ; i[0]            ;
;  DAdata[12] ; i[0]       ; 7.505 ; 7.839 ; Rise       ; i[0]            ;
;  DAdata[13] ; i[0]       ; 7.217 ; 7.502 ; Rise       ; i[0]            ;
;  DAdata[14] ; i[0]       ; 6.904 ; 7.261 ; Rise       ; i[0]            ;
;  DAdata[15] ; i[0]       ; 6.785 ; 7.026 ; Rise       ; i[0]            ;
; DAdata[*]   ; i[0]       ; 8.215 ; 8.525 ; Fall       ; i[0]            ;
;  DAdata[0]  ; i[0]       ; 8.112 ; 8.431 ; Fall       ; i[0]            ;
;  DAdata[1]  ; i[0]       ; 7.961 ; 8.313 ; Fall       ; i[0]            ;
;  DAdata[2]  ; i[0]       ; 7.737 ; 8.065 ; Fall       ; i[0]            ;
;  DAdata[3]  ; i[0]       ; 7.843 ; 8.174 ; Fall       ; i[0]            ;
;  DAdata[4]  ; i[0]       ; 8.041 ; 8.357 ; Fall       ; i[0]            ;
;  DAdata[5]  ; i[0]       ; 7.920 ; 8.223 ; Fall       ; i[0]            ;
;  DAdata[6]  ; i[0]       ; 7.746 ; 8.194 ; Fall       ; i[0]            ;
;  DAdata[7]  ; i[0]       ; 7.208 ; 7.471 ; Fall       ; i[0]            ;
;  DAdata[8]  ; i[0]       ; 8.215 ; 8.525 ; Fall       ; i[0]            ;
;  DAdata[9]  ; i[0]       ; 7.876 ; 8.180 ; Fall       ; i[0]            ;
;  DAdata[10] ; i[0]       ; 7.745 ; 8.052 ; Fall       ; i[0]            ;
;  DAdata[11] ; i[0]       ; 8.022 ; 8.307 ; Fall       ; i[0]            ;
;  DAdata[12] ; i[0]       ; 7.899 ; 8.264 ; Fall       ; i[0]            ;
;  DAdata[13] ; i[0]       ; 7.611 ; 7.927 ; Fall       ; i[0]            ;
;  DAdata[14] ; i[0]       ; 7.298 ; 7.686 ; Fall       ; i[0]            ;
;  DAdata[15] ; i[0]       ; 7.179 ; 7.451 ; Fall       ; i[0]            ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DAdata[*]   ; i[0]       ; -5.023 ; -5.256 ; Rise       ; i[0]            ;
;  DAdata[0]  ; i[0]       ; -5.861 ; -6.176 ; Rise       ; i[0]            ;
;  DAdata[1]  ; i[0]       ; -5.738 ; -6.073 ; Rise       ; i[0]            ;
;  DAdata[2]  ; i[0]       ; -5.457 ; -5.780 ; Rise       ; i[0]            ;
;  DAdata[3]  ; i[0]       ; -5.585 ; -5.939 ; Rise       ; i[0]            ;
;  DAdata[4]  ; i[0]       ; -5.798 ; -6.100 ; Rise       ; i[0]            ;
;  DAdata[5]  ; i[0]       ; -5.703 ; -5.983 ; Rise       ; i[0]            ;
;  DAdata[6]  ; i[0]       ; -5.524 ; -5.911 ; Rise       ; i[0]            ;
;  DAdata[7]  ; i[0]       ; -5.050 ; -5.276 ; Rise       ; i[0]            ;
;  DAdata[8]  ; i[0]       ; -5.989 ; -6.272 ; Rise       ; i[0]            ;
;  DAdata[9]  ; i[0]       ; -5.668 ; -5.941 ; Rise       ; i[0]            ;
;  DAdata[10] ; i[0]       ; -5.468 ; -5.763 ; Rise       ; i[0]            ;
;  DAdata[11] ; i[0]       ; -5.761 ; -6.064 ; Rise       ; i[0]            ;
;  DAdata[12] ; i[0]       ; -5.686 ; -6.027 ; Rise       ; i[0]            ;
;  DAdata[13] ; i[0]       ; -5.414 ; -5.704 ; Rise       ; i[0]            ;
;  DAdata[14] ; i[0]       ; -5.104 ; -5.442 ; Rise       ; i[0]            ;
;  DAdata[15] ; i[0]       ; -5.023 ; -5.256 ; Rise       ; i[0]            ;
; DAdata[*]   ; i[0]       ; -5.003 ; -5.238 ; Fall       ; i[0]            ;
;  DAdata[0]  ; i[0]       ; -5.843 ; -6.158 ; Fall       ; i[0]            ;
;  DAdata[1]  ; i[0]       ; -5.718 ; -6.053 ; Fall       ; i[0]            ;
;  DAdata[2]  ; i[0]       ; -5.437 ; -5.760 ; Fall       ; i[0]            ;
;  DAdata[3]  ; i[0]       ; -5.567 ; -5.921 ; Fall       ; i[0]            ;
;  DAdata[4]  ; i[0]       ; -5.780 ; -6.082 ; Fall       ; i[0]            ;
;  DAdata[5]  ; i[0]       ; -5.683 ; -5.963 ; Fall       ; i[0]            ;
;  DAdata[6]  ; i[0]       ; -5.504 ; -5.893 ; Fall       ; i[0]            ;
;  DAdata[7]  ; i[0]       ; -5.030 ; -5.258 ; Fall       ; i[0]            ;
;  DAdata[8]  ; i[0]       ; -5.971 ; -6.252 ; Fall       ; i[0]            ;
;  DAdata[9]  ; i[0]       ; -5.650 ; -5.921 ; Fall       ; i[0]            ;
;  DAdata[10] ; i[0]       ; -5.448 ; -5.743 ; Fall       ; i[0]            ;
;  DAdata[11] ; i[0]       ; -5.743 ; -6.046 ; Fall       ; i[0]            ;
;  DAdata[12] ; i[0]       ; -5.668 ; -6.007 ; Fall       ; i[0]            ;
;  DAdata[13] ; i[0]       ; -5.396 ; -5.684 ; Fall       ; i[0]            ;
;  DAdata[14] ; i[0]       ; -5.084 ; -5.424 ; Fall       ; i[0]            ;
;  DAdata[15] ; i[0]       ; -5.003 ; -5.238 ; Fall       ; i[0]            ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; BCLK      ; ClockDivider32:CLKD1|inst4 ; 3.427 ;       ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; int[*]    ; ClockDivider32:CLKD1|inst4 ; 5.378 ; 5.298 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[1]   ; ClockDivider32:CLKD1|inst4 ; 5.221 ; 5.188 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[2]   ; ClockDivider32:CLKD1|inst4 ; 5.158 ; 5.127 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[3]   ; ClockDivider32:CLKD1|inst4 ; 5.378 ; 5.298 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; BCLK      ; ClockDivider32:CLKD1|inst4 ;       ; 3.367 ; Fall       ; ClockDivider32:CLKD1|inst4 ;
; c64       ; ClockDivider32:CLKD2|inst3 ; 5.313 ; 5.314 ; Rise       ; ClockDivider32:CLKD2|inst3 ;
; int[*]    ; i[0]                       ; 3.363 ;       ; Rise       ; i[0]                       ;
;  int[0]   ; i[0]                       ; 3.363 ;       ; Rise       ; i[0]                       ;
; led[*]    ; i[0]                       ; 5.609 ; 5.442 ; Rise       ; i[0]                       ;
;  led[0]   ; i[0]                       ; 5.101 ; 5.015 ; Rise       ; i[0]                       ;
;  led[2]   ; i[0]                       ; 5.609 ; 5.442 ; Rise       ; i[0]                       ;
;  led[4]   ; i[0]                       ; 4.928 ; 4.779 ; Rise       ; i[0]                       ;
;  led[6]   ; i[0]                       ; 4.577 ; 4.496 ; Rise       ; i[0]                       ;
;  led[8]   ; i[0]                       ; 5.201 ; 5.031 ; Rise       ; i[0]                       ;
;  led[10]  ; i[0]                       ; 4.883 ; 4.766 ; Rise       ; i[0]                       ;
;  led[12]  ; i[0]                       ; 5.020 ; 4.934 ; Rise       ; i[0]                       ;
;  led[14]  ; i[0]                       ; 4.750 ; 4.668 ; Rise       ; i[0]                       ;
; int[*]    ; i[0]                       ;       ; 3.294 ; Fall       ; i[0]                       ;
;  int[0]   ; i[0]                       ;       ; 3.294 ; Fall       ; i[0]                       ;
; led[*]    ; i[0]                       ; 6.237 ; 6.201 ; Fall       ; i[0]                       ;
;  led[1]   ; i[0]                       ; 5.793 ; 5.667 ; Fall       ; i[0]                       ;
;  led[3]   ; i[0]                       ; 5.094 ; 5.020 ; Fall       ; i[0]                       ;
;  led[5]   ; i[0]                       ; 4.967 ; 4.817 ; Fall       ; i[0]                       ;
;  led[7]   ; i[0]                       ; 6.237 ; 6.201 ; Fall       ; i[0]                       ;
;  led[9]   ; i[0]                       ; 4.877 ; 4.755 ; Fall       ; i[0]                       ;
;  led[11]  ; i[0]                       ; 4.721 ; 4.635 ; Fall       ; i[0]                       ;
;  led[13]  ; i[0]                       ; 6.198 ; 6.143 ; Fall       ; i[0]                       ;
;  led[15]  ; i[0]                       ; 5.143 ; 5.009 ; Fall       ; i[0]                       ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; BCLK      ; ClockDivider32:CLKD1|inst4 ; 3.295 ;       ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; int[*]    ; ClockDivider32:CLKD1|inst4 ; 4.949 ; 4.918 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[1]   ; ClockDivider32:CLKD1|inst4 ; 5.010 ; 4.977 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[2]   ; ClockDivider32:CLKD1|inst4 ; 4.949 ; 4.918 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[3]   ; ClockDivider32:CLKD1|inst4 ; 5.159 ; 5.082 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; BCLK      ; ClockDivider32:CLKD1|inst4 ;       ; 3.236 ; Fall       ; ClockDivider32:CLKD1|inst4 ;
; c64       ; ClockDivider32:CLKD2|inst3 ; 5.144 ; 5.147 ; Rise       ; ClockDivider32:CLKD2|inst3 ;
; int[*]    ; i[0]                       ; 3.234 ;       ; Rise       ; i[0]                       ;
;  int[0]   ; i[0]                       ; 3.234 ;       ; Rise       ; i[0]                       ;
; led[*]    ; i[0]                       ; 4.358 ; 4.280 ; Rise       ; i[0]                       ;
;  led[0]   ; i[0]                       ; 4.902 ; 4.818 ; Rise       ; i[0]                       ;
;  led[2]   ; i[0]                       ; 5.349 ; 5.187 ; Rise       ; i[0]                       ;
;  led[4]   ; i[0]                       ; 4.738 ; 4.593 ; Rise       ; i[0]                       ;
;  led[6]   ; i[0]                       ; 4.358 ; 4.280 ; Rise       ; i[0]                       ;
;  led[8]   ; i[0]                       ; 4.998 ; 4.834 ; Rise       ; i[0]                       ;
;  led[10]  ; i[0]                       ; 4.693 ; 4.579 ; Rise       ; i[0]                       ;
;  led[12]  ; i[0]                       ; 4.823 ; 4.740 ; Rise       ; i[0]                       ;
;  led[14]  ; i[0]                       ; 4.524 ; 4.444 ; Rise       ; i[0]                       ;
; int[*]    ; i[0]                       ;       ; 3.167 ; Fall       ; i[0]                       ;
;  int[0]   ; i[0]                       ;       ; 3.167 ; Fall       ; i[0]                       ;
; led[*]    ; i[0]                       ; 4.537 ; 4.454 ; Fall       ; i[0]                       ;
;  led[1]   ; i[0]                       ; 5.538 ; 5.416 ; Fall       ; i[0]                       ;
;  led[3]   ; i[0]                       ; 4.894 ; 4.822 ; Fall       ; i[0]                       ;
;  led[5]   ; i[0]                       ; 4.773 ; 4.628 ; Fall       ; i[0]                       ;
;  led[7]   ; i[0]                       ; 6.039 ; 6.007 ; Fall       ; i[0]                       ;
;  led[9]   ; i[0]                       ; 4.668 ; 4.551 ; Fall       ; i[0]                       ;
;  led[11]  ; i[0]                       ; 4.537 ; 4.454 ; Fall       ; i[0]                       ;
;  led[13]  ; i[0]                       ; 5.982 ; 5.931 ; Fall       ; i[0]                       ;
;  led[15]  ; i[0]                       ; 4.942 ; 4.812 ; Fall       ; i[0]                       ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
>>>>>>> Stashed changes


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


<<<<<<< Updated upstream
--------------------------------------
; Fast 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Fast 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.
=======
+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; i[0]                       ; -2.070 ; -23.539       ;
; ClockDivider32:CLKD1|inst4 ; 0.014  ; 0.000         ;
; CPUCLK                     ; 0.146  ; 0.000         ;
; ClockDivider32:CLKD1|inst3 ; 0.164  ; 0.000         ;
; ClockDivider32:CLKD1|inst  ; 0.173  ; 0.000         ;
; ClockDivider32:CLKD2|inst  ; 0.175  ; 0.000         ;
; ClockDivider32:CLKD1|inst2 ; 0.257  ; 0.000         ;
; ClockDivider32:CLKD2|inst2 ; 0.272  ; 0.000         ;
; ClockDivider32:CLKD1|inst1 ; 0.288  ; 0.000         ;
; ClockDivider32:CLKD2|inst1 ; 0.288  ; 0.000         ;
; ClockDivider32:CLKD2|inst3 ; 0.626  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; i[0]                       ; -0.065 ; -0.085        ;
; ClockDivider32:CLKD1|inst4 ; -0.026 ; -0.026        ;
; CPUCLK                     ; 0.044  ; 0.000         ;
; ClockDivider32:CLKD1|inst1 ; 0.067  ; 0.000         ;
; ClockDivider32:CLKD2|inst1 ; 0.067  ; 0.000         ;
; ClockDivider32:CLKD1|inst3 ; 0.076  ; 0.000         ;
; ClockDivider32:CLKD2|inst2 ; 0.082  ; 0.000         ;
; ClockDivider32:CLKD2|inst  ; 0.083  ; 0.000         ;
; ClockDivider32:CLKD1|inst  ; 0.091  ; 0.000         ;
; ClockDivider32:CLKD1|inst2 ; 0.105  ; 0.000         ;
; ClockDivider32:CLKD2|inst3 ; 0.208  ; 0.000         ;
+----------------------------+--------+---------------+
>>>>>>> Stashed changes


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


<<<<<<< Updated upstream
----------------------------------------------------
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
----------------------------------------------------
No paths to report.


-----------------------------------------
; Fast 1200mV 0C Model Datasheet Report ;
-----------------------------------------
Nothing to report.
=======
+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CPUCLK                     ; -3.000 ; -4.094        ;
; ClockDivider32:CLKD1|inst4 ; -1.000 ; -5.000        ;
; ClockDivider32:CLKD1|inst  ; -1.000 ; -1.000        ;
; ClockDivider32:CLKD1|inst1 ; -1.000 ; -1.000        ;
; ClockDivider32:CLKD1|inst2 ; -1.000 ; -1.000        ;
; ClockDivider32:CLKD1|inst3 ; -1.000 ; -1.000        ;
; ClockDivider32:CLKD2|inst  ; -1.000 ; -1.000        ;
; ClockDivider32:CLKD2|inst1 ; -1.000 ; -1.000        ;
; ClockDivider32:CLKD2|inst2 ; -1.000 ; -1.000        ;
; ClockDivider32:CLKD2|inst3 ; -1.000 ; -1.000        ;
; i[0]                       ; 0.367  ; 0.000         ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i[0]'                                                                                     ;
+--------+-----------+---------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+----------------------------+-------------+--------------+------------+------------+
; -2.070 ; i[3]      ; led[5]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.138     ; 1.533      ;
; -1.920 ; i[2]      ; led[5]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.138     ; 1.383      ;
; -1.852 ; i[1]      ; led[5]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.138     ; 1.315      ;
; -1.691 ; i[3]      ; led[7]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.168     ; 1.592      ;
; -1.685 ; i[3]      ; led[11]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.021     ; 1.671      ;
; -1.678 ; i[3]      ; led[3]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.175     ; 1.572      ;
; -1.585 ; i[3]      ; led[15]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.079     ; 1.676      ;
; -1.560 ; i[3]      ; led[9]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.098     ; 1.572      ;
; -1.556 ; i[3]      ; led[1]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.098     ; 1.569      ;
; -1.541 ; i[2]      ; led[7]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.168     ; 1.442      ;
; -1.535 ; i[2]      ; led[11]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.021     ; 1.521      ;
; -1.528 ; i[2]      ; led[3]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.175     ; 1.422      ;
; -1.483 ; i[3]      ; led[13]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; 0.004      ; 1.597      ;
; -1.473 ; i[1]      ; led[7]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.168     ; 1.374      ;
; -1.467 ; i[1]      ; led[11]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.021     ; 1.453      ;
; -1.460 ; i[1]      ; led[3]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.175     ; 1.354      ;
; -1.435 ; i[2]      ; led[15]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.079     ; 1.526      ;
; -1.421 ; i[3]      ; led[2]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.203     ; 1.576      ;
; -1.410 ; i[2]      ; led[9]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.098     ; 1.422      ;
; -1.406 ; i[2]      ; led[1]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.098     ; 1.419      ;
; -1.367 ; i[1]      ; led[15]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.079     ; 1.458      ;
; -1.342 ; i[1]      ; led[9]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.098     ; 1.354      ;
; -1.338 ; i[1]      ; led[1]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; -0.098     ; 1.351      ;
; -1.333 ; i[2]      ; led[13]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; 0.004      ; 1.447      ;
; -1.317 ; i[3]      ; led[6]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.180     ; 1.575      ;
; -1.282 ; i[3]      ; led[8]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.241     ; 1.531      ;
; -1.271 ; i[2]      ; led[2]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.203     ; 1.426      ;
; -1.265 ; i[1]      ; led[13]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.500        ; 0.004      ; 1.379      ;
; -1.260 ; i[3]      ; led[0]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.241     ; 1.588      ;
; -1.258 ; i[3]      ; led[12]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.249     ; 1.578      ;
; -1.253 ; i[3]      ; led[14]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.104     ; 1.588      ;
; -1.251 ; i[3]      ; led[4]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.215     ; 1.530      ;
; -1.203 ; i[1]      ; led[2]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.203     ; 1.358      ;
; -1.189 ; i[3]      ; led[10]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.163     ; 1.594      ;
; -1.167 ; i[2]      ; led[6]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.180     ; 1.425      ;
; -1.132 ; i[2]      ; led[8]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.241     ; 1.381      ;
; -1.110 ; i[2]      ; led[0]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.241     ; 1.438      ;
; -1.108 ; i[2]      ; led[12]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.249     ; 1.428      ;
; -1.103 ; i[2]      ; led[14]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.104     ; 1.438      ;
; -1.101 ; i[2]      ; led[4]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.215     ; 1.380      ;
; -1.099 ; i[1]      ; led[6]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.180     ; 1.357      ;
; -1.064 ; i[1]      ; led[8]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.241     ; 1.313      ;
; -1.042 ; i[1]      ; led[0]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.241     ; 1.370      ;
; -1.040 ; i[1]      ; led[12]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.249     ; 1.360      ;
; -1.039 ; i[2]      ; led[10]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.163     ; 1.444      ;
; -1.035 ; i[1]      ; led[14]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.104     ; 1.370      ;
; -1.033 ; i[1]      ; led[4]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.215     ; 1.312      ;
; -0.971 ; i[1]      ; led[10]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 1.000        ; -0.163     ; 1.376      ;
; -0.539 ; i[0]      ; led[5]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 0.772      ; 1.027      ;
; -0.456 ; i[0]      ; led[2]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 0.707      ; 1.136      ;
; -0.352 ; i[0]      ; led[6]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 0.730      ; 1.135      ;
; -0.317 ; i[0]      ; led[8]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 0.669      ; 1.091      ;
; -0.295 ; i[0]      ; led[0]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 0.669      ; 1.148      ;
; -0.293 ; i[0]      ; led[12]$latch ; i[0]                       ; i[0]        ; 0.500        ; 0.661      ; 1.138      ;
; -0.288 ; i[0]      ; led[14]$latch ; i[0]                       ; i[0]        ; 0.500        ; 0.806      ; 1.148      ;
; -0.286 ; i[0]      ; led[4]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 0.695      ; 1.090      ;
; -0.224 ; i[0]      ; led[10]$latch ; i[0]                       ; i[0]        ; 0.500        ; 0.747      ; 1.154      ;
; -0.160 ; i[0]      ; led[7]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 0.742      ; 1.086      ;
; -0.154 ; i[0]      ; led[11]$latch ; i[0]                       ; i[0]        ; 0.500        ; 0.889      ; 1.165      ;
; -0.147 ; i[0]      ; led[3]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 0.735      ; 1.066      ;
; -0.105 ; i[0]      ; led[5]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 0.772      ; 1.093      ;
; -0.054 ; i[0]      ; led[15]$latch ; i[0]                       ; i[0]        ; 0.500        ; 0.831      ; 1.170      ;
; -0.029 ; i[0]      ; led[9]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 0.812      ; 1.066      ;
; -0.025 ; i[0]      ; led[1]$latch  ; i[0]                       ; i[0]        ; 0.500        ; 0.812      ; 1.063      ;
; 0.048  ; i[0]      ; led[13]$latch ; i[0]                       ; i[0]        ; 0.500        ; 0.914      ; 1.091      ;
; 0.110  ; i[0]      ; led[2]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 0.707      ; 1.070      ;
; 0.214  ; i[0]      ; led[6]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 0.730      ; 1.069      ;
; 0.249  ; i[0]      ; led[8]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 0.669      ; 1.025      ;
; 0.271  ; i[0]      ; led[0]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 0.669      ; 1.082      ;
; 0.273  ; i[0]      ; led[12]$latch ; i[0]                       ; i[0]        ; 1.000        ; 0.661      ; 1.072      ;
; 0.274  ; i[0]      ; led[7]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 0.742      ; 1.152      ;
; 0.278  ; i[0]      ; led[14]$latch ; i[0]                       ; i[0]        ; 1.000        ; 0.806      ; 1.082      ;
; 0.280  ; i[0]      ; led[4]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 0.695      ; 1.024      ;
; 0.280  ; i[0]      ; led[11]$latch ; i[0]                       ; i[0]        ; 1.000        ; 0.889      ; 1.231      ;
; 0.287  ; i[0]      ; led[3]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 0.735      ; 1.132      ;
; 0.342  ; i[0]      ; led[10]$latch ; i[0]                       ; i[0]        ; 1.000        ; 0.747      ; 1.088      ;
; 0.380  ; i[0]      ; led[15]$latch ; i[0]                       ; i[0]        ; 1.000        ; 0.831      ; 1.236      ;
; 0.405  ; i[0]      ; led[9]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 0.812      ; 1.132      ;
; 0.409  ; i[0]      ; led[1]$latch  ; i[0]                       ; i[0]        ; 1.000        ; 0.812      ; 1.129      ;
; 0.482  ; i[0]      ; led[13]$latch ; i[0]                       ; i[0]        ; 1.000        ; 0.914      ; 1.157      ;
+--------+-----------+---------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClockDivider32:CLKD1|inst4'                                                                                                         ;
+-------+---------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.014 ; i[0]                      ; i[3]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.500        ; 0.864      ; 1.452      ;
; 0.071 ; i[0]                      ; i[1]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.500        ; 0.864      ; 1.395      ;
; 0.073 ; i[0]                      ; i[2]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.500        ; 0.864      ; 1.393      ;
; 0.076 ; i[3]                      ; i[3]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 1.000        ; -0.022     ; 0.889      ;
; 0.087 ; i[1]                      ; i[2]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 1.000        ; -0.022     ; 0.878      ;
; 0.088 ; i[2]                      ; i[3]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 1.000        ; -0.022     ; 0.877      ;
; 0.222 ; i[2]                      ; i[2]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 1.000        ; -0.022     ; 0.743      ;
; 0.230 ; i[0]                      ; i[0]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.500        ; 1.529      ; 1.901      ;
; 0.239 ; i[1]                      ; i[1]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 1.000        ; -0.022     ; 0.726      ;
; 0.241 ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst  ; ClockDivider32:CLKD1|inst4 ; 0.500        ; 1.524      ; 1.885      ;
; 0.249 ; i[1]                      ; i[3]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 1.000        ; -0.022     ; 0.716      ;
; 0.621 ; i[0]                      ; i[3]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 1.000        ; 0.864      ; 1.345      ;
; 0.684 ; i[0]                      ; i[1]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 1.000        ; 0.864      ; 1.282      ;
; 0.686 ; i[0]                      ; i[2]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 1.000        ; 0.864      ; 1.280      ;
; 0.726 ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst  ; ClockDivider32:CLKD1|inst4 ; 1.000        ; 1.524      ; 1.900      ;
; 0.740 ; i[0]                      ; i[0]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 1.000        ; 1.529      ; 1.891      ;
+-------+---------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CPUCLK'                                                                                                             ;
+-------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.146 ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; CPUCLK      ; 0.500        ; 1.006      ; 1.452      ;
; 0.644 ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; CPUCLK      ; 1.000        ; 1.006      ; 1.454      ;
+-------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClockDivider32:CLKD1|inst3'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.164 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst3 ; 0.500        ; 0.416      ; 0.854      ;
; 0.668 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst3 ; 1.000        ; 0.416      ; 0.850      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClockDivider32:CLKD1|inst'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; 0.173 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst ; 0.500        ; 0.416      ; 0.855      ;
; 0.676 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst ; 1.000        ; 0.416      ; 0.852      ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClockDivider32:CLKD2|inst'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; 0.175 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst ; 0.500        ; 0.415      ; 0.852      ;
; 0.680 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst ; 1.000        ; 0.415      ; 0.847      ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClockDivider32:CLKD1|inst2'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.257 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst2 ; 0.500        ; 0.470      ; 0.825      ;
; 0.746 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst2 ; 1.000        ; 0.470      ; 0.836      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClockDivider32:CLKD2|inst2'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.272 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst2 ; 0.500        ; 0.470      ; 0.810      ;
; 0.782 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst2 ; 1.000        ; 0.470      ; 0.800      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClockDivider32:CLKD1|inst1'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.288 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst1 ; 0.500        ; 0.482      ; 0.806      ;
; 0.797 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst1 ; 1.000        ; 0.482      ; 0.797      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClockDivider32:CLKD2|inst1'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.288 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst1 ; 0.500        ; 0.482      ; 0.806      ;
; 0.797 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst1 ; 1.000        ; 0.482      ; 0.797      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClockDivider32:CLKD2|inst3'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.626 ; ClockDivider32:CLKD2|inst4 ; ClockDivider32:CLKD2|inst4 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; 1.000        ; -0.022     ; 0.359      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i[0]'                                                                                      ;
+--------+-----------+---------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+----------------------------+-------------+--------------+------------+------------+
; -0.065 ; i[0]      ; led[13]$latch ; i[0]                       ; i[0]        ; 0.000        ; 0.968      ; 1.008      ;
; -0.020 ; i[0]      ; led[14]$latch ; i[0]                       ; i[0]        ; 0.000        ; 0.861      ; 0.946      ;
; 0.020  ; i[0]      ; led[11]$latch ; i[0]                       ; i[0]        ; 0.000        ; 0.926      ; 1.051      ;
; 0.024  ; i[0]      ; led[9]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 0.863      ; 0.992      ;
; 0.025  ; i[0]      ; led[1]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 0.859      ; 0.989      ;
; 0.038  ; i[0]      ; led[5]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 0.805      ; 0.948      ;
; 0.053  ; i[0]      ; led[6]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 0.783      ; 0.941      ;
; 0.062  ; i[0]      ; led[4]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 0.724      ; 0.891      ;
; 0.069  ; i[0]      ; led[10]$latch ; i[0]                       ; i[0]        ; 0.000        ; 0.778      ; 0.952      ;
; 0.081  ; i[0]      ; led[2]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 0.756      ; 0.942      ;
; 0.084  ; i[0]      ; led[15]$latch ; i[0]                       ; i[0]        ; 0.000        ; 0.866      ; 1.055      ;
; 0.091  ; i[0]      ; led[8]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 0.697      ; 0.893      ;
; 0.123  ; i[0]      ; led[3]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 0.764      ; 0.992      ;
; 0.127  ; i[0]      ; led[7]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 0.772      ; 1.004      ;
; 0.145  ; i[0]      ; led[0]$latch  ; i[0]                       ; i[0]        ; 0.000        ; 0.696      ; 0.946      ;
; 0.151  ; i[0]      ; led[12]$latch ; i[0]                       ; i[0]        ; 0.000        ; 0.687      ; 0.943      ;
; 0.381  ; i[0]      ; led[13]$latch ; i[0]                       ; i[0]        ; -0.500       ; 0.968      ; 0.954      ;
; 0.466  ; i[0]      ; led[11]$latch ; i[0]                       ; i[0]        ; -0.500       ; 0.926      ; 0.997      ;
; 0.470  ; i[0]      ; led[9]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 0.863      ; 0.938      ;
; 0.471  ; i[0]      ; led[1]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 0.859      ; 0.935      ;
; 0.484  ; i[0]      ; led[5]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 0.805      ; 0.894      ;
; 0.530  ; i[0]      ; led[15]$latch ; i[0]                       ; i[0]        ; -0.500       ; 0.866      ; 1.001      ;
; 0.534  ; i[0]      ; led[14]$latch ; i[0]                       ; i[0]        ; -0.500       ; 0.861      ; 1.000      ;
; 0.569  ; i[0]      ; led[3]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 0.764      ; 0.938      ;
; 0.573  ; i[0]      ; led[7]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 0.772      ; 0.950      ;
; 0.607  ; i[0]      ; led[6]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 0.783      ; 0.995      ;
; 0.616  ; i[0]      ; led[4]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 0.724      ; 0.945      ;
; 0.623  ; i[0]      ; led[10]$latch ; i[0]                       ; i[0]        ; -0.500       ; 0.778      ; 1.006      ;
; 0.635  ; i[0]      ; led[2]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 0.756      ; 0.996      ;
; 0.645  ; i[0]      ; led[8]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 0.697      ; 0.947      ;
; 0.699  ; i[0]      ; led[0]$latch  ; i[0]                       ; i[0]        ; -0.500       ; 0.696      ; 1.000      ;
; 0.705  ; i[0]      ; led[12]$latch ; i[0]                       ; i[0]        ; -0.500       ; 0.687      ; 0.997      ;
; 0.746  ; i[1]      ; led[14]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.003     ; 0.753      ;
; 0.819  ; i[1]      ; led[6]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.081     ; 0.748      ;
; 0.828  ; i[1]      ; led[4]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.140     ; 0.698      ;
; 0.835  ; i[1]      ; led[10]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.086     ; 0.759      ;
; 0.847  ; i[1]      ; led[2]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.108     ; 0.749      ;
; 0.857  ; i[1]      ; led[8]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.167     ; 0.700      ;
; 0.878  ; i[2]      ; led[14]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.003     ; 0.885      ;
; 0.911  ; i[1]      ; led[0]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.168     ; 0.753      ;
; 0.917  ; i[1]      ; led[12]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.177     ; 0.750      ;
; 0.951  ; i[2]      ; led[6]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.081     ; 0.880      ;
; 0.960  ; i[2]      ; led[4]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.140     ; 0.830      ;
; 0.967  ; i[2]      ; led[10]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.086     ; 0.891      ;
; 0.979  ; i[2]      ; led[2]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.108     ; 0.881      ;
; 0.989  ; i[2]      ; led[8]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.167     ; 0.832      ;
; 1.018  ; i[3]      ; led[14]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.003     ; 1.025      ;
; 1.043  ; i[2]      ; led[0]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.168     ; 0.885      ;
; 1.049  ; i[2]      ; led[12]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.177     ; 0.882      ;
; 1.091  ; i[3]      ; led[6]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.081     ; 1.020      ;
; 1.100  ; i[3]      ; led[4]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.140     ; 0.970      ;
; 1.107  ; i[3]      ; led[10]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.086     ; 1.031      ;
; 1.119  ; i[3]      ; led[2]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.108     ; 1.021      ;
; 1.129  ; i[3]      ; led[8]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.167     ; 0.972      ;
; 1.147  ; i[1]      ; led[13]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; 0.104      ; 0.761      ;
; 1.183  ; i[3]      ; led[0]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.168     ; 1.025      ;
; 1.189  ; i[3]      ; led[12]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; 0.000        ; -0.177     ; 1.022      ;
; 1.232  ; i[1]      ; led[11]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; 0.062      ; 0.804      ;
; 1.236  ; i[1]      ; led[9]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.001     ; 0.745      ;
; 1.237  ; i[1]      ; led[1]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.005     ; 0.742      ;
; 1.250  ; i[1]      ; led[5]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.059     ; 0.701      ;
; 1.279  ; i[2]      ; led[13]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; 0.104      ; 0.893      ;
; 1.296  ; i[1]      ; led[15]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; 0.002      ; 0.808      ;
; 1.335  ; i[1]      ; led[3]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.100     ; 0.745      ;
; 1.339  ; i[1]      ; led[7]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.092     ; 0.757      ;
; 1.364  ; i[2]      ; led[11]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; 0.062      ; 0.936      ;
; 1.368  ; i[2]      ; led[9]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.001     ; 0.877      ;
; 1.369  ; i[2]      ; led[1]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.005     ; 0.874      ;
; 1.382  ; i[2]      ; led[5]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.059     ; 0.833      ;
; 1.419  ; i[3]      ; led[13]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; 0.104      ; 1.033      ;
; 1.428  ; i[2]      ; led[15]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; 0.002      ; 0.940      ;
; 1.467  ; i[2]      ; led[3]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.100     ; 0.877      ;
; 1.471  ; i[2]      ; led[7]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.092     ; 0.889      ;
; 1.504  ; i[3]      ; led[11]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; 0.062      ; 1.076      ;
; 1.508  ; i[3]      ; led[9]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.001     ; 1.017      ;
; 1.509  ; i[3]      ; led[1]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.005     ; 1.014      ;
; 1.522  ; i[3]      ; led[5]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.059     ; 0.973      ;
; 1.568  ; i[3]      ; led[15]$latch ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; 0.002      ; 1.080      ;
; 1.607  ; i[3]      ; led[3]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.100     ; 1.017      ;
; 1.611  ; i[3]      ; led[7]$latch  ; ClockDivider32:CLKD1|inst4 ; i[0]        ; -0.500       ; -0.092     ; 1.029      ;
+--------+-----------+---------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClockDivider32:CLKD1|inst4'                                                                                                           ;
+--------+---------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.026 ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst  ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 1.598      ; 1.771      ;
; 0.015  ; i[0]                      ; i[0]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 1.604      ; 1.818      ;
; 0.102  ; i[0]                      ; i[1]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 0.910      ; 1.211      ;
; 0.104  ; i[0]                      ; i[2]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 0.910      ; 1.213      ;
; 0.141  ; i[0]                      ; i[3]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 0.910      ; 1.250      ;
; 0.475  ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst ; ClockDivider32:CLKD2|inst  ; ClockDivider32:CLKD1|inst4 ; -0.500       ; 1.598      ; 1.772      ;
; 0.524  ; i[1]                      ; i[3]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 0.022      ; 0.630      ;
; 0.525  ; i[0]                      ; i[0]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; -0.500       ; 1.604      ; 1.828      ;
; 0.528  ; i[1]                      ; i[1]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 0.022      ; 0.634      ;
; 0.543  ; i[2]                      ; i[2]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 0.022      ; 0.649      ;
; 0.645  ; i[2]                      ; i[3]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 0.022      ; 0.751      ;
; 0.652  ; i[1]                      ; i[2]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 0.022      ; 0.758      ;
; 0.667  ; i[3]                      ; i[3]                      ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 0.000        ; 0.022      ; 0.773      ;
; 0.693  ; i[0]                      ; i[1]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; -0.500       ; 0.910      ; 1.302      ;
; 0.694  ; i[0]                      ; i[2]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; -0.500       ; 0.910      ; 1.303      ;
; 0.778  ; i[0]                      ; i[3]                      ; i[0]                       ; ClockDivider32:CLKD1|inst4 ; -0.500       ; 0.910      ; 1.387      ;
+--------+---------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CPUCLK'                                                                                                              ;
+-------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.044 ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; CPUCLK      ; 0.000        ; 1.049      ; 1.302      ;
; 0.560 ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; ClockDivider32:CLKD1|inst ; CPUCLK      ; -0.500       ; 1.049      ; 1.318      ;
+-------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClockDivider32:CLKD1|inst1'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.067 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst1 ; 0.000        ; 0.512      ; 0.768      ;
; 0.576 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst1 ; -0.500       ; 0.512      ; 0.777      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClockDivider32:CLKD2|inst1'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.067 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst1 ; 0.000        ; 0.512      ; 0.768      ;
; 0.576 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst1 ; -0.500       ; 0.512      ; 0.777      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClockDivider32:CLKD1|inst3'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.076 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst3 ; 0.000        ; 0.444      ; 0.719      ;
; 0.594 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst3 ; -0.500       ; 0.444      ; 0.737      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClockDivider32:CLKD2|inst2'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.082 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst2 ; 0.000        ; 0.500      ; 0.771      ;
; 0.593 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst2 ; -0.500       ; 0.500      ; 0.782      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClockDivider32:CLKD2|inst'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; 0.083 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst ; 0.000        ; 0.443      ; 0.715      ;
; 0.610 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst ; -0.500       ; 0.443      ; 0.742      ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClockDivider32:CLKD1|inst'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; 0.091 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst ; 0.000        ; 0.444      ; 0.724      ;
; 0.611 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst ; -0.500       ; 0.444      ; 0.744      ;
+-------+----------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClockDivider32:CLKD1|inst2'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.105 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst2 ; 0.000        ; 0.500      ; 0.794      ;
; 0.601 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst2 ; -0.500       ; 0.500      ; 0.790      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClockDivider32:CLKD2|inst3'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.208 ; ClockDivider32:CLKD2|inst4 ; ClockDivider32:CLKD2|inst4 ; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; 0.000        ; 0.022      ; 0.314      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CPUCLK'                                                          ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CPUCLK ; Rise       ; CPUCLK                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CPUCLK ; Rise       ; ClockDivider32:CLKD1|inst ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width  ; CPUCLK ; Rise       ; ClockDivider32:CLKD1|inst ;
; 0.086  ; 0.086        ; 0.000          ; Low Pulse Width  ; CPUCLK ; Rise       ; CLKD1|inst|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; CPUCLK ; Rise       ; CPUCLK~input|o            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPUCLK ; Rise       ; CPUCLK~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPUCLK ; Rise       ; CPUCLK~input|i            ;
; 0.690  ; 0.906        ; 0.216          ; High Pulse Width ; CPUCLK ; Rise       ; ClockDivider32:CLKD1|inst ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; CPUCLK ; Rise       ; CPUCLK~input|o            ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; CPUCLK ; Rise       ; CLKD1|inst|clk            ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst4'                                                             ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider32:CLKD1|inst4 ; Rise       ; ClockDivider32:CLKD2|inst    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[3]                         ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[1]                         ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[2]                         ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[3]                         ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; ClockDivider32:CLKD2|inst    ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[0]                         ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; ClockDivider32:CLKD2|inst    ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[0]                         ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[1]                         ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[2]                         ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[3]                         ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[1]|clk                     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[2]|clk                     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[3]|clk                     ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD2|inst|clk               ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[0]|clk                     ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD1|inst4~clkctrl|inclk[0] ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD1|inst4~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD1|inst4|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD1|inst4|q                ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD1|inst4~clkctrl|inclk[0] ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD1|inst4~clkctrl|outclk   ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; CLKD2|inst|clk               ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[0]|clk                     ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[1]|clk                     ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[2]|clk                     ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst4 ; Rise       ; i[3]|clk                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst'                                                           ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider32:CLKD1|inst ; Rise       ; ClockDivider32:CLKD1|inst1 ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst ; Rise       ; ClockDivider32:CLKD1|inst1 ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; ClockDivider32:CLKD1|inst ; Rise       ; ClockDivider32:CLKD1|inst1 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst ; Rise       ; CLKD1|inst1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst ; Rise       ; CLKD1|inst|q               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst ; Rise       ; CLKD1|inst|q               ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst ; Rise       ; CLKD1|inst1|clk            ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst1'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider32:CLKD1|inst1 ; Rise       ; ClockDivider32:CLKD1|inst2 ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst1 ; Rise       ; ClockDivider32:CLKD1|inst2 ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; ClockDivider32:CLKD1|inst1 ; Rise       ; ClockDivider32:CLKD1|inst2 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst1 ; Rise       ; CLKD1|inst2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst1 ; Rise       ; CLKD1|inst1|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst1 ; Rise       ; CLKD1|inst1|q              ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst1 ; Rise       ; CLKD1|inst2|clk            ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst2'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider32:CLKD1|inst2 ; Rise       ; ClockDivider32:CLKD1|inst3 ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst2 ; Rise       ; ClockDivider32:CLKD1|inst3 ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; ClockDivider32:CLKD1|inst2 ; Rise       ; ClockDivider32:CLKD1|inst3 ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst2 ; Rise       ; CLKD1|inst3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst2 ; Rise       ; CLKD1|inst2|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst2 ; Rise       ; CLKD1|inst2|q              ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst2 ; Rise       ; CLKD1|inst3|clk            ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD1|inst3'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider32:CLKD1|inst3 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst3 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; ClockDivider32:CLKD1|inst3 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst3 ; Rise       ; CLKD1|inst4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst3 ; Rise       ; CLKD1|inst3|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD1|inst3 ; Rise       ; CLKD1|inst3|q              ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD1|inst3 ; Rise       ; CLKD1|inst4|clk            ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst'                                                           ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider32:CLKD2|inst ; Rise       ; ClockDivider32:CLKD2|inst1 ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst ; Rise       ; ClockDivider32:CLKD2|inst1 ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; ClockDivider32:CLKD2|inst ; Rise       ; ClockDivider32:CLKD2|inst1 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst ; Rise       ; CLKD2|inst1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst ; Rise       ; CLKD2|inst|q               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst ; Rise       ; CLKD2|inst|q               ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst ; Rise       ; CLKD2|inst1|clk            ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst1'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider32:CLKD2|inst1 ; Rise       ; ClockDivider32:CLKD2|inst2 ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst1 ; Rise       ; ClockDivider32:CLKD2|inst2 ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; ClockDivider32:CLKD2|inst1 ; Rise       ; ClockDivider32:CLKD2|inst2 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst1 ; Rise       ; CLKD2|inst2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst1 ; Rise       ; CLKD2|inst1|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst1 ; Rise       ; CLKD2|inst1|q              ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst1 ; Rise       ; CLKD2|inst2|clk            ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst2'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider32:CLKD2|inst2 ; Rise       ; ClockDivider32:CLKD2|inst3 ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst2 ; Rise       ; ClockDivider32:CLKD2|inst3 ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; ClockDivider32:CLKD2|inst2 ; Rise       ; ClockDivider32:CLKD2|inst3 ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst2 ; Rise       ; CLKD2|inst3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst2 ; Rise       ; CLKD2|inst2|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst2 ; Rise       ; CLKD2|inst2|q              ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst2 ; Rise       ; CLKD2|inst3|clk            ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider32:CLKD2|inst3'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider32:CLKD2|inst3 ; Rise       ; ClockDivider32:CLKD2|inst4 ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst3 ; Rise       ; ClockDivider32:CLKD2|inst4 ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; ClockDivider32:CLKD2|inst3 ; Rise       ; ClockDivider32:CLKD2|inst4 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst3 ; Rise       ; CLKD2|inst4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst3 ; Rise       ; CLKD2|inst3|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider32:CLKD2|inst3 ; Rise       ; CLKD2|inst3|q              ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; ClockDivider32:CLKD2|inst3 ; Rise       ; CLKD2|inst4|clk            ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i[0]'                                                    ;
+-------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+-------+------------+---------------------+
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[13]$latch       ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[13]$latch|datab ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[15]$latch       ;
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[15]$latch|datac ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[9]$latch        ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[5]$latch|datad  ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[9]$latch|datab  ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[5]$latch        ;
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[11]$latch       ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[1]$latch        ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[11]$latch|datac ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[1]$latch|dataa  ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~15|combout ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~13|combout ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[7]$latch|datad  ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~10|combout ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~14|combout ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[7]$latch        ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~5|combout  ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~9|combout  ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~10|dataa   ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~13|dataa   ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~14|dataa   ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~15|dataa   ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[3]$latch|datad  ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~11|dataa   ;
; 0.417 ; 0.417        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~12|combout ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[3]$latch        ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~2|combout  ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~11|combout ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~4|combout  ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[10]$latch       ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~6|combout  ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~12|dataa   ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~1|dataa    ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~2|dataa    ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~3|dataa    ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~5|dataa    ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~6|dataa    ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~9|dataa    ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~4|dataa    ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~1|combout  ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~7|combout  ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[10]$latch|datad ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[14]$latch       ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~0|datac    ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~7|datac    ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~8|datac    ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~0|combout  ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; Decoder0~3|combout  ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; Decoder0~8|combout  ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[2]$latch        ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[14]$latch|dataa ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[12]$latch       ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[12]$latch|datad ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[4]$latch        ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[2]$latch|datab  ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[6]$latch        ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[4]$latch|datad  ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[0]$latch        ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[6]$latch|dataa  ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; led[8]$latch        ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[0]$latch|datad  ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; i[0]  ; Fall       ; led[8]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; i[0]|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; i[0]  ; Rise       ; i[0]|q              ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[0]$latch|datad  ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[8]$latch|datad  ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; led[0]$latch        ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; led[8]$latch        ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[6]$latch|dataa  ;
; 0.547 ; 0.547        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[4]$latch|datad  ;
; 0.549 ; 0.549        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[2]$latch|datab  ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; led[6]$latch        ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; led[4]$latch        ;
; 0.553 ; 0.553        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[12]$latch|datad ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; led[12]$latch       ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[14]$latch|dataa ;
; 0.560 ; 0.560        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; Decoder0~0|combout  ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~3|combout  ;
; 0.560 ; 0.560        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; Decoder0~8|combout  ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; led[2]$latch        ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~0|datac    ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~7|datac    ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~8|datac    ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~1|combout  ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~7|combout  ;
; 0.567 ; 0.567        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; led[10]$latch|datad ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; led[14]$latch       ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~12|dataa   ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~1|dataa    ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~2|dataa    ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~3|dataa    ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~4|dataa    ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~5|dataa    ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~6|dataa    ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~9|dataa    ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; i[0]  ; Fall       ; Decoder0~6|combout  ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; led[10]$latch       ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; i[0]  ; Rise       ; Decoder0~11|combout ;
+-------+--------------+----------------+------------------+-------+------------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DAdata[*]   ; i[0]       ; 4.334 ; 5.194 ; Rise       ; i[0]            ;
;  DAdata[0]  ; i[0]       ; 4.311 ; 5.113 ; Rise       ; i[0]            ;
;  DAdata[1]  ; i[0]       ; 4.250 ; 5.060 ; Rise       ; i[0]            ;
;  DAdata[2]  ; i[0]       ; 4.127 ; 4.927 ; Rise       ; i[0]            ;
;  DAdata[3]  ; i[0]       ; 4.175 ; 4.995 ; Rise       ; i[0]            ;
;  DAdata[4]  ; i[0]       ; 4.286 ; 5.080 ; Rise       ; i[0]            ;
;  DAdata[5]  ; i[0]       ; 4.227 ; 5.021 ; Rise       ; i[0]            ;
;  DAdata[6]  ; i[0]       ; 4.109 ; 5.049 ; Rise       ; i[0]            ;
;  DAdata[7]  ; i[0]       ; 3.767 ; 4.607 ; Rise       ; i[0]            ;
;  DAdata[8]  ; i[0]       ; 4.334 ; 5.194 ; Rise       ; i[0]            ;
;  DAdata[9]  ; i[0]       ; 4.147 ; 4.992 ; Rise       ; i[0]            ;
;  DAdata[10] ; i[0]       ; 4.112 ; 4.912 ; Rise       ; i[0]            ;
;  DAdata[11] ; i[0]       ; 4.232 ; 5.067 ; Rise       ; i[0]            ;
;  DAdata[12] ; i[0]       ; 4.161 ; 5.027 ; Rise       ; i[0]            ;
;  DAdata[13] ; i[0]       ; 4.015 ; 4.851 ; Rise       ; i[0]            ;
;  DAdata[14] ; i[0]       ; 3.844 ; 4.720 ; Rise       ; i[0]            ;
;  DAdata[15] ; i[0]       ; 3.757 ; 4.592 ; Rise       ; i[0]            ;
; DAdata[*]   ; i[0]       ; 4.483 ; 5.343 ; Fall       ; i[0]            ;
;  DAdata[0]  ; i[0]       ; 4.460 ; 5.262 ; Fall       ; i[0]            ;
;  DAdata[1]  ; i[0]       ; 4.399 ; 5.209 ; Fall       ; i[0]            ;
;  DAdata[2]  ; i[0]       ; 4.276 ; 5.076 ; Fall       ; i[0]            ;
;  DAdata[3]  ; i[0]       ; 4.324 ; 5.144 ; Fall       ; i[0]            ;
;  DAdata[4]  ; i[0]       ; 4.435 ; 5.229 ; Fall       ; i[0]            ;
;  DAdata[5]  ; i[0]       ; 4.376 ; 5.170 ; Fall       ; i[0]            ;
;  DAdata[6]  ; i[0]       ; 4.258 ; 5.198 ; Fall       ; i[0]            ;
;  DAdata[7]  ; i[0]       ; 3.916 ; 4.756 ; Fall       ; i[0]            ;
;  DAdata[8]  ; i[0]       ; 4.483 ; 5.343 ; Fall       ; i[0]            ;
;  DAdata[9]  ; i[0]       ; 4.296 ; 5.141 ; Fall       ; i[0]            ;
;  DAdata[10] ; i[0]       ; 4.261 ; 5.061 ; Fall       ; i[0]            ;
;  DAdata[11] ; i[0]       ; 4.381 ; 5.216 ; Fall       ; i[0]            ;
;  DAdata[12] ; i[0]       ; 4.310 ; 5.176 ; Fall       ; i[0]            ;
;  DAdata[13] ; i[0]       ; 4.164 ; 5.000 ; Fall       ; i[0]            ;
;  DAdata[14] ; i[0]       ; 3.993 ; 4.869 ; Fall       ; i[0]            ;
;  DAdata[15] ; i[0]       ; 3.906 ; 4.741 ; Fall       ; i[0]            ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DAdata[*]   ; i[0]       ; -2.822 ; -3.638 ; Rise       ; i[0]            ;
;  DAdata[0]  ; i[0]       ; -3.271 ; -4.062 ; Rise       ; i[0]            ;
;  DAdata[1]  ; i[0]       ; -3.223 ; -4.022 ; Rise       ; i[0]            ;
;  DAdata[2]  ; i[0]       ; -3.066 ; -3.854 ; Rise       ; i[0]            ;
;  DAdata[3]  ; i[0]       ; -3.165 ; -3.946 ; Rise       ; i[0]            ;
;  DAdata[4]  ; i[0]       ; -3.248 ; -4.023 ; Rise       ; i[0]            ;
;  DAdata[5]  ; i[0]       ; -3.202 ; -3.977 ; Rise       ; i[0]            ;
;  DAdata[6]  ; i[0]       ; -3.133 ; -4.054 ; Rise       ; i[0]            ;
;  DAdata[7]  ; i[0]       ; -2.832 ; -3.657 ; Rise       ; i[0]            ;
;  DAdata[8]  ; i[0]       ; -3.343 ; -4.159 ; Rise       ; i[0]            ;
;  DAdata[9]  ; i[0]       ; -3.161 ; -3.966 ; Rise       ; i[0]            ;
;  DAdata[10] ; i[0]       ; -3.051 ; -3.832 ; Rise       ; i[0]            ;
;  DAdata[11] ; i[0]       ; -3.220 ; -4.010 ; Rise       ; i[0]            ;
;  DAdata[12] ; i[0]       ; -3.176 ; -3.994 ; Rise       ; i[0]            ;
;  DAdata[13] ; i[0]       ; -3.036 ; -3.826 ; Rise       ; i[0]            ;
;  DAdata[14] ; i[0]       ; -2.884 ; -3.748 ; Rise       ; i[0]            ;
;  DAdata[15] ; i[0]       ; -2.822 ; -3.638 ; Rise       ; i[0]            ;
; DAdata[*]   ; i[0]       ; -2.723 ; -3.540 ; Fall       ; i[0]            ;
;  DAdata[0]  ; i[0]       ; -3.172 ; -3.963 ; Fall       ; i[0]            ;
;  DAdata[1]  ; i[0]       ; -3.124 ; -3.923 ; Fall       ; i[0]            ;
;  DAdata[2]  ; i[0]       ; -2.967 ; -3.755 ; Fall       ; i[0]            ;
;  DAdata[3]  ; i[0]       ; -3.066 ; -3.847 ; Fall       ; i[0]            ;
;  DAdata[4]  ; i[0]       ; -3.149 ; -3.924 ; Fall       ; i[0]            ;
;  DAdata[5]  ; i[0]       ; -3.103 ; -3.878 ; Fall       ; i[0]            ;
;  DAdata[6]  ; i[0]       ; -3.034 ; -3.956 ; Fall       ; i[0]            ;
;  DAdata[7]  ; i[0]       ; -2.733 ; -3.559 ; Fall       ; i[0]            ;
;  DAdata[8]  ; i[0]       ; -3.244 ; -4.060 ; Fall       ; i[0]            ;
;  DAdata[9]  ; i[0]       ; -3.062 ; -3.867 ; Fall       ; i[0]            ;
;  DAdata[10] ; i[0]       ; -2.952 ; -3.733 ; Fall       ; i[0]            ;
;  DAdata[11] ; i[0]       ; -3.121 ; -3.911 ; Fall       ; i[0]            ;
;  DAdata[12] ; i[0]       ; -3.077 ; -3.895 ; Fall       ; i[0]            ;
;  DAdata[13] ; i[0]       ; -2.937 ; -3.727 ; Fall       ; i[0]            ;
;  DAdata[14] ; i[0]       ; -2.785 ; -3.650 ; Fall       ; i[0]            ;
;  DAdata[15] ; i[0]       ; -2.723 ; -3.540 ; Fall       ; i[0]            ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; BCLK      ; ClockDivider32:CLKD1|inst4 ; 2.029 ;       ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; int[*]    ; ClockDivider32:CLKD1|inst4 ; 3.023 ; 3.081 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[1]   ; ClockDivider32:CLKD1|inst4 ; 2.975 ; 3.029 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[2]   ; ClockDivider32:CLKD1|inst4 ; 2.938 ; 2.987 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[3]   ; ClockDivider32:CLKD1|inst4 ; 3.023 ; 3.081 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; BCLK      ; ClockDivider32:CLKD1|inst4 ;       ; 2.093 ; Fall       ; ClockDivider32:CLKD1|inst4 ;
; c64       ; ClockDivider32:CLKD2|inst3 ; 3.306 ; 3.403 ; Rise       ; ClockDivider32:CLKD2|inst3 ;
; int[*]    ; i[0]                       ; 1.991 ;       ; Rise       ; i[0]                       ;
;  int[0]   ; i[0]                       ; 1.991 ;       ; Rise       ; i[0]                       ;
; led[*]    ; i[0]                       ; 3.131 ; 3.218 ; Rise       ; i[0]                       ;
;  led[0]   ; i[0]                       ; 2.898 ; 2.982 ; Rise       ; i[0]                       ;
;  led[2]   ; i[0]                       ; 3.131 ; 3.218 ; Rise       ; i[0]                       ;
;  led[4]   ; i[0]                       ; 2.804 ; 2.847 ; Rise       ; i[0]                       ;
;  led[6]   ; i[0]                       ; 2.617 ; 2.646 ; Rise       ; i[0]                       ;
;  led[8]   ; i[0]                       ; 2.906 ; 2.985 ; Rise       ; i[0]                       ;
;  led[10]  ; i[0]                       ; 2.760 ; 2.801 ; Rise       ; i[0]                       ;
;  led[12]  ; i[0]                       ; 2.873 ; 2.960 ; Rise       ; i[0]                       ;
;  led[14]  ; i[0]                       ; 2.683 ; 2.710 ; Rise       ; i[0]                       ;
; int[*]    ; i[0]                       ;       ; 2.048 ; Fall       ; i[0]                       ;
;  int[0]   ; i[0]                       ;       ; 2.048 ; Fall       ; i[0]                       ;
; led[*]    ; i[0]                       ; 3.863 ; 3.991 ; Fall       ; i[0]                       ;
;  led[1]   ; i[0]                       ; 3.306 ; 3.415 ; Fall       ; i[0]                       ;
;  led[3]   ; i[0]                       ; 2.963 ; 3.049 ; Fall       ; i[0]                       ;
;  led[5]   ; i[0]                       ; 2.869 ; 2.911 ; Fall       ; i[0]                       ;
;  led[7]   ; i[0]                       ; 3.863 ; 3.991 ; Fall       ; i[0]                       ;
;  led[9]   ; i[0]                       ; 2.818 ; 2.855 ; Fall       ; i[0]                       ;
;  led[11]  ; i[0]                       ; 2.763 ; 2.788 ; Fall       ; i[0]                       ;
;  led[13]  ; i[0]                       ; 3.831 ; 3.925 ; Fall       ; i[0]                       ;
;  led[15]  ; i[0]                       ; 2.969 ; 3.025 ; Fall       ; i[0]                       ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; BCLK      ; ClockDivider32:CLKD1|inst4 ; 1.966 ;       ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; int[*]    ; ClockDivider32:CLKD1|inst4 ; 2.835 ; 2.882 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[1]   ; ClockDivider32:CLKD1|inst4 ; 2.871 ; 2.923 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[2]   ; ClockDivider32:CLKD1|inst4 ; 2.835 ; 2.882 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[3]   ; ClockDivider32:CLKD1|inst4 ; 2.915 ; 2.971 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; BCLK      ; ClockDivider32:CLKD1|inst4 ;       ; 2.028 ; Fall       ; ClockDivider32:CLKD1|inst4 ;
; c64       ; ClockDivider32:CLKD2|inst3 ; 3.223 ; 3.319 ; Rise       ; ClockDivider32:CLKD2|inst3 ;
; int[*]    ; i[0]                       ; 1.930 ;       ; Rise       ; i[0]                       ;
;  int[0]   ; i[0]                       ; 1.930 ;       ; Rise       ; i[0]                       ;
; led[*]    ; i[0]                       ; 2.508 ; 2.536 ; Rise       ; i[0]                       ;
;  led[0]   ; i[0]                       ; 2.801 ; 2.881 ; Rise       ; i[0]                       ;
;  led[2]   ; i[0]                       ; 3.005 ; 3.089 ; Rise       ; i[0]                       ;
;  led[4]   ; i[0]                       ; 2.711 ; 2.752 ; Rise       ; i[0]                       ;
;  led[6]   ; i[0]                       ; 2.508 ; 2.536 ; Rise       ; i[0]                       ;
;  led[8]   ; i[0]                       ; 2.807 ; 2.883 ; Rise       ; i[0]                       ;
;  led[10]  ; i[0]                       ; 2.669 ; 2.708 ; Rise       ; i[0]                       ;
;  led[12]  ; i[0]                       ; 2.778 ; 2.862 ; Rise       ; i[0]                       ;
;  led[14]  ; i[0]                       ; 2.573 ; 2.599 ; Rise       ; i[0]                       ;
; int[*]    ; i[0]                       ;       ; 1.985 ; Fall       ; i[0]                       ;
;  int[0]   ; i[0]                       ;       ; 1.985 ; Fall       ; i[0]                       ;
; led[*]    ; i[0]                       ; 2.670 ; 2.694 ; Fall       ; i[0]                       ;
;  led[1]   ; i[0]                       ; 3.179 ; 3.283 ; Fall       ; i[0]                       ;
;  led[3]   ; i[0]                       ; 2.864 ; 2.947 ; Fall       ; i[0]                       ;
;  led[5]   ; i[0]                       ; 2.773 ; 2.812 ; Fall       ; i[0]                       ;
;  led[7]   ; i[0]                       ; 3.764 ; 3.890 ; Fall       ; i[0]                       ;
;  led[9]   ; i[0]                       ; 2.707 ; 2.743 ; Fall       ; i[0]                       ;
;  led[11]  ; i[0]                       ; 2.670 ; 2.694 ; Fall       ; i[0]                       ;
;  led[13]  ; i[0]                       ; 3.717 ; 3.810 ; Fall       ; i[0]                       ;
;  led[15]  ; i[0]                       ; 2.868 ; 2.921 ; Fall       ; i[0]                       ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
>>>>>>> Stashed changes


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


<<<<<<< Updated upstream
+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; N/A                 ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; 0.0                 ;
+------------------+-------+------+----------+---------+---------------------+
=======
+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+-----------------------------+---------+--------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack            ; -4.838  ; -0.065 ; N/A      ; N/A     ; -3.000              ;
;  CPUCLK                     ; -0.252  ; 0.044  ; N/A      ; N/A     ; -3.000              ;
;  ClockDivider32:CLKD1|inst  ; -0.196  ; 0.091  ; N/A      ; N/A     ; -1.285              ;
;  ClockDivider32:CLKD1|inst1 ; 0.006   ; 0.067  ; N/A      ; N/A     ; -1.285              ;
;  ClockDivider32:CLKD1|inst2 ; -0.027  ; 0.105  ; N/A      ; N/A     ; -1.285              ;
;  ClockDivider32:CLKD1|inst3 ; -0.208  ; 0.076  ; N/A      ; N/A     ; -1.285              ;
;  ClockDivider32:CLKD1|inst4 ; -0.922  ; -0.026 ; N/A      ; N/A     ; -1.285              ;
;  ClockDivider32:CLKD2|inst  ; -0.195  ; 0.083  ; N/A      ; N/A     ; -1.285              ;
;  ClockDivider32:CLKD2|inst1 ; 0.006   ; 0.067  ; N/A      ; N/A     ; -1.285              ;
;  ClockDivider32:CLKD2|inst2 ; -0.026  ; 0.082  ; N/A      ; N/A     ; -1.285              ;
;  ClockDivider32:CLKD2|inst3 ; 0.210   ; 0.208  ; N/A      ; N/A     ; -1.285              ;
;  i[0]                       ; -4.838  ; -0.065 ; N/A      ; N/A     ; 0.340               ;
; Design-wide TNS             ; -65.448 ; -0.111 ; 0.0      ; 0.0     ; -20.99              ;
;  CPUCLK                     ; -0.252  ; 0.000  ; N/A      ; N/A     ; -4.285              ;
;  ClockDivider32:CLKD1|inst  ; -0.196  ; 0.000  ; N/A      ; N/A     ; -1.285              ;
;  ClockDivider32:CLKD1|inst1 ; 0.000   ; 0.000  ; N/A      ; N/A     ; -1.285              ;
;  ClockDivider32:CLKD1|inst2 ; -0.027  ; 0.000  ; N/A      ; N/A     ; -1.285              ;
;  ClockDivider32:CLKD1|inst3 ; -0.208  ; 0.000  ; N/A      ; N/A     ; -1.285              ;
;  ClockDivider32:CLKD1|inst4 ; -2.827  ; -0.026 ; N/A      ; N/A     ; -6.425              ;
;  ClockDivider32:CLKD2|inst  ; -0.195  ; 0.000  ; N/A      ; N/A     ; -1.285              ;
;  ClockDivider32:CLKD2|inst1 ; 0.000   ; 0.000  ; N/A      ; N/A     ; -1.285              ;
;  ClockDivider32:CLKD2|inst2 ; -0.026  ; 0.000  ; N/A      ; N/A     ; -1.285              ;
;  ClockDivider32:CLKD2|inst3 ; 0.000   ; 0.000  ; N/A      ; N/A     ; -1.285              ;
;  i[0]                       ; -61.717 ; -0.085 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------+---------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DAdata[*]   ; i[0]       ; 8.587 ; 9.160 ; Rise       ; i[0]            ;
;  DAdata[0]  ; i[0]       ; 8.507 ; 9.055 ; Rise       ; i[0]            ;
;  DAdata[1]  ; i[0]       ; 8.349 ; 8.916 ; Rise       ; i[0]            ;
;  DAdata[2]  ; i[0]       ; 8.103 ; 8.657 ; Rise       ; i[0]            ;
;  DAdata[3]  ; i[0]       ; 8.186 ; 8.752 ; Rise       ; i[0]            ;
;  DAdata[4]  ; i[0]       ; 8.433 ; 8.971 ; Rise       ; i[0]            ;
;  DAdata[5]  ; i[0]       ; 8.295 ; 8.810 ; Rise       ; i[0]            ;
;  DAdata[6]  ; i[0]       ; 8.098 ; 8.795 ; Rise       ; i[0]            ;
;  DAdata[7]  ; i[0]       ; 7.493 ; 7.999 ; Rise       ; i[0]            ;
;  DAdata[8]  ; i[0]       ; 8.587 ; 9.160 ; Rise       ; i[0]            ;
;  DAdata[9]  ; i[0]       ; 8.229 ; 8.784 ; Rise       ; i[0]            ;
;  DAdata[10] ; i[0]       ; 8.109 ; 8.646 ; Rise       ; i[0]            ;
;  DAdata[11] ; i[0]       ; 8.374 ; 8.914 ; Rise       ; i[0]            ;
;  DAdata[12] ; i[0]       ; 8.267 ; 8.878 ; Rise       ; i[0]            ;
;  DAdata[13] ; i[0]       ; 7.950 ; 8.501 ; Rise       ; i[0]            ;
;  DAdata[14] ; i[0]       ; 7.622 ; 8.227 ; Rise       ; i[0]            ;
;  DAdata[15] ; i[0]       ; 7.474 ; 7.973 ; Rise       ; i[0]            ;
; DAdata[*]   ; i[0]       ; 8.949 ; 9.531 ; Fall       ; i[0]            ;
;  DAdata[0]  ; i[0]       ; 8.878 ; 9.426 ; Fall       ; i[0]            ;
;  DAdata[1]  ; i[0]       ; 8.720 ; 9.287 ; Fall       ; i[0]            ;
;  DAdata[2]  ; i[0]       ; 8.474 ; 9.028 ; Fall       ; i[0]            ;
;  DAdata[3]  ; i[0]       ; 8.529 ; 9.123 ; Fall       ; i[0]            ;
;  DAdata[4]  ; i[0]       ; 8.804 ; 9.342 ; Fall       ; i[0]            ;
;  DAdata[5]  ; i[0]       ; 8.666 ; 9.181 ; Fall       ; i[0]            ;
;  DAdata[6]  ; i[0]       ; 8.441 ; 9.166 ; Fall       ; i[0]            ;
;  DAdata[7]  ; i[0]       ; 7.836 ; 8.370 ; Fall       ; i[0]            ;
;  DAdata[8]  ; i[0]       ; 8.949 ; 9.531 ; Fall       ; i[0]            ;
;  DAdata[9]  ; i[0]       ; 8.591 ; 9.155 ; Fall       ; i[0]            ;
;  DAdata[10] ; i[0]       ; 8.480 ; 9.017 ; Fall       ; i[0]            ;
;  DAdata[11] ; i[0]       ; 8.717 ; 9.285 ; Fall       ; i[0]            ;
;  DAdata[12] ; i[0]       ; 8.629 ; 9.249 ; Fall       ; i[0]            ;
;  DAdata[13] ; i[0]       ; 8.312 ; 8.872 ; Fall       ; i[0]            ;
;  DAdata[14] ; i[0]       ; 7.965 ; 8.598 ; Fall       ; i[0]            ;
;  DAdata[15] ; i[0]       ; 7.817 ; 8.344 ; Fall       ; i[0]            ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DAdata[*]   ; i[0]       ; -2.822 ; -3.638 ; Rise       ; i[0]            ;
;  DAdata[0]  ; i[0]       ; -3.271 ; -4.062 ; Rise       ; i[0]            ;
;  DAdata[1]  ; i[0]       ; -3.223 ; -4.022 ; Rise       ; i[0]            ;
;  DAdata[2]  ; i[0]       ; -3.066 ; -3.854 ; Rise       ; i[0]            ;
;  DAdata[3]  ; i[0]       ; -3.165 ; -3.946 ; Rise       ; i[0]            ;
;  DAdata[4]  ; i[0]       ; -3.248 ; -4.023 ; Rise       ; i[0]            ;
;  DAdata[5]  ; i[0]       ; -3.202 ; -3.977 ; Rise       ; i[0]            ;
;  DAdata[6]  ; i[0]       ; -3.133 ; -4.054 ; Rise       ; i[0]            ;
;  DAdata[7]  ; i[0]       ; -2.832 ; -3.657 ; Rise       ; i[0]            ;
;  DAdata[8]  ; i[0]       ; -3.343 ; -4.159 ; Rise       ; i[0]            ;
;  DAdata[9]  ; i[0]       ; -3.161 ; -3.966 ; Rise       ; i[0]            ;
;  DAdata[10] ; i[0]       ; -3.051 ; -3.832 ; Rise       ; i[0]            ;
;  DAdata[11] ; i[0]       ; -3.220 ; -4.010 ; Rise       ; i[0]            ;
;  DAdata[12] ; i[0]       ; -3.176 ; -3.994 ; Rise       ; i[0]            ;
;  DAdata[13] ; i[0]       ; -3.036 ; -3.826 ; Rise       ; i[0]            ;
;  DAdata[14] ; i[0]       ; -2.884 ; -3.748 ; Rise       ; i[0]            ;
;  DAdata[15] ; i[0]       ; -2.822 ; -3.638 ; Rise       ; i[0]            ;
; DAdata[*]   ; i[0]       ; -2.723 ; -3.540 ; Fall       ; i[0]            ;
;  DAdata[0]  ; i[0]       ; -3.172 ; -3.963 ; Fall       ; i[0]            ;
;  DAdata[1]  ; i[0]       ; -3.124 ; -3.923 ; Fall       ; i[0]            ;
;  DAdata[2]  ; i[0]       ; -2.967 ; -3.755 ; Fall       ; i[0]            ;
;  DAdata[3]  ; i[0]       ; -3.066 ; -3.847 ; Fall       ; i[0]            ;
;  DAdata[4]  ; i[0]       ; -3.149 ; -3.924 ; Fall       ; i[0]            ;
;  DAdata[5]  ; i[0]       ; -3.103 ; -3.878 ; Fall       ; i[0]            ;
;  DAdata[6]  ; i[0]       ; -3.034 ; -3.956 ; Fall       ; i[0]            ;
;  DAdata[7]  ; i[0]       ; -2.733 ; -3.559 ; Fall       ; i[0]            ;
;  DAdata[8]  ; i[0]       ; -3.244 ; -4.060 ; Fall       ; i[0]            ;
;  DAdata[9]  ; i[0]       ; -3.062 ; -3.867 ; Fall       ; i[0]            ;
;  DAdata[10] ; i[0]       ; -2.952 ; -3.733 ; Fall       ; i[0]            ;
;  DAdata[11] ; i[0]       ; -3.121 ; -3.911 ; Fall       ; i[0]            ;
;  DAdata[12] ; i[0]       ; -3.077 ; -3.895 ; Fall       ; i[0]            ;
;  DAdata[13] ; i[0]       ; -2.937 ; -3.727 ; Fall       ; i[0]            ;
;  DAdata[14] ; i[0]       ; -2.785 ; -3.650 ; Fall       ; i[0]            ;
;  DAdata[15] ; i[0]       ; -2.723 ; -3.540 ; Fall       ; i[0]            ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; BCLK      ; ClockDivider32:CLKD1|inst4 ; 3.834 ;       ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; int[*]    ; ClockDivider32:CLKD1|inst4 ; 5.928 ; 5.878 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[1]   ; ClockDivider32:CLKD1|inst4 ; 5.771 ; 5.748 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[2]   ; ClockDivider32:CLKD1|inst4 ; 5.706 ; 5.682 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[3]   ; ClockDivider32:CLKD1|inst4 ; 5.928 ; 5.878 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; BCLK      ; ClockDivider32:CLKD1|inst4 ;       ; 3.785 ; Fall       ; ClockDivider32:CLKD1|inst4 ;
; c64       ; ClockDivider32:CLKD2|inst3 ; 5.948 ; 6.006 ; Rise       ; ClockDivider32:CLKD2|inst3 ;
; int[*]    ; i[0]                       ; 3.751 ;       ; Rise       ; i[0]                       ;
;  int[0]   ; i[0]                       ; 3.751 ;       ; Rise       ; i[0]                       ;
; led[*]    ; i[0]                       ; 6.180 ; 6.066 ; Rise       ; i[0]                       ;
;  led[0]   ; i[0]                       ; 5.635 ; 5.581 ; Rise       ; i[0]                       ;
;  led[2]   ; i[0]                       ; 6.180 ; 6.066 ; Rise       ; i[0]                       ;
;  led[4]   ; i[0]                       ; 5.461 ; 5.332 ; Rise       ; i[0]                       ;
;  led[6]   ; i[0]                       ; 5.085 ; 5.008 ; Rise       ; i[0]                       ;
;  led[8]   ; i[0]                       ; 5.727 ; 5.602 ; Rise       ; i[0]                       ;
;  led[10]  ; i[0]                       ; 5.398 ; 5.298 ; Rise       ; i[0]                       ;
;  led[12]  ; i[0]                       ; 5.551 ; 5.508 ; Rise       ; i[0]                       ;
;  led[14]  ; i[0]                       ; 5.270 ; 5.191 ; Rise       ; i[0]                       ;
; int[*]    ; i[0]                       ;       ; 3.707 ; Fall       ; i[0]                       ;
;  int[0]   ; i[0]                       ;       ; 3.707 ; Fall       ; i[0]                       ;
; led[*]    ; i[0]                       ; 6.989 ; 7.031 ; Fall       ; i[0]                       ;
;  led[1]   ; i[0]                       ; 6.424 ; 6.355 ; Fall       ; i[0]                       ;
;  led[3]   ; i[0]                       ; 5.680 ; 5.630 ; Fall       ; i[0]                       ;
;  led[5]   ; i[0]                       ; 5.543 ; 5.411 ; Fall       ; i[0]                       ;
;  led[7]   ; i[0]                       ; 6.989 ; 7.031 ; Fall       ; i[0]                       ;
;  led[9]   ; i[0]                       ; 5.444 ; 5.342 ; Fall       ; i[0]                       ;
;  led[11]  ; i[0]                       ; 5.298 ; 5.216 ; Fall       ; i[0]                       ;
;  led[13]  ; i[0]                       ; 6.958 ; 6.969 ; Fall       ; i[0]                       ;
;  led[15]  ; i[0]                       ; 5.728 ; 5.632 ; Fall       ; i[0]                       ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; BCLK      ; ClockDivider32:CLKD1|inst4 ; 1.966 ;       ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; int[*]    ; ClockDivider32:CLKD1|inst4 ; 2.835 ; 2.882 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[1]   ; ClockDivider32:CLKD1|inst4 ; 2.871 ; 2.923 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[2]   ; ClockDivider32:CLKD1|inst4 ; 2.835 ; 2.882 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
;  int[3]   ; ClockDivider32:CLKD1|inst4 ; 2.915 ; 2.971 ; Rise       ; ClockDivider32:CLKD1|inst4 ;
; BCLK      ; ClockDivider32:CLKD1|inst4 ;       ; 2.028 ; Fall       ; ClockDivider32:CLKD1|inst4 ;
; c64       ; ClockDivider32:CLKD2|inst3 ; 3.223 ; 3.319 ; Rise       ; ClockDivider32:CLKD2|inst3 ;
; int[*]    ; i[0]                       ; 1.930 ;       ; Rise       ; i[0]                       ;
;  int[0]   ; i[0]                       ; 1.930 ;       ; Rise       ; i[0]                       ;
; led[*]    ; i[0]                       ; 2.508 ; 2.536 ; Rise       ; i[0]                       ;
;  led[0]   ; i[0]                       ; 2.801 ; 2.881 ; Rise       ; i[0]                       ;
;  led[2]   ; i[0]                       ; 3.005 ; 3.089 ; Rise       ; i[0]                       ;
;  led[4]   ; i[0]                       ; 2.711 ; 2.752 ; Rise       ; i[0]                       ;
;  led[6]   ; i[0]                       ; 2.508 ; 2.536 ; Rise       ; i[0]                       ;
;  led[8]   ; i[0]                       ; 2.807 ; 2.883 ; Rise       ; i[0]                       ;
;  led[10]  ; i[0]                       ; 2.669 ; 2.708 ; Rise       ; i[0]                       ;
;  led[12]  ; i[0]                       ; 2.778 ; 2.862 ; Rise       ; i[0]                       ;
;  led[14]  ; i[0]                       ; 2.573 ; 2.599 ; Rise       ; i[0]                       ;
; int[*]    ; i[0]                       ;       ; 1.985 ; Fall       ; i[0]                       ;
;  int[0]   ; i[0]                       ;       ; 1.985 ; Fall       ; i[0]                       ;
; led[*]    ; i[0]                       ; 2.670 ; 2.694 ; Fall       ; i[0]                       ;
;  led[1]   ; i[0]                       ; 3.179 ; 3.283 ; Fall       ; i[0]                       ;
;  led[3]   ; i[0]                       ; 2.864 ; 2.947 ; Fall       ; i[0]                       ;
;  led[5]   ; i[0]                       ; 2.773 ; 2.812 ; Fall       ; i[0]                       ;
;  led[7]   ; i[0]                       ; 3.764 ; 3.890 ; Fall       ; i[0]                       ;
;  led[9]   ; i[0]                       ; 2.707 ; 2.743 ; Fall       ; i[0]                       ;
;  led[11]  ; i[0]                       ; 2.670 ; 2.694 ; Fall       ; i[0]                       ;
;  led[13]  ; i[0]                       ; 3.717 ; 3.810 ; Fall       ; i[0]                       ;
;  led[15]  ; i[0]                       ; 2.868 ; 2.921 ; Fall       ; i[0]                       ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
>>>>>>> Stashed changes


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
<<<<<<< Updated upstream
; SCLKHELP      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCINHELP      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
=======
; BCLK          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c64           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[10]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[11]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[12]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[13]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[14]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[15]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; int[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; int[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; int[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; int[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
>>>>>>> Stashed changes
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
<<<<<<< Updated upstream
; SCLK                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
=======
; DAdata[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DAdata[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DAdata[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DAdata[14]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DAdata[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DAdata[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DAdata[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DAdata[13]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DAdata[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DAdata[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DAdata[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DAdata[12]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DAdata[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DAdata[11]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DAdata[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DAdata[15]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CPUCLK                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
>>>>>>> Stashed changes
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
<<<<<<< Updated upstream
; SCLKHELP      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SCINHELP      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
=======
; BCLK          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c64           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; led[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; led[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; int[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; int[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; int[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; int[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
>>>>>>> Stashed changes
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
<<<<<<< Updated upstream
; SCLKHELP      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SCINHELP      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
=======
; BCLK          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c64           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; led[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; led[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; int[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; int[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; int[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; int[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
>>>>>>> Stashed changes
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
<<<<<<< Updated upstream
; SCLKHELP      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SCINHELP      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
=======
; BCLK          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c64           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; led[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; led[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; int[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; int[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; int[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; int[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
>>>>>>> Stashed changes
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


<<<<<<< Updated upstream
-------------------
; Clock Transfers ;
-------------------
Nothing to report.
=======
+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst  ; 1        ; 1        ; 0        ; 0        ;
; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst1 ; 1        ; 1        ; 0        ; 0        ;
; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst2 ; 1        ; 1        ; 0        ; 0        ;
; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst3 ; 1        ; 1        ; 0        ; 0        ;
; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 6        ; 0        ; 0        ; 0        ;
; ClockDivider32:CLKD2|inst  ; ClockDivider32:CLKD1|inst4 ; 1        ; 1        ; 0        ; 0        ;
; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 4        ; 4        ; 0        ; 0        ;
; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst  ; 1        ; 1        ; 0        ; 0        ;
; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst1 ; 1        ; 1        ; 0        ; 0        ;
; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst2 ; 1        ; 1        ; 0        ; 0        ;
; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; 1        ; 0        ; 0        ; 0        ;
; ClockDivider32:CLKD1|inst  ; CPUCLK                     ; 1        ; 1        ; 0        ; 0        ;
; ClockDivider32:CLKD1|inst4 ; i[0]                       ; 112      ; 0        ; 112      ; 0        ;
; i[0]                       ; i[0]                       ; 8        ; 8        ; 8        ; 8        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ClockDivider32:CLKD1|inst1 ; ClockDivider32:CLKD1|inst  ; 1        ; 1        ; 0        ; 0        ;
; ClockDivider32:CLKD1|inst2 ; ClockDivider32:CLKD1|inst1 ; 1        ; 1        ; 0        ; 0        ;
; ClockDivider32:CLKD1|inst3 ; ClockDivider32:CLKD1|inst2 ; 1        ; 1        ; 0        ; 0        ;
; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst3 ; 1        ; 1        ; 0        ; 0        ;
; ClockDivider32:CLKD1|inst4 ; ClockDivider32:CLKD1|inst4 ; 6        ; 0        ; 0        ; 0        ;
; ClockDivider32:CLKD2|inst  ; ClockDivider32:CLKD1|inst4 ; 1        ; 1        ; 0        ; 0        ;
; i[0]                       ; ClockDivider32:CLKD1|inst4 ; 4        ; 4        ; 0        ; 0        ;
; ClockDivider32:CLKD2|inst1 ; ClockDivider32:CLKD2|inst  ; 1        ; 1        ; 0        ; 0        ;
; ClockDivider32:CLKD2|inst2 ; ClockDivider32:CLKD2|inst1 ; 1        ; 1        ; 0        ; 0        ;
; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst2 ; 1        ; 1        ; 0        ; 0        ;
; ClockDivider32:CLKD2|inst3 ; ClockDivider32:CLKD2|inst3 ; 1        ; 0        ; 0        ; 0        ;
; ClockDivider32:CLKD1|inst  ; CPUCLK                     ; 1        ; 1        ; 0        ; 0        ;
; ClockDivider32:CLKD1|inst4 ; i[0]                       ; 112      ; 0        ; 112      ; 0        ;
; i[0]                       ; i[0]                       ; 8        ; 8        ; 8        ; 8        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.
>>>>>>> Stashed changes


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
<<<<<<< Updated upstream
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
=======
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 256   ; 256  ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 22    ; 22   ;
>>>>>>> Stashed changes
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Web Edition
<<<<<<< Updated upstream
    Info: Processing started: Wed Sep 02 13:14:17 2015
=======
    Info: Processing started: Mon Aug 31 11:27:21 2015
>>>>>>> Stashed changes
Info: Command: quartus_sta CODECSystem -c CODECSystem
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CODECSystem.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
<<<<<<< Updated upstream
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
=======
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ClockDivider32:CLKD1|inst3 ClockDivider32:CLKD1|inst3
    Info (332105): create_clock -period 1.000 -name ClockDivider32:CLKD1|inst2 ClockDivider32:CLKD1|inst2
    Info (332105): create_clock -period 1.000 -name ClockDivider32:CLKD1|inst1 ClockDivider32:CLKD1|inst1
    Info (332105): create_clock -period 1.000 -name ClockDivider32:CLKD1|inst ClockDivider32:CLKD1|inst
    Info (332105): create_clock -period 1.000 -name CPUCLK CPUCLK
    Info (332105): create_clock -period 1.000 -name ClockDivider32:CLKD2|inst3 ClockDivider32:CLKD2|inst3
    Info (332105): create_clock -period 1.000 -name ClockDivider32:CLKD2|inst2 ClockDivider32:CLKD2|inst2
    Info (332105): create_clock -period 1.000 -name ClockDivider32:CLKD2|inst1 ClockDivider32:CLKD2|inst1
    Info (332105): create_clock -period 1.000 -name ClockDivider32:CLKD2|inst ClockDivider32:CLKD2|inst
    Info (332105): create_clock -period 1.000 -name ClockDivider32:CLKD1|inst4 ClockDivider32:CLKD1|inst4
    Info (332105): create_clock -period 1.000 -name i[0] i[0]
>>>>>>> Stashed changes
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (332159): No clocks to report
Info: Analyzing Slow 1200mV 85C Model
<<<<<<< Updated upstream
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332140): No Minimum Pulse Width paths to report
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332140): No Minimum Pulse Width paths to report
Info: Analyzing Fast 1200mV 0C Model
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332140): No Minimum Pulse Width paths to report
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 603 megabytes
    Info: Processing ended: Wed Sep 02 13:14:20 2015
=======
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.838
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.838             -61.717 i[0] 
    Info (332119):    -0.922              -2.827 ClockDivider32:CLKD1|inst4 
    Info (332119):    -0.252              -0.252 CPUCLK 
    Info (332119):    -0.208              -0.208 ClockDivider32:CLKD1|inst3 
    Info (332119):    -0.196              -0.196 ClockDivider32:CLKD1|inst 
    Info (332119):    -0.195              -0.195 ClockDivider32:CLKD2|inst 
    Info (332119):    -0.027              -0.027 ClockDivider32:CLKD1|inst2 
    Info (332119):    -0.026              -0.026 ClockDivider32:CLKD2|inst2 
    Info (332119):     0.006               0.000 ClockDivider32:CLKD1|inst1 
    Info (332119):     0.006               0.000 ClockDivider32:CLKD2|inst1 
    Info (332119):     0.210               0.000 ClockDivider32:CLKD2|inst3 
Info (332146): Worst-case hold slack is -0.006
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.006              -0.006 i[0] 
    Info (332119):     0.108               0.000 ClockDivider32:CLKD1|inst4 
    Info (332119):     0.115               0.000 CPUCLK 
    Info (332119):     0.170               0.000 ClockDivider32:CLKD1|inst1 
    Info (332119):     0.170               0.000 ClockDivider32:CLKD2|inst1 
    Info (332119):     0.181               0.000 ClockDivider32:CLKD1|inst3 
    Info (332119):     0.183               0.000 ClockDivider32:CLKD2|inst 
    Info (332119):     0.193               0.000 ClockDivider32:CLKD1|inst 
    Info (332119):     0.195               0.000 ClockDivider32:CLKD2|inst2 
    Info (332119):     0.198               0.000 ClockDivider32:CLKD1|inst2 
    Info (332119):     0.445               0.000 ClockDivider32:CLKD2|inst3 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -4.285 CPUCLK 
    Info (332119):    -1.285              -6.425 ClockDivider32:CLKD1|inst4 
    Info (332119):    -1.285              -1.285 ClockDivider32:CLKD1|inst 
    Info (332119):    -1.285              -1.285 ClockDivider32:CLKD1|inst1 
    Info (332119):    -1.285              -1.285 ClockDivider32:CLKD1|inst2 
    Info (332119):    -1.285              -1.285 ClockDivider32:CLKD1|inst3 
    Info (332119):    -1.285              -1.285 ClockDivider32:CLKD2|inst 
    Info (332119):    -1.285              -1.285 ClockDivider32:CLKD2|inst1 
    Info (332119):    -1.285              -1.285 ClockDivider32:CLKD2|inst2 
    Info (332119):    -1.285              -1.285 ClockDivider32:CLKD2|inst3 
    Info (332119):     0.340               0.000 i[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.419
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.419             -55.133 i[0] 
    Info (332119):    -0.751              -2.321 ClockDivider32:CLKD1|inst4 
    Info (332119):    -0.138              -0.138 CPUCLK 
    Info (332119):    -0.132              -0.132 ClockDivider32:CLKD1|inst3 
    Info (332119):    -0.121              -0.121 ClockDivider32:CLKD1|inst 
    Info (332119):    -0.119              -0.119 ClockDivider32:CLKD2|inst 
    Info (332119):     0.026               0.000 ClockDivider32:CLKD1|inst2 
    Info (332119):     0.029               0.000 ClockDivider32:CLKD2|inst2 
    Info (332119):     0.059               0.000 ClockDivider32:CLKD1|inst1 
    Info (332119):     0.059               0.000 ClockDivider32:CLKD2|inst1 
    Info (332119):     0.297               0.000 ClockDivider32:CLKD2|inst3 
Info (332146): Worst-case hold slack is -0.023
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.023              -0.023 i[0] 
    Info (332119):     0.049               0.000 CPUCLK 
    Info (332119):     0.145               0.000 ClockDivider32:CLKD1|inst4 
    Info (332119):     0.147               0.000 ClockDivider32:CLKD1|inst1 
    Info (332119):     0.147               0.000 ClockDivider32:CLKD2|inst1 
    Info (332119):     0.152               0.000 ClockDivider32:CLKD1|inst3 
    Info (332119):     0.156               0.000 ClockDivider32:CLKD2|inst 
    Info (332119):     0.159               0.000 ClockDivider32:CLKD1|inst2 
    Info (332119):     0.160               0.000 ClockDivider32:CLKD1|inst 
    Info (332119):     0.171               0.000 ClockDivider32:CLKD2|inst2 
    Info (332119):     0.398               0.000 ClockDivider32:CLKD2|inst3 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -4.285 CPUCLK 
    Info (332119):    -1.285              -6.425 ClockDivider32:CLKD1|inst4 
    Info (332119):    -1.285              -1.285 ClockDivider32:CLKD1|inst 
    Info (332119):    -1.285              -1.285 ClockDivider32:CLKD1|inst1 
    Info (332119):    -1.285              -1.285 ClockDivider32:CLKD1|inst2 
    Info (332119):    -1.285              -1.285 ClockDivider32:CLKD1|inst3 
    Info (332119):    -1.285              -1.285 ClockDivider32:CLKD2|inst 
    Info (332119):    -1.285              -1.285 ClockDivider32:CLKD2|inst1 
    Info (332119):    -1.285              -1.285 ClockDivider32:CLKD2|inst2 
    Info (332119):    -1.285              -1.285 ClockDivider32:CLKD2|inst3 
    Info (332119):     0.386               0.000 i[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.070
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.070             -23.539 i[0] 
    Info (332119):     0.014               0.000 ClockDivider32:CLKD1|inst4 
    Info (332119):     0.146               0.000 CPUCLK 
    Info (332119):     0.164               0.000 ClockDivider32:CLKD1|inst3 
    Info (332119):     0.173               0.000 ClockDivider32:CLKD1|inst 
    Info (332119):     0.175               0.000 ClockDivider32:CLKD2|inst 
    Info (332119):     0.257               0.000 ClockDivider32:CLKD1|inst2 
    Info (332119):     0.272               0.000 ClockDivider32:CLKD2|inst2 
    Info (332119):     0.288               0.000 ClockDivider32:CLKD1|inst1 
    Info (332119):     0.288               0.000 ClockDivider32:CLKD2|inst1 
    Info (332119):     0.626               0.000 ClockDivider32:CLKD2|inst3 
Info (332146): Worst-case hold slack is -0.065
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.065              -0.085 i[0] 
    Info (332119):    -0.026              -0.026 ClockDivider32:CLKD1|inst4 
    Info (332119):     0.044               0.000 CPUCLK 
    Info (332119):     0.067               0.000 ClockDivider32:CLKD1|inst1 
    Info (332119):     0.067               0.000 ClockDivider32:CLKD2|inst1 
    Info (332119):     0.076               0.000 ClockDivider32:CLKD1|inst3 
    Info (332119):     0.082               0.000 ClockDivider32:CLKD2|inst2 
    Info (332119):     0.083               0.000 ClockDivider32:CLKD2|inst 
    Info (332119):     0.091               0.000 ClockDivider32:CLKD1|inst 
    Info (332119):     0.105               0.000 ClockDivider32:CLKD1|inst2 
    Info (332119):     0.208               0.000 ClockDivider32:CLKD2|inst3 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -4.094 CPUCLK 
    Info (332119):    -1.000              -5.000 ClockDivider32:CLKD1|inst4 
    Info (332119):    -1.000              -1.000 ClockDivider32:CLKD1|inst 
    Info (332119):    -1.000              -1.000 ClockDivider32:CLKD1|inst1 
    Info (332119):    -1.000              -1.000 ClockDivider32:CLKD1|inst2 
    Info (332119):    -1.000              -1.000 ClockDivider32:CLKD1|inst3 
    Info (332119):    -1.000              -1.000 ClockDivider32:CLKD2|inst 
    Info (332119):    -1.000              -1.000 ClockDivider32:CLKD2|inst1 
    Info (332119):    -1.000              -1.000 ClockDivider32:CLKD2|inst2 
    Info (332119):    -1.000              -1.000 ClockDivider32:CLKD2|inst3 
    Info (332119):     0.367               0.000 i[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 609 megabytes
    Info: Processing ended: Mon Aug 31 11:27:24 2015
>>>>>>> Stashed changes
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


