vsim -gui work.proccesor
# End time: 15:19:03 on Apr 29,2019, Elapsed time: 1:00:48
# Errors: 0, Warnings: 3
# vsim -gui work.proccesor 
# Start time: 15:19:03 on Apr 29,2019
# Loading std.standard
# Loading std.textio(body)
# Loading ieee.std_logic_1164(body)
# Loading ieee.numeric_std(body)
# Loading work.proccesor(a_proccesor)
# Loading work.my_counter(a_my_counter)
# Loading work.my_register(a_my_register)
# Loading work.memory(a_memory)
# Loading work.controlunit(a_controlunit)
# Loading work.regfile(a_regfile)
# Loading work.my_decoder(a_my_decoder)
# Loading work.register1b(a_register1b)
# Loading work.alu(a_alu)
# Loading work.my_tribuffer(a_my_tribuffer)
add wave -position insertpoint  \
sim:/proccesor/PORT_INOUT \
sim:/proccesor/CLK \
sim:/proccesor/RstMem \
sim:/proccesor/RstCounter \
sim:/proccesor/RstRegs \
sim:/proccesor/C_FLAG \
sim:/proccesor/Z_FLAG \
sim:/proccesor/N_FLAG \
sim:/proccesor/PC_in \
sim:/proccesor/Counter_Out_1 \
sim:/proccesor/MEMOUT \
sim:/proccesor/Instruction \
sim:/proccesor/IN_TRI_2 \
sim:/proccesor/IN_TRI_3 \
sim:/proccesor/IN_TRI_4 \
sim:/proccesor/IN_TRI_5 \
sim:/proccesor/OUT_TRI_2 \
sim:/proccesor/OUT_TRI_3 \
sim:/proccesor/OUT_TRI_4 \
sim:/proccesor/OUT_TRI_5 \
sim:/proccesor/REGWRITE1_2 \
sim:/proccesor/REGWRITE1_3 \
sim:/proccesor/REGWRITE1_4 \
sim:/proccesor/REGWRITE1_5 \
sim:/proccesor/SETC_2 \
sim:/proccesor/SETC_3 \
sim:/proccesor/CLRC_2 \
sim:/proccesor/CLRC_3 \
sim:/proccesor/AluSelectors_2 \
sim:/proccesor/AluSelectors_3 \
sim:/proccesor/ReadData1_2 \
sim:/proccesor/ReadData1_3 \
sim:/proccesor/ReadData2_2 \
sim:/proccesor/ReadData2_3 \
sim:/proccesor/ALU_OUT_3 \
sim:/proccesor/ALU_OUT_4 \
sim:/proccesor/ALU_OUT_5 \
sim:/proccesor/WRITEDATA1_5
force -freeze sim:/proccesor/CLK 1 0, 0 {50 ps} -r 100
force -freeze sim:/proccesor/RstMem 0 0
force -freeze sim:/proccesor/RstCounter 1 0
force -freeze sim:/proccesor/RstRegs 11111111 0
force -freeze sim:/proccesor/PORT_INOUT x\"0005\" 0
add wave -position insertpoint  \
sim:/proccesor/REG0/R0/output
add wave -position insertpoint  \
sim:/proccesor/REG0/R1/output
mem load -i {D:/Documents/CMPN courses/Computer Architecture/Spring 2019/Project/Project/OneOperand.mem} /proccesor/M0/ram
run
force -freeze sim:/proccesor/RstCounter 0 0
force -freeze sim:/proccesor/RstRegs 00000000 0
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run