# 运算部件与运算器

![dev](pics/dev.png)

## 1位加法单元

![sing add](pics/sing%20add.png)

![totaladd](pics/totaladd.png)

## 串行加法器

将n位加分为n步实现

![serialadd](pics/serialadd.png)

## 并行加法器

<font color=red>用n位全加器一步实现n位相加</font>

![async add](pics/async%20add.png)

加法器的<font color=blue>运算速度</font>不仅与<font color=blue>全加器的运算速度</font>有关, 更主要的因素取决于<font color=blue>进位传递速度</font>

![pass](pics/pass.png)

### 1. 串行进位链

![串行进位链](pics/%E4%B8%B2%E8%A1%8C%E8%BF%9B%E4%BD%8D%E9%93%BE.png)

### 2. 并行进位链

![并行进位链](pics/%E5%B9%B6%E8%A1%8C%E8%BF%9B%E4%BD%8D%E9%93%BE.png)

> ![async add eg 1](pics/async%20add%20eg1.png)

### 3. 分组进位

<font color=orange>组内并行, 组间并行/串行</font>

> 加法器字长16位，设4位为一组，则将进位链分为两级
> ![2l chain](pics/2l.png)
> 下面是组间并行
> ![2l-l1-1](pics/2l-l1-1.png)
> ![2l-l1-2](pics/2l-l1-2.png)
> ![2l-l2](pics/2l-l2.png)
> ![l2](pics/l2.png)

## ALU(算数逻辑单元)

### 1. 一位ALU

![1bit](pics/1bitALU.png)

<font color=blue>加法器</font> <font color=gray>输入选择器</font> <font color=orange>控制门</font>

$S0 - S3$: 控制信号
$\overline Ai 、 \overline Bi$: 输入信号
$M$: 限制$C_{i-1}$进位信号, 控制运算为逻辑或算数运算

### 2. 四位ALU芯片例

![4 bit](pics/4bitALU.png)
![74181功能表](pics/74181%E5%8A%9F%E8%83%BD%E8%A1%A8.png)
$+$为算数加, $⊕$为逻辑加

## 运算器组织

基本组成: ALU 寄存器组 判别逻辑

问题:

1. 提供操作数的方式
2. 寄存器组的结构
  独立寄存器结构: (输入选择不需要暂存) In 模型机  
  小型存储器结构: 取数据的次数  
    单口(输入选择需要暂存)  
    双口(不需暂存)  

带<font color=purple>多路选择器</font>的运算器

![带多路选择器的运算器](pics/%E5%B8%A6%E5%A4%9A%E8%B7%AF%E9%80%89%E6%8B%A9%E5%99%A8%E7%9A%84%E8%BF%90%E7%AE%97%E5%99%A8.png)
