# <center>实验一 组合逻辑设计

**一、实验目的**

1 掌握Verilog语言和Vivado、Logisim开发平台的使用；

2 掌握基础组合逻辑电路的设计和测试方法。

 

**二、实验内容（用Logisim或Vivado实现）**

1 基础门电路（多输入门电路、复用器等）的设计和测试；

2 基础功能模块（编码器、译码器等）的设计与测试。

 

**三、实验要求**

1 掌握Vivado与Logisim开发工具的使用，掌握以上电路的设计和测试方法；

2 记录设计和调试过程（Verilog代码/电路图/表达式/真值表，Vivado仿真结果，Logisim验证结果等）；

3 分析Vivado仿真波形/Logism验证结果，注重输入输出之间的对应关系。

 

**四、实验过程及分析**

_注：**所有实验内容均用vivado实现**，部分用logisim实现的是额外内容_(如vivado不含有的真值表)

  __1.多输入门电路__

该组合电路表达式为

```
x=~(a⋅~b⋅c⋅(d+e))
```

该5输入1输出门电路design代码如下

```verilog
module mult_input(
    input a,b,c,d,e,
    output x
    );
    assign x = ~(a&(~b)&c&(d|e));
    
endmodule
```

simulation代码如下

```verilog
module sim_mult;
    reg a,b,c,d,e;
    wire x;
    mult_input mult_input1(a,b,c,d,e,x);
    initial
    begin 
        a=0;b=0;c=0;d=0;e=0;
        fork
            repeat(100)#10 a=~a;
            repeat(50)#20 b=~b;
            repeat(25)#40 c=~c;
            repeat(10)#100 d=~d;
            repeat(5)#200 e=~e;
       join
    end 
endmodule
```

运行simulation结果如下

![img](file:///E:\912074188\912074188\Image\C2C\GQ8Z]`4`0`%$K3{I[~%IVL8.png)

cursor处的a,b,c,d,e的值分别为0,1,0,1,1，输出x为1，即满足下式

```
x=~(a⋅~b⋅c⋅(d+e))=~(0&0&0&(1|1))=1
```

输出波形正确，RTL分析如下

![img](file:///E:\912074188\912074188\Image\C2C\GZ{]8C4GVPW(C0XY~0()MGR.png)

与PPT图片对照（原图如下）

![image-20231020205548476](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231020205548476.png)

符合预期。

为了得到真值表，使用logisim软件搭建电路图后，真值表如下

<img src="C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231020205800630.png" alt="image-20231020205800630" style="zoom:50%;" />



__2. 复用器__

verilog实现4路复用器，design文件如下

```verilog
module mux41(
	input D0,input D1,input D2,input D3,
	input [1:0] S,
	output Y
	)；
	reg temp;
	always@(*)
	begin
		case(S)
			2'b00:temp=D0;
			2'b01:temp=D1;
			2'b10:temp=D2;
			2'b11:temp=D3;
			default:temp=D0;
		endcase
	end
	assign Y=temp;
endmodule
```

- 分析：模块定义5个输入变量（D0~D3和一个2位选择变量S），输出变量Y，通过case语句将temp存储S选择后对应支路输出Di，最后assign赋值给输出Y。

sim文件如下

```verilog
module sim_mux41；
	reg D0,D1,D2,D3;
	reg [1:0] S;
	wire Y;
	mux41 mux(D0,D1,D2,D3,S,Y);
	initial
	begin
		D0=0;D1=0;D2=0;D3=0;S=2'b00;
		fork
			repeat(100)#10 D0 = ~D0;
			repeat(50)#20 D1=~D1;
			repeat(25)#40 D2=~D2;
			repeat(10)#100 D3=~D3;
			repeat(5)#200 S=S+1;
		join
	end
endmodule
```

- 分析：通过fork并行执行使输入变量取反，在不同的频率下，可以生成出各种组合的波形，但总周期T是一定的，即repeat次数*延迟时间,例如100\*10=50\*20=1000ns。

simulation仿真如下

![image-20231020210447953](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231020210447953.png)

RTL分析如图

![image-20231020210511378](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231020210511378.png)

__3.   8-3优先编码器__

采用case语句和if语句两种方式实现design文件，分别如下

case语句形式

```verilog
module pre_encoder83_case(I,Y);
	input I;
	output Y;
	wire[7:0] I;
	reg[3:1] Y;
always @(I) begin
	casex(I)
		8'b0000_0001:Y=3'b000;
		8'b0000_001X:Y=3'b001;
		8'b0000_01XX:Y=3'b010;
		8'b0000_1XXX:Y=3'b011;
		8'b0001_XXXX:Y=3'b100;
		8'b001X_XXXX:Y=3'b101;
		8'b01XX_XXXX:Y=3'b110;
		8'b1XXX_XXXX:Y=3'b111;
		default : Y=3'b000;
	endcase
	end
endmodule
```

if-else语句形式

```verilog
module pre_encoder83_if(I,Y);
	input I;
	output Y;
	wire[7:0] I;
	reg[3:1]Y;
always @(*) begin
	if(I[7]==1)Y=3'b111;
	else if(I[6]==1)Y=3'b110;
	else if(I[5]==1)Y=3'b101;
	else if(I[4]==1)Y=3'b100;
	else if(I[3]==1)Y=3'b011;
	else if(I[2]==1)Y=3'b010;
	else if(I[1]==1)Y=3'b001;
	else if(I[0]==1)Y=3'b000;
	else Y=3'b000;
	end
endmodule
```

- 分析：二者本质相同，8位输入I,3位输出Y，使用always循环和case语句不断判定当前输入，对其编码赋值给Y，其中default设置为Y=0。

sim文件(同时调用两种形式)

```verilog
module sim_encoder83();
	reg[7:0] x;
	wire[2:0] y_assign,y_case,y_pre_case,y_pre_if;
	integer i;

	initial begin
		x=1;
		for(i=0;i<7;i=i+1)#10 x=x*2;
		#10 x=128;
		while(x>0)#5 x=x-1;
	end
	//encoder83_assign encoder83_assign_1(x,y_assign);
	//encoder83_case encoder83_case_1(x,y_case);
	pre_encoder83_case pre_encoder83_case_1(.I(x),.Y(y_pre_case));
	pre_encoder83_if pre_encoder83_if_1(.I(x),.Y(y_pre_if));

endmodule
```

- 分析：枚举x的取值，一次延迟10ns，先以移位方式，后以递减(x=x-1)方式枚举(5ns)。

simulation如下

![image-20231020211819230](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231020211819230.png)

以cursor位置为例分析，此时输入x[2]=1(第三位),输出结果为011符合预期。并且两种形式输出完全一致。

RTL分析

![image-20231020212028816](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231020212028816.png)

使用logisim搭建组件后查看真值表如下

![image-20231020213243857](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231020213243857.png)



__4.   3-8译码器__

design文件如下

 ```verilog
module _38decoder(I,Y);//38译码器design文件
    input I;
    output Y;
    wire[2:0] I;
    reg[7:0] Y;
  
    always@(I)begin
        case(I)
            3'b000 : Y = 8'b0000_0001;
            3'b001 : Y = 8'b0000_0010;
            3'b010 : Y = 8'b0000_0100;
            3'b011 : Y = 8'b0000_1000;
            3'b100 : Y = 8'b0001_0000;
            3'b101 : Y = 8'b0010_0000;
            3'b110 : Y = 8'b0100_0000;
            3'b111 : Y = 8'b1000_0000;
            default : Y = 8'b0000_0000;
       endcase
   end  
endmodule
 ```

- 分析：和8-3译码器思路相同，对输入的I判断取值，并对应进行译码，赋值Y。

sim文件如下

```verilog
module sim_38decoder();//38译码器sim文件
    reg[2:0]x;
    wire [7:0]y;
    integer i;
    _38decoder decoder1(x,y);
    
    initial begin
        x=0;
        for(i=0;i<7;i=i+1)#10 x = x+3'b001;
        while(x>0)#5 x= x-3'b001;
    end
endmodule
```

- 分析：输入x从0开始，不断执行x=x+1枚举x取值（总共只有8种），延迟为5ns。然后以递减方式再次枚举，延迟为5ns.

simulation如下

![image-20231020212415670](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231020212415670.png)

以cursor位置为例分析，输入x=010(b),输出为第三位高电平，符合预期。

RTL分析如下

![image-20231020212557159](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231020212557159.png)

使用logisim搭建组件后查看真值表如下

![image-20231020213339806](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231020213339806.png)

_至此，实验内容结束。_

 

**五、调试和心得体会**

**1.调试与其他**

- 如果使用logisim软件测试波形图，需要用“手指”方式点击变量，使其电平值取反，从而得到完整的波形图，如图

![image-20231020213806775](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231020213806775.png)

- 考虑使用三态门实现复用器，以二路复用器为例，输入位宽1位，选择不同支路输出，通过一个1-2译码器（也可以用逻辑门电路实现），使输出端与三态门控制端连接，再将两个数据端A,B经过三态门后通过或门连接，得到最终输出值Y（注意，可能为高阻态）,实现如图

![image-20231020214223613](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231020214223613.png)

真值表如图

<img src="C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231020214439556.png" alt="image-20231020214439556" style="zoom:50%;" />

当select端为0(选择B输出)时，只有当B为1才有输出，否则为高阻态（是一个bug，应该通过再和一个0电平做或运算，也许可以消除）。

**2.心得体会**

- 通过本次实验，首先复习了上学期的数字逻辑电路有关VHDL语言verilog的语法等，学习了新的硬件模拟软件logisim,学会了搭建电路，分析运算表达式和真值表。

- 学习了如何使用verilog实现组合电路（多输入门电路，复用器，编码器，译码器），仿真和RTL分析等，复习了design和sim代码的设计。