$date
	Mon Mar 18 13:16:19 2024
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module TestEncoder $end
$var wire 3 ! y [2:0] $end
$var reg 8 " a [7:0] $end
$scope module theEnc $end
$var wire 8 # in [7:0] $end
$var parameter 32 $ OUTW $end
$var reg 3 % out [2:0] $end
$scope begin $ivl_for_loop0 $end
$var integer 32 & i [31:0] $end
$upscope $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
b11 $
$end
#0
$dumpvars
b11111111111111111111111111111111 &
b0 %
b0 #
b0 "
b0 !
$end
#10
b11111111111111111111111111111111 &
b1 "
b1 #
#20
b1 !
b1 %
b11111111111111111111111111111111 &
b10 "
b10 #
#30
b11111111111111111111111111111111 &
b0 !
b0 %
b11 "
b11 #
#40
b10 !
b10 %
b11111111111111111111111111111111 &
b100 "
b100 #
#50
b11111111111111111111111111111111 &
b0 !
b0 %
b101 "
b101 #
#60
b1 !
b1 %
b11111111111111111111111111111111 &
b110 "
b110 #
#70
b11111111111111111111111111111111 &
b0 !
b0 %
b111 "
b111 #
#80
b11 !
b11 %
b11111111111111111111111111111111 &
b1000 "
b1000 #
#90
b11111111111111111111111111111111 &
b0 !
b0 %
b1001 "
b1001 #
#100
b1 !
b1 %
b11111111111111111111111111111111 &
b1010 "
b1010 #
#110
b11111111111111111111111111111111 &
b0 !
b0 %
b1011 "
b1011 #
#120
b10 !
b10 %
b11111111111111111111111111111111 &
b1100 "
b1100 #
#130
b11111111111111111111111111111111 &
b0 !
b0 %
b1101 "
b1101 #
#140
b1 !
b1 %
b11111111111111111111111111111111 &
b1110 "
b1110 #
#150
b11111111111111111111111111111111 &
b0 !
b0 %
b1111 "
b1111 #
