TimeQuest Timing Analyzer report for Atividade07
Wed Aug 23 17:49:45 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_generator:clk_1|clock_signal'
 12. Slow Model Setup: 'clk_27'
 13. Slow Model Setup: 'clock_generator:clk_2|clock_signal'
 14. Slow Model Hold: 'clk_27'
 15. Slow Model Hold: 'clock_generator:clk_1|clock_signal'
 16. Slow Model Hold: 'clock_generator:clk_2|clock_signal'
 17. Slow Model Recovery: 'clock_generator:clk_1|clock_signal'
 18. Slow Model Removal: 'clock_generator:clk_1|clock_signal'
 19. Slow Model Minimum Pulse Width: 'clock_generator:clk_2|clock_signal'
 20. Slow Model Minimum Pulse Width: 'clk_27'
 21. Slow Model Minimum Pulse Width: 'clock_generator:clk_1|clock_signal'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Propagation Delay
 27. Minimum Propagation Delay
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'clock_generator:clk_1|clock_signal'
 34. Fast Model Setup: 'clk_27'
 35. Fast Model Setup: 'clock_generator:clk_2|clock_signal'
 36. Fast Model Hold: 'clk_27'
 37. Fast Model Hold: 'clock_generator:clk_1|clock_signal'
 38. Fast Model Hold: 'clock_generator:clk_2|clock_signal'
 39. Fast Model Recovery: 'clock_generator:clk_1|clock_signal'
 40. Fast Model Removal: 'clock_generator:clk_1|clock_signal'
 41. Fast Model Minimum Pulse Width: 'clock_generator:clk_2|clock_signal'
 42. Fast Model Minimum Pulse Width: 'clk_27'
 43. Fast Model Minimum Pulse Width: 'clock_generator:clk_1|clock_signal'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Propagation Delay
 49. Minimum Propagation Delay
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Progagation Delay
 56. Minimum Progagation Delay
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Atividade07                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; clk_27                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_27 }                             ;
; clock_generator:clk_1|clock_signal ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:clk_1|clock_signal } ;
; clock_generator:clk_2|clock_signal ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:clk_2|clock_signal } ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+--------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                  ;
+------------+-----------------+------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note ;
+------------+-----------------+------------------------------------+------+
; 292.65 MHz ; 292.65 MHz      ; clk_27                             ;      ;
; 339.44 MHz ; 339.44 MHz      ; clock_generator:clk_1|clock_signal ;      ;
+------------+-----------------+------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_generator:clk_1|clock_signal ; -3.604 ; -408.920      ;
; clk_27                             ; -2.417 ; -72.607       ;
; clock_generator:clk_2|clock_signal ; 0.114  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk_27                             ; -2.528 ; -5.035        ;
; clock_generator:clk_1|clock_signal ; 0.391  ; 0.000         ;
; clock_generator:clk_2|clock_signal ; 0.595  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Recovery Summary                                 ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_generator:clk_1|clock_signal ; -1.996 ; -526.919      ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Removal Summary                                 ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clock_generator:clk_1|clock_signal ; 2.765 ; 0.000         ;
+------------------------------------+-------+---------------+


+-------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_generator:clk_2|clock_signal ; -1.423 ; -17.076       ;
; clk_27                             ; -1.380 ; -46.380       ;
; clock_generator:clk_1|clock_signal ; -0.500 ; -277.000      ;
+------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:clk_1|clock_signal'                                                                                                                                                                                                                                 ;
+--------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                      ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -3.604 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[5]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.248      ;
; -3.604 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[5]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.248      ;
; -3.604 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[5]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.248      ;
; -3.604 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[5]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.248      ;
; -3.604 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[5]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.248      ;
; -3.604 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[5]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.248      ;
; -3.597 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[14] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.395     ; 4.238      ;
; -3.597 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[14] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.395     ; 4.238      ;
; -3.597 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[14] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.395     ; 4.238      ;
; -3.597 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[14] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.395     ; 4.238      ;
; -3.597 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[14] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.395     ; 4.238      ;
; -3.597 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[14] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.395     ; 4.238      ;
; -3.593 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[2]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.237      ;
; -3.593 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[2]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.237      ;
; -3.593 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[2]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.237      ;
; -3.593 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[2]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.237      ;
; -3.593 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[2]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.237      ;
; -3.593 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[2]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.237      ;
; -3.572 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[13] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.216      ;
; -3.572 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[13] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.216      ;
; -3.572 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[13] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.216      ;
; -3.572 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[13] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.216      ;
; -3.572 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[13] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.216      ;
; -3.572 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[13] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.216      ;
; -3.474 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[7]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.118      ;
; -3.474 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[7]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.118      ;
; -3.474 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[7]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.118      ;
; -3.474 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[7]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.118      ;
; -3.474 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[7]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.118      ;
; -3.474 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[7]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.118      ;
; -3.472 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[3]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.116      ;
; -3.472 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[3]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.116      ;
; -3.472 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[3]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.116      ;
; -3.472 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[3]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.116      ;
; -3.472 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[3]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.116      ;
; -3.472 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[3]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.116      ;
; -3.470 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[1]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.114      ;
; -3.470 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[1]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.114      ;
; -3.470 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[1]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.114      ;
; -3.470 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[1]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.114      ;
; -3.470 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[1]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.114      ;
; -3.470 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[1]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.114      ;
; -3.466 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[4]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.110      ;
; -3.466 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[4]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.110      ;
; -3.466 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[4]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.110      ;
; -3.466 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[4]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.110      ;
; -3.466 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[4]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.110      ;
; -3.466 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[4]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 4.110      ;
; -3.342 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[10] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.986      ;
; -3.342 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[10] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.986      ;
; -3.342 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[10] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.986      ;
; -3.342 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[10] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.986      ;
; -3.342 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[10] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.986      ;
; -3.342 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[10] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.986      ;
; -3.328 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[6]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.395     ; 3.969      ;
; -3.328 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[6]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.395     ; 3.969      ;
; -3.328 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[6]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.395     ; 3.969      ;
; -3.328 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[6]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.395     ; 3.969      ;
; -3.328 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[6]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.395     ; 3.969      ;
; -3.328 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[6]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.395     ; 3.969      ;
; -3.303 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[15] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.947      ;
; -3.303 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[15] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.947      ;
; -3.303 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[15] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.947      ;
; -3.303 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[15] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.947      ;
; -3.303 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[15] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.947      ;
; -3.303 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[15] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.947      ;
; -3.285 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[12] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.929      ;
; -3.285 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[12] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.929      ;
; -3.285 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[12] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.929      ;
; -3.285 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[12] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.929      ;
; -3.285 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[12] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.929      ;
; -3.285 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[12] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.929      ;
; -3.215 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[11] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.859      ;
; -3.215 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[11] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.859      ;
; -3.215 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[11] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.859      ;
; -3.215 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[11] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.859      ;
; -3.215 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[11] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.859      ;
; -3.215 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[11] ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.859      ;
; -3.212 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[8]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.856      ;
; -3.212 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[8]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.856      ;
; -3.212 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[8]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.856      ;
; -3.212 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[8]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.856      ;
; -3.212 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[8]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.856      ;
; -3.212 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[8]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.856      ;
; -3.206 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[0]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.395     ; 3.847      ;
; -3.206 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[0]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.395     ; 3.847      ;
; -3.206 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[0]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.395     ; 3.847      ;
; -3.206 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[0]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.395     ; 3.847      ;
; -3.206 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[0]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.395     ; 3.847      ;
; -3.206 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[0]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.395     ; 3.847      ;
; -3.202 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[9]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.846      ;
; -3.202 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[9]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.846      ;
; -3.202 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[9]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.846      ;
; -3.202 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[9]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.846      ;
; -3.202 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[9]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.846      ;
; -3.202 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[9]  ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.392     ; 3.846      ;
; -1.946 ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[3]                                                               ; FIFO_machine:mchn|state.espere               ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; 0.000      ; 2.982      ;
; -1.898 ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[1]                                                               ; FIFO_machine:mchn|state.espere               ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; 0.000      ; 2.934      ;
; -1.819 ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[5]                                                               ; FIFO_machine:mchn|state.espere               ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; 0.000      ; 2.855      ;
; -1.812 ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[2]                                                               ; FIFO_machine:mchn|state.espere               ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; 0.000      ; 2.848      ;
+--------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_27'                                                                                                                            ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.417 ; clock_generator:clk_1|counter[0]  ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.454      ;
; -2.380 ; clock_generator:clk_1|counter[1]  ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.417      ;
; -2.345 ; clock_generator:clk_2|counter[0]  ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 3.385      ;
; -2.320 ; clock_generator:clk_1|counter[0]  ; clock_generator:clk_1|counter[18]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.357      ;
; -2.283 ; clock_generator:clk_1|counter[1]  ; clock_generator:clk_1|counter[18]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.320      ;
; -2.280 ; clock_generator:clk_2|counter[1]  ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 3.320      ;
; -2.278 ; clock_generator:clk_1|counter[2]  ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.315      ;
; -2.257 ; clock_generator:clk_2|counter[15] ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.293      ;
; -2.247 ; clock_generator:clk_2|counter[0]  ; clock_generator:clk_2|counter[17]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 3.287      ;
; -2.223 ; clock_generator:clk_1|counter[12] ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.259      ;
; -2.213 ; clock_generator:clk_2|counter[13] ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.249      ;
; -2.192 ; clock_generator:clk_1|counter[3]  ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.229      ;
; -2.182 ; clock_generator:clk_2|counter[1]  ; clock_generator:clk_2|counter[17]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 3.222      ;
; -2.181 ; clock_generator:clk_1|counter[2]  ; clock_generator:clk_1|counter[18]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.218      ;
; -2.147 ; clock_generator:clk_2|counter[2]  ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 3.187      ;
; -2.133 ; clock_generator:clk_1|counter[13] ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.169      ;
; -2.121 ; clock_generator:clk_2|counter[12] ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.157      ;
; -2.107 ; clock_generator:clk_1|counter[0]  ; clock_generator:clk_1|counter[15]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.144      ;
; -2.097 ; clock_generator:clk_1|counter[15] ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.133      ;
; -2.090 ; clock_generator:clk_1|counter[0]  ; clock_generator:clk_1|counter[21]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.127      ;
; -2.085 ; clock_generator:clk_2|counter[5]  ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 3.125      ;
; -2.080 ; clock_generator:clk_2|counter[3]  ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 3.120      ;
; -2.070 ; clock_generator:clk_1|counter[1]  ; clock_generator:clk_1|counter[15]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.107      ;
; -2.053 ; clock_generator:clk_1|counter[1]  ; clock_generator:clk_1|counter[21]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.090      ;
; -2.052 ; clock_generator:clk_1|counter[3]  ; clock_generator:clk_1|counter[18]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.089      ;
; -2.049 ; clock_generator:clk_2|counter[2]  ; clock_generator:clk_2|counter[17]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 3.089      ;
; -2.039 ; clock_generator:clk_1|counter[4]  ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.076      ;
; -2.038 ; clock_generator:clk_1|counter[0]  ; clock_generator:clk_1|counter[12]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.075      ;
; -2.035 ; clock_generator:clk_2|counter[0]  ; clock_generator:clk_2|counter[14]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 3.075      ;
; -2.017 ; clock_generator:clk_1|counter[12] ; clock_generator:clk_1|counter[8]   ; clk_27       ; clk_27      ; 1.000        ; -0.001     ; 3.052      ;
; -2.017 ; clock_generator:clk_2|counter[0]  ; clock_generator:clk_2|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 3.057      ;
; -2.016 ; clock_generator:clk_1|counter[12] ; clock_generator:clk_1|counter[6]   ; clk_27       ; clk_27      ; 1.000        ; -0.001     ; 3.051      ;
; -2.012 ; clock_generator:clk_1|counter[5]  ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.049      ;
; -2.008 ; clock_generator:clk_1|counter[12] ; clock_generator:clk_1|counter[11]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.044      ;
; -2.008 ; clock_generator:clk_1|counter[12] ; clock_generator:clk_1|counter[18]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.044      ;
; -2.007 ; clock_generator:clk_1|counter[12] ; clock_generator:clk_1|counter[12]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.043      ;
; -2.004 ; clock_generator:clk_1|counter[12] ; clock_generator:clk_1|counter[15]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.040      ;
; -2.001 ; clock_generator:clk_1|counter[1]  ; clock_generator:clk_1|counter[12]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.038      ;
; -1.991 ; clock_generator:clk_2|counter[14] ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.027      ;
; -1.986 ; clock_generator:clk_1|counter[3]  ; clock_generator:clk_1|counter[8]   ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.022      ;
; -1.985 ; clock_generator:clk_1|counter[3]  ; clock_generator:clk_1|counter[6]   ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.021      ;
; -1.982 ; clock_generator:clk_2|counter[3]  ; clock_generator:clk_2|counter[17]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 3.022      ;
; -1.981 ; clock_generator:clk_2|counter[15] ; clock_generator:clk_2|counter[11]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.017      ;
; -1.981 ; clock_generator:clk_2|counter[15] ; clock_generator:clk_2|counter[10]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.017      ;
; -1.980 ; clock_generator:clk_2|counter[15] ; clock_generator:clk_2|counter[0]   ; clk_27       ; clk_27      ; 1.000        ; -0.004     ; 3.012      ;
; -1.980 ; clock_generator:clk_2|counter[15] ; clock_generator:clk_2|counter[17]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.016      ;
; -1.980 ; clock_generator:clk_2|counter[15] ; clock_generator:clk_2|counter[14]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.016      ;
; -1.978 ; clock_generator:clk_2|counter[4]  ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 3.018      ;
; -1.977 ; clock_generator:clk_2|counter[15] ; clock_generator:clk_2|counter[4]   ; clk_27       ; clk_27      ; 1.000        ; -0.004     ; 3.009      ;
; -1.977 ; clock_generator:clk_1|counter[3]  ; clock_generator:clk_1|counter[11]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.014      ;
; -1.976 ; clock_generator:clk_1|counter[3]  ; clock_generator:clk_1|counter[12]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.013      ;
; -1.973 ; clock_generator:clk_1|counter[3]  ; clock_generator:clk_1|counter[15]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.010      ;
; -1.970 ; clock_generator:clk_2|counter[1]  ; clock_generator:clk_2|counter[14]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 3.010      ;
; -1.968 ; clock_generator:clk_1|counter[2]  ; clock_generator:clk_1|counter[15]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.005      ;
; -1.965 ; clock_generator:clk_2|counter[0]  ; clock_generator:clk_2|counter[11]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 3.005      ;
; -1.963 ; clock_generator:clk_1|counter[0]  ; clock_generator:clk_1|counter[11]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.000      ;
; -1.956 ; clock_generator:clk_2|counter[11] ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 2.992      ;
; -1.952 ; clock_generator:clk_2|counter[1]  ; clock_generator:clk_2|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 2.992      ;
; -1.951 ; clock_generator:clk_1|counter[2]  ; clock_generator:clk_1|counter[21]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 2.988      ;
; -1.948 ; clock_generator:clk_1|counter[0]  ; clock_generator:clk_1|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 2.985      ;
; -1.943 ; clock_generator:clk_2|counter[7]  ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 2.983      ;
; -1.942 ; clock_generator:clk_1|counter[4]  ; clock_generator:clk_1|counter[18]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 2.979      ;
; -1.937 ; clock_generator:clk_1|counter[12] ; clock_generator:clk_1|clock_signal ; clk_27       ; clk_27      ; 1.000        ; -0.001     ; 2.972      ;
; -1.937 ; clock_generator:clk_2|counter[13] ; clock_generator:clk_2|counter[11]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 2.973      ;
; -1.937 ; clock_generator:clk_2|counter[13] ; clock_generator:clk_2|counter[10]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 2.973      ;
; -1.936 ; clock_generator:clk_2|counter[13] ; clock_generator:clk_2|counter[0]   ; clk_27       ; clk_27      ; 1.000        ; -0.004     ; 2.968      ;
; -1.936 ; clock_generator:clk_2|counter[13] ; clock_generator:clk_2|counter[17]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 2.972      ;
; -1.936 ; clock_generator:clk_2|counter[13] ; clock_generator:clk_2|counter[14]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 2.972      ;
; -1.933 ; clock_generator:clk_2|counter[13] ; clock_generator:clk_2|counter[4]   ; clk_27       ; clk_27      ; 1.000        ; -0.004     ; 2.965      ;
; -1.927 ; clock_generator:clk_1|counter[13] ; clock_generator:clk_1|counter[8]   ; clk_27       ; clk_27      ; 1.000        ; -0.001     ; 2.962      ;
; -1.926 ; clock_generator:clk_1|counter[13] ; clock_generator:clk_1|counter[6]   ; clk_27       ; clk_27      ; 1.000        ; -0.001     ; 2.961      ;
; -1.926 ; clock_generator:clk_1|counter[1]  ; clock_generator:clk_1|counter[11]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 2.963      ;
; -1.918 ; clock_generator:clk_1|counter[13] ; clock_generator:clk_1|counter[11]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 2.954      ;
; -1.918 ; clock_generator:clk_1|counter[13] ; clock_generator:clk_1|counter[18]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 2.954      ;
; -1.917 ; clock_generator:clk_1|counter[13] ; clock_generator:clk_1|counter[12]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 2.953      ;
; -1.915 ; clock_generator:clk_1|counter[5]  ; clock_generator:clk_1|counter[18]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 2.952      ;
; -1.914 ; clock_generator:clk_1|counter[13] ; clock_generator:clk_1|counter[15]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 2.950      ;
; -1.911 ; clock_generator:clk_1|counter[1]  ; clock_generator:clk_1|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 2.948      ;
; -1.906 ; clock_generator:clk_1|counter[3]  ; clock_generator:clk_1|clock_signal ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 2.942      ;
; -1.905 ; clock_generator:clk_1|counter[6]  ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 2.942      ;
; -1.900 ; clock_generator:clk_2|counter[1]  ; clock_generator:clk_2|counter[11]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 2.940      ;
; -1.899 ; clock_generator:clk_1|counter[2]  ; clock_generator:clk_1|counter[12]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 2.936      ;
; -1.891 ; clock_generator:clk_1|counter[15] ; clock_generator:clk_1|counter[8]   ; clk_27       ; clk_27      ; 1.000        ; -0.001     ; 2.926      ;
; -1.890 ; clock_generator:clk_1|counter[15] ; clock_generator:clk_1|counter[6]   ; clk_27       ; clk_27      ; 1.000        ; -0.001     ; 2.925      ;
; -1.886 ; clock_generator:clk_2|counter[0]  ; clock_generator:clk_2|counter[10]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 2.926      ;
; -1.882 ; clock_generator:clk_1|counter[15] ; clock_generator:clk_1|counter[11]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 2.918      ;
; -1.882 ; clock_generator:clk_1|counter[15] ; clock_generator:clk_1|counter[18]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 2.918      ;
; -1.881 ; clock_generator:clk_1|counter[15] ; clock_generator:clk_1|counter[12]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 2.917      ;
; -1.880 ; clock_generator:clk_2|counter[4]  ; clock_generator:clk_2|counter[17]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 2.920      ;
; -1.878 ; clock_generator:clk_1|counter[15] ; clock_generator:clk_1|counter[15]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 2.914      ;
; -1.875 ; clock_generator:clk_2|counter[0]  ; clock_generator:clk_2|counter[18]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 2.915      ;
; -1.868 ; clock_generator:clk_2|counter[6]  ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 2.908      ;
; -1.867 ; clock_generator:clk_1|counter[14] ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 2.903      ;
; -1.866 ; clock_generator:clk_1|counter[7]  ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 2.903      ;
; -1.847 ; clock_generator:clk_1|counter[13] ; clock_generator:clk_1|clock_signal ; clk_27       ; clk_27      ; 1.000        ; -0.001     ; 2.882      ;
; -1.845 ; clock_generator:clk_2|counter[12] ; clock_generator:clk_2|counter[11]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 2.881      ;
; -1.845 ; clock_generator:clk_2|counter[12] ; clock_generator:clk_2|counter[10]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 2.881      ;
; -1.844 ; clock_generator:clk_2|counter[5]  ; clock_generator:clk_2|counter[17]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 2.884      ;
; -1.844 ; clock_generator:clk_2|counter[12] ; clock_generator:clk_2|counter[0]   ; clk_27       ; clk_27      ; 1.000        ; -0.004     ; 2.876      ;
; -1.844 ; clock_generator:clk_2|counter[12] ; clock_generator:clk_2|counter[17]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 2.880      ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:clk_2|clock_signal'                                                                                                                                                                                                                         ;
+-------+---------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                     ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.114 ; nbitcounter:address_count|out_cont[2] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 1.000        ; 0.395      ; 1.246      ;
; 0.116 ; nbitcounter:address_count|out_cont[5] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 1.000        ; 0.395      ; 1.244      ;
; 0.124 ; nbitcounter:address_count|out_cont[3] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 1.000        ; 0.395      ; 1.236      ;
; 0.132 ; nbitcounter:address_count|out_cont[1] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 1.000        ; 0.395      ; 1.228      ;
; 0.133 ; nbitcounter:address_count|out_cont[4] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 1.000        ; 0.395      ; 1.227      ;
; 0.136 ; nbitcounter:address_count|out_cont[0] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 1.000        ; 0.392      ; 1.221      ;
+-------+---------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_27'                                                                                                                                                    ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -2.528 ; clock_generator:clk_2|clock_signal ; clock_generator:clk_2|clock_signal ; clock_generator:clk_2|clock_signal ; clk_27      ; 0.000        ; 2.669      ; 0.657      ;
; -2.507 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; clk_27      ; 0.000        ; 2.648      ; 0.657      ;
; -2.028 ; clock_generator:clk_2|clock_signal ; clock_generator:clk_2|clock_signal ; clock_generator:clk_2|clock_signal ; clk_27      ; -0.500       ; 2.669      ; 0.657      ;
; -2.007 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; clk_27      ; -0.500       ; 2.648      ; 0.657      ;
; 0.723  ; clock_generator:clk_2|counter[20]  ; clock_generator:clk_2|counter[20]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.989      ;
; 0.805  ; clock_generator:clk_1|counter[13]  ; clock_generator:clk_1|counter[13]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; clock_generator:clk_2|counter[12]  ; clock_generator:clk_2|counter[12]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; clock_generator:clk_1|counter[10]  ; clock_generator:clk_1|counter[10]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clock_generator:clk_1|counter[2]   ; clock_generator:clk_1|counter[2]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clock_generator:clk_1|counter[9]   ; clock_generator:clk_1|counter[9]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clock_generator:clk_2|counter[8]   ; clock_generator:clk_2|counter[8]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clock_generator:clk_2|counter[9]   ; clock_generator:clk_2|counter[9]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.072      ;
; 0.810  ; clock_generator:clk_2|counter[1]   ; clock_generator:clk_2|counter[1]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.076      ;
; 0.837  ; clock_generator:clk_1|counter[3]   ; clock_generator:clk_1|counter[3]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.103      ;
; 0.837  ; clock_generator:clk_2|counter[2]   ; clock_generator:clk_2|counter[2]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.103      ;
; 0.838  ; clock_generator:clk_1|counter[14]  ; clock_generator:clk_1|counter[14]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clock_generator:clk_1|counter[19]  ; clock_generator:clk_1|counter[19]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clock_generator:clk_1|counter[21]  ; clock_generator:clk_1|counter[21]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clock_generator:clk_1|counter[1]   ; clock_generator:clk_1|counter[1]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clock_generator:clk_1|counter[7]   ; clock_generator:clk_1|counter[7]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clock_generator:clk_2|counter[13]  ; clock_generator:clk_2|counter[13]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; clock_generator:clk_1|counter[16]  ; clock_generator:clk_1|counter[16]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; clock_generator:clk_1|counter[17]  ; clock_generator:clk_1|counter[17]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; clock_generator:clk_2|counter[15]  ; clock_generator:clk_2|counter[15]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; clock_generator:clk_2|counter[16]  ; clock_generator:clk_2|counter[16]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.105      ;
; 0.842  ; clock_generator:clk_2|counter[6]   ; clock_generator:clk_2|counter[6]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.108      ;
; 0.849  ; clock_generator:clk_2|counter[18]  ; clock_generator:clk_2|counter[18]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.115      ;
; 0.861  ; clock_generator:clk_2|counter[20]  ; clock_generator:clk_2|counter[11]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.127      ;
; 0.861  ; clock_generator:clk_2|counter[20]  ; clock_generator:clk_2|counter[10]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.127      ;
; 0.863  ; clock_generator:clk_2|counter[20]  ; clock_generator:clk_2|counter[14]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.129      ;
; 0.863  ; clock_generator:clk_2|counter[20]  ; clock_generator:clk_2|counter[17]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.129      ;
; 0.971  ; clock_generator:clk_2|counter[20]  ; clock_generator:clk_2|counter[19]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.237      ;
; 1.182  ; clock_generator:clk_2|counter[20]  ; clock_generator:clk_2|counter[0]   ; clk_27                             ; clk_27      ; 0.000        ; -0.004     ; 1.444      ;
; 1.188  ; clock_generator:clk_1|counter[13]  ; clock_generator:clk_1|counter[14]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.454      ;
; 1.188  ; clock_generator:clk_2|counter[12]  ; clock_generator:clk_2|counter[13]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; clock_generator:clk_1|counter[9]   ; clock_generator:clk_1|counter[10]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clock_generator:clk_2|counter[8]   ; clock_generator:clk_2|counter[9]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.455      ;
; 1.190  ; clock_generator:clk_1|counter[20]  ; clock_generator:clk_1|counter[21]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.456      ;
; 1.190  ; clock_generator:clk_1|counter[0]   ; clock_generator:clk_1|counter[1]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.456      ;
; 1.191  ; clock_generator:clk_2|counter[19]  ; clock_generator:clk_2|counter[20]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.457      ;
; 1.191  ; clock_generator:clk_2|counter[0]   ; clock_generator:clk_2|counter[1]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.457      ;
; 1.191  ; clock_generator:clk_1|counter[15]  ; clock_generator:clk_1|counter[16]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.457      ;
; 1.191  ; clock_generator:clk_2|counter[14]  ; clock_generator:clk_2|counter[15]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.457      ;
; 1.192  ; clock_generator:clk_1|counter[12]  ; clock_generator:clk_1|counter[13]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.458      ;
; 1.192  ; clock_generator:clk_1|counter[8]   ; clock_generator:clk_1|counter[9]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.458      ;
; 1.192  ; clock_generator:clk_1|counter[6]   ; clock_generator:clk_1|counter[7]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.458      ;
; 1.200  ; clock_generator:clk_2|counter[7]   ; clock_generator:clk_2|counter[8]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.466      ;
; 1.205  ; clock_generator:clk_1|counter[20]  ; clock_generator:clk_1|counter[20]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.471      ;
; 1.207  ; clock_generator:clk_2|counter[19]  ; clock_generator:clk_2|counter[19]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.473      ;
; 1.208  ; clock_generator:clk_1|counter[8]   ; clock_generator:clk_1|counter[8]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.474      ;
; 1.209  ; clock_generator:clk_1|counter[6]   ; clock_generator:clk_1|counter[6]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.475      ;
; 1.224  ; clock_generator:clk_1|counter[1]   ; clock_generator:clk_1|counter[2]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; clock_generator:clk_1|counter[16]  ; clock_generator:clk_1|counter[17]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; clock_generator:clk_2|counter[15]  ; clock_generator:clk_2|counter[16]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.491      ;
; 1.231  ; clock_generator:clk_2|counter[5]   ; clock_generator:clk_2|counter[6]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.497      ;
; 1.240  ; clock_generator:clk_2|counter[11]  ; clock_generator:clk_2|counter[12]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.506      ;
; 1.261  ; clock_generator:clk_1|counter[0]   ; clock_generator:clk_1|counter[2]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.527      ;
; 1.262  ; clock_generator:clk_1|counter[15]  ; clock_generator:clk_1|counter[17]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.528      ;
; 1.262  ; clock_generator:clk_2|counter[14]  ; clock_generator:clk_2|counter[16]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.528      ;
; 1.263  ; clock_generator:clk_1|counter[12]  ; clock_generator:clk_1|counter[14]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.529      ;
; 1.263  ; clock_generator:clk_1|counter[8]   ; clock_generator:clk_1|counter[10]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.529      ;
; 1.263  ; clock_generator:clk_1|counter[11]  ; clock_generator:clk_1|counter[13]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.529      ;
; 1.263  ; clock_generator:clk_2|counter[10]  ; clock_generator:clk_2|counter[12]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.529      ;
; 1.267  ; clock_generator:clk_2|counter[4]   ; clock_generator:clk_2|counter[6]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.533      ;
; 1.271  ; clock_generator:clk_2|counter[7]   ; clock_generator:clk_2|counter[9]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.537      ;
; 1.281  ; clock_generator:clk_1|counter[2]   ; clock_generator:clk_1|counter[3]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.547      ;
; 1.283  ; clock_generator:clk_2|counter[17]  ; clock_generator:clk_2|counter[18]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.549      ;
; 1.285  ; clock_generator:clk_2|counter[1]   ; clock_generator:clk_2|counter[2]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.551      ;
; 1.288  ; clock_generator:clk_2|counter[20]  ; clock_generator:clk_2|clock_signal ; clk_27                             ; clk_27      ; 0.000        ; -0.004     ; 1.550      ;
; 1.295  ; clock_generator:clk_1|counter[19]  ; clock_generator:clk_1|counter[21]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clock_generator:clk_1|counter[14]  ; clock_generator:clk_1|counter[16]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clock_generator:clk_2|counter[13]  ; clock_generator:clk_2|counter[15]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clock_generator:clk_1|counter[7]   ; clock_generator:clk_1|counter[9]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.561      ;
; 1.299  ; clock_generator:clk_1|counter[5]   ; clock_generator:clk_1|counter[7]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.565      ;
; 1.299  ; clock_generator:clk_2|counter[6]   ; clock_generator:clk_2|counter[8]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.565      ;
; 1.306  ; clock_generator:clk_2|counter[18]  ; clock_generator:clk_2|counter[20]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.572      ;
; 1.311  ; clock_generator:clk_2|counter[11]  ; clock_generator:clk_2|counter[13]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.577      ;
; 1.316  ; clock_generator:clk_1|counter[18]  ; clock_generator:clk_1|counter[19]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.582      ;
; 1.326  ; clock_generator:clk_1|counter[4]   ; clock_generator:clk_1|counter[7]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.592      ;
; 1.330  ; clock_generator:clk_1|counter[13]  ; clock_generator:clk_1|counter[16]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.596      ;
; 1.330  ; clock_generator:clk_2|counter[12]  ; clock_generator:clk_2|counter[15]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.596      ;
; 1.334  ; clock_generator:clk_1|counter[11]  ; clock_generator:clk_1|counter[14]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.600      ;
; 1.334  ; clock_generator:clk_1|counter[6]   ; clock_generator:clk_1|counter[9]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.600      ;
; 1.334  ; clock_generator:clk_2|counter[10]  ; clock_generator:clk_2|counter[13]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.600      ;
; 1.339  ; clock_generator:clk_1|counter[15]  ; clock_generator:clk_1|counter[15]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.605      ;
; 1.339  ; clock_generator:clk_2|counter[17]  ; clock_generator:clk_2|counter[17]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.605      ;
; 1.340  ; clock_generator:clk_2|counter[14]  ; clock_generator:clk_2|counter[14]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.606      ;
; 1.350  ; clock_generator:clk_2|counter[4]   ; clock_generator:clk_2|counter[4]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.616      ;
; 1.350  ; clock_generator:clk_2|counter[0]   ; clock_generator:clk_2|counter[2]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.616      ;
; 1.352  ; clock_generator:clk_2|counter[20]  ; clock_generator:clk_2|counter[3]   ; clk_27                             ; clk_27      ; 0.000        ; -0.004     ; 1.614      ;
; 1.354  ; clock_generator:clk_2|counter[20]  ; clock_generator:clk_2|counter[5]   ; clk_27                             ; clk_27      ; 0.000        ; -0.004     ; 1.616      ;
; 1.354  ; clock_generator:clk_2|counter[20]  ; clock_generator:clk_2|counter[7]   ; clk_27                             ; clk_27      ; 0.000        ; -0.004     ; 1.616      ;
; 1.354  ; clock_generator:clk_2|counter[20]  ; clock_generator:clk_2|counter[4]   ; clk_27                             ; clk_27      ; 0.000        ; -0.004     ; 1.616      ;
; 1.366  ; clock_generator:clk_1|counter[14]  ; clock_generator:clk_1|counter[17]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; clock_generator:clk_2|counter[13]  ; clock_generator:clk_2|counter[16]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; clock_generator:clk_1|counter[7]   ; clock_generator:clk_1|counter[10]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.632      ;
; 1.369  ; clock_generator:clk_2|counter[3]   ; clock_generator:clk_2|counter[6]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.635      ;
; 1.370  ; clock_generator:clk_2|counter[6]   ; clock_generator:clk_2|counter[9]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.636      ;
; 1.371  ; clock_generator:clk_1|counter[18]  ; clock_generator:clk_1|counter[18]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.637      ;
; 1.373  ; clock_generator:clk_2|counter[5]   ; clock_generator:clk_2|counter[8]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 1.639      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:clk_1|clock_signal'                                                                                                                                                                                      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.391 ; FIFO_machine:mchn|state.espere                         ; FIFO_machine:mchn|state.espere                         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nbitcounter:address_count|out_cont[0]                  ; nbitcounter:address_count|out_cont[0]                  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.520 ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[1]   ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[1]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.786      ;
; 0.522 ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[5]   ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[5]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[0]   ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[2]   ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[2]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[5]  ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[6]  ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[6]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[10]  ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[10]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; FIFO_machine:mchn|nbitreg:reg15|data_out[2]            ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[3]   ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[3]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[8]   ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[8]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[12]  ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[12]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[6]  ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[6]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[12]  ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[12]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[14]  ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[14]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[15]  ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[15]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[14]  ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[14]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[5]  ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[5]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[9]   ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[9]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[1]   ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[1]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[1]   ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[1]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[9]   ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[9]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[13]  ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[13]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[0]   ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[0]   ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[5]   ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[5]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[5]   ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[5]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[5]   ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[5]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; FIFO_machine:mchn|nbitreg:reg00|data_out[6]            ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[6]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; FIFO_machine:mchn|nbitreg:reg15|data_out[13]           ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[13] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[14]  ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[14]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[15] ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[15] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[15] ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[15] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[0]  ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[0]   ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[0]   ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[1]   ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[1]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[3]   ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; FIFO_machine:mchn|nbitreg:reg15|data_out[5]            ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[5]   ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[5]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[5]   ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[5]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; FIFO_machine:mchn|nbitreg:reg15|data_out[14]           ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[14] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[0]   ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[1]   ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[8]  ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[8]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[9]  ; FIFO_machine:mchn|nbitreg:reg15|data_out[9]            ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[1]   ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[1]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[8]  ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[8]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[15] ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[15]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[0]  ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[3]   ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[3]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[4]  ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[4]   ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[4]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[5]  ; FIFO_machine:mchn|nbitreg:reg15|data_out[5]            ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[5]  ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[6]   ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[6]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[14] ; FIFO_machine:mchn|nbitreg:reg15|data_out[14]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[14] ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[14] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; FIFO_machine:mchn|nbitreg:reg00|data_out[14]           ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[14]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[0]   ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[3]   ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[3]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[4]   ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[4]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[5]  ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[9]  ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[9]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[11]  ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[11] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[12]  ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[12]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[14] ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[14] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.801      ;
; 0.536 ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[2]   ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[2]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.802      ;
; 0.536 ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[4]  ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.802      ;
; 0.536 ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[6]   ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[6]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.802      ;
; 0.536 ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[6]   ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[6]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.802      ;
; 0.536 ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[11] ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[11] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.802      ;
; 0.536 ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[11]  ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[11]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.802      ;
; 0.536 ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[12]  ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[12]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.802      ;
; 0.536 ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[12]  ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[12]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.802      ;
; 0.536 ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[13]  ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[13]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.802      ;
; 0.537 ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[3]   ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[3]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.803      ;
; 0.537 ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[7]  ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[7]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.803      ;
; 0.537 ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[8]  ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[8]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.803      ;
; 0.537 ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[8]   ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[8]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.803      ;
; 0.538 ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[0]  ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[1]  ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[1]  ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[2]   ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[2]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[2]   ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[2]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[3]   ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[3]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[6]  ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[6]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[7]   ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[7]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[9]   ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[9]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[10]  ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[10] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[10]  ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[10]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[10]  ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[10]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[11]  ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[11]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[11]  ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[11]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[14] ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[14] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.804      ;
; 0.539 ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[2]   ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[2]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.805      ;
; 0.539 ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[3]  ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.805      ;
; 0.539 ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[4]   ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[4]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.805      ;
; 0.539 ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[7]   ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[7]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.805      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:clk_2|clock_signal'                                                                                                                                                                                                                          ;
+-------+---------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                     ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.595 ; nbitcounter:address_count|out_cont[0] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 0.000        ; 0.392      ; 1.221      ;
; 0.598 ; nbitcounter:address_count|out_cont[4] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 0.000        ; 0.395      ; 1.227      ;
; 0.599 ; nbitcounter:address_count|out_cont[1] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 0.000        ; 0.395      ; 1.228      ;
; 0.607 ; nbitcounter:address_count|out_cont[3] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 0.000        ; 0.395      ; 1.236      ;
; 0.615 ; nbitcounter:address_count|out_cont[5] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 0.000        ; 0.395      ; 1.244      ;
; 0.617 ; nbitcounter:address_count|out_cont[2] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 0.000        ; 0.395      ; 1.246      ;
+-------+---------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock_generator:clk_1|clock_signal'                                                                                                                                                        ;
+--------+------------------------------+-------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                               ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[0]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.040     ; 2.992      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[1]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.040     ; 2.992      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[2]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.040     ; 2.992      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[3]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.040     ; 2.992      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[5]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.040     ; 2.992      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[6]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.040     ; 2.992      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[7]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.040     ; 2.992      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[4]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.040     ; 2.992      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[0]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[0] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[0] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[0] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[0] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[0] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.038     ; 2.994      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.038     ; 2.994      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg00|data_out[0]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.038     ; 2.994      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[1]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[1] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[1] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[1] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[1] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[1] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.035     ; 2.997      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg00|data_out[1]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.035     ; 2.997      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[2]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.052     ; 2.980      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[2] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.052     ; 2.980      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[2] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.052     ; 2.980      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[2] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.052     ; 2.980      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[2] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.052     ; 2.980      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[2] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.052     ; 2.980      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.052     ; 2.980      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.052     ; 2.980      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.052     ; 2.980      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.052     ; 2.980      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.052     ; 2.980      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.052     ; 2.980      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.052     ; 2.980      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.052     ; 2.980      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.052     ; 2.980      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg00|data_out[2]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.035     ; 2.997      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[3]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.044     ; 2.988      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[3] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.045     ; 2.987      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[3] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.045     ; 2.987      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[3] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.045     ; 2.987      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[3] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.045     ; 2.987      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[3] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.045     ; 2.987      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.045     ; 2.987      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.045     ; 2.987      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.045     ; 2.987      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.045     ; 2.987      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.045     ; 2.987      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.045     ; 2.987      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.045     ; 2.987      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.045     ; 2.987      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.045     ; 2.987      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg00|data_out[3]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.035     ; 2.997      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[4]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[4] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[4] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[4] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[4] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[4] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.039     ; 2.993      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg00|data_out[4]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.035     ; 2.997      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[5]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.044     ; 2.988      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[5] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.044     ; 2.988      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[5] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.044     ; 2.988      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[5] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.044     ; 2.988      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[5] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.044     ; 2.988      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.035     ; 2.997      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.035     ; 2.997      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg00|data_out[5]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.035     ; 2.997      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[6]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.038     ; 2.994      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[6] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.038     ; 2.994      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[6] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.038     ; 2.994      ;
; -1.996 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[6] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.038     ; 2.994      ;
+--------+------------------------------+-------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock_generator:clk_1|clock_signal'                                                                                                                                                        ;
+-------+------------------------------+-------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                               ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[5] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.049     ; 2.982      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.049     ; 2.982      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.049     ; 2.982      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.049     ; 2.982      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.049     ; 2.982      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.049     ; 2.982      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.049     ; 2.982      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.049     ; 2.982      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[8]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.991      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[8] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.991      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[8] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.991      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[8] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.991      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[8] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.991      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[8] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.991      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[8]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.991      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[8]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.991      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[8]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.991      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[8]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.991      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[8]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.991      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[8]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.991      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[8]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.991      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[8]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.991      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[8]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.991      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[11]          ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.049     ; 2.982      ;
; 2.765 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[13] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.049     ; 2.982      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[0]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.992      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[1]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.992      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[2]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.992      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[3]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.992      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[5]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.992      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[6]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.992      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[7]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.992      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[4]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.040     ; 2.992      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[0]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[0] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[0] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[0] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[0] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[0] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.038     ; 2.994      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.038     ; 2.994      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg00|data_out[0]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.038     ; 2.994      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[1]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[1] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[1] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[1] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[1] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[1] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.035     ; 2.997      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg00|data_out[1]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.035     ; 2.997      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[2]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.052     ; 2.980      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[2] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.052     ; 2.980      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[2] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.052     ; 2.980      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[2] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.052     ; 2.980      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[2] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.052     ; 2.980      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[2] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.052     ; 2.980      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.052     ; 2.980      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.052     ; 2.980      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.052     ; 2.980      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.052     ; 2.980      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.052     ; 2.980      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.052     ; 2.980      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.052     ; 2.980      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.052     ; 2.980      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.052     ; 2.980      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg00|data_out[2]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.035     ; 2.997      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[3]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.044     ; 2.988      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[3] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.045     ; 2.987      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[3] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.045     ; 2.987      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[3] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.045     ; 2.987      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[3] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.045     ; 2.987      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[3] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.045     ; 2.987      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.045     ; 2.987      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.045     ; 2.987      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.045     ; 2.987      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.045     ; 2.987      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.045     ; 2.987      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.045     ; 2.987      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.045     ; 2.987      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.045     ; 2.987      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.045     ; 2.987      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg00|data_out[3]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.035     ; 2.997      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[4]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[4] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
; 2.766 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[4] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 2.993      ;
+-------+------------------------------+-------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:clk_2|clock_signal'                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:clk_2|clock_signal ; Rise       ; ROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:clk_2|clock_signal ; Rise       ; ROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:clk_2|clock_signal ; Rise       ; clk_2|clock_signal|regout                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:clk_2|clock_signal ; Rise       ; clk_2|clock_signal|regout                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:clk_2|clock_signal ; Rise       ; clk_2|clock_signal~clkctrl|inclk[0]                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:clk_2|clock_signal ; Rise       ; clk_2|clock_signal~clkctrl|inclk[0]                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:clk_2|clock_signal ; Rise       ; clk_2|clock_signal~clkctrl|outclk                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:clk_2|clock_signal ; Rise       ; clk_2|clock_signal~clkctrl|outclk                                                                           ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_27'                                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_27 ; Rise       ; clk_27                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; clk_1|clock_signal|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clk_1|clock_signal|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; clk_1|counter[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clk_1|counter[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; clk_1|counter[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clk_1|counter[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; clk_1|counter[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clk_1|counter[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; clk_1|counter[12]|clk              ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:clk_1|clock_signal'                                                                                                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[3]  ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Key2      ; clock_generator:clk_1|clock_signal ; 4.713 ; 4.713 ; Rise       ; clock_generator:clk_1|clock_signal ;
; SW[*]     ; clock_generator:clk_1|clock_signal ; 2.134 ; 2.134 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  SW[0]    ; clock_generator:clk_1|clock_signal ; 2.093 ; 2.093 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  SW[1]    ; clock_generator:clk_1|clock_signal ; 2.134 ; 2.134 ; Rise       ; clock_generator:clk_1|clock_signal ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Key2      ; clock_generator:clk_1|clock_signal ; -4.482 ; -4.482 ; Rise       ; clock_generator:clk_1|clock_signal ;
; SW[*]     ; clock_generator:clk_1|clock_signal ; -0.900 ; -0.900 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  SW[0]    ; clock_generator:clk_1|clock_signal ; -0.900 ; -0.900 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  SW[1]    ; clock_generator:clk_1|clock_signal ; -1.573 ; -1.573 ; Rise       ; clock_generator:clk_1|clock_signal ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Hex0[*]   ; clock_generator:clk_1|clock_signal ; 21.399 ; 21.399 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[0]  ; clock_generator:clk_1|clock_signal ; 21.399 ; 21.399 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[1]  ; clock_generator:clk_1|clock_signal ; 21.371 ; 21.371 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[2]  ; clock_generator:clk_1|clock_signal ; 21.394 ; 21.394 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[3]  ; clock_generator:clk_1|clock_signal ; 21.144 ; 21.144 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[4]  ; clock_generator:clk_1|clock_signal ; 21.136 ; 21.136 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[5]  ; clock_generator:clk_1|clock_signal ; 21.131 ; 21.131 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[6]  ; clock_generator:clk_1|clock_signal ; 21.133 ; 21.133 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex1[*]   ; clock_generator:clk_1|clock_signal ; 23.185 ; 23.185 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[0]  ; clock_generator:clk_1|clock_signal ; 23.185 ; 23.185 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[1]  ; clock_generator:clk_1|clock_signal ; 22.897 ; 22.897 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[2]  ; clock_generator:clk_1|clock_signal ; 22.696 ; 22.696 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[3]  ; clock_generator:clk_1|clock_signal ; 22.733 ; 22.733 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[4]  ; clock_generator:clk_1|clock_signal ; 22.716 ; 22.716 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[5]  ; clock_generator:clk_1|clock_signal ; 22.703 ; 22.703 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[6]  ; clock_generator:clk_1|clock_signal ; 23.051 ; 23.051 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex2[*]   ; clock_generator:clk_1|clock_signal ; 24.098 ; 24.098 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[0]  ; clock_generator:clk_1|clock_signal ; 24.048 ; 24.048 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[1]  ; clock_generator:clk_1|clock_signal ; 23.994 ; 23.994 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[2]  ; clock_generator:clk_1|clock_signal ; 23.969 ; 23.969 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[3]  ; clock_generator:clk_1|clock_signal ; 24.098 ; 24.098 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[4]  ; clock_generator:clk_1|clock_signal ; 23.798 ; 23.798 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[5]  ; clock_generator:clk_1|clock_signal ; 23.754 ; 23.754 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[6]  ; clock_generator:clk_1|clock_signal ; 23.786 ; 23.786 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex3[*]   ; clock_generator:clk_1|clock_signal ; 24.103 ; 24.103 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[0]  ; clock_generator:clk_1|clock_signal ; 24.103 ; 24.103 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[1]  ; clock_generator:clk_1|clock_signal ; 23.811 ; 23.811 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[2]  ; clock_generator:clk_1|clock_signal ; 23.785 ; 23.785 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[3]  ; clock_generator:clk_1|clock_signal ; 23.821 ; 23.821 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[4]  ; clock_generator:clk_1|clock_signal ; 23.794 ; 23.794 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[5]  ; clock_generator:clk_1|clock_signal ; 23.797 ; 23.797 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[6]  ; clock_generator:clk_1|clock_signal ; 23.778 ; 23.778 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex4[*]   ; clock_generator:clk_1|clock_signal ; 10.895 ; 10.895 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[0]  ; clock_generator:clk_1|clock_signal ; 10.885 ; 10.885 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[1]  ; clock_generator:clk_1|clock_signal ; 10.895 ; 10.895 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[2]  ; clock_generator:clk_1|clock_signal ; 10.868 ; 10.868 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[3]  ; clock_generator:clk_1|clock_signal ; 10.874 ; 10.874 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[4]  ; clock_generator:clk_1|clock_signal ; 10.769 ; 10.769 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[5]  ; clock_generator:clk_1|clock_signal ; 10.891 ; 10.891 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[6]  ; clock_generator:clk_1|clock_signal ; 10.597 ; 10.597 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex5[*]   ; clock_generator:clk_1|clock_signal ; 9.948  ; 9.948  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[0]  ; clock_generator:clk_1|clock_signal ; 9.880  ; 9.880  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[1]  ; clock_generator:clk_1|clock_signal ; 8.359  ; 8.359  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[2]  ; clock_generator:clk_1|clock_signal ; 8.249  ; 8.249  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[3]  ; clock_generator:clk_1|clock_signal ; 9.948  ; 9.948  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[4]  ; clock_generator:clk_1|clock_signal ; 9.806  ; 9.806  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[5]  ; clock_generator:clk_1|clock_signal ; 9.923  ; 9.923  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[6]  ; clock_generator:clk_1|clock_signal ; 8.069  ; 8.069  ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex6[*]   ; clock_generator:clk_1|clock_signal ; 9.891  ; 9.891  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[0]  ; clock_generator:clk_1|clock_signal ; 7.746  ; 7.746  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[1]  ; clock_generator:clk_1|clock_signal ; 9.891  ; 9.891  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[2]  ; clock_generator:clk_1|clock_signal ; 9.891  ; 9.891  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[3]  ; clock_generator:clk_1|clock_signal ; 6.616  ; 6.616  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[5]  ; clock_generator:clk_1|clock_signal ; 7.909  ; 7.909  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[6]  ; clock_generator:clk_1|clock_signal ; 7.904  ; 7.904  ; Rise       ; clock_generator:clk_1|clock_signal ;
; LEDG[*]   ; clock_generator:clk_1|clock_signal ; 4.764  ;        ; Rise       ; clock_generator:clk_1|clock_signal ;
;  LEDG[0]  ; clock_generator:clk_1|clock_signal ; 4.764  ;        ; Rise       ; clock_generator:clk_1|clock_signal ;
; LEDR[*]   ; clock_generator:clk_1|clock_signal ; 11.713 ; 11.713 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  LEDR[0]  ; clock_generator:clk_1|clock_signal ; 9.543  ; 9.543  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  LEDR[1]  ; clock_generator:clk_1|clock_signal ; 11.713 ; 11.713 ; Rise       ; clock_generator:clk_1|clock_signal ;
; LEDG[*]   ; clock_generator:clk_1|clock_signal ;        ; 4.764  ; Fall       ; clock_generator:clk_1|clock_signal ;
;  LEDG[0]  ; clock_generator:clk_1|clock_signal ;        ; 4.764  ; Fall       ; clock_generator:clk_1|clock_signal ;
; Hex0[*]   ; clock_generator:clk_2|clock_signal ; 24.536 ; 24.536 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[0]  ; clock_generator:clk_2|clock_signal ; 24.536 ; 24.536 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[1]  ; clock_generator:clk_2|clock_signal ; 24.508 ; 24.508 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[2]  ; clock_generator:clk_2|clock_signal ; 24.531 ; 24.531 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[3]  ; clock_generator:clk_2|clock_signal ; 24.281 ; 24.281 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[4]  ; clock_generator:clk_2|clock_signal ; 24.273 ; 24.273 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[5]  ; clock_generator:clk_2|clock_signal ; 24.268 ; 24.268 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[6]  ; clock_generator:clk_2|clock_signal ; 24.270 ; 24.270 ; Rise       ; clock_generator:clk_2|clock_signal ;
; Hex1[*]   ; clock_generator:clk_2|clock_signal ; 26.322 ; 26.322 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[0]  ; clock_generator:clk_2|clock_signal ; 26.322 ; 26.322 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[1]  ; clock_generator:clk_2|clock_signal ; 26.034 ; 26.034 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[2]  ; clock_generator:clk_2|clock_signal ; 25.833 ; 25.833 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[3]  ; clock_generator:clk_2|clock_signal ; 25.870 ; 25.870 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[4]  ; clock_generator:clk_2|clock_signal ; 25.853 ; 25.853 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[5]  ; clock_generator:clk_2|clock_signal ; 25.840 ; 25.840 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[6]  ; clock_generator:clk_2|clock_signal ; 26.188 ; 26.188 ; Rise       ; clock_generator:clk_2|clock_signal ;
; Hex2[*]   ; clock_generator:clk_2|clock_signal ; 27.235 ; 27.235 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[0]  ; clock_generator:clk_2|clock_signal ; 27.185 ; 27.185 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[1]  ; clock_generator:clk_2|clock_signal ; 27.131 ; 27.131 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[2]  ; clock_generator:clk_2|clock_signal ; 27.106 ; 27.106 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[3]  ; clock_generator:clk_2|clock_signal ; 27.235 ; 27.235 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[4]  ; clock_generator:clk_2|clock_signal ; 26.935 ; 26.935 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[5]  ; clock_generator:clk_2|clock_signal ; 26.891 ; 26.891 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[6]  ; clock_generator:clk_2|clock_signal ; 26.923 ; 26.923 ; Rise       ; clock_generator:clk_2|clock_signal ;
; Hex3[*]   ; clock_generator:clk_2|clock_signal ; 27.240 ; 27.240 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[0]  ; clock_generator:clk_2|clock_signal ; 27.240 ; 27.240 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[1]  ; clock_generator:clk_2|clock_signal ; 26.948 ; 26.948 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[2]  ; clock_generator:clk_2|clock_signal ; 26.922 ; 26.922 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[3]  ; clock_generator:clk_2|clock_signal ; 26.958 ; 26.958 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[4]  ; clock_generator:clk_2|clock_signal ; 26.931 ; 26.931 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[5]  ; clock_generator:clk_2|clock_signal ; 26.934 ; 26.934 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[6]  ; clock_generator:clk_2|clock_signal ; 26.915 ; 26.915 ; Rise       ; clock_generator:clk_2|clock_signal ;
; LEDG[*]   ; clock_generator:clk_2|clock_signal ; 5.378  ;        ; Rise       ; clock_generator:clk_2|clock_signal ;
;  LEDG[1]  ; clock_generator:clk_2|clock_signal ; 5.378  ;        ; Rise       ; clock_generator:clk_2|clock_signal ;
; LEDG[*]   ; clock_generator:clk_2|clock_signal ;        ; 5.378  ; Fall       ; clock_generator:clk_2|clock_signal ;
;  LEDG[1]  ; clock_generator:clk_2|clock_signal ;        ; 5.378  ; Fall       ; clock_generator:clk_2|clock_signal ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Hex0[*]   ; clock_generator:clk_1|clock_signal ; 10.367 ; 10.367 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[0]  ; clock_generator:clk_1|clock_signal ; 10.637 ; 10.637 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[1]  ; clock_generator:clk_1|clock_signal ; 10.610 ; 10.610 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[2]  ; clock_generator:clk_1|clock_signal ; 10.604 ; 10.604 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[3]  ; clock_generator:clk_1|clock_signal ; 10.378 ; 10.378 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[4]  ; clock_generator:clk_1|clock_signal ; 10.377 ; 10.377 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[5]  ; clock_generator:clk_1|clock_signal ; 10.368 ; 10.368 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[6]  ; clock_generator:clk_1|clock_signal ; 10.367 ; 10.367 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex1[*]   ; clock_generator:clk_1|clock_signal ; 12.168 ; 12.168 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[0]  ; clock_generator:clk_1|clock_signal ; 12.648 ; 12.648 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[1]  ; clock_generator:clk_1|clock_signal ; 12.360 ; 12.360 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[2]  ; clock_generator:clk_1|clock_signal ; 12.168 ; 12.168 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[3]  ; clock_generator:clk_1|clock_signal ; 12.200 ; 12.200 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[4]  ; clock_generator:clk_1|clock_signal ; 12.179 ; 12.179 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[5]  ; clock_generator:clk_1|clock_signal ; 12.171 ; 12.171 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[6]  ; clock_generator:clk_1|clock_signal ; 12.518 ; 12.518 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex2[*]   ; clock_generator:clk_1|clock_signal ; 12.807 ; 12.807 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[0]  ; clock_generator:clk_1|clock_signal ; 13.097 ; 13.097 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[1]  ; clock_generator:clk_1|clock_signal ; 13.057 ; 13.057 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[2]  ; clock_generator:clk_1|clock_signal ; 13.035 ; 13.035 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[3]  ; clock_generator:clk_1|clock_signal ; 13.148 ; 13.148 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[4]  ; clock_generator:clk_1|clock_signal ; 12.849 ; 12.849 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[5]  ; clock_generator:clk_1|clock_signal ; 12.807 ; 12.807 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[6]  ; clock_generator:clk_1|clock_signal ; 12.833 ; 12.833 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex3[*]   ; clock_generator:clk_1|clock_signal ; 14.397 ; 14.397 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[0]  ; clock_generator:clk_1|clock_signal ; 14.724 ; 14.724 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[1]  ; clock_generator:clk_1|clock_signal ; 14.431 ; 14.431 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[2]  ; clock_generator:clk_1|clock_signal ; 14.410 ; 14.410 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[3]  ; clock_generator:clk_1|clock_signal ; 14.445 ; 14.445 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[4]  ; clock_generator:clk_1|clock_signal ; 14.414 ; 14.414 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[5]  ; clock_generator:clk_1|clock_signal ; 14.418 ; 14.418 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[6]  ; clock_generator:clk_1|clock_signal ; 14.397 ; 14.397 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex4[*]   ; clock_generator:clk_1|clock_signal ; 7.745  ; 7.745  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[0]  ; clock_generator:clk_1|clock_signal ; 8.041  ; 8.041  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[1]  ; clock_generator:clk_1|clock_signal ; 8.048  ; 8.048  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[2]  ; clock_generator:clk_1|clock_signal ; 8.049  ; 8.049  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[3]  ; clock_generator:clk_1|clock_signal ; 8.026  ; 8.026  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[4]  ; clock_generator:clk_1|clock_signal ; 7.921  ; 7.921  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[5]  ; clock_generator:clk_1|clock_signal ; 8.046  ; 8.046  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[6]  ; clock_generator:clk_1|clock_signal ; 7.745  ; 7.745  ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex5[*]   ; clock_generator:clk_1|clock_signal ; 7.519  ; 7.519  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[0]  ; clock_generator:clk_1|clock_signal ; 8.241  ; 8.241  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[1]  ; clock_generator:clk_1|clock_signal ; 7.519  ; 7.519  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[2]  ; clock_generator:clk_1|clock_signal ; 7.701  ; 7.701  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[3]  ; clock_generator:clk_1|clock_signal ; 8.316  ; 8.316  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[4]  ; clock_generator:clk_1|clock_signal ; 8.194  ; 8.194  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[5]  ; clock_generator:clk_1|clock_signal ; 8.287  ; 8.287  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[6]  ; clock_generator:clk_1|clock_signal ; 7.800  ; 7.800  ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex6[*]   ; clock_generator:clk_1|clock_signal ; 6.616  ; 6.616  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[0]  ; clock_generator:clk_1|clock_signal ; 7.746  ; 7.746  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[1]  ; clock_generator:clk_1|clock_signal ; 8.376  ; 8.376  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[2]  ; clock_generator:clk_1|clock_signal ; 8.376  ; 8.376  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[3]  ; clock_generator:clk_1|clock_signal ; 6.616  ; 6.616  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[5]  ; clock_generator:clk_1|clock_signal ; 7.667  ; 7.667  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[6]  ; clock_generator:clk_1|clock_signal ; 7.664  ; 7.664  ; Rise       ; clock_generator:clk_1|clock_signal ;
; LEDG[*]   ; clock_generator:clk_1|clock_signal ; 4.764  ;        ; Rise       ; clock_generator:clk_1|clock_signal ;
;  LEDG[0]  ; clock_generator:clk_1|clock_signal ; 4.764  ;        ; Rise       ; clock_generator:clk_1|clock_signal ;
; LEDR[*]   ; clock_generator:clk_1|clock_signal ; 8.578  ; 8.578  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  LEDR[0]  ; clock_generator:clk_1|clock_signal ; 8.578  ; 8.578  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  LEDR[1]  ; clock_generator:clk_1|clock_signal ; 10.721 ; 10.721 ; Rise       ; clock_generator:clk_1|clock_signal ;
; LEDG[*]   ; clock_generator:clk_1|clock_signal ;        ; 4.764  ; Fall       ; clock_generator:clk_1|clock_signal ;
;  LEDG[0]  ; clock_generator:clk_1|clock_signal ;        ; 4.764  ; Fall       ; clock_generator:clk_1|clock_signal ;
; Hex0[*]   ; clock_generator:clk_2|clock_signal ; 13.484 ; 13.484 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[0]  ; clock_generator:clk_2|clock_signal ; 13.754 ; 13.754 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[1]  ; clock_generator:clk_2|clock_signal ; 13.727 ; 13.727 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[2]  ; clock_generator:clk_2|clock_signal ; 13.721 ; 13.721 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[3]  ; clock_generator:clk_2|clock_signal ; 13.495 ; 13.495 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[4]  ; clock_generator:clk_2|clock_signal ; 13.494 ; 13.494 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[5]  ; clock_generator:clk_2|clock_signal ; 13.485 ; 13.485 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[6]  ; clock_generator:clk_2|clock_signal ; 13.484 ; 13.484 ; Rise       ; clock_generator:clk_2|clock_signal ;
; Hex1[*]   ; clock_generator:clk_2|clock_signal ; 16.134 ; 16.134 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[0]  ; clock_generator:clk_2|clock_signal ; 16.614 ; 16.614 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[1]  ; clock_generator:clk_2|clock_signal ; 16.326 ; 16.326 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[2]  ; clock_generator:clk_2|clock_signal ; 16.134 ; 16.134 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[3]  ; clock_generator:clk_2|clock_signal ; 16.166 ; 16.166 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[4]  ; clock_generator:clk_2|clock_signal ; 16.145 ; 16.145 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[5]  ; clock_generator:clk_2|clock_signal ; 16.137 ; 16.137 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[6]  ; clock_generator:clk_2|clock_signal ; 16.484 ; 16.484 ; Rise       ; clock_generator:clk_2|clock_signal ;
; Hex2[*]   ; clock_generator:clk_2|clock_signal ; 16.773 ; 16.773 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[0]  ; clock_generator:clk_2|clock_signal ; 17.063 ; 17.063 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[1]  ; clock_generator:clk_2|clock_signal ; 17.023 ; 17.023 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[2]  ; clock_generator:clk_2|clock_signal ; 17.001 ; 17.001 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[3]  ; clock_generator:clk_2|clock_signal ; 17.114 ; 17.114 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[4]  ; clock_generator:clk_2|clock_signal ; 16.815 ; 16.815 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[5]  ; clock_generator:clk_2|clock_signal ; 16.773 ; 16.773 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[6]  ; clock_generator:clk_2|clock_signal ; 16.799 ; 16.799 ; Rise       ; clock_generator:clk_2|clock_signal ;
; Hex3[*]   ; clock_generator:clk_2|clock_signal ; 17.692 ; 17.692 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[0]  ; clock_generator:clk_2|clock_signal ; 18.019 ; 18.019 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[1]  ; clock_generator:clk_2|clock_signal ; 17.726 ; 17.726 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[2]  ; clock_generator:clk_2|clock_signal ; 17.705 ; 17.705 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[3]  ; clock_generator:clk_2|clock_signal ; 17.740 ; 17.740 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[4]  ; clock_generator:clk_2|clock_signal ; 17.709 ; 17.709 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[5]  ; clock_generator:clk_2|clock_signal ; 17.713 ; 17.713 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[6]  ; clock_generator:clk_2|clock_signal ; 17.692 ; 17.692 ; Rise       ; clock_generator:clk_2|clock_signal ;
; LEDG[*]   ; clock_generator:clk_2|clock_signal ; 5.378  ;        ; Rise       ; clock_generator:clk_2|clock_signal ;
;  LEDG[1]  ; clock_generator:clk_2|clock_signal ; 5.378  ;        ; Rise       ; clock_generator:clk_2|clock_signal ;
; LEDG[*]   ; clock_generator:clk_2|clock_signal ;        ; 5.378  ; Fall       ; clock_generator:clk_2|clock_signal ;
;  LEDG[1]  ; clock_generator:clk_2|clock_signal ;        ; 5.378  ; Fall       ; clock_generator:clk_2|clock_signal ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; Hex0[0]     ; 20.596 ; 20.596 ; 20.596 ; 20.596 ;
; SW[0]      ; Hex0[1]     ; 20.568 ; 20.568 ; 20.568 ; 20.568 ;
; SW[0]      ; Hex0[2]     ; 20.591 ; 20.591 ; 20.591 ; 20.591 ;
; SW[0]      ; Hex0[3]     ; 20.341 ; 20.341 ; 20.341 ; 20.341 ;
; SW[0]      ; Hex0[4]     ; 20.333 ; 20.333 ; 20.333 ; 20.333 ;
; SW[0]      ; Hex0[5]     ; 20.328 ; 20.328 ; 20.328 ; 20.328 ;
; SW[0]      ; Hex0[6]     ; 20.330 ; 20.330 ; 20.330 ; 20.330 ;
; SW[0]      ; Hex1[0]     ; 22.382 ; 22.382 ; 22.382 ; 22.382 ;
; SW[0]      ; Hex1[1]     ; 22.094 ; 22.094 ; 22.094 ; 22.094 ;
; SW[0]      ; Hex1[2]     ; 21.893 ; 21.893 ; 21.893 ; 21.893 ;
; SW[0]      ; Hex1[3]     ; 21.930 ; 21.930 ; 21.930 ; 21.930 ;
; SW[0]      ; Hex1[4]     ; 21.913 ; 21.913 ; 21.913 ; 21.913 ;
; SW[0]      ; Hex1[5]     ; 21.900 ; 21.900 ; 21.900 ; 21.900 ;
; SW[0]      ; Hex1[6]     ; 22.248 ; 22.248 ; 22.248 ; 22.248 ;
; SW[0]      ; Hex2[0]     ; 23.245 ; 23.245 ; 23.245 ; 23.245 ;
; SW[0]      ; Hex2[1]     ; 23.191 ; 23.191 ; 23.191 ; 23.191 ;
; SW[0]      ; Hex2[2]     ; 23.166 ; 23.166 ; 23.166 ; 23.166 ;
; SW[0]      ; Hex2[3]     ; 23.295 ; 23.295 ; 23.295 ; 23.295 ;
; SW[0]      ; Hex2[4]     ; 22.995 ; 22.995 ; 22.995 ; 22.995 ;
; SW[0]      ; Hex2[5]     ; 22.951 ; 22.951 ; 22.951 ; 22.951 ;
; SW[0]      ; Hex2[6]     ; 22.983 ; 22.983 ; 22.983 ; 22.983 ;
; SW[0]      ; Hex3[0]     ; 23.300 ; 23.300 ; 23.300 ; 23.300 ;
; SW[0]      ; Hex3[1]     ; 23.008 ; 23.008 ; 23.008 ; 23.008 ;
; SW[0]      ; Hex3[2]     ; 22.982 ; 22.982 ; 22.982 ; 22.982 ;
; SW[0]      ; Hex3[3]     ; 23.018 ; 23.018 ; 23.018 ; 23.018 ;
; SW[0]      ; Hex3[4]     ; 22.991 ; 22.991 ; 22.991 ; 22.991 ;
; SW[0]      ; Hex3[5]     ; 22.994 ; 22.994 ; 22.994 ; 22.994 ;
; SW[0]      ; Hex3[6]     ; 22.975 ; 22.975 ; 22.975 ; 22.975 ;
; SW[2]      ; Hex0[0]     ; 20.405 ; 20.405 ; 20.405 ; 20.405 ;
; SW[2]      ; Hex0[1]     ; 20.377 ; 20.377 ; 20.377 ; 20.377 ;
; SW[2]      ; Hex0[2]     ; 20.400 ; 20.400 ; 20.400 ; 20.400 ;
; SW[2]      ; Hex0[3]     ; 20.150 ; 20.150 ; 20.150 ; 20.150 ;
; SW[2]      ; Hex0[4]     ; 20.142 ; 20.142 ; 20.142 ; 20.142 ;
; SW[2]      ; Hex0[5]     ; 20.137 ; 20.137 ; 20.137 ; 20.137 ;
; SW[2]      ; Hex0[6]     ; 20.139 ; 20.139 ; 20.139 ; 20.139 ;
; SW[2]      ; Hex1[0]     ; 22.191 ; 22.191 ; 22.191 ; 22.191 ;
; SW[2]      ; Hex1[1]     ; 21.903 ; 21.903 ; 21.903 ; 21.903 ;
; SW[2]      ; Hex1[2]     ; 21.702 ; 21.702 ; 21.702 ; 21.702 ;
; SW[2]      ; Hex1[3]     ; 21.739 ; 21.739 ; 21.739 ; 21.739 ;
; SW[2]      ; Hex1[4]     ; 21.722 ; 21.722 ; 21.722 ; 21.722 ;
; SW[2]      ; Hex1[5]     ; 21.709 ; 21.709 ; 21.709 ; 21.709 ;
; SW[2]      ; Hex1[6]     ; 22.057 ; 22.057 ; 22.057 ; 22.057 ;
; SW[2]      ; Hex2[0]     ; 23.054 ; 23.054 ; 23.054 ; 23.054 ;
; SW[2]      ; Hex2[1]     ; 23.000 ; 23.000 ; 23.000 ; 23.000 ;
; SW[2]      ; Hex2[2]     ; 22.975 ; 22.975 ; 22.975 ; 22.975 ;
; SW[2]      ; Hex2[3]     ; 23.104 ; 23.104 ; 23.104 ; 23.104 ;
; SW[2]      ; Hex2[4]     ; 22.804 ; 22.804 ; 22.804 ; 22.804 ;
; SW[2]      ; Hex2[5]     ; 22.760 ; 22.760 ; 22.760 ; 22.760 ;
; SW[2]      ; Hex2[6]     ; 22.792 ; 22.792 ; 22.792 ; 22.792 ;
; SW[2]      ; Hex3[0]     ; 23.109 ; 23.109 ; 23.109 ; 23.109 ;
; SW[2]      ; Hex3[1]     ; 22.817 ; 22.817 ; 22.817 ; 22.817 ;
; SW[2]      ; Hex3[2]     ; 22.791 ; 22.791 ; 22.791 ; 22.791 ;
; SW[2]      ; Hex3[3]     ; 22.827 ; 22.827 ; 22.827 ; 22.827 ;
; SW[2]      ; Hex3[4]     ; 22.800 ; 22.800 ; 22.800 ; 22.800 ;
; SW[2]      ; Hex3[5]     ; 22.803 ; 22.803 ; 22.803 ; 22.803 ;
; SW[2]      ; Hex3[6]     ; 22.784 ; 22.784 ; 22.784 ; 22.784 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; Hex0[0]     ; 9.806  ; 9.806  ; 9.806  ; 9.806  ;
; SW[0]      ; Hex0[1]     ; 9.779  ; 9.779  ; 9.779  ; 9.779  ;
; SW[0]      ; Hex0[2]     ; 11.026 ; 9.773  ; 9.773  ; 11.026 ;
; SW[0]      ; Hex0[3]     ; 9.547  ; 9.547  ; 9.547  ; 9.547  ;
; SW[0]      ; Hex0[4]     ; 9.546  ; 10.778 ; 10.778 ; 9.546  ;
; SW[0]      ; Hex0[5]     ; 9.537  ; 10.763 ; 10.763 ; 9.537  ;
; SW[0]      ; Hex0[6]     ; 9.536  ; 9.536  ; 9.536  ; 9.536  ;
; SW[0]      ; Hex1[0]     ; 12.066 ; 12.066 ; 12.066 ; 12.066 ;
; SW[0]      ; Hex1[1]     ; 11.778 ; 11.778 ; 11.778 ; 11.778 ;
; SW[0]      ; Hex1[2]     ; 11.586 ; 11.586 ; 11.586 ; 11.586 ;
; SW[0]      ; Hex1[3]     ; 11.618 ; 11.618 ; 11.618 ; 11.618 ;
; SW[0]      ; Hex1[4]     ; 11.597 ; 11.597 ; 11.597 ; 11.597 ;
; SW[0]      ; Hex1[5]     ; 11.589 ; 11.589 ; 11.589 ; 11.589 ;
; SW[0]      ; Hex1[6]     ; 11.936 ; 11.936 ; 11.936 ; 11.936 ;
; SW[0]      ; Hex2[0]     ; 12.515 ; 12.515 ; 12.515 ; 12.515 ;
; SW[0]      ; Hex2[1]     ; 12.475 ; 12.475 ; 12.475 ; 12.475 ;
; SW[0]      ; Hex2[2]     ; 13.573 ; 12.453 ; 12.453 ; 13.573 ;
; SW[0]      ; Hex2[3]     ; 12.566 ; 12.566 ; 12.566 ; 12.566 ;
; SW[0]      ; Hex2[4]     ; 12.267 ; 13.387 ; 13.387 ; 12.267 ;
; SW[0]      ; Hex2[5]     ; 12.225 ; 13.345 ; 13.345 ; 12.225 ;
; SW[0]      ; Hex2[6]     ; 12.251 ; 12.251 ; 12.251 ; 12.251 ;
; SW[0]      ; Hex3[0]     ; 14.067 ; 14.067 ; 14.067 ; 14.067 ;
; SW[0]      ; Hex3[1]     ; 13.774 ; 13.774 ; 13.774 ; 13.774 ;
; SW[0]      ; Hex3[2]     ; 13.753 ; 13.753 ; 13.753 ; 13.753 ;
; SW[0]      ; Hex3[3]     ; 13.788 ; 13.788 ; 13.788 ; 13.788 ;
; SW[0]      ; Hex3[4]     ; 13.757 ; 13.757 ; 13.757 ; 13.757 ;
; SW[0]      ; Hex3[5]     ; 13.761 ; 13.761 ; 13.761 ; 13.761 ;
; SW[0]      ; Hex3[6]     ; 13.740 ; 13.740 ; 13.740 ; 13.740 ;
; SW[2]      ; Hex0[0]     ; 9.469  ; 9.469  ; 9.469  ; 9.469  ;
; SW[2]      ; Hex0[1]     ; 9.442  ; 9.442  ; 9.442  ; 9.442  ;
; SW[2]      ; Hex0[2]     ; 9.436  ; 9.436  ; 9.436  ; 9.436  ;
; SW[2]      ; Hex0[3]     ; 9.210  ; 9.210  ; 9.210  ; 9.210  ;
; SW[2]      ; Hex0[4]     ; 9.209  ; 9.209  ; 9.209  ; 9.209  ;
; SW[2]      ; Hex0[5]     ; 9.200  ; 9.200  ; 9.200  ; 9.200  ;
; SW[2]      ; Hex0[6]     ; 9.199  ; 9.199  ; 9.199  ; 9.199  ;
; SW[2]      ; Hex1[0]     ; 11.889 ; 11.889 ; 11.889 ; 11.889 ;
; SW[2]      ; Hex1[1]     ; 11.601 ; 11.601 ; 11.601 ; 11.601 ;
; SW[2]      ; Hex1[2]     ; 11.409 ; 11.409 ; 11.409 ; 11.409 ;
; SW[2]      ; Hex1[3]     ; 11.441 ; 11.441 ; 11.441 ; 11.441 ;
; SW[2]      ; Hex1[4]     ; 11.420 ; 11.420 ; 11.420 ; 11.420 ;
; SW[2]      ; Hex1[5]     ; 11.412 ; 11.412 ; 11.412 ; 11.412 ;
; SW[2]      ; Hex1[6]     ; 11.759 ; 11.759 ; 11.759 ; 11.759 ;
; SW[2]      ; Hex2[0]     ; 12.338 ; 12.338 ; 12.338 ; 12.338 ;
; SW[2]      ; Hex2[1]     ; 12.298 ; 12.298 ; 12.298 ; 12.298 ;
; SW[2]      ; Hex2[2]     ; 12.276 ; 12.276 ; 12.276 ; 12.276 ;
; SW[2]      ; Hex2[3]     ; 12.389 ; 12.389 ; 12.389 ; 12.389 ;
; SW[2]      ; Hex2[4]     ; 12.090 ; 12.090 ; 12.090 ; 12.090 ;
; SW[2]      ; Hex2[5]     ; 12.048 ; 12.048 ; 12.048 ; 12.048 ;
; SW[2]      ; Hex2[6]     ; 12.074 ; 12.074 ; 12.074 ; 12.074 ;
; SW[2]      ; Hex3[0]     ; 13.747 ; 13.747 ; 13.747 ; 13.747 ;
; SW[2]      ; Hex3[1]     ; 13.454 ; 13.454 ; 13.454 ; 13.454 ;
; SW[2]      ; Hex3[2]     ; 13.433 ; 13.433 ; 13.433 ; 13.433 ;
; SW[2]      ; Hex3[3]     ; 13.468 ; 13.468 ; 13.468 ; 13.468 ;
; SW[2]      ; Hex3[4]     ; 13.437 ; 13.437 ; 13.437 ; 13.437 ;
; SW[2]      ; Hex3[5]     ; 13.441 ; 13.441 ; 13.441 ; 13.441 ;
; SW[2]      ; Hex3[6]     ; 13.420 ; 13.420 ; 13.420 ; 13.420 ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Fast Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_generator:clk_1|clock_signal ; -1.709 ; -71.975       ;
; clk_27                             ; -0.620 ; -11.734       ;
; clock_generator:clk_2|clock_signal ; 0.620  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk_27                             ; -1.572 ; -3.127        ;
; clock_generator:clk_1|clock_signal ; 0.215  ; 0.000         ;
; clock_generator:clk_2|clock_signal ; 0.229  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Recovery Summary                                 ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_generator:clk_1|clock_signal ; -0.759 ; -200.360      ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Removal Summary                                 ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clock_generator:clk_1|clock_signal ; 1.638 ; 0.000         ;
+------------------------------------+-------+---------------+


+-------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_generator:clk_2|clock_signal ; -1.423 ; -17.076       ;
; clk_27                             ; -1.380 ; -46.380       ;
; clock_generator:clk_1|clock_signal ; -0.500 ; -277.000      ;
+------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:clk_1|clock_signal'                                                                                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.709 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[5]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.507      ;
; -1.709 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[5]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.507      ;
; -1.709 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[5]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.507      ;
; -1.709 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[5]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.507      ;
; -1.709 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[5]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.507      ;
; -1.709 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[5]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.507      ;
; -1.705 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[14]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.236     ; 2.501      ;
; -1.705 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[14]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.236     ; 2.501      ;
; -1.705 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[14]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.236     ; 2.501      ;
; -1.705 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[14]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.236     ; 2.501      ;
; -1.705 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[14]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.236     ; 2.501      ;
; -1.705 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[14]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.236     ; 2.501      ;
; -1.702 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[2]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.500      ;
; -1.702 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[2]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.500      ;
; -1.702 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[2]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.500      ;
; -1.702 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[2]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.500      ;
; -1.702 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[2]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.500      ;
; -1.702 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[2]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.500      ;
; -1.688 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[13]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.486      ;
; -1.688 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[13]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.486      ;
; -1.688 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[13]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.486      ;
; -1.688 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[13]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.486      ;
; -1.688 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[13]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.486      ;
; -1.688 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[13]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.486      ;
; -1.660 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[7]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.458      ;
; -1.660 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[7]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.458      ;
; -1.660 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[7]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.458      ;
; -1.660 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[7]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.458      ;
; -1.660 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[7]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.458      ;
; -1.660 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[7]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.458      ;
; -1.657 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[1]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.455      ;
; -1.657 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[3]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.455      ;
; -1.657 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[1]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.455      ;
; -1.657 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[1]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.455      ;
; -1.657 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[1]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.455      ;
; -1.657 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[1]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.455      ;
; -1.657 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[1]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.455      ;
; -1.657 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[3]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.455      ;
; -1.657 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[3]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.455      ;
; -1.657 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[3]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.455      ;
; -1.657 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[3]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.455      ;
; -1.657 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[3]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.455      ;
; -1.653 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[4]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.451      ;
; -1.653 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[4]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.451      ;
; -1.653 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[4]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.451      ;
; -1.653 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[4]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.451      ;
; -1.653 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[4]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.451      ;
; -1.653 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[4]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.451      ;
; -1.591 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[6]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.236     ; 2.387      ;
; -1.591 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[6]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.236     ; 2.387      ;
; -1.591 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[6]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.236     ; 2.387      ;
; -1.591 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[6]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.236     ; 2.387      ;
; -1.591 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[6]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.236     ; 2.387      ;
; -1.591 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[6]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.236     ; 2.387      ;
; -1.586 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[10]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.384      ;
; -1.586 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[10]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.384      ;
; -1.586 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[10]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.384      ;
; -1.586 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[10]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.384      ;
; -1.586 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[10]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.384      ;
; -1.586 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[10]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.384      ;
; -1.580 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[12]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.378      ;
; -1.580 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[12]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.378      ;
; -1.580 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[12]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.378      ;
; -1.580 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[12]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.378      ;
; -1.580 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[12]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.378      ;
; -1.580 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[12]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.378      ;
; -1.577 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[15]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.375      ;
; -1.577 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[15]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.375      ;
; -1.577 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[15]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.375      ;
; -1.577 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[15]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.375      ;
; -1.577 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[15]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.375      ;
; -1.577 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[15]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.375      ;
; -1.537 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[11]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.335      ;
; -1.537 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[11]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.335      ;
; -1.537 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[11]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.335      ;
; -1.537 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[11]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.335      ;
; -1.537 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[11]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.335      ;
; -1.537 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[11]           ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.335      ;
; -1.536 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[8]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.334      ;
; -1.536 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[8]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.334      ;
; -1.536 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[8]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.334      ;
; -1.536 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[8]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.334      ;
; -1.536 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[8]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.334      ;
; -1.536 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[8]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.334      ;
; -1.532 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[0]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.236     ; 2.328      ;
; -1.532 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[0]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.236     ; 2.328      ;
; -1.532 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[0]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.236     ; 2.328      ;
; -1.532 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[0]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.236     ; 2.328      ;
; -1.532 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[0]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.236     ; 2.328      ;
; -1.532 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[0]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.236     ; 2.328      ;
; -1.529 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; FIFO_machine:mchn|nbitreg:reg00|data_out[9]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.327      ;
; -1.529 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; FIFO_machine:mchn|nbitreg:reg00|data_out[9]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.327      ;
; -1.529 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; FIFO_machine:mchn|nbitreg:reg00|data_out[9]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.327      ;
; -1.529 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; FIFO_machine:mchn|nbitreg:reg00|data_out[9]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.327      ;
; -1.529 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; FIFO_machine:mchn|nbitreg:reg00|data_out[9]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.327      ;
; -1.529 ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; FIFO_machine:mchn|nbitreg:reg00|data_out[9]            ; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.234     ; 2.327      ;
; -0.320 ; FIFO_machine:mchn|state.descarregue                                                                         ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[14] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; 0.007      ; 1.359      ;
; -0.320 ; FIFO_machine:mchn|state.descarregue                                                                         ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[14]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; 0.007      ; 1.359      ;
; -0.320 ; FIFO_machine:mchn|state.descarregue                                                                         ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[14]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; 0.007      ; 1.359      ;
; -0.320 ; FIFO_machine:mchn|state.descarregue                                                                         ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[14]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; 0.007      ; 1.359      ;
+--------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_27'                                                                                                                            ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.620 ; clock_generator:clk_1|counter[0]  ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.653      ;
; -0.597 ; clock_generator:clk_1|counter[1]  ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.630      ;
; -0.584 ; clock_generator:clk_2|counter[0]  ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.620      ;
; -0.568 ; clock_generator:clk_1|counter[0]  ; clock_generator:clk_1|counter[18]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.601      ;
; -0.547 ; clock_generator:clk_2|counter[1]  ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.583      ;
; -0.545 ; clock_generator:clk_1|counter[2]  ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.578      ;
; -0.545 ; clock_generator:clk_1|counter[1]  ; clock_generator:clk_1|counter[18]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.578      ;
; -0.530 ; clock_generator:clk_2|counter[0]  ; clock_generator:clk_2|counter[17]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.566      ;
; -0.493 ; clock_generator:clk_1|counter[2]  ; clock_generator:clk_1|counter[18]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.526      ;
; -0.493 ; clock_generator:clk_2|counter[1]  ; clock_generator:clk_2|counter[17]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.529      ;
; -0.489 ; clock_generator:clk_1|counter[0]  ; clock_generator:clk_1|counter[21]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.522      ;
; -0.487 ; clock_generator:clk_2|counter[15] ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.519      ;
; -0.475 ; clock_generator:clk_2|counter[13] ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.507      ;
; -0.474 ; clock_generator:clk_1|counter[12] ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.506      ;
; -0.466 ; clock_generator:clk_1|counter[3]  ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.499      ;
; -0.466 ; clock_generator:clk_2|counter[2]  ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.502      ;
; -0.466 ; clock_generator:clk_1|counter[1]  ; clock_generator:clk_1|counter[21]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.499      ;
; -0.462 ; clock_generator:clk_1|counter[0]  ; clock_generator:clk_1|counter[15]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.495      ;
; -0.452 ; clock_generator:clk_2|counter[0]  ; clock_generator:clk_2|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.488      ;
; -0.439 ; clock_generator:clk_1|counter[1]  ; clock_generator:clk_1|counter[15]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.472      ;
; -0.436 ; clock_generator:clk_2|counter[3]  ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.472      ;
; -0.430 ; clock_generator:clk_1|counter[13] ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.462      ;
; -0.426 ; clock_generator:clk_2|counter[0]  ; clock_generator:clk_2|counter[14]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.462      ;
; -0.419 ; clock_generator:clk_1|counter[0]  ; clock_generator:clk_1|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.452      ;
; -0.418 ; clock_generator:clk_1|counter[4]  ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.451      ;
; -0.415 ; clock_generator:clk_2|counter[1]  ; clock_generator:clk_2|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.451      ;
; -0.414 ; clock_generator:clk_1|counter[3]  ; clock_generator:clk_1|counter[18]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.447      ;
; -0.414 ; clock_generator:clk_1|counter[2]  ; clock_generator:clk_1|counter[21]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.447      ;
; -0.412 ; clock_generator:clk_2|counter[2]  ; clock_generator:clk_2|counter[17]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.448      ;
; -0.408 ; clock_generator:clk_2|counter[12] ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.440      ;
; -0.407 ; clock_generator:clk_1|counter[15] ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.439      ;
; -0.406 ; clock_generator:clk_1|counter[0]  ; clock_generator:clk_1|counter[12]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.439      ;
; -0.401 ; clock_generator:clk_1|counter[5]  ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.434      ;
; -0.400 ; clock_generator:clk_2|counter[5]  ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.436      ;
; -0.396 ; clock_generator:clk_1|counter[1]  ; clock_generator:clk_1|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.429      ;
; -0.393 ; clock_generator:clk_1|counter[12] ; clock_generator:clk_1|counter[8]   ; clk_27       ; clk_27      ; 1.000        ; -0.001     ; 1.424      ;
; -0.392 ; clock_generator:clk_1|counter[12] ; clock_generator:clk_1|counter[6]   ; clk_27       ; clk_27      ; 1.000        ; -0.001     ; 1.423      ;
; -0.391 ; clock_generator:clk_2|counter[4]  ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.427      ;
; -0.389 ; clock_generator:clk_2|counter[1]  ; clock_generator:clk_2|counter[14]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.425      ;
; -0.388 ; clock_generator:clk_1|counter[12] ; clock_generator:clk_1|counter[11]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.420      ;
; -0.388 ; clock_generator:clk_1|counter[12] ; clock_generator:clk_1|counter[18]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.420      ;
; -0.387 ; clock_generator:clk_1|counter[2]  ; clock_generator:clk_1|counter[15]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.420      ;
; -0.387 ; clock_generator:clk_1|counter[12] ; clock_generator:clk_1|counter[12]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.419      ;
; -0.385 ; clock_generator:clk_1|counter[12] ; clock_generator:clk_1|counter[15]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.417      ;
; -0.383 ; clock_generator:clk_1|counter[1]  ; clock_generator:clk_1|counter[12]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.416      ;
; -0.382 ; clock_generator:clk_2|counter[0]  ; clock_generator:clk_2|counter[18]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.418      ;
; -0.382 ; clock_generator:clk_2|counter[3]  ; clock_generator:clk_2|counter[17]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.418      ;
; -0.371 ; clock_generator:clk_1|counter[3]  ; clock_generator:clk_1|counter[8]   ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.403      ;
; -0.370 ; clock_generator:clk_2|counter[0]  ; clock_generator:clk_2|counter[11]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.406      ;
; -0.370 ; clock_generator:clk_1|counter[3]  ; clock_generator:clk_1|counter[6]   ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.402      ;
; -0.370 ; clock_generator:clk_1|counter[0]  ; clock_generator:clk_1|counter[11]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.403      ;
; -0.366 ; clock_generator:clk_1|counter[4]  ; clock_generator:clk_1|counter[18]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.399      ;
; -0.366 ; clock_generator:clk_1|counter[3]  ; clock_generator:clk_1|counter[11]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.399      ;
; -0.365 ; clock_generator:clk_1|counter[3]  ; clock_generator:clk_1|counter[12]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.398      ;
; -0.363 ; clock_generator:clk_2|counter[15] ; clock_generator:clk_2|counter[0]   ; clk_27       ; clk_27      ; 1.000        ; -0.004     ; 1.391      ;
; -0.363 ; clock_generator:clk_1|counter[3]  ; clock_generator:clk_1|counter[15]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.396      ;
; -0.360 ; clock_generator:clk_2|counter[15] ; clock_generator:clk_2|counter[10]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.392      ;
; -0.360 ; clock_generator:clk_2|counter[14] ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.392      ;
; -0.360 ; clock_generator:clk_2|counter[15] ; clock_generator:clk_2|counter[14]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.392      ;
; -0.360 ; clock_generator:clk_2|counter[15] ; clock_generator:clk_2|counter[11]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.392      ;
; -0.359 ; clock_generator:clk_2|counter[15] ; clock_generator:clk_2|counter[4]   ; clk_27       ; clk_27      ; 1.000        ; -0.004     ; 1.387      ;
; -0.359 ; clock_generator:clk_2|counter[15] ; clock_generator:clk_2|counter[17]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.391      ;
; -0.352 ; clock_generator:clk_1|counter[6]  ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.385      ;
; -0.352 ; clock_generator:clk_2|counter[7]  ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.388      ;
; -0.351 ; clock_generator:clk_2|counter[13] ; clock_generator:clk_2|counter[0]   ; clk_27       ; clk_27      ; 1.000        ; -0.004     ; 1.379      ;
; -0.349 ; clock_generator:clk_1|counter[5]  ; clock_generator:clk_1|counter[18]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.382      ;
; -0.349 ; clock_generator:clk_1|counter[13] ; clock_generator:clk_1|counter[8]   ; clk_27       ; clk_27      ; 1.000        ; -0.001     ; 1.380      ;
; -0.348 ; clock_generator:clk_1|counter[13] ; clock_generator:clk_1|counter[6]   ; clk_27       ; clk_27      ; 1.000        ; -0.001     ; 1.379      ;
; -0.348 ; clock_generator:clk_2|counter[13] ; clock_generator:clk_2|counter[10]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; clock_generator:clk_2|counter[13] ; clock_generator:clk_2|counter[14]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; clock_generator:clk_2|counter[13] ; clock_generator:clk_2|counter[11]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.380      ;
; -0.347 ; clock_generator:clk_2|counter[11] ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.379      ;
; -0.347 ; clock_generator:clk_1|counter[1]  ; clock_generator:clk_1|counter[11]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.380      ;
; -0.347 ; clock_generator:clk_2|counter[13] ; clock_generator:clk_2|counter[4]   ; clk_27       ; clk_27      ; 1.000        ; -0.004     ; 1.375      ;
; -0.347 ; clock_generator:clk_2|counter[13] ; clock_generator:clk_2|counter[17]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.379      ;
; -0.346 ; clock_generator:clk_1|counter[12] ; clock_generator:clk_1|clock_signal ; clk_27       ; clk_27      ; 1.000        ; -0.001     ; 1.377      ;
; -0.345 ; clock_generator:clk_2|counter[1]  ; clock_generator:clk_2|counter[18]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.381      ;
; -0.344 ; clock_generator:clk_1|counter[2]  ; clock_generator:clk_1|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.377      ;
; -0.344 ; clock_generator:clk_1|counter[13] ; clock_generator:clk_1|counter[11]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.376      ;
; -0.344 ; clock_generator:clk_1|counter[13] ; clock_generator:clk_1|counter[18]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.376      ;
; -0.343 ; clock_generator:clk_1|counter[13] ; clock_generator:clk_1|counter[12]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.375      ;
; -0.341 ; clock_generator:clk_1|counter[13] ; clock_generator:clk_1|counter[15]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.373      ;
; -0.337 ; clock_generator:clk_2|counter[4]  ; clock_generator:clk_2|counter[17]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.373      ;
; -0.335 ; clock_generator:clk_1|counter[3]  ; clock_generator:clk_1|counter[21]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.368      ;
; -0.334 ; clock_generator:clk_2|counter[2]  ; clock_generator:clk_2|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.370      ;
; -0.333 ; clock_generator:clk_2|counter[1]  ; clock_generator:clk_2|counter[11]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.369      ;
; -0.331 ; clock_generator:clk_1|counter[2]  ; clock_generator:clk_1|counter[12]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.364      ;
; -0.329 ; clock_generator:clk_2|counter[0]  ; clock_generator:clk_2|counter[10]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.365      ;
; -0.328 ; clock_generator:clk_2|counter[6]  ; clock_generator:clk_2|counter[19]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.364      ;
; -0.327 ; clock_generator:clk_1|counter[7]  ; clock_generator:clk_1|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 1.360      ;
; -0.326 ; clock_generator:clk_1|counter[15] ; clock_generator:clk_1|counter[8]   ; clk_27       ; clk_27      ; 1.000        ; -0.001     ; 1.357      ;
; -0.325 ; clock_generator:clk_1|counter[15] ; clock_generator:clk_1|counter[6]   ; clk_27       ; clk_27      ; 1.000        ; -0.001     ; 1.356      ;
; -0.324 ; clock_generator:clk_1|counter[3]  ; clock_generator:clk_1|clock_signal ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.356      ;
; -0.321 ; clock_generator:clk_1|counter[15] ; clock_generator:clk_1|counter[11]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.353      ;
; -0.321 ; clock_generator:clk_1|counter[15] ; clock_generator:clk_1|counter[18]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.353      ;
; -0.320 ; clock_generator:clk_1|counter[15] ; clock_generator:clk_1|counter[12]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.352      ;
; -0.318 ; clock_generator:clk_1|counter[15] ; clock_generator:clk_1|counter[15]  ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.350      ;
; -0.312 ; clock_generator:clk_2|counter[5]  ; clock_generator:clk_2|counter[17]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.348      ;
; -0.308 ; clock_generator:clk_2|counter[2]  ; clock_generator:clk_2|counter[14]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.344      ;
; -0.304 ; clock_generator:clk_2|counter[3]  ; clock_generator:clk_2|counter[20]  ; clk_27       ; clk_27      ; 1.000        ; 0.004      ; 1.340      ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:clk_2|clock_signal'                                                                                                                                                                                                                         ;
+-------+---------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                     ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.620 ; nbitcounter:address_count|out_cont[2] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 1.000        ; 0.236      ; 0.615      ;
; 0.622 ; nbitcounter:address_count|out_cont[5] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 1.000        ; 0.236      ; 0.613      ;
; 0.626 ; nbitcounter:address_count|out_cont[3] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 1.000        ; 0.236      ; 0.609      ;
; 0.630 ; nbitcounter:address_count|out_cont[1] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 1.000        ; 0.236      ; 0.605      ;
; 0.631 ; nbitcounter:address_count|out_cont[4] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 1.000        ; 0.236      ; 0.604      ;
; 0.632 ; nbitcounter:address_count|out_cont[0] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 1.000        ; 0.234      ; 0.601      ;
+-------+---------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_27'                                                                                                                                                    ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -1.572 ; clock_generator:clk_2|clock_signal ; clock_generator:clk_2|clock_signal ; clock_generator:clk_2|clock_signal ; clk_27      ; 0.000        ; 1.646      ; 0.367      ;
; -1.555 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; clk_27      ; 0.000        ; 1.629      ; 0.367      ;
; -1.072 ; clock_generator:clk_2|clock_signal ; clock_generator:clk_2|clock_signal ; clock_generator:clk_2|clock_signal ; clk_27      ; -0.500       ; 1.646      ; 0.367      ;
; -1.055 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; clk_27      ; -0.500       ; 1.629      ; 0.367      ;
; 0.330  ; clock_generator:clk_2|counter[20]  ; clock_generator:clk_2|counter[20]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.482      ;
; 0.360  ; clock_generator:clk_1|counter[13]  ; clock_generator:clk_1|counter[13]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clock_generator:clk_1|counter[9]   ; clock_generator:clk_1|counter[9]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clock_generator:clk_2|counter[12]  ; clock_generator:clk_2|counter[12]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; clock_generator:clk_1|counter[10]  ; clock_generator:clk_1|counter[10]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clock_generator:clk_1|counter[2]   ; clock_generator:clk_1|counter[2]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clock_generator:clk_2|counter[8]   ; clock_generator:clk_2|counter[8]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clock_generator:clk_2|counter[9]   ; clock_generator:clk_2|counter[9]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.513      ;
; 0.365  ; clock_generator:clk_2|counter[1]   ; clock_generator:clk_2|counter[1]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.517      ;
; 0.370  ; clock_generator:clk_1|counter[3]   ; clock_generator:clk_1|counter[3]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; clock_generator:clk_1|counter[14]  ; clock_generator:clk_1|counter[14]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clock_generator:clk_1|counter[19]  ; clock_generator:clk_1|counter[19]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clock_generator:clk_1|counter[21]  ; clock_generator:clk_1|counter[21]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clock_generator:clk_1|counter[7]   ; clock_generator:clk_1|counter[7]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clock_generator:clk_2|counter[13]  ; clock_generator:clk_2|counter[13]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; clock_generator:clk_1|counter[16]  ; clock_generator:clk_1|counter[16]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clock_generator:clk_1|counter[17]  ; clock_generator:clk_1|counter[17]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clock_generator:clk_1|counter[1]   ; clock_generator:clk_1|counter[1]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clock_generator:clk_2|counter[2]   ; clock_generator:clk_2|counter[2]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clock_generator:clk_2|counter[15]  ; clock_generator:clk_2|counter[15]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clock_generator:clk_2|counter[16]  ; clock_generator:clk_2|counter[16]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; clock_generator:clk_2|counter[6]   ; clock_generator:clk_2|counter[6]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.526      ;
; 0.377  ; clock_generator:clk_2|counter[18]  ; clock_generator:clk_2|counter[18]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.529      ;
; 0.385  ; clock_generator:clk_2|counter[20]  ; clock_generator:clk_2|counter[11]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.537      ;
; 0.385  ; clock_generator:clk_2|counter[20]  ; clock_generator:clk_2|counter[10]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.537      ;
; 0.386  ; clock_generator:clk_2|counter[20]  ; clock_generator:clk_2|counter[14]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.538      ;
; 0.386  ; clock_generator:clk_2|counter[20]  ; clock_generator:clk_2|counter[17]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.538      ;
; 0.449  ; clock_generator:clk_2|counter[20]  ; clock_generator:clk_2|counter[19]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.601      ;
; 0.498  ; clock_generator:clk_1|counter[9]   ; clock_generator:clk_1|counter[10]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clock_generator:clk_1|counter[13]  ; clock_generator:clk_1|counter[14]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clock_generator:clk_2|counter[12]  ; clock_generator:clk_2|counter[13]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; clock_generator:clk_2|counter[8]   ; clock_generator:clk_2|counter[9]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; clock_generator:clk_1|counter[20]  ; clock_generator:clk_1|counter[21]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.651      ;
; 0.500  ; clock_generator:clk_2|counter[19]  ; clock_generator:clk_2|counter[20]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.652      ;
; 0.500  ; clock_generator:clk_1|counter[15]  ; clock_generator:clk_1|counter[16]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.652      ;
; 0.500  ; clock_generator:clk_1|counter[0]   ; clock_generator:clk_1|counter[1]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.652      ;
; 0.501  ; clock_generator:clk_1|counter[12]  ; clock_generator:clk_1|counter[13]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; clock_generator:clk_1|counter[8]   ; clock_generator:clk_1|counter[9]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; clock_generator:clk_2|counter[0]   ; clock_generator:clk_2|counter[1]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; clock_generator:clk_1|counter[6]   ; clock_generator:clk_1|counter[7]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; clock_generator:clk_2|counter[14]  ; clock_generator:clk_2|counter[15]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.653      ;
; 0.507  ; clock_generator:clk_2|counter[7]   ; clock_generator:clk_2|counter[8]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.659      ;
; 0.512  ; clock_generator:clk_1|counter[1]   ; clock_generator:clk_1|counter[2]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; clock_generator:clk_1|counter[16]  ; clock_generator:clk_1|counter[17]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; clock_generator:clk_2|counter[15]  ; clock_generator:clk_2|counter[16]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.664      ;
; 0.517  ; clock_generator:clk_2|counter[5]   ; clock_generator:clk_2|counter[6]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.669      ;
; 0.522  ; clock_generator:clk_2|counter[11]  ; clock_generator:clk_2|counter[12]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.674      ;
; 0.527  ; clock_generator:clk_1|counter[20]  ; clock_generator:clk_1|counter[20]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.679      ;
; 0.529  ; clock_generator:clk_2|counter[19]  ; clock_generator:clk_2|counter[19]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.681      ;
; 0.530  ; clock_generator:clk_1|counter[8]   ; clock_generator:clk_1|counter[8]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; clock_generator:clk_1|counter[6]   ; clock_generator:clk_1|counter[6]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.683      ;
; 0.535  ; clock_generator:clk_2|counter[20]  ; clock_generator:clk_2|counter[0]   ; clk_27                             ; clk_27      ; 0.000        ; -0.004     ; 0.683      ;
; 0.535  ; clock_generator:clk_1|counter[0]   ; clock_generator:clk_1|counter[2]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.687      ;
; 0.535  ; clock_generator:clk_1|counter[15]  ; clock_generator:clk_1|counter[17]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.687      ;
; 0.536  ; clock_generator:clk_1|counter[8]   ; clock_generator:clk_1|counter[10]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.688      ;
; 0.536  ; clock_generator:clk_1|counter[12]  ; clock_generator:clk_1|counter[14]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.688      ;
; 0.536  ; clock_generator:clk_2|counter[14]  ; clock_generator:clk_2|counter[16]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.688      ;
; 0.537  ; clock_generator:clk_1|counter[11]  ; clock_generator:clk_1|counter[13]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.689      ;
; 0.537  ; clock_generator:clk_2|counter[10]  ; clock_generator:clk_2|counter[12]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.689      ;
; 0.542  ; clock_generator:clk_2|counter[7]   ; clock_generator:clk_2|counter[9]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.694      ;
; 0.542  ; clock_generator:clk_2|counter[4]   ; clock_generator:clk_2|counter[6]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.694      ;
; 0.546  ; clock_generator:clk_1|counter[19]  ; clock_generator:clk_1|counter[21]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clock_generator:clk_1|counter[14]  ; clock_generator:clk_1|counter[16]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clock_generator:clk_1|counter[7]   ; clock_generator:clk_1|counter[9]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clock_generator:clk_2|counter[13]  ; clock_generator:clk_2|counter[15]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.698      ;
; 0.549  ; clock_generator:clk_2|counter[6]   ; clock_generator:clk_2|counter[8]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.701      ;
; 0.550  ; clock_generator:clk_1|counter[5]   ; clock_generator:clk_1|counter[7]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.702      ;
; 0.552  ; clock_generator:clk_2|counter[18]  ; clock_generator:clk_2|counter[20]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.704      ;
; 0.554  ; clock_generator:clk_1|counter[2]   ; clock_generator:clk_1|counter[3]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.706      ;
; 0.555  ; clock_generator:clk_2|counter[17]  ; clock_generator:clk_2|counter[18]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.707      ;
; 0.557  ; clock_generator:clk_2|counter[11]  ; clock_generator:clk_2|counter[13]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.709      ;
; 0.558  ; clock_generator:clk_2|counter[1]   ; clock_generator:clk_2|counter[2]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.710      ;
; 0.567  ; clock_generator:clk_1|counter[18]  ; clock_generator:clk_1|counter[19]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.719      ;
; 0.567  ; clock_generator:clk_1|counter[4]   ; clock_generator:clk_1|counter[7]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; clock_generator:clk_1|counter[13]  ; clock_generator:clk_1|counter[16]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; clock_generator:clk_2|counter[12]  ; clock_generator:clk_2|counter[15]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.720      ;
; 0.571  ; clock_generator:clk_1|counter[6]   ; clock_generator:clk_1|counter[9]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.723      ;
; 0.572  ; clock_generator:clk_1|counter[11]  ; clock_generator:clk_1|counter[14]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.724      ;
; 0.572  ; clock_generator:clk_2|counter[10]  ; clock_generator:clk_2|counter[13]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.724      ;
; 0.581  ; clock_generator:clk_2|counter[20]  ; clock_generator:clk_2|clock_signal ; clk_27                             ; clk_27      ; 0.000        ; -0.004     ; 0.729      ;
; 0.581  ; clock_generator:clk_1|counter[14]  ; clock_generator:clk_1|counter[17]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; clock_generator:clk_1|counter[7]   ; clock_generator:clk_1|counter[10]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; clock_generator:clk_2|counter[13]  ; clock_generator:clk_2|counter[16]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.733      ;
; 0.584  ; clock_generator:clk_2|counter[6]   ; clock_generator:clk_2|counter[9]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.736      ;
; 0.587  ; clock_generator:clk_2|counter[3]   ; clock_generator:clk_2|counter[6]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.739      ;
; 0.587  ; clock_generator:clk_2|counter[5]   ; clock_generator:clk_2|counter[8]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.739      ;
; 0.595  ; clock_generator:clk_2|counter[0]   ; clock_generator:clk_2|counter[2]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.747      ;
; 0.603  ; clock_generator:clk_1|counter[13]  ; clock_generator:clk_1|counter[17]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; clock_generator:clk_2|counter[12]  ; clock_generator:clk_2|counter[16]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.755      ;
; 0.604  ; clock_generator:clk_1|counter[15]  ; clock_generator:clk_1|counter[15]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.756      ;
; 0.604  ; clock_generator:clk_2|counter[17]  ; clock_generator:clk_2|counter[17]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.756      ;
; 0.606  ; clock_generator:clk_2|counter[14]  ; clock_generator:clk_2|counter[14]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.758      ;
; 0.606  ; clock_generator:clk_1|counter[1]   ; clock_generator:clk_1|counter[3]   ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.758      ;
; 0.606  ; clock_generator:clk_2|counter[16]  ; clock_generator:clk_2|counter[18]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.758      ;
; 0.606  ; clock_generator:clk_1|counter[17]  ; clock_generator:clk_1|counter[19]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.758      ;
; 0.606  ; clock_generator:clk_1|counter[12]  ; clock_generator:clk_1|counter[16]  ; clk_27                             ; clk_27      ; 0.000        ; 0.000      ; 0.758      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:clk_1|clock_signal'                                                                                                                                                                                      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.215 ; FIFO_machine:mchn|state.espere                         ; FIFO_machine:mchn|state.espere                         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nbitcounter:address_count|out_cont[0]                  ; nbitcounter:address_count|out_cont[0]                  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[1]   ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[1]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[0]   ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[10]  ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[10]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[5]  ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[2]   ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[2]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[3]   ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[3]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[5]   ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[5]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; FIFO_machine:mchn|nbitreg:reg15|data_out[2]            ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[6]  ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[6]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[8]   ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[8]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[5]  ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[5]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[14]  ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[14]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; FIFO_machine:mchn|nbitreg:reg00|data_out[6]            ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[6]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[13]  ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[13]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[15]  ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[15]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[9]   ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[9]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[12]  ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[12]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[12]  ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[12]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[15] ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[15] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[0]  ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[0]   ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[0]   ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[1]   ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[1]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[1]   ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[1]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[3]   ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; FIFO_machine:mchn|nbitreg:reg15|data_out[5]            ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[6]  ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[6]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[9]  ; FIFO_machine:mchn|nbitreg:reg15|data_out[9]            ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[9]   ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[9]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; FIFO_machine:mchn|nbitreg:reg15|data_out[13]           ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[13] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[14]  ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[14]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[15] ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[15] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[0]   ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[0]   ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[0]   ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[1]   ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[1]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[5]   ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[5]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[5]   ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[5]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[5]   ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[5]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[5]   ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[5]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[9]  ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[9]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; FIFO_machine:mchn|nbitreg:reg15|data_out[14]           ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[14] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[14]  ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[14]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; FIFO_machine:mchn|nbitreg:reg00|data_out[14]           ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[14]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[0]   ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[1]   ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[1]   ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[1]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[4]  ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[4]   ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[4]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[5]  ; FIFO_machine:mchn|nbitreg:reg15|data_out[5]            ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[5]   ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[5]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[8]  ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[8]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[12]  ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[12]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[14] ; FIFO_machine:mchn|nbitreg:reg15|data_out[14]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[0]  ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[3]   ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[3]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[3]   ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[3]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[5]  ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[6]   ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[6]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[8]  ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[8]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[11]  ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[11] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[12]  ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[12]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[12]  ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[12]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[14] ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[14] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[14] ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[14] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[15] ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[15]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[2]   ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[2]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[3]   ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[3]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[4]   ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[4]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[4]   ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[4]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[5]  ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[6]  ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[6]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[8]   ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[8]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[9]   ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[9]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[10]  ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[10]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[11] ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[11] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[13]  ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[13]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[13]  ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[13]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[14] ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[14] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[0]  ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[1]  ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[1]  ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[2]   ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[2]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[2]   ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[2]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[3]  ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[3]   ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[3]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[4]  ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[6]   ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[6]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[6]   ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[6]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[7]  ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[7]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[7]  ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[7]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[7]   ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[7]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[7]   ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[7]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[7]   ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[7]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[8]  ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[8]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[8]   ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[8]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[10]  ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[10] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[10]  ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[10]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; 0.000      ; 0.402      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:clk_2|clock_signal'                                                                                                                                                                                                                          ;
+-------+---------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                     ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.229 ; nbitcounter:address_count|out_cont[0] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 0.000        ; 0.234      ; 0.601      ;
; 0.230 ; nbitcounter:address_count|out_cont[4] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 0.000        ; 0.236      ; 0.604      ;
; 0.231 ; nbitcounter:address_count|out_cont[1] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 0.000        ; 0.236      ; 0.605      ;
; 0.235 ; nbitcounter:address_count|out_cont[3] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 0.000        ; 0.236      ; 0.609      ;
; 0.239 ; nbitcounter:address_count|out_cont[5] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 0.000        ; 0.236      ; 0.613      ;
; 0.241 ; nbitcounter:address_count|out_cont[2] ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 0.000        ; 0.236      ; 0.615      ;
+-------+---------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock_generator:clk_1|clock_signal'                                                                                                                                                        ;
+--------+------------------------------+-------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                               ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[0]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.037     ; 1.754      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[1]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.037     ; 1.754      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[2]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.037     ; 1.754      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[3]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.037     ; 1.754      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[5]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.037     ; 1.754      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[6]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.037     ; 1.754      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[7]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.037     ; 1.754      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[4]         ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.037     ; 1.754      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[0]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.035     ; 1.756      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[0] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.035     ; 1.756      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[0] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.035     ; 1.756      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[0] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.035     ; 1.756      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[0] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.035     ; 1.756      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[0] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.035     ; 1.756      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.035     ; 1.756      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.035     ; 1.756      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.035     ; 1.756      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.035     ; 1.756      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.035     ; 1.756      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.035     ; 1.756      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.035     ; 1.756      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.034     ; 1.757      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.034     ; 1.757      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg00|data_out[0]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.034     ; 1.757      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[1]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[1] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[1] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[1] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[1] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[1] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.032     ; 1.759      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg00|data_out[1]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.032     ; 1.759      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[2]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.048     ; 1.743      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[2] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.048     ; 1.743      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[2] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.048     ; 1.743      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[2] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.048     ; 1.743      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[2] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.048     ; 1.743      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[2] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.048     ; 1.743      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.048     ; 1.743      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.048     ; 1.743      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.048     ; 1.743      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.048     ; 1.743      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.048     ; 1.743      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.048     ; 1.743      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.048     ; 1.743      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.048     ; 1.743      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.048     ; 1.743      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg00|data_out[2]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.032     ; 1.759      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[3]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.041     ; 1.750      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[3] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.043     ; 1.748      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[3] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.043     ; 1.748      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[3] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.043     ; 1.748      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[3] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.043     ; 1.748      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[3] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.043     ; 1.748      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.043     ; 1.748      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.043     ; 1.748      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.043     ; 1.748      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.043     ; 1.748      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.043     ; 1.748      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.043     ; 1.748      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.043     ; 1.748      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.043     ; 1.748      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.043     ; 1.748      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg00|data_out[3]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.032     ; 1.759      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[4]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[4] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[4] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[4] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[4] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[4] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.033     ; 1.758      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg00|data_out[4]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.032     ; 1.759      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[5]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.041     ; 1.750      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[5] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.041     ; 1.750      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[5] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.041     ; 1.750      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[5] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.041     ; 1.750      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[5] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.041     ; 1.750      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[5] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.047     ; 1.744      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.047     ; 1.744      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.047     ; 1.744      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.047     ; 1.744      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.047     ; 1.744      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.047     ; 1.744      ;
; -0.759 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[5]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1.000        ; -0.047     ; 1.744      ;
+--------+------------------------------+-------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock_generator:clk_1|clock_signal'                                                                                                                                                         ;
+-------+------------------------------+--------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+--------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 1.638 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[7]            ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 1.751      ;
; 1.638 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[10]           ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 1.751      ;
; 1.638 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[10] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 1.751      ;
; 1.638 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[10] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 1.751      ;
; 1.638 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[10] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 1.751      ;
; 1.638 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[10] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 1.751      ;
; 1.638 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[10] ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 1.751      ;
; 1.638 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[10]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 1.751      ;
; 1.638 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[10]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 1.751      ;
; 1.638 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[10]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 1.751      ;
; 1.638 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[10]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 1.751      ;
; 1.638 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[10]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 1.751      ;
; 1.638 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[10]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 1.751      ;
; 1.638 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[10]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 1.751      ;
; 1.638 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[10]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 1.751      ;
; 1.638 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[10]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.039     ; 1.751      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[0]          ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.037     ; 1.754      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[1]          ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.037     ; 1.754      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[2]          ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.037     ; 1.754      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[3]          ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.037     ; 1.754      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[5]          ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.037     ; 1.754      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[6]          ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.037     ; 1.754      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[7]          ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.037     ; 1.754      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[4]          ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.037     ; 1.754      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[0]            ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.035     ; 1.756      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.035     ; 1.756      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.035     ; 1.756      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.035     ; 1.756      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.035     ; 1.756      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[0]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.035     ; 1.756      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.035     ; 1.756      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.035     ; 1.756      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.035     ; 1.756      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.035     ; 1.756      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.035     ; 1.756      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.035     ; 1.756      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.035     ; 1.756      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.034     ; 1.757      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[0]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.034     ; 1.757      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg00|data_out[0]            ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.034     ; 1.757      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[1]            ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[1]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[1]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[1]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[1]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[1]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[1]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[1]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[1]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[1]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[1]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.032     ; 1.759      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg00|data_out[1]            ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.032     ; 1.759      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[2]            ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.048     ; 1.743      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.048     ; 1.743      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.048     ; 1.743      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.048     ; 1.743      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.048     ; 1.743      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[2]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.048     ; 1.743      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[2]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.048     ; 1.743      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[2]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.048     ; 1.743      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[2]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.048     ; 1.743      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[2]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.048     ; 1.743      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[2]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.048     ; 1.743      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[2]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.048     ; 1.743      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[2]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.048     ; 1.743      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[2]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.048     ; 1.743      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[2]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.048     ; 1.743      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg00|data_out[2]            ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.032     ; 1.759      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[3]            ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.041     ; 1.750      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.043     ; 1.748      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.043     ; 1.748      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.043     ; 1.748      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.043     ; 1.748      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[3]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.043     ; 1.748      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[3]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.043     ; 1.748      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[3]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.043     ; 1.748      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[3]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.043     ; 1.748      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[3]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.043     ; 1.748      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[3]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.043     ; 1.748      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[3]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.043     ; 1.748      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:3:reg|data_out[3]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.043     ; 1.748      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:2:reg|data_out[3]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.043     ; 1.748      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:1:reg|data_out[3]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.043     ; 1.748      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg00|data_out[3]            ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.032     ; 1.759      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:reg15|data_out[4]            ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:14:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:13:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[4]  ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:9:reg|data_out[4]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:8:reg|data_out[4]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:7:reg|data_out[4]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:6:reg|data_out[4]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:5:reg|data_out[4]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
; 1.639 ; FIFO_machine:mchn|state.zero ; FIFO_machine:mchn|nbitreg:\mux_reg:4:reg|data_out[4]   ; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 0.000        ; -0.033     ; 1.758      ;
+-------+------------------------------+--------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:clk_2|clock_signal'                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:clk_2|clock_signal ; Rise       ; Data_ROM:ROM|altsyncram:altsyncram_component|altsyncram_c081:auto_generated|ram_block1a0~porta_address_reg5 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:clk_2|clock_signal ; Rise       ; ROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:clk_2|clock_signal ; Rise       ; ROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:clk_2|clock_signal ; Rise       ; clk_2|clock_signal|regout                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:clk_2|clock_signal ; Rise       ; clk_2|clock_signal|regout                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:clk_2|clock_signal ; Rise       ; clk_2|clock_signal~clkctrl|inclk[0]                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:clk_2|clock_signal ; Rise       ; clk_2|clock_signal~clkctrl|inclk[0]                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:clk_2|clock_signal ; Rise       ; clk_2|clock_signal~clkctrl|outclk                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:clk_2|clock_signal ; Rise       ; clk_2|clock_signal~clkctrl|outclk                                                                           ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_27'                                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_27 ; Rise       ; clk_27                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_1|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_1|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clock_generator:clk_2|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clock_generator:clk_2|counter[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; clk_1|clock_signal|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clk_1|clock_signal|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; clk_1|counter[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clk_1|counter[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; clk_1|counter[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clk_1|counter[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; clk_1|counter[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clk_1|counter[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; clk_1|counter[12]|clk              ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:clk_1|clock_signal'                                                                                                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitcounter:cnt|out_cont[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:10:reg|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:11:reg|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:clk_1|clock_signal ; Rise       ; FIFO_machine:mchn|nbitreg:\mux_reg:12:reg|data_out[3]  ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Key2      ; clock_generator:clk_1|clock_signal ; 2.630 ; 2.630 ; Rise       ; clock_generator:clk_1|clock_signal ;
; SW[*]     ; clock_generator:clk_1|clock_signal ; 0.754 ; 0.754 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  SW[0]    ; clock_generator:clk_1|clock_signal ; 0.754 ; 0.754 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  SW[1]    ; clock_generator:clk_1|clock_signal ; 0.747 ; 0.747 ; Rise       ; clock_generator:clk_1|clock_signal ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Key2      ; clock_generator:clk_1|clock_signal ; -2.490 ; -2.490 ; Rise       ; clock_generator:clk_1|clock_signal ;
; SW[*]     ; clock_generator:clk_1|clock_signal ; -0.224 ; -0.224 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  SW[0]    ; clock_generator:clk_1|clock_signal ; -0.224 ; -0.224 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  SW[1]    ; clock_generator:clk_1|clock_signal ; -0.514 ; -0.514 ; Rise       ; clock_generator:clk_1|clock_signal ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Hex0[*]   ; clock_generator:clk_1|clock_signal ; 10.338 ; 10.338 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[0]  ; clock_generator:clk_1|clock_signal ; 10.338 ; 10.338 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[1]  ; clock_generator:clk_1|clock_signal ; 10.310 ; 10.310 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[2]  ; clock_generator:clk_1|clock_signal ; 10.329 ; 10.329 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[3]  ; clock_generator:clk_1|clock_signal ; 10.214 ; 10.214 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[4]  ; clock_generator:clk_1|clock_signal ; 10.206 ; 10.206 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[5]  ; clock_generator:clk_1|clock_signal ; 10.205 ; 10.205 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[6]  ; clock_generator:clk_1|clock_signal ; 10.199 ; 10.199 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex1[*]   ; clock_generator:clk_1|clock_signal ; 11.172 ; 11.172 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[0]  ; clock_generator:clk_1|clock_signal ; 11.172 ; 11.172 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[1]  ; clock_generator:clk_1|clock_signal ; 11.045 ; 11.045 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[2]  ; clock_generator:clk_1|clock_signal ; 10.888 ; 10.888 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[3]  ; clock_generator:clk_1|clock_signal ; 10.914 ; 10.914 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[4]  ; clock_generator:clk_1|clock_signal ; 10.911 ; 10.911 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[5]  ; clock_generator:clk_1|clock_signal ; 10.897 ; 10.897 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[6]  ; clock_generator:clk_1|clock_signal ; 11.070 ; 11.070 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex2[*]   ; clock_generator:clk_1|clock_signal ; 11.477 ; 11.477 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[0]  ; clock_generator:clk_1|clock_signal ; 11.445 ; 11.445 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[1]  ; clock_generator:clk_1|clock_signal ; 11.405 ; 11.405 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[2]  ; clock_generator:clk_1|clock_signal ; 11.417 ; 11.417 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[3]  ; clock_generator:clk_1|clock_signal ; 11.477 ; 11.477 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[4]  ; clock_generator:clk_1|clock_signal ; 11.331 ; 11.331 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[5]  ; clock_generator:clk_1|clock_signal ; 11.307 ; 11.307 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[6]  ; clock_generator:clk_1|clock_signal ; 11.321 ; 11.321 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex3[*]   ; clock_generator:clk_1|clock_signal ; 11.464 ; 11.464 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[0]  ; clock_generator:clk_1|clock_signal ; 11.464 ; 11.464 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[1]  ; clock_generator:clk_1|clock_signal ; 11.336 ; 11.336 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[2]  ; clock_generator:clk_1|clock_signal ; 11.320 ; 11.320 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[3]  ; clock_generator:clk_1|clock_signal ; 11.343 ; 11.343 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[4]  ; clock_generator:clk_1|clock_signal ; 11.321 ; 11.321 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[5]  ; clock_generator:clk_1|clock_signal ; 11.312 ; 11.312 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[6]  ; clock_generator:clk_1|clock_signal ; 11.301 ; 11.301 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex4[*]   ; clock_generator:clk_1|clock_signal ; 5.511  ; 5.511  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[0]  ; clock_generator:clk_1|clock_signal ; 5.502  ; 5.502  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[1]  ; clock_generator:clk_1|clock_signal ; 5.508  ; 5.508  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[2]  ; clock_generator:clk_1|clock_signal ; 5.511  ; 5.511  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[3]  ; clock_generator:clk_1|clock_signal ; 5.482  ; 5.482  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[4]  ; clock_generator:clk_1|clock_signal ; 5.448  ; 5.448  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[5]  ; clock_generator:clk_1|clock_signal ; 5.505  ; 5.505  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[6]  ; clock_generator:clk_1|clock_signal ; 5.370  ; 5.370  ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex5[*]   ; clock_generator:clk_1|clock_signal ; 5.080  ; 5.080  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[0]  ; clock_generator:clk_1|clock_signal ; 5.040  ; 5.040  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[1]  ; clock_generator:clk_1|clock_signal ; 4.409  ; 4.409  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[2]  ; clock_generator:clk_1|clock_signal ; 4.391  ; 4.391  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[3]  ; clock_generator:clk_1|clock_signal ; 5.080  ; 5.080  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[4]  ; clock_generator:clk_1|clock_signal ; 5.009  ; 5.009  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[5]  ; clock_generator:clk_1|clock_signal ; 5.060  ; 5.060  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[6]  ; clock_generator:clk_1|clock_signal ; 4.263  ; 4.263  ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex6[*]   ; clock_generator:clk_1|clock_signal ; 5.230  ; 5.230  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[0]  ; clock_generator:clk_1|clock_signal ; 4.166  ; 4.166  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[1]  ; clock_generator:clk_1|clock_signal ; 5.230  ; 5.230  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[2]  ; clock_generator:clk_1|clock_signal ; 5.230  ; 5.230  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[3]  ; clock_generator:clk_1|clock_signal ; 3.649  ; 3.649  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[5]  ; clock_generator:clk_1|clock_signal ; 4.205  ; 4.205  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[6]  ; clock_generator:clk_1|clock_signal ; 4.202  ; 4.202  ; Rise       ; clock_generator:clk_1|clock_signal ;
; LEDG[*]   ; clock_generator:clk_1|clock_signal ; 2.476  ;        ; Rise       ; clock_generator:clk_1|clock_signal ;
;  LEDG[0]  ; clock_generator:clk_1|clock_signal ; 2.476  ;        ; Rise       ; clock_generator:clk_1|clock_signal ;
; LEDR[*]   ; clock_generator:clk_1|clock_signal ; 6.012  ; 6.012  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  LEDR[0]  ; clock_generator:clk_1|clock_signal ; 5.136  ; 5.136  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  LEDR[1]  ; clock_generator:clk_1|clock_signal ; 6.012  ; 6.012  ; Rise       ; clock_generator:clk_1|clock_signal ;
; LEDG[*]   ; clock_generator:clk_1|clock_signal ;        ; 2.476  ; Fall       ; clock_generator:clk_1|clock_signal ;
;  LEDG[0]  ; clock_generator:clk_1|clock_signal ;        ; 2.476  ; Fall       ; clock_generator:clk_1|clock_signal ;
; Hex0[*]   ; clock_generator:clk_2|clock_signal ; 12.358 ; 12.358 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[0]  ; clock_generator:clk_2|clock_signal ; 12.358 ; 12.358 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[1]  ; clock_generator:clk_2|clock_signal ; 12.330 ; 12.330 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[2]  ; clock_generator:clk_2|clock_signal ; 12.349 ; 12.349 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[3]  ; clock_generator:clk_2|clock_signal ; 12.234 ; 12.234 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[4]  ; clock_generator:clk_2|clock_signal ; 12.226 ; 12.226 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[5]  ; clock_generator:clk_2|clock_signal ; 12.225 ; 12.225 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[6]  ; clock_generator:clk_2|clock_signal ; 12.219 ; 12.219 ; Rise       ; clock_generator:clk_2|clock_signal ;
; Hex1[*]   ; clock_generator:clk_2|clock_signal ; 13.192 ; 13.192 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[0]  ; clock_generator:clk_2|clock_signal ; 13.192 ; 13.192 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[1]  ; clock_generator:clk_2|clock_signal ; 13.065 ; 13.065 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[2]  ; clock_generator:clk_2|clock_signal ; 12.908 ; 12.908 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[3]  ; clock_generator:clk_2|clock_signal ; 12.934 ; 12.934 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[4]  ; clock_generator:clk_2|clock_signal ; 12.931 ; 12.931 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[5]  ; clock_generator:clk_2|clock_signal ; 12.917 ; 12.917 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[6]  ; clock_generator:clk_2|clock_signal ; 13.090 ; 13.090 ; Rise       ; clock_generator:clk_2|clock_signal ;
; Hex2[*]   ; clock_generator:clk_2|clock_signal ; 13.497 ; 13.497 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[0]  ; clock_generator:clk_2|clock_signal ; 13.465 ; 13.465 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[1]  ; clock_generator:clk_2|clock_signal ; 13.425 ; 13.425 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[2]  ; clock_generator:clk_2|clock_signal ; 13.437 ; 13.437 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[3]  ; clock_generator:clk_2|clock_signal ; 13.497 ; 13.497 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[4]  ; clock_generator:clk_2|clock_signal ; 13.351 ; 13.351 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[5]  ; clock_generator:clk_2|clock_signal ; 13.327 ; 13.327 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[6]  ; clock_generator:clk_2|clock_signal ; 13.341 ; 13.341 ; Rise       ; clock_generator:clk_2|clock_signal ;
; Hex3[*]   ; clock_generator:clk_2|clock_signal ; 13.484 ; 13.484 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[0]  ; clock_generator:clk_2|clock_signal ; 13.484 ; 13.484 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[1]  ; clock_generator:clk_2|clock_signal ; 13.356 ; 13.356 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[2]  ; clock_generator:clk_2|clock_signal ; 13.340 ; 13.340 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[3]  ; clock_generator:clk_2|clock_signal ; 13.363 ; 13.363 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[4]  ; clock_generator:clk_2|clock_signal ; 13.341 ; 13.341 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[5]  ; clock_generator:clk_2|clock_signal ; 13.332 ; 13.332 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[6]  ; clock_generator:clk_2|clock_signal ; 13.321 ; 13.321 ; Rise       ; clock_generator:clk_2|clock_signal ;
; LEDG[*]   ; clock_generator:clk_2|clock_signal ; 2.745  ;        ; Rise       ; clock_generator:clk_2|clock_signal ;
;  LEDG[1]  ; clock_generator:clk_2|clock_signal ; 2.745  ;        ; Rise       ; clock_generator:clk_2|clock_signal ;
; LEDG[*]   ; clock_generator:clk_2|clock_signal ;        ; 2.745  ; Fall       ; clock_generator:clk_2|clock_signal ;
;  LEDG[1]  ; clock_generator:clk_2|clock_signal ;        ; 2.745  ; Fall       ; clock_generator:clk_2|clock_signal ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Hex0[*]   ; clock_generator:clk_1|clock_signal ; 5.395 ; 5.395 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[0]  ; clock_generator:clk_1|clock_signal ; 5.536 ; 5.536 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[1]  ; clock_generator:clk_1|clock_signal ; 5.508 ; 5.508 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[2]  ; clock_generator:clk_1|clock_signal ; 5.527 ; 5.527 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[3]  ; clock_generator:clk_1|clock_signal ; 5.415 ; 5.415 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[4]  ; clock_generator:clk_1|clock_signal ; 5.406 ; 5.406 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[5]  ; clock_generator:clk_1|clock_signal ; 5.410 ; 5.410 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[6]  ; clock_generator:clk_1|clock_signal ; 5.395 ; 5.395 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex1[*]   ; clock_generator:clk_1|clock_signal ; 6.153 ; 6.153 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[0]  ; clock_generator:clk_1|clock_signal ; 6.430 ; 6.430 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[1]  ; clock_generator:clk_1|clock_signal ; 6.302 ; 6.302 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[2]  ; clock_generator:clk_1|clock_signal ; 6.153 ; 6.153 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[3]  ; clock_generator:clk_1|clock_signal ; 6.175 ; 6.175 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[4]  ; clock_generator:clk_1|clock_signal ; 6.169 ; 6.169 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[5]  ; clock_generator:clk_1|clock_signal ; 6.162 ; 6.162 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[6]  ; clock_generator:clk_1|clock_signal ; 6.335 ; 6.335 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex2[*]   ; clock_generator:clk_1|clock_signal ; 6.454 ; 6.454 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[0]  ; clock_generator:clk_1|clock_signal ; 6.591 ; 6.591 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[1]  ; clock_generator:clk_1|clock_signal ; 6.551 ; 6.551 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[2]  ; clock_generator:clk_1|clock_signal ; 6.566 ; 6.566 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[3]  ; clock_generator:clk_1|clock_signal ; 6.623 ; 6.623 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[4]  ; clock_generator:clk_1|clock_signal ; 6.481 ; 6.481 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[5]  ; clock_generator:clk_1|clock_signal ; 6.454 ; 6.454 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[6]  ; clock_generator:clk_1|clock_signal ; 6.462 ; 6.462 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex3[*]   ; clock_generator:clk_1|clock_signal ; 7.123 ; 7.123 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[0]  ; clock_generator:clk_1|clock_signal ; 7.283 ; 7.283 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[1]  ; clock_generator:clk_1|clock_signal ; 7.155 ; 7.155 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[2]  ; clock_generator:clk_1|clock_signal ; 7.142 ; 7.142 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[3]  ; clock_generator:clk_1|clock_signal ; 7.164 ; 7.164 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[4]  ; clock_generator:clk_1|clock_signal ; 7.140 ; 7.140 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[5]  ; clock_generator:clk_1|clock_signal ; 7.134 ; 7.134 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[6]  ; clock_generator:clk_1|clock_signal ; 7.123 ; 7.123 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex4[*]   ; clock_generator:clk_1|clock_signal ; 4.200 ; 4.200 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[0]  ; clock_generator:clk_1|clock_signal ; 4.333 ; 4.333 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[1]  ; clock_generator:clk_1|clock_signal ; 4.338 ; 4.338 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[2]  ; clock_generator:clk_1|clock_signal ; 4.338 ; 4.338 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[3]  ; clock_generator:clk_1|clock_signal ; 4.313 ; 4.313 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[4]  ; clock_generator:clk_1|clock_signal ; 4.282 ; 4.282 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[5]  ; clock_generator:clk_1|clock_signal ; 4.334 ; 4.334 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[6]  ; clock_generator:clk_1|clock_signal ; 4.200 ; 4.200 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex5[*]   ; clock_generator:clk_1|clock_signal ; 4.031 ; 4.031 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[0]  ; clock_generator:clk_1|clock_signal ; 4.358 ; 4.358 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[1]  ; clock_generator:clk_1|clock_signal ; 4.031 ; 4.031 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[2]  ; clock_generator:clk_1|clock_signal ; 4.154 ; 4.154 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[3]  ; clock_generator:clk_1|clock_signal ; 4.402 ; 4.402 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[4]  ; clock_generator:clk_1|clock_signal ; 4.322 ; 4.322 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[5]  ; clock_generator:clk_1|clock_signal ; 4.377 ; 4.377 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[6]  ; clock_generator:clk_1|clock_signal ; 4.148 ; 4.148 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex6[*]   ; clock_generator:clk_1|clock_signal ; 3.649 ; 3.649 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[0]  ; clock_generator:clk_1|clock_signal ; 4.166 ; 4.166 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[1]  ; clock_generator:clk_1|clock_signal ; 4.443 ; 4.443 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[2]  ; clock_generator:clk_1|clock_signal ; 4.443 ; 4.443 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[3]  ; clock_generator:clk_1|clock_signal ; 3.649 ; 3.649 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[5]  ; clock_generator:clk_1|clock_signal ; 4.078 ; 4.078 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[6]  ; clock_generator:clk_1|clock_signal ; 4.076 ; 4.076 ; Rise       ; clock_generator:clk_1|clock_signal ;
; LEDG[*]   ; clock_generator:clk_1|clock_signal ; 2.476 ;       ; Rise       ; clock_generator:clk_1|clock_signal ;
;  LEDG[0]  ; clock_generator:clk_1|clock_signal ; 2.476 ;       ; Rise       ; clock_generator:clk_1|clock_signal ;
; LEDR[*]   ; clock_generator:clk_1|clock_signal ; 4.691 ; 4.691 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  LEDR[0]  ; clock_generator:clk_1|clock_signal ; 4.691 ; 4.691 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  LEDR[1]  ; clock_generator:clk_1|clock_signal ; 5.573 ; 5.573 ; Rise       ; clock_generator:clk_1|clock_signal ;
; LEDG[*]   ; clock_generator:clk_1|clock_signal ;       ; 2.476 ; Fall       ; clock_generator:clk_1|clock_signal ;
;  LEDG[0]  ; clock_generator:clk_1|clock_signal ;       ; 2.476 ; Fall       ; clock_generator:clk_1|clock_signal ;
; Hex0[*]   ; clock_generator:clk_2|clock_signal ; 7.415 ; 7.415 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[0]  ; clock_generator:clk_2|clock_signal ; 7.556 ; 7.556 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[1]  ; clock_generator:clk_2|clock_signal ; 7.528 ; 7.528 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[2]  ; clock_generator:clk_2|clock_signal ; 7.547 ; 7.547 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[3]  ; clock_generator:clk_2|clock_signal ; 7.435 ; 7.435 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[4]  ; clock_generator:clk_2|clock_signal ; 7.426 ; 7.426 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[5]  ; clock_generator:clk_2|clock_signal ; 7.430 ; 7.430 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[6]  ; clock_generator:clk_2|clock_signal ; 7.415 ; 7.415 ; Rise       ; clock_generator:clk_2|clock_signal ;
; Hex1[*]   ; clock_generator:clk_2|clock_signal ; 8.620 ; 8.620 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[0]  ; clock_generator:clk_2|clock_signal ; 8.897 ; 8.897 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[1]  ; clock_generator:clk_2|clock_signal ; 8.769 ; 8.769 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[2]  ; clock_generator:clk_2|clock_signal ; 8.620 ; 8.620 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[3]  ; clock_generator:clk_2|clock_signal ; 8.642 ; 8.642 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[4]  ; clock_generator:clk_2|clock_signal ; 8.636 ; 8.636 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[5]  ; clock_generator:clk_2|clock_signal ; 8.629 ; 8.629 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[6]  ; clock_generator:clk_2|clock_signal ; 8.802 ; 8.802 ; Rise       ; clock_generator:clk_2|clock_signal ;
; Hex2[*]   ; clock_generator:clk_2|clock_signal ; 8.921 ; 8.921 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[0]  ; clock_generator:clk_2|clock_signal ; 9.058 ; 9.058 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[1]  ; clock_generator:clk_2|clock_signal ; 9.018 ; 9.018 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[2]  ; clock_generator:clk_2|clock_signal ; 9.033 ; 9.033 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[3]  ; clock_generator:clk_2|clock_signal ; 9.090 ; 9.090 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[4]  ; clock_generator:clk_2|clock_signal ; 8.948 ; 8.948 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[5]  ; clock_generator:clk_2|clock_signal ; 8.921 ; 8.921 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[6]  ; clock_generator:clk_2|clock_signal ; 8.929 ; 8.929 ; Rise       ; clock_generator:clk_2|clock_signal ;
; Hex3[*]   ; clock_generator:clk_2|clock_signal ; 9.288 ; 9.288 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[0]  ; clock_generator:clk_2|clock_signal ; 9.448 ; 9.448 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[1]  ; clock_generator:clk_2|clock_signal ; 9.320 ; 9.320 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[2]  ; clock_generator:clk_2|clock_signal ; 9.307 ; 9.307 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[3]  ; clock_generator:clk_2|clock_signal ; 9.329 ; 9.329 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[4]  ; clock_generator:clk_2|clock_signal ; 9.305 ; 9.305 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[5]  ; clock_generator:clk_2|clock_signal ; 9.299 ; 9.299 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[6]  ; clock_generator:clk_2|clock_signal ; 9.288 ; 9.288 ; Rise       ; clock_generator:clk_2|clock_signal ;
; LEDG[*]   ; clock_generator:clk_2|clock_signal ; 2.745 ;       ; Rise       ; clock_generator:clk_2|clock_signal ;
;  LEDG[1]  ; clock_generator:clk_2|clock_signal ; 2.745 ;       ; Rise       ; clock_generator:clk_2|clock_signal ;
; LEDG[*]   ; clock_generator:clk_2|clock_signal ;       ; 2.745 ; Fall       ; clock_generator:clk_2|clock_signal ;
;  LEDG[1]  ; clock_generator:clk_2|clock_signal ;       ; 2.745 ; Fall       ; clock_generator:clk_2|clock_signal ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; Hex0[0]     ; 9.803  ; 9.803  ; 9.803  ; 9.803  ;
; SW[0]      ; Hex0[1]     ; 9.775  ; 9.775  ; 9.775  ; 9.775  ;
; SW[0]      ; Hex0[2]     ; 9.794  ; 9.794  ; 9.794  ; 9.794  ;
; SW[0]      ; Hex0[3]     ; 9.679  ; 9.679  ; 9.679  ; 9.679  ;
; SW[0]      ; Hex0[4]     ; 9.671  ; 9.671  ; 9.671  ; 9.671  ;
; SW[0]      ; Hex0[5]     ; 9.670  ; 9.670  ; 9.670  ; 9.670  ;
; SW[0]      ; Hex0[6]     ; 9.664  ; 9.664  ; 9.664  ; 9.664  ;
; SW[0]      ; Hex1[0]     ; 10.637 ; 10.637 ; 10.637 ; 10.637 ;
; SW[0]      ; Hex1[1]     ; 10.510 ; 10.510 ; 10.510 ; 10.510 ;
; SW[0]      ; Hex1[2]     ; 10.353 ; 10.353 ; 10.353 ; 10.353 ;
; SW[0]      ; Hex1[3]     ; 10.379 ; 10.379 ; 10.379 ; 10.379 ;
; SW[0]      ; Hex1[4]     ; 10.376 ; 10.376 ; 10.376 ; 10.376 ;
; SW[0]      ; Hex1[5]     ; 10.362 ; 10.362 ; 10.362 ; 10.362 ;
; SW[0]      ; Hex1[6]     ; 10.535 ; 10.535 ; 10.535 ; 10.535 ;
; SW[0]      ; Hex2[0]     ; 10.910 ; 10.910 ; 10.910 ; 10.910 ;
; SW[0]      ; Hex2[1]     ; 10.870 ; 10.870 ; 10.870 ; 10.870 ;
; SW[0]      ; Hex2[2]     ; 10.882 ; 10.882 ; 10.882 ; 10.882 ;
; SW[0]      ; Hex2[3]     ; 10.942 ; 10.942 ; 10.942 ; 10.942 ;
; SW[0]      ; Hex2[4]     ; 10.796 ; 10.796 ; 10.796 ; 10.796 ;
; SW[0]      ; Hex2[5]     ; 10.772 ; 10.772 ; 10.772 ; 10.772 ;
; SW[0]      ; Hex2[6]     ; 10.786 ; 10.786 ; 10.786 ; 10.786 ;
; SW[0]      ; Hex3[0]     ; 10.929 ; 10.929 ; 10.929 ; 10.929 ;
; SW[0]      ; Hex3[1]     ; 10.801 ; 10.801 ; 10.801 ; 10.801 ;
; SW[0]      ; Hex3[2]     ; 10.785 ; 10.785 ; 10.785 ; 10.785 ;
; SW[0]      ; Hex3[3]     ; 10.808 ; 10.808 ; 10.808 ; 10.808 ;
; SW[0]      ; Hex3[4]     ; 10.786 ; 10.786 ; 10.786 ; 10.786 ;
; SW[0]      ; Hex3[5]     ; 10.777 ; 10.777 ; 10.777 ; 10.777 ;
; SW[0]      ; Hex3[6]     ; 10.766 ; 10.766 ; 10.766 ; 10.766 ;
; SW[2]      ; Hex0[0]     ; 9.660  ; 9.660  ; 9.660  ; 9.660  ;
; SW[2]      ; Hex0[1]     ; 9.632  ; 9.632  ; 9.632  ; 9.632  ;
; SW[2]      ; Hex0[2]     ; 9.651  ; 9.651  ; 9.651  ; 9.651  ;
; SW[2]      ; Hex0[3]     ; 9.536  ; 9.536  ; 9.536  ; 9.536  ;
; SW[2]      ; Hex0[4]     ; 9.528  ; 9.528  ; 9.528  ; 9.528  ;
; SW[2]      ; Hex0[5]     ; 9.527  ; 9.527  ; 9.527  ; 9.527  ;
; SW[2]      ; Hex0[6]     ; 9.521  ; 9.521  ; 9.521  ; 9.521  ;
; SW[2]      ; Hex1[0]     ; 10.494 ; 10.494 ; 10.494 ; 10.494 ;
; SW[2]      ; Hex1[1]     ; 10.367 ; 10.367 ; 10.367 ; 10.367 ;
; SW[2]      ; Hex1[2]     ; 10.210 ; 10.210 ; 10.210 ; 10.210 ;
; SW[2]      ; Hex1[3]     ; 10.236 ; 10.236 ; 10.236 ; 10.236 ;
; SW[2]      ; Hex1[4]     ; 10.233 ; 10.233 ; 10.233 ; 10.233 ;
; SW[2]      ; Hex1[5]     ; 10.219 ; 10.219 ; 10.219 ; 10.219 ;
; SW[2]      ; Hex1[6]     ; 10.392 ; 10.392 ; 10.392 ; 10.392 ;
; SW[2]      ; Hex2[0]     ; 10.767 ; 10.767 ; 10.767 ; 10.767 ;
; SW[2]      ; Hex2[1]     ; 10.727 ; 10.727 ; 10.727 ; 10.727 ;
; SW[2]      ; Hex2[2]     ; 10.739 ; 10.739 ; 10.739 ; 10.739 ;
; SW[2]      ; Hex2[3]     ; 10.799 ; 10.799 ; 10.799 ; 10.799 ;
; SW[2]      ; Hex2[4]     ; 10.653 ; 10.653 ; 10.653 ; 10.653 ;
; SW[2]      ; Hex2[5]     ; 10.629 ; 10.629 ; 10.629 ; 10.629 ;
; SW[2]      ; Hex2[6]     ; 10.643 ; 10.643 ; 10.643 ; 10.643 ;
; SW[2]      ; Hex3[0]     ; 10.786 ; 10.786 ; 10.786 ; 10.786 ;
; SW[2]      ; Hex3[1]     ; 10.658 ; 10.658 ; 10.658 ; 10.658 ;
; SW[2]      ; Hex3[2]     ; 10.642 ; 10.642 ; 10.642 ; 10.642 ;
; SW[2]      ; Hex3[3]     ; 10.665 ; 10.665 ; 10.665 ; 10.665 ;
; SW[2]      ; Hex3[4]     ; 10.643 ; 10.643 ; 10.643 ; 10.643 ;
; SW[2]      ; Hex3[5]     ; 10.634 ; 10.634 ; 10.634 ; 10.634 ;
; SW[2]      ; Hex3[6]     ; 10.623 ; 10.623 ; 10.623 ; 10.623 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; Hex0[0]     ; 4.980 ; 4.980 ; 4.980 ; 4.980 ;
; SW[0]      ; Hex0[1]     ; 4.952 ; 4.952 ; 4.952 ; 4.952 ;
; SW[0]      ; Hex0[2]     ; 5.492 ; 4.971 ; 4.971 ; 5.492 ;
; SW[0]      ; Hex0[3]     ; 4.859 ; 4.859 ; 4.859 ; 4.859 ;
; SW[0]      ; Hex0[4]     ; 4.850 ; 5.376 ; 5.376 ; 4.850 ;
; SW[0]      ; Hex0[5]     ; 4.854 ; 5.369 ; 5.369 ; 4.854 ;
; SW[0]      ; Hex0[6]     ; 4.839 ; 4.839 ; 4.839 ; 4.839 ;
; SW[0]      ; Hex1[0]     ; 5.990 ; 5.990 ; 5.990 ; 5.990 ;
; SW[0]      ; Hex1[1]     ; 5.862 ; 5.862 ; 5.862 ; 5.862 ;
; SW[0]      ; Hex1[2]     ; 5.713 ; 5.713 ; 5.713 ; 5.713 ;
; SW[0]      ; Hex1[3]     ; 5.735 ; 5.735 ; 5.735 ; 5.735 ;
; SW[0]      ; Hex1[4]     ; 5.729 ; 5.729 ; 5.729 ; 5.729 ;
; SW[0]      ; Hex1[5]     ; 5.722 ; 5.722 ; 5.722 ; 5.722 ;
; SW[0]      ; Hex1[6]     ; 5.895 ; 5.895 ; 5.895 ; 5.895 ;
; SW[0]      ; Hex2[0]     ; 6.151 ; 6.151 ; 6.151 ; 6.151 ;
; SW[0]      ; Hex2[1]     ; 6.111 ; 6.111 ; 6.111 ; 6.111 ;
; SW[0]      ; Hex2[2]     ; 6.647 ; 6.126 ; 6.126 ; 6.647 ;
; SW[0]      ; Hex2[3]     ; 6.183 ; 6.183 ; 6.183 ; 6.183 ;
; SW[0]      ; Hex2[4]     ; 6.041 ; 6.562 ; 6.562 ; 6.041 ;
; SW[0]      ; Hex2[5]     ; 6.014 ; 6.535 ; 6.535 ; 6.014 ;
; SW[0]      ; Hex2[6]     ; 6.022 ; 6.022 ; 6.022 ; 6.022 ;
; SW[0]      ; Hex3[0]     ; 6.817 ; 6.817 ; 6.817 ; 6.817 ;
; SW[0]      ; Hex3[1]     ; 6.689 ; 6.689 ; 6.689 ; 6.689 ;
; SW[0]      ; Hex3[2]     ; 6.676 ; 6.676 ; 6.676 ; 6.676 ;
; SW[0]      ; Hex3[3]     ; 6.698 ; 6.698 ; 6.698 ; 6.698 ;
; SW[0]      ; Hex3[4]     ; 6.674 ; 6.674 ; 6.674 ; 6.674 ;
; SW[0]      ; Hex3[5]     ; 6.668 ; 6.668 ; 6.668 ; 6.668 ;
; SW[0]      ; Hex3[6]     ; 6.657 ; 6.657 ; 6.657 ; 6.657 ;
; SW[2]      ; Hex0[0]     ; 4.829 ; 4.829 ; 4.829 ; 4.829 ;
; SW[2]      ; Hex0[1]     ; 4.801 ; 4.801 ; 4.801 ; 4.801 ;
; SW[2]      ; Hex0[2]     ; 4.820 ; 4.820 ; 4.820 ; 4.820 ;
; SW[2]      ; Hex0[3]     ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; SW[2]      ; Hex0[4]     ; 4.699 ; 4.699 ; 4.699 ; 4.699 ;
; SW[2]      ; Hex0[5]     ; 4.703 ; 4.703 ; 4.703 ; 4.703 ;
; SW[2]      ; Hex0[6]     ; 4.688 ; 4.688 ; 4.688 ; 4.688 ;
; SW[2]      ; Hex1[0]     ; 5.911 ; 5.911 ; 5.911 ; 5.911 ;
; SW[2]      ; Hex1[1]     ; 5.783 ; 5.783 ; 5.783 ; 5.783 ;
; SW[2]      ; Hex1[2]     ; 5.634 ; 5.634 ; 5.634 ; 5.634 ;
; SW[2]      ; Hex1[3]     ; 5.656 ; 5.656 ; 5.656 ; 5.656 ;
; SW[2]      ; Hex1[4]     ; 5.650 ; 5.650 ; 5.650 ; 5.650 ;
; SW[2]      ; Hex1[5]     ; 5.643 ; 5.643 ; 5.643 ; 5.643 ;
; SW[2]      ; Hex1[6]     ; 5.816 ; 5.816 ; 5.816 ; 5.816 ;
; SW[2]      ; Hex2[0]     ; 6.072 ; 6.072 ; 6.072 ; 6.072 ;
; SW[2]      ; Hex2[1]     ; 6.032 ; 6.032 ; 6.032 ; 6.032 ;
; SW[2]      ; Hex2[2]     ; 6.047 ; 6.047 ; 6.047 ; 6.047 ;
; SW[2]      ; Hex2[3]     ; 6.104 ; 6.104 ; 6.104 ; 6.104 ;
; SW[2]      ; Hex2[4]     ; 5.962 ; 5.962 ; 5.962 ; 5.962 ;
; SW[2]      ; Hex2[5]     ; 5.935 ; 5.935 ; 5.935 ; 5.935 ;
; SW[2]      ; Hex2[6]     ; 5.943 ; 5.943 ; 5.943 ; 5.943 ;
; SW[2]      ; Hex3[0]     ; 6.681 ; 6.681 ; 6.681 ; 6.681 ;
; SW[2]      ; Hex3[1]     ; 6.553 ; 6.553 ; 6.553 ; 6.553 ;
; SW[2]      ; Hex3[2]     ; 6.540 ; 6.540 ; 6.540 ; 6.540 ;
; SW[2]      ; Hex3[3]     ; 6.562 ; 6.562 ; 6.562 ; 6.562 ;
; SW[2]      ; Hex3[4]     ; 6.538 ; 6.538 ; 6.538 ; 6.538 ;
; SW[2]      ; Hex3[5]     ; 6.532 ; 6.532 ; 6.532 ; 6.532 ;
; SW[2]      ; Hex3[6]     ; 6.521 ; 6.521 ; 6.521 ; 6.521 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+-------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                               ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                    ; -3.604   ; -2.528 ; -1.996   ; 1.638   ; -1.423              ;
;  clk_27                             ; -2.417   ; -2.528 ; N/A      ; N/A     ; -1.380              ;
;  clock_generator:clk_1|clock_signal ; -3.604   ; 0.215  ; -1.996   ; 1.638   ; -0.500              ;
;  clock_generator:clk_2|clock_signal ; 0.114    ; 0.229  ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS                     ; -481.527 ; -5.035 ; -526.919 ; 0.0     ; -340.456            ;
;  clk_27                             ; -72.607  ; -5.035 ; N/A      ; N/A     ; -46.380             ;
;  clock_generator:clk_1|clock_signal ; -408.920 ; 0.000  ; -526.919 ; 0.000   ; -277.000            ;
;  clock_generator:clk_2|clock_signal ; 0.000    ; 0.000  ; N/A      ; N/A     ; -17.076             ;
+-------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Key2      ; clock_generator:clk_1|clock_signal ; 4.713 ; 4.713 ; Rise       ; clock_generator:clk_1|clock_signal ;
; SW[*]     ; clock_generator:clk_1|clock_signal ; 2.134 ; 2.134 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  SW[0]    ; clock_generator:clk_1|clock_signal ; 2.093 ; 2.093 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  SW[1]    ; clock_generator:clk_1|clock_signal ; 2.134 ; 2.134 ; Rise       ; clock_generator:clk_1|clock_signal ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Key2      ; clock_generator:clk_1|clock_signal ; -2.490 ; -2.490 ; Rise       ; clock_generator:clk_1|clock_signal ;
; SW[*]     ; clock_generator:clk_1|clock_signal ; -0.224 ; -0.224 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  SW[0]    ; clock_generator:clk_1|clock_signal ; -0.224 ; -0.224 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  SW[1]    ; clock_generator:clk_1|clock_signal ; -0.514 ; -0.514 ; Rise       ; clock_generator:clk_1|clock_signal ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Hex0[*]   ; clock_generator:clk_1|clock_signal ; 21.399 ; 21.399 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[0]  ; clock_generator:clk_1|clock_signal ; 21.399 ; 21.399 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[1]  ; clock_generator:clk_1|clock_signal ; 21.371 ; 21.371 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[2]  ; clock_generator:clk_1|clock_signal ; 21.394 ; 21.394 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[3]  ; clock_generator:clk_1|clock_signal ; 21.144 ; 21.144 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[4]  ; clock_generator:clk_1|clock_signal ; 21.136 ; 21.136 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[5]  ; clock_generator:clk_1|clock_signal ; 21.131 ; 21.131 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[6]  ; clock_generator:clk_1|clock_signal ; 21.133 ; 21.133 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex1[*]   ; clock_generator:clk_1|clock_signal ; 23.185 ; 23.185 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[0]  ; clock_generator:clk_1|clock_signal ; 23.185 ; 23.185 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[1]  ; clock_generator:clk_1|clock_signal ; 22.897 ; 22.897 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[2]  ; clock_generator:clk_1|clock_signal ; 22.696 ; 22.696 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[3]  ; clock_generator:clk_1|clock_signal ; 22.733 ; 22.733 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[4]  ; clock_generator:clk_1|clock_signal ; 22.716 ; 22.716 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[5]  ; clock_generator:clk_1|clock_signal ; 22.703 ; 22.703 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[6]  ; clock_generator:clk_1|clock_signal ; 23.051 ; 23.051 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex2[*]   ; clock_generator:clk_1|clock_signal ; 24.098 ; 24.098 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[0]  ; clock_generator:clk_1|clock_signal ; 24.048 ; 24.048 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[1]  ; clock_generator:clk_1|clock_signal ; 23.994 ; 23.994 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[2]  ; clock_generator:clk_1|clock_signal ; 23.969 ; 23.969 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[3]  ; clock_generator:clk_1|clock_signal ; 24.098 ; 24.098 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[4]  ; clock_generator:clk_1|clock_signal ; 23.798 ; 23.798 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[5]  ; clock_generator:clk_1|clock_signal ; 23.754 ; 23.754 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[6]  ; clock_generator:clk_1|clock_signal ; 23.786 ; 23.786 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex3[*]   ; clock_generator:clk_1|clock_signal ; 24.103 ; 24.103 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[0]  ; clock_generator:clk_1|clock_signal ; 24.103 ; 24.103 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[1]  ; clock_generator:clk_1|clock_signal ; 23.811 ; 23.811 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[2]  ; clock_generator:clk_1|clock_signal ; 23.785 ; 23.785 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[3]  ; clock_generator:clk_1|clock_signal ; 23.821 ; 23.821 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[4]  ; clock_generator:clk_1|clock_signal ; 23.794 ; 23.794 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[5]  ; clock_generator:clk_1|clock_signal ; 23.797 ; 23.797 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[6]  ; clock_generator:clk_1|clock_signal ; 23.778 ; 23.778 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex4[*]   ; clock_generator:clk_1|clock_signal ; 10.895 ; 10.895 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[0]  ; clock_generator:clk_1|clock_signal ; 10.885 ; 10.885 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[1]  ; clock_generator:clk_1|clock_signal ; 10.895 ; 10.895 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[2]  ; clock_generator:clk_1|clock_signal ; 10.868 ; 10.868 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[3]  ; clock_generator:clk_1|clock_signal ; 10.874 ; 10.874 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[4]  ; clock_generator:clk_1|clock_signal ; 10.769 ; 10.769 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[5]  ; clock_generator:clk_1|clock_signal ; 10.891 ; 10.891 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[6]  ; clock_generator:clk_1|clock_signal ; 10.597 ; 10.597 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex5[*]   ; clock_generator:clk_1|clock_signal ; 9.948  ; 9.948  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[0]  ; clock_generator:clk_1|clock_signal ; 9.880  ; 9.880  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[1]  ; clock_generator:clk_1|clock_signal ; 8.359  ; 8.359  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[2]  ; clock_generator:clk_1|clock_signal ; 8.249  ; 8.249  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[3]  ; clock_generator:clk_1|clock_signal ; 9.948  ; 9.948  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[4]  ; clock_generator:clk_1|clock_signal ; 9.806  ; 9.806  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[5]  ; clock_generator:clk_1|clock_signal ; 9.923  ; 9.923  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[6]  ; clock_generator:clk_1|clock_signal ; 8.069  ; 8.069  ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex6[*]   ; clock_generator:clk_1|clock_signal ; 9.891  ; 9.891  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[0]  ; clock_generator:clk_1|clock_signal ; 7.746  ; 7.746  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[1]  ; clock_generator:clk_1|clock_signal ; 9.891  ; 9.891  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[2]  ; clock_generator:clk_1|clock_signal ; 9.891  ; 9.891  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[3]  ; clock_generator:clk_1|clock_signal ; 6.616  ; 6.616  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[5]  ; clock_generator:clk_1|clock_signal ; 7.909  ; 7.909  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[6]  ; clock_generator:clk_1|clock_signal ; 7.904  ; 7.904  ; Rise       ; clock_generator:clk_1|clock_signal ;
; LEDG[*]   ; clock_generator:clk_1|clock_signal ; 4.764  ;        ; Rise       ; clock_generator:clk_1|clock_signal ;
;  LEDG[0]  ; clock_generator:clk_1|clock_signal ; 4.764  ;        ; Rise       ; clock_generator:clk_1|clock_signal ;
; LEDR[*]   ; clock_generator:clk_1|clock_signal ; 11.713 ; 11.713 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  LEDR[0]  ; clock_generator:clk_1|clock_signal ; 9.543  ; 9.543  ; Rise       ; clock_generator:clk_1|clock_signal ;
;  LEDR[1]  ; clock_generator:clk_1|clock_signal ; 11.713 ; 11.713 ; Rise       ; clock_generator:clk_1|clock_signal ;
; LEDG[*]   ; clock_generator:clk_1|clock_signal ;        ; 4.764  ; Fall       ; clock_generator:clk_1|clock_signal ;
;  LEDG[0]  ; clock_generator:clk_1|clock_signal ;        ; 4.764  ; Fall       ; clock_generator:clk_1|clock_signal ;
; Hex0[*]   ; clock_generator:clk_2|clock_signal ; 24.536 ; 24.536 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[0]  ; clock_generator:clk_2|clock_signal ; 24.536 ; 24.536 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[1]  ; clock_generator:clk_2|clock_signal ; 24.508 ; 24.508 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[2]  ; clock_generator:clk_2|clock_signal ; 24.531 ; 24.531 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[3]  ; clock_generator:clk_2|clock_signal ; 24.281 ; 24.281 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[4]  ; clock_generator:clk_2|clock_signal ; 24.273 ; 24.273 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[5]  ; clock_generator:clk_2|clock_signal ; 24.268 ; 24.268 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[6]  ; clock_generator:clk_2|clock_signal ; 24.270 ; 24.270 ; Rise       ; clock_generator:clk_2|clock_signal ;
; Hex1[*]   ; clock_generator:clk_2|clock_signal ; 26.322 ; 26.322 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[0]  ; clock_generator:clk_2|clock_signal ; 26.322 ; 26.322 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[1]  ; clock_generator:clk_2|clock_signal ; 26.034 ; 26.034 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[2]  ; clock_generator:clk_2|clock_signal ; 25.833 ; 25.833 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[3]  ; clock_generator:clk_2|clock_signal ; 25.870 ; 25.870 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[4]  ; clock_generator:clk_2|clock_signal ; 25.853 ; 25.853 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[5]  ; clock_generator:clk_2|clock_signal ; 25.840 ; 25.840 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[6]  ; clock_generator:clk_2|clock_signal ; 26.188 ; 26.188 ; Rise       ; clock_generator:clk_2|clock_signal ;
; Hex2[*]   ; clock_generator:clk_2|clock_signal ; 27.235 ; 27.235 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[0]  ; clock_generator:clk_2|clock_signal ; 27.185 ; 27.185 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[1]  ; clock_generator:clk_2|clock_signal ; 27.131 ; 27.131 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[2]  ; clock_generator:clk_2|clock_signal ; 27.106 ; 27.106 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[3]  ; clock_generator:clk_2|clock_signal ; 27.235 ; 27.235 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[4]  ; clock_generator:clk_2|clock_signal ; 26.935 ; 26.935 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[5]  ; clock_generator:clk_2|clock_signal ; 26.891 ; 26.891 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[6]  ; clock_generator:clk_2|clock_signal ; 26.923 ; 26.923 ; Rise       ; clock_generator:clk_2|clock_signal ;
; Hex3[*]   ; clock_generator:clk_2|clock_signal ; 27.240 ; 27.240 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[0]  ; clock_generator:clk_2|clock_signal ; 27.240 ; 27.240 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[1]  ; clock_generator:clk_2|clock_signal ; 26.948 ; 26.948 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[2]  ; clock_generator:clk_2|clock_signal ; 26.922 ; 26.922 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[3]  ; clock_generator:clk_2|clock_signal ; 26.958 ; 26.958 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[4]  ; clock_generator:clk_2|clock_signal ; 26.931 ; 26.931 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[5]  ; clock_generator:clk_2|clock_signal ; 26.934 ; 26.934 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[6]  ; clock_generator:clk_2|clock_signal ; 26.915 ; 26.915 ; Rise       ; clock_generator:clk_2|clock_signal ;
; LEDG[*]   ; clock_generator:clk_2|clock_signal ; 5.378  ;        ; Rise       ; clock_generator:clk_2|clock_signal ;
;  LEDG[1]  ; clock_generator:clk_2|clock_signal ; 5.378  ;        ; Rise       ; clock_generator:clk_2|clock_signal ;
; LEDG[*]   ; clock_generator:clk_2|clock_signal ;        ; 5.378  ; Fall       ; clock_generator:clk_2|clock_signal ;
;  LEDG[1]  ; clock_generator:clk_2|clock_signal ;        ; 5.378  ; Fall       ; clock_generator:clk_2|clock_signal ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Hex0[*]   ; clock_generator:clk_1|clock_signal ; 5.395 ; 5.395 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[0]  ; clock_generator:clk_1|clock_signal ; 5.536 ; 5.536 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[1]  ; clock_generator:clk_1|clock_signal ; 5.508 ; 5.508 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[2]  ; clock_generator:clk_1|clock_signal ; 5.527 ; 5.527 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[3]  ; clock_generator:clk_1|clock_signal ; 5.415 ; 5.415 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[4]  ; clock_generator:clk_1|clock_signal ; 5.406 ; 5.406 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[5]  ; clock_generator:clk_1|clock_signal ; 5.410 ; 5.410 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex0[6]  ; clock_generator:clk_1|clock_signal ; 5.395 ; 5.395 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex1[*]   ; clock_generator:clk_1|clock_signal ; 6.153 ; 6.153 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[0]  ; clock_generator:clk_1|clock_signal ; 6.430 ; 6.430 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[1]  ; clock_generator:clk_1|clock_signal ; 6.302 ; 6.302 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[2]  ; clock_generator:clk_1|clock_signal ; 6.153 ; 6.153 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[3]  ; clock_generator:clk_1|clock_signal ; 6.175 ; 6.175 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[4]  ; clock_generator:clk_1|clock_signal ; 6.169 ; 6.169 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[5]  ; clock_generator:clk_1|clock_signal ; 6.162 ; 6.162 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex1[6]  ; clock_generator:clk_1|clock_signal ; 6.335 ; 6.335 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex2[*]   ; clock_generator:clk_1|clock_signal ; 6.454 ; 6.454 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[0]  ; clock_generator:clk_1|clock_signal ; 6.591 ; 6.591 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[1]  ; clock_generator:clk_1|clock_signal ; 6.551 ; 6.551 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[2]  ; clock_generator:clk_1|clock_signal ; 6.566 ; 6.566 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[3]  ; clock_generator:clk_1|clock_signal ; 6.623 ; 6.623 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[4]  ; clock_generator:clk_1|clock_signal ; 6.481 ; 6.481 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[5]  ; clock_generator:clk_1|clock_signal ; 6.454 ; 6.454 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex2[6]  ; clock_generator:clk_1|clock_signal ; 6.462 ; 6.462 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex3[*]   ; clock_generator:clk_1|clock_signal ; 7.123 ; 7.123 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[0]  ; clock_generator:clk_1|clock_signal ; 7.283 ; 7.283 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[1]  ; clock_generator:clk_1|clock_signal ; 7.155 ; 7.155 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[2]  ; clock_generator:clk_1|clock_signal ; 7.142 ; 7.142 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[3]  ; clock_generator:clk_1|clock_signal ; 7.164 ; 7.164 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[4]  ; clock_generator:clk_1|clock_signal ; 7.140 ; 7.140 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[5]  ; clock_generator:clk_1|clock_signal ; 7.134 ; 7.134 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex3[6]  ; clock_generator:clk_1|clock_signal ; 7.123 ; 7.123 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex4[*]   ; clock_generator:clk_1|clock_signal ; 4.200 ; 4.200 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[0]  ; clock_generator:clk_1|clock_signal ; 4.333 ; 4.333 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[1]  ; clock_generator:clk_1|clock_signal ; 4.338 ; 4.338 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[2]  ; clock_generator:clk_1|clock_signal ; 4.338 ; 4.338 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[3]  ; clock_generator:clk_1|clock_signal ; 4.313 ; 4.313 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[4]  ; clock_generator:clk_1|clock_signal ; 4.282 ; 4.282 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[5]  ; clock_generator:clk_1|clock_signal ; 4.334 ; 4.334 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex4[6]  ; clock_generator:clk_1|clock_signal ; 4.200 ; 4.200 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex5[*]   ; clock_generator:clk_1|clock_signal ; 4.031 ; 4.031 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[0]  ; clock_generator:clk_1|clock_signal ; 4.358 ; 4.358 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[1]  ; clock_generator:clk_1|clock_signal ; 4.031 ; 4.031 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[2]  ; clock_generator:clk_1|clock_signal ; 4.154 ; 4.154 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[3]  ; clock_generator:clk_1|clock_signal ; 4.402 ; 4.402 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[4]  ; clock_generator:clk_1|clock_signal ; 4.322 ; 4.322 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[5]  ; clock_generator:clk_1|clock_signal ; 4.377 ; 4.377 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex5[6]  ; clock_generator:clk_1|clock_signal ; 4.148 ; 4.148 ; Rise       ; clock_generator:clk_1|clock_signal ;
; Hex6[*]   ; clock_generator:clk_1|clock_signal ; 3.649 ; 3.649 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[0]  ; clock_generator:clk_1|clock_signal ; 4.166 ; 4.166 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[1]  ; clock_generator:clk_1|clock_signal ; 4.443 ; 4.443 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[2]  ; clock_generator:clk_1|clock_signal ; 4.443 ; 4.443 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[3]  ; clock_generator:clk_1|clock_signal ; 3.649 ; 3.649 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[5]  ; clock_generator:clk_1|clock_signal ; 4.078 ; 4.078 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  Hex6[6]  ; clock_generator:clk_1|clock_signal ; 4.076 ; 4.076 ; Rise       ; clock_generator:clk_1|clock_signal ;
; LEDG[*]   ; clock_generator:clk_1|clock_signal ; 2.476 ;       ; Rise       ; clock_generator:clk_1|clock_signal ;
;  LEDG[0]  ; clock_generator:clk_1|clock_signal ; 2.476 ;       ; Rise       ; clock_generator:clk_1|clock_signal ;
; LEDR[*]   ; clock_generator:clk_1|clock_signal ; 4.691 ; 4.691 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  LEDR[0]  ; clock_generator:clk_1|clock_signal ; 4.691 ; 4.691 ; Rise       ; clock_generator:clk_1|clock_signal ;
;  LEDR[1]  ; clock_generator:clk_1|clock_signal ; 5.573 ; 5.573 ; Rise       ; clock_generator:clk_1|clock_signal ;
; LEDG[*]   ; clock_generator:clk_1|clock_signal ;       ; 2.476 ; Fall       ; clock_generator:clk_1|clock_signal ;
;  LEDG[0]  ; clock_generator:clk_1|clock_signal ;       ; 2.476 ; Fall       ; clock_generator:clk_1|clock_signal ;
; Hex0[*]   ; clock_generator:clk_2|clock_signal ; 7.415 ; 7.415 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[0]  ; clock_generator:clk_2|clock_signal ; 7.556 ; 7.556 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[1]  ; clock_generator:clk_2|clock_signal ; 7.528 ; 7.528 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[2]  ; clock_generator:clk_2|clock_signal ; 7.547 ; 7.547 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[3]  ; clock_generator:clk_2|clock_signal ; 7.435 ; 7.435 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[4]  ; clock_generator:clk_2|clock_signal ; 7.426 ; 7.426 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[5]  ; clock_generator:clk_2|clock_signal ; 7.430 ; 7.430 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex0[6]  ; clock_generator:clk_2|clock_signal ; 7.415 ; 7.415 ; Rise       ; clock_generator:clk_2|clock_signal ;
; Hex1[*]   ; clock_generator:clk_2|clock_signal ; 8.620 ; 8.620 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[0]  ; clock_generator:clk_2|clock_signal ; 8.897 ; 8.897 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[1]  ; clock_generator:clk_2|clock_signal ; 8.769 ; 8.769 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[2]  ; clock_generator:clk_2|clock_signal ; 8.620 ; 8.620 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[3]  ; clock_generator:clk_2|clock_signal ; 8.642 ; 8.642 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[4]  ; clock_generator:clk_2|clock_signal ; 8.636 ; 8.636 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[5]  ; clock_generator:clk_2|clock_signal ; 8.629 ; 8.629 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex1[6]  ; clock_generator:clk_2|clock_signal ; 8.802 ; 8.802 ; Rise       ; clock_generator:clk_2|clock_signal ;
; Hex2[*]   ; clock_generator:clk_2|clock_signal ; 8.921 ; 8.921 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[0]  ; clock_generator:clk_2|clock_signal ; 9.058 ; 9.058 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[1]  ; clock_generator:clk_2|clock_signal ; 9.018 ; 9.018 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[2]  ; clock_generator:clk_2|clock_signal ; 9.033 ; 9.033 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[3]  ; clock_generator:clk_2|clock_signal ; 9.090 ; 9.090 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[4]  ; clock_generator:clk_2|clock_signal ; 8.948 ; 8.948 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[5]  ; clock_generator:clk_2|clock_signal ; 8.921 ; 8.921 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex2[6]  ; clock_generator:clk_2|clock_signal ; 8.929 ; 8.929 ; Rise       ; clock_generator:clk_2|clock_signal ;
; Hex3[*]   ; clock_generator:clk_2|clock_signal ; 9.288 ; 9.288 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[0]  ; clock_generator:clk_2|clock_signal ; 9.448 ; 9.448 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[1]  ; clock_generator:clk_2|clock_signal ; 9.320 ; 9.320 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[2]  ; clock_generator:clk_2|clock_signal ; 9.307 ; 9.307 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[3]  ; clock_generator:clk_2|clock_signal ; 9.329 ; 9.329 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[4]  ; clock_generator:clk_2|clock_signal ; 9.305 ; 9.305 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[5]  ; clock_generator:clk_2|clock_signal ; 9.299 ; 9.299 ; Rise       ; clock_generator:clk_2|clock_signal ;
;  Hex3[6]  ; clock_generator:clk_2|clock_signal ; 9.288 ; 9.288 ; Rise       ; clock_generator:clk_2|clock_signal ;
; LEDG[*]   ; clock_generator:clk_2|clock_signal ; 2.745 ;       ; Rise       ; clock_generator:clk_2|clock_signal ;
;  LEDG[1]  ; clock_generator:clk_2|clock_signal ; 2.745 ;       ; Rise       ; clock_generator:clk_2|clock_signal ;
; LEDG[*]   ; clock_generator:clk_2|clock_signal ;       ; 2.745 ; Fall       ; clock_generator:clk_2|clock_signal ;
;  LEDG[1]  ; clock_generator:clk_2|clock_signal ;       ; 2.745 ; Fall       ; clock_generator:clk_2|clock_signal ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; Hex0[0]     ; 20.596 ; 20.596 ; 20.596 ; 20.596 ;
; SW[0]      ; Hex0[1]     ; 20.568 ; 20.568 ; 20.568 ; 20.568 ;
; SW[0]      ; Hex0[2]     ; 20.591 ; 20.591 ; 20.591 ; 20.591 ;
; SW[0]      ; Hex0[3]     ; 20.341 ; 20.341 ; 20.341 ; 20.341 ;
; SW[0]      ; Hex0[4]     ; 20.333 ; 20.333 ; 20.333 ; 20.333 ;
; SW[0]      ; Hex0[5]     ; 20.328 ; 20.328 ; 20.328 ; 20.328 ;
; SW[0]      ; Hex0[6]     ; 20.330 ; 20.330 ; 20.330 ; 20.330 ;
; SW[0]      ; Hex1[0]     ; 22.382 ; 22.382 ; 22.382 ; 22.382 ;
; SW[0]      ; Hex1[1]     ; 22.094 ; 22.094 ; 22.094 ; 22.094 ;
; SW[0]      ; Hex1[2]     ; 21.893 ; 21.893 ; 21.893 ; 21.893 ;
; SW[0]      ; Hex1[3]     ; 21.930 ; 21.930 ; 21.930 ; 21.930 ;
; SW[0]      ; Hex1[4]     ; 21.913 ; 21.913 ; 21.913 ; 21.913 ;
; SW[0]      ; Hex1[5]     ; 21.900 ; 21.900 ; 21.900 ; 21.900 ;
; SW[0]      ; Hex1[6]     ; 22.248 ; 22.248 ; 22.248 ; 22.248 ;
; SW[0]      ; Hex2[0]     ; 23.245 ; 23.245 ; 23.245 ; 23.245 ;
; SW[0]      ; Hex2[1]     ; 23.191 ; 23.191 ; 23.191 ; 23.191 ;
; SW[0]      ; Hex2[2]     ; 23.166 ; 23.166 ; 23.166 ; 23.166 ;
; SW[0]      ; Hex2[3]     ; 23.295 ; 23.295 ; 23.295 ; 23.295 ;
; SW[0]      ; Hex2[4]     ; 22.995 ; 22.995 ; 22.995 ; 22.995 ;
; SW[0]      ; Hex2[5]     ; 22.951 ; 22.951 ; 22.951 ; 22.951 ;
; SW[0]      ; Hex2[6]     ; 22.983 ; 22.983 ; 22.983 ; 22.983 ;
; SW[0]      ; Hex3[0]     ; 23.300 ; 23.300 ; 23.300 ; 23.300 ;
; SW[0]      ; Hex3[1]     ; 23.008 ; 23.008 ; 23.008 ; 23.008 ;
; SW[0]      ; Hex3[2]     ; 22.982 ; 22.982 ; 22.982 ; 22.982 ;
; SW[0]      ; Hex3[3]     ; 23.018 ; 23.018 ; 23.018 ; 23.018 ;
; SW[0]      ; Hex3[4]     ; 22.991 ; 22.991 ; 22.991 ; 22.991 ;
; SW[0]      ; Hex3[5]     ; 22.994 ; 22.994 ; 22.994 ; 22.994 ;
; SW[0]      ; Hex3[6]     ; 22.975 ; 22.975 ; 22.975 ; 22.975 ;
; SW[2]      ; Hex0[0]     ; 20.405 ; 20.405 ; 20.405 ; 20.405 ;
; SW[2]      ; Hex0[1]     ; 20.377 ; 20.377 ; 20.377 ; 20.377 ;
; SW[2]      ; Hex0[2]     ; 20.400 ; 20.400 ; 20.400 ; 20.400 ;
; SW[2]      ; Hex0[3]     ; 20.150 ; 20.150 ; 20.150 ; 20.150 ;
; SW[2]      ; Hex0[4]     ; 20.142 ; 20.142 ; 20.142 ; 20.142 ;
; SW[2]      ; Hex0[5]     ; 20.137 ; 20.137 ; 20.137 ; 20.137 ;
; SW[2]      ; Hex0[6]     ; 20.139 ; 20.139 ; 20.139 ; 20.139 ;
; SW[2]      ; Hex1[0]     ; 22.191 ; 22.191 ; 22.191 ; 22.191 ;
; SW[2]      ; Hex1[1]     ; 21.903 ; 21.903 ; 21.903 ; 21.903 ;
; SW[2]      ; Hex1[2]     ; 21.702 ; 21.702 ; 21.702 ; 21.702 ;
; SW[2]      ; Hex1[3]     ; 21.739 ; 21.739 ; 21.739 ; 21.739 ;
; SW[2]      ; Hex1[4]     ; 21.722 ; 21.722 ; 21.722 ; 21.722 ;
; SW[2]      ; Hex1[5]     ; 21.709 ; 21.709 ; 21.709 ; 21.709 ;
; SW[2]      ; Hex1[6]     ; 22.057 ; 22.057 ; 22.057 ; 22.057 ;
; SW[2]      ; Hex2[0]     ; 23.054 ; 23.054 ; 23.054 ; 23.054 ;
; SW[2]      ; Hex2[1]     ; 23.000 ; 23.000 ; 23.000 ; 23.000 ;
; SW[2]      ; Hex2[2]     ; 22.975 ; 22.975 ; 22.975 ; 22.975 ;
; SW[2]      ; Hex2[3]     ; 23.104 ; 23.104 ; 23.104 ; 23.104 ;
; SW[2]      ; Hex2[4]     ; 22.804 ; 22.804 ; 22.804 ; 22.804 ;
; SW[2]      ; Hex2[5]     ; 22.760 ; 22.760 ; 22.760 ; 22.760 ;
; SW[2]      ; Hex2[6]     ; 22.792 ; 22.792 ; 22.792 ; 22.792 ;
; SW[2]      ; Hex3[0]     ; 23.109 ; 23.109 ; 23.109 ; 23.109 ;
; SW[2]      ; Hex3[1]     ; 22.817 ; 22.817 ; 22.817 ; 22.817 ;
; SW[2]      ; Hex3[2]     ; 22.791 ; 22.791 ; 22.791 ; 22.791 ;
; SW[2]      ; Hex3[3]     ; 22.827 ; 22.827 ; 22.827 ; 22.827 ;
; SW[2]      ; Hex3[4]     ; 22.800 ; 22.800 ; 22.800 ; 22.800 ;
; SW[2]      ; Hex3[5]     ; 22.803 ; 22.803 ; 22.803 ; 22.803 ;
; SW[2]      ; Hex3[6]     ; 22.784 ; 22.784 ; 22.784 ; 22.784 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; Hex0[0]     ; 4.980 ; 4.980 ; 4.980 ; 4.980 ;
; SW[0]      ; Hex0[1]     ; 4.952 ; 4.952 ; 4.952 ; 4.952 ;
; SW[0]      ; Hex0[2]     ; 5.492 ; 4.971 ; 4.971 ; 5.492 ;
; SW[0]      ; Hex0[3]     ; 4.859 ; 4.859 ; 4.859 ; 4.859 ;
; SW[0]      ; Hex0[4]     ; 4.850 ; 5.376 ; 5.376 ; 4.850 ;
; SW[0]      ; Hex0[5]     ; 4.854 ; 5.369 ; 5.369 ; 4.854 ;
; SW[0]      ; Hex0[6]     ; 4.839 ; 4.839 ; 4.839 ; 4.839 ;
; SW[0]      ; Hex1[0]     ; 5.990 ; 5.990 ; 5.990 ; 5.990 ;
; SW[0]      ; Hex1[1]     ; 5.862 ; 5.862 ; 5.862 ; 5.862 ;
; SW[0]      ; Hex1[2]     ; 5.713 ; 5.713 ; 5.713 ; 5.713 ;
; SW[0]      ; Hex1[3]     ; 5.735 ; 5.735 ; 5.735 ; 5.735 ;
; SW[0]      ; Hex1[4]     ; 5.729 ; 5.729 ; 5.729 ; 5.729 ;
; SW[0]      ; Hex1[5]     ; 5.722 ; 5.722 ; 5.722 ; 5.722 ;
; SW[0]      ; Hex1[6]     ; 5.895 ; 5.895 ; 5.895 ; 5.895 ;
; SW[0]      ; Hex2[0]     ; 6.151 ; 6.151 ; 6.151 ; 6.151 ;
; SW[0]      ; Hex2[1]     ; 6.111 ; 6.111 ; 6.111 ; 6.111 ;
; SW[0]      ; Hex2[2]     ; 6.647 ; 6.126 ; 6.126 ; 6.647 ;
; SW[0]      ; Hex2[3]     ; 6.183 ; 6.183 ; 6.183 ; 6.183 ;
; SW[0]      ; Hex2[4]     ; 6.041 ; 6.562 ; 6.562 ; 6.041 ;
; SW[0]      ; Hex2[5]     ; 6.014 ; 6.535 ; 6.535 ; 6.014 ;
; SW[0]      ; Hex2[6]     ; 6.022 ; 6.022 ; 6.022 ; 6.022 ;
; SW[0]      ; Hex3[0]     ; 6.817 ; 6.817 ; 6.817 ; 6.817 ;
; SW[0]      ; Hex3[1]     ; 6.689 ; 6.689 ; 6.689 ; 6.689 ;
; SW[0]      ; Hex3[2]     ; 6.676 ; 6.676 ; 6.676 ; 6.676 ;
; SW[0]      ; Hex3[3]     ; 6.698 ; 6.698 ; 6.698 ; 6.698 ;
; SW[0]      ; Hex3[4]     ; 6.674 ; 6.674 ; 6.674 ; 6.674 ;
; SW[0]      ; Hex3[5]     ; 6.668 ; 6.668 ; 6.668 ; 6.668 ;
; SW[0]      ; Hex3[6]     ; 6.657 ; 6.657 ; 6.657 ; 6.657 ;
; SW[2]      ; Hex0[0]     ; 4.829 ; 4.829 ; 4.829 ; 4.829 ;
; SW[2]      ; Hex0[1]     ; 4.801 ; 4.801 ; 4.801 ; 4.801 ;
; SW[2]      ; Hex0[2]     ; 4.820 ; 4.820 ; 4.820 ; 4.820 ;
; SW[2]      ; Hex0[3]     ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; SW[2]      ; Hex0[4]     ; 4.699 ; 4.699 ; 4.699 ; 4.699 ;
; SW[2]      ; Hex0[5]     ; 4.703 ; 4.703 ; 4.703 ; 4.703 ;
; SW[2]      ; Hex0[6]     ; 4.688 ; 4.688 ; 4.688 ; 4.688 ;
; SW[2]      ; Hex1[0]     ; 5.911 ; 5.911 ; 5.911 ; 5.911 ;
; SW[2]      ; Hex1[1]     ; 5.783 ; 5.783 ; 5.783 ; 5.783 ;
; SW[2]      ; Hex1[2]     ; 5.634 ; 5.634 ; 5.634 ; 5.634 ;
; SW[2]      ; Hex1[3]     ; 5.656 ; 5.656 ; 5.656 ; 5.656 ;
; SW[2]      ; Hex1[4]     ; 5.650 ; 5.650 ; 5.650 ; 5.650 ;
; SW[2]      ; Hex1[5]     ; 5.643 ; 5.643 ; 5.643 ; 5.643 ;
; SW[2]      ; Hex1[6]     ; 5.816 ; 5.816 ; 5.816 ; 5.816 ;
; SW[2]      ; Hex2[0]     ; 6.072 ; 6.072 ; 6.072 ; 6.072 ;
; SW[2]      ; Hex2[1]     ; 6.032 ; 6.032 ; 6.032 ; 6.032 ;
; SW[2]      ; Hex2[2]     ; 6.047 ; 6.047 ; 6.047 ; 6.047 ;
; SW[2]      ; Hex2[3]     ; 6.104 ; 6.104 ; 6.104 ; 6.104 ;
; SW[2]      ; Hex2[4]     ; 5.962 ; 5.962 ; 5.962 ; 5.962 ;
; SW[2]      ; Hex2[5]     ; 5.935 ; 5.935 ; 5.935 ; 5.935 ;
; SW[2]      ; Hex2[6]     ; 5.943 ; 5.943 ; 5.943 ; 5.943 ;
; SW[2]      ; Hex3[0]     ; 6.681 ; 6.681 ; 6.681 ; 6.681 ;
; SW[2]      ; Hex3[1]     ; 6.553 ; 6.553 ; 6.553 ; 6.553 ;
; SW[2]      ; Hex3[2]     ; 6.540 ; 6.540 ; 6.540 ; 6.540 ;
; SW[2]      ; Hex3[3]     ; 6.562 ; 6.562 ; 6.562 ; 6.562 ;
; SW[2]      ; Hex3[4]     ; 6.538 ; 6.538 ; 6.538 ; 6.538 ;
; SW[2]      ; Hex3[5]     ; 6.532 ; 6.532 ; 6.532 ; 6.532 ;
; SW[2]      ; Hex3[6]     ; 6.521 ; 6.521 ; 6.521 ; 6.521 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clk_27                             ; clk_27                             ; 957      ; 0        ; 0        ; 0        ;
; clock_generator:clk_1|clock_signal ; clk_27                             ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:clk_2|clock_signal ; clk_27                             ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1433     ; 0        ; 0        ; 0        ;
; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 96       ; 0        ; 0        ; 0        ;
; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 6        ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clk_27                             ; clk_27                             ; 957      ; 0        ; 0        ; 0        ;
; clock_generator:clk_1|clock_signal ; clk_27                             ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:clk_2|clock_signal ; clk_27                             ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 1433     ; 0        ; 0        ; 0        ;
; clock_generator:clk_2|clock_signal ; clock_generator:clk_1|clock_signal ; 96       ; 0        ; 0        ; 0        ;
; clock_generator:clk_1|clock_signal ; clock_generator:clk_2|clock_signal ; 6        ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                  ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 264      ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                   ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock_generator:clk_1|clock_signal ; clock_generator:clk_1|clock_signal ; 264      ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 77    ; 77   ;
; Unconstrained Output Ports      ; 52    ; 52   ;
; Unconstrained Output Port Paths ; 740   ; 740  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Aug 23 17:49:44 2017
Info: Command: quartus_sta Atividade07 -c Atividade07
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Atividade07.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_generator:clk_1|clock_signal clock_generator:clk_1|clock_signal
    Info (332105): create_clock -period 1.000 -name clk_27 clk_27
    Info (332105): create_clock -period 1.000 -name clock_generator:clk_2|clock_signal clock_generator:clk_2|clock_signal
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.604
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.604      -408.920 clock_generator:clk_1|clock_signal 
    Info (332119):    -2.417       -72.607 clk_27 
    Info (332119):     0.114         0.000 clock_generator:clk_2|clock_signal 
Info (332146): Worst-case hold slack is -2.528
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.528        -5.035 clk_27 
    Info (332119):     0.391         0.000 clock_generator:clk_1|clock_signal 
    Info (332119):     0.595         0.000 clock_generator:clk_2|clock_signal 
Info (332146): Worst-case recovery slack is -1.996
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.996      -526.919 clock_generator:clk_1|clock_signal 
Info (332146): Worst-case removal slack is 2.765
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.765         0.000 clock_generator:clk_1|clock_signal 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -17.076 clock_generator:clk_2|clock_signal 
    Info (332119):    -1.380       -46.380 clk_27 
    Info (332119):    -0.500      -277.000 clock_generator:clk_1|clock_signal 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.709
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.709       -71.975 clock_generator:clk_1|clock_signal 
    Info (332119):    -0.620       -11.734 clk_27 
    Info (332119):     0.620         0.000 clock_generator:clk_2|clock_signal 
Info (332146): Worst-case hold slack is -1.572
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.572        -3.127 clk_27 
    Info (332119):     0.215         0.000 clock_generator:clk_1|clock_signal 
    Info (332119):     0.229         0.000 clock_generator:clk_2|clock_signal 
Info (332146): Worst-case recovery slack is -0.759
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.759      -200.360 clock_generator:clk_1|clock_signal 
Info (332146): Worst-case removal slack is 1.638
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.638         0.000 clock_generator:clk_1|clock_signal 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -17.076 clock_generator:clk_2|clock_signal 
    Info (332119):    -1.380       -46.380 clk_27 
    Info (332119):    -0.500      -277.000 clock_generator:clk_1|clock_signal 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 444 megabytes
    Info: Processing ended: Wed Aug 23 17:49:45 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


