# MIPS_PIPELUNE
5-stage pipe-line of simple MIPS ISA (24 instruction)  

## 概述    
使用Vivado平台开发的基于简化的MIPS指令集的处理器。分为两部分：单周期和五段流水。其中单周期只给出了主要的verilog文件。五段流水给出了全部的工程。目前只使用了简单的排序程序进行测试，可以使用。之后会测试更多程序。  
主要参考了中国大学mooc中的两门课程：[计算机系统综合设计](https://www.icourse163.org/learn/SEU-1003566002?tid=1450368449#/learn/announce)和[计算机系统硬件设计](https://www.icourse163.org/learn/HUST-1205809816?tid=1206093234#/learn/announce)。  
## 指令集  
选取了MIPS指令集中的24个指令。  
## 单周期  
单周期实现  
## 流水线  


