`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 08/08/2025 07:10:42 PM
// Design Name: 
// Module Name: basic_gates
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module basic_gates(
input a,b,
output y_not, y_and, y_or, y_nor, y_xor, y_xnor 
    );


wire w1, w2, w3, w4, w5, w6, w7, w8, w9, w10, w11, w12, w13;




    
    
    
    
endmodule
