TimeQuest Timing Analyzer report for DDS_RIKEN
Thu Mar 05 14:17:23 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_system'
 13. Slow 1200mV 85C Model Setup: 'clk_in0'
 14. Slow 1200mV 85C Model Hold: 'clk_in0'
 15. Slow 1200mV 85C Model Hold: 'clk_system'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in0'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_system'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk_system'
 32. Slow 1200mV 0C Model Setup: 'clk_in0'
 33. Slow 1200mV 0C Model Hold: 'clk_in0'
 34. Slow 1200mV 0C Model Hold: 'clk_system'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in0'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_system'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clk_system'
 50. Fast 1200mV 0C Model Setup: 'clk_in0'
 51. Fast 1200mV 0C Model Hold: 'clk_in0'
 52. Fast 1200mV 0C Model Hold: 'clk_system'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in0'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_system'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; DDS_RIKEN                                          ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; clk_in0    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in0 }    ;
; clk_system ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_system } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 250.63 MHz ; 250.63 MHz      ; clk_system ;                                                               ;
; 325.73 MHz ; 250.0 MHz       ; clk_in0    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_system ; -2.990 ; -11.614       ;
; clk_in0    ; -2.070 ; -46.649       ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk_in0    ; 0.436 ; 0.000         ;
; clk_system ; 0.446 ; 0.000         ;
+------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; clk_in0    ; -3.000 ; -47.610                     ;
; clk_system ; -1.487 ; -11.896                     ;
+------------+--------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_system'                                                                        ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.990 ; count_serial[1] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 3.911      ;
; -2.498 ; count_serial[3] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 3.419      ;
; -2.005 ; count_serial[0] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.570     ; 2.436      ;
; -2.002 ; count_serial[0] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.570     ; 2.433      ;
; -1.562 ; count_serial[1] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 2.483      ;
; -1.429 ; count_serial[3] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 2.350      ;
; -1.426 ; count_serial[3] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 2.347      ;
; -1.371 ; count_serial[0] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.570     ; 1.802      ;
; -1.365 ; count_serial[0] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.570     ; 1.796      ;
; -1.306 ; count_serial[4] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 2.227      ;
; -1.286 ; count_serial[0] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.570     ; 1.717      ;
; -1.263 ; count_serial[1] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 2.184      ;
; -1.260 ; count_serial[1] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 2.181      ;
; -1.217 ; count_serial[1] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 2.138      ;
; -1.189 ; count_serial[2] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 2.110      ;
; -1.189 ; LED_CLK~reg0    ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 2.110      ;
; -1.186 ; count_serial[2] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 2.107      ;
; -1.183 ; count_serial[3] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 2.104      ;
; -1.149 ; count_serial[3] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 2.070      ;
; -1.032 ; count_serial[4] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.953      ;
; -1.012 ; count_serial[2] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.933      ;
; -0.993 ; count_serial[0] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.570     ; 1.424      ;
; -0.991 ; count_serial[2] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.912      ;
; -0.754 ; count_serial[2] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.675      ;
; -0.691 ; count_serial[0] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.570     ; 1.122      ;
; -0.578 ; count_serial[1] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.499      ;
; -0.368 ; count_serial[4] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.289      ;
; -0.366 ; count_serial[4] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.287      ;
; -0.362 ; count_serial[2] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.283      ;
; -0.267 ; count_serial[1] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.188      ;
; 0.043  ; count_serial[0] ; count_serial[0] ; clk_system   ; clk_system  ; 1.000        ; -0.100     ; 0.858      ;
; 0.063  ; count_serial[4] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; count_serial[3] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; count_serial[2] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 0.858      ;
; 0.099  ; LED_SDI[0]~reg0 ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 0.822      ;
; 0.099  ; LED_LE~reg0     ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 0.822      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in0'                                                                               ;
+--------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.070 ; main_count[0] ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.992      ;
; -2.067 ; main_count[1] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.989      ;
; -2.004 ; main_count[3] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.926      ;
; -1.996 ; main_count[5] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.918      ;
; -1.989 ; main_count[1] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.362      ;
; -1.988 ; main_count[1] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.361      ;
; -1.933 ; main_count[1] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.855      ;
; -1.933 ; main_count[1] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.855      ;
; -1.933 ; main_count[1] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.855      ;
; -1.933 ; main_count[1] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.855      ;
; -1.933 ; main_count[1] ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.855      ;
; -1.933 ; main_count[1] ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.855      ;
; -1.927 ; main_count[2] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.300      ;
; -1.927 ; main_count[2] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.849      ;
; -1.927 ; main_count[2] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.849      ;
; -1.927 ; main_count[2] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.849      ;
; -1.927 ; main_count[2] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.849      ;
; -1.927 ; main_count[2] ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.849      ;
; -1.927 ; main_count[2] ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.849      ;
; -1.917 ; main_count[0] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.290      ;
; -1.916 ; main_count[0] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.289      ;
; -1.907 ; main_count[2] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.280      ;
; -1.899 ; main_count[4] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.821      ;
; -1.899 ; main_count[4] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.821      ;
; -1.899 ; main_count[4] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.821      ;
; -1.899 ; main_count[4] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.821      ;
; -1.899 ; main_count[4] ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.821      ;
; -1.899 ; main_count[4] ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.821      ;
; -1.899 ; main_count[3] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.272      ;
; -1.892 ; main_count[0] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.814      ;
; -1.885 ; main_count[2] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.258      ;
; -1.879 ; main_count[3] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.252      ;
; -1.857 ; main_count[3] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.230      ;
; -1.846 ; main_count[0] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.219      ;
; -1.827 ; main_count[5] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.200      ;
; -1.825 ; main_count[5] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.198      ;
; -1.825 ; main_count[5] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.198      ;
; -1.817 ; main_count[5] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.190      ;
; -1.816 ; main_count[1] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.189      ;
; -1.815 ; main_count[5] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.188      ;
; -1.812 ; main_count[3] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.185      ;
; -1.812 ; main_count[1] ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.734      ;
; -1.809 ; main_count[5] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.182      ;
; -1.806 ; main_count[2] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.728      ;
; -1.800 ; main_count[2] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.722      ;
; -1.794 ; main_count[0] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.167      ;
; -1.792 ; main_count[2] ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.714      ;
; -1.790 ; count[3]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.712      ;
; -1.790 ; main_count[0] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.163      ;
; -1.788 ; main_count[0] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.161      ;
; -1.788 ; main_count[0] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.161      ;
; -1.783 ; main_count[3] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.156      ;
; -1.782 ; main_count[3] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.155      ;
; -1.778 ; main_count[0] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.700      ;
; -1.773 ; main_count[0] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.146      ;
; -1.770 ; main_count[0] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.143      ;
; -1.768 ; main_count[2] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.141      ;
; -1.768 ; main_count[2] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.141      ;
; -1.765 ; main_count[2] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.138      ;
; -1.761 ; main_count[3] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.134      ;
; -1.759 ; main_count[3] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.132      ;
; -1.756 ; count[2]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.678      ;
; -1.747 ; main_count[1] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.120      ;
; -1.743 ; main_count[0] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.116      ;
; -1.741 ; main_count[4] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.663      ;
; -1.741 ; main_count[0] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.114      ;
; -1.733 ; main_count[4] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.106      ;
; -1.727 ; main_count[4] ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.649      ;
; -1.721 ; main_count[1] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.094      ;
; -1.719 ; main_count[2] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.092      ;
; -1.718 ; main_count[1] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.091      ;
; -1.717 ; main_count[2] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.090      ;
; -1.717 ; main_count[1] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.090      ;
; -1.715 ; main_count[5] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.637      ;
; -1.713 ; main_count[4] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.086      ;
; -1.696 ; main_count[1] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.069      ;
; -1.694 ; main_count[1] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.067      ;
; -1.691 ; main_count[5] ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.613      ;
; -1.691 ; main_count[4] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.064      ;
; -1.681 ; count[0]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.603      ;
; -1.664 ; count[1]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.586      ;
; -1.662 ; main_count[4] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.035      ;
; -1.654 ; main_count[4] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.027      ;
; -1.648 ; main_count[4] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.021      ;
; -1.644 ; main_count[4] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.017      ;
; -1.641 ; main_count[5] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.014      ;
; -1.637 ; main_count[1] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.559      ;
; -1.635 ; main_count[4] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.008      ;
; -1.634 ; main_count[5] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 3.007      ;
; -1.586 ; main_count[5] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.508      ;
; -1.586 ; main_count[5] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.508      ;
; -1.586 ; main_count[5] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.508      ;
; -1.586 ; main_count[5] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.508      ;
; -1.586 ; main_count[5] ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.508      ;
; -1.586 ; main_count[5] ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.508      ;
; -1.571 ; main_count[4] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 2.944      ;
; -1.570 ; main_count[1] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 2.943      ;
; -1.544 ; main_count[1] ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 2.917      ;
; -1.544 ; par_wr[0]     ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.466      ;
; -1.540 ; main_count[1] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.372      ; 2.913      ;
+--------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in0'                                                                                             ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.436 ; par_data[10]             ; par_data[10]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; par_data[8]              ; par_data[8]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; par_data[7]              ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; par_data[4]              ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; par_data[3]              ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; par_data[11]             ; par_data[11]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; par_data[0]              ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; par_add[5]               ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; par_add[4]               ; par_add[4]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; par_add[3]               ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; par_add[2]               ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; par_add[1]               ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.098      ; 0.746      ;
; 0.454 ; dac_wr_pin~reg0          ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; \process_1:main_count[1] ; \process_1:main_count[1] ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; count[1]                 ; count[1]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; count[3]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; count[4]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 0.746      ;
; 0.466 ; \process_1:main_count[0] ; \process_1:main_count[0] ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.758      ;
; 0.467 ; count[0]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 0.758      ;
; 0.493 ; \process_1:main_count[1] ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.785      ;
; 0.510 ; \process_1:main_count[1] ; \process_1:main_count[0] ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.802      ;
; 0.510 ; \process_1:main_count[0] ; \process_1:main_count[1] ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.802      ;
; 0.622 ; clk_system               ; clk_system               ; clk_system   ; clk_in0     ; 0.000        ; 2.770      ; 3.895      ;
; 0.751 ; count[4]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.042      ;
; 0.753 ; \process_1:main_count[0] ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.045      ;
; 0.787 ; count[0]                 ; count[1]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.078      ;
; 0.788 ; count[0]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.079      ;
; 0.801 ; main_count[4]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.092      ;
; 0.823 ; main_count[3]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.114      ;
; 0.839 ; main_count[2]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.130      ;
; 0.936 ; clk_system               ; clk_system               ; clk_system   ; clk_in0     ; -0.500       ; 2.770      ; 3.709      ;
; 0.967 ; main_count[2]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 1.728      ;
; 0.992 ; count[0]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.283      ;
; 1.019 ; main_count[5]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.310      ;
; 1.020 ; main_count[0]            ; main_count[0]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.311      ;
; 1.021 ; main_count[1]            ; main_count[1]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.312      ;
; 1.023 ; main_count[4]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 1.784      ;
; 1.037 ; main_count[4]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.328      ;
; 1.038 ; main_count[3]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 1.799      ;
; 1.041 ; count[0]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.332      ;
; 1.043 ; count[4]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.334      ;
; 1.047 ; main_count[4]            ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 1.808      ;
; 1.084 ; main_count[3]            ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 1.845      ;
; 1.085 ; main_count[3]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.376      ;
; 1.087 ; main_count[3]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 1.848      ;
; 1.095 ; main_count[5]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.386      ;
; 1.125 ; main_count[5]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.416      ;
; 1.127 ; main_count[3]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.418      ;
; 1.145 ; main_count[1]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.436      ;
; 1.162 ; main_count[4]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.453      ;
; 1.168 ; dds_master_reset~reg0    ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.459      ;
; 1.170 ; main_count[5]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.461      ;
; 1.177 ; main_count[3]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.468      ;
; 1.200 ; main_count[2]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.491      ;
; 1.209 ; main_count[2]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.500      ;
; 1.216 ; main_count[4]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 1.977      ;
; 1.234 ; main_count[5]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 1.995      ;
; 1.253 ; count[2]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.544      ;
; 1.258 ; main_count[5]            ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.019      ;
; 1.260 ; main_count[0]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.551      ;
; 1.269 ; count[1]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.560      ;
; 1.269 ; main_count[5]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.030      ;
; 1.270 ; main_count[5]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.031      ;
; 1.270 ; main_count[3]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.031      ;
; 1.272 ; main_count[5]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.033      ;
; 1.273 ; main_count[5]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.034      ;
; 1.276 ; main_count[4]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.567      ;
; 1.280 ; main_count[4]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.041      ;
; 1.303 ; main_count[4]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.064      ;
; 1.308 ; dds_io_update~reg0       ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.599      ;
; 1.308 ; main_count[3]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.599      ;
; 1.309 ; main_count[2]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.070      ;
; 1.311 ; main_count[2]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.072      ;
; 1.323 ; main_count[3]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.084      ;
; 1.324 ; main_count[4]            ; par_data[8]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.085      ;
; 1.325 ; main_count[4]            ; par_data[10]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.086      ;
; 1.325 ; main_count[4]            ; par_data[11]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.086      ;
; 1.327 ; main_count[3]            ; par_data[8]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.088      ;
; 1.329 ; main_count[2]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.090      ;
; 1.340 ; count[1]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.631      ;
; 1.340 ; main_count[2]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.631      ;
; 1.342 ; par_wr[0]                ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.633      ;
; 1.342 ; main_count[0]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.103      ;
; 1.351 ; main_count[1]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.642      ;
; 1.360 ; main_count[2]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.651      ;
; 1.364 ; main_count[0]            ; main_count[1]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.655      ;
; 1.366 ; main_count[0]            ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.127      ;
; 1.369 ; main_count[3]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.130      ;
; 1.373 ; main_count[0]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.664      ;
; 1.375 ; main_count[1]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.666      ;
; 1.406 ; main_count[4]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.697      ;
; 1.438 ; count[1]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.729      ;
; 1.440 ; count[1]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.731      ;
; 1.444 ; count[2]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.735      ;
; 1.449 ; main_count[4]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.210      ;
; 1.463 ; main_count[1]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.754      ;
; 1.465 ; main_count[0]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.226      ;
; 1.480 ; main_count[2]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.079      ; 1.771      ;
; 1.485 ; main_count[3]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.246      ;
; 1.486 ; main_count[2]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.549      ; 2.247      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_system'                                                                        ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.446 ; count_serial[0] ; count_serial[0] ; clk_system   ; clk_system  ; 0.000        ; 0.100      ; 0.758      ;
; 0.454 ; LED_LE~reg0     ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; LED_SDI[0]~reg0 ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; count_serial[4] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; count_serial[3] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; count_serial[2] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 0.746      ;
; 0.777 ; count_serial[4] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.069      ;
; 0.805 ; count_serial[1] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.097      ;
; 0.807 ; count_serial[2] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.099      ;
; 0.814 ; count_serial[4] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.106      ;
; 1.080 ; count_serial[1] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.372      ;
; 1.112 ; count_serial[1] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.404      ;
; 1.137 ; count_serial[2] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.429      ;
; 1.209 ; count_serial[0] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; -0.390     ; 1.031      ;
; 1.276 ; count_serial[4] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.568      ;
; 1.301 ; count_serial[3] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.593      ;
; 1.330 ; count_serial[2] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.622      ;
; 1.331 ; count_serial[2] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.623      ;
; 1.388 ; count_serial[1] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.680      ;
; 1.392 ; count_serial[1] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.684      ;
; 1.416 ; count_serial[2] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.708      ;
; 1.433 ; count_serial[3] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.725      ;
; 1.434 ; count_serial[3] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.726      ;
; 1.461 ; count_serial[0] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; -0.390     ; 1.283      ;
; 1.473 ; count_serial[0] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; -0.390     ; 1.295      ;
; 1.535 ; count_serial[2] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.827      ;
; 1.588 ; LED_CLK~reg0    ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.880      ;
; 1.661 ; count_serial[4] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.953      ;
; 1.688 ; count_serial[3] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.980      ;
; 1.692 ; count_serial[0] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; -0.390     ; 1.514      ;
; 1.844 ; count_serial[3] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 2.136      ;
; 1.849 ; count_serial[0] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; -0.390     ; 1.671      ;
; 1.928 ; count_serial[1] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 2.220      ;
; 1.929 ; count_serial[1] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 2.221      ;
; 2.089 ; count_serial[0] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; -0.390     ; 1.911      ;
; 2.090 ; count_serial[0] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; -0.390     ; 1.912      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in0'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in0 ; Rise       ; clk_in0                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; clk_system                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[0]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[10]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[11]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[3]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[4]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[7]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[8]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_wr[0]                     ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[0]                 ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[1]                 ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[2]                 ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[3]                 ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[4]                 ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[5]                 ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_wr[0]                     ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[1]                    ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[2]                    ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[3]                    ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[4]                    ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[5]                    ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[0]                   ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[10]                  ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[11]                  ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[3]                   ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[4]                   ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[7]                   ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[8]                   ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_system                    ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[0]                      ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[1]                      ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[2]                      ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[3]                      ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[4]                      ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_in0 ; Rise       ; clk_system                    ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_in0 ; Rise       ; count[0]                      ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_in0 ; Rise       ; count[1]                      ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_in0 ; Rise       ; count[2]                      ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_in0 ; Rise       ; count[3]                      ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_in0 ; Rise       ; count[4]                      ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[1]                    ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[2]                    ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[3]                    ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[4]                    ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[5]                    ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[0]                   ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[10]                  ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[11]                  ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[3]                   ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[4]                   ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[7]                   ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[8]                   ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[0]                 ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[1]                 ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[2]                 ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[3]                 ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[4]                 ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[5]                 ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_wr[0]                     ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~input|o               ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~inputclkctrl|inclk[0] ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~inputclkctrl|outclk   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; dds_io_update~reg0|clk        ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; dds_master_reset~reg0|clk     ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[0]|clk             ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[1]|clk             ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[2]|clk             ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[3]|clk             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_system'                                                           ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; LED_CLK~reg0                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; LED_LE~reg0                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[4]             ;
; 0.179  ; 0.399        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; count_serial[0]             ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; LED_CLK~reg0                ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; LED_LE~reg0                 ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; count_serial[2]             ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; count_serial[3]             ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; count_serial[1]             ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; count_serial[4]             ;
; 0.392  ; 0.580        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; 0.392  ; 0.580        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[1]             ;
; 0.392  ; 0.580        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[4]             ;
; 0.393  ; 0.581        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; LED_CLK~reg0                ;
; 0.393  ; 0.581        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; LED_LE~reg0                 ;
; 0.393  ; 0.581        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[2]             ;
; 0.393  ; 0.581        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[3]             ;
; 0.410  ; 0.598        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[0]             ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[0]|clk         ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_CLK~reg0|clk            ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_LE~reg0|clk             ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[2]|clk         ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[3]|clk         ;
; 0.467  ; 0.467        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_SDI[0]~reg0|clk         ;
; 0.467  ; 0.467        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[1]|clk         ;
; 0.467  ; 0.467        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[4]|clk         ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system~clkctrl|inclk[0] ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system|q                ;
; 0.528  ; 0.528        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system~clkctrl|inclk[0] ;
; 0.528  ; 0.528        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system~clkctrl|outclk   ;
; 0.532  ; 0.532        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_SDI[0]~reg0|clk         ;
; 0.532  ; 0.532        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[1]|clk         ;
; 0.532  ; 0.532        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[4]|clk         ;
; 0.533  ; 0.533        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_CLK~reg0|clk            ;
; 0.533  ; 0.533        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_LE~reg0|clk             ;
; 0.533  ; 0.533        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[2]|clk         ;
; 0.533  ; 0.533        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[3]|clk         ;
; 0.550  ; 0.550        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[0]|clk         ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; add_in[*]       ; clk_system ; 7.622 ; 7.906 ; Rise       ; clk_system      ;
;  add_in[0]      ; clk_system ; 6.720 ; 7.089 ; Rise       ; clk_system      ;
;  add_in[1]      ; clk_system ; 6.804 ; 7.162 ; Rise       ; clk_system      ;
;  add_in[2]      ; clk_system ; 6.916 ; 7.226 ; Rise       ; clk_system      ;
;  add_in[3]      ; clk_system ; 7.622 ; 7.906 ; Rise       ; clk_system      ;
; dds_bus_in[*]   ; clk_system ; 6.777 ; 6.970 ; Rise       ; clk_system      ;
;  dds_bus_in[0]  ; clk_system ; 5.788 ; 5.905 ; Rise       ; clk_system      ;
;  dds_bus_in[1]  ; clk_system ; 5.229 ; 5.422 ; Rise       ; clk_system      ;
;  dds_bus_in[2]  ; clk_system ; 6.017 ; 6.180 ; Rise       ; clk_system      ;
;  dds_bus_in[3]  ; clk_system ; 6.050 ; 6.305 ; Rise       ; clk_system      ;
;  dds_bus_in[4]  ; clk_system ; 5.340 ; 5.420 ; Rise       ; clk_system      ;
;  dds_bus_in[5]  ; clk_system ; 5.674 ; 5.758 ; Rise       ; clk_system      ;
;  dds_bus_in[6]  ; clk_system ; 5.439 ; 5.711 ; Rise       ; clk_system      ;
;  dds_bus_in[7]  ; clk_system ; 5.144 ; 5.275 ; Rise       ; clk_system      ;
;  dds_bus_in[8]  ; clk_system ; 4.971 ; 5.166 ; Rise       ; clk_system      ;
;  dds_bus_in[9]  ; clk_system ; 4.501 ; 4.758 ; Rise       ; clk_system      ;
;  dds_bus_in[10] ; clk_system ; 5.108 ; 5.351 ; Rise       ; clk_system      ;
;  dds_bus_in[11] ; clk_system ; 5.011 ; 5.410 ; Rise       ; clk_system      ;
;  dds_bus_in[12] ; clk_system ; 5.873 ; 5.987 ; Rise       ; clk_system      ;
;  dds_bus_in[13] ; clk_system ; 5.428 ; 5.535 ; Rise       ; clk_system      ;
;  dds_bus_in[14] ; clk_system ; 5.018 ; 5.337 ; Rise       ; clk_system      ;
;  dds_bus_in[15] ; clk_system ; 5.118 ; 5.362 ; Rise       ; clk_system      ;
;  dds_bus_in[16] ; clk_system ; 4.832 ; 4.922 ; Rise       ; clk_system      ;
;  dds_bus_in[17] ; clk_system ; 5.656 ; 5.893 ; Rise       ; clk_system      ;
;  dds_bus_in[18] ; clk_system ; 5.795 ; 5.952 ; Rise       ; clk_system      ;
;  dds_bus_in[19] ; clk_system ; 5.636 ; 6.087 ; Rise       ; clk_system      ;
;  dds_bus_in[20] ; clk_system ; 5.432 ; 5.675 ; Rise       ; clk_system      ;
;  dds_bus_in[21] ; clk_system ; 6.777 ; 6.970 ; Rise       ; clk_system      ;
;  dds_bus_in[22] ; clk_system ; 5.204 ; 5.397 ; Rise       ; clk_system      ;
;  dds_bus_in[23] ; clk_system ; 5.517 ; 5.721 ; Rise       ; clk_system      ;
;  dds_bus_in[24] ; clk_system ; 4.193 ; 4.312 ; Rise       ; clk_system      ;
;  dds_bus_in[25] ; clk_system ; 4.552 ; 4.671 ; Rise       ; clk_system      ;
;  dds_bus_in[26] ; clk_system ; 4.947 ; 5.179 ; Rise       ; clk_system      ;
;  dds_bus_in[27] ; clk_system ; 5.187 ; 5.503 ; Rise       ; clk_system      ;
;  dds_bus_in[28] ; clk_system ; 6.075 ; 6.278 ; Rise       ; clk_system      ;
;  dds_bus_in[29] ; clk_system ; 6.051 ; 6.269 ; Rise       ; clk_system      ;
;  dds_bus_in[30] ; clk_system ; 4.965 ; 5.168 ; Rise       ; clk_system      ;
;  dds_bus_in[31] ; clk_system ; 5.265 ; 5.380 ; Rise       ; clk_system      ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; add_in[*]       ; clk_system ; -3.739 ; -4.171 ; Rise       ; clk_system      ;
;  add_in[0]      ; clk_system ; -3.739 ; -4.171 ; Rise       ; clk_system      ;
;  add_in[1]      ; clk_system ; -3.887 ; -4.286 ; Rise       ; clk_system      ;
;  add_in[2]      ; clk_system ; -4.441 ; -4.782 ; Rise       ; clk_system      ;
;  add_in[3]      ; clk_system ; -4.507 ; -4.885 ; Rise       ; clk_system      ;
; dds_bus_in[*]   ; clk_system ; -3.576 ; -3.679 ; Rise       ; clk_system      ;
;  dds_bus_in[0]  ; clk_system ; -5.036 ; -5.072 ; Rise       ; clk_system      ;
;  dds_bus_in[1]  ; clk_system ; -4.561 ; -4.729 ; Rise       ; clk_system      ;
;  dds_bus_in[2]  ; clk_system ; -5.253 ; -5.381 ; Rise       ; clk_system      ;
;  dds_bus_in[3]  ; clk_system ; -5.332 ; -5.575 ; Rise       ; clk_system      ;
;  dds_bus_in[4]  ; clk_system ; -4.192 ; -4.338 ; Rise       ; clk_system      ;
;  dds_bus_in[5]  ; clk_system ; -4.493 ; -4.631 ; Rise       ; clk_system      ;
;  dds_bus_in[6]  ; clk_system ; -4.675 ; -4.907 ; Rise       ; clk_system      ;
;  dds_bus_in[7]  ; clk_system ; -4.494 ; -4.609 ; Rise       ; clk_system      ;
;  dds_bus_in[8]  ; clk_system ; -4.247 ; -4.364 ; Rise       ; clk_system      ;
;  dds_bus_in[9]  ; clk_system ; -3.854 ; -4.091 ; Rise       ; clk_system      ;
;  dds_bus_in[10] ; clk_system ; -4.376 ; -4.585 ; Rise       ; clk_system      ;
;  dds_bus_in[11] ; clk_system ; -4.231 ; -4.574 ; Rise       ; clk_system      ;
;  dds_bus_in[12] ; clk_system ; -4.633 ; -4.807 ; Rise       ; clk_system      ;
;  dds_bus_in[13] ; clk_system ; -4.252 ; -4.424 ; Rise       ; clk_system      ;
;  dds_bus_in[14] ; clk_system ; -4.263 ; -4.549 ; Rise       ; clk_system      ;
;  dds_bus_in[15] ; clk_system ; -4.374 ; -4.595 ; Rise       ; clk_system      ;
;  dds_bus_in[16] ; clk_system ; -4.193 ; -4.270 ; Rise       ; clk_system      ;
;  dds_bus_in[17] ; clk_system ; -4.970 ; -5.167 ; Rise       ; clk_system      ;
;  dds_bus_in[18] ; clk_system ; -5.089 ; -5.232 ; Rise       ; clk_system      ;
;  dds_bus_in[19] ; clk_system ; -4.835 ; -5.242 ; Rise       ; clk_system      ;
;  dds_bus_in[20] ; clk_system ; -4.262 ; -4.563 ; Rise       ; clk_system      ;
;  dds_bus_in[21] ; clk_system ; -5.546 ; -5.805 ; Rise       ; clk_system      ;
;  dds_bus_in[22] ; clk_system ; -4.535 ; -4.684 ; Rise       ; clk_system      ;
;  dds_bus_in[23] ; clk_system ; -4.766 ; -4.958 ; Rise       ; clk_system      ;
;  dds_bus_in[24] ; clk_system ; -3.576 ; -3.679 ; Rise       ; clk_system      ;
;  dds_bus_in[25] ; clk_system ; -3.930 ; -4.030 ; Rise       ; clk_system      ;
;  dds_bus_in[26] ; clk_system ; -4.276 ; -4.496 ; Rise       ; clk_system      ;
;  dds_bus_in[27] ; clk_system ; -4.519 ; -4.785 ; Rise       ; clk_system      ;
;  dds_bus_in[28] ; clk_system ; -4.872 ; -5.135 ; Rise       ; clk_system      ;
;  dds_bus_in[29] ; clk_system ; -4.828 ; -5.107 ; Rise       ; clk_system      ;
;  dds_bus_in[30] ; clk_system ; -4.298 ; -4.458 ; Rise       ; clk_system      ;
;  dds_bus_in[31] ; clk_system ; -4.596 ; -4.690 ; Rise       ; clk_system      ;
+-----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 8.767  ; 8.317  ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 7.907  ; 7.615  ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 7.618  ; 7.399  ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 10.090 ; 9.836  ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 8.301  ; 8.187  ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 9.613  ; 9.203  ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 10.090 ; 9.836  ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 8.657  ; 8.330  ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 8.440  ; 8.214  ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 8.715  ; 8.434  ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 8.913  ; 8.539  ; Fall       ; clk_in0         ;
;  dds_port[17]    ; clk_in0    ; 8.409  ; 8.191  ; Fall       ; clk_in0         ;
;  dds_port[18]    ; clk_in0    ; 8.425  ; 8.203  ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 8.181  ; 8.002  ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 7.378  ; 7.218  ; Fall       ; clk_in0         ;
;  dds_port[21]    ; clk_in0    ; 8.025  ; 7.799  ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 7.728  ; 7.553  ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 7.969  ; 7.752  ; Fall       ; clk_in0         ;
;  dds_port[24]    ; clk_in0    ; 8.043  ; 7.816  ; Fall       ; clk_in0         ;
;  dds_port[25]    ; clk_in0    ; 8.309  ; 8.074  ; Fall       ; clk_in0         ;
;  dds_port[26]    ; clk_in0    ; 8.424  ; 8.132  ; Fall       ; clk_in0         ;
;  dds_port[27]    ; clk_in0    ; 8.603  ; 8.324  ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 9.958  ; 9.485  ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 8.748  ; 8.458  ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 11.503 ; 10.902 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 11.503 ; 10.902 ; Rise       ; clk_system      ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 8.536  ; 8.085  ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 7.629  ; 7.343  ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 7.351  ; 7.136  ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 7.120  ; 6.962  ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 8.007  ; 7.892  ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 9.266  ; 8.868  ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 9.718  ; 9.470  ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 8.348  ; 8.029  ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 8.139  ; 7.918  ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 8.403  ; 8.129  ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 8.593  ; 8.230  ; Fall       ; clk_in0         ;
;  dds_port[17]    ; clk_in0    ; 8.110  ; 7.895  ; Fall       ; clk_in0         ;
;  dds_port[18]    ; clk_in0    ; 8.125  ; 7.907  ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 7.891  ; 7.714  ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 7.120  ; 6.962  ; Fall       ; clk_in0         ;
;  dds_port[21]    ; clk_in0    ; 7.741  ; 7.520  ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 7.456  ; 7.283  ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 7.688  ; 7.474  ; Fall       ; clk_in0         ;
;  dds_port[24]    ; clk_in0    ; 7.758  ; 7.536  ; Fall       ; clk_in0         ;
;  dds_port[25]    ; clk_in0    ; 8.014  ; 7.784  ; Fall       ; clk_in0         ;
;  dds_port[26]    ; clk_in0    ; 8.124  ; 7.839  ; Fall       ; clk_in0         ;
;  dds_port[27]    ; clk_in0    ; 8.296  ; 8.023  ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 9.566  ; 9.107  ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 8.404  ; 8.121  ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 11.138 ; 10.543 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 11.138 ; 10.543 ; Rise       ; clk_system      ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+------------+----------------+-------+----+----+-------+
; Input Port ; Output Port    ; RR    ; RF ; FR ; FF    ;
+------------+----------------+-------+----+----+-------+
; add_in[0]  ; dds_bus_out[0] ; 8.080 ;    ;    ; 8.300 ;
; add_in[0]  ; dds_bus_out[4] ; 7.628 ;    ;    ; 7.819 ;
; add_in[1]  ; dds_bus_out[1] ; 8.161 ;    ;    ; 8.392 ;
; add_in[1]  ; dds_bus_out[5] ; 8.193 ;    ;    ; 8.420 ;
; add_in[2]  ; dds_bus_out[2] ; 8.387 ;    ;    ; 8.557 ;
; add_in[2]  ; dds_bus_out[6] ; 7.783 ;    ;    ; 7.932 ;
; add_in[3]  ; dds_bus_out[3] ; 8.541 ;    ;    ; 8.722 ;
; add_in[3]  ; dds_bus_out[7] ; 7.868 ;    ;    ; 8.086 ;
+------------+----------------+-------+----+----+-------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+------------+----------------+-------+----+----+-------+
; Input Port ; Output Port    ; RR    ; RF ; FR ; FF    ;
+------------+----------------+-------+----+----+-------+
; add_in[0]  ; dds_bus_out[0] ; 7.791 ;    ;    ; 8.001 ;
; add_in[0]  ; dds_bus_out[4] ; 7.357 ;    ;    ; 7.539 ;
; add_in[1]  ; dds_bus_out[1] ; 7.869 ;    ;    ; 8.089 ;
; add_in[1]  ; dds_bus_out[5] ; 7.900 ;    ;    ; 8.116 ;
; add_in[2]  ; dds_bus_out[2] ; 8.091 ;    ;    ; 8.249 ;
; add_in[2]  ; dds_bus_out[6] ; 7.511 ;    ;    ; 7.649 ;
; add_in[3]  ; dds_bus_out[3] ; 8.239 ;    ;    ; 8.407 ;
; add_in[3]  ; dds_bus_out[7] ; 7.593 ;    ;    ; 7.797 ;
+------------+----------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 267.59 MHz ; 267.59 MHz      ; clk_system ;                                                               ;
; 345.18 MHz ; 250.0 MHz       ; clk_in0    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_system ; -2.737 ; -10.419       ;
; clk_in0    ; -1.897 ; -41.078       ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk_in0    ; 0.389 ; 0.000         ;
; clk_system ; 0.398 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk_in0    ; -3.000 ; -47.610                    ;
; clk_system ; -1.487 ; -11.896                    ;
+------------+--------+----------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_system'                                                                         ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.737 ; count_serial[1] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 3.667      ;
; -2.305 ; count_serial[3] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 3.235      ;
; -1.838 ; count_serial[0] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.531     ; 2.309      ;
; -1.835 ; count_serial[0] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.531     ; 2.306      ;
; -1.387 ; count_serial[1] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.073     ; 2.316      ;
; -1.238 ; count_serial[3] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 2.168      ;
; -1.235 ; count_serial[3] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 2.165      ;
; -1.200 ; count_serial[0] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.532     ; 1.670      ;
; -1.182 ; count_serial[4] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.073     ; 2.111      ;
; -1.177 ; count_serial[0] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.532     ; 1.647      ;
; -1.168 ; count_serial[0] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.531     ; 1.639      ;
; -1.089 ; count_serial[1] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.073     ; 2.018      ;
; -1.088 ; count_serial[1] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 2.018      ;
; -1.085 ; count_serial[1] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 2.015      ;
; -1.047 ; count_serial[3] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.073     ; 1.976      ;
; -1.034 ; count_serial[2] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.964      ;
; -1.031 ; count_serial[2] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.961      ;
; -1.003 ; count_serial[3] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.073     ; 1.932      ;
; -0.982 ; LED_CLK~reg0    ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.073     ; 1.911      ;
; -0.925 ; count_serial[4] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.073     ; 1.854      ;
; -0.875 ; count_serial[2] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.073     ; 1.804      ;
; -0.853 ; count_serial[2] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.783      ;
; -0.849 ; count_serial[0] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.532     ; 1.319      ;
; -0.642 ; count_serial[2] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.073     ; 1.571      ;
; -0.573 ; count_serial[0] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.532     ; 1.043      ;
; -0.475 ; count_serial[1] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.073     ; 1.404      ;
; -0.235 ; count_serial[4] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.165      ;
; -0.232 ; count_serial[4] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.162      ;
; -0.227 ; count_serial[2] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.073     ; 1.156      ;
; -0.173 ; count_serial[1] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.073     ; 1.102      ;
; 0.141  ; count_serial[0] ; count_serial[0] ; clk_system   ; clk_system  ; 1.000        ; -0.091     ; 0.770      ;
; 0.159  ; count_serial[3] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; count_serial[2] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.073     ; 0.770      ;
; 0.160  ; count_serial[4] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 0.770      ;
; 0.184  ; LED_LE~reg0     ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.073     ; 0.745      ;
; 0.185  ; LED_SDI[0]~reg0 ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 0.745      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in0'                                                                                ;
+--------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.897 ; main_count[1] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.831      ;
; -1.821 ; main_count[0] ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.755      ;
; -1.791 ; main_count[1] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 3.126      ;
; -1.790 ; main_count[1] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 3.125      ;
; -1.762 ; main_count[5] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.696      ;
; -1.756 ; main_count[3] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.690      ;
; -1.754 ; main_count[2] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 3.089      ;
; -1.743 ; main_count[0] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 3.078      ;
; -1.739 ; main_count[0] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 3.074      ;
; -1.738 ; main_count[3] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 3.073      ;
; -1.732 ; main_count[2] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 3.067      ;
; -1.716 ; main_count[3] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 3.051      ;
; -1.702 ; main_count[2] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 3.037      ;
; -1.691 ; main_count[0] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 3.026      ;
; -1.690 ; main_count[1] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 3.025      ;
; -1.687 ; main_count[0] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.621      ;
; -1.687 ; main_count[1] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.621      ;
; -1.687 ; main_count[1] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.621      ;
; -1.687 ; main_count[1] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.621      ;
; -1.687 ; main_count[1] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.621      ;
; -1.687 ; main_count[1] ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.621      ;
; -1.687 ; main_count[1] ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.621      ;
; -1.686 ; main_count[3] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 3.021      ;
; -1.681 ; main_count[2] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.615      ;
; -1.681 ; main_count[2] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.615      ;
; -1.681 ; main_count[2] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.615      ;
; -1.681 ; main_count[2] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.615      ;
; -1.681 ; main_count[2] ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.615      ;
; -1.681 ; main_count[2] ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.615      ;
; -1.645 ; main_count[4] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.579      ;
; -1.645 ; main_count[4] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.579      ;
; -1.645 ; main_count[4] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.579      ;
; -1.645 ; main_count[4] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.579      ;
; -1.645 ; main_count[4] ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.579      ;
; -1.645 ; main_count[4] ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.579      ;
; -1.632 ; main_count[5] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.967      ;
; -1.628 ; main_count[5] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.963      ;
; -1.628 ; main_count[5] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.963      ;
; -1.628 ; main_count[1] ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.562      ;
; -1.618 ; main_count[5] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.953      ;
; -1.616 ; main_count[5] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.951      ;
; -1.610 ; main_count[5] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.945      ;
; -1.594 ; main_count[4] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.929      ;
; -1.588 ; main_count[2] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.522      ;
; -1.587 ; main_count[2] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.922      ;
; -1.587 ; main_count[2] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.922      ;
; -1.584 ; main_count[2] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.919      ;
; -1.582 ; count[3]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 2.512      ;
; -1.582 ; main_count[0] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.917      ;
; -1.578 ; main_count[0] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.913      ;
; -1.578 ; main_count[0] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.913      ;
; -1.576 ; main_count[0] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.911      ;
; -1.575 ; main_count[1] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.910      ;
; -1.575 ; main_count[1] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.910      ;
; -1.573 ; main_count[0] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.908      ;
; -1.572 ; main_count[4] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.907      ;
; -1.572 ; main_count[1] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.907      ;
; -1.571 ; main_count[3] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.906      ;
; -1.571 ; main_count[3] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.906      ;
; -1.568 ; main_count[3] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.903      ;
; -1.566 ; main_count[0] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.901      ;
; -1.556 ; main_count[0] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.490      ;
; -1.552 ; count[2]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 2.482      ;
; -1.551 ; main_count[4] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.886      ;
; -1.545 ; main_count[2] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.479      ;
; -1.542 ; main_count[2] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.877      ;
; -1.542 ; main_count[4] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.877      ;
; -1.542 ; main_count[4] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.877      ;
; -1.541 ; main_count[2] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.876      ;
; -1.532 ; main_count[4] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.867      ;
; -1.531 ; main_count[0] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.866      ;
; -1.530 ; main_count[1] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.865      ;
; -1.530 ; main_count[0] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.865      ;
; -1.529 ; main_count[4] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.864      ;
; -1.529 ; main_count[1] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.864      ;
; -1.526 ; main_count[3] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.861      ;
; -1.525 ; main_count[3] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.860      ;
; -1.524 ; main_count[2] ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.458      ;
; -1.522 ; main_count[5] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.456      ;
; -1.511 ; main_count[1] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.846      ;
; -1.511 ; main_count[4] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.846      ;
; -1.503 ; main_count[4] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.437      ;
; -1.501 ; main_count[5] ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.435      ;
; -1.494 ; main_count[1] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.428      ;
; -1.488 ; main_count[5] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.823      ;
; -1.487 ; count[0]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 2.417      ;
; -1.482 ; main_count[4] ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.416      ;
; -1.477 ; main_count[5] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.812      ;
; -1.469 ; count[1]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 2.399      ;
; -1.424 ; main_count[4] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.759      ;
; -1.382 ; main_count[4] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.717      ;
; -1.381 ; main_count[4] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.716      ;
; -1.373 ; main_count[5] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.307      ;
; -1.373 ; main_count[5] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.307      ;
; -1.373 ; main_count[5] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.307      ;
; -1.373 ; main_count[5] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.307      ;
; -1.373 ; main_count[5] ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.307      ;
; -1.373 ; main_count[5] ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.307      ;
; -1.358 ; main_count[1] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.693      ;
; -1.357 ; main_count[1] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.692      ;
+--------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in0'                                                                                              ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.389 ; par_data[10]             ; par_data[10]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.085      ; 0.669      ;
; 0.389 ; par_data[8]              ; par_data[8]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.085      ; 0.669      ;
; 0.389 ; par_data[7]              ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.085      ; 0.669      ;
; 0.389 ; par_data[4]              ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.085      ; 0.669      ;
; 0.389 ; par_data[3]              ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.085      ; 0.669      ;
; 0.389 ; par_data[11]             ; par_data[11]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.085      ; 0.669      ;
; 0.389 ; par_data[0]              ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.085      ; 0.669      ;
; 0.389 ; par_add[5]               ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.085      ; 0.669      ;
; 0.389 ; par_add[4]               ; par_add[4]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.085      ; 0.669      ;
; 0.389 ; par_add[3]               ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.085      ; 0.669      ;
; 0.389 ; par_add[2]               ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.085      ; 0.669      ;
; 0.389 ; par_add[1]               ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.085      ; 0.669      ;
; 0.402 ; count[1]                 ; count[1]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count[3]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count[4]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 0.669      ;
; 0.405 ; dac_wr_pin~reg0          ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; \process_1:main_count[1] ; \process_1:main_count[1] ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.669      ;
; 0.417 ; count[0]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 0.684      ;
; 0.420 ; \process_1:main_count[0] ; \process_1:main_count[0] ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.684      ;
; 0.458 ; \process_1:main_count[1] ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.722      ;
; 0.481 ; \process_1:main_count[1] ; \process_1:main_count[0] ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.745      ;
; 0.482 ; \process_1:main_count[0] ; \process_1:main_count[1] ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.746      ;
; 0.697 ; count[4]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 0.964      ;
; 0.704 ; \process_1:main_count[0] ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.968      ;
; 0.718 ; count[0]                 ; count[1]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 0.985      ;
; 0.719 ; count[0]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 0.986      ;
; 0.730 ; clk_system               ; clk_system               ; clk_system   ; clk_in0     ; 0.000        ; 2.525      ; 3.720      ;
; 0.750 ; main_count[4]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.013      ;
; 0.770 ; main_count[3]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.033      ;
; 0.788 ; main_count[2]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.051      ;
; 0.840 ; clk_system               ; clk_system               ; clk_system   ; clk_in0     ; -0.500       ; 2.525      ; 3.330      ;
; 0.911 ; count[0]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.178      ;
; 0.912 ; main_count[4]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.593      ;
; 0.925 ; main_count[1]            ; main_count[1]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.188      ;
; 0.934 ; main_count[4]            ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.615      ;
; 0.937 ; main_count[4]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.200      ;
; 0.939 ; main_count[2]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.620      ;
; 0.940 ; main_count[5]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.203      ;
; 0.945 ; main_count[0]            ; main_count[0]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.208      ;
; 0.950 ; count[0]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.217      ;
; 0.968 ; main_count[3]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.649      ;
; 0.969 ; count[4]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.236      ;
; 0.992 ; main_count[3]            ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.673      ;
; 0.997 ; main_count[3]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.678      ;
; 1.007 ; main_count[3]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.270      ;
; 1.009 ; main_count[5]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.272      ;
; 1.020 ; main_count[5]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.283      ;
; 1.032 ; main_count[1]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.295      ;
; 1.044 ; main_count[5]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.307      ;
; 1.050 ; main_count[3]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.313      ;
; 1.069 ; main_count[4]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.332      ;
; 1.094 ; main_count[3]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.357      ;
; 1.095 ; dds_master_reset~reg0    ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.358      ;
; 1.107 ; main_count[2]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.370      ;
; 1.114 ; main_count[4]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.795      ;
; 1.118 ; count[2]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.385      ;
; 1.119 ; main_count[0]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.382      ;
; 1.122 ; main_count[2]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.385      ;
; 1.128 ; count[1]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.395      ;
; 1.140 ; main_count[4]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.821      ;
; 1.146 ; main_count[5]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.827      ;
; 1.146 ; main_count[5]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.827      ;
; 1.149 ; main_count[5]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.830      ;
; 1.149 ; main_count[5]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.830      ;
; 1.153 ; main_count[5]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.834      ;
; 1.161 ; main_count[4]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.842      ;
; 1.169 ; main_count[3]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.850      ;
; 1.170 ; main_count[2]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.851      ;
; 1.173 ; main_count[5]            ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.854      ;
; 1.188 ; main_count[2]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.869      ;
; 1.191 ; main_count[4]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.454      ;
; 1.200 ; main_count[3]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.463      ;
; 1.210 ; main_count[3]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.891      ;
; 1.220 ; main_count[2]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.901      ;
; 1.225 ; dds_io_update~reg0       ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.488      ;
; 1.227 ; main_count[3]            ; par_data[8]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.908      ;
; 1.227 ; main_count[0]            ; main_count[1]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.490      ;
; 1.229 ; main_count[1]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.492      ;
; 1.229 ; main_count[2]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.492      ;
; 1.250 ; count[1]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.517      ;
; 1.253 ; main_count[4]            ; par_data[10]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.934      ;
; 1.253 ; main_count[4]            ; par_data[8]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.934      ;
; 1.254 ; main_count[4]            ; par_data[11]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.935      ;
; 1.254 ; main_count[0]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.935      ;
; 1.259 ; main_count[3]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.940      ;
; 1.262 ; par_wr[0]                ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.525      ;
; 1.273 ; main_count[2]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.536      ;
; 1.274 ; main_count[0]            ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.955      ;
; 1.280 ; main_count[0]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.543      ;
; 1.284 ; main_count[4]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.965      ;
; 1.287 ; main_count[4]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.550      ;
; 1.292 ; main_count[1]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.555      ;
; 1.310 ; main_count[3]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 1.991      ;
; 1.311 ; count[1]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.578      ;
; 1.312 ; main_count[1]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.068      ; 1.575      ;
; 1.318 ; count[1]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.585      ;
; 1.319 ; main_count[3]            ; par_data[10]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 2.000      ;
; 1.320 ; main_count[3]            ; par_data[11]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 2.001      ;
; 1.324 ; count[2]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.591      ;
; 1.332 ; main_count[0]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.486      ; 2.013      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_system'                                                                         ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.398 ; count_serial[0] ; count_serial[0] ; clk_system   ; clk_system  ; 0.000        ; 0.091      ; 0.684      ;
; 0.401 ; LED_LE~reg0     ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; count_serial[3] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; count_serial[2] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; LED_SDI[0]~reg0 ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count_serial[4] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.669      ;
; 0.721 ; count_serial[4] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.988      ;
; 0.725 ; count_serial[1] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.992      ;
; 0.749 ; count_serial[2] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.073      ; 1.017      ;
; 0.752 ; count_serial[4] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.019      ;
; 0.963 ; count_serial[1] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.230      ;
; 1.018 ; count_serial[1] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.285      ;
; 1.052 ; count_serial[2] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.073      ; 1.320      ;
; 1.113 ; count_serial[0] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; -0.368     ; 0.940      ;
; 1.135 ; count_serial[4] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.402      ;
; 1.211 ; count_serial[3] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.073      ; 1.479      ;
; 1.221 ; count_serial[2] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.073      ; 1.489      ;
; 1.221 ; count_serial[2] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.073      ; 1.489      ;
; 1.233 ; count_serial[1] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.500      ;
; 1.238 ; count_serial[1] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.505      ;
; 1.267 ; count_serial[2] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.073      ; 1.535      ;
; 1.311 ; count_serial[3] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.073      ; 1.579      ;
; 1.311 ; count_serial[3] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.073      ; 1.579      ;
; 1.362 ; count_serial[0] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; -0.368     ; 1.189      ;
; 1.373 ; count_serial[0] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; -0.368     ; 1.200      ;
; 1.389 ; count_serial[2] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.073      ; 1.657      ;
; 1.438 ; LED_CLK~reg0    ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.073      ; 1.706      ;
; 1.514 ; count_serial[4] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.781      ;
; 1.526 ; count_serial[0] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; -0.368     ; 1.353      ;
; 1.529 ; count_serial[3] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.073      ; 1.797      ;
; 1.651 ; count_serial[3] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.073      ; 1.919      ;
; 1.683 ; count_serial[0] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; -0.368     ; 1.510      ;
; 1.729 ; count_serial[1] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.996      ;
; 1.766 ; count_serial[1] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 2.033      ;
; 1.886 ; count_serial[0] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; -0.368     ; 1.713      ;
; 1.886 ; count_serial[0] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; -0.368     ; 1.713      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in0'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in0 ; Rise       ; clk_in0                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; clk_system                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[0]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[10]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[11]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[3]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[4]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[7]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[8]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_wr[0]                     ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[0]                 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[1]                 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[2]                 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[3]                 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[4]                 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[5]                 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_wr[0]                     ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[1]                    ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[4]                    ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[2]                    ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[3]                    ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[5]                    ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[0]                   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[10]                  ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[11]                  ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[3]                   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[4]                   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[7]                   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[8]                   ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_system                    ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[0]                      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[1]                      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[2]                      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[3]                      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[4]                      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; clk_system                    ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[0]                      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[1]                      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[2]                      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[3]                      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[4]                      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[1]                    ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[2]                    ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[3]                    ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[4]                    ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[5]                    ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[0]                   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[10]                  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[11]                  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[3]                   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[4]                   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[7]                   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[8]                   ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[0]                 ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[1]                 ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[2]                 ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[3]                 ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[4]                 ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[5]                 ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_wr[0]                     ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~input|o               ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~inputclkctrl|inclk[0] ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~inputclkctrl|outclk   ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_system|clk                ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[0]|clk                  ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[1]|clk                  ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[2]|clk                  ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[3]|clk                  ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[4]|clk                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_system'                                                            ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; LED_CLK~reg0                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; LED_LE~reg0                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[4]             ;
; 0.111  ; 0.327        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[0]             ;
; 0.157  ; 0.373        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; LED_CLK~reg0                ;
; 0.157  ; 0.373        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; LED_LE~reg0                 ;
; 0.157  ; 0.373        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[2]             ;
; 0.157  ; 0.373        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[3]             ;
; 0.158  ; 0.374        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; 0.158  ; 0.374        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[1]             ;
; 0.158  ; 0.374        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[4]             ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[0]|clk         ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_CLK~reg0|clk            ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_LE~reg0|clk             ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[2]|clk         ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[3]|clk         ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_SDI[0]~reg0|clk         ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system~clkctrl|inclk[0] ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system~clkctrl|outclk   ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[1]|clk         ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[4]|clk         ;
; 0.436  ; 0.620        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; LED_CLK~reg0                ;
; 0.436  ; 0.620        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; LED_LE~reg0                 ;
; 0.436  ; 0.620        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; 0.436  ; 0.620        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[1]             ;
; 0.436  ; 0.620        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[2]             ;
; 0.436  ; 0.620        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[3]             ;
; 0.436  ; 0.620        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[4]             ;
; 0.480  ; 0.664        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system|q                ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_CLK~reg0|clk            ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_LE~reg0|clk             ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_SDI[0]~reg0|clk         ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system~clkctrl|inclk[0] ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system~clkctrl|outclk   ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[1]|clk         ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[2]|clk         ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[3]|clk         ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[4]|clk         ;
; 0.613  ; 0.613        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[0]|clk         ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; add_in[*]       ; clk_system ; 7.114 ; 7.162 ; Rise       ; clk_system      ;
;  add_in[0]      ; clk_system ; 6.265 ; 6.437 ; Rise       ; clk_system      ;
;  add_in[1]      ; clk_system ; 6.366 ; 6.474 ; Rise       ; clk_system      ;
;  add_in[2]      ; clk_system ; 6.450 ; 6.530 ; Rise       ; clk_system      ;
;  add_in[3]      ; clk_system ; 7.114 ; 7.162 ; Rise       ; clk_system      ;
; dds_bus_in[*]   ; clk_system ; 6.328 ; 6.155 ; Rise       ; clk_system      ;
;  dds_bus_in[0]  ; clk_system ; 5.384 ; 5.153 ; Rise       ; clk_system      ;
;  dds_bus_in[1]  ; clk_system ; 4.845 ; 4.731 ; Rise       ; clk_system      ;
;  dds_bus_in[2]  ; clk_system ; 5.609 ; 5.401 ; Rise       ; clk_system      ;
;  dds_bus_in[3]  ; clk_system ; 5.567 ; 5.598 ; Rise       ; clk_system      ;
;  dds_bus_in[4]  ; clk_system ; 4.958 ; 4.761 ; Rise       ; clk_system      ;
;  dds_bus_in[5]  ; clk_system ; 5.277 ; 5.066 ; Rise       ; clk_system      ;
;  dds_bus_in[6]  ; clk_system ; 5.035 ; 4.989 ; Rise       ; clk_system      ;
;  dds_bus_in[7]  ; clk_system ; 4.732 ; 4.622 ; Rise       ; clk_system      ;
;  dds_bus_in[8]  ; clk_system ; 4.600 ; 4.490 ; Rise       ; clk_system      ;
;  dds_bus_in[9]  ; clk_system ; 4.146 ; 4.113 ; Rise       ; clk_system      ;
;  dds_bus_in[10] ; clk_system ; 4.735 ; 4.649 ; Rise       ; clk_system      ;
;  dds_bus_in[11] ; clk_system ; 4.548 ; 4.781 ; Rise       ; clk_system      ;
;  dds_bus_in[12] ; clk_system ; 5.448 ; 5.266 ; Rise       ; clk_system      ;
;  dds_bus_in[13] ; clk_system ; 5.039 ; 4.855 ; Rise       ; clk_system      ;
;  dds_bus_in[14] ; clk_system ; 4.621 ; 4.644 ; Rise       ; clk_system      ;
;  dds_bus_in[15] ; clk_system ; 4.695 ; 4.687 ; Rise       ; clk_system      ;
;  dds_bus_in[16] ; clk_system ; 4.473 ; 4.272 ; Rise       ; clk_system      ;
;  dds_bus_in[17] ; clk_system ; 5.258 ; 5.136 ; Rise       ; clk_system      ;
;  dds_bus_in[18] ; clk_system ; 5.382 ; 5.189 ; Rise       ; clk_system      ;
;  dds_bus_in[19] ; clk_system ; 5.153 ; 5.396 ; Rise       ; clk_system      ;
;  dds_bus_in[20] ; clk_system ; 5.021 ; 5.012 ; Rise       ; clk_system      ;
;  dds_bus_in[21] ; clk_system ; 6.328 ; 6.155 ; Rise       ; clk_system      ;
;  dds_bus_in[22] ; clk_system ; 4.832 ; 4.713 ; Rise       ; clk_system      ;
;  dds_bus_in[23] ; clk_system ; 5.109 ; 5.009 ; Rise       ; clk_system      ;
;  dds_bus_in[24] ; clk_system ; 3.866 ; 3.705 ; Rise       ; clk_system      ;
;  dds_bus_in[25] ; clk_system ; 4.209 ; 4.047 ; Rise       ; clk_system      ;
;  dds_bus_in[26] ; clk_system ; 4.586 ; 4.489 ; Rise       ; clk_system      ;
;  dds_bus_in[27] ; clk_system ; 4.740 ; 4.855 ; Rise       ; clk_system      ;
;  dds_bus_in[28] ; clk_system ; 5.637 ; 5.534 ; Rise       ; clk_system      ;
;  dds_bus_in[29] ; clk_system ; 5.607 ; 5.528 ; Rise       ; clk_system      ;
;  dds_bus_in[30] ; clk_system ; 4.594 ; 4.499 ; Rise       ; clk_system      ;
;  dds_bus_in[31] ; clk_system ; 4.856 ; 4.691 ; Rise       ; clk_system      ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; add_in[*]       ; clk_system ; -3.376 ; -3.689 ; Rise       ; clk_system      ;
;  add_in[0]      ; clk_system ; -3.376 ; -3.689 ; Rise       ; clk_system      ;
;  add_in[1]      ; clk_system ; -3.532 ; -3.774 ; Rise       ; clk_system      ;
;  add_in[2]      ; clk_system ; -4.029 ; -4.150 ; Rise       ; clk_system      ;
;  add_in[3]      ; clk_system ; -4.075 ; -4.325 ; Rise       ; clk_system      ;
; dds_bus_in[*]   ; clk_system ; -3.308 ; -3.140 ; Rise       ; clk_system      ;
;  dds_bus_in[0]  ; clk_system ; -4.694 ; -4.407 ; Rise       ; clk_system      ;
;  dds_bus_in[1]  ; clk_system ; -4.229 ; -4.114 ; Rise       ; clk_system      ;
;  dds_bus_in[2]  ; clk_system ; -4.904 ; -4.683 ; Rise       ; clk_system      ;
;  dds_bus_in[3]  ; clk_system ; -4.920 ; -4.942 ; Rise       ; clk_system      ;
;  dds_bus_in[4]  ; clk_system ; -3.859 ; -3.735 ; Rise       ; clk_system      ;
;  dds_bus_in[5]  ; clk_system ; -4.139 ; -4.000 ; Rise       ; clk_system      ;
;  dds_bus_in[6]  ; clk_system ; -4.321 ; -4.267 ; Rise       ; clk_system      ;
;  dds_bus_in[7]  ; clk_system ; -4.142 ; -4.026 ; Rise       ; clk_system      ;
;  dds_bus_in[8]  ; clk_system ; -3.938 ; -3.770 ; Rise       ; clk_system      ;
;  dds_bus_in[9]  ; clk_system ; -3.552 ; -3.520 ; Rise       ; clk_system      ;
;  dds_bus_in[10] ; clk_system ; -4.061 ; -3.960 ; Rise       ; clk_system      ;
;  dds_bus_in[11] ; clk_system ; -3.839 ; -4.027 ; Rise       ; clk_system      ;
;  dds_bus_in[12] ; clk_system ; -4.268 ; -4.150 ; Rise       ; clk_system      ;
;  dds_bus_in[13] ; clk_system ; -3.910 ; -3.807 ; Rise       ; clk_system      ;
;  dds_bus_in[14] ; clk_system ; -3.917 ; -3.935 ; Rise       ; clk_system      ;
;  dds_bus_in[15] ; clk_system ; -4.020 ; -4.001 ; Rise       ; clk_system      ;
;  dds_bus_in[16] ; clk_system ; -3.893 ; -3.692 ; Rise       ; clk_system      ;
;  dds_bus_in[17] ; clk_system ; -4.634 ; -4.488 ; Rise       ; clk_system      ;
;  dds_bus_in[18] ; clk_system ; -4.730 ; -4.544 ; Rise       ; clk_system      ;
;  dds_bus_in[19] ; clk_system ; -4.422 ; -4.633 ; Rise       ; clk_system      ;
;  dds_bus_in[20] ; clk_system ; -3.895 ; -3.959 ; Rise       ; clk_system      ;
;  dds_bus_in[21] ; clk_system ; -5.144 ; -5.054 ; Rise       ; clk_system      ;
;  dds_bus_in[22] ; clk_system ; -4.219 ; -4.078 ; Rise       ; clk_system      ;
;  dds_bus_in[23] ; clk_system ; -4.421 ; -4.325 ; Rise       ; clk_system      ;
;  dds_bus_in[24] ; clk_system ; -3.308 ; -3.140 ; Rise       ; clk_system      ;
;  dds_bus_in[25] ; clk_system ; -3.644 ; -3.475 ; Rise       ; clk_system      ;
;  dds_bus_in[26] ; clk_system ; -3.966 ; -3.879 ; Rise       ; clk_system      ;
;  dds_bus_in[27] ; clk_system ; -4.141 ; -4.216 ; Rise       ; clk_system      ;
;  dds_bus_in[28] ; clk_system ; -4.481 ; -4.454 ; Rise       ; clk_system      ;
;  dds_bus_in[29] ; clk_system ; -4.436 ; -4.430 ; Rise       ; clk_system      ;
;  dds_bus_in[30] ; clk_system ; -3.987 ; -3.866 ; Rise       ; clk_system      ;
;  dds_bus_in[31] ; clk_system ; -4.253 ; -4.080 ; Rise       ; clk_system      ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 7.852  ; 7.357 ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 7.247  ; 6.867 ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 6.958  ; 6.672 ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 9.318  ; 8.861 ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 7.585  ; 7.319 ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 8.821  ; 8.220 ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 9.318  ; 8.861 ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 7.950  ; 7.497 ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 7.734  ; 7.397 ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 8.005  ; 7.589 ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 8.177  ; 7.692 ; Fall       ; clk_in0         ;
;  dds_port[17]    ; clk_in0    ; 7.698  ; 7.376 ; Fall       ; clk_in0         ;
;  dds_port[18]    ; clk_in0    ; 7.714  ; 7.386 ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 7.479  ; 7.209 ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 6.714  ; 6.505 ; Fall       ; clk_in0         ;
;  dds_port[21]    ; clk_in0    ; 7.347  ; 7.020 ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 7.050  ; 6.807 ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 7.296  ; 6.977 ; Fall       ; clk_in0         ;
;  dds_port[24]    ; clk_in0    ; 7.367  ; 7.036 ; Fall       ; clk_in0         ;
;  dds_port[25]    ; clk_in0    ; 7.628  ; 7.268 ; Fall       ; clk_in0         ;
;  dds_port[26]    ; clk_in0    ; 7.745  ; 7.324 ; Fall       ; clk_in0         ;
;  dds_port[27]    ; clk_in0    ; 7.921  ; 7.486 ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 9.236  ; 8.562 ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 8.075  ; 7.638 ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 10.523 ; 9.668 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 10.523 ; 9.668 ; Rise       ; clk_system      ;
+------------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 7.627  ; 7.134 ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 6.975  ; 6.605 ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 6.697  ; 6.419 ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 6.463  ; 6.257 ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 7.300  ; 7.039 ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 8.486  ; 7.903 ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 8.959  ; 8.516 ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 7.650  ; 7.210 ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 7.442  ; 7.114 ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 7.702  ; 7.298 ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 7.868  ; 7.397 ; Fall       ; clk_in0         ;
;  dds_port[17]    ; clk_in0    ; 7.407  ; 7.094 ; Fall       ; clk_in0         ;
;  dds_port[18]    ; clk_in0    ; 7.423  ; 7.104 ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 7.198  ; 6.933 ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 6.463  ; 6.257 ; Fall       ; clk_in0         ;
;  dds_port[21]    ; clk_in0    ; 7.071  ; 6.753 ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 6.786  ; 6.547 ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 7.022  ; 6.710 ; Fall       ; clk_in0         ;
;  dds_port[24]    ; clk_in0    ; 7.090  ; 6.768 ; Fall       ; clk_in0         ;
;  dds_port[25]    ; clk_in0    ; 7.340  ; 6.990 ; Fall       ; clk_in0         ;
;  dds_port[26]    ; clk_in0    ; 7.453  ; 7.044 ; Fall       ; clk_in0         ;
;  dds_port[27]    ; clk_in0    ; 7.622  ; 7.200 ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 8.852  ; 8.200 ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 7.737  ; 7.312 ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 10.165 ; 9.324 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 10.165 ; 9.324 ; Rise       ; clk_system      ;
+------------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+------------+----------------+-------+----+----+-------+
; Input Port ; Output Port    ; RR    ; RF ; FR ; FF    ;
+------------+----------------+-------+----+----+-------+
; add_in[0]  ; dds_bus_out[0] ; 7.310 ;    ;    ; 7.351 ;
; add_in[0]  ; dds_bus_out[4] ; 6.876 ;    ;    ; 6.921 ;
; add_in[1]  ; dds_bus_out[1] ; 7.383 ;    ;    ; 7.434 ;
; add_in[1]  ; dds_bus_out[5] ; 7.418 ;    ;    ; 7.456 ;
; add_in[2]  ; dds_bus_out[2] ; 7.603 ;    ;    ; 7.589 ;
; add_in[2]  ; dds_bus_out[6] ; 7.014 ;    ;    ; 7.029 ;
; add_in[3]  ; dds_bus_out[3] ; 7.763 ;    ;    ; 7.725 ;
; add_in[3]  ; dds_bus_out[7] ; 7.108 ;    ;    ; 7.161 ;
+------------+----------------+-------+----+----+-------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+------------+----------------+-------+----+----+-------+
; Input Port ; Output Port    ; RR    ; RF ; FR ; FF    ;
+------------+----------------+-------+----+----+-------+
; add_in[0]  ; dds_bus_out[0] ; 7.031 ;    ;    ; 7.070 ;
; add_in[0]  ; dds_bus_out[4] ; 6.615 ;    ;    ; 6.657 ;
; add_in[1]  ; dds_bus_out[1] ; 7.101 ;    ;    ; 7.150 ;
; add_in[1]  ; dds_bus_out[5] ; 7.135 ;    ;    ; 7.171 ;
; add_in[2]  ; dds_bus_out[2] ; 7.315 ;    ;    ; 7.298 ;
; add_in[2]  ; dds_bus_out[6] ; 6.750 ;    ;    ; 6.761 ;
; add_in[3]  ; dds_bus_out[3] ; 7.469 ;    ;    ; 7.429 ;
; add_in[3]  ; dds_bus_out[7] ; 6.841 ;    ;    ; 6.887 ;
+------------+----------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_system ; -0.636 ; -1.361        ;
; clk_in0    ; -0.344 ; -5.165        ;
+------------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk_in0    ; 0.176 ; 0.000         ;
; clk_system ; 0.185 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk_in0    ; -3.000 ; -42.943                    ;
; clk_system ; -1.000 ; -8.000                     ;
+------------+--------+----------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_system'                                                                         ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.636 ; count_serial[1] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 1.586      ;
; -0.510 ; count_serial[3] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 1.460      ;
; -0.313 ; count_serial[0] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.234     ; 1.066      ;
; -0.310 ; count_serial[0] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.234     ; 1.063      ;
; -0.083 ; count_serial[1] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 1.033      ;
; -0.033 ; count_serial[3] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.983      ;
; -0.030 ; count_serial[3] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.980      ;
; -0.025 ; count_serial[4] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.975      ;
; -0.019 ; count_serial[0] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.234     ; 0.772      ;
; 0.007  ; count_serial[0] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.234     ; 0.746      ;
; 0.028  ; count_serial[0] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.234     ; 0.725      ;
; 0.029  ; LED_CLK~reg0    ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.921      ;
; 0.036  ; count_serial[1] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.914      ;
; 0.037  ; count_serial[1] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.913      ;
; 0.040  ; count_serial[1] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.910      ;
; 0.058  ; count_serial[3] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.892      ;
; 0.070  ; count_serial[3] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.880      ;
; 0.090  ; count_serial[2] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.860      ;
; 0.093  ; count_serial[2] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.857      ;
; 0.114  ; count_serial[4] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.836      ;
; 0.134  ; count_serial[0] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.234     ; 0.619      ;
; 0.135  ; count_serial[2] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.815      ;
; 0.142  ; count_serial[2] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.808      ;
; 0.228  ; count_serial[2] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.722      ;
; 0.271  ; count_serial[0] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.234     ; 0.482      ;
; 0.293  ; count_serial[1] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.657      ;
; 0.397  ; count_serial[4] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.553      ;
; 0.398  ; count_serial[4] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.552      ;
; 0.400  ; count_serial[2] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.550      ;
; 0.430  ; count_serial[1] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.520      ;
; 0.583  ; count_serial[0] ; count_serial[0] ; clk_system   ; clk_system  ; 1.000        ; -0.045     ; 0.359      ;
; 0.591  ; count_serial[4] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; count_serial[3] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; count_serial[2] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.359      ;
; 0.600  ; LED_SDI[0]~reg0 ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.350      ;
; 0.600  ; LED_LE~reg0     ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.037     ; 0.350      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in0'                                                                                ;
+--------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.344 ; main_count[0] ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.293      ;
; -0.334 ; main_count[1] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.283      ;
; -0.324 ; main_count[3] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.273      ;
; -0.322 ; main_count[5] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.271      ;
; -0.276 ; main_count[0] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.225      ;
; -0.264 ; main_count[3] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.426      ;
; -0.256 ; main_count[3] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.419      ;
; -0.253 ; main_count[1] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.202      ;
; -0.253 ; main_count[1] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.202      ;
; -0.253 ; main_count[1] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.202      ;
; -0.253 ; main_count[1] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.202      ;
; -0.253 ; main_count[1] ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.202      ;
; -0.253 ; main_count[1] ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.202      ;
; -0.252 ; main_count[2] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.201      ;
; -0.252 ; main_count[2] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.201      ;
; -0.252 ; main_count[2] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.201      ;
; -0.252 ; main_count[2] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.201      ;
; -0.252 ; main_count[2] ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.201      ;
; -0.252 ; main_count[2] ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.201      ;
; -0.247 ; main_count[4] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.196      ;
; -0.247 ; main_count[4] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.196      ;
; -0.247 ; main_count[4] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.196      ;
; -0.247 ; main_count[4] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.196      ;
; -0.247 ; main_count[4] ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.196      ;
; -0.247 ; main_count[4] ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.196      ;
; -0.246 ; main_count[2] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.195      ;
; -0.245 ; main_count[3] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.407      ;
; -0.242 ; main_count[2] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.191      ;
; -0.234 ; main_count[3] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.397      ;
; -0.234 ; main_count[1] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.396      ;
; -0.231 ; main_count[1] ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.180      ;
; -0.226 ; main_count[1] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.389      ;
; -0.225 ; main_count[3] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.388      ;
; -0.224 ; main_count[3] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.387      ;
; -0.224 ; main_count[0] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.386      ;
; -0.218 ; main_count[2] ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.167      ;
; -0.216 ; main_count[3] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.379      ;
; -0.216 ; main_count[0] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.379      ;
; -0.215 ; main_count[3] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.378      ;
; -0.215 ; main_count[4] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.164      ;
; -0.215 ; main_count[1] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.377      ;
; -0.205 ; main_count[0] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.367      ;
; -0.204 ; main_count[1] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.367      ;
; -0.199 ; count[2]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.036     ; 1.150      ;
; -0.196 ; count[3]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.036     ; 1.147      ;
; -0.195 ; main_count[1] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.358      ;
; -0.194 ; main_count[0] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.357      ;
; -0.194 ; main_count[1] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.357      ;
; -0.192 ; main_count[2] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.354      ;
; -0.187 ; main_count[4] ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.136      ;
; -0.186 ; main_count[1] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.349      ;
; -0.185 ; main_count[0] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.348      ;
; -0.185 ; main_count[1] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.348      ;
; -0.184 ; main_count[2] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.347      ;
; -0.184 ; main_count[0] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.347      ;
; -0.180 ; count[0]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.036     ; 1.131      ;
; -0.176 ; main_count[0] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.339      ;
; -0.175 ; clk_system    ; clk_system            ; clk_system   ; clk_in0     ; 0.500        ; 1.111      ; 1.868      ;
; -0.175 ; main_count[4] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.338      ;
; -0.175 ; main_count[0] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.338      ;
; -0.174 ; main_count[4] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.337      ;
; -0.173 ; main_count[2] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.335      ;
; -0.172 ; main_count[4] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.335      ;
; -0.171 ; main_count[5] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.334      ;
; -0.169 ; main_count[4] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.332      ;
; -0.169 ; main_count[5] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.332      ;
; -0.168 ; main_count[4] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.331      ;
; -0.167 ; main_count[5] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.330      ;
; -0.166 ; main_count[5] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.329      ;
; -0.166 ; main_count[0] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.115      ;
; -0.165 ; main_count[5] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.328      ;
; -0.164 ; main_count[5] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.327      ;
; -0.163 ; main_count[1] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.112      ;
; -0.162 ; main_count[2] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.325      ;
; -0.158 ; main_count[0] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.321      ;
; -0.157 ; main_count[5] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.106      ;
; -0.156 ; main_count[0] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.319      ;
; -0.153 ; main_count[4] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.316      ;
; -0.153 ; main_count[2] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.316      ;
; -0.152 ; main_count[2] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.315      ;
; -0.150 ; main_count[0] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.313      ;
; -0.146 ; main_count[1] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.309      ;
; -0.144 ; main_count[2] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.307      ;
; -0.143 ; main_count[2] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.306      ;
; -0.132 ; main_count[5] ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.081      ;
; -0.119 ; par_wr[0]     ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 1.067      ;
; -0.110 ; main_count[0] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.059      ;
; -0.110 ; main_count[0] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.059      ;
; -0.110 ; main_count[0] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.059      ;
; -0.110 ; main_count[0] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.059      ;
; -0.110 ; main_count[0] ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.059      ;
; -0.110 ; main_count[0] ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.059      ;
; -0.108 ; main_count[5] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.270      ;
; -0.107 ; main_count[5] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.269      ;
; -0.106 ; count[1]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.036     ; 1.057      ;
; -0.102 ; main_count[4] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.264      ;
; -0.096 ; main_count[5] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.045      ;
; -0.096 ; main_count[5] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.045      ;
; -0.096 ; main_count[5] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.045      ;
; -0.096 ; main_count[5] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.045      ;
+--------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in0'                                                                                              ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.176 ; par_data[10]             ; par_data[10]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_data[8]              ; par_data[8]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_data[7]              ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_data[4]              ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_data[3]              ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_data[11]             ; par_data[11]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_data[0]              ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_add[5]               ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_add[4]               ; par_add[4]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_add[3]               ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_add[2]               ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_add[1]               ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.185 ; dac_wr_pin~reg0          ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; \process_1:main_count[1] ; \process_1:main_count[1] ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.307      ;
; 0.187 ; count[1]                 ; count[1]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; count[3]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; count[4]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; \process_1:main_count[0] ; \process_1:main_count[0] ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.314      ;
; 0.194 ; count[0]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; \process_1:main_count[1] ; \process_1:main_count[0] ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.318      ;
; 0.197 ; \process_1:main_count[0] ; \process_1:main_count[1] ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.319      ;
; 0.200 ; clk_system               ; clk_system               ; clk_system   ; clk_in0     ; 0.000        ; 1.161      ; 1.580      ;
; 0.200 ; \process_1:main_count[1] ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.322      ;
; 0.299 ; \process_1:main_count[0] ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.421      ;
; 0.301 ; count[4]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.036      ; 0.421      ;
; 0.310 ; count[0]                 ; count[1]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; count[0]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.036      ; 0.431      ;
; 0.324 ; main_count[4]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.446      ;
; 0.335 ; main_count[3]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.457      ;
; 0.342 ; main_count[2]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.687      ;
; 0.346 ; main_count[2]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.468      ;
; 0.360 ; main_count[4]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.705      ;
; 0.371 ; main_count[4]            ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.716      ;
; 0.372 ; main_count[3]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.717      ;
; 0.387 ; count[0]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.036      ; 0.507      ;
; 0.397 ; main_count[1]            ; main_count[1]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.519      ;
; 0.397 ; main_count[5]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.519      ;
; 0.400 ; main_count[0]            ; main_count[0]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.522      ;
; 0.403 ; main_count[4]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.526      ;
; 0.410 ; count[0]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.036      ; 0.530      ;
; 0.412 ; main_count[3]            ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.757      ;
; 0.419 ; count[4]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.036      ; 0.539      ;
; 0.432 ; main_count[3]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.555      ;
; 0.437 ; main_count[5]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.560      ;
; 0.445 ; main_count[5]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.568      ;
; 0.446 ; main_count[1]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.569      ;
; 0.448 ; main_count[3]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.793      ;
; 0.453 ; main_count[5]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.576      ;
; 0.455 ; main_count[5]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.800      ;
; 0.456 ; main_count[5]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.801      ;
; 0.459 ; dds_master_reset~reg0    ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.582      ;
; 0.459 ; main_count[5]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.804      ;
; 0.460 ; main_count[5]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.805      ;
; 0.460 ; main_count[3]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.583      ;
; 0.471 ; main_count[4]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.816      ;
; 0.477 ; main_count[2]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.822      ;
; 0.480 ; main_count[4]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.825      ;
; 0.482 ; count[2]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.036      ; 0.602      ;
; 0.482 ; main_count[4]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.604      ;
; 0.483 ; main_count[3]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.828      ;
; 0.484 ; count[1]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.036      ; 0.604      ;
; 0.484 ; main_count[3]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.606      ;
; 0.485 ; main_count[2]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.830      ;
; 0.489 ; main_count[2]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.834      ;
; 0.496 ; main_count[5]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.841      ;
; 0.499 ; main_count[4]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.844      ;
; 0.499 ; main_count[0]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.622      ;
; 0.504 ; main_count[2]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.626      ;
; 0.507 ; main_count[5]            ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.852      ;
; 0.507 ; main_count[2]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.629      ;
; 0.508 ; main_count[3]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.853      ;
; 0.509 ; main_count[3]            ; par_data[8]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.854      ;
; 0.515 ; dds_io_update~reg0       ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.638      ;
; 0.517 ; main_count[4]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.640      ;
; 0.518 ; main_count[4]            ; par_data[10]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.863      ;
; 0.518 ; main_count[4]            ; par_data[8]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.863      ;
; 0.519 ; main_count[4]            ; par_data[11]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.864      ;
; 0.519 ; main_count[1]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.642      ;
; 0.527 ; main_count[3]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.872      ;
; 0.531 ; par_wr[0]                ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.654      ;
; 0.536 ; main_count[0]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.881      ;
; 0.538 ; count[1]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.036      ; 0.658      ;
; 0.543 ; main_count[4]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.888      ;
; 0.546 ; main_count[1]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.668      ;
; 0.547 ; main_count[3]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.669      ;
; 0.547 ; main_count[0]            ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.892      ;
; 0.549 ; main_count[0]            ; main_count[1]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.671      ;
; 0.552 ; main_count[0]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.674      ;
; 0.554 ; main_count[2]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.677      ;
; 0.554 ; main_count[3]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.899      ;
; 0.561 ; count[2]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.036      ; 0.681      ;
; 0.564 ; count[1]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.036      ; 0.684      ;
; 0.566 ; count[1]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.036      ; 0.686      ;
; 0.570 ; main_count[2]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.692      ;
; 0.570 ; main_count[3]            ; par_data[10]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.915      ;
; 0.570 ; main_count[3]            ; par_data[11]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.915      ;
; 0.579 ; main_count[5]            ; par_data[11]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.924      ;
; 0.583 ; main_count[2]            ; par_add[4]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.260      ; 0.927      ;
; 0.584 ; main_count[2]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.707      ;
; 0.585 ; main_count[1]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.708      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_system'                                                                         ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; count_serial[0] ; count_serial[0] ; clk_system   ; clk_system  ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; LED_LE~reg0     ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LED_SDI[0]~reg0 ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; count_serial[4] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; count_serial[3] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; count_serial[2] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.307      ;
; 0.312 ; count_serial[4] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.433      ;
; 0.316 ; count_serial[1] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.437      ;
; 0.327 ; count_serial[2] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.448      ;
; 0.333 ; count_serial[4] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.454      ;
; 0.423 ; count_serial[1] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.544      ;
; 0.440 ; count_serial[1] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.561      ;
; 0.462 ; count_serial[2] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.583      ;
; 0.477 ; count_serial[0] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; -0.152     ; 0.409      ;
; 0.509 ; count_serial[4] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.630      ;
; 0.519 ; count_serial[2] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; count_serial[2] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.641      ;
; 0.523 ; count_serial[3] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.644      ;
; 0.549 ; count_serial[1] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.670      ;
; 0.552 ; count_serial[2] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.673      ;
; 0.562 ; count_serial[1] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.683      ;
; 0.565 ; count_serial[3] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.686      ;
; 0.566 ; count_serial[3] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.687      ;
; 0.576 ; count_serial[0] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; -0.152     ; 0.508      ;
; 0.585 ; count_serial[0] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; -0.152     ; 0.517      ;
; 0.615 ; count_serial[2] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.736      ;
; 0.620 ; LED_CLK~reg0    ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.741      ;
; 0.676 ; count_serial[3] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.797      ;
; 0.677 ; count_serial[0] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; -0.152     ; 0.609      ;
; 0.684 ; count_serial[4] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.805      ;
; 0.724 ; count_serial[3] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.845      ;
; 0.732 ; count_serial[0] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; -0.152     ; 0.664      ;
; 0.749 ; count_serial[1] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.870      ;
; 0.763 ; count_serial[1] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.037      ; 0.884      ;
; 0.815 ; count_serial[0] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; -0.152     ; 0.747      ;
; 0.816 ; count_serial[0] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; -0.152     ; 0.748      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in0'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in0 ; Rise       ; clk_in0                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Rise       ; clk_system                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Rise       ; count[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Rise       ; count[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Rise       ; count[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Rise       ; count[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Rise       ; count[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; main_count[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; main_count[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; main_count[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; main_count[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; main_count[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; main_count[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_add[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_add[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_add[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_add[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_add[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_data[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_data[10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_data[11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_data[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_data[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_data[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_data[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_wr[0]                     ;
; -0.294 ; -0.078       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[2]                    ;
; -0.294 ; -0.078       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[3]                    ;
; -0.294 ; -0.078       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[5]                    ;
; -0.294 ; -0.078       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[0]                   ;
; -0.294 ; -0.078       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[10]                  ;
; -0.294 ; -0.078       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[11]                  ;
; -0.294 ; -0.078       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[3]                   ;
; -0.294 ; -0.078       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[4]                   ;
; -0.294 ; -0.078       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[7]                   ;
; -0.294 ; -0.078       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[8]                   ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[1]                    ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[4]                    ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[0]                 ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[1]                 ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[2]                 ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[3]                 ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[4]                 ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[5]                 ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_wr[0]                     ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_system                    ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[0]                      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[1]                      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[2]                      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[3]                      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[4]                      ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_add[1]|clk                ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_add[2]|clk                ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_add[3]|clk                ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_add[4]|clk                ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_add[5]|clk                ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_data[0]|clk               ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_data[10]|clk              ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_data[11]|clk              ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_data[3]|clk               ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_data[4]|clk               ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_data[7]|clk               ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_data[8]|clk               ;
; -0.051 ; -0.051       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~input|o               ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; \process_1:main_count[0]|clk  ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; \process_1:main_count[1]|clk  ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; dac_wr_pin~reg0|clk           ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; dds_io_update~reg0|clk        ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; dds_master_reset~reg0|clk     ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[0]|clk             ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[1]|clk             ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[2]|clk             ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[3]|clk             ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[4]|clk             ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[5]|clk             ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_wr[0]|clk                 ;
; -0.046 ; -0.046       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_system|clk                ;
; -0.046 ; -0.046       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[0]|clk                  ;
; -0.046 ; -0.046       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[1]|clk                  ;
; -0.046 ; -0.046       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[2]|clk                  ;
; -0.046 ; -0.046       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[3]|clk                  ;
; -0.046 ; -0.046       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[4]|clk                  ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~inputclkctrl|inclk[0] ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in0 ; Rise       ; clk_in0~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~input|i               ;
; 0.824  ; 1.040        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; clk_system                    ;
; 0.824  ; 1.040        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[0]                      ;
; 0.824  ; 1.040        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[1]                      ;
; 0.824  ; 1.040        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[2]                      ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_system'                                                            ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; LED_CLK~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; LED_LE~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; count_serial[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; count_serial[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; count_serial[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; count_serial[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; count_serial[4]             ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[0]             ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[1]             ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[4]             ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; LED_CLK~reg0                ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; LED_LE~reg0                 ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[2]             ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[3]             ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; LED_CLK~reg0                ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; LED_LE~reg0                 ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[1]             ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[2]             ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[3]             ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[4]             ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[0]             ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[0]|clk         ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_SDI[0]~reg0|clk         ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[1]|clk         ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[4]|clk         ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_CLK~reg0|clk            ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_LE~reg0|clk             ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[2]|clk         ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[3]|clk         ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system~clkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system|q                ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system~clkctrl|inclk[0] ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system~clkctrl|outclk   ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_CLK~reg0|clk            ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_LE~reg0|clk             ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_SDI[0]~reg0|clk         ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[1]|clk         ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[2]|clk         ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[3]|clk         ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[4]|clk         ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[0]|clk         ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; add_in[*]       ; clk_system ; 3.235 ; 4.133 ; Rise       ; clk_system      ;
;  add_in[0]      ; clk_system ; 2.826 ; 3.695 ; Rise       ; clk_system      ;
;  add_in[1]      ; clk_system ; 2.837 ; 3.723 ; Rise       ; clk_system      ;
;  add_in[2]      ; clk_system ; 2.959 ; 3.830 ; Rise       ; clk_system      ;
;  add_in[3]      ; clk_system ; 3.235 ; 4.133 ; Rise       ; clk_system      ;
; dds_bus_in[*]   ; clk_system ; 2.704 ; 3.660 ; Rise       ; clk_system      ;
;  dds_bus_in[0]  ; clk_system ; 2.300 ; 3.218 ; Rise       ; clk_system      ;
;  dds_bus_in[1]  ; clk_system ; 2.087 ; 3.010 ; Rise       ; clk_system      ;
;  dds_bus_in[2]  ; clk_system ; 2.379 ; 3.341 ; Rise       ; clk_system      ;
;  dds_bus_in[3]  ; clk_system ; 2.468 ; 3.332 ; Rise       ; clk_system      ;
;  dds_bus_in[4]  ; clk_system ; 2.094 ; 2.931 ; Rise       ; clk_system      ;
;  dds_bus_in[5]  ; clk_system ; 2.242 ; 3.107 ; Rise       ; clk_system      ;
;  dds_bus_in[6]  ; clk_system ; 2.163 ; 3.076 ; Rise       ; clk_system      ;
;  dds_bus_in[7]  ; clk_system ; 2.058 ; 2.879 ; Rise       ; clk_system      ;
;  dds_bus_in[8]  ; clk_system ; 1.953 ; 2.834 ; Rise       ; clk_system      ;
;  dds_bus_in[9]  ; clk_system ; 1.786 ; 2.668 ; Rise       ; clk_system      ;
;  dds_bus_in[10] ; clk_system ; 1.986 ; 2.904 ; Rise       ; clk_system      ;
;  dds_bus_in[11] ; clk_system ; 2.028 ; 2.858 ; Rise       ; clk_system      ;
;  dds_bus_in[12] ; clk_system ; 2.326 ; 3.200 ; Rise       ; clk_system      ;
;  dds_bus_in[13] ; clk_system ; 2.151 ; 3.008 ; Rise       ; clk_system      ;
;  dds_bus_in[14] ; clk_system ; 1.989 ; 2.887 ; Rise       ; clk_system      ;
;  dds_bus_in[15] ; clk_system ; 2.048 ; 2.891 ; Rise       ; clk_system      ;
;  dds_bus_in[16] ; clk_system ; 1.942 ; 2.812 ; Rise       ; clk_system      ;
;  dds_bus_in[17] ; clk_system ; 2.286 ; 3.246 ; Rise       ; clk_system      ;
;  dds_bus_in[18] ; clk_system ; 2.338 ; 3.254 ; Rise       ; clk_system      ;
;  dds_bus_in[19] ; clk_system ; 2.336 ; 3.231 ; Rise       ; clk_system      ;
;  dds_bus_in[20] ; clk_system ; 2.155 ; 3.040 ; Rise       ; clk_system      ;
;  dds_bus_in[21] ; clk_system ; 2.704 ; 3.660 ; Rise       ; clk_system      ;
;  dds_bus_in[22] ; clk_system ; 2.054 ; 2.943 ; Rise       ; clk_system      ;
;  dds_bus_in[23] ; clk_system ; 2.193 ; 3.060 ; Rise       ; clk_system      ;
;  dds_bus_in[24] ; clk_system ; 1.647 ; 2.471 ; Rise       ; clk_system      ;
;  dds_bus_in[25] ; clk_system ; 1.766 ; 2.609 ; Rise       ; clk_system      ;
;  dds_bus_in[26] ; clk_system ; 1.932 ; 2.833 ; Rise       ; clk_system      ;
;  dds_bus_in[27] ; clk_system ; 2.085 ; 2.913 ; Rise       ; clk_system      ;
;  dds_bus_in[28] ; clk_system ; 2.418 ; 3.339 ; Rise       ; clk_system      ;
;  dds_bus_in[29] ; clk_system ; 2.407 ; 3.312 ; Rise       ; clk_system      ;
;  dds_bus_in[30] ; clk_system ; 1.958 ; 2.831 ; Rise       ; clk_system      ;
;  dds_bus_in[31] ; clk_system ; 2.103 ; 2.926 ; Rise       ; clk_system      ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; add_in[*]       ; clk_system ; -1.608 ; -2.383 ; Rise       ; clk_system      ;
;  add_in[0]      ; clk_system ; -1.608 ; -2.383 ; Rise       ; clk_system      ;
;  add_in[1]      ; clk_system ; -1.644 ; -2.436 ; Rise       ; clk_system      ;
;  add_in[2]      ; clk_system ; -1.860 ; -2.657 ; Rise       ; clk_system      ;
;  add_in[3]      ; clk_system ; -1.962 ; -2.731 ; Rise       ; clk_system      ;
; dds_bus_in[*]   ; clk_system ; -1.388 ; -2.193 ; Rise       ; clk_system      ;
;  dds_bus_in[0]  ; clk_system ; -1.977 ; -2.847 ; Rise       ; clk_system      ;
;  dds_bus_in[1]  ; clk_system ; -1.802 ; -2.696 ; Rise       ; clk_system      ;
;  dds_bus_in[2]  ; clk_system ; -2.053 ; -2.985 ; Rise       ; clk_system      ;
;  dds_bus_in[3]  ; clk_system ; -2.153 ; -3.010 ; Rise       ; clk_system      ;
;  dds_bus_in[4]  ; clk_system ; -1.617 ; -2.417 ; Rise       ; clk_system      ;
;  dds_bus_in[5]  ; clk_system ; -1.753 ; -2.572 ; Rise       ; clk_system      ;
;  dds_bus_in[6]  ; clk_system ; -1.840 ; -2.717 ; Rise       ; clk_system      ;
;  dds_bus_in[7]  ; clk_system ; -1.778 ; -2.585 ; Rise       ; clk_system      ;
;  dds_bus_in[8]  ; clk_system ; -1.643 ; -2.480 ; Rise       ; clk_system      ;
;  dds_bus_in[9]  ; clk_system ; -1.514 ; -2.370 ; Rise       ; clk_system      ;
;  dds_bus_in[10] ; clk_system ; -1.675 ; -2.568 ; Rise       ; clk_system      ;
;  dds_bus_in[11] ; clk_system ; -1.693 ; -2.494 ; Rise       ; clk_system      ;
;  dds_bus_in[12] ; clk_system ; -1.814 ; -2.646 ; Rise       ; clk_system      ;
;  dds_bus_in[13] ; clk_system ; -1.669 ; -2.473 ; Rise       ; clk_system      ;
;  dds_bus_in[14] ; clk_system ; -1.675 ; -2.537 ; Rise       ; clk_system      ;
;  dds_bus_in[15] ; clk_system ; -1.732 ; -2.558 ; Rise       ; clk_system      ;
;  dds_bus_in[16] ; clk_system ; -1.671 ; -2.522 ; Rise       ; clk_system      ;
;  dds_bus_in[17] ; clk_system ; -1.994 ; -2.926 ; Rise       ; clk_system      ;
;  dds_bus_in[18] ; clk_system ; -2.044 ; -2.936 ; Rise       ; clk_system      ;
;  dds_bus_in[19] ; clk_system ; -1.996 ; -2.860 ; Rise       ; clk_system      ;
;  dds_bus_in[20] ; clk_system ; -1.673 ; -2.506 ; Rise       ; clk_system      ;
;  dds_bus_in[21] ; clk_system ; -2.199 ; -3.106 ; Rise       ; clk_system      ;
;  dds_bus_in[22] ; clk_system ; -1.769 ; -2.634 ; Rise       ; clk_system      ;
;  dds_bus_in[23] ; clk_system ; -1.876 ; -2.728 ; Rise       ; clk_system      ;
;  dds_bus_in[24] ; clk_system ; -1.388 ; -2.193 ; Rise       ; clk_system      ;
;  dds_bus_in[25] ; clk_system ; -1.501 ; -2.328 ; Rise       ; clk_system      ;
;  dds_bus_in[26] ; clk_system ; -1.655 ; -2.534 ; Rise       ; clk_system      ;
;  dds_bus_in[27] ; clk_system ; -1.797 ; -2.597 ; Rise       ; clk_system      ;
;  dds_bus_in[28] ; clk_system ; -1.926 ; -2.791 ; Rise       ; clk_system      ;
;  dds_bus_in[29] ; clk_system ; -1.909 ; -2.762 ; Rise       ; clk_system      ;
;  dds_bus_in[30] ; clk_system ; -1.678 ; -2.524 ; Rise       ; clk_system      ;
;  dds_bus_in[31] ; clk_system ; -1.818 ; -2.622 ; Rise       ; clk_system      ;
+-----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 5.100 ; 4.872 ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 4.159 ; 4.182 ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 4.062 ; 4.078 ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 5.139 ; 5.328 ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 4.377 ; 4.459 ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 4.887 ; 4.952 ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 5.139 ; 5.328 ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 4.491 ; 4.533 ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 4.417 ; 4.469 ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 4.530 ; 4.578 ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 4.593 ; 4.637 ; Fall       ; clk_in0         ;
;  dds_port[17]    ; clk_in0    ; 4.409 ; 4.454 ; Fall       ; clk_in0         ;
;  dds_port[18]    ; clk_in0    ; 4.412 ; 4.458 ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 4.318 ; 4.358 ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 3.971 ; 3.959 ; Fall       ; clk_in0         ;
;  dds_port[21]    ; clk_in0    ; 4.233 ; 4.259 ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 4.128 ; 4.138 ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 4.221 ; 4.237 ; Fall       ; clk_in0         ;
;  dds_port[24]    ; clk_in0    ; 4.250 ; 4.268 ; Fall       ; clk_in0         ;
;  dds_port[25]    ; clk_in0    ; 4.369 ; 4.408 ; Fall       ; clk_in0         ;
;  dds_port[26]    ; clk_in0    ; 4.385 ; 4.427 ; Fall       ; clk_in0         ;
;  dds_port[27]    ; clk_in0    ; 4.481 ; 4.532 ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 4.582 ; 4.696 ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 4.087 ; 4.172 ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 5.855 ; 5.749 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 5.855 ; 5.749 ; Rise       ; clk_system      ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 4.999 ; 4.770 ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 4.033 ; 4.054 ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 3.940 ; 3.954 ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 3.854 ; 3.840 ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 4.247 ; 4.323 ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 4.737 ; 4.796 ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 4.976 ; 5.156 ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 4.353 ; 4.391 ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 4.282 ; 4.330 ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 4.390 ; 4.434 ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 4.451 ; 4.491 ; Fall       ; clk_in0         ;
;  dds_port[17]    ; clk_in0    ; 4.274 ; 4.316 ; Fall       ; clk_in0         ;
;  dds_port[18]    ; clk_in0    ; 4.277 ; 4.319 ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 4.187 ; 4.224 ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 3.854 ; 3.840 ; Fall       ; clk_in0         ;
;  dds_port[21]    ; clk_in0    ; 4.106 ; 4.129 ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 4.005 ; 4.012 ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 4.093 ; 4.107 ; Fall       ; clk_in0         ;
;  dds_port[24]    ; clk_in0    ; 4.121 ; 4.137 ; Fall       ; clk_in0         ;
;  dds_port[25]    ; clk_in0    ; 4.236 ; 4.271 ; Fall       ; clk_in0         ;
;  dds_port[26]    ; clk_in0    ; 4.251 ; 4.289 ; Fall       ; clk_in0         ;
;  dds_port[27]    ; clk_in0    ; 4.344 ; 4.391 ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 4.413 ; 4.521 ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 3.938 ; 4.017 ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 5.697 ; 5.583 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 5.697 ; 5.583 ; Rise       ; clk_system      ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+------------+----------------+-------+----+----+-------+
; Input Port ; Output Port    ; RR    ; RF ; FR ; FF    ;
+------------+----------------+-------+----+----+-------+
; add_in[0]  ; dds_bus_out[0] ; 3.857 ;    ;    ; 4.615 ;
; add_in[0]  ; dds_bus_out[4] ; 3.652 ;    ;    ; 4.372 ;
; add_in[1]  ; dds_bus_out[1] ; 3.893 ;    ;    ; 4.663 ;
; add_in[1]  ; dds_bus_out[5] ; 3.905 ;    ;    ; 4.678 ;
; add_in[2]  ; dds_bus_out[2] ; 3.995 ;    ;    ; 4.764 ;
; add_in[2]  ; dds_bus_out[6] ; 3.715 ;    ;    ; 4.430 ;
; add_in[3]  ; dds_bus_out[3] ; 4.046 ;    ;    ; 4.817 ;
; add_in[3]  ; dds_bus_out[7] ; 3.765 ;    ;    ; 4.504 ;
+------------+----------------+-------+----+----+-------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+------------+----------------+-------+----+----+-------+
; Input Port ; Output Port    ; RR    ; RF ; FR ; FF    ;
+------------+----------------+-------+----+----+-------+
; add_in[0]  ; dds_bus_out[0] ; 3.726 ;    ;    ; 4.474 ;
; add_in[0]  ; dds_bus_out[4] ; 3.529 ;    ;    ; 4.241 ;
; add_in[1]  ; dds_bus_out[1] ; 3.761 ;    ;    ; 4.519 ;
; add_in[1]  ; dds_bus_out[5] ; 3.772 ;    ;    ; 4.534 ;
; add_in[2]  ; dds_bus_out[2] ; 3.857 ;    ;    ; 4.617 ;
; add_in[2]  ; dds_bus_out[6] ; 3.588 ;    ;    ; 4.296 ;
; add_in[3]  ; dds_bus_out[3] ; 3.905 ;    ;    ; 4.667 ;
; add_in[3]  ; dds_bus_out[7] ; 3.636 ;    ;    ; 4.367 ;
+------------+----------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.990  ; 0.176 ; N/A      ; N/A     ; -3.000              ;
;  clk_in0         ; -2.070  ; 0.176 ; N/A      ; N/A     ; -3.000              ;
;  clk_system      ; -2.990  ; 0.185 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS  ; -58.263 ; 0.0   ; 0.0      ; 0.0     ; -59.506             ;
;  clk_in0         ; -46.649 ; 0.000 ; N/A      ; N/A     ; -47.610             ;
;  clk_system      ; -11.614 ; 0.000 ; N/A      ; N/A     ; -11.896             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; add_in[*]       ; clk_system ; 7.622 ; 7.906 ; Rise       ; clk_system      ;
;  add_in[0]      ; clk_system ; 6.720 ; 7.089 ; Rise       ; clk_system      ;
;  add_in[1]      ; clk_system ; 6.804 ; 7.162 ; Rise       ; clk_system      ;
;  add_in[2]      ; clk_system ; 6.916 ; 7.226 ; Rise       ; clk_system      ;
;  add_in[3]      ; clk_system ; 7.622 ; 7.906 ; Rise       ; clk_system      ;
; dds_bus_in[*]   ; clk_system ; 6.777 ; 6.970 ; Rise       ; clk_system      ;
;  dds_bus_in[0]  ; clk_system ; 5.788 ; 5.905 ; Rise       ; clk_system      ;
;  dds_bus_in[1]  ; clk_system ; 5.229 ; 5.422 ; Rise       ; clk_system      ;
;  dds_bus_in[2]  ; clk_system ; 6.017 ; 6.180 ; Rise       ; clk_system      ;
;  dds_bus_in[3]  ; clk_system ; 6.050 ; 6.305 ; Rise       ; clk_system      ;
;  dds_bus_in[4]  ; clk_system ; 5.340 ; 5.420 ; Rise       ; clk_system      ;
;  dds_bus_in[5]  ; clk_system ; 5.674 ; 5.758 ; Rise       ; clk_system      ;
;  dds_bus_in[6]  ; clk_system ; 5.439 ; 5.711 ; Rise       ; clk_system      ;
;  dds_bus_in[7]  ; clk_system ; 5.144 ; 5.275 ; Rise       ; clk_system      ;
;  dds_bus_in[8]  ; clk_system ; 4.971 ; 5.166 ; Rise       ; clk_system      ;
;  dds_bus_in[9]  ; clk_system ; 4.501 ; 4.758 ; Rise       ; clk_system      ;
;  dds_bus_in[10] ; clk_system ; 5.108 ; 5.351 ; Rise       ; clk_system      ;
;  dds_bus_in[11] ; clk_system ; 5.011 ; 5.410 ; Rise       ; clk_system      ;
;  dds_bus_in[12] ; clk_system ; 5.873 ; 5.987 ; Rise       ; clk_system      ;
;  dds_bus_in[13] ; clk_system ; 5.428 ; 5.535 ; Rise       ; clk_system      ;
;  dds_bus_in[14] ; clk_system ; 5.018 ; 5.337 ; Rise       ; clk_system      ;
;  dds_bus_in[15] ; clk_system ; 5.118 ; 5.362 ; Rise       ; clk_system      ;
;  dds_bus_in[16] ; clk_system ; 4.832 ; 4.922 ; Rise       ; clk_system      ;
;  dds_bus_in[17] ; clk_system ; 5.656 ; 5.893 ; Rise       ; clk_system      ;
;  dds_bus_in[18] ; clk_system ; 5.795 ; 5.952 ; Rise       ; clk_system      ;
;  dds_bus_in[19] ; clk_system ; 5.636 ; 6.087 ; Rise       ; clk_system      ;
;  dds_bus_in[20] ; clk_system ; 5.432 ; 5.675 ; Rise       ; clk_system      ;
;  dds_bus_in[21] ; clk_system ; 6.777 ; 6.970 ; Rise       ; clk_system      ;
;  dds_bus_in[22] ; clk_system ; 5.204 ; 5.397 ; Rise       ; clk_system      ;
;  dds_bus_in[23] ; clk_system ; 5.517 ; 5.721 ; Rise       ; clk_system      ;
;  dds_bus_in[24] ; clk_system ; 4.193 ; 4.312 ; Rise       ; clk_system      ;
;  dds_bus_in[25] ; clk_system ; 4.552 ; 4.671 ; Rise       ; clk_system      ;
;  dds_bus_in[26] ; clk_system ; 4.947 ; 5.179 ; Rise       ; clk_system      ;
;  dds_bus_in[27] ; clk_system ; 5.187 ; 5.503 ; Rise       ; clk_system      ;
;  dds_bus_in[28] ; clk_system ; 6.075 ; 6.278 ; Rise       ; clk_system      ;
;  dds_bus_in[29] ; clk_system ; 6.051 ; 6.269 ; Rise       ; clk_system      ;
;  dds_bus_in[30] ; clk_system ; 4.965 ; 5.168 ; Rise       ; clk_system      ;
;  dds_bus_in[31] ; clk_system ; 5.265 ; 5.380 ; Rise       ; clk_system      ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; add_in[*]       ; clk_system ; -1.608 ; -2.383 ; Rise       ; clk_system      ;
;  add_in[0]      ; clk_system ; -1.608 ; -2.383 ; Rise       ; clk_system      ;
;  add_in[1]      ; clk_system ; -1.644 ; -2.436 ; Rise       ; clk_system      ;
;  add_in[2]      ; clk_system ; -1.860 ; -2.657 ; Rise       ; clk_system      ;
;  add_in[3]      ; clk_system ; -1.962 ; -2.731 ; Rise       ; clk_system      ;
; dds_bus_in[*]   ; clk_system ; -1.388 ; -2.193 ; Rise       ; clk_system      ;
;  dds_bus_in[0]  ; clk_system ; -1.977 ; -2.847 ; Rise       ; clk_system      ;
;  dds_bus_in[1]  ; clk_system ; -1.802 ; -2.696 ; Rise       ; clk_system      ;
;  dds_bus_in[2]  ; clk_system ; -2.053 ; -2.985 ; Rise       ; clk_system      ;
;  dds_bus_in[3]  ; clk_system ; -2.153 ; -3.010 ; Rise       ; clk_system      ;
;  dds_bus_in[4]  ; clk_system ; -1.617 ; -2.417 ; Rise       ; clk_system      ;
;  dds_bus_in[5]  ; clk_system ; -1.753 ; -2.572 ; Rise       ; clk_system      ;
;  dds_bus_in[6]  ; clk_system ; -1.840 ; -2.717 ; Rise       ; clk_system      ;
;  dds_bus_in[7]  ; clk_system ; -1.778 ; -2.585 ; Rise       ; clk_system      ;
;  dds_bus_in[8]  ; clk_system ; -1.643 ; -2.480 ; Rise       ; clk_system      ;
;  dds_bus_in[9]  ; clk_system ; -1.514 ; -2.370 ; Rise       ; clk_system      ;
;  dds_bus_in[10] ; clk_system ; -1.675 ; -2.568 ; Rise       ; clk_system      ;
;  dds_bus_in[11] ; clk_system ; -1.693 ; -2.494 ; Rise       ; clk_system      ;
;  dds_bus_in[12] ; clk_system ; -1.814 ; -2.646 ; Rise       ; clk_system      ;
;  dds_bus_in[13] ; clk_system ; -1.669 ; -2.473 ; Rise       ; clk_system      ;
;  dds_bus_in[14] ; clk_system ; -1.675 ; -2.537 ; Rise       ; clk_system      ;
;  dds_bus_in[15] ; clk_system ; -1.732 ; -2.558 ; Rise       ; clk_system      ;
;  dds_bus_in[16] ; clk_system ; -1.671 ; -2.522 ; Rise       ; clk_system      ;
;  dds_bus_in[17] ; clk_system ; -1.994 ; -2.926 ; Rise       ; clk_system      ;
;  dds_bus_in[18] ; clk_system ; -2.044 ; -2.936 ; Rise       ; clk_system      ;
;  dds_bus_in[19] ; clk_system ; -1.996 ; -2.860 ; Rise       ; clk_system      ;
;  dds_bus_in[20] ; clk_system ; -1.673 ; -2.506 ; Rise       ; clk_system      ;
;  dds_bus_in[21] ; clk_system ; -2.199 ; -3.106 ; Rise       ; clk_system      ;
;  dds_bus_in[22] ; clk_system ; -1.769 ; -2.634 ; Rise       ; clk_system      ;
;  dds_bus_in[23] ; clk_system ; -1.876 ; -2.728 ; Rise       ; clk_system      ;
;  dds_bus_in[24] ; clk_system ; -1.388 ; -2.193 ; Rise       ; clk_system      ;
;  dds_bus_in[25] ; clk_system ; -1.501 ; -2.328 ; Rise       ; clk_system      ;
;  dds_bus_in[26] ; clk_system ; -1.655 ; -2.534 ; Rise       ; clk_system      ;
;  dds_bus_in[27] ; clk_system ; -1.797 ; -2.597 ; Rise       ; clk_system      ;
;  dds_bus_in[28] ; clk_system ; -1.926 ; -2.791 ; Rise       ; clk_system      ;
;  dds_bus_in[29] ; clk_system ; -1.909 ; -2.762 ; Rise       ; clk_system      ;
;  dds_bus_in[30] ; clk_system ; -1.678 ; -2.524 ; Rise       ; clk_system      ;
;  dds_bus_in[31] ; clk_system ; -1.818 ; -2.622 ; Rise       ; clk_system      ;
+-----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 8.767  ; 8.317  ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 7.907  ; 7.615  ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 7.618  ; 7.399  ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 10.090 ; 9.836  ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 8.301  ; 8.187  ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 9.613  ; 9.203  ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 10.090 ; 9.836  ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 8.657  ; 8.330  ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 8.440  ; 8.214  ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 8.715  ; 8.434  ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 8.913  ; 8.539  ; Fall       ; clk_in0         ;
;  dds_port[17]    ; clk_in0    ; 8.409  ; 8.191  ; Fall       ; clk_in0         ;
;  dds_port[18]    ; clk_in0    ; 8.425  ; 8.203  ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 8.181  ; 8.002  ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 7.378  ; 7.218  ; Fall       ; clk_in0         ;
;  dds_port[21]    ; clk_in0    ; 8.025  ; 7.799  ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 7.728  ; 7.553  ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 7.969  ; 7.752  ; Fall       ; clk_in0         ;
;  dds_port[24]    ; clk_in0    ; 8.043  ; 7.816  ; Fall       ; clk_in0         ;
;  dds_port[25]    ; clk_in0    ; 8.309  ; 8.074  ; Fall       ; clk_in0         ;
;  dds_port[26]    ; clk_in0    ; 8.424  ; 8.132  ; Fall       ; clk_in0         ;
;  dds_port[27]    ; clk_in0    ; 8.603  ; 8.324  ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 9.958  ; 9.485  ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 8.748  ; 8.458  ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 11.503 ; 10.902 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 11.503 ; 10.902 ; Rise       ; clk_system      ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 4.999 ; 4.770 ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 4.033 ; 4.054 ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 3.940 ; 3.954 ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 3.854 ; 3.840 ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 4.247 ; 4.323 ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 4.737 ; 4.796 ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 4.976 ; 5.156 ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 4.353 ; 4.391 ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 4.282 ; 4.330 ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 4.390 ; 4.434 ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 4.451 ; 4.491 ; Fall       ; clk_in0         ;
;  dds_port[17]    ; clk_in0    ; 4.274 ; 4.316 ; Fall       ; clk_in0         ;
;  dds_port[18]    ; clk_in0    ; 4.277 ; 4.319 ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 4.187 ; 4.224 ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 3.854 ; 3.840 ; Fall       ; clk_in0         ;
;  dds_port[21]    ; clk_in0    ; 4.106 ; 4.129 ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 4.005 ; 4.012 ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 4.093 ; 4.107 ; Fall       ; clk_in0         ;
;  dds_port[24]    ; clk_in0    ; 4.121 ; 4.137 ; Fall       ; clk_in0         ;
;  dds_port[25]    ; clk_in0    ; 4.236 ; 4.271 ; Fall       ; clk_in0         ;
;  dds_port[26]    ; clk_in0    ; 4.251 ; 4.289 ; Fall       ; clk_in0         ;
;  dds_port[27]    ; clk_in0    ; 4.344 ; 4.391 ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 4.413 ; 4.521 ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 3.938 ; 4.017 ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 5.697 ; 5.583 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 5.697 ; 5.583 ; Rise       ; clk_system      ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+------------+----------------+-------+----+----+-------+
; Input Port ; Output Port    ; RR    ; RF ; FR ; FF    ;
+------------+----------------+-------+----+----+-------+
; add_in[0]  ; dds_bus_out[0] ; 8.080 ;    ;    ; 8.300 ;
; add_in[0]  ; dds_bus_out[4] ; 7.628 ;    ;    ; 7.819 ;
; add_in[1]  ; dds_bus_out[1] ; 8.161 ;    ;    ; 8.392 ;
; add_in[1]  ; dds_bus_out[5] ; 8.193 ;    ;    ; 8.420 ;
; add_in[2]  ; dds_bus_out[2] ; 8.387 ;    ;    ; 8.557 ;
; add_in[2]  ; dds_bus_out[6] ; 7.783 ;    ;    ; 7.932 ;
; add_in[3]  ; dds_bus_out[3] ; 8.541 ;    ;    ; 8.722 ;
; add_in[3]  ; dds_bus_out[7] ; 7.868 ;    ;    ; 8.086 ;
+------------+----------------+-------+----+----+-------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+------------+----------------+-------+----+----+-------+
; Input Port ; Output Port    ; RR    ; RF ; FR ; FF    ;
+------------+----------------+-------+----+----+-------+
; add_in[0]  ; dds_bus_out[0] ; 3.726 ;    ;    ; 4.474 ;
; add_in[0]  ; dds_bus_out[4] ; 3.529 ;    ;    ; 4.241 ;
; add_in[1]  ; dds_bus_out[1] ; 3.761 ;    ;    ; 4.519 ;
; add_in[1]  ; dds_bus_out[5] ; 3.772 ;    ;    ; 4.534 ;
; add_in[2]  ; dds_bus_out[2] ; 3.857 ;    ;    ; 4.617 ;
; add_in[2]  ; dds_bus_out[6] ; 3.588 ;    ;    ; 4.296 ;
; add_in[3]  ; dds_bus_out[3] ; 3.905 ;    ;    ; 4.667 ;
; add_in[3]  ; dds_bus_out[7] ; 3.636 ;    ;    ; 4.367 ;
+------------+----------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED_CLK          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_SDI[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_LE           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_OE           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[10]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[11]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[12]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[13]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[14]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[15]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[16]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[17]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[18]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[19]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[20]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[21]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[22]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[23]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[24]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[25]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[26]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[27]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[28]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[29]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[30]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[31]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_master_reset ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_osk          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_io_update    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_drhold       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_drctl        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f_pin[0]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f_pin[1]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f_pin[2]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f_pin[3]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps[0]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps[1]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps[2]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_bus_out[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_bus_out[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_bus_out[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_bus_out[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_bus_out[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_bus_out[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_bus_out[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_bus_out[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_enable[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_enable[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[10]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[11]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[12]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[13]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_wr_pin       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_dds                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_drover              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; add_in[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; add_in[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; add_in[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; add_in[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[1]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[9]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[28]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[20]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[12]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[4]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[13]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[5]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[29]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[21]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[17]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[25]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[8]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[0]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[24]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[16]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[30]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[22]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[14]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[6]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[19]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[11]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[10]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[2]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[26]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[18]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[27]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[3]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[23]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[15]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[31]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[7]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk_in0                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_CLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; LED_SDI[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; LED_LE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; LED_OE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dds_port[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dds_port[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dds_port[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[13]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[14]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[15]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[16]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[17]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[18]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[19]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[20]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[21]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[22]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[23]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[24]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[25]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[26]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[27]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[28]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[29]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[30]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[31]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_master_reset ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_osk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dds_io_update    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_drhold       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_drctl        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; f_pin[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; f_pin[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; f_pin[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; f_pin[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ps[0]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ps[1]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ps[2]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_bus_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_bus_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_bus_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_bus_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_bus_out[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_bus_out[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_bus_out[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_bus_out[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; tx_enable[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; tx_enable[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; dac_out[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dac_out[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dac_out[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; dac_out[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dac_out[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dac_wr_pin       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_CLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; LED_SDI[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; LED_LE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; LED_OE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dds_port[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dds_port[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dds_port[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[13]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[14]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[15]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[16]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[17]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[18]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[19]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[20]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[21]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[22]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[23]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[24]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[25]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[26]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[27]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[28]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[29]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[30]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[31]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_master_reset ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_osk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dds_io_update    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_drhold       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_drctl        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; f_pin[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; f_pin[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; f_pin[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; f_pin[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; ps[0]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ps[1]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ps[2]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_bus_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_bus_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_bus_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_bus_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_bus_out[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_bus_out[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_bus_out[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_bus_out[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; tx_enable[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; tx_enable[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; dac_out[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dac_out[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dac_out[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; dac_out[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dac_out[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dac_wr_pin       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_CLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED_SDI[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED_LE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED_OE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dds_port[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dds_port[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dds_port[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[13]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[14]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[15]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[16]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[17]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[18]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[19]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[20]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[21]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[22]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[23]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[24]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[25]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[26]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[27]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[28]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[29]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[30]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[31]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_master_reset ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_osk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dds_io_update    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_drhold       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_drctl        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; f_pin[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; f_pin[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; f_pin[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; f_pin[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; ps[0]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ps[1]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ps[2]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_bus_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_bus_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_bus_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_bus_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_bus_out[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_bus_out[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_bus_out[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_bus_out[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; tx_enable[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; tx_enable[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dac_out[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dac_out[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dac_out[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dac_out[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dac_out[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dac_wr_pin       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_in0    ; clk_in0    ; 52       ; 0        ; 0        ; 418      ;
; clk_system ; clk_in0    ; 1        ; 1        ; 0        ; 0        ;
; clk_system ; clk_system ; 70       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_in0    ; clk_in0    ; 52       ; 0        ; 0        ; 418      ;
; clk_system ; clk_in0    ; 1        ; 1        ; 0        ; 0        ;
; clk_system ; clk_system ; 70       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 36    ; 36   ;
; Unconstrained Input Port Paths  ; 44    ; 44   ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Thu Mar 05 14:17:20 2015
Info: Command: quartus_sta DDS_RIKEN -c DDS_RIKEN
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DDS_RIKEN.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_in0 clk_in0
    Info (332105): create_clock -period 1.000 -name clk_system clk_system
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.990
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.990             -11.614 clk_system 
    Info (332119):    -2.070             -46.649 clk_in0 
Info (332146): Worst-case hold slack is 0.436
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.436               0.000 clk_in0 
    Info (332119):     0.446               0.000 clk_system 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.610 clk_in0 
    Info (332119):    -1.487             -11.896 clk_system 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.737
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.737             -10.419 clk_system 
    Info (332119):    -1.897             -41.078 clk_in0 
Info (332146): Worst-case hold slack is 0.389
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.389               0.000 clk_in0 
    Info (332119):     0.398               0.000 clk_system 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.610 clk_in0 
    Info (332119):    -1.487             -11.896 clk_system 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.636
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.636              -1.361 clk_system 
    Info (332119):    -0.344              -5.165 clk_in0 
Info (332146): Worst-case hold slack is 0.176
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.176               0.000 clk_in0 
    Info (332119):     0.185               0.000 clk_system 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -42.943 clk_in0 
    Info (332119):    -1.000              -8.000 clk_system 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 654 megabytes
    Info: Processing ended: Thu Mar 05 14:17:23 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


