Fitter report for LM75_I2C
Thu Nov 14 20:24:24 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 14 20:24:24 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; LM75_I2C                                        ;
; Top-level Entity Name              ; LM75_I2C                                        ;
; Family                             ; Cyclone IV GX                                   ;
; Device                             ; EP4CGX22CF19C6                                  ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,066 / 21,280 ( 5 % )                          ;
;     Total combinational functions  ; 1,063 / 21,280 ( 5 % )                          ;
;     Dedicated logic registers      ; 115 / 21,280 ( < 1 % )                          ;
; Total registers                    ; 115                                             ;
; Total pins                         ; 44 / 167 ( 26 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 774,144 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 80 ( 0 % )                                  ;
; Total GXB Receiver Channel PCS     ; 0 / 4 ( 0 % )                                   ;
; Total GXB Receiver Channel PMA     ; 0 / 4 ( 0 % )                                   ;
; Total GXB Transmitter Channel PCS  ; 0 / 4 ( 0 % )                                   ;
; Total GXB Transmitter Channel PMA  ; 0 / 4 ( 0 % )                                   ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; AUTO                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.09        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  36.4%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; i2c_clk        ; Missing drive strength and slew rate ;
; HEX1_DEC_POINT ; Missing drive strength and slew rate ;
; HEX0_D[0]      ; Missing drive strength and slew rate ;
; HEX0_D[1]      ; Missing drive strength and slew rate ;
; HEX0_D[2]      ; Missing drive strength and slew rate ;
; HEX0_D[3]      ; Missing drive strength and slew rate ;
; HEX0_D[4]      ; Missing drive strength and slew rate ;
; HEX0_D[5]      ; Missing drive strength and slew rate ;
; HEX0_D[6]      ; Missing drive strength and slew rate ;
; HEX1_D[0]      ; Missing drive strength and slew rate ;
; HEX1_D[1]      ; Missing drive strength and slew rate ;
; HEX1_D[2]      ; Missing drive strength and slew rate ;
; HEX1_D[3]      ; Missing drive strength and slew rate ;
; HEX1_D[4]      ; Missing drive strength and slew rate ;
; HEX1_D[5]      ; Missing drive strength and slew rate ;
; HEX1_D[6]      ; Missing drive strength and slew rate ;
; HEX2_D[0]      ; Missing drive strength and slew rate ;
; HEX2_D[1]      ; Missing drive strength and slew rate ;
; HEX2_D[2]      ; Missing drive strength and slew rate ;
; HEX2_D[3]      ; Missing drive strength and slew rate ;
; HEX2_D[4]      ; Missing drive strength and slew rate ;
; HEX2_D[5]      ; Missing drive strength and slew rate ;
; HEX2_D[6]      ; Missing drive strength and slew rate ;
; HEX3_D[0]      ; Missing drive strength and slew rate ;
; HEX3_D[1]      ; Missing drive strength and slew rate ;
; HEX3_D[2]      ; Missing drive strength and slew rate ;
; HEX3_D[3]      ; Missing drive strength and slew rate ;
; HEX3_D[4]      ; Missing drive strength and slew rate ;
; HEX3_D[5]      ; Missing drive strength and slew rate ;
; HEX3_D[6]      ; Missing drive strength and slew rate ;
; LEDG[0]        ; Missing drive strength and slew rate ;
; LEDG[1]        ; Missing drive strength and slew rate ;
; LEDG[2]        ; Missing drive strength and slew rate ;
; LEDG[3]        ; Missing drive strength and slew rate ;
; LEDG[4]        ; Missing drive strength and slew rate ;
; LEDG[5]        ; Missing drive strength and slew rate ;
; LEDG[6]        ; Missing drive strength and slew rate ;
; LEDG[7]        ; Missing drive strength and slew rate ;
; LEDG[8]        ; Missing drive strength and slew rate ;
; LEDG[9]        ; Missing drive strength and slew rate ;
; i2c_sda        ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1282 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1282 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1272    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/DE0-LM75_I2C/LM75_I2C.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,066 / 21,280 ( 5 % ) ;
;     -- Combinational with no register       ; 951                    ;
;     -- Register only                        ; 3                      ;
;     -- Combinational with a register        ; 112                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 245                    ;
;     -- 3 input functions                    ; 301                    ;
;     -- <=2 input functions                  ; 517                    ;
;     -- Register only                        ; 3                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 668                    ;
;     -- arithmetic mode                      ; 395                    ;
;                                             ;                        ;
; Total registers*                            ; 115 / 22,031 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 115 / 21,280 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 751 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 80 / 1,330 ( 6 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 44 / 167 ( 26 % )      ;
;     -- Clock pins                           ; 1 / 6 ( 17 % )         ;
;     -- Dedicated input pins                 ; 0 / 16 ( 0 % )         ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M9Ks                                        ; 0 / 84 ( 0 % )         ;
; Total block memory bits                     ; 0 / 774,144 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 774,144 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 2 / 20 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; GXB Receiver channel PCSs                   ; 0 / 4 ( 0 % )          ;
; GXB Receiver channel PMAs                   ; 0 / 4 ( 0 % )          ;
; GXB Transmitter channel PCSs                ; 0 / 4 ( 0 % )          ;
; GXB Transmitter channel PMAs                ; 0 / 4 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 5%           ;
; Maximum fan-out                             ; 115                    ;
; Highest non-global fan-out                  ; 61                     ;
; Total fan-out                               ; 3291                   ;
; Average fan-out                             ; 2.57                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1066 / 21280 ( 5 % )  ; 0 / 21280 ( 0 % )              ;
;     -- Combinational with no register       ; 951                   ; 0                              ;
;     -- Register only                        ; 3                     ; 0                              ;
;     -- Combinational with a register        ; 112                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 245                   ; 0                              ;
;     -- 3 input functions                    ; 301                   ; 0                              ;
;     -- <=2 input functions                  ; 517                   ; 0                              ;
;     -- Register only                        ; 3                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 668                   ; 0                              ;
;     -- arithmetic mode                      ; 395                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 115                   ; 0                              ;
;     -- Dedicated logic registers            ; 115 / 21280 ( < 1 % ) ; 0 / 21280 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 80 / 1330 ( 6 % )     ; 0 / 1330 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 44                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )        ; 0 / 80 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 1                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 1                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 3286                  ; 5                              ;
;     -- Registered Connections               ; 451                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 3                     ; 0                              ;
;     -- Output Ports                         ; 40                    ; 0                              ;
;     -- Bidir Ports                          ; 1                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; BUTTON   ; M9    ; 3A       ; 27           ; 0            ; 21           ; 53                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; CLOCK_50 ; M10   ; 3A       ; 27           ; 0            ; 14           ; 115                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; reset    ; V6    ; 3        ; 7            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0_D[0]      ; H16   ; 6        ; 52           ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0_D[1]      ; G15   ; 6        ; 52           ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0_D[2]      ; A15   ; 7        ; 34           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0_D[3]      ; D12   ; 7        ; 31           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0_D[4]      ; A14   ; 7        ; 34           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0_D[5]      ; D11   ; 7        ; 31           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0_D[6]      ; B16   ; 7        ; 38           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1_DEC_POINT ; C6    ; 8        ; 7            ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1_D[0]      ; R10   ; 3        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1_D[1]      ; V10   ; 3        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1_D[2]      ; K15   ; 5        ; 52           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1_D[3]      ; D9    ; 8        ; 18           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1_D[4]      ; C8    ; 8        ; 14           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1_D[5]      ; L18   ; 5        ; 52           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1_D[6]      ; M18   ; 5        ; 52           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX2_D[0]      ; G16   ; 6        ; 52           ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX2_D[1]      ; J16   ; 6        ; 52           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX2_D[2]      ; C12   ; 7        ; 36           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX2_D[3]      ; C13   ; 7        ; 36           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX2_D[4]      ; B13   ; 7        ; 31           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX2_D[5]      ; E10   ; 7        ; 29           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX2_D[6]      ; G17   ; 6        ; 52           ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX3_D[0]      ; V9    ; 3        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX3_D[1]      ; A13   ; 7        ; 31           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX3_D[2]      ; E12   ; 7        ; 41           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX3_D[3]      ; A9    ; 8        ; 16           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX3_D[4]      ; B9    ; 8        ; 21           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX3_D[5]      ; C9    ; 8        ; 18           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX3_D[6]      ; G18   ; 6        ; 52           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[0]        ; U10   ; 3        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[1]        ; C10   ; 8        ; 25           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[2]        ; C11   ; 8        ; 25           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[3]        ; J17   ; 6        ; 52           ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[4]        ; T10   ; 3        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[5]        ; A10   ; 8        ; 23           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[6]        ; A8    ; 8        ; 16           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[7]        ; A11   ; 8        ; 23           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[8]        ; D10   ; 7        ; 29           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[9]        ; B7    ; 8        ; 12           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; i2c_clk        ; B10   ; 8        ; 21           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+
; i2c_sda ; F17   ; 6        ; 52           ; 25           ; 0            ; 12                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; i2c_sda~en           ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                         ;
+----------+--------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name           ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+--------------------+--------------------------+------------------+---------------------------+
; P4       ; MSEL2              ; -                        ; -                ; Dedicated Programming Pin ;
; R5       ; MSEL1              ; -                        ; -                ; Dedicated Programming Pin ;
; T5       ; MSEL0              ; -                        ; -                ; Dedicated Programming Pin ;
; U4       ; CONF_DONE          ; -                        ; -                ; Dedicated Programming Pin ;
; V4       ; nSTATUS            ; -                        ; -                ; Dedicated Programming Pin ;
; R6       ; DIFFIO_B1n, NCEO   ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R6n, DEV_OE ; Use as regular IO        ; HEX3_D[6]        ; Dual Purpose Pin          ;
; A4       ; DATA0              ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B4       ; ASDO               ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO               ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; D5       ; DCLK               ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; C4       ; nCONFIG            ; -                        ; -                ; Dedicated Programming Pin ;
; D3       ; nCE                ; -                        ; -                ; Dedicated Programming Pin ;
+----------+--------------------+--------------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 7 / 26 ( 27 % )  ; 2.5V          ; --           ; --               ;
; 3A       ; 2 / 2 ( 100 % )  ; --            ; --           ; 2.5V             ;
; 4        ; 0 / 28 ( 0 % )   ; 2.5V          ; --           ; --               ;
; 5        ; 3 / 20 ( 15 % )  ; 2.5V          ; --           ; --               ;
; 6        ; 8 / 18 ( 44 % )  ; 2.5V          ; --           ; --               ;
; 7        ; 12 / 28 ( 43 % ) ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 13 / 23 ( 57 % ) ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 168        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 165        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 161        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 157        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 153        ; 8        ; LEDG[6]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 154        ; 8        ; HEX3_D[3]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 147        ; 8        ; LEDG[5]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 148        ; 8        ; LEDG[7]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 141        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 137        ; 7        ; HEX3_D[1]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 133        ; 7        ; HEX0_D[4]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 134        ; 7        ; HEX0_D[2]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 129        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 121        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 122        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 1          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 0          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 169        ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ; 166        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 162        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 158        ; 8        ; LEDG[9]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 149        ; 8        ; HEX3_D[4]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 150        ; 8        ; i2c_clk                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 142        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 138        ; 7        ; HEX2_D[4]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 125        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 130        ; 7        ; HEX0_D[6]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 116        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 172        ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 170        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 163        ; 8        ; HEX1_DEC_POINT                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 159        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 156        ; 8        ; HEX1_D[4]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 151        ; 8        ; HEX3_D[5]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 145        ; 8        ; LEDG[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 146        ; 8        ; LEDG[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 131        ; 7        ; HEX2_D[2]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 132        ; 7        ; HEX2_D[3]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 123        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 126        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 117        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 118        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 115        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D1       ; 3          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ; 2          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 173        ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 174        ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 171        ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D6       ; 164        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 160        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 155        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D9       ; 152        ; 8        ; HEX1_D[3]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 139        ; 7        ; LEDG[8]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 135        ; 7        ; HEX0_D[5]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 136        ; 7        ; HEX0_D[3]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 127        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 124        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 119        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 120        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 110        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D18      ; 109        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 176        ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 177        ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 175        ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 167        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 140        ; 7        ; HEX2_D[5]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 128        ; 7        ; HEX3_D[2]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 113        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E16      ; 111        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 107        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 5          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 4          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F9       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F15      ; 114        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 112        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F17      ; 102        ; 6        ; i2c_sda                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ; 108        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 143        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 144        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 105        ; 6        ; HEX0_D[1]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 104        ; 6        ; HEX2_D[0]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G17      ; 103        ; 6        ; HEX2_D[6]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 101        ; 6        ; HEX3_D[6]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 7          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 6          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ; 106        ; 6        ; HEX0_D[0]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ; 97         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 100        ; 6        ; HEX2_D[1]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 99         ; 6        ; LEDG[3]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 98         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 92         ; 5        ; HEX1_D[2]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 91         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 96         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K18      ; 95         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 86         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 85         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 93         ; 5        ; HEX1_D[5]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 31         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 47         ; 3A       ; BUTTON                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ; 48         ; 3A       ; CLOCK_50                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ; 88         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 87         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M18      ; 94         ; 5        ; HEX1_D[6]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 32         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N8       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N9       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N14      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 77         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 78         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 90         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 89         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 23         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P10      ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ; 61         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P13      ; 62         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P16      ; 79         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ; 83         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 29         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 36         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 39         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 46         ; 3        ; HEX1_D[0]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 53         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 59         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 60         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 73         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 80         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 82         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 84         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 25         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 30         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 35         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 40         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 43         ; 3        ; LEDG[4]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 54         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 55         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 63         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 64         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 71         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 72         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T18      ; 81         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 26         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 33         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 37         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 44         ; 3        ; LEDG[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ; 56         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 51         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ; 65         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 66         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 69         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ; 27         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 28         ; 3        ; reset                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V7       ; 34         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 38         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 41         ; 3        ; HEX3_D[0]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 42         ; 3        ; HEX1_D[1]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 49         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V12      ; 50         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 52         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 57         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 58         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 67         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 68         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 70         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                   ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
; |LM75_I2C                             ; 1066 (196)  ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 44   ; 0            ; 951 (81)     ; 3 (3)             ; 112 (96)         ; |LM75_I2C                                                                                             ; work         ;
;    |SevenSegment:map0|                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |LM75_I2C|SevenSegment:map0                                                                           ; work         ;
;    |SevenSegment:map1|                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |LM75_I2C|SevenSegment:map1                                                                           ; work         ;
;    |SevenSegment:map2|                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |LM75_I2C|SevenSegment:map2                                                                           ; work         ;
;    |SevenSegment:map3|                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |LM75_I2C|SevenSegment:map3                                                                           ; work         ;
;    |lpm_divide:Div0|                  ; 68 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 0 (0)            ; |LM75_I2C|lpm_divide:Div0                                                                             ; work         ;
;       |lpm_divide_06p:auto_generated| ; 68 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 0 (0)            ; |LM75_I2C|lpm_divide:Div0|lpm_divide_06p:auto_generated                                               ; work         ;
;          |abs_divider_1dg:divider|    ; 68 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 0 (0)            ; |LM75_I2C|lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider                       ; work         ;
;             |alt_u_div_n8f:divider|   ; 68 (68)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 0 (0)            ; |LM75_I2C|lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider ; work         ;
;    |lpm_divide:Div1|                  ; 129 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 129 (0)      ; 0 (0)             ; 0 (0)            ; |LM75_I2C|lpm_divide:Div1                                                                             ; work         ;
;       |lpm_divide_m4p:auto_generated| ; 129 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 129 (0)      ; 0 (0)             ; 0 (0)            ; |LM75_I2C|lpm_divide:Div1|lpm_divide_m4p:auto_generated                                               ; work         ;
;          |abs_divider_nbg:divider|    ; 129 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 129 (0)      ; 0 (0)             ; 0 (0)            ; |LM75_I2C|lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider                       ; work         ;
;             |alt_u_div_36f:divider|   ; 129 (129)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 129 (129)    ; 0 (0)             ; 0 (0)            ; |LM75_I2C|lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider ; work         ;
;    |lpm_divide:Mod1|                  ; 119 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 115 (0)      ; 0 (0)             ; 4 (0)            ; |LM75_I2C|lpm_divide:Mod1                                                                             ; work         ;
;       |lpm_divide_6uo:auto_generated| ; 119 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 115 (0)      ; 0 (0)             ; 4 (0)            ; |LM75_I2C|lpm_divide:Mod1|lpm_divide_6uo:auto_generated                                               ; work         ;
;          |abs_divider_4dg:divider|    ; 119 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 115 (0)      ; 0 (0)             ; 4 (0)            ; |LM75_I2C|lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider                       ; work         ;
;             |alt_u_div_t8f:divider|   ; 119 (119)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 115 (115)    ; 0 (0)             ; 4 (4)            ; |LM75_I2C|lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider ; work         ;
;    |lpm_divide:Mod2|                  ; 151 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 148 (0)      ; 0 (0)             ; 3 (0)            ; |LM75_I2C|lpm_divide:Mod2                                                                             ; work         ;
;       |lpm_divide_6uo:auto_generated| ; 151 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 148 (0)      ; 0 (0)             ; 3 (0)            ; |LM75_I2C|lpm_divide:Mod2|lpm_divide_6uo:auto_generated                                               ; work         ;
;          |abs_divider_4dg:divider|    ; 151 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 148 (0)      ; 0 (0)             ; 3 (0)            ; |LM75_I2C|lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider                       ; work         ;
;             |alt_u_div_t8f:divider|   ; 151 (151)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 148 (148)    ; 0 (0)             ; 3 (3)            ; |LM75_I2C|lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider ; work         ;
;    |lpm_divide:Mod3|                  ; 391 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 382 (0)      ; 0 (0)             ; 9 (0)            ; |LM75_I2C|lpm_divide:Mod3                                                                             ; work         ;
;       |lpm_divide_6uo:auto_generated| ; 391 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 382 (0)      ; 0 (0)             ; 9 (0)            ; |LM75_I2C|lpm_divide:Mod3|lpm_divide_6uo:auto_generated                                               ; work         ;
;          |abs_divider_4dg:divider|    ; 391 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 382 (0)      ; 0 (0)             ; 9 (0)            ; |LM75_I2C|lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider                       ; work         ;
;             |alt_u_div_t8f:divider|   ; 391 (391)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 382 (382)    ; 0 (0)             ; 9 (9)            ; |LM75_I2C|lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider ; work         ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; reset          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; i2c_clk        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_DEC_POINT ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[8]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[9]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; i2c_sda        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK_50       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; BUTTON         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------+
; Pad To Core Delay Chain Fanout                        ;
+-------------------------+-------------------+---------+
; Source Pin / Fanout     ; Pad To Core Index ; Setting ;
+-------------------------+-------------------+---------+
; reset                   ;                   ;         ;
; i2c_sda                 ;                   ;         ;
;      - data_array[8]~2  ; 0                 ; 6       ;
;      - data_array[7]~3  ; 0                 ; 6       ;
;      - data_array[6]~4  ; 0                 ; 6       ;
;      - data_array[5]~5  ; 0                 ; 6       ;
;      - data_array[4]~6  ; 0                 ; 6       ;
;      - data_array[3]~7  ; 0                 ; 6       ;
;      - data_array[2]~8  ; 0                 ; 6       ;
;      - data_array[1]~9  ; 0                 ; 6       ;
;      - data_array[0]~10 ; 0                 ; 6       ;
;      - state~41         ; 0                 ; 6       ;
;      - idx[31]~44       ; 0                 ; 6       ;
;      - state~54         ; 0                 ; 6       ;
; CLOCK_50                ;                   ;         ;
; BUTTON                  ;                   ;         ;
+-------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                          ;
+------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name       ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; BUTTON     ; PIN_M9             ; 50      ; Async. clear  ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; CLOCK_50   ; PIN_M10            ; 115     ; Clock         ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; Equal0~10  ; LCCOMB_X23_Y26_N14 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; c[3]~0     ; LCCOMB_X26_Y26_N24 ; 24      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; i2c_sda~2  ; LCCOMB_X26_Y26_N16 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; i2c_sda~en ; FF_X26_Y26_N21     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; idx[14]~43 ; LCCOMB_X25_Y27_N18 ; 32      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; idx[31]~47 ; LCCOMB_X26_Y26_N2  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; state~47   ; LCCOMB_X24_Y26_N0  ; 7       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; state~57   ; LCCOMB_X24_Y26_N24 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; state~61   ; LCCOMB_X26_Y26_N14 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
+------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                ;
+----------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; BUTTON   ; PIN_M9   ; 50      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; CLOCK_50 ; PIN_M10  ; 115     ; 3                                    ; Global Clock         ; GCLK17           ; --                        ;
+----------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~40                     ; 61      ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~36                     ; 55      ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~32                     ; 49      ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_23~44                     ; 45      ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_18~28                     ; 43      ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~32                     ; 38      ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_23~36                     ; 37      ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~24                     ; 37      ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_17~24                     ; 37      ;
; idx[31]~47                                                                                                               ; 32      ;
; idx[14]~43                                                                                                               ; 32      ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~20                     ; 31      ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_16~20                     ; 31      ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[12]~18 ; 29      ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_23~28                     ; 29      ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_29_result_int[9]~14  ; 25      ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_28_result_int[9]~14  ; 25      ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_27_result_int[9]~14  ; 25      ;
; c[3]~0                                                                                                                   ; 24      ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_26_result_int[9]~14  ; 24      ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~16                     ; 21      ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_15~16                     ; 21      ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_30_result_int[12]~18 ; 19      ;
; clock_phase[0]                                                                                                           ; 18      ;
; clock_phase[1]                                                                                                           ; 16      ;
; Equal0~10                                                                                                                ; 16      ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_30_result_int[9]~14  ; 16      ;
; i2c_sda~input                                                                                                            ; 12      ;
; idx[2]                                                                                                                   ; 12      ;
; idx[0]                                                                                                                   ; 11      ;
; Add3~6                                                                                                                   ; 11      ;
; Add3~4                                                                                                                   ; 11      ;
; Add3~2                                                                                                                   ; 11      ;
; idx[1]                                                                                                                   ; 10      ;
; idx[3]                                                                                                                   ; 10      ;
; Add3~12                                                                                                                  ; 10      ;
; Add3~10                                                                                                                  ; 10      ;
; Add3~8                                                                                                                   ; 10      ;
; state.Init_State                                                                                                         ; 9       ;
; state.Addressing                                                                                                         ; 9       ;
; Add3~18                                                                                                                  ; 9       ;
; Add3~16                                                                                                                  ; 9       ;
; Add3~14                                                                                                                  ; 9       ;
; state.StopState2                                                                                                         ; 8       ;
; state~47                                                                                                                 ; 7       ;
; state.StopState                                                                                                          ; 7       ;
; h[1]                                                                                                                     ; 7       ;
; h[0]                                                                                                                     ; 7       ;
; h[2]                                                                                                                     ; 7       ;
; t[3]                                                                                                                     ; 7       ;
; t[2]                                                                                                                     ; 7       ;
; t[1]                                                                                                                     ; 7       ;
; t[0]                                                                                                                     ; 7       ;
; o[3]                                                                                                                     ; 7       ;
; o[2]                                                                                                                     ; 7       ;
; o[1]                                                                                                                     ; 7       ;
; o[0]                                                                                                                     ; 7       ;
; c[3]                                                                                                                     ; 7       ;
; c[2]                                                                                                                     ; 7       ;
; c[1]                                                                                                                     ; 7       ;
; c[0]                                                                                                                     ; 7       ;
; state.Acknow2                                                                                                            ; 6       ;
; state.Data2                                                                                                              ; 6       ;
; processing_data[4]                                                                                                       ; 6       ;
; processing_data[5]                                                                                                       ; 6       ;
; Add3~0                                                                                                                   ; 6       ;
; state.Data                                                                                                               ; 5       ;
; processing_data[2]                                                                                                       ; 5       ;
; processing_data[3]                                                                                                       ; 5       ;
; processing_data[6]                                                                                                       ; 5       ;
; processing_data[7]                                                                                                       ; 5       ;
; processing_data[8]                                                                                                       ; 5       ;
; processing_data[1]                                                                                                       ; 5       ;
; state~43                                                                                                                 ; 4       ;
; state.Acknow_Master                                                                                                      ; 4       ;
; Equal5~0                                                                                                                 ; 4       ;
; Equal9~4                                                                                                                 ; 4       ;
; Equal6~0                                                                                                                 ; 4       ;
; Decoder0~2                                                                                                               ; 4       ;
; data_array[8]~1                                                                                                          ; 4       ;
; Selector56~0                                                                                                             ; 4       ;
; state.Processing                                                                                                         ; 4       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_24~40                     ; 4       ;
; BUTTON~input                                                                                                             ; 3       ;
; state.ENDState                                                                                                           ; 3       ;
; state.Acknow_Master2                                                                                                     ; 3       ;
; Equal4~10                                                                                                                ; 3       ;
; Equal4~6                                                                                                                 ; 3       ;
; data_array[8]~0                                                                                                          ; 3       ;
; data_array[0]                                                                                                            ; 3       ;
; data_array[1]                                                                                                            ; 3       ;
; data_array[2]                                                                                                            ; 3       ;
; data_array[3]                                                                                                            ; 3       ;
; data_array[4]                                                                                                            ; 3       ;
; data_array[5]                                                                                                            ; 3       ;
; data_array[6]                                                                                                            ; 3       ;
; data_array[7]                                                                                                            ; 3       ;
; data_array[8]                                                                                                            ; 3       ;
; idx[11]                                                                                                                  ; 3       ;
; idx[9]                                                                                                                   ; 3       ;
; idx[8]                                                                                                                   ; 3       ;
; idx[7]                                                                                                                   ; 3       ;
; idx[5]                                                                                                                   ; 3       ;
; idx[4]                                                                                                                   ; 3       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_24~30                     ; 3       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_24~46                     ; 3       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[961]~115            ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[962]~114            ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[263]~177            ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[254]~176            ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[245]~175            ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[246]~174            ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[247]~173            ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[248]~172            ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[249]~171            ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[962]~170            ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[930]~169            ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[898]~168            ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[899]~167            ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[900]~166            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[962]~462            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[930]~461            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[898]~460            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[866]~459            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[834]~458            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[802]~457            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[771]~456            ; 2       ;
; state~61                                                                                                                 ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[264]~164            ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[265]~163            ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[266]~162            ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[267]~161            ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[255]~159            ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[256]~158            ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[257]~157            ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[258]~156            ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[931]~155            ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[932]~154            ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[933]~153            ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[934]~152            ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[935]~151            ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[936]~150            ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[937]~149            ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[938]~148            ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[901]~147            ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[902]~146            ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[903]~145            ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[904]~144            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[931]~437            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[932]~436            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[933]~435            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[934]~434            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[935]~433            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[936]~432            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[937]~431            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[938]~430            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[939]~429            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[940]~428            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[941]~427            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[942]~426            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[943]~425            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[944]~424            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[945]~423            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[946]~422            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[899]~421            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[900]~420            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[901]~419            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[902]~418            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[903]~417            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[904]~416            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[905]~415            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[906]~414            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[907]~413            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[908]~412            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[909]~411            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[910]~410            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[911]~409            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[912]~408            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[867]~407            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[868]~406            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[869]~405            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[870]~404            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[871]~403            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[872]~402            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[873]~401            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[874]~400            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[875]~399            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[876]~398            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[877]~397            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[878]~396            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[835]~395            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[836]~394            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[837]~393            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[838]~392            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[839]~391            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[840]~390            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[841]~389            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[842]~388            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[843]~387            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[844]~386            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[803]~385            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[804]~384            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[805]~383            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[806]~382            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[807]~381            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[808]~380            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[809]~379            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[810]~378            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[770]~377            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[772]~376            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[773]~375            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[774]~374            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[775]~373            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[776]~372            ; 2       ;
; i2c_sda~2                                                                                                                ; 2       ;
; state~57                                                                                                                 ; 2       ;
; Selector54~2                                                                                                             ; 2       ;
; state~45                                                                                                                 ; 2       ;
; state.Acknow                                                                                                             ; 2       ;
; state.readWrite                                                                                                          ; 2       ;
; Equal4~8                                                                                                                 ; 2       ;
; Equal4~7                                                                                                                 ; 2       ;
; Decoder0~1                                                                                                               ; 2       ;
; Decoder0~0                                                                                                               ; 2       ;
; Equal9~0                                                                                                                 ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[960]~95             ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[960]~94             ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[961]~93             ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[962]~92             ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[961]~140            ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[961]~139            ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[962]~138            ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[939]~109            ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[905]~96             ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[961]~368            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[961]~367            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[962]~366            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[947]~321            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[913]~300            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[879]~281            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[845]~264            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[811]~249            ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[777]~236            ; 2       ;
; processing_data[0]                                                                                                       ; 2       ;
; counter[0]                                                                                                               ; 2       ;
; counter[1]                                                                                                               ; 2       ;
; counter[2]                                                                                                               ; 2       ;
; counter[3]                                                                                                               ; 2       ;
; counter[5]                                                                                                               ; 2       ;
; counter[6]                                                                                                               ; 2       ;
; counter[4]                                                                                                               ; 2       ;
; counter[7]                                                                                                               ; 2       ;
; counter[14]                                                                                                              ; 2       ;
; counter[15]                                                                                                              ; 2       ;
; counter[9]                                                                                                               ; 2       ;
; counter[10]                                                                                                              ; 2       ;
; counter[11]                                                                                                              ; 2       ;
; counter[8]                                                                                                               ; 2       ;
; counter[12]                                                                                                              ; 2       ;
; counter[13]                                                                                                              ; 2       ;
; counter[16]                                                                                                              ; 2       ;
; counter[17]                                                                                                              ; 2       ;
; counter[18]                                                                                                              ; 2       ;
; counter[19]                                                                                                              ; 2       ;
; counter[20]                                                                                                              ; 2       ;
; counter[21]                                                                                                              ; 2       ;
; counter[22]                                                                                                              ; 2       ;
; counter[23]                                                                                                              ; 2       ;
; counter[24]                                                                                                              ; 2       ;
; counter[25]                                                                                                              ; 2       ;
; counter[26]                                                                                                              ; 2       ;
; counter[27]                                                                                                              ; 2       ;
; counter[28]                                                                                                              ; 2       ;
; counter[29]                                                                                                              ; 2       ;
; counter[30]                                                                                                              ; 2       ;
; counter[31]                                                                                                              ; 2       ;
; clock_state                                                                                                              ; 2       ;
; idx[31]                                                                                                                  ; 2       ;
; idx[30]                                                                                                                  ; 2       ;
; idx[29]                                                                                                                  ; 2       ;
; idx[28]                                                                                                                  ; 2       ;
; idx[27]                                                                                                                  ; 2       ;
; idx[26]                                                                                                                  ; 2       ;
; idx[25]                                                                                                                  ; 2       ;
; idx[24]                                                                                                                  ; 2       ;
; idx[23]                                                                                                                  ; 2       ;
; idx[22]                                                                                                                  ; 2       ;
; idx[21]                                                                                                                  ; 2       ;
; idx[20]                                                                                                                  ; 2       ;
; idx[19]                                                                                                                  ; 2       ;
; idx[18]                                                                                                                  ; 2       ;
; idx[17]                                                                                                                  ; 2       ;
; idx[16]                                                                                                                  ; 2       ;
; idx[15]                                                                                                                  ; 2       ;
; idx[14]                                                                                                                  ; 2       ;
; idx[13]                                                                                                                  ; 2       ;
; idx[12]                                                                                                                  ; 2       ;
; idx[10]                                                                                                                  ; 2       ;
; idx[6]                                                                                                                   ; 2       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[1]~22  ; 2       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[2]~20  ; 2       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[9]~12  ; 2       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[8]~10  ; 2       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[7]~8   ; 2       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[6]~6   ; 2       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[5]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[4]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[3]~0   ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~34                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~30                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~28                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~26                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~24                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~22                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~20                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~18                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~16                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~14                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~12                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~10                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~8                      ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~6                      ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~4                      ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~2                      ; 2       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~0                      ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_31_result_int[9]~14  ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_29_result_int[1]~16  ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_29_result_int[6]~8   ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_29_result_int[5]~6   ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_29_result_int[4]~4   ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_29_result_int[3]~2   ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_29_result_int[2]~0   ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_28_result_int[1]~16  ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_28_result_int[6]~8   ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_28_result_int[5]~6   ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_28_result_int[4]~4   ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_28_result_int[3]~2   ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_28_result_int[2]~0   ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_27_result_int[1]~16  ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_27_result_int[6]~8   ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_27_result_int[5]~6   ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_27_result_int[4]~4   ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_27_result_int[3]~2   ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_27_result_int[2]~0   ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_26_result_int[1]~16  ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_26_result_int[6]~8   ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_26_result_int[5]~6   ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_26_result_int[4]~4   ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_26_result_int[3]~2   ; 2       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_26_result_int[2]~0   ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~22                     ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~20                     ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~18                     ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~16                     ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~14                     ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~12                     ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~10                     ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~8                      ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~6                      ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~4                      ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~2                      ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~0                      ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~18                     ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~16                     ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~14                     ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~12                     ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~10                     ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~8                      ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~6                      ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~4                      ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~2                      ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~0                      ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~14                     ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~12                     ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~10                     ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~8                      ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~6                      ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~4                      ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~2                      ; 2       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~0                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~38                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~36                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~34                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~32                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~30                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~28                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~26                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~24                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~22                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~20                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~18                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~16                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~14                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~12                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~10                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~8                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~6                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~4                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~2                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_21~0                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~34                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~32                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~30                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~28                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~26                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~24                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~22                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~20                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~18                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~16                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~14                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~12                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~10                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~8                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~6                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~4                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~2                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_20~0                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~30                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~28                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~26                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~24                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~22                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~20                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~18                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~16                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~14                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~12                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~10                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~8                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~6                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~4                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~2                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_19~0                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_18~26                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_18~24                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_18~22                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_18~20                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_18~18                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_18~16                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_18~14                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_18~12                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_18~10                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_18~8                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_18~6                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_18~4                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_18~2                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_18~0                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_17~22                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_17~20                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_17~18                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_17~16                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_17~14                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_17~12                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_17~10                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_17~8                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_17~6                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_17~4                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_17~2                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_17~0                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_16~18                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_16~16                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_16~14                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_16~12                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_16~10                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_16~8                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_16~6                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_16~4                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_16~2                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_16~0                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_15~14                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_15~12                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_15~10                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_15~8                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_15~6                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_15~4                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_15~2                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|op_15~0                      ; 2       ;
; i2c_sda~reg0feeder                                                                                                       ; 1       ;
; state.Init_State~0                                                                                                       ; 1       ;
; state.Addressing~0                                                                                                       ; 1       ;
; processing_data[0]~0                                                                                                     ; 1       ;
; clock_phase[0]~0                                                                                                         ; 1       ;
; h[1]~2                                                                                                                   ; 1       ;
; h[0]~1                                                                                                                   ; 1       ;
; h[2]~0                                                                                                                   ; 1       ;
; c[0]~1                                                                                                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[362]~108            ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[363]~107            ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[364]~106            ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[365]~105            ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[366]~104            ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[367]~103            ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[368]~102            ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[369]~101            ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[370]~100            ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[963]~113            ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[964]~112            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[272]~178            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[250]~170            ; 1       ;
; Selector54~3                                                                                                             ; 1       ;
; state~60                                                                                                                 ; 1       ;
; Selector8~3                                                                                                              ; 1       ;
; idx[31]~104                                                                                                              ; 1       ;
; state~59                                                                                                                 ; 1       ;
; state~58                                                                                                                 ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[965]~111            ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[966]~110            ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[967]~109            ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[968]~108            ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[969]~107            ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[970]~106            ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[971]~105            ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[972]~104            ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[973]~103            ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[974]~102            ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[975]~101            ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[976]~100            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[273]~169            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[274]~168            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[275]~167            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[276]~166            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[277]~165            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[268]~160            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[259]~155            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[963]~165            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[964]~164            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[965]~163            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[966]~162            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[967]~161            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[968]~160            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[969]~159            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[970]~158            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[971]~157            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[972]~156            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[963]~455            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[964]~454            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[965]~453            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[966]~452            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[967]~451            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[968]~450            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[969]~449            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[970]~448            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[971]~447            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[972]~446            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[973]~445            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[974]~444            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[975]~443            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[976]~442            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[977]~441            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[978]~440            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[979]~439            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[980]~438            ; 1       ;
; Selector56~3                                                                                                             ; 1       ;
; Selector56~2                                                                                                             ; 1       ;
; Selector56~1                                                                                                             ; 1       ;
; state~56                                                                                                                 ; 1       ;
; state~55                                                                                                                 ; 1       ;
; state~54                                                                                                                 ; 1       ;
; state~53                                                                                                                 ; 1       ;
; state~52                                                                                                                 ; 1       ;
; state~51                                                                                                                 ; 1       ;
; state~50                                                                                                                 ; 1       ;
; state~49                                                                                                                 ; 1       ;
; Selector11~0                                                                                                             ; 1       ;
; state~48                                                                                                                 ; 1       ;
; i2c_sda~en                                                                                                               ; 1       ;
; i2c_sda~reg0                                                                                                             ; 1       ;
; Selector8~2                                                                                                              ; 1       ;
; idx[31]~46                                                                                                               ; 1       ;
; idx[31]~45                                                                                                               ; 1       ;
; idx[31]~44                                                                                                               ; 1       ;
; idx[14]~42                                                                                                               ; 1       ;
; state~46                                                                                                                 ; 1       ;
; state~44                                                                                                                 ; 1       ;
; state~42                                                                                                                 ; 1       ;
; state~41                                                                                                                 ; 1       ;
; state~40                                                                                                                 ; 1       ;
; Equal4~9                                                                                                                 ; 1       ;
; Add1~0                                                                                                                   ; 1       ;
; state~39                                                                                                                 ; 1       ;
; Equal9~3                                                                                                                 ; 1       ;
; Equal9~2                                                                                                                 ; 1       ;
; state~38                                                                                                                 ; 1       ;
; Equal4~5                                                                                                                 ; 1       ;
; Equal4~4                                                                                                                 ; 1       ;
; Equal4~3                                                                                                                 ; 1       ;
; Equal4~2                                                                                                                 ; 1       ;
; Equal4~1                                                                                                                 ; 1       ;
; Equal4~0                                                                                                                 ; 1       ;
; counter~3                                                                                                                ; 1       ;
; counter~2                                                                                                                ; 1       ;
; counter~1                                                                                                                ; 1       ;
; counter~0                                                                                                                ; 1       ;
; data_array[0]~10                                                                                                         ; 1       ;
; Equal9~1                                                                                                                 ; 1       ;
; data_array[1]~9                                                                                                          ; 1       ;
; Decoder0~5                                                                                                               ; 1       ;
; data_array[2]~8                                                                                                          ; 1       ;
; data_array[3]~7                                                                                                          ; 1       ;
; data_array[4]~6                                                                                                          ; 1       ;
; Decoder0~4                                                                                                               ; 1       ;
; data_array[5]~5                                                                                                          ; 1       ;
; Decoder0~3                                                                                                               ; 1       ;
; data_array[6]~4                                                                                                          ; 1       ;
; data_array[7]~3                                                                                                          ; 1       ;
; data_array[8]~2                                                                                                          ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[362]~99             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[349]~98             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[349]~97             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[363]~96             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[364]~95             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[365]~94             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[366]~93             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[367]~92             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[368]~91             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[369]~90             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[370]~89             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[350]~88             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[350]~87             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[351]~86             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[351]~85             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[352]~84             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[352]~83             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[353]~82             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[353]~81             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[354]~80             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[354]~79             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[355]~78             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[355]~77             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[356]~76             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[356]~75             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[357]~74             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[357]~73             ; 1       ;
; lpm_divide:Div0|lpm_divide_06p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[358]~72             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[995]~99             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[994]~98             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[993]~97             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[992]~96             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[963]~91             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[964]~90             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[965]~89             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[966]~88             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[967]~87             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[968]~86             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[969]~85             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[970]~84             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[971]~83             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[972]~82             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[973]~81             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[974]~80             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[975]~79             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[976]~78             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[977]~77             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[977]~76             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[928]~75             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[928]~74             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[929]~73             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[929]~72             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[930]~71             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[930]~70             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[931]~69             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[931]~68             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[932]~67             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[933]~66             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[934]~65             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[935]~64             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[936]~63             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[937]~62             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[938]~61             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[939]~60             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[940]~59             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[941]~58             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[942]~57             ; 1       ;
; lpm_divide:Mod1|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[943]~56             ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[271]~154            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[261]~153            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[261]~152            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[271]~151            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[272]~150            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[273]~149            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[274]~148            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[275]~147            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[276]~146            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[277]~145            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[262]~144            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[252]~143            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[252]~142            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[262]~141            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[263]~140            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[264]~139            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[265]~138            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[266]~137            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[267]~136            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[268]~135            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[253]~134            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[243]~133            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[243]~132            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[253]~131            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[254]~130            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[255]~129            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[256]~128            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[257]~127            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[258]~126            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[259]~125            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[244]~124            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[234]~123            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[234]~122            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[244]~121            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[245]~120            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[246]~119            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[247]~118            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[248]~117            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[249]~116            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[250]~115            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[235]~114            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[235]~113            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[236]~112            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[236]~111            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[237]~110            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[237]~109            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[238]~108            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[238]~107            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[239]~106            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[239]~105            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[240]~104            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[240]~103            ; 1       ;
; lpm_divide:Div1|lpm_divide_m4p:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[241]~102            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[995]~143            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[994]~142            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[993]~141            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[963]~137            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[964]~136            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[965]~135            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[966]~134            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[967]~133            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[968]~132            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[969]~131            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[970]~130            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[971]~129            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[972]~128            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[973]~127            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[973]~126            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[960]~125            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[960]~124            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[928]~123            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[928]~122            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[929]~121            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[929]~120            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[930]~119            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[931]~118            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[932]~117            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[933]~116            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[934]~115            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[935]~114            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[936]~113            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[937]~112            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[938]~111            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[939]~110            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[896]~108            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[896]~107            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[897]~106            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[897]~105            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[898]~104            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[899]~103            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[900]~102            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[901]~101            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[902]~100            ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[903]~99             ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[904]~98             ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[905]~97             ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[864]~95             ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[864]~94             ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[865]~93             ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[865]~92             ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[866]~91             ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[866]~90             ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[867]~89             ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[867]~88             ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[868]~87             ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[869]~86             ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[870]~85             ; 1       ;
; lpm_divide:Mod2|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[871]~84             ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[995]~371            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[994]~370            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[993]~369            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[963]~365            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[964]~364            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[965]~363            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[966]~362            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[967]~361            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[968]~360            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[969]~359            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[970]~358            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[971]~357            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[972]~356            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[973]~355            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[974]~354            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[975]~353            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[976]~352            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[977]~351            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[978]~350            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[979]~349            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[980]~348            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[981]~347            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[981]~346            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[960]~345            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[960]~344            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[928]~343            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[928]~342            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[929]~341            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[929]~340            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[930]~339            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[931]~338            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[932]~337            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[933]~336            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[934]~335            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[935]~334            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[936]~333            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[937]~332            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[938]~331            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[939]~330            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[940]~329            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[941]~328            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[942]~327            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[943]~326            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[944]~325            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[945]~324            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[946]~323            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[947]~322            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[896]~320            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[896]~319            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[897]~318            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[897]~317            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[898]~316            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[899]~315            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[900]~314            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[901]~313            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[902]~312            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[903]~311            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[904]~310            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[905]~309            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[906]~308            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[907]~307            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[908]~306            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[909]~305            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[910]~304            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[911]~303            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[912]~302            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[913]~301            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[864]~299            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[864]~298            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[865]~297            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[865]~296            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[866]~295            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[867]~294            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[868]~293            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[869]~292            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[870]~291            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[871]~290            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[872]~289            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[873]~288            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[874]~287            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[875]~286            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[876]~285            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[877]~284            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[878]~283            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[879]~282            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[832]~280            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[832]~279            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[833]~278            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[833]~277            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[834]~276            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[835]~275            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[836]~274            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[837]~273            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[838]~272            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[839]~271            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[840]~270            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[841]~269            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[842]~268            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[843]~267            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[844]~266            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[845]~265            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[800]~263            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[800]~262            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[801]~261            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[801]~260            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[802]~259            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[803]~258            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[804]~257            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[805]~256            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[806]~255            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[807]~254            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[808]~253            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[809]~252            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[810]~251            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[811]~250            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[768]~248            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[768]~247            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[769]~246            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[769]~245            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[770]~244            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[771]~243            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[772]~242            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[773]~241            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[774]~240            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[775]~239            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[776]~238            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[777]~237            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[736]~235            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[736]~234            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[737]~233            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[737]~232            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[738]~231            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[738]~230            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[739]~229            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[739]~228            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[740]~227            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[741]~226            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[742]~225            ; 1       ;
; lpm_divide:Mod3|lpm_divide_6uo:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[743]~224            ; 1       ;
; clock_state~0                                                                                                            ; 1       ;
; Equal0~9                                                                                                                 ; 1       ;
; Equal0~8                                                                                                                 ; 1       ;
; Equal0~7                                                                                                                 ; 1       ;
; Equal0~6                                                                                                                 ; 1       ;
; Equal0~5                                                                                                                 ; 1       ;
; Equal0~4                                                                                                                 ; 1       ;
; Equal0~3                                                                                                                 ; 1       ;
; Equal0~2                                                                                                                 ; 1       ;
; Equal0~1                                                                                                                 ; 1       ;
; Equal0~0                                                                                                                 ; 1       ;
; SevenSegment:map3|Mux0~0                                                                                                 ; 1       ;
; SevenSegment:map3|Mux1~0                                                                                                 ; 1       ;
; SevenSegment:map3|Mux2~0                                                                                                 ; 1       ;
; SevenSegment:map3|Mux3~0                                                                                                 ; 1       ;
; SevenSegment:map3|Mux4~0                                                                                                 ; 1       ;
; SevenSegment:map3|Mux5~0                                                                                                 ; 1       ;
; SevenSegment:map3|Mux6~0                                                                                                 ; 1       ;
; SevenSegment:map2|Mux0~0                                                                                                 ; 1       ;
; SevenSegment:map2|Mux1~0                                                                                                 ; 1       ;
; SevenSegment:map2|Mux2~0                                                                                                 ; 1       ;
; SevenSegment:map2|Mux3~0                                                                                                 ; 1       ;
; SevenSegment:map2|Mux4~0                                                                                                 ; 1       ;
; SevenSegment:map2|Mux5~0                                                                                                 ; 1       ;
; SevenSegment:map2|Mux6~0                                                                                                 ; 1       ;
; SevenSegment:map1|Mux0~0                                                                                                 ; 1       ;
; SevenSegment:map1|Mux1~0                                                                                                 ; 1       ;
; SevenSegment:map1|Mux2~0                                                                                                 ; 1       ;
; SevenSegment:map1|Mux3~0                                                                                                 ; 1       ;
; SevenSegment:map1|Mux4~0                                                                                                 ; 1       ;
; SevenSegment:map1|Mux5~0                                                                                                 ; 1       ;
; SevenSegment:map1|Mux6~0                                                                                                 ; 1       ;
; SevenSegment:map0|Mux0~0                                                                                                 ; 1       ;
; SevenSegment:map0|Mux1~0                                                                                                 ; 1       ;
; SevenSegment:map0|Mux2~0                                                                                                 ; 1       ;
; SevenSegment:map0|Mux3~0                                                                                                 ; 1       ;
; SevenSegment:map0|Mux4~0                                                                                                 ; 1       ;
; SevenSegment:map0|Mux5~0                                                                                                 ; 1       ;
; SevenSegment:map0|Mux6~0                                                                                                 ; 1       ;
; idx[31]~102                                                                                                              ; 1       ;
; idx[30]~101                                                                                                              ; 1       ;
; idx[30]~100                                                                                                              ; 1       ;
; idx[29]~99                                                                                                               ; 1       ;
; idx[29]~98                                                                                                               ; 1       ;
; idx[28]~97                                                                                                               ; 1       ;
; idx[28]~96                                                                                                               ; 1       ;
; idx[27]~95                                                                                                               ; 1       ;
; idx[27]~94                                                                                                               ; 1       ;
; idx[26]~93                                                                                                               ; 1       ;
; idx[26]~92                                                                                                               ; 1       ;
; idx[25]~91                                                                                                               ; 1       ;
; idx[25]~90                                                                                                               ; 1       ;
; idx[24]~89                                                                                                               ; 1       ;
; idx[24]~88                                                                                                               ; 1       ;
; idx[23]~87                                                                                                               ; 1       ;
; idx[23]~86                                                                                                               ; 1       ;
; idx[22]~85                                                                                                               ; 1       ;
; idx[22]~84                                                                                                               ; 1       ;
; idx[21]~83                                                                                                               ; 1       ;
; idx[21]~82                                                                                                               ; 1       ;
; idx[20]~81                                                                                                               ; 1       ;
; idx[20]~80                                                                                                               ; 1       ;
; idx[19]~79                                                                                                               ; 1       ;
; idx[19]~78                                                                                                               ; 1       ;
; idx[18]~77                                                                                                               ; 1       ;
; idx[18]~76                                                                                                               ; 1       ;
; idx[17]~75                                                                                                               ; 1       ;
; idx[17]~74                                                                                                               ; 1       ;
; idx[16]~73                                                                                                               ; 1       ;
; idx[16]~72                                                                                                               ; 1       ;
; idx[15]~71                                                                                                               ; 1       ;
; idx[15]~70                                                                                                               ; 1       ;
; idx[14]~69                                                                                                               ; 1       ;
; idx[14]~68                                                                                                               ; 1       ;
; idx[13]~67                                                                                                               ; 1       ;
; idx[13]~66                                                                                                               ; 1       ;
; idx[12]~65                                                                                                               ; 1       ;
; idx[12]~64                                                                                                               ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------+
; Other Routing Usage Summary                                ;
+-----------------------------------+------------------------+
; Other Routing Resource Type       ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 1,250 / 88,936 ( 1 % ) ;
; C16 interconnects                 ; 32 / 2,912 ( 1 % )     ;
; C4 interconnects                  ; 483 / 54,912 ( < 1 % ) ;
; Direct links                      ; 403 / 88,936 ( < 1 % ) ;
; GXB block output buffers          ; 0 / 1,600 ( 0 % )      ;
; Global clocks                     ; 2 / 20 ( 10 % )        ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 379 / 29,440 ( 1 % )   ;
; R24 interconnects                 ; 18 / 3,040 ( < 1 % )   ;
; R4 interconnects                  ; 522 / 76,160 ( < 1 % ) ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.36) ; Number of LABs  (Total = 80) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 2                            ;
; 3                                           ; 3                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 2                            ;
; 9                                           ; 2                            ;
; 10                                          ; 0                            ;
; 11                                          ; 3                            ;
; 12                                          ; 2                            ;
; 13                                          ; 5                            ;
; 14                                          ; 1                            ;
; 15                                          ; 2                            ;
; 16                                          ; 52                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.45) ; Number of LABs  (Total = 80) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 7                            ;
; 1 Clock                            ; 17                           ;
; 1 Clock enable                     ; 9                            ;
; 1 Sync. clear                      ; 2                            ;
; 2 Clock enables                    ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.89) ; Number of LABs  (Total = 80) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 2                            ;
; 3                                            ; 3                            ;
; 4                                            ; 3                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 4                            ;
; 8                                            ; 2                            ;
; 9                                            ; 4                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 5                            ;
; 14                                           ; 1                            ;
; 15                                           ; 7                            ;
; 16                                           ; 30                           ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.53) ; Number of LABs  (Total = 80) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 4                            ;
; 2                                                ; 2                            ;
; 3                                                ; 6                            ;
; 4                                                ; 4                            ;
; 5                                                ; 1                            ;
; 6                                                ; 3                            ;
; 7                                                ; 5                            ;
; 8                                                ; 2                            ;
; 9                                                ; 3                            ;
; 10                                               ; 3                            ;
; 11                                               ; 8                            ;
; 12                                               ; 4                            ;
; 13                                               ; 7                            ;
; 14                                               ; 4                            ;
; 15                                               ; 9                            ;
; 16                                               ; 13                           ;
; 17                                               ; 1                            ;
; 18                                               ; 0                            ;
; 19                                               ; 0                            ;
; 20                                               ; 0                            ;
; 21                                               ; 0                            ;
; 22                                               ; 0                            ;
; 23                                               ; 0                            ;
; 24                                               ; 0                            ;
; 25                                               ; 0                            ;
; 26                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.65) ; Number of LABs  (Total = 80) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 5                            ;
; 4                                            ; 7                            ;
; 5                                            ; 3                            ;
; 6                                            ; 4                            ;
; 7                                            ; 2                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 4                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 6                            ;
; 16                                           ; 3                            ;
; 17                                           ; 3                            ;
; 18                                           ; 4                            ;
; 19                                           ; 7                            ;
; 20                                           ; 4                            ;
; 21                                           ; 5                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 3                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 0                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 44        ; 0            ; 0            ; 44        ; 44        ; 0            ; 41           ; 0            ; 0            ; 4            ; 0            ; 41           ; 4            ; 0            ; 0            ; 0            ; 41           ; 0            ; 0            ; 0            ; 0            ; 0            ; 44        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 44           ; 44           ; 44           ; 44           ; 44           ; 0         ; 44           ; 44           ; 0         ; 0         ; 44           ; 3            ; 44           ; 44           ; 40           ; 44           ; 3            ; 40           ; 44           ; 44           ; 44           ; 3            ; 44           ; 44           ; 44           ; 44           ; 44           ; 0         ; 44           ; 44           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i2c_clk            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_DEC_POINT     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i2c_sda            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUTTON             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119004): Automatically selected device EP4CGX22CF19C6 for design LM75_I2C
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30CF19C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location R6
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A4
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location D5
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 44 pins of 44 total pins
    Info (169086): Pin reset not assigned to an exact location on the device
    Info (169086): Pin i2c_clk not assigned to an exact location on the device
    Info (169086): Pin HEX1_DEC_POINT not assigned to an exact location on the device
    Info (169086): Pin HEX0_D[0] not assigned to an exact location on the device
    Info (169086): Pin HEX0_D[1] not assigned to an exact location on the device
    Info (169086): Pin HEX0_D[2] not assigned to an exact location on the device
    Info (169086): Pin HEX0_D[3] not assigned to an exact location on the device
    Info (169086): Pin HEX0_D[4] not assigned to an exact location on the device
    Info (169086): Pin HEX0_D[5] not assigned to an exact location on the device
    Info (169086): Pin HEX0_D[6] not assigned to an exact location on the device
    Info (169086): Pin HEX1_D[0] not assigned to an exact location on the device
    Info (169086): Pin HEX1_D[1] not assigned to an exact location on the device
    Info (169086): Pin HEX1_D[2] not assigned to an exact location on the device
    Info (169086): Pin HEX1_D[3] not assigned to an exact location on the device
    Info (169086): Pin HEX1_D[4] not assigned to an exact location on the device
    Info (169086): Pin HEX1_D[5] not assigned to an exact location on the device
    Info (169086): Pin HEX1_D[6] not assigned to an exact location on the device
    Info (169086): Pin HEX2_D[0] not assigned to an exact location on the device
    Info (169086): Pin HEX2_D[1] not assigned to an exact location on the device
    Info (169086): Pin HEX2_D[2] not assigned to an exact location on the device
    Info (169086): Pin HEX2_D[3] not assigned to an exact location on the device
    Info (169086): Pin HEX2_D[4] not assigned to an exact location on the device
    Info (169086): Pin HEX2_D[5] not assigned to an exact location on the device
    Info (169086): Pin HEX2_D[6] not assigned to an exact location on the device
    Info (169086): Pin HEX3_D[0] not assigned to an exact location on the device
    Info (169086): Pin HEX3_D[1] not assigned to an exact location on the device
    Info (169086): Pin HEX3_D[2] not assigned to an exact location on the device
    Info (169086): Pin HEX3_D[3] not assigned to an exact location on the device
    Info (169086): Pin HEX3_D[4] not assigned to an exact location on the device
    Info (169086): Pin HEX3_D[5] not assigned to an exact location on the device
    Info (169086): Pin HEX3_D[6] not assigned to an exact location on the device
    Info (169086): Pin LEDG[0] not assigned to an exact location on the device
    Info (169086): Pin LEDG[1] not assigned to an exact location on the device
    Info (169086): Pin LEDG[2] not assigned to an exact location on the device
    Info (169086): Pin LEDG[3] not assigned to an exact location on the device
    Info (169086): Pin LEDG[4] not assigned to an exact location on the device
    Info (169086): Pin LEDG[5] not assigned to an exact location on the device
    Info (169086): Pin LEDG[6] not assigned to an exact location on the device
    Info (169086): Pin LEDG[7] not assigned to an exact location on the device
    Info (169086): Pin LEDG[8] not assigned to an exact location on the device
    Info (169086): Pin LEDG[9] not assigned to an exact location on the device
    Info (169086): Pin i2c_sda not assigned to an exact location on the device
    Info (169086): Pin CLOCK_50 not assigned to an exact location on the device
    Info (169086): Pin BUTTON not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LM75_I2C.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN M10 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node BUTTON~input (placed in PIN M9 (CLK12, DIFFCLK_7p, REFCLK0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node c[3]~0
        Info (176357): Destination node data_array[8]~1
        Info (176357): Destination node idx[31]~47
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 42 (unused VREF, 2.5V VCCIO, 1 input, 40 output, 1 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X26_Y21 to location X38_Y30
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.70 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 2 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK_50 uses I/O standard 2.5 V at M10
    Info (169178): Pin BUTTON uses I/O standard 2.5 V at M9
Info (144001): Generated suppressed messages file D:/DE0-LM75_I2C/LM75_I2C.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5409 megabytes
    Info: Processing ended: Thu Nov 14 20:24:25 2019
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/DE0-LM75_I2C/LM75_I2C.fit.smsg.


