# compile vhdl design source files
vhdl xil_defaultlib  "../../../progetto_RL.srcs/sources_1/new/progetto_reti_logiche.vhd"

# Do not sort compile order
nosort
