n work Top verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 182.875;
av .compile_point_starttime_stamp "Sat Mar 23 19:06:19 2024";
av .compile_point_endtime_stamp "Sat Mar 23 19:09:22 2024";
av .compile_point_realtime_used 183.116;
