# lab06 部分总结

## 完成情况

- 同步 + 异步均完成（已仿真通过）
- 实验报告待完成

## 结构

- `test.v` -> `top.v` 为异步 Ram 实现
- `t.v` -> `top2.v` 为同步 Ram 实现
- `Control.v` 为实现同步 Ram 后修改后版本，异步 Ram 需修改以下部分：
	- 去掉三个状态 `S12`, `S13`, `S14` 及其对应状态转换
