TimeQuest Timing Analyzer report for LCD_top
Sat Mar 03 13:27:58 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Setup: 'clkDiv:U0|clkOut'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clkDiv:U0|clkOut'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'clk'
 45. Fast 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'
 46. Fast 1200mV 0C Model Hold: 'clk'
 47. Fast 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Fast 1200mV 0C Model Metastability Report
 55. Multicorner Timing Analysis Summary
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; LCD_top                                                         ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C16F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; clk              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }              ;
; clkDiv:U0|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkDiv:U0|clkOut } ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                     ;
+------------+-----------------+------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note ;
+------------+-----------------+------------------+------+
; 222.87 MHz ; 222.87 MHz      ; clk              ;      ;
; 229.78 MHz ; 229.78 MHz      ; clkDiv:U0|clkOut ;      ;
+------------+-----------------+------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 85C Model Setup Summary       ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -3.487 ; -48.309       ;
; clkDiv:U0|clkOut ; -3.352 ; -70.533       ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 85C Model Hold Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -0.155 ; -0.155        ;
; clkDiv:U0|clkOut ; 0.357  ; 0.000         ;
+------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------+--------+-----------------------+
; Clock            ; Slack  ; End Point TNS         ;
+------------------+--------+-----------------------+
; clk              ; -3.000 ; -30.000               ;
; clkDiv:U0|clkOut ; -1.000 ; -29.000               ;
+------------------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                         ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -3.487 ; clkDiv:U0|count1[13] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 4.422      ;
; -2.783 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.718      ;
; -2.782 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.717      ;
; -2.780 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.715      ;
; -2.777 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.712      ;
; -2.771 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.706      ;
; -2.771 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.706      ;
; -2.764 ; clkDiv:U0|count1[15] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.695      ;
; -2.691 ; clkDiv:U0|count1[12] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.626      ;
; -2.624 ; clkDiv:U0|count1[14] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.555      ;
; -2.596 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.530      ;
; -2.552 ; clkDiv:U0|count1[22] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.483      ;
; -2.536 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.471      ;
; -2.535 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[7]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.470      ;
; -2.530 ; clkDiv:U0|count1[3]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.465      ;
; -2.528 ; clkDiv:U0|count1[0]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.463      ;
; -2.520 ; clkDiv:U0|count1[2]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.455      ;
; -2.494 ; clkDiv:U0|count1[5]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.429      ;
; -2.489 ; clkDiv:U0|count1[11] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.424      ;
; -2.486 ; clkDiv:U0|count1[7]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.421      ;
; -2.479 ; clkDiv:U0|count1[8]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.414      ;
; -2.409 ; clkDiv:U0|count1[4]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.344      ;
; -2.406 ; clkDiv:U0|count1[1]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.341      ;
; -2.379 ; clkDiv:U0|count1[23] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.310      ;
; -2.348 ; clkDiv:U0|count1[24] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.279      ;
; -2.348 ; clkDiv:U0|count1[10] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.283      ;
; -2.343 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.278      ;
; -2.340 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.275      ;
; -2.302 ; clkDiv:U0|count1[6]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.237      ;
; -2.294 ; clkDiv:U0|count1[19] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.225      ;
; -2.288 ; clkDiv:U0|count1[20] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.219      ;
; -2.242 ; clkDiv:U0|count1[25] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.173      ;
; -2.239 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.174      ;
; -2.237 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.172      ;
; -2.229 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.164      ;
; -2.226 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.161      ;
; -2.220 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.155      ;
; -2.215 ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.150      ;
; -2.198 ; clkDiv:U0|count1[9]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.133      ;
; -2.180 ; clkDiv:U0|count1[16] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.111      ;
; -2.147 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.082      ;
; -2.125 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.060      ;
; -2.125 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.060      ;
; -2.117 ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.052      ;
; -2.115 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.050      ;
; -2.114 ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.049      ;
; -2.114 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.049      ;
; -2.104 ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.039      ;
; -2.060 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.991      ;
; -2.059 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.990      ;
; -2.057 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.988      ;
; -2.054 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.985      ;
; -2.048 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.979      ;
; -2.048 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.979      ;
; -2.045 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.980      ;
; -2.032 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.967      ;
; -2.016 ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.951      ;
; -2.009 ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.944      ;
; -2.006 ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.941      ;
; -2.002 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.937      ;
; -2.001 ; clkDiv:U0|count1[18] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 2.936      ;
; -1.996 ; clkDiv:U0|count1[17] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 2.931      ;
; -1.987 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.922      ;
; -1.986 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.921      ;
; -1.984 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.919      ;
; -1.981 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.916      ;
; -1.975 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.910      ;
; -1.975 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.910      ;
; -1.963 ; clkDiv:U0|count1[21] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 2.898      ;
; -1.948 ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.883      ;
; -1.926 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.861      ;
; -1.920 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.851      ;
; -1.919 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.850      ;
; -1.917 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.848      ;
; -1.914 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.845      ;
; -1.909 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.844      ;
; -1.908 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.839      ;
; -1.908 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.839      ;
; -1.886 ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.821      ;
; -1.883 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[0]  ; clk          ; clk         ; 1.000        ; -0.065     ; 2.813      ;
; -1.876 ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.811      ;
; -1.855 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[24] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.793      ;
; -1.849 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.787      ;
; -1.848 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.779      ;
; -1.847 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.778      ;
; -1.845 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.776      ;
; -1.842 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.773      ;
; -1.841 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.779      ;
; -1.836 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.767      ;
; -1.836 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.767      ;
; -1.826 ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.761      ;
; -1.825 ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.760      ;
; -1.824 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.759      ;
; -1.823 ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.758      ;
; -1.823 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.758      ;
; -1.821 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.755      ;
; -1.821 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.756      ;
; -1.818 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.753      ;
; -1.816 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.751      ;
; -1.814 ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.749      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDiv:U0|clkOut'                                                                                            ;
+--------+-------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; -3.352 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.284      ;
; -3.352 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.284      ;
; -3.352 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.284      ;
; -3.352 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.284      ;
; -3.352 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.284      ;
; -3.352 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.284      ;
; -3.352 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.284      ;
; -3.352 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.284      ;
; -3.269 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.194      ;
; -3.269 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.194      ;
; -3.189 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.114      ;
; -3.189 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.114      ;
; -3.184 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.116      ;
; -3.184 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.116      ;
; -3.184 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.116      ;
; -3.184 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.116      ;
; -3.184 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.116      ;
; -3.184 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.116      ;
; -3.184 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.116      ;
; -3.184 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.116      ;
; -3.132 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.064      ;
; -3.132 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.064      ;
; -3.132 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.064      ;
; -3.132 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.064      ;
; -3.132 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.064      ;
; -3.132 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.064      ;
; -3.132 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.064      ;
; -3.132 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.064      ;
; -3.103 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 4.027      ;
; -3.101 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.026      ;
; -3.101 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.026      ;
; -3.076 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.001      ;
; -3.076 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.001      ;
; -3.069 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.001      ;
; -3.069 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.001      ;
; -3.069 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.001      ;
; -3.069 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.001      ;
; -3.069 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.001      ;
; -3.069 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.001      ;
; -3.069 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.001      ;
; -3.069 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.001      ;
; -3.023 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 3.947      ;
; -3.018 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.950      ;
; -3.018 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.950      ;
; -3.018 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.950      ;
; -3.018 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.950      ;
; -3.018 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.950      ;
; -3.018 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.950      ;
; -3.018 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.950      ;
; -3.018 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.950      ;
; -2.982 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.907      ;
; -2.982 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.907      ;
; -2.955 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|preOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.880      ;
; -2.935 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 3.859      ;
; -2.910 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 3.834      ;
; -2.886 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.811      ;
; -2.885 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.810      ;
; -2.884 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.809      ;
; -2.849 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|preOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.774      ;
; -2.817 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.742      ;
; -2.817 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.742      ;
; -2.816 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 3.740      ;
; -2.787 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|preOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.712      ;
; -2.775 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.700      ;
; -2.767 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.692      ;
; -2.767 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.692      ;
; -2.736 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|preOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.661      ;
; -2.718 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.643      ;
; -2.717 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.642      ;
; -2.716 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.641      ;
; -2.707 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.632      ;
; -2.707 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.632      ;
; -2.696 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.621      ;
; -2.696 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.621      ;
; -2.673 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.605      ;
; -2.673 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.605      ;
; -2.673 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.605      ;
; -2.673 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.605      ;
; -2.673 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.605      ;
; -2.673 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.605      ;
; -2.673 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.605      ;
; -2.673 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.605      ;
; -2.672 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|preOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.597      ;
; -2.666 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.591      ;
; -2.665 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.590      ;
; -2.664 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.589      ;
; -2.661 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.586      ;
; -2.649 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.574      ;
; -2.649 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.574      ;
; -2.607 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.532      ;
; -2.603 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.528      ;
; -2.603 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.535      ;
; -2.603 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.535      ;
; -2.603 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.535      ;
; -2.603 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.535      ;
; -2.603 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.535      ;
; -2.603 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.535      ;
; -2.603 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.535      ;
; -2.603 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.535      ;
; -2.603 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 3.528      ;
+--------+-------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                              ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+
; -0.155 ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut ; clk         ; 0.000        ; 2.402      ; 2.633      ;
; 0.367  ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut ; clk         ; -0.500       ; 2.402      ; 2.655      ;
; 0.378  ; clkDiv:U0|count1[25] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.061      ; 0.596      ;
; 0.558  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.560  ; clkDiv:U0|count1[24] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.569  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.061      ; 0.787      ;
; 0.570  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[2]  ; clk              ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[1]  ; clk              ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.574  ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.575  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.833  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.845  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.845  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.845  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.846  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[2]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.848  ; clkDiv:U0|count1[24] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848  ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[1]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.850  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[2]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.855  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.065      ; 1.077      ;
; 0.859  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.859  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.861  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.862  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.863  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.864  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.864  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.945  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.163      ;
; 0.953  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.065      ; 1.175      ;
; 0.955  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.173      ;
; 0.956  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.957  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.957  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.958  ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.958  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.960  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.178      ;
; 0.962  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.180      ;
; 0.965  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.065      ; 1.187      ;
; 0.967  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.065      ; 1.189      ;
; 0.970  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.188      ;
; 0.972  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.190      ;
; 0.973  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.191      ;
; 0.973  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.191      ;
; 0.974  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.192      ;
; 0.974  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.192      ;
; 0.976  ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.060      ; 1.193      ;
; 0.976  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.194      ;
; 0.997  ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.027  ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.244      ;
; 1.029  ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.246      ;
; 1.063  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.065      ; 1.285      ;
; 1.065  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.065      ; 1.287      ;
; 1.065  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.065      ; 1.287      ;
; 1.067  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.285      ;
; 1.067  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.285      ;
; 1.069  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.287      ;
; 1.069  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.287      ;
; 1.070  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.288      ;
; 1.074  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.292      ;
; 1.083  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.301      ;
; 1.084  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.302      ;
; 1.085  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.303      ;
; 1.085  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.303      ;
; 1.085  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.303      ;
; 1.086  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.304      ;
; 1.087  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.305      ;
; 1.088  ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.060      ; 1.305      ;
; 1.104  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[0]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.322      ;
; 1.109  ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.326      ;
; 1.111  ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.328      ;
; 1.130  ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[5]  ; clk              ; clk         ; 0.000        ; 0.060      ; 1.347      ;
; 1.137  ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.064      ; 1.358      ;
; 1.159  ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[8]  ; clk              ; clk         ; 0.000        ; 0.060      ; 1.376      ;
; 1.167  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.385      ;
; 1.175  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.065      ; 1.397      ;
; 1.177  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.065      ; 1.399      ;
; 1.179  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.397      ;
; 1.181  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.399      ;
; 1.189  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.065      ; 1.411      ;
; 1.191  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.065      ; 1.413      ;
; 1.194  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.412      ;
; 1.195  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.065      ; 1.417      ;
; 1.195  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.413      ;
; 1.196  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.414      ;
; 1.197  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.415      ;
; 1.197  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.415      ;
; 1.198  ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.060      ; 1.415      ;
; 1.199  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.417      ;
; 1.200  ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.417      ;
; 1.202  ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.419      ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDiv:U0|clkOut'                                                                                             ;
+-------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; 0.357 ; LCD_Driver:U1|dataOut[0] ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCD_Driver:U1|preOut[0]  ; LCD_Driver:U1|preOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCD_Driver:U1|dataOut[2] ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCD_Driver:U1|RS         ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.446 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.666      ;
; 0.488 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.707      ;
; 0.570 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.790      ;
; 0.571 ; LCD_Driver:U1|bitNum[7]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.791      ;
; 0.572 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.792      ;
; 0.572 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.792      ;
; 0.574 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.794      ;
; 0.574 ; LCD_Driver:U1|bitNum[6]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.794      ;
; 0.592 ; LCD_Driver:U1|preOut[0]  ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.812      ;
; 0.614 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.834      ;
; 0.616 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.835      ;
; 0.624 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.844      ;
; 0.624 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.844      ;
; 0.635 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.855      ;
; 0.658 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.877      ;
; 0.762 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.982      ;
; 0.802 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.021      ;
; 0.813 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.033      ;
; 0.813 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.033      ;
; 0.841 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.060      ;
; 0.846 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.066      ;
; 0.846 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.066      ;
; 0.850 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.069      ;
; 0.858 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.078      ;
; 0.860 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.080      ;
; 0.861 ; LCD_Driver:U1|bitNum[6]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.081      ;
; 0.861 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.081      ;
; 0.863 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.083      ;
; 0.889 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.109      ;
; 0.891 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.111      ;
; 0.893 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.113      ;
; 0.896 ; LCD_Driver:U1|enableOut  ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.116      ;
; 0.899 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.119      ;
; 0.946 ; LCD_Driver:U1|RS         ; LEDs[0]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; -0.010     ; 0.613      ;
; 0.956 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.176      ;
; 0.956 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.176      ;
; 0.958 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.178      ;
; 0.970 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.190      ;
; 0.972 ; LCD_Driver:U1|enableOut  ; LEDs[1]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; -0.010     ; 0.639      ;
; 0.972 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.192      ;
; 0.973 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.193      ;
; 0.999 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.219      ;
; 1.001 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.221      ;
; 1.003 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.223      ;
; 1.005 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.224      ;
; 1.005 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.224      ;
; 1.005 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.225      ;
; 1.018 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.238      ;
; 1.037 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.257      ;
; 1.046 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.265      ;
; 1.068 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.288      ;
; 1.082 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.302      ;
; 1.092 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.311      ;
; 1.096 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.316      ;
; 1.100 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.319      ;
; 1.101 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.320      ;
; 1.111 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.331      ;
; 1.113 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.333      ;
; 1.113 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.332      ;
; 1.115 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.335      ;
; 1.117 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.337      ;
; 1.129 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.348      ;
; 1.151 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.371      ;
; 1.170 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.390      ;
; 1.193 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.412      ;
; 1.204 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.423      ;
; 1.218 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.438      ;
; 1.223 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.443      ;
; 1.227 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.447      ;
; 1.239 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.458      ;
; 1.248 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.468      ;
; 1.248 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.468      ;
; 1.250 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.462      ;
; 1.262 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.482      ;
; 1.273 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|preOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.056      ; 1.486      ;
; 1.277 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.489      ;
; 1.277 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.489      ;
; 1.279 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.499      ;
; 1.287 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.507      ;
; 1.312 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.532      ;
; 1.336 ; LCD_Driver:U1|dataOut[2] ; LEDs[4]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; -0.025     ; 0.988      ;
; 1.341 ; LCD_Driver:U1|dataOut[0] ; LEDs[2]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; -0.025     ; 0.993      ;
; 1.342 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.562      ;
; 1.346 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.566      ;
; 1.357 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.577      ;
; 1.360 ; LCD_Driver:U1|dataOut[1] ; LEDs[3]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; -0.026     ; 1.011      ;
; 1.384 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.604      ;
; 1.388 ; LCD_Driver:U1|dataOut[3] ; LEDs[5]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; -0.026     ; 1.039      ;
; 1.410 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.630      ;
; 1.423 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.643      ;
; 1.424 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.644      ;
; 1.442 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.661      ;
; 1.443 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.662      ;
+-------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[0]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[11]|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[12]|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[1]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[2]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[3]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[4]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[6]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[9]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|clkOut|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[10]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[13]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[17]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[18]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[21]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[5]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[7]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[8]|clk          ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[14]|clk         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[15]|clk         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[16]|clk         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[19]|clk         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[20]|clk         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[22]|clk         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[23]|clk         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[24]|clk         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[25]|clk         ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'                                                        ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|RS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|enableOut  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|irst       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|preOut[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[6]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[7]~reg0             ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|RS         ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[0]   ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[1]   ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[2]   ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[3]   ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[0] ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[1] ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[2] ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[3] ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[4] ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|enableOut  ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|irst       ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|preOut[0]  ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[0]  ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[1]  ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[2]  ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[3]  ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[4]  ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[5]  ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[6]  ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[7]  ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0             ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0             ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0             ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0             ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0             ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0             ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[6]~reg0             ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[7]~reg0             ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[6]~reg0             ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[7]~reg0             ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0             ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0             ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0             ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0             ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0             ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0             ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[0]  ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[1]  ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[2]  ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[3]  ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[4]  ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[5]  ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[6]  ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[7]  ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|RS         ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[0]   ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[1]   ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[2]   ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[3]   ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[0] ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[1] ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[2] ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[3] ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[4] ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|enableOut  ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|irst       ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|preOut[0]  ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0|clk         ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0|clk         ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0|clk         ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0|clk         ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0|clk         ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0|clk         ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|RS|clk                ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|count[0]|clk          ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|count[1]|clk          ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|count[2]|clk          ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|count[3]|clk          ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|dataOut[0]|clk        ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|dataOut[1]|clk        ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+--------------+------------------+-------+-------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+-------+------------+------------------+
; rstBt        ; clkDiv:U0|clkOut ; 2.159 ; 2.606 ; Fall       ; clkDiv:U0|clkOut ;
; switches[*]  ; clkDiv:U0|clkOut ; 4.004 ; 4.521 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[0] ; clkDiv:U0|clkOut ; 3.419 ; 3.894 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[1] ; clkDiv:U0|clkOut ; 3.762 ; 4.268 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[2] ; clkDiv:U0|clkOut ; 2.908 ; 3.385 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[3] ; clkDiv:U0|clkOut ; 3.260 ; 3.787 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[4] ; clkDiv:U0|clkOut ; 3.875 ; 4.365 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[5] ; clkDiv:U0|clkOut ; 4.004 ; 4.521 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[6] ; clkDiv:U0|clkOut ; 3.502 ; 4.076 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[7] ; clkDiv:U0|clkOut ; 3.402 ; 3.911 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[8] ; clkDiv:U0|clkOut ; 3.042 ; 3.536 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[9] ; clkDiv:U0|clkOut ; 3.020 ; 3.494 ; Fall       ; clkDiv:U0|clkOut ;
+--------------+------------------+-------+-------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; rstBt        ; clkDiv:U0|clkOut ; -1.698 ; -2.123 ; Fall       ; clkDiv:U0|clkOut ;
; switches[*]  ; clkDiv:U0|clkOut ; -2.423 ; -2.859 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[0] ; clkDiv:U0|clkOut ; -2.880 ; -3.309 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[1] ; clkDiv:U0|clkOut ; -3.159 ; -3.608 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[2] ; clkDiv:U0|clkOut ; -2.423 ; -2.859 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[3] ; clkDiv:U0|clkOut ; -2.711 ; -3.190 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[4] ; clkDiv:U0|clkOut ; -3.252 ; -3.722 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[5] ; clkDiv:U0|clkOut ; -3.378 ; -3.880 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[6] ; clkDiv:U0|clkOut ; -2.956 ; -3.480 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[7] ; clkDiv:U0|clkOut ; -2.861 ; -3.328 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[8] ; clkDiv:U0|clkOut ; -2.563 ; -3.032 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[9] ; clkDiv:U0|clkOut ; -2.497 ; -2.928 ; Fall       ; clkDiv:U0|clkOut ;
+--------------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDs[*]   ; clkDiv:U0|clkOut ; 7.877 ; 8.072 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[0]  ; clkDiv:U0|clkOut ; 7.404 ; 7.443 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[1]  ; clkDiv:U0|clkOut ; 6.717 ; 6.817 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[2]  ; clkDiv:U0|clkOut ; 7.877 ; 8.072 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[3]  ; clkDiv:U0|clkOut ; 6.866 ; 6.968 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[4]  ; clkDiv:U0|clkOut ; 6.151 ; 6.211 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[5]  ; clkDiv:U0|clkOut ; 6.640 ; 6.703 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[6]  ; clkDiv:U0|clkOut ; 6.550 ; 6.575 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[7]  ; clkDiv:U0|clkOut ; 6.393 ; 6.425 ; Rise       ; clkDiv:U0|clkOut ;
; LCD[*]    ; clkDiv:U0|clkOut ; 6.257 ; 6.294 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[0]   ; clkDiv:U0|clkOut ; 6.257 ; 6.266 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[1]   ; clkDiv:U0|clkOut ; 6.162 ; 6.177 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[2]   ; clkDiv:U0|clkOut ; 6.244 ; 6.294 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[3]   ; clkDiv:U0|clkOut ; 6.203 ; 6.238 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[4]   ; clkDiv:U0|clkOut ; 6.138 ; 6.137 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[5]   ; clkDiv:U0|clkOut ; 6.138 ; 6.137 ; Fall       ; clkDiv:U0|clkOut ;
; RS        ; clkDiv:U0|clkOut ; 6.326 ; 6.348 ; Fall       ; clkDiv:U0|clkOut ;
; en        ; clkDiv:U0|clkOut ; 6.135 ; 6.153 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDs[*]   ; clkDiv:U0|clkOut ; 5.985 ; 6.043 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[0]  ; clkDiv:U0|clkOut ; 7.187 ; 7.225 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[1]  ; clkDiv:U0|clkOut ; 6.528 ; 6.623 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[2]  ; clkDiv:U0|clkOut ; 7.690 ; 7.881 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[3]  ; clkDiv:U0|clkOut ; 6.673 ; 6.770 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[4]  ; clkDiv:U0|clkOut ; 5.985 ; 6.043 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[5]  ; clkDiv:U0|clkOut ; 6.456 ; 6.516 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[6]  ; clkDiv:U0|clkOut ; 6.370 ; 6.393 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[7]  ; clkDiv:U0|clkOut ; 6.220 ; 6.250 ; Rise       ; clkDiv:U0|clkOut ;
; LCD[*]    ; clkDiv:U0|clkOut ; 5.972 ; 5.971 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[0]   ; clkDiv:U0|clkOut ; 6.087 ; 6.095 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[1]   ; clkDiv:U0|clkOut ; 5.996 ; 6.011 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[2]   ; clkDiv:U0|clkOut ; 6.074 ; 6.121 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[3]   ; clkDiv:U0|clkOut ; 6.037 ; 6.069 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[4]   ; clkDiv:U0|clkOut ; 5.972 ; 5.971 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[5]   ; clkDiv:U0|clkOut ; 5.972 ; 5.971 ; Fall       ; clkDiv:U0|clkOut ;
; RS        ; clkDiv:U0|clkOut ; 6.152 ; 6.173 ; Fall       ; clkDiv:U0|clkOut ;
; en        ; clkDiv:U0|clkOut ; 5.969 ; 5.986 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                               ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                                          ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; 250.63 MHz ; 250.0 MHz       ; clk              ; limit due to minimum period restriction (max I/O toggle rate) ;
; 256.94 MHz ; 256.94 MHz      ; clkDiv:U0|clkOut ;                                                               ;
+------------+-----------------+------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -2.990 ; -39.640       ;
; clkDiv:U0|clkOut ; -2.892 ; -60.218       ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 0C Model Hold Summary         ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -0.185 ; -0.185        ;
; clkDiv:U0|clkOut ; 0.312  ; 0.000         ;
+------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; clk              ; -3.000 ; -30.000              ;
; clkDiv:U0|clkOut ; -1.000 ; -29.000              ;
+------------------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                          ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -2.990 ; clkDiv:U0|count1[13] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.931      ;
; -2.375 ; clkDiv:U0|count1[15] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.056     ; 3.314      ;
; -2.364 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.305      ;
; -2.362 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.303      ;
; -2.359 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.300      ;
; -2.353 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.294      ;
; -2.351 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.292      ;
; -2.350 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.291      ;
; -2.305 ; clkDiv:U0|count1[12] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.246      ;
; -2.249 ; clkDiv:U0|count1[14] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.056     ; 3.188      ;
; -2.218 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.158      ;
; -2.196 ; clkDiv:U0|count1[22] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.056     ; 3.135      ;
; -2.159 ; clkDiv:U0|count1[3]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.100      ;
; -2.150 ; clkDiv:U0|count1[0]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.091      ;
; -2.149 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.090      ;
; -2.148 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.089      ;
; -2.146 ; clkDiv:U0|count1[2]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.087      ;
; -2.137 ; clkDiv:U0|count1[11] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.078      ;
; -2.114 ; clkDiv:U0|count1[5]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.055      ;
; -2.106 ; clkDiv:U0|count1[7]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.047      ;
; -2.089 ; clkDiv:U0|count1[8]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.030      ;
; -2.061 ; clkDiv:U0|count1[4]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.002      ;
; -2.049 ; clkDiv:U0|count1[1]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.990      ;
; -2.041 ; clkDiv:U0|count1[23] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.056     ; 2.980      ;
; -2.013 ; clkDiv:U0|count1[24] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.056     ; 2.952      ;
; -1.978 ; clkDiv:U0|count1[10] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.919      ;
; -1.966 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.907      ;
; -1.963 ; clkDiv:U0|count1[19] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.056     ; 2.902      ;
; -1.962 ; clkDiv:U0|count1[6]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.903      ;
; -1.957 ; clkDiv:U0|count1[20] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.056     ; 2.896      ;
; -1.930 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.871      ;
; -1.917 ; clkDiv:U0|count1[25] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.056     ; 2.856      ;
; -1.876 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.817      ;
; -1.876 ; clkDiv:U0|count1[9]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.817      ;
; -1.875 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.816      ;
; -1.861 ; clkDiv:U0|count1[16] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.056     ; 2.800      ;
; -1.849 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.790      ;
; -1.837 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.778      ;
; -1.836 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.777      ;
; -1.822 ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.763      ;
; -1.797 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.738      ;
; -1.783 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.724      ;
; -1.779 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.720      ;
; -1.768 ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.709      ;
; -1.758 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.699      ;
; -1.749 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.688      ;
; -1.747 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.686      ;
; -1.744 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.683      ;
; -1.743 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.684      ;
; -1.742 ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.683      ;
; -1.738 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.677      ;
; -1.736 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.675      ;
; -1.735 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.674      ;
; -1.728 ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.669      ;
; -1.717 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.658      ;
; -1.712 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.653      ;
; -1.688 ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.629      ;
; -1.679 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.620      ;
; -1.679 ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.620      ;
; -1.677 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.618      ;
; -1.674 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.615      ;
; -1.674 ; clkDiv:U0|count1[18] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.615      ;
; -1.668 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.609      ;
; -1.668 ; clkDiv:U0|count1[17] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.609      ;
; -1.666 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.607      ;
; -1.665 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.606      ;
; -1.662 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.603      ;
; -1.648 ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.589      ;
; -1.644 ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.585      ;
; -1.639 ; clkDiv:U0|count1[21] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.580      ;
; -1.623 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.562      ;
; -1.621 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.560      ;
; -1.618 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.557      ;
; -1.615 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[0]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.553      ;
; -1.612 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.551      ;
; -1.610 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.549      ;
; -1.609 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.548      ;
; -1.608 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.549      ;
; -1.600 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.541      ;
; -1.570 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.509      ;
; -1.568 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.507      ;
; -1.565 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.504      ;
; -1.562 ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.503      ;
; -1.559 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.498      ;
; -1.557 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.496      ;
; -1.556 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.495      ;
; -1.555 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.495      ;
; -1.534 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.473      ;
; -1.533 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.472      ;
; -1.530 ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.471      ;
; -1.529 ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.470      ;
; -1.527 ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.468      ;
; -1.525 ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.466      ;
; -1.520 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.461      ;
; -1.520 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.461      ;
; -1.520 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.461      ;
; -1.518 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.459      ;
; -1.517 ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.458      ;
; -1.517 ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.458      ;
; -1.516 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.457      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'                                                                                             ;
+--------+-------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; -2.892 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.832      ;
; -2.892 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.832      ;
; -2.892 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.832      ;
; -2.892 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.832      ;
; -2.892 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.832      ;
; -2.892 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.832      ;
; -2.892 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.832      ;
; -2.892 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.832      ;
; -2.832 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.765      ;
; -2.832 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.765      ;
; -2.784 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.717      ;
; -2.784 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.717      ;
; -2.749 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.689      ;
; -2.749 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.689      ;
; -2.749 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.689      ;
; -2.749 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.689      ;
; -2.749 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.689      ;
; -2.749 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.689      ;
; -2.749 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.689      ;
; -2.749 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.689      ;
; -2.708 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.648      ;
; -2.708 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.648      ;
; -2.708 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.648      ;
; -2.708 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.648      ;
; -2.708 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.648      ;
; -2.708 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.648      ;
; -2.708 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.648      ;
; -2.708 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.648      ;
; -2.689 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.622      ;
; -2.689 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.622      ;
; -2.688 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.621      ;
; -2.688 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.621      ;
; -2.667 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.599      ;
; -2.652 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.592      ;
; -2.652 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.592      ;
; -2.652 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.592      ;
; -2.652 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.592      ;
; -2.652 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.592      ;
; -2.652 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.592      ;
; -2.652 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.592      ;
; -2.652 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.592      ;
; -2.619 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.551      ;
; -2.613 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.553      ;
; -2.613 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.553      ;
; -2.613 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.553      ;
; -2.613 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.553      ;
; -2.613 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.553      ;
; -2.613 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.553      ;
; -2.613 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.553      ;
; -2.613 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.553      ;
; -2.580 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.513      ;
; -2.580 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.513      ;
; -2.528 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|preOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.461      ;
; -2.524 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.456      ;
; -2.523 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.455      ;
; -2.467 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.400      ;
; -2.463 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.396      ;
; -2.461 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.394      ;
; -2.443 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|preOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.376      ;
; -2.415 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.347      ;
; -2.408 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.341      ;
; -2.408 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.341      ;
; -2.406 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.339      ;
; -2.406 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.339      ;
; -2.385 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|preOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.318      ;
; -2.368 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.301      ;
; -2.347 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|preOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.280      ;
; -2.335 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.268      ;
; -2.335 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.268      ;
; -2.324 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.257      ;
; -2.322 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.255      ;
; -2.322 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.255      ;
; -2.320 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.253      ;
; -2.318 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.251      ;
; -2.304 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.244      ;
; -2.304 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.244      ;
; -2.304 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.244      ;
; -2.304 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.244      ;
; -2.304 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.244      ;
; -2.304 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.244      ;
; -2.304 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.244      ;
; -2.304 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.244      ;
; -2.288 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|preOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.221      ;
; -2.284 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.217      ;
; -2.283 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.216      ;
; -2.279 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.212      ;
; -2.277 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.210      ;
; -2.265 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.198      ;
; -2.265 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.198      ;
; -2.250 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.190      ;
; -2.250 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.190      ;
; -2.250 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.190      ;
; -2.250 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.190      ;
; -2.250 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.190      ;
; -2.250 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.190      ;
; -2.250 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.190      ;
; -2.250 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 3.190      ;
; -2.241 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 3.173      ;
; -2.239 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.172      ;
; -2.239 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.172      ;
+--------+-------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                               ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+
; -0.185 ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut ; clk         ; 0.000        ; 2.215      ; 2.384      ;
; 0.330  ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut ; clk         ; -0.500       ; 2.215      ; 2.399      ;
; 0.337  ; clkDiv:U0|count1[25] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.535      ;
; 0.501  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.503  ; clkDiv:U0|count1[24] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.510  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.512  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[2]  ; clk              ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[1]  ; clk              ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.514  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.515  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.516  ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.516  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.517  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.518  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.745  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.055      ; 0.944      ;
; 0.751  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[1]  ; clk              ; clk         ; 0.000        ; 0.055      ; 0.950      ;
; 0.752  ; clkDiv:U0|count1[24] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.950      ;
; 0.756  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.954      ;
; 0.757  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.055      ; 0.956      ;
; 0.758  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[2]  ; clk              ; clk         ; 0.000        ; 0.055      ; 0.957      ;
; 0.758  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[2]  ; clk              ; clk         ; 0.000        ; 0.055      ; 0.957      ;
; 0.759  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.761  ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.764  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.057      ; 0.965      ;
; 0.764  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.962      ;
; 0.767  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.768  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.055      ; 0.967      ;
; 0.771  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.969      ;
; 0.772  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.773  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.971      ;
; 0.774  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.972      ;
; 0.841  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.055      ; 1.040      ;
; 0.847  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.055      ; 1.046      ;
; 0.847  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.055      ; 1.046      ;
; 0.847  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.055      ; 1.046      ;
; 0.850  ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.048      ;
; 0.851  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.057      ; 1.052      ;
; 0.852  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.050      ;
; 0.853  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.057      ; 1.054      ;
; 0.854  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.055      ; 1.053      ;
; 0.854  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.055      ; 1.053      ;
; 0.854  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.055      ; 1.053      ;
; 0.857  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.055      ;
; 0.860  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.057      ; 1.061      ;
; 0.861  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.055      ; 1.060      ;
; 0.862  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.060      ;
; 0.863  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.061      ;
; 0.864  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.062      ;
; 0.864  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.055      ; 1.063      ;
; 0.869  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.067      ;
; 0.883  ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.054      ; 1.081      ;
; 0.897  ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.054      ; 1.095      ;
; 0.924  ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.122      ;
; 0.931  ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.129      ;
; 0.940  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.057      ; 1.141      ;
; 0.941  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.139      ;
; 0.944  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.142      ;
; 0.947  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.057      ; 1.148      ;
; 0.948  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.057      ; 1.149      ;
; 0.948  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.146      ;
; 0.950  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.055      ; 1.149      ;
; 0.950  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.055      ; 1.149      ;
; 0.951  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.149      ;
; 0.956  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.154      ;
; 0.957  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.055      ; 1.156      ;
; 0.957  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.055      ; 1.156      ;
; 0.958  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.156      ;
; 0.960  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.158      ;
; 0.963  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.161      ;
; 0.964  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.055      ; 1.163      ;
; 0.971  ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.054      ; 1.169      ;
; 0.990  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[0]  ; clk              ; clk         ; 0.000        ; 0.055      ; 1.189      ;
; 0.993  ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.191      ;
; 1.000  ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.198      ;
; 1.025  ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.056      ; 1.225      ;
; 1.026  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.055      ; 1.225      ;
; 1.030  ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[5]  ; clk              ; clk         ; 0.000        ; 0.054      ; 1.228      ;
; 1.037  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.057      ; 1.238      ;
; 1.037  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.235      ;
; 1.044  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.057      ; 1.245      ;
; 1.045  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.057      ; 1.246      ;
; 1.047  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.245      ;
; 1.049  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.247      ;
; 1.049  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.055      ; 1.248      ;
; 1.052  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.057      ; 1.253      ;
; 1.053  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.055      ; 1.252      ;
; 1.056  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.254      ;
; 1.058  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.057      ; 1.259      ;
; 1.059  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.257      ;
; 1.060  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.055      ; 1.259      ;
; 1.063  ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[8]  ; clk              ; clk         ; 0.000        ; 0.054      ; 1.261      ;
; 1.067  ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.265      ;
; 1.068  ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.054      ; 1.266      ;
; 1.074  ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.272      ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'                                                                                              ;
+-------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; 0.312 ; LCD_Driver:U1|dataOut[0] ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:U1|preOut[0]  ; LCD_Driver:U1|preOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:U1|dataOut[2] ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:U1|RS         ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.401 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.600      ;
; 0.423 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.622      ;
; 0.513 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; LCD_Driver:U1|bitNum[7]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.712      ;
; 0.515 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.714      ;
; 0.517 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; LCD_Driver:U1|bitNum[6]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.716      ;
; 0.533 ; LCD_Driver:U1|preOut[0]  ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.732      ;
; 0.552 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.751      ;
; 0.555 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.754      ;
; 0.559 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.758      ;
; 0.564 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.763      ;
; 0.571 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.770      ;
; 0.593 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.792      ;
; 0.694 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.893      ;
; 0.728 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.927      ;
; 0.728 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.927      ;
; 0.733 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.932      ;
; 0.754 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.953      ;
; 0.760 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.960      ;
; 0.762 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.961      ;
; 0.766 ; LCD_Driver:U1|bitNum[6]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.965      ;
; 0.766 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.965      ;
; 0.769 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.968      ;
; 0.773 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.972      ;
; 0.788 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.987      ;
; 0.795 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.994      ;
; 0.796 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.995      ;
; 0.810 ; LCD_Driver:U1|enableOut  ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.009      ;
; 0.811 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.010      ;
; 0.849 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.048      ;
; 0.849 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.048      ;
; 0.856 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.055      ;
; 0.858 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.057      ;
; 0.862 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.061      ;
; 0.865 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.064      ;
; 0.884 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.083      ;
; 0.885 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.084      ;
; 0.886 ; LCD_Driver:U1|RS         ; LEDs[0]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; 0.006      ; 0.556      ;
; 0.891 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.090      ;
; 0.892 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.091      ;
; 0.910 ; LCD_Driver:U1|enableOut  ; LEDs[1]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; 0.006      ; 0.580      ;
; 0.925 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.124      ;
; 0.934 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.133      ;
; 0.934 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.133      ;
; 0.945 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.144      ;
; 0.946 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.145      ;
; 0.952 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.151      ;
; 0.954 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.153      ;
; 0.980 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.179      ;
; 0.981 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.180      ;
; 0.987 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.186      ;
; 0.988 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.187      ;
; 0.990 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.189      ;
; 0.990 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.189      ;
; 0.999 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.198      ;
; 1.000 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.199      ;
; 1.003 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.202      ;
; 1.007 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.205      ;
; 1.040 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.239      ;
; 1.049 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.248      ;
; 1.063 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.262      ;
; 1.066 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.265      ;
; 1.076 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.275      ;
; 1.077 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.276      ;
; 1.111 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.310      ;
; 1.114 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.313      ;
; 1.124 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.323      ;
; 1.134 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.047      ; 1.325      ;
; 1.137 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.336      ;
; 1.142 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|preOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.048      ; 1.334      ;
; 1.149 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.048      ; 1.341      ;
; 1.149 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.048      ; 1.341      ;
; 1.157 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.356      ;
; 1.164 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.363      ;
; 1.174 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.373      ;
; 1.187 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.386      ;
; 1.203 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.402      ;
; 1.206 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.405      ;
; 1.228 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.427      ;
; 1.236 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.435      ;
; 1.250 ; LCD_Driver:U1|dataOut[2] ; LEDs[4]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; -0.006     ; 0.908      ;
; 1.255 ; LCD_Driver:U1|dataOut[0] ; LEDs[2]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; -0.006     ; 0.913      ;
; 1.256 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.455      ;
; 1.266 ; LCD_Driver:U1|dataOut[1] ; LEDs[3]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; -0.006     ; 0.924      ;
; 1.270 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.469      ;
; 1.279 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.478      ;
; 1.298 ; LCD_Driver:U1|dataOut[3] ; LEDs[5]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; -0.006     ; 0.956      ;
; 1.299 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.048      ; 1.491      ;
; 1.301 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.048      ; 1.493      ;
+-------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[0]|clk          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[11]|clk         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[12]|clk         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[1]|clk          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[2]|clk          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[3]|clk          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[4]|clk          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[6]|clk          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[9]|clk          ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|clkOut|clk             ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[10]|clk         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[13]|clk         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[17]|clk         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[18]|clk         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[21]|clk         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[5]|clk          ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[7]|clk          ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[8]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[14]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[15]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[16]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[19]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[20]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[22]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[23]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[24]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[25]|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'                                                         ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|RS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|enableOut  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|irst       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|preOut[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[6]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[7]~reg0             ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|RS         ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[0]   ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[1]   ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[2]   ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[3]   ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[0] ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[1] ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[2] ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[3] ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[4] ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|enableOut  ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|irst       ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|preOut[0]  ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[0]  ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[1]  ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[2]  ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[3]  ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[4]  ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[5]  ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[6]  ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[7]  ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0             ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0             ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0             ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0             ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0             ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0             ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[6]~reg0             ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[7]~reg0             ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[6]~reg0             ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[7]~reg0             ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0             ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0             ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0             ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0             ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0             ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0             ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|RS         ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[0]  ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[1]  ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[2]  ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[3]  ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[4]  ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[5]  ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[6]  ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[7]  ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[0]   ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[1]   ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[0] ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[2] ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[4] ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|enableOut  ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|irst       ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|preOut[0]  ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[2]   ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[3]   ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[1] ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[3] ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0|clk         ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0|clk         ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|RS|clk                ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|count[0]|clk          ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|count[1]|clk          ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|count[2]|clk          ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|count[3]|clk          ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|dataOut[0]|clk        ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|dataOut[1]|clk        ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|dataOut[2]|clk        ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|dataOut[3]|clk        ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|dataOut[4]|clk        ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|enableOut|clk         ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+--------------+------------------+-------+-------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+-------+------------+------------------+
; rstBt        ; clkDiv:U0|clkOut ; 1.940 ; 2.310 ; Fall       ; clkDiv:U0|clkOut ;
; switches[*]  ; clkDiv:U0|clkOut ; 3.586 ; 4.001 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[0] ; clkDiv:U0|clkOut ; 3.067 ; 3.438 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[1] ; clkDiv:U0|clkOut ; 3.377 ; 3.783 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[2] ; clkDiv:U0|clkOut ; 2.642 ; 2.977 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[3] ; clkDiv:U0|clkOut ; 2.948 ; 3.347 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[4] ; clkDiv:U0|clkOut ; 3.472 ; 3.868 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[5] ; clkDiv:U0|clkOut ; 3.586 ; 4.001 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[6] ; clkDiv:U0|clkOut ; 3.181 ; 3.596 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[7] ; clkDiv:U0|clkOut ; 3.080 ; 3.453 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[8] ; clkDiv:U0|clkOut ; 2.765 ; 3.137 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[9] ; clkDiv:U0|clkOut ; 2.743 ; 3.089 ; Fall       ; clkDiv:U0|clkOut ;
+--------------+------------------+-------+-------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; rstBt        ; clkDiv:U0|clkOut ; -1.536 ; -1.884 ; Fall       ; clkDiv:U0|clkOut ;
; switches[*]  ; clkDiv:U0|clkOut ; -2.211 ; -2.518 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[0] ; clkDiv:U0|clkOut ; -2.589 ; -2.959 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[1] ; clkDiv:U0|clkOut ; -2.843 ; -3.235 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[2] ; clkDiv:U0|clkOut ; -2.211 ; -2.518 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[3] ; clkDiv:U0|clkOut ; -2.462 ; -2.822 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[4] ; clkDiv:U0|clkOut ; -2.936 ; -3.309 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[5] ; clkDiv:U0|clkOut ; -3.049 ; -3.444 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[6] ; clkDiv:U0|clkOut ; -2.696 ; -3.075 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[7] ; clkDiv:U0|clkOut ; -2.600 ; -2.941 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[8] ; clkDiv:U0|clkOut ; -2.339 ; -2.697 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[9] ; clkDiv:U0|clkOut ; -2.277 ; -2.595 ; Fall       ; clkDiv:U0|clkOut ;
+--------------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDs[*]   ; clkDiv:U0|clkOut ; 7.479 ; 7.584 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[0]  ; clkDiv:U0|clkOut ; 6.981 ; 6.899 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[1]  ; clkDiv:U0|clkOut ; 6.311 ; 6.322 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[2]  ; clkDiv:U0|clkOut ; 7.479 ; 7.584 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[3]  ; clkDiv:U0|clkOut ; 6.461 ; 6.469 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[4]  ; clkDiv:U0|clkOut ; 5.794 ; 5.788 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[5]  ; clkDiv:U0|clkOut ; 6.250 ; 6.233 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[6]  ; clkDiv:U0|clkOut ; 6.175 ; 6.129 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[7]  ; clkDiv:U0|clkOut ; 6.019 ; 5.990 ; Rise       ; clkDiv:U0|clkOut ;
; LCD[*]    ; clkDiv:U0|clkOut ; 5.863 ; 5.855 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[0]   ; clkDiv:U0|clkOut ; 5.863 ; 5.826 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[1]   ; clkDiv:U0|clkOut ; 5.769 ; 5.745 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[2]   ; clkDiv:U0|clkOut ; 5.841 ; 5.855 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[3]   ; clkDiv:U0|clkOut ; 5.819 ; 5.797 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[4]   ; clkDiv:U0|clkOut ; 5.751 ; 5.728 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[5]   ; clkDiv:U0|clkOut ; 5.751 ; 5.728 ; Fall       ; clkDiv:U0|clkOut ;
; RS        ; clkDiv:U0|clkOut ; 5.928 ; 5.889 ; Fall       ; clkDiv:U0|clkOut ;
; en        ; clkDiv:U0|clkOut ; 5.751 ; 5.740 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDs[*]   ; clkDiv:U0|clkOut ; 5.645 ; 5.638 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[0]  ; clkDiv:U0|clkOut ; 6.784 ; 6.705 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[1]  ; clkDiv:U0|clkOut ; 6.140 ; 6.151 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[2]  ; clkDiv:U0|clkOut ; 7.310 ; 7.414 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[3]  ; clkDiv:U0|clkOut ; 6.283 ; 6.291 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[4]  ; clkDiv:U0|clkOut ; 5.645 ; 5.638 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[5]  ; clkDiv:U0|clkOut ; 6.081 ; 6.065 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[6]  ; clkDiv:U0|clkOut ; 6.011 ; 5.966 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[7]  ; clkDiv:U0|clkOut ; 5.861 ; 5.833 ; Rise       ; clkDiv:U0|clkOut ;
; LCD[*]    ; clkDiv:U0|clkOut ; 5.604 ; 5.582 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[0]   ; clkDiv:U0|clkOut ; 5.711 ; 5.675 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[1]   ; clkDiv:U0|clkOut ; 5.621 ; 5.597 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[2]   ; clkDiv:U0|clkOut ; 5.690 ; 5.703 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[3]   ; clkDiv:U0|clkOut ; 5.670 ; 5.648 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[4]   ; clkDiv:U0|clkOut ; 5.604 ; 5.582 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[5]   ; clkDiv:U0|clkOut ; 5.604 ; 5.582 ; Fall       ; clkDiv:U0|clkOut ;
; RS        ; clkDiv:U0|clkOut ; 5.772 ; 5.735 ; Fall       ; clkDiv:U0|clkOut ;
; en        ; clkDiv:U0|clkOut ; 5.603 ; 5.592 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------+
; Fast 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -1.601 ; -16.714       ;
; clkDiv:U0|clkOut ; -1.434 ; -29.041       ;
+------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -0.210 ; -0.210        ;
; clkDiv:U0|clkOut ; 0.185  ; 0.000         ;
+------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; clk              ; -3.000 ; -31.503              ;
; clkDiv:U0|clkOut ; -1.000 ; -29.000              ;
+------------------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                          ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -1.601 ; clkDiv:U0|count1[13] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.553      ;
; -1.203 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.155      ;
; -1.201 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.153      ;
; -1.198 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.150      ;
; -1.198 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.150      ;
; -1.192 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.144      ;
; -1.191 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.143      ;
; -1.113 ; clkDiv:U0|count1[15] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.064      ;
; -1.091 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.042      ;
; -1.069 ; clkDiv:U0|count1[12] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 2.022      ;
; -1.058 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.010      ;
; -1.053 ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.005      ;
; -1.040 ; clkDiv:U0|count1[14] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.991      ;
; -0.990 ; clkDiv:U0|count1[22] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.941      ;
; -0.984 ; clkDiv:U0|count1[3]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.937      ;
; -0.982 ; clkDiv:U0|count1[0]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.935      ;
; -0.975 ; clkDiv:U0|count1[2]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.928      ;
; -0.970 ; clkDiv:U0|count1[5]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.922      ;
; -0.967 ; clkDiv:U0|count1[8]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.919      ;
; -0.965 ; clkDiv:U0|count1[7]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.917      ;
; -0.938 ; clkDiv:U0|count1[11] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.891      ;
; -0.934 ; clkDiv:U0|count1[24] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.885      ;
; -0.926 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.879      ;
; -0.914 ; clkDiv:U0|count1[1]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.867      ;
; -0.906 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.859      ;
; -0.903 ; clkDiv:U0|count1[4]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.856      ;
; -0.893 ; clkDiv:U0|count1[10] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.845      ;
; -0.885 ; clkDiv:U0|count1[23] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.836      ;
; -0.875 ; clkDiv:U0|count1[25] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.826      ;
; -0.864 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.816      ;
; -0.855 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.808      ;
; -0.853 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.806      ;
; -0.851 ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.804      ;
; -0.847 ; clkDiv:U0|count1[19] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.798      ;
; -0.845 ; clkDiv:U0|count1[6]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.798      ;
; -0.845 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.798      ;
; -0.844 ; clkDiv:U0|count1[20] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.795      ;
; -0.835 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.788      ;
; -0.801 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.754      ;
; -0.797 ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.749      ;
; -0.793 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.745      ;
; -0.791 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.743      ;
; -0.780 ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.733      ;
; -0.778 ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.731      ;
; -0.778 ; clkDiv:U0|count1[16] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.729      ;
; -0.777 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.730      ;
; -0.774 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.727      ;
; -0.771 ; clkDiv:U0|count1[9]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.724      ;
; -0.737 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.690      ;
; -0.726 ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.678      ;
; -0.724 ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.676      ;
; -0.715 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.666      ;
; -0.713 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.664      ;
; -0.712 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.664      ;
; -0.710 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.661      ;
; -0.710 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.661      ;
; -0.709 ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.662      ;
; -0.706 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.659      ;
; -0.704 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.655      ;
; -0.703 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.654      ;
; -0.691 ; clkDiv:U0|count1[18] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.643      ;
; -0.691 ; clkDiv:U0|count1[17] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.643      ;
; -0.671 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.624      ;
; -0.669 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.622      ;
; -0.669 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.622      ;
; -0.668 ; clkDiv:U0|count1[21] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.620      ;
; -0.666 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.619      ;
; -0.666 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.619      ;
; -0.660 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.613      ;
; -0.660 ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.612      ;
; -0.659 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.612      ;
; -0.654 ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.607      ;
; -0.642 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.593      ;
; -0.641 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.593      ;
; -0.640 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.591      ;
; -0.638 ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.591      ;
; -0.637 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.588      ;
; -0.637 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.588      ;
; -0.632 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.586      ;
; -0.631 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.582      ;
; -0.630 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.581      ;
; -0.628 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[24] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.582      ;
; -0.618 ; clkDiv:U0|count1[17] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.570      ;
; -0.612 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.566      ;
; -0.608 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.561      ;
; -0.608 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.560      ;
; -0.603 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.553      ;
; -0.602 ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.555      ;
; -0.589 ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.541      ;
; -0.588 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.541      ;
; -0.586 ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.539      ;
; -0.586 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.539      ;
; -0.584 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.537      ;
; -0.583 ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.536      ;
; -0.581 ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.534      ;
; -0.581 ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.534      ;
; -0.579 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.530      ;
; -0.579 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.532      ;
; -0.577 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.528      ;
; -0.577 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.530      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'                                                                                             ;
+--------+-------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; -1.434 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.383      ;
; -1.434 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.383      ;
; -1.434 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.383      ;
; -1.434 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.383      ;
; -1.434 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.383      ;
; -1.434 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.383      ;
; -1.434 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.383      ;
; -1.434 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.383      ;
; -1.372 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 2.316      ;
; -1.372 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 2.316      ;
; -1.337 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.286      ;
; -1.337 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.286      ;
; -1.337 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.286      ;
; -1.337 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.286      ;
; -1.337 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.286      ;
; -1.337 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.286      ;
; -1.337 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.286      ;
; -1.337 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.286      ;
; -1.305 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.254      ;
; -1.305 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.254      ;
; -1.305 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.254      ;
; -1.305 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.254      ;
; -1.305 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.254      ;
; -1.305 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.254      ;
; -1.305 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.254      ;
; -1.305 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.254      ;
; -1.275 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.044     ; 2.218      ;
; -1.275 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 2.219      ;
; -1.275 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 2.219      ;
; -1.275 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 2.219      ;
; -1.275 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 2.219      ;
; -1.271 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.220      ;
; -1.271 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.220      ;
; -1.271 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.220      ;
; -1.271 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.220      ;
; -1.271 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.220      ;
; -1.271 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.220      ;
; -1.271 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.220      ;
; -1.271 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.220      ;
; -1.239 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.188      ;
; -1.239 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.188      ;
; -1.239 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.188      ;
; -1.239 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.188      ;
; -1.239 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.188      ;
; -1.239 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.188      ;
; -1.239 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.188      ;
; -1.239 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.188      ;
; -1.209 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 2.153      ;
; -1.209 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 2.153      ;
; -1.208 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|preOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 2.153      ;
; -1.208 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 2.152      ;
; -1.208 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 2.152      ;
; -1.205 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 2.150      ;
; -1.201 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 2.146      ;
; -1.197 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 2.142      ;
; -1.191 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.044     ; 2.134      ;
; -1.178 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.044     ; 2.121      ;
; -1.130 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|preOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 2.075      ;
; -1.124 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.044     ; 2.067      ;
; -1.123 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 2.067      ;
; -1.123 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 2.067      ;
; -1.112 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.044     ; 2.055      ;
; -1.111 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|preOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 2.056      ;
; -1.108 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 2.053      ;
; -1.104 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 2.049      ;
; -1.100 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 2.045      ;
; -1.092 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 2.037      ;
; -1.076 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 2.021      ;
; -1.072 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 2.017      ;
; -1.068 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 2.013      ;
; -1.063 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|preOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 2.008      ;
; -1.045 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|preOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 1.990      ;
; -1.043 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 1.987      ;
; -1.043 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 1.987      ;
; -1.043 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 1.987      ;
; -1.043 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 1.987      ;
; -1.042 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 1.987      ;
; -1.038 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 1.983      ;
; -1.034 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 1.979      ;
; -1.034 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 1.978      ;
; -1.034 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 1.978      ;
; -1.026 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 1.970      ;
; -1.026 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 1.970      ;
; -1.014 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 1.959      ;
; -1.010 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 1.955      ;
; -1.006 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 1.951      ;
; -1.006 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 1.951      ;
; -1.006 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 1.951      ;
; -1.002 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 1.947      ;
; -1.002 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 1.947      ;
; -0.997 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.946      ;
; -0.997 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.946      ;
; -0.997 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.946      ;
; -0.997 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.946      ;
; -0.997 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.946      ;
; -0.997 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.946      ;
; -0.997 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.946      ;
; -0.997 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.946      ;
; -0.995 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 1.940      ;
; -0.967 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 1.911      ;
+--------+-------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                               ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+
; -0.210 ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut ; clk         ; 0.000        ; 1.397      ; 1.406      ;
; 0.198  ; clkDiv:U0|count1[25] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.317      ;
; 0.299  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.301  ; clkDiv:U0|count1[24] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.305  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[2]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[1]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.309  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.428      ;
; 0.391  ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut ; clk         ; -0.500       ; 1.397      ; 1.507      ;
; 0.448  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.455  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[2]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.457  ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.459  ; clkDiv:U0|count1[24] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[1]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.462  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[2]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.464  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.465  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.467  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.467  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.468  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.469  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.470  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.514  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.633      ;
; 0.518  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.519  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.520  ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.639      ;
; 0.520  ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.034      ; 0.638      ;
; 0.521  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.640      ;
; 0.521  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.640      ;
; 0.522  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.525  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.644      ;
; 0.527  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.648      ;
; 0.528  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.647      ;
; 0.530  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.649      ;
; 0.530  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.651      ;
; 0.532  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.651      ;
; 0.532  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.651      ;
; 0.533  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.652      ;
; 0.533  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.652      ;
; 0.533  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.652      ;
; 0.533  ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.034      ; 0.651      ;
; 0.535  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.654      ;
; 0.548  ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.034      ; 0.666      ;
; 0.551  ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.034      ; 0.669      ;
; 0.582  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.703      ;
; 0.584  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.703      ;
; 0.584  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.703      ;
; 0.585  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.706      ;
; 0.585  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.706      ;
; 0.585  ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.034      ; 0.703      ;
; 0.587  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.706      ;
; 0.587  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.706      ;
; 0.588  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.707      ;
; 0.590  ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[5]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.709      ;
; 0.594  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.713      ;
; 0.595  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[0]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.714      ;
; 0.597  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.716      ;
; 0.597  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.716      ;
; 0.598  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.717      ;
; 0.598  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.717      ;
; 0.599  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.718      ;
; 0.599  ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.034      ; 0.717      ;
; 0.600  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.719      ;
; 0.601  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.720      ;
; 0.602  ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.034      ; 0.720      ;
; 0.604  ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[8]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.723      ;
; 0.615  ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.735      ;
; 0.643  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.762      ;
; 0.648  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.769      ;
; 0.649  ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.034      ; 0.767      ;
; 0.650  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.769      ;
; 0.651  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.772      ;
; 0.651  ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.034      ; 0.769      ;
; 0.652  ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[7]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.771      ;
; 0.653  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.772      ;
; 0.654  ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.034      ; 0.772      ;
; 0.656  ; clkDiv:U0|count1[13] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.776      ;
; 0.659  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.780      ;
; 0.662  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.781      ;
; 0.662  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.783      ;
; 0.662  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.781      ;
; 0.663  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.782      ;
; 0.665  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.786      ;
; 0.665  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.784      ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'                                                                                              ;
+-------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; 0.185 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; LCD_Driver:U1|dataOut[0] ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:U1|preOut[0]  ; LCD_Driver:U1|preOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:U1|dataOut[2] ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:U1|RS         ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.239 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.360      ;
; 0.262 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.384      ;
; 0.304 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; LCD_Driver:U1|bitNum[7]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.426      ;
; 0.305 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.427      ;
; 0.306 ; LCD_Driver:U1|bitNum[6]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.428      ;
; 0.317 ; LCD_Driver:U1|preOut[0]  ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.438      ;
; 0.321 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.442      ;
; 0.331 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.453      ;
; 0.335 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.457      ;
; 0.335 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.456      ;
; 0.347 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.468      ;
; 0.362 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.484      ;
; 0.402 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.523      ;
; 0.428 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.549      ;
; 0.439 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.560      ;
; 0.439 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.560      ;
; 0.452 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.575      ;
; 0.454 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.576      ;
; 0.461 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.582      ;
; 0.462 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.584      ;
; 0.463 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.585      ;
; 0.464 ; LCD_Driver:U1|bitNum[6]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.586      ;
; 0.465 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.587      ;
; 0.466 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.588      ;
; 0.478 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.599      ;
; 0.478 ; LCD_Driver:U1|enableOut  ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.599      ;
; 0.480 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.602      ;
; 0.482 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.604      ;
; 0.485 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.607      ;
; 0.516 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.638      ;
; 0.517 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.639      ;
; 0.519 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.641      ;
; 0.528 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.650      ;
; 0.529 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.651      ;
; 0.531 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.653      ;
; 0.534 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.656      ;
; 0.543 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.665      ;
; 0.544 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.666      ;
; 0.546 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.668      ;
; 0.548 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.670      ;
; 0.551 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.673      ;
; 0.569 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.690      ;
; 0.570 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.690      ;
; 0.578 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.699      ;
; 0.582 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.704      ;
; 0.585 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.707      ;
; 0.594 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.716      ;
; 0.604 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.726      ;
; 0.606 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.728      ;
; 0.608 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.730      ;
; 0.609 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.731      ;
; 0.612 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.734      ;
; 0.614 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.736      ;
; 0.614 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.736      ;
; 0.617 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.739      ;
; 0.641 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.762      ;
; 0.648 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.770      ;
; 0.649 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.770      ;
; 0.659 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.781      ;
; 0.663 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.785      ;
; 0.666 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.787      ;
; 0.666 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.787      ;
; 0.669 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.032      ; 0.785      ;
; 0.672 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.794      ;
; 0.674 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.795      ;
; 0.675 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.796      ;
; 0.675 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.797      ;
; 0.680 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.802      ;
; 0.696 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.033      ; 0.813      ;
; 0.696 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.033      ; 0.813      ;
; 0.707 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.829      ;
; 0.709 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.831      ;
; 0.721 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|preOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.033      ; 0.838      ;
; 0.723 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.845      ;
; 0.727 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.849      ;
; 0.754 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.875      ;
; 0.758 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.879      ;
; 0.758 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.879      ;
; 0.762 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.883      ;
; 0.775 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.897      ;
; 0.780 ; LCD_Driver:U1|RS         ; LEDs[0]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; -0.058     ; 0.326      ;
; 0.785 ; LCD_Driver:U1|bitNum[0]  ; LCD_Driver:U1|dataOut[4] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.032      ; 0.901      ;
; 0.792 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.914      ;
; 0.795 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.033      ; 0.912      ;
; 0.795 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.033      ; 0.912      ;
; 0.797 ; LCD_Driver:U1|enableOut  ; LEDs[1]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; -0.058     ; 0.343      ;
; 0.798 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.033      ; 0.915      ;
+-------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[0]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[11]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[12]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[14]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[15]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[16]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[19]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[1]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[20]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[22]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[23]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[24]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[25]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[2]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[3]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[4]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[6]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[9]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|clkOut|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[10]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[13]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[17]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[18]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[21]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[5]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[7]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[8]|clk          ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'                                                         ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|RS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|enableOut  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|irst       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|preOut[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[6]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[7]~reg0             ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[0]  ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[1]  ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[2]  ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[3]  ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[4]  ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[5]  ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[6]  ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[7]  ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[2]   ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[3]   ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[1] ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[3] ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|RS         ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[0]   ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[1]   ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[0] ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[2] ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[4] ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|enableOut  ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|irst       ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|preOut[0]  ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0             ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0             ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0             ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0             ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0             ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0             ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[6]~reg0             ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[7]~reg0             ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0             ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0             ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[6]~reg0             ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[7]~reg0             ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0             ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0             ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0             ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0             ;
; 0.404  ; 0.588        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|RS         ;
; 0.404  ; 0.588        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[0]  ;
; 0.404  ; 0.588        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[1]  ;
; 0.404  ; 0.588        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[2]  ;
; 0.404  ; 0.588        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[3]  ;
; 0.404  ; 0.588        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[4]  ;
; 0.404  ; 0.588        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[5]  ;
; 0.404  ; 0.588        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[6]  ;
; 0.404  ; 0.588        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[7]  ;
; 0.404  ; 0.588        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[0]   ;
; 0.404  ; 0.588        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[1]   ;
; 0.404  ; 0.588        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[2]   ;
; 0.404  ; 0.588        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[3]   ;
; 0.404  ; 0.588        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[0] ;
; 0.404  ; 0.588        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[1] ;
; 0.404  ; 0.588        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[2] ;
; 0.404  ; 0.588        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[3] ;
; 0.404  ; 0.588        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[4] ;
; 0.404  ; 0.588        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|enableOut  ;
; 0.404  ; 0.588        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|irst       ;
; 0.404  ; 0.588        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|preOut[0]  ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[0]|clk         ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[1]|clk         ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[2]|clk         ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[3]|clk         ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[4]|clk         ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[5]|clk         ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[6]|clk         ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[7]|clk         ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|count[2]|clk          ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|count[3]|clk          ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|dataOut[1]|clk        ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|dataOut[3]|clk        ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0|clk         ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+--------------+------------------+-------+-------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+-------+------------+------------------+
; rstBt        ; clkDiv:U0|clkOut ; 1.158 ; 1.792 ; Fall       ; clkDiv:U0|clkOut ;
; switches[*]  ; clkDiv:U0|clkOut ; 2.202 ; 2.877 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[0] ; clkDiv:U0|clkOut ; 1.847 ; 2.494 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[1] ; clkDiv:U0|clkOut ; 2.051 ; 2.712 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[2] ; clkDiv:U0|clkOut ; 1.514 ; 2.200 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[3] ; clkDiv:U0|clkOut ; 1.729 ; 2.448 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[4] ; clkDiv:U0|clkOut ; 2.131 ; 2.777 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[5] ; clkDiv:U0|clkOut ; 2.202 ; 2.877 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[6] ; clkDiv:U0|clkOut ; 1.870 ; 2.639 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[7] ; clkDiv:U0|clkOut ; 1.802 ; 2.518 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[8] ; clkDiv:U0|clkOut ; 1.611 ; 2.332 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[9] ; clkDiv:U0|clkOut ; 1.601 ; 2.288 ; Fall       ; clkDiv:U0|clkOut ;
+--------------+------------------+-------+-------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; rstBt        ; clkDiv:U0|clkOut ; -0.888 ; -1.511 ; Fall       ; clkDiv:U0|clkOut ;
; switches[*]  ; clkDiv:U0|clkOut ; -1.240 ; -1.904 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[0] ; clkDiv:U0|clkOut ; -1.494 ; -2.114 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[1] ; clkDiv:U0|clkOut ; -1.663 ; -2.291 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[2] ; clkDiv:U0|clkOut ; -1.240 ; -1.904 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[3] ; clkDiv:U0|clkOut ; -1.418 ; -2.112 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[4] ; clkDiv:U0|clkOut ; -1.715 ; -2.352 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[5] ; clkDiv:U0|clkOut ; -1.785 ; -2.447 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[6] ; clkDiv:U0|clkOut ; -1.561 ; -2.301 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[7] ; clkDiv:U0|clkOut ; -1.497 ; -2.188 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[8] ; clkDiv:U0|clkOut ; -1.339 ; -2.042 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[9] ; clkDiv:U0|clkOut ; -1.303 ; -1.967 ; Fall       ; clkDiv:U0|clkOut ;
+--------------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDs[*]   ; clkDiv:U0|clkOut ; 4.834 ; 5.119 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[0]  ; clkDiv:U0|clkOut ; 4.423 ; 4.562 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[1]  ; clkDiv:U0|clkOut ; 4.042 ; 4.171 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[2]  ; clkDiv:U0|clkOut ; 4.834 ; 5.119 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[3]  ; clkDiv:U0|clkOut ; 4.131 ; 4.267 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[4]  ; clkDiv:U0|clkOut ; 3.726 ; 3.802 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[5]  ; clkDiv:U0|clkOut ; 3.986 ; 4.117 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[6]  ; clkDiv:U0|clkOut ; 3.951 ; 4.039 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[7]  ; clkDiv:U0|clkOut ; 3.860 ; 3.945 ; Rise       ; clkDiv:U0|clkOut ;
; LCD[*]    ; clkDiv:U0|clkOut ; 3.836 ; 3.910 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[0]   ; clkDiv:U0|clkOut ; 3.820 ; 3.888 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[1]   ; clkDiv:U0|clkOut ; 3.771 ; 3.837 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[2]   ; clkDiv:U0|clkOut ; 3.836 ; 3.910 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[3]   ; clkDiv:U0|clkOut ; 3.800 ; 3.876 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[4]   ; clkDiv:U0|clkOut ; 3.763 ; 3.814 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[5]   ; clkDiv:U0|clkOut ; 3.763 ; 3.814 ; Fall       ; clkDiv:U0|clkOut ;
; RS        ; clkDiv:U0|clkOut ; 3.859 ; 3.930 ; Fall       ; clkDiv:U0|clkOut ;
; en        ; clkDiv:U0|clkOut ; 3.766 ; 3.829 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDs[*]   ; clkDiv:U0|clkOut ; 3.630 ; 3.702 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[0]  ; clkDiv:U0|clkOut ; 4.299 ; 4.431 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[1]  ; clkDiv:U0|clkOut ; 3.933 ; 4.056 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[2]  ; clkDiv:U0|clkOut ; 4.726 ; 5.004 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[3]  ; clkDiv:U0|clkOut ; 4.019 ; 4.148 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[4]  ; clkDiv:U0|clkOut ; 3.630 ; 3.702 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[5]  ; clkDiv:U0|clkOut ; 3.879 ; 4.005 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[6]  ; clkDiv:U0|clkOut ; 3.847 ; 3.930 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[7]  ; clkDiv:U0|clkOut ; 3.760 ; 3.841 ; Rise       ; clkDiv:U0|clkOut ;
; LCD[*]    ; clkDiv:U0|clkOut ; 3.666 ; 3.714 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[0]   ; clkDiv:U0|clkOut ; 3.721 ; 3.785 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[1]   ; clkDiv:U0|clkOut ; 3.673 ; 3.736 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[2]   ; clkDiv:U0|clkOut ; 3.736 ; 3.807 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[3]   ; clkDiv:U0|clkOut ; 3.702 ; 3.774 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[4]   ; clkDiv:U0|clkOut ; 3.666 ; 3.714 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[5]   ; clkDiv:U0|clkOut ; 3.666 ; 3.714 ; Fall       ; clkDiv:U0|clkOut ;
; RS        ; clkDiv:U0|clkOut ; 3.758 ; 3.825 ; Fall       ; clkDiv:U0|clkOut ;
; en        ; clkDiv:U0|clkOut ; 3.669 ; 3.728 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+-------------------+----------+--------+----------+---------+---------------------+
; Clock             ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack  ; -3.487   ; -0.210 ; N/A      ; N/A     ; -3.000              ;
;  clk              ; -3.487   ; -0.210 ; N/A      ; N/A     ; -3.000              ;
;  clkDiv:U0|clkOut ; -3.352   ; 0.185  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS   ; -118.842 ; -0.21  ; 0.0      ; 0.0     ; -60.503             ;
;  clk              ; -48.309  ; -0.210 ; N/A      ; N/A     ; -31.503             ;
;  clkDiv:U0|clkOut ; -70.533  ; 0.000  ; N/A      ; N/A     ; -29.000             ;
+-------------------+----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+--------------+------------------+-------+-------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+-------+------------+------------------+
; rstBt        ; clkDiv:U0|clkOut ; 2.159 ; 2.606 ; Fall       ; clkDiv:U0|clkOut ;
; switches[*]  ; clkDiv:U0|clkOut ; 4.004 ; 4.521 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[0] ; clkDiv:U0|clkOut ; 3.419 ; 3.894 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[1] ; clkDiv:U0|clkOut ; 3.762 ; 4.268 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[2] ; clkDiv:U0|clkOut ; 2.908 ; 3.385 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[3] ; clkDiv:U0|clkOut ; 3.260 ; 3.787 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[4] ; clkDiv:U0|clkOut ; 3.875 ; 4.365 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[5] ; clkDiv:U0|clkOut ; 4.004 ; 4.521 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[6] ; clkDiv:U0|clkOut ; 3.502 ; 4.076 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[7] ; clkDiv:U0|clkOut ; 3.402 ; 3.911 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[8] ; clkDiv:U0|clkOut ; 3.042 ; 3.536 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[9] ; clkDiv:U0|clkOut ; 3.020 ; 3.494 ; Fall       ; clkDiv:U0|clkOut ;
+--------------+------------------+-------+-------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; rstBt        ; clkDiv:U0|clkOut ; -0.888 ; -1.511 ; Fall       ; clkDiv:U0|clkOut ;
; switches[*]  ; clkDiv:U0|clkOut ; -1.240 ; -1.904 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[0] ; clkDiv:U0|clkOut ; -1.494 ; -2.114 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[1] ; clkDiv:U0|clkOut ; -1.663 ; -2.291 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[2] ; clkDiv:U0|clkOut ; -1.240 ; -1.904 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[3] ; clkDiv:U0|clkOut ; -1.418 ; -2.112 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[4] ; clkDiv:U0|clkOut ; -1.715 ; -2.352 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[5] ; clkDiv:U0|clkOut ; -1.785 ; -2.447 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[6] ; clkDiv:U0|clkOut ; -1.561 ; -2.301 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[7] ; clkDiv:U0|clkOut ; -1.497 ; -2.188 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[8] ; clkDiv:U0|clkOut ; -1.339 ; -2.042 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[9] ; clkDiv:U0|clkOut ; -1.303 ; -1.967 ; Fall       ; clkDiv:U0|clkOut ;
+--------------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDs[*]   ; clkDiv:U0|clkOut ; 7.877 ; 8.072 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[0]  ; clkDiv:U0|clkOut ; 7.404 ; 7.443 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[1]  ; clkDiv:U0|clkOut ; 6.717 ; 6.817 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[2]  ; clkDiv:U0|clkOut ; 7.877 ; 8.072 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[3]  ; clkDiv:U0|clkOut ; 6.866 ; 6.968 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[4]  ; clkDiv:U0|clkOut ; 6.151 ; 6.211 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[5]  ; clkDiv:U0|clkOut ; 6.640 ; 6.703 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[6]  ; clkDiv:U0|clkOut ; 6.550 ; 6.575 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[7]  ; clkDiv:U0|clkOut ; 6.393 ; 6.425 ; Rise       ; clkDiv:U0|clkOut ;
; LCD[*]    ; clkDiv:U0|clkOut ; 6.257 ; 6.294 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[0]   ; clkDiv:U0|clkOut ; 6.257 ; 6.266 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[1]   ; clkDiv:U0|clkOut ; 6.162 ; 6.177 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[2]   ; clkDiv:U0|clkOut ; 6.244 ; 6.294 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[3]   ; clkDiv:U0|clkOut ; 6.203 ; 6.238 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[4]   ; clkDiv:U0|clkOut ; 6.138 ; 6.137 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[5]   ; clkDiv:U0|clkOut ; 6.138 ; 6.137 ; Fall       ; clkDiv:U0|clkOut ;
; RS        ; clkDiv:U0|clkOut ; 6.326 ; 6.348 ; Fall       ; clkDiv:U0|clkOut ;
; en        ; clkDiv:U0|clkOut ; 6.135 ; 6.153 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDs[*]   ; clkDiv:U0|clkOut ; 3.630 ; 3.702 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[0]  ; clkDiv:U0|clkOut ; 4.299 ; 4.431 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[1]  ; clkDiv:U0|clkOut ; 3.933 ; 4.056 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[2]  ; clkDiv:U0|clkOut ; 4.726 ; 5.004 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[3]  ; clkDiv:U0|clkOut ; 4.019 ; 4.148 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[4]  ; clkDiv:U0|clkOut ; 3.630 ; 3.702 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[5]  ; clkDiv:U0|clkOut ; 3.879 ; 4.005 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[6]  ; clkDiv:U0|clkOut ; 3.847 ; 3.930 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[7]  ; clkDiv:U0|clkOut ; 3.760 ; 3.841 ; Rise       ; clkDiv:U0|clkOut ;
; LCD[*]    ; clkDiv:U0|clkOut ; 3.666 ; 3.714 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[0]   ; clkDiv:U0|clkOut ; 3.721 ; 3.785 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[1]   ; clkDiv:U0|clkOut ; 3.673 ; 3.736 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[2]   ; clkDiv:U0|clkOut ; 3.736 ; 3.807 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[3]   ; clkDiv:U0|clkOut ; 3.702 ; 3.774 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[4]   ; clkDiv:U0|clkOut ; 3.666 ; 3.714 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[5]   ; clkDiv:U0|clkOut ; 3.666 ; 3.714 ; Fall       ; clkDiv:U0|clkOut ;
; RS        ; clkDiv:U0|clkOut ; 3.758 ; 3.825 ; Fall       ; clkDiv:U0|clkOut ;
; en        ; clkDiv:U0|clkOut ; 3.669 ; 3.728 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RW            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstBt                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; LEDs[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LEDs[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; clk              ; clk              ; 611      ; 0        ; 0        ; 0        ;
; clkDiv:U0|clkOut ; clk              ; 1        ; 1        ; 0        ; 0        ;
; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0        ; 8        ; 0        ; 1432     ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; clk              ; clk              ; 611      ; 0        ; 0        ; 0        ;
; clkDiv:U0|clkOut ; clk              ; 1        ; 1        ; 0        ; 0        ;
; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0        ; 8        ; 0        ; 1432     ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 11    ; 11   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Mar 03 13:27:55 2012
Info: Command: quartus_sta LCD_top -c LCD_top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LCD_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkDiv:U0|clkOut clkDiv:U0|clkOut
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.487
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.487       -48.309 clk 
    Info (332119):    -3.352       -70.533 clkDiv:U0|clkOut 
Info (332146): Worst-case hold slack is -0.155
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.155        -0.155 clk 
    Info (332119):     0.357         0.000 clkDiv:U0|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -30.000 clk 
    Info (332119):    -1.000       -29.000 clkDiv:U0|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.990
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.990       -39.640 clk 
    Info (332119):    -2.892       -60.218 clkDiv:U0|clkOut 
Info (332146): Worst-case hold slack is -0.185
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.185        -0.185 clk 
    Info (332119):     0.312         0.000 clkDiv:U0|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -30.000 clk 
    Info (332119):    -1.000       -29.000 clkDiv:U0|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.601
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.601       -16.714 clk 
    Info (332119):    -1.434       -29.041 clkDiv:U0|clkOut 
Info (332146): Worst-case hold slack is -0.210
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.210        -0.210 clk 
    Info (332119):     0.185         0.000 clkDiv:U0|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -31.503 clk 
    Info (332119):    -1.000       -29.000 clkDiv:U0|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 300 megabytes
    Info: Processing ended: Sat Mar 03 13:27:58 2012
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


