
from coriolis.Hurricane import DebugSession

#DebugSession.addToTrace( katana.getCell().getNet( 'abc_11869_new_n1585' ) )
#DebugSession.addToTrace( katana.getCell().getNet( 'abc_11869_new_n601' ) )
#DebugSession.addToTrace( katana.getCell().getNet( 'abc_11869_new_n491' ) )
#DebugSession.addToTrace( katana.getCell().getNet( 'abc_11869_new_n2040' ) )
#DebugSession.addToTrace( katana.getCell().getNet( 'abc_11869_new_n564' ) )
#DebugSession.addToTrace( katana.getCell().getNet( 'abc_11869_new_n518' ) )
#DebugSession.addToTrace( katana.getCell().getNet( 'abc_11869_new_n1150' ) )
#DebugSession.addToTrace( katana.getCell().getNet( 'abc_11867_new_n1363' ) )
#DebugSession.addToTrace( katana.getCell().getNet( 'DI(5)' ) )
#
# DRC M2.e @(881,1007)
#DebugSession.addToTrace( katana.getCell().getNet( 'core.abc_12301_new_n797' ) )
#DebugSession.addToTrace( katana.getCell().getNet( 'vss' ) )
# DRC M2.e @(1065,1019)
#DebugSession.addToTrace( katana.getCell().getNet( 'core.abc_12301_auto_rtlil_cc_2608_MuxGate_12170' ) )
#DebugSession.addToTrace( katana.getCell().getNet( 'vss' ) )
#DebugSession.addToTrace( katana.getCell().getNet( 'core.abc_12301_new_n366' ) )
# DRC M5.e @(986,962)
# Solved -> Do dot use TopMetal1 for normal net routing (VIA side increase).
# DRC M2.d @(1045,1027)
#DebugSession.addToTrace( katana.getCell().getNet( 'core.abc_12301_new_n2046' ) )
