<stg><name>krnl_lut_sigmoid36</name>


<trans_list>

<trans id="287" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="288" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="289" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="290" from="4" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="291" from="5" to="6">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="292" from="6" to="7">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="293" from="7" to="8">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="294" from="8" to="9">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="295" from="9" to="10">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="296" from="10" to="11">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="297" from="11" to="12">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="298" from="12" to="13">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="299" from="13" to="14">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="300" from="14" to="15">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="301" from="15" to="16">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="302" from="16" to="17">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="303" from="17" to="18">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="304" from="18" to="19">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="305" from="19" to="20">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="306" from="20" to="21">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="307" from="21" to="22">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="4" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:0 %p_read_2 = read i32 @_ssdm_op_Read.ap_auto.float, i32 %p_read

]]></Node>
<StgValue><ssdm name="p_read_2"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="2" lat="2">
<core>Float2Double</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="5" bw="64" op_0_bw="32">
<![CDATA[
entry:1 %conv1_i = fpext i32 %p_read_2

]]></Node>
<StgValue><ssdm name="conv1_i"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="25" st_id="2" stage="1" lat="2">
<core>Float2Double</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="5" bw="64" op_0_bw="32">
<![CDATA[
entry:1 %conv1_i = fpext i32 %p_read_2

]]></Node>
<StgValue><ssdm name="conv1_i"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="26" st_id="3" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="191" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:187 %tmp_181 = fcmp_oge  i64 %conv1_i, i64 5.6

]]></Node>
<StgValue><ssdm name="tmp_181"/></StgValue>
</operation>

<operation id="27" st_id="3" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="193" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:189 %tmp_182 = fcmp_olt  i32 %p_read_2, i32 6

]]></Node>
<StgValue><ssdm name="tmp_182"/></StgValue>
</operation>

<operation id="28" st_id="3" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="196" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:192 %tmp_183 = fcmp_oge  i32 %p_read_2, i32 6

]]></Node>
<StgValue><ssdm name="tmp_183"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="29" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="6" bw="32" op_0_bw="32">
<![CDATA[
entry:2 %bitcast_ln23 = bitcast i32 %p_read_2

]]></Node>
<StgValue><ssdm name="bitcast_ln23"/></StgValue>
</operation>

<operation id="30" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="7" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
entry:3 %tmp = partselect i8 @_ssdm_op_PartSelect.i8.i32.i32.i32, i32 %bitcast_ln23, i32 23, i32 30

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="31" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="8" bw="23" op_0_bw="32">
<![CDATA[
entry:4 %trunc_ln23 = trunc i32 %bitcast_ln23

]]></Node>
<StgValue><ssdm name="trunc_ln23"/></StgValue>
</operation>

<operation id="32" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="9" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
entry:5 %icmp_ln23 = icmp_ne  i8 %tmp, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln23"/></StgValue>
</operation>

<operation id="33" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="10" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
entry:6 %icmp_ln23_1 = icmp_eq  i23 %trunc_ln23, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln23_1"/></StgValue>
</operation>

<operation id="34" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="11" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:7 %or_ln23 = or i1 %icmp_ln23_1, i1 %icmp_ln23

]]></Node>
<StgValue><ssdm name="or_ln23"/></StgValue>
</operation>

<operation id="35" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="14" bw="64" op_0_bw="64">
<![CDATA[
entry:10 %bitcast_ln23_1 = bitcast i64 %conv1_i

]]></Node>
<StgValue><ssdm name="bitcast_ln23_1"/></StgValue>
</operation>

<operation id="36" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="15" bw="11" op_0_bw="11" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
entry:11 %tmp_123 = partselect i11 @_ssdm_op_PartSelect.i11.i64.i32.i32, i64 %bitcast_ln23_1, i32 52, i32 62

]]></Node>
<StgValue><ssdm name="tmp_123"/></StgValue>
</operation>

<operation id="37" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="16" bw="52" op_0_bw="64">
<![CDATA[
entry:12 %trunc_ln23_1 = trunc i64 %bitcast_ln23_1

]]></Node>
<StgValue><ssdm name="trunc_ln23_1"/></StgValue>
</operation>

<operation id="38" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="1" op_0_bw="11" op_1_bw="11">
<![CDATA[
entry:13 %icmp_ln23_2 = icmp_ne  i11 %tmp_123, i11 2047

]]></Node>
<StgValue><ssdm name="icmp_ln23_2"/></StgValue>
</operation>

<operation id="39" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="1" op_0_bw="52" op_1_bw="52">
<![CDATA[
entry:14 %icmp_ln23_3 = icmp_eq  i52 %trunc_ln23_1, i52 0

]]></Node>
<StgValue><ssdm name="icmp_ln23_3"/></StgValue>
</operation>

<operation id="40" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:15 %or_ln23_1 = or i1 %icmp_ln23_3, i1 %icmp_ln23_2

]]></Node>
<StgValue><ssdm name="or_ln23_1"/></StgValue>
</operation>

<operation id="41" st_id="4" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="191" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:187 %tmp_181 = fcmp_oge  i64 %conv1_i, i64 5.6

]]></Node>
<StgValue><ssdm name="tmp_181"/></StgValue>
</operation>

<operation id="42" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="192" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:188 %and_ln110_1 = and i1 %or_ln23_1, i1 %tmp_181

]]></Node>
<StgValue><ssdm name="and_ln110_1"/></StgValue>
</operation>

<operation id="43" st_id="4" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="193" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:189 %tmp_182 = fcmp_olt  i32 %p_read_2, i32 6

]]></Node>
<StgValue><ssdm name="tmp_182"/></StgValue>
</operation>

<operation id="44" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="194" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:190 %and_ln110_2 = and i1 %or_ln23, i1 %tmp_182

]]></Node>
<StgValue><ssdm name="and_ln110_2"/></StgValue>
</operation>

<operation id="45" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="195" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:191 %and_ln110 = and i1 %and_ln110_1, i1 %and_ln110_2

]]></Node>
<StgValue><ssdm name="and_ln110"/></StgValue>
</operation>

<operation id="46" st_id="4" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="196" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:192 %tmp_183 = fcmp_oge  i32 %p_read_2, i32 6

]]></Node>
<StgValue><ssdm name="tmp_183"/></StgValue>
</operation>

<operation id="47" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="197" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:193 %and_ln113 = and i1 %or_ln23, i1 %tmp_183

]]></Node>
<StgValue><ssdm name="and_ln113"/></StgValue>
</operation>

<operation id="48" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="199" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:195 %or_ln113 = or i1 %and_ln113, i1 %and_ln110

]]></Node>
<StgValue><ssdm name="or_ln113"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="49" st_id="5" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="168" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:164 %tmp_173 = fcmp_oge  i32 %p_read_2, i32 4

]]></Node>
<StgValue><ssdm name="tmp_173"/></StgValue>
</operation>

<operation id="50" st_id="5" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:166 %tmp_174 = fcmp_olt  i64 %conv1_i, i64 4.4

]]></Node>
<StgValue><ssdm name="tmp_174"/></StgValue>
</operation>

<operation id="51" st_id="5" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:169 %tmp_175 = fcmp_oge  i64 %conv1_i, i64 4.4

]]></Node>
<StgValue><ssdm name="tmp_175"/></StgValue>
</operation>

<operation id="52" st_id="5" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:171 %tmp_176 = fcmp_olt  i64 %conv1_i, i64 4.8

]]></Node>
<StgValue><ssdm name="tmp_176"/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="53" st_id="6" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="168" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:164 %tmp_173 = fcmp_oge  i32 %p_read_2, i32 4

]]></Node>
<StgValue><ssdm name="tmp_173"/></StgValue>
</operation>

<operation id="54" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:165 %and_ln98_1 = and i1 %or_ln23, i1 %tmp_173

]]></Node>
<StgValue><ssdm name="and_ln98_1"/></StgValue>
</operation>

<operation id="55" st_id="6" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:166 %tmp_174 = fcmp_olt  i64 %conv1_i, i64 4.4

]]></Node>
<StgValue><ssdm name="tmp_174"/></StgValue>
</operation>

<operation id="56" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:167 %and_ln98_2 = and i1 %or_ln23_1, i1 %tmp_174

]]></Node>
<StgValue><ssdm name="and_ln98_2"/></StgValue>
</operation>

<operation id="57" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:168 %and_ln98 = and i1 %and_ln98_1, i1 %and_ln98_2

]]></Node>
<StgValue><ssdm name="and_ln98"/></StgValue>
</operation>

<operation id="58" st_id="6" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:169 %tmp_175 = fcmp_oge  i64 %conv1_i, i64 4.4

]]></Node>
<StgValue><ssdm name="tmp_175"/></StgValue>
</operation>

<operation id="59" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="174" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:170 %and_ln101_1 = and i1 %or_ln23_1, i1 %tmp_175

]]></Node>
<StgValue><ssdm name="and_ln101_1"/></StgValue>
</operation>

<operation id="60" st_id="6" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:171 %tmp_176 = fcmp_olt  i64 %conv1_i, i64 4.8

]]></Node>
<StgValue><ssdm name="tmp_176"/></StgValue>
</operation>

<operation id="61" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:172 %and_ln101 = and i1 %and_ln101_1, i1 %tmp_176

]]></Node>
<StgValue><ssdm name="and_ln101"/></StgValue>
</operation>

<operation id="62" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:174 %or_ln101 = or i1 %and_ln101, i1 %and_ln98

]]></Node>
<StgValue><ssdm name="or_ln101"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="63" st_id="7" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:128 %tmp_161 = fcmp_oge  i64 %conv1_i, i64 1.6

]]></Node>
<StgValue><ssdm name="tmp_161"/></StgValue>
</operation>

<operation id="64" st_id="7" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:130 %tmp_162 = fcmp_olt  i32 %p_read_2, i32 2

]]></Node>
<StgValue><ssdm name="tmp_162"/></StgValue>
</operation>

<operation id="65" st_id="7" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:133 %tmp_163 = fcmp_oge  i32 %p_read_2, i32 2

]]></Node>
<StgValue><ssdm name="tmp_163"/></StgValue>
</operation>

<operation id="66" st_id="7" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:135 %tmp_164 = fcmp_olt  i64 %conv1_i, i64 2.4

]]></Node>
<StgValue><ssdm name="tmp_164"/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="67" st_id="8" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:128 %tmp_161 = fcmp_oge  i64 %conv1_i, i64 1.6

]]></Node>
<StgValue><ssdm name="tmp_161"/></StgValue>
</operation>

<operation id="68" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:129 %and_ln80_1 = and i1 %or_ln23_1, i1 %tmp_161

]]></Node>
<StgValue><ssdm name="and_ln80_1"/></StgValue>
</operation>

<operation id="69" st_id="8" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:130 %tmp_162 = fcmp_olt  i32 %p_read_2, i32 2

]]></Node>
<StgValue><ssdm name="tmp_162"/></StgValue>
</operation>

<operation id="70" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:131 %and_ln80_2 = and i1 %or_ln23, i1 %tmp_162

]]></Node>
<StgValue><ssdm name="and_ln80_2"/></StgValue>
</operation>

<operation id="71" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:132 %and_ln80 = and i1 %and_ln80_1, i1 %and_ln80_2

]]></Node>
<StgValue><ssdm name="and_ln80"/></StgValue>
</operation>

<operation id="72" st_id="8" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:133 %tmp_163 = fcmp_oge  i32 %p_read_2, i32 2

]]></Node>
<StgValue><ssdm name="tmp_163"/></StgValue>
</operation>

<operation id="73" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:134 %and_ln83_1 = and i1 %or_ln23, i1 %tmp_163

]]></Node>
<StgValue><ssdm name="and_ln83_1"/></StgValue>
</operation>

<operation id="74" st_id="8" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:135 %tmp_164 = fcmp_olt  i64 %conv1_i, i64 2.4

]]></Node>
<StgValue><ssdm name="tmp_164"/></StgValue>
</operation>

<operation id="75" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:136 %and_ln83_2 = and i1 %or_ln23_1, i1 %tmp_164

]]></Node>
<StgValue><ssdm name="and_ln83_2"/></StgValue>
</operation>

<operation id="76" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:137 %and_ln83 = and i1 %and_ln83_1, i1 %and_ln83_2

]]></Node>
<StgValue><ssdm name="and_ln83"/></StgValue>
</operation>

<operation id="77" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:139 %or_ln83 = or i1 %and_ln83, i1 %and_ln80

]]></Node>
<StgValue><ssdm name="or_ln83"/></StgValue>
</operation>
</state>

<state id="9" st_id="9">

<operation id="78" st_id="9" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:105 %tmp_153 = fcmp_oge  i32 %p_read_2, i32 0

]]></Node>
<StgValue><ssdm name="tmp_153"/></StgValue>
</operation>

<operation id="79" st_id="9" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:107 %tmp_154 = fcmp_olt  i64 %conv1_i, i64 0.4

]]></Node>
<StgValue><ssdm name="tmp_154"/></StgValue>
</operation>

<operation id="80" st_id="9" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:110 %tmp_155 = fcmp_oge  i64 %conv1_i, i64 0.4

]]></Node>
<StgValue><ssdm name="tmp_155"/></StgValue>
</operation>

<operation id="81" st_id="9" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:112 %tmp_156 = fcmp_olt  i64 %conv1_i, i64 0.8

]]></Node>
<StgValue><ssdm name="tmp_156"/></StgValue>
</operation>
</state>

<state id="10" st_id="10">

<operation id="82" st_id="10" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:105 %tmp_153 = fcmp_oge  i32 %p_read_2, i32 0

]]></Node>
<StgValue><ssdm name="tmp_153"/></StgValue>
</operation>

<operation id="83" st_id="10" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:106 %and_ln68_1 = and i1 %or_ln23, i1 %tmp_153

]]></Node>
<StgValue><ssdm name="and_ln68_1"/></StgValue>
</operation>

<operation id="84" st_id="10" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:107 %tmp_154 = fcmp_olt  i64 %conv1_i, i64 0.4

]]></Node>
<StgValue><ssdm name="tmp_154"/></StgValue>
</operation>

<operation id="85" st_id="10" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:108 %and_ln68_2 = and i1 %or_ln23_1, i1 %tmp_154

]]></Node>
<StgValue><ssdm name="and_ln68_2"/></StgValue>
</operation>

<operation id="86" st_id="10" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:109 %and_ln68 = and i1 %and_ln68_1, i1 %and_ln68_2

]]></Node>
<StgValue><ssdm name="and_ln68"/></StgValue>
</operation>

<operation id="87" st_id="10" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:110 %tmp_155 = fcmp_oge  i64 %conv1_i, i64 0.4

]]></Node>
<StgValue><ssdm name="tmp_155"/></StgValue>
</operation>

<operation id="88" st_id="10" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="115" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:111 %and_ln71_1 = and i1 %or_ln23_1, i1 %tmp_155

]]></Node>
<StgValue><ssdm name="and_ln71_1"/></StgValue>
</operation>

<operation id="89" st_id="10" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:112 %tmp_156 = fcmp_olt  i64 %conv1_i, i64 0.8

]]></Node>
<StgValue><ssdm name="tmp_156"/></StgValue>
</operation>

<operation id="90" st_id="10" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:113 %and_ln71 = and i1 %and_ln71_1, i1 %tmp_156

]]></Node>
<StgValue><ssdm name="and_ln71"/></StgValue>
</operation>

<operation id="91" st_id="10" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:115 %or_ln71 = or i1 %and_ln71, i1 %and_ln68

]]></Node>
<StgValue><ssdm name="or_ln71"/></StgValue>
</operation>
</state>

<state id="11" st_id="11">

<operation id="92" st_id="11" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:68 %tmp_141 = fcmp_oge  i64 %conv1_i, i64 -2.4

]]></Node>
<StgValue><ssdm name="tmp_141"/></StgValue>
</operation>

<operation id="93" st_id="11" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:70 %tmp_142 = fcmp_olt  i32 %p_read_2, i32 -2

]]></Node>
<StgValue><ssdm name="tmp_142"/></StgValue>
</operation>

<operation id="94" st_id="11" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:73 %tmp_143 = fcmp_oge  i32 %p_read_2, i32 -2

]]></Node>
<StgValue><ssdm name="tmp_143"/></StgValue>
</operation>

<operation id="95" st_id="11" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:75 %tmp_144 = fcmp_olt  i64 %conv1_i, i64 -1.6

]]></Node>
<StgValue><ssdm name="tmp_144"/></StgValue>
</operation>
</state>

<state id="12" st_id="12">

<operation id="96" st_id="12" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:68 %tmp_141 = fcmp_oge  i64 %conv1_i, i64 -2.4

]]></Node>
<StgValue><ssdm name="tmp_141"/></StgValue>
</operation>

<operation id="97" st_id="12" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:69 %and_ln50_1 = and i1 %or_ln23_1, i1 %tmp_141

]]></Node>
<StgValue><ssdm name="and_ln50_1"/></StgValue>
</operation>

<operation id="98" st_id="12" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:70 %tmp_142 = fcmp_olt  i32 %p_read_2, i32 -2

]]></Node>
<StgValue><ssdm name="tmp_142"/></StgValue>
</operation>

<operation id="99" st_id="12" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:71 %and_ln50_2 = and i1 %or_ln23, i1 %tmp_142

]]></Node>
<StgValue><ssdm name="and_ln50_2"/></StgValue>
</operation>

<operation id="100" st_id="12" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:72 %and_ln50 = and i1 %and_ln50_1, i1 %and_ln50_2

]]></Node>
<StgValue><ssdm name="and_ln50"/></StgValue>
</operation>

<operation id="101" st_id="12" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:73 %tmp_143 = fcmp_oge  i32 %p_read_2, i32 -2

]]></Node>
<StgValue><ssdm name="tmp_143"/></StgValue>
</operation>

<operation id="102" st_id="12" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:74 %and_ln53_1 = and i1 %or_ln23, i1 %tmp_143

]]></Node>
<StgValue><ssdm name="and_ln53_1"/></StgValue>
</operation>

<operation id="103" st_id="12" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:75 %tmp_144 = fcmp_olt  i64 %conv1_i, i64 -1.6

]]></Node>
<StgValue><ssdm name="tmp_144"/></StgValue>
</operation>

<operation id="104" st_id="12" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:76 %and_ln53_2 = and i1 %or_ln23_1, i1 %tmp_144

]]></Node>
<StgValue><ssdm name="and_ln53_2"/></StgValue>
</operation>

<operation id="105" st_id="12" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:77 %and_ln53 = and i1 %and_ln53_1, i1 %and_ln53_2

]]></Node>
<StgValue><ssdm name="and_ln53"/></StgValue>
</operation>

<operation id="106" st_id="12" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:79 %or_ln53 = or i1 %and_ln53, i1 %and_ln50

]]></Node>
<StgValue><ssdm name="or_ln53"/></StgValue>
</operation>
</state>

<state id="13" st_id="13">

<operation id="107" st_id="13" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:44 %tmp_133 = fcmp_oge  i32 %p_read_2, i32 -4

]]></Node>
<StgValue><ssdm name="tmp_133"/></StgValue>
</operation>

<operation id="108" st_id="13" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:46 %tmp_134 = fcmp_olt  i64 %conv1_i, i64 -3.6

]]></Node>
<StgValue><ssdm name="tmp_134"/></StgValue>
</operation>

<operation id="109" st_id="13" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:49 %tmp_135 = fcmp_oge  i64 %conv1_i, i64 -3.6

]]></Node>
<StgValue><ssdm name="tmp_135"/></StgValue>
</operation>

<operation id="110" st_id="13" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:51 %tmp_136 = fcmp_olt  i64 %conv1_i, i64 -3.2

]]></Node>
<StgValue><ssdm name="tmp_136"/></StgValue>
</operation>
</state>

<state id="14" st_id="14">

<operation id="111" st_id="14" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:44 %tmp_133 = fcmp_oge  i32 %p_read_2, i32 -4

]]></Node>
<StgValue><ssdm name="tmp_133"/></StgValue>
</operation>

<operation id="112" st_id="14" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:45 %and_ln38_1 = and i1 %or_ln23, i1 %tmp_133

]]></Node>
<StgValue><ssdm name="and_ln38_1"/></StgValue>
</operation>

<operation id="113" st_id="14" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:46 %tmp_134 = fcmp_olt  i64 %conv1_i, i64 -3.6

]]></Node>
<StgValue><ssdm name="tmp_134"/></StgValue>
</operation>

<operation id="114" st_id="14" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:47 %and_ln38_2 = and i1 %or_ln23_1, i1 %tmp_134

]]></Node>
<StgValue><ssdm name="and_ln38_2"/></StgValue>
</operation>

<operation id="115" st_id="14" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:48 %and_ln38 = and i1 %and_ln38_1, i1 %and_ln38_2

]]></Node>
<StgValue><ssdm name="and_ln38"/></StgValue>
</operation>

<operation id="116" st_id="14" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:49 %tmp_135 = fcmp_oge  i64 %conv1_i, i64 -3.6

]]></Node>
<StgValue><ssdm name="tmp_135"/></StgValue>
</operation>

<operation id="117" st_id="14" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:50 %and_ln41_1 = and i1 %or_ln23_1, i1 %tmp_135

]]></Node>
<StgValue><ssdm name="and_ln41_1"/></StgValue>
</operation>

<operation id="118" st_id="14" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:51 %tmp_136 = fcmp_olt  i64 %conv1_i, i64 -3.2

]]></Node>
<StgValue><ssdm name="tmp_136"/></StgValue>
</operation>

<operation id="119" st_id="14" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:52 %and_ln41 = and i1 %and_ln41_1, i1 %tmp_136

]]></Node>
<StgValue><ssdm name="and_ln41"/></StgValue>
</operation>

<operation id="120" st_id="14" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:54 %or_ln41 = or i1 %and_ln41, i1 %and_ln38

]]></Node>
<StgValue><ssdm name="or_ln41"/></StgValue>
</operation>
</state>

<state id="15" st_id="15">

<operation id="121" st_id="15" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="24" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:20 %tmp_125 = fcmp_oge  i64 %conv1_i, i64 -5.6

]]></Node>
<StgValue><ssdm name="tmp_125"/></StgValue>
</operation>

<operation id="122" st_id="15" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="26" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:22 %tmp_126 = fcmp_olt  i64 %conv1_i, i64 -5.2

]]></Node>
<StgValue><ssdm name="tmp_126"/></StgValue>
</operation>

<operation id="123" st_id="15" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="28" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:24 %tmp_127 = fcmp_oge  i64 %conv1_i, i64 -5.2

]]></Node>
<StgValue><ssdm name="tmp_127"/></StgValue>
</operation>

<operation id="124" st_id="15" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:26 %tmp_128 = fcmp_olt  i64 %conv1_i, i64 -4.8

]]></Node>
<StgValue><ssdm name="tmp_128"/></StgValue>
</operation>
</state>

<state id="16" st_id="16">

<operation id="125" st_id="16" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="24" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:20 %tmp_125 = fcmp_oge  i64 %conv1_i, i64 -5.6

]]></Node>
<StgValue><ssdm name="tmp_125"/></StgValue>
</operation>

<operation id="126" st_id="16" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="25" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:21 %and_ln26_1 = and i1 %or_ln23_1, i1 %tmp_125

]]></Node>
<StgValue><ssdm name="and_ln26_1"/></StgValue>
</operation>

<operation id="127" st_id="16" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="26" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:22 %tmp_126 = fcmp_olt  i64 %conv1_i, i64 -5.2

]]></Node>
<StgValue><ssdm name="tmp_126"/></StgValue>
</operation>

<operation id="128" st_id="16" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:23 %and_ln26 = and i1 %and_ln26_1, i1 %tmp_126

]]></Node>
<StgValue><ssdm name="and_ln26"/></StgValue>
</operation>

<operation id="129" st_id="16" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="28" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:24 %tmp_127 = fcmp_oge  i64 %conv1_i, i64 -5.2

]]></Node>
<StgValue><ssdm name="tmp_127"/></StgValue>
</operation>

<operation id="130" st_id="16" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="29" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:25 %and_ln29_1 = and i1 %or_ln23_1, i1 %tmp_127

]]></Node>
<StgValue><ssdm name="and_ln29_1"/></StgValue>
</operation>

<operation id="131" st_id="16" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:26 %tmp_128 = fcmp_olt  i64 %conv1_i, i64 -4.8

]]></Node>
<StgValue><ssdm name="tmp_128"/></StgValue>
</operation>

<operation id="132" st_id="16" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="31" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:27 %and_ln29 = and i1 %and_ln29_1, i1 %tmp_128

]]></Node>
<StgValue><ssdm name="and_ln29"/></StgValue>
</operation>

<operation id="133" st_id="16" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:29 %or_ln29 = or i1 %and_ln29, i1 %and_ln26

]]></Node>
<StgValue><ssdm name="or_ln29"/></StgValue>
</operation>
</state>

<state id="17" st_id="17">

<operation id="134" st_id="17" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln29" val="0"/>
<literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="12" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:8 %tmp_s = fcmp_oge  i32 %p_read_2, i32 -6

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="135" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln29" val="0"/>
<literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="20" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:16 %tmp_124 = fcmp_olt  i64 %conv1_i, i64 -5.6

]]></Node>
<StgValue><ssdm name="tmp_124"/></StgValue>
</operation>

<operation id="136" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:32 %tmp_129 = fcmp_oge  i64 %conv1_i, i64 -4.8

]]></Node>
<StgValue><ssdm name="tmp_129"/></StgValue>
</operation>

<operation id="137" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:34 %tmp_130 = fcmp_olt  i64 %conv1_i, i64 -4.4

]]></Node>
<StgValue><ssdm name="tmp_130"/></StgValue>
</operation>

<operation id="138" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:36 %tmp_131 = fcmp_oge  i64 %conv1_i, i64 -4.4

]]></Node>
<StgValue><ssdm name="tmp_131"/></StgValue>
</operation>

<operation id="139" st_id="17" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:38 %tmp_132 = fcmp_olt  i32 %p_read_2, i32 -4

]]></Node>
<StgValue><ssdm name="tmp_132"/></StgValue>
</operation>

<operation id="140" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:57 %tmp_137 = fcmp_oge  i64 %conv1_i, i64 -3.2

]]></Node>
<StgValue><ssdm name="tmp_137"/></StgValue>
</operation>

<operation id="141" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:59 %tmp_138 = fcmp_olt  i64 %conv1_i, i64 -2.8

]]></Node>
<StgValue><ssdm name="tmp_138"/></StgValue>
</operation>

<operation id="142" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:61 %tmp_139 = fcmp_oge  i64 %conv1_i, i64 -2.8

]]></Node>
<StgValue><ssdm name="tmp_139"/></StgValue>
</operation>

<operation id="143" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:63 %tmp_140 = fcmp_olt  i64 %conv1_i, i64 -2.4

]]></Node>
<StgValue><ssdm name="tmp_140"/></StgValue>
</operation>

<operation id="144" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:81 %tmp_145 = fcmp_oge  i64 %conv1_i, i64 -1.6

]]></Node>
<StgValue><ssdm name="tmp_145"/></StgValue>
</operation>

<operation id="145" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:83 %tmp_146 = fcmp_olt  i64 %conv1_i, i64 -1.2

]]></Node>
<StgValue><ssdm name="tmp_146"/></StgValue>
</operation>

<operation id="146" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:85 %tmp_147 = fcmp_oge  i64 %conv1_i, i64 -1.2

]]></Node>
<StgValue><ssdm name="tmp_147"/></StgValue>
</operation>

<operation id="147" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:87 %tmp_148 = fcmp_olt  i64 %conv1_i, i64 -0.8

]]></Node>
<StgValue><ssdm name="tmp_148"/></StgValue>
</operation>

<operation id="148" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:92 %tmp_149 = fcmp_oge  i64 %conv1_i, i64 -0.8

]]></Node>
<StgValue><ssdm name="tmp_149"/></StgValue>
</operation>

<operation id="149" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:94 %tmp_150 = fcmp_olt  i64 %conv1_i, i64 -0.4

]]></Node>
<StgValue><ssdm name="tmp_150"/></StgValue>
</operation>

<operation id="150" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:96 %tmp_151 = fcmp_oge  i64 %conv1_i, i64 -0.4

]]></Node>
<StgValue><ssdm name="tmp_151"/></StgValue>
</operation>

<operation id="151" st_id="17" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:98 %tmp_152 = fcmp_olt  i32 %p_read_2, i32 0

]]></Node>
<StgValue><ssdm name="tmp_152"/></StgValue>
</operation>

<operation id="152" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:117 %tmp_157 = fcmp_oge  i64 %conv1_i, i64 0.8

]]></Node>
<StgValue><ssdm name="tmp_157"/></StgValue>
</operation>

<operation id="153" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:119 %tmp_158 = fcmp_olt  i64 %conv1_i, i64 1.2

]]></Node>
<StgValue><ssdm name="tmp_158"/></StgValue>
</operation>

<operation id="154" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:121 %tmp_159 = fcmp_oge  i64 %conv1_i, i64 1.2

]]></Node>
<StgValue><ssdm name="tmp_159"/></StgValue>
</operation>

<operation id="155" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:123 %tmp_160 = fcmp_olt  i64 %conv1_i, i64 1.6

]]></Node>
<StgValue><ssdm name="tmp_160"/></StgValue>
</operation>

<operation id="156" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:141 %tmp_165 = fcmp_oge  i64 %conv1_i, i64 2.4

]]></Node>
<StgValue><ssdm name="tmp_165"/></StgValue>
</operation>

<operation id="157" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:143 %tmp_166 = fcmp_olt  i64 %conv1_i, i64 2.8

]]></Node>
<StgValue><ssdm name="tmp_166"/></StgValue>
</operation>

<operation id="158" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:145 %tmp_167 = fcmp_oge  i64 %conv1_i, i64 2.8

]]></Node>
<StgValue><ssdm name="tmp_167"/></StgValue>
</operation>

<operation id="159" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:147 %tmp_168 = fcmp_olt  i64 %conv1_i, i64 3.2

]]></Node>
<StgValue><ssdm name="tmp_168"/></StgValue>
</operation>

<operation id="160" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:152 %tmp_169 = fcmp_oge  i64 %conv1_i, i64 3.2

]]></Node>
<StgValue><ssdm name="tmp_169"/></StgValue>
</operation>

<operation id="161" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:154 %tmp_170 = fcmp_olt  i64 %conv1_i, i64 3.6

]]></Node>
<StgValue><ssdm name="tmp_170"/></StgValue>
</operation>

<operation id="162" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:156 %tmp_171 = fcmp_oge  i64 %conv1_i, i64 3.6

]]></Node>
<StgValue><ssdm name="tmp_171"/></StgValue>
</operation>

<operation id="163" st_id="17" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:158 %tmp_172 = fcmp_olt  i32 %p_read_2, i32 4

]]></Node>
<StgValue><ssdm name="tmp_172"/></StgValue>
</operation>

<operation id="164" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:176 %tmp_177 = fcmp_oge  i64 %conv1_i, i64 4.8

]]></Node>
<StgValue><ssdm name="tmp_177"/></StgValue>
</operation>

<operation id="165" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:178 %tmp_178 = fcmp_olt  i64 %conv1_i, i64 5.2

]]></Node>
<StgValue><ssdm name="tmp_178"/></StgValue>
</operation>

<operation id="166" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:180 %tmp_179 = fcmp_oge  i64 %conv1_i, i64 5.2

]]></Node>
<StgValue><ssdm name="tmp_179"/></StgValue>
</operation>

<operation id="167" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="186" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:182 %tmp_180 = fcmp_olt  i64 %conv1_i, i64 5.6

]]></Node>
<StgValue><ssdm name="tmp_180"/></StgValue>
</operation>
</state>

<state id="18" st_id="18">

<operation id="168" st_id="18" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln29" val="0"/>
<literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="12" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:8 %tmp_s = fcmp_oge  i32 %p_read_2, i32 -6

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="169" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln29" val="0"/>
<literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="13" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:9 %and_ln23 = and i1 %or_ln23, i1 %tmp_s

]]></Node>
<StgValue><ssdm name="and_ln23"/></StgValue>
</operation>

<operation id="170" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln29" val="0"/>
<literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="20" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:16 %tmp_124 = fcmp_olt  i64 %conv1_i, i64 -5.6

]]></Node>
<StgValue><ssdm name="tmp_124"/></StgValue>
</operation>

<operation id="171" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln29" val="0"/>
<literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="21" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:17 %and_ln23_1 = and i1 %or_ln23_1, i1 %tmp_124

]]></Node>
<StgValue><ssdm name="and_ln23_1"/></StgValue>
</operation>

<operation id="172" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln29" val="0"/>
<literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="22" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:18 %lut_i = and i1 %and_ln23, i1 %and_ln23_1

]]></Node>
<StgValue><ssdm name="lut_i"/></StgValue>
</operation>

<operation id="173" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln29" val="0"/>
<literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="23" bw="2" op_0_bw="1">
<![CDATA[
entry:19 %zext_ln13 = zext i1 %lut_i

]]></Node>
<StgValue><ssdm name="zext_ln13"/></StgValue>
</operation>

<operation id="174" st_id="18" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln29" val="1"/>
<literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="32" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
entry:28 %select_ln29 = select i1 %and_ln29, i2 3, i2 2

]]></Node>
<StgValue><ssdm name="select_ln29"/></StgValue>
</operation>

<operation id="175" st_id="18" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="34" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
entry:30 %lut_i_31 = select i1 %or_ln29, i2 %select_ln29, i2 %zext_ln13

]]></Node>
<StgValue><ssdm name="lut_i_31"/></StgValue>
</operation>

<operation id="176" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="35" bw="3" op_0_bw="2">
<![CDATA[
entry:31 %zext_ln13_1 = zext i2 %lut_i_31

]]></Node>
<StgValue><ssdm name="zext_ln13_1"/></StgValue>
</operation>

<operation id="177" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:32 %tmp_129 = fcmp_oge  i64 %conv1_i, i64 -4.8

]]></Node>
<StgValue><ssdm name="tmp_129"/></StgValue>
</operation>

<operation id="178" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:33 %and_ln32_1 = and i1 %or_ln23_1, i1 %tmp_129

]]></Node>
<StgValue><ssdm name="and_ln32_1"/></StgValue>
</operation>

<operation id="179" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:34 %tmp_130 = fcmp_olt  i64 %conv1_i, i64 -4.4

]]></Node>
<StgValue><ssdm name="tmp_130"/></StgValue>
</operation>

<operation id="180" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:35 %and_ln32 = and i1 %and_ln32_1, i1 %tmp_130

]]></Node>
<StgValue><ssdm name="and_ln32"/></StgValue>
</operation>

<operation id="181" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:36 %tmp_131 = fcmp_oge  i64 %conv1_i, i64 -4.4

]]></Node>
<StgValue><ssdm name="tmp_131"/></StgValue>
</operation>

<operation id="182" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:37 %and_ln35_1 = and i1 %or_ln23_1, i1 %tmp_131

]]></Node>
<StgValue><ssdm name="and_ln35_1"/></StgValue>
</operation>

<operation id="183" st_id="18" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:38 %tmp_132 = fcmp_olt  i32 %p_read_2, i32 -4

]]></Node>
<StgValue><ssdm name="tmp_132"/></StgValue>
</operation>

<operation id="184" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:39 %and_ln35_2 = and i1 %or_ln23, i1 %tmp_132

]]></Node>
<StgValue><ssdm name="and_ln35_2"/></StgValue>
</operation>

<operation id="185" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:40 %and_ln35 = and i1 %and_ln35_1, i1 %and_ln35_2

]]></Node>
<StgValue><ssdm name="and_ln35"/></StgValue>
</operation>

<operation id="186" st_id="18" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="45" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
entry:41 %select_ln35 = select i1 %and_ln35, i3 5, i3 4

]]></Node>
<StgValue><ssdm name="select_ln35"/></StgValue>
</operation>

<operation id="187" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:42 %or_ln35 = or i1 %and_ln35, i1 %and_ln32

]]></Node>
<StgValue><ssdm name="or_ln35"/></StgValue>
</operation>

<operation id="188" st_id="18" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="0"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
entry:43 %lut_i_32 = select i1 %or_ln35, i3 %select_ln35, i3 %zext_ln13_1

]]></Node>
<StgValue><ssdm name="lut_i_32"/></StgValue>
</operation>

<operation id="189" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:57 %tmp_137 = fcmp_oge  i64 %conv1_i, i64 -3.2

]]></Node>
<StgValue><ssdm name="tmp_137"/></StgValue>
</operation>

<operation id="190" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:59 %tmp_138 = fcmp_olt  i64 %conv1_i, i64 -2.8

]]></Node>
<StgValue><ssdm name="tmp_138"/></StgValue>
</operation>

<operation id="191" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:61 %tmp_139 = fcmp_oge  i64 %conv1_i, i64 -2.8

]]></Node>
<StgValue><ssdm name="tmp_139"/></StgValue>
</operation>

<operation id="192" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:62 %and_ln47_1 = and i1 %or_ln23_1, i1 %tmp_139

]]></Node>
<StgValue><ssdm name="and_ln47_1"/></StgValue>
</operation>

<operation id="193" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:63 %tmp_140 = fcmp_olt  i64 %conv1_i, i64 -2.4

]]></Node>
<StgValue><ssdm name="tmp_140"/></StgValue>
</operation>

<operation id="194" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:64 %and_ln47 = and i1 %and_ln47_1, i1 %tmp_140

]]></Node>
<StgValue><ssdm name="and_ln47"/></StgValue>
</operation>

<operation id="195" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:81 %tmp_145 = fcmp_oge  i64 %conv1_i, i64 -1.6

]]></Node>
<StgValue><ssdm name="tmp_145"/></StgValue>
</operation>

<operation id="196" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:83 %tmp_146 = fcmp_olt  i64 %conv1_i, i64 -1.2

]]></Node>
<StgValue><ssdm name="tmp_146"/></StgValue>
</operation>

<operation id="197" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:85 %tmp_147 = fcmp_oge  i64 %conv1_i, i64 -1.2

]]></Node>
<StgValue><ssdm name="tmp_147"/></StgValue>
</operation>

<operation id="198" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:86 %and_ln59_1 = and i1 %or_ln23_1, i1 %tmp_147

]]></Node>
<StgValue><ssdm name="and_ln59_1"/></StgValue>
</operation>

<operation id="199" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:87 %tmp_148 = fcmp_olt  i64 %conv1_i, i64 -0.8

]]></Node>
<StgValue><ssdm name="tmp_148"/></StgValue>
</operation>

<operation id="200" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:88 %and_ln59 = and i1 %and_ln59_1, i1 %tmp_148

]]></Node>
<StgValue><ssdm name="and_ln59"/></StgValue>
</operation>

<operation id="201" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:92 %tmp_149 = fcmp_oge  i64 %conv1_i, i64 -0.8

]]></Node>
<StgValue><ssdm name="tmp_149"/></StgValue>
</operation>

<operation id="202" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:94 %tmp_150 = fcmp_olt  i64 %conv1_i, i64 -0.4

]]></Node>
<StgValue><ssdm name="tmp_150"/></StgValue>
</operation>

<operation id="203" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:96 %tmp_151 = fcmp_oge  i64 %conv1_i, i64 -0.4

]]></Node>
<StgValue><ssdm name="tmp_151"/></StgValue>
</operation>

<operation id="204" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:97 %and_ln65_1 = and i1 %or_ln23_1, i1 %tmp_151

]]></Node>
<StgValue><ssdm name="and_ln65_1"/></StgValue>
</operation>

<operation id="205" st_id="18" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:98 %tmp_152 = fcmp_olt  i32 %p_read_2, i32 0

]]></Node>
<StgValue><ssdm name="tmp_152"/></StgValue>
</operation>

<operation id="206" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:99 %and_ln65_2 = and i1 %or_ln23, i1 %tmp_152

]]></Node>
<StgValue><ssdm name="and_ln65_2"/></StgValue>
</operation>

<operation id="207" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:100 %and_ln65 = and i1 %and_ln65_1, i1 %and_ln65_2

]]></Node>
<StgValue><ssdm name="and_ln65"/></StgValue>
</operation>

<operation id="208" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:117 %tmp_157 = fcmp_oge  i64 %conv1_i, i64 0.8

]]></Node>
<StgValue><ssdm name="tmp_157"/></StgValue>
</operation>

<operation id="209" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:119 %tmp_158 = fcmp_olt  i64 %conv1_i, i64 1.2

]]></Node>
<StgValue><ssdm name="tmp_158"/></StgValue>
</operation>

<operation id="210" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:121 %tmp_159 = fcmp_oge  i64 %conv1_i, i64 1.2

]]></Node>
<StgValue><ssdm name="tmp_159"/></StgValue>
</operation>

<operation id="211" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:122 %and_ln77_1 = and i1 %or_ln23_1, i1 %tmp_159

]]></Node>
<StgValue><ssdm name="and_ln77_1"/></StgValue>
</operation>

<operation id="212" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:123 %tmp_160 = fcmp_olt  i64 %conv1_i, i64 1.6

]]></Node>
<StgValue><ssdm name="tmp_160"/></StgValue>
</operation>

<operation id="213" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:124 %and_ln77 = and i1 %and_ln77_1, i1 %tmp_160

]]></Node>
<StgValue><ssdm name="and_ln77"/></StgValue>
</operation>

<operation id="214" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:141 %tmp_165 = fcmp_oge  i64 %conv1_i, i64 2.4

]]></Node>
<StgValue><ssdm name="tmp_165"/></StgValue>
</operation>

<operation id="215" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:143 %tmp_166 = fcmp_olt  i64 %conv1_i, i64 2.8

]]></Node>
<StgValue><ssdm name="tmp_166"/></StgValue>
</operation>

<operation id="216" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:145 %tmp_167 = fcmp_oge  i64 %conv1_i, i64 2.8

]]></Node>
<StgValue><ssdm name="tmp_167"/></StgValue>
</operation>

<operation id="217" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:146 %and_ln89_1 = and i1 %or_ln23_1, i1 %tmp_167

]]></Node>
<StgValue><ssdm name="and_ln89_1"/></StgValue>
</operation>

<operation id="218" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:147 %tmp_168 = fcmp_olt  i64 %conv1_i, i64 3.2

]]></Node>
<StgValue><ssdm name="tmp_168"/></StgValue>
</operation>

<operation id="219" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:148 %and_ln89 = and i1 %and_ln89_1, i1 %tmp_168

]]></Node>
<StgValue><ssdm name="and_ln89"/></StgValue>
</operation>

<operation id="220" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:152 %tmp_169 = fcmp_oge  i64 %conv1_i, i64 3.2

]]></Node>
<StgValue><ssdm name="tmp_169"/></StgValue>
</operation>

<operation id="221" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:154 %tmp_170 = fcmp_olt  i64 %conv1_i, i64 3.6

]]></Node>
<StgValue><ssdm name="tmp_170"/></StgValue>
</operation>

<operation id="222" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:156 %tmp_171 = fcmp_oge  i64 %conv1_i, i64 3.6

]]></Node>
<StgValue><ssdm name="tmp_171"/></StgValue>
</operation>

<operation id="223" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:157 %and_ln95_1 = and i1 %or_ln23_1, i1 %tmp_171

]]></Node>
<StgValue><ssdm name="and_ln95_1"/></StgValue>
</operation>

<operation id="224" st_id="18" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:158 %tmp_172 = fcmp_olt  i32 %p_read_2, i32 4

]]></Node>
<StgValue><ssdm name="tmp_172"/></StgValue>
</operation>

<operation id="225" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:159 %and_ln95_2 = and i1 %or_ln23, i1 %tmp_172

]]></Node>
<StgValue><ssdm name="and_ln95_2"/></StgValue>
</operation>

<operation id="226" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:160 %and_ln95 = and i1 %and_ln95_1, i1 %and_ln95_2

]]></Node>
<StgValue><ssdm name="and_ln95"/></StgValue>
</operation>

<operation id="227" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:176 %tmp_177 = fcmp_oge  i64 %conv1_i, i64 4.8

]]></Node>
<StgValue><ssdm name="tmp_177"/></StgValue>
</operation>

<operation id="228" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:178 %tmp_178 = fcmp_olt  i64 %conv1_i, i64 5.2

]]></Node>
<StgValue><ssdm name="tmp_178"/></StgValue>
</operation>

<operation id="229" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:180 %tmp_179 = fcmp_oge  i64 %conv1_i, i64 5.2

]]></Node>
<StgValue><ssdm name="tmp_179"/></StgValue>
</operation>

<operation id="230" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="185" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:181 %and_ln107_1 = and i1 %or_ln23_1, i1 %tmp_179

]]></Node>
<StgValue><ssdm name="and_ln107_1"/></StgValue>
</operation>

<operation id="231" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="186" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:182 %tmp_180 = fcmp_olt  i64 %conv1_i, i64 5.6

]]></Node>
<StgValue><ssdm name="tmp_180"/></StgValue>
</operation>

<operation id="232" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:183 %and_ln107 = and i1 %and_ln107_1, i1 %tmp_180

]]></Node>
<StgValue><ssdm name="and_ln107"/></StgValue>
</operation>
</state>

<state id="19" st_id="19">

<operation id="233" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln41" val="1"/>
<literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
entry:53 %select_ln41 = select i1 %and_ln41, i3 7, i3 6

]]></Node>
<StgValue><ssdm name="select_ln41"/></StgValue>
</operation>

<operation id="234" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
entry:55 %lut_i_33 = select i1 %or_ln41, i3 %select_ln41, i3 %lut_i_32

]]></Node>
<StgValue><ssdm name="lut_i_33"/></StgValue>
</operation>

<operation id="235" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="4" op_0_bw="3">
<![CDATA[
entry:56 %zext_ln13_2 = zext i3 %lut_i_33

]]></Node>
<StgValue><ssdm name="zext_ln13_2"/></StgValue>
</operation>

<operation id="236" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:58 %and_ln44_1 = and i1 %or_ln23_1, i1 %tmp_137

]]></Node>
<StgValue><ssdm name="and_ln44_1"/></StgValue>
</operation>

<operation id="237" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:60 %and_ln44 = and i1 %and_ln44_1, i1 %tmp_138

]]></Node>
<StgValue><ssdm name="and_ln44"/></StgValue>
</operation>

<operation id="238" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
entry:65 %select_ln47 = select i1 %and_ln47, i4 9, i4 8

]]></Node>
<StgValue><ssdm name="select_ln47"/></StgValue>
</operation>

<operation id="239" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:66 %or_ln47 = or i1 %and_ln47, i1 %and_ln44

]]></Node>
<StgValue><ssdm name="or_ln47"/></StgValue>
</operation>

<operation id="240" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
entry:67 %lut_i_34 = select i1 %or_ln47, i4 %select_ln47, i4 %zext_ln13_2

]]></Node>
<StgValue><ssdm name="lut_i_34"/></StgValue>
</operation>

<operation id="241" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="1"/>
<literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
entry:78 %select_ln53 = select i1 %and_ln53, i4 11, i4 10

]]></Node>
<StgValue><ssdm name="select_ln53"/></StgValue>
</operation>

<operation id="242" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
entry:80 %lut_i_35 = select i1 %or_ln53, i4 %select_ln53, i4 %lut_i_34

]]></Node>
<StgValue><ssdm name="lut_i_35"/></StgValue>
</operation>

<operation id="243" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:82 %and_ln56_1 = and i1 %or_ln23_1, i1 %tmp_145

]]></Node>
<StgValue><ssdm name="and_ln56_1"/></StgValue>
</operation>

<operation id="244" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:84 %and_ln56 = and i1 %and_ln56_1, i1 %tmp_146

]]></Node>
<StgValue><ssdm name="and_ln56"/></StgValue>
</operation>

<operation id="245" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
entry:89 %select_ln59 = select i1 %and_ln59, i4 13, i4 12

]]></Node>
<StgValue><ssdm name="select_ln59"/></StgValue>
</operation>

<operation id="246" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:90 %or_ln59 = or i1 %and_ln59, i1 %and_ln56

]]></Node>
<StgValue><ssdm name="or_ln59"/></StgValue>
</operation>

<operation id="247" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
entry:91 %lut_i_36 = select i1 %or_ln59, i4 %select_ln59, i4 %lut_i_35

]]></Node>
<StgValue><ssdm name="lut_i_36"/></StgValue>
</operation>

<operation id="248" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:93 %and_ln62_1 = and i1 %or_ln23_1, i1 %tmp_149

]]></Node>
<StgValue><ssdm name="and_ln62_1"/></StgValue>
</operation>

<operation id="249" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:95 %and_ln62 = and i1 %and_ln62_1, i1 %tmp_150

]]></Node>
<StgValue><ssdm name="and_ln62"/></StgValue>
</operation>

<operation id="250" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
entry:101 %select_ln65 = select i1 %and_ln65, i4 15, i4 14

]]></Node>
<StgValue><ssdm name="select_ln65"/></StgValue>
</operation>

<operation id="251" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:102 %or_ln65 = or i1 %and_ln65, i1 %and_ln62

]]></Node>
<StgValue><ssdm name="or_ln65"/></StgValue>
</operation>

<operation id="252" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
entry:103 %lut_i_37 = select i1 %or_ln65, i4 %select_ln65, i4 %lut_i_36

]]></Node>
<StgValue><ssdm name="lut_i_37"/></StgValue>
</operation>

<operation id="253" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="0"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="5" op_0_bw="4">
<![CDATA[
entry:104 %zext_ln13_3 = zext i4 %lut_i_37

]]></Node>
<StgValue><ssdm name="zext_ln13_3"/></StgValue>
</operation>

<operation id="254" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln71" val="1"/>
<literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:114 %select_ln71 = select i1 %and_ln71, i5 17, i5 16

]]></Node>
<StgValue><ssdm name="select_ln71"/></StgValue>
</operation>

<operation id="255" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:116 %lut_i_38 = select i1 %or_ln71, i5 %select_ln71, i5 %zext_ln13_3

]]></Node>
<StgValue><ssdm name="lut_i_38"/></StgValue>
</operation>

<operation id="256" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:118 %and_ln74_1 = and i1 %or_ln23_1, i1 %tmp_157

]]></Node>
<StgValue><ssdm name="and_ln74_1"/></StgValue>
</operation>

<operation id="257" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:120 %and_ln74 = and i1 %and_ln74_1, i1 %tmp_158

]]></Node>
<StgValue><ssdm name="and_ln74"/></StgValue>
</operation>

<operation id="258" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:125 %select_ln77 = select i1 %and_ln77, i5 19, i5 18

]]></Node>
<StgValue><ssdm name="select_ln77"/></StgValue>
</operation>

<operation id="259" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:126 %or_ln77 = or i1 %and_ln77, i1 %and_ln74

]]></Node>
<StgValue><ssdm name="or_ln77"/></StgValue>
</operation>

<operation id="260" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="0"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:127 %lut_i_39 = select i1 %or_ln77, i5 %select_ln77, i5 %lut_i_38

]]></Node>
<StgValue><ssdm name="lut_i_39"/></StgValue>
</operation>

<operation id="261" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln83" val="1"/>
<literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:138 %select_ln83 = select i1 %and_ln83, i5 21, i5 20

]]></Node>
<StgValue><ssdm name="select_ln83"/></StgValue>
</operation>

<operation id="262" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:140 %lut_i_40 = select i1 %or_ln83, i5 %select_ln83, i5 %lut_i_39

]]></Node>
<StgValue><ssdm name="lut_i_40"/></StgValue>
</operation>
</state>

<state id="20" st_id="20">

<operation id="263" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:142 %and_ln86_1 = and i1 %or_ln23_1, i1 %tmp_165

]]></Node>
<StgValue><ssdm name="and_ln86_1"/></StgValue>
</operation>

<operation id="264" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:144 %and_ln86 = and i1 %and_ln86_1, i1 %tmp_166

]]></Node>
<StgValue><ssdm name="and_ln86"/></StgValue>
</operation>

<operation id="265" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:149 %select_ln89 = select i1 %and_ln89, i5 23, i5 22

]]></Node>
<StgValue><ssdm name="select_ln89"/></StgValue>
</operation>

<operation id="266" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:150 %or_ln89 = or i1 %and_ln89, i1 %and_ln86

]]></Node>
<StgValue><ssdm name="or_ln89"/></StgValue>
</operation>

<operation id="267" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:151 %lut_i_41 = select i1 %or_ln89, i5 %select_ln89, i5 %lut_i_40

]]></Node>
<StgValue><ssdm name="lut_i_41"/></StgValue>
</operation>

<operation id="268" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:153 %and_ln92_1 = and i1 %or_ln23_1, i1 %tmp_169

]]></Node>
<StgValue><ssdm name="and_ln92_1"/></StgValue>
</operation>

<operation id="269" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:155 %and_ln92 = and i1 %and_ln92_1, i1 %tmp_170

]]></Node>
<StgValue><ssdm name="and_ln92"/></StgValue>
</operation>

<operation id="270" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:161 %select_ln95 = select i1 %and_ln95, i5 25, i5 24

]]></Node>
<StgValue><ssdm name="select_ln95"/></StgValue>
</operation>

<operation id="271" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:162 %or_ln95 = or i1 %and_ln95, i1 %and_ln92

]]></Node>
<StgValue><ssdm name="or_ln95"/></StgValue>
</operation>

<operation id="272" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="0"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:163 %lut_i_42 = select i1 %or_ln95, i5 %select_ln95, i5 %lut_i_41

]]></Node>
<StgValue><ssdm name="lut_i_42"/></StgValue>
</operation>

<operation id="273" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln101" val="1"/>
<literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:173 %select_ln101 = select i1 %and_ln101, i5 27, i5 26

]]></Node>
<StgValue><ssdm name="select_ln101"/></StgValue>
</operation>

<operation id="274" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="179" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:175 %lut_i_43 = select i1 %or_ln101, i5 %select_ln101, i5 %lut_i_42

]]></Node>
<StgValue><ssdm name="lut_i_43"/></StgValue>
</operation>

<operation id="275" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:177 %and_ln104_1 = and i1 %or_ln23_1, i1 %tmp_177

]]></Node>
<StgValue><ssdm name="and_ln104_1"/></StgValue>
</operation>

<operation id="276" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="183" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:179 %and_ln104 = and i1 %and_ln104_1, i1 %tmp_178

]]></Node>
<StgValue><ssdm name="and_ln104"/></StgValue>
</operation>

<operation id="277" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="188" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:184 %select_ln107 = select i1 %and_ln107, i5 29, i5 28

]]></Node>
<StgValue><ssdm name="select_ln107"/></StgValue>
</operation>

<operation id="278" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:185 %or_ln107 = or i1 %and_ln107, i1 %and_ln104

]]></Node>
<StgValue><ssdm name="or_ln107"/></StgValue>
</operation>

<operation id="279" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:186 %lut_i_44 = select i1 %or_ln107, i5 %select_ln107, i5 %lut_i_43

]]></Node>
<StgValue><ssdm name="lut_i_44"/></StgValue>
</operation>

<operation id="280" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln113" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:194 %select_ln113 = select i1 %and_ln113, i5 31, i5 30

]]></Node>
<StgValue><ssdm name="select_ln113"/></StgValue>
</operation>

<operation id="281" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="200" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:196 %lut_i_45 = select i1 %or_ln113, i5 %select_ln113, i5 %lut_i_44

]]></Node>
<StgValue><ssdm name="lut_i_45"/></StgValue>
</operation>
</state>

<state id="21" st_id="21">

<operation id="282" st_id="21" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="201" bw="32" op_0_bw="5">
<![CDATA[
entry:197 %zext_ln13_4 = zext i5 %lut_i_45

]]></Node>
<StgValue><ssdm name="zext_ln13_4"/></StgValue>
</operation>

<operation id="283" st_id="21" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="202" bw="5" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
entry:198 %sigmoid_lut_addr = getelementptr i32 %sigmoid_lut, i32 0, i32 %zext_ln13_4

]]></Node>
<StgValue><ssdm name="sigmoid_lut_addr"/></StgValue>
</operation>

<operation id="284" st_id="21" stage="2" lat="2">
<core>ROM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="203" bw="32" op_0_bw="5">
<![CDATA[
entry:199 %sigmoid_lut_load = load i5 %sigmoid_lut_addr

]]></Node>
<StgValue><ssdm name="sigmoid_lut_load"/></StgValue>
</operation>
</state>

<state id="22" st_id="22">

<operation id="285" st_id="22" stage="1" lat="2">
<core>ROM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="203" bw="32" op_0_bw="5">
<![CDATA[
entry:199 %sigmoid_lut_load = load i5 %sigmoid_lut_addr

]]></Node>
<StgValue><ssdm name="sigmoid_lut_load"/></StgValue>
</operation>

<operation id="286" st_id="22" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="204" bw="0" op_0_bw="32">
<![CDATA[
entry:200 %ret_ln364 = ret i32 %sigmoid_lut_load

]]></Node>
<StgValue><ssdm name="ret_ln364"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
