Timing Analyzer report for uart_xbee
Mon Jan 09 22:13:52 2023
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_50'
 13. Slow 1200mV 85C Model Hold: 'clk_50'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk_50'
 22. Slow 1200mV 0C Model Hold: 'clk_50'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk_50'
 30. Fast 1200mV 0C Model Hold: 'clk_50'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Output Ports
 45. Unconstrained Output Ports
 46. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; uart_xbee                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.2%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk_50     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 358.81 MHz ; 250.0 MHz       ; clk_50     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; clk_50 ; -1.787 ; -17.899           ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk_50 ; 0.341 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; clk_50 ; -3.000 ; -21.000                         ;
+--------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50'                                                                                  ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.787 ; adc_clk_counter[4] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.718      ;
; -1.699 ; adc_clk_counter[6] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.630      ;
; -1.693 ; adc_clk_counter[6] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.624      ;
; -1.692 ; adc_clk_counter[0] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.623      ;
; -1.686 ; adc_clk_counter[0] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.617      ;
; -1.671 ; adc_clk_counter[4] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.602      ;
; -1.665 ; adc_clk_counter[4] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.596      ;
; -1.619 ; adc_clk_counter[3] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.550      ;
; -1.613 ; adc_clk_counter[3] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.544      ;
; -1.583 ; adc_clk_counter[6] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.514      ;
; -1.577 ; adc_clk_counter[6] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.508      ;
; -1.576 ; adc_clk_counter[0] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.507      ;
; -1.570 ; adc_clk_counter[0] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.501      ;
; -1.555 ; adc_clk_counter[4] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.486      ;
; -1.549 ; adc_clk_counter[4] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.480      ;
; -1.532 ; adc_clk_counter[2] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.463      ;
; -1.532 ; adc_clk_counter[5] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.463      ;
; -1.526 ; adc_clk_counter[5] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.457      ;
; -1.503 ; adc_clk_counter[3] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.434      ;
; -1.497 ; adc_clk_counter[3] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.428      ;
; -1.467 ; adc_clk_counter[6] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.398      ;
; -1.461 ; adc_clk_counter[6] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.392      ;
; -1.460 ; adc_clk_counter[0] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.391      ;
; -1.454 ; adc_clk_counter[0] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.385      ;
; -1.453 ; adc_clk_counter[8] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.384      ;
; -1.453 ; adc_clk_counter[2] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.384      ;
; -1.447 ; adc_clk_counter[8] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.378      ;
; -1.433 ; adc_clk_counter[7] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.364      ;
; -1.433 ; adc_clk_counter[4] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.364      ;
; -1.427 ; adc_clk_counter[7] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.358      ;
; -1.416 ; adc_clk_counter[2] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.347      ;
; -1.416 ; adc_clk_counter[5] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.347      ;
; -1.410 ; adc_clk_counter[5] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.341      ;
; -1.387 ; adc_clk_counter[3] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.318      ;
; -1.381 ; adc_clk_counter[3] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.312      ;
; -1.343 ; adc_clk_counter[1] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.274      ;
; -1.337 ; adc_clk_counter[1] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.268      ;
; -1.337 ; adc_clk_counter[8] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.268      ;
; -1.337 ; adc_clk_counter[2] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.268      ;
; -1.331 ; adc_clk_counter[8] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.262      ;
; -1.317 ; adc_clk_counter[7] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.248      ;
; -1.311 ; adc_clk_counter[7] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.242      ;
; -1.300 ; adc_clk_counter[2] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.231      ;
; -1.300 ; adc_clk_counter[5] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.231      ;
; -1.294 ; adc_clk_counter[5] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.225      ;
; -1.227 ; adc_clk_counter[1] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.158      ;
; -1.221 ; adc_clk_counter[1] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.152      ;
; -1.221 ; adc_clk_counter[8] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.152      ;
; -1.221 ; adc_clk_counter[2] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.152      ;
; -1.215 ; adc_clk_counter[8] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.146      ;
; -1.201 ; adc_clk_counter[7] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.132      ;
; -1.195 ; adc_clk_counter[7] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.126      ;
; -1.111 ; adc_clk_counter[1] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.042      ;
; -1.105 ; adc_clk_counter[1] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.036      ;
; -1.096 ; adc_clk_counter[4] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.027      ;
; -0.970 ; adc_uart_switch[4] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.439     ; 1.526      ;
; -0.944 ; adc_clk_counter[6] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 1.875      ;
; -0.937 ; adc_clk_counter[0] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 1.868      ;
; -0.931 ; adc_uart_switch[6] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.439     ; 1.487      ;
; -0.891 ; adc_clk_counter[3] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 1.822      ;
; -0.842 ; adc_clk_counter[4] ; ADC_SCK            ; clk_50       ; clk_50      ; 1.000        ; 0.307      ; 2.144      ;
; -0.841 ; adc_clk_counter[2] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 1.772      ;
; -0.826 ; adc_uart_switch[2] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 1.742      ;
; -0.820 ; adc_uart_switch[2] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 1.736      ;
; -0.816 ; adc_clk_counter[3] ; ADC_SCK            ; clk_50       ; clk_50      ; 1.000        ; 0.307      ; 2.118      ;
; -0.807 ; adc_uart_switch[2] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.439     ; 1.363      ;
; -0.803 ; adc_uart_switch[5] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.439     ; 1.359      ;
; -0.782 ; adc_clk_counter[2] ; ADC_SCK            ; clk_50       ; clk_50      ; 1.000        ; 0.307      ; 2.084      ;
; -0.777 ; adc_clk_counter[5] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 1.708      ;
; -0.750 ; adc_clk_counter[6] ; ADC_SCK            ; clk_50       ; clk_50      ; 1.000        ; 0.307      ; 2.052      ;
; -0.750 ; adc_clk_counter[1] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 1.681      ;
; -0.743 ; adc_clk_counter[0] ; ADC_SCK            ; clk_50       ; clk_50      ; 1.000        ; 0.307      ; 2.045      ;
; -0.724 ; adc_clk_counter[0] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 1.655      ;
; -0.710 ; adc_uart_switch[2] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 1.626      ;
; -0.709 ; adc_uart_switch[4] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 1.625      ;
; -0.704 ; adc_uart_switch[2] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 1.620      ;
; -0.703 ; adc_uart_switch[4] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 1.619      ;
; -0.702 ; adc_uart_switch[3] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 1.618      ;
; -0.698 ; adc_clk_counter[8] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 1.629      ;
; -0.678 ; adc_clk_counter[7] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 1.609      ;
; -0.671 ; adc_uart_switch[3] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.439     ; 1.227      ;
; -0.663 ; adc_uart_switch[7] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.439     ; 1.219      ;
; -0.637 ; adc_clk_counter[1] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 1.000        ; 0.296      ; 1.928      ;
; -0.630 ; adc_uart_switch[3] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 1.546      ;
; -0.612 ; adc_clk_counter[0] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 1.000        ; 0.296      ; 1.903      ;
; -0.596 ; adc_uart_switch[6] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 1.512      ;
; -0.594 ; adc_uart_switch[2] ; adc_uart_switch[3] ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 1.510      ;
; -0.593 ; adc_uart_switch[4] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 1.509      ;
; -0.590 ; adc_uart_switch[6] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 1.506      ;
; -0.590 ; adc_uart_switch[5] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 1.506      ;
; -0.588 ; adc_uart_switch[2] ; adc_uart_switch[4] ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 1.504      ;
; -0.588 ; adc_clk_counter[1] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 1.519      ;
; -0.587 ; adc_uart_switch[4] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 1.503      ;
; -0.586 ; adc_uart_switch[3] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 1.502      ;
; -0.583 ; adc_clk_counter[5] ; ADC_SCK            ; clk_50       ; clk_50      ; 1.000        ; 0.307      ; 1.885      ;
; -0.536 ; adc_clk_counter[1] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 1.000        ; 0.296      ; 1.827      ;
; -0.521 ; adc_clk_counter[1] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 1.000        ; 0.296      ; 1.812      ;
; -0.519 ; adc_clk_counter[0] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 1.000        ; 0.296      ; 1.810      ;
; -0.514 ; adc_uart_switch[3] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 1.430      ;
; -0.513 ; adc_uart_switch[5] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 1.429      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50'                                                                                  ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; ADC_SCK            ; ADC_SCK            ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.577      ;
; 0.357 ; adc_uart_flag      ; adc_uart_flag      ; clk_50       ; clk_50      ; 0.000        ; 0.063      ; 0.577      ;
; 0.359 ; adc_clk_counter[0] ; adc_clk_counter[0] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 0.580      ;
; 0.361 ; adc_uart_switch[8] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.597      ;
; 0.431 ; adc_clk_counter[8] ; ADC_SCK            ; clk_50       ; clk_50      ; 0.000        ; 0.450      ; 1.038      ;
; 0.522 ; adc_clk_counter[8] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 0.743      ;
; 0.541 ; adc_uart_switch[4] ; adc_uart_switch[4] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.777      ;
; 0.542 ; adc_uart_switch[3] ; adc_uart_switch[3] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.778      ;
; 0.543 ; adc_uart_switch[2] ; adc_uart_switch[2] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.779      ;
; 0.544 ; adc_uart_switch[6] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.780      ;
; 0.546 ; adc_uart_switch[7] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.782      ;
; 0.546 ; adc_uart_switch[5] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.782      ;
; 0.589 ; adc_clk_counter[4] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 0.810      ;
; 0.593 ; adc_clk_counter[1] ; adc_clk_counter[1] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 0.814      ;
; 0.631 ; adc_clk_counter[0] ; adc_uart_switch[2] ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.227      ;
; 0.632 ; adc_uart_flag      ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.228      ;
; 0.632 ; adc_uart_flag      ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.228      ;
; 0.632 ; adc_uart_flag      ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.228      ;
; 0.632 ; adc_uart_flag      ; adc_uart_switch[4] ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.228      ;
; 0.632 ; adc_uart_flag      ; adc_uart_switch[3] ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.228      ;
; 0.632 ; adc_uart_flag      ; adc_uart_switch[2] ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.228      ;
; 0.632 ; adc_uart_flag      ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.228      ;
; 0.633 ; adc_clk_counter[0] ; adc_uart_switch[3] ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.229      ;
; 0.646 ; adc_uart_flag      ; ADC_SCK            ; clk_50       ; clk_50      ; 0.000        ; 0.450      ; 1.253      ;
; 0.656 ; adc_clk_counter[1] ; adc_uart_switch[2] ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.252      ;
; 0.658 ; adc_clk_counter[1] ; adc_uart_switch[3] ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.254      ;
; 0.701 ; adc_clk_counter[5] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 0.922      ;
; 0.705 ; adc_clk_counter[7] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 0.926      ;
; 0.709 ; adc_clk_counter[6] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 0.930      ;
; 0.710 ; adc_clk_counter[3] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 0.931      ;
; 0.725 ; adc_clk_counter[0] ; adc_clk_counter[1] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 0.946      ;
; 0.739 ; adc_uart_switch[8] ; adc_uart_flag      ; clk_50       ; clk_50      ; 0.000        ; -0.297     ; 0.599      ;
; 0.743 ; adc_clk_counter[0] ; adc_uart_switch[4] ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.339      ;
; 0.745 ; adc_clk_counter[0] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.341      ;
; 0.760 ; adc_clk_counter[2] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 0.981      ;
; 0.768 ; adc_clk_counter[1] ; adc_uart_switch[4] ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.364      ;
; 0.770 ; adc_clk_counter[1] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.366      ;
; 0.816 ; adc_uart_switch[4] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.052      ;
; 0.817 ; adc_uart_switch[2] ; adc_uart_switch[3] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.053      ;
; 0.818 ; adc_uart_switch[6] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.054      ;
; 0.830 ; adc_uart_switch[3] ; adc_uart_switch[4] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.066      ;
; 0.832 ; adc_uart_switch[3] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.068      ;
; 0.833 ; adc_uart_switch[7] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.069      ;
; 0.833 ; adc_uart_switch[5] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.069      ;
; 0.835 ; adc_uart_switch[5] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.071      ;
; 0.849 ; adc_clk_counter[4] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.070      ;
; 0.855 ; adc_clk_counter[0] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.451      ;
; 0.857 ; adc_clk_counter[0] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.453      ;
; 0.871 ; adc_clk_counter[1] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.092      ;
; 0.873 ; adc_clk_counter[1] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.094      ;
; 0.880 ; adc_clk_counter[1] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.476      ;
; 0.882 ; adc_clk_counter[1] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.478      ;
; 0.920 ; adc_clk_counter[1] ; ADC_SCK            ; clk_50       ; clk_50      ; 0.000        ; 0.450      ; 1.527      ;
; 0.926 ; adc_uart_switch[4] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.162      ;
; 0.927 ; adc_uart_switch[2] ; adc_uart_switch[4] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.163      ;
; 0.928 ; adc_uart_switch[6] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.164      ;
; 0.928 ; adc_uart_switch[4] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.164      ;
; 0.929 ; adc_uart_switch[2] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.165      ;
; 0.942 ; adc_uart_switch[3] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.178      ;
; 0.944 ; adc_uart_switch[3] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.180      ;
; 0.945 ; adc_uart_switch[5] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.181      ;
; 0.959 ; adc_clk_counter[4] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.180      ;
; 0.961 ; adc_clk_counter[4] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.182      ;
; 0.967 ; adc_clk_counter[0] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.563      ;
; 0.983 ; adc_clk_counter[1] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.204      ;
; 0.983 ; adc_clk_counter[6] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.204      ;
; 0.985 ; adc_clk_counter[1] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.206      ;
; 0.989 ; adc_clk_counter[5] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.210      ;
; 0.991 ; adc_clk_counter[5] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.212      ;
; 0.992 ; adc_clk_counter[7] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.213      ;
; 0.992 ; adc_clk_counter[1] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.588      ;
; 0.998 ; adc_clk_counter[3] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.219      ;
; 0.999 ; adc_clk_counter[0] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.220      ;
; 1.000 ; adc_clk_counter[3] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.221      ;
; 1.001 ; adc_clk_counter[0] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.222      ;
; 1.009 ; adc_clk_counter[7] ; ADC_SCK            ; clk_50       ; clk_50      ; 0.000        ; 0.450      ; 1.616      ;
; 1.020 ; adc_clk_counter[2] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.241      ;
; 1.038 ; adc_uart_switch[4] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.274      ;
; 1.039 ; adc_uart_switch[2] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.275      ;
; 1.041 ; adc_uart_switch[2] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.277      ;
; 1.054 ; adc_uart_switch[3] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.290      ;
; 1.066 ; adc_uart_flag      ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.287      ;
; 1.066 ; adc_uart_flag      ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.287      ;
; 1.066 ; adc_uart_flag      ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.287      ;
; 1.066 ; adc_uart_flag      ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.287      ;
; 1.066 ; adc_uart_flag      ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.287      ;
; 1.066 ; adc_uart_flag      ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.287      ;
; 1.066 ; adc_uart_flag      ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.287      ;
; 1.066 ; adc_uart_flag      ; adc_clk_counter[1] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.287      ;
; 1.066 ; adc_uart_flag      ; adc_clk_counter[0] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.287      ;
; 1.071 ; adc_clk_counter[4] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.292      ;
; 1.083 ; adc_clk_counter[2] ; ADC_SCK            ; clk_50       ; clk_50      ; 0.000        ; 0.450      ; 1.690      ;
; 1.093 ; adc_clk_counter[6] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.314      ;
; 1.095 ; adc_clk_counter[1] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.316      ;
; 1.097 ; adc_clk_counter[1] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.318      ;
; 1.101 ; adc_clk_counter[5] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.322      ;
; 1.110 ; adc_clk_counter[3] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.331      ;
; 1.111 ; adc_clk_counter[0] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.332      ;
; 1.112 ; adc_clk_counter[5] ; ADC_SCK            ; clk_50       ; clk_50      ; 0.000        ; 0.450      ; 1.719      ;
; 1.112 ; adc_clk_counter[3] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 1.333      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 403.39 MHz ; 250.0 MHz       ; clk_50     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk_50 ; -1.479 ; -13.911          ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_50 ; 0.298 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_50 ; -3.000 ; -21.000                        ;
+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50'                                                                                   ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.479 ; adc_clk_counter[4] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.418      ;
; -1.401 ; adc_clk_counter[6] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.340      ;
; -1.395 ; adc_clk_counter[0] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.334      ;
; -1.383 ; adc_clk_counter[6] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.322      ;
; -1.379 ; adc_clk_counter[4] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.318      ;
; -1.377 ; adc_clk_counter[0] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.316      ;
; -1.375 ; adc_clk_counter[4] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.314      ;
; -1.336 ; adc_clk_counter[3] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.275      ;
; -1.318 ; adc_clk_counter[3] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.257      ;
; -1.301 ; adc_clk_counter[6] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.240      ;
; -1.295 ; adc_clk_counter[0] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.234      ;
; -1.283 ; adc_clk_counter[6] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.222      ;
; -1.279 ; adc_clk_counter[4] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.218      ;
; -1.277 ; adc_clk_counter[0] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.216      ;
; -1.275 ; adc_clk_counter[4] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.214      ;
; -1.261 ; adc_clk_counter[5] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.200      ;
; -1.253 ; adc_clk_counter[2] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.192      ;
; -1.243 ; adc_clk_counter[5] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.182      ;
; -1.236 ; adc_clk_counter[3] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.175      ;
; -1.218 ; adc_clk_counter[3] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.157      ;
; -1.201 ; adc_clk_counter[6] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.140      ;
; -1.195 ; adc_clk_counter[0] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.134      ;
; -1.190 ; adc_clk_counter[2] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.129      ;
; -1.183 ; adc_clk_counter[6] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.122      ;
; -1.177 ; adc_clk_counter[0] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.116      ;
; -1.175 ; adc_clk_counter[4] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.114      ;
; -1.171 ; adc_clk_counter[8] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.110      ;
; -1.168 ; adc_clk_counter[7] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.107      ;
; -1.161 ; adc_clk_counter[5] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.100      ;
; -1.153 ; adc_clk_counter[8] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.092      ;
; -1.153 ; adc_clk_counter[2] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.092      ;
; -1.150 ; adc_clk_counter[7] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.089      ;
; -1.143 ; adc_clk_counter[5] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.082      ;
; -1.136 ; adc_clk_counter[3] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.075      ;
; -1.118 ; adc_clk_counter[3] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.057      ;
; -1.090 ; adc_clk_counter[2] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.029      ;
; -1.079 ; adc_clk_counter[1] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.018      ;
; -1.071 ; adc_clk_counter[8] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.010      ;
; -1.068 ; adc_clk_counter[7] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.007      ;
; -1.061 ; adc_clk_counter[1] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.000      ;
; -1.061 ; adc_clk_counter[5] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.000      ;
; -1.053 ; adc_clk_counter[8] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.992      ;
; -1.053 ; adc_clk_counter[2] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.992      ;
; -1.050 ; adc_clk_counter[7] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.989      ;
; -1.043 ; adc_clk_counter[5] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.982      ;
; -0.990 ; adc_clk_counter[2] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.929      ;
; -0.979 ; adc_clk_counter[1] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.918      ;
; -0.971 ; adc_clk_counter[8] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.910      ;
; -0.968 ; adc_clk_counter[7] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.907      ;
; -0.961 ; adc_clk_counter[1] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.900      ;
; -0.953 ; adc_clk_counter[8] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.892      ;
; -0.950 ; adc_clk_counter[7] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.889      ;
; -0.879 ; adc_clk_counter[1] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.818      ;
; -0.867 ; adc_clk_counter[4] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.806      ;
; -0.861 ; adc_clk_counter[1] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.800      ;
; -0.752 ; adc_uart_switch[4] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.386     ; 1.361      ;
; -0.735 ; adc_clk_counter[6] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.674      ;
; -0.730 ; adc_clk_counter[0] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.669      ;
; -0.717 ; adc_uart_switch[6] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.386     ; 1.326      ;
; -0.690 ; adc_clk_counter[3] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.629      ;
; -0.648 ; adc_clk_counter[4] ; ADC_SCK            ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 1.913      ;
; -0.641 ; adc_clk_counter[2] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.580      ;
; -0.613 ; adc_uart_switch[2] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 1.000        ; -0.069     ; 1.539      ;
; -0.612 ; adc_clk_counter[3] ; ADC_SCK            ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 1.877      ;
; -0.612 ; adc_uart_switch[2] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.386     ; 1.221      ;
; -0.608 ; adc_uart_switch[5] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.386     ; 1.217      ;
; -0.605 ; adc_clk_counter[2] ; ADC_SCK            ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 1.870      ;
; -0.595 ; adc_uart_switch[2] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 1.000        ; -0.069     ; 1.521      ;
; -0.595 ; adc_clk_counter[5] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.534      ;
; -0.582 ; adc_clk_counter[6] ; ADC_SCK            ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 1.847      ;
; -0.576 ; adc_clk_counter[0] ; ADC_SCK            ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 1.841      ;
; -0.560 ; adc_clk_counter[1] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.499      ;
; -0.538 ; adc_clk_counter[0] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.477      ;
; -0.515 ; adc_clk_counter[8] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.454      ;
; -0.514 ; adc_uart_switch[4] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 1.000        ; -0.069     ; 1.440      ;
; -0.513 ; adc_uart_switch[2] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 1.000        ; -0.069     ; 1.439      ;
; -0.508 ; adc_uart_switch[3] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 1.000        ; -0.069     ; 1.434      ;
; -0.502 ; adc_clk_counter[7] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.441      ;
; -0.496 ; adc_uart_switch[4] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 1.000        ; -0.069     ; 1.422      ;
; -0.495 ; adc_uart_switch[2] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 1.000        ; -0.069     ; 1.421      ;
; -0.487 ; adc_uart_switch[3] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.386     ; 1.096      ;
; -0.479 ; adc_uart_switch[7] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.386     ; 1.088      ;
; -0.460 ; adc_clk_counter[1] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 1.000        ; 0.261      ; 1.716      ;
; -0.449 ; adc_uart_switch[3] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 1.000        ; -0.069     ; 1.375      ;
; -0.442 ; adc_clk_counter[5] ; ADC_SCK            ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 1.707      ;
; -0.437 ; adc_clk_counter[0] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 1.000        ; 0.261      ; 1.693      ;
; -0.416 ; adc_uart_switch[6] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 1.000        ; -0.069     ; 1.342      ;
; -0.414 ; adc_uart_switch[4] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 1.000        ; -0.069     ; 1.340      ;
; -0.413 ; adc_uart_switch[2] ; adc_uart_switch[3] ; clk_50       ; clk_50      ; 1.000        ; -0.069     ; 1.339      ;
; -0.413 ; adc_clk_counter[1] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.352      ;
; -0.412 ; adc_uart_switch[5] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 1.000        ; -0.069     ; 1.338      ;
; -0.408 ; adc_uart_switch[3] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 1.000        ; -0.069     ; 1.334      ;
; -0.398 ; adc_uart_switch[6] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 1.000        ; -0.069     ; 1.324      ;
; -0.396 ; adc_uart_switch[4] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 1.000        ; -0.069     ; 1.322      ;
; -0.395 ; adc_uart_switch[2] ; adc_uart_switch[4] ; clk_50       ; clk_50      ; 1.000        ; -0.069     ; 1.321      ;
; -0.367 ; adc_clk_counter[1] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 1.000        ; 0.261      ; 1.623      ;
; -0.360 ; adc_clk_counter[1] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 1.000        ; 0.261      ; 1.616      ;
; -0.352 ; adc_clk_counter[8] ; ADC_SCK            ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 1.617      ;
; -0.351 ; adc_clk_counter[0] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 1.000        ; 0.261      ; 1.607      ;
; -0.349 ; adc_clk_counter[7] ; ADC_SCK            ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 1.614      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50'                                                                                   ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; ADC_SCK            ; ADC_SCK            ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.511      ;
; 0.312 ; adc_uart_flag      ; adc_uart_flag      ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.319 ; adc_clk_counter[0] ; adc_clk_counter[0] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 0.519      ;
; 0.323 ; adc_uart_switch[8] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.536      ;
; 0.402 ; adc_clk_counter[8] ; ADC_SCK            ; clk_50       ; clk_50      ; 0.000        ; 0.395      ; 0.941      ;
; 0.475 ; adc_clk_counter[8] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 0.675      ;
; 0.488 ; adc_uart_switch[4] ; adc_uart_switch[4] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.701      ;
; 0.488 ; adc_uart_switch[3] ; adc_uart_switch[3] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.701      ;
; 0.489 ; adc_uart_switch[2] ; adc_uart_switch[2] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.702      ;
; 0.490 ; adc_uart_switch[6] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.703      ;
; 0.492 ; adc_uart_switch[5] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.705      ;
; 0.493 ; adc_uart_switch[7] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.706      ;
; 0.532 ; adc_clk_counter[4] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 0.732      ;
; 0.534 ; adc_clk_counter[1] ; adc_clk_counter[1] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 0.734      ;
; 0.573 ; adc_clk_counter[0] ; adc_uart_switch[2] ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.103      ;
; 0.580 ; adc_clk_counter[0] ; adc_uart_switch[3] ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.110      ;
; 0.589 ; adc_uart_flag      ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.119      ;
; 0.589 ; adc_uart_flag      ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.119      ;
; 0.589 ; adc_uart_flag      ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.119      ;
; 0.589 ; adc_uart_flag      ; adc_uart_switch[4] ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.119      ;
; 0.589 ; adc_uart_flag      ; adc_uart_switch[3] ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.119      ;
; 0.589 ; adc_uart_flag      ; adc_uart_switch[2] ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.119      ;
; 0.589 ; adc_uart_flag      ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.119      ;
; 0.595 ; adc_clk_counter[1] ; adc_uart_switch[2] ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.125      ;
; 0.602 ; adc_clk_counter[1] ; adc_uart_switch[3] ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.132      ;
; 0.603 ; adc_uart_flag      ; ADC_SCK            ; clk_50       ; clk_50      ; 0.000        ; 0.395      ; 1.142      ;
; 0.644 ; adc_clk_counter[5] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 0.844      ;
; 0.648 ; adc_clk_counter[7] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 0.848      ;
; 0.648 ; adc_clk_counter[6] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 0.848      ;
; 0.652 ; adc_clk_counter[3] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 0.852      ;
; 0.662 ; adc_uart_switch[8] ; adc_uart_flag      ; clk_50       ; clk_50      ; 0.000        ; -0.262     ; 0.544      ;
; 0.668 ; adc_clk_counter[0] ; adc_clk_counter[1] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 0.868      ;
; 0.669 ; adc_clk_counter[0] ; adc_uart_switch[4] ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.199      ;
; 0.676 ; adc_clk_counter[0] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.206      ;
; 0.691 ; adc_clk_counter[1] ; adc_uart_switch[4] ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.221      ;
; 0.695 ; adc_clk_counter[2] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 0.895      ;
; 0.698 ; adc_clk_counter[1] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.228      ;
; 0.732 ; adc_uart_switch[4] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.945      ;
; 0.734 ; adc_uart_switch[2] ; adc_uart_switch[3] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.947      ;
; 0.735 ; adc_uart_switch[6] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.948      ;
; 0.737 ; adc_uart_switch[3] ; adc_uart_switch[4] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.950      ;
; 0.741 ; adc_uart_switch[5] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.954      ;
; 0.742 ; adc_uart_switch[7] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.955      ;
; 0.744 ; adc_uart_switch[3] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.957      ;
; 0.748 ; adc_uart_switch[5] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.961      ;
; 0.761 ; adc_clk_counter[4] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 0.961      ;
; 0.765 ; adc_clk_counter[0] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.295      ;
; 0.772 ; adc_clk_counter[0] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.302      ;
; 0.773 ; adc_clk_counter[1] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 0.973      ;
; 0.780 ; adc_clk_counter[1] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 0.980      ;
; 0.787 ; adc_clk_counter[1] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.317      ;
; 0.794 ; adc_clk_counter[1] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.324      ;
; 0.821 ; adc_uart_switch[4] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.034      ;
; 0.823 ; adc_uart_switch[2] ; adc_uart_switch[4] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.036      ;
; 0.824 ; adc_uart_switch[6] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.037      ;
; 0.827 ; adc_clk_counter[1] ; ADC_SCK            ; clk_50       ; clk_50      ; 0.000        ; 0.395      ; 1.366      ;
; 0.828 ; adc_uart_switch[4] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.041      ;
; 0.830 ; adc_uart_switch[2] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.043      ;
; 0.833 ; adc_uart_switch[3] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.046      ;
; 0.837 ; adc_uart_switch[5] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.050      ;
; 0.840 ; adc_uart_switch[3] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.053      ;
; 0.850 ; adc_clk_counter[4] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.050      ;
; 0.857 ; adc_clk_counter[4] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.057      ;
; 0.861 ; adc_clk_counter[0] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.391      ;
; 0.869 ; adc_clk_counter[1] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.069      ;
; 0.876 ; adc_clk_counter[1] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.076      ;
; 0.883 ; adc_clk_counter[1] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.413      ;
; 0.893 ; adc_clk_counter[5] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.093      ;
; 0.893 ; adc_clk_counter[6] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.093      ;
; 0.897 ; adc_clk_counter[7] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.097      ;
; 0.900 ; adc_clk_counter[7] ; ADC_SCK            ; clk_50       ; clk_50      ; 0.000        ; 0.395      ; 1.439      ;
; 0.900 ; adc_clk_counter[5] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.100      ;
; 0.901 ; adc_clk_counter[3] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.101      ;
; 0.903 ; adc_clk_counter[0] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.103      ;
; 0.908 ; adc_clk_counter[3] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.108      ;
; 0.910 ; adc_clk_counter[0] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.110      ;
; 0.917 ; adc_uart_switch[4] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.130      ;
; 0.919 ; adc_uart_switch[2] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.132      ;
; 0.924 ; adc_clk_counter[2] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.124      ;
; 0.926 ; adc_uart_switch[2] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.139      ;
; 0.929 ; adc_uart_switch[3] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.142      ;
; 0.946 ; adc_clk_counter[4] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.146      ;
; 0.965 ; adc_clk_counter[1] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.165      ;
; 0.972 ; adc_clk_counter[1] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.172      ;
; 0.975 ; adc_uart_flag      ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.175      ;
; 0.975 ; adc_uart_flag      ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.175      ;
; 0.975 ; adc_uart_flag      ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.175      ;
; 0.975 ; adc_uart_flag      ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.175      ;
; 0.975 ; adc_uart_flag      ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.175      ;
; 0.975 ; adc_uart_flag      ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.175      ;
; 0.975 ; adc_uart_flag      ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.175      ;
; 0.975 ; adc_uart_flag      ; adc_clk_counter[1] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.175      ;
; 0.975 ; adc_uart_flag      ; adc_clk_counter[0] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.175      ;
; 0.977 ; adc_clk_counter[6] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.177      ;
; 0.989 ; adc_clk_counter[5] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.189      ;
; 0.990 ; adc_clk_counter[5] ; ADC_SCK            ; clk_50       ; clk_50      ; 0.000        ; 0.395      ; 1.529      ;
; 0.997 ; adc_clk_counter[3] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.197      ;
; 0.998 ; adc_clk_counter[2] ; ADC_SCK            ; clk_50       ; clk_50      ; 0.000        ; 0.395      ; 1.537      ;
; 0.999 ; adc_clk_counter[0] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.199      ;
; 1.004 ; adc_clk_counter[2] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.204      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk_50 ; -0.560 ; -3.125           ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_50 ; 0.176 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_50 ; -3.000 ; -22.976                        ;
+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50'                                                                                   ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.560 ; adc_clk_counter[4] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.509      ;
; -0.496 ; adc_clk_counter[4] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.445      ;
; -0.495 ; adc_clk_counter[6] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.444      ;
; -0.492 ; adc_clk_counter[4] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.441      ;
; -0.491 ; adc_clk_counter[6] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.440      ;
; -0.488 ; adc_clk_counter[0] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.437      ;
; -0.484 ; adc_clk_counter[0] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.433      ;
; -0.441 ; adc_clk_counter[3] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.390      ;
; -0.437 ; adc_clk_counter[3] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.386      ;
; -0.428 ; adc_clk_counter[4] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.377      ;
; -0.427 ; adc_clk_counter[6] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.376      ;
; -0.424 ; adc_clk_counter[4] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.373      ;
; -0.423 ; adc_clk_counter[6] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.372      ;
; -0.420 ; adc_clk_counter[0] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.369      ;
; -0.416 ; adc_clk_counter[2] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.365      ;
; -0.416 ; adc_clk_counter[0] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.365      ;
; -0.393 ; adc_clk_counter[5] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.342      ;
; -0.389 ; adc_clk_counter[5] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.338      ;
; -0.374 ; adc_clk_counter[8] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.323      ;
; -0.373 ; adc_clk_counter[3] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.322      ;
; -0.370 ; adc_clk_counter[8] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.319      ;
; -0.369 ; adc_clk_counter[3] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.318      ;
; -0.360 ; adc_clk_counter[4] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.309      ;
; -0.359 ; adc_clk_counter[6] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.308      ;
; -0.355 ; adc_clk_counter[6] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.304      ;
; -0.352 ; adc_clk_counter[2] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.301      ;
; -0.352 ; adc_clk_counter[0] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.301      ;
; -0.348 ; adc_clk_counter[2] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.297      ;
; -0.348 ; adc_clk_counter[0] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.297      ;
; -0.341 ; adc_clk_counter[7] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.290      ;
; -0.337 ; adc_clk_counter[7] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.286      ;
; -0.325 ; adc_clk_counter[5] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.274      ;
; -0.321 ; adc_clk_counter[5] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.270      ;
; -0.309 ; adc_clk_counter[1] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.258      ;
; -0.306 ; adc_clk_counter[8] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.255      ;
; -0.305 ; adc_clk_counter[1] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.254      ;
; -0.305 ; adc_clk_counter[3] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.254      ;
; -0.302 ; adc_clk_counter[8] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.251      ;
; -0.301 ; adc_clk_counter[3] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.250      ;
; -0.284 ; adc_clk_counter[2] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.233      ;
; -0.280 ; adc_clk_counter[2] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.229      ;
; -0.273 ; adc_clk_counter[7] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.222      ;
; -0.269 ; adc_clk_counter[7] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.218      ;
; -0.257 ; adc_clk_counter[5] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.206      ;
; -0.253 ; adc_clk_counter[5] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.202      ;
; -0.241 ; adc_clk_counter[1] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.190      ;
; -0.238 ; adc_clk_counter[8] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.187      ;
; -0.237 ; adc_clk_counter[1] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.186      ;
; -0.234 ; adc_clk_counter[8] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.183      ;
; -0.216 ; adc_clk_counter[2] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.165      ;
; -0.205 ; adc_clk_counter[7] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.154      ;
; -0.201 ; adc_clk_counter[7] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.150      ;
; -0.174 ; adc_clk_counter[4] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.123      ;
; -0.173 ; adc_clk_counter[1] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.122      ;
; -0.169 ; adc_clk_counter[1] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.118      ;
; -0.113 ; adc_uart_switch[4] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.261     ; 0.839      ;
; -0.082 ; adc_uart_switch[6] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.261     ; 0.808      ;
; -0.077 ; adc_clk_counter[6] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.026      ;
; -0.077 ; adc_clk_counter[0] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.026      ;
; -0.053 ; adc_clk_counter[3] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.002      ;
; -0.030 ; adc_uart_switch[2] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 0.971      ;
; -0.030 ; adc_clk_counter[2] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 0.979      ;
; -0.026 ; adc_uart_switch[2] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 0.967      ;
; -0.022 ; adc_clk_counter[4] ; ADC_SCK            ; clk_50       ; clk_50      ; 1.000        ; 0.181      ; 1.190      ;
; -0.020 ; adc_uart_switch[2] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.261     ; 0.746      ;
; -0.017 ; adc_clk_counter[3] ; ADC_SCK            ; clk_50       ; clk_50      ; 1.000        ; 0.181      ; 1.185      ;
; -0.016 ; adc_uart_switch[5] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.261     ; 0.742      ;
; 0.009  ; adc_clk_counter[5] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 0.940      ;
; 0.018  ; adc_clk_counter[1] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.039     ; 0.930      ;
; 0.027  ; adc_clk_counter[2] ; ADC_SCK            ; clk_50       ; clk_50      ; 1.000        ; 0.181      ; 1.141      ;
; 0.032  ; adc_clk_counter[0] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.039     ; 0.916      ;
; 0.038  ; adc_uart_switch[2] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 0.903      ;
; 0.042  ; adc_uart_switch[2] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 0.899      ;
; 0.042  ; adc_uart_switch[4] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 0.899      ;
; 0.046  ; adc_uart_switch[4] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 0.895      ;
; 0.050  ; adc_clk_counter[8] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 0.899      ;
; 0.053  ; adc_uart_switch[3] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.261     ; 0.673      ;
; 0.055  ; adc_uart_switch[3] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 0.886      ;
; 0.058  ; adc_clk_counter[6] ; ADC_SCK            ; clk_50       ; clk_50      ; 1.000        ; 0.181      ; 1.110      ;
; 0.059  ; adc_uart_switch[7] ; adc_uart_flag      ; clk_50       ; clk_50      ; 1.000        ; -0.261     ; 0.667      ;
; 0.065  ; adc_clk_counter[0] ; ADC_SCK            ; clk_50       ; clk_50      ; 1.000        ; 0.181      ; 1.103      ;
; 0.066  ; adc_clk_counter[7] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 0.883      ;
; 0.092  ; adc_uart_switch[3] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 0.849      ;
; 0.106  ; adc_uart_switch[2] ; adc_uart_switch[4] ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 0.835      ;
; 0.106  ; adc_uart_switch[6] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 0.835      ;
; 0.110  ; adc_uart_switch[2] ; adc_uart_switch[3] ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 0.831      ;
; 0.110  ; adc_uart_switch[6] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 0.831      ;
; 0.110  ; adc_uart_switch[4] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 0.831      ;
; 0.114  ; adc_uart_switch[4] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 0.827      ;
; 0.115  ; adc_clk_counter[1] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 0.834      ;
; 0.115  ; adc_clk_counter[1] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 1.000        ; 0.176      ; 1.048      ;
; 0.122  ; adc_uart_switch[5] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 0.819      ;
; 0.123  ; adc_uart_switch[3] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 0.818      ;
; 0.123  ; adc_clk_counter[0] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 1.000        ; 0.176      ; 1.040      ;
; 0.148  ; adc_clk_counter[1] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 1.000        ; 0.176      ; 1.015      ;
; 0.151  ; adc_clk_counter[0] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 1.000        ; 0.176      ; 1.012      ;
; 0.157  ; adc_uart_switch[5] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 0.784      ;
; 0.160  ; adc_uart_switch[3] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 0.781      ;
; 0.160  ; adc_clk_counter[5] ; ADC_SCK            ; clk_50       ; clk_50      ; 1.000        ; 0.181      ; 1.008      ;
; 0.176  ; adc_clk_counter[1] ; ADC_SCK            ; clk_50       ; clk_50      ; 1.000        ; 0.181      ; 0.992      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50'                                                                                   ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.176 ; ADC_SCK            ; ADC_SCK            ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.185 ; adc_uart_flag      ; adc_uart_flag      ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.307      ;
; 0.188 ; adc_uart_switch[8] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.318      ;
; 0.192 ; adc_clk_counter[0] ; adc_clk_counter[0] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.314      ;
; 0.210 ; adc_clk_counter[8] ; ADC_SCK            ; clk_50       ; clk_50      ; 0.000        ; 0.266      ; 0.560      ;
; 0.269 ; adc_clk_counter[8] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.391      ;
; 0.289 ; adc_uart_switch[4] ; adc_uart_switch[4] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.419      ;
; 0.289 ; adc_uart_switch[3] ; adc_uart_switch[3] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.419      ;
; 0.290 ; adc_uart_switch[7] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.420      ;
; 0.290 ; adc_uart_switch[6] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.420      ;
; 0.290 ; adc_uart_switch[2] ; adc_uart_switch[2] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.420      ;
; 0.291 ; adc_uart_switch[5] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.421      ;
; 0.313 ; adc_uart_flag      ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.261      ; 0.658      ;
; 0.313 ; adc_uart_flag      ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.261      ; 0.658      ;
; 0.313 ; adc_uart_flag      ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 0.000        ; 0.261      ; 0.658      ;
; 0.313 ; adc_uart_flag      ; adc_uart_switch[4] ; clk_50       ; clk_50      ; 0.000        ; 0.261      ; 0.658      ;
; 0.313 ; adc_uart_flag      ; adc_uart_switch[3] ; clk_50       ; clk_50      ; 0.000        ; 0.261      ; 0.658      ;
; 0.313 ; adc_uart_flag      ; adc_uart_switch[2] ; clk_50       ; clk_50      ; 0.000        ; 0.261      ; 0.658      ;
; 0.313 ; adc_uart_flag      ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.261      ; 0.658      ;
; 0.315 ; adc_clk_counter[4] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.437      ;
; 0.316 ; adc_clk_counter[1] ; adc_clk_counter[1] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.438      ;
; 0.316 ; adc_clk_counter[0] ; adc_uart_switch[2] ; clk_50       ; clk_50      ; 0.000        ; 0.260      ; 0.660      ;
; 0.319 ; adc_clk_counter[0] ; adc_uart_switch[3] ; clk_50       ; clk_50      ; 0.000        ; 0.260      ; 0.663      ;
; 0.320 ; adc_uart_flag      ; ADC_SCK            ; clk_50       ; clk_50      ; 0.000        ; 0.267      ; 0.671      ;
; 0.323 ; adc_clk_counter[1] ; adc_uart_switch[2] ; clk_50       ; clk_50      ; 0.000        ; 0.260      ; 0.667      ;
; 0.326 ; adc_clk_counter[1] ; adc_uart_switch[3] ; clk_50       ; clk_50      ; 0.000        ; 0.260      ; 0.670      ;
; 0.370 ; adc_clk_counter[5] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.492      ;
; 0.372 ; adc_clk_counter[7] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.494      ;
; 0.373 ; adc_clk_counter[6] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.495      ;
; 0.375 ; adc_clk_counter[3] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.497      ;
; 0.382 ; adc_clk_counter[0] ; adc_uart_switch[4] ; clk_50       ; clk_50      ; 0.000        ; 0.260      ; 0.726      ;
; 0.382 ; adc_clk_counter[0] ; adc_clk_counter[1] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.504      ;
; 0.385 ; adc_clk_counter[0] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 0.000        ; 0.260      ; 0.729      ;
; 0.389 ; adc_clk_counter[1] ; adc_uart_switch[4] ; clk_50       ; clk_50      ; 0.000        ; 0.260      ; 0.733      ;
; 0.392 ; adc_clk_counter[1] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 0.000        ; 0.260      ; 0.736      ;
; 0.398 ; adc_clk_counter[2] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.520      ;
; 0.411 ; adc_uart_switch[8] ; adc_uart_flag      ; clk_50       ; clk_50      ; 0.000        ; -0.177     ; 0.318      ;
; 0.438 ; adc_uart_switch[4] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.568      ;
; 0.439 ; adc_uart_switch[6] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.569      ;
; 0.439 ; adc_uart_switch[2] ; adc_uart_switch[3] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.569      ;
; 0.447 ; adc_uart_switch[3] ; adc_uart_switch[4] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.577      ;
; 0.448 ; adc_uart_switch[7] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.578      ;
; 0.448 ; adc_clk_counter[0] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.260      ; 0.792      ;
; 0.449 ; adc_uart_switch[5] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.579      ;
; 0.450 ; adc_uart_switch[3] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.580      ;
; 0.451 ; adc_clk_counter[0] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.260      ; 0.795      ;
; 0.452 ; adc_uart_switch[5] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.582      ;
; 0.455 ; adc_clk_counter[1] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.260      ; 0.799      ;
; 0.457 ; adc_clk_counter[4] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.579      ;
; 0.458 ; adc_clk_counter[1] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.260      ; 0.802      ;
; 0.469 ; adc_clk_counter[1] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.591      ;
; 0.472 ; adc_clk_counter[1] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.594      ;
; 0.482 ; adc_clk_counter[1] ; ADC_SCK            ; clk_50       ; clk_50      ; 0.000        ; 0.266      ; 0.832      ;
; 0.501 ; adc_uart_switch[4] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.631      ;
; 0.502 ; adc_uart_switch[2] ; adc_uart_switch[4] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.632      ;
; 0.502 ; adc_uart_switch[6] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.632      ;
; 0.504 ; adc_uart_switch[4] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.634      ;
; 0.505 ; adc_uart_switch[2] ; adc_uart_switch[5] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.635      ;
; 0.513 ; adc_uart_switch[3] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.643      ;
; 0.514 ; adc_clk_counter[0] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.260      ; 0.858      ;
; 0.515 ; adc_uart_switch[5] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.645      ;
; 0.516 ; adc_uart_switch[3] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.646      ;
; 0.520 ; adc_clk_counter[4] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.642      ;
; 0.521 ; adc_clk_counter[1] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.260      ; 0.865      ;
; 0.522 ; adc_clk_counter[7] ; ADC_SCK            ; clk_50       ; clk_50      ; 0.000        ; 0.266      ; 0.872      ;
; 0.522 ; adc_clk_counter[6] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.644      ;
; 0.523 ; adc_clk_counter[4] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.645      ;
; 0.528 ; adc_clk_counter[5] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.650      ;
; 0.530 ; adc_clk_counter[7] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.652      ;
; 0.531 ; adc_clk_counter[5] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.653      ;
; 0.533 ; adc_clk_counter[3] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.655      ;
; 0.534 ; adc_clk_counter[0] ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.656      ;
; 0.535 ; adc_clk_counter[1] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.657      ;
; 0.536 ; adc_clk_counter[3] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.658      ;
; 0.537 ; adc_clk_counter[0] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.659      ;
; 0.538 ; adc_clk_counter[1] ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.660      ;
; 0.540 ; adc_clk_counter[2] ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.662      ;
; 0.550 ; adc_clk_counter[2] ; ADC_SCK            ; clk_50       ; clk_50      ; 0.000        ; 0.266      ; 0.900      ;
; 0.565 ; adc_uart_flag      ; adc_clk_counter[5] ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.688      ;
; 0.565 ; adc_uart_flag      ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.688      ;
; 0.565 ; adc_uart_flag      ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.688      ;
; 0.565 ; adc_uart_flag      ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.688      ;
; 0.565 ; adc_uart_flag      ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.688      ;
; 0.565 ; adc_uart_flag      ; adc_clk_counter[3] ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.688      ;
; 0.565 ; adc_uart_flag      ; adc_clk_counter[2] ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.688      ;
; 0.565 ; adc_uart_flag      ; adc_clk_counter[1] ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.688      ;
; 0.565 ; adc_uart_flag      ; adc_clk_counter[0] ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.688      ;
; 0.567 ; adc_uart_switch[4] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.697      ;
; 0.568 ; adc_uart_switch[2] ; adc_uart_switch[6] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.698      ;
; 0.571 ; adc_uart_switch[2] ; adc_uart_switch[7] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.701      ;
; 0.572 ; adc_clk_counter[5] ; ADC_SCK            ; clk_50       ; clk_50      ; 0.000        ; 0.266      ; 0.922      ;
; 0.579 ; adc_uart_switch[3] ; adc_uart_switch[8] ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.709      ;
; 0.585 ; adc_clk_counter[6] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.707      ;
; 0.586 ; adc_clk_counter[4] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.708      ;
; 0.594 ; adc_clk_counter[5] ; adc_clk_counter[8] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.716      ;
; 0.599 ; adc_clk_counter[3] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.721      ;
; 0.600 ; adc_clk_counter[0] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.722      ;
; 0.601 ; adc_clk_counter[1] ; adc_clk_counter[6] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.723      ;
; 0.602 ; adc_clk_counter[3] ; adc_clk_counter[7] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.724      ;
; 0.603 ; adc_clk_counter[2] ; adc_clk_counter[4] ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.725      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.787  ; 0.176 ; N/A      ; N/A     ; -3.000              ;
;  clk_50          ; -1.787  ; 0.176 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -17.899 ; 0.0   ; 0.0      ; 0.0     ; -22.976             ;
;  clk_50          ; -17.899 ; 0.000 ; N/A      ; N/A     ; -22.976             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; adc_sck       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; din           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_50                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adc_sck       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; din           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; dout          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adc_sck       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; din           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dout          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adc_sck       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; din           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 0        ; 0        ; 0        ; 241      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 0        ; 0        ; 0        ; 241      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+--------------------------------------+
; Clock Status Summary                 ;
+--------+--------+------+-------------+
; Target ; Clock  ; Type ; Status      ;
+--------+--------+------+-------------+
; clk_50 ; clk_50 ; Base ; Constrained ;
+--------+--------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; adc_sck     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; adc_sck     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Mon Jan 09 22:13:51 2023
Info: Command: quartus_sta uart_xbee -c uart_xbee
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_xbee.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50 clk_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.787
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.787             -17.899 clk_50 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.341               0.000 clk_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -21.000 clk_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.479
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.479             -13.911 clk_50 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 clk_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -21.000 clk_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.560
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.560              -3.125 clk_50 
Info (332146): Worst-case hold slack is 0.176
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.176               0.000 clk_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -22.976 clk_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4782 megabytes
    Info: Processing ended: Mon Jan 09 22:13:52 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


