\section{FinFET構造とその特徴}
FinFETは、シリコン基板上に形成された立体的なフィン（Fin）チャネルを、ゲートが三方向から包み込む構造を有する。  
この三面ゲート構造により、チャネル電位分布を高精度に制御でき、プレーナーMOSFETに比べてドレイン電界の侵入を大幅に抑制する。  
その結果、短チャネル効果（SCE）の緩和、ドレイン誘起バリア低下（DIBL）の低減、サブスレッショルドスイング（SS）の改善が同時に達成される。

Fin構造の幾何学的パラメータは電気特性を直接支配する。  
Finの高さを$H$、幅を$W$、Fin数を$n$とすると、有効チャネル幅$W_{\mathrm{eff}}$は次式で表される：
\begin{equation}
  W_{\mathrm{eff}} = n(2H + W).
\end{equation}
この関係式は、電流伝導が側面チャネルに支配的であることを示し、Fin高さ$H$を増すことでオン電流（$I_{\mathrm{ON}}$）を向上できる一方、  
過度な高さは機械的強度およびエッチング制御精度の面で限界をもたらす。  
したがって、FinFET設計では「高さによる駆動能力」と「製造再現性」の最適点を探索することが重要である。

FinFETの主な利点は、(1) 優れたゲート制御性、(2) 低オフリーク電流、(3) 動作電圧の低減による低消費電力化である。  
一方で、製造上の課題として、Fin寸法の微小ばらつき（Line Edge Roughness: LER）やゲート包囲部の非対称性がしきい値電圧$V_{\mathrm{th}}$の揺らぎを引き起こし、  
デバイス間の性能均一性を制限する。  
さらに、高アスペクト比Fin構造では、ゲート酸化膜堆積やメタルゲート充填における段差被覆性（Step Coverage）が信頼性を支配する要因となる。

このようにFinFETは、平面構造の限界を克服するだけでなく、  
デバイス設計における「電界制御性とプロセス均一性の最適折衷」を体現する構造パラダイムである。  
本構造は、後続のGAA（Gate-All-Around）およびCFET（Complementary FET）への発展を導く基盤技術として位置付けられる。

% （FinFET節の本文のすぐ後ろ）
\input{tables/tab_finfet_params}
\input{figs/fig_finfet_detail}
