+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                                                                                                                  ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u0|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001                                                                                                                                                                                                                                                                                                                      ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                                                                                                                                                                                                                                          ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter_001|timing_adapter_0|Wire_Shark_avalon_st_adapter_001_timing_adapter_0_fifo                                                                                                                                                                                                                                           ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter_001|timing_adapter_0                                                                                                                                                                                                                                                                                                  ; 46    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter_001|data_format_adapter_0                                                                                                                                                                                                                                                                                             ; 46    ; 0              ; 0            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter_001                                                                                                                                                                                                                                                                                                                   ; 46    ; 0              ; 0            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter|timing_adapter_0                                                                                                                                                                                                                                                                                                      ; 69    ; 1              ; 3            ; 1              ; 67     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                       ; 71    ; 0              ; 3            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter|data_format_adapter_0                                                                                                                                                                                                                                                                                                 ; 74    ; 0              ; 5            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter                                                                                                                                                                                                                                                                                                                       ; 73    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper                                                                                                                                                                                                                                                                                                                              ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                                                                                                                                                                                                                                 ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_007                                                                                                                                                                                                                                                                                                 ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                                                                                                                                                                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_006                                                                                                                                                                                                                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                                                                                                                                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_005                                                                                                                                                                                                                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                                                                                                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                                                                                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                                                                                                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                                                                                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                                                                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                                                                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                                                                                                 ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                                                                                                                                                 ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                     ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                                                                                                                     ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|descriptor_memory_s1_to_sgdma_rx_descriptor_write_rsp_width_adapter                                                                                                                                                                                                                                                   ; 162   ; 3              ; 2            ; 3              ; 121    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|descriptor_memory_s1_to_sgdma_tx_descriptor_write_rsp_width_adapter                                                                                                                                                                                                                                                   ; 162   ; 3              ; 2            ; 3              ; 121    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|descriptor_memory_s1_to_sgdma_rx_descriptor_read_rsp_width_adapter                                                                                                                                                                                                                                                    ; 162   ; 3              ; 2            ; 3              ; 121    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|descriptor_memory_s1_to_sgdma_tx_descriptor_read_rsp_width_adapter                                                                                                                                                                                                                                                    ; 162   ; 3              ; 2            ; 3              ; 121    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|descriptor_memory_s1_to_nios2e_data_master_rsp_width_adapter                                                                                                                                                                                                                                                          ; 162   ; 3              ; 2            ; 3              ; 121    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_nios_s1_to_sgdma_rx_m_write_rsp_width_adapter|uncompressor                                                                                                                                                                                                                                              ; 49    ; 4              ; 0            ; 4              ; 40     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_nios_s1_to_sgdma_rx_m_write_rsp_width_adapter                                                                                                                                                                                                                                                           ; 126   ; 3              ; 0            ; 3              ; 157    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_nios_s1_to_sgdma_tx_m_read_rsp_width_adapter|uncompressor                                                                                                                                                                                                                                               ; 49    ; 4              ; 0            ; 4              ; 40     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_nios_s1_to_sgdma_tx_m_read_rsp_width_adapter                                                                                                                                                                                                                                                            ; 126   ; 3              ; 0            ; 3              ; 157    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|filter_0_avalon_slave_0_to_nios2e_data_master_rsp_width_adapter                                                                                                                                                                                                                                                       ; 162   ; 3              ; 2            ; 3              ; 121    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_rx_m_write_to_onchip_memory_nios_s1_cmd_width_adapter                                                                                                                                                                                                                                                           ; 162   ; 3              ; 0            ; 3              ; 121    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_tx_m_read_to_onchip_memory_nios_s1_cmd_width_adapter                                                                                                                                                                                                                                                            ; 162   ; 3              ; 0            ; 3              ; 121    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_rx_descriptor_write_to_descriptor_memory_s1_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                      ; 49    ; 4              ; 0            ; 4              ; 40     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_rx_descriptor_write_to_descriptor_memory_s1_cmd_width_adapter                                                                                                                                                                                                                                                   ; 126   ; 12             ; 0            ; 12             ; 157    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_tx_descriptor_write_to_descriptor_memory_s1_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                      ; 49    ; 4              ; 0            ; 4              ; 40     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_tx_descriptor_write_to_descriptor_memory_s1_cmd_width_adapter                                                                                                                                                                                                                                                   ; 126   ; 12             ; 0            ; 12             ; 157    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_rx_descriptor_read_to_descriptor_memory_s1_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                       ; 49    ; 4              ; 0            ; 4              ; 40     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_rx_descriptor_read_to_descriptor_memory_s1_cmd_width_adapter                                                                                                                                                                                                                                                    ; 126   ; 12             ; 0            ; 12             ; 157    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_tx_descriptor_read_to_descriptor_memory_s1_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                       ; 49    ; 4              ; 0            ; 4              ; 40     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_tx_descriptor_read_to_descriptor_memory_s1_cmd_width_adapter                                                                                                                                                                                                                                                    ; 126   ; 12             ; 0            ; 12             ; 157    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2e_data_master_to_descriptor_memory_s1_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                             ; 49    ; 4              ; 0            ; 4              ; 40     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2e_data_master_to_descriptor_memory_s1_cmd_width_adapter                                                                                                                                                                                                                                                          ; 126   ; 12             ; 0            ; 12             ; 157    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2e_data_master_to_filter_0_avalon_slave_0_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                          ; 49    ; 4              ; 0            ; 4              ; 40     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2e_data_master_to_filter_0_avalon_slave_0_cmd_width_adapter                                                                                                                                                                                                                                                       ; 126   ; 12             ; 0            ; 12             ; 157    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_007                                                                                                                                                                                                                                                                                                           ; 159   ; 0              ; 2            ; 0              ; 157    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_006                                                                                                                                                                                                                                                                                                           ; 159   ; 0              ; 2            ; 0              ; 157    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_005|arb|adder                                                                                                                                                                                                                                                                                                 ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_005|arb                                                                                                                                                                                                                                                                                                       ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_005                                                                                                                                                                                                                                                                                                           ; 243   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_004                                                                                                                                                                                                                                                                                                           ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_003                                                                                                                                                                                                                                                                                                           ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_002                                                                                                                                                                                                                                                                                                           ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                                                                                                                           ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                                                                                                                                                     ; 32    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                                                                                                                                           ; 12    ; 0              ; 4            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                                                                               ; 963   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_007                                                                                                                                                                                                                                                                                                         ; 163   ; 25             ; 2            ; 25             ; 781    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_006                                                                                                                                                                                                                                                                                                         ; 126   ; 16             ; 2            ; 16             ; 481    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_005                                                                                                                                                                                                                                                                                                         ; 124   ; 4              ; 2            ; 4              ; 241    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_004                                                                                                                                                                                                                                                                                                         ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_003                                                                                                                                                                                                                                                                                                         ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_002                                                                                                                                                                                                                                                                                                         ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                                                                                                                                         ; 159   ; 1              ; 2            ; 1              ; 157    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                                                                                             ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_007|arb|adder                                                                                                                                                                                                                                                                                                 ; 20    ; 5              ; 0            ; 5              ; 10     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_007|arb                                                                                                                                                                                                                                                                                                       ; 9     ; 0              ; 1            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_007                                                                                                                                                                                                                                                                                                           ; 783   ; 0              ; 0            ; 0              ; 161    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_006|arb|adder                                                                                                                                                                                                                                                                                                 ; 16    ; 4              ; 0            ; 4              ; 8      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_006|arb                                                                                                                                                                                                                                                                                                       ; 8     ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_006                                                                                                                                                                                                                                                                                                           ; 483   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_005|arb|adder                                                                                                                                                                                                                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_005|arb                                                                                                                                                                                                                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_005                                                                                                                                                                                                                                                                                                           ; 243   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_004                                                                                                                                                                                                                                                                                                           ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_003                                                                                                                                                                                                                                                                                                           ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_002                                                                                                                                                                                                                                                                                                           ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                                                                                                                                           ; 159   ; 0              ; 2            ; 0              ; 157    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                                                                               ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_007                                                                                                                                                                                                                                                                                                         ; 159   ; 1              ; 2            ; 1              ; 157    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_006                                                                                                                                                                                                                                                                                                         ; 159   ; 1              ; 2            ; 1              ; 157    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_005                                                                                                                                                                                                                                                                                                         ; 124   ; 4              ; 2            ; 4              ; 241    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_004                                                                                                                                                                                                                                                                                                         ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_003                                                                                                                                                                                                                                                                                                         ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_002                                                                                                                                                                                                                                                                                                         ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                                                                                                                         ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                                                                             ; 130   ; 64             ; 2            ; 64             ; 961    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_nios_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter                                                                                                                                                                                                                       ; 123   ; 4              ; 6            ; 4              ; 121    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_nios_s1_burst_adapter                                                                                                                                                                                                                                                                                   ; 123   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_015|the_default_decode                                                                                                                                                                                                                                                                                         ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_015                                                                                                                                                                                                                                                                                                            ; 151   ; 0              ; 2            ; 0              ; 157    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_014|the_default_decode                                                                                                                                                                                                                                                                                         ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_014                                                                                                                                                                                                                                                                                                            ; 115   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_013|the_default_decode                                                                                                                                                                                                                                                                                         ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_013                                                                                                                                                                                                                                                                                                            ; 115   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_012|the_default_decode                                                                                                                                                                                                                                                                                         ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_012                                                                                                                                                                                                                                                                                                            ; 115   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_011|the_default_decode                                                                                                                                                                                                                                                                                         ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_011                                                                                                                                                                                                                                                                                                            ; 115   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_010|the_default_decode                                                                                                                                                                                                                                                                                         ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_010                                                                                                                                                                                                                                                                                                            ; 115   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_009|the_default_decode                                                                                                                                                                                                                                                                                         ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_009                                                                                                                                                                                                                                                                                                            ; 151   ; 0              ; 2            ; 0              ; 157    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_008|the_default_decode                                                                                                                                                                                                                                                                                         ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_008                                                                                                                                                                                                                                                                                                            ; 115   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_007|the_default_decode                                                                                                                                                                                                                                                                                         ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_007                                                                                                                                                                                                                                                                                                            ; 151   ; 11             ; 5            ; 11             ; 157    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                                                                                                                                                         ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006                                                                                                                                                                                                                                                                                                            ; 151   ; 11             ; 5            ; 11             ; 157    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                                                                                                                                                         ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005                                                                                                                                                                                                                                                                                                            ; 115   ; 0              ; 5            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                                                                                                                                                         ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004                                                                                                                                                                                                                                                                                                            ; 115   ; 11             ; 5            ; 11             ; 121    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                                                                                                                                         ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003                                                                                                                                                                                                                                                                                                            ; 115   ; 11             ; 5            ; 11             ; 121    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                                                                                                                                         ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002                                                                                                                                                                                                                                                                                                            ; 115   ; 11             ; 5            ; 11             ; 121    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                                                                                                                         ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001                                                                                                                                                                                                                                                                                                            ; 115   ; 11             ; 5            ; 11             ; 121    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                                                                                                                             ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router                                                                                                                                                                                                                                                                                                                ; 115   ; 0              ; 5            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|descriptor_memory_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                   ; 191   ; 39             ; 0            ; 39             ; 150    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|descriptor_memory_s1_agent|uncompressor                                                                                                                                                                                                                                                                               ; 49    ; 1              ; 0            ; 1              ; 47     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|descriptor_memory_s1_agent                                                                                                                                                                                                                                                                                            ; 447   ; 72             ; 77           ; 72             ; 479    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_nios_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                  ; 155   ; 39             ; 0            ; 39             ; 114    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_nios_s1_agent|uncompressor                                                                                                                                                                                                                                                                              ; 49    ; 1              ; 0            ; 1              ; 47     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_nios_s1_agent                                                                                                                                                                                                                                                                                           ; 311   ; 39             ; 45           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2e_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                 ; 155   ; 39             ; 0            ; 39             ; 114    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2e_debug_mem_slave_agent|uncompressor                                                                                                                                                                                                                                                                             ; 49    ; 1              ; 0            ; 1              ; 47     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2e_debug_mem_slave_agent                                                                                                                                                                                                                                                                                          ; 311   ; 39             ; 45           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_tx_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                           ; 155   ; 39             ; 0            ; 39             ; 114    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_tx_csr_agent|uncompressor                                                                                                                                                                                                                                                                                       ; 49    ; 1              ; 0            ; 1              ; 47     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_tx_csr_agent                                                                                                                                                                                                                                                                                                    ; 311   ; 39             ; 45           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_rx_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                           ; 155   ; 39             ; 0            ; 39             ; 114    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_rx_csr_agent|uncompressor                                                                                                                                                                                                                                                                                       ; 49    ; 1              ; 0            ; 1              ; 47     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_rx_csr_agent                                                                                                                                                                                                                                                                                                    ; 311   ; 39             ; 45           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|tse_mac_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                                                   ; 155   ; 39             ; 0            ; 39             ; 114    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|tse_mac_control_port_agent|uncompressor                                                                                                                                                                                                                                                                               ; 49    ; 1              ; 0            ; 1              ; 47     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|tse_mac_control_port_agent                                                                                                                                                                                                                                                                                            ; 311   ; 39             ; 45           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|filter_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                ; 191   ; 39             ; 0            ; 39             ; 150    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|filter_0_avalon_slave_0_agent|uncompressor                                                                                                                                                                                                                                                                            ; 49    ; 1              ; 0            ; 1              ; 47     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|filter_0_avalon_slave_0_agent                                                                                                                                                                                                                                                                                         ; 447   ; 72             ; 77           ; 72             ; 479    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                 ; 155   ; 39             ; 0            ; 39             ; 114    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|uart_avalon_jtag_slave_agent|uncompressor                                                                                                                                                                                                                                                                             ; 49    ; 1              ; 0            ; 1              ; 47     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|uart_avalon_jtag_slave_agent                                                                                                                                                                                                                                                                                          ; 311   ; 39             ; 45           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_rx_m_write_agent                                                                                                                                                                                                                                                                                                ; 271   ; 38             ; 94           ; 38             ; 215    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_tx_m_read_agent                                                                                                                                                                                                                                                                                                 ; 271   ; 38             ; 94           ; 38             ; 215    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2e_instruction_master_agent                                                                                                                                                                                                                                                                                       ; 198   ; 38             ; 85           ; 38             ; 147    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_rx_descriptor_write_agent                                                                                                                                                                                                                                                                                       ; 198   ; 38             ; 85           ; 38             ; 147    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_tx_descriptor_write_agent                                                                                                                                                                                                                                                                                       ; 198   ; 38             ; 85           ; 38             ; 147    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_rx_descriptor_read_agent                                                                                                                                                                                                                                                                                        ; 198   ; 38             ; 85           ; 38             ; 147    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_tx_descriptor_read_agent                                                                                                                                                                                                                                                                                        ; 198   ; 38             ; 85           ; 38             ; 147    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2e_data_master_agent                                                                                                                                                                                                                                                                                              ; 198   ; 38             ; 85           ; 38             ; 147    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|descriptor_memory_s1_translator                                                                                                                                                                                                                                                                                       ; 184   ; 7              ; 23           ; 7              ; 150    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_nios_s1_translator                                                                                                                                                                                                                                                                                      ; 115   ; 7              ; 20           ; 7              ; 85     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2e_debug_mem_slave_translator                                                                                                                                                                                                                                                                                     ; 115   ; 5              ; 23           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_tx_csr_translator                                                                                                                                                                                                                                                                                               ; 115   ; 6              ; 28           ; 6              ; 73     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_rx_csr_translator                                                                                                                                                                                                                                                                                               ; 115   ; 6              ; 28           ; 6              ; 73     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|tse_mac_control_port_translator                                                                                                                                                                                                                                                                                       ; 115   ; 5              ; 24           ; 5              ; 76     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|filter_0_avalon_slave_0_translator                                                                                                                                                                                                                                                                                    ; 184   ; 6              ; 31           ; 6              ; 131    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                     ; 115   ; 5              ; 34           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_rx_m_write_translator                                                                                                                                                                                                                                                                                           ; 184   ; 16             ; 2            ; 16             ; 113    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_tx_m_read_translator                                                                                                                                                                                                                                                                                            ; 184   ; 88             ; 2            ; 88             ; 178    ; 88              ; 88            ; 88              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2e_instruction_master_translator                                                                                                                                                                                                                                                                                  ; 100   ; 67             ; 0            ; 67             ; 108    ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_rx_descriptor_write_translator                                                                                                                                                                                                                                                                                  ; 116   ; 19             ; 2            ; 19             ; 76     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_tx_descriptor_write_translator                                                                                                                                                                                                                                                                                  ; 116   ; 19             ; 2            ; 19             ; 76     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_rx_descriptor_read_translator                                                                                                                                                                                                                                                                                   ; 116   ; 51             ; 2            ; 51             ; 109    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_tx_descriptor_read_translator                                                                                                                                                                                                                                                                                   ; 116   ; 51             ; 2            ; 51             ; 109    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2e_data_master_translator                                                                                                                                                                                                                                                                                         ; 100   ; 28             ; 0            ; 28             ; 108    ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                                                                                                                                                                                                                                                       ; 732   ; 0              ; 0            ; 0              ; 607    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pll_0                                                                                                                                                                                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory_nios|the_altsyncram|auto_generated                                                                                                                                                                                                                                                                                        ; 51    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory_nios                                                                                                                                                                                                                                                                                                                      ; 55    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_nios2_oci|the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|the_Wire_Shark_nios2e_cpu_debug_slave_sysclk                                                                                                                                                                                               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_nios2_oci|the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|the_Wire_Shark_nios2e_cpu_debug_slave_tck                                                                                                                                                                                                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_nios2_oci|the_Wire_Shark_nios2e_cpu_debug_slave_wrapper                                                                                                                                                                                                                                            ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_nios2_oci|the_Wire_Shark_nios2e_cpu_nios2_ocimem|Wire_Shark_nios2e_cpu_ociram_sp_ram|the_altsyncram|auto_generated                                                                                                                                                                                 ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_nios2_oci|the_Wire_Shark_nios2e_cpu_nios2_ocimem|Wire_Shark_nios2e_cpu_ociram_sp_ram                                                                                                                                                                                                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_nios2_oci|the_Wire_Shark_nios2e_cpu_nios2_ocimem                                                                                                                                                                                                                                                   ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_nios2_oci|the_Wire_Shark_nios2e_cpu_nios2_avalon_reg                                                                                                                                                                                                                                               ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_nios2_oci|the_Wire_Shark_nios2e_cpu_nios2_oci_im                                                                                                                                                                                                                                                   ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_nios2_oci|the_Wire_Shark_nios2e_cpu_nios2_oci_pib                                                                                                                                                                                                                                                  ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_nios2_oci|the_Wire_Shark_nios2e_cpu_nios2_oci_fifo|the_Wire_Shark_nios2e_cpu_nios2_oci_fifo_cnt_inc                                                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_nios2_oci|the_Wire_Shark_nios2e_cpu_nios2_oci_fifo|the_Wire_Shark_nios2e_cpu_nios2_oci_fifo_wrptr_inc                                                                                                                                                                                              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_nios2_oci|the_Wire_Shark_nios2e_cpu_nios2_oci_fifo|the_Wire_Shark_nios2e_cpu_nios2_oci_compute_input_tm_cnt                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_nios2_oci|the_Wire_Shark_nios2e_cpu_nios2_oci_fifo                                                                                                                                                                                                                                                 ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_nios2_oci|the_Wire_Shark_nios2e_cpu_nios2_oci_dtrace|Wire_Shark_nios2e_cpu_nios2_oci_trc_ctrl_td_mode                                                                                                                                                                                              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_nios2_oci|the_Wire_Shark_nios2e_cpu_nios2_oci_dtrace                                                                                                                                                                                                                                               ; 101   ; 0              ; 90           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_nios2_oci|the_Wire_Shark_nios2e_cpu_nios2_oci_itrace                                                                                                                                                                                                                                               ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_nios2_oci|the_Wire_Shark_nios2e_cpu_nios2_oci_dbrk                                                                                                                                                                                                                                                 ; 86    ; 0              ; 0            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_nios2_oci|the_Wire_Shark_nios2e_cpu_nios2_oci_xbrk                                                                                                                                                                                                                                                 ; 52    ; 5              ; 49           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_nios2_oci|the_Wire_Shark_nios2e_cpu_nios2_oci_break                                                                                                                                                                                                                                                ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_nios2_oci|the_Wire_Shark_nios2e_cpu_nios2_oci_debug                                                                                                                                                                                                                                                ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_nios2_oci                                                                                                                                                                                                                                                                                          ; 152   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|Wire_Shark_nios2e_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                                                                                                                                                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|Wire_Shark_nios2e_cpu_register_bank_b                                                                                                                                                                                                                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|Wire_Shark_nios2e_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                                                                                                                                                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|Wire_Shark_nios2e_cpu_register_bank_a                                                                                                                                                                                                                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu|the_Wire_Shark_nios2e_cpu_test_bench                                                                                                                                                                                                                                                                                         ; 282   ; 3              ; 248          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e|cpu                                                                                                                                                                                                                                                                                                                              ; 149   ; 1              ; 29           ; 1              ; 107    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2e                                                                                                                                                                                                                                                                                                                                  ; 149   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|descriptor_memory|the_altsyncram|auto_generated                                                                                                                                                                                                                                                                                         ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|descriptor_memory                                                                                                                                                                                                                                                                                                                       ; 88    ; 1              ; 1            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart|the_Wire_Shark_UART_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart|the_Wire_Shark_UART_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart|the_Wire_Shark_UART_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                                                   ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart|the_Wire_Shark_UART_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart|the_Wire_Shark_UART_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart|the_Wire_Shark_UART_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                                                                                                                                                                           ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart|the_Wire_Shark_UART_scfifo_r|rfifo|auto_generated                                                                                                                                                                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart|the_Wire_Shark_UART_scfifo_r                                                                                                                                                                                                                                                                                                       ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart|the_Wire_Shark_UART_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart|the_Wire_Shark_UART_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart|the_Wire_Shark_UART_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                                                   ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart|the_Wire_Shark_UART_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart|the_Wire_Shark_UART_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart|the_Wire_Shark_UART_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                                                                                                                                                                           ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart|the_Wire_Shark_UART_scfifo_w|wfifo|auto_generated                                                                                                                                                                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart|the_Wire_Shark_UART_scfifo_w                                                                                                                                                                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart                                                                                                                                                                                                                                                                                                                                    ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tse_mac|i_tse_mac                                                                                                                                                                                                                                                                                                                       ; 134   ; 37             ; 0            ; 37             ; 117    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tse_mac                                                                                                                                                                                                                                                                                                                                 ; 57    ; 0              ; 0            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_status_token_fifo|Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_status_token_fifo|Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_status_token_fifo|Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                   ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_status_token_fifo|Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                ; 30    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_status_token_fifo|Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|auto_generated|dpfifo                                                                                                                                                                                                        ; 29    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_status_token_fifo|Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|auto_generated                                                                                                                                                                                                               ; 28    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_status_token_fifo                                                                                                                                                                                                                                                                                      ; 28    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_desc_address_fifo|Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|subfifo|fifo_state|is_almost_full_compare|auto_generated                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_desc_address_fifo|Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|subfifo|fifo_state|is_almost_empty_compare|auto_generated                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_desc_address_fifo|Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|subfifo|rd_ptr|auto_generated                                                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_desc_address_fifo|Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|subfifo|last_row_data_out_mux|auto_generated                                                                                                                                                                                 ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_desc_address_fifo                                                                                                                                                                                                                                                                                      ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_command_fifo|Wire_Shark_SGDMA_TX_command_fifo_command_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_command_fifo|Wire_Shark_SGDMA_TX_command_fifo_command_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_command_fifo|Wire_Shark_SGDMA_TX_command_fifo_command_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_command_fifo|Wire_Shark_SGDMA_TX_command_fifo_command_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                               ; 110   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_command_fifo|Wire_Shark_SGDMA_TX_command_fifo_command_fifo|auto_generated|dpfifo                                                                                                                                                                                                                       ; 109   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_command_fifo|Wire_Shark_SGDMA_TX_command_fifo_command_fifo|auto_generated                                                                                                                                                                                                                              ; 108   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_command_fifo                                                                                                                                                                                                                                                                                           ; 108   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_m_readfifo|the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_m_readfifo|the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_m_readfifo|the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_m_readfifo|the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|two_comparison                                                                                                                                                     ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_m_readfifo|the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                               ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_m_readfifo|the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                            ; 84    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_m_readfifo|the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo                                                                                                                                                                    ; 75    ; 0              ; 0            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_m_readfifo|the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|auto_generated                                                                                                                                                                           ; 74    ; 0              ; 0            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_m_readfifo|the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo                                                                                                                                                                                                                                               ; 74    ; 0              ; 0            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_m_readfifo                                                                                                                                                                                                                                                                                             ; 75    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_m_read                                                                                                                                                                                                                                                                                                 ; 130   ; 1              ; 12           ; 1              ; 130    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_command_grabber                                                                                                                                                                                                                                                                                        ; 109   ; 0              ; 45           ; 0              ; 61     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_chain|the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_TX                                                                                                                                                                                                                                    ; 93    ; 0              ; 16           ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_chain|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|subfifo|fifo_state|is_almost_full_compare|auto_generated  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_chain|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|subfifo|fifo_state|is_almost_empty_compare|auto_generated ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_chain|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|subfifo|rd_ptr|auto_generated                             ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_chain|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|subfifo|last_row_data_out_mux|auto_generated              ; 15    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_chain|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo                                                                                                                                                      ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_chain|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX                                                                                                                                                                                                                                     ; 106   ; 0              ; 32           ; 0              ; 227    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_chain|the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX                                                                                                                                                                                                                                ; 84    ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx|the_Wire_Shark_SGDMA_TX_chain                                                                                                                                                                                                                                                                                                  ; 163   ; 0              ; 0            ; 0              ; 272    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_tx                                                                                                                                                                                                                                                                                                                                ; 143   ; 0              ; 0            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_status_token_fifo|Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_status_token_fifo|Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_status_token_fifo|Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                   ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_status_token_fifo|Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                ; 30    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_status_token_fifo|Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|auto_generated|dpfifo                                                                                                                                                                                                        ; 29    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_status_token_fifo|Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|auto_generated                                                                                                                                                                                                               ; 28    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_status_token_fifo                                                                                                                                                                                                                                                                                      ; 28    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_desc_address_fifo|Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|subfifo|fifo_state|is_almost_full_compare|auto_generated                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_desc_address_fifo|Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|subfifo|fifo_state|is_almost_empty_compare|auto_generated                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_desc_address_fifo|Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|subfifo|rd_ptr|auto_generated                                                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_desc_address_fifo|Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|subfifo|last_row_data_out_mux|auto_generated                                                                                                                                                                                 ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_desc_address_fifo                                                                                                                                                                                                                                                                                      ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_command_fifo|Wire_Shark_SGDMA_RX_command_fifo_command_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_command_fifo|Wire_Shark_SGDMA_RX_command_fifo_command_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_command_fifo|Wire_Shark_SGDMA_RX_command_fifo_command_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_command_fifo|Wire_Shark_SGDMA_RX_command_fifo_command_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                               ; 110   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_command_fifo|Wire_Shark_SGDMA_RX_command_fifo_command_fifo|auto_generated|dpfifo                                                                                                                                                                                                                       ; 109   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_command_fifo|Wire_Shark_SGDMA_RX_command_fifo_command_fifo|auto_generated                                                                                                                                                                                                                              ; 108   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_command_fifo                                                                                                                                                                                                                                                                                           ; 108   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_m_write|the_byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX|the_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM|upper_sixteen_bit_byteenable_FSM                                                                                                                             ; 6     ; 0              ; 2            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_m_write|the_byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX|the_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM|lower_sixteen_bit_byteenable_FSM                                                                                                                             ; 6     ; 0              ; 2            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_m_write|the_byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX|the_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM                                                                                                                                                              ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_m_write|the_byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX|the_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM|upper_sixteen_bit_byteenable_FSM                                                                                                                             ; 6     ; 0              ; 2            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_m_write|the_byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX|the_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM|lower_sixteen_bit_byteenable_FSM                                                                                                                             ; 6     ; 0              ; 2            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_m_write|the_byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX|the_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM                                                                                                                                                              ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_m_write|the_byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX|the_sixty_four_bit_byteenable_FSM                                                                                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_m_write|the_byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX                                                                                                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_m_write                                                                                                                                                                                                                                                                                                ; 140   ; 2              ; 9            ; 2              ; 132    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_command_grabber                                                                                                                                                                                                                                                                                        ; 109   ; 0              ; 46           ; 0              ; 60     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_chain|the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX                                                                                                                                                                                                                                    ; 93    ; 0              ; 16           ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_chain|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|subfifo|fifo_state|is_almost_full_compare|auto_generated  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_chain|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|subfifo|fifo_state|is_almost_empty_compare|auto_generated ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_chain|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|subfifo|rd_ptr|auto_generated                             ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_chain|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|subfifo|last_row_data_out_mux|auto_generated              ; 15    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_chain|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo                                                                                                                                                      ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_chain|the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX                                                                                                                                                                                                                                     ; 106   ; 0              ; 32           ; 0              ; 227    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_chain|the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX                                                                                                                                                                                                                                ; 85    ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx|the_Wire_Shark_SGDMA_RX_chain                                                                                                                                                                                                                                                                                                  ; 163   ; 0              ; 0            ; 0              ; 272    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_rx                                                                                                                                                                                                                                                                                                                                ; 153   ; 0              ; 0            ; 0              ; 237    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|filter_0                                                                                                                                                                                                                                                                                                                                ; 133   ; 0              ; 133          ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                                                                                                                                                                                                         ; 10    ; 6              ; 0            ; 6              ; 10     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
