JasnÃ©, tu je podrobnÃ¡ analÃ½za poskytnutÃ©ho SystemVerilog kÃ³du pre logiku USB Blaster II programÃ¡tora.

Tento kÃ³d implementuje logiku pre FPGA, ktorÃ¡ funguje ako most medzi USB rozhranÃ­m (prostrednÃ­ctvom externÃ©ho Äipu FTDI FT245BM) a programovacÃ­m rozhranÃ­m cieÄ¾ovÃ©ho zariadenia (naprÃ­klad inÃ©ho FPGA alebo CPLD) pomocou protokolov ako JTAG, Active Serial (AS) alebo Passive Serial (PS).

---

### ## HlavnÃ½ ÃºÄel a architektÃºra

KÃ³d definuje modul `jtag_logic`, ktorÃ©ho hlavnou Ãºlohou je prijÃ­maÅ¥ prÃ­kazy z hostiteÄ¾skÃ©ho poÄÃ­taÄa cez USB a prevÃ¡dzaÅ¥ ich na nÃ­zkoÃºrovÅˆovÃ© signÃ¡ly pre programovanie a ladenie (`TCK`, `TMS`, `TDI` atÄ.). ZÃ¡roveÅˆ ÄÃ­ta stavovÃ© signÃ¡ly z cieÄ¾ovÃ©ho zariadenia (`TDO`, `ASDO`) a posiela ich spÃ¤Å¥ do poÄÃ­taÄa.

Jadro modulu tvorÃ­ **stavovÃ½ automat (State Machine)**, ktorÃ½ riadi celÃº komunikÃ¡ciu. KomunikÃ¡cia s PC prebieha cez externÃ½ Äip FTDI, ktorÃ½ prevÃ¡dza USB na paralelnÃ© 8-bitovÃ© dÃ¡ta.

---

### ## KÄ¾ÃºÄovÃ© komponenty

#### **1. Rozhranie (Vstupy/VÃ½stupy)**

* **SignÃ¡ly pre FTDI Äip:**
    * `nRXF`, `nTXE`: Riadacie signÃ¡ly z FTDI. `nRXF` (active-low) indikuje, Å¾e FTDI mÃ¡ dÃ¡ta pre FPGA. `nTXE` (active-low) indikuje, Å¾e FPGA mÃ´Å¾e posielaÅ¥ dÃ¡ta do FTDI.
    * `nRD`, `WR`: Riadacie signÃ¡ly do FTDI. `nRD` (ÄÃ­tanie) a `WR` (zÃ¡pis) slÃºÅ¾ia na prenos dÃ¡t.
    * `D [7:0]`: ObojsmernÃ¡ 8-bitovÃ¡ dÃ¡tovÃ¡ zbernica na komunikÃ¡ciu s FTDI Äipom.

* **SignÃ¡ly pre cieÄ¾ovÃ© zariadenie (JTAG/AS/PS):**
    * `B_TCK`, `B_TMS`, `B_TDI`: Å tandardnÃ© JTAG vÃ½stupy (Test Clock, Test Mode Select, Test Data In).
    * `B_TDO`, `B_ASDO`: Å tandardnÃ© JTAG/AS vstupy (Test Data Out, Active Serial Data Out).
    * `B_NCE`, `B_NCS`, `B_OE`: Å pecifickÃ© riadiace signÃ¡ly, napr. pre AS reÅ¾im alebo ovlÃ¡danie vÃ½stupnÃ½ch budiÄov.

#### **2. StavovÃ½ automat (State Machine)**

Je to mozog celÃ©ho zariadenia. Riadi sekvenciu operÃ¡ciÃ­ na zÃ¡klade prÃ­kazov z PC a stavu FTDI Äipu. PouÅ¾Ã­va Å¡tandardnÃº dvojblokovÃº Å¡truktÃºru:
* `always_comb` blok: VypoÄÃ­tava **nasledujÃºci stav** (`next_state`) na zÃ¡klade **aktuÃ¡lneho stavu** (`state`) a vstupov.
* `always_ff` blok: Pri nÃ¡beÅ¾nej hrane hodinovÃ©ho signÃ¡lu (`CLK`) aktualizuje stav (`state <= next_state`) a riadi vÃ½stupnÃ© signÃ¡ly.

#### **3. HlavnÃ© registre a signÃ¡ly**

* `ioshifter [7:0]`: 8-bitovÃ½ register, ktorÃ½ slÃºÅ¾i ako univerzÃ¡lny posuvnÃ½ register a zÃ¡roveÅˆ ako drÅ¾iak dÃ¡t. PouÅ¾Ã­va sa na:
    * UloÅ¾enie bajtu prijatÃ©ho z PC.
    * Priame riadenie vÃ½stupnÃ½ch pinov.
    * SÃ©riovÃ© posÃºvanie dÃ¡t do a z cieÄ¾ovÃ©ho zariadenia.
* `bitcount [8:0]`: 9-bitovÃ½ ÄÃ­taÄ, ktorÃ½ sleduje poÄet bitov, ktorÃ© sa majÃº sÃ©riovo posunÃºÅ¥.
* `drive_data`: SignÃ¡l, ktorÃ½ riadi smer dÃ¡tovej zbernice `D`. Ak je `1`, FPGA posiela dÃ¡ta do FTDI. Ak je `0`, zbernica je v stave vysokej impedancie (`8'bz`) a FPGA mÃ´Å¾e prijÃ­maÅ¥ dÃ¡ta.

---

### ## PrincÃ­p fungovania

Logika pracuje v dvoch hlavnÃ½ch reÅ¾imoch, ktorÃ© sa prepÃ­najÃº na zÃ¡klade prÃ­kazu (bajtu) prijatÃ©ho z PC.

#### **ReÅ¾im 1: Priame riadenie pinov (Bit-Banging)**

Tento reÅ¾im sa aktivuje, keÄ prijatÃ½ bajt mÃ¡ najvyÅ¡Å¡Ã­ bit (`ioshifter[7]`) nastavenÃ½ na `0`. PouÅ¾Ã­va sa na pomalÃ©, individuÃ¡lne zmeny stavu JTAG pinov, naprÃ­klad pri prechode medzi stavmi JTAG TAP kontrolÃ©ra.

**Priebeh:**
1.  FPGA ÄakÃ¡ v stave `wait_for_nRXF_low`, kÃ½m FTDI signalizuje dostupnÃ© dÃ¡ta (`nRXF=0`).
2.  PreÄÃ­ta 8-bitovÃ½ prÃ­kaz z FTDI zbernice `D` a uloÅ¾Ã­ ho do `ioshifter` (stavy `set_nRD_low` aÅ¾ `latch_data_from_host`).
3.  V stave `bits_set_pins_from_data` sa jednotlivÃ© bity z registra `ioshifter` priamo priradia na vÃ½stupnÃ© piny:
    * `B_TCK <= ioshifter[0];`
    * `B_TMS <= ioshifter[1];`
    * ... a tak Äalej.
4.  Bit `ioshifter[6]` urÄuje, Äi sa mÃ¡ vykonaÅ¥ aj ÄÃ­tanie zo vstupnÃ½ch pinov (`B_TDO`, `B_ASDO`). Ak Ã¡no, stavovÃ½ automat prejde do stavu `bits_read_from_pins_and_wait_for_nTXE_low`, naÄÃ­ta vstupy a poÅ¡le ich spÃ¤Å¥ do PC.

#### **ReÅ¾im 2: SÃ©riovÃ© posÃºvanie bajtov (Byte-Shifting)** ğŸš€

Tento reÅ¾im je oveÄ¾a rÃ½chlejÅ¡Ã­ a pouÅ¾Ã­va sa na prenos dlhÃ½ch sekvenciÃ­ dÃ¡t, ako sÃº JTAG scan reÅ¥azce. Aktivuje sa prÃ­kazom, kde najvyÅ¡Å¡Ã­ bit (`ioshifter[7]`) je `1`.

**Priebeh:**
1.  **InicializÃ¡cia:** HostiteÄ¾ poÅ¡le Å¡peciÃ¡lny prÃ­kazovÃ½ bajt. V stave `bytes_set_bitcount` sa z tohto bajtu nastavÃ­:
    * `bitcount`: PoÄet bitov na prenos (aÅ¾ 64 bitov naraz, urÄenÃ½ch bitmi `ioshifter[5:0]`).
    * `do_output`: PrÃ­znak (`ioshifter[6]`), ktorÃ½ urÄuje, Äi sa po dokonÄenÃ­ posÃºvania majÃº dÃ¡ta preÄÃ­tanÃ© z cieÄ¾a poslaÅ¥ spÃ¤Å¥ do PC.
2.  **PosÃºvanie dÃ¡t:** HostiteÄ¾ nÃ¡sledne poÅ¡le dÃ¡ta, ktorÃ© sa majÃº sÃ©riovo vyslaÅ¥. FPGA vstÃºpi do rÃ½chlej sluÄky stavov (`bytes_get_tdo_set_tdi` -> `bytes_clock_high_and_shift` -> `bytes_keep_clock_high` -> `bytes_clock_finish`). V kaÅ¾dom cykle tejto sluÄky:
    * NastavÃ­ sa vÃ½stupnÃ½ bit `B_TDI` z `ioshifter[0]`.
    * NaÄÃ­ta sa vstupnÃ½ bit z `B_TDO` (alebo `B_ASDO`).
    * Vygeneruje sa jeden pulz na hodinovom signÃ¡li `B_TCK`.
    * Register `ioshifter` sa posunie o jeden bit doprava a na najvyÅ¡Å¡iu pozÃ­ciu sa vloÅ¾Ã­ preÄÃ­tanÃ½ vstupnÃ½ bit.
    * ÄŒÃ­taÄ `bitcount` sa dekrementuje.
3.  **UkonÄenie:** Po odvysielanÃ­ vÅ¡etkÃ½ch bitov (keÄ `bitcount` dosiahne nulu), sluÄka konÄÃ­. Ak bol nastavenÃ½ prÃ­znak `do_output`, obsah registra `ioshifter` (ktorÃ½ teraz obsahuje dÃ¡ta prijatÃ© z cieÄ¾ovÃ©ho zariadenia) sa odoÅ¡le spÃ¤Å¥ do PC.

---

### ## Zhrnutie

Ide o efektÃ­vny a flexibilnÃ½ dizajn, ktorÃ½ slÃºÅ¾i ako inteligentnÃ½ prekladaÄ medzi vysokourovÅˆovÃ½mi prÃ­kazmi z PC a nÃ­zkoÃºrovÅˆovÃ½m hardvÃ©rovÃ½m rozhranÃ­m. VyuÅ¾itie dvoch reÅ¾imov (pomalÃ© bit-banging pre riadenie a rÃ½chle sÃ©riovÃ© posÃºvanie pre dÃ¡ta) je kÄ¾ÃºÄovÃ© pre dosiahnutie vysokÃ©ho vÃ½konu, ktorÃ½m sÃº programÃ¡tory typu USB Blaster II znÃ¡me. KÃ³d je dobre Å¡truktÃºrovanÃ½ a vyuÅ¾Ã­va osvedÄenÃ© postupy pre nÃ¡vrh stavovÃ½ch automatov v SystemVerilogu.
