本工程为用于解析Verilog结构的脚本。
脚本中包括以下主题部分：
以下几部分均以一行为内容作为模块入参，其他入参根据模块功能而定。
1. 删除代码中的注释；
2. 获取模块名，返回获取状态 0：等待获取module关键字，1：获得module关键字，等待获取module名 2：获取module名，该行还有其他内容，返回供其他内容寻找使用  3：获取module名，并且模块名在尾部；返回module名数组。
该模块支持如下几种功能：
1）输入1个参数，该参数为第2条的状态值，只是为了删除module module_name之间的内容，获取后面的定位；
2）输入2个参数，参数为第二条的状态和模块名，则为了寻找某个模块，以便获取该模块的相关信息，在这种情况下返回的即为入参module名。
