

================================================================
== Vivado HLS Report for 'SMM_1u_800u_32u_s'
================================================================
* Date:           Mon Jan  6 15:37:24 2020

* Version:        2018.3 (Build 2405991 on Thu Dec 06 23:56:15 MST 2018)
* Project:        CIFAR_10
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|    12.592|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |    ?|    ?|    ?|    ?|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------+-------+-------+----------+-----------+-----------+-------+----------+
        |            |    Latency    | Iteration|  Initiation Interval  |  Trip |          |
        |  Loop Name |  min  |  max  |  Latency |  achieved |   target  | Count | Pipelined|
        +------------+-------+-------+----------+-----------+-----------+-------+----------+
        |- Loop 1    |  25600|  25600|         2|          1|          1|  25600|    yes   |
        |- Loop 2    |      ?|      ?|         ?|          -|          -|      ?|    no    |
        | + L1       |      ?|      ?|         ?|          -|          -|      ?|    no    |
        |  ++ L1.1   |    800|    800|         2|          1|          1|    800|    yes   |
        |  ++ L2_L3  |      ?|      ?|         7|          1|          1|      ?|    yes   |
        |- Loop 3    |      ?|      ?|         2|          1|          1|      ?|    yes   |
        +------------+-------+-------+----------+-----------+-----------+-------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|     25|       -|      -|
|Expression       |        -|      9|       0|   1255|
|FIFO             |        -|      -|       -|      -|
|Instance         |        -|      0|       0|   3126|
|Memory           |       25|      -|     800|    200|
|Multiplexer      |        -|      -|       -|   1854|
|Register         |        0|      -|    2532|     96|
+-----------------+---------+-------+--------+-------+
|Total            |       25|     34|    3332|   6531|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |        8|     15|       3|     12|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +--------------------------+----------------------+---------+-------+---+------+
    |         Instance         |        Module        | BRAM_18K| DSP48E| FF|  LUT |
    +--------------------------+----------------------+---------+-------+---+------+
    |cifar_10_mul_32s_bkb_U71  |cifar_10_mul_32s_bkb  |        0|      0|  0|  1042|
    |cifar_10_mul_32s_bkb_U72  |cifar_10_mul_32s_bkb  |        0|      0|  0|  1042|
    |cifar_10_mul_32s_bkb_U73  |cifar_10_mul_32s_bkb  |        0|      0|  0|  1042|
    +--------------------------+----------------------+---------+-------+---+------+
    |Total                     |                      |        0|      0|  0|  3126|
    +--------------------------+----------------------+---------+-------+---+------+

    * DSP48: 
    +--------------------------+----------------------+--------------+
    |         Instance         |        Module        |  Expression  |
    +--------------------------+----------------------+--------------+
    |cifar_10_mac_mula3i2_U83  |cifar_10_mac_mula3i2  | i0 * i1 + i2 |
    |cifar_10_mac_mula3i2_U84  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U85  |cifar_10_mac_mula3i2  | i0 * i1 + i2 |
    |cifar_10_mac_mula3i2_U86  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U87  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U88  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U89  |cifar_10_mac_mula3i2  | i0 * i1 + i2 |
    |cifar_10_mac_mula3i2_U90  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U91  |cifar_10_mac_mula3i2  | i0 * i1 + i2 |
    |cifar_10_mac_mula3i2_U92  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U93  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U94  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U95  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U96  |cifar_10_mac_mula3i2  | i0 * i1 + i2 |
    |cifar_10_mac_mula3i2_U97  |cifar_10_mac_mula3i2  | i0 * i1 + i2 |
    |cifar_10_mac_mula3i2_U98  |cifar_10_mac_mula3i2  | i0 * i1 + i2 |
    |cifar_10_mul_mul_2iS_U74  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U75  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U76  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U77  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U78  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U79  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U80  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U81  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U82  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    +--------------------------+----------------------+--------------+

    * Memory: 
    +------------+----------------------+---------+----+----+------+-----+------+-------------+
    |   Memory   |        Module        | BRAM_18K| FF | LUT| Words| Bits| Banks| W*Bits*Banks|
    +------------+----------------------+---------+----+----+------+-----+------+-------------+
    |A_V_3_0_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_1_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_2_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_3_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_4_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_5_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_6_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_7_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_8_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_9_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_10_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_11_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_12_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_13_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_14_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_15_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_16_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_17_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_18_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_19_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_20_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_21_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_22_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_23_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3_24_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |B_V_3_0_U   |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_1_U   |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_2_U   |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_3_U   |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_4_U   |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_5_U   |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_6_U   |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_7_U   |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_8_U   |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_9_U   |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_10_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_11_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_12_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_13_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_14_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_15_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_16_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_17_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_18_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_19_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_20_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_21_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_22_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_23_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    |B_V_3_24_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|  1024|   16|     1|        16384|
    +------------+----------------------+---------+----+----+------+-----+------+-------------+
    |Total       |                      |       25| 800| 200| 26400|  800|    50|       422400|
    +------------+----------------------+---------+----+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |           Variable Name           | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |A_COL_ITER_fu_2235_p2              |     *    |      3|  0|  20|          32|          32|
    |tmp1_fu_2192_p2                    |     *    |      3|  0|  20|          32|          32|
    |tmp_56_fu_2770_p2                  |     *    |      3|  0|  20|          32|          32|
    |i_3_fu_2214_p2                     |     +    |      0|  0|  39|          32|           1|
    |i_4_fu_2801_p2                     |     +    |      0|  0|  15|           6|           1|
    |ib_2_fu_2391_p2                    |     +    |      0|  0|  39|           1|          32|
    |ic_2_fu_2454_p2                    |     +    |      0|  0|  15|           1|           6|
    |indvar_flatten_next7_fu_2385_p2    |     +    |      0|  0|  44|          37|           1|
    |indvar_flatten_next_fu_2795_p2     |     +    |      0|  0|  21|          15|           1|
    |iter_2_fu_2255_p2                  |     +    |      0|  0|  38|          31|           1|
    |j_6_fu_2862_p2                     |     +    |      0|  0|  14|          10|           1|
    |j_7_fu_2267_p2                     |     +    |      0|  0|  14|          10|           1|
    |num_imag_2_fu_2225_p2              |     +    |      0|  0|  39|          32|           1|
    |sum_V_s_fu_2693_p2                 |     +    |      0|  0|  32|          32|          32|
    |tmp13_fu_2676_p2                   |     +    |      0|  0|  32|          32|          32|
    |tmp14_fu_2663_p2                   |     +    |      0|  0|  39|          32|          32|
    |tmp19_fu_2671_p2                   |     +    |      0|  0|  32|          32|          32|
    |tmp22_fu_2667_p2                   |     +    |      0|  0|  39|          32|          32|
    |tmp2_fu_2657_p2                    |     +    |      0|  0|  32|          32|          32|
    |tmp3_fu_2649_p2                    |     +    |      0|  0|  39|          32|          32|
    |tmp8_fu_2653_p2                    |     +    |      0|  0|  32|          32|          32|
    |tmp_126_fu_2435_p2                 |     +    |      0|  0|  12|          12|          12|
    |tmp_26_fu_2689_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_neg_fu_2699_p2                   |     -    |      0|  0|  39|           1|          32|
    |p_neg_t_fu_2725_p2                 |     -    |      0|  0|  25|           1|          18|
    |ap_block_pp0_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp1_stage0_11001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp2_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp3_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_state17_pp1_stage0_iter1  |    and   |      0|  0|   2|           1|           1|
    |ap_block_state25_pp2_stage0_iter6  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2591                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2594                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2597                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2600                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2603                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2606                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2609                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2612                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2615                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2618                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2621                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2624                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2627                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2630                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2633                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2636                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2645                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2648                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2651                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2654                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2657                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2660                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2663                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2666                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2669                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2672                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2675                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2678                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2681                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2684                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2687                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2690                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2693                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2696                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2699                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2702                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2705                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2708                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2711                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2714                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2723                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2726                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2729                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2732                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2735                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2738                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2741                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2744                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_682                   |    and   |      0|  0|   2|           1|           1|
    |ap_condition_699                   |    and   |      0|  0|   2|           1|           1|
    |or_cond_fu_2856_p2                 |    and   |      0|  0|   2|           1|           1|
    |exitcond3_fu_2209_p2               |   icmp   |      0|  0|  18|          32|          32|
    |exitcond8_fu_2397_p2               |   icmp   |      0|  0|  11|           6|           7|
    |exitcond_flatten8_fu_2380_p2       |   icmp   |      0|  0|  21|          37|          37|
    |exitcond_flatten_fu_2789_p2        |   icmp   |      0|  0|  13|          15|          14|
    |exitcond_fu_2220_p2                |   icmp   |      0|  0|  18|          32|          32|
    |ifzero_fu_2476_p2                  |   icmp   |      0|  0|  11|           6|           7|
    |tmp_115_fu_2807_p2                 |   icmp   |      0|  0|  13|          10|           9|
    |tmp_57_fu_2170_p2                  |   icmp   |      0|  0|  18|          32|           1|
    |tmp_58_fu_2784_p2                  |   icmp   |      0|  0|  18|          32|          32|
    |tmp_60_fu_2851_p2                  |   icmp   |      0|  0|  18|          32|          32|
    |tmp_61_fu_2250_p2                  |   icmp   |      0|  0|  18|          32|          32|
    |tmp_62_fu_2261_p2                  |   icmp   |      0|  0|  13|          10|           9|
    |tmp_63_fu_2281_p2                  |   icmp   |      0|  0|  18|          32|          32|
    |tmp_64_fu_2752_p2                  |   icmp   |      0|  0|  18|          32|          16|
    |tmp_65_mid1_fu_2834_p2             |   icmp   |      0|  0|  18|          32|          32|
    |tmp_s_fu_2157_p2                   |   icmp   |      0|  0|  18|          32|           2|
    |ap_block_state1                    |    or    |      0|  0|   2|           1|           1|
    |ap_block_state12_pp0_stage0_iter1  |    or    |      0|  0|   2|           1|           1|
    |ap_block_state2                    |    or    |      0|  0|   2|           1|           1|
    |ap_block_state29_pp3_stage0_iter1  |    or    |      0|  0|   2|           1|           1|
    |ap_condition_1686                  |    or    |      0|  0|   2|           1|           1|
    |ap_condition_1703                  |    or    |      0|  0|   2|           1|           1|
    |ap_condition_1794                  |    or    |      0|  0|   2|           1|           1|
    |ap_condition_1811                  |    or    |      0|  0|   2|           1|           1|
    |ic_mid2_fu_2403_p3                 |  select  |      0|  0|   6|           1|           1|
    |j_mid2_fu_2813_p3                  |  select  |      0|  0|  10|           1|           1|
    |output_data_4_fu_2757_p3           |  select  |      0|  0|  18|           1|           1|
    |output_data_fu_2744_p3             |  select  |      0|  0|  18|           1|          18|
    |p_4_mid2_fu_2682_p3                |  select  |      0|  0|  32|           1|           1|
    |tmp_64_mid2_v_fu_2826_p3           |  select  |      0|  0|   6|           1|           6|
    |tmp_65_mid2_fu_2839_p3             |  select  |      0|  0|   2|           1|           1|
    |tmp_71_mid2_v_fu_2411_p3           |  select  |      0|  0|  32|           1|          32|
    |ap_enable_pp0                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp1                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp2                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp3                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp1_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp2_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp3_iter1            |    xor   |      0|  0|   2|           2|           1|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |Total                              |          |      9|  0|1255|        1062|         956|
    +-----------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------+-----+-----------+-----+-----------+
    |              Name             | LUT | Input Size| Bits| Total Bits|
    +-------------------------------+-----+-----------+-----+-----------+
    |A_V_3_0_address1               |   15|          3|    5|         15|
    |A_V_3_0_d1                     |   15|          3|   16|         48|
    |A_V_3_10_address1              |   15|          3|    5|         15|
    |A_V_3_10_d1                    |   15|          3|   16|         48|
    |A_V_3_11_address1              |   15|          3|    5|         15|
    |A_V_3_11_d1                    |   15|          3|   16|         48|
    |A_V_3_12_address1              |   15|          3|    5|         15|
    |A_V_3_12_d1                    |   15|          3|   16|         48|
    |A_V_3_13_address1              |   15|          3|    5|         15|
    |A_V_3_13_d1                    |   15|          3|   16|         48|
    |A_V_3_14_address1              |   15|          3|    5|         15|
    |A_V_3_14_d1                    |   15|          3|   16|         48|
    |A_V_3_15_address1              |   15|          3|    5|         15|
    |A_V_3_15_d1                    |   15|          3|   16|         48|
    |A_V_3_16_address1              |   15|          3|    5|         15|
    |A_V_3_16_d1                    |   15|          3|   16|         48|
    |A_V_3_17_address1              |   15|          3|    5|         15|
    |A_V_3_17_d1                    |   15|          3|   16|         48|
    |A_V_3_18_address1              |   15|          3|    5|         15|
    |A_V_3_18_d1                    |   15|          3|   16|         48|
    |A_V_3_19_address1              |   15|          3|    5|         15|
    |A_V_3_19_d1                    |   15|          3|   16|         48|
    |A_V_3_1_address1               |   15|          3|    5|         15|
    |A_V_3_1_d1                     |   15|          3|   16|         48|
    |A_V_3_20_address1              |   15|          3|    5|         15|
    |A_V_3_20_d1                    |   15|          3|   16|         48|
    |A_V_3_21_address1              |   15|          3|    5|         15|
    |A_V_3_21_d1                    |   15|          3|   16|         48|
    |A_V_3_22_address1              |   15|          3|    5|         15|
    |A_V_3_22_d1                    |   15|          3|   16|         48|
    |A_V_3_23_address1              |   15|          3|    5|         15|
    |A_V_3_23_d1                    |   15|          3|   16|         48|
    |A_V_3_24_address1              |   15|          3|    5|         15|
    |A_V_3_24_d1                    |   15|          3|   16|         48|
    |A_V_3_2_address1               |   15|          3|    5|         15|
    |A_V_3_2_d1                     |   15|          3|   16|         48|
    |A_V_3_3_address1               |   15|          3|    5|         15|
    |A_V_3_3_d1                     |   15|          3|   16|         48|
    |A_V_3_4_address1               |   15|          3|    5|         15|
    |A_V_3_4_d1                     |   15|          3|   16|         48|
    |A_V_3_5_address1               |   15|          3|    5|         15|
    |A_V_3_5_d1                     |   15|          3|   16|         48|
    |A_V_3_6_address1               |   15|          3|    5|         15|
    |A_V_3_6_d1                     |   15|          3|   16|         48|
    |A_V_3_7_address1               |   15|          3|    5|         15|
    |A_V_3_7_d1                     |   15|          3|   16|         48|
    |A_V_3_8_address1               |   15|          3|    5|         15|
    |A_V_3_8_d1                     |   15|          3|   16|         48|
    |A_V_3_9_address1               |   15|          3|    5|         15|
    |A_V_3_9_d1                     |   15|          3|   16|         48|
    |B_V_3_0_address1               |   15|          3|   10|         30|
    |B_V_3_0_d1                     |   15|          3|   16|         48|
    |B_V_3_10_address1              |   15|          3|   10|         30|
    |B_V_3_10_d1                    |   15|          3|   16|         48|
    |B_V_3_11_address1              |   15|          3|   10|         30|
    |B_V_3_11_d1                    |   15|          3|   16|         48|
    |B_V_3_12_address1              |   15|          3|   10|         30|
    |B_V_3_12_d1                    |   15|          3|   16|         48|
    |B_V_3_13_address1              |   15|          3|   10|         30|
    |B_V_3_13_d1                    |   15|          3|   16|         48|
    |B_V_3_14_address1              |   15|          3|   10|         30|
    |B_V_3_14_d1                    |   15|          3|   16|         48|
    |B_V_3_15_address1              |   15|          3|   10|         30|
    |B_V_3_15_d1                    |   15|          3|   16|         48|
    |B_V_3_16_address1              |   15|          3|   10|         30|
    |B_V_3_16_d1                    |   15|          3|   16|         48|
    |B_V_3_17_address1              |   15|          3|   10|         30|
    |B_V_3_17_d1                    |   15|          3|   16|         48|
    |B_V_3_18_address1              |   15|          3|   10|         30|
    |B_V_3_18_d1                    |   15|          3|   16|         48|
    |B_V_3_19_address1              |   15|          3|   10|         30|
    |B_V_3_19_d1                    |   15|          3|   16|         48|
    |B_V_3_1_address1               |   15|          3|   10|         30|
    |B_V_3_1_d1                     |   15|          3|   16|         48|
    |B_V_3_20_address1              |   15|          3|   10|         30|
    |B_V_3_20_d1                    |   15|          3|   16|         48|
    |B_V_3_21_address1              |   15|          3|   10|         30|
    |B_V_3_21_d1                    |   15|          3|   16|         48|
    |B_V_3_22_address1              |   15|          3|   10|         30|
    |B_V_3_22_d1                    |   15|          3|   16|         48|
    |B_V_3_23_address1              |   15|          3|   10|         30|
    |B_V_3_23_d1                    |   15|          3|   16|         48|
    |B_V_3_24_address1              |   15|          3|   10|         30|
    |B_V_3_24_d1                    |   15|          3|   16|         48|
    |B_V_3_2_address1               |   15|          3|   10|         30|
    |B_V_3_2_d1                     |   15|          3|   16|         48|
    |B_V_3_3_address1               |   15|          3|   10|         30|
    |B_V_3_3_d1                     |   15|          3|   16|         48|
    |B_V_3_4_address1               |   15|          3|   10|         30|
    |B_V_3_4_d1                     |   15|          3|   16|         48|
    |B_V_3_5_address1               |   15|          3|   10|         30|
    |B_V_3_5_d1                     |   15|          3|   16|         48|
    |B_V_3_6_address1               |   15|          3|   10|         30|
    |B_V_3_6_d1                     |   15|          3|   16|         48|
    |B_V_3_7_address1               |   15|          3|   10|         30|
    |B_V_3_7_d1                     |   15|          3|   16|         48|
    |B_V_3_8_address1               |   15|          3|   10|         30|
    |B_V_3_8_d1                     |   15|          3|   16|         48|
    |B_V_3_9_address1               |   15|          3|   10|         30|
    |B_V_3_9_d1                     |   15|          3|   16|         48|
    |ap_NS_fsm                      |  105|         22|    1|         22|
    |ap_done                        |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1        |   15|          3|    1|          3|
    |ap_enable_reg_pp1_iter1        |   15|          3|    1|          3|
    |ap_enable_reg_pp2_iter1        |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter6        |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1        |   15|          3|    1|          3|
    |ap_phi_mux_i_phi_fu_2112_p4    |    9|          2|    6|         12|
    |ap_phi_mux_ib_phi_fu_2067_p4   |    9|          2|   32|         64|
    |ap_phi_mux_ic_phi_fu_2090_p4   |    9|          2|    6|         12|
    |ap_phi_mux_p_4_phi_fu_2078_p4  |    9|          2|   32|         64|
    |i3_reg_2008                    |    9|          2|   32|         64|
    |i_reg_2108                     |    9|          2|    6|         12|
    |ib_reg_2063                    |    9|          2|   32|         64|
    |ic_reg_2086                    |    9|          2|    6|         12|
    |in_stream_a_V_V_blk_n          |    9|          2|    1|          2|
    |indvar_flatten6_reg_2052       |    9|          2|   37|         74|
    |indvar_flatten_reg_2097        |    9|          2|   15|         30|
    |iter_reg_2030                  |    9|          2|   31|         62|
    |j2_reg_2041                    |    9|          2|   10|         20|
    |j_reg_2119                     |    9|          2|   10|         20|
    |num_imag_reg_2019              |    9|          2|   32|         64|
    |out_stream_V_V_blk_n           |    9|          2|    1|          2|
    |out_stream_V_V_din             |   15|          3|   32|         96|
    |p_4_reg_2074                   |    9|          2|   32|         64|
    |real_start                     |    9|          2|    1|          2|
    +-------------------------------+-----+-----------+-----+-----------+
    |Total                          | 1854|        376| 1536|       4302|
    +-------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------+----+----+-----+-----------+
    |                 Name                | FF | LUT| Bits| Const Bits|
    +-------------------------------------+----+----+-----+-----------+
    |A_COL_ITER_reg_3241                  |  32|   0|   32|          0|
    |A_ROW_1                              |  32|   0|   32|          0|
    |A_V_3_13_load_reg_3708               |  16|   0|   16|          0|
    |A_V_3_16_load_reg_3728               |  16|   0|   16|          0|
    |A_V_3_18_load_reg_3793               |  16|   0|   16|          0|
    |A_V_3_1_load_reg_3648                |  16|   0|   16|          0|
    |A_V_3_4_load_reg_3668                |  16|   0|   16|          0|
    |A_V_3_6_load_reg_3773                |  16|   0|   16|          0|
    |A_V_3_9_load_reg_3783                |  16|   0|   16|          0|
    |B_COL_1                              |  32|   0|   32|          0|
    |B_ROW_1                              |  32|   0|   32|          0|
    |B_ROW_1_load_reg_3190                |  32|   0|   32|          0|
    |B_V_3_0_load_reg_3643                |  16|   0|   16|          0|
    |B_V_3_10_load_reg_3693               |  16|   0|   16|          0|
    |B_V_3_11_load_reg_3534               |  16|   0|   16|          0|
    |B_V_3_12_load_reg_3703               |  16|   0|   16|          0|
    |B_V_3_13_load_reg_3713               |  16|   0|   16|          0|
    |B_V_3_14_load_reg_3539               |  16|   0|   16|          0|
    |B_V_3_15_load_reg_3723               |  16|   0|   16|          0|
    |B_V_3_16_load_reg_3733               |  16|   0|   16|          0|
    |B_V_3_17_load_reg_3544               |  16|   0|   16|          0|
    |B_V_3_18_load_reg_3798               |  16|   0|   16|          0|
    |B_V_3_19_load_reg_3743               |  16|   0|   16|          0|
    |B_V_3_1_load_reg_3653                |  16|   0|   16|          0|
    |B_V_3_20_load_reg_3549               |  16|   0|   16|          0|
    |B_V_3_21_load_reg_3753               |  16|   0|   16|          0|
    |B_V_3_22_load_reg_3554               |  16|   0|   16|          0|
    |B_V_3_23_load_reg_3763               |  16|   0|   16|          0|
    |B_V_3_24_load_reg_3559               |  16|   0|   16|          0|
    |B_V_3_2_load_reg_3519                |  16|   0|   16|          0|
    |B_V_3_3_load_reg_3663                |  16|   0|   16|          0|
    |B_V_3_4_load_reg_3673                |  16|   0|   16|          0|
    |B_V_3_5_load_reg_3524                |  16|   0|   16|          0|
    |B_V_3_6_load_reg_3778                |  16|   0|   16|          0|
    |B_V_3_7_load_reg_3683                |  16|   0|   16|          0|
    |B_V_3_8_load_reg_3529                |  16|   0|   16|          0|
    |B_V_3_9_load_reg_3788                |  16|   0|   16|          0|
    |KER_bound_reg_3219                   |  32|   0|   32|          0|
    |KER_size_0_reg_3199                  |  32|   0|   32|          0|
    |KER_size_1_reg_3214                  |  32|   0|   32|          0|
    |OFMDim_current_1                     |  32|   0|   32|          0|
    |ap_CS_fsm                            |  21|   0|   21|          0|
    |ap_done_reg                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1              |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0              |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1              |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0              |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1              |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2              |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3              |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter4              |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter5              |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter6              |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0              |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1              |   1|   0|    1|          0|
    |exitcond3_reg_3224                   |   1|   0|    1|          0|
    |exitcond8_reg_3287                   |   1|   0|    1|          0|
    |exitcond_flatten8_reg_3278           |   1|   0|    1|          0|
    |exitcond_flatten_reg_3876            |   1|   0|    1|          0|
    |i3_reg_2008                          |  32|   0|   32|          0|
    |i_reg_2108                           |   6|   0|    6|          0|
    |ib_reg_2063                          |  32|   0|   32|          0|
    |ic2_reg_3373                         |   6|   0|   64|         58|
    |ic_2_reg_3367                        |   6|   0|    6|          0|
    |ic_mid2_reg_3292                     |   6|   0|    6|          0|
    |ic_reg_2086                          |   6|   0|    6|          0|
    |ifzero_reg_3564                      |   1|   0|    1|          0|
    |indvar_flatten6_reg_2052             |  37|   0|   37|          0|
    |indvar_flatten_reg_2097              |  15|   0|   15|          0|
    |iter_2_reg_3250                      |  31|   0|   31|          0|
    |iter_reg_2030                        |  31|   0|   31|          0|
    |j2_reg_2041                          |  10|   0|   10|          0|
    |j_mid2_reg_3885                      |  10|   0|   10|          0|
    |j_reg_2119                           |  10|   0|   10|          0|
    |num_imag_2_reg_3236                  |  32|   0|   32|          0|
    |num_imag_reg_2019                    |  32|   0|   32|          0|
    |or_cond_reg_3898                     |   1|   0|    1|          0|
    |p_4_reg_2074                         |  32|   0|   32|          0|
    |reg_2149                             |   5|   0|    5|          0|
    |reg_2153                             |   5|   0|    5|          0|
    |ret_V_11_reg_3698                    |  32|   0|   32|          0|
    |ret_V_14_reg_3718                    |  32|   0|   32|          0|
    |ret_V_17_reg_3738                    |  32|   0|   32|          0|
    |ret_V_20_reg_3748                    |  32|   0|   32|          0|
    |ret_V_22_reg_3758                    |  32|   0|   32|          0|
    |ret_V_2_reg_3658                     |  32|   0|   32|          0|
    |ret_V_5_reg_3678                     |  32|   0|   32|          0|
    |ret_V_8_reg_3688                     |  32|   0|   32|          0|
    |ret_V_s_reg_3768                     |  32|   0|   32|          0|
    |start_once_reg                       |   1|   0|    1|          0|
    |sum_V_s_reg_3858                     |  32|   0|   32|          0|
    |tmp10_reg_3813                       |  32|   0|   32|          0|
    |tmp12_reg_3818                       |  32|   0|   32|          0|
    |tmp13_reg_3853                       |  32|   0|   32|          0|
    |tmp15_reg_3823                       |  32|   0|   32|          0|
    |tmp17_reg_3828                       |  32|   0|   32|          0|
    |tmp1_reg_3209                        |  32|   0|   32|          0|
    |tmp21_reg_3833                       |  32|   0|   32|          0|
    |tmp23_reg_3838                       |  32|   0|   32|          0|
    |tmp24_reg_3843                       |  32|   0|   32|          0|
    |tmp2_reg_3848                        |  32|   0|   32|          0|
    |tmp4_reg_3803                        |  32|   0|   32|          0|
    |tmp6_reg_3808                        |  32|   0|   32|          0|
    |tmp_114_reg_3204                     |  32|   0|   37|          5|
    |tmp_126_cast_reg_3302                |  64|   0|   64|          0|
    |tmp_126_cast_reg_3302_pp2_iter1_reg  |  64|   0|   64|          0|
    |tmp_127_reg_3866                     |  17|   0|   17|          0|
    |tmp_129_reg_3273                     |   5|   0|    5|          0|
    |tmp_130_reg_3268                     |   5|   0|    5|          0|
    |tmp_56_reg_3871                      |  32|   0|   32|          0|
    |tmp_63_reg_3264                      |   1|   0|    1|          0|
    |tmp_64_mid2_v_reg_3891               |   6|   0|    6|          0|
    |tmp_71_mid2_v_reg_3297               |  32|   0|   32|          0|
    |tmp_V_79_reg_3154                    |  32|   0|   32|          0|
    |tmp_V_81_reg_3159                    |  32|   0|   32|          0|
    |tmp_V_83_reg_3167                    |  32|   0|   32|          0|
    |tmp_V_87_reg_3173                    |  32|   0|   32|          0|
    |tmp_V_89_reg_3181                    |  32|   0|   32|          0|
    |tmp_V_reg_3148                       |  32|   0|   32|          0|
    |exitcond8_reg_3287                   |  64|  32|    1|          0|
    |exitcond_flatten8_reg_3278           |  64|  32|    1|          0|
    |ifzero_reg_3564                      |  64|  32|    1|          0|
    +-------------------------------------+----+----+-----+-----------+
    |Total                                |2532|  96| 2406|         63|
    +-------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------+-----+-----+------------+--------------------+--------------+
|        RTL Ports        | Dir | Bits|  Protocol  |    Source Object   |    C Type    |
+-------------------------+-----+-----+------------+--------------------+--------------+
|ap_clk                   |  in |    1| ap_ctrl_hs | SMM<1u, 800u, 32u> | return value |
|ap_rst                   |  in |    1| ap_ctrl_hs | SMM<1u, 800u, 32u> | return value |
|ap_start                 |  in |    1| ap_ctrl_hs | SMM<1u, 800u, 32u> | return value |
|start_full_n             |  in |    1| ap_ctrl_hs | SMM<1u, 800u, 32u> | return value |
|ap_done                  | out |    1| ap_ctrl_hs | SMM<1u, 800u, 32u> | return value |
|ap_continue              |  in |    1| ap_ctrl_hs | SMM<1u, 800u, 32u> | return value |
|ap_idle                  | out |    1| ap_ctrl_hs | SMM<1u, 800u, 32u> | return value |
|ap_ready                 | out |    1| ap_ctrl_hs | SMM<1u, 800u, 32u> | return value |
|start_out                | out |    1| ap_ctrl_hs | SMM<1u, 800u, 32u> | return value |
|start_write              | out |    1| ap_ctrl_hs | SMM<1u, 800u, 32u> | return value |
|in_stream_a_V_V_dout     |  in |   32|   ap_fifo  |   in_stream_a_V_V  |    pointer   |
|in_stream_a_V_V_empty_n  |  in |    1|   ap_fifo  |   in_stream_a_V_V  |    pointer   |
|in_stream_a_V_V_read     | out |    1|   ap_fifo  |   in_stream_a_V_V  |    pointer   |
|out_stream_V_V_din       | out |   32|   ap_fifo  |   out_stream_V_V   |    pointer   |
|out_stream_V_V_full_n    |  in |    1|   ap_fifo  |   out_stream_V_V   |    pointer   |
|out_stream_V_V_write     | out |    1|   ap_fifo  |   out_stream_V_V   |    pointer   |
+-------------------------+-----+-----+------------+--------------------+--------------+

