---
audio: false
generated: true
image: false
lang: hant
layout: post
model: x-ai/grok-4-fast
title: 組合邏輯電路指南
translated: true
type: note
---

本指南涵蓋《電子技術基礎（三）》中組合邏輯電路章節的關鍵概念。組合邏輯電路是一種輸出僅取決於當前輸入的數位系統，不包含記憶元件（與時序電路不同）。我們將按指定章節分解：分析與設計、常見模組，以及風險與消除方法。重點在於實用理解，並附帶範例與逐步解說。

## 1. 組合邏輯的分析與設計

### 分析
分析是根據電路的閘級描述來確定其輸出行為。

- **真值表**：分析的基礎。列出所有可能的輸入組合並計算輸出。
  - 對於具有 *n* 個輸入的電路，共有 2^n 列。
  - 範例：分析一個 2 輸入 AND-OR 電路：輸出 = (A · B) + (A' · B')（其中 ' 表示 NOT）。
  
    | A | B | A · B | A' · B' | 輸出 |
    |---|---|-------|---------|--------|
    | 0 | 0 |   0   |    1    |   1    |
    | 0 | 1 |   0   |    0    |   0    |
    | 1 | 0 |   0   |    0    |   0    |
    | 1 | 1 |   1   |    0    |   1    |

    這簡化為 A XOR B（互斥或）。

- **卡諾圖**：在分析過程中用於簡化布林表示式的視覺化工具。
  - 在網格上繪製最小項（1）；將相鄰的 1（2 的冪次）分組以找出主要蘊含項。
  - 簡化為積之和或和之積形式。

### 設計
設計從問題規格（例如真值表或文字描述）開始，並構建電路。

- **步驟**：
  1. 根據規格推導真值表。
  2. 寫出標準積之和/和之積表示式（最小項/最大項的和/積）。
  3. 使用卡諾圖或奎因-麥克拉斯基方法進行簡化。
  4. 使用邏輯閘（AND、OR、NOT、NAND、NOR）實現。

- **設計範例**：設計一個多數決電路（當三個輸入 A、B、C 中至少有兩個為 1 時輸出 1）。
  - 真值表（部分）：
    
    | A | B | C | 輸出 |
    |---|---|---|--------|
    | 0 | 0 | 0 |   0    |
    | 0 | 0 | 1 |   0    |
    | 0 | 1 | 1 |   1    |
    | 1 | 0 | 1 |   1    |
    | 1 | 1 | 0 |   1    |
    | 1 | 1 | 1 |   1    |

  - 卡諾圖（用於積之和）：
    ```
    CD\AB | 00 | 01 | 11 | 10
    ------|----|----|----|----
    00    | 0  | 0  | 0  | 0
    01    | 0  | 0  | 1  | 0
    11    | 0  | 1  | 1  | 1
    10    | 0  | 1  | 1  | 0
    ```
    （行/列以格雷碼標記。）

  - 簡化後：F = AB + AC + BC。
  - 閘級實現：三個 AND 閘用於每個項，一個 OR 閘。

提示：始終通過模擬或重新分析最終電路進行驗證。

## 2. 常見模組

這些是大型系統的標準構建模組，可降低設計複雜度。

### 編碼器
- 將有效輸入轉換為二進制碼。
- 範例：4 對 2 線優先編碼器（輸入：Y3、Y2、Y1、Y0；輸出：A1、A0；有效標誌 V）。
  - 真值表：
    
    | Y3 | Y2 | Y1 | Y0 | A1 | A0 | V |
    |----|----|----|----|----|----|---|
    | 0  | 0  | 0  | 1  | 0  | 0  | 1 |
    | 0  | 0  | 1  | X  | 0  | 1  | 1 |
    | 0  | 1  | X  | X  | 1  | 0  | 1 |
    | 1  | X  | X  | X  | 1  | 1  | 1 |
    | 0  | 0  | 0  | 0  | X  | X  | 0 |

  - 邏輯：A1 = Y3 + Y2；A0 = Y3 + Y1；V = Y3 + Y2 + Y1 + Y0。
  - 用途：鍵盤輸入轉二進制。

### 解碼器
- 與編碼器相反：二進制輸入轉為單一有效輸出（啟動一條線路）。
- 範例：2 對 4 解碼器（輸入：A1、A0；輸出：D0-D3）。
  - 真值表：
    
    | A1 | A0 | D3 | D2 | D1 | D0 |
    |----|----|----|----|----|----|
    | 0  | 0  | 0  | 0  | 0  | 1  |
    | 0  | 1  | 0  | 0  | 1  | 0  |
    | 1  | 0  | 0  | 1  | 0  | 0  |
    | 1  | 1  | 1  | 0  | 0  | 0  |

  - 邏輯：D0 = A1' · A0'；D1 = A1' · A0；等等。
  - 用途：記憶體定址、七段顯示器驅動器。

### 多工器
- 根據選擇線將多個輸入中的一個選擇輸出到單一輸出。
- 範例：4 對 1 多工器（輸入：I0-I3；選擇線：S1、S0；輸出：Y）。
  - 真值表：
    
    | S1 | S0 | Y  |
    |----|----|----|
    | 0  | 0  | I0 |
    | 0  | 1  | I1 |
    | 1  | 0  | I2 |
    | 1  | 1  | I3 |

  - 邏輯：Y = (S1' · S0' · I0) + (S1' · S0 · I1) + (S1 · S0' · I2) + (S1 · S0 · I3)。
  - 級聯：構建更大的多工器（例如，使用兩個 4 對 1 構建 8 對 1）。
  - 用途：資料路由、函數產生器（使用 2^n 對 1 多工器實現任何 n 變數函數）。

## 3. 風險與消除方法

風險是由於閘延遲的時間差異導致的非預期毛刺（暫時性錯誤輸出），即使穩態邏輯正確。

### 風險類型
- **靜態風險**：輸出應保持恆定（0→0 或 1→1）但出現毛刺。
  - 靜態-1：由於積之和表示式中缺少積項（例如，兩個項重疊不足的轉換）。
- **動態風險**：輸出應改變（0→1 或 1→0）但多次振盪。
  - 更複雜，通常由多個靜態風險引起。

- **檢測**：使用時序圖或卡諾圖上的風險覆蓋（檢查相鄰 1 的單變數變化）。

範例：積之和電路 F = AB + A'C（在 A=1、B:0→1、C=1 時出現靜態-1 風險；如果 AB 項延遲則產生毛刺）。

### 消除方法
- **添加冗餘項（風險覆蓋）**：
  - 在卡諾圖中，添加額外的蘊含項以覆蓋轉換（例如，為範例添加 AC：F = AB + A'C + AC）。
  - 確保變化期間的重疊；增加閘數量但消除毛刺。

- **使用無風險實現**：
  - 基本主要蘊含項 + 共識項。
  - 對於動態風險：確保每個變數僅有單一轉換。

- **其他技術**：
  - 平衡延遲（使閘路徑等長，在 VLSI 中不切實際）。
  - 基於鎖存器的修復（但這屬於時序電路）。
  - 使用模擬工具進行驗證。

提示：風險在高速設計中至關重要；始終檢查單輸入變化。

## 總結與實用技巧
- **關鍵要點**：組合邏輯在於高效地將輸入映射到輸出。掌握真值表和卡諾圖——它們無處不在。
- **練習**：使用多工器設計一個全加器；分析解碼器的風險。
- **後續步驟**：轉向時序邏輯以了解記憶元件。

如需深入探討，請參考標準教材，如 Mano 的《數位設計》。

[Digital Design by M. Morris Mano](https://www.pearson.com/us/higher-education/program/Morris-Mano-Digital-Design-with-an-Introduction-to-the-Verilog-HDL-5th-Edition/PGM110392.html)  
[Fundamentals of Digital Logic with Verilog Design by Brown and Vranesic](https://www.mheducation.com/highered/product/fundamentals-digital-logic-verilog-design-brown-vranesic/M9780073380544.html)