# Progetto-di-Reti-Logiche

Linguaggio: VHDL
Software Utilizzato: Xilinx Vivado 2020.1 WebPack
FPGA utilizzata_ cx7a200tfbg484-1
