<div align="center">
<img src="https://antmicro.com/blog/images/systemverilog.svg" width=500>
</div>

# <p align="center"> **Progettazione di Sistemi Digitali** </p>

<details closed>

<summary> SystemVerilog </summary>
  
- <details closed>

    <summary> Esercizi esami precedenti </summary>

    - <details closed>
        
        <summary> 2022 </summary>

        - <details closed>

            <summary> gennaio </summary>

            - [fila a](https://github.com/FedVlogger17/Uni-Notes/blob/main/Primo%20Anno/Primo%20Semestre/Progettazione%20di%20Sistemi%20Digitali/Sysverilog/Esercizi%20Esami/gennaio%202022%20fila%20a.sv)

            - [fila b](https://github.com/FedVlogger17/Uni-Notes/blob/main/Primo%20Anno/Primo%20Semestre/Progettazione%20di%20Sistemi%20Digitali/Sysverilog/Esercizi%20Esami/gennaio%202022%20fila%20b.sv)
            
          </details>
          
        - <details closed>
            
            <summary> febbraio </summary>

            - [fila a](https://github.com/FedVlogger17/Uni-Notes/blob/main/Primo%20Anno/Primo%20Semestre/Progettazione%20di%20Sistemi%20Digitali/Sysverilog/Esercizi%20Esami/febbraio%202022%20fila%20a.sv)

            - [fila b](https://github.com/FedVlogger17/Uni-Notes/blob/main/Primo%20Anno/Primo%20Semestre/Progettazione%20di%20Sistemi%20Digitali/Sysverilog/Esercizi%20Esami/febbraio%202022%20fila%20b.sv)

          </details>

    - <details closed>
      
        <summary> 2023 </summary>

        - <details closed>

            <summary> gennaio </summary>

            - [fila a/b](https://github.com/FedVlogger17/Uni-Notes/blob/main/Primo%20Anno/Primo%20Semestre/Progettazione%20di%20Sistemi%20Digitali/Sysverilog/Esercizi%20Esami/gennaio%202023%20fila%20a-b.sv)

          </details>

        - <details closed>

          <summary> febbraio </summary>

          </details>

      </details>

  </details>

- <details closed>

    <summary> Circuiti Sequenziali </summary>

    - <details closed>

        <summary> Latch </summary>

      </details>
    
    - <details closed>

        <summary> Flip-Flop </summary>

      </details>

    - <details closed>

        <summary> Finite State Machine </summary>

      </details>

  </details>

</details>



- [Forum](https://github.com/sapienzastudentsnetwork/psd2223) per confrontarsi sulle soluzioni degli esercizi forniti dal professore
- [DigitalJS](https://digitaljs.tilk.eu): piattaforma per sintetizzare i circuiti scritti in *SystemVeriLog*
  - [DigitalJS for Visual Studio Code](https://marketplace.visualstudio.com/items?itemName=yuyichao.digitaljs): sua relativa estensione per l'editor di testo *Visual Studio Code*
- [EdaPlayground](https://www.edaplayground.com/): piattaforma molto utile per gli utenti Windows in quanto provvista dei pi√π famosi compilatori di codice *SystemVeriLog*
