Часть 4. Программирование микроконтроллеров семейств Tiny и Mega 
Продолжение таблицы 4.19 
Обозначение 
'PLWL* 
'bvwl 
'rhbx 
'WLWH 
'WLRL 
AvLRH 
AvLRH_CE 
'XLOL 
*BHDV 
*OLDV 
*OHDZ 
Параметр 
Задержка сигнала WR относительно заднего фронта сигнала 
PAGEL [не] 
Задержка сигнала WR относительно момента установления сигнала 
BS1 [не] 
Время удержания сигнала BS1 относительно заднего фронта  
сигнала RDY/BSY [не] 
Длительность импульса сигнала WR [не] 
Задержка появления сигнала RDY/ BSY относительно переднего 
фронта сигнала WR [мке] 
Задержка снятия сигнала RDY/ BSY относительно переднего  
фронта сигнала WR [мс] 
Задержка снятия сигнала RDY/ BSY относительно переднего  
фронта сигнала WR для команды «Стирание кристалла» [мс] 
Задержка сигнала ОЕ относительно заднего фронта сигнала 
XTAL1 [не] 
Время установления сигналов данных относительно нарастающего 
фронта сигнала BS1 [не] 
Время установления сигналов данных относительно переднего 
фронта сигнала ОЕ [не] 
Задержка переключения шины данных в третье состояние  
относительно заднего фронта сигнала ОЕ [не] 
min 
67 
67 
67 
150 
0 
0.5 
7.5 
67 
0 
- 
- 
max 
- 
- 
- 
- 
2.5 
15 
30 
- 
250 
250 
250 
* Только для микроконтроллеров семейства Mega. 
Последовательность подачи сигналов на выводы  
микроконтроллера при выполнении различных базовых операций приведена 
в Табл. 4.20. 
Таблица 4.20. Базовые операции программирования в параллельном режиме 
№ 
1 
2 
Название 
операции 
Загрузка 
команды 
Загрузка адреса 
Действия 
1. Установить выводы ХА1, XA0 в состояние «10» (загрузка команды). 
2. Подать на вывод BS1 напряжение лог. 0. 
3. Выставить на шину DATA код команды (Табл. 2.146). 
4. Подать на вывод XTAL1 положительный импульс 
1. Установить выводы ХА1, XA0 в состояние «00» (загрузка адреса). 
2. Подать на вывод BS1 напряжение лог. 0 (загрузка младшего байта) 
или лог. 1 (загрузка старшего байта). 
3. Выставить на шину DATA младший байт адреса. 
4. Подать на вывод XTAL1 положительный импульс 
-502- 
