Fitter report for SVI328_MiST
Mon May 19 22:02:24 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon May 19 22:02:24 2025      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; SVI328_MiST                                ;
; Top-level Entity Name              ; SVI328                                     ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C25E144C8                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 5,776 / 24,624 ( 23 % )                    ;
;     Total combinational functions  ; 5,521 / 24,624 ( 22 % )                    ;
;     Dedicated logic registers      ; 1,921 / 24,624 ( 8 % )                     ;
; Total registers                    ; 1990                                       ;
; Total pins                         ; 70 / 83 ( 84 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 221,184 / 608,256 ( 36 % )                 ;
; Embedded Multiplier 9-bit elements ; 3 / 132 ( 2 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C25E144C8                          ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; LED      ; Missing drive strength ;
; UART_TX  ; Missing drive strength ;
+----------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                       ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                 ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|b_mul[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult2|mult_r8t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|b_mul[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult2|mult_r8t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|b_mul[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult2|mult_r8t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|b_mul[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult2|mult_r8t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|b_mul[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult2|mult_r8t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|b_mul[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult2|mult_r8t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|g_mul[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult1|mult_r8t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|g_mul[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult1|mult_r8t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|g_mul[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult1|mult_r8t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|g_mul[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult1|mult_r8t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|g_mul[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult1|mult_r8t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|g_mul[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult1|mult_r8t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|r_mul[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult0|mult_r8t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|r_mul[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult0|mult_r8t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|r_mul[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult0|mult_r8t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|r_mul[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult0|mult_r8t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|r_mul[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult0|mult_r8t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|r_mul[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult0|mult_r8t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; sdram:sdram|SDRAM_A[0]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[0]~output                                                                                                                ; I                ;                       ;
; sdram:sdram|SDRAM_A[0]~SLOAD_MUX                                                           ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_A[1]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[1]~output                                                                                                                ; I                ;                       ;
; sdram:sdram|SDRAM_A[1]~SLOAD_MUX                                                           ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_A[2]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[2]~output                                                                                                                ; I                ;                       ;
; sdram:sdram|SDRAM_A[2]~SLOAD_MUX                                                           ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_A[3]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[3]~output                                                                                                                ; I                ;                       ;
; sdram:sdram|SDRAM_A[3]~SLOAD_MUX                                                           ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_A[4]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[4]~output                                                                                                                ; I                ;                       ;
; sdram:sdram|SDRAM_A[4]~SLOAD_MUX                                                           ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_A[5]                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram:sdram|SDRAM_A[5]~_Duplicate_1                                                                                              ; Q                ;                       ;
; sdram:sdram|SDRAM_A[5]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[5]~output                                                                                                                ; I                ;                       ;
; sdram:sdram|SDRAM_A[6]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[6]~output                                                                                                                ; I                ;                       ;
; sdram:sdram|SDRAM_A[6]~SLOAD_MUX                                                           ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_A[7]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[7]~output                                                                                                                ; I                ;                       ;
; sdram:sdram|SDRAM_A[7]~SLOAD_MUX                                                           ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_A[8]                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram:sdram|SDRAM_A[8]~_Duplicate_1                                                                                              ; Q                ;                       ;
; sdram:sdram|SDRAM_A[8]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[8]~output                                                                                                                ; I                ;                       ;
; sdram:sdram|SDRAM_A[9]                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram:sdram|SDRAM_A[9]~_Duplicate_1                                                                                              ; Q                ;                       ;
; sdram:sdram|SDRAM_A[9]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[9]~output                                                                                                                ; I                ;                       ;
; sdram:sdram|SDRAM_A[10]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram:sdram|SDRAM_A[10]~_Duplicate_1                                                                                             ; Q                ;                       ;
; sdram:sdram|SDRAM_A[10]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[10]~output                                                                                                               ; I                ;                       ;
; sdram:sdram|SDRAM_A[11]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram:sdram|SDRAM_A[11]~_Duplicate_1                                                                                             ; Q                ;                       ;
; sdram:sdram|SDRAM_A[11]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[11]~output                                                                                                               ; I                ;                       ;
; sdram:sdram|SDRAM_A[11]~_Duplicate_1                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQML~output                                                                                                                ; I                ;                       ;
; sdram:sdram|SDRAM_A[12]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram:sdram|SDRAM_A[12]~_Duplicate_1                                                                                             ; Q                ;                       ;
; sdram:sdram|SDRAM_A[12]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[12]~output                                                                                                               ; I                ;                       ;
; sdram:sdram|SDRAM_A[12]~_Duplicate_1                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram:sdram|SDRAM_A[12]~_Duplicate_2                                                                                             ; Q                ;                       ;
; sdram:sdram|SDRAM_A[12]~_Duplicate_1                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQMH~output                                                                                                                ; I                ;                       ;
; sdram:sdram|SDRAM_BA[0]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram:sdram|SDRAM_BA[0]~_Duplicate_1                                                                                             ; Q                ;                       ;
; sdram:sdram|SDRAM_BA[0]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_BA[0]~output                                                                                                               ; I                ;                       ;
; sdram:sdram|SDRAM_BA[0]~_Duplicate_1                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram:sdram|SDRAM_BA[0]~_Duplicate_2                                                                                             ; Q                ;                       ;
; sdram:sdram|SDRAM_BA[0]~_Duplicate_1                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_BA[1]~output                                                                                                               ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[0]~en                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[0]~output                                                                                                               ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[0]~en                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[0]~reg0                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[0]~output                                                                                                               ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[1]~en                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[1]~output                                                                                                               ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[1]~en                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[1]~reg0                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[1]~output                                                                                                               ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[2]~en                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[2]~output                                                                                                               ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[2]~en                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[2]~reg0                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[2]~output                                                                                                               ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[3]~en                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[3]~output                                                                                                               ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[3]~en                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[3]~reg0                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[3]~output                                                                                                               ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[4]~en                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[4]~output                                                                                                               ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[4]~en                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[4]~reg0                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[4]~output                                                                                                               ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[5]~en                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[5]~output                                                                                                               ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[5]~en                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[5]~reg0                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[5]~output                                                                                                               ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[6]~en                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[6]~output                                                                                                               ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[6]~en                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[6]~reg0                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[6]~output                                                                                                               ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[7]~en                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[7]~output                                                                                                               ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[7]~en                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[7]~reg0                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[7]~output                                                                                                               ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[8]~en                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[8]~output                                                                                                               ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[8]~en                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[8]~reg0                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[8]~output                                                                                                               ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[9]~en                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[9]~output                                                                                                               ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[9]~en                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[9]~reg0                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[9]~output                                                                                                               ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[10]~en                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[10]~output                                                                                                              ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[10]~en                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[10]~reg0                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[10]~output                                                                                                              ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[11]~en                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[11]~output                                                                                                              ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[11]~en                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[11]~reg0                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[11]~output                                                                                                              ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[12]~en                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[12]~output                                                                                                              ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[12]~en                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[12]~reg0                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[12]~output                                                                                                              ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[13]~en                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[13]~output                                                                                                              ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[13]~en                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[13]~reg0                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[13]~output                                                                                                              ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[14]~en                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[14]~output                                                                                                              ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[14]~en                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[14]~reg0                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[14]~output                                                                                                              ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[15]~en                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[15]~output                                                                                                              ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[15]~en                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[15]~reg0                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[15]~output                                                                                                              ; I                ;                       ;
; sdram:sdram|command[0]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_nWE~output                                                                                                                 ; I                ;                       ;
; sdram:sdram|command[0]                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|command[1]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_nCAS~output                                                                                                                ; I                ;                       ;
; sdram:sdram|command[1]                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|command[2]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_nRAS~output                                                                                                                ; I                ;                       ;
; sdram:sdram|command[2]                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|command[3]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_nCS~output                                                                                                                 ; I                ;                       ;
; sdram:sdram|command[3]                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                  ;                  ;                       ;
; sdram:sdram|data[0]                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[0]~input                                                                                                                ; O                ;                       ;
; sdram:sdram|data[1]                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[1]~input                                                                                                                ; O                ;                       ;
; sdram:sdram|data[2]                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[2]~input                                                                                                                ; O                ;                       ;
; sdram:sdram|data[3]                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[3]~input                                                                                                                ; O                ;                       ;
; sdram:sdram|data[4]                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[4]~input                                                                                                                ; O                ;                       ;
; sdram:sdram|data[5]                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[5]~input                                                                                                                ; O                ;                       ;
; sdram:sdram|data[6]                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[6]~input                                                                                                                ; O                ;                       ;
; sdram:sdram|data[7]                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[7]~input                                                                                                                ; O                ;                       ;
; sdram:sdram|data[8]                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[8]~input                                                                                                                ; O                ;                       ;
; sdram:sdram|data[9]                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[9]~input                                                                                                                ; O                ;                       ;
; sdram:sdram|data[10]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[10]~input                                                                                                               ; O                ;                       ;
; sdram:sdram|data[11]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[11]~input                                                                                                               ; O                ;                       ;
; sdram:sdram|data[12]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[12]~input                                                                                                               ; O                ;                       ;
; sdram:sdram|data[13]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[13]~input                                                                                                               ; O                ;                       ;
; sdram:sdram|data[14]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[14]~input                                                                                                               ; O                ;                       ;
; sdram:sdram|data[15]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[15]~input                                                                                                               ; O                ;                       ;
+--------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                            ;
+------------------+----------------+--------------+------------+---------------+----------------+
; Name             ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+------------------+----------------+--------------+------------+---------------+----------------+
; Location         ;                ;              ; AUDIO_L    ; PIN_65        ; QSF Assignment ;
; Location         ;                ;              ; AUDIO_R    ; PIN_80        ; QSF Assignment ;
; Current Strength ; SVI328         ;              ; AUDIO_L    ; 4MA           ; QSF Assignment ;
; Current Strength ; SVI328         ;              ; AUDIO_R    ; 4MA           ; QSF Assignment ;
+------------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7739 ) ; 0.00 % ( 0 / 7739 )        ; 0.00 % ( 0 / 7739 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7739 ) ; 0.00 % ( 0 / 7739 )        ; 0.00 % ( 0 / 7739 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7537 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 197 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 5 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in H:/Arcade-TaitoF2_MiSTer/SVI328_MiST/output_files/SVI328_MiST.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 5,776 / 24,624 ( 23 % )    ;
;     -- Combinational with no register       ; 3855                       ;
;     -- Register only                        ; 255                        ;
;     -- Combinational with a register        ; 1666                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 3477                       ;
;     -- 3 input functions                    ; 1106                       ;
;     -- <=2 input functions                  ; 938                        ;
;     -- Register only                        ; 255                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 4757                       ;
;     -- arithmetic mode                      ; 764                        ;
;                                             ;                            ;
; Total registers*                            ; 1,990 / 24,964 ( 8 % )     ;
;     -- Dedicated logic registers            ; 1,921 / 24,624 ( 8 % )     ;
;     -- I/O registers                        ; 69 / 340 ( 20 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 424 / 1,539 ( 28 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 70 / 83 ( 84 % )           ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 9                          ;
; M9Ks                                        ; 27 / 66 ( 41 % )           ;
; Total block memory bits                     ; 221,184 / 608,256 ( 36 % ) ;
; Total block memory implementation bits      ; 248,832 / 608,256 ( 41 % ) ;
; Embedded Multiplier 9-bit elements          ; 3 / 132 ( 2 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 9 / 20 ( 45 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 8% / 8% / 9%               ;
; Peak interconnect usage (total/H/V)         ; 34% / 33% / 37%            ;
; Maximum fan-out                             ; 1786                       ;
; Highest non-global fan-out                  ; 218                        ;
; Total fan-out                               ; 27049                      ;
; Average fan-out                             ; 3.44                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                   ; Low                            ;
;                                              ;                       ;                       ;                                ;
; Total logic elements                         ; 5642 / 24624 ( 23 % ) ; 134 / 24624 ( < 1 % ) ; 0 / 24624 ( 0 % )              ;
;     -- Combinational with no register        ; 3801                  ; 54                    ; 0                              ;
;     -- Register only                         ; 238                   ; 17                    ; 0                              ;
;     -- Combinational with a register         ; 1603                  ; 63                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                       ;                                ;
;     -- 4 input functions                     ; 3429                  ; 48                    ; 0                              ;
;     -- 3 input functions                     ; 1075                  ; 31                    ; 0                              ;
;     -- <=2 input functions                   ; 900                   ; 38                    ; 0                              ;
;     -- Register only                         ; 238                   ; 17                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Logic elements by mode                       ;                       ;                       ;                                ;
;     -- normal mode                           ; 4648                  ; 109                   ; 0                              ;
;     -- arithmetic mode                       ; 756                   ; 8                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Total registers                              ; 1910                  ; 80                    ; 0                              ;
;     -- Dedicated logic registers             ; 1841 / 24624 ( 7 % )  ; 80 / 24624 ( < 1 % )  ; 0 / 24624 ( 0 % )              ;
;     -- I/O registers                         ; 138                   ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Total LABs:  partially or completely used    ; 412 / 1539 ( 27 % )   ; 14 / 1539 ( < 1 % )   ; 0 / 1539 ( 0 % )               ;
;                                              ;                       ;                       ;                                ;
; Virtual pins                                 ; 0                     ; 0                     ; 0                              ;
; I/O pins                                     ; 70                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 3 / 132 ( 2 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                            ; 221184                ; 0                     ; 0                              ;
; Total RAM block bits                         ; 248832                ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 27 / 66 ( 40 % )      ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                          ; 8 / 24 ( 33 % )       ; 0 / 24 ( 0 % )        ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry        ; 37 / 220 ( 16 % )     ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 220 ( 7 % )      ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
;                                              ;                       ;                       ;                                ;
; Connections                                  ;                       ;                       ;                                ;
;     -- Input Connections                     ; 1942                  ; 118                   ; 1                              ;
;     -- Registered Input Connections          ; 1813                  ; 91                    ; 0                              ;
;     -- Output Connections                    ; 197                   ; 66                    ; 1798                           ;
;     -- Registered Output Connections         ; 5                     ; 65                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Internal Connections                         ;                       ;                       ;                                ;
;     -- Total Connections                     ; 26630                 ; 699                   ; 1803                           ;
;     -- Registered Connections                ; 11512                 ; 481                   ; 0                              ;
;                                              ;                       ;                       ;                                ;
; External Connections                         ;                       ;                       ;                                ;
;     -- Top                                   ; 156                   ; 184                   ; 1799                           ;
;     -- sld_hub:auto_hub                      ; 184                   ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 1799                  ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Partition Interface                          ;                       ;                       ;                                ;
;     -- Input Ports                           ; 26                    ; 16                    ; 1                              ;
;     -- Output Ports                          ; 52                    ; 34                    ; 2                              ;
;     -- Bidir Ports                           ; 17                    ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Registered Ports                             ;                       ;                       ;                                ;
;     -- Registered Input Ports                ; 0                     ; 4                     ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 23                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Port Connectivity                            ;                       ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 19                    ; 0                              ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_27   ; 54    ; 4        ; 27           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CONF_DATA0 ; 13    ; 1        ; 0            ; 22           ; 7            ; 34                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SPI_DI     ; 88    ; 5        ; 53           ; 17           ; 21           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SPI_SCK    ; 126   ; 7        ; 25           ; 34           ; 0            ; 122                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SPI_SS2    ; 127   ; 7        ; 25           ; 34           ; 7            ; 13                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SPI_SS3    ; 91    ; 6        ; 53           ; 17           ; 0            ; 25                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SPI_SS4    ; 55    ; 4        ; 27           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; UART_RX    ; 31    ; 2        ; 0            ; 10           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED         ; 7     ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[0]  ; 49    ; 3        ; 18           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[10] ; 50    ; 3        ; 20           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[11] ; 30    ; 2        ; 0            ; 11           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[12] ; 32    ; 2        ; 0            ; 7            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[1]  ; 44    ; 3        ; 5            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[2]  ; 42    ; 3        ; 3            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[3]  ; 39    ; 3        ; 1            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[4]  ; 4     ; 1        ; 0            ; 28           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[5]  ; 6     ; 1        ; 0            ; 27           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[6]  ; 8     ; 1        ; 0            ; 25           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[7]  ; 10    ; 1        ; 0            ; 23           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[8]  ; 11    ; 1        ; 0            ; 23           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[9]  ; 28    ; 2        ; 0            ; 14           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[0] ; 58    ; 4        ; 34           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[1] ; 51    ; 3        ; 20           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CKE   ; 33    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CLK   ; 43    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQMH  ; 85    ; 5        ; 53           ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQML  ; 67    ; 4        ; 43           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nCAS  ; 64    ; 4        ; 38           ; 0            ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nCS   ; 59    ; 4        ; 34           ; 0            ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nRAS  ; 60    ; 4        ; 36           ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nWE   ; 66    ; 4        ; 43           ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TX     ; 46    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]    ; 115   ; 7        ; 45           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]    ; 120   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]    ; 121   ; 7        ; 34           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]    ; 125   ; 7        ; 29           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]    ; 132   ; 8        ; 20           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]    ; 133   ; 8        ; 20           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]    ; 106   ; 6        ; 53           ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]    ; 110   ; 7        ; 51           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]    ; 111   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]    ; 112   ; 7        ; 47           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]    ; 113   ; 7        ; 45           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]    ; 114   ; 7        ; 45           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS      ; 119   ; 7        ; 38           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]    ; 135   ; 8        ; 18           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]    ; 137   ; 8        ; 16           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]    ; 141   ; 8        ; 7            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]    ; 142   ; 8        ; 3            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]    ; 143   ; 8        ; 1            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]    ; 144   ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS      ; 136   ; 8        ; 18           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                   ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------------------------+---------------------+
; SDRAM_DQ[0]  ; 83    ; 5        ; 53           ; 11           ; 0            ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[0]~en             ; -                   ;
; SDRAM_DQ[10] ; 98    ; 6        ; 53           ; 20           ; 21           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[10]~en            ; -                   ;
; SDRAM_DQ[11] ; 99    ; 6        ; 53           ; 20           ; 14           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[11]~en            ; -                   ;
; SDRAM_DQ[12] ; 100   ; 6        ; 53           ; 21           ; 21           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[12]~en            ; -                   ;
; SDRAM_DQ[13] ; 101   ; 6        ; 53           ; 21           ; 14           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[13]~en            ; -                   ;
; SDRAM_DQ[14] ; 103   ; 6        ; 53           ; 22           ; 7            ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[14]~en            ; -                   ;
; SDRAM_DQ[15] ; 104   ; 6        ; 53           ; 22           ; 0            ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[15]~en            ; -                   ;
; SDRAM_DQ[1]  ; 79    ; 5        ; 53           ; 9            ; 21           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[1]~en             ; -                   ;
; SDRAM_DQ[2]  ; 77    ; 5        ; 53           ; 6            ; 14           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[2]~en             ; -                   ;
; SDRAM_DQ[3]  ; 76    ; 5        ; 53           ; 6            ; 21           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[3]~en             ; -                   ;
; SDRAM_DQ[4]  ; 72    ; 4        ; 49           ; 0            ; 0            ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[4]~en             ; -                   ;
; SDRAM_DQ[5]  ; 71    ; 4        ; 49           ; 0            ; 7            ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[5]~en             ; -                   ;
; SDRAM_DQ[6]  ; 69    ; 4        ; 47           ; 0            ; 21           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[6]~en             ; -                   ;
; SDRAM_DQ[7]  ; 68    ; 4        ; 45           ; 0            ; 14           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[7]~en             ; -                   ;
; SDRAM_DQ[8]  ; 86    ; 5        ; 53           ; 14           ; 7            ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[8]~en             ; -                   ;
; SDRAM_DQ[9]  ; 87    ; 5        ; 53           ; 14           ; 0            ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[9]~en             ; -                   ;
; SPI_DO       ; 105   ; 6        ; 53           ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; user_io:user_io|SPI_MISO~en (inverted) ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                              ;
+----------+----------------------------------------+------------------------+---------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As            ; User Signal Name    ; Pin Type                  ;
+----------+----------------------------------------+------------------------+---------------------+---------------------------+
; 6        ; DIFFIO_L3n, DATA1, ASDO                ; Use as regular IO      ; SDRAM_A[5]          ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L4p, FLASH_nCE, nCSO            ; Use as regular IO      ; SDRAM_A[6]          ; Dual Purpose Pin          ;
; 9        ; nSTATUS                                ; -                      ; -                   ; Dedicated Programming Pin ;
; 12       ; DCLK                                   ; As input tri-stated    ; ~ALTERA_DCLK~       ; Dual Purpose Pin          ;
; 13       ; DATA0                                  ; Use as regular IO      ; CONF_DATA0          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                                ; -                      ; -                   ; Dedicated Programming Pin ;
; 15       ; TDI                                    ; -                      ; altera_reserved_tdi ; JTAG Pin                  ;
; 16       ; TCK                                    ; -                      ; altera_reserved_tck ; JTAG Pin                  ;
; 18       ; TMS                                    ; -                      ; altera_reserved_tms ; JTAG Pin                  ;
; 20       ; TDO                                    ; -                      ; altera_reserved_tdo ; JTAG Pin                  ;
; 21       ; nCE                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R9n, DEV_OE                     ; Use as regular IO      ; SDRAM_DQ[8]         ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R9p, DEV_CLRn                   ; Use as regular IO      ; SDRAM_DQ[9]         ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                              ; -                      ; -                   ; Dedicated Programming Pin ;
; 94       ; MSEL0                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; 96       ; MSEL1                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; 97       ; MSEL2                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; 97       ; MSEL3                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R5n, INIT_DONE                  ; Use as regular IO      ; SDRAM_DQ[10]        ; Dual Purpose Pin          ;
; 99       ; DIFFIO_R5p, CRC_ERROR                  ; Use as regular IO      ; SDRAM_DQ[11]        ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R4n, nCEO                       ; Use as programming pin ; SDRAM_DQ[13]        ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R4p, CLKUSR                     ; Use as regular IO      ; SDRAM_DQ[14]        ; Dual Purpose Pin          ;
; 106      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5 ; Use as regular IO      ; VGA_G[0]            ; Dual Purpose Pin          ;
; 120      ; DIFFIO_T19n, PADD1                     ; Use as regular IO      ; VGA_B[1]            ; Dual Purpose Pin          ;
; 121      ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO      ; VGA_B[2]            ; Dual Purpose Pin          ;
; 125      ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO      ; VGA_B[3]            ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2                     ; Use as regular IO      ; VGA_B[4]            ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3                     ; Use as regular IO      ; VGA_B[5]            ; Dual Purpose Pin          ;
; 135      ; DIFFIO_T9p, DATA4                      ; Use as regular IO      ; VGA_R[0]            ; Dual Purpose Pin          ;
; 137      ; DATA5                                  ; Use as regular IO      ; VGA_R[1]            ; Dual Purpose Pin          ;
; 142      ; DATA12, DQS1T/CQ1T#,CDPCLK7            ; Use as regular IO      ; VGA_R[3]            ; Dual Purpose Pin          ;
+----------+----------------------------------------+------------------------+---------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 8 / 10 ( 80 % )   ; 3.3V          ; --           ;
; 2        ; 5 / 7 ( 71 % )    ; 3.3V          ; --           ;
; 3        ; 8 / 10 ( 80 % )   ; 3.3V          ; --           ;
; 4        ; 12 / 13 ( 92 % )  ; 3.3V          ; --           ;
; 5        ; 8 / 10 ( 80 % )   ; 3.3V          ; --           ;
; 6        ; 9 / 10 ( 90 % )   ; 3.3V          ; --           ;
; 7        ; 12 / 12 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 9 / 11 ( 82 % )   ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ; 5          ; 1        ; SDRAM_A[4]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 7          ; 1        ; SDRAM_A[5]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ; 8          ; 1        ; LED                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 9          ; 1        ; SDRAM_A[6]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 11         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 15         ; 1        ; SDRAM_A[7]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 16         ; 1        ; SDRAM_A[8]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 17         ; 1        ; ~ALTERA_DCLK~ / RESERVED_INPUT  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 13       ; 18         ; 1        ; CONF_DATA0                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 19         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 20         ; 1        ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 16       ; 21         ; 1        ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 17       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 22         ; 1        ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 23         ; 1        ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 21       ; 24         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 25         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ; 26         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 27         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 28         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; SDRAM_A[9]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 38         ; 2        ; SDRAM_A[11]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 40         ; 2        ; UART_RX                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 45         ; 2        ; SDRAM_A[12]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 46         ; 2        ; SDRAM_CKE                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 35       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 39       ; 54         ; 3        ; SDRAM_A[3]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 59         ; 3        ; SDRAM_A[2]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 60         ; 3        ; SDRAM_CLK                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 61         ; 3        ; SDRAM_A[1]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 67         ; 3        ; UART_TX                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 79         ; 3        ; SDRAM_A[0]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 81         ; 3        ; SDRAM_A[10]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 82         ; 3        ; SDRAM_BA[1]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 86         ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 53       ; 87         ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 54       ; 88         ; 4        ; CLOCK_27                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 89         ; 4        ; SPI_SS4                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 96         ; 4        ; SDRAM_BA[0]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 98         ; 4        ; SDRAM_nCS                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 99         ; 4        ; SDRAM_nRAS                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 105        ; 4        ; SDRAM_nCAS                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 111        ; 4        ; SDRAM_nWE                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 112        ; 4        ; SDRAM_DQML                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 116        ; 4        ; SDRAM_DQ[7]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 117        ; 4        ; SDRAM_DQ[6]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 71       ; 119        ; 4        ; SDRAM_DQ[5]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 120        ; 4        ; SDRAM_DQ[4]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ;            ;          ; VCCD_PLL4                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 74       ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 75       ;            ; --       ; VCCA4                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 76       ; 126        ; 5        ; SDRAM_DQ[3]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 127        ; 5        ; SDRAM_DQ[2]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ; 132        ; 5        ; SDRAM_DQ[1]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 138        ; 5        ; SDRAM_DQ[0]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 85       ; 141        ; 5        ; SDRAM_DQMH                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 142        ; 5        ; SDRAM_DQ[8]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 143        ; 5        ; SDRAM_DQ[9]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 148        ; 5        ; SPI_DI                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 149        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 150        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 151        ; 6        ; SPI_SS3                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 152        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 153        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 154        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 155        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 156        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 159        ; 6        ; SDRAM_DQ[10]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 160        ; 6        ; SDRAM_DQ[11]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 161        ; 6        ; SDRAM_DQ[12]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 162        ; 6        ; SDRAM_DQ[13]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 163        ; 6        ; SDRAM_DQ[14]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 164        ; 6        ; SDRAM_DQ[15]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 167        ; 6        ; SPI_DO                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 173        ; 6        ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 178        ; 7        ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 180        ; 7        ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 181        ; 7        ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 182        ; 7        ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 183        ; 7        ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 184        ; 7        ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 190        ; 7        ; VGA_HS                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 191        ; 7        ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 197        ; 7        ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 205        ; 7        ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 209        ; 7        ; SPI_SCK                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 210        ; 7        ; SPI_SS2                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 211        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 129      ; 212        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 130      ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 218        ; 8        ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 219        ; 8        ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 221        ; 8        ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 224        ; 8        ; VGA_VS                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 227        ; 8        ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 139      ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 239        ; 8        ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 242        ; 8        ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 245        ; 8        ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 246        ; 8        ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                    ;
+-------------------------------+----------------------------------------------------------------+
; Name                          ; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------+
; SDC pin name                  ; pll|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                         ;
; Compensate clock              ; clock0                                                         ;
; Compensated input/output pins ; --                                                             ;
; Switchover type               ; --                                                             ;
; Input frequency 0             ; 27.0 MHz                                                       ;
; Input frequency 1             ; --                                                             ;
; Nominal PFD frequency         ; 5.4 MHz                                                        ;
; Nominal VCO frequency         ; 426.6 MHz                                                      ;
; VCO post scale K counter      ; 2                                                              ;
; VCO frequency control         ; Auto                                                           ;
; VCO phase shift step          ; 293 ps                                                         ;
; VCO multiply                  ; --                                                             ;
; VCO divide                    ; --                                                             ;
; Freq min lock                 ; 27.0 MHz                                                       ;
; Freq max lock                 ; 41.15 MHz                                                      ;
; M VCO Tap                     ; 0                                                              ;
; M Initial                     ; 1                                                              ;
; M value                       ; 79                                                             ;
; N value                       ; 5                                                              ;
; Charge pump current           ; setting 1                                                      ;
; Loop filter resistance        ; setting 16                                                     ;
; Loop filter capacitance       ; setting 0                                                      ;
; Bandwidth                     ; 340 kHz to 540 kHz                                             ;
; Bandwidth type                ; Medium                                                         ;
; Real time reconfigurable      ; Off                                                            ;
; Scan chain MIF file           ; --                                                             ;
; Preserve PLL counter order    ; Off                                                            ;
; PLL location                  ; PLL_1                                                          ;
; Inclk0 signal                 ; CLOCK_27                                                       ;
; Inclk1 signal                 ; --                                                             ;
; Inclk0 signal type            ; Dedicated Pin                                                  ;
; Inclk1 signal type            ; --                                                             ;
+-------------------------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; Name                                                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                    ;
+----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 79   ; 50  ; 42.66 MHz        ; 0 (0 ps)    ; 4.50 (293 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                            ; Library Name ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |SVI328                                                             ; 5776 (83)   ; 1921 (24)                 ; 69 (69)       ; 221184      ; 27   ; 3            ; 3       ; 0         ; 70   ; 0            ; 3855 (44)    ; 255 (0)           ; 1666 (60)        ; |SVI328                                                                                                                                                        ; work         ;
;    |cv_console:console|                                             ; 3643 (8)    ; 905 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2729 (4)     ; 95 (0)            ; 819 (4)          ; |SVI328|cv_console:console                                                                                                                                     ; work         ;
;       |T80pa:t80a_b|                                                ; 2461 (42)   ; 358 (16)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2102 (26)    ; 8 (0)             ; 351 (16)         ; |SVI328|cv_console:console|T80pa:t80a_b                                                                                                                        ; work         ;
;          |T80:u0|                                                   ; 2419 (1139) ; 342 (214)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2076 (928)   ; 8 (8)             ; 335 (200)        ; |SVI328|cv_console:console|T80pa:t80a_b|T80:u0                                                                                                                 ; work         ;
;             |T80_ALU:alu|                                           ; 510 (510)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 510 (510)    ; 0 (0)             ; 0 (0)            ; |SVI328|cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu                                                                                                     ; work         ;
;             |T80_MCode:mcode|                                       ; 511 (511)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 504 (504)    ; 0 (0)             ; 7 (7)            ; |SVI328|cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode                                                                                                 ; work         ;
;             |T80_Reg:Regs|                                          ; 278 (278)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (134)    ; 0 (0)             ; 144 (144)        ; |SVI328|cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs                                                                                                    ; work         ;
;       |cv_addr_dec:addr_dec_b|                                      ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |SVI328|cv_console:console|cv_addr_dec:addr_dec_b                                                                                                              ; work         ;
;       |cv_bus_mux:bus_mux_b|                                        ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 5 (5)            ; |SVI328|cv_console:console|cv_bus_mux:bus_mux_b                                                                                                                ; work         ;
;       |cv_clock:clock_b|                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |SVI328|cv_console:console|cv_clock:clock_b                                                                                                                    ; work         ;
;       |cv_por:por_b|                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |SVI328|cv_console:console|cv_por:por_b                                                                                                                        ; work         ;
;       |jt49_bus:inst_psg|                                           ; 213 (18)    ; 151 (15)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (3)       ; 57 (9)            ; 100 (6)          ; |SVI328|cv_console:console|jt49_bus:inst_psg                                                                                                                   ; work         ;
;          |jt49:u_jt49|                                              ; 195 (195)   ; 136 (136)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 48 (48)           ; 94 (94)          ; |SVI328|cv_console:console|jt49_bus:inst_psg|jt49:u_jt49                                                                                                       ; work         ;
;       |jt8255:U8255_inst|                                           ; 164 (164)   ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (119)    ; 0 (0)             ; 45 (45)          ; |SVI328|cv_console:console|jt8255:U8255_inst                                                                                                                   ; work         ;
;       |ls74:ls74_inst2|                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |SVI328|cv_console:console|ls74:ls74_inst2                                                                                                                     ; work         ;
;       |ls74:ls74_inst|                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |SVI328|cv_console:console|ls74:ls74_inst                                                                                                                      ; work         ;
;       |vdp18_core:vdp18_b|                                          ; 741 (0)     ; 342 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 398 (0)      ; 28 (0)            ; 315 (0)          ; |SVI328|cv_console:console|vdp18_core:vdp18_b                                                                                                                  ; work         ;
;          |vdp18_addr_mux:addr_mux_b|                                ; 87 (87)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 40 (40)          ; |SVI328|cv_console:console|vdp18_core:vdp18_b|vdp18_addr_mux:addr_mux_b                                                                                        ; work         ;
;          |vdp18_clk_gen:clk_gen_b|                                  ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |SVI328|cv_console:console|vdp18_core:vdp18_b|vdp18_clk_gen:clk_gen_b                                                                                          ; work         ;
;          |vdp18_col_mux:col_mux_b|                                  ; 47 (47)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 28 (28)          ; |SVI328|cv_console:console|vdp18_core:vdp18_b|vdp18_col_mux:col_mux_b                                                                                          ; work         ;
;          |vdp18_cpuio:cpu_io_b|                                     ; 125 (125)   ; 91 (91)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 10 (10)           ; 81 (81)          ; |SVI328|cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b                                                                                             ; work         ;
;          |vdp18_ctrl:ctrl_b|                                        ; 122 (122)   ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (117)    ; 0 (0)             ; 5 (5)            ; |SVI328|cv_console:console|vdp18_core:vdp18_b|vdp18_ctrl:ctrl_b                                                                                                ; work         ;
;          |vdp18_hor_vert:hor_vert_b|                                ; 44 (44)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 21 (21)          ; |SVI328|cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b                                                                                        ; work         ;
;          |vdp18_pattern:pattern_b|                                  ; 85 (85)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 7 (7)             ; 39 (39)          ; |SVI328|cv_console:console|vdp18_core:vdp18_b|vdp18_pattern:pattern_b                                                                                          ; work         ;
;          |vdp18_sprite:sprite_b|                                    ; 281 (281)   ; 160 (160)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (118)    ; 11 (11)           ; 152 (152)        ; |SVI328|cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b                                                                                            ; work         ;
;    |data_io:data_io|                                                ; 101 (101)   ; 95 (95)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 31 (31)           ; 64 (64)          ; |SVI328|data_io:data_io                                                                                                                                        ; mist         ;
;    |mist_video:mist_video|                                          ; 795 (20)    ; 524 (20)                  ; 0 (0)         ; 90112       ; 11   ; 3            ; 3       ; 0         ; 0    ; 0            ; 269 (0)      ; 96 (18)           ; 430 (3)          ; |SVI328|mist_video:mist_video                                                                                                                                  ; mist         ;
;       |RGBtoYPbPr:rgb2ypbpr|                                        ; 205 (158)   ; 106 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (55)      ; 8 (8)             ; 116 (78)         ; |SVI328|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr                                                                                                             ; mist         ;
;          |lpm_mult:Mult0|                                           ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 6 (0)            ; |SVI328|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult0                                                                                              ; work         ;
;             |multcore:mult_core|                                    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 6 (6)            ; |SVI328|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult0|multcore:mult_core                                                                           ; work         ;
;          |lpm_mult:Mult1|                                           ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 9 (0)            ; |SVI328|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult1                                                                                              ; work         ;
;             |multcore:mult_core|                                    ; 14 (5)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (0)            ; |SVI328|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult1|multcore:mult_core                                                                           ; work         ;
;                |mpar_add:padder|                                    ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |SVI328|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                           ; work         ;
;                   |lpm_add_sub:adder[0]|                            ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |SVI328|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                      ; work         ;
;                      |add_sub_cfh:auto_generated|                   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |SVI328|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_cfh:auto_generated           ; work         ;
;          |lpm_mult:Mult2|                                           ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |SVI328|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult2                                                                                              ; work         ;
;             |multcore:mult_core|                                    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |SVI328|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult2|multcore:mult_core                                                                           ; work         ;
;          |lpm_mult:Mult3|                                           ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |SVI328|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult3                                                                                              ; work         ;
;             |multcore:mult_core|                                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |SVI328|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult3|multcore:mult_core                                                                           ; work         ;
;          |lpm_mult:Mult4|                                           ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 6 (0)            ; |SVI328|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult4                                                                                              ; work         ;
;             |multcore:mult_core|                                    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |SVI328|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult4|multcore:mult_core                                                                           ; work         ;
;          |lpm_mult:Mult5|                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 5 (0)            ; |SVI328|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult5                                                                                              ; work         ;
;             |multcore:mult_core|                                    ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 5 (5)            ; |SVI328|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult5|multcore:mult_core                                                                           ; work         ;
;       |cofi:cofi|                                                   ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 19 (19)          ; |SVI328|mist_video:mist_video|cofi:cofi                                                                                                                        ; mist         ;
;       |osd:osd|                                                     ; 311 (311)   ; 163 (163)                 ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (126)    ; 22 (22)           ; 163 (163)        ; |SVI328|mist_video:mist_video|osd:osd                                                                                                                          ; mist         ;
;          |altsyncram:osd_buffer_rtl_0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SVI328|mist_video:mist_video|osd:osd|altsyncram:osd_buffer_rtl_0                                                                                              ; work         ;
;             |altsyncram_4ke1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SVI328|mist_video:mist_video|osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_4ke1:auto_generated                                                               ; work         ;
;       |scandoubler:scandoubler|                                     ; 259 (4)     ; 195 (4)                   ; 0 (0)         ; 73728       ; 9    ; 3            ; 3       ; 0         ; 0    ; 0            ; 62 (0)       ; 45 (0)            ; 152 (3)          ; |SVI328|mist_video:mist_video|scandoubler:scandoubler                                                                                                          ; work         ;
;          |scandoubler_framing:framing|                              ; 249 (249)   ; 189 (189)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 45 (45)           ; 144 (144)        ; |SVI328|mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing                                                                              ; work         ;
;          |scandoubler_linedouble:linedoubler|                       ; 7 (7)       ; 2 (2)                     ; 0 (0)         ; 73728       ; 9    ; 3            ; 3       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |SVI328|mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler                                                                       ; work         ;
;             |altsyncram:sd_buffer_rtl_0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 73728       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SVI328|mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|altsyncram:sd_buffer_rtl_0                                            ; work         ;
;                |altsyncram_r1e1:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 73728       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SVI328|mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|altsyncram:sd_buffer_rtl_0|altsyncram_r1e1:auto_generated             ; work         ;
;             |lpm_mult:Mult0|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SVI328|mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult0                                                        ; work         ;
;                |mult_r8t:auto_generated|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SVI328|mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult0|mult_r8t:auto_generated                                ; work         ;
;             |lpm_mult:Mult1|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SVI328|mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult1                                                        ; work         ;
;                |mult_r8t:auto_generated|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SVI328|mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult1|mult_r8t:auto_generated                                ; work         ;
;             |lpm_mult:Mult2|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SVI328|mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult2                                                        ; work         ;
;                |mult_r8t:auto_generated|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SVI328|mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult2|mult_r8t:auto_generated                                ; work         ;
;       |video_cleaner:video_cleaner|                                 ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |SVI328|mist_video:mist_video|video_cleaner:video_cleaner                                                                                                      ; mist         ;
;    |pll:pll|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SVI328|pll:pll                                                                                                                                                ; work         ;
;       |altpll:altpll_component|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SVI328|pll:pll|altpll:altpll_component                                                                                                                        ; work         ;
;          |pll_altpll:auto_generated|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SVI328|pll:pll|altpll:altpll_component|pll_altpll:auto_generated                                                                                              ; work         ;
;    |sdram:sdram|                                                    ; 219 (219)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 155 (155)    ; 1 (1)             ; 63 (63)          ; |SVI328|sdram:sdram                                                                                                                                            ; work         ;
;    |sld_hub:auto_hub|                                               ; 134 (1)     ; 80 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (1)       ; 17 (0)            ; 63 (0)           ; |SVI328|sld_hub:auto_hub                                                                                                                                       ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                ; 133 (93)    ; 80 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (41)      ; 17 (17)           ; 63 (38)          ; |SVI328|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                          ; work         ;
;          |sld_rom_sr:hub_info_reg|                                  ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; |SVI328|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                  ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |SVI328|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                ; work         ;
;    |spram:vram|                                                     ; 72 (0)      ; 42 (0)                    ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 5 (0)             ; 37 (0)           ; |SVI328|spram:vram                                                                                                                                             ; work         ;
;       |altsyncram:altsyncram_component|                             ; 72 (0)      ; 42 (0)                    ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 5 (0)             ; 37 (0)           ; |SVI328|spram:vram|altsyncram:altsyncram_component                                                                                                             ; work         ;
;          |altsyncram_mvr3:auto_generated|                           ; 72 (0)      ; 42 (0)                    ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 5 (0)             ; 37 (0)           ; |SVI328|spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated                                                                              ; work         ;
;             |altsyncram_uip2:altsyncram1|                           ; 6 (2)       ; 2 (2)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (1)             ; 1 (1)            ; |SVI328|spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|altsyncram_uip2:altsyncram1                                                  ; work         ;
;                |decode_ara:decode4|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |SVI328|spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|altsyncram_uip2:altsyncram1|decode_ara:decode4                               ; work         ;
;                |decode_ara:decode5|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |SVI328|spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|altsyncram_uip2:altsyncram1|decode_ara:decode5                               ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                             ; 66 (44)     ; 40 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (13)      ; 4 (4)             ; 36 (27)          ; |SVI328|spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |SVI328|spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ; work         ;
;    |sviKeyboard:KeyboardSVI|                                        ; 177 (177)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (93)      ; 0 (0)             ; 84 (84)          ; |SVI328|sviKeyboard:KeyboardSVI                                                                                                                                ; work         ;
;    |svi_mapper:RamMapper|                                           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |SVI328|svi_mapper:RamMapper                                                                                                                                   ; work         ;
;    |user_io:user_io|                                                ; 584 (584)   ; 111 (111)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 473 (473)    ; 10 (10)           ; 101 (101)        ; |SVI328|user_io:user_io                                                                                                                                        ; mist         ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+--------------+----------+---------------+---------------+-----------------------+----------+----------+
; LED          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[4]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[5]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[4]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[5]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[4]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[5]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_HS       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_VS       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SPI_SS4      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_A[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[4]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[5]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[6]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[7]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[8]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[9]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[10]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[11]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[12]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQML   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQMH   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_nWE    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_nCAS   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_nRAS   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_nCS    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_BA[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_BA[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_CLK    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_CKE    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; UART_TX      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SPI_DO       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_DQ[0]  ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[1]  ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[2]  ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[3]  ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[4]  ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[5]  ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[6]  ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[7]  ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[8]  ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[9]  ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[10] ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[11] ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[12] ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[13] ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[14] ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[15] ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; UART_RX      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; CLOCK_27     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SPI_SCK      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; CONF_DATA0   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SPI_SS2      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; SPI_DI       ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; SPI_SS3      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
+--------------+----------+---------------+---------------+-----------------------+----------+----------+


+------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                 ;
+------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------+-------------------+---------+
; SPI_SS4                                                          ;                   ;         ;
; SPI_DO                                                           ;                   ;         ;
; SDRAM_DQ[0]                                                      ;                   ;         ;
;      - cv_console:console|cv_bus_mux:bus_mux_b|\mux:d_ram_v[0]~0 ; 1                 ; 0       ;
; SDRAM_DQ[1]                                                      ;                   ;         ;
;      - cv_console:console|cv_bus_mux:bus_mux_b|\mux:d_ram_v[1]~0 ; 1                 ; 0       ;
; SDRAM_DQ[2]                                                      ;                   ;         ;
;      - cv_console:console|cv_bus_mux:bus_mux_b|\mux:d_ram_v[2]~0 ; 1                 ; 0       ;
; SDRAM_DQ[3]                                                      ;                   ;         ;
;      - cv_console:console|cv_bus_mux:bus_mux_b|\mux:d_ram_v[3]~0 ; 1                 ; 0       ;
; SDRAM_DQ[4]                                                      ;                   ;         ;
;      - cv_console:console|cv_bus_mux:bus_mux_b|\mux:d_ram_v[4]~0 ; 1                 ; 0       ;
; SDRAM_DQ[5]                                                      ;                   ;         ;
;      - cv_console:console|cv_bus_mux:bus_mux_b|\mux:d_ram_v[5]~0 ; 1                 ; 0       ;
; SDRAM_DQ[6]                                                      ;                   ;         ;
;      - cv_console:console|cv_bus_mux:bus_mux_b|\mux:d_ram_v[6]~0 ; 1                 ; 0       ;
; SDRAM_DQ[7]                                                      ;                   ;         ;
;      - cv_console:console|cv_bus_mux:bus_mux_b|\mux:d_ram_v[7]~0 ; 1                 ; 0       ;
; SDRAM_DQ[8]                                                      ;                   ;         ;
;      - cv_console:console|cv_bus_mux:bus_mux_b|\mux:d_ram_v[0]~1 ; 1                 ; 0       ;
; SDRAM_DQ[9]                                                      ;                   ;         ;
;      - cv_console:console|cv_bus_mux:bus_mux_b|\mux:d_ram_v[1]~0 ; 1                 ; 0       ;
; SDRAM_DQ[10]                                                     ;                   ;         ;
;      - cv_console:console|cv_bus_mux:bus_mux_b|\mux:d_ram_v[2]~1 ; 1                 ; 0       ;
; SDRAM_DQ[11]                                                     ;                   ;         ;
;      - cv_console:console|cv_bus_mux:bus_mux_b|\mux:d_ram_v[3]~0 ; 1                 ; 0       ;
; SDRAM_DQ[12]                                                     ;                   ;         ;
;      - cv_console:console|cv_bus_mux:bus_mux_b|\mux:d_ram_v[4]~1 ; 1                 ; 0       ;
; SDRAM_DQ[13]                                                     ;                   ;         ;
;      - cv_console:console|cv_bus_mux:bus_mux_b|\mux:d_ram_v[5]~0 ; 1                 ; 0       ;
; SDRAM_DQ[14]                                                     ;                   ;         ;
;      - cv_console:console|cv_bus_mux:bus_mux_b|\mux:d_ram_v[6]~0 ; 1                 ; 0       ;
; SDRAM_DQ[15]                                                     ;                   ;         ;
;      - cv_console:console|cv_bus_mux:bus_mux_b|\mux:d_ram_v[7]~0 ; 1                 ; 0       ;
; UART_RX                                                          ;                   ;         ;
;      - svi_audio_in~0                                            ; 1                 ; 6       ;
; CLOCK_27                                                         ;                   ;         ;
; SPI_SCK                                                          ;                   ;         ;
; CONF_DATA0                                                       ;                   ;         ;
;      - user_io:user_io|bit_cnt[0]                                ; 0                 ; 6       ;
;      - user_io:user_io|bit_cnt[1]                                ; 0                 ; 6       ;
;      - user_io:user_io|bit_cnt[2]                                ; 0                 ; 6       ;
;      - user_io:user_io|byte_cnt[1]                               ; 0                 ; 6       ;
;      - user_io:user_io|byte_cnt[2]                               ; 0                 ; 6       ;
;      - user_io:user_io|byte_cnt[3]                               ; 0                 ; 6       ;
;      - user_io:user_io|byte_cnt[4]                               ; 0                 ; 6       ;
;      - user_io:user_io|byte_cnt[5]                               ; 0                 ; 6       ;
;      - user_io:user_io|byte_cnt[6]                               ; 0                 ; 6       ;
;      - user_io:user_io|byte_cnt[7]                               ; 0                 ; 6       ;
;      - user_io:user_io|byte_cnt[8]                               ; 0                 ; 6       ;
;      - user_io:user_io|byte_cnt[9]                               ; 0                 ; 6       ;
;      - user_io:user_io|byte_cnt[10]                              ; 0                 ; 6       ;
;      - user_io:user_io|spi_byte_in[7]~0                          ; 0                 ; 6       ;
;      - user_io:user_io|SPI_MISO~en                               ; 0                 ; 6       ;
;      - user_io:user_io|sbuf[6]~0                                 ; 0                 ; 6       ;
;      - user_io:user_io|spi_transfer_end_r                        ; 0                 ; 6       ;
;      - user_io:user_io|spi_byte_out[2]                           ; 0                 ; 6       ;
;      - user_io:user_io|spi_byte_out[1]                           ; 0                 ; 6       ;
;      - user_io:user_io|spi_byte_out[3]                           ; 0                 ; 6       ;
;      - user_io:user_io|spi_byte_out[0]                           ; 0                 ; 6       ;
;      - user_io:user_io|spi_byte_out[5]                           ; 0                 ; 6       ;
;      - user_io:user_io|spi_byte_out[6]                           ; 0                 ; 6       ;
;      - user_io:user_io|spi_byte_out[7]                           ; 0                 ; 6       ;
;      - user_io:user_io|spi_byte_out[4]                           ; 0                 ; 6       ;
;      - user_io:user_io|cmd[5]                                    ; 0                 ; 6       ;
;      - user_io:user_io|byte_cnt[0]                               ; 0                 ; 6       ;
;      - user_io:user_io|cmd[4]                                    ; 0                 ; 6       ;
;      - user_io:user_io|cmd[7]                                    ; 0                 ; 6       ;
;      - user_io:user_io|cmd[6]                                    ; 0                 ; 6       ;
;      - user_io:user_io|cmd[3]                                    ; 0                 ; 6       ;
;      - user_io:user_io|cmd[0]                                    ; 0                 ; 6       ;
;      - user_io:user_io|cmd[1]                                    ; 0                 ; 6       ;
;      - user_io:user_io|cmd[2]                                    ; 0                 ; 6       ;
; SPI_SS2                                                          ;                   ;         ;
; SPI_DI                                                           ;                   ;         ;
; SPI_SS3                                                          ;                   ;         ;
+------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                      ; Location               ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_27                                                                                                                                                                  ; PIN_54                 ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CONF_DATA0                                                                                                                                                                ; PIN_13                 ; 34      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SPI_SCK                                                                                                                                                                   ; PIN_126                ; 122     ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; SPI_SS2                                                                                                                                                                   ; PIN_127                ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SPI_SS2                                                                                                                                                                   ; PIN_127                ; 4       ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; SPI_SS3                                                                                                                                                                   ; PIN_91                 ; 16      ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; SPI_SS3                                                                                                                                                                   ; PIN_91                 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                              ; JTAG_X1_Y17_N0         ; 137     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                              ; JTAG_X1_Y17_N0         ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; always1~0                                                                                                                                                                 ; LCCOMB_X34_Y12_N26     ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ce_10m7_gated~1                                                                                                                                                           ; LCCOMB_X35_Y13_N16     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cleanup_addr[0]~20                                                                                                                                                        ; LCCOMB_X39_Y16_N14     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|CEN                                                                                                                                       ; LCCOMB_X29_Y16_N28     ; 105     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|DI_Reg[3]~1                                                                                                                               ; LCCOMB_X39_Y18_N14     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|IORQ_n~5                                                                                                                                  ; LCCOMB_X29_Y18_N4      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|IntCycleD_n[1]~1                                                                                                                          ; LCCOMB_X30_Y16_N2      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|ACC[0]~36                                                                                                                          ; LCCOMB_X28_Y21_N6      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|A[0]                                                                                                                               ; FF_X29_Y23_N15         ; 49      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|A[11]~77                                                                                                                           ; LCCOMB_X28_Y20_N12     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|A[7]~32                                                                                                                            ; LCCOMB_X23_Y18_N18     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|DO[7]~40                                                                                                                           ; LCCOMB_X23_Y29_N14     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|F[5]~91                                                                                                                            ; LCCOMB_X20_Y21_N14     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|Fp[6]~2                                                                                                                            ; LCCOMB_X23_Y21_N6      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|IR[3]~4                                                                                                                            ; LCCOMB_X23_Y18_N8      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|ISet[1]                                                                                                                            ; FF_X29_Y17_N19         ; 94      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|ISet[1]~3                                                                                                                          ; LCCOMB_X28_Y17_N14     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|IStatus[1]~0                                                                                                                       ; LCCOMB_X21_Y18_N28     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|I[0]~1                                                                                                                             ; LCCOMB_X23_Y21_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[7]~16                                                                                                                           ; LCCOMB_X25_Y18_N0      ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|Pre_XY_F_M[2]~4                                                                                                                    ; LCCOMB_X28_Y18_N14     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|Pre_XY_F_M[2]~7                                                                                                                    ; LCCOMB_X28_Y18_N2      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|R[6]~12                                                                                                                            ; LCCOMB_X30_Y23_N18     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|R[7]~11                                                                                                                            ; LCCOMB_X23_Y21_N28     ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[7]~8                                                                                                                            ; LCCOMB_X23_Y19_N14     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[8]~26                                                                                                                           ; LCCOMB_X23_Y19_N26     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsH[0][0]~12                                                                                                        ; LCCOMB_X23_Y29_N24     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsH[1][0]~16                                                                                                        ; LCCOMB_X23_Y29_N28     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsH[2][0]~15                                                                                                        ; LCCOMB_X23_Y29_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsH[3][0]~13                                                                                                        ; LCCOMB_X23_Y24_N24     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsH[4][0]~10                                                                                                        ; LCCOMB_X23_Y29_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsH[5][0]~14                                                                                                        ; LCCOMB_X23_Y29_N8      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsH[6][0]~9                                                                                                         ; LCCOMB_X23_Y24_N20     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsH[7][0]~11                                                                                                        ; LCCOMB_X23_Y24_N22     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsL[0][7]~12                                                                                                        ; LCCOMB_X23_Y29_N18     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsL[1][7]~16                                                                                                        ; LCCOMB_X23_Y29_N22     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsL[2][7]~15                                                                                                        ; LCCOMB_X23_Y29_N4      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsL[3][7]~13                                                                                                        ; LCCOMB_X24_Y27_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsL[4][7]~10                                                                                                        ; LCCOMB_X23_Y29_N6      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsL[5][7]~14                                                                                                        ; LCCOMB_X23_Y29_N10     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsL[6][7]~8                                                                                                         ; LCCOMB_X24_Y27_N10     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsL[7][7]~11                                                                                                        ; LCCOMB_X24_Y27_N4      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[15]~157                                                                                                                         ; LCCOMB_X26_Y24_N28     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[7]~48                                                                                                                           ; LCCOMB_X26_Y18_N20     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|T80pa:t80a_b|T80:u0|XY_State[1]~2                                                                                                                      ; LCCOMB_X29_Y17_N26     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|cv_clock:clock_b|clk_en_3m58_p_o                                                                                                                       ; LCCOMB_X31_Y15_N2      ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; cv_console:console|jt49_bus:inst_psg|addr[2]~1                                                                                                                            ; LCCOMB_X39_Y18_N12     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt49_bus:inst_psg|din_latch[3]~0                                                                                                                       ; LCCOMB_X39_Y18_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|Equal1~0                                                                                                                 ; LCCOMB_X41_Y21_N16     ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|dout[0]~9                                                                                                                ; LCCOMB_X41_Y21_N4      ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[0][7]~8                                                                                                         ; LCCOMB_X45_Y18_N14     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[10][7]~1                                                                                                        ; LCCOMB_X45_Y18_N10     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[11][7]~4                                                                                                        ; LCCOMB_X43_Y18_N0      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[12][7]~5                                                                                                        ; LCCOMB_X45_Y18_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[13][7]~10                                                                                                       ; LCCOMB_X43_Y18_N18     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[14][7]~15                                                                                                       ; LCCOMB_X45_Y18_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[15][3]~0                                                                                                        ; LCCOMB_X43_Y18_N26     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[1][7]~6                                                                                                         ; LCCOMB_X43_Y18_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[2][7]~7                                                                                                         ; LCCOMB_X43_Y18_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[3][7]~9                                                                                                         ; LCCOMB_X43_Y18_N8      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[4][7]~13                                                                                                        ; LCCOMB_X45_Y18_N22     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[5][7]~11                                                                                                        ; LCCOMB_X43_Y18_N28     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[6][7]~12                                                                                                        ; LCCOMB_X45_Y18_N18     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[7][7]~14                                                                                                        ; LCCOMB_X45_Y18_N26     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[8][7]~3                                                                                                         ; LCCOMB_X44_Y19_N22     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[9][7]~2                                                                                                         ; LCCOMB_X45_Y18_N6      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt8255:U8255_inst|ctrl[6]~0                                                                                                                            ; LCCOMB_X37_Y15_N8      ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt8255:U8255_inst|latch_a[3]~2                                                                                                                         ; LCCOMB_X37_Y15_N12     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt8255:U8255_inst|latch_b[3]~1                                                                                                                         ; LCCOMB_X37_Y15_N24     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|jt8255:U8255_inst|read                                                                                                                                 ; LCCOMB_X37_Y15_N26     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|ls74:ls74_inst2|q                                                                                                                                      ; FF_X30_Y16_N15         ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|reset_n_s~1                                                                                                                                            ; LCCOMB_X39_Y18_N26     ; 697     ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; cv_console:console|reset_n_s~1                                                                                                                                            ; LCCOMB_X39_Y18_N26     ; 25      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_addr_mux:addr_mux_b|Selector12~4                                                                                              ; LCCOMB_X31_Y16_N16     ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_clk_gen:clk_gen_b|clk_en_5m37_o~0                                                                                             ; LCCOMB_X36_Y16_N10     ; 82      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_col_mux:col_mux_b|hblank_n_o~0                                                                                                ; LCCOMB_X34_Y22_N2      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|Decoder0~1                                                                                                     ; LCCOMB_X31_Y21_N10     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|Decoder0~3                                                                                                     ; LCCOMB_X31_Y21_N4      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|Decoder0~4                                                                                                     ; LCCOMB_X31_Y21_N6      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|Decoder0~5                                                                                                     ; LCCOMB_X31_Y21_N0      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|Decoder0~6                                                                                                     ; LCCOMB_X31_Y21_N28     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|Decoder0~7                                                                                                     ; LCCOMB_X31_Y21_N8      ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|Decoder0~8                                                                                                     ; LCCOMB_X31_Y21_N22     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|Mux4~0                                                                                                         ; LCCOMB_X35_Y21_N14     ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|addr_q[0]~43                                                                                                   ; LCCOMB_X31_Y19_N28     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|buffer_q[7]~2                                                                                                  ; LCCOMB_X31_Y17_N18     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|load_addr_s                                                                                                    ; LCCOMB_X32_Y15_N24     ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|sprite_5th_q                                                                                                   ; FF_X28_Y17_N1          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|state_q~34                                                                                                     ; LCCOMB_X31_Y15_N10     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|state_q~35                                                                                                     ; LCCOMB_X31_Y15_N20     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|tmp_q[4]~0                                                                                                     ; LCCOMB_X31_Y15_N4      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_ctrl:ctrl_b|clk_en_acc_o~1                                                                                                    ; LCCOMB_X36_Y16_N24     ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|Equal0~0                                                                                                  ; LCCOMB_X37_Y21_N4      ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|cnt_vert_q[8]~0                                                                                           ; LCCOMB_X35_Y23_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|vert_inc_o~0                                                                                              ; LCCOMB_X35_Y18_N8      ; 15      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|vsync_n_o                                                                                                 ; FF_X35_Y22_N7          ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_pattern:pattern_b|pat_cnt_q[3]~9                                                                                              ; LCCOMB_X35_Y23_N14     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_pattern:pattern_b|pat_cnt_q[5]~7                                                                                              ; LCCOMB_X35_Y23_N20     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_pattern:pattern_b|pat_cnt_q[7]~1                                                                                              ; LCCOMB_X34_Y23_N6      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_pattern:pattern_b|pat_col_q[4]~7                                                                                              ; LCCOMB_X32_Y21_N30     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_pattern:pattern_b|pat_name_q[4]~0                                                                                             ; LCCOMB_X32_Y21_N24     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_pattern:pattern_b|pat_tmp_q[4]~0                                                                                              ; LCCOMB_X34_Y17_N28     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_cols_q[0][0]~0                                                                                         ; LCCOMB_X36_Y20_N26     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_cols_q[1][0]~1                                                                                         ; LCCOMB_X36_Y20_N20     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_cols_q[2][0]~3                                                                                         ; LCCOMB_X36_Y20_N8      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_cols_q[3][0]~2                                                                                         ; LCCOMB_X36_Y20_N22     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_idx_q[1]~7                                                                                             ; LCCOMB_X34_Y17_N4      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_line_q[3]~0                                                                                            ; LCCOMB_X36_Y20_N16     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_name_q[7]~0                                                                                            ; LCCOMB_X34_Y17_N10     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_num_q[3]~7                                                                                             ; LCCOMB_X35_Y17_N2      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_numbers_q[0][4]~10                                                                                     ; LCCOMB_X35_Y16_N4      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_numbers_q[1][4]~9                                                                                      ; LCCOMB_X35_Y16_N26     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_numbers_q[2][4]~8                                                                                      ; LCCOMB_X35_Y16_N8      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_numbers_q[3][4]~11                                                                                     ; LCCOMB_X35_Y16_N22     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[0][11]~65                                                                                       ; LCCOMB_X36_Y16_N16     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[0][7]~13                                                                                        ; LCCOMB_X36_Y16_N22     ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[0][7]~14                                                                                        ; LCCOMB_X36_Y20_N10     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[0][7]~18                                                                                        ; LCCOMB_X36_Y16_N4      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[1][14]~69                                                                                       ; LCCOMB_X35_Y20_N28     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[1][3]~23                                                                                        ; LCCOMB_X35_Y20_N8      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[2][12]~77                                                                                       ; LCCOMB_X31_Y20_N28     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[2][5]~33                                                                                        ; LCCOMB_X31_Y20_N6      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[3][11]~73                                                                                       ; LCCOMB_X31_Y20_N2      ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[3][2]~28                                                                                        ; LCCOMB_X31_Y20_N4      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_xpos_q[0][5]~34                                                                                        ; LCCOMB_X36_Y20_N28     ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_xpos_q[0][5]~37                                                                                        ; LCCOMB_X36_Y16_N14     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_xpos_q[1][0]~54                                                                                        ; LCCOMB_X37_Y19_N28     ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_xpos_q[1][0]~56                                                                                        ; LCCOMB_X37_Y19_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_xpos_q[2][5]~92                                                                                        ; LCCOMB_X36_Y20_N0      ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_xpos_q[2][5]~94                                                                                        ; LCCOMB_X31_Y20_N0      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_xpos_q[3][2]~73                                                                                        ; LCCOMB_X36_Y20_N12     ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_xpos_q[3][2]~75                                                                                        ; LCCOMB_X32_Y20_N4      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|Decoder1~2                                                                                                                                                ; LCCOMB_X39_Y25_N8      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|Decoder1~5                                                                                                                                                ; LCCOMB_X39_Y25_N22     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|always2~0                                                                                                                                                 ; LCCOMB_X39_Y21_N26     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|cmd[7]~0                                                                                                                                                  ; LCCOMB_X39_Y25_N4      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|ioctl_addr[9]~25                                                                                                                                          ; LCCOMB_X39_Y21_N12     ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|rd_int                                                                                                                                                    ; FF_X39_Y21_N31         ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|wr_int                                                                                                                                                    ; FF_X39_Y21_N9          ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|LessThan0~0                                                                                                                                 ; LCCOMB_X20_Y25_N22     ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|always0~1                                                                                                                                   ; LCCOMB_X20_Y25_N26     ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|always1~0                                                                                                                                   ; LCCOMB_X29_Y27_N22     ; 21      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|auto_ce_pix                                                                                                                                 ; FF_X16_Y27_N25         ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|bcnt[7]~13                                                                                                                                  ; LCCOMB_X20_Y25_N24     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|cmd[7]~0                                                                                                                                    ; LCCOMB_X20_Y25_N16     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|comb~0                                                                                                                                      ; LCCOMB_X20_Y25_N4      ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|hs_high[1]~0                                                                                                                                ; LCCOMB_X20_Y29_N30     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|hs_low[1]~0                                                                                                                                 ; LCCOMB_X20_Y29_N24     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|v_cnt[0]~1                                                                                                                                  ; LCCOMB_X29_Y26_N22     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|vs_high[10]~0                                                                                                                               ; LCCOMB_X29_Y26_N16     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|vs_low[10]~0                                                                                                                                ; LCCOMB_X29_Y27_N24     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|Equal0~0                                                                                        ; LCCOMB_X27_Y9_N4       ; 26      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|always0~0                                                                                       ; LCCOMB_X26_Y9_N26      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|always1~0                                                                                       ; LCCOMB_X27_Y8_N0       ; 29      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|always1~8                                                                                       ; LCCOMB_X26_Y9_N20      ; 45      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|hb_fall~0                                                                                       ; LCCOMB_X26_Y10_N8      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|hb_fall~1                                                                                       ; LCCOMB_X26_Y10_N18     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|hb_rise~0                                                                                       ; LCCOMB_X26_Y10_N28     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|hb_rise~1                                                                                       ; LCCOMB_X26_Y10_N30     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|i_div[2]~8                                                                                      ; LCCOMB_X25_Y10_N0      ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|pe_out~0                                                                                        ; LCCOMB_X30_Y9_N8       ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|sd_hcnt[10]~17                                                                                  ; LCCOMB_X27_Y8_N30      ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|vb_event[0][9]~2                                                                                ; LCCOMB_X26_Y9_N0       ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|vb_event[1][3]~4                                                                                ; LCCOMB_X26_Y9_N2       ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|vs_event[0][0]~28                                                                               ; LCCOMB_X26_Y9_N30      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|vs_event[1][11]~30                                                                              ; LCCOMB_X26_Y9_N8       ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                ; PLL_1                  ; 1777    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; reset                                                                                                                                                                     ; LCCOMB_X39_Y18_N28     ; 76      ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; sdram:sdram|SDRAM_DQ[0]~en                                                                                                                                                ; DDIOOECELL_X53_Y11_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[10]~en                                                                                                                                               ; DDIOOECELL_X53_Y20_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[11]~en                                                                                                                                               ; DDIOOECELL_X53_Y20_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[12]~en                                                                                                                                               ; DDIOOECELL_X53_Y21_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[13]~en                                                                                                                                               ; DDIOOECELL_X53_Y21_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[14]~en                                                                                                                                               ; DDIOOECELL_X53_Y22_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[15]~en                                                                                                                                               ; DDIOOECELL_X53_Y22_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[1]~en                                                                                                                                                ; DDIOOECELL_X53_Y9_N26  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[2]~en                                                                                                                                                ; DDIOOECELL_X53_Y6_N19  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[3]~en                                                                                                                                                ; DDIOOECELL_X53_Y6_N26  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[4]~en                                                                                                                                                ; DDIOOECELL_X49_Y0_N5   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[5]~en                                                                                                                                                ; DDIOOECELL_X49_Y0_N12  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[6]~en                                                                                                                                                ; DDIOOECELL_X47_Y0_N26  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[7]~en                                                                                                                                                ; DDIOOECELL_X45_Y0_N19  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[8]~en                                                                                                                                                ; DDIOOECELL_X53_Y14_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[9]~en                                                                                                                                                ; DDIOOECELL_X53_Y14_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|Selector4~0                                                                                                                                                   ; LCCOMB_X28_Y10_N8      ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|WideOr5~0                                                                                                                                                     ; LCCOMB_X28_Y9_N18      ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|always0~30                                                                                                                                                    ; LCCOMB_X39_Y17_N14     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|data_ready_delay[0]                                                                                                                                           ; FF_X49_Y14_N31         ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|save_addr[7]~3                                                                                                                                                ; LCCOMB_X34_Y13_N14     ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                     ; FF_X37_Y10_N19         ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                          ; LCCOMB_X40_Y10_N26     ; 3       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                            ; LCCOMB_X40_Y10_N16     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                          ; LCCOMB_X39_Y11_N6      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                             ; LCCOMB_X43_Y10_N10     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                            ; LCCOMB_X43_Y10_N4      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                               ; FF_X39_Y12_N21         ; 17      ; Async. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                             ; LCCOMB_X39_Y10_N14     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                               ; FF_X39_Y12_N27         ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                               ; LCCOMB_X38_Y10_N30     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~10                                                                                        ; LCCOMB_X40_Y10_N30     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~19                                                                                        ; LCCOMB_X44_Y10_N14     ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~18                                                                       ; LCCOMB_X40_Y10_N14     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~22                                                                  ; LCCOMB_X41_Y10_N22     ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                  ; LCCOMB_X40_Y10_N6      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                          ; FF_X35_Y10_N21         ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                         ; FF_X37_Y10_N7          ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                          ; FF_X37_Y10_N15         ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                          ; FF_X37_Y10_N13         ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                   ; LCCOMB_X37_Y10_N20     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                         ; FF_X36_Y10_N17         ; 21      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|altsyncram_uip2:altsyncram1|decode_ara:decode4|eq_node[0]~0                                     ; LCCOMB_X32_Y19_N8      ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|altsyncram_uip2:altsyncram1|decode_ara:decode4|eq_node[1]~1                                     ; LCCOMB_X32_Y19_N6      ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|altsyncram_uip2:altsyncram1|decode_ara:decode5|eq_node[0]~0                                     ; LCCOMB_X39_Y12_N8      ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|altsyncram_uip2:altsyncram1|decode_ara:decode5|eq_node[1]~1                                     ; LCCOMB_X39_Y12_N18     ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                           ; LCCOMB_X38_Y12_N26     ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                           ; LCCOMB_X39_Y12_N6      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                           ; LCCOMB_X32_Y16_N6      ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5                                                           ; LCCOMB_X39_Y12_N12     ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]~16                                               ; LCCOMB_X32_Y13_N0      ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[13]                                                  ; FF_X32_Y13_N31         ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]~8                                                 ; LCCOMB_X32_Y16_N20     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~6       ; LCCOMB_X39_Y11_N4      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~14 ; LCCOMB_X40_Y11_N20     ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~15 ; LCCOMB_X40_Y11_N30     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|Equal4~0                                                                                                                                                  ; LCCOMB_X11_Y24_N30     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|SPI_MISO~en                                                                                                                                               ; FF_X18_Y24_N3          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|always4~0                                                                                                                                                 ; LCCOMB_X17_Y22_N28     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|but_sw[5]                                                                                                                                                 ; FF_X31_Y24_N25         ; 103     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|cmd_block.acmd[7]~2                                                                                                                                       ; LCCOMB_X34_Y25_N26     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|cmd_block.spi_transfer_end                                                                                                                                ; FF_X34_Y25_N27         ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|conf_offset[10]~13                                                                                                                                        ; LCCOMB_X35_Y25_N20     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|conf_offset[7]~4                                                                                                                                          ; LCCOMB_X35_Y25_N10     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|joystick_0[0]~2                                                                                                                                           ; LCCOMB_X41_Y19_N30     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|joystick_1[0]~0                                                                                                                                           ; LCCOMB_X34_Y14_N6      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|key_pressed~3                                                                                                                                             ; LCCOMB_X30_Y24_N30     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|sbuf[6]~0                                                                                                                                                 ; LCCOMB_X11_Y24_N22     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|serial_out_rptr[5]~9                                                                                                                                      ; LCCOMB_X14_Y24_N28     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|spi_byte_in[7]~0                                                                                                                                          ; LCCOMB_X11_Y24_N28     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|status[0]                                                                                                                                                 ; FF_X34_Y26_N9          ; 6       ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; user_io:user_io|status[15]~3                                                                                                                                              ; LCCOMB_X35_Y25_N14     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|status[1]~6                                                                                                                                               ; LCCOMB_X35_Y25_N0      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                            ;
+----------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                       ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; SPI_SCK                                                                    ; PIN_126            ; 122     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; SPI_SS2                                                                    ; PIN_127            ; 4       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; SPI_SS3                                                                    ; PIN_91             ; 16      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; altera_internal_jtag~TCKUTAP                                               ; JTAG_X1_Y17_N0     ; 137     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; cv_console:console|cv_clock:clock_b|clk_en_3m58_p_o                        ; LCCOMB_X31_Y15_N2  ; 2       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; cv_console:console|reset_n_s~1                                             ; LCCOMB_X39_Y18_N26 ; 697     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 1777    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; reset                                                                      ; LCCOMB_X39_Y18_N28 ; 76      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; user_io:user_io|status[0]                                                  ; FF_X34_Y26_N9      ; 6       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+----------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; cv_console:console|T80pa:t80a_b|T80:u0|IR[1]                                                                                                                              ; 218     ;
; cv_console:console|T80pa:t80a_b|T80:u0|IR[0]                                                                                                                              ; 212     ;
; cv_console:console|T80pa:t80a_b|T80:u0|IR[2]                                                                                                                              ; 191     ;
; cv_console:console|T80pa:t80a_b|T80:u0|IR[4]                                                                                                                              ; 158     ;
; cv_console:console|T80pa:t80a_b|T80:u0|IR[3]                                                                                                                              ; 149     ;
; cv_console:console|T80pa:t80a_b|T80:u0|IR[5]                                                                                                                              ; 141     ;
; cv_console:console|T80pa:t80a_b|T80:u0|IR[6]                                                                                                                              ; 135     ;
; cv_console:console|T80pa:t80a_b|T80:u0|IR[7]                                                                                                                              ; 126     ;
; cv_console:console|T80pa:t80a_b|CEN                                                                                                                                       ; 105     ;
; user_io:user_io|but_sw[5]                                                                                                                                                 ; 103     ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|line_toggle                                                                                     ; 99      ;
; cv_console:console|T80pa:t80a_b|T80:u0|MCycle[0]                                                                                                                          ; 97      ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal45~2                                                                                                                          ; 95      ;
; cv_console:console|T80pa:t80a_b|T80:u0|ISet[1]                                                                                                                            ; 94      ;
; user_io:user_io|byte_cnt[0]                                                                                                                                               ; 93      ;
; user_io:user_io|conf_addr[0]~0                                                                                                                                            ; 86      ;
; cv_console:console|T80pa:t80a_b|T80:u0|MCycle[1]                                                                                                                          ; 84      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_clk_gen:clk_gen_b|clk_en_5m37_o~0                                                                                             ; 82      ;
; cv_console:console|T80pa:t80a_b|T80:u0|MCycle[2]                                                                                                                          ; 81      ;
; user_io:user_io|byte_cnt[2]                                                                                                                                               ; 77      ;
; user_io:user_io|byte_cnt[1]                                                                                                                                               ; 77      ;
; user_io:user_io|key_pressed                                                                                                                                               ; 76      ;
; user_io:user_io|conf_addr[3]~6                                                                                                                                            ; 76      ;
; user_io:user_io|conf_addr[1]~2                                                                                                                                            ; 76      ;
; user_io:user_io|byte_cnt[3]                                                                                                                                               ; 75      ;
; user_io:user_io|conf_addr[2]~4                                                                                                                                            ; 74      ;
; user_io:user_io|Add7~2                                                                                                                                                    ; 68      ;
; user_io:user_io|Add9~2                                                                                                                                                    ; 65      ;
; user_io:user_io|byte_cnt[4]                                                                                                                                               ; 61      ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegAddrA[0]~16                                                                                                                     ; 58      ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegAddrA[1]~18                                                                                                                     ; 57      ;
; user_io:user_io|conf_addr[4]~8                                                                                                                                            ; 56      ;
; cv_console:console|T80pa:t80a_b|T80:u0|process_0~3                                                                                                                        ; 53      ;
; cv_console:console|T80pa:t80a_b|T80:u0|ISet[0]                                                                                                                            ; 52      ;
; cv_console:console|jt49_bus:inst_psg|addr[0]                                                                                                                              ; 49      ;
; cv_console:console|T80pa:t80a_b|T80:u0|A[0]                                                                                                                               ; 49      ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegAddrB[1]~1                                                                                                                      ; 48      ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegAddrB[0]~0                                                                                                                      ; 48      ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegAddrC[1]                                                                                                                        ; 48      ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegAddrC[0]                                                                                                                        ; 48      ;
; user_io:user_io|Add7~6                                                                                                                                                    ; 47      ;
; cv_console:console|jt49_bus:inst_psg|addr[2]                                                                                                                              ; 46      ;
; user_io:user_io|Add9~6                                                                                                                                                    ; 46      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|always1~8                                                                                       ; 45      ;
; cv_console:console|T80pa:t80a_b|T80:u0|ALU_Op_r[0]                                                                                                                        ; 45      ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal45~1                                                                                                                          ; 45      ;
; cv_console:console|jt49_bus:inst_psg|addr[1]                                                                                                                              ; 43      ;
; cv_console:console|jt49_bus:inst_psg|addr[3]                                                                                                                              ; 42      ;
; cv_console:console|T80pa:t80a_b|T80:u0|ALU_Op_r[1]                                                                                                                        ; 42      ;
; data_io:data_io|always2~0                                                                                                                                                 ; 42      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|Equal1~2                                                                                                      ; 40      ;
; cv_console:console|T80pa:t80a_b|T80:u0|A[1]                                                                                                                               ; 37      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|cnt_hor_q[7]                                                                                              ; 37      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|hsync_n_o                                                                                                 ; 36      ;
; user_io:user_io|key_code[3]                                                                                                                                               ; 36      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|cnt_hor_q[4]                                                                                              ; 36      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|Equal0~0                                                                                        ; 35      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux185~0                                                                                                           ; 35      ;
; CONF_DATA0~input                                                                                                                                                          ; 34      ;
; user_io:user_io|key_code[4]                                                                                                                                               ; 34      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|cnt_hor_q[6]                                                                                              ; 34      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|hsD~reg1                                                                                        ; 33      ;
; sdram:sdram|WideOr5~0                                                                                                                                                     ; 33      ;
; user_io:user_io|Add9~4                                                                                                                                                    ; 33      ;
; user_io:user_io|Add7~4                                                                                                                                                    ; 33      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|cnt_hor_q[0]                                                                                              ; 33      ;
; cv_console:console|svi_row_o[1]                                                                                                                                           ; 32      ;
; cv_console:console|T80pa:t80a_b|DI_Reg[7]                                                                                                                                 ; 32      ;
; cv_console:console|T80pa:t80a_b|T80:u0|DO[7]                                                                                                                              ; 31      ;
; cv_console:console|svi_row_o[0]                                                                                                                                           ; 31      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux267~4                                                                                                           ; 30      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|cnt_hor_q[2]                                                                                              ; 30      ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegAddrA[2]~25                                                                                                                     ; 29      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|always1~0                                                                                       ; 29      ;
; user_io:user_io|key_code[6]                                                                                                                                               ; 29      ;
; cv_console:console|T80pa:t80a_b|T80:u0|DO[2]                                                                                                                              ; 29      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                          ; 28      ;
; cv_console:console|T80pa:t80a_b|T80:u0|DO[1]                                                                                                                              ; 28      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_ctrl:ctrl_b|clk_en_acc_o~1                                                                                                    ; 28      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|cnt_hor_q[8]                                                                                              ; 28      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux315~4                                                                                                           ; 27      ;
; cv_console:console|T80pa:t80a_b|T80:u0|ALU_Op_r[2]                                                                                                                        ; 27      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|pe_out~0                                                                                        ; 26      ;
; user_io:user_io|key_code[5]                                                                                                                                               ; 26      ;
; sdram_addr[13]~11                                                                                                                                                         ; 26      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|cnt_hor_q[3]                                                                                              ; 26      ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegDIL[6]~0                                                                                                                        ; 25      ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal45~3                                                                                                                          ; 25      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|cnt_hor_q[5]                                                                                              ; 25      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|cnt_hor_q[1]                                                                                              ; 25      ;
; cv_console:console|T80pa:t80a_b|T80:u0|DO[0]                                                                                                                              ; 24      ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegDIL[6]~1                                                                                                                        ; 24      ;
; mist_video:mist_video|video_cleaner:video_cleaner|VGA_G[1]                                                                                                                ; 24      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_idx_q[1]                                                                                               ; 24      ;
; cv_console:console|reset_n_s~1                                                                                                                                            ; 24      ;
; cv_console:console|T80pa:t80a_b|T80:u0|A[5]~20                                                                                                                            ; 24      ;
; cv_console:console|T80pa:t80a_b|T80:u0|A[5]~19                                                                                                                            ; 24      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[0][0]~0                                                                                         ; 24      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_pattern:pattern_b|pat_col_q[5]~6                                                                                              ; 24      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_pattern:pattern_b|pat_col_q[6]~4                                                                                              ; 24      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_pattern:pattern_b|pat_col_q[4]~2                                                                                              ; 24      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_pattern:pattern_b|pat_col_q[7]~1                                                                                              ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                              ; 23      ;
; mist_video:mist_video|video_cleaner:video_cleaner|VGA_G[0]                                                                                                                ; 23      ;
; mist_video:mist_video|video_cleaner:video_cleaner|VGA_G[2]                                                                                                                ; 23      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux136~0                                                                                                           ; 23      ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal0~2                                                                                                                           ; 23      ;
; cv_console:console|T80pa:t80a_b|T80:u0|TState[2]                                                                                                                          ; 23      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                          ; 22      ;
; mist_video:mist_video|osd:osd|auto_ce_pix                                                                                                                                 ; 22      ;
; user_io:user_io|WideNor0~2                                                                                                                                                ; 22      ;
; sdram:sdram|save_addr[7]~3                                                                                                                                                ; 22      ;
; data_io:data_io|rd_int                                                                                                                                                    ; 22      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                         ; 21      ;
; mist_video:mist_video|osd:osd|always1~0                                                                                                                                   ; 21      ;
; cv_console:console|T80pa:t80a_b|T80:u0|ACC[6]~7                                                                                                                           ; 21      ;
; mist_video:mist_video|video_cleaner:video_cleaner|VGA_G[3]                                                                                                                ; 21      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_idx_q[2]                                                                                               ; 21      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_ctrl:ctrl_b|access_type_s.AC_CPU~0                                                                                            ; 21      ;
; cv_console:console|T80pa:t80a_b|T80:u0|TState[0]                                                                                                                          ; 21      ;
; data_io:data_io|ioctl_addr[9]~25                                                                                                                                          ; 21      ;
; sdram:sdram|Equal10~1                                                                                                                                                     ; 21      ;
; user_io:user_io|cmd_block.spi_transfer_end                                                                                                                                ; 21      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_pattern:pattern_b|pat_col_q[2]~3                                                                                              ; 21      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_pattern:pattern_b|pat_col_q[3]~0                                                                                              ; 21      ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[13]                                                  ; 21      ;
; ~GND                                                                                                                                                                      ; 20      ;
; cv_console:console|T80pa:t80a_b|T80:u0|DO[3]                                                                                                                              ; 20      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|vsync_n_o                                                                                                 ; 20      ;
; cv_console:console|T80pa:t80a_b|T80:u0|F[1]                                                                                                                               ; 20      ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal76~0                                                                                                                          ; 20      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_pattern:pattern_b|pat_col_q[1]~5                                                                                              ; 20      ;
; user_io:user_io|key_code[2]                                                                                                                                               ; 19      ;
; mist_video:mist_video|scandoubler:scandoubler|hs_o                                                                                                                        ; 19      ;
; cv_console:console|T80pa:t80a_b|T80:u0|process_0~6                                                                                                                        ; 19      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|process_1~0                                                                                                            ; 19      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_addr_mux:addr_mux_b|Selector12~4                                                                                              ; 19      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_ctrl:ctrl_b|access_type_s.AC_SPTL~0                                                                                           ; 19      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|Mux5~0                                                                                                         ; 19      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|Mux4~0                                                                                                         ; 19      ;
; cv_console:console|T80pa:t80a_b|CEN_pol                                                                                                                                   ; 19      ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                   ; 19      ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                   ; 19      ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                   ; 19      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_col_mux:col_mux_b|col_o[0]~23                                                                                                 ; 18      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_col_mux:col_mux_b|col_o[1]~19                                                                                                 ; 18      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_col_mux:col_mux_b|col_o[2]~15                                                                                                 ; 18      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_col_mux:col_mux_b|col_o[3]~11                                                                                                 ; 18      ;
; cv_console:console|T80pa:t80a_b|T80:u0|IntCycle                                                                                                                           ; 18      ;
; always1~0                                                                                                                                                                 ; 18      ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]                                                  ; 18      ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11]                                                  ; 18      ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]                                                  ; 18      ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                   ; 18      ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                   ; 18      ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                   ; 18      ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                   ; 18      ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                   ; 18      ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                   ; 18      ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                   ; 18      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                     ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                               ; 17      ;
; user_io:user_io|key_code[1]                                                                                                                                               ; 17      ;
; mist_video:mist_video|scandoubler:scandoubler|vs_o                                                                                                                        ; 17      ;
; user_io:user_io|Equal4~0                                                                                                                                                  ; 17      ;
; user_io:user_io|always6~4                                                                                                                                                 ; 17      ;
; cv_console:console|jt8255:U8255_inst|ctrl[4]                                                                                                                              ; 17      ;
; sdram:sdram|data_ready_delay[0]                                                                                                                                           ; 17      ;
; ce_10m7_gated~1                                                                                                                                                           ; 17      ;
; cv_console:console|cv_clock:clock_b|clk_en_3m58_p_o                                                                                                                       ; 17      ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusA[5]                                                                                                                            ; 17      ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusA[7]                                                                                                                            ; 17      ;
; cv_console:console|cv_addr_dec:addr_dec_b|u8255_cs_n_o~3                                                                                                                  ; 17      ;
; cv_console:console|T80pa:t80a_b|T80:u0|ALU_Op_r[3]                                                                                                                        ; 17      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux282~1                                                                                                           ; 17      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|Mux3~0                                                                                                         ; 17      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_ctrl:ctrl_b|access_type_s.AC_PNT~2                                                                                            ; 17      ;
; cv_console:console|T80pa:t80a_b|T80:u0|TState[1]                                                                                                                          ; 17      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux246~4                                                                                                           ; 17      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux44~2                                                                                                            ; 17      ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal45~0                                                                                                                          ; 17      ;
; sdram:sdram|Selector15~0                                                                                                                                                  ; 17      ;
; SPI_DI~input                                                                                                                                                              ; 16      ;
; cv_console:console|T80pa:t80a_b|T80:u0|Fp[6]~2                                                                                                                            ; 16      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_pattern:pattern_b|pat_col_q[4]~7                                                                                              ; 16      ;
; sdram:sdram|WideOr1~0                                                                                                                                                     ; 16      ;
; cv_console:console|jt49_bus:inst_psg|din_latch[5]                                                                                                                         ; 16      ;
; cv_console:console|jt49_bus:inst_psg|din_latch[7]                                                                                                                         ; 16      ;
; cv_console:console|jt49_bus:inst_psg|din_latch[4]                                                                                                                         ; 16      ;
; cv_console:console|jt49_bus:inst_psg|din_latch[6]                                                                                                                         ; 16      ;
; cv_console:console|jt49_bus:inst_psg|din_latch[2]                                                                                                                         ; 16      ;
; cv_console:console|jt49_bus:inst_psg|din_latch[0]                                                                                                                         ; 16      ;
; cv_console:console|jt49_bus:inst_psg|din_latch[3]                                                                                                                         ; 16      ;
; cv_console:console|jt49_bus:inst_psg|din_latch[1]                                                                                                                         ; 16      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Q_t~201                                                                                                                ; 16      ;
; cv_console:console|T80pa:t80a_b|T80:u0|process_4~0                                                                                                                        ; 16      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux258~1                                                                                                           ; 16      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Mux10~1                                                                                                                ; 16      ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegAddrB[2]~2                                                                                                                      ; 16      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_addr_mux:addr_mux_b|Selector13~5                                                                                              ; 16      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_addr_mux:addr_mux_b|Selector14~5                                                                                              ; 16      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_addr_mux:addr_mux_b|Selector15~5                                                                                              ; 16      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_addr_mux:addr_mux_b|Selector16~6                                                                                              ; 16      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_addr_mux:addr_mux_b|Selector17~5                                                                                              ; 16      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_addr_mux:addr_mux_b|Selector18~5                                                                                              ; 16      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_addr_mux:addr_mux_b|Selector19~5                                                                                              ; 16      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_addr_mux:addr_mux_b|Selector20~3                                                                                              ; 16      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_addr_mux:addr_mux_b|Selector21~5                                                                                              ; 16      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_addr_mux:addr_mux_b|Selector22~7                                                                                              ; 16      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_addr_mux:addr_mux_b|Selector23~5                                                                                              ; 16      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_addr_mux:addr_mux_b|Selector24~5                                                                                              ; 16      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_addr_mux:addr_mux_b|Selector25~5                                                                                              ; 16      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_ctrl:ctrl_b|access_type_s.AC_STST~0                                                                                           ; 16      ;
; cv_console:console|T80pa:t80a_b|T80:u0|A[7]~32                                                                                                                            ; 16      ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal4~4                                                                                                                           ; 16      ;
; cv_console:console|T80pa:t80a_b|T80:u0|XY_State[1]                                                                                                                        ; 16      ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegAddrC[2]                                                                                                                        ; 16      ;
; cleanup_addr[0]~20                                                                                                                                                        ; 16      ;
; sdram_addr[21]~43                                                                                                                                                         ; 16      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|hcnt[9]                                                                                         ; 16      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|hcnt[8]                                                                                         ; 16      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|hcnt[10]                                                                                        ; 16      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|hcnt[1]                                                                                         ; 16      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|hcnt[0]                                                                                         ; 16      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|hcnt[7]                                                                                         ; 16      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|hcnt[6]                                                                                         ; 16      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|hcnt[5]                                                                                         ; 16      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|hcnt[4]                                                                                         ; 16      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|hcnt[3]                                                                                         ; 16      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|hcnt[2]                                                                                         ; 16      ;
; cv_console:console|jt49_bus:inst_psg|wr_n                                                                                                                                 ; 16      ;
; cv_console:console|jt49_bus:inst_psg|cs_n                                                                                                                                 ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                          ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                          ; 15      ;
; sviKeyboard:KeyboardSVI|Mux65~33                                                                                                                                          ; 15      ;
; mist_video:mist_video|osd:osd|R_out[4]~0                                                                                                                                  ; 15      ;
; cv_console:console|jt8255:U8255_inst|ctrl[1]                                                                                                                              ; 15      ;
; cv_console:console|svi_row_o[2]                                                                                                                                           ; 15      ;
; cv_console:console|svi_row_o[3]                                                                                                                                           ; 15      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|load_addr_s                                                                                                    ; 15      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|vert_inc_o~0                                                                                              ; 15      ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[7]~16                                                                                                                           ; 15      ;
; cv_console:console|T80pa:t80a_b|T80:u0|process_0~8                                                                                                                        ; 15      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Mux10~0                                                                                                                ; 15      ;
; mist_video:mist_video|video_cleaner:video_cleaner|VGA_R[2]                                                                                                                ; 15      ;
; mist_video:mist_video|video_cleaner:video_cleaner|VGA_R[1]                                                                                                                ; 15      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_ctrl:ctrl_b|access_type_s.AC_PGT~7                                                                                            ; 15      ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5                                                           ; 15      ;
; cv_console:console|T80pa:t80a_b|DI_Reg[5]                                                                                                                                 ; 15      ;
; cv_console:console|T80pa:t80a_b|DI_Reg[3]                                                                                                                                 ; 15      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux235~1                                                                                                           ; 15      ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[11]~2                                                                                                                           ; 15      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux131~0                                                                                                           ; 15      ;
; sdram:sdram|state[3]                                                                                                                                                      ; 15      ;
; sdram:sdram|state[1]                                                                                                                                                      ; 15      ;
; sdram:sdram|state[2]                                                                                                                                                      ; 15      ;
; sdram:sdram|state[0]                                                                                                                                                      ; 15      ;
; mist_video:mist_video|osd:osd|hsD                                                                                                                                         ; 14      ;
; mist_video:mist_video|osd:osd|vsD                                                                                                                                         ; 14      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|addr_q[0]~43                                                                                                   ; 14      ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[8]~103                                                                                                                          ; 14      ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[1]~6                                                                                                                            ; 14      ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[6]~28                                                                                                                           ; 14      ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusA[3]                                                                                                                            ; 14      ;
; mist_video:mist_video|video_cleaner:video_cleaner|VGA_R[3]                                                                                                                ; 14      ;
; mist_video:mist_video|video_cleaner:video_cleaner|VGA_G[4]                                                                                                                ; 14      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_ctrl:ctrl_b|access_type_s.AC_SPTH~0                                                                                           ; 14      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_ctrl:ctrl_b|access_type_s.AC_PCT~1                                                                                            ; 14      ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]~16                                               ; 14      ;
; cv_console:console|T80pa:t80a_b|DI_Reg[0]                                                                                                                                 ; 14      ;
; cv_console:console|T80pa:t80a_b|DI_Reg[6]                                                                                                                                 ; 14      ;
; cv_console:console|T80pa:t80a_b|DI_Reg[4]                                                                                                                                 ; 14      ;
; cv_console:console|T80pa:t80a_b|DI_Reg[2]                                                                                                                                 ; 14      ;
; cv_console:console|T80pa:t80a_b|DI_Reg[1]                                                                                                                                 ; 14      ;
; cv_console:console|T80pa:t80a_b|T80:u0|F[0]                                                                                                                               ; 14      ;
; sdram:sdram|save_addr[0]                                                                                                                                                  ; 14      ;
; sdram:sdram|Equal10~2                                                                                                                                                     ; 14      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|sd_hcnt[9]                                                                                      ; 14      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|sd_hcnt[8]                                                                                      ; 14      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|sd_hcnt[10]                                                                                     ; 14      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|sd_hcnt[1]                                                                                      ; 14      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|sd_hcnt[0]                                                                                      ; 14      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|sd_hcnt[7]                                                                                      ; 14      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|sd_hcnt[6]                                                                                      ; 14      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|sd_hcnt[5]                                                                                      ; 14      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|sd_hcnt[4]                                                                                      ; 14      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|sd_hcnt[3]                                                                                      ; 14      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|sd_hcnt[2]                                                                                      ; 14      ;
; sdram:sdram|latched                                                                                                                                                       ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                 ; 13      ;
; cv_console:console|cv_addr_dec:addr_dec_b|vdp_r_n_o~2                                                                                                                     ; 13      ;
; cv_console:console|T80pa:t80a_b|T80:u0|DO[5]~19                                                                                                                           ; 13      ;
; cv_console:console|T80pa:t80a_b|T80:u0|DO[6]                                                                                                                              ; 13      ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusA[6]~17                                                                                                                         ; 13      ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusA[6]~16                                                                                                                         ; 13      ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusB[2]~21                                                                                                                         ; 13      ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[8]~105                                                                                                                          ; 13      ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[8]~104                                                                                                                          ; 13      ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[6]~30                                                                                                                           ; 13      ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusA[6]                                                                                                                            ; 13      ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusA[1]                                                                                                                            ; 13      ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusA[2]                                                                                                                            ; 13      ;
; user_io:user_io|status[1]~5                                                                                                                                               ; 13      ;
; mist_video:mist_video|video_cleaner:video_cleaner|VGA_R[0]                                                                                                                ; 13      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Q_t~184                                                                                                                ; 13      ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[6]~20                                                                                                                           ; 13      ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal4~0                                                                                                                           ; 13      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|state_q.ST_WR_MODE0                                                                                            ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                           ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                         ; 12      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                              ; 12      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|always0~0                                                                                       ; 12      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|vs_event[1][11]~30                                                                              ; 12      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|vs_event[0][0]~28                                                                               ; 12      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|hb_fall~1                                                                                       ; 12      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|hb_fall~0                                                                                       ; 12      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|hb_rise~1                                                                                       ; 12      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|hb_rise~0                                                                                       ; 12      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|vb_event[1][3]~4                                                                                ; 12      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|vb_event[0][9]~2                                                                                ; 12      ;
; mist_video:mist_video|osd:osd|always0~1                                                                                                                                   ; 12      ;
; mist_video:mist_video|osd:osd|always2~0                                                                                                                                   ; 12      ;
; user_io:user_io|always6~7                                                                                                                                                 ; 12      ;
; cv_console:console|T80pa:t80a_b|T80:u0|DO[5]~20                                                                                                                           ; 12      ;
; cv_console:console|jt8255:U8255_inst|ctrl[2]                                                                                                                              ; 12      ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusB[2]~22                                                                                                                         ; 12      ;
; cv_console:console|T80pa:t80a_b|T80:u0|DO[5]                                                                                                                              ; 12      ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[15]~23                                                                                                                          ; 12      ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[15]~22                                                                                                                          ; 12      ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[11]~37                                                                                                                          ; 12      ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[11]~36                                                                                                                          ; 12      ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[11]~35                                                                                                                          ; 12      ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[8]~108                                                                                                                          ; 12      ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[6]~27                                                                                                                           ; 12      ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[4]~2                                                                                                                            ; 12      ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[4]~1                                                                                                                            ; 12      ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusB[7]                                                                                                                            ; 12      ;
; cv_console:console|T80pa:t80a_b|T80:u0|Save_ALU_r                                                                                                                         ; 12      ;
; cv_console:console|T80pa:t80a_b|T80:u0|A[11]~71                                                                                                                           ; 12      ;
; cv_console:console|T80pa:t80a_b|T80:u0|A[11]~68                                                                                                                           ; 12      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux93~1                                                                                                            ; 12      ;
; cv_console:console|T80pa:t80a_b|T80:u0|A[5]~18                                                                                                                            ; 12      ;
; cv_console:console|T80pa:t80a_b|T80:u0|A[5]~15                                                                                                                            ; 12      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux240~0                                                                                                           ; 12      ;
; mist_video:mist_video|osd:osd|LessThan1~20                                                                                                                                ; 12      ;
; mist_video:mist_video|osd:osd|LessThan2~20                                                                                                                                ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                           ; 11      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|i_div[2]~8                                                                                      ; 11      ;
; mist_video:mist_video|osd:osd|bcnt[7]~13                                                                                                                                  ; 11      ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|sd_hcnt[10]~17                                                                                  ; 11      ;
; mist_video:mist_video|osd:osd|v_cnt[0]~1                                                                                                                                  ; 11      ;
; mist_video:mist_video|osd:osd|hs_low[1]~0                                                                                                                                 ; 11      ;
; mist_video:mist_video|osd:osd|hs_high[1]~0                                                                                                                                ; 11      ;
; mist_video:mist_video|osd:osd|vs_low[10]~0                                                                                                                                ; 11      ;
; mist_video:mist_video|osd:osd|vs_high[10]~0                                                                                                                               ; 11      ;
; user_io:user_io|always4~0                                                                                                                                                 ; 11      ;
; mist_video:mist_video|osd:osd|osd_de                                                                                                                                      ; 11      ;
; user_io:user_io|always6~0                                                                                                                                                 ; 11      ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|Equal1~0                                                                                                                 ; 11      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|sprite_5th_q~0                                                                                                 ; 11      ;
; cv_console:console|T80pa:t80a_b|T80:u0|ACC[5]                                                                                                                             ; 11      ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[1]~7                                                                                                                            ; 11      ;
; cv_console:console|T80pa:t80a_b|T80:u0|F~21                                                                                                                               ; 11      ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusA[4]                                                                                                                            ; 11      ;
; cv_console:console|T80pa:t80a_b|T80:u0|Read_To_Reg_r[0]                                                                                                                   ; 11      ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusA[0]                                                                                                                            ; 11      ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal76~1                                                                                                                          ; 11      ;
; mist_video:mist_video|video_cleaner:video_cleaner|VGA_R[4]                                                                                                                ; 11      ;
; mist_video:mist_video|video_cleaner:video_cleaner|VGA_B[2]                                                                                                                ; 11      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_ctrl:ctrl_b|access_type_s.AC_SPTL~1                                                                                           ; 11      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|cnt_vert_q[8]                                                                                             ; 11      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_addr_mux:addr_mux_b|WideOr0~2                                                                                                 ; 11      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_addr_mux:addr_mux_b|vram_a_o~1                                                                                                ; 11      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|Equal0~1                                                                                                      ; 11      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|ctrl_reg_q[1][6]                                                                                               ; 11      ;
; cv_console:console|T80pa:t80a_b|T80:u0|ACC[3]                                                                                                                             ; 11      ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal3~4                                                                                                                           ; 11      ;
; cv_console:console|T80pa:t80a_b|T80:u0|No_BTR~0                                                                                                                           ; 11      ;
; cv_console:console|T80pa:t80a_b|T80:u0|XY_State[0]                                                                                                                        ; 11      ;
; cv_console:console|T80pa:t80a_b|T80:u0|F[6]                                                                                                                               ; 11      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Q_t~79                                                                                                                 ; 11      ;
; data_io:data_io|wr_int                                                                                                                                                    ; 11      ;
; sdram:sdram|Selector4~0                                                                                                                                                   ; 11      ;
; sdram:sdram|Equal10~0                                                                                                                                                     ; 11      ;
; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_locked                                                                                                ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                           ; 10      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Set_BusB_To[1]~17                                                                                                  ; 10      ;
; mist_video:mist_video|osd:osd|LessThan3~3                                                                                                                                 ; 10      ;
; user_io:user_io|always6~6                                                                                                                                                 ; 10      ;
; cv_console:console|jt8255:U8255_inst|ctrl[6]                                                                                                                              ; 10      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Set_BusB_To[2]~14                                                                                                  ; 10      ;
; cv_console:console|T80pa:t80a_b|T80:u0|DO[4]                                                                                                                              ; 10      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_pattern:pattern_b|pat_name_q[4]~0                                                                                             ; 10      ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|altsyncram_uip2:altsyncram1|address_reg_a[0]                                                    ; 10      ;
; cv_console:console|T80pa:t80a_b|T80:u0|ACC[6]~8                                                                                                                           ; 10      ;
; cv_console:console|T80pa:t80a_b|T80:u0|process_0~10                                                                                                                       ; 10      ;
; cv_console:console|T80pa:t80a_b|T80:u0|process_3~0                                                                                                                        ; 10      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Mux38~0                                                                                                                ; 10      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Q_t~189                                                                                                                ; 10      ;
; mist_video:mist_video|video_cleaner:video_cleaner|VGA_B[0]                                                                                                                ; 10      ;
; mist_video:mist_video|video_cleaner:video_cleaner|VGA_B[1]                                                                                                                ; 10      ;
; mist_video:mist_video|video_cleaner:video_cleaner|VGA_B[3]                                                                                                                ; 10      ;
; mist_video:mist_video|video_cleaner:video_cleaner|VGA_B[4]                                                                                                                ; 10      ;
; mist_video:mist_video|video_cleaner:video_cleaner|VGA_G[5]                                                                                                                ; 10      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|cnt_vert_q[7]                                                                                             ; 10      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|Mux2~0                                                                                                         ; 10      ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|Equal4~1                                                                                                  ; 10      ;
; data_io:data_io|ioctl_wr                                                                                                                                                  ; 10      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux303~2                                                                                                           ; 10      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux308~0                                                                                                           ; 10      ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegAddrA~6                                                                                                                         ; 10      ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Q_t~100                                                                                                                ; 10      ;
; user_io:user_io|spi_byte_in[0]                                                                                                                                            ; 10      ;
; user_io:user_io|bit_cnt[0]                                                                                                                                                ; 10      ;
; sdram:sdram|Equal10~3                                                                                                                                                     ; 10      ;
; sdram:sdram|SDRAM_A[4]~7                                                                                                                                                  ; 10      ;
; user_io:user_io|cmd_block.acmd[0]                                                                                                                                         ; 10      ;
; user_io:user_io|cmd_block.abyte_cnt[0]                                                                                                                                    ; 10      ;
; cv_console:console|T80pa:t80a_b|WR_n                                                                                                                                      ; 10      ;
; cleanup_addr[10]                                                                                                                                                          ; 10      ;
; SPI_SS3~input                                                                                                                                                             ; 9       ;
; SPI_SS2~input                                                                                                                                                             ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                           ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                           ; 9       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|line_toggle~_wirecell                                                                           ; 9       ;
; cv_console:console|cv_addr_dec:addr_dec_b|vdp_w_n_o~2                                                                                                                     ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|ACC[6]~35                                                                                                                          ; 9       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|comb~0                                                                                   ; 9       ;
; user_io:user_io|key_pressed~3                                                                                                                                             ; 9       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_xpos_q[2][5]~92                                                                                        ; 9       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_xpos_q[3][2]~73                                                                                        ; 9       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_xpos_q[1][0]~54                                                                                        ; 9       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_xpos_q[0][5]~34                                                                                        ; 9       ;
; sviKeyboard:KeyboardSVI|Mux65~26                                                                                                                                          ; 9       ;
; mist_video:mist_video|osd:osd|G_out[0]~0                                                                                                                                  ; 9       ;
; user_io:user_io|always6~5                                                                                                                                                 ; 9       ;
; cv_console:console|jt8255:U8255_inst|read                                                                                                                                 ; 9       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|state_q.ST_WR_MODE1_1ST_IDLE                                                                                   ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusA[6]~21                                                                                                                         ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusB[2]~26                                                                                                                         ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusB[2]~18                                                                                                                         ; 9       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|Decoder0~2                                                                                                    ; 9       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|ctrl_reg_q[1][7]                                                                                               ; 9       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|tmp_q[6]                                                                                                       ; 9       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|Equal0~0                                                                                                  ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[8]~102                                                                                                                          ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|ACC[6]                                                                                                                             ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|ACC[7]                                                                                                                             ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[6]~34                                                                                                                           ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[6]~22                                                                                                                           ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusB[4]                                                                                                                            ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusB[3]                                                                                                                            ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusB[6]                                                                                                                            ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusB[2]                                                                                                                            ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|process_0~7                                                                                                                        ; 9       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|state_q.ST_RD_MODE0                                                                                            ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal45~7                                                                                                                          ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusB[5]                                                                                                                            ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusB[0]                                                                                                                            ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusB[1]                                                                                                                            ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Q_t~188                                                                                                                ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|R[7]~11                                                                                                                            ; 9       ;
; mist_video:mist_video|video_cleaner:video_cleaner|VGA_B[5]                                                                                                                ; 9       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|cnt_vert_q[2]                                                                                             ; 9       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_ctrl:ctrl_b|Mux3~1                                                                                                            ; 9       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|ctrl_reg_q[0][6]                                                                                               ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|ACC[4]                                                                                                                             ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|ACC[2]                                                                                                                             ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|ACC[1]                                                                                                                             ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|ACC[0]                                                                                                                             ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|M1_n~0                                                                                                                             ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux93~0                                                                                                            ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Set_Addr_To[0]~4                                                                                                   ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal3~3                                                                                                                           ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Set_Addr_To[2]~3                                                                                                   ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Set_Addr_To~2                                                                                                      ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Q_t~88                                                                                                                 ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal4~1                                                                                                                           ; 9       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Set_Addr_To[2]~0                                                                                                   ; 9       ;
; user_io:user_io|spi_byte_in[1]                                                                                                                                            ; 9       ;
; user_io:user_io|spi_byte_in[7]~0                                                                                                                                          ; 9       ;
; user_io:user_io|bit_cnt[1]                                                                                                                                                ; 9       ;
; data_io:data_io|ioctl_download                                                                                                                                            ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                 ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|DO[7]~40                                                                                                                           ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsH[1][0]~16                                                                                                        ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsH[2][0]~15                                                                                                        ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsH[5][0]~14                                                                                                        ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[15]~157                                                                                                                         ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|ACC[0]~36                                                                                                                          ; 8       ;
; cv_console:console|cv_addr_dec:addr_dec_b|ay_data_rd_n_o~2                                                                                                                ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsL[1][7]~16                                                                                                        ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsL[2][7]~15                                                                                                        ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsL[5][7]~14                                                                                                        ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux246~8                                                                                                           ; 8       ;
; user_io:user_io|cmd_block.acmd[7]~2                                                                                                                                       ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[2][12]~74                                                                                       ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[3][11]~70                                                                                       ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[1][14]~66                                                                                       ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[0][11]~62                                                                                       ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_pattern:pattern_b|pat_tmp_q[4]~0                                                                                              ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|Decoder0~8                                                                                                     ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_col_mux:col_mux_b|col_o[2]~2                                                                                                  ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_pattern:pattern_b|pat_shift_q[0]                                                                                              ; 8       ;
; data_io:data_io|Decoder1~5                                                                                                                                                ; 8       ;
; user_io:user_io|conf_offset[7]~4                                                                                                                                          ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_xpos_q[2][5]~94                                                                                        ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[2][5]~33                                                                                        ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[2][5]~29                                                                                        ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_xpos_q[3][2]~75                                                                                        ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[3][2]~28                                                                                        ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[3][2]~24                                                                                        ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_xpos_q[1][0]~56                                                                                        ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[1][3]~23                                                                                        ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[1][3]~19                                                                                        ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_xpos_q[0][5]~37                                                                                        ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[0][7]~18                                                                                        ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[0][7]~14                                                                                        ; 8       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[14][7]~15                                                                                                       ; 8       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[7][7]~14                                                                                                        ; 8       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[4][7]~13                                                                                                        ; 8       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[6][7]~12                                                                                                        ; 8       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[5][7]~11                                                                                                        ; 8       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[13][7]~10                                                                                                       ; 8       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[3][7]~9                                                                                                         ; 8       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[0][7]~8                                                                                                         ; 8       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[2][7]~7                                                                                                         ; 8       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[1][7]~6                                                                                                         ; 8       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[12][7]~5                                                                                                        ; 8       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[11][7]~4                                                                                                        ; 8       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[8][7]~3                                                                                                         ; 8       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[9][7]~2                                                                                                         ; 8       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[10][7]~1                                                                                                        ; 8       ;
; cv_console:console|jt8255:U8255_inst|latch_a[3]~2                                                                                                                         ; 8       ;
; cv_console:console|jt8255:U8255_inst|latch_b[3]~1                                                                                                                         ; 8       ;
; sviKeyboard:KeyboardSVI|Mux65~24                                                                                                                                          ; 8       ;
; sviKeyboard:KeyboardSVI|Mux65~23                                                                                                                                          ; 8       ;
; user_io:user_io|key_code[7]                                                                                                                                               ; 8       ;
; user_io:user_io|key_code[0]                                                                                                                                               ; 8       ;
; sdram:sdram|always0~30                                                                                                                                                    ; 8       ;
; sdram_din[0]~0                                                                                                                                                            ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|tmp_q[4]~0                                                                                                     ; 8       ;
; cv_console:console|jt49_bus:inst_psg|din_latch[3]~0                                                                                                                       ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegDIH[7]~23                                                                                                                       ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegDIH[6]~20                                                                                                                       ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegDIH[5]~17                                                                                                                       ; 8       ;
; cv_console:console|jt8255:U8255_inst|ctrl[5]                                                                                                                              ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusA~23                                                                                                                            ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusA[6]~20                                                                                                                         ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusB~28                                                                                                                            ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusB[2]~25                                                                                                                         ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusB[2]~17                                                                                                                         ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|BusB[2]~16                                                                                                                         ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegDIL[0]~25                                                                                                                       ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux261~13                                                                                                          ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_pattern:pattern_b|pat_cnt_q[5]~5                                                                                              ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_name_q[7]~0                                                                                            ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|Decoder0~1                                                                                                    ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|Decoder0~0                                                                                                    ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|cnt_vert_q[8]~0                                                                                           ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|tmp_q[7]                                                                                                       ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|buffer_q[7]~2                                                                                                  ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|Decoder0~6                                                                                                     ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_idx_q[0]                                                                                               ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|Decoder0~0                                                                                                     ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegDIH[4]~14                                                                                                                       ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegDIH[3]~11                                                                                                                       ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegDIH[2]~8                                                                                                                        ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegDIH[1]~5                                                                                                                        ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|I[0]~1                                                                                                                             ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[8]~26                                                                                                                           ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsH[3][0]~13                                                                                                        ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsH[0][0]~12                                                                                                        ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsH[7][0]~11                                                                                                        ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsH[4][0]~10                                                                                                        ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsH[6][0]~9                                                                                                         ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegDIH[0]~2                                                                                                                        ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ~112                                                                                                                             ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|ACC[6]~10                                                                                                                          ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegDIL[7]~22                                                                                                                       ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegDIL[6]~19                                                                                                                       ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegDIL[5]~16                                                                                                                       ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegDIL[4]~13                                                                                                                       ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegDIL[3]~10                                                                                                                       ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegDIL[2]~7                                                                                                                        ; 8       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[15][3]~0                                                                                                        ; 8       ;
; data_io:data_io|cmd[7]~0                                                                                                                                                  ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[7]~48                                                                                                                           ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[6]~33                                                                                                                           ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[6]~26                                                                                                                           ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[6]~23                                                                                                                           ; 8       ;
; cv_console:console|T80pa:t80a_b|DI_Reg[3]~1                                                                                                                               ; 8       ;
; cv_console:console|T80pa:t80a_b|process_0~1                                                                                                                               ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[7]~8                                                                                                                            ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|sprite_5th_q                                                                                                   ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|IR[3]~4                                                                                                                            ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|IR[3]~0                                                                                                                            ; 8       ;
; cv_console:console|cv_addr_dec:addr_dec_b|ram_ce_n_o~0                                                                                                                    ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux314~1                                                                                                           ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsL[3][7]~13                                                                                                        ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsL[0][7]~12                                                                                                        ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsL[7][7]~11                                                                                                        ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsL[4][7]~10                                                                                                        ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsL[6][7]~8                                                                                                         ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Q_t~207                                                                                                                ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal76~3                                                                                                                          ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegDIL[1]~4                                                                                                                        ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Mux33~0                                                                                                                ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux286~0                                                                                                           ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal76~2                                                                                                                          ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal45~6                                                                                                                          ; 8       ;
; mist_video:mist_video|video_cleaner:video_cleaner|VGA_R[5]                                                                                                                ; 8       ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|altsyncram_uip2:altsyncram1|decode_ara:decode5|eq_node[1]~1                                     ; 8       ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|altsyncram_uip2:altsyncram1|decode_ara:decode4|eq_node[1]~1                                     ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|cnt_vert_q[6]                                                                                             ; 8       ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|altsyncram_uip2:altsyncram1|decode_ara:decode5|eq_node[0]~0                                     ; 8       ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|altsyncram_uip2:altsyncram1|decode_ara:decode4|eq_node[0]~0                                     ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_ctrl:ctrl_b|sprite_line_act_q                                                                                                 ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|ctrl_reg_q[1][3]                                                                                               ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|ctrl_reg_q[1][4]                                                                                               ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|A[11]~77                                                                                                                           ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|A[11]~75                                                                                                                           ; 8       ;
; sdram:sdram|refresh_count[10]~0                                                                                                                                           ; 8       ;
; cv_console:console|T80pa:t80a_b|RD_n                                                                                                                                      ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Q_t~149                                                                                                                ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|NextIs_XY_Fetch~1                                                                                                                  ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux84~5                                                                                                            ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux84~4                                                                                                            ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux78~0                                                                                                            ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux270~0                                                                                                           ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|F[2]                                                                                                                               ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux42~0                                                                                                            ; 8       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal3~0                                                                                                                           ; 8       ;
; user_io:user_io|spi_byte_in[2]                                                                                                                                            ; 8       ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]~8                                                 ; 8       ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                           ; 8       ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|altsyncram_uip2:altsyncram1|address_reg_b[0]                                                    ; 8       ;
; sdram:sdram|refresh_count[3]                                                                                                                                              ; 8       ;
; data_io:data_io|ioctl_index[1]                                                                                                                                            ; 8       ;
; ioctl_cas_download~0                                                                                                                                                      ; 8       ;
; user_io:user_io|cmd_block.abyte_cnt[1]                                                                                                                                    ; 8       ;
; user_io:user_io|key_strobe                                                                                                                                                ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_num_q[0]                                                                                               ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_num_q[1]                                                                                               ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_num_q[2]                                                                                               ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_num_q[3]                                                                                               ; 8       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_num_q[4]                                                                                               ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                 ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                 ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                               ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|ACC[6]~34                                                                                                                          ; 7       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[2][12]~77                                                                                       ; 7       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[2][12]~75                                                                                       ; 7       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[3][11]~73                                                                                       ; 7       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[3][11]~71                                                                                       ; 7       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[1][14]~69                                                                                       ; 7       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[1][14]~67                                                                                       ; 7       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[0][11]~65                                                                                       ; 7       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[0][11]~63                                                                                       ; 7       ;
; cv_console:console|jt8255:U8255_inst|ctrl[6]~0                                                                                                                            ; 7       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|col_mux~0                                                                                                     ; 7       ;
; cv_console:console|jt8255:U8255_inst|latch_c[3]                                                                                                                           ; 7       ;
; cv_console:console|jt8255:U8255_inst|latch_c[0]                                                                                                                           ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Save_ALU_r~0                                                                                                                       ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux260~7                                                                                                           ; 7       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_visible_s~0                                                                                            ; 7       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|Decoder0~7                                                                                                     ; 7       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|tmp_q[5]                                                                                                       ; 7       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|cnt_vert_q[0]                                                                                             ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Save_Mux[5]~15                                                                                                                     ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Save_Mux[4]~13                                                                                                                     ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Save_Mux[3]~11                                                                                                                     ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[1]~11                                                                                                                           ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|BTR_r                                                                                                                              ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[0]                                                                                                                              ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux77~16                                                                                                           ; 7       ;
; ce_10m7                                                                                                                                                                   ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Save_Mux[0]~9                                                                                                                      ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Save_Mux[6]~7                                                                                                                      ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Save_Mux[7]~5                                                                                                                      ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Save_Mux[2]~3                                                                                                                      ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Read_To_Reg_r[1]                                                                                                                   ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Save_Mux[1]~1                                                                                                                      ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|R[6]~12                                                                                                                            ; 7       ;
; user_io:user_io|sbuf[6]~0                                                                                                                                                 ; 7       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|cnt_vert_q[5]                                                                                             ; 7       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|Equal4~0                                                                                                  ; 7       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_ctrl:ctrl_b|vert_active_q                                                                                                     ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|RFSH_n                                                                                                                             ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal45~5                                                                                                                          ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux114~3                                                                                                           ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux311~0                                                                                                           ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|F[7]                                                                                                                               ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal4~2                                                                                                                           ; 7       ;
; user_io:user_io|spi_byte_in[3]                                                                                                                                            ; 7       ;
; sdram:sdram|save_we                                                                                                                                                       ; 7       ;
; cv_console:console|T80pa:t80a_b|T80:u0|A[3]                                                                                                                               ; 7       ;
; sdram:sdram|refresh_count[10]                                                                                                                                             ; 7       ;
; sdram:sdram|refresh_count[4]                                                                                                                                              ; 7       ;
; sdram:sdram|refresh_count[5]                                                                                                                                              ; 7       ;
; sdram:sdram|refresh_count[6]                                                                                                                                              ; 7       ;
; sdram_addr[1]~7                                                                                                                                                           ; 7       ;
; user_io:user_io|cmd_block.abyte_cnt[2]                                                                                                                                    ; 7       ;
; user_io:user_io|cmd_block.spi_receiver_strobeD                                                                                                                            ; 7       ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]    ; 7       ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]    ; 7       ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]    ; 7       ;
; cleanup_addr[11]                                                                                                                                                          ; 7       ;
; cleanup_addr[5]                                                                                                                                                           ; 7       ;
; cleanup_addr[6]                                                                                                                                                           ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                          ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                            ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                     ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux299~4                                                                                                           ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux135~4                                                                                                           ; 6       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_col_mux:col_mux_b|col_o[2]~4                                                                                                  ; 6       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|hblank_q                                                                                                  ; 6       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|sd_i_div[1]                                                                                     ; 6       ;
; mist_video:mist_video|osd:osd|v_cnt[0]                                                                                                                                    ; 6       ;
; mist_video:mist_video|osd:osd|v_cnt[1]                                                                                                                                    ; 6       ;
; mist_video:mist_video|osd:osd|v_cnt[2]                                                                                                                                    ; 6       ;
; mist_video:mist_video|osd:osd|v_cnt[3]                                                                                                                                    ; 6       ;
; mist_video:mist_video|osd:osd|v_cnt[4]                                                                                                                                    ; 6       ;
; mist_video:mist_video|osd:osd|v_cnt[5]                                                                                                                                    ; 6       ;
; mist_video:mist_video|osd:osd|v_cnt[6]                                                                                                                                    ; 6       ;
; mist_video:mist_video|osd:osd|v_cnt[7]                                                                                                                                    ; 6       ;
; mist_video:mist_video|osd:osd|h_cnt[0]                                                                                                                                    ; 6       ;
; mist_video:mist_video|osd:osd|h_cnt[1]                                                                                                                                    ; 6       ;
; mist_video:mist_video|osd:osd|h_cnt[2]                                                                                                                                    ; 6       ;
; mist_video:mist_video|osd:osd|h_cnt[3]                                                                                                                                    ; 6       ;
; mist_video:mist_video|osd:osd|h_cnt[4]                                                                                                                                    ; 6       ;
; mist_video:mist_video|osd:osd|h_cnt[5]                                                                                                                                    ; 6       ;
; mist_video:mist_video|osd:osd|h_cnt[6]                                                                                                                                    ; 6       ;
; mist_video:mist_video|osd:osd|h_cnt[7]                                                                                                                                    ; 6       ;
; user_io:user_io|serial_out_rptr[5]~9                                                                                                                                      ; 6       ;
; cv_console:console|jt8255:U8255_inst|latch_c[6]~21                                                                                                                        ; 6       ;
; cv_console:console|jt8255:U8255_inst|inte_a_obf~2                                                                                                                         ; 6       ;
; sviKeyboard:KeyboardSVI|Mux65~40                                                                                                                                          ; 6       ;
; mist_video:mist_video|osd:osd|osd_pixel                                                                                                                                   ; 6       ;
; user_io:user_io|always6~1                                                                                                                                                 ; 6       ;
; cv_console:console|jt8255:U8255_inst|always1~0                                                                                                                            ; 6       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|Equal9~1                                                                                                      ; 6       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|Equal9~0                                                                                                      ; 6       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[2][0]                                                                                           ; 6       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|Equal10~1                                                                                                     ; 6       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|Equal10~0                                                                                                     ; 6       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|Equal8~1                                                                                                      ; 6       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|Equal8~0                                                                                                      ; 6       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|dout[4]~11                                                                                                               ; 6       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|dout[4]~10                                                                                                               ; 6       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|dout[0]~8                                                                                                                ; 6       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|dout[0]~7                                                                                                                ; 6       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|dout[0]~5                                                                                                                ; 6       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|dout[0]~4                                                                                                                ; 6       ;
; cv_console:console|jt8255:U8255_inst|latch_c[1]                                                                                                                           ; 6       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|state_q.ST_IDLE                                                                                                ; 6       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|WideOr1~1                                                                                                     ; 6       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|Equal1~1                                                                                                  ; 6       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|Decoder0~1                                                                                                     ; 6       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|tmp_q[4]                                                                                                       ; 6       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_clk_gen:clk_gen_b|cnt_q[0]                                                                                                    ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|ACC[7]~21                                                                                                                          ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[14]                                                                                                                             ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[15]                                                                                                                             ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[13]                                                                                                                             ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux312~6                                                                                                           ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|Mux47~4                                                                                                               ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Mux33~1                                                                                                                ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Special_LD[0]~0                                                                                                    ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|process_0~12                                                                                                                       ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|process_0~11                                                                                                                       ; 6       ;
; cv_console:console|cv_addr_dec:addr_dec_b|u8255_cs_n_o~0                                                                                                                  ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux271~6                                                                                                           ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Q_t~216                                                                                                                ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|F[4]                                                                                                                               ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Alternate                                                                                                                          ; 6       ;
; mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult5|multcore:mult_core|_~0                                                                                          ; 6       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_ctrl:ctrl_b|access_type_s.AC_SATX~0                                                                                           ; 6       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|Equal0~0                                                                                                      ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[12]                                                                                                                             ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[11]                                                                                                                             ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[10]                                                                                                                             ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[9]                                                                                                                              ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[8]                                                                                                                              ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[7]                                                                                                                              ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|Mux40~4                                                                                                               ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[6]                                                                                                                              ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|Mux41~4                                                                                                               ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[5]                                                                                                                              ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|Mux42~4                                                                                                               ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[4]                                                                                                                              ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|Mux43~4                                                                                                               ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[3]                                                                                                                              ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|Mux44~4                                                                                                               ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[2]                                                                                                                              ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|Mux45~4                                                                                                               ; 6       ;
; data_io:data_io|Decoder1~2                                                                                                                                                ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|process_0~4                                                                                                                        ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Q_t~151                                                                                                                ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux62~0                                                                                                            ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[1]                                                                                                                              ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|PC[1]~3                                                                                                                            ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|process_0~0                                                                                                                        ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Q_t~111                                                                                                                ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux235~0                                                                                                           ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal3~2                                                                                                                           ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|Mux46~4                                                                                                               ; 6       ;
; WideOr0                                                                                                                                                                   ; 6       ;
; user_io:user_io|spi_byte_in[4]                                                                                                                                            ; 6       ;
; user_io:user_io|bit_cnt[2]                                                                                                                                                ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|A[2]                                                                                                                               ; 6       ;
; sdram_addr[10]~14                                                                                                                                                         ; 6       ;
; sdram:sdram|refresh_count[9]                                                                                                                                              ; 6       ;
; sdram:sdram|refresh_count[8]                                                                                                                                              ; 6       ;
; user_io:user_io|cmd_block.abyte_cnt[3]                                                                                                                                    ; 6       ;
; user_io:user_io|cmd_block.spi_receiver_strobe                                                                                                                             ; 6       ;
; user_io:user_io|spi_byte_in[7]                                                                                                                                            ; 6       ;
; mist_video:mist_video|osd:osd|cedetect.cnt[9]                                                                                                                             ; 6       ;
; mist_video:mist_video|osd:osd|cedetect.cnt[10]                                                                                                                            ; 6       ;
; user_io:user_io|byte_cnt[6]                                                                                                                                               ; 6       ;
; user_io:user_io|byte_cnt[7]                                                                                                                                               ; 6       ;
; user_io:user_io|byte_cnt[5]                                                                                                                                               ; 6       ;
; cv_console:console|T80pa:t80a_b|T80:u0|A[15]                                                                                                                              ; 6       ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]    ; 6       ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]    ; 6       ;
; cleanup_addr[14]                                                                                                                                                          ; 6       ;
; cleanup_addr[8]                                                                                                                                                           ; 6       ;
; cleanup_addr[9]                                                                                                                                                           ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~22                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~19                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~10                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                 ; 5       ;
; user_io:user_io|LessThan0~4                                                                                                                                               ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[8]~150                                                                                                                          ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegAddrA~23                                                                                                                        ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[6]~149                                                                                                                          ; 5       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_col_mux:col_mux_b|Equal0~1                                                                                                    ; 5       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_col_mux:col_mux_b|hblank_n_o                                                                                                  ; 5       ;
; mist_video:mist_video|osd:osd|LessThan0~0                                                                                                                                 ; 5       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|scanline                                                                                 ; 5       ;
; mist_video:mist_video|osd:osd|cedetect.pixcnt[0]                                                                                                                          ; 5       ;
; mist_video:mist_video|osd:osd|cmd[7]~0                                                                                                                                    ; 5       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_cols_q[2][0]~3                                                                                         ; 5       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_cols_q[3][0]~2                                                                                         ; 5       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_cols_q[1][0]~1                                                                                         ; 5       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_cols_q[0][0]~0                                                                                         ; 5       ;
; mist_video:mist_video|osd:osd|v_cnt[8]                                                                                                                                    ; 5       ;
; mist_video:mist_video|osd:osd|v_cnt[9]                                                                                                                                    ; 5       ;
; mist_video:mist_video|osd:osd|h_cnt[8]                                                                                                                                    ; 5       ;
; mist_video:mist_video|osd:osd|h_cnt[9]                                                                                                                                    ; 5       ;
; mist_video:mist_video|osd:osd|h_cnt[10]                                                                                                                                   ; 5       ;
; mist_video:mist_video|osd:osd|v_cnt[10]                                                                                                                                   ; 5       ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_framing:framing|sd_i_div[0]                                                                                     ; 5       ;
; sviKeyboard:KeyboardSVI|Mux65~57                                                                                                                                          ; 5       ;
; sviKeyboard:KeyboardSVI|Mux65~54                                                                                                                                          ; 5       ;
; sviKeyboard:KeyboardSVI|Mux65~46                                                                                                                                          ; 5       ;
; sviKeyboard:KeyboardSVI|Mux65~37                                                                                                                                          ; 5       ;
; sviKeyboard:KeyboardSVI|Mux65~35                                                                                                                                          ; 5       ;
; sviKeyboard:KeyboardSVI|Mux65~31                                                                                                                                          ; 5       ;
; sviKeyboard:KeyboardSVI|Mux65~27                                                                                                                                          ; 5       ;
; cv_console:console|jt8255:U8255_inst|write                                                                                                                                ; 5       ;
; mist_video:mist_video|scandoubler:scandoubler|hb_o                                                                                                                        ; 5       ;
; mist_video:mist_video|scandoubler:scandoubler|vb_o                                                                                                                        ; 5       ;
; cv_console:console|jt49_bus:inst_psg|addr[2]~1                                                                                                                            ; 5       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[3][0]                                                                                           ; 5       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_pats_q[1][0]                                                                                           ; 5       ;
; cv_console:console|jt8255:U8255_inst|latch_c[7]                                                                                                                           ; 5       ;
; cv_console:console|jt8255:U8255_inst|ctrl[3]                                                                                                                              ; 5       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[7][6]                                                                                                           ; 5       ;
; cv_console:console|jt8255:U8255_inst|ctrl[0]                                                                                                                              ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux272~5                                                                                                           ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux259~5                                                                                                           ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Set_BusB_To[0]~15                                                                                                  ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux11~0                                                                                                            ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Q_t~270                                                                                                                ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux294~0                                                                                                           ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux44~3                                                                                                            ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Mux7~3                                                                                                                 ; 5       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_pattern:pattern_b|pat_cnt_q[3]~9                                                                                              ; 5       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|tmp_q[2]                                                                                                       ; 5       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_numbers_q[3][4]~11                                                                                     ; 5       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_numbers_q[0][4]~10                                                                                     ; 5       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_numbers_q[1][4]~9                                                                                      ; 5       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_numbers_q[2][4]~8                                                                                      ; 5       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_sprite:sprite_b|sprite_num_q[3]~7                                                                                             ; 5       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|tmp_q[1]                                                                                                       ; 5       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_ctrl:ctrl_b|Equal264~0                                                                                                        ; 5       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_cpuio:cpu_io_b|tmp_q[3]                                                                                                       ; 5       ;
; cv_console:console|cv_addr_dec:addr_dec_b|dec~4                                                                                                                           ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegWEH~0                                                                                                                           ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[4]~65                                                                                                                           ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[4]~63                                                                                                                           ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[14]                                                                                                                             ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|Mux33~4                                                                                                               ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[15]                                                                                                                             ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|Mux32~4                                                                                                               ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[13]                                                                                                                             ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[13]                                                                                                                             ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|Mux34~4                                                                                                               ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[6]~39                                                                                                                           ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal12~0                                                                                                                          ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux274~6                                                                                                           ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[0]                                                                                                                              ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux103~4                                                                                                           ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Mux93~0                                                                                                                            ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Q_t~222                                                                                                                ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|M1_n                                                                                                                               ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|ISet~0                                                                                                                             ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|RegWEL~4                                                                                                                           ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux77~9                                                                                                            ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux283~8                                                                                                           ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux284~7                                                                                                           ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux285~7                                                                                                           ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|ACC[6]~6                                                                                                                           ; 5       ;
; div[0]                                                                                                                                                                    ; 5       ;
; user_io:user_io|sbuf[1]                                                                                                                                                   ; 5       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_hor_vert:hor_vert_b|cnt_vert_q[1]                                                                                             ; 5       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_ctrl:ctrl_b|access_type_s.AC_SATC~0                                                                                           ; 5       ;
; cv_console:console|vdp18_core:vdp18_b|vdp18_ctrl:ctrl_b|Mux10~0                                                                                                           ; 5       ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~15 ; 5       ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~14 ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[12]                                                                                                                             ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|Mux35~4                                                                                                               ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[11]                                                                                                                             ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[11]                                                                                                                             ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|Mux36~4                                                                                                               ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[10]                                                                                                                             ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|Mux37~4                                                                                                               ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[9]                                                                                                                              ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|Mux38~4                                                                                                               ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[8]                                                                                                                              ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|Mux39~4                                                                                                               ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[7]                                                                                                                              ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[7]                                                                                                                              ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[6]                                                                                                                              ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[6]                                                                                                                              ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[5]                                                                                                                              ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[5]                                                                                                                              ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[4]                                                                                                                              ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[4]                                                                                                                              ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[3]                                                                                                                              ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[3]                                                                                                                              ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[2]                                                                                                                              ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[2]                                                                                                                              ; 5       ;
; cv_console:console|jt49_bus:inst_psg|jt49:u_jt49|regarray[15][4]                                                                                                          ; 5       ;
; data_io:data_io|cnt[3]                                                                                                                                                    ; 5       ;
; data_io:data_io|cnt[0]                                                                                                                                                    ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux309~0                                                                                                           ; 5       ;
; cv_console:console|T80pa:t80a_b|Wait_s                                                                                                                                    ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal0~1                                                                                                                           ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Alternate~6                                                                                                                        ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal0~0                                                                                                                           ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Q_t~139                                                                                                                ; 5       ;
; cv_console:console|cv_por:por_b|por_n_q                                                                                                                                   ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[0]                                                                                                                              ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|WZ[1]                                                                                                                              ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|No_BTR                                                                                                                             ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal19~0                                                                                                                          ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|SP[1]                                                                                                                              ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux310~0                                                                                                           ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|XY_Ind                                                                                                                             ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux114~1                                                                                                           ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Mux114~0                                                                                                           ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_ALU:alu|Q_t~84                                                                                                                 ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|T80_MCode:mcode|Set_Addr_To~1                                                                                                      ; 5       ;
; cv_console:console|T80pa:t80a_b|T80:u0|Equal4~3                                                                                                                           ; 5       ;
; user_io:user_io|spi_byte_in[6]                                                                                                                                            ; 5       ;
; user_io:user_io|spi_byte_in[5]                                                                                                                                            ; 5       ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                        ; 5       ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                        ; 5       ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                        ; 5       ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|clear_signal       ; 5       ;
; sdram:sdram|Equal0~0                                                                                                                                                      ; 5       ;
; sdram:sdram|refresh_count[1]                                                                                                                                              ; 5       ;
; sdram:sdram|refresh_count[0]                                                                                                                                              ; 5       ;
; sdram:sdram|refresh_count[2]                                                                                                                                              ; 5       ;
; sdram:sdram|refresh_count[7]                                                                                                                                              ; 5       ;
; data_io:data_io|ioctl_index[0]                                                                                                                                            ; 5       ;
; user_io:user_io|cmd_block.acmd[2]                                                                                                                                         ; 5       ;
; mist_video:mist_video|osd:osd|cedetect.cnt[11]                                                                                                                            ; 5       ;
; mist_video:mist_video|osd:osd|cedetect.cnt[8]                                                                                                                             ; 5       ;
; mist_video:mist_video|osd:osd|cnt[4]                                                                                                                                      ; 5       ;
; mist_video:mist_video|osd:osd|cnt[3]                                                                                                                                      ; 5       ;
; user_io:user_io|byte_cnt[10]                                                                                                                                              ; 5       ;
; user_io:user_io|byte_cnt[9]                                                                                                                                               ; 5       ;
; user_io:user_io|byte_cnt[8]                                                                                                                                               ; 5       ;
; cv_console:console|T80pa:t80a_b|MREQ_n                                                                                                                                    ; 5       ;
; cleanup_addr[13]                                                                                                                                                          ; 5       ;
; cleanup_addr[12]                                                                                                                                                          ; 5       ;
; cleanup_addr[15]                                                                                                                                                          ; 5       ;
; cleanup_addr[7]                                                                                                                                                           ; 5       ;
; cleanup_addr[4]                                                                                                                                                           ; 5       ;
; cleanup_addr[0]                                                                                                                                                           ; 5       ;
; cleanup_addr[3]                                                                                                                                                           ; 5       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                  ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; mist_video:mist_video|osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_4ke1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None ; M9K_X22_Y25_N0, M9K_X22_Y26_N0                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|altsyncram:sd_buffer_rtl_0|altsyncram_r1e1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 4096         ; 18           ; 4096         ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 73728  ; 4096                        ; 18                          ; 4096                        ; 18                          ; 73728               ; 9    ; None ; M9K_X33_Y10_N0, M9K_X33_Y9_N0, M9K_X22_Y11_N0, M9K_X22_Y12_N0, M9K_X33_Y12_N0, M9K_X22_Y10_N0, M9K_X33_Y8_N0, M9K_X33_Y11_N0, M9K_X33_Y7_N0                                                                                                                    ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|altsyncram_uip2:altsyncram1|ALTSYNCRAM                                      ; AUTO ; True Dual Port   ; Dual Clocks ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None ; M9K_X22_Y13_N0, M9K_X22_Y15_N0, M9K_X22_Y20_N0, M9K_X22_Y19_N0, M9K_X22_Y18_N0, M9K_X22_Y17_N0, M9K_X33_Y16_N0, M9K_X22_Y16_N0, M9K_X33_Y14_N0, M9K_X33_Y17_N0, M9K_X33_Y18_N0, M9K_X33_Y19_N0, M9K_X33_Y21_N0, M9K_X33_Y20_N0, M9K_X33_Y13_N0, M9K_X33_Y15_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 3           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 3           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 3           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                 ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult0|mult_r8t:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X42_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult0|mult_r8t:auto_generated|mac_mult1 ;                           ; DSPMULT_X42_Y13_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult1|mult_r8t:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X42_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult1|mult_r8t:auto_generated|mac_mult1 ;                           ; DSPMULT_X42_Y12_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult2|mult_r8t:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X42_Y12_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mist_video:mist_video|scandoubler:scandoubler|scandoubler_linedouble:linedoubler|lpm_mult:Mult2|mult_r8t:auto_generated|mac_mult1 ;                           ; DSPMULT_X42_Y12_N1 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 8,579 / 71,559 ( 12 % ) ;
; C16 interconnects     ; 105 / 2,597 ( 4 % )     ;
; C4 interconnects      ; 4,465 / 46,848 ( 10 % ) ;
; Direct links          ; 1,022 / 71,559 ( 1 % )  ;
; Global clocks         ; 9 / 20 ( 45 % )         ;
; Local interconnects   ; 3,213 / 24,624 ( 13 % ) ;
; R24 interconnects     ; 133 / 2,496 ( 5 % )     ;
; R4 interconnects      ; 5,134 / 62,424 ( 8 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.62) ; Number of LABs  (Total = 424) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 19                            ;
; 2                                           ; 8                             ;
; 3                                           ; 5                             ;
; 4                                           ; 2                             ;
; 5                                           ; 5                             ;
; 6                                           ; 6                             ;
; 7                                           ; 3                             ;
; 8                                           ; 4                             ;
; 9                                           ; 3                             ;
; 10                                          ; 3                             ;
; 11                                          ; 11                            ;
; 12                                          ; 15                            ;
; 13                                          ; 17                            ;
; 14                                          ; 31                            ;
; 15                                          ; 81                            ;
; 16                                          ; 211                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.51) ; Number of LABs  (Total = 424) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 143                           ;
; 1 Clock                            ; 275                           ;
; 1 Clock enable                     ; 110                           ;
; 1 Sync. clear                      ; 16                            ;
; 1 Sync. load                       ; 20                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 72                            ;
; 2 Clocks                           ; 5                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.67) ; Number of LABs  (Total = 424) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 9                             ;
; 2                                            ; 10                            ;
; 3                                            ; 7                             ;
; 4                                            ; 2                             ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 2                             ;
; 8                                            ; 5                             ;
; 9                                            ; 4                             ;
; 10                                           ; 5                             ;
; 11                                           ; 5                             ;
; 12                                           ; 7                             ;
; 13                                           ; 8                             ;
; 14                                           ; 10                            ;
; 15                                           ; 33                            ;
; 16                                           ; 97                            ;
; 17                                           ; 14                            ;
; 18                                           ; 27                            ;
; 19                                           ; 18                            ;
; 20                                           ; 22                            ;
; 21                                           ; 20                            ;
; 22                                           ; 23                            ;
; 23                                           ; 12                            ;
; 24                                           ; 20                            ;
; 25                                           ; 14                            ;
; 26                                           ; 12                            ;
; 27                                           ; 5                             ;
; 28                                           ; 11                            ;
; 29                                           ; 4                             ;
; 30                                           ; 3                             ;
; 31                                           ; 3                             ;
; 32                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.02) ; Number of LABs  (Total = 424) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 27                            ;
; 2                                               ; 30                            ;
; 3                                               ; 29                            ;
; 4                                               ; 31                            ;
; 5                                               ; 35                            ;
; 6                                               ; 34                            ;
; 7                                               ; 32                            ;
; 8                                               ; 29                            ;
; 9                                               ; 31                            ;
; 10                                              ; 15                            ;
; 11                                              ; 32                            ;
; 12                                              ; 21                            ;
; 13                                              ; 16                            ;
; 14                                              ; 12                            ;
; 15                                              ; 11                            ;
; 16                                              ; 23                            ;
; 17                                              ; 1                             ;
; 18                                              ; 4                             ;
; 19                                              ; 1                             ;
; 20                                              ; 2                             ;
; 21                                              ; 2                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 2                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.23) ; Number of LABs  (Total = 424) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 10                            ;
; 3                                            ; 6                             ;
; 4                                            ; 11                            ;
; 5                                            ; 9                             ;
; 6                                            ; 15                            ;
; 7                                            ; 15                            ;
; 8                                            ; 11                            ;
; 9                                            ; 10                            ;
; 10                                           ; 18                            ;
; 11                                           ; 11                            ;
; 12                                           ; 11                            ;
; 13                                           ; 16                            ;
; 14                                           ; 13                            ;
; 15                                           ; 15                            ;
; 16                                           ; 19                            ;
; 17                                           ; 20                            ;
; 18                                           ; 14                            ;
; 19                                           ; 23                            ;
; 20                                           ; 23                            ;
; 21                                           ; 21                            ;
; 22                                           ; 21                            ;
; 23                                           ; 9                             ;
; 24                                           ; 11                            ;
; 25                                           ; 12                            ;
; 26                                           ; 9                             ;
; 27                                           ; 12                            ;
; 28                                           ; 5                             ;
; 29                                           ; 8                             ;
; 30                                           ; 14                            ;
; 31                                           ; 8                             ;
; 32                                           ; 6                             ;
; 33                                           ; 9                             ;
; 34                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 69           ; 37           ; 69           ; 0            ; 0            ; 74        ; 69           ; 0            ; 74        ; 74        ; 60           ; 0            ; 0            ; 0            ; 25           ; 60           ; 0            ; 25           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 74        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 5            ; 37           ; 5            ; 74           ; 74           ; 0         ; 5            ; 74           ; 0         ; 0         ; 14           ; 74           ; 74           ; 74           ; 49           ; 14           ; 74           ; 49           ; 74           ; 74           ; 74           ; 74           ; 74           ; 74           ; 74           ; 74           ; 74           ; 0         ; 74           ; 74           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SS4             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQML          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQMH          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nWE           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nCAS          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nRAS          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nCS           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CKE           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TX             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_DO              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RX             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_27            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CONF_DATA0          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SS2             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_DI              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SS3             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+------------------------------------------------------------------+---------------------+
; Option                                                           ; Setting             ;
+------------------------------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                 ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                 ;
; Enable device-wide output enable (DEV_OE)                        ; Off                 ;
; Enable INIT_DONE output                                          ; Off                 ;
; Configuration scheme                                             ; Passive Serial      ;
; Error detection CRC                                              ; Off                 ;
; Enable open drain on CRC_ERROR pin                               ; Off                 ;
; Enable input tri-state on active configuration pins in user mode ; Off                 ;
; Configuration Voltage Level                                      ; Auto                ;
; Force Configuration Voltage Level                                ; On                  ;
; nCEO                                                             ; Unreserved          ;
; Data[0]                                                          ; Unreserved          ;
; Data[1]/ASDO                                                     ; Unreserved          ;
; Data[7..2]                                                       ; Unreserved          ;
; FLASH_nCE/nCSO                                                   ; Unreserved          ;
; Other Active Parallel pins                                       ; Unreserved          ;
; DCLK                                                             ; As input tri-stated ;
; Base pin-out file on sameframe device                            ; Off                 ;
+------------------------------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                         ; Destination Register                                                                                                                  ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1] ; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|altsyncram_uip2:altsyncram1|ram_block3a5~portb_address_reg0 ; 0.143             ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2] ; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|altsyncram_uip2:altsyncram1|ram_block3a2~portb_datain_reg0  ; 0.139             ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2] ; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|altsyncram_uip2:altsyncram1|ram_block3a5~portb_address_reg0 ; 0.137             ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4] ; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|altsyncram_uip2:altsyncram1|ram_block3a5~portb_address_reg0 ; 0.137             ;
; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3] ; spram:vram|altsyncram:altsyncram_component|altsyncram_mvr3:auto_generated|altsyncram_uip2:altsyncram1|ram_block3a5~portb_address_reg0 ; 0.137             ;
+-------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 5 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C25E144C8 for design "SVI328_MiST"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 79, clock division of 50, and phase shift of 0 degrees (0 ps) for pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C5E144C8 is compatible
    Info (176445): Device EP3C10E144C8 is compatible
    Info (176445): Device EP3C16E144C8 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 70 total pins
    Info (169086): Pin SPI_SS4 not assigned to an exact location on the device
Critical Warning (176598): PLL "pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_54"
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SVI328_MiST.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: CLOCK_27 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SPI_SCK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: cv_console:console|cv_clock:clock_b|clk_cnt_q[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 37.037
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node SPI_SCK~input (placed in PIN 126 (CLK8, DIFFCLK_5n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node cv_console:console|cv_clock:clock_b|clk_en_3m58_p_o 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cv_console:console|T80pa:t80a_b|CEN
        Info (176357): Destination node cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsH[2][0]~6
        Info (176357): Destination node cv_console:console|T80pa:t80a_b|MREQ_n~0
        Info (176357): Destination node cv_console:console|T80pa:t80a_b|WR_n~1
        Info (176357): Destination node cv_console:console|T80pa:t80a_b|T80:u0|I[0]~1
        Info (176357): Destination node cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsL[5][7]~14
        Info (176357): Destination node cv_console:console|T80pa:t80a_b|T80:u0|T80_Reg:Regs|RegsL[1][7]~16
        Info (176357): Destination node cv_console:console|T80pa:t80a_b|T80:u0|Pre_XY_F_M[2]~7
        Info (176357): Destination node cv_console:console|T80pa:t80a_b|T80:u0|Alternate~8
        Info (176357): Destination node cv_console:console|T80pa:t80a_b|T80:u0|ACC[0]~36
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node SPI_SS3~input (placed in PIN 91 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mist_video:mist_video|osd:osd|cmd[7]~0
        Info (176357): Destination node mist_video:mist_video|osd:osd|sbuf[5]
        Info (176357): Destination node mist_video:mist_video|osd:osd|sbuf[6]
        Info (176357): Destination node mist_video:mist_video|osd:osd|sbuf[4]
        Info (176357): Destination node mist_video:mist_video|osd:osd|sbuf[3]
        Info (176357): Destination node mist_video:mist_video|osd:osd|comb~0
        Info (176357): Destination node mist_video:mist_video|osd:osd|sbuf[1]
        Info (176357): Destination node mist_video:mist_video|osd:osd|sbuf[0]
        Info (176357): Destination node mist_video:mist_video|osd:osd|sbuf[2]
Info (176353): Automatically promoted node SPI_SS2~input (placed in PIN 127 (CLK9, DIFFCLK_5p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node data_io:data_io|sbuf[4]
        Info (176357): Destination node data_io:data_io|rclk~0
        Info (176357): Destination node data_io:data_io|sbuf[3]
        Info (176357): Destination node data_io:data_io|sbuf[2]
        Info (176357): Destination node data_io:data_io|sbuf[1]
        Info (176357): Destination node data_io:data_io|sbuf[0]
        Info (176357): Destination node data_io:data_io|cmd[7]~0
        Info (176357): Destination node data_io:data_io|sbuf[5]
        Info (176357): Destination node data_io:data_io|sbuf[6]
Info (176353): Automatically promoted node cv_console:console|reset_n_s~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cv_console:console|T80pa:t80a_b|CEN_pol
        Info (176357): Destination node cv_console:console|T80pa:t80a_b|MREQ_n
        Info (176357): Destination node cv_console:console|T80pa:t80a_b|WR_n
        Info (176357): Destination node cv_console:console|jt49_bus:inst_psg|cs_n
        Info (176357): Destination node cv_console:console|jt49_bus:inst_psg|wr_n
        Info (176357): Destination node cv_console:console|jt49_bus:inst_psg|addr_ok
        Info (176357): Destination node cv_console:console|T80pa:t80a_b|DI_Reg~0
        Info (176357): Destination node cv_console:console|T80pa:t80a_b|Wait_s~0
        Info (176357): Destination node cv_console:console|T80pa:t80a_b|RD_n~7
        Info (176357): Destination node cv_console:console|T80pa:t80a_b|IORQ_n~5
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cv_console:console|T80pa:t80a_b|DI_Reg[3]~1
        Info (176357): Destination node cv_console:console|jt49_bus:inst_psg|din_latch[3]~0
        Info (176357): Destination node cv_console:console|jt49_bus:inst_psg|addr[2]~1
Info (176353): Automatically promoted node user_io:user_io|status[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cv_console:console|reset_n_s~0
        Info (176357): Destination node user_io:user_io|status[0]~8
        Info (176357): Destination node reset~2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 18 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 9 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 1 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 12 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 5 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 11 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 9 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 12 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 9 total pin(s) used --  2 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUDIO_L" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUDIO_R" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 31% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.16 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 24 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin SPI_SS4 uses I/O standard 3.3-V LVTTL at 55
    Info (169178): Pin SPI_DO uses I/O standard 3.3-V LVTTL at 105
    Info (169178): Pin SDRAM_DQ[0] uses I/O standard 3.3-V LVTTL at 83
    Info (169178): Pin SDRAM_DQ[1] uses I/O standard 3.3-V LVTTL at 79
    Info (169178): Pin SDRAM_DQ[2] uses I/O standard 3.3-V LVTTL at 77
    Info (169178): Pin SDRAM_DQ[3] uses I/O standard 3.3-V LVTTL at 76
    Info (169178): Pin SDRAM_DQ[4] uses I/O standard 3.3-V LVTTL at 72
    Info (169178): Pin SDRAM_DQ[5] uses I/O standard 3.3-V LVTTL at 71
    Info (169178): Pin SDRAM_DQ[6] uses I/O standard 3.3-V LVTTL at 69
    Info (169178): Pin SDRAM_DQ[7] uses I/O standard 3.3-V LVTTL at 68
    Info (169178): Pin SDRAM_DQ[8] uses I/O standard 3.3-V LVTTL at 86
    Info (169178): Pin SDRAM_DQ[9] uses I/O standard 3.3-V LVTTL at 87
    Info (169178): Pin SDRAM_DQ[10] uses I/O standard 3.3-V LVTTL at 98
    Info (169178): Pin SDRAM_DQ[11] uses I/O standard 3.3-V LVTTL at 99
    Info (169178): Pin SDRAM_DQ[12] uses I/O standard 3.3-V LVTTL at 100
    Info (169178): Pin SDRAM_DQ[13] uses I/O standard 3.3-V LVTTL at 101
    Info (169178): Pin SDRAM_DQ[14] uses I/O standard 3.3-V LVTTL at 103
    Info (169178): Pin SDRAM_DQ[15] uses I/O standard 3.3-V LVTTL at 104
    Info (169178): Pin UART_RX uses I/O standard 3.3-V LVTTL at 31
    Info (169178): Pin CLOCK_27 uses I/O standard 3.3-V LVTTL at 54
    Info (169178): Pin SPI_SCK uses I/O standard 3.3-V LVTTL at 126
    Info (169178): Pin SPI_SS2 uses I/O standard 3.3-V LVTTL at 127
    Info (169178): Pin SPI_DI uses I/O standard 3.3-V LVTTL at 88
    Info (169178): Pin SPI_SS3 uses I/O standard 3.3-V LVTTL at 91
Warning (169203): PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info (169178): Pin CONF_DATA0 uses I/O standard 3.3-V LVTTL at 13
Info (144001): Generated suppressed messages file H:/Arcade-TaitoF2_MiSTer/SVI328_MiST/output_files/SVI328_MiST.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 5062 megabytes
    Info: Processing ended: Mon May 19 22:02:26 2025
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:24


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in H:/Arcade-TaitoF2_MiSTer/SVI328_MiST/output_files/SVI328_MiST.fit.smsg.


