

================================================================
== Vivado HLS Report for 'estimate_ISI_encode'
================================================================
* Date:           Fri Aug 20 13:48:49 2021

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        ISI_MUL_EN
* Solution:       unroll_8_pipeline
* Product family: zynq
* Target device:  xc7z020-clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     8.242|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |   34|   34|   34|   34|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------------+-----+-----+----------+-----------+-----------+------+----------+
        |                |  Latency  | Iteration|  Initiation Interval  | Trip |          |
        |    Loop Name   | min | max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------------+-----+-----+----------+-----------+-----------+------+----------+
        |- estimate_ISI  |   26|   26|         5|          2|          1|    12|    yes   |
        +----------------+-----+-----+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      -|       -|      -|    -|
|Expression       |        -|      0|       0|   1212|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |       48|      -|    1956|   1720|    -|
|Memory           |        4|      -|      32|      4|    0|
|Multiplexer      |        -|      -|       -|   1033|    -|
|Register         |        -|      -|     944|      -|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |       52|      0|    2932|   3969|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |       18|      0|       2|      7|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +--------------------------------------+------------------------------------+---------+-------+------+------+-----+
    |               Instance               |               Module               | BRAM_18K| DSP48E|  FF  |  LUT | URAM|
    +--------------------------------------+------------------------------------+---------+-------+------+------+-----+
    |estimate_ISI_encode_AXILiteS_s_axi_U  |estimate_ISI_encode_AXILiteS_s_axi  |       48|      0|  1956|  1720|    0|
    +--------------------------------------+------------------------------------+---------+-------+------+------+-----+
    |Total                                 |                                    |       48|      0|  1956|  1720|    0|
    +--------------------------------------+------------------------------------+---------+-------+------+------+-----+

    * DSP48E: 
    N/A

    * Memory: 
    +---------------+---------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |     Memory    |              Module             | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +---------------+---------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |ISIquan_0_V_U  |estimate_ISI_encode_ISIquan_0_V  |        1|  0|   0|    0|    12|    4|     1|           48|
    |ISIquan_1_V_U  |estimate_ISI_encode_ISIquan_0_V  |        1|  0|   0|    0|    12|    4|     1|           48|
    |ISIquan_2_V_U  |estimate_ISI_encode_ISIquan_0_V  |        1|  0|   0|    0|    12|    4|     1|           48|
    |ISIquan_3_V_U  |estimate_ISI_encode_ISIquan_0_V  |        1|  0|   0|    0|    12|    4|     1|           48|
    |ISIquan_4_V_U  |estimate_ISI_encode_ISIquan_4_V  |        0|  8|   1|    0|    12|    4|     1|           48|
    |ISIquan_5_V_U  |estimate_ISI_encode_ISIquan_4_V  |        0|  8|   1|    0|    12|    4|     1|           48|
    |ISIquan_6_V_U  |estimate_ISI_encode_ISIquan_4_V  |        0|  8|   1|    0|    12|    4|     1|           48|
    |ISIquan_7_V_U  |estimate_ISI_encode_ISIquan_4_V  |        0|  8|   1|    0|    12|    4|     1|           48|
    +---------------+---------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total          |                                 |        4| 32|   4|    0|    96|   32|     8|          384|
    +---------------+---------------------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------+----------+-------+---+----+------------+------------+
    |        Variable Name        | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------+----------+-------+---+----+------------+------------+
    |mul_ln1118_1_fu_2019_p2      |     *    |      0|  0|  33|           7|           7|
    |mul_ln1118_2_fu_2122_p2      |     *    |      0|  0|  33|           7|           7|
    |mul_ln1118_3_fu_2225_p2      |     *    |      0|  0|  33|           7|           7|
    |mul_ln1118_4_fu_2859_p2      |     *    |      0|  0|  33|           7|           7|
    |mul_ln1118_5_fu_2930_p2      |     *    |      0|  0|  33|           7|           7|
    |mul_ln1118_6_fu_3001_p2      |     *    |      0|  0|  33|           7|           7|
    |mul_ln1118_7_fu_3072_p2      |     *    |      0|  0|  33|           7|           7|
    |mul_ln1118_fu_1916_p2        |     *    |      0|  0|  33|           7|           7|
    |add_ln17_fu_1573_p2          |     +    |      0|  0|  15|           7|           4|
    |sub_ln1193_1_fu_2005_p2      |     -    |      0|  0|  15|           8|           8|
    |sub_ln1193_2_fu_2108_p2      |     -    |      0|  0|  15|           8|           8|
    |sub_ln1193_3_fu_2211_p2      |     -    |      0|  0|  15|           8|           8|
    |sub_ln1193_4_fu_2847_p2      |     -    |      0|  0|  15|           8|           8|
    |sub_ln1193_5_fu_2918_p2      |     -    |      0|  0|  15|           8|           8|
    |sub_ln1193_6_fu_2989_p2      |     -    |      0|  0|  15|           8|           8|
    |sub_ln1193_7_fu_3060_p2      |     -    |      0|  0|  15|           8|           8|
    |sub_ln1193_fu_1902_p2        |     -    |      0|  0|  15|           8|           8|
    |sub_ln703_10_fu_2961_p2      |     -    |      0|  0|  12|          12|          12|
    |sub_ln703_11_fu_2967_p2      |     -    |      0|  0|  12|          12|          12|
    |sub_ln703_12_fu_3032_p2      |     -    |      0|  0|  12|          12|          12|
    |sub_ln703_13_fu_3038_p2      |     -    |      0|  0|  12|          12|          12|
    |sub_ln703_14_fu_3103_p2      |     -    |      0|  0|  12|          12|          12|
    |sub_ln703_15_fu_3109_p2      |     -    |      0|  0|  12|          12|          12|
    |sub_ln703_1_fu_1932_p2       |     -    |      0|  0|  12|          12|          12|
    |sub_ln703_2_fu_2029_p2       |     -    |      0|  0|  12|          12|          12|
    |sub_ln703_3_fu_2035_p2       |     -    |      0|  0|  12|          12|          12|
    |sub_ln703_4_fu_2132_p2       |     -    |      0|  0|  12|          12|          12|
    |sub_ln703_5_fu_2138_p2       |     -    |      0|  0|  12|          12|          12|
    |sub_ln703_6_fu_2235_p2       |     -    |      0|  0|  12|          12|          12|
    |sub_ln703_7_fu_2241_p2       |     -    |      0|  0|  12|          12|          12|
    |sub_ln703_8_fu_2890_p2       |     -    |      0|  0|  12|          12|          12|
    |sub_ln703_9_fu_2896_p2       |     -    |      0|  0|  12|          12|          12|
    |sub_ln703_fu_1926_p2         |     -    |      0|  0|  12|          12|          12|
    |sub_ln731_1_fu_1967_p2       |     -    |      0|  0|  12|          12|          12|
    |sub_ln731_2_fu_2070_p2       |     -    |      0|  0|  12|          12|          12|
    |sub_ln731_3_fu_2173_p2       |     -    |      0|  0|  12|          12|          12|
    |sub_ln731_4_fu_2268_p2       |     -    |      0|  0|  12|          12|          12|
    |sub_ln731_5_fu_2315_p2       |     -    |      0|  0|  12|          12|          12|
    |sub_ln731_6_fu_2362_p2       |     -    |      0|  0|  12|          12|          12|
    |sub_ln731_7_fu_2409_p2       |     -    |      0|  0|  12|          12|          12|
    |sub_ln731_fu_1864_p2         |     -    |      0|  0|  12|          12|          12|
    |and_ln1497_1_fu_2604_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln1497_2_fu_2703_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln1497_3_fu_2802_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln1497_4_fu_3230_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln1497_5_fu_3322_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln1497_6_fu_3414_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln1497_7_fu_3506_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln1497_fu_2505_p2        |    and   |      0|  0|   2|           1|           1|
    |icmp_ln1494_1_fu_2553_p2     |   icmp   |      0|  0|  13|          15|          15|
    |icmp_ln1494_2_fu_2652_p2     |   icmp   |      0|  0|  13|          15|          15|
    |icmp_ln1494_3_fu_2751_p2     |   icmp   |      0|  0|  13|          15|          15|
    |icmp_ln1494_4_fu_2881_p2     |   icmp   |      0|  0|  13|          15|          15|
    |icmp_ln1494_5_fu_2952_p2     |   icmp   |      0|  0|  13|          15|          15|
    |icmp_ln1494_6_fu_3023_p2     |   icmp   |      0|  0|  13|          15|          15|
    |icmp_ln1494_7_fu_3094_p2     |   icmp   |      0|  0|  13|          15|          15|
    |icmp_ln1494_fu_2454_p2       |   icmp   |      0|  0|  13|          15|          15|
    |icmp_ln1495_1_fu_2576_p2     |   icmp   |      0|  0|  13|          12|           6|
    |icmp_ln1495_2_fu_2675_p2     |   icmp   |      0|  0|  13|          12|           6|
    |icmp_ln1495_3_fu_2774_p2     |   icmp   |      0|  0|  13|          12|           6|
    |icmp_ln1495_4_fu_3202_p2     |   icmp   |      0|  0|  13|          12|           6|
    |icmp_ln1495_5_fu_3294_p2     |   icmp   |      0|  0|  13|          12|           6|
    |icmp_ln1495_6_fu_3386_p2     |   icmp   |      0|  0|  13|          12|           6|
    |icmp_ln1495_7_fu_3478_p2     |   icmp   |      0|  0|  13|          12|           6|
    |icmp_ln1495_fu_2477_p2       |   icmp   |      0|  0|  13|          12|           6|
    |icmp_ln1497_1_fu_2582_p2     |   icmp   |      0|  0|  13|          12|           9|
    |icmp_ln1497_2_fu_2681_p2     |   icmp   |      0|  0|  13|          12|           9|
    |icmp_ln1497_3_fu_2780_p2     |   icmp   |      0|  0|  13|          12|           9|
    |icmp_ln1497_4_fu_3208_p2     |   icmp   |      0|  0|  13|          12|           9|
    |icmp_ln1497_5_fu_3300_p2     |   icmp   |      0|  0|  13|          12|           9|
    |icmp_ln1497_6_fu_3392_p2     |   icmp   |      0|  0|  13|          12|           9|
    |icmp_ln1497_7_fu_3484_p2     |   icmp   |      0|  0|  13|          12|           9|
    |icmp_ln1497_fu_2483_p2       |   icmp   |      0|  0|  13|          12|           9|
    |icmp_ln17_fu_1545_p2         |   icmp   |      0|  0|  11|           7|           7|
    |or_ln1495_1_fu_2618_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln1495_2_fu_2717_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln1495_3_fu_2816_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln1495_4_fu_3244_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln1495_5_fu_3336_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln1495_6_fu_3428_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln1495_7_fu_3520_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln1495_fu_2519_p2         |    or    |      0|  0|   2|           1|           1|
    |ISI_q_V_4_fu_3250_p3         |  select  |      0|  0|   4|           1|           4|
    |ISI_q_V_5_fu_3342_p3         |  select  |      0|  0|   4|           1|           4|
    |ISI_q_V_6_fu_3434_p3         |  select  |      0|  0|   4|           1|           4|
    |ISI_q_V_7_fu_3526_p3         |  select  |      0|  0|   4|           1|           4|
    |ISIquan_0_V_d1               |  select  |      0|  0|   4|           1|           4|
    |ISIquan_1_V_d1               |  select  |      0|  0|   4|           1|           4|
    |ISIquan_2_V_d1               |  select  |      0|  0|   4|           1|           4|
    |ISIquan_3_V_d1               |  select  |      0|  0|   4|           1|           4|
    |select_ln1494_1_fu_2559_p3   |  select  |      0|  0|  12|           1|          12|
    |select_ln1494_2_fu_2658_p3   |  select  |      0|  0|  12|           1|          12|
    |select_ln1494_3_fu_2757_p3   |  select  |      0|  0|  12|           1|          12|
    |select_ln1494_4_fu_3172_p3   |  select  |      0|  0|  12|           1|          12|
    |select_ln1494_5_fu_3264_p3   |  select  |      0|  0|  12|           1|          12|
    |select_ln1494_6_fu_3356_p3   |  select  |      0|  0|  12|           1|          12|
    |select_ln1494_7_fu_3448_p3   |  select  |      0|  0|  12|           1|          12|
    |select_ln1494_fu_2460_p3     |  select  |      0|  0|  12|           1|          12|
    |select_ln1495_10_fu_3328_p3  |  select  |      0|  0|   3|           1|           3|
    |select_ln1495_12_fu_3420_p3  |  select  |      0|  0|   3|           1|           3|
    |select_ln1495_14_fu_3512_p3  |  select  |      0|  0|   3|           1|           3|
    |select_ln1495_2_fu_2610_p3   |  select  |      0|  0|   3|           1|           3|
    |select_ln1495_4_fu_2709_p3   |  select  |      0|  0|   3|           1|           3|
    |select_ln1495_6_fu_2808_p3   |  select  |      0|  0|   3|           1|           3|
    |select_ln1495_8_fu_3236_p3   |  select  |      0|  0|   3|           1|           3|
    |select_ln1495_fu_2511_p3     |  select  |      0|  0|   3|           1|           3|
    |ap_enable_pp0                |    xor   |      0|  0|   2|           1|           2|
    |xor_ln1495_1_fu_2598_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln1495_2_fu_2697_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln1495_3_fu_2796_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln1495_4_fu_3224_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln1495_5_fu_3316_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln1495_6_fu_3408_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln1495_7_fu_3500_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln1495_fu_2499_p2        |    xor   |      0|  0|   2|           1|           2|
    +-----------------------------+----------+-------+---+----+------------+------------+
    |Total                        |          |      0|  0|1212|         783|         845|
    +-----------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +---------------------------------+----+-----------+-----+-----------+
    |               Name              | LUT| Input Size| Bits| Total Bits|
    +---------------------------------+----+-----------+-----+-----------+
    |ISIquan_0_V_address0             |  41|          8|    4|         32|
    |ISIquan_0_V_address1             |  41|          8|    4|         32|
    |ISIquan_1_V_address0             |  41|          8|    4|         32|
    |ISIquan_1_V_address1             |  41|          8|    4|         32|
    |ISIquan_2_V_address0             |  41|          8|    4|         32|
    |ISIquan_2_V_address1             |  41|          8|    4|         32|
    |ISIquan_3_V_address0             |  41|          8|    4|         32|
    |ISIquan_3_V_address1             |  41|          8|    4|         32|
    |ISIquan_4_V_address0             |  44|          9|    4|         36|
    |ISIquan_4_V_address1             |  38|          7|    4|         28|
    |ISIquan_4_V_d0                   |  15|          3|    4|         12|
    |ISIquan_5_V_address0             |  44|          9|    4|         36|
    |ISIquan_5_V_address1             |  38|          7|    4|         28|
    |ISIquan_5_V_d0                   |  15|          3|    4|         12|
    |ISIquan_6_V_address0             |  44|          9|    4|         36|
    |ISIquan_6_V_address1             |  38|          7|    4|         28|
    |ISIquan_6_V_d0                   |  15|          3|    4|         12|
    |ISIquan_7_V_address0             |  44|          9|    4|         36|
    |ISIquan_7_V_address1             |  38|          7|    4|         28|
    |ISIquan_7_V_d0                   |  15|          3|    4|         12|
    |ap_NS_fsm                        |  50|         11|    1|         11|
    |ap_enable_reg_pp0_iter2          |   9|          2|    1|          2|
    |ap_phi_mux_j_0_0_phi_fu_1538_p4  |   9|          2|    7|         14|
    |j_0_0_reg_1534                   |   9|          2|    7|         14|
    |output_0_address0                |  15|          3|    1|          3|
    |output_0_d0                      |  15|          3|   32|         96|
    |output_1_address0                |  15|          3|    1|          3|
    |output_1_d0                      |  15|          3|   32|         96|
    |output_2_address0                |  15|          3|    1|          3|
    |output_2_d0                      |  15|          3|   32|         96|
    |output_3_address0                |  15|          3|    1|          3|
    |output_3_d0                      |  15|          3|   32|         96|
    |rem_0_address0                   |  15|          3|    4|         12|
    |rem_1_address0                   |  15|          3|    4|         12|
    |rem_2_address0                   |  15|          3|    4|         12|
    |rem_3_address0                   |  15|          3|    4|         12|
    |rem_4_address0                   |  15|          3|    4|         12|
    |rem_5_address0                   |  15|          3|    4|         12|
    |rem_6_address0                   |  15|          3|    4|         12|
    |rem_7_address0                   |  15|          3|    4|         12|
    +---------------------------------+----+-----------+-----+-----------+
    |Total                            |1033|        205|  260|       1093|
    +---------------------------------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------------------+----+----+-----+-----------+
    |                 Name                 | FF | LUT| Bits| Const Bits|
    +--------------------------------------+----+----+-----+-----------+
    |add_ln17_reg_3859                     |   7|   0|    7|          0|
    |ap_CS_fsm                             |  10|   0|   10|          0|
    |ap_enable_reg_pp0_iter0               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2               |   1|   0|    1|          0|
    |icmp_ln1494_4_reg_4244                |   1|   0|    1|          0|
    |icmp_ln1494_5_reg_4254                |   1|   0|    1|          0|
    |icmp_ln1494_6_reg_4264                |   1|   0|    1|          0|
    |icmp_ln1494_7_reg_4274                |   1|   0|    1|          0|
    |icmp_ln17_reg_3787                    |   1|   0|    1|          0|
    |j_0_0_reg_1534                        |   7|   0|    7|          0|
    |mul_ln1118_1_reg_4078                 |  14|   0|   14|          0|
    |mul_ln1118_2_reg_4098                 |  14|   0|   14|          0|
    |mul_ln1118_3_reg_4118                 |  14|   0|   14|          0|
    |mul_ln1118_reg_4058                   |  14|   0|   14|          0|
    |rem_0_addr_reg_3877                   |   4|   0|    4|          0|
    |rem_0_addr_reg_3877_pp0_iter1_reg     |   4|   0|    4|          0|
    |rem_1_addr_reg_3900                   |   4|   0|    4|          0|
    |rem_1_addr_reg_3900_pp0_iter1_reg     |   4|   0|    4|          0|
    |rem_2_addr_reg_3923                   |   4|   0|    4|          0|
    |rem_2_addr_reg_3923_pp0_iter1_reg     |   4|   0|    4|          0|
    |rem_3_addr_reg_3946                   |   4|   0|    4|          0|
    |rem_3_addr_reg_3946_pp0_iter1_reg     |   4|   0|    4|          0|
    |rem_4_addr_reg_3969                   |   4|   0|    4|          0|
    |rem_4_addr_reg_3969_pp0_iter1_reg     |   4|   0|    4|          0|
    |rem_5_addr_reg_3992                   |   4|   0|    4|          0|
    |rem_5_addr_reg_3992_pp0_iter1_reg     |   4|   0|    4|          0|
    |rem_6_addr_reg_4015                   |   4|   0|    4|          0|
    |rem_6_addr_reg_4015_pp0_iter1_reg     |   4|   0|    4|          0|
    |rem_7_addr_reg_4038                   |   4|   0|    4|          0|
    |rem_7_addr_reg_4038_pp0_iter1_reg     |   4|   0|    4|          0|
    |sub_ln1193_1_reg_4073                 |   8|   0|    8|          0|
    |sub_ln1193_2_reg_4093                 |   8|   0|    8|          0|
    |sub_ln1193_3_reg_4113                 |   8|   0|    8|          0|
    |sub_ln1193_reg_4053                   |   8|   0|    8|          0|
    |sub_ln703_11_reg_4259                 |  12|   0|   12|          0|
    |sub_ln703_13_reg_4269                 |  12|   0|   12|          0|
    |sub_ln703_15_reg_4279                 |  12|   0|   12|          0|
    |sub_ln703_1_reg_4063                  |  12|   0|   12|          0|
    |sub_ln703_3_reg_4083                  |  12|   0|   12|          0|
    |sub_ln703_5_reg_4103                  |  12|   0|   12|          0|
    |sub_ln703_7_reg_4123                  |  12|   0|   12|          0|
    |sub_ln703_9_reg_4249                  |  12|   0|   12|          0|
    |sub_ln731_1_reg_4068                  |  12|   0|   12|          0|
    |sub_ln731_2_reg_4088                  |  12|   0|   12|          0|
    |sub_ln731_3_reg_4108                  |  12|   0|   12|          0|
    |sub_ln731_4_reg_4133                  |  12|   0|   12|          0|
    |sub_ln731_5_reg_4157                  |  12|   0|   12|          0|
    |sub_ln731_6_reg_4181                  |  12|   0|   12|          0|
    |sub_ln731_7_reg_4205                  |  12|   0|   12|          0|
    |sub_ln731_reg_4048                    |  12|   0|   12|          0|
    |tmp_16_reg_3872                       |  19|   0|   19|          0|
    |tmp_16_reg_3872_pp0_iter1_reg         |  19|   0|   19|          0|
    |tmp_18_reg_3882                       |  11|   0|   11|          0|
    |tmp_19_reg_3868                       |   1|   0|    1|          0|
    |tmp_19_reg_3868_pp0_iter1_reg         |   1|   0|    1|          0|
    |tmp_1_reg_4224                        |  10|   0|   10|          0|
    |tmp_20_reg_3895                       |  19|   0|   19|          0|
    |tmp_20_reg_3895_pp0_iter1_reg         |  19|   0|   19|          0|
    |tmp_22_reg_3905                       |  11|   0|   11|          0|
    |tmp_23_reg_3891                       |   1|   0|    1|          0|
    |tmp_23_reg_3891_pp0_iter1_reg         |   1|   0|    1|          0|
    |tmp_24_reg_3918                       |  19|   0|   19|          0|
    |tmp_24_reg_3918_pp0_iter1_reg         |  19|   0|   19|          0|
    |tmp_26_reg_3928                       |  11|   0|   11|          0|
    |tmp_27_reg_3914                       |   1|   0|    1|          0|
    |tmp_27_reg_3914_pp0_iter1_reg         |   1|   0|    1|          0|
    |tmp_28_reg_3941                       |  19|   0|   19|          0|
    |tmp_28_reg_3941_pp0_iter1_reg         |  19|   0|   19|          0|
    |tmp_30_reg_3951                       |  11|   0|   11|          0|
    |tmp_31_reg_3937                       |   1|   0|    1|          0|
    |tmp_31_reg_3937_pp0_iter1_reg         |   1|   0|    1|          0|
    |tmp_32_reg_3964                       |  19|   0|   19|          0|
    |tmp_32_reg_3964_pp0_iter1_reg         |  19|   0|   19|          0|
    |tmp_33_reg_4128                       |  10|   0|   10|          0|
    |tmp_34_reg_3974                       |  11|   0|   11|          0|
    |tmp_35_reg_3960                       |   1|   0|    1|          0|
    |tmp_35_reg_3960_pp0_iter1_reg         |   1|   0|    1|          0|
    |tmp_36_reg_3987                       |  19|   0|   19|          0|
    |tmp_36_reg_3987_pp0_iter1_reg         |  19|   0|   19|          0|
    |tmp_37_reg_4152                       |  10|   0|   10|          0|
    |tmp_38_reg_3997                       |  11|   0|   11|          0|
    |tmp_39_reg_3983                       |   1|   0|    1|          0|
    |tmp_39_reg_3983_pp0_iter1_reg         |   1|   0|    1|          0|
    |tmp_3_reg_4229                        |  10|   0|   10|          0|
    |tmp_40_reg_4010                       |  19|   0|   19|          0|
    |tmp_40_reg_4010_pp0_iter1_reg         |  19|   0|   19|          0|
    |tmp_41_reg_4176                       |  10|   0|   10|          0|
    |tmp_42_reg_4020                       |  11|   0|   11|          0|
    |tmp_43_reg_4006                       |   1|   0|    1|          0|
    |tmp_43_reg_4006_pp0_iter1_reg         |   1|   0|    1|          0|
    |tmp_44_reg_4033                       |  19|   0|   19|          0|
    |tmp_44_reg_4033_pp0_iter1_reg         |  19|   0|   19|          0|
    |tmp_45_reg_4200                       |  10|   0|   10|          0|
    |tmp_46_reg_4043                       |  11|   0|   11|          0|
    |tmp_47_reg_4029                       |   1|   0|    1|          0|
    |tmp_47_reg_4029_pp0_iter1_reg         |   1|   0|    1|          0|
    |tmp_5_reg_4234                        |  10|   0|   10|          0|
    |tmp_7_reg_4239                        |  10|   0|   10|          0|
    |trunc_ln1333_11_reg_4138              |   7|   0|    7|          0|
    |trunc_ln1333_12_reg_4162              |   7|   0|    7|          0|
    |trunc_ln1333_13_reg_4186              |   7|   0|    7|          0|
    |trunc_ln1333_14_reg_4210              |   7|   0|    7|          0|
    |trunc_ln1333_4_reg_4145               |   7|   0|    7|          0|
    |trunc_ln1333_5_reg_4169               |   7|   0|    7|          0|
    |trunc_ln1333_6_reg_4193               |   7|   0|    7|          0|
    |trunc_ln1333_7_reg_4217               |   7|   0|    7|          0|
    |trunc_ln301_1_reg_3887                |   1|   0|    1|          0|
    |trunc_ln301_1_reg_3887_pp0_iter1_reg  |   1|   0|    1|          0|
    |trunc_ln301_2_reg_3910                |   1|   0|    1|          0|
    |trunc_ln301_2_reg_3910_pp0_iter1_reg  |   1|   0|    1|          0|
    |trunc_ln301_3_reg_3933                |   1|   0|    1|          0|
    |trunc_ln301_3_reg_3933_pp0_iter1_reg  |   1|   0|    1|          0|
    |trunc_ln301_4_reg_3956                |   1|   0|    1|          0|
    |trunc_ln301_4_reg_3956_pp0_iter1_reg  |   1|   0|    1|          0|
    |trunc_ln301_5_reg_3979                |   1|   0|    1|          0|
    |trunc_ln301_5_reg_3979_pp0_iter1_reg  |   1|   0|    1|          0|
    |trunc_ln301_6_reg_4002                |   1|   0|    1|          0|
    |trunc_ln301_6_reg_4002_pp0_iter1_reg  |   1|   0|    1|          0|
    |trunc_ln301_7_reg_4025                |   1|   0|    1|          0|
    |trunc_ln301_7_reg_4025_pp0_iter1_reg  |   1|   0|    1|          0|
    |trunc_ln301_reg_3864                  |   1|   0|    1|          0|
    |trunc_ln301_reg_3864_pp0_iter1_reg    |   1|   0|    1|          0|
    |zext_ln18_reg_3791                    |   4|   0|   64|         60|
    |zext_ln18_reg_3791_pp0_iter1_reg      |   4|   0|   64|         60|
    +--------------------------------------+----+----+-----+-----------+
    |Total                                 | 944|   0| 1064|        120|
    +--------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------------------+-----+-----+------------+---------------------+--------------+
|        RTL Ports       | Dir | Bits|  Protocol  |    Source Object    |    C Type    |
+------------------------+-----+-----+------------+---------------------+--------------+
|s_axi_AXILiteS_AWVALID  |  in |    1|    s_axi   |       AXILiteS      |     array    |
|s_axi_AXILiteS_AWREADY  | out |    1|    s_axi   |       AXILiteS      |     array    |
|s_axi_AXILiteS_AWADDR   |  in |   11|    s_axi   |       AXILiteS      |     array    |
|s_axi_AXILiteS_WVALID   |  in |    1|    s_axi   |       AXILiteS      |     array    |
|s_axi_AXILiteS_WREADY   | out |    1|    s_axi   |       AXILiteS      |     array    |
|s_axi_AXILiteS_WDATA    |  in |   32|    s_axi   |       AXILiteS      |     array    |
|s_axi_AXILiteS_WSTRB    |  in |    4|    s_axi   |       AXILiteS      |     array    |
|s_axi_AXILiteS_ARVALID  |  in |    1|    s_axi   |       AXILiteS      |     array    |
|s_axi_AXILiteS_ARREADY  | out |    1|    s_axi   |       AXILiteS      |     array    |
|s_axi_AXILiteS_ARADDR   |  in |   11|    s_axi   |       AXILiteS      |     array    |
|s_axi_AXILiteS_RVALID   | out |    1|    s_axi   |       AXILiteS      |     array    |
|s_axi_AXILiteS_RREADY   |  in |    1|    s_axi   |       AXILiteS      |     array    |
|s_axi_AXILiteS_RDATA    | out |   32|    s_axi   |       AXILiteS      |     array    |
|s_axi_AXILiteS_RRESP    | out |    2|    s_axi   |       AXILiteS      |     array    |
|s_axi_AXILiteS_BVALID   | out |    1|    s_axi   |       AXILiteS      |     array    |
|s_axi_AXILiteS_BREADY   |  in |    1|    s_axi   |       AXILiteS      |     array    |
|s_axi_AXILiteS_BRESP    | out |    2|    s_axi   |       AXILiteS      |     array    |
|ap_clk                  |  in |    1| ap_ctrl_hs | estimate_ISI_encode | return value |
|ap_rst_n                |  in |    1| ap_ctrl_hs | estimate_ISI_encode | return value |
|interrupt               | out |    1| ap_ctrl_hs | estimate_ISI_encode | return value |
+------------------------+-----+-----+------------+---------------------+--------------+

