0.6
2019.1
May 24 2019
14:51:52
/home/ugur/Desktop/lab_03/lab_03.sim/sim_1/behav/xsim/glbl.v,1558713910,verilog,,,,glbl,,,,,,,,
/home/ugur/Desktop/lab_03/lab_03.srcs/sources_1/new/modules.sv,1572791593,systemVerilog,,,,F;and2;decoder2_4;inv;mux2_1;mux4_1;mux8_1;or2;test_bench_decoder_2_4;testbench_mux_8_1,,,,,,,,
