{
    "name": "tesi",
    "sources": [
        "midi.vhd",
        "midi_to_phase_generic.vhd",
        "uart.vhd",
        "midi_decoder.vhd",
        "uart_midi_link.vhd",
        "active_notes_lut.vhd",
        "square_wave_generator.vhd",
        "mixer.vhd",
        "pwm_converter.vhd",
        "synth_top.vhd"
    ],
    "constraints": ["Nexys-4-DDR-Master.xdc"],
    "tests": [
        "tb_clock_process.vhd",
        "uart_tb.vhd",
        "midi_decoder_tb.vhd",
        "uart_midi_link_tb.vhd",
        "active_notes_lut_tb.vhd",
        "square_wave_generator_tb.vhd",
        "square_to_pwm_tb.vhd",
        "mixer_tb.vhd",
        "poly_square_to_pwm_tb.vhd",
        "pwm_converter_tb.vhd",
        "synth_top_tb.vhd"
    ],
    "other_files": [
        "note_phase_table.txt"
    ]
}
