Fitter report for SIMPLE
Thu Jul 21 19:22:39 2016
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------+--------------------------------------------------+
; Fitter Status             ; Successful - Thu Jul 21 19:22:39 2016            ;
; Quartus II 32-bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name             ; SIMPLE                                           ;
; Top-level Entity Name     ; SIMPLE_                                          ;
; Family                    ; Cyclone                                          ;
; Device                    ; EP1C6Q240C8                                      ;
; Timing Models             ; Final                                            ;
; Total logic elements      ; 1,030 / 5,980 ( 17 % )                           ;
; Total pins                ; 26 / 185 ( 14 % )                                ;
; Total virtual pins        ; 0                                                ;
; Total memory bits         ; 65,536 / 92,160 ( 71 % )                         ;
; Total PLLs                ; 0 / 2 ( 0 % )                                    ;
+---------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C6Q240C8                    ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.29        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  28.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; pin_name18 ; PIN_57        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1080 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1080 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 941     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 137     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/014/a0147801/hard3/verilog/output_files/SIMPLE.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 1,030 / 5,980 ( 17 % )   ;
;     -- Combinational with no register       ; 688                      ;
;     -- Register only                        ; 25                       ;
;     -- Combinational with a register        ; 317                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 528                      ;
;     -- 3 input functions                    ; 334                      ;
;     -- 2 input functions                    ; 126                      ;
;     -- 1 input functions                    ; 15                       ;
;     -- 0 input functions                    ; 2                        ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 917                      ;
;     -- arithmetic mode                      ; 113                      ;
;     -- qfbk mode                            ; 148                      ;
;     -- register cascade mode                ; 0                        ;
;     -- synchronous clear/load mode          ; 204                      ;
;     -- asynchronous clear/load mode         ; 262                      ;
;                                             ;                          ;
; Total registers                             ; 342 / 6,523 ( 5 % )      ;
; Total LABs                                  ; 122 / 598 ( 20 % )       ;
; Logic elements in carry chains              ; 124                      ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 26 / 185 ( 14 % )        ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )           ;
;                                             ;                          ;
; Global signals                              ; 8                        ;
; M4Ks                                        ; 16 / 20 ( 80 % )         ;
; Total memory bits                           ; 65,536 / 92,160 ( 71 % ) ;
; Total RAM block bits                        ; 73,728 / 92,160 ( 80 % ) ;
; PLLs                                        ; 0 / 2 ( 0 % )            ;
; Global clocks                               ; 8 / 8 ( 100 % )          ;
; JTAGs                                       ; 1 / 1 ( 100 % )          ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 9% / 10% / 9%            ;
; Peak interconnect usage (total/H/V)         ; 34% / 35% / 32%          ;
; Maximum fan-out                             ; 230                      ;
; Highest non-global fan-out                  ; 61                       ;
; Total fan-out                               ; 4893                     ;
; Average fan-out                             ; 4.53                     ;
+---------------------------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+---------------------------------------------+--------------------+-------------------+--------------------------------+
; Statistic                                   ; Top                ; sld_hub:auto_hub  ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+-------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low               ; Low                            ;
;                                             ;                    ;                   ;                                ;
; Total logic elements                        ; 893                ; 137               ; 0                              ;
;     -- Combinational with no register       ; 631                ; 57                ; 0                              ;
;     -- Register only                        ; 6                  ; 19                ; 0                              ;
;     -- Combinational with a register        ; 256                ; 61                ; 0                              ;
;                                             ;                    ;                   ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                   ;                                ;
;     -- 4 input functions                    ; 0                  ; 0                 ; 0                              ;
;     -- 3 input functions                    ; 0                  ; 0                 ; 0                              ;
;     -- 2 input functions                    ; 0                  ; 0                 ; 0                              ;
;     -- 1 input functions                    ; 0                  ; 0                 ; 0                              ;
;     -- 0 input functions                    ; 0                  ; 0                 ; 0                              ;
;                                             ;                    ;                   ;                                ;
; Logic elements by mode                      ;                    ;                   ;                                ;
;     -- normal mode                          ; 0                  ; 0                 ; 0                              ;
;     -- arithmetic mode                      ; 0                  ; 0                 ; 0                              ;
;     -- qfbk mode                            ; 0                  ; 0                 ; 0                              ;
;     -- register cascade mode                ; 0                  ; 0                 ; 0                              ;
;     -- synchronous clear/load mode          ; 0                  ; 0                 ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                  ; 0                 ; 0                              ;
;                                             ;                    ;                   ;                                ;
; Total registers                             ; 262 / 2990 ( 9 % ) ; 80 / 2990 ( 3 % ) ; 0 / 2990 ( 0 % )               ;
; Virtual pins                                ; 0                  ; 0                 ; 0                              ;
; I/O pins                                    ; 26                 ; 0                 ; 0                              ;
; DSP block 9-bit elements                    ; 0                  ; 0                 ; 0                              ;
; Total memory bits                           ; 65536              ; 0                 ; 0                              ;
; Total RAM block bits                        ; 73728              ; 0                 ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )    ; 0 / 1 ( 0 % )     ; 0 / 1 ( 0 % )                  ;
; M4K                                         ; 16 / 20 ( 80 % )   ; 0 / 20 ( 0 % )    ; 0 / 20 ( 0 % )                 ;
;                                             ;                    ;                   ;                                ;
; Connections                                 ;                    ;                   ;                                ;
;     -- Input Connections                    ; 130                ; 118               ; 0                              ;
;     -- Registered Input Connections         ; 78                 ; 110               ; 0                              ;
;     -- Output Connections                   ; 186                ; 62                ; 0                              ;
;     -- Registered Output Connections        ; 5                  ; 61                ; 0                              ;
;                                             ;                    ;                   ;                                ;
; Internal Connections                        ;                    ;                   ;                                ;
;     -- Total Connections                    ; 4588               ; 628               ; 0                              ;
;     -- Registered Connections               ; 1725               ; 478               ; 0                              ;
;                                             ;                    ;                   ;                                ;
; External Connections                        ;                    ;                   ;                                ;
;     -- Top                                  ; 136                ; 180               ; 0                              ;
;     -- sld_hub:auto_hub                     ; 180                ; 0                 ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                 ; 0                              ;
;                                             ;                    ;                   ;                                ;
; Partition Interface                         ;                    ;                   ;                                ;
;     -- Input Ports                          ; 20                 ; 16                ; 0                              ;
;     -- Output Ports                         ; 31                 ; 34                ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                 ; 0                              ;
;                                             ;                    ;                   ;                                ;
; Registered Ports                            ;                    ;                   ;                                ;
;     -- Registered Input Ports               ; 0                  ; 9                 ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 23                ; 0                              ;
;                                             ;                    ;                   ;                                ;
; Port Connectivity                           ;                    ;                   ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 1                 ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 1                 ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                 ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                 ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 1                 ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                 ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 2                 ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 19                ; 0                              ;
+---------------------------------------------+--------------------+-------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk   ; 28    ; 1        ; 0            ; 12           ; 2           ; 230                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset ; 240   ; 2        ; 2            ; 21           ; 2           ; 212                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; pin_name1  ; 135   ; 3        ; 35           ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name10 ; 99    ; 4        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name11 ; 79    ; 4        ; 10           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name12 ; 85    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name13 ; 67    ; 4        ; 6            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name14 ; 75    ; 4        ; 8            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name15 ; 59    ; 1        ; 0            ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name16 ; 63    ; 4        ; 2            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name17 ; 136   ; 3        ; 35           ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name19 ; 83    ; 4        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name2  ; 139   ; 3        ; 35           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name20 ; 73    ; 4        ; 6            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name21 ; 61    ; 4        ; 2            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name22 ; 133   ; 3        ; 35           ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name23 ; 123   ; 3        ; 35           ; 2            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name24 ; 115   ; 4        ; 32           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name25 ; 101   ; 4        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name3  ; 125   ; 3        ; 35           ; 2            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name4  ; 131   ; 3        ; 35           ; 4            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name5  ; 117   ; 4        ; 32           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name6  ; 121   ; 3        ; 35           ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name7  ; 105   ; 4        ; 28           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name8  ; 113   ; 4        ; 30           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pin_name9  ; 93    ; 4        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 44 ( 9 % )   ; 3.3V          ; --           ;
; 2        ; 1 / 48 ( 2 % )   ; 3.3V          ; --           ;
; 3        ; 8 / 45 ( 18 % )  ; 3.3V          ; --           ;
; 4        ; 15 / 48 ( 31 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 13         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 17       ; 14         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 18       ; 15         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 19       ; 16         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 20       ; 17         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 18         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 22       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 23       ; 19         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 20         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 21         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 28       ; 23         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 30       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 32       ; 25         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 27         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 28         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 29         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 30         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 38       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 39       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ; 33         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ; 34         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 43       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 38         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 50       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 54       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 55       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 56       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 58       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 59       ; 49         ; 1        ; pin_name15                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 60       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 61       ; 51         ; 4        ; pin_name21                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 63       ; 53         ; 4        ; pin_name16                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 55         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ; 56         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 57         ; 4        ; pin_name13                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 70       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 71       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 73       ; 59         ; 4        ; pin_name20                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 74       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 75       ; 61         ; 4        ; pin_name14                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 76       ; 62         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 79       ; 65         ; 4        ; pin_name11                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 80       ; 66         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 67         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 68         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ; 69         ; 4        ; pin_name19                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 84       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ; 71         ; 4        ; pin_name12                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 86       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 73         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 93       ; 75         ; 4        ; pin_name9                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 94       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 81         ; 4        ; pin_name10                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 101      ; 83         ; 4        ; pin_name25                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 102      ; 84         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 85         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 86         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 87         ; 4        ; pin_name7                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 106      ; 88         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 107      ; 89         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 108      ; 90         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 109      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 113      ; 91         ; 4        ; pin_name8                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 93         ; 4        ; pin_name24                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ; 94         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 117      ; 95         ; 4        ; pin_name5                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 96         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 97         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 98         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 99         ; 3        ; pin_name6                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 122      ; 100        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 123      ; 101        ; 3        ; pin_name23                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 124      ; 102        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 125      ; 103        ; 3        ; pin_name3                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 126      ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 105        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 128      ; 106        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 130      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; pin_name4                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 132      ; 108        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 133      ; 109        ; 3        ; pin_name22                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 111        ; 3        ; pin_name1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ; 112        ; 3        ; pin_name17                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 137      ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 115        ; 3        ; pin_name2                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ; 116        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 141      ; 117        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 143      ; 118        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 120        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 122        ; 3        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 148      ; 123        ; 3        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 149      ; 124        ; 3        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 150      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 151      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 152      ; 125        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 126        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 154      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 127        ; 3        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 156      ; 128        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 157      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 158      ; 129        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 159      ; 130        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 160      ; 131        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 161      ; 132        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 162      ; 133        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 163      ; 134        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 164      ; 135        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 165      ; 136        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 166      ; 137        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 167      ; 138        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 168      ; 139        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 169      ; 140        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 170      ; 141        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 171      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 172      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 142        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 174      ; 143        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 175      ; 144        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 176      ; 145        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 177      ; 146        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 178      ; 147        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 179      ; 148        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 180      ; 149        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 181      ; 150        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 151        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ; 152        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 184      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 185      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 187      ; 156        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 157        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 190      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 192      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 193      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ; 159        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 195      ; 160        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ; 161        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 197      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 199      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 203      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 205      ; 170        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 206      ; 171        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 172        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 173        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 209      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 210      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 212      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 213      ; 174        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 214      ; 175        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 215      ; 176        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 216      ; 177        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 217      ; 178        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 218      ; 179        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 219      ; 180        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 220      ; 181        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 221      ; 182        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 222      ; 183        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 223      ; 184        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 224      ; 185        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 225      ; 186        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 226      ; 187        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 227      ; 188        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 228      ; 189        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 229      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 230      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 231      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 232      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 233      ; 190        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 234      ; 191        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 235      ; 192        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 236      ; 193        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 237      ; 194        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 238      ; 195        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 239      ; 196        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 240      ; 197        ; 2        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                          ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                           ; Library Name ;
+---------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |SIMPLE_                                                            ; 1030 (1)    ; 342          ; 65536       ; 16   ; 26   ; 0            ; 688 (1)      ; 25 (0)            ; 317 (0)          ; 124 (0)         ; 132 (0)    ; |SIMPLE_                                                                                                                                                      ; work         ;
;    |adder:inst5|                                                    ; 12 (12)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |SIMPLE_|adder:inst5                                                                                                                                          ; work         ;
;    |calc:inst1|                                                     ; 457 (457)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 457 (457)    ; 0 (0)             ; 0 (0)            ; 68 (68)         ; 12 (12)    ; |SIMPLE_|calc:inst1                                                                                                                                           ; work         ;
;    |hlt_dff:hlt_dff|                                                ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |SIMPLE_|hlt_dff:hlt_dff                                                                                                                                      ; work         ;
;    |ir:ir1|                                                         ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |SIMPLE_|ir:ir1                                                                                                                                               ; work         ;
;    |jcalc:jcalc|                                                    ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |SIMPLE_|jcalc:jcalc                                                                                                                                          ; work         ;
;    |mul1:inst6|                                                     ; 16 (16)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 112 (112)  ; |SIMPLE_|mul1:inst6                                                                                                                                           ; work         ;
;    |mul2:inst19|                                                    ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SIMPLE_|mul2:inst19                                                                                                                                          ; work         ;
;    |mul3:inst18|                                                    ; 31 (31)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SIMPLE_|mul3:inst18                                                                                                                                          ; work         ;
;    |mul4:inst10|                                                    ; 58 (58)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |SIMPLE_|mul4:inst10                                                                                                                                          ; work         ;
;    |mul5:inst9|                                                     ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SIMPLE_|mul5:inst9                                                                                                                                           ; work         ;
;    |mul7reg:mul7reg1|                                               ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |SIMPLE_|mul7reg:mul7reg1                                                                                                                                     ; work         ;
;    |mul8:inst|                                                      ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SIMPLE_|mul8:inst                                                                                                                                            ; work         ;
;    |pc:pc1|                                                         ; 13 (13)     ; 12           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; 0 (0)      ; |SIMPLE_|pc:pc1                                                                                                                                               ; work         ;
;    |phase_counter:phase_counter1|                                   ; 10 (10)     ; 6            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |SIMPLE_|phase_counter:phase_counter1                                                                                                                         ; work         ;
;    |rab:inst20|                                                     ; 32 (32)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |SIMPLE_|rab:inst20                                                                                                                                           ; work         ;
;    |ram:ram1|                                                       ; 83 (0)      ; 48           ; 65536       ; 16   ; 0    ; 0            ; 35 (0)       ; 4 (0)             ; 44 (0)           ; 22 (0)          ; 0 (0)      ; |SIMPLE_|ram:ram1                                                                                                                                             ; work         ;
;       |altsyncram:altsyncram_component|                             ; 83 (0)      ; 48           ; 65536       ; 16   ; 0    ; 0            ; 35 (0)       ; 4 (0)             ; 44 (0)           ; 22 (0)          ; 0 (0)      ; |SIMPLE_|ram:ram1|altsyncram:altsyncram_component                                                                                                             ; work         ;
;          |altsyncram_hve1:auto_generated|                           ; 83 (0)      ; 48           ; 65536       ; 16   ; 0    ; 0            ; 35 (0)       ; 4 (0)             ; 44 (0)           ; 22 (0)          ; 0 (0)      ; |SIMPLE_|ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated                                                                              ; work         ;
;             |altsyncram_jga2:altsyncram1|                           ; 0 (0)       ; 0            ; 65536       ; 16   ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SIMPLE_|ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|altsyncram_jga2:altsyncram1                                                  ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                             ; 83 (58)     ; 48           ; 0           ; 0    ; 0    ; 0            ; 35 (19)      ; 4 (4)             ; 44 (35)          ; 22 (17)         ; 0 (0)      ; |SIMPLE_|ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 25 (25)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |SIMPLE_|ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ; work         ;
;    |rf:inst7|                                                       ; 136 (136)   ; 128          ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 128 (128)        ; 0 (0)           ; 0 (0)      ; |SIMPLE_|rf:inst7                                                                                                                                             ; work         ;
;    |sld_hub:auto_hub|                                               ; 137 (1)     ; 80           ; 0           ; 0    ; 0    ; 0            ; 57 (1)       ; 19 (0)            ; 61 (0)           ; 10 (0)          ; 2 (0)      ; |SIMPLE_|sld_hub:auto_hub                                                                                                                                     ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                ; 136 (95)    ; 80           ; 0           ; 0    ; 0    ; 0            ; 56 (43)      ; 19 (19)           ; 61 (33)          ; 10 (5)          ; 2 (2)      ; |SIMPLE_|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                        ; work         ;
;          |sld_rom_sr:hub_info_reg|                                  ; 21 (21)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |SIMPLE_|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                ; 20 (20)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |SIMPLE_|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                              ; work         ;
;    |szcv:inst2|                                                     ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |SIMPLE_|szcv:inst2                                                                                                                                           ; work         ;
+---------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; pin_name1  ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name2  ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name3  ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name4  ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name5  ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name6  ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name7  ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name8  ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name9  ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name10 ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name11 ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name12 ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name13 ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name14 ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name15 ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name16 ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name17 ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name19 ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name20 ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name21 ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name22 ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name23 ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name24 ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name25 ; Output   ; --            ; --            ; --                    ; --  ;
; clk        ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; reset      ; Input    ; OFF           ; ON            ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                        ;
+---------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------+-------------------+---------+
; clk                                                     ;                   ;         ;
; reset                                                   ;                   ;         ;
;      - phase_counter:phase_counter1|out_phase[0]        ; 0                 ; OFF     ;
;      - phase_counter:phase_counter1|out_phase[1]        ; 0                 ; OFF     ;
;      - phase_counter:phase_counter1|out_phase[2]        ; 0                 ; OFF     ;
;      - rab:inst20|b_out[1]                              ; 0                 ; OFF     ;
;      - rab:inst20|b_out[2]                              ; 0                 ; OFF     ;
;      - rab:inst20|b_out[3]                              ; 0                 ; OFF     ;
;      - rab:inst20|b_out[4]                              ; 0                 ; OFF     ;
;      - rab:inst20|b_out[5]                              ; 0                 ; OFF     ;
;      - rab:inst20|b_out[6]                              ; 0                 ; OFF     ;
;      - rab:inst20|b_out[7]                              ; 0                 ; OFF     ;
;      - rab:inst20|b_out[8]                              ; 0                 ; OFF     ;
;      - rab:inst20|b_out[9]                              ; 0                 ; OFF     ;
;      - rab:inst20|b_out[10]                             ; 0                 ; OFF     ;
;      - rab:inst20|b_out[11]                             ; 0                 ; OFF     ;
;      - rab:inst20|b_out[12]                             ; 0                 ; OFF     ;
;      - rab:inst20|b_out[13]                             ; 0                 ; OFF     ;
;      - rab:inst20|b_out[14]                             ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[0]                                 ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[1]                                 ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[2]                                 ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[3]                                 ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[4]                                 ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[5]                                 ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[6]                                 ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[7]                                 ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[8]                                 ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[9]                                 ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[10]                                ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[11]                                ; 0                 ; OFF     ;
;      - hlt_dff:hlt_dff|enable                           ; 0                 ; OFF     ;
;      - rab:inst20|b_out[15]                             ; 0                 ; OFF     ;
;      - rab:inst20|a_out[15]                             ; 0                 ; OFF     ;
;      - rab:inst20|a_out[1]                              ; 0                 ; OFF     ;
;      - rab:inst20|a_out[2]                              ; 0                 ; OFF     ;
;      - rab:inst20|a_out[3]                              ; 0                 ; OFF     ;
;      - rab:inst20|a_out[4]                              ; 0                 ; OFF     ;
;      - rab:inst20|a_out[8]                              ; 0                 ; OFF     ;
;      - rab:inst20|a_out[7]                              ; 0                 ; OFF     ;
;      - rab:inst20|a_out[5]                              ; 0                 ; OFF     ;
;      - rab:inst20|a_out[6]                              ; 0                 ; OFF     ;
;      - rab:inst20|a_out[9]                              ; 0                 ; OFF     ;
;      - rab:inst20|a_out[10]                             ; 0                 ; OFF     ;
;      - rab:inst20|a_out[11]                             ; 0                 ; OFF     ;
;      - rab:inst20|a_out[12]                             ; 0                 ; OFF     ;
;      - rab:inst20|a_out[13]                             ; 0                 ; OFF     ;
;      - rab:inst20|a_out[14]                             ; 0                 ; OFF     ;
;      - rab:inst20|b_out[0]                              ; 0                 ; OFF     ;
;      - rab:inst20|a_out[0]                              ; 0                 ; OFF     ;
;      - phase_counter:phase_counter1|tmp_past_phase[2]~1 ; 1                 ; ON      ;
;      - rf:inst7|out_rf[91]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[90]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[89]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[86]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[83]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[82]                              ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[6]                                 ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[5]                                 ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[95]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[85]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[84]                              ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[0]                                 ; 0                 ; OFF     ;
;      - mul7reg:mul7reg1|mul7reg_out[15]                 ; 0                 ; OFF     ;
;      - mul7reg:mul7reg1|mul7reg_out[14]                 ; 0                 ; OFF     ;
;      - mul7reg:mul7reg1|mul7reg_out[13]                 ; 0                 ; OFF     ;
;      - mul7reg:mul7reg1|mul7reg_out[12]                 ; 0                 ; OFF     ;
;      - mul7reg:mul7reg1|mul7reg_out[11]                 ; 0                 ; OFF     ;
;      - mul7reg:mul7reg1|mul7reg_out[10]                 ; 0                 ; OFF     ;
;      - mul7reg:mul7reg1|mul7reg_out[9]                  ; 0                 ; OFF     ;
;      - mul7reg:mul7reg1|mul7reg_out[8]                  ; 0                 ; OFF     ;
;      - mul7reg:mul7reg1|mul7reg_out[7]                  ; 0                 ; OFF     ;
;      - mul7reg:mul7reg1|mul7reg_out[6]                  ; 0                 ; OFF     ;
;      - mul7reg:mul7reg1|mul7reg_out[5]                  ; 0                 ; OFF     ;
;      - mul7reg:mul7reg1|mul7reg_out[4]                  ; 0                 ; OFF     ;
;      - mul7reg:mul7reg1|mul7reg_out[3]                  ; 0                 ; OFF     ;
;      - mul7reg:mul7reg1|mul7reg_out[2]                  ; 0                 ; OFF     ;
;      - mul7reg:mul7reg1|mul7reg_out[1]                  ; 0                 ; OFF     ;
;      - mul7reg:mul7reg1|mul7reg_out[0]                  ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[15]                                ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[94]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[93]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[92]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[88]                              ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[14]                                ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[1]                                 ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[87]                              ; 0                 ; OFF     ;
;      - szcv:inst2|szcv_out[3]                           ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[81]                              ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[3]                                 ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[2]                                 ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[4]                                 ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[13]                                ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[80]                              ; 0                 ; OFF     ;
;      - szcv:inst2|szcv_out[2]                           ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[12]                                ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[11]                                ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[7]                                 ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[9]                                 ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[10]                                ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[8]                                 ; 0                 ; OFF     ;
;      - szcv:inst2|szcv_out[0]                           ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[110]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[109]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[108]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[107]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[106]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[105]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[104]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[103]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[97]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[98]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[99]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[100]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[101]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[102]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[111]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[96]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[30]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[29]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[28]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[27]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[26]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[25]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[24]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[23]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[17]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[18]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[19]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[20]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[21]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[22]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[31]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[16]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[78]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[77]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[76]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[75]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[74]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[73]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[72]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[71]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[65]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[66]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[67]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[68]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[69]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[70]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[79]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[64]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[14]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[13]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[12]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[11]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[10]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[9]                               ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[8]                               ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[7]                               ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[1]                               ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[2]                               ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[3]                               ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[4]                               ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[5]                               ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[6]                               ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[15]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[0]                               ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[46]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[45]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[44]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[43]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[42]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[41]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[40]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[39]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[33]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[34]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[35]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[36]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[37]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[38]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[47]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[32]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[126]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[125]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[124]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[123]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[122]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[121]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[120]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[119]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[113]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[114]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[115]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[116]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[117]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[118]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[127]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[112]                             ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[62]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[61]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[60]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[59]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[58]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[57]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[56]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[55]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[49]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[50]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[51]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[52]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[53]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[54]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[63]                              ; 0                 ; OFF     ;
;      - rf:inst7|out_rf[48]                              ; 0                 ; OFF     ;
+---------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                    ; Location       ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+----------------------------+--------+----------------------+------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                            ; JTAG_X1_Y10_N1 ; 144     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ;
; altera_internal_jtag~TMSUTAP                                                                                                                                            ; JTAG_X1_Y10_N1 ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; calc:inst1|s1~6                                                                                                                                                         ; LC_X16_Y4_N7   ; 3       ; Latch enable               ; yes    ; Global Clock         ; GCLK3            ;
; calc:inst1|v1~2                                                                                                                                                         ; LC_X16_Y4_N6   ; 2       ; Latch enable               ; no     ; --                   ; --               ;
; clk                                                                                                                                                                     ; PIN_28         ; 230     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ;
; mul3:inst18|wren~1                                                                                                                                                      ; LC_X16_Y10_N7  ; 16      ; Write enable               ; no     ; --                   ; --               ;
; mul5:inst9|Equal0~0                                                                                                                                                     ; LC_X16_Y10_N3  ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; mul8:inst|szcv_enable~0                                                                                                                                                 ; LC_X16_Y4_N8   ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; pc:pc1|pc_out[9]~24                                                                                                                                                     ; LC_X19_Y10_N7  ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; phase_counter:phase_counter1|out_phase[1]                                                                                                                               ; LC_X12_Y4_N0   ; 41      ; Clock enable               ; no     ; --                   ; --               ;
; phase_counter:phase_counter1|out_phase[2]                                                                                                                               ; LC_X12_Y4_N7   ; 40      ; Clock enable               ; no     ; --                   ; --               ;
; phase_counter:phase_counter1|tmp_past_phase[2]~1                                                                                                                        ; LC_X12_Y4_N4   ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                        ; LC_X16_Y15_N2  ; 16      ; Write enable               ; no     ; --                   ; --               ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                           ; LC_X19_Y14_N7  ; 4       ; Async. clear               ; no     ; --                   ; --               ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                           ; LC_X16_Y15_N1  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                           ; LC_X16_Y15_N9  ; 13      ; Sync. load                 ; no     ; --                   ; --               ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]~25                                                ; LC_X16_Y16_N6  ; 12      ; Clock enable               ; no     ; --                   ; --               ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]~1                                                 ; LC_X19_Y12_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~6       ; LC_X21_Y13_N9  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~12 ; LC_X22_Y12_N6  ; 5       ; Sync. clear                ; no     ; --                   ; --               ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~13 ; LC_X21_Y13_N7  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; reset                                                                                                                                                                   ; PIN_240        ; 212     ; Async. clear               ; yes    ; Global Clock         ; GCLK4            ;
; rf:inst7|Decoder0~0                                                                                                                                                     ; LC_X22_Y7_N5   ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; rf:inst7|Decoder0~1                                                                                                                                                     ; LC_X22_Y7_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; rf:inst7|Decoder0~2                                                                                                                                                     ; LC_X22_Y7_N2   ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; rf:inst7|Decoder0~3                                                                                                                                                     ; LC_X22_Y9_N5   ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; rf:inst7|Decoder0~4                                                                                                                                                     ; LC_X22_Y7_N7   ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; rf:inst7|Decoder0~5                                                                                                                                                     ; LC_X22_Y7_N9   ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; rf:inst7|Decoder0~6                                                                                                                                                     ; LC_X22_Y7_N1   ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; rf:inst7|Decoder0~7                                                                                                                                                     ; LC_X22_Y9_N7   ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                   ; LC_X15_Y13_N8  ; 17      ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                        ; LC_X14_Y14_N1  ; 4       ; Sync. load                 ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                          ; LC_X14_Y14_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                        ; LC_X20_Y13_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                           ; LC_X15_Y15_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                          ; LC_X15_Y15_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                             ; LC_X19_Y14_N4  ; 15      ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                           ; LC_X19_Y14_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                             ; LC_X19_Y14_N2  ; 8       ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                             ; LC_X16_Y14_N1  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~10                                                                                      ; LC_X14_Y15_N4  ; 5       ; Sync. load                 ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~11                                                                                      ; LC_X14_Y14_N5  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~15                                                                     ; LC_X21_Y14_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~16                                                                ; LC_X21_Y15_N3  ; 5       ; Sync. clear                ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~17                                                                ; LC_X21_Y14_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                        ; LC_X14_Y13_N5  ; 15      ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                       ; LC_X15_Y13_N6  ; 12      ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                        ; LC_X14_Y13_N4  ; 21      ; Sync. load                 ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                        ; LC_X15_Y14_N4  ; 11      ; Async. clear               ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                 ; LC_X15_Y13_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                       ; LC_X13_Y14_N4  ; 20      ; Async. clear, Clock enable ; no     ; --                   ; --               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+----------------------------+--------+----------------------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------+----------------+---------+----------------------+------------------+
; Name                                                                                             ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------------------------------------------------------------------------------------------------+----------------+---------+----------------------+------------------+
; altera_internal_jtag~TCKUTAP                                                                     ; JTAG_X1_Y10_N1 ; 144     ; Global Clock         ; GCLK2            ;
; calc:inst1|s1~6                                                                                  ; LC_X16_Y4_N7   ; 3       ; Global Clock         ; GCLK3            ;
; clk                                                                                              ; PIN_28         ; 230     ; Global Clock         ; GCLK0            ;
; reset                                                                                            ; PIN_240        ; 212     ; Global Clock         ; GCLK4            ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; LC_X15_Y13_N8  ; 17      ; Global Clock         ; GCLK5            ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                      ; LC_X19_Y14_N4  ; 15      ; Global Clock         ; GCLK7            ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                      ; LC_X19_Y14_N2  ; 8       ; Global Clock         ; GCLK6            ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; LC_X14_Y13_N5  ; 15      ; Global Clock         ; GCLK1            ;
+--------------------------------------------------------------------------------------------------+----------------+---------+----------------------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                    ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ir:ir1|ir_out[4]                                                                                                                                                        ; 61      ;
; ir:ir1|ir_out[11]                                                                                                                                                       ; 58      ;
; ir:ir1|ir_out[12]                                                                                                                                                       ; 58      ;
; ir:ir1|ir_out[5]                                                                                                                                                        ; 56      ;
; ir:ir1|ir_out[14]                                                                                                                                                       ; 52      ;
; ir:ir1|ir_out[9]                                                                                                                                                        ; 51      ;
; ir:ir1|ir_out[8]                                                                                                                                                        ; 51      ;
; ir:ir1|ir_out[2]                                                                                                                                                        ; 51      ;
; ir:ir1|ir_out[1]                                                                                                                                                        ; 50      ;
; ir:ir1|ir_out[7]                                                                                                                                                        ; 49      ;
; ir:ir1|ir_out[6]                                                                                                                                                        ; 44      ;
; ir:ir1|ir_out[0]                                                                                                                                                        ; 44      ;
; phase_counter:phase_counter1|out_phase[1]                                                                                                                               ; 41      ;
; ir:ir1|ir_out[15]                                                                                                                                                       ; 40      ;
; phase_counter:phase_counter1|out_phase[2]                                                                                                                               ; 40      ;
; rab:inst20|b_out[15]                                                                                                                                                    ; 34      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                        ; 29      ;
; ir:ir1|ir_out[3]                                                                                                                                                        ; 29      ;
; mul3:inst18|wren~0                                                                                                                                                      ; 29      ;
; ir:ir1|ir_out[13]                                                                                                                                                       ; 27      ;
; hlt_dff:hlt_dff|always0~2                                                                                                                                               ; 26      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                            ; 23      ;
; calc:inst1|Equal4~0                                                                                                                                                     ; 23      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                        ; 21      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                       ; 20      ;
; ir:ir1|ir_out[10]                                                                                                                                                       ; 19      ;
; calc:inst1|Equal9~0                                                                                                                                                     ; 19      ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                   ; 19      ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                   ; 19      ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                   ; 19      ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11]                                                  ; 18      ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]                                                  ; 18      ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                   ; 18      ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                   ; 18      ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                   ; 18      ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                   ; 18      ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                   ; 18      ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                   ; 18      ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                   ; 18      ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                           ; 17      ;
; rf:inst7|Decoder0~7                                                                                                                                                     ; 16      ;
; rf:inst7|Decoder0~6                                                                                                                                                     ; 16      ;
; rf:inst7|Decoder0~5                                                                                                                                                     ; 16      ;
; rf:inst7|Decoder0~4                                                                                                                                                     ; 16      ;
; rf:inst7|Decoder0~3                                                                                                                                                     ; 16      ;
; rf:inst7|Decoder0~2                                                                                                                                                     ; 16      ;
; rf:inst7|Decoder0~1                                                                                                                                                     ; 16      ;
; rf:inst7|Decoder0~0                                                                                                                                                     ; 16      ;
; mul3:inst18|address[11]~11                                                                                                                                              ; 16      ;
; mul3:inst18|address[10]~10                                                                                                                                              ; 16      ;
; mul3:inst18|address[9]~9                                                                                                                                                ; 16      ;
; mul3:inst18|address[8]~8                                                                                                                                                ; 16      ;
; mul3:inst18|address[7]~7                                                                                                                                                ; 16      ;
; mul3:inst18|address[6]~6                                                                                                                                                ; 16      ;
; mul3:inst18|address[5]~5                                                                                                                                                ; 16      ;
; mul3:inst18|address[4]~4                                                                                                                                                ; 16      ;
; mul3:inst18|address[3]~3                                                                                                                                                ; 16      ;
; mul3:inst18|address[2]~2                                                                                                                                                ; 16      ;
; mul3:inst18|address[1]~1                                                                                                                                                ; 16      ;
; mul3:inst18|address[0]~0                                                                                                                                                ; 16      ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                        ; 16      ;
; mul3:inst18|wren~1                                                                                                                                                      ; 16      ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]~1                                                 ; 16      ;
; calc:inst1|Equal8~0                                                                                                                                                     ; 15      ;
; rab:inst20|b_out[14]                                                                                                                                                    ; 15      ;
; calc:inst1|always2~0                                                                                                                                                    ; 15      ;
; rab:inst20|b_out[0]                                                                                                                                                     ; 14      ;
; rab:inst20|b_out[5]                                                                                                                                                     ; 14      ;
; rab:inst20|b_out[13]                                                                                                                                                    ; 14      ;
; mul5:inst9|Equal0~0                                                                                                                                                     ; 13      ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                           ; 13      ;
; calc:inst1|result[11]~87                                                                                                                                                ; 13      ;
; rab:inst20|b_out[6]                                                                                                                                                     ; 13      ;
; rab:inst20|b_out[4]                                                                                                                                                     ; 13      ;
; rab:inst20|b_out[3]                                                                                                                                                     ; 13      ;
; rab:inst20|b_out[2]                                                                                                                                                     ; 13      ;
; rab:inst20|b_out[1]                                                                                                                                                     ; 13      ;
; rab:inst20|b_out[7]                                                                                                                                                     ; 13      ;
; rab:inst20|b_out[8]                                                                                                                                                     ; 13      ;
; rab:inst20|b_out[9]                                                                                                                                                     ; 13      ;
; rab:inst20|b_out[10]                                                                                                                                                    ; 13      ;
; rab:inst20|b_out[11]                                                                                                                                                    ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                       ; 12      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                            ; 12      ;
; pc:pc1|pc_out[9]~24                                                                                                                                                     ; 12      ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]~25                                                ; 12      ;
; calc:inst1|result[2]~26                                                                                                                                                 ; 12      ;
; calc:inst1|result[2]~2                                                                                                                                                  ; 12      ;
; rab:inst20|b_out[12]                                                                                                                                                    ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                        ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                         ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                               ; 11      ;
; calc:inst1|result[2]~29                                                                                                                                                 ; 11      ;
; calc:inst1|result[2]~28                                                                                                                                                 ; 11      ;
; calc:inst1|result[2]~27                                                                                                                                                 ; 11      ;
; rab:inst20|a_out[15]                                                                                                                                                    ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                         ; 9       ;
; rab:inst20|a_out[13]                                                                                                                                                    ; 9       ;
; rab:inst20|a_out[5]                                                                                                                                                     ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                               ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                               ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                               ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                         ; 8       ;
; mul4:inst10|rf_enable~4                                                                                                                                                 ; 8       ;
; mul2:inst19|dest[2]~2                                                                                                                                                   ; 8       ;
; mul2:inst19|dest[1]~1                                                                                                                                                   ; 8       ;
; mul2:inst19|dest[0]~0                                                                                                                                                   ; 8       ;
; calc:inst1|result[2]~35                                                                                                                                                 ; 8       ;
; calc:inst1|result[11]~23                                                                                                                                                ; 8       ;
; rab:inst20|a_out[14]                                                                                                                                                    ; 8       ;
; rab:inst20|a_out[12]                                                                                                                                                    ; 8       ;
; rab:inst20|a_out[11]                                                                                                                                                    ; 8       ;
; rab:inst20|a_out[10]                                                                                                                                                    ; 8       ;
; rab:inst20|a_out[9]                                                                                                                                                     ; 8       ;
; rab:inst20|a_out[6]                                                                                                                                                     ; 8       ;
; rab:inst20|a_out[7]                                                                                                                                                     ; 8       ;
; rab:inst20|a_out[8]                                                                                                                                                     ; 8       ;
; rab:inst20|a_out[4]                                                                                                                                                     ; 8       ;
; rab:inst20|a_out[3]                                                                                                                                                     ; 8       ;
; rab:inst20|a_out[2]                                                                                                                                                     ; 8       ;
; rab:inst20|a_out[1]                                                                                                                                                     ; 8       ;
; mul8:inst|always0~0                                                                                                                                                     ; 8       ;
; phase_counter:phase_counter1|out_phase[0]                                                                                                                               ; 8       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]    ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                       ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                         ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                         ; 7       ;
; mul4:inst10|result[6]~89                                                                                                                                                ; 7       ;
; mul4:inst10|result[3]~88                                                                                                                                                ; 7       ;
; mul4:inst10|result[2]~87                                                                                                                                                ; 7       ;
; mul4:inst10|result[1]~86                                                                                                                                                ; 7       ;
; mul4:inst10|result[7]~85                                                                                                                                                ; 7       ;
; mul4:inst10|result[8]~84                                                                                                                                                ; 7       ;
; mul4:inst10|result[9]~83                                                                                                                                                ; 7       ;
; mul4:inst10|result[10]~82                                                                                                                                               ; 7       ;
; mul4:inst10|result[11]~81                                                                                                                                               ; 7       ;
; mul4:inst10|result[0]~77                                                                                                                                                ; 7       ;
; mul4:inst10|result[15]~76                                                                                                                                               ; 7       ;
; mul4:inst10|result[5]~65                                                                                                                                                ; 7       ;
; mul4:inst10|result[4]~62                                                                                                                                                ; 7       ;
; mul4:inst10|result[12]                                                                                                                                                  ; 7       ;
; mul4:inst10|result[13]                                                                                                                                                  ; 7       ;
; mul4:inst10|result[14]                                                                                                                                                  ; 7       ;
; rab:inst20|a_out[0]                                                                                                                                                     ; 7       ;
; calc:inst1|v1~0                                                                                                                                                         ; 7       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]    ; 7       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]    ; 7       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]    ; 7       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                          ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                   ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                   ; 6       ;
; calc:inst1|result[6]~124                                                                                                                                                ; 6       ;
; mul2:inst19|Equal0~0                                                                                                                                                    ; 6       ;
; calc:inst1|result[11]~100                                                                                                                                               ; 6       ;
; calc:inst1|result[11]~89                                                                                                                                                ; 6       ;
; calc:inst1|result[11]~88                                                                                                                                                ; 6       ;
; calc:inst1|work0~4                                                                                                                                                      ; 6       ;
; calc:inst1|Mux14~0                                                                                                                                                      ; 6       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]~0                                      ; 6       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|clear_signal       ; 6       ;
; calc:inst1|Equal4~2                                                                                                                                                     ; 6       ;
; calc:inst1|Equal4~1                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~17                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~16                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~11                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~10                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                               ; 5       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~13 ; 5       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~12 ; 5       ;
; calc:inst1|result[2]~20                                                                                                                                                 ; 5       ;
; calc:inst1|result[2]~19                                                                                                                                                 ; 5       ;
; calc:inst1|work2~2                                                                                                                                                      ; 5       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                        ; 5       ;
; calc:inst1|work2~0                                                                                                                                                      ; 5       ;
; adder:inst5|out[5]~27                                                                                                                                                   ; 5       ;
; adder:inst5|out[0]~2                                                                                                                                                    ; 5       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]~11                                                ; 5       ;
; pc:pc1|pc_out[5]~11                                                                                                                                                     ; 5       ;
; pc:pc1|pc_out[0]~1                                                                                                                                                      ; 5       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]~1                                                 ; 5       ;
; calc:inst1|Add0~42                                                                                                                                                      ; 5       ;
; calc:inst1|Add0~17                                                                                                                                                      ; 5       ;
; calc:inst1|Add2~52                                                                                                                                                      ; 5       ;
; calc:inst1|Add2~27                                                                                                                                                      ; 5       ;
; calc:inst1|Add3~52                                                                                                                                                      ; 5       ;
; calc:inst1|Add3~22                                                                                                                                                      ; 5       ;
; calc:inst1|Add1~42                                                                                                                                                      ; 5       ;
; calc:inst1|Add1~17                                                                                                                                                      ; 5       ;
; calc:inst1|Add2~0                                                                                                                                                       ; 5       ;
; calc:inst1|Add1~0                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~15                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~4                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                   ; 4       ;
; calc:inst1|c1~12                                                                                                                                                        ; 4       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                              ; 4       ;
; mul4:inst10|result[12]~31                                                                                                                                               ; 4       ;
; mul4:inst10|result[12]~30                                                                                                                                               ; 4       ;
; calc:inst1|work1~44                                                                                                                                                     ; 4       ;
; calc:inst1|work0~0                                                                                                                                                      ; 4       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~0                                                              ; 4       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~6       ; 4       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sdr~0                                                                 ; 4       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                           ; 4       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                           ; 4       ;
; mul3:inst18|Equal0~0                                                                                                                                                    ; 4       ;
; hlt_dff:hlt_dff|enable                                                                                                                                                  ; 4       ;
; calc:inst1|work1~6                                                                                                                                                      ; 4       ;
; calc:inst1|work1~0                                                                                                                                                      ; 4       ;
; calc:inst1|Add0~67                                                                                                                                                      ; 4       ;
; calc:inst1|Add2~77                                                                                                                                                      ; 4       ;
; calc:inst1|Add3~77                                                                                                                                                      ; 4       ;
; calc:inst1|Add1~67                                                                                                                                                      ; 4       ;
; calc:inst1|Add3~0                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                   ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                        ; 3       ;
; calc:inst1|work2~37                                                                                                                                                     ; 3       ;
; mul4:inst10|result[12]~32                                                                                                                                               ; 3       ;
; phase_counter:phase_counter1|tmp_past_phase[2]~1                                                                                                                        ; 3       ;
; calc:inst1|work1~47                                                                                                                                                     ; 3       ;
; calc:inst1|work1~46                                                                                                                                                     ; 3       ;
; calc:inst1|work1~45                                                                                                                                                     ; 3       ;
; calc:inst1|result[2]~16                                                                                                                                                 ; 3       ;
; calc:inst1|result[2]~15                                                                                                                                                 ; 3       ;
; calc:inst1|work1~41                                                                                                                                                     ; 3       ;
; calc:inst1|work1~38                                                                                                                                                     ; 3       ;
; calc:inst1|work1~37                                                                                                                                                     ; 3       ;
; calc:inst1|work1~27                                                                                                                                                     ; 3       ;
; calc:inst1|work1~25                                                                                                                                                     ; 3       ;
; calc:inst1|work1~16                                                                                                                                                     ; 3       ;
; calc:inst1|work1~12                                                                                                                                                     ; 3       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                        ; 3       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                        ; 3       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                        ; 3       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3]                                        ; 3       ;
; mul8:inst|szcv_enable~0                                                                                                                                                 ; 3       ;
; calc:inst1|work2~1                                                                                                                                                      ; 3       ;
; calc:inst1|work1~8                                                                                                                                                      ; 3       ;
; calc:inst1|work1~2                                                                                                                                                      ; 3       ;
; pc:pc1|pc_out[11]                                                                                                                                                       ; 3       ;
; pc:pc1|pc_out[10]                                                                                                                                                       ; 3       ;
; pc:pc1|pc_out[9]                                                                                                                                                        ; 3       ;
; pc:pc1|pc_out[8]                                                                                                                                                        ; 3       ;
; pc:pc1|pc_out[7]                                                                                                                                                        ; 3       ;
; pc:pc1|pc_out[6]                                                                                                                                                        ; 3       ;
; pc:pc1|pc_out[5]                                                                                                                                                        ; 3       ;
; pc:pc1|pc_out[4]                                                                                                                                                        ; 3       ;
; pc:pc1|pc_out[3]                                                                                                                                                        ; 3       ;
; pc:pc1|pc_out[2]                                                                                                                                                        ; 3       ;
; pc:pc1|pc_out[1]                                                                                                                                                        ; 3       ;
; pc:pc1|pc_out[0]                                                                                                                                                        ; 3       ;
; calc:inst1|Add0~5                                                                                                                                                       ; 3       ;
; calc:inst1|Add2~75                                                                                                                                                      ; 3       ;
; calc:inst1|Add2~70                                                                                                                                                      ; 3       ;
; calc:inst1|Add2~65                                                                                                                                                      ; 3       ;
; calc:inst1|Add2~60                                                                                                                                                      ; 3       ;
; calc:inst1|Add2~55                                                                                                                                                      ; 3       ;
; calc:inst1|Add2~50                                                                                                                                                      ; 3       ;
; calc:inst1|Add2~45                                                                                                                                                      ; 3       ;
; calc:inst1|Add2~40                                                                                                                                                      ; 3       ;
; calc:inst1|Add2~35                                                                                                                                                      ; 3       ;
; calc:inst1|Add2~30                                                                                                                                                      ; 3       ;
; calc:inst1|Add2~25                                                                                                                                                      ; 3       ;
; calc:inst1|Add2~20                                                                                                                                                      ; 3       ;
; calc:inst1|Add2~10                                                                                                                                                      ; 3       ;
; calc:inst1|Add2~5                                                                                                                                                       ; 3       ;
; calc:inst1|Add1~45                                                                                                                                                      ; 3       ;
; calc:inst1|Add1~40                                                                                                                                                      ; 3       ;
; calc:inst1|Add1~10                                                                                                                                                      ; 3       ;
; calc:inst1|Add0~0                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~14                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~5                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~2                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal3~1                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~3                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~2                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~1                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~1                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal3~0                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~2                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                        ; 2       ;
; calc:inst1|v1                                                                                                                                                           ; 2       ;
; calc:inst1|c1                                                                                                                                                           ; 2       ;
; calc:inst1|z1                                                                                                                                                           ; 2       ;
; calc:inst1|s1                                                                                                                                                           ; 2       ;
; rf:inst7|out_rf[86]                                                                                                                                                     ; 2       ;
; rf:inst7|out_rf[83]                                                                                                                                                     ; 2       ;
; rf:inst7|out_rf[82]                                                                                                                                                     ; 2       ;
; rf:inst7|out_rf[81]                                                                                                                                                     ; 2       ;
; rf:inst7|out_rf[87]                                                                                                                                                     ; 2       ;
; rf:inst7|out_rf[88]                                                                                                                                                     ; 2       ;
; rf:inst7|out_rf[89]                                                                                                                                                     ; 2       ;
; rf:inst7|out_rf[90]                                                                                                                                                     ; 2       ;
; rf:inst7|out_rf[91]                                                                                                                                                     ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~11         ; 2       ;
; rf:inst7|out_rf[80]                                                                                                                                                     ; 2       ;
; rf:inst7|out_rf[95]                                                                                                                                                     ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~10 ; 2       ;
; rf:inst7|out_rf[85]                                                                                                                                                     ; 2       ;
; rf:inst7|out_rf[84]                                                                                                                                                     ; 2       ;
; rf:inst7|out_rf[92]                                                                                                                                                     ; 2       ;
; calc:inst1|work2~39                                                                                                                                                     ; 2       ;
; calc:inst1|work2~38                                                                                                                                                     ; 2       ;
; calc:inst1|work2~36                                                                                                                                                     ; 2       ;
; calc:inst1|work2~35                                                                                                                                                     ; 2       ;
; rf:inst7|out_rf[93]                                                                                                                                                     ; 2       ;
; calc:inst1|work2~34                                                                                                                                                     ; 2       ;
; calc:inst1|work2~33                                                                                                                                                     ; 2       ;
; calc:inst1|work2~32                                                                                                                                                     ; 2       ;
; calc:inst1|work2~31                                                                                                                                                     ; 2       ;
; calc:inst1|work2~30                                                                                                                                                     ; 2       ;
; rf:inst7|out_rf[94]                                                                                                                                                     ; 2       ;
; calc:inst1|work2~29                                                                                                                                                     ; 2       ;
; calc:inst1|work2~28                                                                                                                                                     ; 2       ;
; calc:inst1|work2~27                                                                                                                                                     ; 2       ;
; calc:inst1|work2~26                                                                                                                                                     ; 2       ;
; calc:inst1|work2~24                                                                                                                                                     ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                   ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                   ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                   ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                   ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                   ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                   ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]                                                   ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]                                                   ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10]                                                  ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[11]                                                  ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12]                                                  ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13]                                                  ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14]                                                  ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]                                                  ; 2       ;
; calc:inst1|result[11]                                                                                                                                                   ; 2       ;
; calc:inst1|result[10]                                                                                                                                                   ; 2       ;
; calc:inst1|result[9]                                                                                                                                                    ; 2       ;
; calc:inst1|result[8]~86                                                                                                                                                 ; 2       ;
; calc:inst1|Mux7~2                                                                                                                                                       ; 2       ;
; calc:inst1|result[7]~81                                                                                                                                                 ; 2       ;
; calc:inst1|Mux8~2                                                                                                                                                       ; 2       ;
; calc:inst1|result[6]~76                                                                                                                                                 ; 2       ;
; calc:inst1|result[5]~68                                                                                                                                                 ; 2       ;
; calc:inst1|result[4]~60                                                                                                                                                 ; 2       ;
; calc:inst1|result[3]~52                                                                                                                                                 ; 2       ;
; calc:inst1|work2~21                                                                                                                                                     ; 2       ;
; calc:inst1|work2~20                                                                                                                                                     ; 2       ;
; calc:inst1|work2~19                                                                                                                                                     ; 2       ;
; calc:inst1|work2~18                                                                                                                                                     ; 2       ;
; calc:inst1|work2~16                                                                                                                                                     ; 2       ;
; calc:inst1|result[2]~38                                                                                                                                                 ; 2       ;
; calc:inst1|work1~43                                                                                                                                                     ; 2       ;
; calc:inst1|work2~15                                                                                                                                                     ; 2       ;
; calc:inst1|work2~14                                                                                                                                                     ; 2       ;
; calc:inst1|work2~13                                                                                                                                                     ; 2       ;
; calc:inst1|work2~12                                                                                                                                                     ; 2       ;
; calc:inst1|work1~42                                                                                                                                                     ; 2       ;
; calc:inst1|work2~11                                                                                                                                                     ; 2       ;
; calc:inst1|work1~40                                                                                                                                                     ; 2       ;
; calc:inst1|work1~39                                                                                                                                                     ; 2       ;
; calc:inst1|work2~10                                                                                                                                                     ; 2       ;
; calc:inst1|result[1]~14                                                                                                                                                 ; 2       ;
; calc:inst1|Mux14~3                                                                                                                                                      ; 2       ;
; calc:inst1|work2~8                                                                                                                                                      ; 2       ;
; calc:inst1|work2~6                                                                                                                                                      ; 2       ;
; calc:inst1|work0~6                                                                                                                                                      ; 2       ;
; calc:inst1|work1~36                                                                                                                                                     ; 2       ;
; calc:inst1|work0~5                                                                                                                                                      ; 2       ;
; calc:inst1|work2~4                                                                                                                                                      ; 2       ;
; calc:inst1|work1~35                                                                                                                                                     ; 2       ;
; calc:inst1|work1~34                                                                                                                                                     ; 2       ;
; calc:inst1|work1~33                                                                                                                                                     ; 2       ;
; calc:inst1|work1~32                                                                                                                                                     ; 2       ;
; calc:inst1|work1~31                                                                                                                                                     ; 2       ;
; calc:inst1|work2~3                                                                                                                                                      ; 2       ;
; calc:inst1|work1~30                                                                                                                                                     ; 2       ;
; calc:inst1|work1~29                                                                                                                                                     ; 2       ;
; calc:inst1|work1~28                                                                                                                                                     ; 2       ;
; calc:inst1|work1~26                                                                                                                                                     ; 2       ;
; calc:inst1|result[0]~9                                                                                                                                                  ; 2       ;
; calc:inst1|result[0]~0                                                                                                                                                  ; 2       ;
; calc:inst1|Mux35~5                                                                                                                                                      ; 2       ;
; calc:inst1|work1~24                                                                                                                                                     ; 2       ;
; calc:inst1|work0~3                                                                                                                                                      ; 2       ;
; calc:inst1|work1~23                                                                                                                                                     ; 2       ;
; calc:inst1|work1~22                                                                                                                                                     ; 2       ;
; calc:inst1|work1~21                                                                                                                                                     ; 2       ;
; calc:inst1|work1~20                                                                                                                                                     ; 2       ;
; calc:inst1|work1~19                                                                                                                                                     ; 2       ;
; calc:inst1|work0~2                                                                                                                                                      ; 2       ;
; calc:inst1|work1~18                                                                                                                                                     ; 2       ;
; calc:inst1|work0~1                                                                                                                                                      ; 2       ;
; calc:inst1|work1~17                                                                                                                                                     ; 2       ;
; calc:inst1|work1~15                                                                                                                                                     ; 2       ;
; calc:inst1|work1~14                                                                                                                                                     ; 2       ;
; calc:inst1|work1~13                                                                                                                                                     ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                   ; 2       ;
; calc:inst1|x~11                                                                                                                                                         ; 2       ;
; calc:inst1|x~9                                                                                                                                                          ; 2       ;
; calc:inst1|x~8                                                                                                                                                          ; 2       ;
; calc:inst1|x~7                                                                                                                                                          ; 2       ;
; calc:inst1|x~6                                                                                                                                                          ; 2       ;
; calc:inst1|x~5                                                                                                                                                          ; 2       ;
; calc:inst1|x~3                                                                                                                                                          ; 2       ;
; calc:inst1|x~2                                                                                                                                                          ; 2       ;
; calc:inst1|x~1                                                                                                                                                          ; 2       ;
; calc:inst1|WideOr1~4                                                                                                                                                    ; 2       ;
; calc:inst1|v1~2                                                                                                                                                         ; 2       ;
; calc:inst1|Mux19~2                                                                                                                                                      ; 2       ;
; calc:inst1|Mux19~0                                                                                                                                                      ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|bypass_reg_out                                                        ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                   ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg                                                         ; 2       ;
; calc:inst1|Equal10~0                                                                                                                                                    ; 2       ;
; calc:inst1|work1~11                                                                                                                                                     ; 2       ;
; calc:inst1|work1~10                                                                                                                                                     ; 2       ;
; calc:inst1|work1~9                                                                                                                                                      ; 2       ;
; calc:inst1|work1~7                                                                                                                                                      ; 2       ;
; calc:inst1|result2~0                                                                                                                                                    ; 2       ;
; calc:inst1|work1~5                                                                                                                                                      ; 2       ;
; calc:inst1|work1~4                                                                                                                                                      ; 2       ;
; calc:inst1|work1~3                                                                                                                                                      ; 2       ;
; calc:inst1|work1~1                                                                                                                                                      ; 2       ;
; calc:inst1|code[2]~1                                                                                                                                                    ; 2       ;
; calc:inst1|code[3]~0                                                                                                                                                    ; 2       ;
; jcalc:jcalc|jflag~2                                                                                                                                                     ; 2       ;
; calc:inst1|Add1~80                                                                                                                                                      ; 2       ;
; calc:inst1|Add0~75                                                                                                                                                      ; 2       ;
; calc:inst1|Add0~70                                                                                                                                                      ; 2       ;
; calc:inst1|Add0~65                                                                                                                                                      ; 2       ;
; calc:inst1|Add0~60                                                                                                                                                      ; 2       ;
; calc:inst1|Add0~55                                                                                                                                                      ; 2       ;
; calc:inst1|Add0~50                                                                                                                                                      ; 2       ;
; calc:inst1|Add0~45                                                                                                                                                      ; 2       ;
; calc:inst1|Add0~40                                                                                                                                                      ; 2       ;
; calc:inst1|Add0~35                                                                                                                                                      ; 2       ;
; calc:inst1|Add0~30                                                                                                                                                      ; 2       ;
; calc:inst1|Add0~25                                                                                                                                                      ; 2       ;
; calc:inst1|Add0~20                                                                                                                                                      ; 2       ;
; calc:inst1|Add0~15                                                                                                                                                      ; 2       ;
; calc:inst1|Add0~10                                                                                                                                                      ; 2       ;
; calc:inst1|Add2~15                                                                                                                                                      ; 2       ;
; calc:inst1|Add3~75                                                                                                                                                      ; 2       ;
; calc:inst1|Add3~70                                                                                                                                                      ; 2       ;
; calc:inst1|Add3~65                                                                                                                                                      ; 2       ;
; calc:inst1|Add3~60                                                                                                                                                      ; 2       ;
; calc:inst1|Add3~55                                                                                                                                                      ; 2       ;
; calc:inst1|Add3~50                                                                                                                                                      ; 2       ;
; calc:inst1|Add3~45                                                                                                                                                      ; 2       ;
; calc:inst1|Add3~40                                                                                                                                                      ; 2       ;
; calc:inst1|Add3~35                                                                                                                                                      ; 2       ;
; calc:inst1|Add3~30                                                                                                                                                      ; 2       ;
; calc:inst1|Add3~25                                                                                                                                                      ; 2       ;
; calc:inst1|Add3~20                                                                                                                                                      ; 2       ;
; calc:inst1|Add3~15                                                                                                                                                      ; 2       ;
; calc:inst1|Add3~10                                                                                                                                                      ; 2       ;
; calc:inst1|Add3~5                                                                                                                                                       ; 2       ;
; calc:inst1|Add1~75                                                                                                                                                      ; 2       ;
; calc:inst1|Add1~70                                                                                                                                                      ; 2       ;
; calc:inst1|Add1~65                                                                                                                                                      ; 2       ;
; calc:inst1|Add1~60                                                                                                                                                      ; 2       ;
; calc:inst1|Add1~55                                                                                                                                                      ; 2       ;
; calc:inst1|Add1~50                                                                                                                                                      ; 2       ;
; calc:inst1|Add1~35                                                                                                                                                      ; 2       ;
; calc:inst1|Add1~30                                                                                                                                                      ; 2       ;
; calc:inst1|Add1~25                                                                                                                                                      ; 2       ;
; calc:inst1|Add1~20                                                                                                                                                      ; 2       ;
; calc:inst1|Add1~15                                                                                                                                                      ; 2       ;
; calc:inst1|Add1~5                                                                                                                                                       ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|altsyncram_jga2:altsyncram1|q_a[0]                                                              ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|altsyncram_jga2:altsyncram1|q_a[1]                                                              ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|altsyncram_jga2:altsyncram1|q_a[2]                                                              ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|altsyncram_jga2:altsyncram1|q_a[3]                                                              ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|altsyncram_jga2:altsyncram1|q_a[4]                                                              ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|altsyncram_jga2:altsyncram1|q_a[5]                                                              ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|altsyncram_jga2:altsyncram1|q_a[6]                                                              ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|altsyncram_jga2:altsyncram1|q_a[7]                                                              ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|altsyncram_jga2:altsyncram1|q_a[8]                                                              ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|altsyncram_jga2:altsyncram1|q_a[9]                                                              ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|altsyncram_jga2:altsyncram1|q_a[10]                                                             ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|altsyncram_jga2:altsyncram1|q_a[11]                                                             ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|altsyncram_jga2:altsyncram1|q_a[12]                                                             ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|altsyncram_jga2:altsyncram1|q_a[13]                                                             ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|altsyncram_jga2:altsyncram1|q_a[14]                                                             ; 2       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|altsyncram_jga2:altsyncram1|q_a[15]                                                             ; 2       ;
; ~QIC_CREATED_GND~I                                                                                                                                                      ; 1       ;
; altera_reserved_tdi                                                                                                                                                     ; 1       ;
; altera_reserved_tck                                                                                                                                                     ; 1       ;
; altera_reserved_tms                                                                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~_wirecell                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~14                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~13                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~12                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~11                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~13                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~10                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~9                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~8                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~11                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~10                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~7                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~6                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~9                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~15                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[1]                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~4                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]~1                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]~0                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~6                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~5                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~7                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~6                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~2                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~1                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~0                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~4                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~3                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~1                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~0                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~13COUT1_26                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~13                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~9COUT1_30                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~9                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~7COUT1_24                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~7                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~5COUT1_28                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~5                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~9COUT1_24                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~9                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~5COUT1_18                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~5                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]~3COUT1_20                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]~3                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~1COUT1_22                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~1                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                        ; 1       ;
; altera_internal_jtag~TDO                                                                                                                                                ; 1       ;
; mul4:inst10|result[12]~80                                                                                                                                               ; 1       ;
; mul4:inst10|result[13]~79                                                                                                                                               ; 1       ;
; mul4:inst10|result[14]~78                                                                                                                                               ; 1       ;
; calc:inst1|z1~29                                                                                                                                                        ; 1       ;
; calc:inst1|z1~28                                                                                                                                                        ; 1       ;
; jcalc:jcalc|jflag~3                                                                                                                                                     ; 1       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~15         ; 1       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~13         ; 1       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~12         ; 1       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]         ; 1       ;
; mul4:inst10|result[15]~75                                                                                                                                               ; 1       ;
; mul4:inst10|result[15]~74                                                                                                                                               ; 1       ;
; mul4:inst10|result[15]~73                                                                                                                                               ; 1       ;
; mul4:inst10|result[15]~72                                                                                                                                               ; 1       ;
; mul4:inst10|result[15]~71                                                                                                                                               ; 1       ;
; mul4:inst10|result[15]~70                                                                                                                                               ; 1       ;
; mul4:inst10|result[15]~69                                                                                                                                               ; 1       ;
; mul4:inst10|result[15]~68                                                                                                                                               ; 1       ;
; calc:inst1|Mux0~3                                                                                                                                                       ; 1       ;
; calc:inst1|Mux0~2                                                                                                                                                       ; 1       ;
; calc:inst1|Mux0~1                                                                                                                                                       ; 1       ;
; calc:inst1|Mux0~0                                                                                                                                                       ; 1       ;
; mul4:inst10|result[12]~67                                                                                                                                               ; 1       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~11 ; 1       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~9          ; 1       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~8          ; 1       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~7          ; 1       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]         ; 1       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]~24                                                ; 1       ;
; mul4:inst10|result[6]~66                                                                                                                                                ; 1       ;
; calc:inst1|result[6]~136                                                                                                                                                ; 1       ;
; calc:inst1|result[6]~135                                                                                                                                                ; 1       ;
; calc:inst1|result[6]~134                                                                                                                                                ; 1       ;
; calc:inst1|result[6]~133                                                                                                                                                ; 1       ;
; mul4:inst10|result[5]~64                                                                                                                                                ; 1       ;
; calc:inst1|result[5]~132                                                                                                                                                ; 1       ;
; calc:inst1|result[5]~131                                                                                                                                                ; 1       ;
; calc:inst1|result[5]~130                                                                                                                                                ; 1       ;
; calc:inst1|result[5]~129                                                                                                                                                ; 1       ;
; mul4:inst10|result[5]~63                                                                                                                                                ; 1       ;
; mul4:inst10|result[4]~61                                                                                                                                                ; 1       ;
; calc:inst1|result[4]~128                                                                                                                                                ; 1       ;
; calc:inst1|result[4]~127                                                                                                                                                ; 1       ;
; calc:inst1|result[4]~126                                                                                                                                                ; 1       ;
; calc:inst1|result[4]~125                                                                                                                                                ; 1       ;
; mul4:inst10|result[4]~60                                                                                                                                                ; 1       ;
; mul4:inst10|result[12]~59                                                                                                                                               ; 1       ;
; mul4:inst10|result[12]~58                                                                                                                                               ; 1       ;
; mul4:inst10|result[12]~57                                                                                                                                               ; 1       ;
; mul4:inst10|result[12]~56                                                                                                                                               ; 1       ;
; mul4:inst10|result[12]~55                                                                                                                                               ; 1       ;
; mul4:inst10|result[12]~54                                                                                                                                               ; 1       ;
; mul4:inst10|result[12]~53                                                                                                                                               ; 1       ;
; mul4:inst10|result[12]~52                                                                                                                                               ; 1       ;
; mul4:inst10|result[12]~51                                                                                                                                               ; 1       ;
; mul4:inst10|result[12]~50                                                                                                                                               ; 1       ;
; mul4:inst10|result[12]~49                                                                                                                                               ; 1       ;
; mul4:inst10|result[13]~48                                                                                                                                               ; 1       ;
; mul4:inst10|result[13]~47                                                                                                                                               ; 1       ;
; mul4:inst10|result[13]~46                                                                                                                                               ; 1       ;
; mul4:inst10|result[13]~45                                                                                                                                               ; 1       ;
; mul4:inst10|result[13]~44                                                                                                                                               ; 1       ;
; mul4:inst10|result[13]~43                                                                                                                                               ; 1       ;
; mul4:inst10|result[13]~42                                                                                                                                               ; 1       ;
; mul4:inst10|result[13]~41                                                                                                                                               ; 1       ;
; mul4:inst10|result[13]~40                                                                                                                                               ; 1       ;
; mul4:inst10|result[13]~39                                                                                                                                               ; 1       ;
; mul4:inst10|result[13]~38                                                                                                                                               ; 1       ;
; mul4:inst10|rf_enable~3                                                                                                                                                 ; 1       ;
; mul4:inst10|rf_enable~2                                                                                                                                                 ; 1       ;
; mul4:inst10|rf_enable~1                                                                                                                                                 ; 1       ;
; mul4:inst10|rf_enable~0                                                                                                                                                 ; 1       ;
; mul4:inst10|always1~1                                                                                                                                                   ; 1       ;
; mul4:inst10|always1~0                                                                                                                                                   ; 1       ;
; mul4:inst10|result[14]~37                                                                                                                                               ; 1       ;
; mul4:inst10|result[14]~36                                                                                                                                               ; 1       ;
; mul4:inst10|result[14]~35                                                                                                                                               ; 1       ;
; mul4:inst10|result[14]~34                                                                                                                                               ; 1       ;
; mul4:inst10|result[14]~33                                                                                                                                               ; 1       ;
; calc:inst1|work2~25                                                                                                                                                     ; 1       ;
; mul4:inst10|result[14]~29                                                                                                                                               ; 1       ;
; mul4:inst10|result[14]~28                                                                                                                                               ; 1       ;
; mul4:inst10|result[14]~27                                                                                                                                               ; 1       ;
; mul4:inst10|result[14]~26                                                                                                                                               ; 1       ;
; mul4:inst10|result[14]~25                                                                                                                                               ; 1       ;
; mul4:inst10|result[14]~24                                                                                                                                               ; 1       ;
; rf:inst7|out_rf[48]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux15~3                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[0]                                                                                                                                                      ; 1       ;
; mul1:inst6|Mux15~2                                                                                                                                                      ; 1       ;
; mul1:inst6|Mux15~1                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[64]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux15~0                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[32]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux31~3                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[16]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux31~2                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[112]                                                                                                                                                    ; 1       ;
; mul1:inst6|Mux31~1                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[96]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux31~0                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[62]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux1~3                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[14]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux1~2                                                                                                                                                       ; 1       ;
; mul1:inst6|Mux1~1                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[78]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux1~0                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[61]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux2~3                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[13]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux2~2                                                                                                                                                       ; 1       ;
; mul1:inst6|Mux2~1                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[77]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux2~0                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[60]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux3~3                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[12]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux3~2                                                                                                                                                       ; 1       ;
; mul1:inst6|Mux3~1                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[76]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux3~0                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[59]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux4~3                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[11]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux4~2                                                                                                                                                       ; 1       ;
; mul1:inst6|Mux4~1                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[75]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux4~0                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[58]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux5~3                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[10]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux5~2                                                                                                                                                       ; 1       ;
; mul1:inst6|Mux5~1                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[74]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux5~0                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[57]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux6~3                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[9]                                                                                                                                                      ; 1       ;
; mul1:inst6|Mux6~2                                                                                                                                                       ; 1       ;
; mul1:inst6|Mux6~1                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[73]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux6~0                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[54]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux9~3                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[6]                                                                                                                                                      ; 1       ;
; mul1:inst6|Mux9~2                                                                                                                                                       ; 1       ;
; mul1:inst6|Mux9~1                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[70]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux9~0                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[53]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux10~3                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[5]                                                                                                                                                      ; 1       ;
; mul1:inst6|Mux10~2                                                                                                                                                      ; 1       ;
; mul1:inst6|Mux10~1                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[69]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux10~0                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[55]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux8~3                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[7]                                                                                                                                                      ; 1       ;
; mul1:inst6|Mux8~2                                                                                                                                                       ; 1       ;
; mul1:inst6|Mux8~1                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[71]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux8~0                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[56]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux7~3                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[8]                                                                                                                                                      ; 1       ;
; mul1:inst6|Mux7~2                                                                                                                                                       ; 1       ;
; mul1:inst6|Mux7~1                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[72]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux7~0                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[52]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux11~3                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[4]                                                                                                                                                      ; 1       ;
; mul1:inst6|Mux11~2                                                                                                                                                      ; 1       ;
; mul1:inst6|Mux11~1                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[68]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux11~0                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[51]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux12~3                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[3]                                                                                                                                                      ; 1       ;
; mul1:inst6|Mux12~2                                                                                                                                                      ; 1       ;
; mul1:inst6|Mux12~1                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[67]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux12~0                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[50]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux13~3                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[2]                                                                                                                                                      ; 1       ;
; mul1:inst6|Mux13~2                                                                                                                                                      ; 1       ;
; mul1:inst6|Mux13~1                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[66]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux13~0                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[49]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux14~3                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[1]                                                                                                                                                      ; 1       ;
; mul1:inst6|Mux14~2                                                                                                                                                      ; 1       ;
; mul1:inst6|Mux14~1                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[65]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux14~0                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[63]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux0~3                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[15]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux0~2                                                                                                                                                       ; 1       ;
; mul1:inst6|Mux0~1                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[79]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux0~0                                                                                                                                                       ; 1       ;
; rf:inst7|out_rf[47]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux16~3                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[31]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux16~2                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[127]                                                                                                                                                    ; 1       ;
; mul1:inst6|Mux16~1                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[111]                                                                                                                                                    ; 1       ;
; mul1:inst6|Mux16~0                                                                                                                                                      ; 1       ;
; mul3:inst18|data[0]~15                                                                                                                                                  ; 1       ;
; mul3:inst18|data[1]~14                                                                                                                                                  ; 1       ;
; mul3:inst18|data[2]~13                                                                                                                                                  ; 1       ;
; mul3:inst18|data[3]~12                                                                                                                                                  ; 1       ;
; mul3:inst18|data[4]~11                                                                                                                                                  ; 1       ;
; mul3:inst18|data[5]~10                                                                                                                                                  ; 1       ;
; mul3:inst18|data[6]~9                                                                                                                                                   ; 1       ;
; mul3:inst18|data[7]~8                                                                                                                                                   ; 1       ;
; mul3:inst18|data[8]~7                                                                                                                                                   ; 1       ;
; mul3:inst18|data[9]~6                                                                                                                                                   ; 1       ;
; mul3:inst18|data[10]~5                                                                                                                                                  ; 1       ;
; mul3:inst18|data[11]~4                                                                                                                                                  ; 1       ;
; mul3:inst18|data[12]~3                                                                                                                                                  ; 1       ;
; mul3:inst18|data[13]~2                                                                                                                                                  ; 1       ;
; mul3:inst18|data[14]~1                                                                                                                                                  ; 1       ;
; calc:inst1|result[11]~123                                                                                                                                               ; 1       ;
; calc:inst1|result[11]~122                                                                                                                                               ; 1       ;
; calc:inst1|result[11]~121                                                                                                                                               ; 1       ;
; calc:inst1|result[11]~120                                                                                                                                               ; 1       ;
; calc:inst1|result[11]~119                                                                                                                                               ; 1       ;
; calc:inst1|result[11]~118                                                                                                                                               ; 1       ;
; calc:inst1|result[11]~117                                                                                                                                               ; 1       ;
; calc:inst1|result[11]~116                                                                                                                                               ; 1       ;
; calc:inst1|result[11]~115                                                                                                                                               ; 1       ;
; calc:inst1|Selector4~0                                                                                                                                                  ; 1       ;
; calc:inst1|result[11]~114                                                                                                                                               ; 1       ;
; calc:inst1|result[11]~113                                                                                                                                               ; 1       ;
; calc:inst1|work2~23                                                                                                                                                     ; 1       ;
; calc:inst1|result[10]~112                                                                                                                                               ; 1       ;
; calc:inst1|result[10]~111                                                                                                                                               ; 1       ;
; calc:inst1|result[10]~110                                                                                                                                               ; 1       ;
; calc:inst1|result[10]~109                                                                                                                                               ; 1       ;
; calc:inst1|result[10]~108                                                                                                                                               ; 1       ;
; calc:inst1|result[10]~107                                                                                                                                               ; 1       ;
; calc:inst1|result[10]~106                                                                                                                                               ; 1       ;
; calc:inst1|result[10]~105                                                                                                                                               ; 1       ;
; calc:inst1|result[10]~104                                                                                                                                               ; 1       ;
; calc:inst1|Selector5~0                                                                                                                                                  ; 1       ;
; calc:inst1|result[10]~103                                                                                                                                               ; 1       ;
; calc:inst1|result[10]~102                                                                                                                                               ; 1       ;
; calc:inst1|result[9]~101                                                                                                                                                ; 1       ;
; calc:inst1|result[9]~99                                                                                                                                                 ; 1       ;
; calc:inst1|result[9]~98                                                                                                                                                 ; 1       ;
; calc:inst1|result[9]~97                                                                                                                                                 ; 1       ;
; calc:inst1|result[9]~96                                                                                                                                                 ; 1       ;
; calc:inst1|result[9]~95                                                                                                                                                 ; 1       ;
; calc:inst1|result[9]~94                                                                                                                                                 ; 1       ;
; calc:inst1|result[9]~93                                                                                                                                                 ; 1       ;
; calc:inst1|result[9]~92                                                                                                                                                 ; 1       ;
; calc:inst1|Selector6~0                                                                                                                                                  ; 1       ;
; calc:inst1|result[9]~91                                                                                                                                                 ; 1       ;
; calc:inst1|result[9]~90                                                                                                                                                 ; 1       ;
; calc:inst1|work2~22                                                                                                                                                     ; 1       ;
; calc:inst1|result[8]~85                                                                                                                                                 ; 1       ;
; calc:inst1|result[8]~84                                                                                                                                                 ; 1       ;
; calc:inst1|Mux7~5                                                                                                                                                       ; 1       ;
; calc:inst1|Mux7~4                                                                                                                                                       ; 1       ;
; calc:inst1|Mux7~3                                                                                                                                                       ; 1       ;
; calc:inst1|Mux7~1                                                                                                                                                       ; 1       ;
; calc:inst1|Mux7~0                                                                                                                                                       ; 1       ;
; calc:inst1|result[8]~83                                                                                                                                                 ; 1       ;
; calc:inst1|result[8]~82                                                                                                                                                 ; 1       ;
; calc:inst1|Mux27~3                                                                                                                                                      ; 1       ;
; calc:inst1|Mux27~2                                                                                                                                                      ; 1       ;
; calc:inst1|result2~7                                                                                                                                                    ; 1       ;
; calc:inst1|Mux27~1                                                                                                                                                      ; 1       ;
; calc:inst1|Mux27~0                                                                                                                                                      ; 1       ;
; calc:inst1|result[7]~80                                                                                                                                                 ; 1       ;
; calc:inst1|result[7]~79                                                                                                                                                 ; 1       ;
; calc:inst1|Mux8~5                                                                                                                                                       ; 1       ;
; calc:inst1|Mux8~4                                                                                                                                                       ; 1       ;
; calc:inst1|Mux8~3                                                                                                                                                       ; 1       ;
; calc:inst1|Mux8~1                                                                                                                                                       ; 1       ;
; calc:inst1|Mux8~0                                                                                                                                                       ; 1       ;
; calc:inst1|result[7]~78                                                                                                                                                 ; 1       ;
; calc:inst1|result[7]~77                                                                                                                                                 ; 1       ;
; calc:inst1|Mux28~2                                                                                                                                                      ; 1       ;
; calc:inst1|Mux28~1                                                                                                                                                      ; 1       ;
; calc:inst1|Mux28~0                                                                                                                                                      ; 1       ;
; calc:inst1|result2~6                                                                                                                                                    ; 1       ;
; calc:inst1|result2~5                                                                                                                                                    ; 1       ;
; calc:inst1|result[6]~75                                                                                                                                                 ; 1       ;
; calc:inst1|result[6]~74                                                                                                                                                 ; 1       ;
; calc:inst1|result[6]~73                                                                                                                                                 ; 1       ;
; calc:inst1|result[6]~72                                                                                                                                                 ; 1       ;
; calc:inst1|result[6]~71                                                                                                                                                 ; 1       ;
; calc:inst1|result[6]~70                                                                                                                                                 ; 1       ;
; calc:inst1|result[6]~69                                                                                                                                                 ; 1       ;
; calc:inst1|Selector9~0                                                                                                                                                  ; 1       ;
; calc:inst1|result[5]~67                                                                                                                                                 ; 1       ;
; calc:inst1|result[5]~66                                                                                                                                                 ; 1       ;
; calc:inst1|result[5]~65                                                                                                                                                 ; 1       ;
; calc:inst1|result[5]~64                                                                                                                                                 ; 1       ;
; calc:inst1|result[5]~63                                                                                                                                                 ; 1       ;
; calc:inst1|result[5]~62                                                                                                                                                 ; 1       ;
; calc:inst1|result[5]~61                                                                                                                                                 ; 1       ;
; calc:inst1|Selector10~0                                                                                                                                                 ; 1       ;
; calc:inst1|result[4]~59                                                                                                                                                 ; 1       ;
; calc:inst1|result[4]~58                                                                                                                                                 ; 1       ;
; calc:inst1|result[4]~57                                                                                                                                                 ; 1       ;
; calc:inst1|result[4]~56                                                                                                                                                 ; 1       ;
; calc:inst1|result[4]~55                                                                                                                                                 ; 1       ;
; calc:inst1|result[4]~54                                                                                                                                                 ; 1       ;
; calc:inst1|result[4]~53                                                                                                                                                 ; 1       ;
; calc:inst1|Selector11~0                                                                                                                                                 ; 1       ;
; calc:inst1|result[3]~51                                                                                                                                                 ; 1       ;
; calc:inst1|result[3]~50                                                                                                                                                 ; 1       ;
; calc:inst1|result[3]~49                                                                                                                                                 ; 1       ;
; calc:inst1|result[3]~48                                                                                                                                                 ; 1       ;
; calc:inst1|result[3]~47                                                                                                                                                 ; 1       ;
; calc:inst1|result[3]~46                                                                                                                                                 ; 1       ;
; calc:inst1|result[3]~45                                                                                                                                                 ; 1       ;
; calc:inst1|result[3]~44                                                                                                                                                 ; 1       ;
; calc:inst1|Selector12~0                                                                                                                                                 ; 1       ;
; calc:inst1|result[3]~43                                                                                                                                                 ; 1       ;
; calc:inst1|result[3]~42                                                                                                                                                 ; 1       ;
; calc:inst1|result[3]~41                                                                                                                                                 ; 1       ;
; calc:inst1|result[3]~40                                                                                                                                                 ; 1       ;
; calc:inst1|result[3]~39                                                                                                                                                 ; 1       ;
; calc:inst1|work2~17                                                                                                                                                     ; 1       ;
; calc:inst1|result[2]~37                                                                                                                                                 ; 1       ;
; calc:inst1|result[2]~36                                                                                                                                                 ; 1       ;
; calc:inst1|result[2]~34                                                                                                                                                 ; 1       ;
; calc:inst1|result[2]~33                                                                                                                                                 ; 1       ;
; calc:inst1|result[2]~32                                                                                                                                                 ; 1       ;
; calc:inst1|result[2]~31                                                                                                                                                 ; 1       ;
; calc:inst1|result[2]~30                                                                                                                                                 ; 1       ;
; calc:inst1|result[2]~25                                                                                                                                                 ; 1       ;
; calc:inst1|Selector13~0                                                                                                                                                 ; 1       ;
; calc:inst1|result[2]~24                                                                                                                                                 ; 1       ;
; calc:inst1|result[2]~22                                                                                                                                                 ; 1       ;
; calc:inst1|result[2]~21                                                                                                                                                 ; 1       ;
; calc:inst1|result[2]~18                                                                                                                                                 ; 1       ;
; calc:inst1|result[2]~17                                                                                                                                                 ; 1       ;
; calc:inst1|work2~9                                                                                                                                                      ; 1       ;
; calc:inst1|result[1]~13                                                                                                                                                 ; 1       ;
; calc:inst1|result[1]~12                                                                                                                                                 ; 1       ;
; calc:inst1|Mux14~6                                                                                                                                                      ; 1       ;
; calc:inst1|Mux14~5                                                                                                                                                      ; 1       ;
; calc:inst1|Mux14~4                                                                                                                                                      ; 1       ;
; calc:inst1|Mux14~2                                                                                                                                                      ; 1       ;
; calc:inst1|Mux14~1                                                                                                                                                      ; 1       ;
; calc:inst1|result[1]~11                                                                                                                                                 ; 1       ;
; calc:inst1|result[1]~10                                                                                                                                                 ; 1       ;
; calc:inst1|Mux34~3                                                                                                                                                      ; 1       ;
; calc:inst1|Mux34~2                                                                                                                                                      ; 1       ;
; calc:inst1|Mux34~1                                                                                                                                                      ; 1       ;
; calc:inst1|work2~7                                                                                                                                                      ; 1       ;
; calc:inst1|work2~5                                                                                                                                                      ; 1       ;
; calc:inst1|Mux34~0                                                                                                                                                      ; 1       ;
; calc:inst1|result2~4                                                                                                                                                    ; 1       ;
; calc:inst1|result2~3                                                                                                                                                    ; 1       ;
; calc:inst1|result2~2                                                                                                                                                    ; 1       ;
; calc:inst1|result2~1                                                                                                                                                    ; 1       ;
; calc:inst1|result[0]~8                                                                                                                                                  ; 1       ;
; calc:inst1|result[0]~7                                                                                                                                                  ; 1       ;
; calc:inst1|result[0]~6                                                                                                                                                  ; 1       ;
; calc:inst1|Equal4~3                                                                                                                                                     ; 1       ;
; calc:inst1|result[0]~5                                                                                                                                                  ; 1       ;
; calc:inst1|result[0]~4                                                                                                                                                  ; 1       ;
; calc:inst1|result[0]~3                                                                                                                                                  ; 1       ;
; calc:inst1|result[0]~1                                                                                                                                                  ; 1       ;
; calc:inst1|Mux35~7                                                                                                                                                      ; 1       ;
; calc:inst1|Mux35~6                                                                                                                                                      ; 1       ;
; calc:inst1|Mux35~4                                                                                                                                                      ; 1       ;
; calc:inst1|Mux35~3                                                                                                                                                      ; 1       ;
; calc:inst1|Mux35~2                                                                                                                                                      ; 1       ;
; calc:inst1|Mux35~1                                                                                                                                                      ; 1       ;
; calc:inst1|Mux35~0                                                                                                                                                      ; 1       ;
; mul3:inst18|data[15]~0                                                                                                                                                  ; 1       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~4          ; 1       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~3          ; 1       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~2          ; 1       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]         ; 1       ;
; calc:inst1|v1~6                                                                                                                                                         ; 1       ;
; calc:inst1|Mux18~2                                                                                                                                                      ; 1       ;
; calc:inst1|Mux18~1                                                                                                                                                      ; 1       ;
; calc:inst1|Mux18~0                                                                                                                                                      ; 1       ;
; calc:inst1|v1~5                                                                                                                                                         ; 1       ;
; calc:inst1|v1~4                                                                                                                                                         ; 1       ;
; calc:inst1|v1~3                                                                                                                                                         ; 1       ;
; rf:inst7|out_rf[38]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux25~3                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[22]                                                                                                                                                     ; 1       ;
; mul1:inst6|Mux25~2                                                                                                                                                      ; 1       ;
; rf:inst7|out_rf[118]                                                                                                                                                    ; 1       ;
; mul1:inst6|Mux25~1                                                                                                                                                      ; 1       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                           ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF         ; Location                                                                                                                                                                                                ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|altsyncram_jga2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 16   ; ../ram1.mif ; M4K_X17_Y11, M4K_X17_Y4, M4K_X17_Y7, M4K_X17_Y3, M4K_X17_Y6, M4K_X17_Y5, M4K_X17_Y9, M4K_X17_Y8, M4K_X17_Y12, M4K_X17_Y18, M4K_X17_Y17, M4K_X17_Y16, M4K_X17_Y15, M4K_X17_Y13, M4K_X17_Y10, M4K_X17_Y14 ; Don't care           ; Don't care      ; Don't care      ;
+----------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; C4s                         ; 1,341 / 16,320 ( 8 % )  ;
; Direct links                ; 95 / 21,944 ( < 1 % )   ;
; Global clocks               ; 8 / 8 ( 100 % )         ;
; LAB clocks                  ; 73 / 240 ( 30 % )       ;
; LUT chains                  ; 47 / 5,382 ( < 1 % )    ;
; Local interconnects         ; 2,153 / 21,944 ( 10 % ) ;
; M4K buffers                 ; 32 / 720 ( 4 % )        ;
; R4s                         ; 1,381 / 14,640 ( 9 % )  ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 8.44) ; Number of LABs  (Total = 122) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 8                             ;
; 2                                          ; 2                             ;
; 3                                          ; 0                             ;
; 4                                          ; 3                             ;
; 5                                          ; 1                             ;
; 6                                          ; 8                             ;
; 7                                          ; 2                             ;
; 8                                          ; 9                             ;
; 9                                          ; 23                            ;
; 10                                         ; 66                            ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.43) ; Number of LABs  (Total = 122) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 53                            ;
; 1 Clock                            ; 66                            ;
; 1 Clock enable                     ; 24                            ;
; 1 Sync. clear                      ; 3                             ;
; 1 Sync. load                       ; 7                             ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 19                            ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 9.65) ; Number of LABs  (Total = 122) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 3                             ;
; 1                                           ; 5                             ;
; 2                                           ; 1                             ;
; 3                                           ; 0                             ;
; 4                                           ; 3                             ;
; 5                                           ; 2                             ;
; 6                                           ; 2                             ;
; 7                                           ; 3                             ;
; 8                                           ; 7                             ;
; 9                                           ; 17                            ;
; 10                                          ; 57                            ;
; 11                                          ; 2                             ;
; 12                                          ; 5                             ;
; 13                                          ; 1                             ;
; 14                                          ; 2                             ;
; 15                                          ; 3                             ;
; 16                                          ; 1                             ;
; 17                                          ; 2                             ;
; 18                                          ; 1                             ;
; 19                                          ; 0                             ;
; 20                                          ; 5                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.72) ; Number of LABs  (Total = 122) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 3                             ;
; 1                                               ; 12                            ;
; 2                                               ; 14                            ;
; 3                                               ; 9                             ;
; 4                                               ; 11                            ;
; 5                                               ; 11                            ;
; 6                                               ; 13                            ;
; 7                                               ; 9                             ;
; 8                                               ; 6                             ;
; 9                                               ; 8                             ;
; 10                                              ; 22                            ;
; 11                                              ; 3                             ;
; 12                                              ; 0                             ;
; 13                                              ; 0                             ;
; 14                                              ; 0                             ;
; 15                                              ; 0                             ;
; 16                                              ; 0                             ;
; 17                                              ; 0                             ;
; 18                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.70) ; Number of LABs  (Total = 122) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 1                             ;
; 3                                            ; 2                             ;
; 4                                            ; 5                             ;
; 5                                            ; 2                             ;
; 6                                            ; 4                             ;
; 7                                            ; 4                             ;
; 8                                            ; 1                             ;
; 9                                            ; 7                             ;
; 10                                           ; 6                             ;
; 11                                           ; 4                             ;
; 12                                           ; 6                             ;
; 13                                           ; 8                             ;
; 14                                           ; 4                             ;
; 15                                           ; 4                             ;
; 16                                           ; 7                             ;
; 17                                           ; 8                             ;
; 18                                           ; 10                            ;
; 19                                           ; 13                            ;
; 20                                           ; 9                             ;
; 21                                           ; 8                             ;
; 22                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP1C6Q240C8 for design "SIMPLE"
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP1C12Q240C8 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~nCSO~ is reserved at location 24
    Info (169125): Pin ~ASDO~ is reserved at location 37
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'SIMPLE.sdc'
Warning (332060): Node: ir:ir1|ir_out[11] was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   25.000          clk
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186363): DQS I/O pins require 0 global routing resources
Info (186215): Automatically promoted signal "clk" to use Global clock in PIN 28
Info (186215): Automatically promoted signal "altera_internal_jtag~TCKUTAP" to use Global clock
Info (186215): Automatically promoted signal "calc:inst1|s1~6" to use Global clock
Info (186216): Automatically promoted some destinations of signal "reset" to use Global clock
    Info (186217): Destination "phase_counter:phase_counter1|tmp_past_phase[2]~1" may be non-global or may not use global clock
Info (186228): Pin "reset" drives global clock, but is not placed in a dedicated clock pin position
Info (186216): Automatically promoted some destinations of signal "sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg" to use Global clock
    Info (186217): Destination "sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell" may be non-global or may not use global clock
Info (186216): Automatically promoted some destinations of signal "sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]" to use Global clock
    Info (186217): Destination "ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg" may be non-global or may not use global clock
    Info (186217): Destination "ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|tdo~1" may be non-global or may not use global clock
    Info (186217): Destination "ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0" may be non-global or may not use global clock
Info (186216): Automatically promoted some destinations of signal "sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]" to use Global clock
    Info (186217): Destination "sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]" may be non-global or may not use global clock
    Info (186217): Destination "sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]" may be non-global or may not use global clock
    Info (186217): Destination "sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell" may be non-global or may not use global clock
Info (186216): Automatically promoted some destinations of signal "sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]" to use Global clock
    Info (186217): Destination "ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1" may be non-global or may not use global clock
    Info (186217): Destination "ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2" may be non-global or may not use global clock
    Info (186217): Destination "ram:ram1|altsyncram:altsyncram_component|altsyncram_hve1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3" may be non-global or may not use global clock
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info (176243): Finished moving registers into I/O cells, LUTs, and RAM blocks
Info (176235): Finished register packing
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "pin_name18" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 29% of the available device resources in the region that extends from location X12_Y0 to location X23_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.60 seconds.
Info (186079): Completed Fixed Delay Chain Operation
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (186079): Completed Auto Delay Chain Operation
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/014/a0147801/hard3/verilog/output_files/SIMPLE.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 441 megabytes
    Info: Processing ended: Thu Jul 21 19:22:39 2016
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/014/a0147801/hard3/verilog/output_files/SIMPLE.fit.smsg.


