TimeQuest Timing Analyzer report for SISTEMA_FINAL
Wed Jul 04 01:07:17 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'clk'
 22. Fast Model Hold: 'clk'
 23. Fast Model Minimum Pulse Width: 'clk'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; SISTEMA_FINAL                                                      ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C20F484C7                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 47.87 MHz ; 47.87 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -9.967 ; -676.403      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.814 ; -146.935              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                        ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -9.967 ; Controle:controle|SELM          ; Controle:controle|contador[2] ; clk          ; clk         ; 1.000        ; 0.005      ; 11.010     ;
; -9.967 ; Controle:controle|SELM          ; Controle:controle|contador[3] ; clk          ; clk         ; 1.000        ; 0.005      ; 11.010     ;
; -9.967 ; Controle:controle|SELM          ; Controle:controle|contador[4] ; clk          ; clk         ; 1.000        ; 0.005      ; 11.010     ;
; -9.967 ; Controle:controle|SELM          ; Controle:controle|contador[5] ; clk          ; clk         ; 1.000        ; 0.005      ; 11.010     ;
; -9.967 ; Controle:controle|SELM          ; Controle:controle|contador[6] ; clk          ; clk         ; 1.000        ; 0.005      ; 11.010     ;
; -9.967 ; Controle:controle|SELM          ; Controle:controle|contador[7] ; clk          ; clk         ; 1.000        ; 0.005      ; 11.010     ;
; -9.944 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.006      ; 10.488     ;
; -9.944 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.006      ; 10.488     ;
; -9.944 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.006      ; 10.488     ;
; -9.944 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.006      ; 10.488     ;
; -9.944 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.006      ; 10.488     ;
; -9.944 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.006      ; 10.488     ;
; -9.923 ; Controle:controle|SELD          ; Controle:controle|contador[2] ; clk          ; clk         ; 1.000        ; 0.005      ; 10.966     ;
; -9.923 ; Controle:controle|SELD          ; Controle:controle|contador[3] ; clk          ; clk         ; 1.000        ; 0.005      ; 10.966     ;
; -9.923 ; Controle:controle|SELD          ; Controle:controle|contador[4] ; clk          ; clk         ; 1.000        ; 0.005      ; 10.966     ;
; -9.923 ; Controle:controle|SELD          ; Controle:controle|contador[5] ; clk          ; clk         ; 1.000        ; 0.005      ; 10.966     ;
; -9.923 ; Controle:controle|SELD          ; Controle:controle|contador[6] ; clk          ; clk         ; 1.000        ; 0.005      ; 10.966     ;
; -9.923 ; Controle:controle|SELD          ; Controle:controle|contador[7] ; clk          ; clk         ; 1.000        ; 0.005      ; 10.966     ;
; -9.748 ; regA:rega|saidaA[1]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.298     ;
; -9.748 ; regA:rega|saidaA[1]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.298     ;
; -9.748 ; regA:rega|saidaA[1]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.298     ;
; -9.748 ; regA:rega|saidaA[1]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.298     ;
; -9.748 ; regA:rega|saidaA[1]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.298     ;
; -9.748 ; regA:rega|saidaA[1]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.298     ;
; -9.728 ; regA:regb|saidaA[3]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.010      ; 10.276     ;
; -9.728 ; regA:regb|saidaA[3]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.010      ; 10.276     ;
; -9.728 ; regA:regb|saidaA[3]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.010      ; 10.276     ;
; -9.728 ; regA:regb|saidaA[3]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.010      ; 10.276     ;
; -9.728 ; regA:regb|saidaA[3]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.010      ; 10.276     ;
; -9.728 ; regA:regb|saidaA[3]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.010      ; 10.276     ;
; -9.716 ; regA:regb|saidaA[2]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.266     ;
; -9.716 ; regA:regb|saidaA[2]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.266     ;
; -9.716 ; regA:regb|saidaA[2]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.266     ;
; -9.716 ; regA:regb|saidaA[2]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.266     ;
; -9.716 ; regA:regb|saidaA[2]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.266     ;
; -9.716 ; regA:regb|saidaA[2]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.266     ;
; -9.660 ; regA:regb|saidaA[0]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.210     ;
; -9.660 ; regA:regb|saidaA[0]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.210     ;
; -9.660 ; regA:regb|saidaA[0]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.210     ;
; -9.660 ; regA:regb|saidaA[0]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.210     ;
; -9.660 ; regA:regb|saidaA[0]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.210     ;
; -9.660 ; regA:regb|saidaA[0]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.210     ;
; -9.606 ; regA:rega|saidaA[0]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.156     ;
; -9.606 ; regA:rega|saidaA[0]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.156     ;
; -9.606 ; regA:rega|saidaA[0]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.156     ;
; -9.606 ; regA:rega|saidaA[0]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.156     ;
; -9.606 ; regA:rega|saidaA[0]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.156     ;
; -9.606 ; regA:rega|saidaA[0]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.156     ;
; -9.602 ; regA:regb|saidaA[1]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.152     ;
; -9.602 ; regA:regb|saidaA[1]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.152     ;
; -9.602 ; regA:regb|saidaA[1]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.152     ;
; -9.602 ; regA:regb|saidaA[1]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.152     ;
; -9.602 ; regA:regb|saidaA[1]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.152     ;
; -9.602 ; regA:regb|saidaA[1]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.152     ;
; -9.547 ; Controle:controle|SELM          ; Controle:controle|EnResto     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.585     ;
; -9.524 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|EnResto     ; clk          ; clk         ; 0.500        ; 0.001      ; 10.063     ;
; -9.503 ; Controle:controle|SELD          ; Controle:controle|EnResto     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.541     ;
; -9.502 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.011      ; 10.051     ;
; -9.502 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.011      ; 10.051     ;
; -9.502 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.011      ; 10.051     ;
; -9.502 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.011      ; 10.051     ;
; -9.502 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.011      ; 10.051     ;
; -9.502 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.011      ; 10.051     ;
; -9.495 ; Controle:controle|SELM          ; Controle:controle|EnB         ; clk          ; clk         ; 1.000        ; 0.001      ; 10.534     ;
; -9.477 ; regA:rega|saidaA[6]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.027     ;
; -9.477 ; regA:rega|saidaA[6]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.027     ;
; -9.477 ; regA:rega|saidaA[6]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.027     ;
; -9.477 ; regA:rega|saidaA[6]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.027     ;
; -9.477 ; regA:rega|saidaA[6]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.027     ;
; -9.477 ; regA:rega|saidaA[6]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.012      ; 10.027     ;
; -9.472 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|EnB         ; clk          ; clk         ; 0.500        ; 0.002      ; 10.012     ;
; -9.451 ; Controle:controle|SELD          ; Controle:controle|EnB         ; clk          ; clk         ; 1.000        ; 0.001      ; 10.490     ;
; -9.423 ; regA:rega|saidaA[2]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.012      ; 9.973      ;
; -9.423 ; regA:rega|saidaA[2]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.012      ; 9.973      ;
; -9.423 ; regA:rega|saidaA[2]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.012      ; 9.973      ;
; -9.423 ; regA:rega|saidaA[2]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.012      ; 9.973      ;
; -9.423 ; regA:rega|saidaA[2]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.012      ; 9.973      ;
; -9.423 ; regA:rega|saidaA[2]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.012      ; 9.973      ;
; -9.407 ; Controle:controle|SELM          ; Controle:controle|multp       ; clk          ; clk         ; 1.000        ; 0.005      ; 10.450     ;
; -9.385 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.010      ; 9.933      ;
; -9.385 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.010      ; 9.933      ;
; -9.385 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.010      ; 9.933      ;
; -9.385 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.010      ; 9.933      ;
; -9.385 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.010      ; 9.933      ;
; -9.385 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.010      ; 9.933      ;
; -9.385 ; Controle:controle|SELM          ; Controle:controle|contador[0] ; clk          ; clk         ; 1.000        ; 0.005      ; 10.428     ;
; -9.385 ; Controle:controle|SELM          ; Controle:controle|contador[1] ; clk          ; clk         ; 1.000        ; 0.005      ; 10.428     ;
; -9.384 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|multp       ; clk          ; clk         ; 0.500        ; 0.006      ; 9.928      ;
; -9.363 ; Controle:controle|SELD          ; Controle:controle|multp       ; clk          ; clk         ; 1.000        ; 0.005      ; 10.406     ;
; -9.362 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[0] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.906      ;
; -9.362 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[1] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.906      ;
; -9.341 ; Controle:controle|SELD          ; Controle:controle|contador[0] ; clk          ; clk         ; 1.000        ; 0.005      ; 10.384     ;
; -9.341 ; Controle:controle|SELD          ; Controle:controle|contador[1] ; clk          ; clk         ; 1.000        ; 0.005      ; 10.384     ;
; -9.329 ; regA:rega|saidaA[3]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.012      ; 9.879      ;
; -9.329 ; regA:rega|saidaA[3]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.012      ; 9.879      ;
; -9.329 ; regA:rega|saidaA[3]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.012      ; 9.879      ;
; -9.329 ; regA:rega|saidaA[3]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.012      ; 9.879      ;
; -9.329 ; regA:rega|saidaA[3]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.012      ; 9.879      ;
; -9.329 ; regA:rega|saidaA[3]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.012      ; 9.879      ;
; -9.328 ; regA:rega|saidaA[1]             ; Controle:controle|EnResto     ; clk          ; clk         ; 0.500        ; 0.007      ; 9.873      ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; RegResto:regResto|FimResto       ; RegResto:regResto|FimResto                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Controle:controle|ENALD          ; Controle:controle|ENALD                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Controle:controle|EnB            ; Controle:controle|EnB                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Controle:controle|resetResto     ; Controle:controle|resetResto                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Controle:controle|EnResto        ; Controle:controle|EnResto                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Controle:controle|multp          ; Controle:controle|multp                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Controle:controle|EnA            ; Controle:controle|EnA                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.775 ; Controle:controle|state.s3       ; Controle:controle|SELM                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.781 ; Controle:controle|state.s3       ; Controle:controle|state.s4                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.867 ; Controle:controle|state.s2       ; Controle:controle|state.s3                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.153      ;
; 0.968 ; AntiLoopM:antiloopm|saidaALM[12] ; regC:regc|saidaC[12]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.995 ; Controle:controle|state.s4       ; Controle:controle|DIV                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.281      ;
; 0.999 ; Controle:controle|state.s4       ; Controle:controle|state.s1                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.285      ;
; 1.015 ; AntiLoopM:antiloopm|saidaALM[11] ; regC:regc|saidaC[11]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; AntiLoopM:antiloopm|saidaALM[14] ; regC:regc|saidaC[14]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.023 ; AntiLoopM:antiloopm|saidaALM[13] ; regC:regc|saidaC[13]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.309      ;
; 1.127 ; Controle:controle|state.s2       ; Controle:controle|Endereco[2]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.414      ;
; 1.136 ; Controle:controle|state.s1       ; Controle:controle|state.s2                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.422      ;
; 1.140 ; Controle:controle|resetResto     ; RegResto:regResto|FimResto                                                                   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.926      ;
; 1.157 ; AntiLoopM:antiloopm|saidaALM[9]  ; regC:regc|saidaC[9]                                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.442      ;
; 1.167 ; regC:regc|FimC                   ; Controle:controle|EnC                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 0.953      ;
; 1.208 ; AntiLoopM:antiloopm|saidaALM[15] ; regC:regc|saidaC[15]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.211 ; AntiLoopM:antiloopm|saidaALM[10] ; regC:regc|saidaC[10]                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.253 ; Controle:controle|state.s1       ; Controle:controle|Endereco[2]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.540      ;
; 1.268 ; Controle:controle|SELD           ; Controle:controle|SELD                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.554      ;
; 1.504 ; Controle:controle|SELM           ; Controle:controle|EnC                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.790      ;
; 1.510 ; Controle:controle|contador[2]    ; regC:regc|saidaC[2]                                                                          ; clk          ; clk         ; -0.500       ; 0.001      ; 1.297      ;
; 1.519 ; RegResto:regResto|FimResto       ; Controle:controle|EnResto                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 1.305      ;
; 1.520 ; Controle:controle|EnResto        ; RegResto:regResto|FimResto                                                                   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.306      ;
; 1.521 ; RegResto:regResto|FimResto       ; Controle:controle|EnC                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 1.307      ;
; 1.542 ; Controle:controle|contador[5]    ; regC:regc|saidaC[5]                                                                          ; clk          ; clk         ; -0.500       ; 0.001      ; 1.329      ;
; 1.589 ; AntiLoopM:antiloopm|saidaALM[8]  ; regC:regc|saidaC[8]                                                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 1.879      ;
; 1.610 ; regA:rega|FimA                   ; Controle:controle|SELD                                                                       ; clk          ; clk         ; -0.500       ; 0.000      ; 1.396      ;
; 1.610 ; regA:rega|FimA                   ; Controle:controle|resetResto                                                                 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.396      ;
; 1.610 ; regA:rega|FimA                   ; Controle:controle|EnResto                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 1.396      ;
; 1.610 ; regA:rega|FimA                   ; Controle:controle|EnC                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 1.396      ;
; 1.610 ; regA:rega|FimA                   ; Controle:controle|menor                                                                      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.396      ;
; 1.616 ; Controle:controle|Endereco[1]    ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; -0.500       ; 0.073      ; 1.439      ;
; 1.621 ; Controle:controle|multp          ; Controle:controle|contador[0]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.907      ;
; 1.642 ; regC:regc|FimC                   ; Controle:controle|SELD                                                                       ; clk          ; clk         ; -0.500       ; 0.000      ; 1.428      ;
; 1.705 ; Controle:controle|multp          ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.991      ;
; 1.707 ; Controle:controle|multp          ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.993      ;
; 1.707 ; Controle:controle|multp          ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.993      ;
; 1.708 ; Controle:controle|multp          ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.994      ;
; 1.708 ; Controle:controle|multp          ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.994      ;
; 1.709 ; Controle:controle|multp          ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.995      ;
; 1.726 ; regA:regb|FimA                   ; Controle:controle|EnB                                                                        ; clk          ; clk         ; -0.500       ; 0.001      ; 1.513      ;
; 1.744 ; regA:rega|saidaA[5]              ; RegResto:regResto|saidaResto[5]                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 2.032      ;
; 1.751 ; AntiLoopD:antiloopd|saidaALD[12] ; AntiLoopD:antiloopd|saidaALD[12]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.037      ;
; 1.772 ; AntiLoopM:antiloopm|saidaALM[2]  ; regC:regc|saidaC[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.012      ; 2.070      ;
; 1.773 ; regA:rega|saidaA[0]              ; RegResto:regResto|saidaResto[0]                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 2.061      ;
; 1.779 ; Controle:controle|EnA            ; regA:rega|FimA                                                                               ; clk          ; clk         ; -0.500       ; 0.001      ; 1.566      ;
; 1.783 ; Controle:controle|contador[7]    ; regC:regc|saidaC[7]                                                                          ; clk          ; clk         ; -0.500       ; 0.001      ; 1.570      ;
; 1.788 ; Controle:controle|EnC            ; regC:regc|FimC                                                                               ; clk          ; clk         ; -0.500       ; 0.000      ; 1.574      ;
; 1.788 ; Controle:controle|EnB            ; regA:regb|FimA                                                                               ; clk          ; clk         ; -0.500       ; -0.001     ; 1.573      ;
; 1.795 ; regA:rega|saidaA[4]              ; RegResto:regResto|saidaResto[4]                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 2.083      ;
; 1.796 ; Controle:controle|contador[4]    ; regC:regc|saidaC[4]                                                                          ; clk          ; clk         ; -0.500       ; 0.001      ; 1.583      ;
; 1.797 ; regA:rega|saidaA[6]              ; RegResto:regResto|saidaResto[6]                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 2.085      ;
; 1.811 ; AntiLoopD:antiloopd|saidaALD[15] ; AntiLoopD:antiloopd|saidaALD[15]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.097      ;
; 1.812 ; Controle:controle|contador[6]    ; regC:regc|saidaC[6]                                                                          ; clk          ; clk         ; -0.500       ; 0.001      ; 1.599      ;
; 1.817 ; Controle:controle|contador[1]    ; regC:regc|saidaC[1]                                                                          ; clk          ; clk         ; -0.500       ; 0.001      ; 1.604      ;
; 1.827 ; AntiLoopM:antiloopm|saidaALM[4]  ; regC:regc|saidaC[4]                                                                          ; clk          ; clk         ; 0.000        ; 0.011      ; 2.124      ;
; 1.833 ; regC:regc|FimC                   ; Controle:controle|state.s2                                                                   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.619      ;
; 1.835 ; regC:regc|FimC                   ; Controle:controle|state.s3                                                                   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.621      ;
; 1.847 ; Controle:controle|contador[3]    ; regC:regc|saidaC[3]                                                                          ; clk          ; clk         ; -0.500       ; -0.010     ; 1.623      ;
; 1.897 ; Controle:controle|SELM           ; Controle:controle|SELD                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.183      ;
; 1.938 ; regA:rega|FimA                   ; Controle:controle|EnA                                                                        ; clk          ; clk         ; -0.500       ; -0.001     ; 1.723      ;
; 1.944 ; Controle:controle|Endereco[2]    ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; -0.500       ; 0.073      ; 1.767      ;
; 1.958 ; Controle:controle|contador[0]    ; AntiLoopM:antiloopm|saidaALM[4]                                                              ; clk          ; clk         ; -0.500       ; -0.010     ; 1.734      ;
; 1.964 ; Controle:controle|contador[0]    ; Controle:controle|contador[0]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.250      ;
; 1.969 ; Controle:controle|contador[2]    ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.255      ;
; 1.988 ; Controle:controle|contador[5]    ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.274      ;
; 1.992 ; RegResto:regResto|FimResto       ; Controle:controle|SELD                                                                       ; clk          ; clk         ; -0.500       ; 0.000      ; 1.778      ;
; 2.005 ; Controle:controle|DIV            ; Controle:controle|EnB                                                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 2.292      ;
; 2.028 ; regA:rega|saidaA[3]              ; RegResto:regResto|saidaResto[3]                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 2.316      ;
; 2.032 ; regC:regc|FimC                   ; Controle:controle|state.s1                                                                   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.818      ;
; 2.035 ; regC:regc|FimC                   ; Controle:controle|state.s4                                                                   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.821      ;
; 2.045 ; Controle:controle|SELM           ; regC:regc|saidaC[3]                                                                          ; clk          ; clk         ; -0.500       ; -0.005     ; 1.826      ;
; 2.047 ; Controle:controle|SELM           ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 2.338      ;
; 2.048 ; AntiLoopM:antiloopm|saidaALM[12] ; AntiLoopD:antiloopd|saidaALD[12]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.334      ;
; 2.049 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[0]                                                              ; clk          ; clk         ; -0.500       ; -0.005     ; 1.830      ;
; 2.051 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[3]                                                              ; clk          ; clk         ; -0.500       ; -0.005     ; 1.832      ;
; 2.053 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[5]                                                              ; clk          ; clk         ; -0.500       ; -0.005     ; 1.834      ;
; 2.053 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[6]                                                              ; clk          ; clk         ; -0.500       ; -0.005     ; 1.834      ;
; 2.057 ; Controle:controle|SELM           ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 2.348      ;
; 2.058 ; Controle:controle|SELM           ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 2.349      ;
; 2.062 ; Controle:controle|SELM           ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 2.353      ;
; 2.064 ; Controle:controle|SELM           ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 2.355      ;
; 2.078 ; AntiLoopM:antiloopm|saidaALM[7]  ; regC:regc|saidaC[7]                                                                          ; clk          ; clk         ; 0.000        ; 0.012      ; 2.376      ;
; 2.090 ; AntiLoopM:antiloopm|saidaALM[0]  ; regC:regc|saidaC[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.007      ; 2.383      ;
; 2.093 ; Controle:controle|EnC            ; regC:regc|saidaC[8]                                                                          ; clk          ; clk         ; -0.500       ; 0.003      ; 1.882      ;
; 2.093 ; Controle:controle|EnC            ; regC:regc|saidaC[9]                                                                          ; clk          ; clk         ; -0.500       ; 0.003      ; 1.882      ;
; 2.093 ; Controle:controle|EnC            ; regC:regc|saidaC[10]                                                                         ; clk          ; clk         ; -0.500       ; 0.003      ; 1.882      ;
; 2.102 ; Controle:controle|EnC            ; Controle:controle|EnC                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.388      ;
; 2.107 ; Controle:controle|ENALD          ; AntiLoopD:antiloopd|saidaALD[11]                                                             ; clk          ; clk         ; -0.500       ; -0.001     ; 1.892      ;
; 2.107 ; Controle:controle|ENALD          ; AntiLoopD:antiloopd|saidaALD[8]                                                              ; clk          ; clk         ; -0.500       ; -0.001     ; 1.892      ;
; 2.107 ; Controle:controle|ENALD          ; AntiLoopD:antiloopd|saidaALD[9]                                                              ; clk          ; clk         ; -0.500       ; -0.001     ; 1.892      ;
; 2.107 ; Controle:controle|ENALD          ; AntiLoopD:antiloopd|saidaALD[10]                                                             ; clk          ; clk         ; -0.500       ; -0.001     ; 1.892      ;
; 2.107 ; Controle:controle|ENALD          ; AntiLoopD:antiloopd|saidaALD[12]                                                             ; clk          ; clk         ; -0.500       ; -0.001     ; 1.892      ;
; 2.107 ; Controle:controle|ENALD          ; AntiLoopD:antiloopd|saidaALD[13]                                                             ; clk          ; clk         ; -0.500       ; -0.001     ; 1.892      ;
+-------+----------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[10]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[10]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[11]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[11]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[12]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[12]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[13]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[13]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[14]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[14]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[15]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[15]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[2]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[2]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[3]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[3]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[4]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[4]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[5]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[5]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[6]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[6]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[7]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[7]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[8]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[8]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[9]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[9]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[10]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[10]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[11]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[11]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[12]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[12]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[13]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[13]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[14]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[14]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[15]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[15]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[2]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[2]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[3]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[3]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[4]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[4]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[5]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[5]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[6]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[6]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[7]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[7]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[8]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[8]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[9]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[9]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|DIV                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|DIV                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|ENALD                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|ENALD                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnA                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnA                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnB                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnB                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnC                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnC                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnResto                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnResto                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Op                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Op                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|SELD                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|SELD                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|SELM                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|SELM                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[0]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[0]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[3]                                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; saida[*]        ; clk        ; 7.533 ; 7.533 ; Rise       ; clk             ;
;  saida[0]       ; clk        ; 6.938 ; 6.938 ; Rise       ; clk             ;
;  saida[1]       ; clk        ; 6.953 ; 6.953 ; Rise       ; clk             ;
;  saida[2]       ; clk        ; 7.533 ; 7.533 ; Rise       ; clk             ;
;  saida[3]       ; clk        ; 7.235 ; 7.235 ; Rise       ; clk             ;
;  saida[4]       ; clk        ; 7.239 ; 7.239 ; Rise       ; clk             ;
;  saida[5]       ; clk        ; 7.249 ; 7.249 ; Rise       ; clk             ;
;  saida[6]       ; clk        ; 7.532 ; 7.532 ; Rise       ; clk             ;
;  saida[7]       ; clk        ; 6.960 ; 6.960 ; Rise       ; clk             ;
;  saida[8]       ; clk        ; 6.944 ; 6.944 ; Rise       ; clk             ;
;  saida[9]       ; clk        ; 7.533 ; 7.533 ; Rise       ; clk             ;
;  saida[10]      ; clk        ; 7.209 ; 7.209 ; Rise       ; clk             ;
;  saida[11]      ; clk        ; 6.980 ; 6.980 ; Rise       ; clk             ;
;  saida[12]      ; clk        ; 7.212 ; 7.212 ; Rise       ; clk             ;
;  saida[13]      ; clk        ; 6.968 ; 6.968 ; Rise       ; clk             ;
;  saida[14]      ; clk        ; 6.937 ; 6.937 ; Rise       ; clk             ;
;  saida[15]      ; clk        ; 7.215 ; 7.215 ; Rise       ; clk             ;
; saidaResto[*]   ; clk        ; 7.868 ; 7.868 ; Rise       ; clk             ;
;  saidaResto[0]  ; clk        ; 7.319 ; 7.319 ; Rise       ; clk             ;
;  saidaResto[1]  ; clk        ; 7.619 ; 7.619 ; Rise       ; clk             ;
;  saidaResto[2]  ; clk        ; 7.559 ; 7.559 ; Rise       ; clk             ;
;  saidaResto[3]  ; clk        ; 7.868 ; 7.868 ; Rise       ; clk             ;
;  saidaResto[4]  ; clk        ; 7.526 ; 7.526 ; Rise       ; clk             ;
;  saidaResto[5]  ; clk        ; 7.273 ; 7.273 ; Rise       ; clk             ;
;  saidaResto[6]  ; clk        ; 7.657 ; 7.657 ; Rise       ; clk             ;
;  saidaResto[7]  ; clk        ; 7.627 ; 7.627 ; Rise       ; clk             ;
;  saidaResto[8]  ; clk        ; 6.950 ; 6.950 ; Rise       ; clk             ;
;  saidaResto[9]  ; clk        ; 6.935 ; 6.935 ; Rise       ; clk             ;
;  saidaResto[10] ; clk        ; 7.786 ; 7.786 ; Rise       ; clk             ;
;  saidaResto[11] ; clk        ; 7.250 ; 7.250 ; Rise       ; clk             ;
;  saidaResto[12] ; clk        ; 7.236 ; 7.236 ; Rise       ; clk             ;
;  saidaResto[13] ; clk        ; 7.244 ; 7.244 ; Rise       ; clk             ;
;  saidaResto[14] ; clk        ; 6.960 ; 6.960 ; Rise       ; clk             ;
;  saidaResto[15] ; clk        ; 7.509 ; 7.509 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; saida[*]        ; clk        ; 6.937 ; 6.937 ; Rise       ; clk             ;
;  saida[0]       ; clk        ; 6.938 ; 6.938 ; Rise       ; clk             ;
;  saida[1]       ; clk        ; 6.953 ; 6.953 ; Rise       ; clk             ;
;  saida[2]       ; clk        ; 7.533 ; 7.533 ; Rise       ; clk             ;
;  saida[3]       ; clk        ; 7.235 ; 7.235 ; Rise       ; clk             ;
;  saida[4]       ; clk        ; 7.239 ; 7.239 ; Rise       ; clk             ;
;  saida[5]       ; clk        ; 7.249 ; 7.249 ; Rise       ; clk             ;
;  saida[6]       ; clk        ; 7.532 ; 7.532 ; Rise       ; clk             ;
;  saida[7]       ; clk        ; 6.960 ; 6.960 ; Rise       ; clk             ;
;  saida[8]       ; clk        ; 6.944 ; 6.944 ; Rise       ; clk             ;
;  saida[9]       ; clk        ; 7.533 ; 7.533 ; Rise       ; clk             ;
;  saida[10]      ; clk        ; 7.209 ; 7.209 ; Rise       ; clk             ;
;  saida[11]      ; clk        ; 6.980 ; 6.980 ; Rise       ; clk             ;
;  saida[12]      ; clk        ; 7.212 ; 7.212 ; Rise       ; clk             ;
;  saida[13]      ; clk        ; 6.968 ; 6.968 ; Rise       ; clk             ;
;  saida[14]      ; clk        ; 6.937 ; 6.937 ; Rise       ; clk             ;
;  saida[15]      ; clk        ; 7.215 ; 7.215 ; Rise       ; clk             ;
; saidaResto[*]   ; clk        ; 6.935 ; 6.935 ; Rise       ; clk             ;
;  saidaResto[0]  ; clk        ; 7.319 ; 7.319 ; Rise       ; clk             ;
;  saidaResto[1]  ; clk        ; 7.619 ; 7.619 ; Rise       ; clk             ;
;  saidaResto[2]  ; clk        ; 7.559 ; 7.559 ; Rise       ; clk             ;
;  saidaResto[3]  ; clk        ; 7.868 ; 7.868 ; Rise       ; clk             ;
;  saidaResto[4]  ; clk        ; 7.526 ; 7.526 ; Rise       ; clk             ;
;  saidaResto[5]  ; clk        ; 7.273 ; 7.273 ; Rise       ; clk             ;
;  saidaResto[6]  ; clk        ; 7.657 ; 7.657 ; Rise       ; clk             ;
;  saidaResto[7]  ; clk        ; 7.627 ; 7.627 ; Rise       ; clk             ;
;  saidaResto[8]  ; clk        ; 6.950 ; 6.950 ; Rise       ; clk             ;
;  saidaResto[9]  ; clk        ; 6.935 ; 6.935 ; Rise       ; clk             ;
;  saidaResto[10] ; clk        ; 7.786 ; 7.786 ; Rise       ; clk             ;
;  saidaResto[11] ; clk        ; 7.250 ; 7.250 ; Rise       ; clk             ;
;  saidaResto[12] ; clk        ; 7.236 ; 7.236 ; Rise       ; clk             ;
;  saidaResto[13] ; clk        ; 7.244 ; 7.244 ; Rise       ; clk             ;
;  saidaResto[14] ; clk        ; 6.960 ; 6.960 ; Rise       ; clk             ;
;  saidaResto[15] ; clk        ; 7.509 ; 7.509 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.462 ; -224.505      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.423 ; -119.918              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                        ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.462 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.006      ; 4.000      ;
; -3.462 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.006      ; 4.000      ;
; -3.462 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.006      ; 4.000      ;
; -3.462 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.006      ; 4.000      ;
; -3.462 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.006      ; 4.000      ;
; -3.462 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.006      ; 4.000      ;
; -3.387 ; regA:rega|saidaA[1]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.930      ;
; -3.387 ; regA:rega|saidaA[1]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.930      ;
; -3.387 ; regA:rega|saidaA[1]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.930      ;
; -3.387 ; regA:rega|saidaA[1]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.930      ;
; -3.387 ; regA:rega|saidaA[1]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.930      ;
; -3.387 ; regA:rega|saidaA[1]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.930      ;
; -3.377 ; regA:regb|saidaA[2]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.920      ;
; -3.377 ; regA:regb|saidaA[2]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.920      ;
; -3.377 ; regA:regb|saidaA[2]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.920      ;
; -3.377 ; regA:regb|saidaA[2]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.920      ;
; -3.377 ; regA:regb|saidaA[2]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.920      ;
; -3.377 ; regA:regb|saidaA[2]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.920      ;
; -3.368 ; regA:regb|saidaA[3]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.010      ; 3.910      ;
; -3.368 ; regA:regb|saidaA[3]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.010      ; 3.910      ;
; -3.368 ; regA:regb|saidaA[3]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.010      ; 3.910      ;
; -3.368 ; regA:regb|saidaA[3]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.010      ; 3.910      ;
; -3.368 ; regA:regb|saidaA[3]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.010      ; 3.910      ;
; -3.368 ; regA:regb|saidaA[3]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.010      ; 3.910      ;
; -3.356 ; regA:regb|saidaA[0]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.899      ;
; -3.356 ; regA:regb|saidaA[0]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.899      ;
; -3.356 ; regA:regb|saidaA[0]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.899      ;
; -3.356 ; regA:regb|saidaA[0]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.899      ;
; -3.356 ; regA:regb|saidaA[0]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.899      ;
; -3.356 ; regA:regb|saidaA[0]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.899      ;
; -3.340 ; regA:rega|saidaA[0]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.883      ;
; -3.340 ; regA:rega|saidaA[0]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.883      ;
; -3.340 ; regA:rega|saidaA[0]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.883      ;
; -3.340 ; regA:rega|saidaA[0]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.883      ;
; -3.340 ; regA:rega|saidaA[0]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.883      ;
; -3.340 ; regA:rega|saidaA[0]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.883      ;
; -3.329 ; regA:regb|saidaA[1]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.872      ;
; -3.329 ; regA:regb|saidaA[1]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.872      ;
; -3.329 ; regA:regb|saidaA[1]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.872      ;
; -3.329 ; regA:regb|saidaA[1]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.872      ;
; -3.329 ; regA:regb|saidaA[1]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.872      ;
; -3.329 ; regA:regb|saidaA[1]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.872      ;
; -3.298 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.010      ; 3.840      ;
; -3.298 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.010      ; 3.840      ;
; -3.298 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.010      ; 3.840      ;
; -3.298 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.010      ; 3.840      ;
; -3.298 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.010      ; 3.840      ;
; -3.298 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.010      ; 3.840      ;
; -3.272 ; AntiLoopD:antiloopd|saidaALD[1] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.815      ;
; -3.272 ; AntiLoopD:antiloopd|saidaALD[1] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.815      ;
; -3.272 ; AntiLoopD:antiloopd|saidaALD[1] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.815      ;
; -3.272 ; AntiLoopD:antiloopd|saidaALD[1] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.815      ;
; -3.272 ; AntiLoopD:antiloopd|saidaALD[1] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.815      ;
; -3.272 ; AntiLoopD:antiloopd|saidaALD[1] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.815      ;
; -3.266 ; regA:rega|saidaA[2]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.809      ;
; -3.266 ; regA:rega|saidaA[2]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.809      ;
; -3.266 ; regA:rega|saidaA[2]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.809      ;
; -3.266 ; regA:rega|saidaA[2]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.809      ;
; -3.266 ; regA:rega|saidaA[2]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.809      ;
; -3.266 ; regA:rega|saidaA[2]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.809      ;
; -3.258 ; regA:rega|saidaA[6]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.801      ;
; -3.258 ; regA:rega|saidaA[6]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.801      ;
; -3.258 ; regA:rega|saidaA[6]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.801      ;
; -3.258 ; regA:rega|saidaA[6]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.801      ;
; -3.258 ; regA:rega|saidaA[6]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.801      ;
; -3.258 ; regA:rega|saidaA[6]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.801      ;
; -3.248 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.010      ; 3.790      ;
; -3.248 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.010      ; 3.790      ;
; -3.248 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.010      ; 3.790      ;
; -3.248 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.010      ; 3.790      ;
; -3.248 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.010      ; 3.790      ;
; -3.248 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.010      ; 3.790      ;
; -3.230 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|EnResto     ; clk          ; clk         ; 0.500        ; 0.001      ; 3.763      ;
; -3.220 ; regA:rega|saidaA[3]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.763      ;
; -3.220 ; regA:rega|saidaA[3]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.763      ;
; -3.220 ; regA:rega|saidaA[3]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.763      ;
; -3.220 ; regA:rega|saidaA[3]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.763      ;
; -3.220 ; regA:rega|saidaA[3]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.763      ;
; -3.220 ; regA:rega|saidaA[3]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.763      ;
; -3.217 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.760      ;
; -3.217 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.760      ;
; -3.217 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.760      ;
; -3.217 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.760      ;
; -3.217 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.760      ;
; -3.217 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.760      ;
; -3.191 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|EnB         ; clk          ; clk         ; 0.500        ; 0.002      ; 3.725      ;
; -3.191 ; regA:rega|saidaA[4]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.734      ;
; -3.191 ; regA:rega|saidaA[4]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.734      ;
; -3.191 ; regA:rega|saidaA[4]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.734      ;
; -3.191 ; regA:rega|saidaA[4]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.734      ;
; -3.191 ; regA:rega|saidaA[4]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.734      ;
; -3.191 ; regA:rega|saidaA[4]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.734      ;
; -3.181 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.722      ;
; -3.181 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.722      ;
; -3.181 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.722      ;
; -3.181 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.722      ;
; -3.181 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.722      ;
; -3.181 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.722      ;
; -3.166 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[0] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.703      ;
; -3.166 ; regA:rega|saidaA[5]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.011      ; 3.709      ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; RegResto:regResto|FimResto       ; RegResto:regResto|FimResto                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controle:controle|ENALD          ; Controle:controle|ENALD                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controle:controle|EnB            ; Controle:controle|EnB                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controle:controle|resetResto     ; Controle:controle|resetResto                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controle:controle|EnResto        ; Controle:controle|EnResto                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controle:controle|multp          ; Controle:controle|multp                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controle:controle|EnA            ; Controle:controle|EnA                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.322 ; Controle:controle|state.s3       ; Controle:controle|state.s4                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.331 ; Controle:controle|state.s3       ; Controle:controle|SELM                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; Controle:controle|state.s2       ; Controle:controle|state.s3                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.363 ; AntiLoopM:antiloopm|saidaALM[12] ; regC:regc|saidaC[12]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.374 ; Controle:controle|state.s4       ; Controle:controle|state.s1                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.379 ; AntiLoopM:antiloopm|saidaALM[11] ; regC:regc|saidaC[11]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.382 ; AntiLoopM:antiloopm|saidaALM[13] ; regC:regc|saidaC[13]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; AntiLoopM:antiloopm|saidaALM[14] ; regC:regc|saidaC[14]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.410 ; Controle:controle|state.s4       ; Controle:controle|DIV                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.562      ;
; 0.425 ; Controle:controle|state.s2       ; Controle:controle|Endereco[2]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.578      ;
; 0.427 ; Controle:controle|state.s1       ; Controle:controle|state.s2                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.579      ;
; 0.439 ; AntiLoopM:antiloopm|saidaALM[9]  ; regC:regc|saidaC[9]                                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.590      ;
; 0.448 ; AntiLoopM:antiloopm|saidaALM[10] ; regC:regc|saidaC[10]                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.599      ;
; 0.466 ; Controle:controle|SELD           ; Controle:controle|SELD                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.618      ;
; 0.467 ; AntiLoopM:antiloopm|saidaALM[15] ; regC:regc|saidaC[15]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.619      ;
; 0.509 ; Controle:controle|state.s1       ; Controle:controle|Endereco[2]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.662      ;
; 0.553 ; Controle:controle|SELM           ; Controle:controle|EnC                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.705      ;
; 0.584 ; AntiLoopM:antiloopm|saidaALM[8]  ; regC:regc|saidaC[8]                                                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 0.740      ;
; 0.626 ; Controle:controle|multp          ; Controle:controle|contador[0]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.778      ;
; 0.642 ; regA:rega|saidaA[5]              ; RegResto:regResto|saidaResto[5]                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.796      ;
; 0.647 ; AntiLoopD:antiloopd|saidaALD[12] ; AntiLoopD:antiloopd|saidaALD[12]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.653 ; regA:rega|saidaA[4]              ; RegResto:regResto|saidaResto[4]                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.807      ;
; 0.657 ; regA:rega|saidaA[0]              ; RegResto:regResto|saidaResto[0]                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.811      ;
; 0.660 ; Controle:controle|multp          ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.813      ;
; 0.660 ; Controle:controle|multp          ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.813      ;
; 0.660 ; Controle:controle|multp          ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.813      ;
; 0.661 ; Controle:controle|multp          ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.814      ;
; 0.662 ; AntiLoopD:antiloopd|saidaALD[15] ; AntiLoopD:antiloopd|saidaALD[15]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.814      ;
; 0.662 ; Controle:controle|multp          ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.815      ;
; 0.662 ; Controle:controle|multp          ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.815      ;
; 0.671 ; AntiLoopM:antiloopm|saidaALM[2]  ; regC:regc|saidaC[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.010      ; 0.833      ;
; 0.672 ; regA:rega|saidaA[6]              ; RegResto:regResto|saidaResto[6]                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.826      ;
; 0.674 ; AntiLoopM:antiloopm|saidaALM[4]  ; regC:regc|saidaC[4]                                                                          ; clk          ; clk         ; 0.000        ; 0.009      ; 0.835      ;
; 0.684 ; Controle:controle|SELM           ; Controle:controle|SELD                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.836      ;
; 0.715 ; Controle:controle|contador[0]    ; Controle:controle|contador[0]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.867      ;
; 0.716 ; Controle:controle|contador[2]    ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.868      ;
; 0.724 ; Controle:controle|contador[5]    ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.876      ;
; 0.730 ; AntiLoopM:antiloopm|saidaALM[12] ; AntiLoopD:antiloopd|saidaALD[12]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.882      ;
; 0.743 ; regA:rega|saidaA[3]              ; RegResto:regResto|saidaResto[3]                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.897      ;
; 0.750 ; Controle:controle|resetResto     ; RegResto:regResto|FimResto                                                                   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.402      ;
; 0.756 ; AntiLoopM:antiloopm|saidaALM[14] ; AntiLoopD:antiloopd|saidaALD[15]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.908      ;
; 0.757 ; Controle:controle|DIV            ; Controle:controle|EnB                                                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.910      ;
; 0.760 ; Controle:controle|EnC            ; Controle:controle|EnC                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.912      ;
; 0.763 ; regC:regc|FimC                   ; Controle:controle|EnC                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 0.415      ;
; 0.767 ; AntiLoopM:antiloopm|saidaALM[7]  ; regC:regc|saidaC[7]                                                                          ; clk          ; clk         ; 0.000        ; 0.010      ; 0.929      ;
; 0.768 ; AntiLoopM:antiloopm|saidaALM[0]  ; regC:regc|saidaC[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.006      ; 0.926      ;
; 0.785 ; Controle:controle|contador[5]    ; Controle:controle|multp                                                                      ; clk          ; clk         ; 0.000        ; -0.001     ; 0.936      ;
; 0.785 ; Controle:controle|SELM           ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 0.942      ;
; 0.789 ; Controle:controle|multp          ; Controle:controle|contador[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.941      ;
; 0.795 ; Controle:controle|SELM           ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 0.952      ;
; 0.797 ; Controle:controle|SELM           ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 0.954      ;
; 0.798 ; Controle:controle|SELM           ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 0.955      ;
; 0.799 ; Controle:controle|SELM           ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 0.956      ;
; 0.801 ; Controle:controle|contador[5]    ; Controle:controle|EnB                                                                        ; clk          ; clk         ; 0.000        ; -0.004     ; 0.949      ;
; 0.804 ; Controle:controle|contador[7]    ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.956      ;
; 0.808 ; Controle:controle|DIV            ; Controle:controle|EnC                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.960      ;
; 0.811 ; Controle:controle|SELM           ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 0.968      ;
; 0.812 ; Controle:controle|contador[4]    ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.964      ;
; 0.829 ; Controle:controle|multp          ; Controle:controle|ENALD                                                                      ; clk          ; clk         ; 0.000        ; 0.001      ; 0.982      ;
; 0.829 ; Controle:controle|multp          ; Controle:controle|resetResto                                                                 ; clk          ; clk         ; 0.000        ; -0.004     ; 0.977      ;
; 0.830 ; AntiLoopM:antiloopm|saidaALM[3]  ; regC:regc|saidaC[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.983      ;
; 0.836 ; Controle:controle|contador[3]    ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.988      ;
; 0.843 ; AntiLoopM:antiloopm|saidaALM[5]  ; regC:regc|saidaC[5]                                                                          ; clk          ; clk         ; 0.000        ; 0.010      ; 1.005      ;
; 0.858 ; Controle:controle|contador[6]    ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.010      ;
; 0.868 ; Controle:controle|contador[1]    ; Controle:controle|contador[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.020      ;
; 0.870 ; AntiLoopM:antiloopm|saidaALM[11] ; AntiLoopD:antiloopd|saidaALD[12]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.022      ;
; 0.871 ; Controle:controle|SELM           ; Controle:controle|EnResto                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.023      ;
; 0.871 ; Controle:controle|contador[3]    ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.023      ;
; 0.872 ; regA:rega|saidaA[1]              ; RegResto:regResto|saidaResto[1]                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.026      ;
; 0.874 ; AntiLoopM:antiloopm|saidaALM[14] ; AntiLoopM:antiloopm|saidaALM[14]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.026      ;
; 0.875 ; Controle:controle|EnResto        ; RegResto:regResto|FimResto                                                                   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.527      ;
; 0.883 ; RegResto:regResto|FimResto       ; Controle:controle|EnResto                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.535      ;
; 0.883 ; Controle:controle|multp          ; Controle:controle|EnB                                                                        ; clk          ; clk         ; 0.000        ; -0.003     ; 1.032      ;
; 0.886 ; AntiLoopD:antiloopd|saidaALD[11] ; AntiLoopD:antiloopd|saidaALD[12]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.038      ;
; 0.886 ; Controle:controle|contador[2]    ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.038      ;
; 0.889 ; RegResto:regResto|FimResto       ; Controle:controle|EnC                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 0.541      ;
; 0.893 ; Controle:controle|DIV            ; Controle:controle|ENALD                                                                      ; clk          ; clk         ; 0.000        ; 0.005      ; 1.050      ;
; 0.896 ; Controle:controle|contador[5]    ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.900 ; AntiLoopM:antiloopm|saidaALM[6]  ; regC:regc|saidaC[6]                                                                          ; clk          ; clk         ; 0.000        ; 0.010      ; 1.062      ;
; 0.905 ; AntiLoopM:antiloopm|saidaALM[15] ; AntiLoopD:antiloopd|saidaALD[15]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.908 ; Controle:controle|contador[7]    ; Controle:controle|multp                                                                      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.059      ;
; 0.909 ; Controle:controle|Endereco[1]    ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; -0.500       ; 0.061      ; 0.608      ;
; 0.910 ; AntiLoopD:antiloopd|saidaALD[12] ; AntiLoopD:antiloopd|saidaALD[15]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.912 ; Controle:controle|contador[5]    ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.914 ; AntiLoopD:antiloopd|saidaALD[10] ; AntiLoopD:antiloopd|saidaALD[12]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.914 ; Controle:controle|contador[2]    ; regC:regc|saidaC[2]                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 0.566      ;
; 0.918 ; Controle:controle|contador[3]    ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.921 ; Controle:controle|contador[2]    ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.922 ; Controle:controle|contador[6]    ; Controle:controle|multp                                                                      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.073      ;
; 0.924 ; Controle:controle|contador[7]    ; Controle:controle|EnB                                                                        ; clk          ; clk         ; 0.000        ; -0.004     ; 1.072      ;
; 0.930 ; regC:regc|FimC                   ; Controle:controle|SELD                                                                       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.582      ;
; 0.931 ; Controle:controle|contador[5]    ; regC:regc|saidaC[5]                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 0.583      ;
; 0.934 ; AntiLoopD:antiloopd|saidaALD[9]  ; AntiLoopD:antiloopd|saidaALD[12]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.086      ;
+-------+----------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[10]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[10]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[11]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[11]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[12]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[12]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[13]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[13]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[14]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[14]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[15]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[15]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[2]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[2]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[3]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[3]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[4]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[4]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[5]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[5]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[6]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[6]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[7]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[7]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[8]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[8]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[9]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[9]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[10]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[10]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[11]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[11]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[12]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[12]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[13]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[13]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[14]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[14]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[15]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[15]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[2]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[2]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[3]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[3]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[4]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[4]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[5]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[5]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[6]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[6]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[7]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[7]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[8]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[8]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[9]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[9]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|DIV                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|DIV                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|ENALD                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|ENALD                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnA                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnA                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnB                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnB                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnC                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnC                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnResto                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnResto                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Op                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Op                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|SELD                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|SELD                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|SELM                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|SELM                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[0]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[0]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[3]                                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; saida[*]        ; clk        ; 4.034 ; 4.034 ; Rise       ; clk             ;
;  saida[0]       ; clk        ; 3.795 ; 3.795 ; Rise       ; clk             ;
;  saida[1]       ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  saida[2]       ; clk        ; 4.034 ; 4.034 ; Rise       ; clk             ;
;  saida[3]       ; clk        ; 3.899 ; 3.899 ; Rise       ; clk             ;
;  saida[4]       ; clk        ; 3.914 ; 3.914 ; Rise       ; clk             ;
;  saida[5]       ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  saida[6]       ; clk        ; 4.034 ; 4.034 ; Rise       ; clk             ;
;  saida[7]       ; clk        ; 3.816 ; 3.816 ; Rise       ; clk             ;
;  saida[8]       ; clk        ; 3.802 ; 3.802 ; Rise       ; clk             ;
;  saida[9]       ; clk        ; 4.026 ; 4.026 ; Rise       ; clk             ;
;  saida[10]      ; clk        ; 3.892 ; 3.892 ; Rise       ; clk             ;
;  saida[11]      ; clk        ; 3.836 ; 3.836 ; Rise       ; clk             ;
;  saida[12]      ; clk        ; 3.895 ; 3.895 ; Rise       ; clk             ;
;  saida[13]      ; clk        ; 3.825 ; 3.825 ; Rise       ; clk             ;
;  saida[14]      ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  saida[15]      ; clk        ; 3.896 ; 3.896 ; Rise       ; clk             ;
; saidaResto[*]   ; clk        ; 4.156 ; 4.156 ; Rise       ; clk             ;
;  saidaResto[0]  ; clk        ; 3.914 ; 3.914 ; Rise       ; clk             ;
;  saidaResto[1]  ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
;  saidaResto[2]  ; clk        ; 4.032 ; 4.032 ; Rise       ; clk             ;
;  saidaResto[3]  ; clk        ; 4.156 ; 4.156 ; Rise       ; clk             ;
;  saidaResto[4]  ; clk        ; 4.019 ; 4.019 ; Rise       ; clk             ;
;  saidaResto[5]  ; clk        ; 3.937 ; 3.937 ; Rise       ; clk             ;
;  saidaResto[6]  ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
;  saidaResto[7]  ; clk        ; 4.001 ; 4.001 ; Rise       ; clk             ;
;  saidaResto[8]  ; clk        ; 3.805 ; 3.805 ; Rise       ; clk             ;
;  saidaResto[9]  ; clk        ; 3.793 ; 3.793 ; Rise       ; clk             ;
;  saidaResto[10] ; clk        ; 4.117 ; 4.117 ; Rise       ; clk             ;
;  saidaResto[11] ; clk        ; 3.929 ; 3.929 ; Rise       ; clk             ;
;  saidaResto[12] ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  saidaResto[13] ; clk        ; 3.927 ; 3.927 ; Rise       ; clk             ;
;  saidaResto[14] ; clk        ; 3.816 ; 3.816 ; Rise       ; clk             ;
;  saidaResto[15] ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; saida[*]        ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  saida[0]       ; clk        ; 3.795 ; 3.795 ; Rise       ; clk             ;
;  saida[1]       ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  saida[2]       ; clk        ; 4.034 ; 4.034 ; Rise       ; clk             ;
;  saida[3]       ; clk        ; 3.899 ; 3.899 ; Rise       ; clk             ;
;  saida[4]       ; clk        ; 3.914 ; 3.914 ; Rise       ; clk             ;
;  saida[5]       ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  saida[6]       ; clk        ; 4.034 ; 4.034 ; Rise       ; clk             ;
;  saida[7]       ; clk        ; 3.816 ; 3.816 ; Rise       ; clk             ;
;  saida[8]       ; clk        ; 3.802 ; 3.802 ; Rise       ; clk             ;
;  saida[9]       ; clk        ; 4.026 ; 4.026 ; Rise       ; clk             ;
;  saida[10]      ; clk        ; 3.892 ; 3.892 ; Rise       ; clk             ;
;  saida[11]      ; clk        ; 3.836 ; 3.836 ; Rise       ; clk             ;
;  saida[12]      ; clk        ; 3.895 ; 3.895 ; Rise       ; clk             ;
;  saida[13]      ; clk        ; 3.825 ; 3.825 ; Rise       ; clk             ;
;  saida[14]      ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  saida[15]      ; clk        ; 3.896 ; 3.896 ; Rise       ; clk             ;
; saidaResto[*]   ; clk        ; 3.793 ; 3.793 ; Rise       ; clk             ;
;  saidaResto[0]  ; clk        ; 3.914 ; 3.914 ; Rise       ; clk             ;
;  saidaResto[1]  ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
;  saidaResto[2]  ; clk        ; 4.032 ; 4.032 ; Rise       ; clk             ;
;  saidaResto[3]  ; clk        ; 4.156 ; 4.156 ; Rise       ; clk             ;
;  saidaResto[4]  ; clk        ; 4.019 ; 4.019 ; Rise       ; clk             ;
;  saidaResto[5]  ; clk        ; 3.937 ; 3.937 ; Rise       ; clk             ;
;  saidaResto[6]  ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
;  saidaResto[7]  ; clk        ; 4.001 ; 4.001 ; Rise       ; clk             ;
;  saidaResto[8]  ; clk        ; 3.805 ; 3.805 ; Rise       ; clk             ;
;  saidaResto[9]  ; clk        ; 3.793 ; 3.793 ; Rise       ; clk             ;
;  saidaResto[10] ; clk        ; 4.117 ; 4.117 ; Rise       ; clk             ;
;  saidaResto[11] ; clk        ; 3.929 ; 3.929 ; Rise       ; clk             ;
;  saidaResto[12] ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  saidaResto[13] ; clk        ; 3.927 ; 3.927 ; Rise       ; clk             ;
;  saidaResto[14] ; clk        ; 3.816 ; 3.816 ; Rise       ; clk             ;
;  saidaResto[15] ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.967   ; 0.215 ; N/A      ; N/A     ; -1.814              ;
;  clk             ; -9.967   ; 0.215 ; N/A      ; N/A     ; -1.814              ;
; Design-wide TNS  ; -676.403 ; 0.0   ; 0.0      ; 0.0     ; -146.935            ;
;  clk             ; -676.403 ; 0.000 ; N/A      ; N/A     ; -146.935            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; saida[*]        ; clk        ; 7.533 ; 7.533 ; Rise       ; clk             ;
;  saida[0]       ; clk        ; 6.938 ; 6.938 ; Rise       ; clk             ;
;  saida[1]       ; clk        ; 6.953 ; 6.953 ; Rise       ; clk             ;
;  saida[2]       ; clk        ; 7.533 ; 7.533 ; Rise       ; clk             ;
;  saida[3]       ; clk        ; 7.235 ; 7.235 ; Rise       ; clk             ;
;  saida[4]       ; clk        ; 7.239 ; 7.239 ; Rise       ; clk             ;
;  saida[5]       ; clk        ; 7.249 ; 7.249 ; Rise       ; clk             ;
;  saida[6]       ; clk        ; 7.532 ; 7.532 ; Rise       ; clk             ;
;  saida[7]       ; clk        ; 6.960 ; 6.960 ; Rise       ; clk             ;
;  saida[8]       ; clk        ; 6.944 ; 6.944 ; Rise       ; clk             ;
;  saida[9]       ; clk        ; 7.533 ; 7.533 ; Rise       ; clk             ;
;  saida[10]      ; clk        ; 7.209 ; 7.209 ; Rise       ; clk             ;
;  saida[11]      ; clk        ; 6.980 ; 6.980 ; Rise       ; clk             ;
;  saida[12]      ; clk        ; 7.212 ; 7.212 ; Rise       ; clk             ;
;  saida[13]      ; clk        ; 6.968 ; 6.968 ; Rise       ; clk             ;
;  saida[14]      ; clk        ; 6.937 ; 6.937 ; Rise       ; clk             ;
;  saida[15]      ; clk        ; 7.215 ; 7.215 ; Rise       ; clk             ;
; saidaResto[*]   ; clk        ; 7.868 ; 7.868 ; Rise       ; clk             ;
;  saidaResto[0]  ; clk        ; 7.319 ; 7.319 ; Rise       ; clk             ;
;  saidaResto[1]  ; clk        ; 7.619 ; 7.619 ; Rise       ; clk             ;
;  saidaResto[2]  ; clk        ; 7.559 ; 7.559 ; Rise       ; clk             ;
;  saidaResto[3]  ; clk        ; 7.868 ; 7.868 ; Rise       ; clk             ;
;  saidaResto[4]  ; clk        ; 7.526 ; 7.526 ; Rise       ; clk             ;
;  saidaResto[5]  ; clk        ; 7.273 ; 7.273 ; Rise       ; clk             ;
;  saidaResto[6]  ; clk        ; 7.657 ; 7.657 ; Rise       ; clk             ;
;  saidaResto[7]  ; clk        ; 7.627 ; 7.627 ; Rise       ; clk             ;
;  saidaResto[8]  ; clk        ; 6.950 ; 6.950 ; Rise       ; clk             ;
;  saidaResto[9]  ; clk        ; 6.935 ; 6.935 ; Rise       ; clk             ;
;  saidaResto[10] ; clk        ; 7.786 ; 7.786 ; Rise       ; clk             ;
;  saidaResto[11] ; clk        ; 7.250 ; 7.250 ; Rise       ; clk             ;
;  saidaResto[12] ; clk        ; 7.236 ; 7.236 ; Rise       ; clk             ;
;  saidaResto[13] ; clk        ; 7.244 ; 7.244 ; Rise       ; clk             ;
;  saidaResto[14] ; clk        ; 6.960 ; 6.960 ; Rise       ; clk             ;
;  saidaResto[15] ; clk        ; 7.509 ; 7.509 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; saida[*]        ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  saida[0]       ; clk        ; 3.795 ; 3.795 ; Rise       ; clk             ;
;  saida[1]       ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  saida[2]       ; clk        ; 4.034 ; 4.034 ; Rise       ; clk             ;
;  saida[3]       ; clk        ; 3.899 ; 3.899 ; Rise       ; clk             ;
;  saida[4]       ; clk        ; 3.914 ; 3.914 ; Rise       ; clk             ;
;  saida[5]       ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  saida[6]       ; clk        ; 4.034 ; 4.034 ; Rise       ; clk             ;
;  saida[7]       ; clk        ; 3.816 ; 3.816 ; Rise       ; clk             ;
;  saida[8]       ; clk        ; 3.802 ; 3.802 ; Rise       ; clk             ;
;  saida[9]       ; clk        ; 4.026 ; 4.026 ; Rise       ; clk             ;
;  saida[10]      ; clk        ; 3.892 ; 3.892 ; Rise       ; clk             ;
;  saida[11]      ; clk        ; 3.836 ; 3.836 ; Rise       ; clk             ;
;  saida[12]      ; clk        ; 3.895 ; 3.895 ; Rise       ; clk             ;
;  saida[13]      ; clk        ; 3.825 ; 3.825 ; Rise       ; clk             ;
;  saida[14]      ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  saida[15]      ; clk        ; 3.896 ; 3.896 ; Rise       ; clk             ;
; saidaResto[*]   ; clk        ; 3.793 ; 3.793 ; Rise       ; clk             ;
;  saidaResto[0]  ; clk        ; 3.914 ; 3.914 ; Rise       ; clk             ;
;  saidaResto[1]  ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
;  saidaResto[2]  ; clk        ; 4.032 ; 4.032 ; Rise       ; clk             ;
;  saidaResto[3]  ; clk        ; 4.156 ; 4.156 ; Rise       ; clk             ;
;  saidaResto[4]  ; clk        ; 4.019 ; 4.019 ; Rise       ; clk             ;
;  saidaResto[5]  ; clk        ; 3.937 ; 3.937 ; Rise       ; clk             ;
;  saidaResto[6]  ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
;  saidaResto[7]  ; clk        ; 4.001 ; 4.001 ; Rise       ; clk             ;
;  saidaResto[8]  ; clk        ; 3.805 ; 3.805 ; Rise       ; clk             ;
;  saidaResto[9]  ; clk        ; 3.793 ; 3.793 ; Rise       ; clk             ;
;  saidaResto[10] ; clk        ; 4.117 ; 4.117 ; Rise       ; clk             ;
;  saidaResto[11] ; clk        ; 3.929 ; 3.929 ; Rise       ; clk             ;
;  saidaResto[12] ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  saidaResto[13] ; clk        ; 3.927 ; 3.927 ; Rise       ; clk             ;
;  saidaResto[14] ; clk        ; 3.816 ; 3.816 ; Rise       ; clk             ;
;  saidaResto[15] ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3561     ; 2384     ; 15342    ; 9173     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3561     ; 2384     ; 15342    ; 9173     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Jul 04 01:07:15 2018
Info: Command: quartus_sta SISTEMA_FINAL -c SISTEMA_FINAL
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SISTEMA_FINAL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.967
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.967      -676.403 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.814
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.814      -146.935 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.462
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.462      -224.505 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -119.918 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4578 megabytes
    Info: Processing ended: Wed Jul 04 01:07:17 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


