Analysis & Synthesis report for seg_display
Wed Feb 21 20:02:36 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis IP Cores Summary
  9. Registers Removed During Synthesis
 10. General Register Statistics
 11. Inverted Register Statistics
 12. Multiplexer Restructuring Statistics (Restructuring Performed)
 13. Parameter Settings for User Entity Instance: seg_counter:counter_1
 14. Parameter Settings for User Entity Instance: seg_counter:counter_1|pll:clock_10KHz|altpll:altpll_component
 15. Parameter Settings for User Entity Instance: seg_counter:counter_2
 16. Parameter Settings for User Entity Instance: seg_counter:counter_2|pll:clock_10KHz|altpll:altpll_component
 17. Parameter Settings for User Entity Instance: seg_counter:counter_3
 18. Parameter Settings for User Entity Instance: seg_counter:counter_3|pll:clock_10KHz|altpll:altpll_component
 19. Parameter Settings for User Entity Instance: seg_counter:counter_4
 20. Parameter Settings for User Entity Instance: seg_counter:counter_4|pll:clock_10KHz|altpll:altpll_component
 21. altpll Parameter Settings by Entity Instance
 22. Port Connectivity Checks: "seg_counter:counter_4"
 23. Port Connectivity Checks: "seg_counter:counter_3"
 24. Port Connectivity Checks: "seg_counter:counter_2"
 25. Port Connectivity Checks: "seg_counter:counter_1"
 26. Post-Synthesis Netlist Statistics for Top Partition
 27. Elapsed Time Per Partition
 28. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Wed Feb 21 20:02:36 2024       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; seg_display                                 ;
; Top-level Entity Name              ; seg_display                                 ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 217                                         ;
;     Total combinational functions  ; 215                                         ;
;     Dedicated logic registers      ; 134                                         ;
; Total registers                    ; 134                                         ;
; Total pins                         ; 13                                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0                                           ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 4                                           ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                              ;
+------------------------------------------------------------------+--------------------+--------------------+
; Option                                                           ; Setting            ; Default Value      ;
+------------------------------------------------------------------+--------------------+--------------------+
; Device                                                           ; EP4CE6E22C8        ;                    ;
; Top-level entity name                                            ; seg_display        ; seg_display        ;
; Family name                                                      ; Cyclone IV E       ; Cyclone V          ;
; Type of Retiming Performed During Resynthesis                    ; Full               ;                    ;
; Resynthesis Optimization Effort                                  ; Normal             ;                    ;
; Physical Synthesis Level for Resynthesis                         ; Normal             ;                    ;
; Use Generated Physical Constraints File                          ; On                 ;                    ;
; Use smart compilation                                            ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                      ; Off                ; Off                ;
; Restructure Multiplexers                                         ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                ; Off                ;
; Preserve fewer node names                                        ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable             ; Enable             ;
; Verilog Version                                                  ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                     ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                         ; Auto               ; Auto               ;
; Safe State Machine                                               ; Off                ; Off                ;
; Extract Verilog State Machines                                   ; On                 ; On                 ;
; Extract VHDL State Machines                                      ; On                 ; On                 ;
; Ignore Verilog initial constructs                                ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                 ; On                 ;
; Parallel Synthesis                                               ; On                 ; On                 ;
; DSP Block Balancing                                              ; Auto               ; Auto               ;
; NOT Gate Push-Back                                               ; On                 ; On                 ;
; Power-Up Don't Care                                              ; On                 ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                ; Off                ;
; Remove Duplicate Registers                                       ; On                 ; On                 ;
; Ignore CARRY Buffers                                             ; Off                ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore LCELL Buffers                                             ; Off                ; Off                ;
; Ignore SOFT Buffers                                              ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                ; Off                ;
; Optimization Technique                                           ; Balanced           ; Balanced           ;
; Carry Chain Length                                               ; 70                 ; 70                 ;
; Auto Carry Chains                                                ; On                 ; On                 ;
; Auto Open-Drain Pins                                             ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                ; Off                ;
; Auto ROM Replacement                                             ; On                 ; On                 ;
; Auto RAM Replacement                                             ; On                 ; On                 ;
; Auto DSP Block Replacement                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                  ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                 ; On                 ;
; Strict RAM Replacement                                           ; Off                ; Off                ;
; Allow Synchronous Control Signals                                ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                ; Off                ;
; Auto RAM Block Balancing                                         ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                ; Off                ; Off                ;
; Auto Resource Sharing                                            ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                               ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                               ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                    ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                ; Off                ;
; Timing-Driven Synthesis                                          ; On                 ; On                 ;
; Report Parameter Settings                                        ; On                 ; On                 ;
; Report Source Assignments                                        ; On                 ; On                 ;
; Report Connectivity Checks                                       ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                ; Off                ;
; Synchronization Register Chain Length                            ; 2                  ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                ; 100                ;
; Clock MUX Protection                                             ; On                 ; On                 ;
; Auto Gated Clock Conversion                                      ; Off                ; Off                ;
; Block Design Naming                                              ; Auto               ; Auto               ;
; SDC constraint protection                                        ; Off                ; Off                ;
; Synthesis Effort                                                 ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                             ; Off                ; Off                ;
; Analysis & Synthesis Message Level                               ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                           ; On                 ; On                 ;
+------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                     ;
+----------------------------------+-----------------+------------------------------+------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                    ; File Name with Absolute Path                                                 ; Library ;
+----------------------------------+-----------------+------------------------------+------------------------------------------------------------------------------+---------+
; src/seg_display.vhd              ; yes             ; User VHDL File               ; L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/src/seg_display.vhd ;         ;
; src/seg_counter.vhd              ; yes             ; User VHDL File               ; L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/src/seg_counter.vhd ;         ;
; src/seg_rom.vhd                  ; yes             ; User VHDL File               ; L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/src/seg_rom.vhd     ;         ;
; IP/pll/pll.vhd                   ; yes             ; User Wizard-Generated File   ; L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/IP/pll/pll.vhd      ;         ;
; altpll.tdf                       ; yes             ; Megafunction                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altpll.tdf            ;         ;
; aglobal201.inc                   ; yes             ; Megafunction                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/aglobal201.inc        ;         ;
; stratix_pll.inc                  ; yes             ; Megafunction                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/stratix_pll.inc       ;         ;
; stratixii_pll.inc                ; yes             ; Megafunction                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/stratixii_pll.inc     ;         ;
; cycloneii_pll.inc                ; yes             ; Megafunction                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/cycloneii_pll.inc     ;         ;
; db/pll_altpll1.v                 ; yes             ; Auto-Generated Megafunction  ; L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/db/pll_altpll1.v    ;         ;
+----------------------------------+-----------------+------------------------------+------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary               ;
+---------------------------------------------+-------------+
; Resource                                    ; Usage       ;
+---------------------------------------------+-------------+
; Estimated Total logic elements              ; 217         ;
;                                             ;             ;
; Total combinational functions               ; 215         ;
; Logic element usage by number of LUT inputs ;             ;
;     -- 4 input functions                    ; 86          ;
;     -- 3 input functions                    ; 5           ;
;     -- <=2 input functions                  ; 124         ;
;                                             ;             ;
; Logic elements by mode                      ;             ;
;     -- normal mode                          ; 108         ;
;     -- arithmetic mode                      ; 107         ;
;                                             ;             ;
; Total registers                             ; 134         ;
;     -- Dedicated logic registers            ; 134         ;
;     -- I/O registers                        ; 0           ;
;                                             ;             ;
; I/O pins                                    ; 13          ;
;                                             ;             ;
; Embedded Multiplier 9-bit elements          ; 0           ;
;                                             ;             ;
; Total PLLs                                  ; 4           ;
;     -- PLLs                                 ; 4           ;
;                                             ;             ;
; Maximum fan-out node                        ; rst_n~input ;
; Maximum fan-out                             ; 138         ;
; Total fan-out                               ; 1050        ;
; Average fan-out                             ; 2.77        ;
+---------------------------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                      ;
+------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------+-------------+--------------+
; Compilation Hierarchy Node               ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                   ; Entity Name ; Library Name ;
+------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------+-------------+--------------+
; |seg_display                             ; 215 (38)            ; 134 (22)                  ; 0           ; 0            ; 0       ; 0         ; 13   ; 0            ; |seg_display                                                                                          ; seg_display ; work         ;
;    |seg_counter:counter_1|               ; 41 (41)             ; 28 (28)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |seg_display|seg_counter:counter_1                                                                    ; seg_counter ; work         ;
;       |pll:clock_10KHz|                  ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |seg_display|seg_counter:counter_1|pll:clock_10KHz                                                    ; pll         ; work         ;
;          |altpll:altpll_component|       ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |seg_display|seg_counter:counter_1|pll:clock_10KHz|altpll:altpll_component                            ; altpll      ; work         ;
;             |pll_altpll1:auto_generated| ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |seg_display|seg_counter:counter_1|pll:clock_10KHz|altpll:altpll_component|pll_altpll1:auto_generated ; pll_altpll1 ; work         ;
;    |seg_counter:counter_2|               ; 42 (42)             ; 28 (28)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |seg_display|seg_counter:counter_2                                                                    ; seg_counter ; work         ;
;       |pll:clock_10KHz|                  ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |seg_display|seg_counter:counter_2|pll:clock_10KHz                                                    ; pll         ; work         ;
;          |altpll:altpll_component|       ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |seg_display|seg_counter:counter_2|pll:clock_10KHz|altpll:altpll_component                            ; altpll      ; work         ;
;             |pll_altpll1:auto_generated| ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |seg_display|seg_counter:counter_2|pll:clock_10KHz|altpll:altpll_component|pll_altpll1:auto_generated ; pll_altpll1 ; work         ;
;    |seg_counter:counter_3|               ; 43 (43)             ; 28 (28)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |seg_display|seg_counter:counter_3                                                                    ; seg_counter ; work         ;
;       |pll:clock_10KHz|                  ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |seg_display|seg_counter:counter_3|pll:clock_10KHz                                                    ; pll         ; work         ;
;          |altpll:altpll_component|       ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |seg_display|seg_counter:counter_3|pll:clock_10KHz|altpll:altpll_component                            ; altpll      ; work         ;
;             |pll_altpll1:auto_generated| ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |seg_display|seg_counter:counter_3|pll:clock_10KHz|altpll:altpll_component|pll_altpll1:auto_generated ; pll_altpll1 ; work         ;
;    |seg_counter:counter_4|               ; 44 (44)             ; 28 (28)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |seg_display|seg_counter:counter_4                                                                    ; seg_counter ; work         ;
;       |pll:clock_10KHz|                  ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |seg_display|seg_counter:counter_4|pll:clock_10KHz                                                    ; pll         ; work         ;
;          |altpll:altpll_component|       ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |seg_display|seg_counter:counter_4|pll:clock_10KHz|altpll:altpll_component                            ; altpll      ; work         ;
;             |pll_altpll1:auto_generated| ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |seg_display|seg_counter:counter_4|pll:clock_10KHz|altpll:altpll_component|pll_altpll1:auto_generated ; pll_altpll1 ; work         ;
;    |seg_rom:rom|                         ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |seg_display|seg_rom:rom                                                                              ; seg_rom     ; work         ;
+------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                ;
+--------+--------------+---------+--------------+--------------+----------------------------------------------------+-----------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                                    ; IP Include File ;
+--------+--------------+---------+--------------+--------------+----------------------------------------------------+-----------------+
; Altera ; ALTPLL       ; 20.1    ; N/A          ; N/A          ; |seg_display|seg_counter:counter_1|pll:clock_10KHz ; IP/pll/pll.vhd  ;
; Altera ; ALTPLL       ; 20.1    ; N/A          ; N/A          ; |seg_display|seg_counter:counter_2|pll:clock_10KHz ; IP/pll/pll.vhd  ;
; Altera ; ALTPLL       ; 20.1    ; N/A          ; N/A          ; |seg_display|seg_counter:counter_3|pll:clock_10KHz ; IP/pll/pll.vhd  ;
; Altera ; ALTPLL       ; 20.1    ; N/A          ; N/A          ; |seg_display|seg_counter:counter_4|pll:clock_10KHz ; IP/pll/pll.vhd  ;
+--------+--------------+---------+--------------+--------------+----------------------------------------------------+-----------------+


+--------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                             ;
+---------------------------------------+----------------------------------------+
; Register name                         ; Reason for Removal                     ;
+---------------------------------------+----------------------------------------+
; digit_index[2]                        ; Stuck at GND due to stuck port data_in ;
; Total Number of Removed Registers = 1 ;                                        ;
+---------------------------------------+----------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 134   ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 134   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 17    ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------+
; Inverted Register Statistics                     ;
+----------------------------------------+---------+
; Inverted Register                      ; Fan out ;
+----------------------------------------+---------+
; shift_reg[1]                           ; 2       ;
; shift_reg[2]                           ; 2       ;
; shift_reg[3]                           ; 2       ;
; Total number of inverted registers = 3 ;         ;
+----------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                           ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |seg_display|Mux2          ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+


+--------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: seg_counter:counter_1 ;
+----------------+-------+-------------------------------------------+
; Parameter Name ; Value ; Type                                      ;
+----------------+-------+-------------------------------------------+
; place_value    ; 1     ; Signed Integer                            ;
+----------------+-------+-------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: seg_counter:counter_1|pll:clock_10KHz|altpll:altpll_component ;
+-------------------------------+-----------------------+----------------------------------------------------+
; Parameter Name                ; Value                 ; Type                                               ;
+-------------------------------+-----------------------+----------------------------------------------------+
; OPERATION_MODE                ; NORMAL                ; Untyped                                            ;
; PLL_TYPE                      ; AUTO                  ; Untyped                                            ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=pll ; Untyped                                            ;
; QUALIFY_CONF_DONE             ; OFF                   ; Untyped                                            ;
; COMPENSATE_CLOCK              ; CLK0                  ; Untyped                                            ;
; SCAN_CHAIN                    ; LONG                  ; Untyped                                            ;
; PRIMARY_CLOCK                 ; INCLK0                ; Untyped                                            ;
; INCLK0_INPUT_FREQUENCY        ; 20000                 ; Signed Integer                                     ;
; INCLK1_INPUT_FREQUENCY        ; 0                     ; Untyped                                            ;
; GATE_LOCK_SIGNAL              ; NO                    ; Untyped                                            ;
; GATE_LOCK_COUNTER             ; 0                     ; Untyped                                            ;
; LOCK_HIGH                     ; 1                     ; Untyped                                            ;
; LOCK_LOW                      ; 1                     ; Untyped                                            ;
; VALID_LOCK_MULTIPLIER         ; 1                     ; Untyped                                            ;
; INVALID_LOCK_MULTIPLIER       ; 5                     ; Untyped                                            ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                   ; Untyped                                            ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                   ; Untyped                                            ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                   ; Untyped                                            ;
; SKIP_VCO                      ; OFF                   ; Untyped                                            ;
; SWITCH_OVER_COUNTER           ; 0                     ; Untyped                                            ;
; SWITCH_OVER_TYPE              ; AUTO                  ; Untyped                                            ;
; FEEDBACK_SOURCE               ; EXTCLK0               ; Untyped                                            ;
; BANDWIDTH                     ; 0                     ; Untyped                                            ;
; BANDWIDTH_TYPE                ; AUTO                  ; Untyped                                            ;
; SPREAD_FREQUENCY              ; 0                     ; Untyped                                            ;
; DOWN_SPREAD                   ; 0                     ; Untyped                                            ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                   ; Untyped                                            ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                   ; Untyped                                            ;
; CLK9_MULTIPLY_BY              ; 0                     ; Untyped                                            ;
; CLK8_MULTIPLY_BY              ; 0                     ; Untyped                                            ;
; CLK7_MULTIPLY_BY              ; 0                     ; Untyped                                            ;
; CLK6_MULTIPLY_BY              ; 0                     ; Untyped                                            ;
; CLK5_MULTIPLY_BY              ; 1                     ; Untyped                                            ;
; CLK4_MULTIPLY_BY              ; 1                     ; Untyped                                            ;
; CLK3_MULTIPLY_BY              ; 1                     ; Untyped                                            ;
; CLK2_MULTIPLY_BY              ; 1                     ; Untyped                                            ;
; CLK1_MULTIPLY_BY              ; 1                     ; Untyped                                            ;
; CLK0_MULTIPLY_BY              ; 1                     ; Signed Integer                                     ;
; CLK9_DIVIDE_BY                ; 0                     ; Untyped                                            ;
; CLK8_DIVIDE_BY                ; 0                     ; Untyped                                            ;
; CLK7_DIVIDE_BY                ; 0                     ; Untyped                                            ;
; CLK6_DIVIDE_BY                ; 0                     ; Untyped                                            ;
; CLK5_DIVIDE_BY                ; 1                     ; Untyped                                            ;
; CLK4_DIVIDE_BY                ; 1                     ; Untyped                                            ;
; CLK3_DIVIDE_BY                ; 1                     ; Untyped                                            ;
; CLK2_DIVIDE_BY                ; 1                     ; Untyped                                            ;
; CLK1_DIVIDE_BY                ; 1                     ; Untyped                                            ;
; CLK0_DIVIDE_BY                ; 5000                  ; Signed Integer                                     ;
; CLK9_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK8_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK7_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK6_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK5_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK4_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK3_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK2_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK1_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK0_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK5_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK4_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK3_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK2_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK1_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK0_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK9_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK8_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK7_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK6_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK5_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK4_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK3_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK2_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK1_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK0_DUTY_CYCLE               ; 50                    ; Signed Integer                                     ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; LOCK_WINDOW_UI                ;  0.05                 ; Untyped                                            ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                ; Untyped                                            ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                ; Untyped                                            ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                ; Untyped                                            ;
; DPA_MULTIPLY_BY               ; 0                     ; Untyped                                            ;
; DPA_DIVIDE_BY                 ; 1                     ; Untyped                                            ;
; DPA_DIVIDER                   ; 0                     ; Untyped                                            ;
; EXTCLK3_MULTIPLY_BY           ; 1                     ; Untyped                                            ;
; EXTCLK2_MULTIPLY_BY           ; 1                     ; Untyped                                            ;
; EXTCLK1_MULTIPLY_BY           ; 1                     ; Untyped                                            ;
; EXTCLK0_MULTIPLY_BY           ; 1                     ; Untyped                                            ;
; EXTCLK3_DIVIDE_BY             ; 1                     ; Untyped                                            ;
; EXTCLK2_DIVIDE_BY             ; 1                     ; Untyped                                            ;
; EXTCLK1_DIVIDE_BY             ; 1                     ; Untyped                                            ;
; EXTCLK0_DIVIDE_BY             ; 1                     ; Untyped                                            ;
; EXTCLK3_PHASE_SHIFT           ; 0                     ; Untyped                                            ;
; EXTCLK2_PHASE_SHIFT           ; 0                     ; Untyped                                            ;
; EXTCLK1_PHASE_SHIFT           ; 0                     ; Untyped                                            ;
; EXTCLK0_PHASE_SHIFT           ; 0                     ; Untyped                                            ;
; EXTCLK3_TIME_DELAY            ; 0                     ; Untyped                                            ;
; EXTCLK2_TIME_DELAY            ; 0                     ; Untyped                                            ;
; EXTCLK1_TIME_DELAY            ; 0                     ; Untyped                                            ;
; EXTCLK0_TIME_DELAY            ; 0                     ; Untyped                                            ;
; EXTCLK3_DUTY_CYCLE            ; 50                    ; Untyped                                            ;
; EXTCLK2_DUTY_CYCLE            ; 50                    ; Untyped                                            ;
; EXTCLK1_DUTY_CYCLE            ; 50                    ; Untyped                                            ;
; EXTCLK0_DUTY_CYCLE            ; 50                    ; Untyped                                            ;
; VCO_MULTIPLY_BY               ; 0                     ; Untyped                                            ;
; VCO_DIVIDE_BY                 ; 0                     ; Untyped                                            ;
; SCLKOUT0_PHASE_SHIFT          ; 0                     ; Untyped                                            ;
; SCLKOUT1_PHASE_SHIFT          ; 0                     ; Untyped                                            ;
; VCO_MIN                       ; 0                     ; Untyped                                            ;
; VCO_MAX                       ; 0                     ; Untyped                                            ;
; VCO_CENTER                    ; 0                     ; Untyped                                            ;
; PFD_MIN                       ; 0                     ; Untyped                                            ;
; PFD_MAX                       ; 0                     ; Untyped                                            ;
; M_INITIAL                     ; 0                     ; Untyped                                            ;
; M                             ; 0                     ; Untyped                                            ;
; N                             ; 1                     ; Untyped                                            ;
; M2                            ; 1                     ; Untyped                                            ;
; N2                            ; 1                     ; Untyped                                            ;
; SS                            ; 1                     ; Untyped                                            ;
; C0_HIGH                       ; 0                     ; Untyped                                            ;
; C1_HIGH                       ; 0                     ; Untyped                                            ;
; C2_HIGH                       ; 0                     ; Untyped                                            ;
; C3_HIGH                       ; 0                     ; Untyped                                            ;
; C4_HIGH                       ; 0                     ; Untyped                                            ;
; C5_HIGH                       ; 0                     ; Untyped                                            ;
; C6_HIGH                       ; 0                     ; Untyped                                            ;
; C7_HIGH                       ; 0                     ; Untyped                                            ;
; C8_HIGH                       ; 0                     ; Untyped                                            ;
; C9_HIGH                       ; 0                     ; Untyped                                            ;
; C0_LOW                        ; 0                     ; Untyped                                            ;
; C1_LOW                        ; 0                     ; Untyped                                            ;
; C2_LOW                        ; 0                     ; Untyped                                            ;
; C3_LOW                        ; 0                     ; Untyped                                            ;
; C4_LOW                        ; 0                     ; Untyped                                            ;
; C5_LOW                        ; 0                     ; Untyped                                            ;
; C6_LOW                        ; 0                     ; Untyped                                            ;
; C7_LOW                        ; 0                     ; Untyped                                            ;
; C8_LOW                        ; 0                     ; Untyped                                            ;
; C9_LOW                        ; 0                     ; Untyped                                            ;
; C0_INITIAL                    ; 0                     ; Untyped                                            ;
; C1_INITIAL                    ; 0                     ; Untyped                                            ;
; C2_INITIAL                    ; 0                     ; Untyped                                            ;
; C3_INITIAL                    ; 0                     ; Untyped                                            ;
; C4_INITIAL                    ; 0                     ; Untyped                                            ;
; C5_INITIAL                    ; 0                     ; Untyped                                            ;
; C6_INITIAL                    ; 0                     ; Untyped                                            ;
; C7_INITIAL                    ; 0                     ; Untyped                                            ;
; C8_INITIAL                    ; 0                     ; Untyped                                            ;
; C9_INITIAL                    ; 0                     ; Untyped                                            ;
; C0_MODE                       ; BYPASS                ; Untyped                                            ;
; C1_MODE                       ; BYPASS                ; Untyped                                            ;
; C2_MODE                       ; BYPASS                ; Untyped                                            ;
; C3_MODE                       ; BYPASS                ; Untyped                                            ;
; C4_MODE                       ; BYPASS                ; Untyped                                            ;
; C5_MODE                       ; BYPASS                ; Untyped                                            ;
; C6_MODE                       ; BYPASS                ; Untyped                                            ;
; C7_MODE                       ; BYPASS                ; Untyped                                            ;
; C8_MODE                       ; BYPASS                ; Untyped                                            ;
; C9_MODE                       ; BYPASS                ; Untyped                                            ;
; C0_PH                         ; 0                     ; Untyped                                            ;
; C1_PH                         ; 0                     ; Untyped                                            ;
; C2_PH                         ; 0                     ; Untyped                                            ;
; C3_PH                         ; 0                     ; Untyped                                            ;
; C4_PH                         ; 0                     ; Untyped                                            ;
; C5_PH                         ; 0                     ; Untyped                                            ;
; C6_PH                         ; 0                     ; Untyped                                            ;
; C7_PH                         ; 0                     ; Untyped                                            ;
; C8_PH                         ; 0                     ; Untyped                                            ;
; C9_PH                         ; 0                     ; Untyped                                            ;
; L0_HIGH                       ; 1                     ; Untyped                                            ;
; L1_HIGH                       ; 1                     ; Untyped                                            ;
; G0_HIGH                       ; 1                     ; Untyped                                            ;
; G1_HIGH                       ; 1                     ; Untyped                                            ;
; G2_HIGH                       ; 1                     ; Untyped                                            ;
; G3_HIGH                       ; 1                     ; Untyped                                            ;
; E0_HIGH                       ; 1                     ; Untyped                                            ;
; E1_HIGH                       ; 1                     ; Untyped                                            ;
; E2_HIGH                       ; 1                     ; Untyped                                            ;
; E3_HIGH                       ; 1                     ; Untyped                                            ;
; L0_LOW                        ; 1                     ; Untyped                                            ;
; L1_LOW                        ; 1                     ; Untyped                                            ;
; G0_LOW                        ; 1                     ; Untyped                                            ;
; G1_LOW                        ; 1                     ; Untyped                                            ;
; G2_LOW                        ; 1                     ; Untyped                                            ;
; G3_LOW                        ; 1                     ; Untyped                                            ;
; E0_LOW                        ; 1                     ; Untyped                                            ;
; E1_LOW                        ; 1                     ; Untyped                                            ;
; E2_LOW                        ; 1                     ; Untyped                                            ;
; E3_LOW                        ; 1                     ; Untyped                                            ;
; L0_INITIAL                    ; 1                     ; Untyped                                            ;
; L1_INITIAL                    ; 1                     ; Untyped                                            ;
; G0_INITIAL                    ; 1                     ; Untyped                                            ;
; G1_INITIAL                    ; 1                     ; Untyped                                            ;
; G2_INITIAL                    ; 1                     ; Untyped                                            ;
; G3_INITIAL                    ; 1                     ; Untyped                                            ;
; E0_INITIAL                    ; 1                     ; Untyped                                            ;
; E1_INITIAL                    ; 1                     ; Untyped                                            ;
; E2_INITIAL                    ; 1                     ; Untyped                                            ;
; E3_INITIAL                    ; 1                     ; Untyped                                            ;
; L0_MODE                       ; BYPASS                ; Untyped                                            ;
; L1_MODE                       ; BYPASS                ; Untyped                                            ;
; G0_MODE                       ; BYPASS                ; Untyped                                            ;
; G1_MODE                       ; BYPASS                ; Untyped                                            ;
; G2_MODE                       ; BYPASS                ; Untyped                                            ;
; G3_MODE                       ; BYPASS                ; Untyped                                            ;
; E0_MODE                       ; BYPASS                ; Untyped                                            ;
; E1_MODE                       ; BYPASS                ; Untyped                                            ;
; E2_MODE                       ; BYPASS                ; Untyped                                            ;
; E3_MODE                       ; BYPASS                ; Untyped                                            ;
; L0_PH                         ; 0                     ; Untyped                                            ;
; L1_PH                         ; 0                     ; Untyped                                            ;
; G0_PH                         ; 0                     ; Untyped                                            ;
; G1_PH                         ; 0                     ; Untyped                                            ;
; G2_PH                         ; 0                     ; Untyped                                            ;
; G3_PH                         ; 0                     ; Untyped                                            ;
; E0_PH                         ; 0                     ; Untyped                                            ;
; E1_PH                         ; 0                     ; Untyped                                            ;
; E2_PH                         ; 0                     ; Untyped                                            ;
; E3_PH                         ; 0                     ; Untyped                                            ;
; M_PH                          ; 0                     ; Untyped                                            ;
; C1_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C2_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C3_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C4_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C5_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C6_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C7_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C8_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C9_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; CLK0_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK1_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK2_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK3_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK4_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK5_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK6_COUNTER                  ; E0                    ; Untyped                                            ;
; CLK7_COUNTER                  ; E1                    ; Untyped                                            ;
; CLK8_COUNTER                  ; E2                    ; Untyped                                            ;
; CLK9_COUNTER                  ; E3                    ; Untyped                                            ;
; L0_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; L1_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; G0_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; G1_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; G2_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; G3_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; E0_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; E1_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; E2_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; E3_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; M_TIME_DELAY                  ; 0                     ; Untyped                                            ;
; N_TIME_DELAY                  ; 0                     ; Untyped                                            ;
; EXTCLK3_COUNTER               ; E3                    ; Untyped                                            ;
; EXTCLK2_COUNTER               ; E2                    ; Untyped                                            ;
; EXTCLK1_COUNTER               ; E1                    ; Untyped                                            ;
; EXTCLK0_COUNTER               ; E0                    ; Untyped                                            ;
; ENABLE0_COUNTER               ; L0                    ; Untyped                                            ;
; ENABLE1_COUNTER               ; L0                    ; Untyped                                            ;
; CHARGE_PUMP_CURRENT           ; 2                     ; Untyped                                            ;
; LOOP_FILTER_R                 ;  1.000000             ; Untyped                                            ;
; LOOP_FILTER_C                 ; 5                     ; Untyped                                            ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                  ; Untyped                                            ;
; LOOP_FILTER_R_BITS            ; 9999                  ; Untyped                                            ;
; LOOP_FILTER_C_BITS            ; 9999                  ; Untyped                                            ;
; VCO_POST_SCALE                ; 0                     ; Untyped                                            ;
; CLK2_OUTPUT_FREQUENCY         ; 0                     ; Untyped                                            ;
; CLK1_OUTPUT_FREQUENCY         ; 0                     ; Untyped                                            ;
; CLK0_OUTPUT_FREQUENCY         ; 0                     ; Untyped                                            ;
; INTENDED_DEVICE_FAMILY        ; Cyclone IV E          ; Untyped                                            ;
; PORT_CLKENA0                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKENA1                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKENA2                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKENA3                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKENA4                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKENA5                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_EXTCLK0                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_EXTCLK1                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_EXTCLK2                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_EXTCLK3                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKBAD0                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKBAD1                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK0                     ; PORT_USED             ; Untyped                                            ;
; PORT_CLK1                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK2                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK3                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK4                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK5                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK6                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK7                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK8                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK9                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANDATA                 ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANDATAOUT              ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANDONE                 ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKLOSS                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_INCLK1                   ; PORT_UNUSED           ; Untyped                                            ;
; PORT_INCLK0                   ; PORT_USED             ; Untyped                                            ;
; PORT_FBIN                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_PLLENA                   ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKSWITCH                ; PORT_UNUSED           ; Untyped                                            ;
; PORT_ARESET                   ; PORT_USED             ; Untyped                                            ;
; PORT_PFDENA                   ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANCLK                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANACLR                 ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANREAD                 ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANWRITE                ; PORT_UNUSED           ; Untyped                                            ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_LOCKED                   ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED           ; Untyped                                            ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_PHASEDONE                ; PORT_UNUSED           ; Untyped                                            ;
; PORT_PHASESTEP                ; PORT_UNUSED           ; Untyped                                            ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANCLKENA               ; PORT_UNUSED           ; Untyped                                            ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED           ; Untyped                                            ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY     ; Untyped                                            ;
; M_TEST_SOURCE                 ; 5                     ; Untyped                                            ;
; C0_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C1_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C2_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C3_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C4_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C5_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C6_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C7_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C8_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C9_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; CBXI_PARAMETER                ; pll_altpll1           ; Untyped                                            ;
; VCO_FREQUENCY_CONTROL         ; AUTO                  ; Untyped                                            ;
; VCO_PHASE_SHIFT_STEP          ; 0                     ; Untyped                                            ;
; WIDTH_CLOCK                   ; 5                     ; Signed Integer                                     ;
; WIDTH_PHASECOUNTERSELECT      ; 4                     ; Untyped                                            ;
; USING_FBMIMICBIDIR_PORT       ; OFF                   ; Untyped                                            ;
; DEVICE_FAMILY                 ; Cyclone IV E          ; Untyped                                            ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                ; Untyped                                            ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                   ; Untyped                                            ;
; AUTO_CARRY_CHAINS             ; ON                    ; AUTO_CARRY                                         ;
; IGNORE_CARRY_BUFFERS          ; OFF                   ; IGNORE_CARRY                                       ;
; AUTO_CASCADE_CHAINS           ; ON                    ; AUTO_CASCADE                                       ;
; IGNORE_CASCADE_BUFFERS        ; OFF                   ; IGNORE_CASCADE                                     ;
+-------------------------------+-----------------------+----------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: seg_counter:counter_2 ;
+----------------+-------+-------------------------------------------+
; Parameter Name ; Value ; Type                                      ;
+----------------+-------+-------------------------------------------+
; place_value    ; 10    ; Signed Integer                            ;
+----------------+-------+-------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: seg_counter:counter_2|pll:clock_10KHz|altpll:altpll_component ;
+-------------------------------+-----------------------+----------------------------------------------------+
; Parameter Name                ; Value                 ; Type                                               ;
+-------------------------------+-----------------------+----------------------------------------------------+
; OPERATION_MODE                ; NORMAL                ; Untyped                                            ;
; PLL_TYPE                      ; AUTO                  ; Untyped                                            ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=pll ; Untyped                                            ;
; QUALIFY_CONF_DONE             ; OFF                   ; Untyped                                            ;
; COMPENSATE_CLOCK              ; CLK0                  ; Untyped                                            ;
; SCAN_CHAIN                    ; LONG                  ; Untyped                                            ;
; PRIMARY_CLOCK                 ; INCLK0                ; Untyped                                            ;
; INCLK0_INPUT_FREQUENCY        ; 20000                 ; Signed Integer                                     ;
; INCLK1_INPUT_FREQUENCY        ; 0                     ; Untyped                                            ;
; GATE_LOCK_SIGNAL              ; NO                    ; Untyped                                            ;
; GATE_LOCK_COUNTER             ; 0                     ; Untyped                                            ;
; LOCK_HIGH                     ; 1                     ; Untyped                                            ;
; LOCK_LOW                      ; 1                     ; Untyped                                            ;
; VALID_LOCK_MULTIPLIER         ; 1                     ; Untyped                                            ;
; INVALID_LOCK_MULTIPLIER       ; 5                     ; Untyped                                            ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                   ; Untyped                                            ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                   ; Untyped                                            ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                   ; Untyped                                            ;
; SKIP_VCO                      ; OFF                   ; Untyped                                            ;
; SWITCH_OVER_COUNTER           ; 0                     ; Untyped                                            ;
; SWITCH_OVER_TYPE              ; AUTO                  ; Untyped                                            ;
; FEEDBACK_SOURCE               ; EXTCLK0               ; Untyped                                            ;
; BANDWIDTH                     ; 0                     ; Untyped                                            ;
; BANDWIDTH_TYPE                ; AUTO                  ; Untyped                                            ;
; SPREAD_FREQUENCY              ; 0                     ; Untyped                                            ;
; DOWN_SPREAD                   ; 0                     ; Untyped                                            ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                   ; Untyped                                            ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                   ; Untyped                                            ;
; CLK9_MULTIPLY_BY              ; 0                     ; Untyped                                            ;
; CLK8_MULTIPLY_BY              ; 0                     ; Untyped                                            ;
; CLK7_MULTIPLY_BY              ; 0                     ; Untyped                                            ;
; CLK6_MULTIPLY_BY              ; 0                     ; Untyped                                            ;
; CLK5_MULTIPLY_BY              ; 1                     ; Untyped                                            ;
; CLK4_MULTIPLY_BY              ; 1                     ; Untyped                                            ;
; CLK3_MULTIPLY_BY              ; 1                     ; Untyped                                            ;
; CLK2_MULTIPLY_BY              ; 1                     ; Untyped                                            ;
; CLK1_MULTIPLY_BY              ; 1                     ; Untyped                                            ;
; CLK0_MULTIPLY_BY              ; 1                     ; Signed Integer                                     ;
; CLK9_DIVIDE_BY                ; 0                     ; Untyped                                            ;
; CLK8_DIVIDE_BY                ; 0                     ; Untyped                                            ;
; CLK7_DIVIDE_BY                ; 0                     ; Untyped                                            ;
; CLK6_DIVIDE_BY                ; 0                     ; Untyped                                            ;
; CLK5_DIVIDE_BY                ; 1                     ; Untyped                                            ;
; CLK4_DIVIDE_BY                ; 1                     ; Untyped                                            ;
; CLK3_DIVIDE_BY                ; 1                     ; Untyped                                            ;
; CLK2_DIVIDE_BY                ; 1                     ; Untyped                                            ;
; CLK1_DIVIDE_BY                ; 1                     ; Untyped                                            ;
; CLK0_DIVIDE_BY                ; 5000                  ; Signed Integer                                     ;
; CLK9_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK8_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK7_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK6_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK5_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK4_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK3_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK2_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK1_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK0_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK5_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK4_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK3_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK2_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK1_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK0_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK9_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK8_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK7_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK6_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK5_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK4_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK3_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK2_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK1_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK0_DUTY_CYCLE               ; 50                    ; Signed Integer                                     ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; LOCK_WINDOW_UI                ;  0.05                 ; Untyped                                            ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                ; Untyped                                            ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                ; Untyped                                            ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                ; Untyped                                            ;
; DPA_MULTIPLY_BY               ; 0                     ; Untyped                                            ;
; DPA_DIVIDE_BY                 ; 1                     ; Untyped                                            ;
; DPA_DIVIDER                   ; 0                     ; Untyped                                            ;
; EXTCLK3_MULTIPLY_BY           ; 1                     ; Untyped                                            ;
; EXTCLK2_MULTIPLY_BY           ; 1                     ; Untyped                                            ;
; EXTCLK1_MULTIPLY_BY           ; 1                     ; Untyped                                            ;
; EXTCLK0_MULTIPLY_BY           ; 1                     ; Untyped                                            ;
; EXTCLK3_DIVIDE_BY             ; 1                     ; Untyped                                            ;
; EXTCLK2_DIVIDE_BY             ; 1                     ; Untyped                                            ;
; EXTCLK1_DIVIDE_BY             ; 1                     ; Untyped                                            ;
; EXTCLK0_DIVIDE_BY             ; 1                     ; Untyped                                            ;
; EXTCLK3_PHASE_SHIFT           ; 0                     ; Untyped                                            ;
; EXTCLK2_PHASE_SHIFT           ; 0                     ; Untyped                                            ;
; EXTCLK1_PHASE_SHIFT           ; 0                     ; Untyped                                            ;
; EXTCLK0_PHASE_SHIFT           ; 0                     ; Untyped                                            ;
; EXTCLK3_TIME_DELAY            ; 0                     ; Untyped                                            ;
; EXTCLK2_TIME_DELAY            ; 0                     ; Untyped                                            ;
; EXTCLK1_TIME_DELAY            ; 0                     ; Untyped                                            ;
; EXTCLK0_TIME_DELAY            ; 0                     ; Untyped                                            ;
; EXTCLK3_DUTY_CYCLE            ; 50                    ; Untyped                                            ;
; EXTCLK2_DUTY_CYCLE            ; 50                    ; Untyped                                            ;
; EXTCLK1_DUTY_CYCLE            ; 50                    ; Untyped                                            ;
; EXTCLK0_DUTY_CYCLE            ; 50                    ; Untyped                                            ;
; VCO_MULTIPLY_BY               ; 0                     ; Untyped                                            ;
; VCO_DIVIDE_BY                 ; 0                     ; Untyped                                            ;
; SCLKOUT0_PHASE_SHIFT          ; 0                     ; Untyped                                            ;
; SCLKOUT1_PHASE_SHIFT          ; 0                     ; Untyped                                            ;
; VCO_MIN                       ; 0                     ; Untyped                                            ;
; VCO_MAX                       ; 0                     ; Untyped                                            ;
; VCO_CENTER                    ; 0                     ; Untyped                                            ;
; PFD_MIN                       ; 0                     ; Untyped                                            ;
; PFD_MAX                       ; 0                     ; Untyped                                            ;
; M_INITIAL                     ; 0                     ; Untyped                                            ;
; M                             ; 0                     ; Untyped                                            ;
; N                             ; 1                     ; Untyped                                            ;
; M2                            ; 1                     ; Untyped                                            ;
; N2                            ; 1                     ; Untyped                                            ;
; SS                            ; 1                     ; Untyped                                            ;
; C0_HIGH                       ; 0                     ; Untyped                                            ;
; C1_HIGH                       ; 0                     ; Untyped                                            ;
; C2_HIGH                       ; 0                     ; Untyped                                            ;
; C3_HIGH                       ; 0                     ; Untyped                                            ;
; C4_HIGH                       ; 0                     ; Untyped                                            ;
; C5_HIGH                       ; 0                     ; Untyped                                            ;
; C6_HIGH                       ; 0                     ; Untyped                                            ;
; C7_HIGH                       ; 0                     ; Untyped                                            ;
; C8_HIGH                       ; 0                     ; Untyped                                            ;
; C9_HIGH                       ; 0                     ; Untyped                                            ;
; C0_LOW                        ; 0                     ; Untyped                                            ;
; C1_LOW                        ; 0                     ; Untyped                                            ;
; C2_LOW                        ; 0                     ; Untyped                                            ;
; C3_LOW                        ; 0                     ; Untyped                                            ;
; C4_LOW                        ; 0                     ; Untyped                                            ;
; C5_LOW                        ; 0                     ; Untyped                                            ;
; C6_LOW                        ; 0                     ; Untyped                                            ;
; C7_LOW                        ; 0                     ; Untyped                                            ;
; C8_LOW                        ; 0                     ; Untyped                                            ;
; C9_LOW                        ; 0                     ; Untyped                                            ;
; C0_INITIAL                    ; 0                     ; Untyped                                            ;
; C1_INITIAL                    ; 0                     ; Untyped                                            ;
; C2_INITIAL                    ; 0                     ; Untyped                                            ;
; C3_INITIAL                    ; 0                     ; Untyped                                            ;
; C4_INITIAL                    ; 0                     ; Untyped                                            ;
; C5_INITIAL                    ; 0                     ; Untyped                                            ;
; C6_INITIAL                    ; 0                     ; Untyped                                            ;
; C7_INITIAL                    ; 0                     ; Untyped                                            ;
; C8_INITIAL                    ; 0                     ; Untyped                                            ;
; C9_INITIAL                    ; 0                     ; Untyped                                            ;
; C0_MODE                       ; BYPASS                ; Untyped                                            ;
; C1_MODE                       ; BYPASS                ; Untyped                                            ;
; C2_MODE                       ; BYPASS                ; Untyped                                            ;
; C3_MODE                       ; BYPASS                ; Untyped                                            ;
; C4_MODE                       ; BYPASS                ; Untyped                                            ;
; C5_MODE                       ; BYPASS                ; Untyped                                            ;
; C6_MODE                       ; BYPASS                ; Untyped                                            ;
; C7_MODE                       ; BYPASS                ; Untyped                                            ;
; C8_MODE                       ; BYPASS                ; Untyped                                            ;
; C9_MODE                       ; BYPASS                ; Untyped                                            ;
; C0_PH                         ; 0                     ; Untyped                                            ;
; C1_PH                         ; 0                     ; Untyped                                            ;
; C2_PH                         ; 0                     ; Untyped                                            ;
; C3_PH                         ; 0                     ; Untyped                                            ;
; C4_PH                         ; 0                     ; Untyped                                            ;
; C5_PH                         ; 0                     ; Untyped                                            ;
; C6_PH                         ; 0                     ; Untyped                                            ;
; C7_PH                         ; 0                     ; Untyped                                            ;
; C8_PH                         ; 0                     ; Untyped                                            ;
; C9_PH                         ; 0                     ; Untyped                                            ;
; L0_HIGH                       ; 1                     ; Untyped                                            ;
; L1_HIGH                       ; 1                     ; Untyped                                            ;
; G0_HIGH                       ; 1                     ; Untyped                                            ;
; G1_HIGH                       ; 1                     ; Untyped                                            ;
; G2_HIGH                       ; 1                     ; Untyped                                            ;
; G3_HIGH                       ; 1                     ; Untyped                                            ;
; E0_HIGH                       ; 1                     ; Untyped                                            ;
; E1_HIGH                       ; 1                     ; Untyped                                            ;
; E2_HIGH                       ; 1                     ; Untyped                                            ;
; E3_HIGH                       ; 1                     ; Untyped                                            ;
; L0_LOW                        ; 1                     ; Untyped                                            ;
; L1_LOW                        ; 1                     ; Untyped                                            ;
; G0_LOW                        ; 1                     ; Untyped                                            ;
; G1_LOW                        ; 1                     ; Untyped                                            ;
; G2_LOW                        ; 1                     ; Untyped                                            ;
; G3_LOW                        ; 1                     ; Untyped                                            ;
; E0_LOW                        ; 1                     ; Untyped                                            ;
; E1_LOW                        ; 1                     ; Untyped                                            ;
; E2_LOW                        ; 1                     ; Untyped                                            ;
; E3_LOW                        ; 1                     ; Untyped                                            ;
; L0_INITIAL                    ; 1                     ; Untyped                                            ;
; L1_INITIAL                    ; 1                     ; Untyped                                            ;
; G0_INITIAL                    ; 1                     ; Untyped                                            ;
; G1_INITIAL                    ; 1                     ; Untyped                                            ;
; G2_INITIAL                    ; 1                     ; Untyped                                            ;
; G3_INITIAL                    ; 1                     ; Untyped                                            ;
; E0_INITIAL                    ; 1                     ; Untyped                                            ;
; E1_INITIAL                    ; 1                     ; Untyped                                            ;
; E2_INITIAL                    ; 1                     ; Untyped                                            ;
; E3_INITIAL                    ; 1                     ; Untyped                                            ;
; L0_MODE                       ; BYPASS                ; Untyped                                            ;
; L1_MODE                       ; BYPASS                ; Untyped                                            ;
; G0_MODE                       ; BYPASS                ; Untyped                                            ;
; G1_MODE                       ; BYPASS                ; Untyped                                            ;
; G2_MODE                       ; BYPASS                ; Untyped                                            ;
; G3_MODE                       ; BYPASS                ; Untyped                                            ;
; E0_MODE                       ; BYPASS                ; Untyped                                            ;
; E1_MODE                       ; BYPASS                ; Untyped                                            ;
; E2_MODE                       ; BYPASS                ; Untyped                                            ;
; E3_MODE                       ; BYPASS                ; Untyped                                            ;
; L0_PH                         ; 0                     ; Untyped                                            ;
; L1_PH                         ; 0                     ; Untyped                                            ;
; G0_PH                         ; 0                     ; Untyped                                            ;
; G1_PH                         ; 0                     ; Untyped                                            ;
; G2_PH                         ; 0                     ; Untyped                                            ;
; G3_PH                         ; 0                     ; Untyped                                            ;
; E0_PH                         ; 0                     ; Untyped                                            ;
; E1_PH                         ; 0                     ; Untyped                                            ;
; E2_PH                         ; 0                     ; Untyped                                            ;
; E3_PH                         ; 0                     ; Untyped                                            ;
; M_PH                          ; 0                     ; Untyped                                            ;
; C1_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C2_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C3_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C4_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C5_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C6_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C7_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C8_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C9_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; CLK0_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK1_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK2_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK3_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK4_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK5_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK6_COUNTER                  ; E0                    ; Untyped                                            ;
; CLK7_COUNTER                  ; E1                    ; Untyped                                            ;
; CLK8_COUNTER                  ; E2                    ; Untyped                                            ;
; CLK9_COUNTER                  ; E3                    ; Untyped                                            ;
; L0_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; L1_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; G0_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; G1_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; G2_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; G3_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; E0_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; E1_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; E2_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; E3_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; M_TIME_DELAY                  ; 0                     ; Untyped                                            ;
; N_TIME_DELAY                  ; 0                     ; Untyped                                            ;
; EXTCLK3_COUNTER               ; E3                    ; Untyped                                            ;
; EXTCLK2_COUNTER               ; E2                    ; Untyped                                            ;
; EXTCLK1_COUNTER               ; E1                    ; Untyped                                            ;
; EXTCLK0_COUNTER               ; E0                    ; Untyped                                            ;
; ENABLE0_COUNTER               ; L0                    ; Untyped                                            ;
; ENABLE1_COUNTER               ; L0                    ; Untyped                                            ;
; CHARGE_PUMP_CURRENT           ; 2                     ; Untyped                                            ;
; LOOP_FILTER_R                 ;  1.000000             ; Untyped                                            ;
; LOOP_FILTER_C                 ; 5                     ; Untyped                                            ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                  ; Untyped                                            ;
; LOOP_FILTER_R_BITS            ; 9999                  ; Untyped                                            ;
; LOOP_FILTER_C_BITS            ; 9999                  ; Untyped                                            ;
; VCO_POST_SCALE                ; 0                     ; Untyped                                            ;
; CLK2_OUTPUT_FREQUENCY         ; 0                     ; Untyped                                            ;
; CLK1_OUTPUT_FREQUENCY         ; 0                     ; Untyped                                            ;
; CLK0_OUTPUT_FREQUENCY         ; 0                     ; Untyped                                            ;
; INTENDED_DEVICE_FAMILY        ; Cyclone IV E          ; Untyped                                            ;
; PORT_CLKENA0                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKENA1                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKENA2                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKENA3                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKENA4                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKENA5                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_EXTCLK0                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_EXTCLK1                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_EXTCLK2                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_EXTCLK3                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKBAD0                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKBAD1                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK0                     ; PORT_USED             ; Untyped                                            ;
; PORT_CLK1                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK2                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK3                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK4                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK5                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK6                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK7                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK8                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK9                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANDATA                 ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANDATAOUT              ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANDONE                 ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKLOSS                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_INCLK1                   ; PORT_UNUSED           ; Untyped                                            ;
; PORT_INCLK0                   ; PORT_USED             ; Untyped                                            ;
; PORT_FBIN                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_PLLENA                   ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKSWITCH                ; PORT_UNUSED           ; Untyped                                            ;
; PORT_ARESET                   ; PORT_USED             ; Untyped                                            ;
; PORT_PFDENA                   ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANCLK                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANACLR                 ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANREAD                 ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANWRITE                ; PORT_UNUSED           ; Untyped                                            ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_LOCKED                   ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED           ; Untyped                                            ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_PHASEDONE                ; PORT_UNUSED           ; Untyped                                            ;
; PORT_PHASESTEP                ; PORT_UNUSED           ; Untyped                                            ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANCLKENA               ; PORT_UNUSED           ; Untyped                                            ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED           ; Untyped                                            ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY     ; Untyped                                            ;
; M_TEST_SOURCE                 ; 5                     ; Untyped                                            ;
; C0_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C1_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C2_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C3_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C4_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C5_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C6_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C7_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C8_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C9_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; CBXI_PARAMETER                ; pll_altpll1           ; Untyped                                            ;
; VCO_FREQUENCY_CONTROL         ; AUTO                  ; Untyped                                            ;
; VCO_PHASE_SHIFT_STEP          ; 0                     ; Untyped                                            ;
; WIDTH_CLOCK                   ; 5                     ; Signed Integer                                     ;
; WIDTH_PHASECOUNTERSELECT      ; 4                     ; Untyped                                            ;
; USING_FBMIMICBIDIR_PORT       ; OFF                   ; Untyped                                            ;
; DEVICE_FAMILY                 ; Cyclone IV E          ; Untyped                                            ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                ; Untyped                                            ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                   ; Untyped                                            ;
; AUTO_CARRY_CHAINS             ; ON                    ; AUTO_CARRY                                         ;
; IGNORE_CARRY_BUFFERS          ; OFF                   ; IGNORE_CARRY                                       ;
; AUTO_CASCADE_CHAINS           ; ON                    ; AUTO_CASCADE                                       ;
; IGNORE_CASCADE_BUFFERS        ; OFF                   ; IGNORE_CASCADE                                     ;
+-------------------------------+-----------------------+----------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: seg_counter:counter_3 ;
+----------------+-------+-------------------------------------------+
; Parameter Name ; Value ; Type                                      ;
+----------------+-------+-------------------------------------------+
; place_value    ; 100   ; Signed Integer                            ;
+----------------+-------+-------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: seg_counter:counter_3|pll:clock_10KHz|altpll:altpll_component ;
+-------------------------------+-----------------------+----------------------------------------------------+
; Parameter Name                ; Value                 ; Type                                               ;
+-------------------------------+-----------------------+----------------------------------------------------+
; OPERATION_MODE                ; NORMAL                ; Untyped                                            ;
; PLL_TYPE                      ; AUTO                  ; Untyped                                            ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=pll ; Untyped                                            ;
; QUALIFY_CONF_DONE             ; OFF                   ; Untyped                                            ;
; COMPENSATE_CLOCK              ; CLK0                  ; Untyped                                            ;
; SCAN_CHAIN                    ; LONG                  ; Untyped                                            ;
; PRIMARY_CLOCK                 ; INCLK0                ; Untyped                                            ;
; INCLK0_INPUT_FREQUENCY        ; 20000                 ; Signed Integer                                     ;
; INCLK1_INPUT_FREQUENCY        ; 0                     ; Untyped                                            ;
; GATE_LOCK_SIGNAL              ; NO                    ; Untyped                                            ;
; GATE_LOCK_COUNTER             ; 0                     ; Untyped                                            ;
; LOCK_HIGH                     ; 1                     ; Untyped                                            ;
; LOCK_LOW                      ; 1                     ; Untyped                                            ;
; VALID_LOCK_MULTIPLIER         ; 1                     ; Untyped                                            ;
; INVALID_LOCK_MULTIPLIER       ; 5                     ; Untyped                                            ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                   ; Untyped                                            ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                   ; Untyped                                            ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                   ; Untyped                                            ;
; SKIP_VCO                      ; OFF                   ; Untyped                                            ;
; SWITCH_OVER_COUNTER           ; 0                     ; Untyped                                            ;
; SWITCH_OVER_TYPE              ; AUTO                  ; Untyped                                            ;
; FEEDBACK_SOURCE               ; EXTCLK0               ; Untyped                                            ;
; BANDWIDTH                     ; 0                     ; Untyped                                            ;
; BANDWIDTH_TYPE                ; AUTO                  ; Untyped                                            ;
; SPREAD_FREQUENCY              ; 0                     ; Untyped                                            ;
; DOWN_SPREAD                   ; 0                     ; Untyped                                            ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                   ; Untyped                                            ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                   ; Untyped                                            ;
; CLK9_MULTIPLY_BY              ; 0                     ; Untyped                                            ;
; CLK8_MULTIPLY_BY              ; 0                     ; Untyped                                            ;
; CLK7_MULTIPLY_BY              ; 0                     ; Untyped                                            ;
; CLK6_MULTIPLY_BY              ; 0                     ; Untyped                                            ;
; CLK5_MULTIPLY_BY              ; 1                     ; Untyped                                            ;
; CLK4_MULTIPLY_BY              ; 1                     ; Untyped                                            ;
; CLK3_MULTIPLY_BY              ; 1                     ; Untyped                                            ;
; CLK2_MULTIPLY_BY              ; 1                     ; Untyped                                            ;
; CLK1_MULTIPLY_BY              ; 1                     ; Untyped                                            ;
; CLK0_MULTIPLY_BY              ; 1                     ; Signed Integer                                     ;
; CLK9_DIVIDE_BY                ; 0                     ; Untyped                                            ;
; CLK8_DIVIDE_BY                ; 0                     ; Untyped                                            ;
; CLK7_DIVIDE_BY                ; 0                     ; Untyped                                            ;
; CLK6_DIVIDE_BY                ; 0                     ; Untyped                                            ;
; CLK5_DIVIDE_BY                ; 1                     ; Untyped                                            ;
; CLK4_DIVIDE_BY                ; 1                     ; Untyped                                            ;
; CLK3_DIVIDE_BY                ; 1                     ; Untyped                                            ;
; CLK2_DIVIDE_BY                ; 1                     ; Untyped                                            ;
; CLK1_DIVIDE_BY                ; 1                     ; Untyped                                            ;
; CLK0_DIVIDE_BY                ; 5000                  ; Signed Integer                                     ;
; CLK9_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK8_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK7_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK6_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK5_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK4_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK3_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK2_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK1_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK0_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK5_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK4_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK3_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK2_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK1_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK0_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK9_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK8_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK7_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK6_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK5_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK4_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK3_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK2_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK1_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK0_DUTY_CYCLE               ; 50                    ; Signed Integer                                     ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; LOCK_WINDOW_UI                ;  0.05                 ; Untyped                                            ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                ; Untyped                                            ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                ; Untyped                                            ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                ; Untyped                                            ;
; DPA_MULTIPLY_BY               ; 0                     ; Untyped                                            ;
; DPA_DIVIDE_BY                 ; 1                     ; Untyped                                            ;
; DPA_DIVIDER                   ; 0                     ; Untyped                                            ;
; EXTCLK3_MULTIPLY_BY           ; 1                     ; Untyped                                            ;
; EXTCLK2_MULTIPLY_BY           ; 1                     ; Untyped                                            ;
; EXTCLK1_MULTIPLY_BY           ; 1                     ; Untyped                                            ;
; EXTCLK0_MULTIPLY_BY           ; 1                     ; Untyped                                            ;
; EXTCLK3_DIVIDE_BY             ; 1                     ; Untyped                                            ;
; EXTCLK2_DIVIDE_BY             ; 1                     ; Untyped                                            ;
; EXTCLK1_DIVIDE_BY             ; 1                     ; Untyped                                            ;
; EXTCLK0_DIVIDE_BY             ; 1                     ; Untyped                                            ;
; EXTCLK3_PHASE_SHIFT           ; 0                     ; Untyped                                            ;
; EXTCLK2_PHASE_SHIFT           ; 0                     ; Untyped                                            ;
; EXTCLK1_PHASE_SHIFT           ; 0                     ; Untyped                                            ;
; EXTCLK0_PHASE_SHIFT           ; 0                     ; Untyped                                            ;
; EXTCLK3_TIME_DELAY            ; 0                     ; Untyped                                            ;
; EXTCLK2_TIME_DELAY            ; 0                     ; Untyped                                            ;
; EXTCLK1_TIME_DELAY            ; 0                     ; Untyped                                            ;
; EXTCLK0_TIME_DELAY            ; 0                     ; Untyped                                            ;
; EXTCLK3_DUTY_CYCLE            ; 50                    ; Untyped                                            ;
; EXTCLK2_DUTY_CYCLE            ; 50                    ; Untyped                                            ;
; EXTCLK1_DUTY_CYCLE            ; 50                    ; Untyped                                            ;
; EXTCLK0_DUTY_CYCLE            ; 50                    ; Untyped                                            ;
; VCO_MULTIPLY_BY               ; 0                     ; Untyped                                            ;
; VCO_DIVIDE_BY                 ; 0                     ; Untyped                                            ;
; SCLKOUT0_PHASE_SHIFT          ; 0                     ; Untyped                                            ;
; SCLKOUT1_PHASE_SHIFT          ; 0                     ; Untyped                                            ;
; VCO_MIN                       ; 0                     ; Untyped                                            ;
; VCO_MAX                       ; 0                     ; Untyped                                            ;
; VCO_CENTER                    ; 0                     ; Untyped                                            ;
; PFD_MIN                       ; 0                     ; Untyped                                            ;
; PFD_MAX                       ; 0                     ; Untyped                                            ;
; M_INITIAL                     ; 0                     ; Untyped                                            ;
; M                             ; 0                     ; Untyped                                            ;
; N                             ; 1                     ; Untyped                                            ;
; M2                            ; 1                     ; Untyped                                            ;
; N2                            ; 1                     ; Untyped                                            ;
; SS                            ; 1                     ; Untyped                                            ;
; C0_HIGH                       ; 0                     ; Untyped                                            ;
; C1_HIGH                       ; 0                     ; Untyped                                            ;
; C2_HIGH                       ; 0                     ; Untyped                                            ;
; C3_HIGH                       ; 0                     ; Untyped                                            ;
; C4_HIGH                       ; 0                     ; Untyped                                            ;
; C5_HIGH                       ; 0                     ; Untyped                                            ;
; C6_HIGH                       ; 0                     ; Untyped                                            ;
; C7_HIGH                       ; 0                     ; Untyped                                            ;
; C8_HIGH                       ; 0                     ; Untyped                                            ;
; C9_HIGH                       ; 0                     ; Untyped                                            ;
; C0_LOW                        ; 0                     ; Untyped                                            ;
; C1_LOW                        ; 0                     ; Untyped                                            ;
; C2_LOW                        ; 0                     ; Untyped                                            ;
; C3_LOW                        ; 0                     ; Untyped                                            ;
; C4_LOW                        ; 0                     ; Untyped                                            ;
; C5_LOW                        ; 0                     ; Untyped                                            ;
; C6_LOW                        ; 0                     ; Untyped                                            ;
; C7_LOW                        ; 0                     ; Untyped                                            ;
; C8_LOW                        ; 0                     ; Untyped                                            ;
; C9_LOW                        ; 0                     ; Untyped                                            ;
; C0_INITIAL                    ; 0                     ; Untyped                                            ;
; C1_INITIAL                    ; 0                     ; Untyped                                            ;
; C2_INITIAL                    ; 0                     ; Untyped                                            ;
; C3_INITIAL                    ; 0                     ; Untyped                                            ;
; C4_INITIAL                    ; 0                     ; Untyped                                            ;
; C5_INITIAL                    ; 0                     ; Untyped                                            ;
; C6_INITIAL                    ; 0                     ; Untyped                                            ;
; C7_INITIAL                    ; 0                     ; Untyped                                            ;
; C8_INITIAL                    ; 0                     ; Untyped                                            ;
; C9_INITIAL                    ; 0                     ; Untyped                                            ;
; C0_MODE                       ; BYPASS                ; Untyped                                            ;
; C1_MODE                       ; BYPASS                ; Untyped                                            ;
; C2_MODE                       ; BYPASS                ; Untyped                                            ;
; C3_MODE                       ; BYPASS                ; Untyped                                            ;
; C4_MODE                       ; BYPASS                ; Untyped                                            ;
; C5_MODE                       ; BYPASS                ; Untyped                                            ;
; C6_MODE                       ; BYPASS                ; Untyped                                            ;
; C7_MODE                       ; BYPASS                ; Untyped                                            ;
; C8_MODE                       ; BYPASS                ; Untyped                                            ;
; C9_MODE                       ; BYPASS                ; Untyped                                            ;
; C0_PH                         ; 0                     ; Untyped                                            ;
; C1_PH                         ; 0                     ; Untyped                                            ;
; C2_PH                         ; 0                     ; Untyped                                            ;
; C3_PH                         ; 0                     ; Untyped                                            ;
; C4_PH                         ; 0                     ; Untyped                                            ;
; C5_PH                         ; 0                     ; Untyped                                            ;
; C6_PH                         ; 0                     ; Untyped                                            ;
; C7_PH                         ; 0                     ; Untyped                                            ;
; C8_PH                         ; 0                     ; Untyped                                            ;
; C9_PH                         ; 0                     ; Untyped                                            ;
; L0_HIGH                       ; 1                     ; Untyped                                            ;
; L1_HIGH                       ; 1                     ; Untyped                                            ;
; G0_HIGH                       ; 1                     ; Untyped                                            ;
; G1_HIGH                       ; 1                     ; Untyped                                            ;
; G2_HIGH                       ; 1                     ; Untyped                                            ;
; G3_HIGH                       ; 1                     ; Untyped                                            ;
; E0_HIGH                       ; 1                     ; Untyped                                            ;
; E1_HIGH                       ; 1                     ; Untyped                                            ;
; E2_HIGH                       ; 1                     ; Untyped                                            ;
; E3_HIGH                       ; 1                     ; Untyped                                            ;
; L0_LOW                        ; 1                     ; Untyped                                            ;
; L1_LOW                        ; 1                     ; Untyped                                            ;
; G0_LOW                        ; 1                     ; Untyped                                            ;
; G1_LOW                        ; 1                     ; Untyped                                            ;
; G2_LOW                        ; 1                     ; Untyped                                            ;
; G3_LOW                        ; 1                     ; Untyped                                            ;
; E0_LOW                        ; 1                     ; Untyped                                            ;
; E1_LOW                        ; 1                     ; Untyped                                            ;
; E2_LOW                        ; 1                     ; Untyped                                            ;
; E3_LOW                        ; 1                     ; Untyped                                            ;
; L0_INITIAL                    ; 1                     ; Untyped                                            ;
; L1_INITIAL                    ; 1                     ; Untyped                                            ;
; G0_INITIAL                    ; 1                     ; Untyped                                            ;
; G1_INITIAL                    ; 1                     ; Untyped                                            ;
; G2_INITIAL                    ; 1                     ; Untyped                                            ;
; G3_INITIAL                    ; 1                     ; Untyped                                            ;
; E0_INITIAL                    ; 1                     ; Untyped                                            ;
; E1_INITIAL                    ; 1                     ; Untyped                                            ;
; E2_INITIAL                    ; 1                     ; Untyped                                            ;
; E3_INITIAL                    ; 1                     ; Untyped                                            ;
; L0_MODE                       ; BYPASS                ; Untyped                                            ;
; L1_MODE                       ; BYPASS                ; Untyped                                            ;
; G0_MODE                       ; BYPASS                ; Untyped                                            ;
; G1_MODE                       ; BYPASS                ; Untyped                                            ;
; G2_MODE                       ; BYPASS                ; Untyped                                            ;
; G3_MODE                       ; BYPASS                ; Untyped                                            ;
; E0_MODE                       ; BYPASS                ; Untyped                                            ;
; E1_MODE                       ; BYPASS                ; Untyped                                            ;
; E2_MODE                       ; BYPASS                ; Untyped                                            ;
; E3_MODE                       ; BYPASS                ; Untyped                                            ;
; L0_PH                         ; 0                     ; Untyped                                            ;
; L1_PH                         ; 0                     ; Untyped                                            ;
; G0_PH                         ; 0                     ; Untyped                                            ;
; G1_PH                         ; 0                     ; Untyped                                            ;
; G2_PH                         ; 0                     ; Untyped                                            ;
; G3_PH                         ; 0                     ; Untyped                                            ;
; E0_PH                         ; 0                     ; Untyped                                            ;
; E1_PH                         ; 0                     ; Untyped                                            ;
; E2_PH                         ; 0                     ; Untyped                                            ;
; E3_PH                         ; 0                     ; Untyped                                            ;
; M_PH                          ; 0                     ; Untyped                                            ;
; C1_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C2_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C3_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C4_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C5_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C6_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C7_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C8_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C9_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; CLK0_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK1_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK2_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK3_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK4_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK5_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK6_COUNTER                  ; E0                    ; Untyped                                            ;
; CLK7_COUNTER                  ; E1                    ; Untyped                                            ;
; CLK8_COUNTER                  ; E2                    ; Untyped                                            ;
; CLK9_COUNTER                  ; E3                    ; Untyped                                            ;
; L0_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; L1_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; G0_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; G1_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; G2_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; G3_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; E0_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; E1_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; E2_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; E3_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; M_TIME_DELAY                  ; 0                     ; Untyped                                            ;
; N_TIME_DELAY                  ; 0                     ; Untyped                                            ;
; EXTCLK3_COUNTER               ; E3                    ; Untyped                                            ;
; EXTCLK2_COUNTER               ; E2                    ; Untyped                                            ;
; EXTCLK1_COUNTER               ; E1                    ; Untyped                                            ;
; EXTCLK0_COUNTER               ; E0                    ; Untyped                                            ;
; ENABLE0_COUNTER               ; L0                    ; Untyped                                            ;
; ENABLE1_COUNTER               ; L0                    ; Untyped                                            ;
; CHARGE_PUMP_CURRENT           ; 2                     ; Untyped                                            ;
; LOOP_FILTER_R                 ;  1.000000             ; Untyped                                            ;
; LOOP_FILTER_C                 ; 5                     ; Untyped                                            ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                  ; Untyped                                            ;
; LOOP_FILTER_R_BITS            ; 9999                  ; Untyped                                            ;
; LOOP_FILTER_C_BITS            ; 9999                  ; Untyped                                            ;
; VCO_POST_SCALE                ; 0                     ; Untyped                                            ;
; CLK2_OUTPUT_FREQUENCY         ; 0                     ; Untyped                                            ;
; CLK1_OUTPUT_FREQUENCY         ; 0                     ; Untyped                                            ;
; CLK0_OUTPUT_FREQUENCY         ; 0                     ; Untyped                                            ;
; INTENDED_DEVICE_FAMILY        ; Cyclone IV E          ; Untyped                                            ;
; PORT_CLKENA0                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKENA1                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKENA2                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKENA3                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKENA4                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKENA5                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_EXTCLK0                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_EXTCLK1                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_EXTCLK2                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_EXTCLK3                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKBAD0                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKBAD1                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK0                     ; PORT_USED             ; Untyped                                            ;
; PORT_CLK1                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK2                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK3                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK4                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK5                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK6                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK7                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK8                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK9                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANDATA                 ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANDATAOUT              ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANDONE                 ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKLOSS                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_INCLK1                   ; PORT_UNUSED           ; Untyped                                            ;
; PORT_INCLK0                   ; PORT_USED             ; Untyped                                            ;
; PORT_FBIN                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_PLLENA                   ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKSWITCH                ; PORT_UNUSED           ; Untyped                                            ;
; PORT_ARESET                   ; PORT_USED             ; Untyped                                            ;
; PORT_PFDENA                   ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANCLK                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANACLR                 ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANREAD                 ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANWRITE                ; PORT_UNUSED           ; Untyped                                            ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_LOCKED                   ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED           ; Untyped                                            ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_PHASEDONE                ; PORT_UNUSED           ; Untyped                                            ;
; PORT_PHASESTEP                ; PORT_UNUSED           ; Untyped                                            ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANCLKENA               ; PORT_UNUSED           ; Untyped                                            ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED           ; Untyped                                            ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY     ; Untyped                                            ;
; M_TEST_SOURCE                 ; 5                     ; Untyped                                            ;
; C0_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C1_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C2_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C3_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C4_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C5_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C6_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C7_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C8_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C9_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; CBXI_PARAMETER                ; pll_altpll1           ; Untyped                                            ;
; VCO_FREQUENCY_CONTROL         ; AUTO                  ; Untyped                                            ;
; VCO_PHASE_SHIFT_STEP          ; 0                     ; Untyped                                            ;
; WIDTH_CLOCK                   ; 5                     ; Signed Integer                                     ;
; WIDTH_PHASECOUNTERSELECT      ; 4                     ; Untyped                                            ;
; USING_FBMIMICBIDIR_PORT       ; OFF                   ; Untyped                                            ;
; DEVICE_FAMILY                 ; Cyclone IV E          ; Untyped                                            ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                ; Untyped                                            ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                   ; Untyped                                            ;
; AUTO_CARRY_CHAINS             ; ON                    ; AUTO_CARRY                                         ;
; IGNORE_CARRY_BUFFERS          ; OFF                   ; IGNORE_CARRY                                       ;
; AUTO_CASCADE_CHAINS           ; ON                    ; AUTO_CASCADE                                       ;
; IGNORE_CASCADE_BUFFERS        ; OFF                   ; IGNORE_CASCADE                                     ;
+-------------------------------+-----------------------+----------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: seg_counter:counter_4 ;
+----------------+-------+-------------------------------------------+
; Parameter Name ; Value ; Type                                      ;
+----------------+-------+-------------------------------------------+
; place_value    ; 1000  ; Signed Integer                            ;
+----------------+-------+-------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: seg_counter:counter_4|pll:clock_10KHz|altpll:altpll_component ;
+-------------------------------+-----------------------+----------------------------------------------------+
; Parameter Name                ; Value                 ; Type                                               ;
+-------------------------------+-----------------------+----------------------------------------------------+
; OPERATION_MODE                ; NORMAL                ; Untyped                                            ;
; PLL_TYPE                      ; AUTO                  ; Untyped                                            ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=pll ; Untyped                                            ;
; QUALIFY_CONF_DONE             ; OFF                   ; Untyped                                            ;
; COMPENSATE_CLOCK              ; CLK0                  ; Untyped                                            ;
; SCAN_CHAIN                    ; LONG                  ; Untyped                                            ;
; PRIMARY_CLOCK                 ; INCLK0                ; Untyped                                            ;
; INCLK0_INPUT_FREQUENCY        ; 20000                 ; Signed Integer                                     ;
; INCLK1_INPUT_FREQUENCY        ; 0                     ; Untyped                                            ;
; GATE_LOCK_SIGNAL              ; NO                    ; Untyped                                            ;
; GATE_LOCK_COUNTER             ; 0                     ; Untyped                                            ;
; LOCK_HIGH                     ; 1                     ; Untyped                                            ;
; LOCK_LOW                      ; 1                     ; Untyped                                            ;
; VALID_LOCK_MULTIPLIER         ; 1                     ; Untyped                                            ;
; INVALID_LOCK_MULTIPLIER       ; 5                     ; Untyped                                            ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                   ; Untyped                                            ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                   ; Untyped                                            ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                   ; Untyped                                            ;
; SKIP_VCO                      ; OFF                   ; Untyped                                            ;
; SWITCH_OVER_COUNTER           ; 0                     ; Untyped                                            ;
; SWITCH_OVER_TYPE              ; AUTO                  ; Untyped                                            ;
; FEEDBACK_SOURCE               ; EXTCLK0               ; Untyped                                            ;
; BANDWIDTH                     ; 0                     ; Untyped                                            ;
; BANDWIDTH_TYPE                ; AUTO                  ; Untyped                                            ;
; SPREAD_FREQUENCY              ; 0                     ; Untyped                                            ;
; DOWN_SPREAD                   ; 0                     ; Untyped                                            ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                   ; Untyped                                            ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                   ; Untyped                                            ;
; CLK9_MULTIPLY_BY              ; 0                     ; Untyped                                            ;
; CLK8_MULTIPLY_BY              ; 0                     ; Untyped                                            ;
; CLK7_MULTIPLY_BY              ; 0                     ; Untyped                                            ;
; CLK6_MULTIPLY_BY              ; 0                     ; Untyped                                            ;
; CLK5_MULTIPLY_BY              ; 1                     ; Untyped                                            ;
; CLK4_MULTIPLY_BY              ; 1                     ; Untyped                                            ;
; CLK3_MULTIPLY_BY              ; 1                     ; Untyped                                            ;
; CLK2_MULTIPLY_BY              ; 1                     ; Untyped                                            ;
; CLK1_MULTIPLY_BY              ; 1                     ; Untyped                                            ;
; CLK0_MULTIPLY_BY              ; 1                     ; Signed Integer                                     ;
; CLK9_DIVIDE_BY                ; 0                     ; Untyped                                            ;
; CLK8_DIVIDE_BY                ; 0                     ; Untyped                                            ;
; CLK7_DIVIDE_BY                ; 0                     ; Untyped                                            ;
; CLK6_DIVIDE_BY                ; 0                     ; Untyped                                            ;
; CLK5_DIVIDE_BY                ; 1                     ; Untyped                                            ;
; CLK4_DIVIDE_BY                ; 1                     ; Untyped                                            ;
; CLK3_DIVIDE_BY                ; 1                     ; Untyped                                            ;
; CLK2_DIVIDE_BY                ; 1                     ; Untyped                                            ;
; CLK1_DIVIDE_BY                ; 1                     ; Untyped                                            ;
; CLK0_DIVIDE_BY                ; 5000                  ; Signed Integer                                     ;
; CLK9_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK8_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK7_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK6_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK5_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK4_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK3_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK2_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK1_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK0_PHASE_SHIFT              ; 0                     ; Untyped                                            ;
; CLK5_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK4_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK3_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK2_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK1_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK0_TIME_DELAY               ; 0                     ; Untyped                                            ;
; CLK9_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK8_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK7_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK6_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK5_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK4_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK3_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK2_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK1_DUTY_CYCLE               ; 50                    ; Untyped                                            ;
; CLK0_DUTY_CYCLE               ; 50                    ; Signed Integer                                     ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped                                            ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped                                            ;
; LOCK_WINDOW_UI                ;  0.05                 ; Untyped                                            ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                ; Untyped                                            ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                ; Untyped                                            ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                ; Untyped                                            ;
; DPA_MULTIPLY_BY               ; 0                     ; Untyped                                            ;
; DPA_DIVIDE_BY                 ; 1                     ; Untyped                                            ;
; DPA_DIVIDER                   ; 0                     ; Untyped                                            ;
; EXTCLK3_MULTIPLY_BY           ; 1                     ; Untyped                                            ;
; EXTCLK2_MULTIPLY_BY           ; 1                     ; Untyped                                            ;
; EXTCLK1_MULTIPLY_BY           ; 1                     ; Untyped                                            ;
; EXTCLK0_MULTIPLY_BY           ; 1                     ; Untyped                                            ;
; EXTCLK3_DIVIDE_BY             ; 1                     ; Untyped                                            ;
; EXTCLK2_DIVIDE_BY             ; 1                     ; Untyped                                            ;
; EXTCLK1_DIVIDE_BY             ; 1                     ; Untyped                                            ;
; EXTCLK0_DIVIDE_BY             ; 1                     ; Untyped                                            ;
; EXTCLK3_PHASE_SHIFT           ; 0                     ; Untyped                                            ;
; EXTCLK2_PHASE_SHIFT           ; 0                     ; Untyped                                            ;
; EXTCLK1_PHASE_SHIFT           ; 0                     ; Untyped                                            ;
; EXTCLK0_PHASE_SHIFT           ; 0                     ; Untyped                                            ;
; EXTCLK3_TIME_DELAY            ; 0                     ; Untyped                                            ;
; EXTCLK2_TIME_DELAY            ; 0                     ; Untyped                                            ;
; EXTCLK1_TIME_DELAY            ; 0                     ; Untyped                                            ;
; EXTCLK0_TIME_DELAY            ; 0                     ; Untyped                                            ;
; EXTCLK3_DUTY_CYCLE            ; 50                    ; Untyped                                            ;
; EXTCLK2_DUTY_CYCLE            ; 50                    ; Untyped                                            ;
; EXTCLK1_DUTY_CYCLE            ; 50                    ; Untyped                                            ;
; EXTCLK0_DUTY_CYCLE            ; 50                    ; Untyped                                            ;
; VCO_MULTIPLY_BY               ; 0                     ; Untyped                                            ;
; VCO_DIVIDE_BY                 ; 0                     ; Untyped                                            ;
; SCLKOUT0_PHASE_SHIFT          ; 0                     ; Untyped                                            ;
; SCLKOUT1_PHASE_SHIFT          ; 0                     ; Untyped                                            ;
; VCO_MIN                       ; 0                     ; Untyped                                            ;
; VCO_MAX                       ; 0                     ; Untyped                                            ;
; VCO_CENTER                    ; 0                     ; Untyped                                            ;
; PFD_MIN                       ; 0                     ; Untyped                                            ;
; PFD_MAX                       ; 0                     ; Untyped                                            ;
; M_INITIAL                     ; 0                     ; Untyped                                            ;
; M                             ; 0                     ; Untyped                                            ;
; N                             ; 1                     ; Untyped                                            ;
; M2                            ; 1                     ; Untyped                                            ;
; N2                            ; 1                     ; Untyped                                            ;
; SS                            ; 1                     ; Untyped                                            ;
; C0_HIGH                       ; 0                     ; Untyped                                            ;
; C1_HIGH                       ; 0                     ; Untyped                                            ;
; C2_HIGH                       ; 0                     ; Untyped                                            ;
; C3_HIGH                       ; 0                     ; Untyped                                            ;
; C4_HIGH                       ; 0                     ; Untyped                                            ;
; C5_HIGH                       ; 0                     ; Untyped                                            ;
; C6_HIGH                       ; 0                     ; Untyped                                            ;
; C7_HIGH                       ; 0                     ; Untyped                                            ;
; C8_HIGH                       ; 0                     ; Untyped                                            ;
; C9_HIGH                       ; 0                     ; Untyped                                            ;
; C0_LOW                        ; 0                     ; Untyped                                            ;
; C1_LOW                        ; 0                     ; Untyped                                            ;
; C2_LOW                        ; 0                     ; Untyped                                            ;
; C3_LOW                        ; 0                     ; Untyped                                            ;
; C4_LOW                        ; 0                     ; Untyped                                            ;
; C5_LOW                        ; 0                     ; Untyped                                            ;
; C6_LOW                        ; 0                     ; Untyped                                            ;
; C7_LOW                        ; 0                     ; Untyped                                            ;
; C8_LOW                        ; 0                     ; Untyped                                            ;
; C9_LOW                        ; 0                     ; Untyped                                            ;
; C0_INITIAL                    ; 0                     ; Untyped                                            ;
; C1_INITIAL                    ; 0                     ; Untyped                                            ;
; C2_INITIAL                    ; 0                     ; Untyped                                            ;
; C3_INITIAL                    ; 0                     ; Untyped                                            ;
; C4_INITIAL                    ; 0                     ; Untyped                                            ;
; C5_INITIAL                    ; 0                     ; Untyped                                            ;
; C6_INITIAL                    ; 0                     ; Untyped                                            ;
; C7_INITIAL                    ; 0                     ; Untyped                                            ;
; C8_INITIAL                    ; 0                     ; Untyped                                            ;
; C9_INITIAL                    ; 0                     ; Untyped                                            ;
; C0_MODE                       ; BYPASS                ; Untyped                                            ;
; C1_MODE                       ; BYPASS                ; Untyped                                            ;
; C2_MODE                       ; BYPASS                ; Untyped                                            ;
; C3_MODE                       ; BYPASS                ; Untyped                                            ;
; C4_MODE                       ; BYPASS                ; Untyped                                            ;
; C5_MODE                       ; BYPASS                ; Untyped                                            ;
; C6_MODE                       ; BYPASS                ; Untyped                                            ;
; C7_MODE                       ; BYPASS                ; Untyped                                            ;
; C8_MODE                       ; BYPASS                ; Untyped                                            ;
; C9_MODE                       ; BYPASS                ; Untyped                                            ;
; C0_PH                         ; 0                     ; Untyped                                            ;
; C1_PH                         ; 0                     ; Untyped                                            ;
; C2_PH                         ; 0                     ; Untyped                                            ;
; C3_PH                         ; 0                     ; Untyped                                            ;
; C4_PH                         ; 0                     ; Untyped                                            ;
; C5_PH                         ; 0                     ; Untyped                                            ;
; C6_PH                         ; 0                     ; Untyped                                            ;
; C7_PH                         ; 0                     ; Untyped                                            ;
; C8_PH                         ; 0                     ; Untyped                                            ;
; C9_PH                         ; 0                     ; Untyped                                            ;
; L0_HIGH                       ; 1                     ; Untyped                                            ;
; L1_HIGH                       ; 1                     ; Untyped                                            ;
; G0_HIGH                       ; 1                     ; Untyped                                            ;
; G1_HIGH                       ; 1                     ; Untyped                                            ;
; G2_HIGH                       ; 1                     ; Untyped                                            ;
; G3_HIGH                       ; 1                     ; Untyped                                            ;
; E0_HIGH                       ; 1                     ; Untyped                                            ;
; E1_HIGH                       ; 1                     ; Untyped                                            ;
; E2_HIGH                       ; 1                     ; Untyped                                            ;
; E3_HIGH                       ; 1                     ; Untyped                                            ;
; L0_LOW                        ; 1                     ; Untyped                                            ;
; L1_LOW                        ; 1                     ; Untyped                                            ;
; G0_LOW                        ; 1                     ; Untyped                                            ;
; G1_LOW                        ; 1                     ; Untyped                                            ;
; G2_LOW                        ; 1                     ; Untyped                                            ;
; G3_LOW                        ; 1                     ; Untyped                                            ;
; E0_LOW                        ; 1                     ; Untyped                                            ;
; E1_LOW                        ; 1                     ; Untyped                                            ;
; E2_LOW                        ; 1                     ; Untyped                                            ;
; E3_LOW                        ; 1                     ; Untyped                                            ;
; L0_INITIAL                    ; 1                     ; Untyped                                            ;
; L1_INITIAL                    ; 1                     ; Untyped                                            ;
; G0_INITIAL                    ; 1                     ; Untyped                                            ;
; G1_INITIAL                    ; 1                     ; Untyped                                            ;
; G2_INITIAL                    ; 1                     ; Untyped                                            ;
; G3_INITIAL                    ; 1                     ; Untyped                                            ;
; E0_INITIAL                    ; 1                     ; Untyped                                            ;
; E1_INITIAL                    ; 1                     ; Untyped                                            ;
; E2_INITIAL                    ; 1                     ; Untyped                                            ;
; E3_INITIAL                    ; 1                     ; Untyped                                            ;
; L0_MODE                       ; BYPASS                ; Untyped                                            ;
; L1_MODE                       ; BYPASS                ; Untyped                                            ;
; G0_MODE                       ; BYPASS                ; Untyped                                            ;
; G1_MODE                       ; BYPASS                ; Untyped                                            ;
; G2_MODE                       ; BYPASS                ; Untyped                                            ;
; G3_MODE                       ; BYPASS                ; Untyped                                            ;
; E0_MODE                       ; BYPASS                ; Untyped                                            ;
; E1_MODE                       ; BYPASS                ; Untyped                                            ;
; E2_MODE                       ; BYPASS                ; Untyped                                            ;
; E3_MODE                       ; BYPASS                ; Untyped                                            ;
; L0_PH                         ; 0                     ; Untyped                                            ;
; L1_PH                         ; 0                     ; Untyped                                            ;
; G0_PH                         ; 0                     ; Untyped                                            ;
; G1_PH                         ; 0                     ; Untyped                                            ;
; G2_PH                         ; 0                     ; Untyped                                            ;
; G3_PH                         ; 0                     ; Untyped                                            ;
; E0_PH                         ; 0                     ; Untyped                                            ;
; E1_PH                         ; 0                     ; Untyped                                            ;
; E2_PH                         ; 0                     ; Untyped                                            ;
; E3_PH                         ; 0                     ; Untyped                                            ;
; M_PH                          ; 0                     ; Untyped                                            ;
; C1_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C2_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C3_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C4_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C5_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C6_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C7_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C8_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; C9_USE_CASC_IN                ; OFF                   ; Untyped                                            ;
; CLK0_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK1_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK2_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK3_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK4_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK5_COUNTER                  ; G0                    ; Untyped                                            ;
; CLK6_COUNTER                  ; E0                    ; Untyped                                            ;
; CLK7_COUNTER                  ; E1                    ; Untyped                                            ;
; CLK8_COUNTER                  ; E2                    ; Untyped                                            ;
; CLK9_COUNTER                  ; E3                    ; Untyped                                            ;
; L0_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; L1_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; G0_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; G1_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; G2_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; G3_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; E0_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; E1_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; E2_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; E3_TIME_DELAY                 ; 0                     ; Untyped                                            ;
; M_TIME_DELAY                  ; 0                     ; Untyped                                            ;
; N_TIME_DELAY                  ; 0                     ; Untyped                                            ;
; EXTCLK3_COUNTER               ; E3                    ; Untyped                                            ;
; EXTCLK2_COUNTER               ; E2                    ; Untyped                                            ;
; EXTCLK1_COUNTER               ; E1                    ; Untyped                                            ;
; EXTCLK0_COUNTER               ; E0                    ; Untyped                                            ;
; ENABLE0_COUNTER               ; L0                    ; Untyped                                            ;
; ENABLE1_COUNTER               ; L0                    ; Untyped                                            ;
; CHARGE_PUMP_CURRENT           ; 2                     ; Untyped                                            ;
; LOOP_FILTER_R                 ;  1.000000             ; Untyped                                            ;
; LOOP_FILTER_C                 ; 5                     ; Untyped                                            ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                  ; Untyped                                            ;
; LOOP_FILTER_R_BITS            ; 9999                  ; Untyped                                            ;
; LOOP_FILTER_C_BITS            ; 9999                  ; Untyped                                            ;
; VCO_POST_SCALE                ; 0                     ; Untyped                                            ;
; CLK2_OUTPUT_FREQUENCY         ; 0                     ; Untyped                                            ;
; CLK1_OUTPUT_FREQUENCY         ; 0                     ; Untyped                                            ;
; CLK0_OUTPUT_FREQUENCY         ; 0                     ; Untyped                                            ;
; INTENDED_DEVICE_FAMILY        ; Cyclone IV E          ; Untyped                                            ;
; PORT_CLKENA0                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKENA1                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKENA2                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKENA3                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKENA4                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKENA5                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_EXTCLK0                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_EXTCLK1                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_EXTCLK2                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_EXTCLK3                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKBAD0                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKBAD1                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK0                     ; PORT_USED             ; Untyped                                            ;
; PORT_CLK1                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK2                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK3                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK4                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK5                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK6                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK7                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK8                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLK9                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANDATA                 ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANDATAOUT              ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANDONE                 ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKLOSS                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_INCLK1                   ; PORT_UNUSED           ; Untyped                                            ;
; PORT_INCLK0                   ; PORT_USED             ; Untyped                                            ;
; PORT_FBIN                     ; PORT_UNUSED           ; Untyped                                            ;
; PORT_PLLENA                   ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CLKSWITCH                ; PORT_UNUSED           ; Untyped                                            ;
; PORT_ARESET                   ; PORT_USED             ; Untyped                                            ;
; PORT_PFDENA                   ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANCLK                  ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANACLR                 ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANREAD                 ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANWRITE                ; PORT_UNUSED           ; Untyped                                            ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_LOCKED                   ; PORT_UNUSED           ; Untyped                                            ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED           ; Untyped                                            ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_PHASEDONE                ; PORT_UNUSED           ; Untyped                                            ;
; PORT_PHASESTEP                ; PORT_UNUSED           ; Untyped                                            ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED           ; Untyped                                            ;
; PORT_SCANCLKENA               ; PORT_UNUSED           ; Untyped                                            ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED           ; Untyped                                            ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY     ; Untyped                                            ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY     ; Untyped                                            ;
; M_TEST_SOURCE                 ; 5                     ; Untyped                                            ;
; C0_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C1_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C2_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C3_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C4_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C5_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C6_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C7_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C8_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; C9_TEST_SOURCE                ; 5                     ; Untyped                                            ;
; CBXI_PARAMETER                ; pll_altpll1           ; Untyped                                            ;
; VCO_FREQUENCY_CONTROL         ; AUTO                  ; Untyped                                            ;
; VCO_PHASE_SHIFT_STEP          ; 0                     ; Untyped                                            ;
; WIDTH_CLOCK                   ; 5                     ; Signed Integer                                     ;
; WIDTH_PHASECOUNTERSELECT      ; 4                     ; Untyped                                            ;
; USING_FBMIMICBIDIR_PORT       ; OFF                   ; Untyped                                            ;
; DEVICE_FAMILY                 ; Cyclone IV E          ; Untyped                                            ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                ; Untyped                                            ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                   ; Untyped                                            ;
; AUTO_CARRY_CHAINS             ; ON                    ; AUTO_CARRY                                         ;
; IGNORE_CARRY_BUFFERS          ; OFF                   ; IGNORE_CARRY                                       ;
; AUTO_CASCADE_CHAINS           ; ON                    ; AUTO_CASCADE                                       ;
; IGNORE_CASCADE_BUFFERS        ; OFF                   ; IGNORE_CASCADE                                     ;
+-------------------------------+-----------------------+----------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                                                  ;
+-------------------------------+---------------------------------------------------------------+
; Name                          ; Value                                                         ;
+-------------------------------+---------------------------------------------------------------+
; Number of entity instances    ; 4                                                             ;
; Entity Instance               ; seg_counter:counter_1|pll:clock_10KHz|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                                                        ;
;     -- PLL_TYPE               ; AUTO                                                          ;
;     -- PRIMARY_CLOCK          ; INCLK0                                                        ;
;     -- INCLK0_INPUT_FREQUENCY ; 20000                                                         ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                                             ;
;     -- VCO_MULTIPLY_BY        ; 0                                                             ;
;     -- VCO_DIVIDE_BY          ; 0                                                             ;
; Entity Instance               ; seg_counter:counter_2|pll:clock_10KHz|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                                                        ;
;     -- PLL_TYPE               ; AUTO                                                          ;
;     -- PRIMARY_CLOCK          ; INCLK0                                                        ;
;     -- INCLK0_INPUT_FREQUENCY ; 20000                                                         ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                                             ;
;     -- VCO_MULTIPLY_BY        ; 0                                                             ;
;     -- VCO_DIVIDE_BY          ; 0                                                             ;
; Entity Instance               ; seg_counter:counter_3|pll:clock_10KHz|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                                                        ;
;     -- PLL_TYPE               ; AUTO                                                          ;
;     -- PRIMARY_CLOCK          ; INCLK0                                                        ;
;     -- INCLK0_INPUT_FREQUENCY ; 20000                                                         ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                                             ;
;     -- VCO_MULTIPLY_BY        ; 0                                                             ;
;     -- VCO_DIVIDE_BY          ; 0                                                             ;
; Entity Instance               ; seg_counter:counter_4|pll:clock_10KHz|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                                                        ;
;     -- PLL_TYPE               ; AUTO                                                          ;
;     -- PRIMARY_CLOCK          ; INCLK0                                                        ;
;     -- INCLK0_INPUT_FREQUENCY ; 20000                                                         ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                                             ;
;     -- VCO_MULTIPLY_BY        ; 0                                                             ;
;     -- VCO_DIVIDE_BY          ; 0                                                             ;
+-------------------------------+---------------------------------------------------------------+


+---------------------------------------------------+
; Port Connectivity Checks: "seg_counter:counter_4" ;
+------+-------+----------+-------------------------+
; Port ; Type  ; Severity ; Details                 ;
+------+-------+----------+-------------------------+
; en   ; Input ; Info     ; Stuck at VCC            ;
+------+-------+----------+-------------------------+


+---------------------------------------------------+
; Port Connectivity Checks: "seg_counter:counter_3" ;
+------+-------+----------+-------------------------+
; Port ; Type  ; Severity ; Details                 ;
+------+-------+----------+-------------------------+
; en   ; Input ; Info     ; Stuck at VCC            ;
+------+-------+----------+-------------------------+


+---------------------------------------------------+
; Port Connectivity Checks: "seg_counter:counter_2" ;
+------+-------+----------+-------------------------+
; Port ; Type  ; Severity ; Details                 ;
+------+-------+----------+-------------------------+
; en   ; Input ; Info     ; Stuck at VCC            ;
+------+-------+----------+-------------------------+


+---------------------------------------------------+
; Port Connectivity Checks: "seg_counter:counter_1" ;
+------+-------+----------+-------------------------+
; Port ; Type  ; Severity ; Details                 ;
+------+-------+----------+-------------------------+
; en   ; Input ; Info     ; Stuck at VCC            ;
+------+-------+----------+-------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 13                          ;
; cycloneiii_ff         ; 134                         ;
;     CLR               ; 117                         ;
;     ENA CLR           ; 17                          ;
; cycloneiii_lcell_comb ; 219                         ;
;     arith             ; 107                         ;
;         2 data inputs ; 107                         ;
;     normal            ; 112                         ;
;         1 data inputs ; 16                          ;
;         2 data inputs ; 5                           ;
;         3 data inputs ; 5                           ;
;         4 data inputs ; 86                          ;
; cycloneiii_pll        ; 4                           ;
;                       ;                             ;
; Max LUT depth         ; 4.30                        ;
; Average LUT depth     ; 3.13                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:00     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Wed Feb 21 20:02:21 2024
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off seg_display -c seg_display
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (12021): Found 2 design units, including 1 entities, in source file src/seg_display.vhd
    Info (12022): Found design unit 1: seg_display-seg_display_rtl File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/src/seg_display.vhd Line: 24
    Info (12023): Found entity 1: seg_display File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/src/seg_display.vhd Line: 17
Info (12021): Found 2 design units, including 1 entities, in source file src/seg_counter.vhd
    Info (12022): Found design unit 1: seg_counter-seg_counter_rtl File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/src/seg_counter.vhd Line: 18
    Info (12023): Found entity 1: seg_counter File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/src/seg_counter.vhd Line: 10
Info (12021): Found 2 design units, including 1 entities, in source file src/seg_rom.vhd
    Info (12022): Found design unit 1: seg_rom-seg_rom_rtl File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/src/seg_rom.vhd Line: 12
    Info (12023): Found entity 1: seg_rom File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/src/seg_rom.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file ip/pll/pll.vhd
    Info (12022): Found design unit 1: pll-SYN File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/IP/pll/pll.vhd Line: 53
    Info (12023): Found entity 1: pll File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/IP/pll/pll.vhd Line: 43
Warning (12162): EDA synthesis tool is specified as "Custom", but Library Mapping File is not specified
Warning (12163): EDA synthesis tool is specified as "Custom", but VCC is not specified
Warning (12164): EDA synthesis tool is specified as "Custom", but GND is not specified
Info (12127): Elaborating entity "seg_display" for the top level hierarchy
Info (12129): Elaborating entity "seg_counter" using architecture "A:seg_counter_rtl" for hierarchy "seg_counter:counter_1" File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/src/seg_display.vhd Line: 78
Info (12129): Elaborating entity "pll" using architecture "A:syn" for hierarchy "seg_counter:counter_1|pll:clock_10KHz" File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/src/seg_counter.vhd Line: 24
Info (12128): Elaborating entity "altpll" for hierarchy "seg_counter:counter_1|pll:clock_10KHz|altpll:altpll_component" File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/IP/pll/pll.vhd Line: 136
Info (12130): Elaborated megafunction instantiation "seg_counter:counter_1|pll:clock_10KHz|altpll:altpll_component" File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/IP/pll/pll.vhd Line: 136
Info (12133): Instantiated megafunction "seg_counter:counter_1|pll:clock_10KHz|altpll:altpll_component" with the following parameter: File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/IP/pll/pll.vhd Line: 136
    Info (12134): Parameter "bandwidth_type" = "AUTO"
    Info (12134): Parameter "clk0_divide_by" = "5000"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "1"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "20000"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "CBX_MODULE_PREFIX=pll"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "pll_type" = "AUTO"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_USED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_UNUSED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
    Info (12134): Parameter "width_clock" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/pll_altpll1.v
    Info (12023): Found entity 1: pll_altpll1 File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/db/pll_altpll1.v Line: 30
Info (12128): Elaborating entity "pll_altpll1" for hierarchy "seg_counter:counter_1|pll:clock_10KHz|altpll:altpll_component|pll_altpll1:auto_generated" File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altpll.tdf Line: 898
Info (12129): Elaborating entity "seg_counter" using architecture "A:seg_counter_rtl" for hierarchy "seg_counter:counter_2" File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/src/seg_display.vhd Line: 83
Info (12129): Elaborating entity "seg_counter" using architecture "A:seg_counter_rtl" for hierarchy "seg_counter:counter_3" File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/src/seg_display.vhd Line: 88
Info (12129): Elaborating entity "seg_counter" using architecture "A:seg_counter_rtl" for hierarchy "seg_counter:counter_4" File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/src/seg_display.vhd Line: 93
Info (12129): Elaborating entity "seg_rom" using architecture "A:seg_rom_rtl" for hierarchy "seg_rom:rom" File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/src/seg_display.vhd Line: 98
Info (276014): Found 1 instances of uninferred RAM logic
    Info (276004): RAM logic "seg_rom:rom|rom" is uninferred due to inappropriate RAM size File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/src/seg_rom.vhd Line: 15
Warning (113028): 6 out of 16 addresses are uninitialized. The Quartus Prime software will initialize them to "0". There are 1 warnings found, and 1 warnings are reported. File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/db/seg_display.ram0_seg_rom_bebb4cdc.hdl.mif Line: 1
    Warning (113027): Addresses ranging from 10 to 15 are not initialized File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/db/seg_display.ram0_seg_rom_bebb4cdc.hdl.mif Line: 1
Warning (12162): EDA synthesis tool is specified as "Custom", but Library Mapping File is not specified
Warning (12163): EDA synthesis tool is specified as "Custom", but VCC is not specified
Warning (12164): EDA synthesis tool is specified as "Custom", but GND is not specified
Info (13000): Registers with preset signals will power-up high File: L:/VHDL/Intel_FPGA_Projects/EP4CE6_Projects/P1_7_Segment/src/seg_display.vhd Line: 51
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Info (286030): Timing-Driven Synthesis is running
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 4 node(s), including 0 DDIO, 4 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 234 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 2 input pins
    Info (21059): Implemented 11 output pins
    Info (21061): Implemented 217 logic cells
    Info (21065): Implemented 4 PLLs
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 4796 megabytes
    Info: Processing ended: Wed Feb 21 20:02:36 2024
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:29


