//=====================================================================
// Description:
// testbench
// Designer : zhaozj34@sjtu.edu.cn
// Revision History:
// V0 date:xxx Initial versionï¼Œ zhaozj34@sjtu.edu.cn
// ====================================================================

module test_bench();

// global signal
logic clk;
logic rst_n;
    
endmodule