<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(130,240)" to="(290,240)"/>
    <wire from="(100,230)" to="(290,230)"/>
    <wire from="(350,90)" to="(350,250)"/>
    <wire from="(100,230)" to="(100,310)"/>
    <wire from="(340,310)" to="(410,310)"/>
    <wire from="(100,310)" to="(290,310)"/>
    <wire from="(460,310)" to="(510,310)"/>
    <wire from="(510,270)" to="(520,270)"/>
    <wire from="(160,250)" to="(290,250)"/>
    <wire from="(160,330)" to="(290,330)"/>
    <wire from="(160,250)" to="(160,330)"/>
    <wire from="(130,320)" to="(290,320)"/>
    <wire from="(340,230)" to="(410,230)"/>
    <wire from="(70,300)" to="(290,300)"/>
    <wire from="(460,240)" to="(460,250)"/>
    <wire from="(350,250)" to="(410,250)"/>
    <wire from="(130,320)" to="(130,380)"/>
    <wire from="(100,310)" to="(100,380)"/>
    <wire from="(70,120)" to="(70,220)"/>
    <wire from="(400,330)" to="(410,330)"/>
    <wire from="(160,330)" to="(160,380)"/>
    <wire from="(70,220)" to="(70,300)"/>
    <wire from="(510,280)" to="(510,310)"/>
    <wire from="(130,120)" to="(130,240)"/>
    <wire from="(160,120)" to="(160,250)"/>
    <wire from="(350,250)" to="(350,330)"/>
    <wire from="(70,220)" to="(290,220)"/>
    <wire from="(350,330)" to="(370,330)"/>
    <wire from="(460,250)" to="(510,250)"/>
    <wire from="(510,280)" to="(520,280)"/>
    <wire from="(570,270)" to="(680,270)"/>
    <wire from="(510,250)" to="(510,270)"/>
    <wire from="(70,300)" to="(70,380)"/>
    <wire from="(100,120)" to="(100,230)"/>
    <wire from="(130,240)" to="(130,320)"/>
    <comp lib="0" loc="(100,120)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="0" loc="(350,90)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="chave"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="0" loc="(680,270)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(340,230)" name="AND Gate">
      <a name="inputs" val="4"/>
    </comp>
    <comp lib="6" loc="(42,522)" name="Text">
      <a name="text" val="0 = OR"/>
    </comp>
    <comp lib="6" loc="(41,500)" name="Text">
      <a name="text" val="Chave"/>
    </comp>
    <comp lib="6" loc="(45,538)" name="Text">
      <a name="text" val="1 = AND"/>
    </comp>
    <comp lib="1" loc="(460,310)" name="AND Gate"/>
    <comp lib="0" loc="(160,120)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="d"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(460,240)" name="AND Gate"/>
    <comp lib="1" loc="(400,330)" name="NOT Gate"/>
    <comp lib="0" loc="(130,120)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="c"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="0" loc="(70,120)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(340,310)" name="OR Gate"/>
    <comp lib="1" loc="(570,270)" name="OR Gate"/>
  </circuit>
</project>
