# RISC-V

## 全体を通しての所感

* 昨年と比べ、RISC-Vが他のCPUとどう違うのかがプレゼン・質疑で強調されていた
  * CPUを知らない人にも分かりやすい、対外的なプレゼンが多かった印象
* AI分野への採用が人気。マルチコアやGPUの代替。その他に開発支援ツールがキーワード
* 中国系企業のプレゼンに質問が多かった
* 講演資料や録画の公開は8月末予定

## オープニング：日本の半導体・デジタル産業戦略の現状（仮）（招待講演）

9nm や 4nm に向けて頑張る計画がある？

## 基調講演：AIとRISC-V技術の未来（招待講演）

Jim Keller (ジム・ケラー) | Tenstorrent (テンストレント) (カナダ)

RISC-Vコアをいくつものセルに搭載した、次世代のGPUを紹介していた。

## SoCの動作を可視化 – Tessent Embedded Analyticsのご紹介

RTLのデバッグ環境のセールス。
* 車載 : マルチコアCPUのコア毎のキャッシュミスの比率や、スレッドの実行時間の繊維などの可視化。
* AI : SoCに解析IPを搭載し、命令トレース・バストレース・メモリダンプによるデータ解析。
など。

## イマジネーションのRISC-V CPU

CPUと開発環境の紹介。
* RTXM-2200
* Catapult SDK
  無料でダウンロードできるSDK。VSCodeに拡張機能を同梱したもの。
* RISC-Vインターナショナルへの貢献

## 安全セキュアなRISC-VシステムためのGreen Hills Softwareツール

昨年と比べ、CPUのサポートと開発環境の、より詳細な部分を紹介していた。
* RISC-V CPUの設計支援
  * Intrinsicによる独自命令の定義するプラン
  * GHSに依頼して独自命令を実装してもらうプラン(開発環境全体にサポートCPUの1つとして組み込む)
* 開発環境の紹介
  * トレース、巻き戻し
  * マルチコアCPUのデバッグ(ブレークポイント使用、ステップ実行など)

QA
* メモリ仮想化？の手法

## GD32 RISC-V内蔵MCUのご紹介

3年前に発売されたMCUの紹介。

## RISC-Vデバッグと完璧なトレースソリューション

自社デバッグツールの紹介
* 様々なデバッグポート、トレースポート規格に対応
* ボードに接続して専用のGUI開発ツールと接続
* マルチコアデバッグ
* シミュレーション環境に対応
* トレースデータを元にしたプログラム評価機能

## 先端国際共同研究推進事業（ASPIRE）のご紹介

  各国・地域の有力資金配分機関（公私問わず）から
  十分な研究資金を得ている各国・地域のトップ研究者との連携を希望する
  日本側研究者チームの研究提案を公募

-- 昼休憩 --

## RISC-Vの技術を根底から支えるImperas のRISC-V設計支援ツール

* CPUモデルや周辺モデルを無償提供
* マルチコア対応のシミュレータ (ホストCPUの各コアで並列実行)
  * RISC-Vカスタム命令にも対応
* ImperasDV
* Eclipseベースの統合開発環境(デバッガ)
  * マルチコア対応
  * RTLデバッグ

## WiFi と ブルーツース と AIを両方実現できるコスト効果の良いRISC-Vチップ

## カスタム コンピュート – 要求毎に最適化

Codasipのプレゼン。
* ウェビナー: RISC-Vに関する誤解のトップ10
  RISC-VはオープンソースというよりオープンスタンダードISA。神様的なソースコード(実装)はない。
* Codasip Studioの紹介、RISC-V Processorシリーズの紹介は昨年と同じ
* カスタム命令を追加するメリット
  サイクル数と回路面積の最小化

## AkariaによるRISC-V応用事例

NSITEXE社のプロセッサ紹介。
* Akaria NS Familyの評価環境を無償公開
  * FPGA bitstream, toolchain

## オープンソースISAであるRISC-VのビジネスにIARコンパイラが不可欠な理由

商用コンパイラのセールス。
OSSなコンパイラより強い最適化とサポートが売り。

## オープンソースのシリコンエコシステムのブートストラッピング: 回顧展

-- 夕方休憩 --

## 未来への道のりを整備する：近代的な自動車とデータセンターのアーキテクチャにおけるRISC-Vとチップレット技術

## 次世代プロセッサでIoTの未来を実現

## テンストレントのデータセンターAIアクセラレーター：現行世代、次世代

## 『生成型AIの発達によるテクノロジーランドスケープの変貌』RISC-VとAIアクセラレータの電力性能向上による脱炭素への取組み

## 最近のRISC-Vアーキテクチャ状況


