# VSP JIT - Multi-Architecture Support

## üéØ Status Atual

### ‚úÖ Implementado: ARM64 (Apple Silicon)
- **Backend**: DynASM (runtime assembler)
- **Arquitetura**: AArch64 (ARMv8-A)
- **Status**: ‚úÖ **PRODU√á√ÉO** - 37 opcodes, 918 linhas, todos testes passando
- **Performance**: 23M+ ops/sec no M3 Pro
- **Cobertura**: 53% do ISA VSP

**Arquivo**: [`src/vsp/dynasm.rs`](../src/vsp/dynasm.rs)

---

## ‚ùå RISC-V: Limita√ß√£o Atual

### Problema Identificado
O crate **`dynasmrt`** atualmente **N√ÉO suporta RISC-V**. Tentamos implementar mas:

```rust
error: Unknown architecture 'riscv64'
error: Unknown instruction mnemonic 'addi'
```

### Arquiteturas Suportadas pelo DynASM
- ‚úÖ x86 (32-bit)
- ‚úÖ x86-64 (64-bit)
- ‚úÖ ARM64 (AArch64)
- ‚ùå **RISC-V** (n√£o implementado)

---

## üöÄ Solu√ß√µes para RISC-V

Analisamos 4 abordagens vi√°veis:

### 1. LLVM JIT via Inkwell ‚≠ê **RECOMENDADO**

**Vantagens**:
- ‚úÖ LLVM tem backend RISC-V maduro e otimizado
- ‚úÖ Suporta RV32, RV64, extens√µes (G, V, B, etc)
- ‚úÖ Cross-compilation para qualquer target
- ‚úÖ Otimiza√ß√µes de n√≠vel industrial

**Implementa√ß√£o**:
```rust
// Cargo.toml
[dependencies]
inkwell = { version = "0.5", features = ["llvm18-0"] }

// Uso
let context = Context::create();
Target::initialize_riscv(&Default::default());
let target = Target::from_name("riscv64").unwrap();
```

**Esfor√ßo**: 2-3 dias  
**Performance Esperada**: 15-20M ops/sec (similar a ARM64)

---

### 2. Cranelift com Target RISC-V

**Status**: Cranelift tem suporte experimental para RV64GC

**Desvantagens**:
- ‚ö†Ô∏è J√° tivemos problemas com Cranelift no macOS (PLT errors)
- ‚ö†Ô∏è Backend RISC-V menos maduro que LLVM
- ‚ö†Ô∏è Performance pode ser 20-30% inferior ao LLVM

**Esfor√ßo**: 1-2 dias  
**Performance Esperada**: 10-15M ops/sec

---

### 3. Threaded Interpreter

**Conceito**: Pr√©-processar bytecode em jump table de function pointers

```rust
pub struct VspThreadedInterpreter {
    handlers: Vec<fn(&mut SilState)>,
}

// Cada opcode √© uma fun√ß√£o nativa compilada
impl VspThreadedInterpreter {
    fn execute(&self, state: &mut SilState) {
        for handler in &self.handlers {
            handler(state);
        }
    }
}
```

**Vantagens**:
- ‚úÖ Zero depend√™ncias
- ‚úÖ Port√°vel para **qualquer** arquitetura (x86, ARM, RISC-V, WASM, etc)
- ‚úÖ C√≥digo simples e manuten√≠vel
- ‚úÖ Rastre√°vel para debugging

**Performance**: ~500M ops/sec  
**Esfor√ßo**: 1 dia  
**Uso**: Fallback universal quando JIT n√£o dispon√≠vel

---

### 4. Contribuir Backend RISC-V para DynASM

**Esfor√ßo**: 4-8 semanas (projeto de longo prazo)  
**Complexidade**: Alta (requer conhecimento profundo de DynASM internals)

Contribui√ß√£o upstream para `dynasm-rs`:
1. Fork e implementar m√≥dulo `riscv64`
2. Adicionar codifica√ß√£o de instru√ß√µes RISC-V
3. Testes extensivos com QEMU
4. PR para upstream

---

## üìä Compara√ß√£o

| Abordagem | Performance | Portabilidade | Deps | Esfor√ßo |
|-----------|------------|---------------|------|---------|
| **LLVM (Inkwell)** | ‚≠ê‚≠ê‚≠ê‚≠ê‚≠ê (15-20M) | ‚≠ê‚≠ê‚≠ê‚≠ê‚≠ê | Pesado | 2-3 dias |
| **Cranelift** | ‚≠ê‚≠ê‚≠ê‚≠ê (10-15M) | ‚≠ê‚≠ê‚≠ê‚≠ê | M√©dio | 1-2 dias |
| **Threaded Interp** | ‚≠ê‚≠ê‚≠ê (0.5M) | ‚≠ê‚≠ê‚≠ê‚≠ê‚≠ê | Zero | 1 dia |
| **DynASM RISC-V** | ‚≠ê‚≠ê‚≠ê‚≠ê‚≠ê (20M+) | ‚≠ê‚≠ê‚≠ê | Zero | 4-8 semanas |

---

## üéØ Recomenda√ß√£o

### Estrat√©gia em 2 Fases:

#### **Fase 1**: Implementar Threaded Interpreter (Agora)
- Garantir que VSP funcione em **todas as arquiteturas**
- Performance aceit√°vel para desenvolvimento e testes
- Zero depend√™ncias extras

#### **Fase 2**: LLVM JIT para RISC-V (Pr√≥xima Sprint)
- Performance compar√°vel ao ARM64 DynASM
- Suporte a todos os targets RISC-V (RV32, RV64, extens√µes)
- Permite otimiza√ß√µes avan√ßadas

---

## üíª Arquiteturas Suportadas

### Atualmente:
```
‚úÖ ARM64 (Apple Silicon)    - DynASM JIT (23M ops/sec)
‚ö†Ô∏è  x86-64 (Intel/AMD)       - Interpreter only (~500K ops/sec)
‚ö†Ô∏è  RISC-V                   - Interpreter only (~500K ops/sec)
‚ö†Ô∏è  WebAssembly              - Interpreter only (~300K ops/sec)
```

### Ap√≥s LLVM Implementation:
```
‚úÖ ARM64 (Apple Silicon)    - DynASM JIT (23M ops/sec)
‚úÖ RISC-V 64-bit            - LLVM JIT (15-20M ops/sec)
‚úÖ x86-64 (Intel/AMD)       - LLVM JIT (18-22M ops/sec)
‚ö†Ô∏è  WebAssembly              - Interpreter (~300K ops/sec)
```

---

## üõ†Ô∏è Como Testar RISC-V

### Op√ß√£o 1: QEMU Emulation

```bash
# Install QEMU RISC-V
brew install qemu

# Build for RISC-V target
rustup target add riscv64gc-unknown-linux-gnu
cargo build --target riscv64gc-unknown-linux-gnu --release

# Run in QEMU
qemu-riscv64 -L /usr/riscv64-linux-gnu target/riscv64gc-unknown-linux-gnu/release/sil
```

### Op√ß√£o 2: Hardware Real

**VisionFive 2** (StarFive JH7110):
- CPU: RISC-V RV64GC @ 1.5GHz (4 cores)
- RAM: 8GB
- OS: Debian RISC-V
- Custo: ~$80

**Milk-V Pioneer**:
- CPU: 64 cores RISC-V
- RAM: 128GB
- Para workloads pesados

---

## üìù Documenta√ß√£o Completa

Ver: [`docs/RISCV_JIT_STRATEGY.md`](./RISCV_JIT_STRATEGY.md) para:
- An√°lise t√©cnica detalhada
- Exemplos de c√≥digo LLVM
- Benchmarks esperados
- Roadmap de implementa√ß√£o

---

## üö¶ Pr√≥ximos Passos

1. **Esta Semana**: Implementar threaded interpreter
   ```bash
   cd sil-core
   cargo new --lib src/vsp/interpreter
   ```

2. **Pr√≥xima Semana**: Adicionar feature LLVM
   ```toml
   [features]
   llvm-jit = ["inkwell"]
   ```

3. **Longo Prazo**: Contribuir RISC-V backend para DynASM
   - Fork `dynasm-rs`
   - Implementar `riscv64` module
   - Upstream contribution

---

## üéì Li√ß√µes Aprendidas

### ‚úÖ O que funcionou (ARM64):
- DynASM √© **excelente** para arquiteturas suportadas
- Performance excepcional (23M ops/sec)
- C√≥digo conciso e manuten√≠vel
- Zero overhead de runtime

### ‚ö†Ô∏è Limita√ß√µes descobertas:
- **DynASM n√£o suporta RISC-V** (limita√ß√£o atual do projeto upstream)
- Depend√™ncia de backends espec√≠ficos por arquitetura
- Sem solu√ß√£o "universal" para todas as plataformas

### üí° Insights:
- **Threaded interpreter** √© fallback vi√°vel (500K ops/sec √© suficiente para muitos casos)
- **LLVM** √© a melhor op√ß√£o para multi-target JIT
- **Rust** compila muito bem para RISC-V (o interpreter nativo j√° √© r√°pido)

---

## üìö Refer√™ncias

- [DynASM GitHub](https://github.com/CensoredUsername/dynasm-rs)
- [Inkwell (LLVM Rust)](https://github.com/TheDan64/inkwell)
- [Cranelift](https://github.com/bytecodealliance/wasmtime/tree/main/cranelift)
- [RISC-V ISA Spec](https://riscv.org/technical/specifications/)
- [Rust RISC-V Target Tier](https://doc.rust-lang.org/nightly/rustc/platform-support/riscv64gc-unknown-linux-gnu.html)

---

**Status**: üìã Proposta T√©cnica  
**Decis√£o**: Pendente de implementa√ß√£o  
**Prioridade**: M√©dia (funciona via interpreter)  
**Data**: 2025-01-27  
