`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 09.11.2025 21:03:17
// Design Name: 
// Module Name: moser
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module moser(
    input logic [7:0] n,
    input logic go, clk, clr,
    output logic [15:0] res, curr,
    output logic done_f
    );
endmodule
