Timing Analyzer report for uart
Tue Jun 13 01:22:47 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; uart                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.5%      ;
;     Processors 3-4         ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 416.49 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.401 ; -25.880            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.236 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -32.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                               ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.401 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.334      ;
; -1.397 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.330      ;
; -1.382 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.315      ;
; -1.285 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.427     ; 1.853      ;
; -1.285 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.427     ; 1.853      ;
; -1.285 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.427     ; 1.853      ;
; -1.285 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 1.000        ; -0.427     ; 1.853      ;
; -1.275 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.208      ;
; -1.271 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.204      ;
; -1.256 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.189      ;
; -1.252 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.427     ; 1.820      ;
; -1.248 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.427     ; 1.816      ;
; -1.233 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.427     ; 1.801      ;
; -1.175 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 1.000        ; -0.427     ; 1.743      ;
; -1.169 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.102      ;
; -1.165 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.098      ;
; -1.150 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.083      ;
; -1.073 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.006      ;
; -1.064 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; 0.288      ; 2.347      ;
; -1.062 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; 0.288      ; 2.345      ;
; -1.045 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.978      ;
; -1.043 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 1.977      ;
; -1.041 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.974      ;
; -1.027 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 1.961      ;
; -1.026 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.959      ;
; -1.019 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.077     ; 1.937      ;
; -1.016 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.077     ; 1.934      ;
; -1.013 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.945      ;
; -1.011 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.944      ;
; -1.011 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.944      ;
; -1.009 ; transmitter:uart_tx|tx          ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; -0.076     ; 1.928      ;
; -0.987 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.919      ;
; -0.987 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.919      ;
; -0.987 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.919      ;
; -0.987 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.919      ;
; -0.980 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; 0.288      ; 2.263      ;
; -0.977 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; 0.288      ; 2.260      ;
; -0.977 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.910      ;
; -0.962 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.895      ;
; -0.954 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.887      ;
; -0.952 ; transmitter:uart_tx|data[1]     ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.290      ; 2.237      ;
; -0.944 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.877      ;
; -0.938 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; 0.288      ; 2.221      ;
; -0.936 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; 0.288      ; 2.219      ;
; -0.925 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.077     ; 1.843      ;
; -0.922 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.077     ; 1.840      ;
; -0.915 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.290      ; 2.200      ;
; -0.900 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 1.834      ;
; -0.887 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.819      ;
; -0.858 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.791      ;
; -0.858 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.791      ;
; -0.856 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.789      ;
; -0.834 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|data[0]     ; clk          ; clk         ; 1.000        ; -0.062     ; 1.767      ;
; -0.834 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|data[1]     ; clk          ; clk         ; 1.000        ; -0.062     ; 1.767      ;
; -0.834 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|data[3]     ; clk          ; clk         ; 1.000        ; -0.062     ; 1.767      ;
; -0.834 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|data[2]     ; clk          ; clk         ; 1.000        ; -0.062     ; 1.767      ;
; -0.831 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; 0.288      ; 2.114      ;
; -0.828 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; 0.288      ; 2.111      ;
; -0.824 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 1.758      ;
; -0.824 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 1.758      ;
; -0.815 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.749      ;
; -0.808 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 1.742      ;
; -0.808 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 1.742      ;
; -0.807 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 1.741      ;
; -0.804 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 1.000        ; -0.077     ; 1.722      ;
; -0.799 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.733      ;
; -0.789 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.722      ;
; -0.781 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.713      ;
; -0.777 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.710      ;
; -0.777 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.710      ;
; -0.777 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.710      ;
; -0.777 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.710      ;
; -0.758 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.291      ; 2.044      ;
; -0.756 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 1.000        ; -0.428     ; 1.323      ;
; -0.755 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.688      ;
; -0.755 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.688      ;
; -0.742 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.291      ; 2.028      ;
; -0.738 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 1.000        ; -0.428     ; 1.305      ;
; -0.738 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.671      ;
; -0.738 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.671      ;
; -0.737 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.670      ;
; -0.709 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 1.000        ; -0.077     ; 1.627      ;
; -0.705 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.637      ;
; -0.705 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.637      ;
; -0.705 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.637      ;
; -0.705 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.637      ;
; -0.693 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.077     ; 1.611      ;
; -0.693 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.626      ;
; -0.691 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.077     ; 1.609      ;
; -0.685 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.617      ;
; -0.682 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 1.000        ; 0.288      ; 1.965      ;
; -0.682 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 1.000        ; 0.288      ; 1.965      ;
; -0.681 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 1.615      ;
; -0.681 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 1.615      ;
; -0.679 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 1.000        ; 0.288      ; 1.962      ;
; -0.678 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 1.000        ; 0.288      ; 1.961      ;
; -0.678 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.611      ;
; -0.672 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.606      ;
; -0.662 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 1.000        ; 0.288      ; 1.945      ;
; -0.657 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.589      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                               ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.236 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.428      ; 0.821      ;
; 0.343 ; receiver:uart_rx|temp_data[3]   ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; receiver:uart_rx|temp_data[2]   ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; receiver:uart_rx|temp_data[1]   ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; receiver:uart_rx|temp_data[0]   ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; receiver:uart_rx|ready          ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.358 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.388 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.428      ; 0.973      ;
; 0.443 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.028      ;
; 0.444 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.029      ;
; 0.446 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.031      ;
; 0.446 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.031      ;
; 0.530 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.115      ;
; 0.540 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.759      ;
; 0.547 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.427      ; 1.131      ;
; 0.564 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.783      ;
; 0.568 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.152      ;
; 0.570 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.155      ;
; 0.571 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.155      ;
; 0.577 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.795      ;
; 0.585 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.077      ; 0.819      ;
; 0.601 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.077      ; 0.835      ;
; 0.603 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.822      ;
; 0.637 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 0.000        ; 0.077      ; 0.871      ;
; 0.637 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.856      ;
; 0.642 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.427      ; 1.226      ;
; 0.651 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.870      ;
; 0.702 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.287      ;
; 0.727 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.427      ; 1.311      ;
; 0.744 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.963      ;
; 0.745 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.964      ;
; 0.757 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.428      ; 1.342      ;
; 0.813 ; transmitter:uart_tx|data[3]     ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.428      ; 1.398      ;
; 0.827 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.045      ;
; 0.833 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.418      ;
; 0.834 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.419      ;
; 0.841 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.427      ; 1.425      ;
; 0.853 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.437      ;
; 0.853 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.437      ;
; 0.853 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.427      ; 1.437      ;
; 0.853 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.072      ;
; 0.855 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.439      ;
; 0.855 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.439      ;
; 0.859 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.079      ;
; 0.863 ; transmitter:uart_tx|tx          ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.076      ; 1.096      ;
; 0.889 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.108      ;
; 0.891 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 0.000        ; 0.428      ; 1.476      ;
; 0.894 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 0.000        ; 0.428      ; 1.479      ;
; 0.895 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.428      ; 1.480      ;
; 0.904 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.122      ;
; 0.909 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.429      ; 1.495      ;
; 0.912 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.146      ;
; 0.922 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.428      ; 1.507      ;
; 0.924 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.158      ;
; 0.924 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.158      ;
; 0.926 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.510      ;
; 0.926 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.160      ;
; 0.926 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.160      ;
; 0.935 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.169      ;
; 0.936 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.427      ; 1.520      ;
; 0.937 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 0.000        ; 0.428      ; 1.522      ;
; 0.940 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 0.000        ; 0.428      ; 1.525      ;
; 0.945 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; -0.289     ; 0.813      ;
; 0.948 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.532      ;
; 0.948 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.532      ;
; 0.948 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.428      ; 1.533      ;
; 0.949 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.168      ;
; 0.950 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.534      ;
; 0.950 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.534      ;
; 0.953 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.187      ;
; 0.954 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; -0.289     ; 0.822      ;
; 0.954 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.188      ;
; 0.956 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.190      ;
; 0.956 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.190      ;
; 0.956 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.960 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.180      ;
; 0.966 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.185      ;
; 0.966 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.185      ;
; 0.975 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 0.000        ; 0.427      ; 1.559      ;
; 0.977 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 0.000        ; 0.427      ; 1.561      ;
; 0.978 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; -0.289     ; 0.846      ;
; 0.978 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.197      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 468.16 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.136 ; -20.108           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.211 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -32.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.136 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.076      ;
; -1.132 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.072      ;
; -1.121 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.061      ;
; -1.053 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.383     ; 1.665      ;
; -1.053 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.383     ; 1.665      ;
; -1.053 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.383     ; 1.665      ;
; -1.053 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 1.000        ; -0.383     ; 1.665      ;
; -1.028 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.968      ;
; -1.024 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.964      ;
; -1.014 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.383     ; 1.626      ;
; -1.013 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.953      ;
; -1.010 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.383     ; 1.622      ;
; -0.999 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.383     ; 1.611      ;
; -0.962 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 1.000        ; -0.383     ; 1.574      ;
; -0.941 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.881      ;
; -0.937 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.877      ;
; -0.926 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.866      ;
; -0.847 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.788      ;
; -0.846 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.786      ;
; -0.838 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; 0.260      ; 2.093      ;
; -0.835 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; 0.260      ; 2.090      ;
; -0.832 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.773      ;
; -0.826 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.766      ;
; -0.822 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.762      ;
; -0.811 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.751      ;
; -0.802 ; transmitter:uart_tx|tx          ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; -0.068     ; 1.729      ;
; -0.799 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.739      ;
; -0.799 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.739      ;
; -0.798 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.068     ; 1.725      ;
; -0.795 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.068     ; 1.722      ;
; -0.789 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 1.000        ; -0.055     ; 1.729      ;
; -0.782 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; 0.260      ; 2.037      ;
; -0.779 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; 0.260      ; 2.034      ;
; -0.776 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.716      ;
; -0.776 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.716      ;
; -0.776 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.716      ;
; -0.776 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.716      ;
; -0.766 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.706      ;
; -0.756 ; transmitter:uart_tx|data[1]     ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.259      ; 2.010      ;
; -0.742 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.682      ;
; -0.742 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.682      ;
; -0.738 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.259      ; 1.992      ;
; -0.730 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; 0.260      ; 1.985      ;
; -0.727 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; 0.260      ; 1.982      ;
; -0.727 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.668      ;
; -0.721 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.068     ; 1.648      ;
; -0.720 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.660      ;
; -0.718 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.068     ; 1.645      ;
; -0.681 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 1.000        ; -0.055     ; 1.621      ;
; -0.662 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.602      ;
; -0.662 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.602      ;
; -0.656 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.596      ;
; -0.650 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; 0.260      ; 1.905      ;
; -0.647 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; 0.260      ; 1.902      ;
; -0.647 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|data[0]     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.587      ;
; -0.647 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|data[1]     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.587      ;
; -0.647 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|data[3]     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.587      ;
; -0.647 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|data[2]     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.587      ;
; -0.645 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.586      ;
; -0.645 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.586      ;
; -0.640 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.581      ;
; -0.635 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.576      ;
; -0.630 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.571      ;
; -0.630 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.571      ;
; -0.620 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.561      ;
; -0.602 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.542      ;
; -0.600 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 1.000        ; -0.068     ; 1.527      ;
; -0.598 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.538      ;
; -0.598 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.538      ;
; -0.598 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.538      ;
; -0.598 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.538      ;
; -0.594 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 1.000        ; -0.055     ; 1.534      ;
; -0.577 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.260      ; 1.832      ;
; -0.575 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 1.000        ; -0.383     ; 1.187      ;
; -0.570 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.510      ;
; -0.562 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 1.503      ;
; -0.562 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.260      ; 1.817      ;
; -0.560 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.500      ;
; -0.560 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.500      ;
; -0.556 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 1.000        ; -0.383     ; 1.168      ;
; -0.552 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.492      ;
; -0.547 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 1.000        ; -0.068     ; 1.474      ;
; -0.531 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.471      ;
; -0.531 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.471      ;
; -0.531 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.471      ;
; -0.531 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.471      ;
; -0.525 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.068     ; 1.452      ;
; -0.525 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.466      ;
; -0.525 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.466      ;
; -0.522 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.068     ; 1.449      ;
; -0.522 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.462      ;
; -0.515 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.456      ;
; -0.499 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.259      ; 1.753      ;
; -0.496 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 1.000        ; -0.055     ; 1.436      ;
; -0.496 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.436      ;
; -0.490 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 1.000        ; 0.260      ; 1.745      ;
; -0.490 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 1.000        ; 0.260      ; 1.745      ;
; -0.487 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 1.000        ; 0.260      ; 1.742      ;
; -0.486 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 1.000        ; 0.260      ; 1.741      ;
; -0.479 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 1.000        ; -0.055     ; 1.419      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.211 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.383      ; 0.738      ;
; 0.299 ; receiver:uart_rx|temp_data[3]   ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; receiver:uart_rx|temp_data[2]   ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; receiver:uart_rx|temp_data[1]   ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; receiver:uart_rx|temp_data[0]   ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; receiver:uart_rx|ready          ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.312 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.321 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.519      ;
; 0.363 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.382      ; 0.889      ;
; 0.392 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.383      ; 0.919      ;
; 0.393 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.383      ; 0.920      ;
; 0.395 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.383      ; 0.922      ;
; 0.396 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.383      ; 0.923      ;
; 0.478 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.005      ;
; 0.496 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.695      ;
; 0.507 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.705      ;
; 0.511 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.383      ; 1.038      ;
; 0.512 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.520 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.047      ;
; 0.522 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.049      ;
; 0.523 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.050      ;
; 0.526 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.068      ; 0.738      ;
; 0.534 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.732      ;
; 0.536 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.068      ; 0.748      ;
; 0.540 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.739      ;
; 0.572 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.771      ;
; 0.572 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.784      ;
; 0.579 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.778      ;
; 0.597 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.383      ; 1.124      ;
; 0.620 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.147      ;
; 0.670 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.383      ; 1.197      ;
; 0.677 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.876      ;
; 0.678 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.877      ;
; 0.693 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.382      ; 1.219      ;
; 0.731 ; transmitter:uart_tx|data[3]     ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.382      ; 1.257      ;
; 0.748 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.275      ;
; 0.753 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.951      ;
; 0.768 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.967      ;
; 0.772 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.383      ; 1.299      ;
; 0.774 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.301      ;
; 0.776 ; transmitter:uart_tx|tx          ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.068      ; 0.988      ;
; 0.785 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.312      ;
; 0.785 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.312      ;
; 0.786 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.313      ;
; 0.786 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.313      ;
; 0.787 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.986      ;
; 0.793 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.383      ; 1.320      ;
; 0.796 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 0.000        ; 0.383      ; 1.323      ;
; 0.799 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 0.000        ; 0.383      ; 1.326      ;
; 0.800 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.999      ;
; 0.814 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.382      ; 1.340      ;
; 0.816 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.068      ; 1.028      ;
; 0.819 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.382      ; 1.345      ;
; 0.824 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.023      ;
; 0.828 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.040      ;
; 0.828 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.040      ;
; 0.829 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.041      ;
; 0.829 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.041      ;
; 0.833 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.068      ; 1.045      ;
; 0.837 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 0.000        ; 0.383      ; 1.364      ;
; 0.840 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 0.000        ; 0.383      ; 1.367      ;
; 0.844 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.042      ;
; 0.845 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; -0.260     ; 0.729      ;
; 0.848 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.060      ;
; 0.849 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.061      ;
; 0.850 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.382      ; 1.376      ;
; 0.851 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.063      ;
; 0.852 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.064      ;
; 0.857 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; -0.260     ; 0.741      ;
; 0.858 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.057      ;
; 0.858 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.383      ; 1.385      ;
; 0.860 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.059      ;
; 0.865 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.392      ;
; 0.869 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.068      ;
; 0.871 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.398      ;
; 0.871 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.398      ;
; 0.872 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.399      ;
; 0.872 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.399      ;
; 0.876 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.382      ; 1.402      ;
; 0.876 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; -0.260     ; 0.760      ;
; 0.881 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.079      ;
; 0.888 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 0.000        ; 0.383      ; 1.415      ;
; 0.891 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 0.000        ; 0.383      ; 1.418      ;
; 0.897 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.096      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.352 ; -2.837            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.127 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -40.488                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.352 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.303      ;
; -0.351 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.302      ;
; -0.341 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.292      ;
; -0.282 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.233      ;
; -0.281 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.232      ;
; -0.272 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.234     ; 1.025      ;
; -0.272 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.234     ; 1.025      ;
; -0.272 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.234     ; 1.025      ;
; -0.272 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 1.000        ; -0.234     ; 1.025      ;
; -0.271 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.222      ;
; -0.269 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.234     ; 1.022      ;
; -0.268 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.234     ; 1.021      ;
; -0.258 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.234     ; 1.011      ;
; -0.214 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.165      ;
; -0.213 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.164      ;
; -0.211 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 1.000        ; -0.234     ; 0.964      ;
; -0.203 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.154      ;
; -0.163 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; 0.153      ; 1.303      ;
; -0.162 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.113      ;
; -0.161 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; 0.153      ; 1.301      ;
; -0.149 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.100      ;
; -0.148 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.099      ;
; -0.141 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.092      ;
; -0.140 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.045     ; 1.082      ;
; -0.138 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.089      ;
; -0.137 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.045     ; 1.079      ;
; -0.118 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.069      ;
; -0.117 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.068      ;
; -0.117 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.068      ;
; -0.116 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.066      ;
; -0.116 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.066      ;
; -0.116 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.066      ;
; -0.116 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.066      ;
; -0.110 ; transmitter:uart_tx|tx          ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; -0.044     ; 1.053      ;
; -0.109 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.060      ;
; -0.109 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.060      ;
; -0.101 ; transmitter:uart_tx|data[1]     ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.154      ; 1.242      ;
; -0.100 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.051      ;
; -0.100 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.051      ;
; -0.099 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.050      ;
; -0.097 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; 0.153      ; 1.237      ;
; -0.094 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; 0.153      ; 1.234      ;
; -0.093 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; 0.153      ; 1.233      ;
; -0.091 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; 0.153      ; 1.231      ;
; -0.088 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.045     ; 1.030      ;
; -0.085 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.045     ; 1.027      ;
; -0.071 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.022      ;
; -0.071 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.154      ; 1.212      ;
; -0.048 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.999      ;
; -0.039 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.990      ;
; -0.038 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.989      ;
; -0.038 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.989      ;
; -0.022 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 1.000        ; -0.045     ; 0.964      ;
; -0.016 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|data[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.967      ;
; -0.016 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|data[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.967      ;
; -0.016 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|data[3]     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.967      ;
; -0.016 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|data[2]     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.967      ;
; -0.011 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; 0.153      ; 1.151      ;
; -0.008 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; 0.153      ; 1.148      ;
; -0.004 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.955      ;
; -0.004 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.955      ;
; -0.003 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.954      ;
; 0.001  ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 0.950      ;
; 0.006  ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 0.945      ;
; 0.007  ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.943      ;
; 0.007  ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.944      ;
; 0.007  ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.944      ;
; 0.011  ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.940      ;
; 0.012  ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.154      ; 1.129      ;
; 0.012  ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 0.939      ;
; 0.014  ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 0.937      ;
; 0.022  ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.929      ;
; 0.023  ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.928      ;
; 0.023  ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.154      ; 1.118      ;
; 0.025  ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 1.000        ; -0.234     ; 0.728      ;
; 0.036  ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 1.000        ; -0.234     ; 0.717      ;
; 0.040  ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.100      ;
; 0.040  ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.911      ;
; 0.040  ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.911      ;
; 0.041  ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.099      ;
; 0.042  ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.098      ;
; 0.043  ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.097      ;
; 0.043  ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.907      ;
; 0.043  ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.907      ;
; 0.043  ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.907      ;
; 0.043  ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.907      ;
; 0.044  ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.907      ;
; 0.048  ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 1.000        ; 0.153      ; 1.092      ;
; 0.057  ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 1.000        ; -0.045     ; 0.885      ;
; 0.062  ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.889      ;
; 0.062  ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.889      ;
; 0.067  ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.045     ; 0.875      ;
; 0.068  ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 0.883      ;
; 0.069  ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.045     ; 0.873      ;
; 0.071  ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 1.000        ; -0.045     ; 0.871      ;
; 0.078  ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.154      ; 1.063      ;
; 0.084  ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 0.867      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.127 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.234      ; 0.445      ;
; 0.178 ; receiver:uart_rx|temp_data[3]   ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_rx|temp_data[2]   ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_rx|temp_data[1]   ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_rx|temp_data[0]   ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_rx|ready          ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.201 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.519      ;
; 0.242 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.560      ;
; 0.243 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.561      ;
; 0.244 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.562      ;
; 0.245 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.563      ;
; 0.279 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.597      ;
; 0.280 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.400      ;
; 0.283 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.601      ;
; 0.295 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.613      ;
; 0.296 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.614      ;
; 0.298 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.616      ;
; 0.302 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.422      ;
; 0.305 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.316 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.445      ;
; 0.325 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.454      ;
; 0.325 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.445      ;
; 0.337 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.655      ;
; 0.346 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.466      ;
; 0.348 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.477      ;
; 0.353 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.473      ;
; 0.384 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.702      ;
; 0.391 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.511      ;
; 0.392 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.512      ;
; 0.398 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.716      ;
; 0.402 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.720      ;
; 0.422 ; transmitter:uart_tx|data[3]     ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.740      ;
; 0.428 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.746      ;
; 0.438 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.558      ;
; 0.439 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.234      ; 0.757      ;
; 0.442 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.760      ;
; 0.442 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.760      ;
; 0.443 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.761      ;
; 0.444 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.762      ;
; 0.444 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.564      ;
; 0.445 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.763      ;
; 0.458 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.776      ;
; 0.461 ; transmitter:uart_tx|tx          ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.589      ;
; 0.475 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.595      ;
; 0.475 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.793      ;
; 0.477 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.598      ;
; 0.479 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.599      ;
; 0.482 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.800      ;
; 0.484 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 0.000        ; 0.234      ; 0.802      ;
; 0.486 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.804      ;
; 0.486 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 0.000        ; 0.234      ; 0.804      ;
; 0.488 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.617      ;
; 0.493 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.622      ;
; 0.493 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.622      ;
; 0.493 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.234      ; 0.811      ;
; 0.494 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.623      ;
; 0.495 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.624      ;
; 0.496 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.814      ;
; 0.496 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.814      ;
; 0.497 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.815      ;
; 0.498 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.816      ;
; 0.501 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.621      ;
; 0.501 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.819      ;
; 0.504 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.823      ;
; 0.507 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 0.000        ; 0.234      ; 0.825      ;
; 0.508 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; -0.153     ; 0.439      ;
; 0.510 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 0.000        ; 0.234      ; 0.828      ;
; 0.510 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 0.000        ; 0.234      ; 0.828      ;
; 0.511 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.640      ;
; 0.511 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.512 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 0.000        ; 0.234      ; 0.830      ;
; 0.518 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; -0.153     ; 0.450      ;
; 0.522 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.652      ;
; 0.524 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.653      ;
; 0.524 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.645      ;
; 0.525 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.654      ;
; 0.526 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.655      ;
; 0.528 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; -0.153     ; 0.459      ;
; 0.529 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.649      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.401  ; 0.127 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.401  ; 0.127 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -25.88  ; 0.0   ; 0.0      ; 0.0     ; -40.488             ;
;  clk             ; -25.880 ; 0.000 ; N/A      ; N/A     ; -40.488             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_busy        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ready          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_out[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_out[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_out[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ready_clr               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_en                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rstn                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rx                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; tx_busy        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; ready          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; led_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; led_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; led_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; led_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; display_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; display_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; display_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; display_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; display_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; display_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; display_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; tx_busy        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; ready          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; led_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; led_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; led_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; led_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; display_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; display_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; display_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; display_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; display_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; display_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; display_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; tx_busy        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; ready          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; led_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 314      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 314      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 47    ; 47   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 36    ; 36   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; data_en    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rstn       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; display_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_out[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_out[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_out[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_out[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_busy        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; data_en    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rstn       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; display_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_out[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_out[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_out[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_out[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_busy        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Jun 13 01:22:45 2023
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.401             -25.880 clk 
Info (332146): Worst-case hold slack is 0.236
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.236               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.136
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.136             -20.108 clk 
Info (332146): Worst-case hold slack is 0.211
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.211               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.352
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.352              -2.837 clk 
Info (332146): Worst-case hold slack is 0.127
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.127               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.488 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4782 megabytes
    Info: Processing ended: Tue Jun 13 01:22:47 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


