Pontif�cia Universidade Cat�lica de Minas Gerais
Curso de Ci�ncia da Computa��o
AC1 - AVALIA��O 02 -  Data: 05/11/2020

Nome: IYAN LUCAS DUARTE MARQUES                   Matr�cula: 6  9  1  3  6  0
                                                             a  b  c  d  e  f

Instru��es                                  Tempo previsto: 110m + Extra:  40m

Preencher e enviar para a tarefa 2020-2_ARQ1_A02 no Canvas.

Haver� apenas tr�s (3) tentativas para postar as respostas.
Favor enviar pelo menos uma vez at� �s 12:20h.

Escolher apenas op��o considerada correta.

Se n�o houver, JUSTIFICAR suas respostas ao final.


Respostas
Favor n�o alterar o formato do gabarito.

01  02  03  04  05  06  07  08  09  10
[B] [C] [C] [B] [A] [B] [C] [A] [C] [A]
11  12   13  14  15  16	17  18  19  20
[B] [A] [C] [B] [D] [A] [D] [C] [D] [A]


01.) O n�mero de flip-flops necess�rios para se construir
     um contador crescente m�dulo N �

[ ] a.) floor ( log2 (N-1) )
[X] b.) ceil  ( log2 (N) )
[ ] c.) floor ( log2 (N+1) )
[ ] d.) ceil  ( log2 (N) + 1 )
[ ] e.) outra resposta (JUSTIFICAR)

02.) O n�mero m�nimo de portas l�gicas necess�rio para
     se controlar um contador crescente m�dulo 6
     com flip-flops do tipo T ligados em sequ�ncia,
     apenas com entradas de clock (CLK) e clear (CLR) �

[ ] a.) 6
[ ] b.) 5
[X] c.) 4
[ ] d.) 3
[ ] e.) outra resposta (JUSTIFICAR)

03.) A maior frequ�ncia atingida por um contador crescente com
     4 flip-flops JK com tempo de propaga��o de 125 [ns]  �

[ ] a.)  10 MHz
[ ] b.)  20 MHz <- pode ser
[X] c.)  50 MHz
[ ] d.) 100 MHz
[ ] e.) outra resposta (JUSTIFICAR)

04.) Se um flip-flop SR em estado de "hold" com sa�da Q' = 1
     receber apenas um pulso em n�vel alto na entrada S,
     mantendo a entrada R em n�vel baixo, a sa�da Q ir�

[ ] a.) momentaneamente para 0 e voltar� a 1
[X] b.) momentaneamente para 1 e voltar� a 0
[ ] c.) comutar para 1
[ ] d.) manter-se em 0
[ ] e.) outra resposta (JUSTIFICAR)

05.) Um contador em anel tem comportamento an�logo a um

[X] a.) registrador de deslocamento circular para direita  (ROR)
[ ] b.) registrador de deslocamento circular para esquerda (ROL)
[ ] c.) contador decrescente m�dulo 2N
[ ] d.) contador crescente   m�dulo 2N
[ ] e.) outra resposta (JUSTIFICAR)

06.) Ao relacionar a primeira coluna com a segunda,
     a sequ�ncia correspondente ser� igual a

     A. registrador de deslocamento----1. para conversor paralelo-s�rie
     B. multiplexador----------\/------2. sele��o de endere�o na mem�ria
     C. demultiplexador--------/\------3. sele��o de opera��es na ALU

[ ] a.) A1-B2-C3
[X] b.) A1-B3-C2
[ ] c.) A2-B3-C1
[ ] d.) A3-B1-C2
[ ] e.) outra resposta (JUSTIFICAR)

Para as pr�ximas quest�es, considerar o projeto de um multiplicador
de 2 bits (ab) por 2 bits (cd), cujas sa�das (uv) ser�o limitadas 
m�dulo 4 a ser implementado apenas com portas l�gicas simples.

07.) Ter� express�o SoP para o bit 1 (u) igual a

[ ] a.) {6,7,9,A,D,F}
[ ] b.) {6,7,9,B,C,E}
[X] c.) {6,7,9,B,D,E}
[ ] d.) {6,7,9,A,C,F}
[ ] e.) outra resposta (JUSTIFICAR)

08.) Ter� express�o PoS para o bit 0 (v) igual a

[X] a.) {0,1,2,3,4,6,8,9,A,B,C,E}
[ ] b.) {0,1,2,3,4,5,8,9,A,B,C,E}
[ ] c.) {0,1,2,3,4,6,7,9,A,B,C,E}
[ ] d.) {0,1,2,3,4,5,7,9,A,B,C,E}
[ ] e.) outra resposta (JUSTIFICAR)

*09.) Ter� express�o SoP mais simplificada para o bit 0 (v) igual a

[ ] a.) assign v = ~a & b & d;
[ ] b.) assign v = ~a & d;
[X] c.) assign v =  a & b;
[ ] d.) assign v =  b & d;
[ ] e.) outra resposta (JUSTIFICAR)

10.) Ter� a express�o PoS mais simplificada para o bit 1 (u) com

[X] a.) 4 grupos de 4 e 1 grupo  de 1
[ ] b.) 3 grupos de 4 e 1 grupo  de 1
[ ] c.) 3 grupos de 4 e 2 grupos de 1
[ ] d.) 2 grupos de 4 e 3 grupos de 1
[ ] e.) outra resposta (JUSTIFICAR)

11.) Dois flip-flops est�o montados de maneira que
     Ja = Qb' e Ka = Qb, Jb = Qa e Kb = Qa', ap�s
     um pulso de clear (CLR) e 243 pulsos de clock (CLK)
     as sa�das Qa e Qb ser�o respectivamente iguais a

[ ] a.) 00
[X] b.) 01
[ ] c.) 10
[ ] d.) 11
[ ] e.) outra resposta (JUSTIFICAR)

12.) As sa�das de um flip-flop D est�o ligadas a um multiplexador
     de modo que Qa est� na entrada 0 e Qa' est� na entrada 1.
     A sa�da do multiplexador est� ligada � entrada Da.
     Um sinal A ser� usado como seletor do multiplexador.
     O diagrama de estados que descreve o comportamento do circuito
     � tal que

[X] a.) se A=0, o circuito ficar� em "hold", independente do clock
[ ] b.) se A=0, o circuito ir� para  "set" , ap�s clear, no primeiro clock
[ ] c.) se A=1, o circuito ir� para "reset", ap�s clear, no primeiro clock
[ ] d.) se A=1, o circuito ficar� em "set" , independente do clock
[ ] e.) outra resposta (JUSTIFICAR)

13.) Um diagrama de estados de um circuito com duas entradas (ab) 
     apresenta o seguinte comportamento: ir� ou permanecer� no estado 1, 
     se a=1 e b=0 ou se a=0, independente do valor de b; sen�o, 
     estar� ou ir� para o estado 0. Esse circuito poder� ser
     substitu�do por uma porta l�gica

[ ] a.) XOR
[ ] b.) XNOR
[X] c.) NAND
[ ] d.) NOR
[ ] e.) outra resposta (JUSTIFICAR)

14.) Dada a tabela de transi��es de estados abaixo,
     as express�es que definem o circuito baseado em 
     flip-flops do tipo D s�o

     atual   pr�ximo
     Qa Qb    Qa Qb
     0  0 (0)  0  1 (0)
     0  1 (0)  1  1 (1)
     1  0 (0)  0  0 (0)
     1  1 (0)  1  0 (1)

[ ] a.) Da = b  e Db = a
[ ] b.) Da = b  e Db = a'
[ ] c.) Da = b' e Db = a
[X] d.) Da = b' e Db = a'
[ ] e.) outra resposta (JUSTIFICAR)

15.) A sequ�ncia de transi��es de estados de
     dois flip-flops tipo D est�o montados
     em um circuito s�ncrono regido pelas
     express�es abaixo:

     Da = Qa'   e   Db = Qa xor Qb'

[ ] a.) 0-3-0
[ ] b.) 0-3-1-0
[ ] c.) 0-3-2-1-0
[X] d.) 0-3-1-2-0
[ ] e.) outra resposta (JUSTIFICAR)

16.) Uma m�quina de Turing dever� se comportar
     como um contador m�dulo-3, ou seja, a cada
     3 entradas iguais a 1, dever� voltar ao estado 0.
     Para se fazer com que o estado final seja sempre 0,
     quando n�o houver mais entradas,
     as regras para fazer isso dever�o ser iguais a

[X] a.) {q0,#,q0,#,S}, {q1,#,q0,#,S}, {q2,#,q0,#,S}
[ ] b.) {q0,0,q0,#,S}, {q1,#,q0,#,S}, {q2,#,q0,#,L}
[ ] c.) {q0,1,q0,#,S}, {q1,#,q0,#,L}, {q2,#,q0,#,S}
[ ] d.) {q0,#,q0,#,S}, {q1,#,q0,#,L}, {q2,#,q0,#,L}
[ ] e.) outra resposta (JUSTIFICAR)

17.) Quatro flip-flops JK (ABCD) est�o montados assincronamente
     em configura��o de "toggle", com clock inicial em A, e
     entradas dos seguintes recebendo as sa�das positivas dos
     anteriores. Uma porta NAND recebe os sinais de "toggle" e Qb
     e produz o sinal E.
     Se as sa�das atuais forem ABCDE={11101}, as pr�ximas ser�o

[ ] a.) ABCDE={11100}
[ ] b.) ABCDE={11110}
[ ] c.) ABCDE={01101}
[X] d.) ABCDE={01100}
[ ] e.) outra resposta (JUSTIFICAR)

18.) As express�es resultantes da simplifica��o da tabela abaixo
     por mapa de Veitch-Karnaugh (X="don't care"=pode ser escolhido)
     ser�o

     INPUT Qt Qt+1 J K
       0    0  0   0 X
       0    1  0   X 1
       1    0  1   1 X
       1    1  0   X 0

[ ] a.) J=INPUT' e K = INPUT'
[ ] b.) J=INPUT' e K = INPUT
[X] c.) J=INPUT  e K = INPUT'
[ ] d.) J=INPUT  e K = INPUT
[ ] e.) outra resposta (JUSTIFICAR)

19.) Quatro flip-flops T (DCBA) est�o montados assincronamente
     com clock inicial em D, e as entradas Tc=Qd',Tb=Qc' e Ta=Qb'.
     Se as sa�das atuais forem ABCD={0110}, ap�s 2 clocks
     as pr�ximas sa�das ser�o

[ ] a.) 1100
[ ] b.) 1000
[ ] c.) 0100
[x] d.) 0010
[ ] e.) outra resposta (JUSTIFICAR)

20.) Um clock possui tm = ts = 2[s] e
     � aplicado a um flip-flop JK configurado em "toggle".
     O sinal de sa�da ter� per�odo [s] equivalente a

[X] a.) 1
[ ] b.) 2
[ ] c.) 4
[ ] d.) 8
[ ] e.) outra resposta (JUSTIFICAR)

__________________________________________________

JUSTIFICATIVAS


