+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                    ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u0|rst_controller_003|alt_rst_req_sync_uq1                                                                                                                                   ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_003|alt_rst_sync_uq1                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_003                                                                                                                                                        ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                   ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|alt_rst_sync_uq1                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002                                                                                                                                                        ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                   ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_sync_uq1                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001                                                                                                                                                        ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_req_sync_uq1                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_sync_uq1                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper_001                                                                                                                                                            ; 0     ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper                                                                                                                                                                ; 0     ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_009|core                                                                                                                                 ; 122   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_009                                                                                                                                      ; 125   ; 3              ; 0            ; 3              ; 120    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_008|core                                                                                                                                 ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_008                                                                                                                                      ; 129   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_007|core                                                                                                                                 ; 122   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_007                                                                                                                                      ; 125   ; 3              ; 0            ; 3              ; 120    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_006|core                                                                                                                                 ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_006                                                                                                                                      ; 129   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_005|core                                                                                                                                 ; 122   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_005                                                                                                                                      ; 125   ; 3              ; 0            ; 3              ; 120    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_004|core                                                                                                                                 ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_004                                                                                                                                      ; 129   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_003|core                                                                                                                                 ; 122   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_003                                                                                                                                      ; 125   ; 3              ; 0            ; 3              ; 120    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_002|core                                                                                                                                 ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_002                                                                                                                                      ; 129   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_001|core                                                                                                                                 ; 122   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_001                                                                                                                                      ; 125   ; 3              ; 0            ; 3              ; 120    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline|core                                                                                                                                     ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline                                                                                                                                          ; 129   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|limiter_pipeline_003|core                                                                                                                               ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|limiter_pipeline_003                                                                                                                                    ; 129   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|limiter_pipeline_002|core                                                                                                                               ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|limiter_pipeline_002                                                                                                                                    ; 129   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|limiter_pipeline_001|core                                                                                                                               ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|limiter_pipeline_001                                                                                                                                    ; 129   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|limiter_pipeline|core                                                                                                                                   ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|limiter_pipeline                                                                                                                                        ; 129   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_019|clock_xer                                                                                                                                   ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_019                                                                                                                                             ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_018|clock_xer                                                                                                                                   ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_018                                                                                                                                             ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_017|clock_xer                                                                                                                                   ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_017                                                                                                                                             ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_016|clock_xer                                                                                                                                   ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_016                                                                                                                                             ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_015|clock_xer                                                                                                                                   ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_015                                                                                                                                             ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_014|clock_xer                                                                                                                                   ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_014                                                                                                                                             ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_013|clock_xer                                                                                                                                   ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_013                                                                                                                                             ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_012|clock_xer                                                                                                                                   ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_012                                                                                                                                             ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_011|clock_xer                                                                                                                                   ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_011                                                                                                                                             ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_010|clock_xer                                                                                                                                   ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_010                                                                                                                                             ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_009|clock_xer                                                                                                                                   ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_009                                                                                                                                             ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_008|clock_xer                                                                                                                                   ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_008                                                                                                                                             ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_007|clock_xer                                                                                                                                   ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_007                                                                                                                                             ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_006|clock_xer                                                                                                                                   ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_006                                                                                                                                             ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_005|clock_xer                                                                                                                                   ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_005                                                                                                                                             ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_004|clock_xer                                                                                                                                   ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_004                                                                                                                                             ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_003|clock_xer                                                                                                                                   ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_003                                                                                                                                             ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_002|clock_xer                                                                                                                                   ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_002                                                                                                                                             ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_001|clock_xer                                                                                                                                   ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_001                                                                                                                                             ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser|clock_xer                                                                                                                                       ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser                                                                                                                                                 ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_xbar_mux_001|arb|adder                                                                                                                              ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_xbar_mux_001|arb                                                                                                                                    ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_xbar_mux_001                                                                                                                                        ; 623   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_xbar_mux|arb|adder                                                                                                                                  ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_xbar_mux|arb                                                                                                                                        ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_xbar_mux                                                                                                                                            ; 623   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_xbar_demux_004                                                                                                                                      ; 128   ; 4              ; 2            ; 4              ; 249    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_xbar_demux_003                                                                                                                                      ; 128   ; 4              ; 2            ; 4              ; 249    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_xbar_demux_002                                                                                                                                      ; 128   ; 4              ; 2            ; 4              ; 249    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_xbar_demux_001                                                                                                                                      ; 128   ; 4              ; 2            ; 4              ; 249    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_xbar_demux                                                                                                                                          ; 128   ; 4              ; 2            ; 4              ; 249    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_xbar_mux_004|arb|adder                                                                                                                              ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_xbar_mux_004|arb                                                                                                                                    ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_xbar_mux_004                                                                                                                                        ; 251   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_xbar_mux_003|arb|adder                                                                                                                              ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_xbar_mux_003|arb                                                                                                                                    ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_xbar_mux_003                                                                                                                                        ; 251   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_xbar_mux_002|arb|adder                                                                                                                              ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_xbar_mux_002|arb                                                                                                                                    ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_xbar_mux_002                                                                                                                                        ; 251   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_xbar_mux_001|arb|adder                                                                                                                              ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_xbar_mux_001|arb                                                                                                                                    ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_xbar_mux_001                                                                                                                                        ; 251   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_xbar_mux|arb|adder                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_xbar_mux|arb                                                                                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_xbar_mux                                                                                                                                            ; 251   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_xbar_demux_001                                                                                                                                      ; 131   ; 25             ; 2            ; 25             ; 621    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_xbar_demux                                                                                                                                          ; 131   ; 25             ; 2            ; 25             ; 621    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min                                                                                       ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment                                                                       ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|align_address_to_size                                                                         ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba                                                                                               ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_004                                                                                                                                       ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min                                                                                       ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment                                                                       ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|align_address_to_size                                                                         ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba                                                                                               ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_003                                                                                                                                       ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min                                                                                       ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment                                                                       ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|align_address_to_size                                                                         ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba                                                                                               ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_002                                                                                                                                       ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min                                                                                       ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment                                                                       ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|align_address_to_size                                                                         ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba                                                                                               ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter_001                                                                                                                                       ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract                                                                           ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                                                                                    ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract                                                                           ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                                                                                    ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract                                                                           ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                                                                                    ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract                                                                           ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                                                                                    ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract                                                                           ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                                                                                    ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract                                                                           ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                                                                                    ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min                                                                                           ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment                                                                           ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|align_address_to_size                                                                             ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter|altera_merlin_burst_adapter_full.the_ba                                                                                                   ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|burst_adapter                                                                                                                                           ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|limiter_001                                                                                                                                             ; 252   ; 0              ; 0            ; 0              ; 250    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|limiter                                                                                                                                                 ; 252   ; 0              ; 0            ; 0              ; 250    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|id_router_004|the_default_decode                                                                                                                        ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|id_router_004                                                                                                                                           ; 122   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|id_router_003|the_default_decode                                                                                                                        ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|id_router_003                                                                                                                                           ; 122   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|id_router_002|the_default_decode                                                                                                                        ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|id_router_002                                                                                                                                           ; 122   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|id_router_001|the_default_decode                                                                                                                        ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|id_router_001                                                                                                                                           ; 122   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|id_router|the_default_decode                                                                                                                            ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|id_router                                                                                                                                               ; 122   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|addr_router_001|the_default_decode                                                                                                                      ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|addr_router_001                                                                                                                                         ; 122   ; 0              ; 5            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|addr_router|the_default_decode                                                                                                                          ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|addr_router                                                                                                                                             ; 122   ; 0              ; 5            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|analog_v_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                   ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|analog_v_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                     ; 162   ; 39             ; 0            ; 39             ; 121    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|analog_v_ctrl_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                 ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|analog_v_ctrl_s1_translator_avalon_universal_slave_0_agent                                                                                              ; 321   ; 39             ; 42           ; 39             ; 341    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rdflg_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                           ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rdflg_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                             ; 162   ; 39             ; 0            ; 39             ; 121    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rdflg_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                         ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rdflg_s1_translator_avalon_universal_slave_0_agent                                                                                                      ; 321   ; 39             ; 42           ; 39             ; 341    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rddat_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                           ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rddat_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                             ; 162   ; 39             ; 0            ; 39             ; 121    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rddat_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                         ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rddat_s1_translator_avalon_universal_slave_0_agent                                                                                                      ; 321   ; 39             ; 42           ; 39             ; 341    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rdadd_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                           ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rdadd_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                             ; 162   ; 39             ; 0            ; 39             ; 121    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rdadd_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                         ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rdadd_s1_translator_avalon_universal_slave_0_agent                                                                                                      ; 321   ; 39             ; 42           ; 39             ; 341    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                         ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                           ; 162   ; 39             ; 0            ; 39             ; 121    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_translator_avalon_universal_slave_0_agent|uncompressor                                                                       ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_translator_avalon_universal_slave_0_agent                                                                                    ; 321   ; 39             ; 42           ; 39             ; 341    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|hps_0_h2f_lw_axi_master_agent|align_address_to_size                                                                                                     ; 38    ; 0              ; 1            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|hps_0_h2f_lw_axi_master_agent                                                                                                                           ; 427   ; 91             ; 197          ; 91             ; 306    ; 91              ; 91            ; 91              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|analog_v_ctrl_s1_translator                                                                                                                             ; 105   ; 7              ; 22           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rdflg_s1_translator                                                                                                                                     ; 105   ; 7              ; 22           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rddat_s1_translator                                                                                                                                     ; 105   ; 7              ; 22           ; 7              ; 36     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rdadd_s1_translator                                                                                                                                     ; 105   ; 7              ; 22           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_translator                                                                                                                   ; 105   ; 7              ; 19           ; 7              ; 73     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1                                                                                                                                                         ; 322   ; 0              ; 0            ; 0              ; 215    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_003|core                                                                                                                                 ; 235   ; 0              ; 0            ; 0              ; 233    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_003                                                                                                                                      ; 238   ; 3              ; 0            ; 3              ; 233    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_002|core                                                                                                                                 ; 235   ; 0              ; 0            ; 0              ; 233    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_002                                                                                                                                      ; 238   ; 3              ; 0            ; 3              ; 233    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_001|core                                                                                                                                 ; 237   ; 0              ; 0            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_001                                                                                                                                      ; 239   ; 2              ; 0            ; 2              ; 235    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline|core                                                                                                                                     ; 237   ; 0              ; 0            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline                                                                                                                                          ; 239   ; 2              ; 0            ; 2              ; 235    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|limiter_pipeline_001|core                                                                                                                               ; 237   ; 0              ; 0            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|limiter_pipeline_001                                                                                                                                    ; 239   ; 2              ; 0            ; 2              ; 235    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|limiter_pipeline|core                                                                                                                                   ; 237   ; 0              ; 0            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|limiter_pipeline                                                                                                                                        ; 239   ; 2              ; 0            ; 2              ; 235    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_003|clock_xer                                                                                                                                   ; 239   ; 0              ; 0            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_003                                                                                                                                             ; 241   ; 2              ; 0            ; 2              ; 235    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_002|clock_xer                                                                                                                                   ; 239   ; 0              ; 0            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_002                                                                                                                                             ; 241   ; 2              ; 0            ; 2              ; 235    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001|clock_xer                                                                                                                                   ; 239   ; 0              ; 0            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001                                                                                                                                             ; 241   ; 2              ; 0            ; 2              ; 235    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser|clock_xer                                                                                                                                       ; 239   ; 0              ; 0            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser                                                                                                                                                 ; 241   ; 2              ; 0            ; 2              ; 235    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_mux|arb|adder                                                                                                                                  ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_mux|arb                                                                                                                                        ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_mux                                                                                                                                            ; 471   ; 0              ; 0            ; 0              ; 236    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_demux_001                                                                                                                                      ; 237   ; 1              ; 2            ; 1              ; 235    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_demux                                                                                                                                          ; 237   ; 1              ; 2            ; 1              ; 235    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_001                                                                                                                                        ; 237   ; 0              ; 2            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux                                                                                                                                            ; 237   ; 0              ; 2            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_demux                                                                                                                                          ; 238   ; 4              ; 2            ; 4              ; 469    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract                                                                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                                                                                ; 22    ; 3              ; 0            ; 3              ; 11     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract                                                                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                                                                                ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract                                                                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                                                                                ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract                                                                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                                                                                ; 22    ; 3              ; 0            ; 3              ; 11     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract                                                                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                                                                                ; 22    ; 3              ; 0            ; 3              ; 11     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract                                                                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                                                                                ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min                                                                                       ; 42    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment                                                                       ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|align_address_to_size                                                                         ; 40    ; 5              ; 0            ; 5              ; 36     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba                                                                                               ; 237   ; 0              ; 9            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter_001                                                                                                                                       ; 237   ; 0              ; 0            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract                                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                                                                                    ; 22    ; 3              ; 0            ; 3              ; 11     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract                                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                                                                                    ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract                                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                                                                                    ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract                                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                                                                                    ; 22    ; 3              ; 0            ; 3              ; 11     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract                                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                                                                                    ; 22    ; 3              ; 0            ; 3              ; 11     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract                                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                                                                                    ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min                                                                                           ; 42    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment                                                                           ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|align_address_to_size                                                                             ; 40    ; 5              ; 0            ; 5              ; 36     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba                                                                                                   ; 237   ; 0              ; 9            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter                                                                                                                                           ; 237   ; 0              ; 0            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|limiter                                                                                                                                                 ; 472   ; 1              ; 1            ; 1              ; 470    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_001|the_default_decode                                                                                                                        ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_001                                                                                                                                           ; 235   ; 0              ; 2            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router|the_default_decode                                                                                                                            ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router                                                                                                                                               ; 235   ; 0              ; 2            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|addr_router|the_default_decode                                                                                                                          ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|addr_router                                                                                                                                             ; 235   ; 0              ; 3            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_0_f2h_axi_slave_agent|read_rsp_fifo                                                                                                                 ; 275   ; 41             ; 0            ; 41             ; 232    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_0_f2h_axi_slave_agent|write_rsp_fifo                                                                                                                ; 275   ; 41             ; 0            ; 41             ; 232    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_0_f2h_axi_slave_agent|read_burst_uncompressor                                                                                                       ; 61    ; 1              ; 0            ; 1              ; 59     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_0_f2h_axi_slave_agent|check_and_align_address_to_size                                                                                               ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_0_f2h_axi_slave_agent                                                                                                                               ; 626   ; 24             ; 19           ; 24             ; 750    ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|alt_vip_vfr_0_avalon_master_translator_avalon_universal_master_0_agent                                                                                  ; 428   ; 43             ; 108          ; 43             ; 363    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|alt_vip_vfr_0_avalon_master_translator                                                                                                                  ; 326   ; 156            ; 0            ; 156            ; 320    ; 156             ; 156           ; 156             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                                                                                         ; 197   ; 0              ; 0            ; 0              ; 414    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|analog_v_ctrl                                                                                                                                                             ; 38    ; 16             ; 16           ; 16             ; 48     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rdflg                                                                                                                                                                     ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rddat                                                                                                                                                                     ; 20    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rdadd                                                                                                                                                                     ; 38    ; 16             ; 16           ; 16             ; 48     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pll_sys                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|dll                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|oct                                                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|c0                                                                                                                                     ; 228   ; 173            ; 8            ; 173            ; 280    ; 173             ; 173           ; 173             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|seq                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                                                           ; 135   ; 0              ; 3            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                                                           ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                                                           ; 135   ; 0              ; 3            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                                                           ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                                                           ; 135   ; 0              ; 3            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                                                           ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                                                           ; 135   ; 0              ; 3            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                                                           ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                                                         ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                                                        ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                                                                            ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                                                           ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                                                        ; 91    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[24].acv_ac_ldc                                                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[23].acv_ac_ldc                                                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[22].acv_ac_ldc                                                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[21].acv_ac_ldc                                                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[20].acv_ac_ldc                                                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                                                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                                                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                                                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                                                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                                                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                                                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                                                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                                                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                                                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                                                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                                                                           ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                                                                           ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                                                                           ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                                                                           ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                                                                           ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                                                                           ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                                                                           ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                                                                           ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                                                                           ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                                                                           ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                                                     ; 118   ; 0              ; 5            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads                                                                                                                    ; 633   ; 58             ; 118          ; 58             ; 220    ; 58              ; 58            ; 58              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|memphy_ldc                                                                                                                  ; 10    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy                                                                                                                             ; 975   ; 1              ; 2            ; 1              ; 366    ; 1               ; 1             ; 1               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0                                                                                                                                     ; 878   ; 545            ; 0            ; 545            ; 130    ; 545             ; 545           ; 545             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|pll                                                                                                                                    ; 2     ; 1              ; 2            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst                                                                                                                                        ; 1     ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border                                                                                                                                                       ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io                                                                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 69    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|fpga_interfaces                                                                                                                                                     ; 515   ; 0              ; 0            ; 0              ; 521    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0                                                                                                                                                                     ; 429   ; 0              ; 0            ; 0              ; 357    ; 0               ; 0             ; 0               ; 69    ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|outputter                                                                                                                                                   ; 39    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|encoder                                                                                                                                                     ; 75    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|slave                                                                                                                                                       ; 638   ; 595            ; 0            ; 595            ; 628    ; 595             ; 595           ; 595             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|controller                                                                                                                                                  ; 269   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|avalon_mm_control_slave                                                                                                                                 ; 174   ; 132            ; 0            ; 132            ; 166    ; 132             ; 132           ; 132             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|prc_core                                                                                                                                                ; 111   ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|width_adaptor                                                                                                                               ; 135   ; 2              ; 0            ; 2              ; 33     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:output_logic_fifo_gen:ram_fifo_rdreq_delayer                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:output_logic_fifo_gen:logic_fifo_rdreq_delayer                                                ; 4     ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|usedw_calculator|\single_clock_gen:wrreq_delayer      ; 4     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|usedw_calculator|\single_clock_gen:rdreq_delayer      ; 4     ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|usedw_calculator                                      ; 7     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo                                                       ; 57    ; 6              ; 0            ; 6              ; 59     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:reads_this_write_cycle_delayer                      ; 4     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:writes_this_read_cycle_delayer                      ; 4     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:rdcounter_to_wrclock                                ; 6     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:wrcounter_to_rdclock                                ; 6     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator                                                                     ; 7     ; 2              ; 0            ; 2              ; 6      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:ram_fifo|ram|auto_generated                                                                   ; 109   ; 0              ; 51           ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:ram_fifo                                                                                      ; 58    ; 5              ; 0            ; 5              ; 57     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|rdreq_delayer                                                                                                          ; 4     ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|usedw_calculator|\dual_clock_gen:reads_this_write_cycle_delayer                                                        ; 4     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|usedw_calculator|\dual_clock_gen:writes_this_read_cycle_delayer                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|usedw_calculator|\dual_clock_gen:rdcounter_to_wrclock                                                                  ; 6     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|usedw_calculator|\dual_clock_gen:wrcounter_to_rdclock                                                                  ; 6     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|usedw_calculator                                                                                                       ; 7     ; 2              ; 0            ; 2              ; 6      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo                                                                                                                        ; 58    ; 6              ; 0            ; 6              ; 57     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:reads_this_write_cycle_delayer ; 10    ; 1              ; 2            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:writes_this_read_cycle_delayer ; 10    ; 1              ; 2            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:rdcounter_to_wrclock           ; 12    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:wrcounter_to_rdclock           ; 12    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator                                                ; 7     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|\dual_clock_or_large_gen:ram_fifo|ram|auto_generated                                              ; 273   ; 0              ; 128          ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|\dual_clock_or_large_gen:ram_fifo                                                                 ; 135   ; 18             ; 0            ; 18             ; 146    ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|rdreq_delayer                                                                                     ; 4     ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|usedw_calculator|\dual_clock_gen:reads_this_write_cycle_delayer                                   ; 10    ; 1              ; 2            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|usedw_calculator|\dual_clock_gen:writes_this_read_cycle_delayer                                   ; 10    ; 1              ; 2            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|usedw_calculator|\dual_clock_gen:rdcounter_to_wrclock                                             ; 12    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|usedw_calculator|\dual_clock_gen:wrcounter_to_rdclock                                             ; 12    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|usedw_calculator                                                                                  ; 7     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo                                                                                                   ; 135   ; 11             ; 0            ; 11             ; 146    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo                                                                                                                                 ; 199   ; 139            ; 2            ; 139            ; 297    ; 139             ; 139           ; 139             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master                                                                                                                                             ; 190   ; 2              ; 0            ; 2              ; 72     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc                                                                                                                                                         ; 171   ; 0              ; 0            ; 0              ; 75     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0                                                                                                                                                             ; 174   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|statemachine                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrfull_eq_comp_msb_mux                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdemp_eq_comp_msb_mux                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrfull_eq_comp_msb                                                                                                     ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrfull_eq_comp_lsb                                                                                                     ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrfull_eq_comp1_msb                                                                                                    ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrfull_eq_comp1_lsb                                                                                                    ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdempty_eq_comp_msb                                                                                                    ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdempty_eq_comp_lsb                                                                                                    ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdempty_eq_comp1_msb                                                                                                   ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdempty_eq_comp1_lsb                                                                                                   ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|ws_dgrp|dffpipe20                                                                                                      ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|ws_dgrp                                                                                                                ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|ws_bwp                                                                                                                 ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|ws_brp                                                                                                                 ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rs_dgwp|dffpipe17                                                                                                      ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rs_dgwp                                                                                                                ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rs_bwp                                                                                                                 ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rs_brp                                                                                                                 ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdaclr                                                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|fifo_ram|mux13                                                                                                         ; 51    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|fifo_ram|wren_decode_a                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|fifo_ram|decode12                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|fifo_ram                                                                                                               ; 59    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrptr_g1p                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdptr_g1p                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|ws_dgrp_gray2bin                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrptr_g_gray2bin                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rs_dgwp_gray2bin                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdptr_g_gray2bin                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated                                                                                                                        ; 30    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo                                                                                                                                                  ; 30    ; 0              ; 0            ; 0              ; 54     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|genlock_enable_sync                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|enable_sync                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|clear_underflow_sticky_sync                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|v_counter                                                                                                                                                   ; 28    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|h_counter                                                                                                                                                   ; 29    ; 14             ; 1            ; 14             ; 15     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|av_waitrequest_trigger_sync|toggle_sync                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|av_waitrequest_trigger_sync                                                                                                                                 ; 6     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|mode_banks|u_calculate_mode                                                                                                                                 ; 310   ; 310            ; 0            ; 310            ; 306    ; 310             ; 310           ; 310             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|mode_banks                                                                                                                                                  ; 65    ; 48             ; 65           ; 48             ; 370    ; 48              ; 48            ; 48              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|av_write_trigger_sync|toggle_sync                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|av_write_trigger_sync                                                                                                                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|control                                                                                                                                                     ; 48    ; 24             ; 48           ; 24             ; 24     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|genlocked_sync                                                                                                                                              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|mode_change_trigger_sync|toggle_sync                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|mode_change_trigger_sync                                                                                                                                    ; 6     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|underflow_sync                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|enable_resync_sync                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0                                                                                                                                                             ; 30    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cpr_1                                                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                                           ; 31    ; 6              ; 0            ; 6              ; 109    ; 6               ; 6             ; 6               ; 69    ; 0              ; 0            ; 0                ; 0                 ;
; ram1|altsyncram_component|auto_generated|mux3                                                                                                                                ; 131   ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram1|altsyncram_component|auto_generated|wren_decode_a                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram1|altsyncram_component|auto_generated|rden_decode_b                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram1|altsyncram_component|auto_generated|decode2                                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram1|altsyncram_component|auto_generated                                                                                                                                     ; 50    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram1                                                                                                                                                                         ; 50    ; 12             ; 0            ; 12             ; 16     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comb_294|pll_adc_inst                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comb_294                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
