TimeQuest Timing Analyzer report for top
Sun Jul 29 10:49:09 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sclk'
 13. Slow 1200mV 85C Model Hold: 'sclk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'sclk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Output Enable Times
 20. Minimum Output Enable Times
 21. Output Disable Times
 22. Minimum Output Disable Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'sclk'
 31. Slow 1200mV 0C Model Hold: 'sclk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'sclk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Output Enable Times
 38. Minimum Output Enable Times
 39. Output Disable Times
 40. Minimum Output Disable Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'sclk'
 48. Fast 1200mV 0C Model Hold: 'sclk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'sclk'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Output Enable Times
 55. Minimum Output Enable Times
 56. Output Disable Times
 57. Minimum Output Disable Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Board Trace Model Assignments
 65. Input Transition Times
 66. Signal Integrity Metrics (Slow 1200mv 0c Model)
 67. Signal Integrity Metrics (Slow 1200mv 85c Model)
 68. Signal Integrity Metrics (Fast 1200mv 0c Model)
 69. Setup Transfers
 70. Hold Transfers
 71. Report TCCS
 72. Report RSKM
 73. Unconstrained Paths
 74. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; top                                                 ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10F17C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; sclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sclk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                        ;
+-----------+-----------------+------------+------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                           ;
+-----------+-----------------+------------+------------------------------------------------+
; 271.3 MHz ; 238.04 MHz      ; sclk       ; limit due to minimum period restriction (tmin) ;
+-----------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; sclk  ; -2.686 ; -416.817           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; sclk  ; 0.419 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; sclk  ; -3.201 ; -367.973                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sclk'                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                   ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.686 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.606      ;
; -2.686 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.606      ;
; -2.686 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.606      ;
; -2.686 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.606      ;
; -2.686 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[4]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.606      ;
; -2.676 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.596      ;
; -2.676 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.596      ;
; -2.676 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.596      ;
; -2.676 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.596      ;
; -2.676 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[4]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.596      ;
; -2.601 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; uart_tx:uart_tx_inst|tx_data_r[0]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.041     ; 3.476      ;
; -2.601 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; uart_tx:uart_tx_inst|tx_data_r[1]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.041     ; 3.476      ;
; -2.601 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; uart_tx:uart_tx_inst|tx_data_r[2]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.041     ; 3.476      ;
; -2.601 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; uart_tx:uart_tx_inst|tx_data_r[3]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.041     ; 3.476      ;
; -2.601 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; uart_tx:uart_tx_inst|tx_data_r[4]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.041     ; 3.476      ;
; -2.601 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; uart_tx:uart_tx_inst|tx_data_r[5]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.041     ; 3.476      ;
; -2.601 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; uart_tx:uart_tx_inst|tx_data_r[6]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.041     ; 3.476      ;
; -2.601 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; uart_tx:uart_tx_inst|tx_data_r[7]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.041     ; 3.476      ;
; -2.591 ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                                       ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[1]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.112     ; 3.480      ;
; -2.589 ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                                       ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.112     ; 3.478      ;
; -2.581 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[12]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[11]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[10]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[8]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[0]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[1]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[3]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[2]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[4]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[6]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[7]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.501      ;
; -2.576 ; uart_rx:uart_rx_inst|rx_data[4]                                                                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[1]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.091     ; 3.486      ;
; -2.576 ; uart_rx:uart_rx_inst|rx_data[4]                                                                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[0]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.091     ; 3.486      ;
; -2.576 ; uart_rx:uart_rx_inst|rx_data[4]                                                                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_rd                                                                                                  ; sclk         ; sclk        ; 1.000        ; -0.091     ; 3.486      ;
; -2.562 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[8]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.482      ;
; -2.562 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[2]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.482      ;
; -2.562 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[3]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.482      ;
; -2.562 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[4]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.482      ;
; -2.562 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[5]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.482      ;
; -2.562 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.482      ;
; -2.562 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[7]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.482      ;
; -2.562 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[9]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.482      ;
; -2.562 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[10]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.482      ;
; -2.562 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[12]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.482      ;
; -2.562 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[11]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.482      ;
; -2.549 ; uart_rx:uart_rx_inst|po_flag                                                                                                                                                ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[3] ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.469      ;
; -2.538 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.458      ;
; -2.538 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.458      ;
; -2.538 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.458      ;
; -2.538 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.458      ;
; -2.538 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[4]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.458      ;
; -2.532 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[4]                                                                                                            ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.092     ; 3.441      ;
; -2.524 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[7]                                                                                                            ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.092     ; 3.433      ;
; -2.522 ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                                       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[3] ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.442      ;
; -2.494 ; uart_rx:uart_rx_inst|rx_data[5]                                                                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[1]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.091     ; 3.404      ;
; -2.494 ; uart_rx:uart_rx_inst|rx_data[5]                                                                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[0]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.091     ; 3.404      ;
; -2.494 ; uart_rx:uart_rx_inst|rx_data[5]                                                                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_rd                                                                                                  ; sclk         ; sclk        ; 1.000        ; -0.091     ; 3.404      ;
; -2.473 ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                                       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[1]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.104     ; 3.370      ;
; -2.473 ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                                       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[0]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.104     ; 3.370      ;
; -2.473 ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                                       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_rd                                                                                                  ; sclk         ; sclk        ; 1.000        ; -0.104     ; 3.370      ;
; -2.468 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[4]                                                                                                            ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[2]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.092     ; 3.377      ;
; -2.467 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[4]                                                                                                            ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.092     ; 3.376      ;
; -2.460 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[7]                                                                                                            ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[2]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.092     ; 3.369      ;
; -2.459 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[7]                                                                                                            ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.092     ; 3.368      ;
; -2.455 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[1]                                                                                                              ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.056     ; 3.400      ;
; -2.421 ; cmd_decode:cmd_decode_inst|rec_num[1]                                                                                                                                       ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[1]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.112     ; 3.310      ;
; -2.421 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[12]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.341      ;
; -2.421 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[11]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.341      ;
; -2.421 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[10]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.341      ;
; -2.421 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.341      ;
; -2.421 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[8]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.341      ;
; -2.421 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[0]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.341      ;
; -2.421 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[1]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.341      ;
; -2.421 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[3]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.341      ;
; -2.421 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[2]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.341      ;
; -2.421 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[4]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.341      ;
; -2.421 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.341      ;
; -2.421 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[6]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.341      ;
; -2.421 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[7]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.341      ;
; -2.419 ; cmd_decode:cmd_decode_inst|rec_num[1]                                                                                                                                       ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.112     ; 3.308      ;
; -2.404 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.324      ;
; -2.404 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.324      ;
; -2.404 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.324      ;
; -2.404 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.324      ;
; -2.404 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[4]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.324      ;
; -2.403 ; uart_rx:uart_rx_inst|po_flag                                                                                                                                                ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[2] ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.323      ;
; -2.403 ; uart_rx:uart_rx_inst|po_flag                                                                                                                                                ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[1] ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.323      ;
; -2.403 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[6]                                                                                                            ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|wr_data_end                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.099     ; 3.305      ;
; -2.403 ; uart_rx:uart_rx_inst|baud_cnt[11]                                                                                                                                           ; uart_rx:uart_rx_inst|baud_cnt[8]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.323      ;
; -2.403 ; uart_rx:uart_rx_inst|baud_cnt[11]                                                                                                                                           ; uart_rx:uart_rx_inst|baud_cnt[2]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.323      ;
; -2.403 ; uart_rx:uart_rx_inst|baud_cnt[11]                                                                                                                                           ; uart_rx:uart_rx_inst|baud_cnt[3]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.323      ;
; -2.403 ; uart_rx:uart_rx_inst|baud_cnt[11]                                                                                                                                           ; uart_rx:uart_rx_inst|baud_cnt[4]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.323      ;
; -2.403 ; uart_rx:uart_rx_inst|baud_cnt[11]                                                                                                                                           ; uart_rx:uart_rx_inst|baud_cnt[5]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.323      ;
; -2.403 ; uart_rx:uart_rx_inst|baud_cnt[11]                                                                                                                                           ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.323      ;
; -2.403 ; uart_rx:uart_rx_inst|baud_cnt[11]                                                                                                                                           ; uart_rx:uart_rx_inst|baud_cnt[7]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.323      ;
; -2.403 ; uart_rx:uart_rx_inst|baud_cnt[11]                                                                                                                                           ; uart_rx:uart_rx_inst|baud_cnt[9]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.323      ;
; -2.403 ; uart_rx:uart_rx_inst|baud_cnt[11]                                                                                                                                           ; uart_rx:uart_rx_inst|baud_cnt[10]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.323      ;
; -2.403 ; uart_rx:uart_rx_inst|baud_cnt[11]                                                                                                                                           ; uart_rx:uart_rx_inst|baud_cnt[12]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.081     ; 3.323      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sclk'                                                                                                                                                                                                                                                                                                                                                                ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                             ; To Node                                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.419 ; uart_rx:uart_rx_inst|rx_data[0]                                                                                                       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ; sclk         ; sclk        ; 0.000        ; 0.489      ; 1.162      ;
; 0.439 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[0]       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.474      ; 1.167      ;
; 0.441 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[3]       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.478      ; 1.173      ;
; 0.444 ; uart_rx:uart_rx_inst|rx_data[1]                                                                                                       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ; sclk         ; sclk        ; 0.000        ; 0.489      ; 1.187      ;
; 0.447 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1]       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.478      ; 1.179      ;
; 0.452 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[3]                                                                        ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[3]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[1]                                                                      ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[1]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[2]                                                                      ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[2]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[0]                                                                        ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[0]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_full           ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_full                                                 ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_full           ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_full                                                 ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[0]                                                                      ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[0]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[2]                                                                      ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[2]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[3]                                                                      ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[3]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[4]                                                                      ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[4]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[5]                                                                      ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[5]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[6]                                                                      ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[6]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[1]                                                                      ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[1]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|burst_cnt[1]                                                                    ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|burst_cnt[1]                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[2]                                                                    ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[2]                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[1]                                                                    ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[1]                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|state.READ                                                                                                   ; sdram_top:sdram_top_inst|state.READ                                                                                                                                         ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[4]                                                                          ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[4]                                                                                                                ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_req                                                                           ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_req                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|flag_ref                                                                          ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|flag_ref                                                                                                                ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|state.AREF                                                                                                   ; sdram_top:sdram_top_inst|state.AREF                                                                                                                                         ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[2]                                                                        ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[2]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[1]                                                                        ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[1]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[1]                                                                        ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[1]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[2]                                                                        ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[2]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|burst_cnt[1]                                                                      ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|burst_cnt[1]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[2]                                                                      ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[2]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[1]                                                                      ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[1]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_rd                                                                           ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_rd                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[9]                                                                        ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[9]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[5]                                                                        ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[5]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[6]                                                                        ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[6]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[7]                                                                        ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[7]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[8]                                                                        ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[8]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[0]                                                                      ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[0]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|flag_wr                                                                         ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|flag_wr                                                                                                               ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cmd_decode:cmd_decode_inst|rec_num[1]                                                                                                 ; cmd_decode:cmd_decode_inst|rec_num[1]                                                                                                                                       ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                 ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                                       ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[2]                                                                        ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[2]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[1]                                                                        ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[1]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:uart_tx_inst|tx_flag                                                                                                          ; uart_tx:uart_tx_inst|tx_flag                                                                                                                                                ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sdram_top:sdram_top_inst|state.IDLE                                                                                                   ; sdram_top:sdram_top_inst|state.IDLE                                                                                                                                         ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[3]                                                                        ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[3]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[2]                                                                        ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[2]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[1]                                                                        ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[1]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[0]                                                                        ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[0]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.464 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[0]                                                                      ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[0]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.082      ; 0.758      ;
; 0.465 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|burst_cnt[0]                                                                    ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|burst_cnt[0]                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[0]                                                                    ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[0]                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[0]                                                                        ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[0]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[0]                                                                      ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[0]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|burst_cnt[0]                                                                      ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|burst_cnt[0]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[0]                                                                        ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[0]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; uart_rx:uart_rx_inst|bit_cnt[3]                                                                                                       ; uart_rx:uart_rx_inst|bit_cnt[3]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; uart_tx:uart_tx_inst|rfifo_rd_en                                                                                                      ; uart_tx:uart_tx_inst|rfifo_rd_en                                                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.758      ;
; 0.482 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[0]       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.478      ; 1.214      ;
; 0.502 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[3]                                                                    ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|flag_pre_end                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.795      ;
; 0.505 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2]       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.474      ; 1.233      ;
; 0.508 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1]       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.474      ; 1.236      ;
; 0.509 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[1]                                                                        ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[2]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.802      ;
; 0.513 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[0]                                                                        ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[1]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.806      ;
; 0.515 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2]       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.478      ; 1.247      ;
; 0.517 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[2] ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.398      ; 1.169      ;
; 0.517 ; uart_tx:uart_tx_inst|tx_flag                                                                                                          ; uart_tx:uart_tx_inst|rfifo_rd_en                                                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.809      ;
; 0.522 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[3] ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.396      ; 1.172      ;
; 0.524 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[1]                                                                        ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|aref_cmd[2]                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.817      ;
; 0.524 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[1]                                                                        ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_act_end                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.817      ;
; 0.529 ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                 ; cmd_decode:cmd_decode_inst|rec_num[1]                                                                                                                                       ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.822      ;
; 0.533 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[0]                                                                      ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|flag_act_end                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.082      ; 0.827      ;
; 0.534 ; uart_rx:uart_rx_inst|rx_data[1]                                                                                                       ; uart_rx:uart_rx_inst|rx_data[0]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.827      ;
; 0.534 ; uart_rx:uart_rx_inst|rx_data[5]                                                                                                       ; uart_rx:uart_rx_inst|rx_data[4]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.827      ;
; 0.534 ; uart_rx:uart_rx_inst|rx_data[6]                                                                                                       ; uart_rx:uart_rx_inst|rx_data[5]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.827      ;
; 0.537 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[3]       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.474      ; 1.265      ;
; 0.542 ; uart_rx:uart_rx_inst|rx_data[3]                                                                                                       ; cmd_decode:cmd_decode_inst|cmd_reg[3]                                                                                                                                       ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.835      ;
; 0.542 ; uart_rx:uart_rx_inst|rx_data[3]                                                                                                       ; uart_rx:uart_rx_inst|rx_data[2]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.835      ;
; 0.548 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[3] ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.398      ; 1.200      ;
; 0.548 ; uart_tx:uart_tx_inst|bit_cnt[0]                                                                                                       ; uart_tx:uart_tx_inst|bit_cnt[3]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.841      ;
; 0.549 ; uart_tx:uart_tx_inst|bit_cnt[0]                                                                                                       ; uart_tx:uart_tx_inst|bit_cnt[1]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.842      ;
; 0.551 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|burst_cnt_t[0]                                                                  ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|sd_row_end                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.844      ;
; 0.562 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[0] ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.398      ; 1.214      ;
; 0.565 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[1] ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.398      ; 1.217      ;
; 0.584 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[1] ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.396      ; 1.234      ;
; 0.591 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[2] ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.396      ; 1.241      ;
; 0.604 ; uart_rx:uart_rx_inst|rx_data[2]                                                                                                       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ; sclk         ; sclk        ; 0.000        ; 0.489      ; 1.347      ;
; 0.612 ; uart_rx:uart_rx_inst|rx_data[3]                                                                                                       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ; sclk         ; sclk        ; 0.000        ; 0.489      ; 1.355      ;
; 0.631 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[0] ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.396      ; 1.281      ;
; 0.641 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[2]                                                                    ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|flag_pre_end                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.934      ;
; 0.643 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[3]                                                                        ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_act_end                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.936      ;
; 0.645 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[3]                                                                        ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|aref_cmd[2]                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.938      ;
; 0.661 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|row_addr[11]                                                                    ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|wr_data_end                                                                                                           ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.954      ;
; 0.664 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[1]                                                                      ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|flag_act_end                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.082      ; 0.958      ;
; 0.675 ; uart_rx:uart_rx_inst|rx_data[0]                                                                                                       ; cmd_decode:cmd_decode_inst|cmd_reg[0]                                                                                                                                       ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.968      ;
; 0.675 ; uart_rx:uart_rx_inst|rx_data[2]                                                                                                       ; uart_rx:uart_rx_inst|rx_data[1]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.968      ;
; 0.676 ; uart_rx:uart_rx_inst|rx_data[7]                                                                                                       ; uart_rx:uart_rx_inst|rx_data[6]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.969      ;
; 0.677 ; sdram_top:sdram_top_inst|state.ARBIT                                                                                                  ; sdram_top:sdram_top_inst|ref_en                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.970      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sclk'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; uart_tx:uart_tx_inst|tx_data_r[0]                                                                                                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; uart_tx:uart_tx_inst|tx_data_r[1]                                                                                                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; uart_tx:uart_tx_inst|tx_data_r[2]                                                                                                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; uart_tx:uart_tx_inst|tx_data_r[3]                                                                                                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; uart_tx:uart_tx_inst|tx_data_r[4]                                                                                                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; uart_tx:uart_tx_inst|tx_data_r[5]                                                                                                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; uart_tx:uart_tx_inst|tx_data_r[6]                                                                                                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; uart_tx:uart_tx_inst|tx_data_r[7]                                                                                                                                           ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; sclk  ; Rise       ; sclk                                                                                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[0]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[1]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[2]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[3]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[4]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[5]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[6]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[7]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|rec_num[1]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|rec_num[2]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_full                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[3]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[0]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[3]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_full                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[3]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[0]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[3]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|rd_en                                                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|ref_en                                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|aref_cmd[2]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[0]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[1]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[2]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[3]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|flag_ref                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[4]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[5]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[6]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[7]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[8]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[9]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_req                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[0]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[1]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[2]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[0]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[10]                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[11]                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[12]                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[13]                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[1]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[2]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[3]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[4]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[5]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[6]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[7]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[8]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[9]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[0]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[1]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[2]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[3]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[0]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[1]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[2]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[3]                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; rs232_rx     ; sclk       ; 2.830 ; 2.965 ; Rise       ; sclk            ;
; sdram_dq[*]  ; sclk       ; 1.742 ; 1.954 ; Rise       ; sclk            ;
;  sdram_dq[0] ; sclk       ; 1.542 ; 1.783 ; Rise       ; sclk            ;
;  sdram_dq[1] ; sclk       ; 1.530 ; 1.784 ; Rise       ; sclk            ;
;  sdram_dq[2] ; sclk       ; 1.507 ; 1.763 ; Rise       ; sclk            ;
;  sdram_dq[3] ; sclk       ; 1.608 ; 1.895 ; Rise       ; sclk            ;
;  sdram_dq[4] ; sclk       ; 1.564 ; 1.846 ; Rise       ; sclk            ;
;  sdram_dq[5] ; sclk       ; 1.742 ; 1.954 ; Rise       ; sclk            ;
;  sdram_dq[6] ; sclk       ; 1.575 ; 1.763 ; Rise       ; sclk            ;
;  sdram_dq[7] ; sclk       ; 1.624 ; 1.843 ; Rise       ; sclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rs232_rx     ; sclk       ; -2.335 ; -2.450 ; Rise       ; sclk            ;
; sdram_dq[*]  ; sclk       ; -1.069 ; -1.315 ; Rise       ; sclk            ;
;  sdram_dq[0] ; sclk       ; -1.102 ; -1.334 ; Rise       ; sclk            ;
;  sdram_dq[1] ; sclk       ; -1.091 ; -1.336 ; Rise       ; sclk            ;
;  sdram_dq[2] ; sclk       ; -1.069 ; -1.315 ; Rise       ; sclk            ;
;  sdram_dq[3] ; sclk       ; -1.165 ; -1.442 ; Rise       ; sclk            ;
;  sdram_dq[4] ; sclk       ; -1.124 ; -1.395 ; Rise       ; sclk            ;
;  sdram_dq[5] ; sclk       ; -1.295 ; -1.499 ; Rise       ; sclk            ;
;  sdram_dq[6] ; sclk       ; -1.139 ; -1.317 ; Rise       ; sclk            ;
;  sdram_dq[7] ; sclk       ; -1.186 ; -1.393 ; Rise       ; sclk            ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; rs232_tx        ; sclk       ; 8.898  ; 9.081  ; Rise       ; sclk            ;
; sdram_addr[*]   ; sclk       ; 14.458 ; 13.998 ; Rise       ; sclk            ;
;  sdram_addr[0]  ; sclk       ; 11.650 ; 11.425 ; Rise       ; sclk            ;
;  sdram_addr[1]  ; sclk       ; 14.458 ; 13.998 ; Rise       ; sclk            ;
;  sdram_addr[2]  ; sclk       ; 12.221 ; 11.828 ; Rise       ; sclk            ;
;  sdram_addr[3]  ; sclk       ; 12.525 ; 12.161 ; Rise       ; sclk            ;
;  sdram_addr[4]  ; sclk       ; 12.114 ; 11.716 ; Rise       ; sclk            ;
;  sdram_addr[5]  ; sclk       ; 11.503 ; 11.238 ; Rise       ; sclk            ;
;  sdram_addr[6]  ; sclk       ; 11.839 ; 11.580 ; Rise       ; sclk            ;
;  sdram_addr[7]  ; sclk       ; 13.214 ; 13.026 ; Rise       ; sclk            ;
;  sdram_addr[8]  ; sclk       ; 12.096 ; 11.755 ; Rise       ; sclk            ;
;  sdram_addr[9]  ; sclk       ; 10.902 ; 10.608 ; Rise       ; sclk            ;
;  sdram_addr[10] ; sclk       ; 11.831 ; 11.576 ; Rise       ; sclk            ;
;  sdram_addr[11] ; sclk       ; 11.515 ; 11.097 ; Rise       ; sclk            ;
; sdram_cas_n     ; sclk       ; 10.781 ; 10.520 ; Rise       ; sclk            ;
; sdram_clk       ; sclk       ; 5.387  ; 5.287  ; Rise       ; sclk            ;
; sdram_dq[*]     ; sclk       ; 11.781 ; 11.535 ; Rise       ; sclk            ;
;  sdram_dq[0]    ; sclk       ; 11.713 ; 11.410 ; Rise       ; sclk            ;
;  sdram_dq[1]    ; sclk       ; 11.415 ; 11.160 ; Rise       ; sclk            ;
;  sdram_dq[2]    ; sclk       ; 11.509 ; 11.312 ; Rise       ; sclk            ;
;  sdram_dq[3]    ; sclk       ; 11.713 ; 11.427 ; Rise       ; sclk            ;
;  sdram_dq[4]    ; sclk       ; 11.781 ; 11.535 ; Rise       ; sclk            ;
;  sdram_dq[5]    ; sclk       ; 11.399 ; 11.157 ; Rise       ; sclk            ;
;  sdram_dq[6]    ; sclk       ; 11.625 ; 11.372 ; Rise       ; sclk            ;
;  sdram_dq[7]    ; sclk       ; 11.240 ; 11.105 ; Rise       ; sclk            ;
;  sdram_dq[8]    ; sclk       ; 8.097  ; 8.216  ; Rise       ; sclk            ;
;  sdram_dq[9]    ; sclk       ; 9.367  ; 9.458  ; Rise       ; sclk            ;
;  sdram_dq[10]   ; sclk       ; 7.500  ; 7.636  ; Rise       ; sclk            ;
;  sdram_dq[11]   ; sclk       ; 7.868  ; 8.047  ; Rise       ; sclk            ;
;  sdram_dq[12]   ; sclk       ; 7.357  ; 7.461  ; Rise       ; sclk            ;
;  sdram_dq[13]   ; sclk       ; 7.799  ; 8.010  ; Rise       ; sclk            ;
;  sdram_dq[14]   ; sclk       ; 8.128  ; 8.252  ; Rise       ; sclk            ;
;  sdram_dq[15]   ; sclk       ; 7.357  ; 7.461  ; Rise       ; sclk            ;
; sdram_ras_n     ; sclk       ; 11.624 ; 11.450 ; Rise       ; sclk            ;
; sdram_we_n      ; sclk       ; 10.228 ; 10.097 ; Rise       ; sclk            ;
; sdram_clk       ; sclk       ; 5.387  ; 5.287  ; Fall       ; sclk            ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; rs232_tx        ; sclk       ; 8.579  ; 8.755  ; Rise       ; sclk            ;
; sdram_addr[*]   ; sclk       ; 8.196  ; 7.964  ; Rise       ; sclk            ;
;  sdram_addr[0]  ; sclk       ; 8.658  ; 8.539  ; Rise       ; sclk            ;
;  sdram_addr[1]  ; sclk       ; 9.896  ; 9.528  ; Rise       ; sclk            ;
;  sdram_addr[2]  ; sclk       ; 8.950  ; 8.683  ; Rise       ; sclk            ;
;  sdram_addr[3]  ; sclk       ; 9.058  ; 8.755  ; Rise       ; sclk            ;
;  sdram_addr[4]  ; sclk       ; 8.829  ; 8.443  ; Rise       ; sclk            ;
;  sdram_addr[5]  ; sclk       ; 8.196  ; 7.964  ; Rise       ; sclk            ;
;  sdram_addr[6]  ; sclk       ; 8.435  ; 8.227  ; Rise       ; sclk            ;
;  sdram_addr[7]  ; sclk       ; 9.816  ; 9.685  ; Rise       ; sclk            ;
;  sdram_addr[8]  ; sclk       ; 8.706  ; 8.401  ; Rise       ; sclk            ;
;  sdram_addr[9]  ; sclk       ; 8.769  ; 8.551  ; Rise       ; sclk            ;
;  sdram_addr[10] ; sclk       ; 9.295  ; 9.067  ; Rise       ; sclk            ;
;  sdram_addr[11] ; sclk       ; 9.345  ; 9.021  ; Rise       ; sclk            ;
; sdram_cas_n     ; sclk       ; 8.372  ; 8.190  ; Rise       ; sclk            ;
; sdram_clk       ; sclk       ; 5.218  ; 5.122  ; Rise       ; sclk            ;
; sdram_dq[*]     ; sclk       ; 7.100  ; 7.202  ; Rise       ; sclk            ;
;  sdram_dq[0]    ; sclk       ; 11.300 ; 11.007 ; Rise       ; sclk            ;
;  sdram_dq[1]    ; sclk       ; 11.014 ; 10.768 ; Rise       ; sclk            ;
;  sdram_dq[2]    ; sclk       ; 11.105 ; 10.913 ; Rise       ; sclk            ;
;  sdram_dq[3]    ; sclk       ; 11.300 ; 11.024 ; Rise       ; sclk            ;
;  sdram_dq[4]    ; sclk       ; 11.367 ; 11.128 ; Rise       ; sclk            ;
;  sdram_dq[5]    ; sclk       ; 11.001 ; 10.766 ; Rise       ; sclk            ;
;  sdram_dq[6]    ; sclk       ; 11.212 ; 10.968 ; Rise       ; sclk            ;
;  sdram_dq[7]    ; sclk       ; 10.845 ; 10.714 ; Rise       ; sclk            ;
;  sdram_dq[8]    ; sclk       ; 7.811  ; 7.927  ; Rise       ; sclk            ;
;  sdram_dq[9]    ; sclk       ; 9.086  ; 9.171  ; Rise       ; sclk            ;
;  sdram_dq[10]   ; sclk       ; 7.233  ; 7.364  ; Rise       ; sclk            ;
;  sdram_dq[11]   ; sclk       ; 7.586  ; 7.759  ; Rise       ; sclk            ;
;  sdram_dq[12]   ; sclk       ; 7.100  ; 7.202  ; Rise       ; sclk            ;
;  sdram_dq[13]   ; sclk       ; 7.524  ; 7.729  ; Rise       ; sclk            ;
;  sdram_dq[14]   ; sclk       ; 7.841  ; 7.962  ; Rise       ; sclk            ;
;  sdram_dq[15]   ; sclk       ; 7.100  ; 7.202  ; Rise       ; sclk            ;
; sdram_ras_n     ; sclk       ; 8.348  ; 8.175  ; Rise       ; sclk            ;
; sdram_we_n      ; sclk       ; 8.353  ; 8.229  ; Rise       ; sclk            ;
; sdram_clk       ; sclk       ; 5.218  ; 5.122  ; Fall       ; sclk            ;
+-----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sdram_dq[*]  ; sclk       ; 7.793 ; 7.716 ; Rise       ; sclk            ;
;  sdram_dq[0] ; sclk       ; 8.340 ; 8.226 ; Rise       ; sclk            ;
;  sdram_dq[1] ; sclk       ; 8.340 ; 8.226 ; Rise       ; sclk            ;
;  sdram_dq[2] ; sclk       ; 8.171 ; 8.057 ; Rise       ; sclk            ;
;  sdram_dq[3] ; sclk       ; 8.175 ; 8.061 ; Rise       ; sclk            ;
;  sdram_dq[4] ; sclk       ; 8.175 ; 8.061 ; Rise       ; sclk            ;
;  sdram_dq[5] ; sclk       ; 8.339 ; 8.225 ; Rise       ; sclk            ;
;  sdram_dq[6] ; sclk       ; 8.108 ; 8.010 ; Rise       ; sclk            ;
;  sdram_dq[7] ; sclk       ; 7.793 ; 7.716 ; Rise       ; sclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sdram_dq[*]  ; sclk       ; 7.534 ; 7.457 ; Rise       ; sclk            ;
;  sdram_dq[0] ; sclk       ; 8.020 ; 7.906 ; Rise       ; sclk            ;
;  sdram_dq[1] ; sclk       ; 8.020 ; 7.906 ; Rise       ; sclk            ;
;  sdram_dq[2] ; sclk       ; 7.858 ; 7.744 ; Rise       ; sclk            ;
;  sdram_dq[3] ; sclk       ; 7.862 ; 7.748 ; Rise       ; sclk            ;
;  sdram_dq[4] ; sclk       ; 7.862 ; 7.748 ; Rise       ; sclk            ;
;  sdram_dq[5] ; sclk       ; 8.018 ; 7.904 ; Rise       ; sclk            ;
;  sdram_dq[6] ; sclk       ; 7.833 ; 7.735 ; Rise       ; sclk            ;
;  sdram_dq[7] ; sclk       ; 7.534 ; 7.457 ; Rise       ; sclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sdram_dq[*]  ; sclk       ; 7.620     ; 7.697     ; Rise       ; sclk            ;
;  sdram_dq[0] ; sclk       ; 8.155     ; 8.269     ; Rise       ; sclk            ;
;  sdram_dq[1] ; sclk       ; 8.155     ; 8.269     ; Rise       ; sclk            ;
;  sdram_dq[2] ; sclk       ; 7.900     ; 8.014     ; Rise       ; sclk            ;
;  sdram_dq[3] ; sclk       ; 7.904     ; 8.018     ; Rise       ; sclk            ;
;  sdram_dq[4] ; sclk       ; 7.904     ; 8.018     ; Rise       ; sclk            ;
;  sdram_dq[5] ; sclk       ; 8.150     ; 8.264     ; Rise       ; sclk            ;
;  sdram_dq[6] ; sclk       ; 7.853     ; 7.951     ; Rise       ; sclk            ;
;  sdram_dq[7] ; sclk       ; 7.620     ; 7.697     ; Rise       ; sclk            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sdram_dq[*]  ; sclk       ; 7.365     ; 7.442     ; Rise       ; sclk            ;
;  sdram_dq[0] ; sclk       ; 7.837     ; 7.951     ; Rise       ; sclk            ;
;  sdram_dq[1] ; sclk       ; 7.837     ; 7.951     ; Rise       ; sclk            ;
;  sdram_dq[2] ; sclk       ; 7.593     ; 7.707     ; Rise       ; sclk            ;
;  sdram_dq[3] ; sclk       ; 7.597     ; 7.711     ; Rise       ; sclk            ;
;  sdram_dq[4] ; sclk       ; 7.597     ; 7.711     ; Rise       ; sclk            ;
;  sdram_dq[5] ; sclk       ; 7.833     ; 7.947     ; Rise       ; sclk            ;
;  sdram_dq[6] ; sclk       ; 7.584     ; 7.682     ; Rise       ; sclk            ;
;  sdram_dq[7] ; sclk       ; 7.365     ; 7.442     ; Rise       ; sclk            ;
+--------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 293.94 MHz ; 238.04 MHz      ; sclk       ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; sclk  ; -2.402 ; -369.424          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; sclk  ; 0.400 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; sclk  ; -3.201 ; -367.973                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sclk'                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                   ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.402 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.331      ;
; -2.402 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.331      ;
; -2.402 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.331      ;
; -2.402 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.331      ;
; -2.402 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[4]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.331      ;
; -2.396 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.325      ;
; -2.396 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.325      ;
; -2.396 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.325      ;
; -2.396 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.325      ;
; -2.396 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[4]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.325      ;
; -2.375 ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                                       ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[1]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.102     ; 3.275      ;
; -2.374 ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                                       ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.102     ; 3.274      ;
; -2.366 ; uart_rx:uart_rx_inst|rx_data[4]                                                                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[0]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.083     ; 3.285      ;
; -2.366 ; uart_rx:uart_rx_inst|rx_data[4]                                                                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_rd                                                                                                  ; sclk         ; sclk        ; 1.000        ; -0.083     ; 3.285      ;
; -2.365 ; uart_rx:uart_rx_inst|rx_data[4]                                                                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[1]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.083     ; 3.284      ;
; -2.356 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[8]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.072     ; 3.286      ;
; -2.356 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[2]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.072     ; 3.286      ;
; -2.356 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[3]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.072     ; 3.286      ;
; -2.356 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[4]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.072     ; 3.286      ;
; -2.356 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[5]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.072     ; 3.286      ;
; -2.356 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.072     ; 3.286      ;
; -2.356 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[7]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.072     ; 3.286      ;
; -2.356 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[9]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.072     ; 3.286      ;
; -2.356 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[10]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.072     ; 3.286      ;
; -2.356 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[12]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.072     ; 3.286      ;
; -2.356 ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[11]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.072     ; 3.286      ;
; -2.321 ; uart_rx:uart_rx_inst|rx_data[5]                                                                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[0]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.083     ; 3.240      ;
; -2.321 ; uart_rx:uart_rx_inst|rx_data[5]                                                                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_rd                                                                                                  ; sclk         ; sclk        ; 1.000        ; -0.083     ; 3.240      ;
; -2.320 ; uart_rx:uart_rx_inst|rx_data[5]                                                                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[1]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.083     ; 3.239      ;
; -2.313 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[12]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.242      ;
; -2.313 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[11]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.242      ;
; -2.313 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[10]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.242      ;
; -2.313 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.242      ;
; -2.313 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[8]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.242      ;
; -2.313 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[0]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.242      ;
; -2.313 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[1]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.242      ;
; -2.313 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[3]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.242      ;
; -2.313 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[2]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.242      ;
; -2.313 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[4]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.242      ;
; -2.313 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.242      ;
; -2.313 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[6]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.242      ;
; -2.313 ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[7]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.242      ;
; -2.271 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[4]                                                                                                            ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.082     ; 3.191      ;
; -2.269 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; uart_tx:uart_tx_inst|tx_data_r[0]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.036     ; 3.157      ;
; -2.269 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; uart_tx:uart_tx_inst|tx_data_r[1]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.036     ; 3.157      ;
; -2.269 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; uart_tx:uart_tx_inst|tx_data_r[2]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.036     ; 3.157      ;
; -2.269 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; uart_tx:uart_tx_inst|tx_data_r[3]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.036     ; 3.157      ;
; -2.269 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; uart_tx:uart_tx_inst|tx_data_r[4]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.036     ; 3.157      ;
; -2.269 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; uart_tx:uart_tx_inst|tx_data_r[5]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.036     ; 3.157      ;
; -2.269 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; uart_tx:uart_tx_inst|tx_data_r[6]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.036     ; 3.157      ;
; -2.269 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; uart_tx:uart_tx_inst|tx_data_r[7]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.036     ; 3.157      ;
; -2.266 ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                                       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[0]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.094     ; 3.174      ;
; -2.266 ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                                       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_rd                                                                                                  ; sclk         ; sclk        ; 1.000        ; -0.094     ; 3.174      ;
; -2.265 ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                                       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[1]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.094     ; 3.173      ;
; -2.265 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[7]                                                                                                            ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.082     ; 3.185      ;
; -2.263 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.192      ;
; -2.263 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.192      ;
; -2.263 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.192      ;
; -2.263 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.192      ;
; -2.263 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[4]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.192      ;
; -2.239 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[1]                                                                                                              ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.050     ; 3.191      ;
; -2.234 ; cmd_decode:cmd_decode_inst|rec_num[1]                                                                                                                                       ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[1]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.102     ; 3.134      ;
; -2.233 ; cmd_decode:cmd_decode_inst|rec_num[1]                                                                                                                                       ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.102     ; 3.133      ;
; -2.209 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[4]                                                                                                            ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[2]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.083     ; 3.128      ;
; -2.208 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[4]                                                                                                            ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.083     ; 3.127      ;
; -2.203 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[7]                                                                                                            ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[2]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.083     ; 3.122      ;
; -2.202 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[7]                                                                                                            ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.083     ; 3.121      ;
; -2.184 ; uart_rx:uart_rx_inst|po_flag                                                                                                                                                ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[3] ; sclk         ; sclk        ; 1.000        ; -0.074     ; 3.112      ;
; -2.170 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[12]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.099      ;
; -2.170 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[11]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.099      ;
; -2.170 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[10]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.099      ;
; -2.170 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.099      ;
; -2.170 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[8]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.099      ;
; -2.170 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[0]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.099      ;
; -2.170 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[1]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.099      ;
; -2.170 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[3]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.099      ;
; -2.170 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[2]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.099      ;
; -2.170 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[4]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.099      ;
; -2.170 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.099      ;
; -2.170 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[6]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.099      ;
; -2.170 ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                                            ; uart_tx:uart_tx_inst|baud_cnt[7]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.099      ;
; -2.168 ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                                       ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|flag_wr                                                                                                ; sclk         ; sclk        ; 1.000        ; -0.084     ; 3.086      ;
; -2.161 ; uart_rx:uart_rx_inst|rx_data[7]                                                                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[0]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.083     ; 3.080      ;
; -2.161 ; uart_rx:uart_rx_inst|rx_data[7]                                                                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_rd                                                                                                  ; sclk         ; sclk        ; 1.000        ; -0.083     ; 3.080      ;
; -2.160 ; uart_rx:uart_rx_inst|rx_data[7]                                                                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[1]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.083     ; 3.079      ;
; -2.159 ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                                       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[3] ; sclk         ; sclk        ; 1.000        ; -0.074     ; 3.087      ;
; -2.149 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[5]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.074     ; 3.077      ;
; -2.149 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[5]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.074     ; 3.077      ;
; -2.149 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[5]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.074     ; 3.077      ;
; -2.149 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[5]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.074     ; 3.077      ;
; -2.149 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[5]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[4]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.074     ; 3.077      ;
; -2.143 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[6]                                                                                                            ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|wr_data_end                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.088     ; 3.057      ;
; -2.136 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.065      ;
; -2.136 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.065      ;
; -2.136 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.065      ;
; -2.136 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.065      ;
; -2.136 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                                              ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[4]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.065      ;
; -2.132 ; uart_tx:uart_tx_inst|baud_cnt[10]                                                                                                                                           ; uart_tx:uart_tx_inst|baud_cnt[12]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.061      ;
; -2.132 ; uart_tx:uart_tx_inst|baud_cnt[10]                                                                                                                                           ; uart_tx:uart_tx_inst|baud_cnt[11]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.061      ;
; -2.132 ; uart_tx:uart_tx_inst|baud_cnt[10]                                                                                                                                           ; uart_tx:uart_tx_inst|baud_cnt[10]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.073     ; 3.061      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sclk'                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                    ; To Node                                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.400 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_full                                  ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_full                                                 ; sclk         ; sclk        ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; cmd_decode:cmd_decode_inst|rec_num[1]                                                                                                                        ; cmd_decode:cmd_decode_inst|rec_num[1]                                                                                                                                       ; sclk         ; sclk        ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                        ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                                       ; sclk         ; sclk        ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx_inst|tx_flag                                                                                                                                 ; uart_tx:uart_tx_inst|tx_flag                                                                                                                                                ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[3]                                                                                               ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[3]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[0]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[0]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[2]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[2]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[3]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[3]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[4]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[4]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[5]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[5]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[6]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[6]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[1]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[1]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|burst_cnt[1]                                                                                           ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|burst_cnt[1]                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[2]                                                                                           ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[2]                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[1]                                                                                           ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[1]                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[1]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[1]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[2]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[2]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_req                                                                                                  ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_req                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|burst_cnt[1]                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|burst_cnt[1]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[9]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[9]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[5]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[5]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[6]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[6]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[7]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[7]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[8]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[8]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|flag_wr                                                                                                ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|flag_wr                                                                                                               ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[0]                                                                                               ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[0]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[2]                                                                                               ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[2]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[1]                                                                                               ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[1]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_full                                  ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_full                                                 ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_top:sdram_top_inst|state.READ                                                                                                                          ; sdram_top:sdram_top_inst|state.READ                                                                                                                                         ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[4]                                                                                                 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[4]                                                                                                                ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|flag_ref                                                                                                 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|flag_ref                                                                                                                ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_top:sdram_top_inst|state.AREF                                                                                                                          ; sdram_top:sdram_top_inst|state.AREF                                                                                                                                         ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[2]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[2]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[1]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[1]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_top:sdram_top_inst|state.IDLE                                                                                                                          ; sdram_top:sdram_top_inst|state.IDLE                                                                                                                                         ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[1]                                                                                               ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[1]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[2]                                                                                               ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[2]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[2]                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[2]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[1]                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[1]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_rd                                                                                                  ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_rd                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[3]                                                                                               ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[3]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[2]                                                                                               ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[2]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[1]                                                                                               ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[1]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[0]                                                                                               ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[0]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[0]                                                                                             ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[0]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; uart_rx:uart_rx_inst|rx_data[0]                                                                                                                              ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ; sclk         ; sclk        ; 0.000        ; 0.432      ; 1.065      ;
; 0.416 ; uart_tx:uart_tx_inst|rfifo_rd_en                                                                                                                             ; uart_tx:uart_tx_inst|rfifo_rd_en                                                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|burst_cnt[0]                                                                                           ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|burst_cnt[0]                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[0]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[0]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[0]                                                                                           ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[0]                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; uart_rx:uart_rx_inst|bit_cnt[3]                                                                                                                              ; uart_rx:uart_rx_inst|bit_cnt[3]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[0]                              ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.419      ; 1.066      ;
; 0.417 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[0]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[0]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[0]                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[0]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|burst_cnt[0]                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|burst_cnt[0]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[0]                                                                                               ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[0]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.684      ;
; 0.418 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[3]                              ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.424      ; 1.072      ;
; 0.422 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1]                              ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.424      ; 1.076      ;
; 0.425 ; uart_rx:uart_rx_inst|rx_data[1]                                                                                                                              ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ; sclk         ; sclk        ; 0.000        ; 0.432      ; 1.087      ;
; 0.455 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[0]                              ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.424      ; 1.109      ;
; 0.463 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[3]                                                                                           ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|flag_pre_end                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.731      ;
; 0.469 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[1]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[2]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.736      ;
; 0.474 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2]                              ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.419      ; 1.123      ;
; 0.474 ; uart_tx:uart_tx_inst|tx_flag                                                                                                                                 ; uart_tx:uart_tx_inst|rfifo_rd_en                                                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.742      ;
; 0.478 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1]                              ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.419      ; 1.127      ;
; 0.478 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[0]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[1]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.745      ;
; 0.485 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2]                              ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.424      ; 1.139      ;
; 0.487 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[2]                        ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.351      ; 1.068      ;
; 0.488 ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                        ; cmd_decode:cmd_decode_inst|rec_num[1]                                                                                                                                       ; sclk         ; sclk        ; 0.000        ; 0.074      ; 0.757      ;
; 0.489 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[1]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|aref_cmd[2]                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.756      ;
; 0.491 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[1]                                                                                               ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_act_end                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.758      ;
; 0.492 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[3]                        ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.348      ; 1.070      ;
; 0.498 ; uart_rx:uart_rx_inst|rx_data[1]                                                                                                                              ; uart_rx:uart_rx_inst|rx_data[0]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.766      ;
; 0.498 ; uart_rx:uart_rx_inst|rx_data[6]                                                                                                                              ; uart_rx:uart_rx_inst|rx_data[5]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.766      ;
; 0.499 ; uart_rx:uart_rx_inst|rx_data[5]                                                                                                                              ; uart_rx:uart_rx_inst|rx_data[4]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.767      ;
; 0.500 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[0]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|flag_act_end                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.768      ;
; 0.504 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[3]                              ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.419      ; 1.153      ;
; 0.506 ; uart_rx:uart_rx_inst|rx_data[3]                                                                                                                              ; cmd_decode:cmd_decode_inst|cmd_reg[3]                                                                                                                                       ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.774      ;
; 0.507 ; uart_tx:uart_tx_inst|bit_cnt[0]                                                                                                                              ; uart_tx:uart_tx_inst|bit_cnt[3]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.775      ;
; 0.507 ; uart_rx:uart_rx_inst|rx_data[3]                                                                                                                              ; uart_rx:uart_rx_inst|rx_data[2]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.775      ;
; 0.508 ; uart_tx:uart_tx_inst|bit_cnt[0]                                                                                                                              ; uart_tx:uart_tx_inst|bit_cnt[1]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.776      ;
; 0.512 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[3]                        ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.351      ; 1.093      ;
; 0.516 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|burst_cnt_t[0]                                                                                         ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|sd_row_end                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.784      ;
; 0.526 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[0]                        ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.351      ; 1.107      ;
; 0.529 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[1]                        ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.351      ; 1.110      ;
; 0.548 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[1]                        ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.348      ; 1.126      ;
; 0.554 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[2]                        ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.348      ; 1.132      ;
; 0.590 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[0]                        ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.348      ; 1.168      ;
; 0.594 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[2]                                                                                           ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|flag_pre_end                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.862      ;
; 0.597 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[3]                                                                                               ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_act_end                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.864      ;
; 0.599 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[3]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|aref_cmd[2]                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.866      ;
; 0.604 ; uart_rx:uart_rx_inst|rx_data[2]                                                                                                                              ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ; sclk         ; sclk        ; 0.000        ; 0.432      ; 1.266      ;
; 0.612 ; uart_rx:uart_rx_inst|rx_data[3]                                                                                                                              ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ; sclk         ; sclk        ; 0.000        ; 0.432      ; 1.274      ;
; 0.612 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|row_addr[11]                                                                                           ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|wr_data_end                                                                                                           ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.879      ;
; 0.615 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|rfifo_wr_en_tt                                                                                           ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|rfifo_wr_en                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.882      ;
; 0.620 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[13]                                                                                            ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[13]                                                                                                           ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.887      ;
; 0.623 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[1]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|flag_act_end                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.891      ;
; 0.626 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[3] ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[3]                ; sclk         ; sclk        ; 0.000        ; 0.074      ; 0.895      ;
; 0.627 ; uart_rx:uart_rx_inst|rx_data[2]                                                                                                                              ; uart_rx:uart_rx_inst|rx_data[1]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.895      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sclk'                                                                                                                                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; uart_tx:uart_tx_inst|tx_data_r[0]                                                                                                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; uart_tx:uart_tx_inst|tx_data_r[1]                                                                                                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; uart_tx:uart_tx_inst|tx_data_r[2]                                                                                                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; uart_tx:uart_tx_inst|tx_data_r[3]                                                                                                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; uart_tx:uart_tx_inst|tx_data_r[4]                                                                                                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; uart_tx:uart_tx_inst|tx_data_r[5]                                                                                                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; uart_tx:uart_tx_inst|tx_data_r[6]                                                                                                                                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; sclk  ; Rise       ; uart_tx:uart_tx_inst|tx_data_r[7]                                                                                                                                           ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; sclk  ; Rise       ; sclk                                                                                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[0]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[1]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[2]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[3]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[4]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[5]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[6]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[7]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|rec_num[1]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|rec_num[2]                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_full                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[3]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[0]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[3]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_full                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[3]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[0]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[3]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|rd_en                                                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|ref_en                                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|aref_cmd[2]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[0]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[1]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[2]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[3]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|flag_ref                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[4]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[5]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[6]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[7]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[8]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[9]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_req                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[0]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[1]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[2]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[0]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[10]                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[11]                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[12]                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[13]                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[1]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[2]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[3]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[4]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[5]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[6]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[7]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[8]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[9]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[0]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[1]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[2]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[3]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[0]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[1]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[2]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[3]                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; rs232_rx     ; sclk       ; 2.559 ; 2.485 ; Rise       ; sclk            ;
; sdram_dq[*]  ; sclk       ; 1.555 ; 1.618 ; Rise       ; sclk            ;
;  sdram_dq[0] ; sclk       ; 1.352 ; 1.465 ; Rise       ; sclk            ;
;  sdram_dq[1] ; sclk       ; 1.352 ; 1.465 ; Rise       ; sclk            ;
;  sdram_dq[2] ; sclk       ; 1.329 ; 1.446 ; Rise       ; sclk            ;
;  sdram_dq[3] ; sclk       ; 1.427 ; 1.569 ; Rise       ; sclk            ;
;  sdram_dq[4] ; sclk       ; 1.385 ; 1.525 ; Rise       ; sclk            ;
;  sdram_dq[5] ; sclk       ; 1.555 ; 1.618 ; Rise       ; sclk            ;
;  sdram_dq[6] ; sclk       ; 1.419 ; 1.450 ; Rise       ; sclk            ;
;  sdram_dq[7] ; sclk       ; 1.441 ; 1.521 ; Rise       ; sclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rs232_rx     ; sclk       ; -2.112 ; -2.028 ; Rise       ; sclk            ;
; sdram_dq[*]  ; sclk       ; -0.936 ; -1.049 ; Rise       ; sclk            ;
;  sdram_dq[0] ; sclk       ; -0.958 ; -1.067 ; Rise       ; sclk            ;
;  sdram_dq[1] ; sclk       ; -0.958 ; -1.068 ; Rise       ; sclk            ;
;  sdram_dq[2] ; sclk       ; -0.936 ; -1.049 ; Rise       ; sclk            ;
;  sdram_dq[3] ; sclk       ; -1.030 ; -1.168 ; Rise       ; sclk            ;
;  sdram_dq[4] ; sclk       ; -0.991 ; -1.125 ; Rise       ; sclk            ;
;  sdram_dq[5] ; sclk       ; -1.155 ; -1.215 ; Rise       ; sclk            ;
;  sdram_dq[6] ; sclk       ; -1.027 ; -1.053 ; Rise       ; sclk            ;
;  sdram_dq[7] ; sclk       ; -1.047 ; -1.121 ; Rise       ; sclk            ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; rs232_tx        ; sclk       ; 8.014  ; 8.414  ; Rise       ; sclk            ;
; sdram_addr[*]   ; sclk       ; 13.433 ; 12.659 ; Rise       ; sclk            ;
;  sdram_addr[0]  ; sclk       ; 10.756 ; 10.381 ; Rise       ; sclk            ;
;  sdram_addr[1]  ; sclk       ; 13.433 ; 12.659 ; Rise       ; sclk            ;
;  sdram_addr[2]  ; sclk       ; 11.317 ; 10.735 ; Rise       ; sclk            ;
;  sdram_addr[3]  ; sclk       ; 11.588 ; 11.023 ; Rise       ; sclk            ;
;  sdram_addr[4]  ; sclk       ; 11.206 ; 10.652 ; Rise       ; sclk            ;
;  sdram_addr[5]  ; sclk       ; 10.614 ; 10.215 ; Rise       ; sclk            ;
;  sdram_addr[6]  ; sclk       ; 10.944 ; 10.495 ; Rise       ; sclk            ;
;  sdram_addr[7]  ; sclk       ; 12.134 ; 11.732 ; Rise       ; sclk            ;
;  sdram_addr[8]  ; sclk       ; 11.184 ; 10.667 ; Rise       ; sclk            ;
;  sdram_addr[9]  ; sclk       ; 10.083 ; 9.547  ; Rise       ; sclk            ;
;  sdram_addr[10] ; sclk       ; 10.937 ; 10.500 ; Rise       ; sclk            ;
;  sdram_addr[11] ; sclk       ; 10.681 ; 9.986  ; Rise       ; sclk            ;
; sdram_cas_n     ; sclk       ; 9.909  ; 9.482  ; Rise       ; sclk            ;
; sdram_clk       ; sclk       ; 4.961  ; 4.759  ; Rise       ; sclk            ;
; sdram_dq[*]     ; sclk       ; 10.776 ; 10.408 ; Rise       ; sclk            ;
;  sdram_dq[0]    ; sclk       ; 10.701 ; 10.297 ; Rise       ; sclk            ;
;  sdram_dq[1]    ; sclk       ; 10.411 ; 10.068 ; Rise       ; sclk            ;
;  sdram_dq[2]    ; sclk       ; 10.514 ; 10.209 ; Rise       ; sclk            ;
;  sdram_dq[3]    ; sclk       ; 10.708 ; 10.309 ; Rise       ; sclk            ;
;  sdram_dq[4]    ; sclk       ; 10.776 ; 10.408 ; Rise       ; sclk            ;
;  sdram_dq[5]    ; sclk       ; 10.403 ; 10.075 ; Rise       ; sclk            ;
;  sdram_dq[6]    ; sclk       ; 10.620 ; 10.259 ; Rise       ; sclk            ;
;  sdram_dq[7]    ; sclk       ; 10.272 ; 10.015 ; Rise       ; sclk            ;
;  sdram_dq[8]    ; sclk       ; 7.295  ; 7.553  ; Rise       ; sclk            ;
;  sdram_dq[9]    ; sclk       ; 8.362  ; 8.621  ; Rise       ; sclk            ;
;  sdram_dq[10]   ; sclk       ; 6.756  ; 6.998  ; Rise       ; sclk            ;
;  sdram_dq[11]   ; sclk       ; 7.087  ; 7.391  ; Rise       ; sclk            ;
;  sdram_dq[12]   ; sclk       ; 6.630  ; 6.831  ; Rise       ; sclk            ;
;  sdram_dq[13]   ; sclk       ; 7.022  ; 7.371  ; Rise       ; sclk            ;
;  sdram_dq[14]   ; sclk       ; 7.325  ; 7.591  ; Rise       ; sclk            ;
;  sdram_dq[15]   ; sclk       ; 6.630  ; 6.831  ; Rise       ; sclk            ;
; sdram_ras_n     ; sclk       ; 10.698 ; 10.389 ; Rise       ; sclk            ;
; sdram_we_n      ; sclk       ; 9.374  ; 9.215  ; Rise       ; sclk            ;
; sdram_clk       ; sclk       ; 4.961  ; 4.759  ; Fall       ; sclk            ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; rs232_tx        ; sclk       ; 7.709  ; 8.095  ; Rise       ; sclk            ;
; sdram_addr[*]   ; sclk       ; 7.481  ; 7.181  ; Rise       ; sclk            ;
;  sdram_addr[0]  ; sclk       ; 7.960  ; 7.672  ; Rise       ; sclk            ;
;  sdram_addr[1]  ; sclk       ; 9.150  ; 8.575  ; Rise       ; sclk            ;
;  sdram_addr[2]  ; sclk       ; 8.258  ; 7.805  ; Rise       ; sclk            ;
;  sdram_addr[3]  ; sclk       ; 8.354  ; 7.860  ; Rise       ; sclk            ;
;  sdram_addr[4]  ; sclk       ; 8.086  ; 7.611  ; Rise       ; sclk            ;
;  sdram_addr[5]  ; sclk       ; 7.481  ; 7.181  ; Rise       ; sclk            ;
;  sdram_addr[6]  ; sclk       ; 7.775  ; 7.376  ; Rise       ; sclk            ;
;  sdram_addr[7]  ; sclk       ; 8.969  ; 8.621  ; Rise       ; sclk            ;
;  sdram_addr[8]  ; sclk       ; 8.028  ; 7.549  ; Rise       ; sclk            ;
;  sdram_addr[9]  ; sclk       ; 8.006  ; 7.729  ; Rise       ; sclk            ;
;  sdram_addr[10] ; sclk       ; 8.617  ; 8.132  ; Rise       ; sclk            ;
;  sdram_addr[11] ; sclk       ; 8.581  ; 8.139  ; Rise       ; sclk            ;
; sdram_cas_n     ; sclk       ; 7.708  ; 7.345  ; Rise       ; sclk            ;
; sdram_clk       ; sclk       ; 4.786  ; 4.592  ; Rise       ; sclk            ;
; sdram_dq[*]     ; sclk       ; 6.380  ; 6.574  ; Rise       ; sclk            ;
;  sdram_dq[0]    ; sclk       ; 10.306 ; 9.917  ; Rise       ; sclk            ;
;  sdram_dq[1]    ; sclk       ; 10.028 ; 9.697  ; Rise       ; sclk            ;
;  sdram_dq[2]    ; sclk       ; 10.126 ; 9.832  ; Rise       ; sclk            ;
;  sdram_dq[3]    ; sclk       ; 10.313 ; 9.929  ; Rise       ; sclk            ;
;  sdram_dq[4]    ; sclk       ; 10.379 ; 10.024 ; Rise       ; sclk            ;
;  sdram_dq[5]    ; sclk       ; 10.021 ; 9.705  ; Rise       ; sclk            ;
;  sdram_dq[6]    ; sclk       ; 10.226 ; 9.878  ; Rise       ; sclk            ;
;  sdram_dq[7]    ; sclk       ; 9.895  ; 9.647  ; Rise       ; sclk            ;
;  sdram_dq[8]    ; sclk       ; 7.019  ; 7.268  ; Rise       ; sclk            ;
;  sdram_dq[9]    ; sclk       ; 8.093  ; 8.340  ; Rise       ; sclk            ;
;  sdram_dq[10]   ; sclk       ; 6.498  ; 6.731  ; Rise       ; sclk            ;
;  sdram_dq[11]   ; sclk       ; 6.817  ; 7.109  ; Rise       ; sclk            ;
;  sdram_dq[12]   ; sclk       ; 6.380  ; 6.574  ; Rise       ; sclk            ;
;  sdram_dq[13]   ; sclk       ; 6.757  ; 7.093  ; Rise       ; sclk            ;
;  sdram_dq[14]   ; sclk       ; 7.048  ; 7.305  ; Rise       ; sclk            ;
;  sdram_dq[15]   ; sclk       ; 6.380  ; 6.574  ; Rise       ; sclk            ;
; sdram_ras_n     ; sclk       ; 7.683  ; 7.336  ; Rise       ; sclk            ;
; sdram_we_n      ; sclk       ; 7.637  ; 7.450  ; Rise       ; sclk            ;
; sdram_clk       ; sclk       ; 4.786  ; 4.592  ; Fall       ; sclk            ;
+-----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sdram_dq[*]  ; sclk       ; 7.139 ; 7.040 ; Rise       ; sclk            ;
;  sdram_dq[0] ; sclk       ; 7.654 ; 7.561 ; Rise       ; sclk            ;
;  sdram_dq[1] ; sclk       ; 7.654 ; 7.561 ; Rise       ; sclk            ;
;  sdram_dq[2] ; sclk       ; 7.510 ; 7.417 ; Rise       ; sclk            ;
;  sdram_dq[3] ; sclk       ; 7.514 ; 7.421 ; Rise       ; sclk            ;
;  sdram_dq[4] ; sclk       ; 7.514 ; 7.421 ; Rise       ; sclk            ;
;  sdram_dq[5] ; sclk       ; 7.653 ; 7.560 ; Rise       ; sclk            ;
;  sdram_dq[6] ; sclk       ; 7.424 ; 7.349 ; Rise       ; sclk            ;
;  sdram_dq[7] ; sclk       ; 7.139 ; 7.040 ; Rise       ; sclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sdram_dq[*]  ; sclk       ; 6.901 ; 6.802 ; Rise       ; sclk            ;
;  sdram_dq[0] ; sclk       ; 7.350 ; 7.257 ; Rise       ; sclk            ;
;  sdram_dq[1] ; sclk       ; 7.350 ; 7.257 ; Rise       ; sclk            ;
;  sdram_dq[2] ; sclk       ; 7.212 ; 7.119 ; Rise       ; sclk            ;
;  sdram_dq[3] ; sclk       ; 7.215 ; 7.122 ; Rise       ; sclk            ;
;  sdram_dq[4] ; sclk       ; 7.215 ; 7.122 ; Rise       ; sclk            ;
;  sdram_dq[5] ; sclk       ; 7.349 ; 7.256 ; Rise       ; sclk            ;
;  sdram_dq[6] ; sclk       ; 7.172 ; 7.097 ; Rise       ; sclk            ;
;  sdram_dq[7] ; sclk       ; 6.901 ; 6.802 ; Rise       ; sclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sdram_dq[*]  ; sclk       ; 6.819     ; 6.918     ; Rise       ; sclk            ;
;  sdram_dq[0] ; sclk       ; 7.329     ; 7.422     ; Rise       ; sclk            ;
;  sdram_dq[1] ; sclk       ; 7.329     ; 7.422     ; Rise       ; sclk            ;
;  sdram_dq[2] ; sclk       ; 7.099     ; 7.192     ; Rise       ; sclk            ;
;  sdram_dq[3] ; sclk       ; 7.103     ; 7.196     ; Rise       ; sclk            ;
;  sdram_dq[4] ; sclk       ; 7.103     ; 7.196     ; Rise       ; sclk            ;
;  sdram_dq[5] ; sclk       ; 7.327     ; 7.420     ; Rise       ; sclk            ;
;  sdram_dq[6] ; sclk       ; 7.051     ; 7.126     ; Rise       ; sclk            ;
;  sdram_dq[7] ; sclk       ; 6.819     ; 6.918     ; Rise       ; sclk            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sdram_dq[*]  ; sclk       ; 6.590     ; 6.689     ; Rise       ; sclk            ;
;  sdram_dq[0] ; sclk       ; 7.035     ; 7.128     ; Rise       ; sclk            ;
;  sdram_dq[1] ; sclk       ; 7.035     ; 7.128     ; Rise       ; sclk            ;
;  sdram_dq[2] ; sclk       ; 6.813     ; 6.906     ; Rise       ; sclk            ;
;  sdram_dq[3] ; sclk       ; 6.817     ; 6.910     ; Rise       ; sclk            ;
;  sdram_dq[4] ; sclk       ; 6.817     ; 6.910     ; Rise       ; sclk            ;
;  sdram_dq[5] ; sclk       ; 7.032     ; 7.125     ; Rise       ; sclk            ;
;  sdram_dq[6] ; sclk       ; 6.810     ; 6.885     ; Rise       ; sclk            ;
;  sdram_dq[7] ; sclk       ; 6.590     ; 6.689     ; Rise       ; sclk            ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; sclk  ; -0.658 ; -59.231           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; sclk  ; 0.140 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; sclk  ; -3.000 ; -245.870                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sclk'                                                                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.658 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|burst_cnt[1] ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|burst_cnt_t[1]                                                                                         ; sclk         ; sclk        ; 1.000        ; -0.027     ; 1.618      ;
; -0.573 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.524      ;
; -0.573 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.524      ;
; -0.573 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.524      ;
; -0.573 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.524      ;
; -0.573 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[4]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.524      ;
; -0.566 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.517      ;
; -0.566 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.517      ;
; -0.566 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.517      ;
; -0.566 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.517      ;
; -0.566 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[4]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.517      ;
; -0.558 ; uart_rx:uart_rx_inst|rx_data[5]                                    ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[0]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.502      ;
; -0.558 ; uart_rx:uart_rx_inst|rx_data[5]                                    ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_rd                                                                                                  ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.502      ;
; -0.557 ; uart_rx:uart_rx_inst|rx_data[5]                                    ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[1]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.501      ;
; -0.552 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[1]       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|burst_cnt[1]                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.498      ;
; -0.551 ; uart_rx:uart_rx_inst|po_flag                                       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[3] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.501      ;
; -0.540 ; cmd_decode:cmd_decode_inst|rec_num[0]                              ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[3] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.490      ;
; -0.531 ; uart_rx:uart_rx_inst|rx_data[4]                                    ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[0]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.475      ;
; -0.531 ; uart_rx:uart_rx_inst|rx_data[4]                                    ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_rd                                                                                                  ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.475      ;
; -0.531 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[3]       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|burst_cnt[1]                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.477      ;
; -0.530 ; uart_rx:uart_rx_inst|rx_data[4]                                    ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[1]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.474      ;
; -0.527 ; uart_rx:uart_rx_inst|rx_flag                                       ; uart_rx:uart_rx_inst|rx_flag                                                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.044     ; 1.470      ;
; -0.521 ; cmd_decode:cmd_decode_inst|rec_num[0]                              ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[1]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.056     ; 1.452      ;
; -0.519 ; cmd_decode:cmd_decode_inst|rec_num[0]                              ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.056     ; 1.450      ;
; -0.508 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[1]     ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.025     ; 1.470      ;
; -0.497 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.448      ;
; -0.497 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.448      ;
; -0.497 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.448      ;
; -0.497 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.448      ;
; -0.497 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[4]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.448      ;
; -0.496 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[0]     ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.025     ; 1.458      ;
; -0.495 ; uart_rx:uart_rx_inst|rx_data[7]                                    ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[0]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.439      ;
; -0.495 ; uart_rx:uart_rx_inst|rx_data[7]                                    ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_rd                                                                                                  ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.439      ;
; -0.494 ; uart_rx:uart_rx_inst|rx_data[7]                                    ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[1]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.438      ;
; -0.488 ; uart_tx:uart_tx_inst|baud_cnt[9]                                   ; uart_tx:uart_tx_inst|baud_cnt[12]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.439      ;
; -0.488 ; uart_tx:uart_tx_inst|baud_cnt[9]                                   ; uart_tx:uart_tx_inst|baud_cnt[11]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.439      ;
; -0.488 ; uart_tx:uart_tx_inst|baud_cnt[9]                                   ; uart_tx:uart_tx_inst|baud_cnt[10]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.439      ;
; -0.488 ; uart_tx:uart_tx_inst|baud_cnt[9]                                   ; uart_tx:uart_tx_inst|baud_cnt[9]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.439      ;
; -0.488 ; uart_tx:uart_tx_inst|baud_cnt[9]                                   ; uart_tx:uart_tx_inst|baud_cnt[8]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.439      ;
; -0.488 ; uart_tx:uart_tx_inst|baud_cnt[9]                                   ; uart_tx:uart_tx_inst|baud_cnt[0]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.439      ;
; -0.488 ; uart_tx:uart_tx_inst|baud_cnt[9]                                   ; uart_tx:uart_tx_inst|baud_cnt[1]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.439      ;
; -0.488 ; uart_tx:uart_tx_inst|baud_cnt[9]                                   ; uart_tx:uart_tx_inst|baud_cnt[3]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.439      ;
; -0.488 ; uart_tx:uart_tx_inst|baud_cnt[9]                                   ; uart_tx:uart_tx_inst|baud_cnt[2]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.439      ;
; -0.488 ; uart_tx:uart_tx_inst|baud_cnt[9]                                   ; uart_tx:uart_tx_inst|baud_cnt[4]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.439      ;
; -0.488 ; uart_tx:uart_tx_inst|baud_cnt[9]                                   ; uart_tx:uart_tx_inst|baud_cnt[5]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.439      ;
; -0.488 ; uart_tx:uart_tx_inst|baud_cnt[9]                                   ; uart_tx:uart_tx_inst|baud_cnt[6]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.439      ;
; -0.488 ; uart_tx:uart_tx_inst|baud_cnt[9]                                   ; uart_tx:uart_tx_inst|baud_cnt[7]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.439      ;
; -0.488 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[1]       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|rd_cmd[1]                                                                                                ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.434      ;
; -0.487 ; uart_rx:uart_rx_inst|po_flag                                       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[2] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.437      ;
; -0.485 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[4]     ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.047     ; 1.425      ;
; -0.483 ; uart_rx:uart_rx_inst|po_flag                                       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[1] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.433      ;
; -0.476 ; cmd_decode:cmd_decode_inst|rec_num[0]                              ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[2] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.426      ;
; -0.475 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[0]       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|burst_cnt[1]                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.421      ;
; -0.474 ; cmd_decode:cmd_decode_inst|rec_num[0]                              ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[0]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.052     ; 1.409      ;
; -0.474 ; cmd_decode:cmd_decode_inst|rec_num[0]                              ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_rd                                                                                                  ; sclk         ; sclk        ; 1.000        ; -0.052     ; 1.409      ;
; -0.473 ; cmd_decode:cmd_decode_inst|rec_num[0]                              ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[1]                                                                                                 ; sclk         ; sclk        ; 1.000        ; -0.052     ; 1.408      ;
; -0.472 ; uart_tx:uart_tx_inst|tx_data_r[2]                                  ; uart_tx:uart_tx_inst|rs232_tx                                                                                                                                ; sclk         ; sclk        ; 1.000        ; -0.202     ; 1.257      ;
; -0.472 ; cmd_decode:cmd_decode_inst|rec_num[0]                              ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[1] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.422      ;
; -0.467 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[3]       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|rd_cmd[1]                                                                                                ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.413      ;
; -0.465 ; uart_tx:uart_tx_inst|tx_data_r[3]                                  ; uart_tx:uart_tx_inst|rs232_tx                                                                                                                                ; sclk         ; sclk        ; 1.000        ; -0.202     ; 1.250      ;
; -0.462 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[4]   ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.408      ;
; -0.460 ; cmd_decode:cmd_decode_inst|rec_num[1]                              ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[1]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.056     ; 1.391      ;
; -0.459 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[0]       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[2]                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.046     ; 1.400      ;
; -0.458 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[4]     ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|wr_cmd[2]                                                                                              ; sclk         ; sclk        ; 1.000        ; -0.047     ; 1.398      ;
; -0.458 ; cmd_decode:cmd_decode_inst|rec_num[1]                              ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.056     ; 1.389      ;
; -0.458 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[7]   ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.404      ;
; -0.457 ; cmd_decode:cmd_decode_inst|rec_num[1]                              ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[3] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.407      ;
; -0.453 ; uart_rx:uart_rx_inst|baud_cnt[6]                                   ; uart_rx:uart_rx_inst|baud_cnt[8]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.404      ;
; -0.453 ; uart_rx:uart_rx_inst|baud_cnt[6]                                   ; uart_rx:uart_rx_inst|baud_cnt[2]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.404      ;
; -0.453 ; uart_rx:uart_rx_inst|baud_cnt[6]                                   ; uart_rx:uart_rx_inst|baud_cnt[3]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.404      ;
; -0.453 ; uart_rx:uart_rx_inst|baud_cnt[6]                                   ; uart_rx:uart_rx_inst|baud_cnt[4]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.404      ;
; -0.453 ; uart_rx:uart_rx_inst|baud_cnt[6]                                   ; uart_rx:uart_rx_inst|baud_cnt[5]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.404      ;
; -0.453 ; uart_rx:uart_rx_inst|baud_cnt[6]                                   ; uart_rx:uart_rx_inst|baud_cnt[6]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.404      ;
; -0.453 ; uart_rx:uart_rx_inst|baud_cnt[6]                                   ; uart_rx:uart_rx_inst|baud_cnt[7]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.404      ;
; -0.453 ; uart_rx:uart_rx_inst|baud_cnt[6]                                   ; uart_rx:uart_rx_inst|baud_cnt[9]                                                                                                                             ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.404      ;
; -0.453 ; uart_rx:uart_rx_inst|baud_cnt[6]                                   ; uart_rx:uart_rx_inst|baud_cnt[10]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.404      ;
; -0.453 ; uart_rx:uart_rx_inst|baud_cnt[6]                                   ; uart_rx:uart_rx_inst|baud_cnt[12]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.404      ;
; -0.453 ; uart_rx:uart_rx_inst|baud_cnt[6]                                   ; uart_rx:uart_rx_inst|baud_cnt[11]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.404      ;
; -0.451 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[4]   ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[2]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.042     ; 1.396      ;
; -0.450 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[4]   ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.042     ; 1.395      ;
; -0.447 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[7]   ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[2]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.042     ; 1.392      ;
; -0.446 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[1]     ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[4]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.026     ; 1.407      ;
; -0.446 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[7]   ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.042     ; 1.391      ;
; -0.445 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.396      ;
; -0.445 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.396      ;
; -0.445 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.396      ;
; -0.445 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.396      ;
; -0.445 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[4]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.396      ;
; -0.444 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[6]   ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|wr_data_end                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.046     ; 1.385      ;
; -0.444 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[5]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.038     ; 1.393      ;
; -0.444 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[5]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.038     ; 1.393      ;
; -0.444 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[5]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.038     ; 1.393      ;
; -0.444 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[5]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.038     ; 1.393      ;
; -0.444 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[5]     ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[4]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.038     ; 1.393      ;
; -0.443 ; uart_rx:uart_rx_inst|po_flag                                       ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[1]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.056     ; 1.374      ;
; -0.441 ; uart_rx:uart_rx_inst|po_flag                                       ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[0]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.056     ; 1.372      ;
; -0.437 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[4]     ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[3]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.388      ;
; -0.434 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[0]     ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[4]                                                                                               ; sclk         ; sclk        ; 1.000        ; -0.026     ; 1.395      ;
; -0.432 ; uart_tx:uart_tx_inst|baud_cnt[5]                                   ; uart_tx:uart_tx_inst|baud_cnt[12]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.383      ;
; -0.432 ; uart_tx:uart_tx_inst|baud_cnt[5]                                   ; uart_tx:uart_tx_inst|baud_cnt[11]                                                                                                                            ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.383      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sclk'                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                    ; To Node                                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.140 ; uart_rx:uart_rx_inst|rx_data[0]                                                                                                                              ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ; sclk         ; sclk        ; 0.000        ; 0.229      ; 0.473      ;
; 0.149 ; uart_rx:uart_rx_inst|rx_data[1]                                                                                                                              ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ; sclk         ; sclk        ; 0.000        ; 0.229      ; 0.482      ;
; 0.154 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[3]                              ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.223      ; 0.481      ;
; 0.156 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[0]                              ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.219      ; 0.479      ;
; 0.160 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1]                              ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.223      ; 0.487      ;
; 0.172 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[0]                              ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.223      ; 0.499      ;
; 0.183 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2]                              ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.219      ; 0.506      ;
; 0.185 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1]                              ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.219      ; 0.508      ;
; 0.185 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2]                              ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.223      ; 0.512      ;
; 0.186 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_full                                  ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_full                                                 ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[3]                                                                                               ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|state[3]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[0]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[0]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[2]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[2]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[3]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[3]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[4]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[4]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[5]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[5]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[6]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[6]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[1]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|col_cnt[1]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|burst_cnt[1]                                                                                           ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|burst_cnt[1]                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[2]                                                                                           ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[2]                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[1]                                                                                           ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[1]                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[1]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[1]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[2]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[2]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|burst_cnt[1]                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|burst_cnt[1]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_rd                                                                                                  ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_rd                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[0]                                                                                             ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[0]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|flag_wr                                                                                                ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|flag_wr                                                                                                               ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cmd_decode:cmd_decode_inst|rec_num[1]                                                                                                                        ; cmd_decode:cmd_decode_inst|rec_num[1]                                                                                                                                       ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                        ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                                       ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[0]                                                                                               ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[0]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[2]                                                                                               ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[2]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[1]                                                                                               ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[1]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_inst|tx_flag                                                                                                                                 ; uart_tx:uart_tx_inst|tx_flag                                                                                                                                                ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_full                                  ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_full                                                 ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|state.READ                                                                                                                          ; sdram_top:sdram_top_inst|state.READ                                                                                                                                         ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[4]                                                                                                 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|state[4]                                                                                                                ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_req                                                                                                  ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_req                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|flag_ref                                                                                                 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|flag_ref                                                                                                                ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|state.AREF                                                                                                                          ; sdram_top:sdram_top_inst|state.AREF                                                                                                                                         ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[2]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[2]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[1]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[1]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[1]                                                                                               ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[1]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[2]                                                                                               ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[2]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[2]                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[2]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[1]                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[1]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[9]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[9]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[5]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[5]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[6]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[6]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[7]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[7]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[8]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[8]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[3]                                                                                               ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[3]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[2]                                                                                               ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[2]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[1]                                                                                               ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[1]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[0]                                                                                               ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[0]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; sdram_top:sdram_top_inst|state.IDLE                                                                                                                          ; sdram_top:sdram_top_inst|state.IDLE                                                                                                                                         ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.307      ;
; 0.193 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|burst_cnt[0]                                                                                           ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|burst_cnt[0]                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[0]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[0]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[0]                                                                                           ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[0]                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_rx:uart_rx_inst|bit_cnt[3]                                                                                                                              ; uart_rx:uart_rx_inst|bit_cnt[3]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; uart_tx:uart_tx_inst|rfifo_rd_en                                                                                                                             ; uart_tx:uart_tx_inst|rfifo_rd_en                                                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[0]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[0]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[0]                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[0]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|burst_cnt[0]                                                                                             ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|burst_cnt[0]                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[0]                                                                                               ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[0]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[3]                              ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.219      ; 0.518      ;
; 0.196 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[2]                        ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.181      ; 0.481      ;
; 0.200 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[3]                        ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.178      ; 0.482      ;
; 0.204 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[1]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|aref_cmd[2]                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[1]                                                                                               ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_act_end                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[3]                                                                                           ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|flag_pre_end                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.327      ;
; 0.206 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[1]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[2]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[3]                        ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.181      ; 0.492      ;
; 0.209 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[0]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|flag_act_end                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.330      ;
; 0.209 ; uart_rx:uart_rx_inst|rx_data[1]                                                                                                                              ; uart_rx:uart_rx_inst|rx_data[0]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.329      ;
; 0.209 ; uart_rx:uart_rx_inst|rx_data[5]                                                                                                                              ; uart_rx:uart_rx_inst|rx_data[4]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.330      ;
; 0.209 ; uart_rx:uart_rx_inst|rx_data[6]                                                                                                                              ; uart_rx:uart_rx_inst|rx_data[5]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.330      ;
; 0.209 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[0]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[1]                                                                                                              ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.329      ;
; 0.212 ; uart_tx:uart_tx_inst|tx_flag                                                                                                                                 ; uart_tx:uart_tx_inst|rfifo_rd_en                                                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.332      ;
; 0.214 ; uart_rx:uart_rx_inst|rx_data[3]                                                                                                                              ; cmd_decode:cmd_decode_inst|cmd_reg[3]                                                                                                                                       ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.334      ;
; 0.214 ; uart_rx:uart_rx_inst|rx_data[3]                                                                                                                              ; uart_rx:uart_rx_inst|rx_data[2]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.334      ;
; 0.215 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[0]                        ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.181      ; 0.500      ;
; 0.217 ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[1]                        ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.181      ; 0.502      ;
; 0.217 ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                        ; cmd_decode:cmd_decode_inst|rec_num[1]                                                                                                                                       ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.338      ;
; 0.219 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|burst_cnt_t[0]                                                                                         ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|sd_row_end                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.340      ;
; 0.226 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[1]                        ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.178      ; 0.508      ;
; 0.229 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[2]                        ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.178      ; 0.511      ;
; 0.229 ; uart_tx:uart_tx_inst|bit_cnt[0]                                                                                                                              ; uart_tx:uart_tx_inst|bit_cnt[1]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.350      ;
; 0.229 ; uart_tx:uart_tx_inst|bit_cnt[0]                                                                                                                              ; uart_tx:uart_tx_inst|bit_cnt[3]                                                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.350      ;
; 0.241 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[0]                        ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.178      ; 0.523      ;
; 0.252 ; uart_rx:uart_rx_inst|rx_data[2]                                                                                                                              ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ; sclk         ; sclk        ; 0.000        ; 0.229      ; 0.585      ;
; 0.256 ; uart_rx:uart_rx_inst|rx_data[3]                                                                                                                              ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ; sclk         ; sclk        ; 0.000        ; 0.229      ; 0.589      ;
; 0.260 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|break_cnt[2]                                                                                           ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|flag_pre_end                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.381      ;
; 0.261 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[3]                                                                                               ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|flag_act_end                                                                                                            ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.381      ;
; 0.263 ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|rfifo_wr_en_tt                                                                                           ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|rfifo_wr_en                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.383      ;
; 0.264 ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[13]                                                                                            ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[13]                                                                                                           ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.384      ;
; 0.264 ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[3]                                                                                               ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|aref_cmd[2]                                                                                                             ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.384      ;
; 0.266 ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[3] ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[3]                ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|act_cnt[1]                                                                                             ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|flag_act_end                                                                                                          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.387      ;
; 0.267 ; uart_rx:uart_rx_inst|baud_cnt[12]                                                                                                                            ; uart_rx:uart_rx_inst|baud_cnt[12]                                                                                                                                           ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.387      ;
; 0.269 ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|row_addr[11]                                                                                           ; sdram_top:sdram_top_inst|sdram_write:sdram_write_inst|wr_data_end                                                                                                           ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.389      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sclk'                                                                                                                                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; sclk  ; Rise       ; sclk                                                                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[0]                                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[1]                                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[2]                                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[3]                                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[4]                                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[5]                                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[6]                                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|cmd_reg[7]                                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|rec_num[0]                                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|rec_num[1]                                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; cmd_decode:cmd_decode_inst|rec_num[2]                                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_full                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[0]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[3]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:rfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_full                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|a_fefifo_76e:fifo_state|cntr_bo7:count_usedw|counter_reg_bit[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[0]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[3]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; fifo_16x8:wfifo_inst|scfifo:scfifo_component|scfifo_oj21:auto_generated|a_dpfifo_vp21:dpfifo|dpram_0711:FIFOram|altsyncram_i0k1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|rd_en                                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|ref_en                                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|aref_cmd[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|cmd_cnt[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|flag_ref                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[4]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[5]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[6]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[7]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[8]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_cnt[9]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_aref:sdram_aref_inst|ref_req                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cmd_reg[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[0]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[10]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[11]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[12]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[13]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[1]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[2]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[3]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[4]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[5]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[6]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[7]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[8]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_200us[9]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_init:sdram_init_inst|cnt_cmd[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|act_cnt[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[0]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[1]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[2]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|break_cnt[3]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|burst_cnt[0]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|burst_cnt[1]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|burst_cnt_t[0]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; sclk  ; Rise       ; sdram_top:sdram_top_inst|sdram_read:sdram_read_inst|burst_cnt_t[1]                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; rs232_rx     ; sclk       ; 1.235 ; 1.861 ; Rise       ; sclk            ;
; sdram_dq[*]  ; sclk       ; 0.849 ; 1.440 ; Rise       ; sclk            ;
;  sdram_dq[0] ; sclk       ; 0.761 ; 1.347 ; Rise       ; sclk            ;
;  sdram_dq[1] ; sclk       ; 0.749 ; 1.344 ; Rise       ; sclk            ;
;  sdram_dq[2] ; sclk       ; 0.739 ; 1.341 ; Rise       ; sclk            ;
;  sdram_dq[3] ; sclk       ; 0.789 ; 1.411 ; Rise       ; sclk            ;
;  sdram_dq[4] ; sclk       ; 0.776 ; 1.390 ; Rise       ; sclk            ;
;  sdram_dq[5] ; sclk       ; 0.849 ; 1.440 ; Rise       ; sclk            ;
;  sdram_dq[6] ; sclk       ; 0.748 ; 1.330 ; Rise       ; sclk            ;
;  sdram_dq[7] ; sclk       ; 0.778 ; 1.370 ; Rise       ; sclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rs232_rx     ; sclk       ; -1.019 ; -1.630 ; Rise       ; sclk            ;
; sdram_dq[*]  ; sclk       ; -0.540 ; -1.121 ; Rise       ; sclk            ;
;  sdram_dq[0] ; sclk       ; -0.560 ; -1.137 ; Rise       ; sclk            ;
;  sdram_dq[1] ; sclk       ; -0.549 ; -1.135 ; Rise       ; sclk            ;
;  sdram_dq[2] ; sclk       ; -0.540 ; -1.132 ; Rise       ; sclk            ;
;  sdram_dq[3] ; sclk       ; -0.587 ; -1.199 ; Rise       ; sclk            ;
;  sdram_dq[4] ; sclk       ; -0.575 ; -1.179 ; Rise       ; sclk            ;
;  sdram_dq[5] ; sclk       ; -0.646 ; -1.228 ; Rise       ; sclk            ;
;  sdram_dq[6] ; sclk       ; -0.547 ; -1.121 ; Rise       ; sclk            ;
;  sdram_dq[7] ; sclk       ; -0.576 ; -1.160 ; Rise       ; sclk            ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; rs232_tx        ; sclk       ; 4.381 ; 4.166 ; Rise       ; sclk            ;
; sdram_addr[*]   ; sclk       ; 6.418 ; 6.767 ; Rise       ; sclk            ;
;  sdram_addr[0]  ; sclk       ; 5.402 ; 5.497 ; Rise       ; sclk            ;
;  sdram_addr[1]  ; sclk       ; 6.418 ; 6.767 ; Rise       ; sclk            ;
;  sdram_addr[2]  ; sclk       ; 5.587 ; 5.643 ; Rise       ; sclk            ;
;  sdram_addr[3]  ; sclk       ; 5.694 ; 5.791 ; Rise       ; sclk            ;
;  sdram_addr[4]  ; sclk       ; 5.577 ; 5.650 ; Rise       ; sclk            ;
;  sdram_addr[5]  ; sclk       ; 5.306 ; 5.380 ; Rise       ; sclk            ;
;  sdram_addr[6]  ; sclk       ; 5.412 ; 5.492 ; Rise       ; sclk            ;
;  sdram_addr[7]  ; sclk       ; 6.313 ; 6.426 ; Rise       ; sclk            ;
;  sdram_addr[8]  ; sclk       ; 5.520 ; 5.603 ; Rise       ; sclk            ;
;  sdram_addr[9]  ; sclk       ; 4.875 ; 5.177 ; Rise       ; sclk            ;
;  sdram_addr[10] ; sclk       ; 5.396 ; 5.447 ; Rise       ; sclk            ;
;  sdram_addr[11] ; sclk       ; 5.142 ; 5.450 ; Rise       ; sclk            ;
; sdram_cas_n     ; sclk       ; 4.825 ; 4.940 ; Rise       ; sclk            ;
; sdram_clk       ; sclk       ; 2.905 ; 2.603 ; Rise       ; sclk            ;
; sdram_dq[*]     ; sclk       ; 5.106 ; 5.210 ; Rise       ; sclk            ;
;  sdram_dq[0]    ; sclk       ; 5.047 ; 5.132 ; Rise       ; sclk            ;
;  sdram_dq[1]    ; sclk       ; 4.927 ; 4.997 ; Rise       ; sclk            ;
;  sdram_dq[2]    ; sclk       ; 4.998 ; 5.095 ; Rise       ; sclk            ;
;  sdram_dq[3]    ; sclk       ; 5.054 ; 5.143 ; Rise       ; sclk            ;
;  sdram_dq[4]    ; sclk       ; 5.106 ; 5.210 ; Rise       ; sclk            ;
;  sdram_dq[5]    ; sclk       ; 4.952 ; 5.024 ; Rise       ; sclk            ;
;  sdram_dq[6]    ; sclk       ; 5.016 ; 5.106 ; Rise       ; sclk            ;
;  sdram_dq[7]    ; sclk       ; 4.896 ; 5.005 ; Rise       ; sclk            ;
;  sdram_dq[8]    ; sclk       ; 3.924 ; 3.769 ; Rise       ; sclk            ;
;  sdram_dq[9]    ; sclk       ; 4.739 ; 4.570 ; Rise       ; sclk            ;
;  sdram_dq[10]   ; sclk       ; 3.609 ; 3.509 ; Rise       ; sclk            ;
;  sdram_dq[11]   ; sclk       ; 3.799 ; 3.677 ; Rise       ; sclk            ;
;  sdram_dq[12]   ; sclk       ; 3.544 ; 3.450 ; Rise       ; sclk            ;
;  sdram_dq[13]   ; sclk       ; 3.759 ; 3.649 ; Rise       ; sclk            ;
;  sdram_dq[14]   ; sclk       ; 3.951 ; 3.797 ; Rise       ; sclk            ;
;  sdram_dq[15]   ; sclk       ; 3.544 ; 3.450 ; Rise       ; sclk            ;
; sdram_ras_n     ; sclk       ; 5.339 ; 5.457 ; Rise       ; sclk            ;
; sdram_we_n      ; sclk       ; 4.808 ; 4.734 ; Rise       ; sclk            ;
; sdram_clk       ; sclk       ; 2.905 ; 2.603 ; Fall       ; sclk            ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; rs232_tx        ; sclk       ; 4.235 ; 4.028 ; Rise       ; sclk            ;
; sdram_addr[*]   ; sclk       ; 3.748 ; 3.790 ; Rise       ; sclk            ;
;  sdram_addr[0]  ; sclk       ; 3.991 ; 4.211 ; Rise       ; sclk            ;
;  sdram_addr[1]  ; sclk       ; 4.443 ; 4.608 ; Rise       ; sclk            ;
;  sdram_addr[2]  ; sclk       ; 4.039 ; 4.203 ; Rise       ; sclk            ;
;  sdram_addr[3]  ; sclk       ; 4.071 ; 4.236 ; Rise       ; sclk            ;
;  sdram_addr[4]  ; sclk       ; 4.032 ; 4.058 ; Rise       ; sclk            ;
;  sdram_addr[5]  ; sclk       ; 3.748 ; 3.790 ; Rise       ; sclk            ;
;  sdram_addr[6]  ; sclk       ; 3.813 ; 3.966 ; Rise       ; sclk            ;
;  sdram_addr[7]  ; sclk       ; 4.717 ; 4.904 ; Rise       ; sclk            ;
;  sdram_addr[8]  ; sclk       ; 3.924 ; 4.076 ; Rise       ; sclk            ;
;  sdram_addr[9]  ; sclk       ; 4.009 ; 4.065 ; Rise       ; sclk            ;
;  sdram_addr[10] ; sclk       ; 4.162 ; 4.361 ; Rise       ; sclk            ;
;  sdram_addr[11] ; sclk       ; 4.252 ; 4.326 ; Rise       ; sclk            ;
; sdram_cas_n     ; sclk       ; 3.798 ; 3.954 ; Rise       ; sclk            ;
; sdram_clk       ; sclk       ; 2.836 ; 2.531 ; Rise       ; sclk            ;
; sdram_dq[*]     ; sclk       ; 3.427 ; 3.338 ; Rise       ; sclk            ;
;  sdram_dq[0]    ; sclk       ; 4.838 ; 4.920 ; Rise       ; sclk            ;
;  sdram_dq[1]    ; sclk       ; 4.723 ; 4.790 ; Rise       ; sclk            ;
;  sdram_dq[2]    ; sclk       ; 4.792 ; 4.885 ; Rise       ; sclk            ;
;  sdram_dq[3]    ; sclk       ; 4.845 ; 4.931 ; Rise       ; sclk            ;
;  sdram_dq[4]    ; sclk       ; 4.896 ; 4.995 ; Rise       ; sclk            ;
;  sdram_dq[5]    ; sclk       ; 4.749 ; 4.818 ; Rise       ; sclk            ;
;  sdram_dq[6]    ; sclk       ; 4.810 ; 4.897 ; Rise       ; sclk            ;
;  sdram_dq[7]    ; sclk       ; 4.698 ; 4.803 ; Rise       ; sclk            ;
;  sdram_dq[8]    ; sclk       ; 3.793 ; 3.644 ; Rise       ; sclk            ;
;  sdram_dq[9]    ; sclk       ; 4.615 ; 4.451 ; Rise       ; sclk            ;
;  sdram_dq[10]   ; sclk       ; 3.492 ; 3.396 ; Rise       ; sclk            ;
;  sdram_dq[11]   ; sclk       ; 3.674 ; 3.557 ; Rise       ; sclk            ;
;  sdram_dq[12]   ; sclk       ; 3.427 ; 3.338 ; Rise       ; sclk            ;
;  sdram_dq[13]   ; sclk       ; 3.634 ; 3.529 ; Rise       ; sclk            ;
;  sdram_dq[14]   ; sclk       ; 3.819 ; 3.672 ; Rise       ; sclk            ;
;  sdram_dq[15]   ; sclk       ; 3.427 ; 3.338 ; Rise       ; sclk            ;
; sdram_ras_n     ; sclk       ; 3.789 ; 3.944 ; Rise       ; sclk            ;
; sdram_we_n      ; sclk       ; 3.880 ; 3.914 ; Rise       ; sclk            ;
; sdram_clk       ; sclk       ; 2.836 ; 2.531 ; Fall       ; sclk            ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sdram_dq[*]  ; sclk       ; 3.618 ; 3.617 ; Rise       ; sclk            ;
;  sdram_dq[0] ; sclk       ; 3.835 ; 3.821 ; Rise       ; sclk            ;
;  sdram_dq[1] ; sclk       ; 3.835 ; 3.821 ; Rise       ; sclk            ;
;  sdram_dq[2] ; sclk       ; 3.736 ; 3.722 ; Rise       ; sclk            ;
;  sdram_dq[3] ; sclk       ; 3.740 ; 3.726 ; Rise       ; sclk            ;
;  sdram_dq[4] ; sclk       ; 3.740 ; 3.726 ; Rise       ; sclk            ;
;  sdram_dq[5] ; sclk       ; 3.837 ; 3.823 ; Rise       ; sclk            ;
;  sdram_dq[6] ; sclk       ; 3.723 ; 3.710 ; Rise       ; sclk            ;
;  sdram_dq[7] ; sclk       ; 3.618 ; 3.617 ; Rise       ; sclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sdram_dq[*]  ; sclk       ; 3.509 ; 3.508 ; Rise       ; sclk            ;
;  sdram_dq[0] ; sclk       ; 3.708 ; 3.694 ; Rise       ; sclk            ;
;  sdram_dq[1] ; sclk       ; 3.708 ; 3.694 ; Rise       ; sclk            ;
;  sdram_dq[2] ; sclk       ; 3.612 ; 3.598 ; Rise       ; sclk            ;
;  sdram_dq[3] ; sclk       ; 3.617 ; 3.603 ; Rise       ; sclk            ;
;  sdram_dq[4] ; sclk       ; 3.617 ; 3.603 ; Rise       ; sclk            ;
;  sdram_dq[5] ; sclk       ; 3.709 ; 3.695 ; Rise       ; sclk            ;
;  sdram_dq[6] ; sclk       ; 3.607 ; 3.594 ; Rise       ; sclk            ;
;  sdram_dq[7] ; sclk       ; 3.509 ; 3.508 ; Rise       ; sclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sdram_dq[*]  ; sclk       ; 3.712     ; 3.713     ; Rise       ; sclk            ;
;  sdram_dq[0] ; sclk       ; 3.972     ; 3.986     ; Rise       ; sclk            ;
;  sdram_dq[1] ; sclk       ; 3.972     ; 3.986     ; Rise       ; sclk            ;
;  sdram_dq[2] ; sclk       ; 3.836     ; 3.850     ; Rise       ; sclk            ;
;  sdram_dq[3] ; sclk       ; 3.841     ; 3.855     ; Rise       ; sclk            ;
;  sdram_dq[4] ; sclk       ; 3.841     ; 3.855     ; Rise       ; sclk            ;
;  sdram_dq[5] ; sclk       ; 3.973     ; 3.987     ; Rise       ; sclk            ;
;  sdram_dq[6] ; sclk       ; 3.819     ; 3.832     ; Rise       ; sclk            ;
;  sdram_dq[7] ; sclk       ; 3.712     ; 3.713     ; Rise       ; sclk            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sdram_dq[*]  ; sclk       ; 3.599     ; 3.600     ; Rise       ; sclk            ;
;  sdram_dq[0] ; sclk       ; 3.838     ; 3.852     ; Rise       ; sclk            ;
;  sdram_dq[1] ; sclk       ; 3.838     ; 3.852     ; Rise       ; sclk            ;
;  sdram_dq[2] ; sclk       ; 3.708     ; 3.722     ; Rise       ; sclk            ;
;  sdram_dq[3] ; sclk       ; 3.713     ; 3.727     ; Rise       ; sclk            ;
;  sdram_dq[4] ; sclk       ; 3.713     ; 3.727     ; Rise       ; sclk            ;
;  sdram_dq[5] ; sclk       ; 3.839     ; 3.853     ; Rise       ; sclk            ;
;  sdram_dq[6] ; sclk       ; 3.699     ; 3.712     ; Rise       ; sclk            ;
;  sdram_dq[7] ; sclk       ; 3.599     ; 3.600     ; Rise       ; sclk            ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.686   ; 0.140 ; N/A      ; N/A     ; -3.201              ;
;  sclk            ; -2.686   ; 0.140 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -416.817 ; 0.0   ; 0.0      ; 0.0     ; -367.973            ;
;  sclk            ; -416.817 ; 0.000 ; N/A      ; N/A     ; -367.973            ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; rs232_rx     ; sclk       ; 2.830 ; 2.965 ; Rise       ; sclk            ;
; sdram_dq[*]  ; sclk       ; 1.742 ; 1.954 ; Rise       ; sclk            ;
;  sdram_dq[0] ; sclk       ; 1.542 ; 1.783 ; Rise       ; sclk            ;
;  sdram_dq[1] ; sclk       ; 1.530 ; 1.784 ; Rise       ; sclk            ;
;  sdram_dq[2] ; sclk       ; 1.507 ; 1.763 ; Rise       ; sclk            ;
;  sdram_dq[3] ; sclk       ; 1.608 ; 1.895 ; Rise       ; sclk            ;
;  sdram_dq[4] ; sclk       ; 1.564 ; 1.846 ; Rise       ; sclk            ;
;  sdram_dq[5] ; sclk       ; 1.742 ; 1.954 ; Rise       ; sclk            ;
;  sdram_dq[6] ; sclk       ; 1.575 ; 1.763 ; Rise       ; sclk            ;
;  sdram_dq[7] ; sclk       ; 1.624 ; 1.843 ; Rise       ; sclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rs232_rx     ; sclk       ; -1.019 ; -1.630 ; Rise       ; sclk            ;
; sdram_dq[*]  ; sclk       ; -0.540 ; -1.049 ; Rise       ; sclk            ;
;  sdram_dq[0] ; sclk       ; -0.560 ; -1.067 ; Rise       ; sclk            ;
;  sdram_dq[1] ; sclk       ; -0.549 ; -1.068 ; Rise       ; sclk            ;
;  sdram_dq[2] ; sclk       ; -0.540 ; -1.049 ; Rise       ; sclk            ;
;  sdram_dq[3] ; sclk       ; -0.587 ; -1.168 ; Rise       ; sclk            ;
;  sdram_dq[4] ; sclk       ; -0.575 ; -1.125 ; Rise       ; sclk            ;
;  sdram_dq[5] ; sclk       ; -0.646 ; -1.215 ; Rise       ; sclk            ;
;  sdram_dq[6] ; sclk       ; -0.547 ; -1.053 ; Rise       ; sclk            ;
;  sdram_dq[7] ; sclk       ; -0.576 ; -1.121 ; Rise       ; sclk            ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; rs232_tx        ; sclk       ; 8.898  ; 9.081  ; Rise       ; sclk            ;
; sdram_addr[*]   ; sclk       ; 14.458 ; 13.998 ; Rise       ; sclk            ;
;  sdram_addr[0]  ; sclk       ; 11.650 ; 11.425 ; Rise       ; sclk            ;
;  sdram_addr[1]  ; sclk       ; 14.458 ; 13.998 ; Rise       ; sclk            ;
;  sdram_addr[2]  ; sclk       ; 12.221 ; 11.828 ; Rise       ; sclk            ;
;  sdram_addr[3]  ; sclk       ; 12.525 ; 12.161 ; Rise       ; sclk            ;
;  sdram_addr[4]  ; sclk       ; 12.114 ; 11.716 ; Rise       ; sclk            ;
;  sdram_addr[5]  ; sclk       ; 11.503 ; 11.238 ; Rise       ; sclk            ;
;  sdram_addr[6]  ; sclk       ; 11.839 ; 11.580 ; Rise       ; sclk            ;
;  sdram_addr[7]  ; sclk       ; 13.214 ; 13.026 ; Rise       ; sclk            ;
;  sdram_addr[8]  ; sclk       ; 12.096 ; 11.755 ; Rise       ; sclk            ;
;  sdram_addr[9]  ; sclk       ; 10.902 ; 10.608 ; Rise       ; sclk            ;
;  sdram_addr[10] ; sclk       ; 11.831 ; 11.576 ; Rise       ; sclk            ;
;  sdram_addr[11] ; sclk       ; 11.515 ; 11.097 ; Rise       ; sclk            ;
; sdram_cas_n     ; sclk       ; 10.781 ; 10.520 ; Rise       ; sclk            ;
; sdram_clk       ; sclk       ; 5.387  ; 5.287  ; Rise       ; sclk            ;
; sdram_dq[*]     ; sclk       ; 11.781 ; 11.535 ; Rise       ; sclk            ;
;  sdram_dq[0]    ; sclk       ; 11.713 ; 11.410 ; Rise       ; sclk            ;
;  sdram_dq[1]    ; sclk       ; 11.415 ; 11.160 ; Rise       ; sclk            ;
;  sdram_dq[2]    ; sclk       ; 11.509 ; 11.312 ; Rise       ; sclk            ;
;  sdram_dq[3]    ; sclk       ; 11.713 ; 11.427 ; Rise       ; sclk            ;
;  sdram_dq[4]    ; sclk       ; 11.781 ; 11.535 ; Rise       ; sclk            ;
;  sdram_dq[5]    ; sclk       ; 11.399 ; 11.157 ; Rise       ; sclk            ;
;  sdram_dq[6]    ; sclk       ; 11.625 ; 11.372 ; Rise       ; sclk            ;
;  sdram_dq[7]    ; sclk       ; 11.240 ; 11.105 ; Rise       ; sclk            ;
;  sdram_dq[8]    ; sclk       ; 8.097  ; 8.216  ; Rise       ; sclk            ;
;  sdram_dq[9]    ; sclk       ; 9.367  ; 9.458  ; Rise       ; sclk            ;
;  sdram_dq[10]   ; sclk       ; 7.500  ; 7.636  ; Rise       ; sclk            ;
;  sdram_dq[11]   ; sclk       ; 7.868  ; 8.047  ; Rise       ; sclk            ;
;  sdram_dq[12]   ; sclk       ; 7.357  ; 7.461  ; Rise       ; sclk            ;
;  sdram_dq[13]   ; sclk       ; 7.799  ; 8.010  ; Rise       ; sclk            ;
;  sdram_dq[14]   ; sclk       ; 8.128  ; 8.252  ; Rise       ; sclk            ;
;  sdram_dq[15]   ; sclk       ; 7.357  ; 7.461  ; Rise       ; sclk            ;
; sdram_ras_n     ; sclk       ; 11.624 ; 11.450 ; Rise       ; sclk            ;
; sdram_we_n      ; sclk       ; 10.228 ; 10.097 ; Rise       ; sclk            ;
; sdram_clk       ; sclk       ; 5.387  ; 5.287  ; Fall       ; sclk            ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; rs232_tx        ; sclk       ; 4.235 ; 4.028 ; Rise       ; sclk            ;
; sdram_addr[*]   ; sclk       ; 3.748 ; 3.790 ; Rise       ; sclk            ;
;  sdram_addr[0]  ; sclk       ; 3.991 ; 4.211 ; Rise       ; sclk            ;
;  sdram_addr[1]  ; sclk       ; 4.443 ; 4.608 ; Rise       ; sclk            ;
;  sdram_addr[2]  ; sclk       ; 4.039 ; 4.203 ; Rise       ; sclk            ;
;  sdram_addr[3]  ; sclk       ; 4.071 ; 4.236 ; Rise       ; sclk            ;
;  sdram_addr[4]  ; sclk       ; 4.032 ; 4.058 ; Rise       ; sclk            ;
;  sdram_addr[5]  ; sclk       ; 3.748 ; 3.790 ; Rise       ; sclk            ;
;  sdram_addr[6]  ; sclk       ; 3.813 ; 3.966 ; Rise       ; sclk            ;
;  sdram_addr[7]  ; sclk       ; 4.717 ; 4.904 ; Rise       ; sclk            ;
;  sdram_addr[8]  ; sclk       ; 3.924 ; 4.076 ; Rise       ; sclk            ;
;  sdram_addr[9]  ; sclk       ; 4.009 ; 4.065 ; Rise       ; sclk            ;
;  sdram_addr[10] ; sclk       ; 4.162 ; 4.361 ; Rise       ; sclk            ;
;  sdram_addr[11] ; sclk       ; 4.252 ; 4.326 ; Rise       ; sclk            ;
; sdram_cas_n     ; sclk       ; 3.798 ; 3.954 ; Rise       ; sclk            ;
; sdram_clk       ; sclk       ; 2.836 ; 2.531 ; Rise       ; sclk            ;
; sdram_dq[*]     ; sclk       ; 3.427 ; 3.338 ; Rise       ; sclk            ;
;  sdram_dq[0]    ; sclk       ; 4.838 ; 4.920 ; Rise       ; sclk            ;
;  sdram_dq[1]    ; sclk       ; 4.723 ; 4.790 ; Rise       ; sclk            ;
;  sdram_dq[2]    ; sclk       ; 4.792 ; 4.885 ; Rise       ; sclk            ;
;  sdram_dq[3]    ; sclk       ; 4.845 ; 4.931 ; Rise       ; sclk            ;
;  sdram_dq[4]    ; sclk       ; 4.896 ; 4.995 ; Rise       ; sclk            ;
;  sdram_dq[5]    ; sclk       ; 4.749 ; 4.818 ; Rise       ; sclk            ;
;  sdram_dq[6]    ; sclk       ; 4.810 ; 4.897 ; Rise       ; sclk            ;
;  sdram_dq[7]    ; sclk       ; 4.698 ; 4.803 ; Rise       ; sclk            ;
;  sdram_dq[8]    ; sclk       ; 3.793 ; 3.644 ; Rise       ; sclk            ;
;  sdram_dq[9]    ; sclk       ; 4.615 ; 4.451 ; Rise       ; sclk            ;
;  sdram_dq[10]   ; sclk       ; 3.492 ; 3.396 ; Rise       ; sclk            ;
;  sdram_dq[11]   ; sclk       ; 3.674 ; 3.557 ; Rise       ; sclk            ;
;  sdram_dq[12]   ; sclk       ; 3.427 ; 3.338 ; Rise       ; sclk            ;
;  sdram_dq[13]   ; sclk       ; 3.634 ; 3.529 ; Rise       ; sclk            ;
;  sdram_dq[14]   ; sclk       ; 3.819 ; 3.672 ; Rise       ; sclk            ;
;  sdram_dq[15]   ; sclk       ; 3.427 ; 3.338 ; Rise       ; sclk            ;
; sdram_ras_n     ; sclk       ; 3.789 ; 3.944 ; Rise       ; sclk            ;
; sdram_we_n      ; sclk       ; 3.880 ; 3.914 ; Rise       ; sclk            ;
; sdram_clk       ; sclk       ; 2.836 ; 2.531 ; Fall       ; sclk            ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rs232_tx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_clk      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_cke      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_cs_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_cas_n    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_ras_n    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_we_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_bank[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_bank[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dqm[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dqm[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sdram_dq[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[12]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[13]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[14]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[15]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_rst_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs232_rx                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs232_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sdram_clk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; sdram_cke      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; sdram_cs_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sdram_cas_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sdram_ras_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sdram_we_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sdram_bank[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sdram_bank[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; sdram_addr[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; sdram_addr[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; sdram_addr[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; sdram_addr[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; sdram_addr[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; sdram_addr[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; sdram_addr[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dqm[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dqm[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; sdram_dq[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; sdram_dq[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; sdram_dq[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; sdram_dq[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs232_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sdram_clk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sdram_cke      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sdram_cs_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sdram_cas_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sdram_ras_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sdram_we_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sdram_bank[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sdram_bank[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; sdram_addr[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dqm[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dqm[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; sdram_dq[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs232_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_clk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sdram_cke      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sdram_cs_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_cas_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_ras_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_we_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_bank[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_bank[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_addr[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_addr[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; sdram_addr[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_addr[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_dqm[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_dqm[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_dq[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; sdram_dq[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; sclk     ; 2486     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; sclk     ; 2486     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 190   ; 190  ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 234   ; 234  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Sun Jul 29 10:49:05 2018
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sclk sclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.686
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.686            -416.817 sclk 
Info (332146): Worst-case hold slack is 0.419
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.419               0.000 sclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -367.973 sclk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.402            -369.424 sclk 
Info (332146): Worst-case hold slack is 0.400
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.400               0.000 sclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -367.973 sclk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.658
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.658             -59.231 sclk 
Info (332146): Worst-case hold slack is 0.140
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.140               0.000 sclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -245.870 sclk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4710 megabytes
    Info: Processing ended: Sun Jul 29 10:49:09 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


