digraph "CFG for '_Z15GPU_convolutionPfS_S_iii' function" {
	label="CFG for '_Z15GPU_convolutionPfS_S_iii' function";

	Node0x4f2dda0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#bfd3f670",label="{%6:\l  %7 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %8 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %9 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %10 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !4\l  %11 = shl nsw i32 %8, 5\l  %12 = add nsw i32 %11, %10\l  %13 = shl nsw i32 %7, 5\l  %14 = add nsw i32 %13, %9\l  %15 = sdiv i32 %3, 2\l  %16 = sub i32 %12, %15\l  %17 = sub nsw i32 %14, %15\l  %18 = mul nsw i32 %12, %4\l  %19 = add nsw i32 %18, %14\l  %20 = mul nsw i32 %5, %4\l  %21 = icmp slt i32 %19, %20\l  br i1 %21, label %22, label %167\l|{<s0>T|<s1>F}}"];
	Node0x4f2dda0:s0 -> Node0x4f30470;
	Node0x4f2dda0:s1 -> Node0x4f30500;
	Node0x4f30470 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#a5c3fe70",label="{%22:\l22:                                               \l  %23 = sext i32 %19 to i64\l  %24 = getelementptr inbounds float, float addrspace(1)* %2, i64 %23\l  store float 0.000000e+00, float addrspace(1)* %24, align 4, !tbaa !5\l  %25 = icmp sgt i32 %3, 0\l  br i1 %25, label %26, label %31\l|{<s0>T|<s1>F}}"];
	Node0x4f30470:s0 -> Node0x4f313f0;
	Node0x4f30470:s1 -> Node0x4f31480;
	Node0x4f313f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#93b5fe70",label="{%26:\l26:                                               \l  %27 = and i32 %3, 3\l  %28 = icmp ult i32 %3, 4\l  %29 = and i32 %3, -4\l  %30 = icmp eq i32 %27, 0\l  br label %37\l}"];
	Node0x4f313f0 -> Node0x4f31890;
	Node0x4f31480 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#a5c3fe70",label="{%31:\l31:                                               \l  %32 = phi float [ 0.000000e+00, %22 ], [ %76, %75 ]\l  %33 = fcmp contract ogt float %32, 2.550000e+02\l  %34 = select i1 %33, float 2.550000e+02, float %32\l  %35 = fcmp contract olt float %34, 0.000000e+00\l  %36 = or i1 %33, %35\l  br i1 %36, label %165, label %167\l|{<s0>T|<s1>F}}"];
	Node0x4f31480:s0 -> Node0x4f31ea0;
	Node0x4f31480:s1 -> Node0x4f30500;
	Node0x4f31890 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7bca170",label="{%37:\l37:                                               \l  %38 = phi float [ %76, %75 ], [ 0.000000e+00, %26 ]\l  %39 = phi i32 [ %77, %75 ], [ 0, %26 ]\l  %40 = add i32 %16, %39\l  %41 = mul i32 %40, %4\l  %42 = icmp sgt i32 %41, -1\l  %43 = icmp slt i32 %41, %20\l  %44 = mul nsw i32 %39, %3\l  br i1 %28, label %45, label %79\l|{<s0>T|<s1>F}}"];
	Node0x4f31890:s0 -> Node0x4f32430;
	Node0x4f31890:s1 -> Node0x4f324c0;
	Node0x4f32430 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7bca170",label="{%45:\l45:                                               \l  %46 = phi float [ undef, %37 ], [ %161, %160 ]\l  %47 = phi float [ %38, %37 ], [ %161, %160 ]\l  %48 = phi i32 [ 0, %37 ], [ %162, %160 ]\l  br i1 %30, label %75, label %49\l|{<s0>T|<s1>F}}"];
	Node0x4f32430:s0 -> Node0x4f31980;
	Node0x4f32430:s1 -> Node0x4f32d60;
	Node0x4f32d60 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%49:\l49:                                               \l  %50 = phi float [ %71, %70 ], [ %47, %45 ]\l  %51 = phi i32 [ %72, %70 ], [ %48, %45 ]\l  %52 = phi i32 [ %73, %70 ], [ 0, %45 ]\l  %53 = add nsw i32 %51, %17\l  %54 = icmp sgt i32 %53, -1\l  %55 = select i1 %42, i1 %54, i1 false\l  %56 = select i1 %55, i1 %43, i1 false\l  %57 = icmp slt i32 %53, %4\l  %58 = select i1 %56, i1 %57, i1 false\l  br i1 %58, label %59, label %70\l|{<s0>T|<s1>F}}"];
	Node0x4f32d60:s0 -> Node0x4f33640;
	Node0x4f32d60:s1 -> Node0x4f32ed0;
	Node0x4f33640 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d24b4070",label="{%59:\l59:                                               \l  %60 = add nsw i32 %51, %44\l  %61 = sext i32 %60 to i64\l  %62 = getelementptr inbounds float, float addrspace(1)* %1, i64 %61\l  %63 = load float, float addrspace(1)* %62, align 4, !tbaa !5\l  %64 = add nuw nsw i32 %53, %41\l  %65 = zext i32 %64 to i64\l  %66 = getelementptr inbounds float, float addrspace(1)* %0, i64 %65\l  %67 = load float, float addrspace(1)* %66, align 4, !tbaa !5\l  %68 = fmul contract float %63, %67\l  %69 = fadd contract float %50, %68\l  store float %69, float addrspace(1)* %24, align 4, !tbaa !5\l  br label %70\l}"];
	Node0x4f33640 -> Node0x4f32ed0;
	Node0x4f32ed0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%70:\l70:                                               \l  %71 = phi float [ %50, %49 ], [ %69, %59 ]\l  %72 = add nuw nsw i32 %51, 1\l  %73 = add i32 %52, 1\l  %74 = icmp eq i32 %73, %27\l  br i1 %74, label %75, label %49, !llvm.loop !9\l|{<s0>T|<s1>F}}"];
	Node0x4f32ed0:s0 -> Node0x4f31980;
	Node0x4f32ed0:s1 -> Node0x4f32d60;
	Node0x4f31980 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7bca170",label="{%75:\l75:                                               \l  %76 = phi float [ %46, %45 ], [ %71, %70 ]\l  %77 = add nuw nsw i32 %39, 1\l  %78 = icmp eq i32 %77, %3\l  br i1 %78, label %31, label %37, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4f31980:s0 -> Node0x4f31480;
	Node0x4f31980:s1 -> Node0x4f31890;
	Node0x4f324c0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#c32e3170",label="{%79:\l79:                                               \l  %80 = phi float [ %161, %160 ], [ %38, %37 ]\l  %81 = phi i32 [ %162, %160 ], [ 0, %37 ]\l  %82 = phi i32 [ %163, %160 ], [ 0, %37 ]\l  %83 = add nsw i32 %81, %17\l  %84 = icmp sgt i32 %83, -1\l  %85 = select i1 %42, i1 %84, i1 false\l  %86 = select i1 %85, i1 %43, i1 false\l  %87 = icmp slt i32 %83, %4\l  %88 = select i1 %86, i1 %87, i1 false\l  br i1 %88, label %89, label %100\l|{<s0>T|<s1>F}}"];
	Node0x4f324c0:s0 -> Node0x4f35270;
	Node0x4f324c0:s1 -> Node0x4f352c0;
	Node0x4f35270 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d8564670",label="{%89:\l89:                                               \l  %90 = add nsw i32 %81, %44\l  %91 = sext i32 %90 to i64\l  %92 = getelementptr inbounds float, float addrspace(1)* %1, i64 %91\l  %93 = load float, float addrspace(1)* %92, align 4, !tbaa !5\l  %94 = add nuw nsw i32 %83, %41\l  %95 = zext i32 %94 to i64\l  %96 = getelementptr inbounds float, float addrspace(1)* %0, i64 %95\l  %97 = load float, float addrspace(1)* %96, align 4, !tbaa !5\l  %98 = fmul contract float %93, %97\l  %99 = fadd contract float %80, %98\l  store float %99, float addrspace(1)* %24, align 4, !tbaa !5\l  br label %100\l}"];
	Node0x4f35270 -> Node0x4f352c0;
	Node0x4f352c0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#c32e3170",label="{%100:\l100:                                              \l  %101 = phi float [ %80, %79 ], [ %99, %89 ]\l  %102 = or i32 %81, 1\l  %103 = add nsw i32 %102, %17\l  %104 = icmp sgt i32 %103, -1\l  %105 = select i1 %42, i1 %104, i1 false\l  %106 = select i1 %105, i1 %43, i1 false\l  %107 = icmp slt i32 %103, %4\l  %108 = select i1 %106, i1 %107, i1 false\l  br i1 %108, label %109, label %120\l|{<s0>T|<s1>F}}"];
	Node0x4f352c0:s0 -> Node0x4f35f00;
	Node0x4f352c0:s1 -> Node0x4f35f50;
	Node0x4f35f00 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d8564670",label="{%109:\l109:                                              \l  %110 = add nsw i32 %102, %44\l  %111 = sext i32 %110 to i64\l  %112 = getelementptr inbounds float, float addrspace(1)* %1, i64 %111\l  %113 = load float, float addrspace(1)* %112, align 4, !tbaa !5\l  %114 = add nuw nsw i32 %103, %41\l  %115 = zext i32 %114 to i64\l  %116 = getelementptr inbounds float, float addrspace(1)* %0, i64 %115\l  %117 = load float, float addrspace(1)* %116, align 4, !tbaa !5\l  %118 = fmul contract float %113, %117\l  %119 = fadd contract float %101, %118\l  store float %119, float addrspace(1)* %24, align 4, !tbaa !5\l  br label %120\l}"];
	Node0x4f35f00 -> Node0x4f35f50;
	Node0x4f35f50 [shape=record,color="#b70d28ff", style=filled, fillcolor="#c32e3170",label="{%120:\l120:                                              \l  %121 = phi float [ %101, %100 ], [ %119, %109 ]\l  %122 = or i32 %81, 2\l  %123 = add nsw i32 %122, %17\l  %124 = icmp sgt i32 %123, -1\l  %125 = select i1 %42, i1 %124, i1 false\l  %126 = select i1 %125, i1 %43, i1 false\l  %127 = icmp slt i32 %123, %4\l  %128 = select i1 %126, i1 %127, i1 false\l  br i1 %128, label %129, label %140\l|{<s0>T|<s1>F}}"];
	Node0x4f35f50:s0 -> Node0x4f34030;
	Node0x4f35f50:s1 -> Node0x4f34080;
	Node0x4f34030 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d8564670",label="{%129:\l129:                                              \l  %130 = add nsw i32 %122, %44\l  %131 = sext i32 %130 to i64\l  %132 = getelementptr inbounds float, float addrspace(1)* %1, i64 %131\l  %133 = load float, float addrspace(1)* %132, align 4, !tbaa !5\l  %134 = add nuw nsw i32 %123, %41\l  %135 = zext i32 %134 to i64\l  %136 = getelementptr inbounds float, float addrspace(1)* %0, i64 %135\l  %137 = load float, float addrspace(1)* %136, align 4, !tbaa !5\l  %138 = fmul contract float %133, %137\l  %139 = fadd contract float %121, %138\l  store float %139, float addrspace(1)* %24, align 4, !tbaa !5\l  br label %140\l}"];
	Node0x4f34030 -> Node0x4f34080;
	Node0x4f34080 [shape=record,color="#b70d28ff", style=filled, fillcolor="#c32e3170",label="{%140:\l140:                                              \l  %141 = phi float [ %121, %120 ], [ %139, %129 ]\l  %142 = or i32 %81, 3\l  %143 = add nsw i32 %142, %17\l  %144 = icmp sgt i32 %143, -1\l  %145 = select i1 %42, i1 %144, i1 false\l  %146 = select i1 %145, i1 %43, i1 false\l  %147 = icmp slt i32 %143, %4\l  %148 = select i1 %146, i1 %147, i1 false\l  br i1 %148, label %149, label %160\l|{<s0>T|<s1>F}}"];
	Node0x4f34080:s0 -> Node0x4f37c40;
	Node0x4f34080:s1 -> Node0x4f32a50;
	Node0x4f37c40 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d8564670",label="{%149:\l149:                                              \l  %150 = add nsw i32 %142, %44\l  %151 = sext i32 %150 to i64\l  %152 = getelementptr inbounds float, float addrspace(1)* %1, i64 %151\l  %153 = load float, float addrspace(1)* %152, align 4, !tbaa !5\l  %154 = add nuw nsw i32 %143, %41\l  %155 = zext i32 %154 to i64\l  %156 = getelementptr inbounds float, float addrspace(1)* %0, i64 %155\l  %157 = load float, float addrspace(1)* %156, align 4, !tbaa !5\l  %158 = fmul contract float %153, %157\l  %159 = fadd contract float %141, %158\l  store float %159, float addrspace(1)* %24, align 4, !tbaa !5\l  br label %160\l}"];
	Node0x4f37c40 -> Node0x4f32a50;
	Node0x4f32a50 [shape=record,color="#b70d28ff", style=filled, fillcolor="#c32e3170",label="{%160:\l160:                                              \l  %161 = phi float [ %141, %140 ], [ %159, %149 ]\l  %162 = add nuw nsw i32 %81, 4\l  %163 = add i32 %82, 4\l  %164 = icmp eq i32 %163, %29\l  br i1 %164, label %45, label %79, !llvm.loop !13\l|{<s0>T|<s1>F}}"];
	Node0x4f32a50:s0 -> Node0x4f32430;
	Node0x4f32a50:s1 -> Node0x4f324c0;
	Node0x4f31ea0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#88abfd70",label="{%165:\l165:                                              \l  %166 = select i1 %35, float 0.000000e+00, float %34\l  store float %166, float addrspace(1)* %24, align 4, !tbaa !5\l  br label %167\l}"];
	Node0x4f31ea0 -> Node0x4f30500;
	Node0x4f30500 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#bfd3f670",label="{%167:\l167:                                              \l  ret void\l}"];
}
