# 第十三讲 计数器  
## 实践操作  
- 波形图  
![](./res/0929_1.png)  
说明：M是1s内LED灯“亮-暗”周期的个数，可以通过1/时钟主频得到。在这里，时钟频率是50MHz，可以计算得到$M=5\times10^7$,因此这时就可以计算$\frac{M}{2}-1=24\_999\_999$。将其转换为二进制，可以得到它的位宽是25.  

- 编写代码  
```Verilog
//主模块
module counter
#(
    parameter   CNT_MAX = 25'd24_999_999//定义了一个常量
)
(
    input   wire    sys_clk,
    input   wire    sys_rst_n,

    output  reg     led_out
);


reg     [24:0]      cnt;//计数，24位宽


always@(posedge sys_clk or negedge sys_rst_n)
    if(sys_rst_n == 1'b0)//一旦复位信号激活
        cnt <= 25'd0;//立刻将计数器归零
    else    if(cnt == CNT_MAX)//如果没有激活，
        cnt <= 25'd0;//就在到达最大时归零
    else 
        cnt <= cnt + 25'd1;//或者是在一般情况下+1
        
        
        
always@(posedge sys_clk or negedge sys_rst_n)
        if(sys_rst_n ==  1'b0)
            led_out <= 1'b0;//如果复位信号激活，就将led设为0
        else    if(cnt == CNT_MAX)
            led_out <= ~led_out;//如果到达最大值就反转
        else
            led_out <= led_out;//如果是一般情况就保持值不变


endmodule
```

```Verilog
//仿真代码
`timescale 1ns/1ns 
module  tb_counter();

reg     sys_clk;
reg     sys_rst_n;

wire    led_out;

initial
    begin
        sys_clk =  1'b1;
        sys_rst_n <= 1'b0;//先将复位信号激活一段时间
        #20//等待20纳秒
        sys_rst_n <= 1'b1;//deactive复位信号，仿真开始
    end
    
always #10 sys_clk = ~sys_clk;//每隔10ns反转一次sys_clk,模拟时钟信号


counter
#(
    .CNT_MAX(25'd24)//在仿真时，按照24计算，而不是24_999_999
)counter_inst
(
    .sys_clk    (sys_clk),
    .sys_rst_n  (sys_rst_n),

    .led_out    (led_out)
);

endmodule
```

- 仿真结果：每隔24ns，led灯的状态反转一次。（而不是实际上的0.5s，原因见该md文件的第70行）（忘了截图了）  
- 悲伤的故事：昨天写了一遍这个东西，一上来就上板验证，结果led一直亮着。又仿真验证，结果不知道哪里出了问题，led_out一直保持高电平。今天重写的时候把昨天的删了，现在找不到了T_T  
### 尝试移植到安路的板子上  
在绑定引脚那一步，我把sys_clk绑定到了R7(全局时钟信号),led_out绑定到了B14(一个LED灯),复位信号绑定到了A9(一个拨动开关)。  
经过观察，在开关打开时，led灯周期性闪烁；在开关关闭时，led灯熄灭。
### 脉冲标志信号
- 每当cnt达到某一值时就激活一次
- 可以使代码更加简介，而且假如它在多处被使用，可以节省逻辑资源  
依据此对代码及逆行修改：  
```Verilog
//此处只写出关键语句
reg     cnt_flag;//声明一个脉冲信号
//使用always语句，因此为reg型

//这个always块负责处理脉冲信号cnt_flag
always@(posedge sys_clk or negedge sys_rst_n)
    if(sys_rst_n == 1'b0)//如果复位信号激活
        cnt_flag <= 1'b0;//就设定为低电平
    else if(cnt == (CNT_MAX-1))
        cnt_flag <= 1'b1;
    else 
        cnt_flag <= 1'b0;
```  
# 第十四讲 分频器——偶分频  
## 理论学习  
- 一般开发板只有一个时钟。如果想要得到比固定时钟更慢的频率，则要进行分频。  
- 偶数分频器的倍数是偶数。奇数……  
- 分频器和计数器非常类似。  
## 实战演练  
- 设计一个对系统时钟六分频的分频电路   

尝试自己写一下
```Verilog
module divider_six
(
input   wire    sys_clk,
input   wire    sys_rst_n,

output  reg     clk_out
);

reg    [1:0]   cnt;

always@(posedge sys_clk or negedge sys_rst_n)
    if(sys_rst_n == 1'b0)
        cnt <= 1'b0;
    else if(cnt == 2'd2)
        cnt <= 2'd0;
    else
        cnt <= cnt + 2'd1;

always@(posedge sys_clk or negedge sys_rst_n)
    if(sys_rst_n == 1'b0)
        clk_out <= 1'b0;
    else if (cnt == 2'd2)
        clk_out <= ~clk_out;
    else
        clk_out = clk_out;
        
endmodule
```  
- 记录视频中的和我不一样的地方  
```
1.视频中clk_out使用的是wire型，而我使用的是reg型。（难道不是使用always语句赋值的都是reg型吗👀我之前用的wire型还报错了）（补：视频改回去了）
```

仿真代码
```Verilog
`timescale 1ns/1ns 
module tb_divider_six();

reg     sys_clk;
reg     sys_rst_n;
wire    clk_out;

initial
    begin
        sys_clk = 1'b1;
        sys_rst_n <= 1'b0;
        #20
        sys_rst_n <= 1'b1;
    end

always #10 sys_clk <= ~sys_clk;

divider_six divider_six_inst
(
   .sys_clk     (sys_clk),
   .sys_rst_n   (sys_rst_n),

   .clk_out     (clk_out)
);


endmodule
```
**注意！** 这样分频产生的低频时钟是不能直接当作系统时钟使用的。时钟信号必须连接到全局时钟网络（全局时钟树），这样才能使得时钟信号到达每个寄存器的时间尽量相同，减少时序问题的产生。  
用上述方法产生的时钟信号，不如系统时钟稳定。  
为了解决上述问题，需要用到上一节学到的脉冲标志信号。  
## 解决方案