+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                       ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; rst_controller_001|alt_rst_req_sync_uq1                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_001|alt_rst_sync_uq1                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_001                                                                                                                                              ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|alt_rst_req_sync_uq1                                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|alt_rst_sync_uq1                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller                                                                                                                                                  ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; irq_mapper                                                                                                                                                      ; 6     ; 28             ; 2            ; 28             ; 32     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|crosser_001|clock_xer                                                                                                                         ; 124   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|crosser_001                                                                                                                                   ; 126   ; 2              ; 0            ; 2              ; 120    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|crosser|clock_xer                                                                                                                             ; 124   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|crosser                                                                                                                                       ; 126   ; 2              ; 0            ; 2              ; 120    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|width_adapter_003                                                                                                                             ; 125   ; 3              ; 0            ; 3              ; 102    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|width_adapter_002                                                                                                                             ; 161   ; 3              ; 2            ; 3              ; 120    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|width_adapter_001|uncompressor                                                                                                                ; 42    ; 4              ; 0            ; 4              ; 33     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|width_adapter_001                                                                                                                             ; 107   ; 3              ; 0            ; 3              ; 120    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|width_adapter|uncompressor                                                                                                                    ; 42    ; 4              ; 0            ; 4              ; 33     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|width_adapter                                                                                                                                 ; 125   ; 12             ; 0            ; 12             ; 156    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_mux_001|arb|adder                                                                                                                    ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_mux_001|arb                                                                                                                          ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_mux_001                                                                                                                              ; 360   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_mux|arb|adder                                                                                                                        ; 48    ; 24             ; 0            ; 24             ; 24     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_mux|arb                                                                                                                              ; 16    ; 0              ; 4            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_mux                                                                                                                                  ; 1431  ; 0              ; 0            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_demux_011                                                                                                                            ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_demux_010                                                                                                                            ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_demux_009                                                                                                                            ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_demux_008                                                                                                                            ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_demux_007                                                                                                                            ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_demux_006                                                                                                                            ; 123   ; 4              ; 2            ; 4              ; 239    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_demux_005                                                                                                                            ; 123   ; 4              ; 2            ; 4              ; 239    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_demux_004                                                                                                                            ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_demux_003                                                                                                                            ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_demux_002                                                                                                                            ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_demux_001                                                                                                                            ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_demux                                                                                                                                ; 123   ; 4              ; 2            ; 4              ; 239    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_011                                                                                                                              ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_010                                                                                                                              ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_009                                                                                                                              ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_008                                                                                                                              ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_007                                                                                                                              ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_006|arb|adder                                                                                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_006|arb                                                                                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_006                                                                                                                              ; 241   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_005|arb|adder                                                                                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_005|arb                                                                                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_005                                                                                                                              ; 241   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_004                                                                                                                              ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_003                                                                                                                              ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_002                                                                                                                              ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_001                                                                                                                              ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux|arb|adder                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux|arb                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux                                                                                                                                  ; 241   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_demux_001                                                                                                                            ; 124   ; 9              ; 2            ; 9              ; 358    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_demux                                                                                                                                ; 133   ; 144            ; 2            ; 144            ; 1429   ; 144             ; 144           ; 144             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_uncompressed_only.the_ba                                                                            ; 104   ; 4              ; 6            ; 4              ; 102    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|burst_adapter                                                                                                                                 ; 104   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_011|the_default_decode                                                                                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_011                                                                                                                                 ; 110   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_010|the_default_decode                                                                                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_010                                                                                                                                 ; 110   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_009|the_default_decode                                                                                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_009                                                                                                                                 ; 110   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_008|the_default_decode                                                                                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_008                                                                                                                                 ; 110   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_007|the_default_decode                                                                                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_007                                                                                                                                 ; 110   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_006|the_default_decode                                                                                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_006                                                                                                                                 ; 146   ; 0              ; 2            ; 0              ; 156    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_005|the_default_decode                                                                                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_005                                                                                                                                 ; 92    ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_004|the_default_decode                                                                                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_004                                                                                                                                 ; 110   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_003|the_default_decode                                                                                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_003                                                                                                                                 ; 110   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_002|the_default_decode                                                                                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_002                                                                                                                                 ; 110   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_001|the_default_decode                                                                                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_001                                                                                                                                 ; 110   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router|the_default_decode                                                                                                                  ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router                                                                                                                                     ; 110   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|addr_router_001|the_default_decode                                                                                                            ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|addr_router_001                                                                                                                               ; 110   ; 0              ; 6            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|addr_router|the_default_decode                                                                                                                ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|addr_router                                                                                                                                   ; 110   ; 0              ; 6            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|pio_lcd_control_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                         ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|pio_lcd_control_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                     ; 42    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|pio_lcd_control_s1_translator_avalon_universal_slave_0_agent                                                                                  ; 304   ; 39             ; 49           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|pio_lcd_data_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                            ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|pio_lcd_data_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                        ; 42    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|pio_lcd_data_s1_translator_avalon_universal_slave_0_agent                                                                                     ; 304   ; 39             ; 49           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|spi_slave_spi_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                 ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|spi_slave_spi_control_port_translator_avalon_universal_slave_0_agent|uncompressor                                                             ; 42    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|spi_slave_spi_control_port_translator_avalon_universal_slave_0_agent                                                                          ; 304   ; 39             ; 49           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|spi_master_spi_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|spi_master_spi_control_port_translator_avalon_universal_slave_0_agent|uncompressor                                                            ; 42    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|spi_master_spi_control_port_translator_avalon_universal_slave_0_agent                                                                         ; 304   ; 39             ; 49           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|altpll_0_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                       ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|altpll_0_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                         ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|altpll_0_pll_slave_translator_avalon_universal_slave_0_agent|uncompressor                                                                     ; 42    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|altpll_0_pll_slave_translator_avalon_universal_slave_0_agent                                                                                  ; 304   ; 39             ; 49           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                        ; 186   ; 39             ; 0            ; 39             ; 145    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                    ; 42    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent                                                                                 ; 440   ; 72             ; 81           ; 72             ; 462    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                  ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                              ; 42    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent                                                                           ; 236   ; 22             ; 33           ; 22             ; 250    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|pio_switches_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                            ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|pio_switches_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                        ; 42    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|pio_switches_s1_translator_avalon_universal_slave_0_agent                                                                                     ; 304   ; 39             ; 49           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|pio_led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                 ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|pio_led_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                             ; 42    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|pio_led_s1_translator_avalon_universal_slave_0_agent                                                                                          ; 304   ; 39             ; 49           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                 ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|timer_0_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                             ; 42    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|timer_0_s1_translator_avalon_universal_slave_0_agent                                                                                          ; 304   ; 39             ; 49           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                              ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|uncompressor                                                          ; 42    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                                                                       ; 304   ; 39             ; 49           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                             ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor                                                         ; 42    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                      ; 304   ; 39             ; 49           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_qsys_0_instruction_master_translator_avalon_universal_master_0_agent                                                                    ; 191   ; 41             ; 83           ; 41             ; 142    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_qsys_0_data_master_translator_avalon_universal_master_0_agent                                                                           ; 191   ; 41             ; 83           ; 41             ; 142    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|pio_lcd_control_s1_translator                                                                                                                 ; 109   ; 7              ; 26           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|pio_lcd_data_s1_translator                                                                                                                    ; 109   ; 7              ; 26           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|spi_slave_spi_control_port_translator                                                                                                         ; 93    ; 23             ; 41           ; 23             ; 56     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|spi_master_spi_control_port_translator                                                                                                        ; 93    ; 23             ; 41           ; 23             ; 56     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|altpll_0_pll_slave_translator                                                                                                                 ; 109   ; 7              ; 23           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|onchip_memory2_0_s1_translator                                                                                                                ; 178   ; 8              ; 12           ; 8              ; 154    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|new_sdram_controller_0_s1_translator                                                                                                          ; 74    ; 5              ; 3            ; 5              ; 61     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|pio_switches_s1_translator                                                                                                                    ; 109   ; 7              ; 26           ; 7              ; 36     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|pio_led_s1_translator                                                                                                                         ; 109   ; 7              ; 26           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|timer_0_s1_translator                                                                                                                         ; 93    ; 23             ; 41           ; 23             ; 55     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_translator                                                                                                      ; 109   ; 6              ; 27           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_qsys_0_jtag_debug_module_translator                                                                                                     ; 109   ; 6              ; 16           ; 6              ; 82     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_qsys_0_instruction_master_translator                                                                                                    ; 110   ; 52             ; 0            ; 52             ; 101    ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_qsys_0_data_master_translator                                                                                                           ; 110   ; 13             ; 0            ; 13             ; 101    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0                                                                                                                                               ; 450   ; 0              ; 0            ; 0              ; 492    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pio_lcd_control                                                                                                                                                 ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pio_lcd_data                                                                                                                                                    ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_slave                                                                                                                                                       ; 27    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_master                                                                                                                                                      ; 25    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altpll_0|sd1                                                                                                                                                    ; 3     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altpll_0|stdsync2|dffpipe3                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altpll_0|stdsync2                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altpll_0                                                                                                                                                        ; 38    ; 30             ; 30           ; 30             ; 34     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; onchip_memory2_0|the_altsyncram|auto_generated                                                                                                                  ; 88    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; onchip_memory2_0                                                                                                                                                ; 91    ; 0              ; 1            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; new_sdram_controller_0|the_projNiosII_new_sdram_controller_0_input_efifo_module                                                                                 ; 45    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; new_sdram_controller_0                                                                                                                                          ; 45    ; 1              ; 1            ; 1              ; 39     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; pio_switches                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pio_led                                                                                                                                                         ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_0                                                                                                                                                         ; 23    ; 0              ; 15           ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_projNiosII_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_projNiosII_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_projNiosII_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_projNiosII_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                             ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_projNiosII_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                              ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_projNiosII_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                          ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_projNiosII_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo                                                                                     ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_projNiosII_jtag_uart_0_scfifo_r|rfifo|auto_generated                                                                                            ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_projNiosII_jtag_uart_0_scfifo_r                                                                                                                 ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_projNiosII_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_projNiosII_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_projNiosII_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_projNiosII_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                             ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_projNiosII_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                              ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_projNiosII_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                          ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_projNiosII_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo                                                                                     ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_projNiosII_jtag_uart_0_scfifo_w|wfifo|auto_generated                                                                                            ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_projNiosII_jtag_uart_0_scfifo_w                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0                                                                                                                                                     ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci|the_projNiosII_nios2_qsys_0_jtag_debug_module_wrapper|the_projNiosII_nios2_qsys_0_jtag_debug_module_sysclk   ; 43    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci|the_projNiosII_nios2_qsys_0_jtag_debug_module_wrapper|the_projNiosII_nios2_qsys_0_jtag_debug_module_tck      ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci|the_projNiosII_nios2_qsys_0_jtag_debug_module_wrapper                                                        ; 123   ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci|the_projNiosII_nios2_qsys_0_nios2_oci_im                                                                     ; 97    ; 36             ; 93           ; 36             ; 48     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci|the_projNiosII_nios2_qsys_0_nios2_oci_pib                                                                    ; 39    ; 20             ; 38           ; 20             ; 19     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci|the_projNiosII_nios2_qsys_0_nios2_oci_fifo|the_projNiosII_nios2_qsys_0_oci_test_bench                        ; 36    ; 0              ; 36           ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci|the_projNiosII_nios2_qsys_0_nios2_oci_fifo|the_projNiosII_nios2_qsys_0_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci|the_projNiosII_nios2_qsys_0_nios2_oci_fifo|the_projNiosII_nios2_qsys_0_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci|the_projNiosII_nios2_qsys_0_nios2_oci_fifo|the_projNiosII_nios2_qsys_0_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci|the_projNiosII_nios2_qsys_0_nios2_oci_fifo                                                                   ; 151   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci|the_projNiosII_nios2_qsys_0_nios2_oci_dtrace|projNiosII_nios2_qsys_0_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci|the_projNiosII_nios2_qsys_0_nios2_oci_dtrace                                                                 ; 110   ; 0              ; 99           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci|the_projNiosII_nios2_qsys_0_nios2_oci_itrace                                                                 ; 25    ; 17             ; 23           ; 17             ; 87     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci|the_projNiosII_nios2_qsys_0_nios2_oci_dbrk                                                                   ; 95    ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci|the_projNiosII_nios2_qsys_0_nios2_oci_xbrk                                                                   ; 61    ; 5              ; 58           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci|the_projNiosII_nios2_qsys_0_nios2_oci_break                                                                  ; 52    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci|the_projNiosII_nios2_qsys_0_nios2_avalon_reg                                                                 ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci|the_projNiosII_nios2_qsys_0_nios2_ocimem|projNiosII_nios2_qsys_0_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci|the_projNiosII_nios2_qsys_0_nios2_ocimem|projNiosII_nios2_qsys_0_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci|the_projNiosII_nios2_qsys_0_nios2_ocimem                                                                     ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci|the_projNiosII_nios2_qsys_0_nios2_oci_debug                                                                  ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_nios2_oci                                                                                                              ; 172   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|projNiosII_nios2_qsys_0_register_bank_b|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|projNiosII_nios2_qsys_0_register_bank_b                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|projNiosII_nios2_qsys_0_register_bank_a|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|projNiosII_nios2_qsys_0_register_bank_a                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_projNiosII_nios2_qsys_0_test_bench                                                                                                             ; 293   ; 3              ; 259          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0                                                                                                                                                    ; 149   ; 0              ; 28           ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
