      PC: 0
GPR[$gp]: 1024  GPR[$sp]: 4090  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	

==>      0: SRI $sp, 6
      PC: 1
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	

==>      1: LIT $sp, 6, 7
      PC: 2
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 7     
    1024: 0	...
    4096: 0	

==>      2: LWR $ra, $sp, 6
      PC: 3
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	

==>      3: LIT $sp, 5, 6
      PC: 4
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 6     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	

==>      4: LWR $r6, $sp, 5
      PC: 5
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	

==>      5: LIT $sp, 4, 5
      PC: 6
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 5     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	

==>      6: LWR $r5, $sp, 4
      PC: 7
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	

==>      7: LIT $sp, 3, 4
      PC: 8
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 4     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	

==>      8: LWR $r4, $sp, 3
      PC: 9
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	

==>      9: LIT $sp, 2, 3
      PC: 10
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 3     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	

==>     10: LWR $r3, $sp, 2
      PC: 11
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	

==>     11: LIT $sp, 1, 2
      PC: 12
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	    4096: 4096    


==>     12: SCA $sp, 0, $sp, 0
      PC: 13
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 13    
    1024: 0	...
    4096: 0	    4096: 4096    


==>     13: CALL 24	# target is word address 24
      PC: 14
GPR[$gp]: 1024  GPR[$sp]: 4095  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	

==>     14: SRI $sp, 1
      PC: 15
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	    4096: -1      


==>     15: LIT $sp, 0, -1
      PC: 16
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: -1    GPR[$ra]: 0     
    1024: 0	...
    4096: 0	    4096: -1      


==>     16: LWR $r6, $sp, 0
      PC: 17
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: -1    GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	    4096: -1      


==>     17: LWR $r5, $sp, 0
      PC: 18
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: -1    
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	    4096: -1      


==>     18: LWR $r4, $sp, 0
      PC: 19
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: -1    GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	    4096: -1      


==>     19: LWR $r3, $sp, 0
      PC: 20
GPR[$gp]: 1024  GPR[$sp]: 4097  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	    4096: -1      
    4097: 2       


==>     20: ARI $sp, 1
      PC: 21
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 21    
    1024: 0	...
    4096: 0	    4096: -1      


==>     21: CALL 31	# target is word address 31
      PC: 22
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	    4096: -1      


==>     22: EXIT 0
      PC: 23
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	    4096: -1      


==>     23: EXIT 1
      PC: 24
GPR[$gp]: 1024  GPR[$sp]: 4091  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	

==>     24: SRI $sp, 5
      PC: 25
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	    4096: -1      


==>     25: SWR $sp, 4, $fp
      PC: 26
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	    4096: -1      


==>     26: SWR $sp, 3, $r3
      PC: 27
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	    4096: -1      


==>     27: SWR $sp, 2, $r4
      PC: 28
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	    4096: -1      


==>     28: SWR $sp, 1, $r5
      PC: 29
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	

==>     29: SWR $sp, 0, $r6
      PC: 30
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	

==>     30: RTN 
      PC: 31
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	

==>     31: LWR $r6, $sp, 0
      PC: 32
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	

==>     32: LWR $r5, $sp, 1
      PC: 33
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	

==>     33: LWR $r4, $sp, 2
      PC: 34
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	

==>     34: LWR $r3, $sp, 3
      PC: 35
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	

==>     35: LWR $fp, $sp, 4
      PC: 36
GPR[$gp]: 1024  GPR[$sp]: 4101  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	    4100: 4096    
    4101: 6       


==>     36: ARI $sp, 5
      PC: 37
GPR[$gp]: 1024  GPR[$sp]: 4096  GPR[$fp]: 4096  GPR[$r3]: 0     GPR[$r4]: 0     
GPR[$r5]: 0     GPR[$r6]: 0     GPR[$ra]: 0     
    1024: 0	...
    4096: 0	

==>     37: RTN 
