|AndVerilog
a1 => y.IN0
b1 => y.IN1
y <= y.DB_MAX_OUTPUT_PORT_TYPE


