#########################################################3
# Design
#########################################################3

class RegMap extends Module
  constructor: ->
    super()

    Port(
      hclk: input().asClock()
      rstn: input().asReset()
    )

    Reg(
      group1:
        enable: reg(1)
        data:
          addr: reg(16)
          dout: reg(16)
      group2:
        data:
          addr: reg(16)
          din: reg(16)
          clk: reg()
    )

  build: ->
    always =>
      $if(@group1.enable) =>
        assign(@group2.data.addr) => $ @group1.data.addr
        assign(@group2.data.din) => $ @group1.data.dout>>1

    always =>
      assign(@group2.data.clk) => $ !@group2.data.clk

module.exports=RegMap

