邏輯與混合訊號區塊等部份，利用各個功能模
組化的 IP 技術開發，進而透過 IP 授權來達到
設計得以重覆使用，使得獨立設計者也有能力
整合 SOC 晶片來滿足市場上的需求，進而提
昇系統應用的成效。 
但是 SOC 晶片上高密度的電路分佈使得
電流需求量的大量增加，並且新世代製程技術
的線寬縮小現象使得電源連線上的電阻變
大，導致電源的壓降現象相當的嚴重，對於
SOC 晶片上的電源壓降現象所產生的雜訊干
擾，倘若干擾的程度較輕微，可能影響電路上
充放電速度，導致電路時序延遲，倘若干擾的
程度較嚴重，可能進一步導致電路功能正確性
的失真，因此對於 SOC 晶片而言，可靠穩定
的電源供應系統將成為晶片整合的重要因
素，因此電源訊號完整性將是新一代晶片設計
的一大課題。一般而言，對於電源訊號完整性
的設計，必須滿足電源供應系統上的壓降、電
子漂移與佈局設計法則等限制，為了滿足這些
設計上的必要限制，電源供應系統上常使用電
源連線規畫與分析、線寬設定 、外圍電源端
點設定與偶合電容分佈等技術來完成。 
對於電源連線規畫與分析方面，由於電源
連線的拓璞結構決定電壓下降的程度，早期的
電源供應系統有較高的 Vdd 電位，因此也能容
許較大的壓降現象，為了節省電源連線的繞線
成本，往往都以樹狀結構來完成電源連線。隨
著電源供應系統 Vdd 電位的下降，為避免電源
樹狀連線的末端壓降影響電路的效率或正確
性，因此常在高耗電區塊周邊或電源樹狀連線
的末端加上電源環形連線的拓璞結構與分析
模式，減少環形連線內部的壓降現象。隨著新
世代製程技術的開發，晶片上高密度的電路分
佈使得電流需求量大量增加，並且線寬縮小現
象使得電源連線上的電阻變大，對於電源的連
線規畫，現今高效率晶片提出使用電源格狀連
線的拓璞結構，此種連線方式一律採用靜態的
全平面格狀規劃，可即時供應平面上任何電源
需求，降低可能發生的壓降現象，但是相對使
得繞線資源的大量增加，並且電源格狀連線的
電路分析極為複雜，需要花費長久的時間才可
解析電路上的電壓與電流現象，現今已有許多
研究投入電源格狀連線的電路分析，期望找出
較有效電源格狀連線的分析方法。 
基本上適當的連線線寬是電源供應系統
上壓降限制與電子漂移限制協調的結果，連線
寬度越大較能符合壓降限制，但可能違背電子
漂移限制，相對地連線寬度越小較能符合電子
漂移限制，但可能違背壓降限制，只要電源供
應系統上壓降限制與電子漂移限制符合製程
與材料上的需求，將可協調適當的連線線寬符
合多數的電源供應限制，通常利用兩階段收斂
方式來尋找適當的連線線寬，給定初始的連線
線寬符合佈局設計法則，交互限制電壓與電流
的方式來符合壓降限制與電子漂移限制，收斂
得到適當的連線線寬。另一方面雖然晶片外圍
電源端點的個數是有所設限，但適當的對外圍
電源端點重新設定位置也可改良較內部電源
需求的壓降現象，使得高電源需求區域能在近
距離取得較多的外圍電源端點供應電源，通常
須對於平面上所有電源需求做分析，並依據所
允許的外圍電源端點的數目，做有效的電源需
求分群作業使達到電源需求平衡，進一步設定
適當的外圍電源端點位置使得降低壓降現象。 
 基本上偶合電容對電路的電位有補強的
效應，倘若先前的適當的連線線寬設定與外圍
電源端點設定都無法完全消除晶片上的壓降
現象，可評估插入偶合電容的大小並進一步執
行偶合電容分佈於已知擺置結果的程序以達
到完全消除晶片上的壓降現象。 
ㄧ般電路區塊的擺置往往決定整個晶片
的成效，給定多個電路實體區塊，基本的電路
擺置希望以最小之面積來完成所有電路區塊
的置放，這樣的工作對於半導體成本昂貴的年
代佔有很重要的地位，隨著電路區塊個數的增
加與區塊大小的多變性，已使得人工方式達到
最小面積的擺置已非容易之事，因應而生透過
電腦輔助設計來完成電路擺置已是不可或缺
的工作，於是許多的研究透過不同的演算技巧
來探討有限的擺置可能情況與最佳的擺置結
果，但是這些結果也顯示電路擺置問題的困難
性與最佳擺置結果的不易求得。近年來，隨著
對於高頻率晶片的需求，面積已不是半導體晶
片最重要考量的因素，因此依據連線延遲為導
向的擺置研究也受到廣泛的注意，只有把所有
連線延遲儘量降低，才有可能整合出高於幾 
GHz 的晶片，另外隨著電路擺置的資料表示方
式的突破，也使得更多的研究在探討有限的擺
