# CPU cache资料整理


[细说Cache-L1/L2/L3/TLB](https://zhuanlan.zhihu.com/p/31875174)

[每个程序员都应该了解的内存知识](https://lrita.github.io/2018/06/30/programmer-should-know-about-memory-1/) --cache  coherence: MESI


[Cache Line对数据读写性能的影响](https://blog.csdn.net/qq_32099833/article/details/108927025)


[数据对齐对CPU的影响](https://www.cnblogs.com/smartjourneys/p/6945326.html)

[前端总线](https://zh.wikipedia.org/wiki/%E5%89%8D%E7%AB%AF%E6%80%BB%E7%BA%BF) --连接CPU与host bridge，已经被hypertransport取代

[HyperTransport](https://zh.wikipedia.org/wiki/HyperTransport)

[浅谈Cache Memory 学习-第二章](https://www.cnblogs.com/gujiangtaoFuture/articles/11163375.html)   --Cache block 替换算法

[The IBP Replacement Algorithm Based on Process Binding](https://image.hanspub.org/Html/1-2690215_17752.htm) --论文，多处理器共享LLC时的隔离算法避免LLC抖动，实现QOS保证


[软硬件管理的TLB](https://rcs.uwaterloo.ca/~ali/cs350-f19/vm_hardware2.pdf) --X86和MIPS