{
  "module_name": "fsl_ssi.h",
  "hash_id": "2a4a1ab9e39a5b1d1c58c514d9aa9525c179f076b8941f9bc8539f2cc551159c",
  "original_prompt": "Ingested from linux-6.6.14/sound/soc/fsl/fsl_ssi.h",
  "human_readable_source": " \n \n\n#ifndef _MPC8610_I2S_H\n#define _MPC8610_I2S_H\n\n \n\n \n#define REG_SSI_STX0\t\t\t0x00\n \n#define REG_SSI_STX1\t\t\t0x04\n \n#define REG_SSI_SRX0\t\t\t0x08\n \n#define REG_SSI_SRX1\t\t\t0x0c\n \n#define REG_SSI_SCR\t\t\t0x10\n \n#define REG_SSI_SISR\t\t\t0x14\n \n#define REG_SSI_SIER\t\t\t0x18\n \n#define REG_SSI_STCR\t\t\t0x1c\n \n#define REG_SSI_SRCR\t\t\t0x20\n#define REG_SSI_SxCR(tx)\t\t((tx) ? REG_SSI_STCR : REG_SSI_SRCR)\n \n#define REG_SSI_STCCR\t\t\t0x24\n \n#define REG_SSI_SRCCR\t\t\t0x28\n#define REG_SSI_SxCCR(tx)\t\t((tx) ? REG_SSI_STCCR : REG_SSI_SRCCR)\n \n#define REG_SSI_SFCSR\t\t\t0x2c\n \n#define REG_SSI_STR\t\t\t0x30\n \n#define REG_SSI_SOR\t\t\t0x34\n \n#define REG_SSI_SACNT\t\t\t0x38\n \n#define REG_SSI_SACADD\t\t\t0x3c\n \n#define REG_SSI_SACDAT\t\t\t0x40\n \n#define REG_SSI_SATAG\t\t\t0x44\n \n#define REG_SSI_STMSK\t\t\t0x48\n \n#define REG_SSI_SRMSK\t\t\t0x4c\n#define REG_SSI_SxMSK(tx)\t\t((tx) ? REG_SSI_STMSK : REG_SSI_SRMSK)\n \n#define REG_SSI_SACCST\t\t\t0x50\n \n#define REG_SSI_SACCEN\t\t\t0x54\n \n#define REG_SSI_SACCDIS\t\t\t0x58\n\n \n\n \n#define SSI_SCR_SYNC_TX_FS\t\t0x00001000\n#define SSI_SCR_RFR_CLK_DIS\t\t0x00000800\n#define SSI_SCR_TFR_CLK_DIS\t\t0x00000400\n#define SSI_SCR_TCH_EN\t\t\t0x00000100\n#define SSI_SCR_SYS_CLK_EN\t\t0x00000080\n#define SSI_SCR_I2S_MODE_MASK\t\t0x00000060\n#define SSI_SCR_I2S_MODE_NORMAL\t\t0x00000000\n#define SSI_SCR_I2S_MODE_MASTER\t\t0x00000020\n#define SSI_SCR_I2S_MODE_SLAVE\t\t0x00000040\n#define SSI_SCR_SYN\t\t\t0x00000010\n#define SSI_SCR_NET\t\t\t0x00000008\n#define SSI_SCR_I2S_NET_MASK\t\t(SSI_SCR_NET | SSI_SCR_I2S_MODE_MASK)\n#define SSI_SCR_RE\t\t\t0x00000004\n#define SSI_SCR_TE\t\t\t0x00000002\n#define SSI_SCR_SSIEN\t\t\t0x00000001\n\n \n#define SSI_SISR_RFRC\t\t\t0x01000000\n#define SSI_SISR_TFRC\t\t\t0x00800000\n#define SSI_SISR_CMDAU\t\t\t0x00040000\n#define SSI_SISR_CMDDU\t\t\t0x00020000\n#define SSI_SISR_RXT\t\t\t0x00010000\n#define SSI_SISR_RDR1\t\t\t0x00008000\n#define SSI_SISR_RDR0\t\t\t0x00004000\n#define SSI_SISR_TDE1\t\t\t0x00002000\n#define SSI_SISR_TDE0\t\t\t0x00001000\n#define SSI_SISR_ROE1\t\t\t0x00000800\n#define SSI_SISR_ROE0\t\t\t0x00000400\n#define SSI_SISR_TUE1\t\t\t0x00000200\n#define SSI_SISR_TUE0\t\t\t0x00000100\n#define SSI_SISR_TFS\t\t\t0x00000080\n#define SSI_SISR_RFS\t\t\t0x00000040\n#define SSI_SISR_TLS\t\t\t0x00000020\n#define SSI_SISR_RLS\t\t\t0x00000010\n#define SSI_SISR_RFF1\t\t\t0x00000008\n#define SSI_SISR_RFF0\t\t\t0x00000004\n#define SSI_SISR_TFE1\t\t\t0x00000002\n#define SSI_SISR_TFE0\t\t\t0x00000001\n\n \n#define SSI_SIER_RFRC_EN\t\t0x01000000\n#define SSI_SIER_TFRC_EN\t\t0x00800000\n#define SSI_SIER_RDMAE\t\t\t0x00400000\n#define SSI_SIER_RIE\t\t\t0x00200000\n#define SSI_SIER_TDMAE\t\t\t0x00100000\n#define SSI_SIER_TIE\t\t\t0x00080000\n#define SSI_SIER_CMDAU_EN\t\t0x00040000\n#define SSI_SIER_CMDDU_EN\t\t0x00020000\n#define SSI_SIER_RXT_EN\t\t\t0x00010000\n#define SSI_SIER_RDR1_EN\t\t0x00008000\n#define SSI_SIER_RDR0_EN\t\t0x00004000\n#define SSI_SIER_TDE1_EN\t\t0x00002000\n#define SSI_SIER_TDE0_EN\t\t0x00001000\n#define SSI_SIER_ROE1_EN\t\t0x00000800\n#define SSI_SIER_ROE0_EN\t\t0x00000400\n#define SSI_SIER_TUE1_EN\t\t0x00000200\n#define SSI_SIER_TUE0_EN\t\t0x00000100\n#define SSI_SIER_TFS_EN\t\t\t0x00000080\n#define SSI_SIER_RFS_EN\t\t\t0x00000040\n#define SSI_SIER_TLS_EN\t\t\t0x00000020\n#define SSI_SIER_RLS_EN\t\t\t0x00000010\n#define SSI_SIER_RFF1_EN\t\t0x00000008\n#define SSI_SIER_RFF0_EN\t\t0x00000004\n#define SSI_SIER_TFE1_EN\t\t0x00000002\n#define SSI_SIER_TFE0_EN\t\t0x00000001\n\n \n#define SSI_STCR_TXBIT0\t\t\t0x00000200\n#define SSI_STCR_TFEN1\t\t\t0x00000100\n#define SSI_STCR_TFEN0\t\t\t0x00000080\n#define SSI_STCR_TFDIR\t\t\t0x00000040\n#define SSI_STCR_TXDIR\t\t\t0x00000020\n#define SSI_STCR_TSHFD\t\t\t0x00000010\n#define SSI_STCR_TSCKP\t\t\t0x00000008\n#define SSI_STCR_TFSI\t\t\t0x00000004\n#define SSI_STCR_TFSL\t\t\t0x00000002\n#define SSI_STCR_TEFS\t\t\t0x00000001\n\n \n#define SSI_SRCR_RXEXT\t\t\t0x00000400\n#define SSI_SRCR_RXBIT0\t\t\t0x00000200\n#define SSI_SRCR_RFEN1\t\t\t0x00000100\n#define SSI_SRCR_RFEN0\t\t\t0x00000080\n#define SSI_SRCR_RFDIR\t\t\t0x00000040\n#define SSI_SRCR_RXDIR\t\t\t0x00000020\n#define SSI_SRCR_RSHFD\t\t\t0x00000010\n#define SSI_SRCR_RSCKP\t\t\t0x00000008\n#define SSI_SRCR_RFSI\t\t\t0x00000004\n#define SSI_SRCR_RFSL\t\t\t0x00000002\n#define SSI_SRCR_REFS\t\t\t0x00000001\n\n \n#define SSI_SxCCR_DIV2_SHIFT\t\t18\n#define SSI_SxCCR_DIV2\t\t\t0x00040000\n#define SSI_SxCCR_PSR_SHIFT\t\t17\n#define SSI_SxCCR_PSR\t\t\t0x00020000\n#define SSI_SxCCR_WL_SHIFT\t\t13\n#define SSI_SxCCR_WL_MASK\t\t0x0001E000\n#define SSI_SxCCR_WL(x) \\\n\t(((((x) / 2) - 1) << SSI_SxCCR_WL_SHIFT) & SSI_SxCCR_WL_MASK)\n#define SSI_SxCCR_DC_SHIFT\t\t8\n#define SSI_SxCCR_DC_MASK\t\t0x00001F00\n#define SSI_SxCCR_DC(x) \\\n\t((((x) - 1) << SSI_SxCCR_DC_SHIFT) & SSI_SxCCR_DC_MASK)\n#define SSI_SxCCR_PM_SHIFT\t\t0\n#define SSI_SxCCR_PM_MASK\t\t0x000000FF\n#define SSI_SxCCR_PM(x) \\\n\t((((x) - 1) << SSI_SxCCR_PM_SHIFT) & SSI_SxCCR_PM_MASK)\n\n \n#define SSI_SFCSR_RFCNT1_SHIFT\t\t28\n#define SSI_SFCSR_RFCNT1_MASK\t\t0xF0000000\n#define SSI_SFCSR_RFCNT1(x) \\\n\t(((x) & SSI_SFCSR_RFCNT1_MASK) >> SSI_SFCSR_RFCNT1_SHIFT)\n#define SSI_SFCSR_TFCNT1_SHIFT\t\t24\n#define SSI_SFCSR_TFCNT1_MASK\t\t0x0F000000\n#define SSI_SFCSR_TFCNT1(x) \\\n\t(((x) & SSI_SFCSR_TFCNT1_MASK) >> SSI_SFCSR_TFCNT1_SHIFT)\n#define SSI_SFCSR_RFWM1_SHIFT\t\t20\n#define SSI_SFCSR_RFWM1_MASK\t\t0x00F00000\n#define SSI_SFCSR_RFWM1(x)\t\\\n\t(((x) << SSI_SFCSR_RFWM1_SHIFT) & SSI_SFCSR_RFWM1_MASK)\n#define SSI_SFCSR_TFWM1_SHIFT\t\t16\n#define SSI_SFCSR_TFWM1_MASK\t\t0x000F0000\n#define SSI_SFCSR_TFWM1(x)\t\\\n\t(((x) << SSI_SFCSR_TFWM1_SHIFT) & SSI_SFCSR_TFWM1_MASK)\n#define SSI_SFCSR_RFCNT0_SHIFT\t\t12\n#define SSI_SFCSR_RFCNT0_MASK\t\t0x0000F000\n#define SSI_SFCSR_RFCNT0(x) \\\n\t(((x) & SSI_SFCSR_RFCNT0_MASK) >> SSI_SFCSR_RFCNT0_SHIFT)\n#define SSI_SFCSR_TFCNT0_SHIFT\t\t8\n#define SSI_SFCSR_TFCNT0_MASK\t\t0x00000F00\n#define SSI_SFCSR_TFCNT0(x) \\\n\t(((x) & SSI_SFCSR_TFCNT0_MASK) >> SSI_SFCSR_TFCNT0_SHIFT)\n#define SSI_SFCSR_RFWM0_SHIFT\t\t4\n#define SSI_SFCSR_RFWM0_MASK\t\t0x000000F0\n#define SSI_SFCSR_RFWM0(x)\t\\\n\t(((x) << SSI_SFCSR_RFWM0_SHIFT) & SSI_SFCSR_RFWM0_MASK)\n#define SSI_SFCSR_TFWM0_SHIFT\t\t0\n#define SSI_SFCSR_TFWM0_MASK\t\t0x0000000F\n#define SSI_SFCSR_TFWM0(x)\t\\\n\t(((x) << SSI_SFCSR_TFWM0_SHIFT) & SSI_SFCSR_TFWM0_MASK)\n\n \n#define SSI_STR_TEST\t\t\t0x00008000\n#define SSI_STR_RCK2TCK\t\t\t0x00004000\n#define SSI_STR_RFS2TFS\t\t\t0x00002000\n#define SSI_STR_RXSTATE(x)\t\t(((x) >> 8) & 0x1F)\n#define SSI_STR_TXD2RXD\t\t\t0x00000080\n#define SSI_STR_TCK2RCK\t\t\t0x00000040\n#define SSI_STR_TFS2RFS\t\t\t0x00000020\n#define SSI_STR_TXSTATE(x)\t\t((x) & 0x1F)\n\n \n#define SSI_SOR_CLKOFF\t\t\t0x00000040\n#define SSI_SOR_RX_CLR\t\t\t0x00000020\n#define SSI_SOR_TX_CLR\t\t\t0x00000010\n#define SSI_SOR_xX_CLR(tx)\t\t((tx) ? SSI_SOR_TX_CLR : SSI_SOR_RX_CLR)\n#define SSI_SOR_INIT\t\t\t0x00000008\n#define SSI_SOR_WAIT_SHIFT\t\t1\n#define SSI_SOR_WAIT_MASK\t\t0x00000006\n#define SSI_SOR_WAIT(x)\t\t\t(((x) & 3) << SSI_SOR_WAIT_SHIFT)\n#define SSI_SOR_SYNRST\t\t\t0x00000001\n\n \n#define SSI_SACNT_FRDIV(x)\t\t(((x) & 0x3f) << 5)\n#define SSI_SACNT_WR\t\t\t0x00000010\n#define SSI_SACNT_RD\t\t\t0x00000008\n#define SSI_SACNT_RDWR_MASK\t\t0x00000018\n#define SSI_SACNT_TIF\t\t\t0x00000004\n#define SSI_SACNT_FV\t\t\t0x00000002\n#define SSI_SACNT_AC97EN\t\t0x00000001\n\n\nstruct device;\n\n#if IS_ENABLED(CONFIG_DEBUG_FS)\n\nstruct fsl_ssi_dbg {\n\tstruct dentry *dbg_dir;\n\n\tstruct {\n\t\tunsigned int rfrc;\n\t\tunsigned int tfrc;\n\t\tunsigned int cmdau;\n\t\tunsigned int cmddu;\n\t\tunsigned int rxt;\n\t\tunsigned int rdr1;\n\t\tunsigned int rdr0;\n\t\tunsigned int tde1;\n\t\tunsigned int tde0;\n\t\tunsigned int roe1;\n\t\tunsigned int roe0;\n\t\tunsigned int tue1;\n\t\tunsigned int tue0;\n\t\tunsigned int tfs;\n\t\tunsigned int rfs;\n\t\tunsigned int tls;\n\t\tunsigned int rls;\n\t\tunsigned int rff1;\n\t\tunsigned int rff0;\n\t\tunsigned int tfe1;\n\t\tunsigned int tfe0;\n\t} stats;\n};\n\nvoid fsl_ssi_dbg_isr(struct fsl_ssi_dbg *ssi_dbg, u32 sisr);\n\nvoid fsl_ssi_debugfs_create(struct fsl_ssi_dbg *ssi_dbg, struct device *dev);\n\nvoid fsl_ssi_debugfs_remove(struct fsl_ssi_dbg *ssi_dbg);\n\n#else\n\nstruct fsl_ssi_dbg {\n};\n\nstatic inline void fsl_ssi_dbg_isr(struct fsl_ssi_dbg *stats, u32 sisr)\n{\n}\n\nstatic inline void fsl_ssi_debugfs_create(struct fsl_ssi_dbg *ssi_dbg,\n\t\t\t\t\t  struct device *dev)\n{\n}\n\nstatic inline void fsl_ssi_debugfs_remove(struct fsl_ssi_dbg *ssi_dbg)\n{\n}\n#endif   \n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}