TimeQuest Timing Analyzer report for senzor
Wed Feb 06 14:54:24 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:sdasads|out_clk_next'
 14. Slow 1200mV 85C Model Setup: 'RisingEdge:inst4|inst'
 15. Slow 1200mV 85C Model Hold: 'CLK'
 16. Slow 1200mV 85C Model Hold: 'RisingEdge:inst4|inst'
 17. Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:sdasads|out_clk_next'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_DIVIDER:sdasads|out_clk_next'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'RisingEdge:inst4|inst'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'CLK'
 35. Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:sdasads|out_clk_next'
 36. Slow 1200mV 0C Model Setup: 'RisingEdge:inst4|inst'
 37. Slow 1200mV 0C Model Hold: 'CLK'
 38. Slow 1200mV 0C Model Hold: 'RisingEdge:inst4|inst'
 39. Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:sdasads|out_clk_next'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:sdasads|out_clk_next'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'RisingEdge:inst4|inst'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Propagation Delay
 48. Minimum Propagation Delay
 49. Slow 1200mV 0C Model Metastability Report
 50. Fast 1200mV 0C Model Setup Summary
 51. Fast 1200mV 0C Model Hold Summary
 52. Fast 1200mV 0C Model Recovery Summary
 53. Fast 1200mV 0C Model Removal Summary
 54. Fast 1200mV 0C Model Minimum Pulse Width Summary
 55. Fast 1200mV 0C Model Setup: 'CLK'
 56. Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:sdasads|out_clk_next'
 57. Fast 1200mV 0C Model Setup: 'RisingEdge:inst4|inst'
 58. Fast 1200mV 0C Model Hold: 'CLK'
 59. Fast 1200mV 0C Model Hold: 'RisingEdge:inst4|inst'
 60. Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:sdasads|out_clk_next'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:sdasads|out_clk_next'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'RisingEdge:inst4|inst'
 64. Setup Times
 65. Hold Times
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Propagation Delay
 69. Minimum Propagation Delay
 70. Fast 1200mV 0C Model Metastability Report
 71. Multicorner Timing Analysis Summary
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Propagation Delay
 77. Minimum Propagation Delay
 78. Board Trace Model Assignments
 79. Input Transition Times
 80. Slow Corner Signal Integrity Metrics
 81. Fast Corner Signal Integrity Metrics
 82. Setup Transfers
 83. Hold Transfers
 84. Report TCCS
 85. Report RSKM
 86. Unconstrained Paths
 87. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; senzor                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; CLK                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                              ;
; CLK_DIVIDER:sdasads|out_clk_next ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_DIVIDER:sdasads|out_clk_next } ;
; RisingEdge:inst4|inst            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RisingEdge:inst4|inst }            ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                     ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 173.61 MHz ; 173.61 MHz      ; CLK                              ;      ;
; 438.98 MHz ; 438.98 MHz      ; CLK_DIVIDER:sdasads|out_clk_next ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                       ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK                              ; -5.078 ; -136.309      ;
; CLK_DIVIDER:sdasads|out_clk_next ; -1.278 ; -13.537       ;
; RisingEdge:inst4|inst            ; -0.467 ; -3.106        ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK                              ; -0.068 ; -0.114        ;
; RisingEdge:inst4|inst            ; 0.408  ; 0.000         ;
; CLK_DIVIDER:sdasads|out_clk_next ; 0.571  ; 0.000         ;
+----------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK                              ; -3.000 ; -44.000       ;
; CLK_DIVIDER:sdasads|out_clk_next ; -1.000 ; -16.000       ;
; RisingEdge:inst4|inst            ; -1.000 ; -16.000       ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                               ;
+--------+--------------------+---------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+-----------------------+-------------+--------------+------------+------------+
; -5.078 ; REGX:inst1|data[3] ; REGX:inst12|data[6] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.291      ; 6.354      ;
; -5.078 ; REGX:inst1|data[3] ; REGX:inst12|data[0] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.291      ; 6.354      ;
; -5.078 ; REGX:inst1|data[3] ; REGX:inst12|data[1] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.291      ; 6.354      ;
; -5.078 ; REGX:inst1|data[3] ; REGX:inst12|data[2] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.291      ; 6.354      ;
; -5.078 ; REGX:inst1|data[3] ; REGX:inst12|data[3] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.291      ; 6.354      ;
; -5.078 ; REGX:inst1|data[3] ; REGX:inst12|data[4] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.291      ; 6.354      ;
; -5.078 ; REGX:inst1|data[3] ; REGX:inst12|data[5] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.291      ; 6.354      ;
; -5.065 ; REGX:inst1|data[3] ; REGX:inst8|data[1]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.065     ; 5.985      ;
; -5.063 ; REGX:inst1|data[3] ; REGX:inst8|data[3]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.065     ; 5.983      ;
; -5.062 ; REGX:inst1|data[3] ; REGX:inst8|data[0]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.065     ; 5.982      ;
; -5.060 ; REGX:inst1|data[3] ; REGX:inst8|data[2]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.065     ; 5.980      ;
; -4.947 ; REGX:inst1|data[1] ; REGX:inst12|data[6] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.291      ; 6.223      ;
; -4.947 ; REGX:inst1|data[1] ; REGX:inst12|data[0] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.291      ; 6.223      ;
; -4.947 ; REGX:inst1|data[1] ; REGX:inst12|data[1] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.291      ; 6.223      ;
; -4.947 ; REGX:inst1|data[1] ; REGX:inst12|data[2] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.291      ; 6.223      ;
; -4.947 ; REGX:inst1|data[1] ; REGX:inst12|data[3] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.291      ; 6.223      ;
; -4.947 ; REGX:inst1|data[1] ; REGX:inst12|data[4] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.291      ; 6.223      ;
; -4.947 ; REGX:inst1|data[1] ; REGX:inst12|data[5] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.291      ; 6.223      ;
; -4.934 ; REGX:inst1|data[1] ; REGX:inst8|data[1]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.065     ; 5.854      ;
; -4.932 ; REGX:inst1|data[1] ; REGX:inst8|data[3]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.065     ; 5.852      ;
; -4.931 ; REGX:inst1|data[1] ; REGX:inst8|data[0]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.065     ; 5.851      ;
; -4.929 ; REGX:inst1|data[1] ; REGX:inst8|data[2]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.065     ; 5.849      ;
; -4.807 ; REGX:inst1|data[0] ; REGX:inst12|data[6] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.291      ; 6.083      ;
; -4.807 ; REGX:inst1|data[0] ; REGX:inst12|data[0] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.291      ; 6.083      ;
; -4.807 ; REGX:inst1|data[0] ; REGX:inst12|data[1] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.291      ; 6.083      ;
; -4.807 ; REGX:inst1|data[0] ; REGX:inst12|data[2] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.291      ; 6.083      ;
; -4.807 ; REGX:inst1|data[0] ; REGX:inst12|data[3] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.291      ; 6.083      ;
; -4.807 ; REGX:inst1|data[0] ; REGX:inst12|data[4] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.291      ; 6.083      ;
; -4.807 ; REGX:inst1|data[0] ; REGX:inst12|data[5] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.291      ; 6.083      ;
; -4.794 ; REGX:inst1|data[0] ; REGX:inst8|data[1]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.065     ; 5.714      ;
; -4.792 ; REGX:inst1|data[0] ; REGX:inst8|data[3]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.065     ; 5.712      ;
; -4.791 ; REGX:inst1|data[0] ; REGX:inst8|data[0]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.065     ; 5.711      ;
; -4.789 ; REGX:inst1|data[0] ; REGX:inst8|data[2]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.065     ; 5.709      ;
; -4.760 ; REGX:inst8|data[3] ; REGX:inst12|data[6] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 6.050      ;
; -4.760 ; REGX:inst8|data[3] ; REGX:inst12|data[5] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 6.050      ;
; -4.760 ; REGX:inst8|data[3] ; REGX:inst12|data[4] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 6.050      ;
; -4.760 ; REGX:inst8|data[3] ; REGX:inst12|data[3] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 6.050      ;
; -4.760 ; REGX:inst8|data[3] ; REGX:inst12|data[2] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 6.050      ;
; -4.760 ; REGX:inst8|data[3] ; REGX:inst12|data[1] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 6.050      ;
; -4.760 ; REGX:inst8|data[3] ; REGX:inst12|data[0] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 6.050      ;
; -4.747 ; REGX:inst8|data[3] ; REGX:inst8|data[1]  ; CLK                   ; CLK         ; 1.000        ; -0.061     ; 5.681      ;
; -4.745 ; REGX:inst8|data[3] ; REGX:inst8|data[3]  ; CLK                   ; CLK         ; 1.000        ; -0.061     ; 5.679      ;
; -4.744 ; REGX:inst8|data[3] ; REGX:inst8|data[0]  ; CLK                   ; CLK         ; 1.000        ; -0.061     ; 5.678      ;
; -4.742 ; REGX:inst8|data[3] ; REGX:inst8|data[2]  ; CLK                   ; CLK         ; 1.000        ; -0.061     ; 5.676      ;
; -4.659 ; REGX:inst8|data[0] ; REGX:inst12|data[6] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 5.949      ;
; -4.659 ; REGX:inst8|data[0] ; REGX:inst12|data[5] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 5.949      ;
; -4.659 ; REGX:inst8|data[0] ; REGX:inst12|data[4] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 5.949      ;
; -4.659 ; REGX:inst8|data[0] ; REGX:inst12|data[3] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 5.949      ;
; -4.659 ; REGX:inst8|data[0] ; REGX:inst12|data[2] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 5.949      ;
; -4.659 ; REGX:inst8|data[0] ; REGX:inst12|data[1] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 5.949      ;
; -4.659 ; REGX:inst8|data[0] ; REGX:inst12|data[0] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 5.949      ;
; -4.658 ; REGX:inst1|data[3] ; REGX:inst8|data[4]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.288      ; 5.931      ;
; -4.658 ; REGX:inst1|data[3] ; REGX:inst8|data[7]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.288      ; 5.931      ;
; -4.656 ; REGX:inst1|data[3] ; REGX:inst8|data[5]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.288      ; 5.929      ;
; -4.655 ; REGX:inst1|data[3] ; REGX:inst8|data[6]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.288      ; 5.928      ;
; -4.646 ; REGX:inst8|data[0] ; REGX:inst8|data[1]  ; CLK                   ; CLK         ; 1.000        ; -0.061     ; 5.580      ;
; -4.644 ; REGX:inst8|data[0] ; REGX:inst8|data[3]  ; CLK                   ; CLK         ; 1.000        ; -0.061     ; 5.578      ;
; -4.643 ; REGX:inst8|data[0] ; REGX:inst8|data[0]  ; CLK                   ; CLK         ; 1.000        ; -0.061     ; 5.577      ;
; -4.641 ; REGX:inst8|data[0] ; REGX:inst8|data[2]  ; CLK                   ; CLK         ; 1.000        ; -0.061     ; 5.575      ;
; -4.548 ; REGX:inst8|data[4] ; REGX:inst12|data[6] ; CLK                   ; CLK         ; 1.000        ; -0.073     ; 5.470      ;
; -4.548 ; REGX:inst8|data[4] ; REGX:inst12|data[5] ; CLK                   ; CLK         ; 1.000        ; -0.073     ; 5.470      ;
; -4.548 ; REGX:inst8|data[4] ; REGX:inst12|data[4] ; CLK                   ; CLK         ; 1.000        ; -0.073     ; 5.470      ;
; -4.548 ; REGX:inst8|data[4] ; REGX:inst12|data[3] ; CLK                   ; CLK         ; 1.000        ; -0.073     ; 5.470      ;
; -4.548 ; REGX:inst8|data[4] ; REGX:inst12|data[2] ; CLK                   ; CLK         ; 1.000        ; -0.073     ; 5.470      ;
; -4.548 ; REGX:inst8|data[4] ; REGX:inst12|data[1] ; CLK                   ; CLK         ; 1.000        ; -0.073     ; 5.470      ;
; -4.548 ; REGX:inst8|data[4] ; REGX:inst12|data[0] ; CLK                   ; CLK         ; 1.000        ; -0.073     ; 5.470      ;
; -4.535 ; REGX:inst8|data[4] ; REGX:inst8|data[1]  ; CLK                   ; CLK         ; 1.000        ; -0.429     ; 5.101      ;
; -4.533 ; REGX:inst8|data[4] ; REGX:inst8|data[3]  ; CLK                   ; CLK         ; 1.000        ; -0.429     ; 5.099      ;
; -4.533 ; REGX:inst8|data[1] ; REGX:inst12|data[6] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 5.823      ;
; -4.533 ; REGX:inst8|data[1] ; REGX:inst12|data[5] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 5.823      ;
; -4.533 ; REGX:inst8|data[1] ; REGX:inst12|data[4] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 5.823      ;
; -4.533 ; REGX:inst8|data[1] ; REGX:inst12|data[3] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 5.823      ;
; -4.533 ; REGX:inst8|data[1] ; REGX:inst12|data[2] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 5.823      ;
; -4.533 ; REGX:inst8|data[1] ; REGX:inst12|data[1] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 5.823      ;
; -4.533 ; REGX:inst8|data[1] ; REGX:inst12|data[0] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 5.823      ;
; -4.532 ; REGX:inst8|data[4] ; REGX:inst8|data[0]  ; CLK                   ; CLK         ; 1.000        ; -0.429     ; 5.098      ;
; -4.530 ; REGX:inst8|data[4] ; REGX:inst8|data[2]  ; CLK                   ; CLK         ; 1.000        ; -0.429     ; 5.096      ;
; -4.527 ; REGX:inst1|data[1] ; REGX:inst8|data[4]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.288      ; 5.800      ;
; -4.527 ; REGX:inst1|data[1] ; REGX:inst8|data[7]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.288      ; 5.800      ;
; -4.525 ; REGX:inst1|data[1] ; REGX:inst8|data[5]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.288      ; 5.798      ;
; -4.524 ; REGX:inst1|data[1] ; REGX:inst8|data[6]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.288      ; 5.797      ;
; -4.520 ; REGX:inst8|data[1] ; REGX:inst8|data[1]  ; CLK                   ; CLK         ; 1.000        ; -0.061     ; 5.454      ;
; -4.518 ; REGX:inst8|data[1] ; REGX:inst8|data[3]  ; CLK                   ; CLK         ; 1.000        ; -0.061     ; 5.452      ;
; -4.517 ; REGX:inst8|data[1] ; REGX:inst8|data[0]  ; CLK                   ; CLK         ; 1.000        ; -0.061     ; 5.451      ;
; -4.515 ; REGX:inst8|data[1] ; REGX:inst8|data[2]  ; CLK                   ; CLK         ; 1.000        ; -0.061     ; 5.449      ;
; -4.505 ; REGX:inst1|data[3] ; REGX:inst8|data[10] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.259      ; 5.749      ;
; -4.463 ; REGX:inst8|data[2] ; REGX:inst12|data[6] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 5.753      ;
; -4.463 ; REGX:inst8|data[2] ; REGX:inst12|data[5] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 5.753      ;
; -4.463 ; REGX:inst8|data[2] ; REGX:inst12|data[4] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 5.753      ;
; -4.463 ; REGX:inst8|data[2] ; REGX:inst12|data[3] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 5.753      ;
; -4.463 ; REGX:inst8|data[2] ; REGX:inst12|data[2] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 5.753      ;
; -4.463 ; REGX:inst8|data[2] ; REGX:inst12|data[1] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 5.753      ;
; -4.463 ; REGX:inst8|data[2] ; REGX:inst12|data[0] ; CLK                   ; CLK         ; 1.000        ; 0.295      ; 5.753      ;
; -4.450 ; REGX:inst8|data[2] ; REGX:inst8|data[1]  ; CLK                   ; CLK         ; 1.000        ; -0.061     ; 5.384      ;
; -4.448 ; REGX:inst8|data[2] ; REGX:inst8|data[3]  ; CLK                   ; CLK         ; 1.000        ; -0.061     ; 5.382      ;
; -4.447 ; REGX:inst8|data[2] ; REGX:inst8|data[0]  ; CLK                   ; CLK         ; 1.000        ; -0.061     ; 5.381      ;
; -4.445 ; REGX:inst8|data[2] ; REGX:inst8|data[2]  ; CLK                   ; CLK         ; 1.000        ; -0.061     ; 5.379      ;
; -4.388 ; REGX:inst1|data[4] ; REGX:inst12|data[6] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.070     ; 5.303      ;
; -4.388 ; REGX:inst1|data[4] ; REGX:inst12|data[0] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.070     ; 5.303      ;
; -4.388 ; REGX:inst1|data[4] ; REGX:inst12|data[1] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.070     ; 5.303      ;
+--------+--------------------+---------------------+-----------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:sdasads|out_clk_next'                                                                                                 ;
+--------+--------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.278 ; REGX:inst|data[1]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 2.213      ;
; -1.276 ; REGX:inst|data[0]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 2.211      ;
; -1.272 ; REGX:inst|data[1]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 2.207      ;
; -1.195 ; REGX:inst|data[0]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 2.130      ;
; -1.162 ; REGX:inst|data[1]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 2.097      ;
; -1.161 ; REGX:inst|data[2]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 2.096      ;
; -1.160 ; REGX:inst|data[0]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 2.095      ;
; -1.160 ; REGX:inst|data[3]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 2.095      ;
; -1.156 ; REGX:inst|data[1]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 2.091      ;
; -1.154 ; REGX:inst|data[3]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 2.089      ;
; -1.080 ; REGX:inst|data[2]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 2.015      ;
; -1.079 ; REGX:inst|data[0]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 2.014      ;
; -1.046 ; REGX:inst|data[1]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.981      ;
; -1.046 ; REGX:inst|data[5]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.981      ;
; -1.046 ; REGX:inst|data[4]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.981      ;
; -1.045 ; REGX:inst|data[2]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.980      ;
; -1.044 ; REGX:inst|data[0]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.979      ;
; -1.044 ; REGX:inst|data[3]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.979      ;
; -1.040 ; REGX:inst|data[5]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.975      ;
; -1.040 ; REGX:inst|data[1]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.975      ;
; -1.038 ; REGX:inst|data[3]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.973      ;
; -0.965 ; REGX:inst|data[4]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.900      ;
; -0.964 ; REGX:inst|data[2]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.899      ;
; -0.963 ; REGX:inst|data[0]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.898      ;
; -0.934 ; REGX:inst|data[7]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.869      ;
; -0.930 ; REGX:inst|data[1]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.865      ;
; -0.930 ; REGX:inst|data[5]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.865      ;
; -0.930 ; REGX:inst|data[4]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.865      ;
; -0.929 ; REGX:inst|data[2]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.864      ;
; -0.928 ; REGX:inst|data[0]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.863      ;
; -0.928 ; REGX:inst|data[7]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.863      ;
; -0.928 ; REGX:inst|data[3]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.863      ;
; -0.927 ; REGX:inst|data[6]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.862      ;
; -0.924 ; REGX:inst|data[5]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.859      ;
; -0.924 ; REGX:inst|data[1]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.859      ;
; -0.922 ; REGX:inst|data[3]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.857      ;
; -0.853 ; REGX:inst|data[6]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.788      ;
; -0.849 ; REGX:inst|data[4]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.784      ;
; -0.848 ; REGX:inst|data[2]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.783      ;
; -0.847 ; REGX:inst|data[0]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.782      ;
; -0.818 ; REGX:inst|data[9]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.753      ;
; -0.818 ; REGX:inst|data[7]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.753      ;
; -0.815 ; REGX:inst|data[8]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.750      ;
; -0.814 ; REGX:inst|data[1]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.749      ;
; -0.814 ; REGX:inst|data[5]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.749      ;
; -0.814 ; REGX:inst|data[4]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.749      ;
; -0.813 ; REGX:inst|data[2]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.748      ;
; -0.812 ; REGX:inst|data[0]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.747      ;
; -0.812 ; REGX:inst|data[9]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.747      ;
; -0.812 ; REGX:inst|data[7]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.747      ;
; -0.812 ; REGX:inst|data[3]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.747      ;
; -0.811 ; REGX:inst|data[6]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.746      ;
; -0.808 ; REGX:inst|data[5]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.743      ;
; -0.808 ; REGX:inst|data[1]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.743      ;
; -0.806 ; REGX:inst|data[3]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.741      ;
; -0.737 ; REGX:inst|data[6]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.672      ;
; -0.735 ; REGX:inst|data[8]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.670      ;
; -0.733 ; REGX:inst|data[4]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.668      ;
; -0.732 ; REGX:inst|data[2]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.667      ;
; -0.731 ; REGX:inst|data[0]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.666      ;
; -0.702 ; REGX:inst|data[9]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.637      ;
; -0.702 ; REGX:inst|data[7]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.637      ;
; -0.699 ; REGX:inst|data[10] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.634      ;
; -0.699 ; REGX:inst|data[8]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.634      ;
; -0.698 ; REGX:inst|data[1]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.633      ;
; -0.698 ; REGX:inst|data[5]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.633      ;
; -0.698 ; REGX:inst|data[4]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.633      ;
; -0.697 ; REGX:inst|data[11] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.632      ;
; -0.697 ; REGX:inst|data[2]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.632      ;
; -0.696 ; REGX:inst|data[0]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.631      ;
; -0.696 ; REGX:inst|data[9]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.631      ;
; -0.696 ; REGX:inst|data[7]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.631      ;
; -0.696 ; REGX:inst|data[3]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.631      ;
; -0.695 ; REGX:inst|data[6]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.630      ;
; -0.692 ; REGX:inst|data[5]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.627      ;
; -0.692 ; REGX:inst|data[1]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.627      ;
; -0.691 ; REGX:inst|data[11] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.626      ;
; -0.690 ; REGX:inst|data[3]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.625      ;
; -0.621 ; REGX:inst|data[6]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.556      ;
; -0.619 ; REGX:inst|data[10] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.554      ;
; -0.619 ; REGX:inst|data[8]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.554      ;
; -0.617 ; REGX:inst|data[4]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.552      ;
; -0.616 ; REGX:inst|data[2]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.551      ;
; -0.615 ; REGX:inst|data[0]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.550      ;
; -0.586 ; REGX:inst|data[9]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.521      ;
; -0.586 ; REGX:inst|data[7]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.521      ;
; -0.583 ; REGX:inst|data[10] ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.518      ;
; -0.583 ; REGX:inst|data[8]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.518      ;
; -0.582 ; REGX:inst|data[1]  ; REGX:inst|data[2]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.517      ;
; -0.582 ; REGX:inst|data[12] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.517      ;
; -0.582 ; REGX:inst|data[5]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.517      ;
; -0.582 ; REGX:inst|data[4]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.517      ;
; -0.581 ; REGX:inst|data[11] ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.516      ;
; -0.581 ; REGX:inst|data[2]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.516      ;
; -0.580 ; REGX:inst|data[0]  ; REGX:inst|data[3]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.515      ;
; -0.580 ; REGX:inst|data[13] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.515      ;
; -0.580 ; REGX:inst|data[9]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.515      ;
; -0.580 ; REGX:inst|data[7]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.515      ;
; -0.580 ; REGX:inst|data[3]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.515      ;
; -0.579 ; REGX:inst|data[6]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.060     ; 1.514      ;
+--------+--------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RisingEdge:inst4|inst'                                                                                                  ;
+--------+--------------------+---------------------+----------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+----------------------------------+-----------------------+--------------+------------+------------+
; -0.467 ; REGX:inst|data[1]  ; REGX:inst1|data[1]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.186     ; 1.276      ;
; -0.459 ; REGX:inst|data[11] ; REGX:inst1|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.186     ; 1.268      ;
; -0.413 ; REGX:inst|data[14] ; REGX:inst1|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.186     ; 1.222      ;
; -0.411 ; REGX:inst|data[3]  ; REGX:inst1|data[3]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.186     ; 1.220      ;
; -0.392 ; REGX:inst|data[2]  ; REGX:inst1|data[2]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.186     ; 1.201      ;
; -0.245 ; REGX:inst|data[15] ; REGX:inst1|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.186     ; 1.054      ;
; -0.245 ; REGX:inst|data[0]  ; REGX:inst1|data[0]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.186     ; 1.054      ;
; -0.196 ; REGX:inst|data[13] ; REGX:inst1|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.194     ; 0.997      ;
; -0.078 ; REGX:inst|data[5]  ; REGX:inst1|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; 0.161      ; 1.234      ;
; -0.071 ; REGX:inst|data[8]  ; REGX:inst1|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.186     ; 0.880      ;
; -0.045 ; REGX:inst|data[7]  ; REGX:inst1|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; 0.161      ; 1.201      ;
; -0.037 ; REGX:inst|data[4]  ; REGX:inst1|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; 0.161      ; 1.193      ;
; -0.017 ; REGX:inst|data[9]  ; REGX:inst1|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; 0.189      ; 1.201      ;
; -0.015 ; REGX:inst|data[12] ; REGX:inst1|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; 0.189      ; 1.199      ;
; -0.015 ; REGX:inst|data[10] ; REGX:inst1|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; 0.189      ; 1.199      ;
; 0.082  ; REGX:inst|data[6]  ; REGX:inst1|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; 0.161      ; 1.074      ;
+--------+--------------------+---------------------+----------------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                      ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.068 ; RisingEdge:inst4|inst            ; RisingEdge:inst4|inst1           ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 1.623      ; 1.941      ;
; -0.046 ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; CLK         ; 0.000        ; 2.424      ; 2.764      ;
; 0.344  ; REGX:inst8|data[15]              ; REGX:inst8|data[15]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; REGX:inst8|data[4]               ; REGX:inst8|data[4]               ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; REGX:inst8|data[6]               ; REGX:inst8|data[6]               ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; REGX:inst8|data[5]               ; REGX:inst8|data[5]               ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; REGX:inst8|data[7]               ; REGX:inst8|data[7]               ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; REGX:inst8|data[8]               ; REGX:inst8|data[8]               ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; REGX:inst8|data[9]               ; REGX:inst8|data[9]               ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; REGX:inst8|data[12]              ; REGX:inst8|data[12]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; REGX:inst8|data[11]              ; REGX:inst8|data[11]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; REGX:inst8|data[13]              ; REGX:inst8|data[13]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; REGX:inst8|data[14]              ; REGX:inst8|data[14]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 0.577      ;
; 0.345  ; REGX:inst8|data[10]              ; REGX:inst8|data[10]              ; CLK                              ; CLK         ; 0.000        ; 0.075      ; 0.577      ;
; 0.359  ; REGX:inst8|data[1]               ; REGX:inst8|data[1]               ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; REGX:inst8|data[0]               ; REGX:inst8|data[0]               ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; REGX:inst8|data[3]               ; REGX:inst8|data[3]               ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; REGX:inst8|data[2]               ; REGX:inst8|data[2]               ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.384  ; REGX:inst12|data[6]              ; REGX:inst12|data[6]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 0.617      ;
; 0.492  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; CLK         ; -0.500       ; 2.424      ; 2.802      ;
; 0.521  ; REGX:inst1|data[0]               ; REGX:inst8|data[0]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.131      ; 0.839      ;
; 0.533  ; RisingEdge:inst4|inst            ; RisingEdge:inst4|inst1           ; RisingEdge:inst4|inst            ; CLK         ; -0.500       ; 1.623      ; 2.042      ;
; 0.550  ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 0.768      ;
; 0.550  ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 0.768      ;
; 0.550  ; CLK_DIVIDER:sdasads|cnt[3]       ; CLK_DIVIDER:sdasads|cnt[3]       ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 0.768      ;
; 0.551  ; CLK_DIVIDER:sdasads|cnt[12]      ; CLK_DIVIDER:sdasads|cnt[12]      ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 0.769      ;
; 0.551  ; CLK_DIVIDER:sdasads|cnt[4]       ; CLK_DIVIDER:sdasads|cnt[4]       ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 0.769      ;
; 0.552  ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 0.770      ;
; 0.554  ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 0.772      ;
; 0.556  ; REGX:inst12|data[1]              ; REGX:inst12|data[1]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 0.789      ;
; 0.563  ; REGX:inst12|data[3]              ; REGX:inst12|data[3]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 0.796      ;
; 0.564  ; REGX:inst12|data[5]              ; REGX:inst12|data[5]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 0.797      ;
; 0.567  ; REGX:inst12|data[2]              ; REGX:inst12|data[2]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 0.800      ;
; 0.568  ; REGX:inst12|data[4]              ; REGX:inst12|data[4]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 0.801      ;
; 0.578  ; REGX:inst12|data[0]              ; REGX:inst12|data[0]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 0.811      ;
; 0.755  ; REGX:inst1|data[5]               ; REGX:inst8|data[5]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.152      ; 1.094      ;
; 0.824  ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK_DIVIDER:sdasads|cnt[12]      ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.042      ;
; 0.824  ; CLK_DIVIDER:sdasads|cnt[3]       ; CLK_DIVIDER:sdasads|cnt[4]       ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.042      ;
; 0.826  ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.044      ;
; 0.830  ; REGX:inst12|data[1]              ; REGX:inst12|data[2]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.063      ;
; 0.838  ; REGX:inst12|data[3]              ; REGX:inst12|data[4]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.071      ;
; 0.839  ; REGX:inst12|data[5]              ; REGX:inst12|data[6]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.072      ;
; 0.841  ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.059      ;
; 0.842  ; CLK_DIVIDER:sdasads|cnt[4]       ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.060      ;
; 0.843  ; CLK_DIVIDER:sdasads|cnt[1]       ; CLK_DIVIDER:sdasads|cnt[3]       ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.061      ;
; 0.843  ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK_DIVIDER:sdasads|cnt[12]      ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.061      ;
; 0.845  ; REGX:inst12|data[0]              ; REGX:inst12|data[1]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.078      ;
; 0.847  ; REGX:inst12|data[0]              ; REGX:inst12|data[2]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.080      ;
; 0.854  ; REGX:inst12|data[2]              ; REGX:inst12|data[3]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.087      ;
; 0.855  ; REGX:inst12|data[4]              ; REGX:inst12|data[5]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.088      ;
; 0.856  ; REGX:inst12|data[2]              ; REGX:inst12|data[4]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.089      ;
; 0.857  ; REGX:inst12|data[4]              ; REGX:inst12|data[6]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.090      ;
; 0.865  ; CLK_DIVIDER:sdasads|cnt[1]       ; CLK_DIVIDER:sdasads|cnt[1]       ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.083      ;
; 0.912  ; REGX:inst1|data[8]               ; REGX:inst8|data[8]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.501      ; 1.600      ;
; 0.936  ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.154      ;
; 0.936  ; CLK_DIVIDER:sdasads|cnt[3]       ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.154      ;
; 0.938  ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK_DIVIDER:sdasads|cnt[12]      ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.156      ;
; 0.938  ; REGX:inst1|data[2]               ; REGX:inst8|data[2]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.131      ; 1.256      ;
; 0.940  ; REGX:inst12|data[1]              ; REGX:inst12|data[3]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.173      ;
; 0.942  ; REGX:inst12|data[1]              ; REGX:inst12|data[4]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.175      ;
; 0.944  ; CLK_DIVIDER:sdasads|cnt[14]      ; CLK_DIVIDER:sdasads|cnt[14]      ; CLK                              ; CLK         ; 0.000        ; 0.062      ; 1.163      ;
; 0.948  ; REGX:inst12|data[3]              ; REGX:inst12|data[5]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.181      ;
; 0.950  ; REGX:inst12|data[3]              ; REGX:inst12|data[6]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.183      ;
; 0.951  ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.169      ;
; 0.953  ; CLK_DIVIDER:sdasads|cnt[1]       ; CLK_DIVIDER:sdasads|cnt[4]       ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.171      ;
; 0.953  ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.171      ;
; 0.953  ; REGX:inst1|data[10]              ; REGX:inst8|data[10]              ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.094      ; 1.234      ;
; 0.957  ; REGX:inst12|data[0]              ; REGX:inst12|data[3]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.190      ;
; 0.957  ; REGX:inst1|data[4]               ; REGX:inst8|data[4]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.152      ; 1.296      ;
; 0.959  ; REGX:inst12|data[0]              ; REGX:inst12|data[4]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.192      ;
; 0.966  ; REGX:inst12|data[2]              ; REGX:inst12|data[5]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.199      ;
; 0.968  ; REGX:inst12|data[2]              ; REGX:inst12|data[6]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.201      ;
; 0.974  ; REGX:inst1|data[2]               ; REGX:inst8|data[4]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.499      ; 1.660      ;
; 0.989  ; CLK_DIVIDER:sdasads|cnt[8]       ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.207      ;
; 1.003  ; CLK_DIVIDER:sdasads|cnt[7]       ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.221      ;
; 1.015  ; CLK_DIVIDER:sdasads|cnt[5]       ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.233      ;
; 1.052  ; REGX:inst12|data[1]              ; REGX:inst12|data[5]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.285      ;
; 1.054  ; REGX:inst12|data[1]              ; REGX:inst12|data[6]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.287      ;
; 1.063  ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.281      ;
; 1.064  ; CLK_DIVIDER:sdasads|cnt[4]       ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.282      ;
; 1.065  ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK_DIVIDER:sdasads|cnt[12]      ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.283      ;
; 1.065  ; CLK_DIVIDER:sdasads|cnt[1]       ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.283      ;
; 1.066  ; CLK_DIVIDER:sdasads|cnt[4]       ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.284      ;
; 1.069  ; REGX:inst12|data[0]              ; REGX:inst12|data[5]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.302      ;
; 1.071  ; REGX:inst12|data[0]              ; REGX:inst12|data[6]              ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.304      ;
; 1.083  ; REGX:inst1|data[7]               ; REGX:inst8|data[7]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.152      ; 1.422      ;
; 1.084  ; REGX:inst1|data[12]              ; REGX:inst8|data[12]              ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.126      ; 1.397      ;
; 1.092  ; REGX:inst8|data[8]               ; REGX:inst8|data[9]               ; CLK                              ; CLK         ; 0.000        ; 0.076      ; 1.325      ;
; 1.099  ; CLK_DIVIDER:sdasads|cnt[8]       ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.317      ;
; 1.101  ; CLK_DIVIDER:sdasads|cnt[8]       ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.319      ;
; 1.107  ; REGX:inst8|data[3]               ; REGX:inst8|data[4]               ; CLK                              ; CLK         ; 0.000        ; 0.429      ; 1.693      ;
; 1.111  ; REGX:inst1|data[13]              ; REGX:inst8|data[13]              ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.509      ; 1.807      ;
; 1.113  ; CLK_DIVIDER:sdasads|cnt[7]       ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.331      ;
; 1.115  ; CLK_DIVIDER:sdasads|cnt[7]       ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.333      ;
; 1.128  ; REGX:inst1|data[3]               ; REGX:inst8|data[3]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.131      ; 1.446      ;
; 1.129  ; CLK_DIVIDER:sdasads|cnt[5]       ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.347      ;
; 1.143  ; CLK_DIVIDER:sdasads|cnt[13]      ; CLK_DIVIDER:sdasads|cnt[13]      ; CLK                              ; CLK         ; 0.000        ; 0.062      ; 1.362      ;
; 1.149  ; CLK_DIVIDER:sdasads|cnt[8]       ; CLK_DIVIDER:sdasads|cnt[8]       ; CLK                              ; CLK         ; 0.000        ; 0.062      ; 1.368      ;
; 1.151  ; REGX:inst8|data[2]               ; REGX:inst8|data[4]               ; CLK                              ; CLK         ; 0.000        ; 0.429      ; 1.737      ;
; 1.158  ; CLK_DIVIDER:sdasads|cnt[3]       ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK                              ; CLK         ; 0.000        ; 0.061      ; 1.376      ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RisingEdge:inst4|inst'                                                                                                  ;
+-------+--------------------+---------------------+----------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node             ; Launch Clock                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------------------+----------------------------------+-----------------------+--------------+------------+------------+
; 0.408 ; REGX:inst|data[6]  ; REGX:inst1|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.403      ; 0.988      ;
; 0.500 ; REGX:inst|data[10] ; REGX:inst1|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.433      ; 1.110      ;
; 0.501 ; REGX:inst|data[12] ; REGX:inst1|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.433      ; 1.111      ;
; 0.501 ; REGX:inst|data[9]  ; REGX:inst1|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.433      ; 1.111      ;
; 0.523 ; REGX:inst|data[4]  ; REGX:inst1|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.403      ; 1.103      ;
; 0.532 ; REGX:inst|data[7]  ; REGX:inst1|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.403      ; 1.112      ;
; 0.553 ; REGX:inst|data[5]  ; REGX:inst1|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.403      ; 1.133      ;
; 0.559 ; REGX:inst|data[8]  ; REGX:inst1|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.042      ; 0.778      ;
; 0.670 ; REGX:inst|data[13] ; REGX:inst1|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.033      ; 0.880      ;
; 0.732 ; REGX:inst|data[15] ; REGX:inst1|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.042      ; 0.951      ;
; 0.734 ; REGX:inst|data[0]  ; REGX:inst1|data[0]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.042      ; 0.953      ;
; 0.896 ; REGX:inst|data[2]  ; REGX:inst1|data[2]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.042      ; 1.115      ;
; 0.912 ; REGX:inst|data[3]  ; REGX:inst1|data[3]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.042      ; 1.131      ;
; 0.917 ; REGX:inst|data[14] ; REGX:inst1|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.042      ; 1.136      ;
; 0.945 ; REGX:inst|data[11] ; REGX:inst1|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.042      ; 1.164      ;
; 0.959 ; REGX:inst|data[1]  ; REGX:inst1|data[1]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.042      ; 1.178      ;
+-------+--------------------+---------------------+----------------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:sdasads|out_clk_next'                                                                                                 ;
+-------+--------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.571 ; REGX:inst|data[13] ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 0.788      ;
; 0.571 ; REGX:inst|data[3]  ; REGX:inst|data[3]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 0.788      ;
; 0.572 ; REGX:inst|data[15] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 0.789      ;
; 0.572 ; REGX:inst|data[11] ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 0.789      ;
; 0.572 ; REGX:inst|data[5]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 0.789      ;
; 0.572 ; REGX:inst|data[1]  ; REGX:inst|data[1]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 0.789      ;
; 0.573 ; REGX:inst|data[6]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 0.790      ;
; 0.574 ; REGX:inst|data[9]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 0.791      ;
; 0.574 ; REGX:inst|data[7]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 0.791      ;
; 0.574 ; REGX:inst|data[2]  ; REGX:inst|data[2]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 0.791      ;
; 0.575 ; REGX:inst|data[14] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 0.792      ;
; 0.576 ; REGX:inst|data[12] ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 0.793      ;
; 0.576 ; REGX:inst|data[10] ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 0.793      ;
; 0.576 ; REGX:inst|data[8]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 0.793      ;
; 0.576 ; REGX:inst|data[4]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 0.793      ;
; 0.593 ; REGX:inst|data[0]  ; REGX:inst|data[0]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 0.810      ;
; 0.846 ; REGX:inst|data[1]  ; REGX:inst|data[2]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.063      ;
; 0.846 ; REGX:inst|data[13] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.063      ;
; 0.846 ; REGX:inst|data[3]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.063      ;
; 0.847 ; REGX:inst|data[5]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.064      ;
; 0.847 ; REGX:inst|data[11] ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.064      ;
; 0.848 ; REGX:inst|data[9]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.065      ;
; 0.848 ; REGX:inst|data[7]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.065      ;
; 0.860 ; REGX:inst|data[0]  ; REGX:inst|data[1]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.077      ;
; 0.861 ; REGX:inst|data[2]  ; REGX:inst|data[3]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.078      ;
; 0.861 ; REGX:inst|data[6]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.078      ;
; 0.862 ; REGX:inst|data[14] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.079      ;
; 0.862 ; REGX:inst|data[0]  ; REGX:inst|data[2]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.079      ;
; 0.863 ; REGX:inst|data[12] ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.080      ;
; 0.863 ; REGX:inst|data[10] ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.080      ;
; 0.863 ; REGX:inst|data[4]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.080      ;
; 0.863 ; REGX:inst|data[8]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.080      ;
; 0.863 ; REGX:inst|data[2]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.080      ;
; 0.863 ; REGX:inst|data[6]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.080      ;
; 0.865 ; REGX:inst|data[12] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.082      ;
; 0.865 ; REGX:inst|data[4]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.082      ;
; 0.865 ; REGX:inst|data[10] ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.082      ;
; 0.865 ; REGX:inst|data[8]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.082      ;
; 0.956 ; REGX:inst|data[1]  ; REGX:inst|data[3]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.173      ;
; 0.956 ; REGX:inst|data[13] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.173      ;
; 0.956 ; REGX:inst|data[3]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.173      ;
; 0.957 ; REGX:inst|data[5]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.174      ;
; 0.957 ; REGX:inst|data[11] ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.174      ;
; 0.958 ; REGX:inst|data[9]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.175      ;
; 0.958 ; REGX:inst|data[7]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.175      ;
; 0.958 ; REGX:inst|data[1]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.175      ;
; 0.958 ; REGX:inst|data[3]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.175      ;
; 0.959 ; REGX:inst|data[5]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.176      ;
; 0.959 ; REGX:inst|data[11] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.176      ;
; 0.960 ; REGX:inst|data[9]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.177      ;
; 0.960 ; REGX:inst|data[7]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.177      ;
; 0.972 ; REGX:inst|data[0]  ; REGX:inst|data[3]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.189      ;
; 0.973 ; REGX:inst|data[2]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.190      ;
; 0.973 ; REGX:inst|data[6]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.190      ;
; 0.974 ; REGX:inst|data[0]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.191      ;
; 0.975 ; REGX:inst|data[12] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.192      ;
; 0.975 ; REGX:inst|data[4]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.192      ;
; 0.975 ; REGX:inst|data[10] ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.192      ;
; 0.975 ; REGX:inst|data[8]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.192      ;
; 0.975 ; REGX:inst|data[2]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.192      ;
; 0.975 ; REGX:inst|data[6]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.192      ;
; 0.977 ; REGX:inst|data[4]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.194      ;
; 0.977 ; REGX:inst|data[10] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.194      ;
; 0.977 ; REGX:inst|data[8]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.194      ;
; 1.068 ; REGX:inst|data[1]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.285      ;
; 1.068 ; REGX:inst|data[3]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.285      ;
; 1.069 ; REGX:inst|data[5]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.286      ;
; 1.069 ; REGX:inst|data[11] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.286      ;
; 1.070 ; REGX:inst|data[9]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.287      ;
; 1.070 ; REGX:inst|data[7]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.287      ;
; 1.070 ; REGX:inst|data[1]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.287      ;
; 1.070 ; REGX:inst|data[3]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.287      ;
; 1.071 ; REGX:inst|data[5]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.288      ;
; 1.072 ; REGX:inst|data[9]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.289      ;
; 1.072 ; REGX:inst|data[7]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.289      ;
; 1.084 ; REGX:inst|data[0]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.301      ;
; 1.085 ; REGX:inst|data[2]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.302      ;
; 1.085 ; REGX:inst|data[6]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.302      ;
; 1.086 ; REGX:inst|data[0]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.303      ;
; 1.087 ; REGX:inst|data[4]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.304      ;
; 1.087 ; REGX:inst|data[10] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.304      ;
; 1.087 ; REGX:inst|data[8]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.304      ;
; 1.087 ; REGX:inst|data[2]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.304      ;
; 1.087 ; REGX:inst|data[6]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.304      ;
; 1.089 ; REGX:inst|data[4]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.306      ;
; 1.089 ; REGX:inst|data[8]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.306      ;
; 1.180 ; REGX:inst|data[1]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.397      ;
; 1.180 ; REGX:inst|data[3]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.397      ;
; 1.181 ; REGX:inst|data[5]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.398      ;
; 1.182 ; REGX:inst|data[9]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.399      ;
; 1.182 ; REGX:inst|data[7]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.399      ;
; 1.182 ; REGX:inst|data[1]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.399      ;
; 1.182 ; REGX:inst|data[3]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.399      ;
; 1.183 ; REGX:inst|data[5]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.400      ;
; 1.184 ; REGX:inst|data[7]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.401      ;
; 1.196 ; REGX:inst|data[0]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.413      ;
; 1.197 ; REGX:inst|data[2]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.414      ;
; 1.197 ; REGX:inst|data[6]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.414      ;
; 1.198 ; REGX:inst|data[0]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.415      ;
; 1.199 ; REGX:inst|data[4]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.060      ; 1.416      ;
+-------+--------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|out_clk_next ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst12|data[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst12|data[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst12|data[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst12|data[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst12|data[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst12|data[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst12|data[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RisingEdge:inst4|inst            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RisingEdge:inst4|inst1           ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RisingEdge:inst4|inst1           ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[11]              ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[12]              ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[13]              ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[14]              ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[15]              ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[4]               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[5]               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[6]               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[7]               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[8]               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[9]               ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[0]       ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[2]       ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst12|data[0]              ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst12|data[1]              ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst12|data[2]              ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst12|data[3]              ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst12|data[4]              ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst12|data[5]              ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst12|data[6]              ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[10]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[11]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[12]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[1]       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[3]       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[4]       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[6]       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[9]       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[0]               ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[1]               ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[2]               ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[3]               ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RisingEdge:inst4|inst            ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[13]      ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[14]      ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[5]       ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[7]       ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[8]       ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|out_clk_next ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[10]              ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst1|clk                  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[11]|clk               ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[12]|clk               ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[13]|clk               ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[14]|clk               ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[15]|clk               ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[4]|clk                ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[5]|clk                ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[6]|clk                ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[7]|clk                ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[8]|clk                ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[9]|clk                ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; sdasads|cnt[0]|clk               ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; sdasads|cnt[2]|clk               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst12|data[0]|clk               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst12|data[1]|clk               ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_DIVIDER:sdasads|out_clk_next'                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[10]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[11]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[12]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[13]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[14]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[15]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[8]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[9]                     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[0]                     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[10]                    ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[11]                    ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[12]                    ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[13]                    ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[14]                    ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[15]                    ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[1]                     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[2]                     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[3]                     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[4]                     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[5]                     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[6]                     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[7]                     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[8]                     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[9]                     ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[0]                     ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[10]                    ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[11]                    ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[12]                    ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[13]                    ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[14]                    ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[15]                    ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[1]                     ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[2]                     ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[3]                     ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[4]                     ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[5]                     ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[6]                     ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[7]                     ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[8]                     ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[9]                     ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[0]|clk                      ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[10]|clk                     ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[11]|clk                     ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[12]|clk                     ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[13]|clk                     ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[14]|clk                     ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[15]|clk                     ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[1]|clk                      ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[2]|clk                      ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[3]|clk                      ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[4]|clk                      ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[5]|clk                      ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[6]|clk                      ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[7]|clk                      ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[8]|clk                      ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[9]|clk                      ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; sdasads|out_clk_next~clkctrl|inclk[0] ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; sdasads|out_clk_next~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; sdasads|out_clk_next|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; sdasads|out_clk_next|q                ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; sdasads|out_clk_next~clkctrl|inclk[0] ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; sdasads|out_clk_next~clkctrl|outclk   ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[0]|clk                      ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[10]|clk                     ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[11]|clk                     ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[12]|clk                     ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[13]|clk                     ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[14]|clk                     ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[15]|clk                     ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[1]|clk                      ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[2]|clk                      ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[3]|clk                      ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[4]|clk                      ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[5]|clk                      ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[6]|clk                      ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[7]|clk                      ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[8]|clk                      ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[9]|clk                      ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'RisingEdge:inst4|inst'                                                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[9]           ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[10]          ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[12]          ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[9]           ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[4]           ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[5]           ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[6]           ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[7]           ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[13]          ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[0]           ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[11]          ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[14]          ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[15]          ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[1]           ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[2]           ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[3]           ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[8]           ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[0]           ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[11]          ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[13]          ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[14]          ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[15]          ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[1]           ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[2]           ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[3]           ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[8]           ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[4]           ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[5]           ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[6]           ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[7]           ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[10]          ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[12]          ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[9]           ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2|datad            ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[10]|clk           ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[12]|clk           ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[9]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[4]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[5]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[6]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[7]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[13]|clk           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[0]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[11]|clk           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[14]|clk           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[15]|clk           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[1]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[2]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[3]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[8]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2|combout          ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2~clkctrl|inclk[0] ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst4|inst|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst4|inst|q                 ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2~clkctrl|inclk[0] ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2~clkctrl|outclk   ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2|combout          ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[0]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[11]|clk           ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[13]|clk           ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[14]|clk           ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[15]|clk           ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[1]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[2]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[3]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[8]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[4]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[5]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[6]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[7]|clk            ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[10]|clk           ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[12]|clk           ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[9]|clk            ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2|datad            ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; MAG       ; CLK                              ; 3.591 ; 4.142 ; Rise       ; CLK                              ;
; MAG       ; CLK_DIVIDER:sdasads|out_clk_next ; 2.515 ; 3.135 ; Rise       ; CLK_DIVIDER:sdasads|out_clk_next ;
; MAG       ; RisingEdge:inst4|inst            ; 2.898 ; 3.423 ; Rise       ; RisingEdge:inst4|inst            ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; MAG       ; CLK                              ; -1.780 ; -2.336 ; Rise       ; CLK                              ;
; MAG       ; CLK_DIVIDER:sdasads|out_clk_next ; -2.081 ; -2.684 ; Rise       ; CLK_DIVIDER:sdasads|out_clk_next ;
; MAG       ; RisingEdge:inst4|inst            ; -2.241 ; -2.749 ; Rise       ; RisingEdge:inst4|inst            ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a         ; CLK        ; 7.474  ; 7.637  ; Rise       ; CLK             ;
; a6        ; CLK        ; 15.697 ; 15.642 ; Rise       ; CLK             ;
; a14       ; CLK        ; 16.597 ; 16.459 ; Rise       ; CLK             ;
; b7        ; CLK        ; 15.657 ; 15.600 ; Rise       ; CLK             ;
; b15       ; CLK        ; 16.591 ; 16.468 ; Rise       ; CLK             ;
; c8        ; CLK        ; 15.452 ; 15.302 ; Rise       ; CLK             ;
; c16       ; CLK        ; 16.017 ; 16.018 ; Rise       ; CLK             ;
; d         ; CLK        ; 7.456  ; 7.613  ; Rise       ; CLK             ;
; d9        ; CLK        ; 15.464 ; 15.420 ; Rise       ; CLK             ;
; d17       ; CLK        ; 16.092 ; 15.994 ; Rise       ; CLK             ;
; e         ; CLK        ; 7.486  ; 7.643  ; Rise       ; CLK             ;
; e10       ; CLK        ; 15.410 ; 15.434 ; Rise       ; CLK             ;
; e18       ; CLK        ; 16.056 ; 15.954 ; Rise       ; CLK             ;
; f         ; CLK        ; 7.477  ; 7.643  ; Rise       ; CLK             ;
; f11       ; CLK        ; 15.859 ; 15.899 ; Rise       ; CLK             ;
; f19       ; CLK        ; 16.033 ; 15.988 ; Rise       ; CLK             ;
; g12       ; CLK        ; 15.730 ; 15.782 ; Rise       ; CLK             ;
; g20       ; CLK        ; 16.015 ; 16.068 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a         ; CLK        ; 6.835 ; 6.992 ; Rise       ; CLK             ;
; a6        ; CLK        ; 8.510 ; 8.424 ; Rise       ; CLK             ;
; a14       ; CLK        ; 7.136 ; 7.109 ; Rise       ; CLK             ;
; b7        ; CLK        ; 8.470 ; 8.383 ; Rise       ; CLK             ;
; b15       ; CLK        ; 7.145 ; 7.083 ; Rise       ; CLK             ;
; c8        ; CLK        ; 8.417 ; 8.197 ; Rise       ; CLK             ;
; c16       ; CLK        ; 6.757 ; 6.622 ; Rise       ; CLK             ;
; d         ; CLK        ; 6.817 ; 6.970 ; Rise       ; CLK             ;
; d9        ; CLK        ; 8.287 ; 8.211 ; Rise       ; CLK             ;
; d17       ; CLK        ; 6.657 ; 6.628 ; Rise       ; CLK             ;
; e         ; CLK        ; 6.847 ; 7.000 ; Rise       ; CLK             ;
; e10       ; CLK        ; 8.299 ; 8.398 ; Rise       ; CLK             ;
; e18       ; CLK        ; 6.678 ; 6.682 ; Rise       ; CLK             ;
; f         ; CLK        ; 6.839 ; 7.000 ; Rise       ; CLK             ;
; f11       ; CLK        ; 8.734 ; 8.843 ; Rise       ; CLK             ;
; f19       ; CLK        ; 6.659 ; 6.653 ; Rise       ; CLK             ;
; g12       ; CLK        ; 8.507 ; 8.591 ; Rise       ; CLK             ;
; g20       ; CLK        ; 6.662 ; 6.665 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; MAG        ; led0        ; 6.168 ;    ;    ; 6.618 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; MAG        ; led0        ; 6.029 ;    ;    ; 6.468 ;
+------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                      ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 194.25 MHz ; 194.25 MHz      ; CLK                              ;      ;
; 498.5 MHz  ; 498.5 MHz       ; CLK_DIVIDER:sdasads|out_clk_next ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK                              ; -4.371 ; -115.487      ;
; CLK_DIVIDER:sdasads|out_clk_next ; -1.006 ; -10.182       ;
; RisingEdge:inst4|inst            ; -0.327 ; -1.811        ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK                              ; -0.108 ; -0.179        ;
; RisingEdge:inst4|inst            ; 0.386  ; 0.000         ;
; CLK_DIVIDER:sdasads|out_clk_next ; 0.512  ; 0.000         ;
+----------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK                              ; -3.000 ; -44.000       ;
; CLK_DIVIDER:sdasads|out_clk_next ; -1.000 ; -16.000       ;
; RisingEdge:inst4|inst            ; -1.000 ; -16.000       ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                ;
+--------+--------------------+---------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+-----------------------+-------------+--------------+------------+------------+
; -4.371 ; REGX:inst1|data[3] ; REGX:inst12|data[6] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.322      ; 5.678      ;
; -4.371 ; REGX:inst1|data[3] ; REGX:inst12|data[0] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.322      ; 5.678      ;
; -4.371 ; REGX:inst1|data[3] ; REGX:inst12|data[1] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.322      ; 5.678      ;
; -4.371 ; REGX:inst1|data[3] ; REGX:inst12|data[2] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.322      ; 5.678      ;
; -4.371 ; REGX:inst1|data[3] ; REGX:inst12|data[3] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.322      ; 5.678      ;
; -4.371 ; REGX:inst1|data[3] ; REGX:inst12|data[4] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.322      ; 5.678      ;
; -4.371 ; REGX:inst1|data[3] ; REGX:inst12|data[5] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.322      ; 5.678      ;
; -4.333 ; REGX:inst1|data[3] ; REGX:inst8|data[1]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.004      ; 5.322      ;
; -4.332 ; REGX:inst1|data[3] ; REGX:inst8|data[3]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.004      ; 5.321      ;
; -4.330 ; REGX:inst1|data[3] ; REGX:inst8|data[0]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.004      ; 5.319      ;
; -4.328 ; REGX:inst1|data[3] ; REGX:inst8|data[2]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.004      ; 5.317      ;
; -4.251 ; REGX:inst1|data[1] ; REGX:inst12|data[6] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.322      ; 5.558      ;
; -4.251 ; REGX:inst1|data[1] ; REGX:inst12|data[0] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.322      ; 5.558      ;
; -4.251 ; REGX:inst1|data[1] ; REGX:inst12|data[1] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.322      ; 5.558      ;
; -4.251 ; REGX:inst1|data[1] ; REGX:inst12|data[2] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.322      ; 5.558      ;
; -4.251 ; REGX:inst1|data[1] ; REGX:inst12|data[3] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.322      ; 5.558      ;
; -4.251 ; REGX:inst1|data[1] ; REGX:inst12|data[4] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.322      ; 5.558      ;
; -4.251 ; REGX:inst1|data[1] ; REGX:inst12|data[5] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.322      ; 5.558      ;
; -4.213 ; REGX:inst1|data[1] ; REGX:inst8|data[1]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.004      ; 5.202      ;
; -4.212 ; REGX:inst1|data[1] ; REGX:inst8|data[3]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.004      ; 5.201      ;
; -4.210 ; REGX:inst1|data[1] ; REGX:inst8|data[0]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.004      ; 5.199      ;
; -4.208 ; REGX:inst1|data[1] ; REGX:inst8|data[2]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.004      ; 5.197      ;
; -4.148 ; REGX:inst8|data[3] ; REGX:inst12|data[6] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.406      ;
; -4.148 ; REGX:inst8|data[3] ; REGX:inst12|data[5] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.406      ;
; -4.148 ; REGX:inst8|data[3] ; REGX:inst12|data[4] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.406      ;
; -4.148 ; REGX:inst8|data[3] ; REGX:inst12|data[3] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.406      ;
; -4.148 ; REGX:inst8|data[3] ; REGX:inst12|data[2] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.406      ;
; -4.148 ; REGX:inst8|data[3] ; REGX:inst12|data[1] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.406      ;
; -4.148 ; REGX:inst8|data[3] ; REGX:inst12|data[0] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.406      ;
; -4.129 ; REGX:inst1|data[0] ; REGX:inst12|data[6] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.322      ; 5.436      ;
; -4.129 ; REGX:inst1|data[0] ; REGX:inst12|data[0] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.322      ; 5.436      ;
; -4.129 ; REGX:inst1|data[0] ; REGX:inst12|data[1] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.322      ; 5.436      ;
; -4.129 ; REGX:inst1|data[0] ; REGX:inst12|data[2] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.322      ; 5.436      ;
; -4.129 ; REGX:inst1|data[0] ; REGX:inst12|data[3] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.322      ; 5.436      ;
; -4.129 ; REGX:inst1|data[0] ; REGX:inst12|data[4] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.322      ; 5.436      ;
; -4.129 ; REGX:inst1|data[0] ; REGX:inst12|data[5] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.322      ; 5.436      ;
; -4.110 ; REGX:inst8|data[3] ; REGX:inst8|data[1]  ; CLK                   ; CLK         ; 1.000        ; -0.055     ; 5.050      ;
; -4.109 ; REGX:inst8|data[3] ; REGX:inst8|data[3]  ; CLK                   ; CLK         ; 1.000        ; -0.055     ; 5.049      ;
; -4.107 ; REGX:inst8|data[3] ; REGX:inst8|data[0]  ; CLK                   ; CLK         ; 1.000        ; -0.055     ; 5.047      ;
; -4.105 ; REGX:inst8|data[3] ; REGX:inst8|data[2]  ; CLK                   ; CLK         ; 1.000        ; -0.055     ; 5.045      ;
; -4.091 ; REGX:inst1|data[0] ; REGX:inst8|data[1]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.004      ; 5.080      ;
; -4.090 ; REGX:inst1|data[0] ; REGX:inst8|data[3]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.004      ; 5.079      ;
; -4.088 ; REGX:inst1|data[0] ; REGX:inst8|data[0]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.004      ; 5.077      ;
; -4.086 ; REGX:inst1|data[0] ; REGX:inst8|data[2]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.004      ; 5.075      ;
; -4.065 ; REGX:inst8|data[0] ; REGX:inst12|data[6] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.323      ;
; -4.065 ; REGX:inst8|data[0] ; REGX:inst12|data[5] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.323      ;
; -4.065 ; REGX:inst8|data[0] ; REGX:inst12|data[4] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.323      ;
; -4.065 ; REGX:inst8|data[0] ; REGX:inst12|data[3] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.323      ;
; -4.065 ; REGX:inst8|data[0] ; REGX:inst12|data[2] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.323      ;
; -4.065 ; REGX:inst8|data[0] ; REGX:inst12|data[1] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.323      ;
; -4.065 ; REGX:inst8|data[0] ; REGX:inst12|data[0] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.323      ;
; -4.027 ; REGX:inst8|data[0] ; REGX:inst8|data[1]  ; CLK                   ; CLK         ; 1.000        ; -0.055     ; 4.967      ;
; -4.026 ; REGX:inst8|data[0] ; REGX:inst8|data[3]  ; CLK                   ; CLK         ; 1.000        ; -0.055     ; 4.966      ;
; -4.024 ; REGX:inst8|data[0] ; REGX:inst8|data[0]  ; CLK                   ; CLK         ; 1.000        ; -0.055     ; 4.964      ;
; -4.022 ; REGX:inst8|data[0] ; REGX:inst8|data[2]  ; CLK                   ; CLK         ; 1.000        ; -0.055     ; 4.962      ;
; -3.968 ; REGX:inst1|data[3] ; REGX:inst8|data[4]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.319      ; 5.272      ;
; -3.968 ; REGX:inst1|data[3] ; REGX:inst8|data[5]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.319      ; 5.272      ;
; -3.967 ; REGX:inst1|data[3] ; REGX:inst8|data[6]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.319      ; 5.271      ;
; -3.966 ; REGX:inst1|data[3] ; REGX:inst8|data[7]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.319      ; 5.270      ;
; -3.962 ; REGX:inst8|data[4] ; REGX:inst12|data[6] ; CLK                   ; CLK         ; 1.000        ; -0.065     ; 4.892      ;
; -3.962 ; REGX:inst8|data[4] ; REGX:inst12|data[5] ; CLK                   ; CLK         ; 1.000        ; -0.065     ; 4.892      ;
; -3.962 ; REGX:inst8|data[4] ; REGX:inst12|data[4] ; CLK                   ; CLK         ; 1.000        ; -0.065     ; 4.892      ;
; -3.962 ; REGX:inst8|data[4] ; REGX:inst12|data[3] ; CLK                   ; CLK         ; 1.000        ; -0.065     ; 4.892      ;
; -3.962 ; REGX:inst8|data[4] ; REGX:inst12|data[2] ; CLK                   ; CLK         ; 1.000        ; -0.065     ; 4.892      ;
; -3.962 ; REGX:inst8|data[4] ; REGX:inst12|data[1] ; CLK                   ; CLK         ; 1.000        ; -0.065     ; 4.892      ;
; -3.962 ; REGX:inst8|data[4] ; REGX:inst12|data[0] ; CLK                   ; CLK         ; 1.000        ; -0.065     ; 4.892      ;
; -3.949 ; REGX:inst8|data[1] ; REGX:inst12|data[6] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.207      ;
; -3.949 ; REGX:inst8|data[1] ; REGX:inst12|data[5] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.207      ;
; -3.949 ; REGX:inst8|data[1] ; REGX:inst12|data[4] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.207      ;
; -3.949 ; REGX:inst8|data[1] ; REGX:inst12|data[3] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.207      ;
; -3.949 ; REGX:inst8|data[1] ; REGX:inst12|data[2] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.207      ;
; -3.949 ; REGX:inst8|data[1] ; REGX:inst12|data[1] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.207      ;
; -3.949 ; REGX:inst8|data[1] ; REGX:inst12|data[0] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.207      ;
; -3.924 ; REGX:inst8|data[4] ; REGX:inst8|data[1]  ; CLK                   ; CLK         ; 1.000        ; -0.383     ; 4.536      ;
; -3.923 ; REGX:inst8|data[4] ; REGX:inst8|data[3]  ; CLK                   ; CLK         ; 1.000        ; -0.383     ; 4.535      ;
; -3.921 ; REGX:inst8|data[4] ; REGX:inst8|data[0]  ; CLK                   ; CLK         ; 1.000        ; -0.383     ; 4.533      ;
; -3.919 ; REGX:inst8|data[4] ; REGX:inst8|data[2]  ; CLK                   ; CLK         ; 1.000        ; -0.383     ; 4.531      ;
; -3.911 ; REGX:inst8|data[1] ; REGX:inst8|data[1]  ; CLK                   ; CLK         ; 1.000        ; -0.055     ; 4.851      ;
; -3.910 ; REGX:inst8|data[1] ; REGX:inst8|data[3]  ; CLK                   ; CLK         ; 1.000        ; -0.055     ; 4.850      ;
; -3.908 ; REGX:inst8|data[1] ; REGX:inst8|data[0]  ; CLK                   ; CLK         ; 1.000        ; -0.055     ; 4.848      ;
; -3.906 ; REGX:inst8|data[1] ; REGX:inst8|data[2]  ; CLK                   ; CLK         ; 1.000        ; -0.055     ; 4.846      ;
; -3.886 ; REGX:inst8|data[2] ; REGX:inst12|data[6] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.144      ;
; -3.886 ; REGX:inst8|data[2] ; REGX:inst12|data[5] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.144      ;
; -3.886 ; REGX:inst8|data[2] ; REGX:inst12|data[4] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.144      ;
; -3.886 ; REGX:inst8|data[2] ; REGX:inst12|data[3] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.144      ;
; -3.886 ; REGX:inst8|data[2] ; REGX:inst12|data[2] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.144      ;
; -3.886 ; REGX:inst8|data[2] ; REGX:inst12|data[1] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.144      ;
; -3.886 ; REGX:inst8|data[2] ; REGX:inst12|data[0] ; CLK                   ; CLK         ; 1.000        ; 0.263      ; 5.144      ;
; -3.848 ; REGX:inst8|data[2] ; REGX:inst8|data[1]  ; CLK                   ; CLK         ; 1.000        ; -0.055     ; 4.788      ;
; -3.848 ; REGX:inst1|data[1] ; REGX:inst8|data[4]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.319      ; 5.152      ;
; -3.848 ; REGX:inst1|data[1] ; REGX:inst8|data[5]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.319      ; 5.152      ;
; -3.847 ; REGX:inst8|data[2] ; REGX:inst8|data[3]  ; CLK                   ; CLK         ; 1.000        ; -0.055     ; 4.787      ;
; -3.847 ; REGX:inst1|data[1] ; REGX:inst8|data[6]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.319      ; 5.151      ;
; -3.846 ; REGX:inst1|data[1] ; REGX:inst8|data[7]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.319      ; 5.150      ;
; -3.845 ; REGX:inst8|data[2] ; REGX:inst8|data[0]  ; CLK                   ; CLK         ; 1.000        ; -0.055     ; 4.785      ;
; -3.843 ; REGX:inst8|data[2] ; REGX:inst8|data[2]  ; CLK                   ; CLK         ; 1.000        ; -0.055     ; 4.783      ;
; -3.834 ; REGX:inst1|data[3] ; REGX:inst8|data[10] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.292      ; 5.111      ;
; -3.796 ; REGX:inst8|data[6] ; REGX:inst12|data[6] ; CLK                   ; CLK         ; 1.000        ; -0.065     ; 4.726      ;
; -3.796 ; REGX:inst8|data[6] ; REGX:inst12|data[5] ; CLK                   ; CLK         ; 1.000        ; -0.065     ; 4.726      ;
; -3.796 ; REGX:inst8|data[6] ; REGX:inst12|data[4] ; CLK                   ; CLK         ; 1.000        ; -0.065     ; 4.726      ;
+--------+--------------------+---------------------+-----------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:sdasads|out_clk_next'                                                                                                  ;
+--------+--------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.006 ; REGX:inst|data[1]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.947      ;
; -1.005 ; REGX:inst|data[0]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.946      ;
; -0.988 ; REGX:inst|data[1]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.929      ;
; -0.935 ; REGX:inst|data[0]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.876      ;
; -0.907 ; REGX:inst|data[2]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.848      ;
; -0.906 ; REGX:inst|data[1]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.847      ;
; -0.905 ; REGX:inst|data[0]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.846      ;
; -0.903 ; REGX:inst|data[3]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.844      ;
; -0.888 ; REGX:inst|data[1]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.829      ;
; -0.885 ; REGX:inst|data[3]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.826      ;
; -0.836 ; REGX:inst|data[2]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.777      ;
; -0.835 ; REGX:inst|data[0]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.776      ;
; -0.808 ; REGX:inst|data[4]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.749      ;
; -0.807 ; REGX:inst|data[2]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.748      ;
; -0.806 ; REGX:inst|data[1]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.747      ;
; -0.805 ; REGX:inst|data[0]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.746      ;
; -0.805 ; REGX:inst|data[5]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.746      ;
; -0.803 ; REGX:inst|data[3]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.744      ;
; -0.788 ; REGX:inst|data[1]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.729      ;
; -0.787 ; REGX:inst|data[5]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.728      ;
; -0.785 ; REGX:inst|data[3]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.726      ;
; -0.737 ; REGX:inst|data[4]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.678      ;
; -0.736 ; REGX:inst|data[2]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.677      ;
; -0.735 ; REGX:inst|data[0]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.676      ;
; -0.709 ; REGX:inst|data[7]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.650      ;
; -0.708 ; REGX:inst|data[4]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.649      ;
; -0.707 ; REGX:inst|data[2]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.648      ;
; -0.706 ; REGX:inst|data[1]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.647      ;
; -0.705 ; REGX:inst|data[0]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.646      ;
; -0.705 ; REGX:inst|data[5]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.646      ;
; -0.704 ; REGX:inst|data[6]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.645      ;
; -0.703 ; REGX:inst|data[3]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.644      ;
; -0.691 ; REGX:inst|data[7]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.632      ;
; -0.688 ; REGX:inst|data[1]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.629      ;
; -0.687 ; REGX:inst|data[5]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.628      ;
; -0.685 ; REGX:inst|data[3]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.626      ;
; -0.643 ; REGX:inst|data[6]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.584      ;
; -0.637 ; REGX:inst|data[4]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.578      ;
; -0.636 ; REGX:inst|data[2]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.577      ;
; -0.635 ; REGX:inst|data[0]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.576      ;
; -0.609 ; REGX:inst|data[9]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.550      ;
; -0.609 ; REGX:inst|data[8]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.550      ;
; -0.609 ; REGX:inst|data[7]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.550      ;
; -0.608 ; REGX:inst|data[4]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.549      ;
; -0.607 ; REGX:inst|data[2]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.548      ;
; -0.606 ; REGX:inst|data[1]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.547      ;
; -0.605 ; REGX:inst|data[0]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.546      ;
; -0.605 ; REGX:inst|data[5]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.546      ;
; -0.604 ; REGX:inst|data[6]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.545      ;
; -0.603 ; REGX:inst|data[3]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.544      ;
; -0.591 ; REGX:inst|data[9]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.532      ;
; -0.591 ; REGX:inst|data[7]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.532      ;
; -0.588 ; REGX:inst|data[1]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.529      ;
; -0.587 ; REGX:inst|data[5]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.528      ;
; -0.585 ; REGX:inst|data[3]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.526      ;
; -0.543 ; REGX:inst|data[6]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.484      ;
; -0.539 ; REGX:inst|data[8]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.480      ;
; -0.537 ; REGX:inst|data[4]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.478      ;
; -0.536 ; REGX:inst|data[2]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.477      ;
; -0.535 ; REGX:inst|data[0]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.476      ;
; -0.509 ; REGX:inst|data[10] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.450      ;
; -0.509 ; REGX:inst|data[9]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.450      ;
; -0.509 ; REGX:inst|data[8]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.450      ;
; -0.509 ; REGX:inst|data[7]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.450      ;
; -0.508 ; REGX:inst|data[4]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.449      ;
; -0.507 ; REGX:inst|data[2]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.448      ;
; -0.506 ; REGX:inst|data[1]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.447      ;
; -0.505 ; REGX:inst|data[0]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.446      ;
; -0.505 ; REGX:inst|data[5]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.446      ;
; -0.504 ; REGX:inst|data[11] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.445      ;
; -0.504 ; REGX:inst|data[6]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.445      ;
; -0.503 ; REGX:inst|data[3]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.444      ;
; -0.491 ; REGX:inst|data[9]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.432      ;
; -0.491 ; REGX:inst|data[7]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.432      ;
; -0.488 ; REGX:inst|data[1]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.429      ;
; -0.487 ; REGX:inst|data[5]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.428      ;
; -0.486 ; REGX:inst|data[11] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.427      ;
; -0.485 ; REGX:inst|data[3]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.426      ;
; -0.443 ; REGX:inst|data[6]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.384      ;
; -0.439 ; REGX:inst|data[10] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.380      ;
; -0.439 ; REGX:inst|data[8]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.380      ;
; -0.437 ; REGX:inst|data[4]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.378      ;
; -0.436 ; REGX:inst|data[2]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.377      ;
; -0.435 ; REGX:inst|data[0]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.376      ;
; -0.409 ; REGX:inst|data[10] ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.350      ;
; -0.409 ; REGX:inst|data[9]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.350      ;
; -0.409 ; REGX:inst|data[8]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.350      ;
; -0.409 ; REGX:inst|data[7]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.350      ;
; -0.408 ; REGX:inst|data[12] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.349      ;
; -0.408 ; REGX:inst|data[4]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.349      ;
; -0.407 ; REGX:inst|data[2]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.348      ;
; -0.406 ; REGX:inst|data[1]  ; REGX:inst|data[2]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.347      ;
; -0.405 ; REGX:inst|data[0]  ; REGX:inst|data[3]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.346      ;
; -0.405 ; REGX:inst|data[5]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.346      ;
; -0.404 ; REGX:inst|data[11] ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.345      ;
; -0.404 ; REGX:inst|data[6]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.345      ;
; -0.403 ; REGX:inst|data[13] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.344      ;
; -0.403 ; REGX:inst|data[3]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.344      ;
; -0.391 ; REGX:inst|data[9]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.332      ;
; -0.391 ; REGX:inst|data[7]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.054     ; 1.332      ;
+--------+--------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RisingEdge:inst4|inst'                                                                                                   ;
+--------+--------------------+---------------------+----------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+----------------------------------+-----------------------+--------------+------------+------------+
; -0.327 ; REGX:inst|data[1]  ; REGX:inst1|data[1]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.183     ; 1.139      ;
; -0.315 ; REGX:inst|data[11] ; REGX:inst1|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.183     ; 1.127      ;
; -0.283 ; REGX:inst|data[3]  ; REGX:inst1|data[3]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.183     ; 1.095      ;
; -0.282 ; REGX:inst|data[14] ; REGX:inst1|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.183     ; 1.094      ;
; -0.263 ; REGX:inst|data[2]  ; REGX:inst1|data[2]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.183     ; 1.075      ;
; -0.127 ; REGX:inst|data[15] ; REGX:inst1|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.183     ; 0.939      ;
; -0.127 ; REGX:inst|data[0]  ; REGX:inst1|data[0]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.183     ; 0.939      ;
; -0.087 ; REGX:inst|data[13] ; REGX:inst1|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.191     ; 0.891      ;
; 0.019  ; REGX:inst|data[5]  ; REGX:inst1|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; 0.127      ; 1.103      ;
; 0.036  ; REGX:inst|data[8]  ; REGX:inst1|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.183     ; 0.776      ;
; 0.057  ; REGX:inst|data[7]  ; REGX:inst1|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; 0.127      ; 1.065      ;
; 0.064  ; REGX:inst|data[4]  ; REGX:inst1|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; 0.127      ; 1.058      ;
; 0.074  ; REGX:inst|data[9]  ; REGX:inst1|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; 0.154      ; 1.075      ;
; 0.075  ; REGX:inst|data[12] ; REGX:inst1|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; 0.154      ; 1.074      ;
; 0.076  ; REGX:inst|data[10] ; REGX:inst1|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; 0.154      ; 1.073      ;
; 0.170  ; REGX:inst|data[6]  ; REGX:inst1|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; 0.127      ; 0.952      ;
+--------+--------------------+---------------------+----------------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                       ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.108 ; RisingEdge:inst4|inst            ; RisingEdge:inst4|inst1           ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 1.535      ; 1.781      ;
; -0.071 ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; CLK         ; 0.000        ; 2.235      ; 2.518      ;
; 0.299  ; REGX:inst8|data[15]              ; REGX:inst8|data[15]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299  ; REGX:inst8|data[4]               ; REGX:inst8|data[4]               ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299  ; REGX:inst8|data[6]               ; REGX:inst8|data[6]               ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299  ; REGX:inst8|data[5]               ; REGX:inst8|data[5]               ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299  ; REGX:inst8|data[7]               ; REGX:inst8|data[7]               ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299  ; REGX:inst8|data[8]               ; REGX:inst8|data[8]               ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299  ; REGX:inst8|data[9]               ; REGX:inst8|data[9]               ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299  ; REGX:inst8|data[12]              ; REGX:inst8|data[12]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299  ; REGX:inst8|data[11]              ; REGX:inst8|data[11]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299  ; REGX:inst8|data[13]              ; REGX:inst8|data[13]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299  ; REGX:inst8|data[14]              ; REGX:inst8|data[14]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.301  ; REGX:inst8|data[10]              ; REGX:inst8|data[10]              ; CLK                              ; CLK         ; 0.000        ; 0.066      ; 0.511      ;
; 0.312  ; REGX:inst8|data[1]               ; REGX:inst8|data[1]               ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; REGX:inst8|data[0]               ; REGX:inst8|data[0]               ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; REGX:inst8|data[3]               ; REGX:inst8|data[3]               ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; REGX:inst8|data[2]               ; REGX:inst8|data[2]               ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.342  ; REGX:inst12|data[6]              ; REGX:inst12|data[6]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.554      ;
; 0.398  ; REGX:inst1|data[0]               ; REGX:inst8|data[0]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.179      ; 0.751      ;
; 0.431  ; RisingEdge:inst4|inst            ; RisingEdge:inst4|inst1           ; RisingEdge:inst4|inst            ; CLK         ; -0.500       ; 1.535      ; 1.820      ;
; 0.444  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; CLK         ; -0.500       ; 2.235      ; 2.533      ;
; 0.493  ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.692      ;
; 0.493  ; CLK_DIVIDER:sdasads|cnt[3]       ; CLK_DIVIDER:sdasads|cnt[3]       ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.692      ;
; 0.494  ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.693      ;
; 0.495  ; CLK_DIVIDER:sdasads|cnt[12]      ; CLK_DIVIDER:sdasads|cnt[12]      ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.694      ;
; 0.495  ; CLK_DIVIDER:sdasads|cnt[4]       ; CLK_DIVIDER:sdasads|cnt[4]       ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.694      ;
; 0.496  ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.695      ;
; 0.498  ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.697      ;
; 0.500  ; REGX:inst12|data[1]              ; REGX:inst12|data[1]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.712      ;
; 0.505  ; REGX:inst12|data[3]              ; REGX:inst12|data[3]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.717      ;
; 0.506  ; REGX:inst12|data[5]              ; REGX:inst12|data[5]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.718      ;
; 0.508  ; REGX:inst12|data[2]              ; REGX:inst12|data[2]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.720      ;
; 0.509  ; REGX:inst12|data[4]              ; REGX:inst12|data[4]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.721      ;
; 0.517  ; REGX:inst12|data[0]              ; REGX:inst12|data[0]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.729      ;
; 0.612  ; REGX:inst1|data[5]               ; REGX:inst8|data[5]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.197      ; 0.983      ;
; 0.736  ; CLK_DIVIDER:sdasads|cnt[3]       ; CLK_DIVIDER:sdasads|cnt[4]       ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.935      ;
; 0.737  ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK_DIVIDER:sdasads|cnt[12]      ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.936      ;
; 0.741  ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.940      ;
; 0.745  ; REGX:inst12|data[1]              ; REGX:inst12|data[2]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.957      ;
; 0.747  ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.946      ;
; 0.749  ; REGX:inst12|data[3]              ; REGX:inst12|data[4]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.961      ;
; 0.750  ; REGX:inst12|data[5]              ; REGX:inst12|data[6]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.962      ;
; 0.750  ; REGX:inst12|data[0]              ; REGX:inst12|data[1]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.962      ;
; 0.752  ; CLK_DIVIDER:sdasads|cnt[1]       ; CLK_DIVIDER:sdasads|cnt[3]       ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.951      ;
; 0.753  ; CLK_DIVIDER:sdasads|cnt[4]       ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.952      ;
; 0.754  ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK_DIVIDER:sdasads|cnt[12]      ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.953      ;
; 0.757  ; REGX:inst12|data[2]              ; REGX:inst12|data[3]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.969      ;
; 0.757  ; REGX:inst12|data[0]              ; REGX:inst12|data[2]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.969      ;
; 0.758  ; REGX:inst12|data[4]              ; REGX:inst12|data[5]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.970      ;
; 0.764  ; REGX:inst12|data[2]              ; REGX:inst12|data[4]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.976      ;
; 0.765  ; REGX:inst12|data[4]              ; REGX:inst12|data[6]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 0.977      ;
; 0.774  ; CLK_DIVIDER:sdasads|cnt[1]       ; CLK_DIVIDER:sdasads|cnt[1]       ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.973      ;
; 0.774  ; REGX:inst1|data[8]               ; REGX:inst8|data[8]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.509      ; 1.457      ;
; 0.788  ; REGX:inst1|data[2]               ; REGX:inst8|data[2]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.179      ; 1.141      ;
; 0.795  ; REGX:inst1|data[4]               ; REGX:inst8|data[4]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.197      ; 1.166      ;
; 0.800  ; REGX:inst1|data[10]              ; REGX:inst8|data[10]              ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.141      ; 1.115      ;
; 0.828  ; REGX:inst1|data[2]               ; REGX:inst8|data[4]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.507      ; 1.509      ;
; 0.830  ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.029      ;
; 0.832  ; CLK_DIVIDER:sdasads|cnt[3]       ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.031      ;
; 0.834  ; REGX:inst12|data[1]              ; REGX:inst12|data[3]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 1.046      ;
; 0.837  ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK_DIVIDER:sdasads|cnt[12]      ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.036      ;
; 0.838  ; REGX:inst12|data[3]              ; REGX:inst12|data[5]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 1.050      ;
; 0.839  ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.038      ;
; 0.841  ; REGX:inst12|data[1]              ; REGX:inst12|data[4]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 1.053      ;
; 0.841  ; CLK_DIVIDER:sdasads|cnt[1]       ; CLK_DIVIDER:sdasads|cnt[4]       ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.040      ;
; 0.845  ; REGX:inst12|data[3]              ; REGX:inst12|data[6]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 1.057      ;
; 0.846  ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.045      ;
; 0.846  ; REGX:inst12|data[0]              ; REGX:inst12|data[3]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 1.058      ;
; 0.853  ; REGX:inst12|data[2]              ; REGX:inst12|data[5]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 1.065      ;
; 0.853  ; REGX:inst12|data[0]              ; REGX:inst12|data[4]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 1.065      ;
; 0.860  ; REGX:inst12|data[2]              ; REGX:inst12|data[6]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 1.072      ;
; 0.866  ; CLK_DIVIDER:sdasads|cnt[14]      ; CLK_DIVIDER:sdasads|cnt[14]      ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.065      ;
; 0.897  ; CLK_DIVIDER:sdasads|cnt[8]       ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK                              ; CLK         ; 0.000        ; 0.054      ; 1.095      ;
; 0.908  ; CLK_DIVIDER:sdasads|cnt[7]       ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK                              ; CLK         ; 0.000        ; 0.054      ; 1.106      ;
; 0.914  ; CLK_DIVIDER:sdasads|cnt[5]       ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.113      ;
; 0.915  ; REGX:inst1|data[7]               ; REGX:inst8|data[7]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.197      ; 1.286      ;
; 0.927  ; REGX:inst1|data[12]              ; REGX:inst8|data[12]              ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.172      ; 1.273      ;
; 0.930  ; REGX:inst12|data[1]              ; REGX:inst12|data[5]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 1.142      ;
; 0.935  ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.134      ;
; 0.937  ; REGX:inst12|data[1]              ; REGX:inst12|data[6]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 1.149      ;
; 0.937  ; CLK_DIVIDER:sdasads|cnt[1]       ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.136      ;
; 0.938  ; CLK_DIVIDER:sdasads|cnt[4]       ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.137      ;
; 0.942  ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK_DIVIDER:sdasads|cnt[12]      ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.141      ;
; 0.942  ; REGX:inst12|data[0]              ; REGX:inst12|data[5]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 1.154      ;
; 0.945  ; CLK_DIVIDER:sdasads|cnt[4]       ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.144      ;
; 0.947  ; REGX:inst1|data[3]               ; REGX:inst8|data[3]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.179      ; 1.300      ;
; 0.949  ; REGX:inst12|data[0]              ; REGX:inst12|data[6]              ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 1.161      ;
; 0.969  ; REGX:inst1|data[13]              ; REGX:inst8|data[13]              ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.517      ; 1.660      ;
; 0.980  ; CLK_DIVIDER:sdasads|cnt[8]       ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK                              ; CLK         ; 0.000        ; 0.054      ; 1.178      ;
; 0.982  ; REGX:inst8|data[8]               ; REGX:inst8|data[9]               ; CLK                              ; CLK         ; 0.000        ; 0.068      ; 1.194      ;
; 0.993  ; CLK_DIVIDER:sdasads|cnt[8]       ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK                              ; CLK         ; 0.000        ; 0.054      ; 1.191      ;
; 0.997  ; CLK_DIVIDER:sdasads|cnt[7]       ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK                              ; CLK         ; 0.000        ; 0.054      ; 1.195      ;
; 1.004  ; CLK_DIVIDER:sdasads|cnt[7]       ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK                              ; CLK         ; 0.000        ; 0.054      ; 1.202      ;
; 1.010  ; REGX:inst1|data[0]               ; REGX:inst8|data[1]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.179      ; 1.363      ;
; 1.015  ; REGX:inst8|data[3]               ; REGX:inst8|data[4]               ; CLK                              ; CLK         ; 0.000        ; 0.383      ; 1.542      ;
; 1.017  ; CLK_DIVIDER:sdasads|cnt[3]       ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.216      ;
; 1.017  ; CLK_DIVIDER:sdasads|cnt[5]       ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.216      ;
; 1.019  ; REGX:inst1|data[3]               ; REGX:inst8|data[4]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.507      ; 1.700      ;
; 1.024  ; CLK_DIVIDER:sdasads|cnt[3]       ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.223      ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RisingEdge:inst4|inst'                                                                                                   ;
+-------+--------------------+---------------------+----------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node             ; Launch Clock                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------------------+----------------------------------+-----------------------+--------------+------------+------------+
; 0.386 ; REGX:inst|data[6]  ; REGX:inst1|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.344      ; 0.894      ;
; 0.487 ; REGX:inst|data[10] ; REGX:inst1|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.373      ; 1.024      ;
; 0.487 ; REGX:inst|data[9]  ; REGX:inst1|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.373      ; 1.024      ;
; 0.488 ; REGX:inst|data[12] ; REGX:inst1|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.373      ; 1.025      ;
; 0.508 ; REGX:inst|data[4]  ; REGX:inst1|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.344      ; 1.016      ;
; 0.516 ; REGX:inst|data[7]  ; REGX:inst1|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.344      ; 1.024      ;
; 0.530 ; REGX:inst|data[8]  ; REGX:inst1|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.022      ; 0.716      ;
; 0.533 ; REGX:inst|data[5]  ; REGX:inst1|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.344      ; 1.041      ;
; 0.627 ; REGX:inst|data[13] ; REGX:inst1|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.014      ; 0.805      ;
; 0.686 ; REGX:inst|data[15] ; REGX:inst1|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.022      ; 0.872      ;
; 0.687 ; REGX:inst|data[0]  ; REGX:inst1|data[0]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.022      ; 0.873      ;
; 0.835 ; REGX:inst|data[2]  ; REGX:inst1|data[2]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.022      ; 1.021      ;
; 0.851 ; REGX:inst|data[3]  ; REGX:inst1|data[3]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.022      ; 1.037      ;
; 0.856 ; REGX:inst|data[14] ; REGX:inst1|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.022      ; 1.042      ;
; 0.878 ; REGX:inst|data[11] ; REGX:inst1|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.022      ; 1.064      ;
; 0.889 ; REGX:inst|data[1]  ; REGX:inst1|data[1]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.022      ; 1.075      ;
+-------+--------------------+---------------------+----------------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:sdasads|out_clk_next'                                                                                                  ;
+-------+--------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.512 ; REGX:inst|data[13] ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; REGX:inst|data[3]  ; REGX:inst|data[3]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; REGX:inst|data[15] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; REGX:inst|data[11] ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; REGX:inst|data[5]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; REGX:inst|data[1]  ; REGX:inst|data[1]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; REGX:inst|data[6]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.712      ;
; 0.516 ; REGX:inst|data[9]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; REGX:inst|data[7]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; REGX:inst|data[2]  ; REGX:inst|data[2]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; REGX:inst|data[14] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; REGX:inst|data[12] ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; REGX:inst|data[4]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; REGX:inst|data[10] ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; REGX:inst|data[8]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.716      ;
; 0.531 ; REGX:inst|data[0]  ; REGX:inst|data[0]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.729      ;
; 0.756 ; REGX:inst|data[13] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.954      ;
; 0.756 ; REGX:inst|data[3]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.954      ;
; 0.757 ; REGX:inst|data[5]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.955      ;
; 0.757 ; REGX:inst|data[11] ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.955      ;
; 0.758 ; REGX:inst|data[1]  ; REGX:inst|data[2]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.956      ;
; 0.761 ; REGX:inst|data[9]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; REGX:inst|data[7]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.959      ;
; 0.763 ; REGX:inst|data[6]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.961      ;
; 0.764 ; REGX:inst|data[0]  ; REGX:inst|data[1]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.962      ;
; 0.765 ; REGX:inst|data[2]  ; REGX:inst|data[3]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.963      ;
; 0.766 ; REGX:inst|data[12] ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; REGX:inst|data[14] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; REGX:inst|data[4]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.964      ;
; 0.767 ; REGX:inst|data[10] ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.965      ;
; 0.767 ; REGX:inst|data[8]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.965      ;
; 0.770 ; REGX:inst|data[6]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.968      ;
; 0.771 ; REGX:inst|data[0]  ; REGX:inst|data[2]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.969      ;
; 0.772 ; REGX:inst|data[2]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.970      ;
; 0.773 ; REGX:inst|data[12] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.971      ;
; 0.773 ; REGX:inst|data[4]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.971      ;
; 0.774 ; REGX:inst|data[10] ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.972      ;
; 0.774 ; REGX:inst|data[8]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 0.972      ;
; 0.845 ; REGX:inst|data[13] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.043      ;
; 0.845 ; REGX:inst|data[3]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.043      ;
; 0.846 ; REGX:inst|data[5]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.044      ;
; 0.846 ; REGX:inst|data[11] ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.044      ;
; 0.847 ; REGX:inst|data[1]  ; REGX:inst|data[3]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.045      ;
; 0.850 ; REGX:inst|data[9]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.048      ;
; 0.850 ; REGX:inst|data[7]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.048      ;
; 0.852 ; REGX:inst|data[3]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.050      ;
; 0.853 ; REGX:inst|data[5]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.051      ;
; 0.853 ; REGX:inst|data[11] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.051      ;
; 0.854 ; REGX:inst|data[1]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.052      ;
; 0.857 ; REGX:inst|data[9]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.055      ;
; 0.857 ; REGX:inst|data[7]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.055      ;
; 0.859 ; REGX:inst|data[6]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.057      ;
; 0.860 ; REGX:inst|data[0]  ; REGX:inst|data[3]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.058      ;
; 0.861 ; REGX:inst|data[2]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.059      ;
; 0.862 ; REGX:inst|data[12] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.060      ;
; 0.862 ; REGX:inst|data[4]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.060      ;
; 0.863 ; REGX:inst|data[10] ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.061      ;
; 0.863 ; REGX:inst|data[8]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.061      ;
; 0.866 ; REGX:inst|data[6]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.064      ;
; 0.867 ; REGX:inst|data[0]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.065      ;
; 0.868 ; REGX:inst|data[2]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.066      ;
; 0.869 ; REGX:inst|data[4]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.067      ;
; 0.870 ; REGX:inst|data[10] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.068      ;
; 0.870 ; REGX:inst|data[8]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.068      ;
; 0.941 ; REGX:inst|data[3]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.139      ;
; 0.942 ; REGX:inst|data[5]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.140      ;
; 0.942 ; REGX:inst|data[11] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.140      ;
; 0.943 ; REGX:inst|data[1]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.141      ;
; 0.946 ; REGX:inst|data[9]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.144      ;
; 0.946 ; REGX:inst|data[7]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.144      ;
; 0.948 ; REGX:inst|data[3]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.146      ;
; 0.949 ; REGX:inst|data[5]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.147      ;
; 0.950 ; REGX:inst|data[1]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.148      ;
; 0.953 ; REGX:inst|data[9]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.151      ;
; 0.953 ; REGX:inst|data[7]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.151      ;
; 0.955 ; REGX:inst|data[6]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.153      ;
; 0.956 ; REGX:inst|data[0]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.154      ;
; 0.957 ; REGX:inst|data[2]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.155      ;
; 0.958 ; REGX:inst|data[4]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.156      ;
; 0.959 ; REGX:inst|data[10] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.157      ;
; 0.959 ; REGX:inst|data[8]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.157      ;
; 0.962 ; REGX:inst|data[6]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.160      ;
; 0.963 ; REGX:inst|data[0]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.161      ;
; 0.964 ; REGX:inst|data[2]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.162      ;
; 0.965 ; REGX:inst|data[4]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.163      ;
; 0.966 ; REGX:inst|data[8]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.164      ;
; 1.037 ; REGX:inst|data[3]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.235      ;
; 1.038 ; REGX:inst|data[5]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.236      ;
; 1.039 ; REGX:inst|data[1]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.237      ;
; 1.042 ; REGX:inst|data[9]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.240      ;
; 1.042 ; REGX:inst|data[7]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.240      ;
; 1.044 ; REGX:inst|data[3]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.242      ;
; 1.045 ; REGX:inst|data[5]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.243      ;
; 1.046 ; REGX:inst|data[1]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.244      ;
; 1.049 ; REGX:inst|data[7]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.247      ;
; 1.051 ; REGX:inst|data[6]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.249      ;
; 1.052 ; REGX:inst|data[0]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.250      ;
; 1.053 ; REGX:inst|data[2]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.251      ;
; 1.054 ; REGX:inst|data[4]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.252      ;
; 1.055 ; REGX:inst|data[8]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.054      ; 1.253      ;
+-------+--------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|out_clk_next ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst12|data[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst12|data[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst12|data[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst12|data[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst12|data[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst12|data[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst12|data[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RisingEdge:inst4|inst            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RisingEdge:inst4|inst1           ;
; 0.146  ; 0.330        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RisingEdge:inst4|inst1           ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[4]               ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[5]               ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[6]               ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[7]               ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[0]       ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[2]       ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[11]              ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[12]              ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[13]              ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[14]              ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[15]              ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[8]               ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[9]               ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst12|data[0]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst12|data[1]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst12|data[2]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst12|data[3]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst12|data[4]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst12|data[5]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst12|data[6]              ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[0]               ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[1]               ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[2]               ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[3]               ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[10]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[11]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[12]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[13]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[14]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[1]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[3]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[4]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[5]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[6]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[7]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[8]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[9]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|out_clk_next ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RisingEdge:inst4|inst            ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[10]              ;
; 0.306  ; 0.306        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst1|clk                  ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[4]|clk                ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[5]|clk                ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[6]|clk                ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[7]|clk                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[11]|clk               ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[12]|clk               ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[13]|clk               ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[14]|clk               ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[15]|clk               ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[8]|clk                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[9]|clk                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; sdasads|cnt[0]|clk               ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; sdasads|cnt[2]|clk               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst12|data[0]|clk               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst12|data[1]|clk               ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:sdasads|out_clk_next'                                                                      ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[10]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[11]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[12]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[13]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[14]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[15]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[8]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[9]                     ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[0]                     ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[10]                    ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[11]                    ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[12]                    ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[13]                    ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[14]                    ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[15]                    ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[1]                     ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[2]                     ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[3]                     ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[4]                     ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[5]                     ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[6]                     ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[7]                     ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[8]                     ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[9]                     ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[0]                     ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[10]                    ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[11]                    ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[12]                    ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[13]                    ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[14]                    ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[15]                    ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[1]                     ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[2]                     ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[3]                     ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[4]                     ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[5]                     ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[6]                     ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[7]                     ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[8]                     ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[9]                     ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; sdasads|out_clk_next~clkctrl|inclk[0] ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; sdasads|out_clk_next~clkctrl|outclk   ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[0]|clk                      ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[10]|clk                     ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[11]|clk                     ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[12]|clk                     ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[13]|clk                     ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[14]|clk                     ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[15]|clk                     ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[1]|clk                      ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[2]|clk                      ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[3]|clk                      ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[4]|clk                      ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[5]|clk                      ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[6]|clk                      ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[7]|clk                      ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[8]|clk                      ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[9]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; sdasads|out_clk_next|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; sdasads|out_clk_next|q                ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[0]|clk                      ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[10]|clk                     ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[11]|clk                     ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[12]|clk                     ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[13]|clk                     ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[14]|clk                     ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[15]|clk                     ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[1]|clk                      ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[2]|clk                      ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[3]|clk                      ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[4]|clk                      ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[5]|clk                      ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[6]|clk                      ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[7]|clk                      ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[8]|clk                      ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[9]|clk                      ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; sdasads|out_clk_next~clkctrl|inclk[0] ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; sdasads|out_clk_next~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'RisingEdge:inst4|inst'                                                             ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[9]           ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[4]           ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[5]           ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[6]           ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[7]           ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[0]           ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[11]          ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[14]          ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[15]          ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[1]           ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[2]           ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[3]           ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[8]           ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[13]          ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[10]          ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[12]          ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[9]           ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[10]          ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[12]          ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[9]           ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[13]          ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[0]           ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[11]          ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[14]          ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[15]          ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[1]           ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[2]           ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[3]           ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[4]           ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[5]           ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[6]           ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[7]           ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[8]           ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2|datad            ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[10]|clk           ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[12]|clk           ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[9]|clk            ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[13]|clk           ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2|combout          ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[0]|clk            ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[11]|clk           ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[14]|clk           ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[15]|clk           ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[1]|clk            ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[2]|clk            ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[3]|clk            ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[4]|clk            ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[5]|clk            ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[6]|clk            ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[7]|clk            ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[8]|clk            ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2~clkctrl|inclk[0] ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst4|inst|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst4|inst|q                 ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2~clkctrl|inclk[0] ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2~clkctrl|outclk   ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[4]|clk            ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[5]|clk            ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[6]|clk            ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[7]|clk            ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[0]|clk            ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[11]|clk           ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[14]|clk           ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[15]|clk           ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[1]|clk            ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[2]|clk            ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[3]|clk            ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[8]|clk            ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[13]|clk           ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2|combout          ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[10]|clk           ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[12]|clk           ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[9]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2|datad            ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; MAG       ; CLK                              ; 3.187 ; 3.628 ; Rise       ; CLK                              ;
; MAG       ; CLK_DIVIDER:sdasads|out_clk_next ; 2.255 ; 2.780 ; Rise       ; CLK_DIVIDER:sdasads|out_clk_next ;
; MAG       ; RisingEdge:inst4|inst            ; 2.615 ; 3.046 ; Rise       ; RisingEdge:inst4|inst            ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; MAG       ; CLK                              ; -1.548 ; -2.004 ; Rise       ; CLK                              ;
; MAG       ; CLK_DIVIDER:sdasads|out_clk_next ; -1.867 ; -2.380 ; Rise       ; CLK_DIVIDER:sdasads|out_clk_next ;
; MAG       ; RisingEdge:inst4|inst            ; -2.029 ; -2.450 ; Rise       ; RisingEdge:inst4|inst            ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a         ; CLK        ; 6.930  ; 7.128  ; Rise       ; CLK             ;
; a6        ; CLK        ; 14.336 ; 14.244 ; Rise       ; CLK             ;
; a14       ; CLK        ; 15.146 ; 14.984 ; Rise       ; CLK             ;
; b7        ; CLK        ; 14.299 ; 14.210 ; Rise       ; CLK             ;
; b15       ; CLK        ; 15.144 ; 14.994 ; Rise       ; CLK             ;
; c8        ; CLK        ; 14.104 ; 13.942 ; Rise       ; CLK             ;
; c16       ; CLK        ; 14.609 ; 14.583 ; Rise       ; CLK             ;
; d         ; CLK        ; 6.915  ; 7.108  ; Rise       ; CLK             ;
; d9        ; CLK        ; 14.112 ; 14.046 ; Rise       ; CLK             ;
; d17       ; CLK        ; 14.676 ; 14.565 ; Rise       ; CLK             ;
; e         ; CLK        ; 6.945  ; 7.138  ; Rise       ; CLK             ;
; e10       ; CLK        ; 14.060 ; 14.061 ; Rise       ; CLK             ;
; e18       ; CLK        ; 14.643 ; 14.532 ; Rise       ; CLK             ;
; f         ; CLK        ; 6.940  ; 7.139  ; Rise       ; CLK             ;
; f11       ; CLK        ; 14.486 ; 14.466 ; Rise       ; CLK             ;
; f19       ; CLK        ; 14.624 ; 14.561 ; Rise       ; CLK             ;
; g12       ; CLK        ; 14.342 ; 14.407 ; Rise       ; CLK             ;
; g20       ; CLK        ; 14.582 ; 14.656 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a         ; CLK        ; 6.378 ; 6.563 ; Rise       ; CLK             ;
; a6        ; CLK        ; 7.951 ; 7.832 ; Rise       ; CLK             ;
; a14       ; CLK        ; 6.731 ; 6.670 ; Rise       ; CLK             ;
; b7        ; CLK        ; 7.913 ; 7.797 ; Rise       ; CLK             ;
; b15       ; CLK        ; 6.738 ; 6.646 ; Rise       ; CLK             ;
; c8        ; CLK        ; 7.833 ; 7.631 ; Rise       ; CLK             ;
; c16       ; CLK        ; 6.366 ; 6.230 ; Rise       ; CLK             ;
; d         ; CLK        ; 6.364 ; 6.543 ; Rise       ; CLK             ;
; d9        ; CLK        ; 7.736 ; 7.642 ; Rise       ; CLK             ;
; d17       ; CLK        ; 6.285 ; 6.233 ; Rise       ; CLK             ;
; e         ; CLK        ; 6.394 ; 6.573 ; Rise       ; CLK             ;
; e10       ; CLK        ; 7.746 ; 7.790 ; Rise       ; CLK             ;
; e18       ; CLK        ; 6.300 ; 6.277 ; Rise       ; CLK             ;
; f         ; CLK        ; 6.389 ; 6.576 ; Rise       ; CLK             ;
; f11       ; CLK        ; 8.157 ; 8.179 ; Rise       ; CLK             ;
; f19       ; CLK        ; 6.288 ; 6.254 ; Rise       ; CLK             ;
; g12       ; CLK        ; 7.923 ; 8.016 ; Rise       ; CLK             ;
; g20       ; CLK        ; 6.260 ; 6.291 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; MAG        ; led0        ; 5.745 ;    ;    ; 6.107 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; MAG        ; led0        ; 5.627 ;    ;    ; 5.980 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK                              ; -2.410 ; -59.073       ;
; CLK_DIVIDER:sdasads|out_clk_next ; -0.293 ; -1.550        ;
; RisingEdge:inst4|inst            ; 0.171  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK                              ; -0.145 ; -0.205        ;
; RisingEdge:inst4|inst            ; 0.196  ; 0.000         ;
; CLK_DIVIDER:sdasads|out_clk_next ; 0.306  ; 0.000         ;
+----------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK                              ; -3.000 ; -46.853       ;
; CLK_DIVIDER:sdasads|out_clk_next ; -1.000 ; -16.000       ;
; RisingEdge:inst4|inst            ; -1.000 ; -16.000       ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                ;
+--------+--------------------+---------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+-----------------------+-------------+--------------+------------+------------+
; -2.410 ; REGX:inst1|data[3] ; REGX:inst12|data[6] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.175      ; 3.562      ;
; -2.410 ; REGX:inst1|data[3] ; REGX:inst12|data[0] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.175      ; 3.562      ;
; -2.410 ; REGX:inst1|data[3] ; REGX:inst12|data[1] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.175      ; 3.562      ;
; -2.410 ; REGX:inst1|data[3] ; REGX:inst12|data[2] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.175      ; 3.562      ;
; -2.410 ; REGX:inst1|data[3] ; REGX:inst12|data[3] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.175      ; 3.562      ;
; -2.410 ; REGX:inst1|data[3] ; REGX:inst12|data[4] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.175      ; 3.562      ;
; -2.410 ; REGX:inst1|data[3] ; REGX:inst12|data[5] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.175      ; 3.562      ;
; -2.395 ; REGX:inst1|data[3] ; REGX:inst8|data[1]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.018     ; 3.354      ;
; -2.393 ; REGX:inst1|data[3] ; REGX:inst8|data[3]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.018     ; 3.352      ;
; -2.392 ; REGX:inst1|data[3] ; REGX:inst8|data[0]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.018     ; 3.351      ;
; -2.390 ; REGX:inst1|data[3] ; REGX:inst8|data[2]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.018     ; 3.349      ;
; -2.339 ; REGX:inst1|data[1] ; REGX:inst12|data[6] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.175      ; 3.491      ;
; -2.339 ; REGX:inst1|data[1] ; REGX:inst12|data[0] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.175      ; 3.491      ;
; -2.339 ; REGX:inst1|data[1] ; REGX:inst12|data[1] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.175      ; 3.491      ;
; -2.339 ; REGX:inst1|data[1] ; REGX:inst12|data[2] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.175      ; 3.491      ;
; -2.339 ; REGX:inst1|data[1] ; REGX:inst12|data[3] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.175      ; 3.491      ;
; -2.339 ; REGX:inst1|data[1] ; REGX:inst12|data[4] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.175      ; 3.491      ;
; -2.339 ; REGX:inst1|data[1] ; REGX:inst12|data[5] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.175      ; 3.491      ;
; -2.324 ; REGX:inst1|data[1] ; REGX:inst8|data[1]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.018     ; 3.283      ;
; -2.322 ; REGX:inst1|data[1] ; REGX:inst8|data[3]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.018     ; 3.281      ;
; -2.321 ; REGX:inst1|data[1] ; REGX:inst8|data[0]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.018     ; 3.280      ;
; -2.319 ; REGX:inst1|data[1] ; REGX:inst8|data[2]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.018     ; 3.278      ;
; -2.261 ; REGX:inst1|data[0] ; REGX:inst12|data[6] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.175      ; 3.413      ;
; -2.261 ; REGX:inst1|data[0] ; REGX:inst12|data[0] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.175      ; 3.413      ;
; -2.261 ; REGX:inst1|data[0] ; REGX:inst12|data[1] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.175      ; 3.413      ;
; -2.261 ; REGX:inst1|data[0] ; REGX:inst12|data[2] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.175      ; 3.413      ;
; -2.261 ; REGX:inst1|data[0] ; REGX:inst12|data[3] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.175      ; 3.413      ;
; -2.261 ; REGX:inst1|data[0] ; REGX:inst12|data[4] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.175      ; 3.413      ;
; -2.261 ; REGX:inst1|data[0] ; REGX:inst12|data[5] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.175      ; 3.413      ;
; -2.246 ; REGX:inst8|data[3] ; REGX:inst12|data[6] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.390      ;
; -2.246 ; REGX:inst8|data[3] ; REGX:inst12|data[5] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.390      ;
; -2.246 ; REGX:inst8|data[3] ; REGX:inst12|data[4] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.390      ;
; -2.246 ; REGX:inst8|data[3] ; REGX:inst12|data[3] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.390      ;
; -2.246 ; REGX:inst8|data[3] ; REGX:inst12|data[2] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.390      ;
; -2.246 ; REGX:inst8|data[3] ; REGX:inst12|data[1] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.390      ;
; -2.246 ; REGX:inst8|data[3] ; REGX:inst12|data[0] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.390      ;
; -2.246 ; REGX:inst1|data[0] ; REGX:inst8|data[1]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.018     ; 3.205      ;
; -2.244 ; REGX:inst1|data[0] ; REGX:inst8|data[3]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.018     ; 3.203      ;
; -2.243 ; REGX:inst1|data[0] ; REGX:inst8|data[0]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.018     ; 3.202      ;
; -2.241 ; REGX:inst1|data[0] ; REGX:inst8|data[2]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.018     ; 3.200      ;
; -2.231 ; REGX:inst8|data[3] ; REGX:inst8|data[1]  ; CLK                   ; CLK         ; 1.000        ; -0.036     ; 3.182      ;
; -2.229 ; REGX:inst8|data[3] ; REGX:inst8|data[3]  ; CLK                   ; CLK         ; 1.000        ; -0.036     ; 3.180      ;
; -2.228 ; REGX:inst8|data[3] ; REGX:inst8|data[0]  ; CLK                   ; CLK         ; 1.000        ; -0.036     ; 3.179      ;
; -2.226 ; REGX:inst8|data[3] ; REGX:inst8|data[2]  ; CLK                   ; CLK         ; 1.000        ; -0.036     ; 3.177      ;
; -2.186 ; REGX:inst8|data[0] ; REGX:inst12|data[6] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.330      ;
; -2.186 ; REGX:inst8|data[0] ; REGX:inst12|data[5] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.330      ;
; -2.186 ; REGX:inst8|data[0] ; REGX:inst12|data[4] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.330      ;
; -2.186 ; REGX:inst8|data[0] ; REGX:inst12|data[3] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.330      ;
; -2.186 ; REGX:inst8|data[0] ; REGX:inst12|data[2] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.330      ;
; -2.186 ; REGX:inst8|data[0] ; REGX:inst12|data[1] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.330      ;
; -2.186 ; REGX:inst8|data[0] ; REGX:inst12|data[0] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.330      ;
; -2.171 ; REGX:inst8|data[0] ; REGX:inst8|data[1]  ; CLK                   ; CLK         ; 1.000        ; -0.036     ; 3.122      ;
; -2.169 ; REGX:inst8|data[0] ; REGX:inst8|data[3]  ; CLK                   ; CLK         ; 1.000        ; -0.036     ; 3.120      ;
; -2.169 ; REGX:inst1|data[3] ; REGX:inst8|data[4]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.173      ; 3.319      ;
; -2.168 ; REGX:inst8|data[0] ; REGX:inst8|data[0]  ; CLK                   ; CLK         ; 1.000        ; -0.036     ; 3.119      ;
; -2.166 ; REGX:inst8|data[0] ; REGX:inst8|data[2]  ; CLK                   ; CLK         ; 1.000        ; -0.036     ; 3.117      ;
; -2.165 ; REGX:inst1|data[3] ; REGX:inst8|data[6]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.173      ; 3.315      ;
; -2.165 ; REGX:inst1|data[3] ; REGX:inst8|data[5]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.173      ; 3.315      ;
; -2.163 ; REGX:inst1|data[3] ; REGX:inst8|data[7]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.173      ; 3.313      ;
; -2.127 ; REGX:inst8|data[4] ; REGX:inst12|data[6] ; CLK                   ; CLK         ; 1.000        ; -0.041     ; 3.073      ;
; -2.127 ; REGX:inst8|data[4] ; REGX:inst12|data[5] ; CLK                   ; CLK         ; 1.000        ; -0.041     ; 3.073      ;
; -2.127 ; REGX:inst8|data[4] ; REGX:inst12|data[4] ; CLK                   ; CLK         ; 1.000        ; -0.041     ; 3.073      ;
; -2.127 ; REGX:inst8|data[4] ; REGX:inst12|data[3] ; CLK                   ; CLK         ; 1.000        ; -0.041     ; 3.073      ;
; -2.127 ; REGX:inst8|data[4] ; REGX:inst12|data[2] ; CLK                   ; CLK         ; 1.000        ; -0.041     ; 3.073      ;
; -2.127 ; REGX:inst8|data[4] ; REGX:inst12|data[1] ; CLK                   ; CLK         ; 1.000        ; -0.041     ; 3.073      ;
; -2.127 ; REGX:inst8|data[4] ; REGX:inst12|data[0] ; CLK                   ; CLK         ; 1.000        ; -0.041     ; 3.073      ;
; -2.120 ; REGX:inst8|data[1] ; REGX:inst12|data[6] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.264      ;
; -2.120 ; REGX:inst8|data[1] ; REGX:inst12|data[5] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.264      ;
; -2.120 ; REGX:inst8|data[1] ; REGX:inst12|data[4] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.264      ;
; -2.120 ; REGX:inst8|data[1] ; REGX:inst12|data[3] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.264      ;
; -2.120 ; REGX:inst8|data[1] ; REGX:inst12|data[2] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.264      ;
; -2.120 ; REGX:inst8|data[1] ; REGX:inst12|data[1] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.264      ;
; -2.120 ; REGX:inst8|data[1] ; REGX:inst12|data[0] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.264      ;
; -2.112 ; REGX:inst8|data[4] ; REGX:inst8|data[1]  ; CLK                   ; CLK         ; 1.000        ; -0.234     ; 2.865      ;
; -2.110 ; REGX:inst8|data[4] ; REGX:inst8|data[3]  ; CLK                   ; CLK         ; 1.000        ; -0.234     ; 2.863      ;
; -2.109 ; REGX:inst8|data[4] ; REGX:inst8|data[0]  ; CLK                   ; CLK         ; 1.000        ; -0.234     ; 2.862      ;
; -2.107 ; REGX:inst8|data[4] ; REGX:inst8|data[2]  ; CLK                   ; CLK         ; 1.000        ; -0.234     ; 2.860      ;
; -2.105 ; REGX:inst8|data[1] ; REGX:inst8|data[1]  ; CLK                   ; CLK         ; 1.000        ; -0.036     ; 3.056      ;
; -2.103 ; REGX:inst8|data[1] ; REGX:inst8|data[3]  ; CLK                   ; CLK         ; 1.000        ; -0.036     ; 3.054      ;
; -2.102 ; REGX:inst8|data[1] ; REGX:inst8|data[0]  ; CLK                   ; CLK         ; 1.000        ; -0.036     ; 3.053      ;
; -2.100 ; REGX:inst8|data[1] ; REGX:inst8|data[2]  ; CLK                   ; CLK         ; 1.000        ; -0.036     ; 3.051      ;
; -2.098 ; REGX:inst1|data[1] ; REGX:inst8|data[4]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.173      ; 3.248      ;
; -2.094 ; REGX:inst1|data[1] ; REGX:inst8|data[6]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.173      ; 3.244      ;
; -2.094 ; REGX:inst1|data[1] ; REGX:inst8|data[5]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.173      ; 3.244      ;
; -2.092 ; REGX:inst1|data[1] ; REGX:inst8|data[7]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.173      ; 3.242      ;
; -2.081 ; REGX:inst8|data[2] ; REGX:inst12|data[6] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.225      ;
; -2.081 ; REGX:inst8|data[2] ; REGX:inst12|data[5] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.225      ;
; -2.081 ; REGX:inst8|data[2] ; REGX:inst12|data[4] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.225      ;
; -2.081 ; REGX:inst8|data[2] ; REGX:inst12|data[3] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.225      ;
; -2.081 ; REGX:inst8|data[2] ; REGX:inst12|data[2] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.225      ;
; -2.081 ; REGX:inst8|data[2] ; REGX:inst12|data[1] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.225      ;
; -2.081 ; REGX:inst8|data[2] ; REGX:inst12|data[0] ; CLK                   ; CLK         ; 1.000        ; 0.157      ; 3.225      ;
; -2.076 ; REGX:inst1|data[3] ; REGX:inst8|data[10] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.157      ; 3.210      ;
; -2.066 ; REGX:inst8|data[2] ; REGX:inst8|data[1]  ; CLK                   ; CLK         ; 1.000        ; -0.036     ; 3.017      ;
; -2.064 ; REGX:inst8|data[2] ; REGX:inst8|data[3]  ; CLK                   ; CLK         ; 1.000        ; -0.036     ; 3.015      ;
; -2.063 ; REGX:inst8|data[2] ; REGX:inst8|data[0]  ; CLK                   ; CLK         ; 1.000        ; -0.036     ; 3.014      ;
; -2.061 ; REGX:inst8|data[2] ; REGX:inst8|data[2]  ; CLK                   ; CLK         ; 1.000        ; -0.036     ; 3.012      ;
; -2.020 ; REGX:inst1|data[0] ; REGX:inst8|data[4]  ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; 0.173      ; 3.170      ;
; -2.017 ; REGX:inst1|data[4] ; REGX:inst12|data[6] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.019     ; 2.975      ;
; -2.017 ; REGX:inst1|data[4] ; REGX:inst12|data[0] ; RisingEdge:inst4|inst ; CLK         ; 1.000        ; -0.019     ; 2.975      ;
+--------+--------------------+---------------------+-----------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:sdasads|out_clk_next'                                                                                                  ;
+--------+--------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.293 ; REGX:inst|data[1]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.246      ;
; -0.289 ; REGX:inst|data[1]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.242      ;
; -0.279 ; REGX:inst|data[0]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.232      ;
; -0.241 ; REGX:inst|data[0]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.194      ;
; -0.225 ; REGX:inst|data[1]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.178      ;
; -0.222 ; REGX:inst|data[3]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.175      ;
; -0.221 ; REGX:inst|data[1]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.174      ;
; -0.218 ; REGX:inst|data[3]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.171      ;
; -0.212 ; REGX:inst|data[2]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.165      ;
; -0.211 ; REGX:inst|data[0]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.164      ;
; -0.174 ; REGX:inst|data[2]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.127      ;
; -0.173 ; REGX:inst|data[0]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.126      ;
; -0.157 ; REGX:inst|data[1]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.110      ;
; -0.155 ; REGX:inst|data[5]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.108      ;
; -0.154 ; REGX:inst|data[3]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.107      ;
; -0.153 ; REGX:inst|data[1]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.106      ;
; -0.151 ; REGX:inst|data[5]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.104      ;
; -0.150 ; REGX:inst|data[3]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.103      ;
; -0.145 ; REGX:inst|data[4]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.098      ;
; -0.144 ; REGX:inst|data[2]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.097      ;
; -0.143 ; REGX:inst|data[0]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.096      ;
; -0.106 ; REGX:inst|data[4]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.059      ;
; -0.106 ; REGX:inst|data[2]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.059      ;
; -0.105 ; REGX:inst|data[0]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.058      ;
; -0.091 ; REGX:inst|data[7]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.044      ;
; -0.089 ; REGX:inst|data[1]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.042      ;
; -0.087 ; REGX:inst|data[7]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.040      ;
; -0.087 ; REGX:inst|data[5]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.040      ;
; -0.086 ; REGX:inst|data[3]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.039      ;
; -0.085 ; REGX:inst|data[1]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.038      ;
; -0.083 ; REGX:inst|data[5]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.036      ;
; -0.082 ; REGX:inst|data[3]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.035      ;
; -0.077 ; REGX:inst|data[6]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.030      ;
; -0.077 ; REGX:inst|data[4]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.030      ;
; -0.076 ; REGX:inst|data[2]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.029      ;
; -0.075 ; REGX:inst|data[0]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 1.028      ;
; -0.039 ; REGX:inst|data[6]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.992      ;
; -0.038 ; REGX:inst|data[4]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.991      ;
; -0.038 ; REGX:inst|data[2]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.991      ;
; -0.037 ; REGX:inst|data[0]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.990      ;
; -0.024 ; REGX:inst|data[9]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.977      ;
; -0.023 ; REGX:inst|data[7]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.976      ;
; -0.021 ; REGX:inst|data[1]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.974      ;
; -0.020 ; REGX:inst|data[9]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.973      ;
; -0.019 ; REGX:inst|data[7]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.972      ;
; -0.019 ; REGX:inst|data[5]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.972      ;
; -0.018 ; REGX:inst|data[3]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.971      ;
; -0.017 ; REGX:inst|data[1]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.970      ;
; -0.015 ; REGX:inst|data[5]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.968      ;
; -0.014 ; REGX:inst|data[3]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.967      ;
; -0.009 ; REGX:inst|data[8]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.962      ;
; -0.009 ; REGX:inst|data[6]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.962      ;
; -0.009 ; REGX:inst|data[4]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.962      ;
; -0.008 ; REGX:inst|data[2]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.961      ;
; -0.007 ; REGX:inst|data[0]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.960      ;
; 0.029  ; REGX:inst|data[8]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.924      ;
; 0.029  ; REGX:inst|data[6]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.924      ;
; 0.030  ; REGX:inst|data[4]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.923      ;
; 0.030  ; REGX:inst|data[2]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.923      ;
; 0.031  ; REGX:inst|data[0]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.922      ;
; 0.044  ; REGX:inst|data[9]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.909      ;
; 0.045  ; REGX:inst|data[7]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.908      ;
; 0.047  ; REGX:inst|data[1]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.906      ;
; 0.048  ; REGX:inst|data[9]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.905      ;
; 0.049  ; REGX:inst|data[11] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.904      ;
; 0.049  ; REGX:inst|data[7]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.904      ;
; 0.049  ; REGX:inst|data[5]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.904      ;
; 0.050  ; REGX:inst|data[3]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.903      ;
; 0.051  ; REGX:inst|data[1]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.902      ;
; 0.053  ; REGX:inst|data[11] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.900      ;
; 0.053  ; REGX:inst|data[5]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.900      ;
; 0.054  ; REGX:inst|data[3]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.899      ;
; 0.059  ; REGX:inst|data[10] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.894      ;
; 0.059  ; REGX:inst|data[8]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.894      ;
; 0.059  ; REGX:inst|data[6]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.894      ;
; 0.059  ; REGX:inst|data[4]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.894      ;
; 0.060  ; REGX:inst|data[2]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.893      ;
; 0.061  ; REGX:inst|data[0]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.892      ;
; 0.097  ; REGX:inst|data[10] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.856      ;
; 0.097  ; REGX:inst|data[8]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.856      ;
; 0.097  ; REGX:inst|data[6]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.856      ;
; 0.098  ; REGX:inst|data[4]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.855      ;
; 0.098  ; REGX:inst|data[2]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.855      ;
; 0.099  ; REGX:inst|data[0]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.854      ;
; 0.112  ; REGX:inst|data[9]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.841      ;
; 0.113  ; REGX:inst|data[7]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.840      ;
; 0.115  ; REGX:inst|data[1]  ; REGX:inst|data[3]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.838      ;
; 0.116  ; REGX:inst|data[9]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.837      ;
; 0.117  ; REGX:inst|data[13] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.836      ;
; 0.117  ; REGX:inst|data[11] ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.836      ;
; 0.117  ; REGX:inst|data[7]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.836      ;
; 0.117  ; REGX:inst|data[5]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.836      ;
; 0.118  ; REGX:inst|data[3]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.835      ;
; 0.119  ; REGX:inst|data[1]  ; REGX:inst|data[2]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.834      ;
; 0.121  ; REGX:inst|data[13] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.832      ;
; 0.121  ; REGX:inst|data[11] ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.832      ;
; 0.121  ; REGX:inst|data[5]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.832      ;
; 0.122  ; REGX:inst|data[3]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.831      ;
; 0.127  ; REGX:inst|data[12] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.826      ;
; 0.127  ; REGX:inst|data[10] ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 1.000        ; -0.034     ; 0.826      ;
+--------+--------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RisingEdge:inst4|inst'                                                                                                  ;
+-------+--------------------+---------------------+----------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node             ; Launch Clock                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------------------+----------------------------------+-----------------------+--------------+------------+------------+
; 0.171 ; REGX:inst|data[1]  ; REGX:inst1|data[1]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.106     ; 0.710      ;
; 0.184 ; REGX:inst|data[11] ; REGX:inst1|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.106     ; 0.697      ;
; 0.201 ; REGX:inst|data[14] ; REGX:inst1|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.106     ; 0.680      ;
; 0.213 ; REGX:inst|data[3]  ; REGX:inst1|data[3]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.106     ; 0.668      ;
; 0.215 ; REGX:inst|data[2]  ; REGX:inst1|data[2]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.106     ; 0.666      ;
; 0.308 ; REGX:inst|data[0]  ; REGX:inst1|data[0]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.106     ; 0.573      ;
; 0.310 ; REGX:inst|data[15] ; REGX:inst1|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.106     ; 0.571      ;
; 0.327 ; REGX:inst|data[13] ; REGX:inst1|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.111     ; 0.549      ;
; 0.386 ; REGX:inst|data[5]  ; REGX:inst1|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; 0.079      ; 0.680      ;
; 0.392 ; REGX:inst|data[8]  ; REGX:inst1|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; -0.106     ; 0.489      ;
; 0.406 ; REGX:inst|data[7]  ; REGX:inst1|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; 0.079      ; 0.660      ;
; 0.411 ; REGX:inst|data[4]  ; REGX:inst1|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; 0.079      ; 0.655      ;
; 0.414 ; REGX:inst|data[12] ; REGX:inst1|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; 0.094      ; 0.667      ;
; 0.414 ; REGX:inst|data[9]  ; REGX:inst1|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; 0.094      ; 0.667      ;
; 0.415 ; REGX:inst|data[10] ; REGX:inst1|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; 0.094      ; 0.666      ;
; 0.465 ; REGX:inst|data[6]  ; REGX:inst1|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 1.000        ; 0.079      ; 0.601      ;
+-------+--------------------+---------------------+----------------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                       ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.145 ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; CLK         ; 0.000        ; 1.413      ; 1.487      ;
; -0.060 ; RisingEdge:inst4|inst            ; RisingEdge:inst4|inst1           ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.918      ; 1.077      ;
; 0.179  ; REGX:inst8|data[15]              ; REGX:inst8|data[15]              ; CLK                              ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; REGX:inst8|data[8]               ; REGX:inst8|data[8]               ; CLK                              ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; REGX:inst8|data[9]               ; REGX:inst8|data[9]               ; CLK                              ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; REGX:inst8|data[12]              ; REGX:inst8|data[12]              ; CLK                              ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; REGX:inst8|data[11]              ; REGX:inst8|data[11]              ; CLK                              ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; REGX:inst8|data[13]              ; REGX:inst8|data[13]              ; CLK                              ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; REGX:inst8|data[14]              ; REGX:inst8|data[14]              ; CLK                              ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180  ; REGX:inst8|data[4]               ; REGX:inst8|data[4]               ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; REGX:inst8|data[6]               ; REGX:inst8|data[6]               ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; REGX:inst8|data[5]               ; REGX:inst8|data[5]               ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; REGX:inst8|data[7]               ; REGX:inst8|data[7]               ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; REGX:inst8|data[10]              ; REGX:inst8|data[10]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.187  ; REGX:inst8|data[1]               ; REGX:inst8|data[1]               ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; REGX:inst8|data[0]               ; REGX:inst8|data[0]               ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; REGX:inst8|data[3]               ; REGX:inst8|data[3]               ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; REGX:inst8|data[2]               ; REGX:inst8|data[2]               ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.203  ; REGX:inst12|data[6]              ; REGX:inst12|data[6]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.330      ;
; 0.242  ; REGX:inst1|data[0]               ; REGX:inst8|data[0]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.097      ; 0.453      ;
; 0.292  ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.412      ;
; 0.293  ; CLK_DIVIDER:sdasads|cnt[3]       ; CLK_DIVIDER:sdasads|cnt[3]       ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.413      ;
; 0.294  ; CLK_DIVIDER:sdasads|cnt[12]      ; CLK_DIVIDER:sdasads|cnt[12]      ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294  ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294  ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294  ; CLK_DIVIDER:sdasads|cnt[4]       ; CLK_DIVIDER:sdasads|cnt[4]       ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295  ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.415      ;
; 0.298  ; REGX:inst12|data[1]              ; REGX:inst12|data[1]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.425      ;
; 0.303  ; REGX:inst12|data[5]              ; REGX:inst12|data[5]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.430      ;
; 0.303  ; REGX:inst12|data[3]              ; REGX:inst12|data[3]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.430      ;
; 0.304  ; REGX:inst12|data[2]              ; REGX:inst12|data[2]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.431      ;
; 0.305  ; REGX:inst12|data[4]              ; REGX:inst12|data[4]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.432      ;
; 0.310  ; REGX:inst12|data[0]              ; REGX:inst12|data[0]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.437      ;
; 0.364  ; REGX:inst1|data[5]               ; REGX:inst8|data[5]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.110      ; 0.588      ;
; 0.441  ; CLK_DIVIDER:sdasads|cnt[3]       ; CLK_DIVIDER:sdasads|cnt[4]       ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.561      ;
; 0.442  ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK_DIVIDER:sdasads|cnt[12]      ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.562      ;
; 0.443  ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.563      ;
; 0.446  ; REGX:inst1|data[8]               ; REGX:inst8|data[8]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.296      ; 0.856      ;
; 0.447  ; REGX:inst12|data[1]              ; REGX:inst12|data[2]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.574      ;
; 0.452  ; REGX:inst12|data[5]              ; REGX:inst12|data[6]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.579      ;
; 0.452  ; REGX:inst12|data[3]              ; REGX:inst12|data[4]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.579      ;
; 0.453  ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; CLK         ; -0.500       ; 1.413      ; 1.585      ;
; 0.456  ; CLK_DIVIDER:sdasads|cnt[4]       ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456  ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK_DIVIDER:sdasads|cnt[12]      ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457  ; CLK_DIVIDER:sdasads|cnt[1]       ; CLK_DIVIDER:sdasads|cnt[3]       ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457  ; REGX:inst12|data[0]              ; REGX:inst12|data[1]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.584      ;
; 0.460  ; REGX:inst12|data[0]              ; REGX:inst12|data[2]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.587      ;
; 0.462  ; REGX:inst12|data[2]              ; REGX:inst12|data[3]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.589      ;
; 0.463  ; REGX:inst12|data[4]              ; REGX:inst12|data[5]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.590      ;
; 0.463  ; REGX:inst1|data[2]               ; REGX:inst8|data[2]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.097      ; 0.674      ;
; 0.465  ; REGX:inst12|data[2]              ; REGX:inst12|data[4]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.592      ;
; 0.466  ; CLK_DIVIDER:sdasads|cnt[1]       ; CLK_DIVIDER:sdasads|cnt[1]       ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; REGX:inst12|data[4]              ; REGX:inst12|data[6]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.593      ;
; 0.473  ; REGX:inst1|data[10]              ; REGX:inst8|data[10]              ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.079      ; 0.666      ;
; 0.478  ; REGX:inst1|data[2]               ; REGX:inst8|data[4]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.295      ; 0.887      ;
; 0.479  ; REGX:inst1|data[4]               ; REGX:inst8|data[4]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.110      ; 0.703      ;
; 0.492  ; CLK_DIVIDER:sdasads|cnt[14]      ; CLK_DIVIDER:sdasads|cnt[14]      ; CLK                              ; CLK         ; 0.000        ; 0.035      ; 0.611      ;
; 0.506  ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.626      ;
; 0.507  ; CLK_DIVIDER:sdasads|cnt[3]       ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.627      ;
; 0.509  ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK_DIVIDER:sdasads|cnt[12]      ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.629      ;
; 0.510  ; REGX:inst12|data[1]              ; REGX:inst12|data[3]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.637      ;
; 0.513  ; REGX:inst12|data[1]              ; REGX:inst12|data[4]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.640      ;
; 0.515  ; REGX:inst12|data[3]              ; REGX:inst12|data[5]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.642      ;
; 0.517  ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518  ; REGX:inst12|data[3]              ; REGX:inst12|data[6]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.645      ;
; 0.520  ; CLK_DIVIDER:sdasads|cnt[1]       ; CLK_DIVIDER:sdasads|cnt[4]       ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520  ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.640      ;
; 0.522  ; CLK_DIVIDER:sdasads|cnt[8]       ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK                              ; CLK         ; 0.000        ; 0.035      ; 0.641      ;
; 0.523  ; REGX:inst12|data[0]              ; REGX:inst12|data[3]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.650      ;
; 0.526  ; REGX:inst12|data[0]              ; REGX:inst12|data[4]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.653      ;
; 0.528  ; REGX:inst12|data[2]              ; REGX:inst12|data[5]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.655      ;
; 0.531  ; REGX:inst12|data[2]              ; REGX:inst12|data[6]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.658      ;
; 0.532  ; REGX:inst1|data[12]              ; REGX:inst8|data[12]              ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.096      ; 0.742      ;
; 0.535  ; CLK_DIVIDER:sdasads|cnt[7]       ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK                              ; CLK         ; 0.000        ; 0.035      ; 0.654      ;
; 0.537  ; CLK_DIVIDER:sdasads|cnt[5]       ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.657      ;
; 0.541  ; REGX:inst1|data[7]               ; REGX:inst8|data[7]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.110      ; 0.765      ;
; 0.552  ; REGX:inst1|data[3]               ; REGX:inst8|data[3]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.097      ; 0.763      ;
; 0.553  ; REGX:inst1|data[13]              ; REGX:inst8|data[13]              ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.301      ; 0.968      ;
; 0.563  ; RisingEdge:inst4|inst            ; RisingEdge:inst4|inst1           ; RisingEdge:inst4|inst            ; CLK         ; -0.500       ; 0.918      ; 1.200      ;
; 0.576  ; REGX:inst12|data[1]              ; REGX:inst12|data[5]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.703      ;
; 0.579  ; REGX:inst12|data[1]              ; REGX:inst12|data[6]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.706      ;
; 0.583  ; REGX:inst8|data[3]               ; REGX:inst8|data[4]               ; CLK                              ; CLK         ; 0.000        ; 0.234      ; 0.901      ;
; 0.583  ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.703      ;
; 0.585  ; CLK_DIVIDER:sdasads|cnt[4]       ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.705      ;
; 0.585  ; CLK_DIVIDER:sdasads|cnt[8]       ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK                              ; CLK         ; 0.000        ; 0.035      ; 0.704      ;
; 0.586  ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK_DIVIDER:sdasads|cnt[12]      ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.706      ;
; 0.586  ; CLK_DIVIDER:sdasads|cnt[1]       ; CLK_DIVIDER:sdasads|cnt[6]       ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.706      ;
; 0.588  ; REGX:inst8|data[8]               ; REGX:inst8|data[9]               ; CLK                              ; CLK         ; 0.000        ; 0.044      ; 0.716      ;
; 0.588  ; CLK_DIVIDER:sdasads|cnt[4]       ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.708      ;
; 0.588  ; CLK_DIVIDER:sdasads|cnt[8]       ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK                              ; CLK         ; 0.000        ; 0.035      ; 0.707      ;
; 0.588  ; REGX:inst1|data[0]               ; REGX:inst8|data[1]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.097      ; 0.799      ;
; 0.589  ; REGX:inst12|data[0]              ; REGX:inst12|data[5]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.716      ;
; 0.592  ; REGX:inst12|data[0]              ; REGX:inst12|data[6]              ; CLK                              ; CLK         ; 0.000        ; 0.043      ; 0.719      ;
; 0.595  ; REGX:inst1|data[3]               ; REGX:inst8|data[4]               ; RisingEdge:inst4|inst            ; CLK         ; 0.000        ; 0.295      ; 1.004      ;
; 0.598  ; CLK_DIVIDER:sdasads|cnt[7]       ; CLK_DIVIDER:sdasads|cnt[10]      ; CLK                              ; CLK         ; 0.000        ; 0.035      ; 0.717      ;
; 0.601  ; CLK_DIVIDER:sdasads|cnt[7]       ; CLK_DIVIDER:sdasads|cnt[11]      ; CLK                              ; CLK         ; 0.000        ; 0.035      ; 0.720      ;
; 0.602  ; CLK_DIVIDER:sdasads|cnt[13]      ; CLK_DIVIDER:sdasads|cnt[13]      ; CLK                              ; CLK         ; 0.000        ; 0.035      ; 0.721      ;
; 0.602  ; CLK_DIVIDER:sdasads|cnt[8]       ; CLK_DIVIDER:sdasads|cnt[8]       ; CLK                              ; CLK         ; 0.000        ; 0.035      ; 0.721      ;
; 0.606  ; CLK_DIVIDER:sdasads|cnt[5]       ; CLK_DIVIDER:sdasads|cnt[9]       ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.726      ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RisingEdge:inst4|inst'                                                                                                   ;
+-------+--------------------+---------------------+----------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node             ; Launch Clock                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------------------+----------------------------------+-----------------------+--------------+------------+------------+
; 0.196 ; REGX:inst|data[6]  ; REGX:inst1|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.219      ; 0.519      ;
; 0.246 ; REGX:inst|data[12] ; REGX:inst1|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.233      ; 0.583      ;
; 0.246 ; REGX:inst|data[10] ; REGX:inst1|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.233      ; 0.583      ;
; 0.246 ; REGX:inst|data[9]  ; REGX:inst1|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.233      ; 0.583      ;
; 0.258 ; REGX:inst|data[4]  ; REGX:inst1|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.219      ; 0.581      ;
; 0.264 ; REGX:inst|data[7]  ; REGX:inst1|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.219      ; 0.587      ;
; 0.276 ; REGX:inst|data[5]  ; REGX:inst1|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.219      ; 0.599      ;
; 0.284 ; REGX:inst|data[8]  ; REGX:inst1|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.025      ; 0.413      ;
; 0.340 ; REGX:inst|data[13] ; REGX:inst1|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.020      ; 0.464      ;
; 0.370 ; REGX:inst|data[15] ; REGX:inst1|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.025      ; 0.499      ;
; 0.372 ; REGX:inst|data[0]  ; REGX:inst1|data[0]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.025      ; 0.501      ;
; 0.452 ; REGX:inst|data[2]  ; REGX:inst1|data[2]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.025      ; 0.581      ;
; 0.462 ; REGX:inst|data[3]  ; REGX:inst1|data[3]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.025      ; 0.591      ;
; 0.466 ; REGX:inst|data[14] ; REGX:inst1|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.025      ; 0.595      ;
; 0.484 ; REGX:inst|data[11] ; REGX:inst1|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.025      ; 0.613      ;
; 0.491 ; REGX:inst|data[1]  ; REGX:inst1|data[1]  ; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst ; 0.000        ; 0.025      ; 0.620      ;
+-------+--------------------+---------------------+----------------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:sdasads|out_clk_next'                                                                                                  ;
+-------+--------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.306 ; REGX:inst|data[15] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.424      ;
; 0.306 ; REGX:inst|data[13] ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.424      ;
; 0.307 ; REGX:inst|data[11] ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.425      ;
; 0.307 ; REGX:inst|data[5]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.425      ;
; 0.307 ; REGX:inst|data[3]  ; REGX:inst|data[3]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.425      ;
; 0.307 ; REGX:inst|data[1]  ; REGX:inst|data[1]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.425      ;
; 0.308 ; REGX:inst|data[9]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.426      ;
; 0.308 ; REGX:inst|data[7]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.426      ;
; 0.308 ; REGX:inst|data[6]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.426      ;
; 0.308 ; REGX:inst|data[2]  ; REGX:inst|data[2]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.426      ;
; 0.309 ; REGX:inst|data[14] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.427      ;
; 0.309 ; REGX:inst|data[12] ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.427      ;
; 0.309 ; REGX:inst|data[8]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.427      ;
; 0.309 ; REGX:inst|data[4]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.427      ;
; 0.310 ; REGX:inst|data[10] ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.428      ;
; 0.319 ; REGX:inst|data[0]  ; REGX:inst|data[0]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.437      ;
; 0.455 ; REGX:inst|data[13] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.573      ;
; 0.456 ; REGX:inst|data[5]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.574      ;
; 0.456 ; REGX:inst|data[1]  ; REGX:inst|data[2]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.574      ;
; 0.456 ; REGX:inst|data[11] ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.574      ;
; 0.456 ; REGX:inst|data[3]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.574      ;
; 0.457 ; REGX:inst|data[7]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.575      ;
; 0.457 ; REGX:inst|data[9]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.575      ;
; 0.466 ; REGX:inst|data[2]  ; REGX:inst|data[3]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.584      ;
; 0.466 ; REGX:inst|data[0]  ; REGX:inst|data[1]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.584      ;
; 0.466 ; REGX:inst|data[6]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.584      ;
; 0.467 ; REGX:inst|data[14] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.585      ;
; 0.467 ; REGX:inst|data[12] ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.585      ;
; 0.467 ; REGX:inst|data[4]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.585      ;
; 0.467 ; REGX:inst|data[8]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.585      ;
; 0.468 ; REGX:inst|data[10] ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.586      ;
; 0.469 ; REGX:inst|data[0]  ; REGX:inst|data[2]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.587      ;
; 0.469 ; REGX:inst|data[2]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.587      ;
; 0.469 ; REGX:inst|data[6]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.587      ;
; 0.470 ; REGX:inst|data[12] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.588      ;
; 0.470 ; REGX:inst|data[4]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.588      ;
; 0.470 ; REGX:inst|data[8]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.588      ;
; 0.471 ; REGX:inst|data[10] ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.589      ;
; 0.518 ; REGX:inst|data[13] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.636      ;
; 0.519 ; REGX:inst|data[1]  ; REGX:inst|data[3]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.637      ;
; 0.519 ; REGX:inst|data[5]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.637      ;
; 0.519 ; REGX:inst|data[11] ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.637      ;
; 0.519 ; REGX:inst|data[3]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.637      ;
; 0.520 ; REGX:inst|data[7]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.638      ;
; 0.520 ; REGX:inst|data[9]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.638      ;
; 0.522 ; REGX:inst|data[1]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.640      ;
; 0.522 ; REGX:inst|data[5]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.640      ;
; 0.522 ; REGX:inst|data[11] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.640      ;
; 0.522 ; REGX:inst|data[3]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.640      ;
; 0.523 ; REGX:inst|data[7]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.641      ;
; 0.523 ; REGX:inst|data[9]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.641      ;
; 0.532 ; REGX:inst|data[0]  ; REGX:inst|data[3]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.650      ;
; 0.532 ; REGX:inst|data[2]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.650      ;
; 0.532 ; REGX:inst|data[6]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.650      ;
; 0.533 ; REGX:inst|data[12] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.651      ;
; 0.533 ; REGX:inst|data[4]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.651      ;
; 0.533 ; REGX:inst|data[8]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.651      ;
; 0.534 ; REGX:inst|data[10] ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.652      ;
; 0.535 ; REGX:inst|data[0]  ; REGX:inst|data[4]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.653      ;
; 0.535 ; REGX:inst|data[2]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.653      ;
; 0.535 ; REGX:inst|data[6]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.653      ;
; 0.536 ; REGX:inst|data[4]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.654      ;
; 0.536 ; REGX:inst|data[8]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.654      ;
; 0.537 ; REGX:inst|data[10] ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.655      ;
; 0.585 ; REGX:inst|data[1]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.703      ;
; 0.585 ; REGX:inst|data[5]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.703      ;
; 0.585 ; REGX:inst|data[11] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.703      ;
; 0.585 ; REGX:inst|data[3]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.703      ;
; 0.586 ; REGX:inst|data[7]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.704      ;
; 0.586 ; REGX:inst|data[9]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.704      ;
; 0.588 ; REGX:inst|data[1]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.706      ;
; 0.588 ; REGX:inst|data[5]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.706      ;
; 0.588 ; REGX:inst|data[3]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.706      ;
; 0.589 ; REGX:inst|data[7]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.707      ;
; 0.589 ; REGX:inst|data[9]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.707      ;
; 0.598 ; REGX:inst|data[0]  ; REGX:inst|data[5]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.716      ;
; 0.598 ; REGX:inst|data[2]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.716      ;
; 0.598 ; REGX:inst|data[6]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.716      ;
; 0.599 ; REGX:inst|data[4]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.717      ;
; 0.599 ; REGX:inst|data[8]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.717      ;
; 0.600 ; REGX:inst|data[10] ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.718      ;
; 0.601 ; REGX:inst|data[0]  ; REGX:inst|data[6]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.719      ;
; 0.601 ; REGX:inst|data[2]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.719      ;
; 0.601 ; REGX:inst|data[6]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.719      ;
; 0.602 ; REGX:inst|data[4]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.720      ;
; 0.602 ; REGX:inst|data[8]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.720      ;
; 0.651 ; REGX:inst|data[1]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.769      ;
; 0.651 ; REGX:inst|data[5]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.769      ;
; 0.651 ; REGX:inst|data[3]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.769      ;
; 0.652 ; REGX:inst|data[7]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.770      ;
; 0.652 ; REGX:inst|data[9]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.770      ;
; 0.654 ; REGX:inst|data[1]  ; REGX:inst|data[8]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.772      ;
; 0.654 ; REGX:inst|data[5]  ; REGX:inst|data[12] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.772      ;
; 0.654 ; REGX:inst|data[3]  ; REGX:inst|data[10] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.772      ;
; 0.655 ; REGX:inst|data[7]  ; REGX:inst|data[14] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.773      ;
; 0.664 ; REGX:inst|data[0]  ; REGX:inst|data[7]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.782      ;
; 0.664 ; REGX:inst|data[2]  ; REGX:inst|data[9]  ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.782      ;
; 0.664 ; REGX:inst|data[6]  ; REGX:inst|data[13] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.782      ;
; 0.665 ; REGX:inst|data[4]  ; REGX:inst|data[11] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.783      ;
; 0.665 ; REGX:inst|data[8]  ; REGX:inst|data[15] ; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 0.000        ; 0.034      ; 0.783      ;
+-------+--------------------+--------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|out_clk_next ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst12|data[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst12|data[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst12|data[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst12|data[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst12|data[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst12|data[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst12|data[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; REGX:inst8|data[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RisingEdge:inst4|inst            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RisingEdge:inst4|inst1           ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[0]       ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[2]       ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[11]              ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[12]              ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[13]              ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[14]              ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[15]              ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[4]               ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[5]               ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[6]               ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[7]               ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[8]               ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[9]               ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst12|data[0]              ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst12|data[1]              ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst12|data[2]              ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst12|data[3]              ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst12|data[4]              ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst12|data[5]              ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst12|data[6]              ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[10]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[10]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[11]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[12]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[13]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[14]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[1]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[3]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[4]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[5]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[6]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[7]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[8]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|cnt[9]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CLK_DIVIDER:sdasads|out_clk_next ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[0]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[1]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[2]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; REGX:inst8|data[3]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RisingEdge:inst4|inst            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RisingEdge:inst4|inst1           ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[11]|clk               ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[12]|clk               ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[13]|clk               ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[14]|clk               ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[15]|clk               ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[4]|clk                ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[5]|clk                ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[6]|clk                ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[7]|clk                ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[8]|clk                ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst8|data[9]|clk                ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; sdasads|cnt[0]|clk               ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; sdasads|cnt[2]|clk               ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst12|data[0]|clk               ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst12|data[1]|clk               ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst12|data[2]|clk               ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst12|data[3]|clk               ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:sdasads|out_clk_next'                                                                      ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[10]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[11]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[12]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[13]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[14]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[15]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[8]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[9]                     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[0]                     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[10]                    ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[11]                    ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[12]                    ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[13]                    ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[14]                    ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[15]                    ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[1]                     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[2]                     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[3]                     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[4]                     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[5]                     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[6]                     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[7]                     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[8]                     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[9]                     ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[0]                     ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[10]                    ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[11]                    ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[12]                    ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[13]                    ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[14]                    ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[15]                    ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[1]                     ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[2]                     ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[3]                     ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[4]                     ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[5]                     ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[6]                     ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[7]                     ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[8]                     ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; REGX:inst|data[9]                     ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[0]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[10]|clk                     ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[11]|clk                     ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[12]|clk                     ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[13]|clk                     ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[14]|clk                     ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[15]|clk                     ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[1]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[2]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[3]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[4]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[5]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[6]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[7]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[8]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[9]|clk                      ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; sdasads|out_clk_next~clkctrl|inclk[0] ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; sdasads|out_clk_next~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; sdasads|out_clk_next|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; sdasads|out_clk_next|q                ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; sdasads|out_clk_next~clkctrl|inclk[0] ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; sdasads|out_clk_next~clkctrl|outclk   ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[0]|clk                      ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[10]|clk                     ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[11]|clk                     ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[12]|clk                     ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[13]|clk                     ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[14]|clk                     ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[15]|clk                     ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[1]|clk                      ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[2]|clk                      ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[3]|clk                      ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[4]|clk                      ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[5]|clk                      ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[6]|clk                      ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[7]|clk                      ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[8]|clk                      ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:sdasads|out_clk_next ; Rise       ; inst|data[9]|clk                      ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'RisingEdge:inst4|inst'                                                             ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[9]           ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[10]          ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[12]          ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[9]           ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[4]           ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[5]           ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[6]           ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[7]           ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[0]           ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[11]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[13]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[14]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[15]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[1]           ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[2]           ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[3]           ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[8]           ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[0]           ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[11]          ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[13]          ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[14]          ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[15]          ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[1]           ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[2]           ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[3]           ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[8]           ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[4]           ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[5]           ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[6]           ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[7]           ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[10]          ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[12]          ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; REGX:inst1|data[9]           ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[10]|clk           ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[12]|clk           ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[9]|clk            ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[4]|clk            ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[5]|clk            ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[6]|clk            ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[7]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[0]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[11]|clk           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[13]|clk           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[14]|clk           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[15]|clk           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[1]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[2]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[3]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst1|data[8]|clk            ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2~clkctrl|inclk[0] ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2~clkctrl|outclk   ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2|datad            ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst4|inst|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RisingEdge:inst4|inst ; Rise       ; inst4|inst|q                 ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2|combout          ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2|datad            ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2~clkctrl|inclk[0] ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst4|inst2~clkctrl|outclk   ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[0]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[11]|clk           ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[13]|clk           ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[14]|clk           ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[15]|clk           ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[1]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[2]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[3]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[8]|clk            ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[4]|clk            ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[5]|clk            ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[6]|clk            ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[7]|clk            ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[10]|clk           ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[12]|clk           ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; RisingEdge:inst4|inst ; Rise       ; inst1|data[9]|clk            ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; MAG       ; CLK                              ; 2.020 ; 2.779 ; Rise       ; CLK                              ;
; MAG       ; CLK_DIVIDER:sdasads|out_clk_next ; 1.444 ; 2.169 ; Rise       ; CLK_DIVIDER:sdasads|out_clk_next ;
; MAG       ; RisingEdge:inst4|inst            ; 1.675 ; 2.382 ; Rise       ; RisingEdge:inst4|inst            ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; MAG       ; CLK                              ; -1.030 ; -1.726 ; Rise       ; CLK                              ;
; MAG       ; CLK_DIVIDER:sdasads|out_clk_next ; -1.201 ; -1.912 ; Rise       ; CLK_DIVIDER:sdasads|out_clk_next ;
; MAG       ; RisingEdge:inst4|inst            ; -1.312 ; -1.980 ; Rise       ; RisingEdge:inst4|inst            ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a         ; CLK        ; 4.439 ; 4.462 ; Rise       ; CLK             ;
; a6        ; CLK        ; 8.918 ; 8.931 ; Rise       ; CLK             ;
; a14       ; CLK        ; 9.451 ; 9.459 ; Rise       ; CLK             ;
; b7        ; CLK        ; 8.902 ; 8.925 ; Rise       ; CLK             ;
; b15       ; CLK        ; 9.442 ; 9.462 ; Rise       ; CLK             ;
; c8        ; CLK        ; 8.769 ; 8.785 ; Rise       ; CLK             ;
; c16       ; CLK        ; 9.104 ; 9.179 ; Rise       ; CLK             ;
; d         ; CLK        ; 4.427 ; 4.452 ; Rise       ; CLK             ;
; d9        ; CLK        ; 8.799 ; 8.801 ; Rise       ; CLK             ;
; d17       ; CLK        ; 9.184 ; 9.174 ; Rise       ; CLK             ;
; e         ; CLK        ; 4.457 ; 4.482 ; Rise       ; CLK             ;
; e10       ; CLK        ; 8.811 ; 8.814 ; Rise       ; CLK             ;
; e18       ; CLK        ; 9.161 ; 9.112 ; Rise       ; CLK             ;
; f         ; CLK        ; 4.452 ; 4.478 ; Rise       ; CLK             ;
; f11       ; CLK        ; 9.027 ; 9.085 ; Rise       ; CLK             ;
; f19       ; CLK        ; 9.145 ; 9.163 ; Rise       ; CLK             ;
; g12       ; CLK        ; 8.992 ; 8.967 ; Rise       ; CLK             ;
; g20       ; CLK        ; 9.178 ; 9.165 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a         ; CLK        ; 4.075 ; 4.098 ; Rise       ; CLK             ;
; a6        ; CLK        ; 4.905 ; 4.921 ; Rise       ; CLK             ;
; a14       ; CLK        ; 4.151 ; 4.225 ; Rise       ; CLK             ;
; b7        ; CLK        ; 4.894 ; 4.911 ; Rise       ; CLK             ;
; b15       ; CLK        ; 4.150 ; 4.207 ; Rise       ; CLK             ;
; c8        ; CLK        ; 4.889 ; 4.789 ; Rise       ; CLK             ;
; c16       ; CLK        ; 4.005 ; 3.922 ; Rise       ; CLK             ;
; d         ; CLK        ; 4.064 ; 4.088 ; Rise       ; CLK             ;
; d9        ; CLK        ; 4.792 ; 4.797 ; Rise       ; CLK             ;
; d17       ; CLK        ; 3.896 ; 3.926 ; Rise       ; CLK             ;
; e         ; CLK        ; 4.094 ; 4.118 ; Rise       ; CLK             ;
; e10       ; CLK        ; 4.800 ; 4.925 ; Rise       ; CLK             ;
; e18       ; CLK        ; 3.905 ; 4.007 ; Rise       ; CLK             ;
; f         ; CLK        ; 4.089 ; 4.115 ; Rise       ; CLK             ;
; f11       ; CLK        ; 5.032 ; 5.187 ; Rise       ; CLK             ;
; f19       ; CLK        ; 3.893 ; 3.990 ; Rise       ; CLK             ;
; g12       ; CLK        ; 4.979 ; 4.959 ; Rise       ; CLK             ;
; g20       ; CLK        ; 3.943 ; 3.893 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; MAG        ; led0        ; 3.725 ;    ;    ; 4.319 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; MAG        ; led0        ; 3.646 ;    ;    ; 4.231 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+-----------------------------------+----------+--------+----------+---------+---------------------+
; Clock                             ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                  ; -5.078   ; -0.145 ; N/A      ; N/A     ; -3.000              ;
;  CLK                              ; -5.078   ; -0.145 ; N/A      ; N/A     ; -3.000              ;
;  CLK_DIVIDER:sdasads|out_clk_next ; -1.278   ; 0.306  ; N/A      ; N/A     ; -1.000              ;
;  RisingEdge:inst4|inst            ; -0.467   ; 0.196  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                   ; -152.952 ; -0.205 ; 0.0      ; 0.0     ; -78.853             ;
;  CLK                              ; -136.309 ; -0.205 ; N/A      ; N/A     ; -46.853             ;
;  CLK_DIVIDER:sdasads|out_clk_next ; -13.537  ; 0.000  ; N/A      ; N/A     ; -16.000             ;
;  RisingEdge:inst4|inst            ; -3.106   ; 0.000  ; N/A      ; N/A     ; -16.000             ;
+-----------------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; MAG       ; CLK                              ; 3.591 ; 4.142 ; Rise       ; CLK                              ;
; MAG       ; CLK_DIVIDER:sdasads|out_clk_next ; 2.515 ; 3.135 ; Rise       ; CLK_DIVIDER:sdasads|out_clk_next ;
; MAG       ; RisingEdge:inst4|inst            ; 2.898 ; 3.423 ; Rise       ; RisingEdge:inst4|inst            ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; MAG       ; CLK                              ; -1.030 ; -1.726 ; Rise       ; CLK                              ;
; MAG       ; CLK_DIVIDER:sdasads|out_clk_next ; -1.201 ; -1.912 ; Rise       ; CLK_DIVIDER:sdasads|out_clk_next ;
; MAG       ; RisingEdge:inst4|inst            ; -1.312 ; -1.980 ; Rise       ; RisingEdge:inst4|inst            ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a         ; CLK        ; 7.474  ; 7.637  ; Rise       ; CLK             ;
; a6        ; CLK        ; 15.697 ; 15.642 ; Rise       ; CLK             ;
; a14       ; CLK        ; 16.597 ; 16.459 ; Rise       ; CLK             ;
; b7        ; CLK        ; 15.657 ; 15.600 ; Rise       ; CLK             ;
; b15       ; CLK        ; 16.591 ; 16.468 ; Rise       ; CLK             ;
; c8        ; CLK        ; 15.452 ; 15.302 ; Rise       ; CLK             ;
; c16       ; CLK        ; 16.017 ; 16.018 ; Rise       ; CLK             ;
; d         ; CLK        ; 7.456  ; 7.613  ; Rise       ; CLK             ;
; d9        ; CLK        ; 15.464 ; 15.420 ; Rise       ; CLK             ;
; d17       ; CLK        ; 16.092 ; 15.994 ; Rise       ; CLK             ;
; e         ; CLK        ; 7.486  ; 7.643  ; Rise       ; CLK             ;
; e10       ; CLK        ; 15.410 ; 15.434 ; Rise       ; CLK             ;
; e18       ; CLK        ; 16.056 ; 15.954 ; Rise       ; CLK             ;
; f         ; CLK        ; 7.477  ; 7.643  ; Rise       ; CLK             ;
; f11       ; CLK        ; 15.859 ; 15.899 ; Rise       ; CLK             ;
; f19       ; CLK        ; 16.033 ; 15.988 ; Rise       ; CLK             ;
; g12       ; CLK        ; 15.730 ; 15.782 ; Rise       ; CLK             ;
; g20       ; CLK        ; 16.015 ; 16.068 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a         ; CLK        ; 4.075 ; 4.098 ; Rise       ; CLK             ;
; a6        ; CLK        ; 4.905 ; 4.921 ; Rise       ; CLK             ;
; a14       ; CLK        ; 4.151 ; 4.225 ; Rise       ; CLK             ;
; b7        ; CLK        ; 4.894 ; 4.911 ; Rise       ; CLK             ;
; b15       ; CLK        ; 4.150 ; 4.207 ; Rise       ; CLK             ;
; c8        ; CLK        ; 4.889 ; 4.789 ; Rise       ; CLK             ;
; c16       ; CLK        ; 4.005 ; 3.922 ; Rise       ; CLK             ;
; d         ; CLK        ; 4.064 ; 4.088 ; Rise       ; CLK             ;
; d9        ; CLK        ; 4.792 ; 4.797 ; Rise       ; CLK             ;
; d17       ; CLK        ; 3.896 ; 3.926 ; Rise       ; CLK             ;
; e         ; CLK        ; 4.094 ; 4.118 ; Rise       ; CLK             ;
; e10       ; CLK        ; 4.800 ; 4.925 ; Rise       ; CLK             ;
; e18       ; CLK        ; 3.905 ; 4.007 ; Rise       ; CLK             ;
; f         ; CLK        ; 4.089 ; 4.115 ; Rise       ; CLK             ;
; f11       ; CLK        ; 5.032 ; 5.187 ; Rise       ; CLK             ;
; f19       ; CLK        ; 3.893 ; 3.990 ; Rise       ; CLK             ;
; g12       ; CLK        ; 4.979 ; 4.959 ; Rise       ; CLK             ;
; g20       ; CLK        ; 3.943 ; 3.893 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; MAG        ; led0        ; 6.168 ;    ;    ; 6.618 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; MAG        ; led0        ; 3.646 ;    ;    ; 4.231 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; a             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; d             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; e             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dp            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a6            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b7            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c8            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; d9            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; e10           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f11           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g12           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dp13          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a14           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b15           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c16           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; d17           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; e18           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f19           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g20           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dp21          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; MAG                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; a             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; b             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; c             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; d             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; e             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; f             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; g             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dp            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; a6            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; b7            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; c8            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; d9            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; e10           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; f11           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; g12           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dp13          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; a14           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; b15           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; c16           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; d17           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; e18           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; f19           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; g20           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dp21          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; a             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; b             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; c             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; d             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; e             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; f             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; g             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dp            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; a6            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; b7            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; c8            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; d9            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; e10           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; f11           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; g12           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dp13          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; a14           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; b15           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; c16           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; d17           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; e18           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; f19           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; g20           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dp21          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; CLK                              ; CLK                              ; 3830     ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:sdasads|out_clk_next ; CLK                              ; 1        ; 1        ; 0        ; 0        ;
; RisingEdge:inst4|inst            ; CLK                              ; 3548     ; 1        ; 0        ; 0        ;
; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 136      ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst            ; 16       ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; CLK                              ; CLK                              ; 3830     ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:sdasads|out_clk_next ; CLK                              ; 1        ; 1        ; 0        ; 0        ;
; RisingEdge:inst4|inst            ; CLK                              ; 3548     ; 1        ; 0        ; 0        ;
; CLK_DIVIDER:sdasads|out_clk_next ; CLK_DIVIDER:sdasads|out_clk_next ; 136      ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:sdasads|out_clk_next ; RisingEdge:inst4|inst            ; 16       ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 57    ; 57   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 112   ; 112  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Feb 06 14:54:21 2019
Info: Command: quartus_sta senzor -c senzor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'senzor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name RisingEdge:inst4|inst RisingEdge:inst4|inst
    Info (332105): create_clock -period 1.000 -name CLK_DIVIDER:sdasads|out_clk_next CLK_DIVIDER:sdasads|out_clk_next
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.078
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.078            -136.309 CLK 
    Info (332119):    -1.278             -13.537 CLK_DIVIDER:sdasads|out_clk_next 
    Info (332119):    -0.467              -3.106 RisingEdge:inst4|inst 
Info (332146): Worst-case hold slack is -0.068
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.068              -0.114 CLK 
    Info (332119):     0.408               0.000 RisingEdge:inst4|inst 
    Info (332119):     0.571               0.000 CLK_DIVIDER:sdasads|out_clk_next 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.000 CLK 
    Info (332119):    -1.000             -16.000 CLK_DIVIDER:sdasads|out_clk_next 
    Info (332119):    -1.000             -16.000 RisingEdge:inst4|inst 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.371
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.371            -115.487 CLK 
    Info (332119):    -1.006             -10.182 CLK_DIVIDER:sdasads|out_clk_next 
    Info (332119):    -0.327              -1.811 RisingEdge:inst4|inst 
Info (332146): Worst-case hold slack is -0.108
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.108              -0.179 CLK 
    Info (332119):     0.386               0.000 RisingEdge:inst4|inst 
    Info (332119):     0.512               0.000 CLK_DIVIDER:sdasads|out_clk_next 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.000 CLK 
    Info (332119):    -1.000             -16.000 CLK_DIVIDER:sdasads|out_clk_next 
    Info (332119):    -1.000             -16.000 RisingEdge:inst4|inst 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.410
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.410             -59.073 CLK 
    Info (332119):    -0.293              -1.550 CLK_DIVIDER:sdasads|out_clk_next 
    Info (332119):     0.171               0.000 RisingEdge:inst4|inst 
Info (332146): Worst-case hold slack is -0.145
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.145              -0.205 CLK 
    Info (332119):     0.196               0.000 RisingEdge:inst4|inst 
    Info (332119):     0.306               0.000 CLK_DIVIDER:sdasads|out_clk_next 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -46.853 CLK 
    Info (332119):    -1.000             -16.000 CLK_DIVIDER:sdasads|out_clk_next 
    Info (332119):    -1.000             -16.000 RisingEdge:inst4|inst 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4641 megabytes
    Info: Processing ended: Wed Feb 06 14:54:24 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


