<HTML>
<HEAD>
<TITLE>Descriptor Formats</TITLE>
</HEAD>
<BODY>
<H1>Descriptor Formats</H1><!-- entering slot 419 -->
<P>
The Kernel Debugger and Dump Formatter format descriptor table entries in
either of two forms depending on whether the descriptor describes a segment
of memory or a <A HREF="3271_L0_.html">gate</A>:
<PRE>
dddd  type Bas=bbbbbbb Lim=llllllll DPL=p flags

dddd  type Sel:Off=ssss:oooooooo DPL=p flags

</PRE>

<P>
Each of these fields has the following meaning:<!-- lm: 0x2 1 -->
<UL>
<P>
<B><I>dddd</B></I><!-- lm: 0x11 11 -->
<UL> Descriptor number<!-- lm: 0x2 1 -->
</UL><B><I> type
</B></I><!-- lm: 0x11 11 -->
<UL>Descriptor type. The following are defined:

<PRE>ÚÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
³<I>Type</I>     ³<I>Type Numbers</I> ³<I>Description</I>              ³
ÃÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³Code     ³-            ³Code segment             ³
ÃÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³Data     ³-            ³Data segment             ³
ÃÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³Invalid  ³0 or 8       ³Invalid descriptor       ³
ÃÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³TSS      ³1 or 3       ³Available or Busy 80286  ³
³         ³             ³TSS                      ³
ÃÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³LDT      ³2            ³system descriptor for an ³
³         ³             ³LDT                      ³
ÃÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³CallG    ³4            ³Call Gate                ³
ÃÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³TaskG    ³5            ³Task Gate                ³
ÃÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³IntG     ³6            ³80286 Interrupt Gate     ³
ÃÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³TrapG    ³7            ³80286 Trap Gate          ³
ÃÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³Reserve  ³10 or 13     ³Reserved descriptor types³
ÃÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³TSS32    ³9 or 11      ³Available or Busy        ³
³         ³             ³Intel486 CPU TSS         ³
ÃÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³CallG32  ³12           ³Inter486 CPU Call Gate   ³
ÃÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³IntG32   ³14           ³Intel486 CPU Interrupt   ³
³         ³             ³Gate                     ³
ÃÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³TrapG32  ³15           ³Intel486 CPU Trap Gate   ³
ÀÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
</PRE>
<!-- lm: 0x2 1 -->
</UL><B>Bas=</B><B><I>bbbbbbbb</B></I><!-- lm: 0x11 11 -->
<UL> Segment
base address.<!-- lm: 0x2 1 -->
</UL><B> Lim=</B><B><I>llllllll</B></I><!-- lm: 0x11 11 -->
<UL> Segment
limit address.<!-- lm: 0x2 1 -->
</UL><B> DPL=</B><B><I>p</B></I><!-- lm: 0x11 11 -->
<UL> Descriptor
priority level. Only 0, 2 and 3 are used in OS/2.<!-- lm: 0x2 1 -->
</UL><B> Sel=</B><B><I>ssss</B></I><B>:Off=</B><B><I>oooooooo
</B></I><!-- lm: 0x11 11 -->
<UL><B><I>selector:offset</B></I> transfer
address for a task, interrupt, trap or call gate descriptor.<!-- lm: 0x2 1 -->
</UL><B><I> flags
</B></I><!-- lm: 0x11 11 -->
<UL>Interpretation of the various descriptor
flags. The following abbreviations are used:
<PRE>ÚÄÄÄÄÄÂÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
³<I>Flag</I> ³<I>Bits</I> ³<I>Description</I>              ³
ÃÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³NP   ³ª15  ³Not present              ³
ÃÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³P    ³15   ³Present                  ³
ÃÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³RW   ³9    ³Read/Write data segment  ³
ÃÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³RO   ³ª9   ³Read-only data segment   ³
ÃÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³ED   ³10   ³Expand-down data segment ³
ÃÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³C    ³10   ³Conforming code segment  ³
ÃÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³G4k  ³23   ³4K granularity segment   ³
³     ³     ³limit                    ³
ÃÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³BIG  ³22   ³32-bit Stack offsets     ³
³     ³     ³(ESP) used as a stack    ³
³     ³     ³segment. (No meaning when³
³     ³     ³used as a data segment). ³
ÃÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³C32  ³22   ³32-bit operands and data ³
³     ³     ³sizes used by default    ³
³     ³     ³with this code segment   ³
ÃÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³RES  ³21   ³reserved                 ³
ÃÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³UV   ³20   ³Available bit. Used in   ³
³     ³     ³OS/2 to indicate a <A HREF="3328_L0_.html">UVIRT</A> ³
³     ³     ³mapping.                 ³
ÃÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³WC=w ³0    ³Word count of a 16-bit   ³
³     ³     ³call gate                ³
ÃÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³DWC=w³0    ³Double-word count of a   ³
³     ³     ³32-bit call gate         ³
ÃÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³RE   ³9    ³Read/Execute code segment³
ÃÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³EO   ³ª9   ³Read-only code segment   ³
ÃÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³A    ³8    ³Code or Data segment     ³
³     ³     ³accessed                 ³
ÃÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³NB   ³-    ³TSS/TSS32 not busy       ³
³     ³     ³(available)              ³
ÃÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³B    ³-    ³TSS/TSS32 busy           ³
ÀÄÄÄÄÄÁÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
</PRE>

<P>
<B>Notes </B>
<P>
The bit offsets given above are relative to the second double-word of the
descriptor viewed as 2 double-words.<B> The INTEL programmer's Reference
</B>shows the descriptor format as a quad-word, but uses the same offsets
specified above.
<P>
See the<B> INTEL Pentium User's Reference</B> or the<B> INTEL x86 Programmer's
References</B> for further<!-- entering slot 420 --> information.<!-- lm: 0x2 11 --><!-- lm: 0x2 1 -->
</UL>

<P><HR>

<A HREF="290_L3_DGDisplayGlobalDescr.html">[Back: DG - Display Global Descriptor Table]</A> <BR>
<A HREF="292_L3_DIDisplayInterruptDe.html">[Next: DI - Display Interrupt Descriptor Table]</A> 
</BODY>
</HTML>
