<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:39:07.397</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.02.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0027146</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>칩렛 기반의 스토리지 장치 및 칩렛 제어 코드 전송 방법</inventionTitle><inventionTitleEng>Chiplet based Storage Apparatus and Control  Code Transmission Method for the Chiplet</inventionTitleEng><openDate>2024.09.04</openDate><openNumber>10-2024-0133335</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 3/06</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 칩렛 기반의 구조를 가진 메모리 컨트롤러에서 제2칩이 펌웨어와 같은 제어 코드를 획득하는 방법에 관한 것으로, 메모리 컨트롤러는 제1 동작을 수행하는 제1칩, 제2 동작을 수행하는 복수의 제2칩, 상기 제1칩과 상기 복수의 제2칩 각각이 일대일로 연결되어 부팅(booting) 후의 정상 동작 시에 서로 간의 데이터 전송을 위해 사용되는 복수의 데이터 링크, 상기 제1칩과 상기 복수의 제2칩 모두가 연결되고, 상기 복수의 제2칩의 제2 동작 수행을 위한 제어 코드를 전송하기 위해 사용되는 컨트롤 링크, 상기 제1칩에 연결되고, 상기 복수의 제2칩의 상기 제어 코드를 저장하고 있는 메모리를 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 동작을 수행하는 제1칩;제2 동작을 수행하는 복수의 제2칩;상기 제1칩과 상기 복수의 제2칩 각각이 일대일로 연결되어 부팅(booting) 후의 정상 동작 시에 서로 간의 데이터 전송을 위해 사용되는 복수의 데이터 링크;상기 제1칩과 상기 복수의 제2칩 모두가 연결되고, 상기 복수의 제2칩의 제2 동작 수행을 위한 제어 코드를 전송하기 위해 사용되는 컨트롤 링크;상기 제1칩에 연결되고, 상기 복수의 제2칩의 상기 제어 코드를 저장하고 있는 메모리를 포함하고,상기 제1칩은, 상기 메모리로부터 상기 복수의 제2칩의 상기 제어 코드를 획득하고, 상기 컨트롤 링크를 통해 상기 복수의 제2칩 모두로 상기 제어 코드를 전송하되, 상기 복수의 제2칩 모두로부터 상기 제어 코드에 대한 수신 완료 메시지를 수신할 때까지 반복하여 상기 제어 코드를 전송하는, 메모리 컨트롤러.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 컨트롤 링크는 적어도 하나의 도선에 상기 제1칩과 상기 복수의 제2칩이 버스 형태로 연결되어 형성되고, 상기 제1칩에서 상기 복수의 제2칩으로의 전송만이 가능한, 메모리 컨트롤러.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 복수의 제2칩 각각은 상기 제어 코드의 수신을 완료한 후 상기 제1칩과 연결된 상기 데이터 링크를 통해 상기 수신 완료 메시지를 상기 제1칩으로 전송하는, 메모리 컨트롤러.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 제1칩은 상기 복수의 제2칩 각각에 대한 상태 정보의 획득없이 그리고 상기 복수의 제2칩과 제어 코드를 전송하겠다는 정보 교환없이 임의의 시간에 상기 제어 코드를 송신하는, 메모리 컨트롤러.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 제어 코드는 데이터 및 상기 제어 코드내 위치를 나타내는 인덱스로 구성되는 단위 코드를 복수 개 포함하여 구성되는, 메모리 컨트롤러.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 제2칩은,사용할 제어 코드의 인덱스 영역을 설정하고,상기 제1칩이 전송한 제어 코드에 포함된 단위 코드의 인덱스가 상기 인덱스 영역에 포함되는 경우 상기 사용할 제어 코드로 인지하여 상기 단위 코드 또는 상기 단위 코드 내의 데이터를 상기 단위 코드 내의 인덱스에 대응하는 위치에 저장하고,상기 인덱스 영역에 포함되는 모든 인덱스에 대해 데이터가 저장된 후에 상기 수신 완료 메시지를 상기 제1칩으로 전송하는, 메모리 컨트롤러. </claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 제2칩은, 상기 저장된 제어 코드를 실행하여 상기 제2 동작을 수행하는, 메모리 컨트롤러.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 제1칩은, 상기 제2칩과 연결된 데이터 링크를 통해 상기 제2 동작에 따른 임의의 메시지를 수신하는 경우 상기 임의의 메시지를 상기 수신 완료 메시지로 인식하는, 메모리 컨트롤러.</claim></claimInfo><claimInfo><claim>9. 제1 동작을 수행하는 제1칩;제2 동작을 수행하는 제2칩;제3 동작을 수행하는 제3칩;상기 제1칩과 상기 제2칩을 일대일로 연결하고, 부팅(booting) 후의 정상 동작 시에 서로 간의 데이터 전송을 위해 사용되는 제1 데이터 링크; 상기 제1칩과 상기 제3칩을 일대일로 연결하고 부팅(booting) 후의 정상 동작 시에 서로 간의 데이터 전송을 위해 사용되는 제2 데이터 링크;상기 제1칩, 상기 제2칩, 상기 제3칩 모두가 연결되고, 상기 제2칩의 제2 동작 수행을 위한 제1 제어 코드 및 상기 제3칩의 제3 동작 수행을 위한 제2 제어 코드를 전송하기 위해 사용되는 컨트롤 링크;상기 제1칩에 연결되고, 상기 제1 제어 코드 및 상기 제2 제어 코드를 저장하고 있는 메모리를 포함하고,상기 제1칩은, 상기 메모리로부터 상기 제1 제어 코드 및 상기 제2 제어 코드를 획득하고, 상기 컨트롤 링크를 통해 상기 제1 제어 코드 및 상기 제2 제어 코드를 반복적으로 전송하는, 메모리 컨트롤러.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제1칩은,상기 컨트롤 링크를 통해 상기 제2칩 및 상기 제3칩 모두로 상기 제1 제어 코드 및 상기 제2 제어 코드를 전송하되, 상기 제2칩 및 상기 제3칩 모두로부터 상기 제1 제어 코드 또는 상기 제2 제어 코드에 대한 수신 완료 메시지를 수신할 때까지 반복하여 상기 제1 제어 코드 및 상기 제2 제어 코드를 전송하는, 메모리 컨트롤러.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서,상기 컨트롤 링크는 적어도 하나의 도선에 상기 제1칩, 상기 제2칩 및 상기 제3칩이 버스 형태로 연결되어 형성되고, 상기 제1칩에서 상기 제2칩 및 상기 제3칩으로의 전송만이 가능하고,상기  제2칩은 상기 제1 제어 코드의 수신을 완료한 경우 상기 제1칩과 연결된 상기 제1 데이터 링크를 통해 상기 수신 완료 메시지를 상기 제1칩으로 전송하고,상기 제3칩은 상기 제2 제어 코드의 수신을 완료한 경우 상기 제1칩과 연결된 상기 제2 데이터 링크를 통해 상기 수신 완료 메시지를 상기 제1칩으로 전송하는, 메모리 컨트롤러. </claim></claimInfo><claimInfo><claim>12. 제9항에 있어서, 상기 제1 제어 코드 및 상기 제2 제어 코드는 데이터, 제어 코드내 위치를 나타내는 제1 인덱스 및 제어 코드를 구별하기 위한 제2 인덱스로 구성되는 단위 코드를 복수 개 포함하여 구성되는, 메모리 컨트롤러.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 상기 제2칩 또는 상기 제3칩은,사용할 제어 코드의 제2 인덱스 값 및 제1 인덱스 영역을 설정하고,상기 제1칩이 전송한 상기 제1 제어 코드 및 상기 제2 제어 코드에 포함된 단위 코드의 제2 인덱스가 설정된 상기 제2 인덱스 값과 일치하고, 상기 단위 코드의 제1 인덱스가 상기 제1 인덱스 영역에 포함되는 경우 상기 사용할 제어 코드로 인지하여 상기 단위 코드 또는 상기 단위 코드 내의 데이터를 상기 단위 코드 내의 제1 인덱스에 대응하는 위치에 저장하고,상기 제1 인덱스 영역에 포함되는 모든 인덱스에 대해 데이터가 저장된 후에 수신 완료 메시지를 상기 제1칩으로 전송하는, 메모리 컨트롤러.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 제1칩은,상기 제1 제어 코드를 상기 제2칩 및 상기 제3칩 모두로 전송하되, 상기 제2칩으로부터 상기 제1 제어 코드에 대한 수신 완료 메시지를 수신할 때까지 반복하여 상기 제1 제어 코드를 전송하고,상기 제2칩으로부터 상기 수신 완료 메시지를 수신한 후에 상기 제2 제어 코드를 상기 제2칩 및 상기 제3칩 모두로 전송하되, 상기 제3칩으로부터 상기 제2 제어 코드에 대한 수신 완료 메시지를 수신할 때까지 반복하여 상기 제2 제어 코드를 전송하는, 메모리 컨트롤러.</claim></claimInfo><claimInfo><claim>15. 제13항에 있어서, 상기 제1칩은,상기 제1 제어 코드 및 상기 제2 제어 코드를 연결하여 형성한 제3 제어 코드를 생성하고, 상기 제3 제어 코드를 상기 제2칩 및 상기 제3칩 모두로 전송하되, 상기 제2칩 및 상기 제3칩 모두로부터 상기 수신 완료 메시지를 수신할 때까지 반복하여 상기 제3 제어 코드를 전송하는, 메모리 컨트롤러.</claim></claimInfo><claimInfo><claim>16. 제13항에 있어서, 상기 제2칩은 상기 저장된 제1 제어 코드를 실행하여 상기 제2 동작을 수행하고,상기 제3칩은 상기 저장된 제2 제어 코드를 실행하여 상기 제3 동작을 수행하고,상기 제1칩은,상기 제2칩과 연결된 제1 데이터 링크를 통해 상기 제2동작에 따른 임의의 메시지를 수신하는 경우 상기 임의의 메시지를 상기 수신 완료 메시지로 인식하고,상기 제3칩과 연결된 제2 데이터 링크를 통해 상기 제3동작에 따른 임의의 메시지를 수신하는 경우 상기 임의의 메시지를 상기 수신 완료 메시지로 인식하는, 메모리 컨트롤러.</claim></claimInfo><claimInfo><claim>17. 제1칩에 연결된 메모리로부터 제2칩의 동작 수행을 위한 제어 코드를 획득하는 동작;상기 제1칩이 버스 형태의 컨트롤 링크로 연결된 복수의 제2칩 모두로 상기 제어 코드를 전송하는 동작;상기 제1칩이 상기 복수의 제2칩 모두로부터 상기 제어 코드를 수신했음을 알리는 수신 완료 메시지를 수신하였는 지 판단하는 동작;상기 제1칩이 상기 복수의 제2칩 중 적어도 하나로부터 상기 수신 완료 메시지를 수신하지 못하였다고 판단하는 경우, 상기 컨트롤 링크에 연결된 상기 복수의 제2칩으로 상기 제어 코드를 다시 전송하는 동작을 포함하는, 메모리 컨트롤러의 동작 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 제어 코드는 데이터 및 상기 제어 코드내 위치를 나타내는 인덱스로 구성되는 단위 코드를 복수 개 포함하여 구성되는, 메모리 컨트롤러의 동작 방법.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 제2칩이 사용할 제어 코드의 인덱스 영역을 설정하는 동작;상기 제2칩이 수신한 제어 코드에 포함된 단위 코드의 인덱스가 상기 인덱스 영역에 포함되는 지 판단하는 동작;상기 제2칩이 단위 코드의 인덱스가 상기 인덱스 영역에 포함되는 경우, 상기 단위 코드 또는 상기 단위 코드 내의 데이터를 상기 단위 코드 내의 인덱스에 대응하는 위치에 저장하는 동작; 및상기 제2칩이 상기 인덱스 영역에 포함되는 모든 인덱스에 대해 데이터가 저장된 후에 상기 수신 완료 메시지를 상기 제1칩으로 전송하는 동작을 포함하는, 메모리 컨트롤러의 동작 방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 제2칩이 상기 수신 완료 메시지를 상기 제1칩으로 전송하는 동작은,상기 제2칩이 상기 저장된 제어 코드를 실행하는 동작;상기 제2칩이 상기 제1칩과 일대일로 연결된 데이터 링크를 통해 상기 제어 코드 실행에 따른 임의의 메시지를 상기 수신 완료 메시지로서 전송하는 동작을 포함하는, 메모리 컨트롤러의 동작 방법.  </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>IERYUNG PARK</engName><name>박이령</name></inventorInfo><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>JOOHYUNG KIM</engName><name>김주형</name></inventorInfo><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>DONG SOP LEE</engName><name>이동섭</name></inventorInfo><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>TAEHO LIM</engName><name>임태호</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 선릉로 ***, ***호(논현동,썬라이더빌딩)</address><code>920121000224</code><country>대한민국</country><engName>Honesty&amp;JR Partners Intellectual Property Law Group</engName><name>특허법인 정안</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.02.28</receiptDate><receiptNumber>1-1-2023-0235671-47</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230027146.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9302b6ccca3435e9c35ce89d8f9c2390fd3d92badc5b99e43797d20bb00c82b50d280289d08a60029ac776657db5f684fcfd3233bb270c2210</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfa2ac87768a49edaaeb8e6dbf09e12143de6e1ec1da0148d7a2f6398fa214fa777a6389b2cd3141b60c88768ecb8a6b36536c7bdbd396598f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>