1 
 
目 錄 
一、中文摘要 ................................................................................................................. 3 
    英文摘要 ................................................................................................................. 5 
二、緣由即目的 ............................................................................................................. 7 
三、計畫成果與討論 .................................................................................................... 9 
四、結論 ....................................................................................................................... 26 
五、發表論文 ............................................................................................................... 26 
六、成果自評 ............................................................................................................... 31 
圖一、系統層級整合開發之概念圖 ............................................................................ 9 
圖二、EPIDETOX之整體架構 .................................................................................. 10 
圖三、EPIDETOX之設計環境 .................................................................................. 12 
圖四、EPIDETOX之 IP/platform設計 ..................................................................... 13 
圖五、EPIDETOX之分析工具 .................................................................................. 13 
圖六、H.264/AVC解碼器播放速度 .......................................................................... 15 
圖七、VC-1解碼器播放速度 .................................................................................... 16 
圖八、QEMU ARM與 master和 slave所模擬的平台 ............................................ 17 
圖九、採用全搜尋(Exhaustive Search)之軟硬體切割複雜度分析 ......................... 19 
圖十、所提出硬體架構探索之演算法 ...................................................................... 20 
圖十一、全搜尋以及所提出之軟硬體切割複雜度以及兩者之精確度分析 ......... 21 
圖十二、MPEG-2視訊解碼軟硬體驗證平台 .......................................................... 22 
表一、H.264編碼器之規格 ....................................................................................... 16 
表二、測試 BUS的模擬時間..................................................................................... 18 
3 
 
行政院國家科學委員會專題研究計畫成果報告 
總計畫: 電子系統層級設計技術開發及其在多格式系統晶片之應用(第三年) 
計畫編號：NSC98-2220-E-006-001 
執行期限：98年 8月 1日至 99年 7月 31日 
主持人：李昆忠 成功大學電機系教授 
E-mail: kjlee@mail.ncku.edu.tw 
一、中文摘要 
本計畫「電子系統層級設計技術開發及其在多格式系統晶片之應用」為成大電機系
VLSI/CAD組所提出之三年計畫，主要目的為研究及開發各種先進電子系統層級之設計方法，
並將所開發之設計方法實際應用於一多格式多媒體系統之中，以完成一單晶片系統設計。除
此之外本計畫亦已開發一個功能強大之 ESL整合系統開發平台，並將所有子計畫所開發之成
果成功整合於此平台中。本計畫總共包含六個分項子計畫分別為：  
子計畫一：演算法暨架構共同設計方法於奈米科技在電子系統層級中針對多格式系統晶片之
前瞻研究 
子計畫二：應用於多格式晶片系統之電子系統層級共同模擬方法及運算核心軟體的開發 
子計畫三：架構於電子系統層級之可重組多格式視訊解壓縮運算核心研究 
子計畫四：以電子系統層級技術應用於系統晶片多格式音訊編解碼器之設計 
子計畫五：電子系統層級功率評估與連接功率最佳化於多格式系統單晶片應用之研究 
子計畫六：電子系統層級測試技術開發及其在多格式系統晶片之應用 
本計畫執行時間為 96年 8月 1日至 99年 7月 31日，至今已執行完成，本計畫之成果摘
要如下： 
1. 開發一電子系統層級之電路暨 EDA軟體整合開發平台 
2. 演算法暨架構共同設計方法 
3. 影像解碼程式之優化 
4. QEMU搭配多格式編解碼軟體之應用 
5. 軟硬體分割程式 
6. 硬體架構搜尋之程式 
5 
 
English Abstract 
This 3-year joint project (Aug.1, 2007 ~ July. 31, 2010) “Development of Electronic System 
Level (ESL) Design Methodology and its Applications to Multiple-Format SOC Design”, proposed 
by VLSI/CAD group, Dept.of EE, NCKU, includes six subprojects. The main objectives of this 
project are to study and develop the various advanced electronic system level design methodologies, 
and apply the developed methodologies to a Multiple-Format Multiple-media SOC. In this project we 
have get together 6 professors whose expertises are in system architecture design, software 
development, video hardware design, audio software/hardware design, low power and testing, 
respectively. In addition, we have developed an integrated ESL design platform and have integrated 
all the tools and designs developed by all subprojects into this system.  
Each professor carries out one of the 6 subprojects as listed below: 
1. Algorithm/Architecture Co-design of Multi-Format SoC System Architecture in Advanced 
ESL Design Methodology for Nanotechnology 
2. Development of Electronic System Level Co-simulation Method and Computational Core 
Software for Multiple-Format System-on-Chip 
3. ESL-Based Reconfigurable Computing Kernel for Multi-Format Applications 
4. Design of Multiple-Format Audio Codes in SOC by ESL 
5. ESL Power Estimation and Optimization of Communication Channels for Multi-Format 
SoC 
6. Development of Electronic System Level (ESL) Testing and its Applications to 
Multiple-Format SOC Design 
This project is done and the results of the joint project are summarized as follows. 
1. Algorithm/architecture co-design 
2. The optimization of image decoding procedure 
3. The application of QEMU and multi-format encoding/decoding 
4. Hardware/software partition 
5. The program for the exploration of hardware architecture 
6. The implementation of MEPG-2 decoding 
7 
 
二、緣由及目的 
隨著積體電路製程技術的不斷精進，集合各種功能於單一晶片的整合系統已成為 IC產業
之最大利基，而晶片系統（System-on-Chip: SOC）之設計方法與觀念更已成為國內、外積體
電路相關研究、應用或產業的發展主流。為了解決晶片系統設計及整合所面臨的各種問題，
電子系統層級（Electronic System Level, 或 ESL）的設計觀念已在國際間引起熱烈的討論。ESL
主要內容包括研發 SOC 設計所需之系統層次設計方法（design methodology）、開發所需之
CAD工具、與建立整體的發展環境，以解決由上而下之系統規格及介面的定義、演算法之發
展、各種可能系統架構與效能評估、設計空間之探索、軟/硬體分割與實現、系統驗證與測試、
與後段設計流程之銜接和自動化軟體之設計等問題。使用 ESL來改進 IC設計的能力，以跟上
日趨複雜的 SOC需求，已是目前 IC設計的趨勢。整體而言，使用 ESL設計的優點可列舉如
下： 
1. 簡化電路元件之模型使之更易設計及模擬。 
2. 提早進行系統層級之模擬驗證並增加大型系統之可分析性。 
3. 加快模擬速度。 
4. 極適於演算法之評估及開發。 
5. 適於設計空間之探索，亦即在一給定之規格下尋求最佳之設計。 
6. 加快發展一新產品或衍生產品之速度並減少設計失敗之風險。 
最近數年多媒體電子系統蓬勃發展，應用不斷增加，例如一部 DVD 錄放影機均需具備
CD, CD-R, CD-RW, MP3, DVD-R, DVD-RW, DVD+RW, MPEG 4等功能，而多媒體壓縮技術之
標準也不斷建立，如 JPEG、MPEG-2以及 H.264 分別應用在數位相機、VCD/DVD錄製播放
機及數位電視等消費性電子產品上，目前這些應用以可攜式電子產品最為熱門，未來高解析
度電視則將以以 H.264 作為其壓縮標準，多媒體消費性市場正大幅成長。目前市面上的產品
大多支援多標準影像解碼技術以提高產品競爭力，然而不同的應用下將有不同設計需求，如
高解析度電視播放需要極快的處理速度以達到即時播放的效果，相反的手機照相則是以相片
品質好壞及功率消耗為主要考量。如何針對不同系統應用以電子系統層級設計概念來縮短上
市時程，是目前學界及業界極力追求的目標。多格式（multiple-format）多媒體系統晶片最主
要的目的即在於整合多種常見的影像壓縮格式（JPEG、MPEG-1/2/4、H.264、VC-1、AVS）
9 
 
三、計畫成果與討論 
本計畫已完成所有預訂之工作項目，茲摘要分述如下。雖然我們將各分項子計畫之成果
分別介紹，但六個子計畫在執行中亦已考慮整合的需求與限制，我們亦已經將子計畫之成果
整合於一整合開發平台中(即第 1項提及之整合平台)： 
1. 開發一電子系統層級之電路暨 EDA軟體整合開發平台 
由於本計畫之六個子計畫皆會研究發展各種不同的 ESL設計方法，本總計畫為了將這些
ESL 設計方法予以整合，規畫了如圖一之整合開發環境，此環境包含了基本的 SystemC 編譯
器/模擬器以及相關的檔案管理系統，同時也規畫涵蓋高階硬體模型庫(system simulation library)
與具有硬體實現細節的低階硬體模型庫(real circuit library)，同時也須具有提供 IP設計者將其
IP建立為模型庫中之模型的 IP wrapper builder。除了硬體建立之外，此環境也必須提供軟體設
計者開發軟體的環境，並透過 project管理的方式建立 SOC系統。對於建立起來的 SOC系統，
此環境也必須具有相對應的設計空間探索工具以及設計自動化工具來最佳化 SOC系統，並提
供與現有的開發環境進行共同模擬驗證之能力。 
 
圖一、ESL整合開發環境之概念圖 
11 
 
n 可根據使用者輸入之參數產生相對應之系統匯流排 
n 提供系統匯流排之監測機制，並在模擬過程中蒐集並統計系統匯流排上之資料流 
n 提供多種面向之設計空間探索之能力 
n 提供準確之系統模型以分析細節架構並且探索 HW/SW切割對效能的影響 
n 於設計初期探索測試架構 
n 於設計初期探索基於功率的匯流排架構 
n 演算法與架構共同設計和探索 
l 特性 
n 圖框編輯︰設計者能透過一個直觀界面透過圖框連接以建立一個 SOC系統 
n 豐富的 IP設計︰EPIDETOX提供豐富的多媒體設計處理，包括影像處理和音頻應用
IP 
n 標準界面︰在 EPIDETOX裡，IP 設計的界面採用 TLM-2.0標準。使用共同界面能到
達 IP可重複使用並且讓 IP 設計容易被整合 
n 修改便利性︰IP庫中的設計可以容易做修改 
n 可擴展性︰任何工具和設計能容易整合到環境中，使得 EPIDETOX 的功能性可以被
不斷地提升 
n 容易使用︰加入 library與建立系統的操作簡單，建立系統與執行的流程比較容易 
接下來，我們將介紹 EPIDETOX內部之組成。如圖二所示，EPIDETOX主要由三個部分
組成，分別為設計環境(Environment)、豐富的 IP/platform設計(Designs)以及一系列的效能分析
工具(Tools)，針對這三個部分分別敘述如下： 
l 設計環境 
EPIDETOX 的設計環境(如圖三)是基於一個名為 OpenESL 的開放軟體所發展而成，
OpenESL提供 SystemC模擬器與專案工具管理功能，使得系統設計者可以透過 OpenESL建立
系統的虛擬雛型驗證。另外，透過 code generator可以自動產生系統的 top module以及所需要
的 makefile 以進行編譯，而混合語言模擬機制讓設計者可以整合不同語言或不同工具所開發
的設計於系統中，例如 RTL設計、FPGA設計、甚至是 matlab等，若設計者擁有這些不同語
言所描述的 IP，透過 OpenESL所提供的混合語言模擬機制，設計者可以直接對這些 IP模型進
13 
 
 
圖四、EPIDETOX之 IP/platform設計 
l 分析工具 
EPIDETOX 的 Tools(如圖五)提供系統效能分析的工具，以幫助設計者開發 SOC 系統與
進行系統的設計空間探索時得以分析並評估系統的效能優劣。EPIDETOX 的分析工具更進一
步提供許多設計空間探索工具，例如演算法與架構共同設計工具能幫助使用者根據系統功能
和演算法得到最合適的硬體架構、基於功率的匯流排架構探索工具能幫助設計者根據規格與
需求決定適合的匯流排架構、以及提供 TLM測試平台的一套測試架構探索工具以幫助使用者
有效決定合適的測試架構。另外，EPIDETOX 也提供一套設計自動化工具，以產生需要的設
計，包括匯流排產生器，交易產生器和可測試設計自動化工具。 
 
圖五、EPIDETOX之分析工具 
2. 演算法暨架構共同設計方法 
在本計畫所提出之演算法暨架構共同設計方法中，設計者由演算法做為設計之起點，並
15 
 
始的 interpolation做 Range-checking運算，這種做法將大幅度降低運算量。 
l VC-1 在 IDCT 執行過程中含有大量的矩陣乘法，我們提早判斷出單一列或行的
coefficients是否為零，能夠避免掉許多不必要的乘法運算，以提升系統的執行效率。有
效的分配 ARM處理器裡的 14個暫存器，因為 interpolation operation之間要處理的資料
具有高度相依性，使用 32-bit load 指令一次將所有要運算的資料載入到暫存器中，故可
使記憶體搬移次數大幅降低。由於 pixel value通常是為 8-bit value，為了要提高暫存器
的使用率，將 pixel value打包成 32-bit，以提高 ARM處理器抓值的效率。 
l De-blocking filter在運算階段的外部記憶體存取數目很龐大，且 ARM處理器中的暫存器
是有限的，我們以有效率應用處理器內的暫存器和減低處理器對外部記憶體存取次數為
目標，進而提出一種基因演算法的搜尋法則，能搜尋出最佳的 De-blocking filter運算流
程，讓 H.264/AVC視訊解碼器的播放速度提升。 
l 我們以表一之規格所示，設定好 H.264/AVC 視訊解碼器之參數。圖六為 H.264/AVC 解
碼器優化過後，移植到嵌入式系統 PXA255 開發板後的播放速度比較，相較於原始的
H.264/AVC速度提升了有 4倍之多。圖七為 VC-1解碼器優化過後，移植到嵌入式系統
PXA255開發板後的播放速度比較，相較於原始的 VC-1速度平均提升了有 1.4倍之多。 
3 .42
3 .83 4.05
15.01
15 .87
16 .84
0
2
4
6
8
10
12
14
16
18
Foreman Carphone mom_daugther
Fr
am
e/
se
c
Original
Optimize
 
圖六、H.264/AVC解碼器播放速度 
17 
 
master與 slave的 wrapper來做為不同界面之間的橋樑。 
l 為了讓任何仿真器(emulatior)或模擬器(simulator)所發出的要求(requests)能進行仲裁與連
結所有的資料傳輸，我們再加入一 System Bus模型。 
接著我們介紹本期計畫實驗中，所需用到的技術與細節： 
l 我們將利用 BSD socket transaction使 master wrapper與 slave wrapper進行互相溝通的動
作。 
l co-simulation 架構在進行資訊傳輸時，使其能夠讓元件彼此之間，擁有時間同步化的機
制。故我們需修改架構中的 wrapper元件，使其能夠避免造成錯誤的傳輸動作。 
l 由於 SystemC無法在同時含有 master與 slave wrapper的元件中，判別優先權的機制。我
們利用 SystemC內建的信號燈機制 (sc_semaphore)，來管理控制流程並解決此優先權問
題。 
l 最後我們由這些技術建立起一個模擬平台，如圖八所示，由 QEMU模擬的 ARM CPU單
獨對 slave 端發送指令，以分別測試其進行讀取與寫入十萬次的時間。並且在此平台上
開啟 master 的部分，令其與 CPU 同時向 slave 端發出簡單的讀寫訊號，以測試 master
與 CPU搶奪 bus的狀況和模擬時間，結果如表二所示。 
Server
Socket
QEMU
(ARM CPU)
Server 
Socket
Software
Slave 
Wrapper
Server
Socket
Simple
SlaveOCP 
Channel
Simple
Master
OCP 
Channel
Bus
Client
Socket
Cross 
Compiler
Master 
Wrapper
 
圖八、QEMU ARM與 master和 slave所模擬的平台 
 
 
 
 
19 
 
秒。 
0
500
1000
1500
2000
2500
3000
10 15 20 25 30
Number of nodes
Time (s)
Time (s)
 
圖九、採用全搜尋(Exhaustive Search)之軟硬體切割複雜度分析 
6. 硬體架構搜尋之程式 
除軟硬體分割程式外，本計畫亦開發一硬體架構搜尋之程式，其演算法如圖十所示。 
本計畫利用 bin sensitivity之觀念來決定每個 hardware node在降低硬體成本時所造成的效
能損耗，故可經由排序後選擇 sensitivity最大所相對應的 node，並改變其硬體實現方式，如此
反覆下去直到產出結果吻合系統規格並達到最低 cost，此處所指之 cost定義於圖十 S2.2中。 
21 
 
0
100
200
300
400
500
600
700
800
900
3 4 5 6 7 8
Number of implementation options
Time (s)
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1
Error
Time (s)
Error
 
(a) 
0
200
400
600
800
1000
1200
1400
1600
1800
2000
5 6 7 8 9 10 11 12 13
Number of nodes
Time (s)
0
0.1
0.2
0.3
0.4
0.5
0.6
Error
Time (s)
Error
 
(b) 
圖十一、全搜尋以及所提出之軟硬體切割複雜度以及兩者之精確度分析 (a)元件(Component / 
Node)數目固定為 10 (b)每個元件可選擇的硬體實現方式固定為 5 
7. 基於前期所建立之軟硬體驗證平台，完成 MPEG-2視訊解碼軟硬體系統 
依據前述所開發之軟硬體分割暨硬體架構搜索程式，並在給定 FPGA系統規格情況下可
決定 MPEG-2影像解碼電路的軟硬體架構，之後將得到之結果實現於 ARM科技公司所提供
的 ARM Versatile PB(Real View Platform Baseboard)驗證平台來完成軟硬體共同設計，其 FPGA
雛型驗證環境如圖十二所示。 
23 
 
64 4,096 2,048* 191* 
36 648 324* 108* 
12 72 36* 18* 
倍率比 213 107* 1 
改善率 99.5% 99.1% 0% 
實數乘法器 2 6 5* 
實數家法器 3 9 30* 
係數記憶體 0.75N 1.25N 0.5N 
資料產出率 1 4 4 
[1] V. Nikolajevic, G. Fettweis, “Computation of forward and inverse MDCT using Clenshaw's recurrence formula”, 
IEEE Transactions on Signal Processing, Vol. 51,  Is. 5, pp. 1439 – 1444,  May 2003. 
[2] Che-Hong Chen, Bin-Da Liu and Jar-Ferr Yang, “Recursive architectures for realizing modified discrete cosine 
transform and its inverse,” IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing, Vol. 50,  
Is. 1, pp.38 – 45,  Jan. 2003. 
9. 亂度編碼 
本計畫提出一 Huffman編碼之方法，此方法可以應用在任何 Huffman search法，並協助
完成高機率的 5bit length內的解碼。主要優點有底下兩項： 
(1) 一次 search就可以完成 5bit長度之內的解碼，降低整體 number of search，在本計畫所
舉的例子中可以節省到 26.92%~58.21%。 
(2) 單一 search 的計算量降低，在本計畫所舉的例子中，配合前述之優點可以節省到
40.21%~66.53%。 
10. 系統階層匯流排連接架構平行探勘演算法 
此演算法採用一個機率最佳化演算法來有效地搜尋最佳解，並使用一個平行分享機制加
速功率與效能共同探勘的時間。實驗結果顯示此分享機制可在不影響產生結果的品質上，提
高 1.6倍~14倍的探勘速度。 
11. 多格式系統功率與效能匯流排架構探勘演算法 
重複執行功率連接架構最佳化演算法Ｎ次於多格式系統可產生Ｎ個功率最佳連接架
構。然而，設計者將在Ｎ個選擇中遭遇如何選擇適合於此多格式系統連接架構的困難。此演
算法使用多目標基因演算法，且於架構探勘過程中考量了每ㄧ個操作模式於連接架構的功率
消耗，進而達到有效率的探勘。實驗結果顯示，此演算法可得到近似的最佳解。 
12. 開發具高模擬速度與架構探索能力之測試平台 
我們已經完成發展一個 cycle-accurate的虛擬測試平台，能精準地模擬一個完整的測試平
25 
 
表五、以單一待測電路來評估虛擬測試平台模擬速度之結果 
No. CUTs 
tested 
concurrently
No. scan 
chains 
TAM 
width 
Test 
cycles 
Area overhead 
(TMS generators 
and shift buffers) 
3 3 12 415,718 28,887.6 
3 4 15 310,738 33,615.8 
3 5 18 252,490 38,343.9 
3 6 21 213,497 43,072.1 
3 7 24 190,316 47,800.2 
4 3 16 382,194 38,516.8 
4 4 20 289,519 44,821.0 
4 5 24 234,896 51,125.2 
4 6 28 196,727 57,429.4 
4 7 32 173,252 63,733.6 
5 3 20 366,784 48,146.0 
5 4 25 274,850 56,026.3 
5 5 30 223,047 639,06.5 
5 6 35 192,550 71,786.8 
5 7 40 172,730 79,667.0 
6 3 24 328,019 57,775.2 
6 4 30 245,788 67,231.5 
6 5 36 199,130 76,687.8 
6 6 42 170,735 86,144.1 
6 7 48 152,684 95,600.4 
27 
 
Algorithm,” IEEE International Conference on Multimedia & Expo ICME 2008, June, 2008. 
[5] Gwo Giun Lee, He-Yuan Lin, Ming-Jiun Wang, Rong-Lai Lai and Chih Wen Jhuo, “A 
High-Quality Spatial-Temporal Content-Adaptive Deinterlacing Algorithm,” IEEE International 
Symposium on Circuits and Systems, May 2008. 
[6] Gwo Giun Lee, He-Yuan Lin, Ming-Jiun Wang, Rong-Lai Lai, Chih Wen Jhuo and Bo-Hen Chen, 
"Spatial-Temporal Content-Adaptive Deinterlacing Algorithm," IET Image processing Vol. 2, 
No.6, pp. 323-336, Dec. 2008. 
[7] Gwo Giun Lee, He-Yuan Lin, Ming-Jiun Wang, "Rate Control Algorithm Based on Intra-picture 
Complexity for H.264/AVC," IET Image processing, Vol. 3, Iss. 1, pp. 26-39, Feb. 2009. 
[8] Gwo Giun Lee, Ming-Jiun Wang, Bo-Han Chen, Jiun-Fu Chen, Ping-Keng Jao, Ching-Jui Hsiao, 
Ling-Fei Wei, “Reconfigurable Architecture for Deinterlacer based on Algorithm/Architecture 
Co-Design.,”Journal of Signal Processing Systems, special issue on reconfigurable video coding, 
Jun. 2009. 
[9] Gwo Giun Lee, Chia-Cheng Lo, Yuan-Ching Chen, Sheau-Fang Lei, He-Yuan Lin and Ming-Jiun 
Wang, “Low Complexity and High Throughput VLSI Architecture for AVC/H.264 CAVLC 
Decoding,” IEEE International Symposium on Circuits and Systems ,May 2009. 
[10] Gwo Giun Lee, Ming-Juin Wang, He-Yuan Lin and Ching-Jui Hsiao, “A Motion-Compensated 
Spectrum-Adaptive Deinterlacing Algorithm,” IEEE International Symposium on Circuits and 
Systems, May 2009. 
[11] Gwo Giun Lee, He-Yuan Lin, Ming-Juin Wang, Rong-Lai Lai, Yuan-Long Cheng and Jia-Wei 
Liang, “Algorithm and Architecture Design for Wide Range Ela Deinterlacer,” IEEE 
International Symposium on Circuits and Systems, May 2009. 
[12] Ming-Jiun Wang, Gwo Giun Lee, He-Yuan Lin, “Extraction of Perceptual Hue Feature Set for 
Color Image/Video Segmentation”, 2008 Pacific-Rim Conference on Multimedia, Dec. 2008. 
[13] Gwo Giun Lee, He-Yuan Lin, Ming-Jiun Wang, Bo-Han Chen and Yuan-Long Cheng, “On The 
Verification of Multi-Standard SOC'S for Reconfigurable Video Coding Based on 
Algorithm/Architecture Co-Exploration,” IEEE Workshop on Signal Processing Systems, Oct. 
2008. 
[14] Gwo Giun Lee, He-Yuan Lin and Rong-Lai Lai, “Wide Range Edge-Based Line Average 
De-Interlacing Algorithm,” The 19th VLSI Design/CAD Symposium , Aug. 2008. 
[15] Gwo Giun (Chris) Lee, Yen-Kuang Chen, Marco Mattavelli, and Euee S. Jang, 
“Algorithm/Architecture Co-Exploration of Visual Computing on Emergent Platforms: Overview 
and Future Prospects,” IEEE Trans. on Circuits and Systems for Video Technology, Vol.19, Iss. 
11, pp. 1576-1587, Nov. 2009. 
[16] Gwo Giun Lee, Chia-Cheng, Lo, Yuan-Ching, Chen, He-Yuan Lin, and Ming-Jiun Wang, “High 
Throughput Low-cost VLSI Architecture for AVC/H.264 CAVLC Decoding,” IET Image 
processing, Vol. 4, Iss. 2, pp. 81-91, Apr. 2010. 
[17] Jérôme Gorin, Mickaël Raulet, Yuan-Long Cheng, He-Yuan Lin, Nicolas Siret, Kazuo Sugimoto 
and Gwo Giun Lee, “An RVC Dataflow Description of the AVC Constrained Baseline Profile 
29 
 
[32] C.C. Lo, S.T. Tsai and M.D. Shieh, “A Reconfigurable Architecture for Entropy Decoder and 
IDCT in H.264,” Proc. IEEE International Symposium on VLSI Design, Automation & Test 
(VLSI-DAT), pp. 279-282, April 2009. 
[33] Y.L. Tsai, C.C. Lo, J.G. Luo, and M.D. Shieh, “Efficient Inverse Transform design for 
Multi-Standard Video Coding Applications,” Proc. International Symposium on Digital Life 
Technologies (ISDLT), pp. 96-99, 2009. 
[34] C.C. Lo, J.G. Luo, and M.D. Shieh, “Hardware/Software Co-design of Resource Constrained 
Real-Time Systems,” Fifth International Conference on Information Assurance and Security, vol. 
1, pp. 177-180, Aug. 2009. 
[35] C.C. Lo, C.W. Hsu, and M.D. Shieh, “Area-Efficient H.264 VLC Decoder Using Sub-tree 
Classification,” accepted by The Sixth International Conference on Intelligent Information 
Hiding and Multimedia Signal Processing, 2010. 
[36] Shin-Chi Lai, Sheau-Fang Lei, Wen-Ho Juang, and Ching-Hsing Luo, “A Low-Cost, 
Low-Complexity and Memory-Free Architecture of Novel Recursive DFT and IDFT Algorithms 
for DTMF Application”, IEEE Transactions on Circuits and Systems-II: Express Briefs, Vol. 57, 
no. 9, pp. 711–715, 2010. 
[37] Shin-Chi Lai, Wen-Ho Juang, Chia-Lin Chang, Chen-Chieh Lin, Ching-Hsing Luo, and 
Sheau-Fang Lei, “Low-Computation cycle, Power-Efficient, and Reconfigurable Design of 
Recursive DFT for Portable Digital Radio Mondiale Receiver”, IEEE Transactions on Circuits 
and Systems-II: Express Briefs, Vol. 57, no. 8, pp. 647–651, August 2010. 
[38] Sheau-Fang Lei, Shin-Chi Lai, Po-Yin Cheng, and Ching-Hsing Luo, “Low Complexity and Fast 
Computation for Recursive MDCT and IMDCT Algorithms”, IEEE Transactions on Circuits and 
Systems-II: Express Briefs, Vol. 57, no. 7, pp. 571–575, July 2010. 
[39] Shin-Chi Lai, Sheau-Fang Lei, Chia-Lin Chang, Chen-Chieh Lin, and Ching-Hsing Luo, “Low 
Computational Complexity, Low Power, and Low Area Design for the Implementation of 
Recursive DFT and IDFT Algorithms”, IEEE Transactions on Circuits and Systems-II: Express 
Briefs, vol. 56, no. 12, pp. 921–925, Dec. 2009. 
[40] S. F. Lei, and S. N. Yao, “A Memory-free Modified Discrete Cosine Transform Architecture for 
MPEG-2/4 AAC,” IET Circuits, Devices & Systems, Vol. 4,  Is. 1, pp. 14-23, January 2010. 
[41] Shin-Chi Lai, Sheau-Fang Lei, and Ching-Hsing Luo, “Common Architecture Design of Novel 
Recursive MDCT and IMDCT Algorithms for Application to AAC, AAC in DRM, and MP3 
Codecs”, IEEE Transactions on Circuits and Systems-II: Express Briefs, Vol. 56, no. 10, pp. 
793–797, October 2009. 
[42] Shin-Chi Lai, Sheau-Fang Lei, and Ching-Hsing Luo, “Low-Cost and Shared Architecture Design 
of Recursive DFT/IDFT/IMDCT Algorithms for Digital Radio Mondiale System,” Accepted in 
IEEE International Conference on Intelligent Information Hiding and Multimedia Signal 
Processing (IIH-MSP-2010) 
[43] Han-Chang Ho, and Sheau-Fang Lei, “Fast Huffman Decoding Algorithm by Multiple-Bit Length 
Search Scheme for MPEG-2/4 AAC,” Proceedings of 2010 IEEE International Symposium on 
Circuits and Systems, pp. 2844 – 2847, May 30 -June 2 2010. 
31 
 
Verification Framework,” International Conference on Information Assurance and Security, 2009. 
[58] K.-J. Lee, T.-Y. Hsieh, C.-Y. Chang, Y.-T. Hong, W.-C. Huang, “On-Chip SOC Test Platform 
Design Based on IEEE 1500 Standard,” IEEE Transaction on VLSI Systems, 2009. 
[59] C.-Y. Chang, Y.-J. Chang, K.-J. Lee, J.-C. Yeh, P.-J. Huang and Y.-H. Chu, “Design of OCP 
Wrappers and Protocol Converters for System Integration,” VLSI Design/CAD Symposium, 
2009. 
[60] C.-Y. Chang, C.-Y. Hsiao, K.-J. Lee, and A. P. Su, “Transaction Level Modeling and Design 
Space Exploration for SOC Test Architectures,” Asia Test Symposium, 2009. 
[61] C.-Y. Chang, Y.-J. Chang, K.-J. Lee, J.-C. Yeh, S.-Y. Lin and J.-L. Ma, “Design of On-Chip Bus 
with OCP Interface,” International Symposium on VLSI Design, Automation and Test, 2010. 
33 
 
附件一 
可供推廣之研發成果資料表  
(僅總計畫部分) 
■ 可申請專利  ■ 可技術移轉                                      日期：99年8月31日 
國科會補助計畫 
計畫名稱：電子系統層級測試技術開發及其在多格式系統晶片之
應用（三） 
計畫主持人： 李昆忠 教授 
計畫編號：NSC98-2220-E-006-001  學門領域：EW 
技術/創作名稱 EPIDETOX(an ESL Platform for Integrated Circuit DEsign and TOol eXploration) 
發明人/創作人 李昆忠 
技術說明 
中文：此整合開發平台包括了各種系統開發之硬體電路元件庫、
軟體開發環境、系統核心(SystemC 之編譯器、模擬器以及除錯
器)、系統效能分析工具以及自動化程式。同時，此平台亦能夠將
目前市面上之商用軟體整合進來，因此能提供一個完整且全面性
之 ESL開發環境。 
英文：The integrated development platform includes various hardware 
library, software development environment, system kernel (SystemC 
compiler, simulator and debugger), system performance analysis tool 
and design automation tools. The platform can also integrate the 
commercial tools such as CoWare. It provides a complete and 
comprehensive ESL development environment. 
可利用之產業及 
可開發之產品 可應用於各種 SOC產品之 ESL設計流程。 
技術特點 此整合開發平台包含了各種 ESL設計所需之軟硬體技術，能幫助
SOC設計者利用 ESL設計流程，設計其所需之 SOC產品。 
推廣及運用的價值 提供全面性之 ESL設計流程，讓欲使用 ESL設計方法來開發 SOC
產品之使用者能更容易地使用本計畫所發展的各項技術。 
 
98年度專題研究計畫研究成果彙整表 
計畫主持人：李昆忠 計畫編號：98-2220-E-006-001- 
計畫名稱：電子系統層級設計技術開發及其在多格式系統晶片之應用--總計畫(3/3) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 3 3 100%  
研討會論文 10 10 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 1 1 100% 件  
技術移轉 
權利金 1500 1500 100% 千元  
碩士生 2 2 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 2 2 100% 
人次 
 
期刊論文 30 30 100%  
研究報告/技術報告 0 0 100%  
研討會論文 21 21 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 3 3 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
